TimeQuest Timing Analyzer report for FinalProject
Fri Jan 19 03:31:34 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'sevensegment:sg1|clk1[15]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'sevensegment:sg1|clk1[15]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:sg1|clk1[15]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'sevensegment:sg1|clk1[15]'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'sevensegment:sg1|clk1[15]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:sg1|clk1[15]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'sevensegment:sg1|clk1[15]'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'sevensegment:sg1|clk1[15]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:sg1|clk1[15]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; FinalProject                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 3.33        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  66.7%      ;
;     Processors 4-6         ;  33.3%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; sevensegment:sg1|clk1[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sevensegment:sg1|clk1[15] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 89.26 MHz   ; 89.26 MHz       ; clk                       ;                                                ;
; 1209.19 MHz ; 500.0 MHz       ; sevensegment:sg1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; clk                       ; -10.203 ; -17413.008    ;
; sevensegment:sg1|clk1[15] ; 0.173   ; 0.000         ;
+---------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk                       ; 0.002 ; 0.000         ;
; sevensegment:sg1|clk1[15] ; 0.358 ; 0.000         ;
+---------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2302.000     ;
; sevensegment:sg1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -10.203 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 11.118     ;
; -10.199 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.797     ;
; -10.166 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.080     ; 11.081     ;
; -10.148 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.744     ;
; -10.130 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.728     ;
; -10.125 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.396     ; 10.724     ;
; -10.124 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.722     ;
; -10.112 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.080     ; 11.027     ;
; -10.110 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.708     ;
; -10.104 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.702     ;
; -10.097 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.695     ;
; -10.088 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.063     ; 11.020     ;
; -10.083 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.681     ;
; -10.080 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.079     ; 10.996     ;
; -10.074 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.398     ; 10.671     ;
; -10.073 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.669     ;
; -10.062 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.977     ;
; -10.060 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.658     ;
; -10.053 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.649     ;
; -10.051 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.063     ; 10.983     ;
; -10.044 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.642     ;
; -10.042 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.079     ; 10.958     ;
; -10.038 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.396     ; 10.637     ;
; -10.006 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.604     ;
; -9.997  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.396     ; 10.596     ;
; -9.997  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.063     ; 10.929     ;
; -9.993  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.589     ;
; -9.990  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.905     ;
; -9.989  ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.062     ; 10.922     ;
; -9.988  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.586     ;
; -9.987  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.398     ; 10.584     ;
; -9.974  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.396     ; 10.573     ;
; -9.965  ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 10.898     ;
; -9.957  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.398     ; 10.554     ;
; -9.957  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.872     ;
; -9.956  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.554     ;
; -9.952  ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.062     ; 10.885     ;
; -9.947  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.063     ; 10.879     ;
; -9.944  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 10.858     ;
; -9.937  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.533     ;
; -9.936  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.396     ; 10.535     ;
; -9.927  ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.062     ; 10.860     ;
; -9.913  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][10]   ; clk          ; clk         ; 1.000        ; -0.397     ; 10.511     ;
; -9.911  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.081     ; 10.825     ;
; -9.906  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.400     ; 10.501     ;
; -9.901  ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; -0.060     ; 10.836     ;
; -9.899  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.398     ; 10.496     ;
; -9.899  ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][6]    ; clk          ; clk         ; 1.000        ; 0.295      ; 11.189     ;
; -9.898  ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.062     ; 10.831     ;
; -9.895  ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.060     ; 10.830     ;
; -9.884  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.482     ;
; -9.882  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; 0.242      ; 11.119     ;
; -9.878  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; -0.081     ; 10.792     ;
; -9.877  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; -0.075     ; 10.797     ;
; -9.877  ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.473     ;
; -9.877  ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][4]    ; clk          ; clk         ; 1.000        ; -0.080     ; 10.792     ;
; -9.875  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.063     ; 10.807     ;
; -9.875  ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; 0.323      ; 11.193     ;
; -9.875  ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; 0.243      ; 11.113     ;
; -9.873  ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][6]    ; clk          ; clk         ; 1.000        ; 0.323      ; 11.191     ;
; -9.870  ; mammal:m1|state[4]      ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.493     ; 10.372     ;
; -9.866  ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.061     ; 10.800     ;
; -9.865  ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]    ; clk          ; clk         ; 1.000        ; -0.079     ; 10.781     ;
; -9.862  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][10]   ; clk          ; clk         ; 1.000        ; -0.399     ; 10.458     ;
; -9.857  ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.453     ;
; -9.850  ; mammal:m1|regbank[4][1] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.783     ;
; -9.848  ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.062     ; 10.781     ;
; -9.844  ; mammal:m1|regbank[4][1] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.777     ;
; -9.843  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.441     ;
; -9.840  ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.242      ; 11.077     ;
; -9.838  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.398     ; 10.435     ;
; -9.836  ; mammal:m1|state[4]      ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.493     ; 10.338     ;
; -9.834  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; -0.026     ; 10.803     ;
; -9.834  ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; 0.294      ; 11.123     ;
; -9.831  ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.465     ; 10.361     ;
; -9.830  ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.399     ; 10.426     ;
; -9.829  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.064     ; 10.760     ;
; -9.828  ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.061     ; 10.762     ;
; -9.827  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.425     ;
; -9.826  ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; -0.077     ; 10.744     ;
; -9.825  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][6]    ; clk          ; clk         ; 1.000        ; -0.054     ; 10.766     ;
; -9.821  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 10.761     ;
; -9.817  ; mammal:m1|ir[4]         ; mammal:m1|state[0]         ; clk          ; clk         ; 1.000        ; -0.051     ; 10.761     ;
; -9.816  ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][6]    ; clk          ; clk         ; 1.000        ; 0.280      ; 11.091     ;
; -9.812  ; mammal:m1|regbank[3][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.436     ; 10.371     ;
; -9.809  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; -0.075     ; 10.729     ;
; -9.807  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.405     ;
; -9.805  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.398     ; 10.402     ;
; -9.804  ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][6]    ; clk          ; clk         ; 1.000        ; 0.296      ; 11.095     ;
; -9.802  ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][10]   ; clk          ; clk         ; 1.000        ; -0.397     ; 10.400     ;
; -9.801  ; mammal:m1|regbank[6][1] ; mammal:m1|state[0]         ; clk          ; clk         ; 1.000        ; -0.400     ; 10.396     ;
; -9.801  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; -0.026     ; 10.770     ;
; -9.801  ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][1]    ; clk          ; clk         ; 1.000        ; 0.295      ; 11.091     ;
; -9.799  ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[2][6]    ; clk          ; clk         ; 1.000        ; -0.026     ; 10.768     ;
; -9.798  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; -0.075     ; 10.718     ;
; -9.797  ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.465     ; 10.327     ;
; -9.796  ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.064     ; 10.727     ;
; -9.796  ; mammal:m1|state[4]      ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.492     ; 10.299     ;
; -9.795  ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][5]    ; clk          ; clk         ; 1.000        ; -0.397     ; 10.393     ;
; -9.792  ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; 0.308      ; 11.095     ;
+---------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sevensegment:sg1|clk1[15]'                                                                                                           ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.173 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.062     ; 0.760      ;
; 0.218 ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.064     ; 0.713      ;
; 0.221 ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.064     ; 0.710      ;
; 0.222 ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.064     ; 0.709      ;
; 0.224 ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.064     ; 0.707      ;
; 0.274 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[0]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
; 0.274 ; sevensegment:sg1|count[1]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.062     ; 0.659      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.002 ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15] ; clk         ; 0.000        ; 2.201      ; 2.589      ;
; 0.343 ; mammal:m1|zeroflag          ; mammal:m1|zeroflag          ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.346 ; vga_sync:vga|pixel_tick     ; vga_sync:vga|pixel_tick     ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.357 ; mammal:m1|state[3]          ; mammal:m1|state[3]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mammal:m1|state[2]          ; mammal:m1|state[2]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; keyboard:kybrd|status       ; keyboard:kybrd|status       ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kybrd|state.IDLE   ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kybrd|count[3]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kybrd|count[0]     ; keyboard:kybrd|count[0]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; keyboard:kybrd|count[2]     ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.373 ; keyboard:kybrd|char[9]      ; keyboard:kybrd|char[8]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.389 ; keyboard:kybrd|filter[6]    ; keyboard:kybrd|filter[5]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.607      ;
; 0.390 ; keyboard:kybrd|filter[2]    ; keyboard:kybrd|filter[1]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.608      ;
; 0.390 ; keyboard:kybrd|filter[4]    ; keyboard:kybrd|filter[3]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.608      ;
; 0.391 ; keyboard:kybrd|filter[3]    ; keyboard:kybrd|filter[2]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.609      ;
; 0.392 ; keyboard:kybrd|char[7]      ; keyboard:kybrd|char[6]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.392 ; keyboard:kybrd|char[8]      ; keyboard:kybrd|char[7]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.393 ; keyboard:kybrd|char[3]      ; keyboard:kybrd|char[2]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.393 ; keyboard:kybrd|char[4]      ; keyboard:kybrd|char[3]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.393 ; keyboard:kybrd|char[5]      ; keyboard:kybrd|char[4]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.393 ; keyboard:kybrd|c[1]         ; keyboard:kybrd|c[0]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; keyboard:kybrd|count[0]     ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.518 ; keyboard:kybrd|char[10]     ; keyboard:kybrd|char[9]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.738      ;
; 0.530 ; keyboard:kybrd|filter[7]    ; keyboard:kybrd|filter[6]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.748      ;
; 0.532 ; keyboard:kybrd|state.END    ; keyboard:kybrd|rx_done_tick ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.751      ;
; 0.533 ; keyboard:kybrd|filter[1]    ; keyboard:kybrd|filter[0]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.533 ; keyboard:kybrd|filter[5]    ; keyboard:kybrd|filter[4]    ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.536 ; keyboard:kybrd|char[2]      ; keyboard:kybrd|char[1]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.756      ;
; 0.536 ; keyboard:kybrd|char[6]      ; keyboard:kybrd|char[5]      ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.756      ;
; 0.547 ; keyboard:kybrd|c[0]         ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.766      ;
; 0.549 ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; sevensegment:sg1|clk1[6]    ; sevensegment:sg1|clk1[6]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[3]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; sevensegment:sg1|clk1[14]   ; sevensegment:sg1|clk1[14]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.550 ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.550 ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.550 ; sevensegment:sg1|clk1[2]    ; sevensegment:sg1|clk1[2]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; sevensegment:sg1|clk1[12]   ; sevensegment:sg1|clk1[12]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; sevensegment:sg1|clk1[4]    ; sevensegment:sg1|clk1[4]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; sevensegment:sg1|clk1[10]   ; sevensegment:sg1|clk1[10]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.552 ; sevensegment:sg1|clk1[8]    ; sevensegment:sg1|clk1[8]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.553 ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; keyboard:kybrd|rx_done_tick ; keyboard:kybrd|status       ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.567 ; vga_sync:vga|v_count[7]     ; vga_sync:vga|v_count[7]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; vga_sync:vga|v_count[5]     ; vga_sync:vga|v_count[5]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.571 ; vga_sync:vga|v_count[1]     ; vga_sync:vga|v_count[1]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; vga_sync:vga|v_count[8]     ; vga_sync:vga|v_count[8]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; vga_sync:vga|v_count[6]     ; vga_sync:vga|v_count[6]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; vga_sync:vga|v_count[4]     ; vga_sync:vga|v_count[4]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.575 ; vga_sync:vga|h_count[1]     ; vga_sync:vga|h_count[1]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.795      ;
; 0.576 ; vga_sync:vga|h_count[3]     ; vga_sync:vga|h_count[3]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.796      ;
; 0.577 ; vga_sync:vga|h_count[4]     ; vga_sync:vga|h_count[4]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.579 ; vga_sync:vga|h_count[7]     ; vga_sync:vga|h_count[7]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.579 ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15] ; clk         ; -0.500       ; 2.201      ; 2.666      ;
; 0.580 ; vga_sync:vga|h_count[2]     ; vga_sync:vga|h_count[2]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.800      ;
; 0.581 ; vga_sync:vga|h_count[6]     ; vga_sync:vga|h_count[6]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.585 ; vga_sync:vga|h_count[0]     ; vga_sync:vga|h_count[0]     ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.819      ;
; 0.593 ; keyboard:kybrd|state.END    ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.612 ; keyboard:kybrd|status       ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.831      ;
; 0.614 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.833      ;
; 0.616 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.835      ;
; 0.622 ; mammal:m1|state[2]          ; mammal:m1|state[0]          ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.842      ;
; 0.625 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.625 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[0]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.648 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.867      ;
; 0.677 ; keyboard:kybrd|count[2]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.896      ;
; 0.689 ; keyboard:kybrd|filter[4]    ; keyboard:kybrd|c[1]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 0.907      ;
; 0.690 ; mammal:m1|pc[11]            ; mammal:m1|pc[11]            ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.909      ;
; 0.736 ; sevensegment:sg1|clk1[1]    ; sevensegment:sg1|clk1[1]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 0.956      ;
; 0.774 ; keyboard:kybrd|c[1]         ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.062      ; 0.993      ;
; 0.786 ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.005      ;
; 0.790 ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.009      ;
; 0.795 ; keyboard:kybrd|filter[5]    ; keyboard:kybrd|c[1]         ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.013      ;
; 0.817 ; keyboard:kybrd|status       ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.036      ;
; 0.824 ; sevensegment:sg1|clk1[14]   ; sevensegment:sg1|clk1[15]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.824 ; sevensegment:sg1|clk1[2]    ; sevensegment:sg1|clk1[3]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.824 ; sevensegment:sg1|clk1[6]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.825 ; sevensegment:sg1|clk1[12]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.045      ;
; 0.825 ; sevensegment:sg1|clk1[4]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.045      ;
; 0.826 ; sevensegment:sg1|clk1[10]   ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.046      ;
; 0.826 ; sevensegment:sg1|clk1[8]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.046      ;
; 0.832 ; keyboard:kybrd|count[2]     ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.837 ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[14]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.057      ;
; 0.837 ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[4]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.057      ;
; 0.838 ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[6]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.838 ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[12]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[15]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.839 ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[10]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[8]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.842 ; vga_sync:vga|v_count[7]     ; vga_sync:vga|v_count[8]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; vga_sync:vga|v_count[5]     ; vga_sync:vga|v_count[6]     ; clk                       ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.849 ; keyboard:kybrd|c[0]         ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.062      ; 1.068      ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sevensegment:sg1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.358 ; sevensegment:sg1|count[1]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[0]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.062      ; 0.580      ;
; 0.388 ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.064      ; 0.609      ;
; 0.390 ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.064      ; 0.611      ;
; 0.391 ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.064      ; 0.612      ;
; 0.392 ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.064      ; 0.613      ;
; 0.422 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.062      ; 0.641      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|c[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|c[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|rx_done_tick ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.END    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.READ   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|status       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sevensegment:sg1|clk1[15]'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[0]|clk              ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[1]|clk              ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[0]|clk            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[1]|clk            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[2]|clk            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[3]|clk            ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|inclk[0] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]|q                ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|inclk[0] ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|outclk   ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[0]|clk            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[1]|clk            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[2]|clk            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[3]|clk            ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[0]|clk              ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ps2c_input ; clk        ; 1.927 ; 2.423 ; Rise       ; clk             ;
; ps2d_input ; clk        ; 1.920 ; 2.406 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ps2c_input ; clk        ; -1.540 ; -2.014 ; Rise       ; clk             ;
; ps2d_input ; clk        ; -1.531 ; -1.995 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; display[*]    ; clk                       ; 9.102  ; 9.098  ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 8.412  ; 8.413  ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 8.634  ; 8.645  ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 9.024  ; 8.988  ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 8.849  ; 8.856  ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 8.855  ; 8.855  ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 8.609  ; 8.604  ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 9.102  ; 9.098  ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 7.273  ; 7.284  ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 13.058 ; 13.006 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 13.058 ; 13.006 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 12.284 ; 12.213 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 8.777  ; 8.788  ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 7.512  ; 7.612  ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 9.638  ; 9.668  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 8.950  ; 9.007  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 9.129  ; 9.216  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 9.492  ; 9.545  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 9.351  ; 9.399  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 9.370  ; 9.392  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 9.153  ; 9.132  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 9.638  ; 9.668  ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 6.405  ; 6.413  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 6.395  ; 6.376  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 6.227  ; 6.235  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 6.405  ; 6.413  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 6.359  ; 6.377  ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]    ; clk                       ; 6.964 ; 6.971 ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 6.964 ; 6.971 ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 7.160 ; 7.145 ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 7.495 ; 7.533 ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 7.341 ; 7.372 ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 7.391 ; 7.347 ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 7.143 ; 7.115 ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 7.594 ; 7.583 ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 6.239 ; 6.307 ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 6.189 ; 6.083 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 6.791 ; 6.723 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 6.189 ; 6.083 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 7.532 ; 7.476 ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 6.385 ; 6.388 ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 7.661 ; 7.668 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 7.661 ; 7.668 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 7.857 ; 7.842 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 8.192 ; 8.226 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 8.038 ; 8.064 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 8.084 ; 8.044 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 7.840 ; 7.812 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 8.291 ; 8.280 ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 5.997 ; 6.007 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 6.160 ; 6.141 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 5.997 ; 6.007 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 6.169 ; 6.177 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 6.124 ; 6.143 ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                           ;
+-------------+-----------------+---------------------------+------------------------------------------------+
; 99.33 MHz   ; 99.33 MHz       ; clk                       ;                                                ;
; 1340.48 MHz ; 500.0 MHz       ; sevensegment:sg1|clk1[15] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -9.067 ; -15446.826    ;
; sevensegment:sg1|clk1[15] ; 0.254  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk                       ; 0.039 ; 0.000         ;
; sevensegment:sg1|clk1[15] ; 0.312 ; 0.000         ;
+---------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2302.000     ;
; sevensegment:sg1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.067 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.708      ;
; -9.049 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.974      ;
; -9.039 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.964      ;
; -9.036 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.961      ;
; -9.035 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.676      ;
; -9.020 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.659      ;
; -9.011 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.652      ;
; -9.009 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.353     ; 9.651      ;
; -8.992 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.633      ;
; -8.988 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.627      ;
; -8.981 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.069     ; 9.907      ;
; -8.964 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.605      ;
; -8.962 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.355     ; 9.602      ;
; -8.954 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.069     ; 9.880      ;
; -8.953 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.353     ; 9.595      ;
; -8.941 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.880      ;
; -8.935 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.576      ;
; -8.935 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.860      ;
; -8.931 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.870      ;
; -8.929 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.570      ;
; -8.929 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.570      ;
; -8.928 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.867      ;
; -8.925 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.566      ;
; -8.922 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.563      ;
; -8.920 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.845      ;
; -8.906 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.355     ; 9.546      ;
; -8.882 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.353     ; 9.524      ;
; -8.882 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.521      ;
; -8.882 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.521      ;
; -8.873 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.813      ;
; -8.867 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.353     ; 9.509      ;
; -8.847 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.787      ;
; -8.847 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.772      ;
; -8.846 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.786      ;
; -8.840 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.353     ; 9.482      ;
; -8.838 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.479      ;
; -8.837 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.777      ;
; -8.835 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.476      ;
; -8.834 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.774      ;
; -8.827 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.766      ;
; -8.825 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.750      ;
; -8.824 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.465      ;
; -8.821 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.462      ;
; -8.821 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.746      ;
; -8.819 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.460      ;
; -8.812 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.751      ;
; -8.806 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.447      ;
; -8.791 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.430      ;
; -8.782 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.421      ;
; -8.779 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; -0.067     ; 9.707      ;
; -8.779 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.054     ; 9.720      ;
; -8.779 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; 0.262      ; 10.036     ;
; -8.777 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.353     ; 9.419      ;
; -8.772 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.411      ;
; -8.765 ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; -0.051     ; 9.709      ;
; -8.764 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; 0.217      ; 9.976      ;
; -8.763 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.402      ;
; -8.763 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][6]    ; clk          ; clk         ; 1.000        ; 0.266      ; 10.024     ;
; -8.752 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.054     ; 9.693      ;
; -8.752 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; 0.293      ; 10.040     ;
; -8.751 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; 0.217      ; 9.963      ;
; -8.747 ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.051     ; 9.691      ;
; -8.746 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.441     ; 9.300      ;
; -8.745 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.217      ; 9.957      ;
; -8.745 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][0]    ; clk          ; clk         ; 1.000        ; 0.278      ; 10.018     ;
; -8.744 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; -0.067     ; 9.672      ;
; -8.742 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; -0.019     ; 9.718      ;
; -8.739 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.678      ;
; -8.738 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][6]    ; clk          ; clk         ; 1.000        ; 0.293      ; 10.026     ;
; -8.737 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.441     ; 9.291      ;
; -8.735 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.356     ; 9.374      ;
; -8.733 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.673      ;
; -8.733 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.374      ;
; -8.732 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][5]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.373      ;
; -8.732 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; -0.069     ; 9.658      ;
; -8.730 ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.418     ; 9.307      ;
; -8.726 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; -0.067     ; 9.654      ;
; -8.725 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][10]   ; clk          ; clk         ; 1.000        ; -0.354     ; 9.366      ;
; -8.725 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 10.034     ;
; -8.723 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; -0.050     ; 9.668      ;
; -8.721 ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.418     ; 9.298      ;
; -8.719 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[4][5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 9.649      ;
; -8.718 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.055     ; 9.658      ;
; -8.718 ; mammal:m1|regbank[4][1] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; -0.053     ; 9.660      ;
; -8.715 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.356      ;
; -8.715 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; -0.070     ; 9.640      ;
; -8.715 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; 0.219      ; 9.929      ;
; -8.713 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.652      ;
; -8.713 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][5]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.638      ;
; -8.711 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][10]   ; clk          ; clk         ; 1.000        ; -0.354     ; 9.352      ;
; -8.707 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.348      ;
; -8.705 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; -0.067     ; 9.633      ;
; -8.704 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][1]    ; clk          ; clk         ; 1.000        ; 0.266      ; 9.965      ;
; -8.700 ; mammal:m1|regbank[4][1] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.053     ; 9.642      ;
; -8.700 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][5]    ; clk          ; clk         ; 1.000        ; 0.219      ; 9.914      ;
; -8.699 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.354     ; 9.340      ;
; -8.699 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; 0.248      ; 9.942      ;
; -8.698 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][4]    ; clk          ; clk         ; 1.000        ; -0.070     ; 9.623      ;
; -8.697 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; -0.069     ; 9.623      ;
; -8.697 ; mammal:m1|ir[4]         ; mammal:m1|state[0]         ; clk          ; clk         ; 1.000        ; -0.046     ; 9.646      ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sevensegment:sg1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.254 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.055     ; 0.686      ;
; 0.298 ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.056     ; 0.641      ;
; 0.301 ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.056     ; 0.638      ;
; 0.310 ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.056     ; 0.629      ;
; 0.312 ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.056     ; 0.627      ;
; 0.357 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[0]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.055     ; 0.583      ;
; 0.357 ; sevensegment:sg1|count[1]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.055     ; 0.583      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                     ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.039 ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15] ; clk         ; 0.000        ; 1.992      ; 2.385      ;
; 0.299 ; mammal:m1|zeroflag          ; mammal:m1|zeroflag          ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.306 ; vga_sync:vga|pixel_tick     ; vga_sync:vga|pixel_tick     ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.312 ; mammal:m1|state[3]          ; mammal:m1|state[3]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mammal:m1|state[2]          ; mammal:m1|state[2]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|status       ; keyboard:kybrd|status       ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|state.IDLE   ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|count[3]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|count[0]     ; keyboard:kybrd|count[0]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; keyboard:kybrd|count[2]     ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.339 ; keyboard:kybrd|char[9]      ; keyboard:kybrd|char[8]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.347 ; keyboard:kybrd|count[0]     ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.349 ; keyboard:kybrd|filter[6]    ; keyboard:kybrd|filter[5]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.548      ;
; 0.350 ; keyboard:kybrd|filter[2]    ; keyboard:kybrd|filter[1]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.549      ;
; 0.353 ; keyboard:kybrd|filter[4]    ; keyboard:kybrd|filter[3]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.552      ;
; 0.354 ; keyboard:kybrd|filter[3]    ; keyboard:kybrd|filter[2]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.356 ; keyboard:kybrd|c[1]         ; keyboard:kybrd|c[0]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; keyboard:kybrd|char[3]      ; keyboard:kybrd|char[2]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; keyboard:kybrd|char[5]      ; keyboard:kybrd|char[4]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; keyboard:kybrd|char[7]      ; keyboard:kybrd|char[6]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; keyboard:kybrd|char[8]      ; keyboard:kybrd|char[7]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; keyboard:kybrd|char[4]      ; keyboard:kybrd|char[3]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.468 ; keyboard:kybrd|char[10]     ; keyboard:kybrd|char[9]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.477 ; keyboard:kybrd|state.END    ; keyboard:kybrd|rx_done_tick ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.676      ;
; 0.478 ; keyboard:kybrd|filter[1]    ; keyboard:kybrd|filter[0]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.478 ; keyboard:kybrd|filter[5]    ; keyboard:kybrd|filter[4]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.478 ; keyboard:kybrd|filter[7]    ; keyboard:kybrd|filter[6]    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.484 ; keyboard:kybrd|char[2]      ; keyboard:kybrd|char[1]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; keyboard:kybrd|char[6]      ; keyboard:kybrd|char[5]      ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.493 ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; sevensegment:sg1|clk1[6]    ; sevensegment:sg1|clk1[6]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[3]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.494 ; sevensegment:sg1|clk1[2]    ; sevensegment:sg1|clk1[2]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; sevensegment:sg1|clk1[14]   ; sevensegment:sg1|clk1[14]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.695      ;
; 0.496 ; sevensegment:sg1|clk1[12]   ; sevensegment:sg1|clk1[12]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; sevensegment:sg1|clk1[10]   ; sevensegment:sg1|clk1[10]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; sevensegment:sg1|clk1[8]    ; sevensegment:sg1|clk1[8]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.496 ; sevensegment:sg1|clk1[4]    ; sevensegment:sg1|clk1[4]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.696      ;
; 0.497 ; keyboard:kybrd|rx_done_tick ; keyboard:kybrd|status       ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.504 ; keyboard:kybrd|c[0]         ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.704      ;
; 0.509 ; vga_sync:vga|v_count[7]     ; vga_sync:vga|v_count[7]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; vga_sync:vga|v_count[5]     ; vga_sync:vga|v_count[5]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.513 ; vga_sync:vga|v_count[1]     ; vga_sync:vga|v_count[1]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; vga_sync:vga|v_count[8]     ; vga_sync:vga|v_count[8]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; vga_sync:vga|v_count[6]     ; vga_sync:vga|v_count[6]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; vga_sync:vga|v_count[4]     ; vga_sync:vga|v_count[4]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; vga_sync:vga|h_count[1]     ; vga_sync:vga|h_count[1]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.518 ; vga_sync:vga|h_count[4]     ; vga_sync:vga|h_count[4]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.518 ; vga_sync:vga|h_count[3]     ; vga_sync:vga|h_count[3]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.520 ; vga_sync:vga|h_count[7]     ; vga_sync:vga|h_count[7]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.521 ; vga_sync:vga|h_count[6]     ; vga_sync:vga|h_count[6]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.521 ; vga_sync:vga|h_count[2]     ; vga_sync:vga|h_count[2]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.523 ; vga_sync:vga|h_count[0]     ; vga_sync:vga|h_count[0]     ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.736      ;
; 0.526 ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15] ; clk         ; -0.500       ; 1.992      ; 2.372      ;
; 0.530 ; keyboard:kybrd|state.END    ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.545 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.744      ;
; 0.546 ; keyboard:kybrd|status       ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.745      ;
; 0.549 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.748      ;
; 0.552 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.751      ;
; 0.553 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[0]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.752      ;
; 0.557 ; mammal:m1|state[2]          ; mammal:m1|state[0]          ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.756      ;
; 0.580 ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.779      ;
; 0.611 ; keyboard:kybrd|count[2]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.810      ;
; 0.618 ; mammal:m1|pc[11]            ; mammal:m1|pc[11]            ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.817      ;
; 0.628 ; keyboard:kybrd|filter[4]    ; keyboard:kybrd|c[1]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.827      ;
; 0.670 ; sevensegment:sg1|clk1[1]    ; sevensegment:sg1|clk1[1]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.870      ;
; 0.701 ; keyboard:kybrd|c[1]         ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.901      ;
; 0.705 ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.904      ;
; 0.709 ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.908      ;
; 0.720 ; keyboard:kybrd|filter[5]    ; keyboard:kybrd|c[1]         ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.919      ;
; 0.727 ; keyboard:kybrd|status       ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.926      ;
; 0.737 ; sevensegment:sg1|clk1[6]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.937      ;
; 0.739 ; sevensegment:sg1|clk1[2]    ; sevensegment:sg1|clk1[3]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.939      ;
; 0.740 ; sevensegment:sg1|clk1[14]   ; sevensegment:sg1|clk1[15]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.940      ;
; 0.741 ; sevensegment:sg1|clk1[12]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.941      ;
; 0.741 ; sevensegment:sg1|clk1[10]   ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.941      ;
; 0.741 ; sevensegment:sg1|clk1[4]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.941      ;
; 0.741 ; sevensegment:sg1|clk1[8]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.941      ;
; 0.742 ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[14]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.942      ;
; 0.742 ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[4]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.942      ;
; 0.743 ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[6]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.943      ;
; 0.743 ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[12]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.943      ;
; 0.746 ; keyboard:kybrd|count[2]     ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[10]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.747 ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[8]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.947      ;
; 0.749 ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[15]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.949      ;
; 0.749 ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.949      ;
; 0.750 ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.950      ;
; 0.750 ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.950      ;
; 0.753 ; vga_sync:vga|v_count[7]     ; vga_sync:vga|v_count[8]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.953      ;
; 0.754 ; vga_sync:vga|v_count[5]     ; vga_sync:vga|v_count[6]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.954      ;
; 0.760 ; vga_sync:vga|h_count[1]     ; vga_sync:vga|h_count[2]     ; clk                       ; clk         ; 0.000        ; 0.056      ; 0.960      ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sevensegment:sg1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.312 ; sevensegment:sg1|count[1]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[0]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.055      ; 0.519      ;
; 0.347 ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.056      ; 0.547      ;
; 0.349 ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.056      ; 0.549      ;
; 0.356 ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.056      ; 0.557      ;
; 0.377 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.055      ; 0.576      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|c[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|c[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|rx_done_tick ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.END    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.READ   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|status       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sevensegment:sg1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[0]|clk              ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[1]|clk              ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[0]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[1]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[2]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[3]|clk            ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|outclk   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[0]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[1]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[2]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[3]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[0]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[1]|clk              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ps2c_input ; clk        ; 1.663 ; 2.033 ; Rise       ; clk             ;
; ps2d_input ; clk        ; 1.657 ; 2.039 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ps2c_input ; clk        ; -1.320 ; -1.675 ; Rise       ; clk             ;
; ps2d_input ; clk        ; -1.314 ; -1.680 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; display[*]    ; clk                       ; 8.141  ; 8.189  ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 7.533  ; 7.517  ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 7.724  ; 7.756  ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 8.063  ; 8.075  ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 7.893  ; 7.941  ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 7.898  ; 7.936  ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 7.678  ; 7.712  ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 8.141  ; 8.189  ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 6.505  ; 6.551  ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 11.656 ; 11.644 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 11.656 ; 11.644 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 10.955 ; 10.943 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 7.859  ; 7.821  ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 6.706  ; 6.834  ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 8.602  ; 8.670  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 7.993  ; 8.031  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 8.146  ; 8.239  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 8.466  ; 8.547  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 8.313  ; 8.405  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 8.327  ; 8.395  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 8.146  ; 8.166  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 8.602  ; 8.670  ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 5.717  ; 5.737  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 5.717  ; 5.687  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 5.555  ; 5.571  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 5.697  ; 5.737  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 5.679  ; 5.706  ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]    ; clk                       ; 6.242 ; 6.237 ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 6.242 ; 6.237 ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 6.412 ; 6.412 ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 6.705 ; 6.749 ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 6.544 ; 6.602 ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 6.564 ; 6.592 ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 6.360 ; 6.388 ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 6.799 ; 6.827 ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 5.575 ; 5.656 ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 5.523 ; 5.438 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 6.078 ; 6.008 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 5.523 ; 5.438 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 6.735 ; 6.632 ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 5.710 ; 5.727 ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 6.873 ; 6.868 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 6.873 ; 6.868 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 7.023 ; 7.043 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 7.331 ; 7.378 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 7.175 ; 7.222 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 7.193 ; 7.223 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 6.989 ; 7.019 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 7.430 ; 7.458 ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 5.338 ; 5.354 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 5.494 ; 5.465 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 5.338 ; 5.354 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 5.474 ; 5.514 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 5.457 ; 5.484 ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -5.588 ; -9264.340     ;
; sevensegment:sg1|clk1[15] ; 0.536  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -0.051 ; -0.051        ;
; sevensegment:sg1|clk1[15] ; 0.187  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -2434.957     ;
; sevensegment:sg1|clk1[15] ; -1.000 ; -6.000        ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -5.588 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.357      ;
; -5.577 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.517      ;
; -5.576 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.345      ;
; -5.565 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.334      ;
; -5.557 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.497      ;
; -5.552 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.320      ;
; -5.534 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.474      ;
; -5.531 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.471      ;
; -5.529 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.297      ;
; -5.516 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.285      ;
; -5.515 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.217     ; 6.285      ;
; -5.505 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.217     ; 6.275      ;
; -5.503 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.272      ;
; -5.487 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.256      ;
; -5.484 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.046     ; 6.425      ;
; -5.479 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.248      ;
; -5.477 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.246      ;
; -5.475 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 6.425      ;
; -5.474 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.046     ; 6.415      ;
; -5.469 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.238      ;
; -5.446 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.386      ;
; -5.441 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.210      ;
; -5.441 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][8]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.209      ;
; -5.435 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.048     ; 6.374      ;
; -5.430 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.217     ; 6.200      ;
; -5.429 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 6.379      ;
; -5.425 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.376      ;
; -5.420 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.189      ;
; -5.418 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.187      ;
; -5.417 ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.252     ; 6.152      ;
; -5.416 ; mammal:m1|ir[4]         ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; 0.128      ; 6.531      ;
; -5.411 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; 0.169      ; 6.567      ;
; -5.409 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.178      ;
; -5.408 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; -0.044     ; 6.351      ;
; -5.406 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.037     ; 6.356      ;
; -5.405 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; 0.127      ; 6.519      ;
; -5.404 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.172      ;
; -5.402 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; -0.044     ; 6.345      ;
; -5.397 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 6.347      ;
; -5.396 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][1]    ; clk          ; clk         ; 1.000        ; 0.155      ; 6.538      ;
; -5.396 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.267     ; 6.116      ;
; -5.392 ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.252     ; 6.127      ;
; -5.391 ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.340      ;
; -5.391 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; -0.044     ; 6.334      ;
; -5.390 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.037     ; 6.340      ;
; -5.390 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][12]   ; clk          ; clk         ; 1.000        ; -0.048     ; 6.329      ;
; -5.389 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][4]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.329      ;
; -5.389 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][6]    ; clk          ; clk         ; 1.000        ; -0.047     ; 6.329      ;
; -5.387 ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.336      ;
; -5.384 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.152      ;
; -5.384 ; mammal:m1|ir[4]         ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.048     ; 6.323      ;
; -5.379 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.330      ;
; -5.378 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; 0.155      ; 6.520      ;
; -5.377 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.145      ;
; -5.377 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; 0.127      ; 6.491      ;
; -5.376 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.144      ;
; -5.372 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.141      ;
; -5.372 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; -0.045     ; 6.314      ;
; -5.371 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.218     ; 6.140      ;
; -5.371 ; mammal:m1|state[4]      ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.267     ; 6.091      ;
; -5.370 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; -0.022     ; 6.335      ;
; -5.370 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][6]    ; clk          ; clk         ; 1.000        ; 0.155      ; 6.512      ;
; -5.365 ; mammal:m1|regbank[7][0] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.037     ; 6.315      ;
; -5.363 ; mammal:m1|ir[4]         ; mammal:m1|regbank[7][4]    ; clk          ; clk         ; 1.000        ; -0.046     ; 6.304      ;
; -5.360 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; 0.127      ; 6.474      ;
; -5.358 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.217     ; 6.128      ;
; -5.357 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][6]    ; clk          ; clk         ; 1.000        ; 0.169      ; 6.513      ;
; -5.357 ; mammal:m1|ir[4]         ; mammal:m1|regbank[6][2]    ; clk          ; clk         ; 1.000        ; 0.127      ; 6.471      ;
; -5.356 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.307      ;
; -5.355 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.306      ;
; -5.355 ; mammal:m1|regbank[4][1] ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.303      ;
; -5.355 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[6][7]    ; clk          ; clk         ; 1.000        ; -0.045     ; 6.297      ;
; -5.351 ; mammal:m1|regbank[4][1] ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.299      ;
; -5.350 ; mammal:m1|ir[4]         ; mammal:m1|regbank[2][0]    ; clk          ; clk         ; 1.000        ; 0.182      ; 6.519      ;
; -5.347 ; mammal:m1|regbank[1][3] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.298      ;
; -5.346 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[1][10]   ; clk          ; clk         ; 1.000        ; -0.218     ; 6.115      ;
; -5.346 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.297      ;
; -5.345 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.113      ;
; -5.345 ; mammal:m1|ir[4]         ; mammal:m1|regbank[5][0]    ; clk          ; clk         ; 1.000        ; 0.160      ; 6.492      ;
; -5.344 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][1]    ; clk          ; clk         ; 1.000        ; -0.044     ; 6.287      ;
; -5.344 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.112      ;
; -5.344 ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.251     ; 6.080      ;
; -5.341 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; -0.022     ; 6.306      ;
; -5.340 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[0][0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.291      ;
; -5.340 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][9]    ; clk          ; clk         ; 1.000        ; -0.220     ; 6.107      ;
; -5.340 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[11] ; clk          ; clk         ; 1.000        ; 0.153      ; 6.480      ;
; -5.338 ; mammal:m1|ir[4]         ; mammal:m1|regbank[0][12]   ; clk          ; clk         ; 1.000        ; 0.145      ; 6.470      ;
; -5.336 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.217     ; 6.106      ;
; -5.336 ; mammal:m1|ir[4]         ; mammal:m1|interruptreg[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 6.476      ;
; -5.335 ; mammal:m1|regbank[4][1] ; mammal:m1|regbank[1][1]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.103      ;
; -5.333 ; mammal:m1|ir[3]         ; mammal:m1|regbank[1][0]    ; clk          ; clk         ; 1.000        ; -0.038     ; 6.282      ;
; -5.332 ; mammal:m1|regbank[5][0] ; mammal:m1|regbank[0][7]    ; clk          ; clk         ; 1.000        ; -0.251     ; 6.068      ;
; -5.331 ; mammal:m1|regbank[4][2] ; mammal:m1|regbank[1][3]    ; clk          ; clk         ; 1.000        ; -0.219     ; 6.099      ;
; -5.329 ; mammal:m1|ir[3]         ; mammal:m1|regbank[2][1]    ; clk          ; clk         ; 1.000        ; 0.159      ; 6.475      ;
; -5.326 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[4][12]   ; clk          ; clk         ; 1.000        ; -0.043     ; 6.270      ;
; -5.326 ; mammal:m1|regbank[6][3] ; mammal:m1|regbank[0][1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.277      ;
; -5.325 ; mammal:m1|regbank[6][1] ; mammal:m1|regbank[2][3]    ; clk          ; clk         ; 1.000        ; -0.027     ; 6.285      ;
; -5.324 ; mammal:m1|ir[3]         ; mammal:m1|regbank[0][3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 6.275      ;
; -5.323 ; mammal:m1|regbank[6][1] ; mammal:m1|interruptreg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 6.272      ;
; -5.323 ; mammal:m1|regbank[6][2] ; mammal:m1|regbank[6][3]    ; clk          ; clk         ; 1.000        ; -0.044     ; 6.266      ;
+--------+-------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sevensegment:sg1|clk1[15]'                                                                                                            ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.536 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.036     ; 0.415      ;
; 0.564 ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.038     ; 0.385      ;
; 0.565 ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.038     ; 0.384      ;
; 0.566 ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.038     ; 0.383      ;
; 0.569 ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.038     ; 0.380      ;
; 0.592 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[0]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; sevensegment:sg1|count[1]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.051 ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15]   ; sevensegment:sg1|clk1[15] ; clk         ; 0.000        ; 1.250      ; 1.418      ;
; 0.179  ; mammal:m1|zeroflag          ; mammal:m1|zeroflag          ; clk                       ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185  ; vga_sync:vga|pixel_tick     ; vga_sync:vga|pixel_tick     ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186  ; mammal:m1|state[3]          ; mammal:m1|state[3]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mammal:m1|state[2]          ; mammal:m1|state[2]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|status       ; keyboard:kybrd|status       ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|state.IDLE   ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|count[3]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|state.READ   ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|count[0]     ; keyboard:kybrd|count[0]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; keyboard:kybrd|count[2]     ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; keyboard:kybrd|char[9]      ; keyboard:kybrd|char[8]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.202  ; keyboard:kybrd|filter[4]    ; keyboard:kybrd|filter[3]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.202  ; keyboard:kybrd|filter[6]    ; keyboard:kybrd|filter[5]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.203  ; keyboard:kybrd|filter[2]    ; keyboard:kybrd|filter[1]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.204  ; keyboard:kybrd|char[3]      ; keyboard:kybrd|char[2]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; keyboard:kybrd|char[4]      ; keyboard:kybrd|char[3]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; keyboard:kybrd|char[7]      ; keyboard:kybrd|char[6]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; keyboard:kybrd|char[8]      ; keyboard:kybrd|char[7]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; keyboard:kybrd|char[5]      ; keyboard:kybrd|char[4]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205  ; keyboard:kybrd|c[1]         ; keyboard:kybrd|c[0]         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; keyboard:kybrd|filter[3]    ; keyboard:kybrd|filter[2]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; keyboard:kybrd|count[0]     ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.270  ; keyboard:kybrd|char[10]     ; keyboard:kybrd|char[9]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.274  ; keyboard:kybrd|state.END    ; keyboard:kybrd|rx_done_tick ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.395      ;
; 0.275  ; keyboard:kybrd|filter[7]    ; keyboard:kybrd|filter[6]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.395      ;
; 0.276  ; keyboard:kybrd|filter[1]    ; keyboard:kybrd|filter[0]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.276  ; keyboard:kybrd|filter[5]    ; keyboard:kybrd|filter[4]    ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.278  ; keyboard:kybrd|char[2]      ; keyboard:kybrd|char[1]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.278  ; keyboard:kybrd|c[0]         ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.279  ; keyboard:kybrd|char[6]      ; keyboard:kybrd|char[5]      ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.293  ; sevensegment:sg1|clk1[14]   ; sevensegment:sg1|clk1[14]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:sg1|clk1[6]    ; sevensegment:sg1|clk1[6]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[3]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; sevensegment:sg1|clk1[2]    ; sevensegment:sg1|clk1[2]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:sg1|clk1[12]   ; sevensegment:sg1|clk1[12]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:sg1|clk1[10]   ; sevensegment:sg1|clk1[10]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:sg1|clk1[8]    ; sevensegment:sg1|clk1[8]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; sevensegment:sg1|clk1[4]    ; sevensegment:sg1|clk1[4]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295  ; keyboard:kybrd|rx_done_tick ; keyboard:kybrd|status       ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.304  ; vga_sync:vga|v_count[7]     ; vga_sync:vga|v_count[7]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; vga_sync:vga|v_count[5]     ; vga_sync:vga|v_count[5]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; vga_sync:vga|v_count[8]     ; vga_sync:vga|v_count[8]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; vga_sync:vga|v_count[1]     ; vga_sync:vga|v_count[1]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; vga_sync:vga|v_count[6]     ; vga_sync:vga|v_count[6]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; vga_sync:vga|v_count[4]     ; vga_sync:vga|v_count[4]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.308  ; vga_sync:vga|h_count[1]     ; vga_sync:vga|h_count[1]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309  ; vga_sync:vga|h_count[7]     ; vga_sync:vga|h_count[7]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; vga_sync:vga|h_count[4]     ; vga_sync:vga|h_count[4]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; vga_sync:vga|h_count[3]     ; vga_sync:vga|h_count[3]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310  ; vga_sync:vga|h_count[2]     ; vga_sync:vga|h_count[2]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311  ; vga_sync:vga|h_count[6]     ; vga_sync:vga|h_count[6]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.313  ; vga_sync:vga|h_count[0]     ; vga_sync:vga|h_count[0]     ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.442      ;
; 0.319  ; keyboard:kybrd|state.END    ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.327  ; keyboard:kybrd|status       ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.330  ; keyboard:kybrd|state.READ   ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.332  ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[1]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.334  ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.335  ; mammal:m1|state[2]          ; mammal:m1|state[0]          ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335  ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[0]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.350  ; keyboard:kybrd|state.READ   ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.357  ; keyboard:kybrd|count[2]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.478      ;
; 0.359  ; keyboard:kybrd|filter[4]    ; keyboard:kybrd|c[1]         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.361  ; mammal:m1|pc[11]            ; mammal:m1|pc[11]            ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.383  ; sevensegment:sg1|clk1[1]    ; sevensegment:sg1|clk1[1]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.410  ; keyboard:kybrd|c[1]         ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.531      ;
; 0.419  ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[2]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.420  ; keyboard:kybrd|filter[5]    ; keyboard:kybrd|c[1]         ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.540      ;
; 0.423  ; keyboard:kybrd|count[1]     ; keyboard:kybrd|count[3]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.544      ;
; 0.438  ; keyboard:kybrd|c[0]         ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.442  ; sevensegment:sg1|clk1[14]   ; sevensegment:sg1|clk1[15]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:sg1|clk1[2]    ; sevensegment:sg1|clk1[3]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; sevensegment:sg1|clk1[6]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443  ; sevensegment:sg1|clk1[12]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; sevensegment:sg1|clk1[10]   ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; sevensegment:sg1|clk1[4]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443  ; sevensegment:sg1|clk1[8]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445  ; keyboard:kybrd|status       ; keyboard:kybrd|state.READ   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446  ; keyboard:kybrd|c[0]         ; keyboard:kybrd|state.IDLE   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.451  ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[4]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[14]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[6]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[12]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; keyboard:kybrd|count[2]     ; keyboard:kybrd|state.END    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[10]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[8]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; vga_sync:vga|v_count[7]     ; vga_sync:vga|v_count[8]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; vga_sync:vga|v_count[5]     ; vga_sync:vga|v_count[6]     ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; sevensegment:sg1|clk1[3]    ; sevensegment:sg1|clk1[5]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; sevensegment:sg1|clk1[13]   ; sevensegment:sg1|clk1[15]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; sevensegment:sg1|clk1[5]    ; sevensegment:sg1|clk1[7]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; sevensegment:sg1|clk1[11]   ; sevensegment:sg1|clk1[13]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; sevensegment:sg1|clk1[9]    ; sevensegment:sg1|clk1[11]   ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; sevensegment:sg1|clk1[7]    ; sevensegment:sg1|clk1[9]    ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sevensegment:sg1|clk1[15]'                                                                                                             ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.187 ; sevensegment:sg1|count[1]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[0]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.036      ; 0.314      ;
; 0.203 ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.038      ; 0.325      ;
; 0.203 ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|grounds[2] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.038      ; 0.325      ;
; 0.207 ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|grounds[1] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.038      ; 0.329      ;
; 0.209 ; sevensegment:sg1|grounds[3] ; sevensegment:sg1|grounds[0] ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.038      ; 0.331      ;
; 0.227 ; sevensegment:sg1|count[0]   ; sevensegment:sg1|count[1]   ; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 0.000        ; 0.036      ; 0.347      ;
+-------+-----------------------------+-----------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|c[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|c[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|char[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|filter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|rx_done_tick ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.END    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|state.READ   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; keyboard:kybrd|status       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|interruptreg[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|ir[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|pc[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[0][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[1][9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; mammal:m1|regbank[2][10]    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sevensegment:sg1|clk1[15]'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[0]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|count[1]     ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[0]   ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[1]   ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[2]   ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sevensegment:sg1|grounds[3]   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[0]|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[1]|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[0]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[1]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[2]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[3]|clk            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]|q                ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|clk1[15]~clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[0]|clk              ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|count[1]|clk              ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[0]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[1]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[2]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; sevensegment:sg1|clk1[15] ; Rise       ; sg1|grounds[3]|clk            ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ps2c_input ; clk        ; 1.105 ; 1.752 ; Rise       ; clk             ;
; ps2d_input ; clk        ; 1.094 ; 1.745 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ps2c_input ; clk        ; -0.888 ; -1.517 ; Rise       ; clk             ;
; ps2d_input ; clk        ; -0.876 ; -1.509 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]    ; clk                       ; 5.355 ; 5.223 ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 4.854 ; 4.930 ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 5.065 ; 4.929 ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 5.308 ; 5.133 ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 5.185 ; 5.125 ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 5.140 ; 5.125 ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 5.046 ; 4.970 ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 5.355 ; 5.223 ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 4.256 ; 4.229 ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 7.438 ; 7.426 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 7.438 ; 7.426 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 6.989 ; 6.936 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 5.260 ; 5.322 ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 4.437 ; 4.374 ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 5.724 ; 5.637 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 5.225 ; 5.328 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 5.410 ; 5.371 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 5.628 ; 5.569 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 5.539 ; 5.494 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 5.549 ; 5.488 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 5.416 ; 5.334 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 5.724 ; 5.637 ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 3.805 ; 3.791 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 3.745 ; 3.791 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 3.703 ; 3.660 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 3.805 ; 3.756 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 3.789 ; 3.740 ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]    ; clk                       ; 4.001 ; 4.073 ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 4.001 ; 4.073 ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 4.196 ; 4.099 ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 4.402 ; 4.341 ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 4.300 ; 4.246 ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 4.334 ; 4.233 ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 4.178 ; 4.090 ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 4.464 ; 4.355 ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 3.648 ; 3.621 ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 3.580 ; 3.566 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 3.922 ; 3.971 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 3.580 ; 3.566 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 4.551 ; 4.594 ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 3.733 ; 3.672 ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 4.430 ; 4.502 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 4.430 ; 4.502 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 4.625 ; 4.528 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 4.831 ; 4.744 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 4.729 ; 4.657 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 4.763 ; 4.662 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 4.605 ; 4.519 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 4.893 ; 4.784 ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 3.566 ; 3.525 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 3.607 ; 3.651 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 3.566 ; 3.525 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 3.665 ; 3.618 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 3.649 ; 3.603 ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -10.203    ; -0.051 ; N/A      ; N/A     ; -3.000              ;
;  clk                       ; -10.203    ; -0.051 ; N/A      ; N/A     ; -3.000              ;
;  sevensegment:sg1|clk1[15] ; 0.173      ; 0.187  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS            ; -17413.008 ; -0.051 ; 0.0      ; 0.0     ; -2440.957           ;
;  clk                       ; -17413.008 ; -0.051 ; N/A      ; N/A     ; -2434.957           ;
;  sevensegment:sg1|clk1[15] ; 0.000      ; 0.000  ; N/A      ; N/A     ; -6.000              ;
+----------------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ps2c_input ; clk        ; 1.927 ; 2.423 ; Rise       ; clk             ;
; ps2d_input ; clk        ; 1.920 ; 2.406 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ps2c_input ; clk        ; -0.888 ; -1.517 ; Rise       ; clk             ;
; ps2d_input ; clk        ; -0.876 ; -1.509 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; display[*]    ; clk                       ; 9.102  ; 9.098  ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 8.412  ; 8.413  ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 8.634  ; 8.645  ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 9.024  ; 8.988  ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 8.849  ; 8.856  ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 8.855  ; 8.855  ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 8.609  ; 8.604  ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 9.102  ; 9.098  ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 7.273  ; 7.284  ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 13.058 ; 13.006 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 13.058 ; 13.006 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 12.284 ; 12.213 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 8.777  ; 8.788  ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 7.512  ; 7.612  ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 9.638  ; 9.668  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 8.950  ; 9.007  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 9.129  ; 9.216  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 9.492  ; 9.545  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 9.351  ; 9.399  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 9.370  ; 9.392  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 9.153  ; 9.132  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 9.638  ; 9.668  ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 6.405  ; 6.413  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 6.395  ; 6.376  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 6.227  ; 6.235  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 6.405  ; 6.413  ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 6.359  ; 6.377  ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; display[*]    ; clk                       ; 4.001 ; 4.073 ; Rise       ; clk                       ;
;  display[0]   ; clk                       ; 4.001 ; 4.073 ; Rise       ; clk                       ;
;  display[1]   ; clk                       ; 4.196 ; 4.099 ; Rise       ; clk                       ;
;  display[2]   ; clk                       ; 4.402 ; 4.341 ; Rise       ; clk                       ;
;  display[3]   ; clk                       ; 4.300 ; 4.246 ; Rise       ; clk                       ;
;  display[4]   ; clk                       ; 4.334 ; 4.233 ; Rise       ; clk                       ;
;  display[5]   ; clk                       ; 4.178 ; 4.090 ; Rise       ; clk                       ;
;  display[6]   ; clk                       ; 4.464 ; 4.355 ; Rise       ; clk                       ;
; hsync_input   ; clk                       ; 3.648 ; 3.621 ; Rise       ; clk                       ;
; rgb_input[*]  ; clk                       ; 3.580 ; 3.566 ; Rise       ; clk                       ;
;  rgb_input[0] ; clk                       ; 3.922 ; 3.971 ; Rise       ; clk                       ;
;  rgb_input[1] ; clk                       ; 3.580 ; 3.566 ; Rise       ; clk                       ;
;  rgb_input[2] ; clk                       ; 4.551 ; 4.594 ; Rise       ; clk                       ;
; vsync_input   ; clk                       ; 3.733 ; 3.672 ; Rise       ; clk                       ;
; display[*]    ; sevensegment:sg1|clk1[15] ; 4.430 ; 4.502 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[0]   ; sevensegment:sg1|clk1[15] ; 4.430 ; 4.502 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[1]   ; sevensegment:sg1|clk1[15] ; 4.625 ; 4.528 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[2]   ; sevensegment:sg1|clk1[15] ; 4.831 ; 4.744 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[3]   ; sevensegment:sg1|clk1[15] ; 4.729 ; 4.657 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[4]   ; sevensegment:sg1|clk1[15] ; 4.763 ; 4.662 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[5]   ; sevensegment:sg1|clk1[15] ; 4.605 ; 4.519 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  display[6]   ; sevensegment:sg1|clk1[15] ; 4.893 ; 4.784 ; Rise       ; sevensegment:sg1|clk1[15] ;
; grounds[*]    ; sevensegment:sg1|clk1[15] ; 3.566 ; 3.525 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[0]   ; sevensegment:sg1|clk1[15] ; 3.607 ; 3.651 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[1]   ; sevensegment:sg1|clk1[15] ; 3.566 ; 3.525 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[2]   ; sevensegment:sg1|clk1[15] ; 3.665 ; 3.618 ; Rise       ; sevensegment:sg1|clk1[15] ;
;  grounds[3]   ; sevensegment:sg1|clk1[15] ; 3.649 ; 3.603 ; Rise       ; sevensegment:sg1|clk1[15] ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rgb_input[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_input[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb_input[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync_input   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync_input   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; grounds[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2d_input              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2c_input              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rgb_input[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rgb_input[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rgb_input[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; hsync_input   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; vsync_input   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rgb_input[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rgb_input[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rgb_input[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; hsync_input   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; vsync_input   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rgb_input[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rgb_input[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rgb_input[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hsync_input   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync_input   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; grounds[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 1712333  ; 0        ; 0        ; 0        ;
; sevensegment:sg1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 1712333  ; 0        ; 0        ; 0        ;
; sevensegment:sg1|clk1[15] ; clk                       ; 1        ; 1        ; 0        ; 0        ;
; sevensegment:sg1|clk1[15] ; sevensegment:sg1|clk1[15] ; 7        ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 194   ; 194  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Jan 19 03:31:31 2024
Info: Command: quartus_sta FinalProject -c FinalProject
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FinalProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sevensegment:sg1|clk1[15] sevensegment:sg1|clk1[15]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.203          -17413.008 clk 
    Info (332119):     0.173               0.000 sevensegment:sg1|clk1[15] 
Info (332146): Worst-case hold slack is 0.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.002               0.000 clk 
    Info (332119):     0.358               0.000 sevensegment:sg1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2302.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:sg1|clk1[15] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.067          -15446.826 clk 
    Info (332119):     0.254               0.000 sevensegment:sg1|clk1[15] 
Info (332146): Worst-case hold slack is 0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.039               0.000 clk 
    Info (332119):     0.312               0.000 sevensegment:sg1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2302.000 clk 
    Info (332119):    -1.000              -6.000 sevensegment:sg1|clk1[15] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.588           -9264.340 clk 
    Info (332119):     0.536               0.000 sevensegment:sg1|clk1[15] 
Info (332146): Worst-case hold slack is -0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.051              -0.051 clk 
    Info (332119):     0.187               0.000 sevensegment:sg1|clk1[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2434.957 clk 
    Info (332119):    -1.000              -6.000 sevensegment:sg1|clk1[15] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4786 megabytes
    Info: Processing ended: Fri Jan 19 03:31:34 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


