<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:48.2948</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7011288</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 반도체 장치의 제작 방법, 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2025.07.01</openDate><openNumber>10-2025-0099327</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.04.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전기 특성이 양호한 반도체 장치를 제공한다. 트랜지스터와, 제 1 층간 절연층과, 제 1 층간 절연층 위의 제 2 층간 절연층을 포함하는 반도체 장치이다. 트랜지스터는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 제 1 도전층과, 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하는 제 2 도전층을 포함하고, 제 1 도전층과 제 2 도전층 사이에 제 1 층간 절연층 및 제 2 층간 절연층이 제공된다. 제 1 층간 절연층 및 제 2 층간 절연층, 그리고 제 2 도전층에는 제 1 도전층에 도달하는 개구부가 제공되고, 상기 개구부의 내부에 위치하는 영역을 포함하도록 반도체층, 제 1 게이트 절연층, 및 제 1 게이트 전극이 이 순서대로 제공된다. 제 1 층간 절연층과 제 2 층간 절연층 사이에 반도체층의 측면을 덮도록 제 2 게이트 전극이 제공된다. 제 2 게이트 전극은 반도체층과 접하는 영역을 포함하는 산화물 영역을 포함한다. 산화물 영역은 제 2 게이트 절연층으로서 기능한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.02</internationOpenDate><internationOpenNumber>WO2024089571</internationOpenNumber><internationalApplicationDate>2023.10.23</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/060659</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,트랜지스터, 제 1 절연층, 및 제 2 절연층을 포함하고,상기 트랜지스터는 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 4 도전층, 반도체층, 및 제 3 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 2 절연층은 상기 제 2 도전층 위에 제공되고,상기 제 3 도전층은 상기 제 2 절연층 위에 제공되고,상기 제 1 절연층, 상기 제 2 도전층, 상기 제 2 절연층, 및 상기 제 3 도전층에는 상기 제 1 도전층에 도달하는 개구부가 제공되고,상기 제 2 도전층에는 상기 개구부의 측면을 포함하는 산화물 영역이 제공되고,상기 반도체층은 상기 개구부의 내부에 위치하는 영역을 포함하도록 제공되고,상기 반도체층은 상기 제 1 도전층과 접하는 영역, 상기 산화물 영역과 접하는 영역, 및 상기 제 3 도전층과 접하는 영역을 포함하고,상기 제 3 절연층은 상기 개구부의 내부에 위치하는 영역을 포함하도록 상기 반도체층 위에 제공되고,상기 제 4 도전층은 상기 개구부의 내부에 위치하는 영역을 포함하며 상기 제 3 절연층을 개재하여 상기 반도체층과 대향하는 영역을 포함하도록 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 산화물 영역은 상기 제 2 도전층에 포함되는 재료의 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 2 도전층과 상기 제 4 도전층은 상기 개구부의 내부에서 상기 반도체층의 채널 형성 영역을 사이에 두는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 도전층은 제 1 층 및 제 2 층을 포함하고,상기 제 2 층은 상기 제 1 층 위에 제공되고,상기 반도체층은 상기 제 1 층의 상면과 접하는 영역 및 상기 제 2 층의 측면과 접하는 영역을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 절연층은 제 1 층, 제 2 층, 및 제 3 층을 포함하고,상기 제 2 절연층은 제 4 층, 제 5 층, 및 제 6 층을 포함하고,상기 제 2 층은 상기 제 1 층 위에 제공되고,상기 제 3 층은 상기 제 2 층 위에 제공되고,상기 제 5 층은 상기 제 4 층 위에 제공되고,상기 제 6 층은 상기 제 5 층 위에 제공되고,상기 제 1 층, 상기 제 3 층, 상기 제 4 층, 및 상기 제 6 층은 질소를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 2 층 및 상기 제 5 층은 산소를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 반도체층은 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 금속 산화물은 인듐, 아연, 및 원소 M 중에서 선택되는 하나 또는 복수를 포함하고,상기 원소 M은 알루미늄, 갈륨, 주석, 이트륨, 타이타늄, 바나듐, 크로뮴, 망가니즈, 철, 코발트, 니켈, 지르코늄, 몰리브데넘, 하프늄, 탄탈럼, 텅스텐, 란타넘, 세륨, 네오디뮴, 마그네슘, 칼슘, 스트론튬, 바륨, 붕소, 실리콘, 저마늄, 및 안티모니에서 선택된 하나 또는 복수인, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 전자 기기로서,제 1 항 내지 제 6 항 중 어느 한 항에 기재된 반도체 장치, 및카메라를 포함하는, 전자 기기.</claim></claimInfo><claimInfo><claim>10. 반도체 장치의 제작 방법으로서,제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연층을 형성하고,상기 제 1 절연층 위에 제 2 도전층을 형성하고,상기 제 2 도전층 위에 제 2 절연층을 형성하고,상기 제 2 절연층 위에 제 3 도전층을 형성하고,상기 제 1 절연층, 상기 제 2 도전층, 상기 제 2 절연층, 및 상기 제 3 도전층에 상기 제 1 도전층에 도달하는 개구부를 형성하고,상기 제 2 도전층에서 상기 개구부의 측면에 대하여 산화 처리를 수행함으로써 상기 제 2 도전층에 산화물 영역을 형성하고,상기 개구부의 내부에 위치하는 영역을 포함하며 상기 제 1 도전층과 접하는 영역, 상기 산화물 영역과 접하는 영역, 및 상기 제 3 도전층과 접하는 영역을 포함하도록 반도체층을 형성하고,상기 개구부의 내부에 위치하는 영역을 포함하도록 상기 반도체층 위에 제 3 절연층을 형성하고,상기 개구부의 내부에 위치하는 영역을 포함하며 상기 제 3 절연층을 개재하여 상기 반도체층과 대향하는 영역을 포함하도록 제 4 도전층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 산화 처리는 산소를 포함하는 분위기에서 마이크로파 처리에 의하여 수행하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서,상기 제 1 도전층으로서 제 1 층과, 상기 제 1 층 위의 제 2 층을 형성하고,상기 제 3 도전층 형성 후, 상기 제 1 절연층, 상기 제 2 도전층, 상기 제 2 절연층, 및 상기 제 3 도전층에 상기 제 2 층에 도달하는 개구부를 형성하고,산화 처리와 반도체 형성 사이에 상기 제 2 층에서 상기 개구부와 중첩되는 영역을 제거하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>13. 제 10 항에 있어서,산화 처리와 반도체 형성 사이에 상기 제 2 도전층에서 상기 개구부의 측면을 가공하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 가공은 등방성 에칭에 의하여 수행하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>15. 제 11 항에 있어서,산화 처리와 반도체 형성 사이에 상기 개구부에서 상기 제 2 도전층의 측면과 접하는 영역을 포함하는 제 4 절연층을 형성하고,상기 산화 처리에 의하여상기 제 4 절연층을 제거하고,상기 반도체층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제 1 절연층으로서 제 1 층과, 상기 제 1 층 위의 제 2 층과, 상기 제 2 층 위의 제 3 층을 형성하고,상기 제 2 절연층으로서 제 4 층과, 상기 제 4 층 위의 제 5 층과, 상기 제 5 층 위의 제 6 층을 형성하고,상기 제 4 절연층은 상기 제 6 층의 상면과 접하는 영역을 포함하도록 형성되고,상기 제 4 절연층은 산소를 포함하고,상기 제 6 층은 질소를 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 제 1 층, 상기 제 3 층, 및 상기 제 4 층은 질소를 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제 2 층 및 상기 제 5 층은 산소를 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>19. 제 10 항 내지 제 18 항 중 어느 한 항에 있어서,상기 반도체층은 금속 산화물을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 금속 산화물은 인듐, 아연, 및 원소 M 중에서 선택되는 하나 또는 복수를 포함하고,상기 원소 M은 알루미늄, 갈륨, 주석, 이트륨, 타이타늄, 바나듐, 크로뮴, 망가니즈, 철, 코발트, 니켈, 지르코늄, 몰리브데넘, 하프늄, 탄탈럼, 텅스텐, 란타넘, 세륨, 네오디뮴, 마그네슘, 칼슘, 스트론튬, 바륨, 붕소, 실리콘, 저마늄, 및 안티모니에서 선택된 하나 또는 복수인, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와껭 아쯔기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자끼, 슌뻬이</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와껭 아쯔기시...</address><code> </code><country>일본</country><engName>MATSUZAKI, Takanori</engName><name>마쯔자끼, 다까노리</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와껭 아쯔기시...</address><code> </code><country>일본</country><engName>ISAKA, Fumito</engName><name>이사까, 후미또</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003339</code><country>대한민국</country><engName>Yoon Sun Keun</engName><name>윤선근</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.10.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-173648</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.04.07</receiptDate><receiptNumber>1-1-2025-0388821-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>1-5-2025-0089930-04</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257011288.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b92e947dc15209daa7518119fc138fa3ded86c793fd55b8be32f62f7dce2e10107ef69c131575ab39f735ab0805ffd3c8706b2c18328c0a9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6cc98209b668ff49ef28166abc82d70389411046df3bfd85800778f884693e9df33979bee06f58464472871d6fb7fe2377d752ce937a247d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>