# Documentaci√≥n del Backlog y Roadmap del Proyecto
## Simulador de Arquitectura x86

---

## üìã Resumen Ejecutivo

Este documento presenta una documentaci√≥n exhaustiva del Backlog y Roadmap del proyecto **Simulador de Arquitectura x86**, basado en el an√°lisis del proyecto Kanban y las issues registradas en GitHub. El proyecto fue desarrollado en un per√≠odo de 6 d√≠as (del 29 de septiembre al 5 de octubre de 2025) con la participaci√≥n de 3 desarrolladores principales.

---

## üë• Equipo de Desarrollo

| Desarrollador | Usuario GitHub | Rol Principal |
|---------------|----------------|---------------|
| Alejandro Ram√≠rez | @alejandroramirezvallejos | L√≠der de Proyecto / Backend |
| Josu√© Balbont√≠n | @josue-balbontin | Desarrollador Backend / Integraci√≥n |
| Fernando Terrazas | @FernandoTerrazasLl | Desarrollador Backend / UI |

---

## üìä Estad√≠sticas Generales del Proyecto

- **Total de Issues**: 27
- **Issues Cerradas**: 27 (100%)
- **Pull Requests**: 2
- **Per√≠odo de Desarrollo**: 6 d√≠as
- **Duraci√≥n Total**: 29 septiembre - 5 octubre 2025
- **Etiquetas Utilizadas**: enhancement, documentation

---

## üóìÔ∏è Roadmap Cronol√≥gico

### **Fase 1: Fundamentos (D√≠a 1 - 29 Septiembre 2025)**

#### **Sprint 1.1: Componentes Core del CPU**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #1 | Implementar CPU Base con Registros y Banderas | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |
| #2 | Desarrollar Unidad Aritm√©tico-L√≥gica (ALU) | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |
| #3 | Implementar Sistema de Memoria RAM | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |

**Entregables:**
- Sistema de registros x86 funcional
- ALU con operaciones aritm√©ticas b√°sicas
- Sistema de memoria RAM b√°sico

---

#### **Sprint 1.2: Parser y Motor de Simulaci√≥n**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #4 | Crear Parser de Ensamblador x86 | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |
| #5 | Desarrollar Motor de Simulaci√≥n | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |

**Entregables:**
- Parser de instrucciones ensamblador x86
- Motor de ejecuci√≥n de instrucciones

---

#### **Sprint 1.3: API y Sistema de Salida**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #6 | Desarrollar API para VBA Excel | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |
| #7 | Implementar Sistema de Salida JSON | @alejandroramirezvallejos | ‚úÖ Cerrado | Alta | 29/09 | 29/09 |
| #8 | Configurar Sistema de Tipos | @alejandroramirezvallejos | ‚úÖ Cerrado | Media | 29/09 | 29/09 |

**Entregables:**
- API DLL para integraci√≥n con VBA
- Sistema de serializaci√≥n JSON
- Sistema de tipos de datos

---

### **Fase 2: Interfaz y Caracter√≠sticas Avanzadas (D√≠as 2-3)**

#### **Sprint 2.1: Interfaz Visual y Generaci√≥n de C√≥digo**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #9 | Desarrollar Interfaz Visual Excel VBA | @josue-balbontin, @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 29/09 | 03/10 |
| #10 | Implementar Generador C++ a Ensamblador AT&T | @josue-balbontin, @alejandroramirezvallejos | ‚úÖ Cerrado | Media | 29/09 | 02/10 |

**Entregables:**
- Interfaz gr√°fica en Excel con VBA
- Generador autom√°tico de c√≥digo ensamblador

---

#### **Sprint 2.2: Sistemas de Memoria Avanzados**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #11 | Desarrollar Sistema de Memoria Cach√© con LRU | @alejandroramirezvallejos, @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 29/09 | 01/10 |
| #12 | Implementar Pipeline de CPU (4 Etapas) | @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 29/09 | 01/10 |
| #13 | Desarrollar Sistema de Entrada/Salida (I/O) | @FernandoTerrazasLl | ‚úÖ Cerrado | Media | 29/09 | 03/10 |
| #14 | Implementar Memoria Virtual B√°sica | @FernandoTerrazasLl | ‚úÖ Cerrado | Media | 29/09 | 01/10 |

**Entregables:**
- Sistema de cach√© L1/L2 con pol√≠tica LRU
- Pipeline de CPU de 4 etapas
- Sistema b√°sico de I/O
- Memoria virtual con paginaci√≥n

---

### **Fase 3: Integraci√≥n y Optimizaci√≥n (D√≠as 4-5)**

#### **Sprint 3.1: Integraci√≥n Excel-C++**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #15 | Conectar Excel con simulador C++ mediante DLL | @josue-balbontin | ‚úÖ Cerrado | Cr√≠tica | 30/09 | 30/09 |
| #16 | Localizaci√≥n autom√°tica del DLL | @josue-balbontin | ‚úÖ Cerrado | Media | 30/09 | 30/09 |

**Entregables:**
- Integraci√≥n completa Excel-DLL
- Carga autom√°tica de DLL

---

#### **Sprint 3.2: Documentaci√≥n y Mejoras**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #18 | Documentar relaciones del ciclo de instrucci√≥n | @josue-balbontin | ‚úÖ Cerrado | Baja | 30/09 | 30/09 |
| #19 | Automatizar gesti√≥n de memoria RAM/virtual | @josue-balbontin | ‚úÖ Cerrado | Media | 30/09 | 30/09 |

**Entregables:**
- Documentaci√≥n t√©cnica del ciclo de instrucciones
- Mejora en la gesti√≥n de memoria

---

### **Fase 4: Caracter√≠sticas Avanzadas (D√≠as 5-6)**

#### **Sprint 4.1: Visualizaci√≥n de Memoria**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #20 | Desarrollar interfaz para Memoria RAM/Virtual | @FernandoTerrazasLl | ‚úÖ Cerrado | Media | 30/09 | 01/10 |
| #21 | Comparativa Von Neumann y Harvard | @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 30/09 | 01/10 |

**Entregables:**
- Visualizaci√≥n avanzada de RAM/Memoria Virtual
- Comparaci√≥n visual de arquitecturas

---

#### **Sprint 4.2: Ejecuci√≥n de C√≥digo**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #22 | Ejecuci√≥n de c√≥digo ensamblador en DLL C++ | @josue-balbontin | ‚úÖ Cerrado | Cr√≠tica | 01/10 | 02/10 |

**Entregables:**
- Sistema de ejecuci√≥n de c√≥digo ensamblador
- Sistema de debugging
- Mejoras en el formato JSON

---

### **Fase 5: Refinamiento Final (D√≠as 6-7)**

#### **Sprint 5.1: Optimizaciones Finales**

| # | T√≠tulo | Asignado a | Estado | Prioridad | Inicio | Cierre |
|---|--------|------------|--------|-----------|--------|--------|
| #24 | Gesti√≥n din√°mica registros x86-64 | @josue-balbontin, @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 03/10 | 03/10 |
| #25 | Visualizaci√≥n pipeline paso a paso | @josue-balbontin, @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 03/10 | 03/10 |
| #26 | Cach√© mejorada con pol√≠tica LRU | @FernandoTerrazasLl | ‚úÖ Cerrado | Alta | 03/10 | 03/10 |
| #27 | Instrucciones aritm√©ticas (MOV, ADD, SUB, MUL, DIV, PUSH, POP) | @josue-balbontin, @FernandoTerrazasLl | ‚úÖ Cerrado | Cr√≠tica | 03/10 | 03/10 |

**Entregables:**
- Sistema de registros din√°micos x86-64
- Visualizaci√≥n mejorada del pipeline
- Cach√© optimizada con LRU
- Conjunto completo de instrucciones aritm√©ticas

---

## üìà An√°lisis de Distribuci√≥n de Trabajo

### Por Desarrollador

| Desarrollador | Issues Asignadas | Issues Individuales | Issues en Colaboraci√≥n |
|---------------|------------------|---------------------|------------------------|
| @alejandroramirezvallejos | 11 | 9 | 2 |
| @josue-balbontin | 10 | 5 | 5 |
| @FernandoTerrazasLl | 10 | 5 | 5 |

### Por Tipo de Tarea

| Categor√≠a | Cantidad | Porcentaje |
|-----------|----------|------------|
| Backend/Core | 14 | 51.9% |
| Interfaz/UI | 5 | 18.5% |
| Integraci√≥n | 4 | 14.8% |
| Documentaci√≥n | 2 | 7.4% |
| Pull Requests | 2 | 7.4% |

---

## üè∑Ô∏è Historias de Usuario

### Historia de Usuario 1: Simulaci√≥n B√°sica
**Como** estudiante de arquitectura de computadoras  
**Quiero** ejecutar c√≥digo ensamblador x86 en un simulador visual  
**Para** entender c√≥mo funciona la CPU a bajo nivel

**Issues Relacionadas:** #1, #2, #4, #5, #22, #27

---

### Historia de Usuario 2: Visualizaci√≥n de Memoria
**Como** profesor de sistemas operativos  
**Quiero** visualizar la jerarqu√≠a de memoria (RAM, Cach√©, Virtual)  
**Para** explicar conceptos de gesti√≥n de memoria a mis estudiantes

**Issues Relacionadas:** #3, #11, #14, #20, #26

---

### Historia de Usuario 3: An√°lisis de Pipeline
**Como** investigador de arquitectura de computadoras  
**Quiero** ver la ejecuci√≥n paso a paso del pipeline  
**Para** analizar el comportamiento de las instrucciones

**Issues Relacionadas:** #12, #25

---

### Historia de Usuario 4: Interfaz Amigable
**Como** usuario sin experiencia en programaci√≥n  
**Quiero** una interfaz visual intuitiva en Excel  
**Para** interactuar f√°cilmente con el simulador

**Issues Relacionadas:** #9, #15, #16

---

### Historia de Usuario 5: Comparaci√≥n de Arquitecturas
**Como** estudiante avanzado  
**Quiero** comparar arquitecturas Von Neumann y Harvard  
**Para** comprender sus diferencias fundamentales

**Issues Relacionadas:** #21

---

## üìä M√©tricas del Proyecto

### Velocidad de Desarrollo
- **Promedio de issues cerradas por d√≠a:** 4.5
- **Tiempo promedio de resoluci√≥n:** 0.8 d√≠as
- **Tasa de finalizaci√≥n:** 100%

### Complejidad
- **Issues Alta Prioridad:** 14 (51.9%)
- **Issues Media Prioridad:** 8 (29.6%)
- **Issues Baja Prioridad:** 1 (3.7%)
- **Pull Requests:** 2 (7.4%)

### Colaboraci√≥n
- **Issues individuales:** 19 (70.4%)
- **Issues en equipo (2+ personas):** 8 (29.6%)

---

## üéØ Backlog Priorizado

### Prioridad Cr√≠tica ‚úÖ (COMPLETADO)
1. #15 - Integraci√≥n Excel-DLL
2. #22 - Ejecuci√≥n de c√≥digo ensamblador
3. #27 - Instrucciones aritm√©ticas completas

### Prioridad Alta ‚úÖ (COMPLETADO)
1. #1 - CPU Base
2. #2 - ALU
3. #3 - Memoria RAM
4. #4 - Parser
5. #5 - Motor de Simulaci√≥n
6. #6 - API VBA
7. #9 - Interfaz Visual
8. #11 - Sistema de Cach√©
9. #12 - Pipeline CPU
10. #21 - Comparaci√≥n de Arquitecturas
11. #24 - Registros Din√°micos
12. #25 - Visualizaci√≥n Pipeline
13. #26 - Cach√© Mejorada

### Prioridad Media ‚úÖ (COMPLETADO)
1. #8 - Sistema de Tipos
2. #10 - Generador C++ a Ensamblador
3. #13 - Sistema I/O
4. #14 - Memoria Virtual
5. #16 - Carga Autom√°tica DLL
6. #19 - Gesti√≥n Memoria
7. #20 - Interfaz RAM/Virtual

### Prioridad Baja ‚úÖ (COMPLETADO)
1. #18 - Documentaci√≥n

---

## üìù Notas Adicionales

### Etiquetas Utilizadas
- **enhancement**: Mejoras y nuevas caracter√≠sticas (8 issues)
- **documentation**: Documentaci√≥n t√©cnica (2 issues)

### Observaciones
1. El proyecto se complet√≥ exitosamente en 6 d√≠as
2. Todos los miembros del equipo contribuyeron activamente
3. La mayor√≠a de las issues se cerraron el mismo d√≠a de su creaci√≥n
4. Se utiliz√≥ una estrategia de desarrollo √°gil con entregas r√°pidas
5. El enfoque fue en componentes core primero, luego integraci√≥n y finalmente optimizaci√≥n

---

## üîó Enlaces √ötiles

- **Repositorio:** [alejandroramirezvallejos/Simulador-de-Arquitectura-x86](https://github.com/alejandroramirezvallejos/Simulador-de-Arquitectura-x86)
- **Issues:** [Lista completa de Issues](https://github.com/alejandroramirezvallejos/Simulador-de-Arquitectura-x86/issues)
- **Pull Requests:** [Lista de PRs](https://github.com/alejandroramirezvallejos/Simulador-de-Arquitectura-x86/pulls)

---

**Documento generado el:** 5 de Octubre de 2025  
**Versi√≥n:** 1.0  
**Estado del Proyecto:** ‚úÖ Completado