Fitter report for DisplayUnit
Sat May 26 03:29:09 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sat May 26 03:29:08 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; DisplayUnit                                   ;
; Top-level Entity Name              ; DisplayUnit                                   ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 12,411 / 22,320 ( 56 % )                      ;
;     Total combinational functions  ; 10,717 / 22,320 ( 48 % )                      ;
;     Dedicated logic registers      ; 4,629 / 22,320 ( 21 % )                       ;
; Total registers                    ; 4629                                          ;
; Total pins                         ; 21 / 154 ( 14 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; lcd_e         ; Missing drive strength and slew rate ;
; lcd_rs        ; Missing drive strength and slew rate ;
; lcd_rw        ; Missing drive strength and slew rate ;
; reset         ; Missing drive strength and slew rate ;
; cs1           ; Missing drive strength and slew rate ;
; cs2           ; Missing drive strength and slew rate ;
; lcd_data[0]   ; Missing drive strength and slew rate ;
; lcd_data[1]   ; Missing drive strength and slew rate ;
; lcd_data[2]   ; Missing drive strength and slew rate ;
; lcd_data[3]   ; Missing drive strength and slew rate ;
; lcd_data[4]   ; Missing drive strength and slew rate ;
; lcd_data[5]   ; Missing drive strength and slew rate ;
; lcd_data[6]   ; Missing drive strength and slew rate ;
; lcd_data[7]   ; Missing drive strength and slew rate ;
; G_SENSOR_CS_N ; Missing drive strength and slew rate ;
; I2C_SCLK      ; Missing drive strength and slew rate ;
; I2C_SDAT      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 15406 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 15406 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 15393   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Academics/Sem 4/EE 214/Everything Working Code/DisplayUnit.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 12,411 / 22,320 ( 56 % ) ;
;     -- Combinational with no register       ; 7782                     ;
;     -- Register only                        ; 1694                     ;
;     -- Combinational with a register        ; 2935                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 4680                     ;
;     -- 3 input functions                    ; 2081                     ;
;     -- <=2 input functions                  ; 3956                     ;
;     -- Register only                        ; 1694                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 8507                     ;
;     -- arithmetic mode                      ; 2210                     ;
;                                             ;                          ;
; Total registers*                            ; 4,629 / 23,018 ( 20 % )  ;
;     -- Dedicated logic registers            ; 4,629 / 22,320 ( 21 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 918 / 1,395 ( 66 % )     ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 21 / 154 ( 14 % )        ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
; Global signals                              ; 13                       ;
; M9Ks                                        ; 0 / 66 ( 0 % )           ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 13 / 20 ( 65 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 18% / 16% / 20%          ;
; Peak interconnect usage (total/H/V)         ; 39% / 36% / 45%          ;
; Maximum fan-out node                        ; divider[21]~clkctrl      ;
; Maximum fan-out                             ; 643                      ;
; Highest non-global fan-out signal           ; i[0]                     ;
; Highest non-global fan-out                  ; 557                      ;
; Total fan-out                               ; 44316                    ;
; Average fan-out                             ; 2.60                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 12411 / 22320 ( 55 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 7782                   ; 0                              ;
;     -- Register only                        ; 1694                   ; 0                              ;
;     -- Combinational with a register        ; 2935                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 4680                   ; 0                              ;
;     -- 3 input functions                    ; 2081                   ; 0                              ;
;     -- <=2 input functions                  ; 3956                   ; 0                              ;
;     -- Register only                        ; 1694                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 8507                   ; 0                              ;
;     -- arithmetic mode                      ; 2210                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 4629                   ; 0                              ;
;     -- Dedicated logic registers            ; 4629 / 22320 ( 20 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 918 / 1395 ( 65 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 21                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 11 / 24 ( 45 % )       ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 66                     ; 2                              ;
;     -- Registered Input Connections         ; 64                     ; 0                              ;
;     -- Output Connections                   ; 3                      ; 65                             ;
;     -- Registered Output Connections        ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 44308                  ; 75                             ;
;     -- Registered Connections               ; 14706                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 67                             ;
;     -- hard_block:auto_generated_inst       ; 67                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 4                      ; 2                              ;
;     -- Output Ports                         ; 16                     ; 2                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; G_SENSOR_INT ; M2    ; 2        ; 0            ; 16           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk          ; R8    ; 3        ; 27           ; 0            ; 21           ; 73                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs1           ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs2           ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[0]   ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1]   ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2]   ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3]   ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4]   ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5]   ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6]   ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7]   ; D8    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_e         ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs        ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw        ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; reset         ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                         ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------+---------------------+
; I2C_SDAT ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|SPI_SDIO~1 (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                    ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                      ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9  ; Use as regular IO        ; cs2                     ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                      ; Use as regular IO        ; cs1                     ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; lcd_data[3]             ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; lcd_data[6]             ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; lcd_data[1]             ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; lcd_data[4]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; lcd_data[0]             ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; lcd_e                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; lcd_rw                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; lcd_rs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; reset                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; cs2                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; I2C_SDAT                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; cs1                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; G_SENSOR_INT                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                        ;
+-------------------------------+----------------------------------------------------------------------------------------------------+
; Name                          ; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                  ; Sensor|u_spipll|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Normal                                                                                             ;
; Compensate clock              ; clock0                                                                                             ;
; Compensated input/output pins ; --                                                                                                 ;
; Switchover type               ; --                                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                                           ;
; Input frequency 1             ; --                                                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                          ;
; VCO post scale                ; 2                                                                                                  ;
; VCO frequency control         ; Auto                                                                                               ;
; VCO phase shift step          ; 208 ps                                                                                             ;
; VCO multiply                  ; --                                                                                                 ;
; VCO divide                    ; --                                                                                                 ;
; Freq min lock                 ; 25.0 MHz                                                                                           ;
; Freq max lock                 ; 54.18 MHz                                                                                          ;
; M VCO Tap                     ; 0                                                                                                  ;
; M Initial                     ; 1                                                                                                  ;
; M value                       ; 12                                                                                                 ;
; N value                       ; 1                                                                                                  ;
; Charge pump current           ; setting 1                                                                                          ;
; Loop filter resistance        ; setting 27                                                                                         ;
; Loop filter capacitance       ; setting 0                                                                                          ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                 ;
; Bandwidth type                ; Medium                                                                                             ;
; Real time reconfigurable      ; Off                                                                                                ;
; Scan chain MIF file           ; --                                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                                ;
; PLL location                  ; PLL_4                                                                                              ;
; Inclk0 signal                 ; clk                                                                                                ;
; Inclk1 signal                 ; --                                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                                      ;
; Inclk1 signal type            ; --                                                                                                 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 144 (200000 ps) ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 121     ; 0       ; Sensor|u_spipll|altpll_component|auto_generated|pll1|clk[0] ;
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.15 (208 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 101     ; 0       ; Sensor|u_spipll|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+--------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |DisplayUnit                               ; 12411 (6335) ; 4629 (4517)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 21   ; 0            ; 7782 (1818)  ; 1694 (1680)       ; 2935 (2841)      ; |DisplayUnit                                                                                               ;              ;
;    |DE0_NANO_G_Sensor:Sensor|              ; 170 (0)      ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 14 (0)            ; 98 (0)           ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor                                                                      ;              ;
;       |led_driver:u_led_driver|            ; 59 (59)      ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 1 (1)             ; 26 (26)          ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver                                              ;              ;
;       |reset_delay:u_reset_delay|          ; 23 (23)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay                                            ;              ;
;       |spi_ee_config:u_spi_ee_config|      ; 90 (63)      ; 64 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (11)      ; 13 (6)            ; 52 (47)          ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config                                        ;              ;
;          |spi_controller:u_spi_controller| ; 27 (27)      ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 6 (6)            ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller        ;              ;
;       |spipll:u_spipll|                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|spipll:u_spipll                                                      ;              ;
;          |altpll:altpll_component|         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component                              ;              ;
;             |spipll_altpll:auto_generated| ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DisplayUnit|DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated ;              ;
;    |lpm_divide:Div0|                       ; 858 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 858 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div0                                                                               ;              ;
;       |lpm_divide_d2p:auto_generated|      ; 858 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 858 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div0|lpm_divide_d2p:auto_generated                                                 ;              ;
;          |abs_divider_8dg:divider|         ; 858 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 858 (22)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider                         ;              ;
;             |alt_u_div_eaf:divider|        ; 805 (805)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 805 (805)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Div1|                       ; 893 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 893 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div1                                                                               ;              ;
;       |lpm_divide_a2p:auto_generated|      ; 893 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 893 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div1|lpm_divide_a2p:auto_generated                                                 ;              ;
;          |abs_divider_5dg:divider|         ; 893 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 893 (44)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider                         ;              ;
;             |alt_u_div_8af:divider|        ; 818 (818)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 818 (818)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Div2|                       ; 827 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div2                                                                               ;              ;
;       |lpm_divide_62p:auto_generated|      ; 827 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div2|lpm_divide_62p:auto_generated                                                 ;              ;
;          |abs_divider_1dg:divider|         ; 827 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 827 (52)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider                         ;              ;
;             |alt_u_div_0af:divider|        ; 744 (744)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 744 (744)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Div3|                       ; 652 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 652 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div3                                                                               ;              ;
;       |lpm_divide_s0p:auto_generated|      ; 652 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 652 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div3|lpm_divide_s0p:auto_generated                                                 ;              ;
;          |abs_divider_nbg:divider|         ; 652 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 652 (56)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider                         ;              ;
;             |alt_u_div_c7f:divider|        ; 565 (565)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 565 (565)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Div4|                       ; 542 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 542 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div4                                                                               ;              ;
;       |lpm_divide_p0p:auto_generated|      ; 542 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 542 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div4|lpm_divide_p0p:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 542 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 542 (62)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 449 (449)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod0|                       ; 319 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 319 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod0                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 319 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 319 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod0|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 319 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 319 (10)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 288 (288)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (288)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 21 (21)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod1|                       ; 387 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 387 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod1                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 387 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 387 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod1|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 387 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 387 (10)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 352 (352)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 352 (352)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 25 (25)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod2|                       ; 437 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 437 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod2                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 437 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 437 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod2|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 437 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 437 (10)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 399 (399)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 399 (399)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 28 (28)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod3|                       ; 489 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod3                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 489 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod3|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 489 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (11)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 447 (447)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 447 (447)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 31 (31)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
;    |lpm_divide:Mod4|                       ; 502 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 502 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod4                                                                               ;              ;
;       |lpm_divide_soo:auto_generated|      ; 502 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 502 (0)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod4|lpm_divide_soo:auto_generated                                                 ;              ;
;          |abs_divider_kbg:divider|         ; 502 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 502 (10)     ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider                         ;              ;
;             |alt_u_div_67f:divider|        ; 459 (459)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (459)    ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider   ;              ;
;             |lpm_abs_i0a:my_abs_num|       ; 33 (33)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |DisplayUnit|lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num  ;              ;
+--------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs2           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT      ; Bidir    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; G_SENSOR_INT  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                            ;                   ;         ;
; I2C_SDAT                                                                                                          ;                   ;         ;
;      - DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[0]~feeder ; 0                 ; 6       ;
; G_SENSOR_INT                                                                                                      ;                   ;         ;
; clk                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                            ;                   ;         ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[20]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|oRST                                                    ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[19]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[18]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[17]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[16]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[15]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[14]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[13]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[12]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[11]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[10]                                                ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[9]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[8]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[7]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[6]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[5]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[4]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[3]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[2]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[0]                                                 ; 0                 ; 6       ;
;      - DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[1]                                                 ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[21]~2                                              ; LCCOMB_X51_Y19_N22 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[20]                                                    ; FF_X52_Y16_N9      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|oRST                                                        ; FF_X52_Y19_N25     ; 65      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|low_byte_data[7]~0                                      ; LCCOMB_X51_Y20_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[0]~0                                            ; LCCOMB_X52_Y19_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[12]~13                                         ; LCCOMB_X52_Y19_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[6]~16                                          ; LCCOMB_X49_Y20_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                  ; LCCOMB_X52_Y21_N8  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|SPI_SDIO~1              ; LCCOMB_X50_Y20_N10 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]~0          ; LCCOMB_X50_Y20_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_go                                                  ; FF_X52_Y21_N25     ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; KEY[0]                                                                                                         ; PIN_J15            ; 22      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Mux0                                                                                                           ; LCCOMB_X25_Y19_N20 ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Mux1                                                                                                           ; LCCOMB_X25_Y19_N14 ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Mux2                                                                                                           ; LCCOMB_X25_Y19_N0  ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Mux3                                                                                                           ; LCCOMB_X25_Y19_N6  ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Mux4                                                                                                           ; LCCOMB_X25_Y19_N4  ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Mux5                                                                                                           ; LCCOMB_X25_Y19_N10 ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Mux6                                                                                                           ; LCCOMB_X25_Y19_N2  ; 513     ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; clk                                                                                                            ; PIN_R8             ; 8       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                            ; PIN_R8             ; 66      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; count[4]~17                                                                                                    ; LCCOMB_X20_Y22_N22 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cs1~2                                                                                                          ; LCCOMB_X20_Y22_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divider[20]                                                                                                    ; FF_X27_Y19_N29     ; 172     ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; divider[21]                                                                                                    ; FF_X27_Y19_N25     ; 643     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; divider[8]                                                                                                     ; FF_X27_Y20_N7      ; 87      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; gameover                                                                                                       ; FF_X40_Y19_N7      ; 115     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i[31]~0                                                                                                        ; LCCOMB_X19_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_data~17                                                                                                    ; LCCOMB_X19_Y21_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; page[0]~0                                                                                                      ; LCCOMB_X19_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tmem[4][0][0]~0                                                                                                ; LCCOMB_X40_Y19_N12 ; 430     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tmem[4][41][0]~0                                                                                               ; LCCOMB_X40_Y19_N18 ; 160     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tmem[4][57][2]~0                                                                                               ; LCCOMB_X39_Y19_N14 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tmem[4][64][0]~0                                                                                               ; LCCOMB_X37_Y19_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 64      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; Mux0                                                                                                           ; LCCOMB_X25_Y19_N20 ; 513     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Mux1                                                                                                           ; LCCOMB_X25_Y19_N14 ; 513     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Mux2                                                                                                           ; LCCOMB_X25_Y19_N0  ; 513     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Mux3                                                                                                           ; LCCOMB_X25_Y19_N6  ; 513     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Mux4                                                                                                           ; LCCOMB_X25_Y19_N4  ; 513     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Mux5                                                                                                           ; LCCOMB_X25_Y19_N10 ; 513     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Mux6                                                                                                           ; LCCOMB_X25_Y19_N2  ; 513     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clk                                                                                                            ; PIN_R8             ; 66      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; divider[20]                                                                                                    ; FF_X27_Y19_N29     ; 172     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; divider[21]                                                                                                    ; FF_X27_Y19_N25     ; 643     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; divider[8]                                                                                                     ; FF_X27_Y20_N7      ; 87      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; i[0]                                                                                                                     ; 557     ;
; always14~0                                                                                                               ; 551     ;
; i[5]                                                                                                                     ; 503     ;
; page[0]                                                                                                                  ; 499     ;
; page[1]                                                                                                                  ; 493     ;
; i[4]                                                                                                                     ; 480     ;
; i[1]                                                                                                                     ; 475     ;
; i[3]                                                                                                                     ; 439     ;
; i[6]                                                                                                                     ; 433     ;
; tmem[4][0][0]~0                                                                                                          ; 430     ;
; i[2]                                                                                                                     ; 426     ;
; i[7]                                                                                                                     ; 400     ;
; tmem[4][80][3]~0                                                                                                         ; 195     ;
; Add3~64                                                                                                                  ; 189     ;
; tmem[4][41][0]~0                                                                                                         ; 160     ;
; timer~0                                                                                                                  ; 156     ;
; Add3~62                                                                                                                  ; 123     ;
; gameover                                                                                                                 ; 115     ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|oRST                                                                  ; 65      ;
; init5[0]                                                                                                                 ; 60      ;
; init4[0]                                                                                                                 ; 60      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_26_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_25_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_24_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_23_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_22_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_21_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_20_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_19_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_18_result_int[19]~28 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_17_result_int[18]~26 ; 54      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_27_result_int[19]~28 ; 52      ;
; always14~1                                                                                                               ; 50      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_28_result_int[19]~28 ; 49      ;
; init3[0]                                                                                                                 ; 48      ;
; init1[0]                                                                                                                 ; 48      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_16_result_int[17]~24 ; 48      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_29_result_int[19]~28 ; 46      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_27_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_26_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_25_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_24_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_23_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_22_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_21_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_20_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_19_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_18_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_17_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_16_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_15_result_int[16]~24 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_14_result_int[15]~22 ; 45      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_28_result_int[16]~24 ; 43      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_29_result_int[16]~24 ; 40      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_13_result_int[14]~20 ; 40      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|_~5                                                ; 37      ;
; init6[0]                                                                                                                 ; 36      ;
; init7[0]                                                                                                                 ; 36      ;
; init2[0]                                                                                                                 ; 36      ;
; tmem[4][57][2]~0                                                                                                         ; 35      ;
; tmem[3][43][0]                                                                                                           ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_28_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_27_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_26_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_25_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_24_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_23_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_22_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_21_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_20_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_19_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_18_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_17_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_16_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_15_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_14_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_13_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_12_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_11_result_int[12]~18 ; 33      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_10_result_int[11]~16 ; 33      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|_~5                                                ; 32      ;
; LessThan6~2                                                                                                              ; 32      ;
; page[0]~0                                                                                                                ; 32      ;
; i[31]~0                                                                                                                  ; 32      ;
; page[2]                                                                                                                  ; 32      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_29_result_int[12]~18 ; 31      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|add_sub_30_result_int[19]~28 ; 31      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|_~9                                                ; 29      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_9_result_int[10]~14  ; 29      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_go                                                            ; 27      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_d[0]                                                               ; 26      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_30_result_int[16]~24 ; 26      ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|_~9                                                ; 25      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_d[1]                                                               ; 25      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_24_result_int[9]~14  ; 24      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[21]~2                                                        ; 23      ;
; DE0_NANO_G_Sensor:Sensor|reset_delay:u_reset_delay|cont[20]                                                              ; 23      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_23_result_int[9]~14  ; 23      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_9_result_int[9]~14   ; 23      ;
; KEY[0]~input                                                                                                             ; 22      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_25_result_int[9]~14  ; 22      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_10_result_int[9]~14  ; 22      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_7_result_int[8]~12   ; 22      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_29_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_28_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_27_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_26_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_22_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_21_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_20_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_19_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_18_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_17_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_16_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_15_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_14_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_13_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_12_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_11_result_int[9]~14  ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_8_result_int[9]~14   ; 21      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_6_result_int[7]~10   ; 21      ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_30_result_int[12]~18 ; 20      ;
; Equal1~19                                                                                                                ; 18      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~0                                     ; 18      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~8                                     ; 17      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|quotient[2]~9                                      ; 17      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~3                                     ; 17      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~4                                     ; 17      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~3                                     ; 17      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[0]~3                                     ; 17      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|quotient[0]~10                                     ; 16      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[23]                                                          ; 16      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~4                                     ; 16      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~0                                     ; 16      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~4                                     ; 16      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~4                                     ; 16      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~3                                     ; 16      ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_30_result_int[9]~14  ; 16      ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|quotient[1]~8                                      ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                            ; 15      ;
; tmem[4][64][0]~0                                                                                                         ; 15      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[1]~7                                     ; 15      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~6                                     ; 15      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~0                                     ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|LessThan0~0                                                       ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[2]                                                      ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[0]                                                      ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10  ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10   ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10   ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10   ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10   ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10   ; 15      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8    ; 15      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[3]                                                      ; 14      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[1]                                                      ; 14      ;
; always13~6                                                                                                               ; 14      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10  ; 14      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[2]~0                                     ; 13      ;
; Equal51~0                                                                                                                ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10  ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10   ; 13      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10   ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10  ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10   ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10   ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10   ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10   ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10   ; 13      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10  ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_9_result_int[6]~10   ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_8_result_int[6]~10   ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10   ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_6_result_int[6]~10   ; 13      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_5_result_int[6]~10   ; 13      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6    ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_13_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_12_result_int[6]~10  ; 13      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_11_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_29_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_28_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_27_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_26_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_25_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_24_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_23_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_22_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_21_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_20_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_19_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_18_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_17_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_16_result_int[6]~10  ; 13      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_15_result_int[6]~10  ; 13      ;
; car_page[1]                                                                                                              ; 12      ;
; car_page[2]                                                                                                              ; 12      ;
; car_page[0]                                                                                                              ; 12      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[1]                                                        ; 12      ;
; Equal11~0                                                                                                                ; 12      ;
; Equal70~0                                                                                                                ; 12      ;
; LessThan8~1                                                                                                              ; 12      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_7_result_int[6]~10   ; 12      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_4_result_int[5]~8    ; 12      ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[6]~10  ; 12      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_10_result_int[6]~10  ; 12      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_14_result_int[6]~10  ; 12      ;
; count[2]                                                                                                                 ; 12      ;
; Equal41~0                                                                                                                ; 11      ;
; Equal21~0                                                                                                                ; 11      ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                      ; 11      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10  ; 11      ;
; count[0]                                                                                                                 ; 11      ;
; init_w                                                                                                                   ; 10      ;
; init_g                                                                                                                   ; 10      ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|int2_count[20]                                                          ; 10      ;
; lcd_data~4                                                                                                               ; 10      ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10  ; 10      ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10  ; 10      ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10  ; 10      ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10  ; 10      ;
; G_SENSOR_INT~input                                                                                                       ; 9       ;
; Equal31~0                                                                                                                ; 9       ;
; count[4]~17                                                                                                              ; 9       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                      ; 9       ;
; Mux111~54                                                                                                                ; 9       ;
; level[0]                                                                                                                 ; 8       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]~0                    ; 8       ;
; always13~8                                                                                                               ; 8       ;
; lcd_data~17                                                                                                              ; 8       ;
; timer1[31]                                                                                                               ; 8       ;
; always13~4                                                                                                               ; 8       ;
; Equal68~0                                                                                                                ; 8       ;
; clk~input                                                                                                                ; 7       ;
; ~GND                                                                                                                     ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[6]~16                                                    ; 7       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~2                                     ; 7       ;
; Add3~93                                                                                                                  ; 7       ;
; Add3~92                                                                                                                  ; 7       ;
; Add3~91                                                                                                                  ; 7       ;
; Add3~90                                                                                                                  ; 7       ;
; Add3~89                                                                                                                  ; 7       ;
; Add3~88                                                                                                                  ; 7       ;
; Add3~87                                                                                                                  ; 7       ;
; Add3~86                                                                                                                  ; 7       ;
; Add3~85                                                                                                                  ; 7       ;
; Add3~84                                                                                                                  ; 7       ;
; Add3~83                                                                                                                  ; 7       ;
; Add3~82                                                                                                                  ; 7       ;
; Add3~81                                                                                                                  ; 7       ;
; Add3~80                                                                                                                  ; 7       ;
; Add3~79                                                                                                                  ; 7       ;
; Add3~78                                                                                                                  ; 7       ;
; Add3~77                                                                                                                  ; 7       ;
; Add3~76                                                                                                                  ; 7       ;
; Add3~75                                                                                                                  ; 7       ;
; Add3~74                                                                                                                  ; 7       ;
; Add3~73                                                                                                                  ; 7       ;
; Add3~72                                                                                                                  ; 7       ;
; Add3~71                                                                                                                  ; 7       ;
; Add3~70                                                                                                                  ; 7       ;
; Add3~69                                                                                                                  ; 7       ;
; Add3~68                                                                                                                  ; 7       ;
; Add3~67                                                                                                                  ; 7       ;
; Add3~66                                                                                                                  ; 7       ;
; Add3~65                                                                                                                  ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|WideNor0~0                        ; 7       ;
; Mux110~24                                                                                                                ; 7       ;
; Mux112~2                                                                                                                 ; 7       ;
; lcd_data~2                                                                                                               ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                      ; 7       ;
; count[8]                                                                                                                 ; 7       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[12]~13                                                   ; 6       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_back                                                         ; 6       ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|abs_select_high[2]~4                                                    ; 6       ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|abs_select_high[3]~0                                                    ; 6       ;
; Equal9~1                                                                                                                 ; 6       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~2                                     ; 6       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~2                                     ; 6       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~2                                     ; 6       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[0]~0                   ; 6       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|_~0                         ; 6       ;
; timer[4]                                                                                                                 ; 6       ;
; timer[8]                                                                                                                 ; 6       ;
; timer[9]                                                                                                                 ; 6       ;
; timer[29]                                                                                                                ; 6       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|high_byte                                                         ; 6       ;
; gameover~0                                                                                                               ; 6       ;
; Equal69~0                                                                                                                ; 6       ;
; count[1]                                                                                                                 ; 6       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[0]~0                                                      ; 5       ;
; Add0~1                                                                                                                   ; 5       ;
; Mux0~5                                                                                                                   ; 5       ;
; Mux0~2                                                                                                                   ; 5       ;
; LessThan17~11                                                                                                            ; 5       ;
; DE0_NANO_G_Sensor:Sensor|led_driver:u_led_driver|abs_select_high[1]~2                                                    ; 5       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_H[0]                                                        ; 5       ;
; WideOr58~0                                                                                                               ; 5       ;
; WideOr19~1                                                                                                               ; 5       ;
; WideOr45~0                                                                                                               ; 5       ;
; WideOr32~0                                                                                                               ; 5       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~1                                     ; 5       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~1                                     ; 5       ;
; timer[5]                                                                                                                 ; 5       ;
; timer[6]                                                                                                                 ; 5       ;
; timer[7]                                                                                                                 ; 5       ;
; timer[30]                                                                                                                ; 5       ;
; timer[31]                                                                                                                ; 5       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                      ; 5       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                      ; 5       ;
; i[31]                                                                                                                    ; 5       ;
; already_on                                                                                                               ; 5       ;
; Equal69~2                                                                                                                ; 5       ;
; Equal69~1                                                                                                                ; 5       ;
; Add3~0                                                                                                                   ; 5       ;
; level[1]                                                                                                                 ; 4       ;
; Add0~0                                                                                                                   ; 4       ;
; LessThan17~12                                                                                                            ; 4       ;
; always1~0                                                                                                                ; 4       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_L[7]                                                        ; 4       ;
; Equal47~0                                                                                                                ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~5                                     ; 4       ;
; WideOr71~0                                                                                                               ; 4       ;
; Equal35~1                                                                                                                ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[3]~5                                     ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~1                                     ; 4       ;
; timer[0]                                                                                                                 ; 4       ;
; timer[1]                                                                                                                 ; 4       ;
; timer[2]                                                                                                                 ; 4       ;
; timer[3]                                                                                                                 ; 4       ;
; timer[10]                                                                                                                ; 4       ;
; timer[11]                                                                                                                ; 4       ;
; timer[12]                                                                                                                ; 4       ;
; Equal74~1                                                                                                                ; 4       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|read_ready                                                        ; 4       ;
; lcd_data~37                                                                                                              ; 4       ;
; Mux111~74                                                                                                                ; 4       ;
; timer1[6]                                                                                                                ; 4       ;
; timer1[1]                                                                                                                ; 4       ;
; timer1[3]                                                                                                                ; 4       ;
; timer1[2]                                                                                                                ; 4       ;
; Mux115~1024                                                                                                              ; 4       ;
; LessThan14~0                                                                                                             ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~55                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~53                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~51                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~49                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~47                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~45                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~43                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~41                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~39                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~37                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~35                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~33                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~31                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~29                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~27                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~25                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~23                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~21                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~19                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~17                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~15                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~13                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~11                  ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~9                   ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~7                   ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~5                   ; 4       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~3                   ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~34                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~32                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~30                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~28                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~26                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~24                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~22                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~20                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~18                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~16                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~14                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~12                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~10                  ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~8                   ; 4       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~6                   ; 4       ;
; count[3]                                                                                                                 ; 4       ;
; Mux59~18                                                                                                                 ; 3       ;
; Mux58~12                                                                                                                 ; 3       ;
; Mux60~9                                                                                                                  ; 3       ;
; Mux111~109                                                                                                               ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|low_byte_data[7]~0                                                ; 3       ;
; level[31]~5                                                                                                              ; 3       ;
; LessThan2~4                                                                                                              ; 3       ;
; LessThan2~3                                                                                                              ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[6]~11                                                    ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data[15]                                                      ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|ini_index[1]~0                                                    ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA[6]                      ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|high_byte~0                                                       ; 3       ;
; car_page[0]~4                                                                                                            ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|oDATA_L[6]                                                        ; 3       ;
; Equal15~1                                                                                                                ; 3       ;
; Equal1~20                                                                                                                ; 3       ;
; Equal55~0                                                                                                                ; 3       ;
; Equal35~0                                                                                                                ; 3       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|remainder[4]~4                                     ; 3       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~309            ; 3       ;
; Equal25~0                                                                                                                ; 3       ;
; timer[14]                                                                                                                ; 3       ;
; timer[16]                                                                                                                ; 3       ;
; timer[17]                                                                                                                ; 3       ;
; timer[18]                                                                                                                ; 3       ;
; timer[19]                                                                                                                ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|clear_status~0                                                    ; 3       ;
; DE0_NANO_G_Sensor:Sensor|spi_ee_config:u_spi_ee_config|p2s_data~10                                                       ; 3       ;
; page[7]                                                                                                                  ; 3       ;
; page[6]                                                                                                                  ; 3       ;
; lcd_data~65                                                                                                              ; 3       ;
; page[5]                                                                                                                  ; 3       ;
; page[4]                                                                                                                  ; 3       ;
; Mux111~92                                                                                                                ; 3       ;
; page[3]                                                                                                                  ; 3       ;
; Mux111~83                                                                                                                ; 3       ;
; Mux135~27                                                                                                                ; 3       ;
; Mux111~78                                                                                                                ; 3       ;
; LessThan17~6                                                                                                             ; 3       ;
; timer1[5]                                                                                                                ; 3       ;
; timer1[4]                                                                                                                ; 3       ;
; timer1[0]                                                                                                                ; 3       ;
; Mux117~1                                                                                                                 ; 3       ;
; Mux116~1024                                                                                                              ; 3       ;
; Mux118~0                                                                                                                 ; 3       ;
; Mux119~4                                                                                                                 ; 3       ;
; Mux119~0                                                                                                                 ; 3       ;
; Mux103~169                                                                                                               ; 3       ;
; LessThan9~8                                                                                                              ; 3       ;
; Mux110~0                                                                                                                 ; 3       ;
; Mux114~8                                                                                                                 ; 3       ;
; Equal72~0                                                                                                                ; 3       ;
; i[30]                                                                                                                    ; 3       ;
; i[29]                                                                                                                    ; 3       ;
; gameover~1                                                                                                               ; 3       ;
; Equal69~3                                                                                                                ; 3       ;
; Equal71~0                                                                                                                ; 3       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 3       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 3       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 3       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~2                   ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|add_sub_31_result_int[9]~14  ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~60                  ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~58                  ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                  ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 3       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~4                   ; 3       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~61                  ; 3       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~59                  ; 3       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~57                  ; 3       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~1                   ; 3       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_30_result_int[3]~4   ; 3       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~60                  ; 3       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~58                  ; 3       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                  ; 3       ;
; lpm_divide:Mod3|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~2                   ; 3       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|add_sub_31_result_int[6]~10  ; 3       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~60                  ; 3       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~58                  ; 3       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                  ; 3       ;
; lpm_divide:Div4|lpm_divide_p0p:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~2                   ; 3       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 3       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 3       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 3       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~2                   ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|add_sub_31_result_int[12]~18 ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~60                  ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~58                  ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                  ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 3       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~60                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~58                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 3       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~40                  ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~38                  ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~36                  ; 3       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~2                   ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|add_sub_31_result_int[16]~24 ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~60                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~58                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~56                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~54                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~52                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~50                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~48                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~46                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~44                  ; 3       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|lpm_abs_i0a:my_abs_num|cs2a[1]~42                  ; 3       ;
; Mux59~3                                                                                                                  ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[264]~842            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[255]~841            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[228]~840            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[219]~839            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[210]~838            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[201]~837            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[192]~836            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[183]~835            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[174]~834            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[165]~833            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[156]~832            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[147]~831            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[138]~830            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[129]~829            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[120]~828            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[102]~827            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[93]~826             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[188]~508            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[182]~507            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~506            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[164]~505            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[158]~504            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[152]~503            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[146]~502            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[140]~501            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[134]~500            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[128]~499            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[116]~498            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[110]~497            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[92]~496             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[86]~495             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[80]~494             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[74]~493             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[68]~492             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[56]~491             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[50]~490             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[51]~489             ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[236]~821            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[227]~820            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[101]~806            ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[74]~803             ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[66]~802             ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[67]~801             ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[68]~800             ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|alt_u_div_c7f:divider|StageOut[69]~799             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[188]~639            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[182]~638            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~637            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[170]~636            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[164]~635            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[158]~634            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[152]~633            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[146]~632            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[140]~631            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[134]~630            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[128]~629            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[122]~628            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[116]~627            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[110]~626            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[104]~625            ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[98]~624             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[92]~623             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[86]~622             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[80]~621             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[74]~620             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[68]~619             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[62]~618             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[56]~617             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[50]~616             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[44]~615             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[38]~614             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[32]~613             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[26]~612             ; 2       ;
; lpm_divide:Mod4|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[27]~611             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[188]~482            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[182]~481            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~480            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[170]~479            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[164]~478            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[158]~477            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[152]~476            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[146]~475            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[140]~474            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[134]~473            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[128]~472            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[122]~471            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[116]~470            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[110]~469            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[104]~468            ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[98]~467             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[92]~466             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[86]~465             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[80]~464             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[74]~463             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[68]~462             ; 2       ;
; lpm_divide:Mod1|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[69]~461             ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[350]~1022           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[338]~1021           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[326]~1020           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[314]~1019           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[302]~1018           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[290]~1017           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[278]~1016           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[266]~1015           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[254]~1014           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[242]~1013           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[230]~1012           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[218]~1011           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[206]~1010           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[194]~1009           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[182]~1008           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[170]~1007           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[158]~1006           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[146]~1005           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[134]~1004           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[135]~1003           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[136]~1002           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[124]~1001           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[125]~1000           ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[126]~999            ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[127]~998            ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[128]~997            ; 2       ;
; lpm_divide:Div2|lpm_divide_62p:auto_generated|abs_divider_1dg:divider|alt_u_div_0af:divider|StageOut[129]~996            ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[534]~1113           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[515]~1112           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[496]~1111           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[477]~1110           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[458]~1109           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[439]~1108           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[420]~1107           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[401]~1106           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[382]~1105           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[363]~1104           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[344]~1103           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[345]~1102           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[346]~1101           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[347]~1100           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[348]~1099           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[329]~1098           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[330]~1097           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[331]~1096           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[332]~1095           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[333]~1094           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[334]~1093           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[335]~1092           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[336]~1091           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[337]~1090           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[338]~1089           ; 2       ;
; lpm_divide:Div0|lpm_divide_d2p:auto_generated|abs_divider_8dg:divider|alt_u_div_eaf:divider|StageOut[339]~1088           ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[188]~394            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[182]~393            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[176]~392            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[170]~391            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[164]~390            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[158]~389            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[152]~388            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[146]~387            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[140]~386            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[134]~385            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[128]~384            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[122]~383            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[116]~382            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[110]~381            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[104]~380            ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[98]~379             ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[92]~378             ; 2       ;
; lpm_divide:Mod0|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[93]~377             ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[466]~1127           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[450]~1126           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[434]~1125           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[418]~1124           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[402]~1123           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[386]~1122           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[370]~1121           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[354]~1120           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[338]~1119           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[322]~1118           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[306]~1117           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[290]~1116           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[274]~1115           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[258]~1114           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[242]~1113           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[243]~1112           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[244]~1111           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[245]~1110           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[229]~1109           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[230]~1108           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[231]~1107           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[232]~1106           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[233]~1105           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[234]~1104           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[235]~1103           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[236]~1102           ; 2       ;
; lpm_divide:Div1|lpm_divide_a2p:auto_generated|abs_divider_5dg:divider|alt_u_div_8af:divider|StageOut[237]~1101           ; 2       ;
; WideOr1~4                                                                                                                ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[189]~487            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[190]~486            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[183]~485            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[177]~483            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[171]~481            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[165]~479            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[159]~477            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[153]~475            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[147]~473            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[141]~471            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[135]~469            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[129]~467            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[123]~465            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[117]~463            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[111]~461            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[105]~459            ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[99]~457             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[93]~455             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[87]~453             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[81]~451             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[75]~449             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[69]~447             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[63]~445             ; 2       ;
; lpm_divide:Mod2|lpm_divide_soo:auto_generated|abs_divider_kbg:divider|alt_u_div_67f:divider|StageOut[57]~443             ; 2       ;
; lpm_divide:Div3|lpm_divide_s0p:auto_generated|abs_divider_nbg:divider|quotient[0]~77                                     ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 15,930 / 71,559 ( 22 % ) ;
; C16 interconnects          ; 291 / 2,597 ( 11 % )     ;
; C4 interconnects           ; 9,401 / 46,848 ( 20 % )  ;
; Direct links               ; 3,050 / 71,559 ( 4 % )   ;
; Global clocks              ; 13 / 20 ( 65 % )         ;
; Local interconnects        ; 5,738 / 24,624 ( 23 % )  ;
; R24 interconnects          ; 243 / 2,496 ( 10 % )     ;
; R4 interconnects           ; 10,147 / 62,424 ( 16 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.52) ; Number of LABs  (Total = 918) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 61                            ;
; 2                                           ; 38                            ;
; 3                                           ; 22                            ;
; 4                                           ; 13                            ;
; 5                                           ; 12                            ;
; 6                                           ; 3                             ;
; 7                                           ; 7                             ;
; 8                                           ; 5                             ;
; 9                                           ; 7                             ;
; 10                                          ; 8                             ;
; 11                                          ; 1                             ;
; 12                                          ; 1                             ;
; 13                                          ; 3                             ;
; 14                                          ; 1                             ;
; 15                                          ; 6                             ;
; 16                                          ; 730                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.66) ; Number of LABs  (Total = 918) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 9                             ;
; 1 Clock                            ; 341                           ;
; 1 Clock enable                     ; 59                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 39                            ;
; 2 Clocks                           ; 155                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.21) ; Number of LABs  (Total = 918) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 21                            ;
; 2                                            ; 49                            ;
; 3                                            ; 5                             ;
; 4                                            ; 33                            ;
; 5                                            ; 6                             ;
; 6                                            ; 20                            ;
; 7                                            ; 7                             ;
; 8                                            ; 9                             ;
; 9                                            ; 7                             ;
; 10                                           ; 10                            ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 3                             ;
; 14                                           ; 33                            ;
; 15                                           ; 169                           ;
; 16                                           ; 161                           ;
; 17                                           ; 6                             ;
; 18                                           ; 8                             ;
; 19                                           ; 10                            ;
; 20                                           ; 8                             ;
; 21                                           ; 9                             ;
; 22                                           ; 9                             ;
; 23                                           ; 14                            ;
; 24                                           ; 19                            ;
; 25                                           ; 17                            ;
; 26                                           ; 20                            ;
; 27                                           ; 47                            ;
; 28                                           ; 38                            ;
; 29                                           ; 38                            ;
; 30                                           ; 53                            ;
; 31                                           ; 32                            ;
; 32                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.33) ; Number of LABs  (Total = 918) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 73                            ;
; 2                                               ; 38                            ;
; 3                                               ; 30                            ;
; 4                                               ; 28                            ;
; 5                                               ; 26                            ;
; 6                                               ; 38                            ;
; 7                                               ; 63                            ;
; 8                                               ; 71                            ;
; 9                                               ; 89                            ;
; 10                                              ; 73                            ;
; 11                                              ; 117                           ;
; 12                                              ; 32                            ;
; 13                                              ; 47                            ;
; 14                                              ; 45                            ;
; 15                                              ; 37                            ;
; 16                                              ; 95                            ;
; 17                                              ; 9                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.50) ; Number of LABs  (Total = 918) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 89                            ;
; 3                                            ; 37                            ;
; 4                                            ; 21                            ;
; 5                                            ; 11                            ;
; 6                                            ; 11                            ;
; 7                                            ; 11                            ;
; 8                                            ; 15                            ;
; 9                                            ; 22                            ;
; 10                                           ; 27                            ;
; 11                                           ; 72                            ;
; 12                                           ; 44                            ;
; 13                                           ; 30                            ;
; 14                                           ; 57                            ;
; 15                                           ; 72                            ;
; 16                                           ; 43                            ;
; 17                                           ; 54                            ;
; 18                                           ; 58                            ;
; 19                                           ; 33                            ;
; 20                                           ; 35                            ;
; 21                                           ; 31                            ;
; 22                                           ; 10                            ;
; 23                                           ; 16                            ;
; 24                                           ; 13                            ;
; 25                                           ; 16                            ;
; 26                                           ; 16                            ;
; 27                                           ; 5                             ;
; 28                                           ; 11                            ;
; 29                                           ; 12                            ;
; 30                                           ; 17                            ;
; 31                                           ; 2                             ;
; 32                                           ; 11                            ;
; 33                                           ; 8                             ;
; 34                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 17           ; 0            ; 0            ; 5            ; 0            ; 17           ; 5            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 4            ; 21           ; 21           ; 16           ; 21           ; 4            ; 16           ; 21           ; 21           ; 21           ; 4            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_e              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                        ;
+------------------------------------+-----------------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s)        ; Delay Added in ns ;
+------------------------------------+-----------------------------+-------------------+
; clk,divider[21],divider[20]        ; clk,divider[21],divider[20] ; 504.0             ;
; divider[21],divider[8],divider[20] ; divider[21]                 ; 15.0              ;
+------------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; divider[7]      ; divider[8]           ; 1.660             ;
; divider[6]      ; divider[8]           ; 1.660             ;
; divider[5]      ; divider[8]           ; 1.660             ;
; divider[4]      ; divider[8]           ; 1.660             ;
; divider[3]      ; divider[8]           ; 1.660             ;
; divider[2]      ; divider[8]           ; 1.660             ;
; divider[1]      ; divider[8]           ; 1.660             ;
; divider[8]      ; divider[8]           ; 1.660             ;
; divider[0]      ; divider[8]           ; 1.660             ;
; divider[7]      ; divider[10]          ; 1.184             ;
; divider[6]      ; divider[10]          ; 1.184             ;
; divider[5]      ; divider[10]          ; 1.184             ;
; divider[4]      ; divider[10]          ; 1.184             ;
; divider[3]      ; divider[10]          ; 1.184             ;
; divider[2]      ; divider[10]          ; 1.184             ;
; divider[1]      ; divider[10]          ; 1.184             ;
; divider[8]      ; divider[10]          ; 1.184             ;
; divider[0]      ; divider[10]          ; 1.184             ;
; divider[10]     ; divider[10]          ; 1.184             ;
; divider[9]      ; divider[10]          ; 1.184             ;
; divider[20]     ; divider[20]          ; 1.151             ;
; divider[7]      ; divider[9]           ; 1.074             ;
; divider[6]      ; divider[9]           ; 1.074             ;
; divider[5]      ; divider[9]           ; 1.074             ;
; divider[4]      ; divider[9]           ; 1.074             ;
; divider[3]      ; divider[9]           ; 1.074             ;
; divider[2]      ; divider[9]           ; 1.074             ;
; divider[1]      ; divider[9]           ; 1.074             ;
; divider[8]      ; divider[9]           ; 1.074             ;
; divider[0]      ; divider[9]           ; 1.074             ;
; divider[9]      ; divider[9]           ; 1.074             ;
; divider[7]      ; divider[11]          ; 0.967             ;
; divider[6]      ; divider[11]          ; 0.967             ;
; divider[5]      ; divider[11]          ; 0.967             ;
; divider[4]      ; divider[11]          ; 0.967             ;
; divider[3]      ; divider[11]          ; 0.967             ;
; divider[2]      ; divider[11]          ; 0.967             ;
; divider[1]      ; divider[11]          ; 0.967             ;
; divider[8]      ; divider[11]          ; 0.967             ;
; divider[0]      ; divider[11]          ; 0.967             ;
; divider[11]     ; divider[11]          ; 0.967             ;
; divider[10]     ; divider[11]          ; 0.967             ;
; divider[9]      ; divider[11]          ; 0.967             ;
; divider[21]     ; divider[21]          ; 0.929             ;
; timer1[31]      ; init_g               ; 0.863             ;
; timer1[31]      ; init_w               ; 0.836             ;
; divider[21]     ; tmem[4][53][0]       ; 0.809             ;
; divider[21]     ; tmem[4][57][0]       ; 0.809             ;
; divider[21]     ; init_g               ; 0.809             ;
; divider[21]     ; init_w               ; 0.809             ;
; divider[21]     ; tmem[4][49][0]       ; 0.809             ;
; divider[21]     ; tmem[4][61][0]       ; 0.809             ;
; divider[21]     ; tmem[4][48][0]       ; 0.809             ;
; divider[21]     ; tmem[4][36][0]       ; 0.809             ;
; divider[21]     ; tmem[4][32][0]       ; 0.809             ;
; divider[21]     ; tmem[4][52][0]       ; 0.809             ;
; divider[21]     ; tmem[4][24][0]       ; 0.809             ;
; divider[21]     ; tmem[4][12][0]       ; 0.809             ;
; divider[21]     ; tmem[4][8][0]        ; 0.809             ;
; divider[21]     ; tmem[4][28][0]       ; 0.809             ;
; divider[21]     ; tmem[4][16][0]       ; 0.809             ;
; divider[21]     ; tmem[4][4][0]        ; 0.809             ;
; divider[21]     ; tmem[4][0][0]        ; 0.809             ;
; divider[21]     ; tmem[4][20][0]       ; 0.809             ;
; divider[21]     ; tmem[4][56][0]       ; 0.809             ;
; divider[21]     ; tmem[4][44][0]       ; 0.809             ;
; divider[21]     ; tmem[4][40][0]       ; 0.809             ;
; divider[21]     ; tmem[4][60][0]       ; 0.809             ;
; divider[21]     ; tmem[4][51][0]       ; 0.809             ;
; divider[21]     ; tmem[4][39][0]       ; 0.809             ;
; divider[21]     ; tmem[4][35][0]       ; 0.809             ;
; divider[21]     ; tmem[4][55][0]       ; 0.809             ;
; divider[21]     ; tmem[4][27][0]       ; 0.809             ;
; divider[21]     ; tmem[4][15][0]       ; 0.809             ;
; divider[21]     ; tmem[4][11][0]       ; 0.809             ;
; divider[21]     ; tmem[4][31][0]       ; 0.809             ;
; divider[21]     ; tmem[4][19][0]       ; 0.809             ;
; divider[21]     ; tmem[4][7][0]        ; 0.809             ;
; divider[21]     ; tmem[4][3][0]        ; 0.809             ;
; divider[21]     ; tmem[4][23][0]       ; 0.809             ;
; divider[21]     ; tmem[4][59][0]       ; 0.809             ;
; divider[21]     ; tmem[4][47][0]       ; 0.809             ;
; divider[21]     ; tmem[4][43][0]       ; 0.809             ;
; divider[21]     ; tmem[4][63][0]       ; 0.809             ;
; divider[21]     ; tmem[4][83][1]       ; 0.809             ;
; divider[21]     ; tmem[4][114][1]      ; 0.809             ;
; divider[21]     ; tmem[4][82][1]       ; 0.809             ;
; divider[21]     ; tmem[4][115][1]      ; 0.809             ;
; divider[21]     ; tmem[4][106][1]      ; 0.809             ;
; divider[21]     ; tmem[4][75][1]       ; 0.809             ;
; divider[21]     ; tmem[4][74][1]       ; 0.809             ;
; divider[21]     ; tmem[4][107][1]      ; 0.809             ;
; divider[21]     ; tmem[4][67][1]       ; 0.809             ;
; divider[21]     ; tmem[4][98][1]       ; 0.809             ;
; divider[21]     ; tmem[4][66][1]       ; 0.809             ;
; divider[21]     ; tmem[4][99][1]       ; 0.809             ;
; divider[21]     ; tmem[4][122][1]      ; 0.809             ;
; divider[21]     ; tmem[4][91][1]       ; 0.809             ;
; divider[21]     ; tmem[4][90][1]       ; 0.809             ;
; divider[21]     ; tmem[4][123][1]      ; 0.809             ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 26 03:26:31 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DisplayUnit -c DisplayUnit
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "DisplayUnit"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 144 degrees (200000 ps) for DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "car_page[1]|combout" is a latch
    Warning (335094): Node "car_page[0]|combout" is a latch
    Warning (335094): Node "car_page[2]|combout" is a latch
    Warning (335094): Node "level[0]|combout" is a latch
    Warning (335094): Node "level[1]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DisplayUnit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[21]}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[21]}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[21]}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[21]}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[21]}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[21]}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[21]}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[21]}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[20]}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[20]}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[20]}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[20]}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[20]}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[20]}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[20]}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[20]}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[8]}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[8]}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[8]}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[8]}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[8]}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {divider[8]}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[8]}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {divider[8]}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {divider[21]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {divider[21]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {divider[21]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {divider[21]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {divider[21]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {divider[21]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {divider[21]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {divider[21]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {divider[20]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {divider[20]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {divider[20]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {divider[20]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {divider[20]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {divider[20]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {divider[20]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {divider[20]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {divider[8]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {divider[8]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {divider[8]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {divider[8]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {divider[8]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {divider[8]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {divider[8]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {divider[8]}] -hold 0.020
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[19]
        Info (176357): Destination node divider[16]
        Info (176357): Destination node divider[17]
        Info (176357): Destination node divider[18]
        Info (176357): Destination node divider[22]
        Info (176357): Destination node divider[23]
Info (176353): Automatically promoted node DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE0_NANO_G_Sensor:Sensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node divider[21] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[21]~63
        Info (176357): Destination node Mux0~3
Info (176353): Automatically promoted node Mux0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Mux1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Mux2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Mux3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Mux4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Mux5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Mux6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node divider[20] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[20]~61
        Info (176357): Destination node Mux0~3
Info (176353): Automatically promoted node divider[8] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider[8]~37
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:32
Info (170193): Fitter routing operations beginning
Info (170089): 5e+02 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:01:25
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Sat May 26 03:29:16 2012
    Info: Elapsed time: 00:02:45
    Info: Total CPU time (on all processors): 00:02:42


