Test bramki transmisyjnej
* Wojciech Mu³a 12.10.2005

* zasilanie
Vdd	10 0		DC 10V

* sygna³ wej¶ciowy
Vin	1  0		AC SIN(4V 3V 3k)

* obci±¿enie
Ro	2  0		1k

* sygna³ steruj±cy
Vc	3  0		PWL(0 0V 1m 0V 1.01m 9V 1.5m 9V 1.51m 0V)

* bramka transmisyjna
Xtg	1  2 3 10	CMOS_TG

.include bramki_cmos.spice

* analiza
.tran 0.01m 1.6m

* sygna³ wej¶ciowy, wyj¶ciowy, steruj±cy
.plot V(1) V(2) V(3)

.end
