TimeQuest Timing Analyzer report for Init_Module
Thu Jun 18 14:35:57 2009
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Slow Corner Signal Integrity Metrics
 42. Fast Corner Signal Integrity Metrics
 43. Setup Transfers
 44. Hold Transfers
 45. Recovery Transfers
 46. Removal Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name      ; Init_Module                                      ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C16F256C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clk_1M     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk_1M }  ;
; Clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk_50 }  ;
; Reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Reset_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 253.04 MHz ; 250.0 MHz       ; Clk_1M     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 361.14 MHz ; 250.0 MHz       ; Clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; Clk_1M ; -2.952 ; -36.200           ;
; Clk_50 ; -1.769 ; -39.589           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; Clk_1M ; 0.282 ; 0.000             ;
; Clk_50 ; 0.359 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; Clk_1M ; 0.061 ; 0.000                 ;
; Clk_50 ; 0.061 ; 0.000                 ;
+--------+-------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; Clk_1M ; -0.048 ; -0.715              ;
; Clk_50 ; -0.047 ; -0.369              ;
+--------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                                                                                                                 ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Clk_1M  ; Rise       ; Clk_1M                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Clk_50  ; Rise       ; Clk_50                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Reset_n ; Rise       ; Reset_n                                                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst31                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst32                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst35                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst36                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst37                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst40                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst41                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst42                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst6                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst7                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[5]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[6]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[7]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[0]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[10]             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[11]             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[1]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[2]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[3]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[4]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[5]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[6]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[7]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[8]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[9]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[3]                          ;
; 0.107  ; 0.253        ; 0.230          ; 0.084 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[0]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[10]                         ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[11]                         ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[12]                         ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[13]                         ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[14]                         ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[15]                         ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[1]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[2]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[3]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[4]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[5]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[6]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[7]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[8]                          ;
; 0.108  ; 0.257        ; 0.230          ; 0.081 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[9]                          ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst                                                                                                           ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst31                                                                                                         ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst32                                                                                                         ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst36                                                                                                         ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst37                                                                                                         ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst40                                                                                                         ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst6                                                                                                          ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst7                                                                                                          ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[0]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[1]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[2]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[3]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[4]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[5]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[6]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[7]               ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[0]              ;
; 0.186  ; 0.286        ; 0.184          ; 0.084 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[10]             ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[11]             ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[1]              ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[2]              ;
; 0.186  ; 0.286        ; 0.184          ; 0.084 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[7]              ;
; 0.186  ; 0.286        ; 0.184          ; 0.084 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[8]              ;
; 0.186  ; 0.286        ; 0.184          ; 0.084 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[9]              ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[0]                          ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[1]                          ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[2]                          ;
; 0.186  ; 0.287        ; 0.184          ; 0.083 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[3]                          ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; 2.719 ; 3.158 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; 2.216 ; 2.672 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; 2.719 ; 3.158 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; 2.471 ; 2.939 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; 2.302 ; 2.788 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; 2.564 ; 3.017 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; 2.548 ; 3.036 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; 2.228 ; 2.641 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; 2.374 ; 2.856 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; 2.345 ; 2.776 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; 2.016 ; 2.433 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; 2.135 ; 2.558 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; 2.556 ; 2.986 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; 1.569 ; 1.974 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.194 ; 0.271 ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; 2.229 ; 2.630 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; 3.183 ; 3.656 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; 2.299 ; 2.737 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; 3.183 ; 3.656 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; 2.837 ; 3.323 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; 2.804 ; 3.311 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; 2.949 ; 3.408 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; 2.761 ; 3.234 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; 2.387 ; 2.805 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; 2.887 ; 3.384 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; 2.416 ; 2.823 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; 2.535 ; 2.966 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; 2.525 ; 2.959 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; 2.525 ; 2.953 ; Rise       ; Reset_n         ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; -1.616 ; -2.032 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; -1.822 ; -2.238 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; -2.202 ; -2.676 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; -2.061 ; -2.526 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; -1.889 ; -2.372 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; -2.153 ; -2.602 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; -2.130 ; -2.574 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; -1.837 ; -2.242 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; -1.959 ; -2.437 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; -1.945 ; -2.332 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; -1.616 ; -2.032 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; -1.742 ; -2.160 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; -2.134 ; -2.560 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; -1.129 ; -1.545 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.102  ; 0.022  ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; -1.759 ; -2.171 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; -1.386 ; -1.814 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; -1.386 ; -1.814 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; -1.968 ; -2.416 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; -1.867 ; -2.345 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; -1.822 ; -2.320 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; -1.967 ; -2.417 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; -1.828 ; -2.288 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; -1.471 ; -1.876 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; -1.911 ; -2.384 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; -1.503 ; -1.900 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; -1.564 ; -1.990 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; -1.552 ; -1.981 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; -1.599 ; -2.014 ; Rise       ; Reset_n         ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 6.362 ; 6.450 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 6.816 ; 6.859 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 5.841 ; 5.850 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 6.949 ; 6.914 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 7.152 ; 7.064 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 7.021 ; 7.110 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 5.895 ; 5.869 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 6.354 ; 6.429 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 6.211 ; 6.185 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 7.021 ; 7.110 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 6.460 ; 6.538 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 6.061 ; 6.080 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 6.946 ; 7.013 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 5.902 ; 5.863 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 6.946 ; 7.013 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 7.519 ; 7.378 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 5.271 ; 5.276 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 6.701 ; 6.707 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 6.920 ; 6.889 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 6.028 ; 5.988 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 5.782 ; 5.758 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 6.841 ; 6.819 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 6.466 ; 6.408 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 5.779 ; 5.749 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 6.460 ; 6.407 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 6.920 ; 6.889 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 6.823 ; 6.879 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 6.524 ; 6.473 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 6.870 ; 6.889 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 6.204 ; 6.163 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 6.048 ; 6.021 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 6.229 ; 6.160 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 6.844 ; 6.822 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 6.202 ; 6.136 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 5.784 ; 5.758 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 6.209 ; 6.291 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 6.650 ; 6.689 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 5.709 ; 5.719 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 6.771 ; 6.740 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 6.900 ; 6.868 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 5.761 ; 5.735 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 5.761 ; 5.735 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 6.210 ; 6.281 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 6.064 ; 6.037 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 6.843 ; 6.926 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 6.311 ; 6.385 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 5.928 ; 5.946 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 5.769 ; 5.729 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 5.769 ; 5.729 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 6.771 ; 6.833 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 7.379 ; 7.240 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 5.161 ; 5.167 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 6.533 ; 6.542 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 5.667 ; 5.636 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 5.906 ; 5.865 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 5.670 ; 5.644 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 6.693 ; 6.671 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 6.327 ; 6.268 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 5.667 ; 5.636 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 6.321 ; 6.266 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 6.769 ; 6.738 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 6.676 ; 6.729 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 6.383 ; 6.330 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 6.715 ; 6.731 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 6.075 ; 6.033 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 5.926 ; 5.897 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 6.100 ; 6.031 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 6.690 ; 6.665 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 6.073 ; 6.007 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 5.672 ; 5.645 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.29 MHz ; 250.0 MHz       ; Clk_1M     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 403.23 MHz ; 250.0 MHz       ; Clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Clk_1M ; -2.530 ; -30.813          ;
; Clk_50 ; -1.480 ; -31.787          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Clk_1M ; 0.243 ; 0.000            ;
; Clk_50 ; 0.313 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; Clk_1M ; 0.100 ; 0.000                ;
; Clk_50 ; 0.100 ; 0.000                ;
+--------+-------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; Clk_1M ; -0.047 ; -0.700             ;
; Clk_50 ; -0.047 ; -0.369             ;
+--------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                  ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Clk_1M  ; Rise       ; Clk_1M                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Clk_50  ; Rise       ; Clk_50                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Reset_n ; Rise       ; Reset_n                                                                                                        ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst31                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst32                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst35                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst36                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst37                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst40                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst41                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst42                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst6                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst7                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[5]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[6]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[7]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[0]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[10]             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[11]             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[1]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[2]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[3]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[4]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[5]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[6]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[7]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[8]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[9]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[3]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[0]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[10]                         ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[11]                         ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[12]                         ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[13]                         ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[14]                         ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[15]                         ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[1]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[2]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[3]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[4]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[5]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[6]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[7]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[8]                          ;
; 0.099  ; 0.259        ; 0.230          ; 0.070 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[9]                          ;
; 0.101  ; 0.257        ; 0.230          ; 0.074 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst41                                                                                                         ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst42                                                                                                         ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[10]             ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[3]              ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[4]              ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[5]              ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[6]              ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[7]              ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[8]              ;
; 0.180  ; 0.291        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[9]              ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst                                                                                                           ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst31                                                                                                         ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst32                                                                                                         ;
; 0.181  ; 0.292        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst35                                                                                                         ;
; 0.181  ; 0.292        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst36                                                                                                         ;
; 0.181  ; 0.292        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst37                                                                                                         ;
; 0.181  ; 0.292        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst40                                                                                                         ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst6                                                                                                          ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst7                                                                                                          ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[0]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[1]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[2]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[3]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[4]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[5]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[6]               ;
; 0.181  ; 0.293        ; 0.184          ; 0.072 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[7]               ;
; 0.181  ; 0.292        ; 0.184          ; 0.073 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[0]              ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; 2.377 ; 2.735 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; 1.921 ; 2.275 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; 2.377 ; 2.735 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; 2.150 ; 2.540 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; 1.999 ; 2.378 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; 2.238 ; 2.624 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; 2.216 ; 2.612 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; 1.927 ; 2.276 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; 2.053 ; 2.447 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; 2.033 ; 2.387 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; 1.722 ; 2.078 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; 1.839 ; 2.196 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; 2.228 ; 2.585 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; 1.316 ; 1.655 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.200 ; 0.308 ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; 1.921 ; 2.267 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; 2.822 ; 3.208 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; 1.994 ; 2.349 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; 2.822 ; 3.208 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; 2.475 ; 2.875 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; 2.452 ; 2.851 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; 2.588 ; 2.966 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; 2.414 ; 2.801 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; 2.075 ; 2.420 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; 2.526 ; 2.929 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; 2.093 ; 2.442 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; 2.198 ; 2.564 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; 2.195 ; 2.551 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; 2.197 ; 2.559 ; Rise       ; Reset_n         ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; -1.375 ; -1.730 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; -1.563 ; -1.910 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; -1.923 ; -2.307 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; -1.791 ; -2.165 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; -1.639 ; -2.016 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; -1.875 ; -2.244 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; -1.852 ; -2.211 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; -1.575 ; -1.908 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; -1.692 ; -2.084 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; -1.676 ; -2.017 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; -1.375 ; -1.730 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; -1.487 ; -1.829 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; -1.866 ; -2.207 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; -0.931 ; -1.278 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.066  ; -0.044 ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; -1.508 ; -1.859 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; -1.182 ; -1.530 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; -1.182 ; -1.530 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; -1.722 ; -2.088 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; -1.618 ; -2.008 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; -1.585 ; -1.974 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; -1.720 ; -2.087 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; -1.584 ; -1.961 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; -1.260 ; -1.597 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; -1.658 ; -2.042 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; -1.281 ; -1.622 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; -1.342 ; -1.698 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; -1.335 ; -1.683 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; -1.372 ; -1.725 ; Rise       ; Reset_n         ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 6.015 ; 6.009 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 6.460 ; 6.407 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 5.489 ; 5.551 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 6.486 ; 6.521 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 6.629 ; 6.659 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 6.631 ; 6.591 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 5.591 ; 5.524 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 6.032 ; 6.047 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 5.891 ; 5.798 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 6.631 ; 6.591 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 6.135 ; 6.134 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 5.757 ; 5.751 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 6.557 ; 6.567 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 5.596 ; 5.530 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 6.557 ; 6.567 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 7.159 ; 7.064 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 5.005 ; 5.018 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 6.331 ; 6.339 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 6.545 ; 6.462 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 5.707 ; 5.640 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 5.481 ; 5.431 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 6.476 ; 6.406 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 6.126 ; 6.014 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 5.474 ; 5.420 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 6.111 ; 6.031 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 6.545 ; 6.462 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 6.453 ; 6.433 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 6.181 ; 6.087 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 6.494 ; 6.451 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 5.876 ; 5.796 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 5.733 ; 5.672 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 5.900 ; 5.813 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 6.472 ; 6.410 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 5.870 ; 5.794 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 5.484 ; 5.434 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 5.877 ; 5.870 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 6.309 ; 6.256 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 5.371 ; 5.433 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 6.329 ; 6.364 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 6.404 ; 6.478 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 5.471 ; 5.405 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 5.471 ; 5.405 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 5.902 ; 5.916 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 5.759 ; 5.668 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 6.470 ; 6.429 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 6.001 ; 5.998 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 5.638 ; 5.631 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 5.476 ; 5.411 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 5.476 ; 5.411 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 6.399 ; 6.406 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 7.035 ; 6.940 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 4.906 ; 4.921 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 6.180 ; 6.189 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 5.381 ; 5.328 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 5.605 ; 5.538 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 5.388 ; 5.338 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 6.350 ; 6.282 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 6.007 ; 5.898 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 5.381 ; 5.328 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 5.992 ; 5.914 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 6.416 ; 6.336 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 6.327 ; 6.308 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 6.060 ; 5.968 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 6.361 ; 6.317 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 5.767 ; 5.689 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 5.629 ; 5.570 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 5.790 ; 5.705 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 6.340 ; 6.278 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 5.761 ; 5.686 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 5.391 ; 5.341 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; Clk_1M ; -1.247 ; -14.650          ;
; Clk_50 ; -0.332 ; -6.030           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; Clk_1M ; 0.135 ; 0.000            ;
; Clk_50 ; 0.187 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; Clk_1M ; -0.054 ; -0.804              ;
; Clk_50 ; -0.053 ; -0.424              ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+--------+--------------------+
; Clock  ; Slack  ; End Point TNS      ;
+--------+--------+--------------------+
; Clk_1M ; -0.033 ; -0.489             ;
; Clk_50 ; -0.033 ; -0.263             ;
+--------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                  ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type             ; Clock   ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Clk_1M  ; Rise       ; Clk_1M                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Clk_50  ; Rise       ; Clk_50                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate        ; Reset_n ; Rise       ; Reset_n                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst31                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst32                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst35                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst36                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst37                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst40                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst41                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; inst42                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst6                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; inst7                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[5]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[6]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[7]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[0]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[10]             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[11]             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[1]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[2]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[3]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[4]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[5]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[6]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[7]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[8]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[9]              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period       ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[0]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[10]                         ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[11]                         ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[12]                         ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[13]                         ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[14]                         ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[15]                         ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[1]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[2]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[3]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[4]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[5]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[6]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[7]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[8]                          ;
; -0.113 ; 0.065        ; 0.230          ; 0.052 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|q_a[9]                          ;
; -0.111 ; 0.066        ; 0.230          ; 0.053 ; High Pulse Width ; Clk_50  ; Fall       ; lpm_rom0:inst14|altsyncram:altsyncram_component|altsyncram_s631:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.058 ; 0.077        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst40                                                                                                         ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst41                                                                                                         ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; inst42                                                                                                         ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[0]              ;
; -0.058 ; 0.077        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[10]             ;
; -0.058 ; 0.077        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[11]             ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[1]              ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[2]              ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[3]              ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[4]              ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[5]              ;
; -0.058 ; 0.076        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[6]              ;
; -0.058 ; 0.077        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[7]              ;
; -0.058 ; 0.077        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[8]              ;
; -0.058 ; 0.077        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_1M  ; Rise       ; lpm_counter36:inst54|lpm_counter:lpm_counter_component|cntr_ojk:auto_generated|counter_reg_bit[9]              ;
; -0.057 ; 0.078        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst35                                                                                                         ;
; -0.057 ; 0.078        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[0]                          ;
; -0.057 ; 0.078        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[1]                          ;
; -0.057 ; 0.078        ; 0.184          ; 0.049 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_decode6:inst1|lpm_decode:lpm_decode_component|decode_vrh:auto_generated|dffe1a[3]                          ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst                                                                                                           ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst31                                                                                                         ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst32                                                                                                         ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst36                                                                                                         ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst37                                                                                                         ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst6                                                                                                          ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; inst7                                                                                                          ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[0]               ;
; -0.056 ; 0.078        ; 0.184          ; 0.050 ; Low Pulse Width  ; Clk_50  ; Rise       ; lpm_counter35:inst2|lpm_counter:lpm_counter_component|cntr_baj:auto_generated|counter_reg_bit[1]               ;
+--------+--------------+----------------+-------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; 1.526 ; 2.140 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; 1.238 ; 1.830 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; 1.526 ; 2.140 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; 1.389 ; 2.016 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; 1.291 ; 1.914 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; 1.438 ; 2.057 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; 1.420 ; 2.045 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; 1.216 ; 1.802 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; 1.330 ; 1.953 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; 1.284 ; 1.886 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; 1.117 ; 1.688 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; 1.180 ; 1.754 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; 1.446 ; 2.039 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; 0.881 ; 1.447 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.132 ; 0.391 ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; 1.244 ; 1.851 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; 1.816 ; 2.451 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; 1.307 ; 1.888 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; 1.816 ; 2.451 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; 1.610 ; 2.260 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; 1.594 ; 2.240 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; 1.671 ; 2.306 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; 1.569 ; 2.184 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; 1.332 ; 1.910 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; 1.641 ; 2.286 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; 1.345 ; 1.934 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; 1.435 ; 2.023 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; 1.419 ; 2.009 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; 1.428 ; 2.018 ; Rise       ; Reset_n         ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; -0.888 ; -1.458 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; -1.001 ; -1.566 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; -1.228 ; -1.860 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; -1.138 ; -1.762 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; -1.053 ; -1.673 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; -1.183 ; -1.801 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; -1.180 ; -1.778 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; -0.974 ; -1.560 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; -1.091 ; -1.711 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; -1.040 ; -1.617 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; -0.888 ; -1.458 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; -0.940 ; -1.513 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; -1.179 ; -1.772 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; -0.636 ; -1.204 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.037  ; -0.226 ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; -0.974 ; -1.586 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; -0.797 ; -1.369 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; -0.797 ; -1.369 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; -1.126 ; -1.746 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; -1.065 ; -1.705 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; -1.042 ; -1.680 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; -1.116 ; -1.744 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; -1.042 ; -1.649 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; -0.817 ; -1.389 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; -1.091 ; -1.718 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; -0.830 ; -1.412 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; -0.891 ; -1.472 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; -0.874 ; -1.457 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; -0.904 ; -1.486 ; Rise       ; Reset_n         ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 3.789 ; 3.913 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 4.002 ; 4.178 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 3.525 ; 3.452 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 4.232 ; 4.074 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 4.330 ; 4.183 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 4.161 ; 4.323 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 3.470 ; 3.543 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 3.809 ; 3.926 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 3.630 ; 3.747 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 4.161 ; 4.323 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 3.845 ; 3.955 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 3.639 ; 3.697 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 4.109 ; 4.282 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 3.477 ; 3.555 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 4.109 ; 4.282 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 4.758 ; 4.519 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 3.185 ; 3.130 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 4.150 ; 3.963 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 4.404 ; 4.490 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 3.862 ; 3.914 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 3.727 ; 3.756 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 4.376 ; 4.456 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 4.096 ; 4.180 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 3.717 ; 3.749 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 4.088 ; 4.154 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 4.404 ; 4.490 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 4.395 ; 4.490 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 4.125 ; 4.211 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 4.346 ; 4.441 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 3.957 ; 4.005 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 3.878 ; 3.928 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 3.961 ; 4.018 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 4.320 ; 4.423 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 3.948 ; 4.007 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 3.729 ; 3.758 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 3.698 ; 3.817 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 3.906 ; 4.076 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 3.445 ; 3.375 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 4.125 ; 3.973 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 4.184 ; 4.066 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 3.393 ; 3.462 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 3.393 ; 3.462 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 3.725 ; 3.837 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 3.545 ; 3.658 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 4.055 ; 4.211 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 3.759 ; 3.864 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 3.561 ; 3.616 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 3.399 ; 3.474 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 3.399 ; 3.474 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 4.005 ; 4.171 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 4.674 ; 4.439 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 3.120 ; 3.068 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 4.046 ; 3.867 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 3.651 ; 3.681 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 3.790 ; 3.840 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 3.660 ; 3.688 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 4.290 ; 4.366 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 4.014 ; 4.095 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 3.651 ; 3.681 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 4.006 ; 4.070 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 4.317 ; 4.399 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 4.308 ; 4.399 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 4.042 ; 4.125 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 4.255 ; 4.346 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 3.881 ; 3.927 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 3.806 ; 3.853 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 3.885 ; 3.940 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 4.230 ; 4.328 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 3.873 ; 3.929 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 3.662 ; 3.690 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.952  ; 0.0   ; -0.054   ; -0.048  ; -3.000              ;
;  Clk_1M          ; -2.952  ; 0.135 ; -0.054   ; -0.048  ; N/A                 ;
;  Clk_50          ; -1.769  ; 0.187 ; -0.053   ; -0.047  ; N/A                 ;
; Design-wide TNS  ; -75.789 ; 0.0   ; -1.228   ; -1.084  ; N/A                 ;
;  Clk_1M          ; -36.200 ; 0.000 ; -0.804   ; -0.715  ; N/A                 ;
;  Clk_50          ; -39.589 ; 0.000 ; -0.424   ; -0.369  ; N/A                 ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; 2.719 ; 3.158 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; 2.216 ; 2.672 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; 2.719 ; 3.158 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; 2.471 ; 2.939 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; 2.302 ; 2.788 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; 2.564 ; 3.017 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; 2.548 ; 3.036 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; 2.228 ; 2.641 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; 2.374 ; 2.856 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; 2.345 ; 2.776 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; 2.016 ; 2.433 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; 2.135 ; 2.558 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; 2.556 ; 2.986 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; 1.569 ; 1.974 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.200 ; 0.391 ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; 2.229 ; 2.630 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; 3.183 ; 3.656 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; 2.299 ; 2.737 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; 3.183 ; 3.656 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; 2.837 ; 3.323 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; 2.804 ; 3.311 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; 2.949 ; 3.408 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; 2.761 ; 3.234 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; 2.387 ; 2.805 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; 2.887 ; 3.384 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; 2.416 ; 2.823 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; 2.535 ; 2.966 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; 2.525 ; 2.959 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; 2.525 ; 2.953 ; Rise       ; Reset_n         ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cycle_Period[*]   ; Clk_1M     ; -0.888 ; -1.458 ; Rise       ; Clk_1M          ;
;  Cycle_Period[0]  ; Clk_1M     ; -1.001 ; -1.566 ; Rise       ; Clk_1M          ;
;  Cycle_Period[1]  ; Clk_1M     ; -1.228 ; -1.860 ; Rise       ; Clk_1M          ;
;  Cycle_Period[2]  ; Clk_1M     ; -1.138 ; -1.762 ; Rise       ; Clk_1M          ;
;  Cycle_Period[3]  ; Clk_1M     ; -1.053 ; -1.673 ; Rise       ; Clk_1M          ;
;  Cycle_Period[4]  ; Clk_1M     ; -1.183 ; -1.801 ; Rise       ; Clk_1M          ;
;  Cycle_Period[5]  ; Clk_1M     ; -1.180 ; -1.778 ; Rise       ; Clk_1M          ;
;  Cycle_Period[6]  ; Clk_1M     ; -0.974 ; -1.560 ; Rise       ; Clk_1M          ;
;  Cycle_Period[7]  ; Clk_1M     ; -1.091 ; -1.711 ; Rise       ; Clk_1M          ;
;  Cycle_Period[8]  ; Clk_1M     ; -1.040 ; -1.617 ; Rise       ; Clk_1M          ;
;  Cycle_Period[9]  ; Clk_1M     ; -0.888 ; -1.458 ; Rise       ; Clk_1M          ;
;  Cycle_Period[10] ; Clk_1M     ; -0.940 ; -1.513 ; Rise       ; Clk_1M          ;
;  Cycle_Period[11] ; Clk_1M     ; -1.179 ; -1.772 ; Rise       ; Clk_1M          ;
; Init_On_n         ; Clk_50     ; -0.636 ; -1.204 ; Rise       ; Clk_50          ;
; Locked            ; Clk_50     ; 0.102  ; 0.022  ; Rise       ; Clk_50          ;
; Stop_Cycling      ; Clk_50     ; -0.974 ; -1.586 ; Rise       ; Clk_50          ;
; Cycle_Period[*]   ; Reset_n    ; -0.797 ; -1.369 ; Rise       ; Reset_n         ;
;  Cycle_Period[0]  ; Reset_n    ; -0.797 ; -1.369 ; Rise       ; Reset_n         ;
;  Cycle_Period[1]  ; Reset_n    ; -1.126 ; -1.746 ; Rise       ; Reset_n         ;
;  Cycle_Period[2]  ; Reset_n    ; -1.065 ; -1.705 ; Rise       ; Reset_n         ;
;  Cycle_Period[3]  ; Reset_n    ; -1.042 ; -1.680 ; Rise       ; Reset_n         ;
;  Cycle_Period[4]  ; Reset_n    ; -1.116 ; -1.744 ; Rise       ; Reset_n         ;
;  Cycle_Period[5]  ; Reset_n    ; -1.042 ; -1.649 ; Rise       ; Reset_n         ;
;  Cycle_Period[6]  ; Reset_n    ; -0.817 ; -1.389 ; Rise       ; Reset_n         ;
;  Cycle_Period[7]  ; Reset_n    ; -1.091 ; -1.718 ; Rise       ; Reset_n         ;
;  Cycle_Period[8]  ; Reset_n    ; -0.830 ; -1.412 ; Rise       ; Reset_n         ;
;  Cycle_Period[9]  ; Reset_n    ; -0.891 ; -1.472 ; Rise       ; Reset_n         ;
;  Cycle_Period[10] ; Reset_n    ; -0.874 ; -1.457 ; Rise       ; Reset_n         ;
;  Cycle_Period[11] ; Reset_n    ; -0.904 ; -1.486 ; Rise       ; Reset_n         ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 6.362 ; 6.450 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 6.816 ; 6.859 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 5.841 ; 5.850 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 6.949 ; 6.914 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 7.152 ; 7.064 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 7.021 ; 7.110 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 5.895 ; 5.869 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 6.354 ; 6.429 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 6.211 ; 6.185 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 7.021 ; 7.110 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 6.460 ; 6.538 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 6.061 ; 6.080 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 6.946 ; 7.013 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 5.902 ; 5.863 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 6.946 ; 7.013 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 7.519 ; 7.378 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 5.271 ; 5.276 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 6.701 ; 6.707 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 6.920 ; 6.889 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 6.028 ; 5.988 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 5.782 ; 5.758 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 6.841 ; 6.819 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 6.466 ; 6.408 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 5.779 ; 5.749 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 6.460 ; 6.407 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 6.920 ; 6.889 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 6.823 ; 6.879 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 6.524 ; 6.473 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 6.870 ; 6.889 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 6.204 ; 6.163 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 6.048 ; 6.021 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 6.229 ; 6.160 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 6.844 ; 6.822 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 6.202 ; 6.136 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 5.784 ; 5.758 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; New_Cycle     ; Clk_1M     ; 3.698 ; 3.817 ; Rise       ; Clk_1M          ;
; P_Cnt_Reset   ; Clk_1M     ; 3.906 ; 4.076 ; Rise       ; Clk_1M          ;
; Acq_Sel_n     ; Clk_50     ; 3.445 ; 3.375 ; Rise       ; Clk_50          ;
; Clock_Sel_n   ; Clk_50     ; 4.125 ; 3.973 ; Rise       ; Clk_50          ;
; Init_Out_n    ; Clk_50     ; 4.184 ; 4.066 ; Rise       ; Clk_50          ;
; M_Adr_Cnt[*]  ; Clk_50     ; 3.393 ; 3.462 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[0] ; Clk_50     ; 3.393 ; 3.462 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[1] ; Clk_50     ; 3.725 ; 3.837 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[2] ; Clk_50     ; 3.545 ; 3.658 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[3] ; Clk_50     ; 4.055 ; 4.211 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[4] ; Clk_50     ; 3.759 ; 3.864 ; Rise       ; Clk_50          ;
;  M_Adr_Cnt[5] ; Clk_50     ; 3.561 ; 3.616 ; Rise       ; Clk_50          ;
; M_Cnt[*]      ; Clk_50     ; 3.399 ; 3.474 ; Rise       ; Clk_50          ;
;  M_Cnt[0]     ; Clk_50     ; 3.399 ; 3.474 ; Rise       ; Clk_50          ;
;  M_Cnt[1]     ; Clk_50     ; 4.005 ; 4.171 ; Rise       ; Clk_50          ;
; Par_Sel_n     ; Clk_50     ; 4.674 ; 4.439 ; Rise       ; Clk_50          ;
; Rg_Wr_n       ; Clk_50     ; 3.120 ; 3.068 ; Rise       ; Clk_50          ;
; Ser_Sel_n     ; Clk_50     ; 4.046 ; 3.867 ; Rise       ; Clk_50          ;
; ROM_Dat[*]    ; Clk_50     ; 3.651 ; 3.681 ; Fall       ; Clk_50          ;
;  ROM_Dat[0]   ; Clk_50     ; 3.790 ; 3.840 ; Fall       ; Clk_50          ;
;  ROM_Dat[1]   ; Clk_50     ; 3.660 ; 3.688 ; Fall       ; Clk_50          ;
;  ROM_Dat[2]   ; Clk_50     ; 4.290 ; 4.366 ; Fall       ; Clk_50          ;
;  ROM_Dat[3]   ; Clk_50     ; 4.014 ; 4.095 ; Fall       ; Clk_50          ;
;  ROM_Dat[4]   ; Clk_50     ; 3.651 ; 3.681 ; Fall       ; Clk_50          ;
;  ROM_Dat[5]   ; Clk_50     ; 4.006 ; 4.070 ; Fall       ; Clk_50          ;
;  ROM_Dat[6]   ; Clk_50     ; 4.317 ; 4.399 ; Fall       ; Clk_50          ;
;  ROM_Dat[7]   ; Clk_50     ; 4.308 ; 4.399 ; Fall       ; Clk_50          ;
;  ROM_Dat[8]   ; Clk_50     ; 4.042 ; 4.125 ; Fall       ; Clk_50          ;
;  ROM_Dat[9]   ; Clk_50     ; 4.255 ; 4.346 ; Fall       ; Clk_50          ;
;  ROM_Dat[10]  ; Clk_50     ; 3.881 ; 3.927 ; Fall       ; Clk_50          ;
;  ROM_Dat[11]  ; Clk_50     ; 3.806 ; 3.853 ; Fall       ; Clk_50          ;
;  ROM_Dat[12]  ; Clk_50     ; 3.885 ; 3.940 ; Fall       ; Clk_50          ;
;  ROM_Dat[13]  ; Clk_50     ; 4.230 ; 4.328 ; Fall       ; Clk_50          ;
;  ROM_Dat[14]  ; Clk_50     ; 3.873 ; 3.929 ; Fall       ; Clk_50          ;
;  ROM_Dat[15]  ; Clk_50     ; 3.662 ; 3.690 ; Fall       ; Clk_50          ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Rg_Wr_n       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Cnt[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Cnt[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Init_Out_n    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Clock_Sel_n   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Adr_Cnt[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Adr_Cnt[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Adr_Cnt[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Adr_Cnt[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Adr_Cnt[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; M_Adr_Cnt[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Acq_Sel_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Ser_Sel_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Par_Sel_n     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; New_Cycle     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; P_Cnt_Reset   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ROM_Dat[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Locked                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk_1M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cycle_Period[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Stop_Cycling            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Init_On_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rg_Wr_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; M_Cnt[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; M_Cnt[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; Init_Out_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; Clock_Sel_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; Acq_Sel_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; Ser_Sel_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; Par_Sel_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-009 s                 ; 3.41e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-009 s                ; 3.41e-009 s                ; Yes                       ; Yes                       ;
; New_Cycle     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; P_Cnt_Reset   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.36 V              ; -0.00968 V          ; 0.111 V                              ; 0.026 V                              ; 6.46e-010 s                 ; 6.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.36 V             ; -0.00968 V         ; 0.111 V                             ; 0.026 V                             ; 6.46e-010 s                ; 6.2e-010 s                 ; Yes                       ; Yes                       ;
; ROM_Dat[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00483 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00483 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Rg_Wr_n       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; M_Cnt[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; M_Cnt[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Init_Out_n    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Clock_Sel_n   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; M_Adr_Cnt[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; M_Adr_Cnt[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; M_Adr_Cnt[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; M_Adr_Cnt[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Acq_Sel_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Ser_Sel_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Par_Sel_n     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-009 s                 ; 2.37e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-009 s                ; 2.37e-009 s                ; No                        ; Yes                       ;
; New_Cycle     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; P_Cnt_Reset   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0395 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0395 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; ROM_Dat[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ROM_Dat[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ROM_Dat[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ROM_Dat[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ROM_Dat[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0746 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0746 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.021 V            ; 0.204 V                              ; 0.048 V                              ; 4.85e-010 s                 ; 6.74e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.021 V           ; 0.204 V                             ; 0.048 V                             ; 4.85e-010 s                ; 6.74e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk_1M     ; Clk_1M   ; 236      ; 0        ; 0        ; 0        ;
; Clk_50     ; Clk_1M   ; 12       ; 0        ; 0        ; 0        ;
; Reset_n    ; Clk_1M   ; 258      ; 0        ; 0        ; 0        ;
; Clk_50     ; Clk_50   ; 92       ; 0        ; 6        ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk_1M     ; Clk_1M   ; 236      ; 0        ; 0        ; 0        ;
; Clk_50     ; Clk_1M   ; 12       ; 0        ; 0        ; 0        ;
; Reset_n    ; Clk_1M   ; 258      ; 0        ; 0        ; 0        ;
; Clk_50     ; Clk_50   ; 92       ; 0        ; 6        ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Reset_n    ; Clk_1M   ; 15       ; 15       ; 0        ; 0        ;
; Reset_n    ; Clk_50   ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Reset_n    ; Clk_1M   ; 15       ; 15       ; 0        ; 0        ;
; Reset_n    ; Clk_50   ; 8        ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Thu Jun 18 14:35:52 2009
Info: Command: quartus_sta Init_Module -c Init_Module
Info: qsta_default_script.tcl version: #3
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2123_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2121_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2119_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2117_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2115_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2113_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux2111_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux219_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux217_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux215_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux213_dataout~2|combout" is a latch
    Warning: Node "inst54|lpm_counter_component|auto_generated|mux211_dataout~2|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'Init_Module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clk_50 Clk_50
    Info: create_clock -period 1.000 -name Clk_1M Clk_1M
    Info: create_clock -period 1.000 -name Reset_n Reset_n
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From Clk_50 (Rise) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Reset_n (Rise) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Reset_n (Fall) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Clk_50 (Rise) to Clk_50 (Fall) (setup and hold)
    Critical Warning: From Clk_50 (Fall) to Clk_50 (Fall) (setup and hold)
    Critical Warning: From Clk_50 (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Clk_1M (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Reset_n (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Reset_n (Fall) to Clk_1M (Rise) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.952
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.952       -36.200 Clk_1M 
    Info:    -1.769       -39.589 Clk_50 
Info: Worst-case hold slack is 0.282
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.282         0.000 Clk_1M 
    Info:     0.359         0.000 Clk_50 
Info: Worst-case recovery slack is 0.061
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.061         0.000 Clk_1M 
    Info:     0.061         0.000 Clk_50 
Info: Worst-case removal slack is -0.048
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.048        -0.715 Clk_1M 
    Info:    -0.047        -0.369 Clk_50 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From Clk_50 (Rise) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Reset_n (Rise) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Reset_n (Fall) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Clk_50 (Rise) to Clk_50 (Fall) (setup and hold)
    Critical Warning: From Clk_50 (Fall) to Clk_50 (Fall) (setup and hold)
    Critical Warning: From Clk_50 (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Clk_1M (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Reset_n (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Reset_n (Fall) to Clk_1M (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.530
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.530       -30.813 Clk_1M 
    Info:    -1.480       -31.787 Clk_50 
Info: Worst-case hold slack is 0.243
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.243         0.000 Clk_1M 
    Info:     0.313         0.000 Clk_50 
Info: Worst-case recovery slack is 0.100
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.100         0.000 Clk_1M 
    Info:     0.100         0.000 Clk_50 
Info: Worst-case removal slack is -0.047
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.047        -0.700 Clk_1M 
    Info:    -0.047        -0.369 Clk_50 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From Clk_50 (Rise) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Reset_n (Rise) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Reset_n (Fall) to Clk_50 (Rise) (setup and hold)
    Critical Warning: From Clk_50 (Rise) to Clk_50 (Fall) (setup and hold)
    Critical Warning: From Clk_50 (Fall) to Clk_50 (Fall) (setup and hold)
    Critical Warning: From Clk_50 (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Clk_1M (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Reset_n (Rise) to Clk_1M (Rise) (setup and hold)
    Critical Warning: From Reset_n (Fall) to Clk_1M (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.247
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.247       -14.650 Clk_1M 
    Info:    -0.332        -6.030 Clk_50 
Info: Worst-case hold slack is 0.135
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.135         0.000 Clk_1M 
    Info:     0.187         0.000 Clk_50 
Info: Worst-case recovery slack is -0.054
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.054        -0.804 Clk_1M 
    Info:    -0.053        -0.424 Clk_50 
Info: Worst-case removal slack is -0.033
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.033        -0.489 Clk_1M 
    Info:    -0.033        -0.263 Clk_50 
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 50 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Thu Jun 18 14:35:57 2009
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


