
---------------------------------------------------------------------------------------------------------
【主版本  】V02.02
【修改日期】2015/7/3 17:26:36
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V02.02
2. 读逻辑，判断后端fifo满，改为判断半满。因为写后端fifo的使能信号会打一拍。判断满不行。

---------------------------------------------------------------------------------------------------------
【主版本  】V02.01
【修改日期】2015/5/14 13:31:38
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V02.01
2. 主要功能改动项
--1.最多支持32帧，通过parameter定义最大帧数。最大帧数确定之后，还可以通过寄存器修改0-max之间。
--2.帧存深度减小时，每一帧的缓存容量加大
--3.支持奇数帧的深度
--4.在帧头和帧尾都添加标志。bit33作为image_valid,1-image 0-ctrl
--5.完善了使能控制，添加完整帧开停采功能。当停采发生时，前后端都会把当前帧读完之后，才会停止。
--6.添加立即开停采功能。当停采发生时，前端把p2口fifo中的数据写入mcb之后，停下来。后端把p3口fifo中的数据全部读出后，停下来。
--7.开采保证完整帧，开采之后，i_fval上升沿认为是一帧的开始

---------------------------------------------------------------------------------------------------------
【主版本  】V02.00
【修改日期】2015/3/30 15:26:04
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V02.00
2. 增强版本的帧存模块
from http://192.168.10.30/svn/hw_mer/branches/xinghaotao/zme/FPGA/1_my_ip_core/mem_controller/frame_buffer/1_frame_buffer
4999

---------------------------------------------------------------------------------------------------------
【主版本  】V0.0.1.0
【修改日期】2015/1/22 15:04:29
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V0.0.1.0
2. 帧缓存模块，去掉了define文件，改为用parameter的方式

---------------------------------------------------------------------------------------------------------
模块版本号说明
---------------------------------------------------------------------------------------------------------
FPGA 代码 版本号 共16位，共分为2个byte，从高到低分别为 1 2 byte
byte 1 ：发布版本，初始为0x01，内部测试通过，可以增加发布版本
byte 2 ：研发版本，初始为0x00，测试时候使用
