平成１９年１１月２９日判決言渡 同日原本領収 裁判所書記官
平成１８年(行ケ)第１０４０３号 審決取消請求事件
平成１９年１０月３０日口頭弁論終結
判 決
原告 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
訴訟代理人弁理士 伊東忠彦，湯原忠男，大貫進介，伊東忠重
被告 特許庁長官 肥塚雅博
指定代理人 小川浩史，下中義之，山本章裕，森山啓，二宮千久
主 文
日と定める。
事 実 及 び 理 由
第１ 請求
特許庁が不服２００４−１５５１５号事件について平成１８年４月１８日に
した審決を取り消す。
第２ 当事者間に争いのない事実
原告は，発明の名称を「集積回路」とする発明につき，平成６年５月２３日，
特許を出願し（パリ条約による優先権主張１９９３年５月２４日，米国。以下
「本件出願」という。），平成１６年２月２日付け手続補正書により補正を行
ったが，同年４月２２日付けの拒絶査定を受けたため，同年７月２６日，審判
を請求した。
特許庁は，上記審判請求を不服２００４−１５５１５号事件として審理した
結果，平成１８年４月１８日，「本件審判の請求は，成り立たない。」との審
決をし，同年５月９日，審決の謄本が原告に送達された。
平成１６年２月２日付け手続補正書による補正後の本件出願の請求項１（請
求項は全部で１０項である。）は，次のとおりである。
【請求項１】 アナログ主回路に存するアナログ的機能性を有している集積回
路であって，該集積回路が複数の外部ピンを有すると共に前記アナログ主回路
を試験するための試験装置を装備し，該試験装置がテストバスを具えると共に，
前記アナログ主回路と前記テストバスと１つの外部ピンとの間に結合される少
なくとも１個の三路スイッチを具え，該三路スイッチが，前記外部ピンを経て
前記集積回路の外部にある素子と前記アナログ主回路との間の正規の経路に沿
って信号を伝送する第１状態と，前記テストバスと前記アナログ主回路との間
に信号を伝送する第２状態と，前記外部ピンを経て前記集積回路の外部にある
素子と前記テストバスとの間に信号を伝送する第３状態との３つの状態をとる
ようにしたことを特徴とする集積回路。
（以下，審決と同様に，請求項１に係る発明を「本願発明１」という。）
別紙審決書の写しのとおりである。要するに，本願発明１は，特開平４−１
う。）に記載された発明（以下「引用発明」という。）に周知技術を適用して，
当業者が容易に発明をすることができたものであるから，特許法２９条２項の
規定により特許を受けることができないとするものである。
審決は，上記結論を導くに当たり，引用発明の内容並びに本願発明１と引用
発明との一致点及び相違点を次のとおり認定した。
(1) 引用発明の内容
アナログ回路よりなる複数のサブモジュールを有するとともに複数の外部
ピンを有する集積回路上で，前位のサブモジュールよりの入力を受信する後
位のサブモジュールを含む接続回路網内に配置されたアナログサブモジュー
ルの試験回路において，
a) 集積回路上に配置された複数個の導体を含み，これら導体の１つが入／
出力接続に終端するテスト母線と，
b) 少くとも１つの３方向スイッチで，各スイッチは，後位のサブモジュー
ルの入力に接続されている出力接続と，前記の１つの導体に接続されている
入／出力接続と，前位のサブモジュールの出力に接続されている入力とを有
している３方向スイッチと，
c) 前記少くとも１つの３方向スイッチをして，次の状態のうちの１つとす
る形成手段，
i) 後位のサブモジュールの入力が前位のサブモジュールの出力に接続さ
れ，テスト母線に接続されていない第１状態，
ii) 後位のサブモジュールの入力がテスト母線に接続され，前位のサブモ
ジュールに接続されていない第２状態，
iii)前位のサブモジュールの出力が後位のサブモジュールの入力と，テス
ト母線との双方に接続されている第３状態，
とを具えてなることを特徴とするアナログサブモジュールの試験回路。
(2) 一致点
アナログ回路に存するアナログ的機能性を有している集積回路であって，
該集積回路が複数の外部ピンを有すると共に前記アナログ回路を試験するた
めの試験装置を装備し，該試験装置がテストバスを具えると共に，前記アナ
ログ回路と前記テストバスと前記アナログ回路の外部の１つの接続点との間
に結合される少なくとも１個の三路スイッチを具え，該三路スイッチが，前
記接続点を経て外部にある素子と前記アナログ回路との間の正規の経路に沿
って信号を伝送する第１状態と，前記テストバスと前記アナログ回路との間
に信号を伝送する第２状態と，前記接続点を経て外部にある素子と前記テス
トバスとの間に信号を伝送する第３状態との３つの状態をとるようにしたこ
とを特徴とする集積回路である点
(3) 相違点
「アナログ回路」，「アナログ回路の外部の１つの接続点」が，それぞれ，
本願発明１では，「アナログ主回路」，集積回路の１つの「外部ピン」であ
るのに対し，引用発明では，「サブモジュール」，サブモジュールの外部の
「前記外部ピンを経て前記集積回路の外部にある素子と前記アナログ主回路
との間の正規の経路に沿って信号を伝送する第１状態と，前記テストバスと
前記アナログ主回路との間に信号を伝送する第２状態と，前記外部ピンを経
て前記集積回路の外部にある素子と前記テストバスとの間に信号を伝送する
第３状態との３つの状態をとる」のに対し，引用発明では，「前記サブモジ
ュールの外部の接続点を経て前記サブモジュールの外部にある素子と前記サ
ブモジュールとの間の正規の経路に沿って信号を伝送する第１状態と，前記
テストバスと前記サブモジュールとの間に信号を伝送する第２状態と，前記
サブモジュールの外部の接続点を経て前記サブモジュールの外部にある素子
と前記テストバスとの間に信号を伝送する第３状態との３つの状態をとる」
点
第３ 審決取消事由の要点
審決は，引用発明の認定を誤り，一致点を誤認し，かつ，引用発明に周知技
術を適用して当業者が容易に本願発明の構成に至ることができたと容易想到性
の判断を誤ったもので，この誤りが結論に影響を及ぼすことは明らかであるか
ら，違法なものとして取り消されるべきである。
審決は，引用刊行物の試験回路の３方向スイッチの接続の態様について，引
用発明における「『３方向スイッチ』は，・・・後位（前位）のサブモジュー
ルと，テスト母線と，前記後位（前位）のサブモジュールの外部の接続点を介
して前位（後位）のサブモジュールに接続されている」と認定している。しか
し，本願発明１にいう外部にある素子とは，集積回路の外部にある素子という
意味であるから，集積回路の内部にある引用発明の前位のサブモジュール１１
が本願発明１の「外部にある素子」に対応するものではない。
引用発明の後位のサブモジュール１０に対応する本願発明の構成要素は，集
積回路ではなく，アナログ主回路であるから，審決の「外部の接続点」を敢え
て本願発明に対比させるならば，それは，アナログ主回路の外部の接続点とい
うことになるが，そのような概念は本願発明１には存在しない。本願発明１に
おいて「外部ピン」と呼んでいるものは，請求項１に「該集積回路が複数の外
部ピンを有する」と表現し，本件出願の【図３】の実施例でもIN1〜3として明
示しているとおり，集積回路の外部ピンである。
本願発明では，三路スイッチがアナログ主回路とテストバスと１つの外部ピ
ンとの間に結合されているという構成により，「外部ピンを経て集積回路の外
部にある素子とテストバスとの間に信号を伝送する第３状態」（請求項１）を
とることができ，集積回路の外部にある素子からの信号をもテストすることが
できるという本願発明１の効果を奏するのである。
以上のとおり，本願発明１にいう外部にある素子とは，集積回路の外部にあ
る素子という意味であることは明白であり，審決が「前記接続点を経て外部に
ある素子と前記テストバスとの間に信号を伝送する第３状態」を本願発明１と
引用発明との一致点であると認定したことは誤りである。
本願発明１の「アナログ主回路とテストバスと１つの外部ピンとの間に結合
される少なくとも１個の三路スイッチを具え，該三路スイッチが，・・・前記
外部ピンを経て前記集積回路の外部にある素子と前記テストバスとの間に信号
を伝送する第３状態・・・をとるようにしたことを特徴とする集積回路。」は，
引用発明にも，被告の挙げる周知技術にも，開示されておらず，示唆もされて
いない。したがって，相違点について容易に発明をすることができたとする審
決の判断は誤りである。
(1) 審決は，バウンダリスキャン技術が「テスト用回路を，集積回路の内部回
路と外部ピンとの間に挿入し，外部ピンを経て集積回路の外部にある素子と
内部回路との間の正規の経路に沿って信号を伝送する第１状態と，テスト信
号の伝送線と内部回路との間に信号を伝送する第２状態と，外部ピンを経て
集積回路の外部にある素子とテスト信号の伝送線との間に信号を伝送する第
示していない。
(2) 審決が周知例として挙げたB. R. Wilkins, "DEVELOPMENTS IN TESTABILIT
Y STANDARDS", IEEE Colloquium on "Testing Mixed Signal Circuits", 15
May 1992（甲第４号証。以下「甲４」という。）には，本願発明１の「ア
ナログ主回路とテストバスと１つの外部ピンとの間に結合される少なくとも
記集積回路の外部にある素子と前記テストバスとの間に信号を伝送する第３
状態…をとるようにしたことを特徴とする集積回路。」が開示されておらず，
示唆もされていない。
被告が提出する特開昭５６−４０７７１号公報（乙第１号証），特開昭６
ンとは」日経エレクトロニクス４８８号（日経ＢＰ社，１９８９年１２月１
Suparjo, "Towards a Mixed-Signal Testability Bus Standard P1149.4",
Proceedings of ETC 93, European Test Conference 1993, 22 April 1993,
p.58-65（乙第４号証）（以下，それぞれを「乙１」ないし「乙４」とい
う。）にも，上記の点が開示されておらず，示唆もされていないことは同じ
である。
したがって，引用発明に甲４及び乙１〜４記載の周知技術を適用しても，
本願発明１の構成に至ることは困難である。
(3) 引用発明，甲４，乙１〜４のいずれにも，三路スイッチを介在させ，集積
回路の外部ピンを経て集積回路の外部にある素子とテストバスとの間に信号
を伝送する第３状態をもとるようにしたことにより，集積回路の外部にある
素子からの信号をもテストすることができるという本願発明１の効果を達成
することができることの開示も示唆もない。
したがって，引用発明に甲４及び乙１〜４記載の周知技術を適用しても，
本願発明１の効果を達成することは困難である。
第４ 被告の反論の骨子
審決の認定判断はいずれも正当であって，審決を取り消すべき理由はない。
引用刊行物の請求項１に「b)少くとも１つの３方向スイッチで，各スイッチ
は，・・・前位のサブモジュールの出力に接続されている入力とを有している
ュールの出力に接続されることは，明らかである。そして，上記「３方向スイ
ッチ」は，上記「前位のサブモジュール」の出力と，内部節点を介して接続さ
れていることは明白である。さらに，上記の内部節点は，「後位のサブモジュ
ール」からみれば，その「外部」にある接続点であることも明らかである。
これらによれば，上記「３方向スイッチ」は，後位のサブモジュールの外部
の接続点を介して前位のサブモジュールに接続されているということができる。
スキャン技術をプリント回路基板上に実装された集積回路のテストに拡張し
たものがバウンダリスキャン技術であり，また，バウンダリスキャン技術をア
ナログ回路を有する集積回路のテストに適用することが周知の事項であること
から，「スキャン技術と類似する，アナログ回路よりなる集積回路のテストに
関する引用刊行物に記載された発明を，バウンダリスキャン技術と同様に，プ
リント回路基板上に実装されたアナログ回路よりなる集積回路のテストに適
用」することは，当業者であれば容易に想到し得たことである。
スキャン技術と類似する引用発明を，バウンダリスキャン技術と同様に，プ
リント回路基板上に実装されたアナログ回路からなる集積回路のテストに適用
する際には，背景技術の説明で示したとおり，引用発明において前位のサブモ
ジュールの出力を観測するための観測点となる「内部節点」を，集積回路の外
部の素子の出力を観測するための観測点とする，すなわち，審決でいう「前記
アナログ回路の外部の１つの接続点」を「外部ピン」とする必要があることは
明白である。
したがって，バウンダリスキャン技術をアナログ回路を有する集積回路のテ
ストに適用することが周知の事項であることからして，引用発明に周知技術を
適用して，相違点に係る構成に到ることは，当業者にとって容易であり，効果
も予測の範囲内であるとした審決の判断に誤りはない。
第５ 当裁判所の判断
(1) 引用刊行物には，図面とともに次の記載がある。
ア「集積回路上で，前位のサブモジュールよりの入力を受信する後位のサブモ
ジュールを含む接続回路網内に配置されたアナログサブモジュールの試験回
路において，
a)集積回路上に配置された複数個の導体を含み，これら導体の１つが入／出
力接続に終端するテスト母線と，
b)少くとも１つの３方向スイッチで，各スイッチは，後位のサブモジュール
の入力に接続されている出力接続と，前記の１つの導体に接続されている入
／出力接続と，前位のサブモジュールの出力に接続されている入力とを有し
ている３方向スイッチと，
c)前記少くとも１つの３方向スイッチをして，次の状態のうちの１つとする
形成手段，
i) 後位のサブモジュールの入力が前位のサブモジュールの出力に接続さ
れ，テスト母線に接続されていない第１状態，
ii) 後位のサブモジュールの入力がテスト母線に接続され，前位のサブモ
ジュールに接続されていない第２状態，
iii)前位のサブモジュールの出力が後位のサブモジュールの入力と，テス
ト母線との双方に接続されている第３状態，
とを具えてなることを特徴とするアナログサブモジュールの試験回路。」
（特許請求の範囲【請求項１】）
イ「第１図は，本発明テストシステムの実施例により回路モジュールから２つ
のサブモジュール１０および１１を区分（partitioning）する方法を示す。
サブモジュール１０および１１は単一回路として集積回路上に存在するア
ナログ回路ブロックとすることができる。集積回路をサブモジュール１０お
よび１１に区分することによりブロックを個々のセクション内でテストする
ことが可能となる。図示のように，サブモジュール１０および１１は通常入
力ポート１６および出力ポート１３を含む。このようなサブモジュールは通
例として１つ以上の入力および１つ以上の出力を具えるを可とする。」（段
落【００１５】）
ウ「区分（または仕切り）はモジュール１０の入力ポート１６に隣接して配置
したアナログスイッチ１７を介して行うようにし，前記アナログスイッチ１
る。」（段落【００１６】）
エ「アナログスイッチ１７は２つの伝送ゲート（transmission gate）１４お
よび１５を含む。ＣＭＯＳの製造工程において，これらの伝送ゲートは，イ
ンバータを介して接続したゲート接続を有する並列接続ＮチャネルおよびＰ
チャネルトランジスタにより実現することができる。これらの既知の伝送ゲ
ートは，ゲート１４が閉じ，ゲート１５が開いて，出力ポート１３が入力ポ
ート１６から隔離され入力ポート１６がバス導線１８に接続されるよう作動
する。したがって，この場合，テスト信号はテストパッド２１を介して入力
ポート１６に現出（assert）させることができる。」（段落【００１７】）
オ 【図１】
スイッチ）
(2) 上記の記載によれば，引用刊行物の試験回路においては，後位のサブモジ
ュール１０とテスト母線１８と前位のサブモジュール１１とが３方向スイッ
チ１７を介して接続され，３方向スイッチ１７によって，i)後位のサブモジ
ュール１０の入力１６が前位のサブモジュール１１の出力１３に接続され，
テスト母線１８に接続されていない第１状態，ii)後位のサブモジュール１
続されていない第２状態，iii)前位のサブモジュール１１の出力１３が後位
のサブモジュール１０の入力１６と，テスト母線との双方に接続されている
第３状態（なお，この第３状態においては，前位のサブモジュール１１の出
力１３が後位のサブモジュール１０の入力１６とテスト母線の双方に接続さ
れており，本願発明の第３状態とは接続の態様を異にするが，引用刊行物の
段落【００２３】の表Ｉの３欄の記載から明らかなように，両者の技術的意
義に差異はないものと認められる。），のうちの１つの接続状態を選択する
ことができるものであることが認められる。
上記(1)イの記載から明らかなように，引用発明において，サブモジュー
ルも一つの集積回路であり，それ自体が試験の対象であるから，後位（前
位）のサブモジュールに着目して，引用発明の「３方向スイッチ」がサブモ
ジュールの外部節点を介してサブモジュールに接続されているものと理解す
ることができる。
したがって，「引用刊行物に記載された発明における『３方向スイッチ』
は，・・・後位（前位）のサブモジュールと，テスト母線と，前記後位（前
位）のサブモジュールの外部の接続点を介して前位（後位）のサブモジュー
ルに接続されているものということができる。」との審決の認定に誤りはな
いから，審決に一致点の誤認はなく，取消事由１は失当である。
(1) 甲４，乙１及び乙２には，スキャン技術について以下の記載がある。
ア「(a)回路の内部節点（制御点及び観測点）に直接的なアクセスを与えるこ
と；
(b)独立してテストされ得る比較的単純な副回路に回路を区分すること；
(c)・・・
これら３つの仕掛けの全てが，スキャン技術の使用によりＦＳＭｓ（有限
状態機械）の試験の問題を解決するために用いられる。」（甲４「２．１
ＤＦＴ技法」）
イ 第２図には，スキャン技術による回路のテスト方法に用いるスキャン動作
制御回路が示されており，テスト用回路を構成するフリップフロップ（Ｆ
Ｆ）１１が，分割回路５ａ及び５ｂの間に挿入されている。（乙１の第２
図）
ウ 第１図，第２図，第４図には，スキャン・デザイン回路が示されており，
テスト用回路を構成するシフト・レジスタ・ラッチ（ＳＲＬ）２，５，６が，
テストの単位である論理回路（第１図では１，第２図及び第４図では４で示
される。）の間に挿入されている。（乙２の第１，２，４図）
(2) 上記の各記載によれば，スキャン技術（ディジタル回路よりなる内部回路
をテスト可能なサブモジュールに区分し，スキャンセル等のテスト用回路を，
各サブモジュールの間に挿入し，該テスト用回路を介して，サブモジュール
間の信号の入出力やサブモジュールとテスト信号の伝送線との間の信号の入
出力を選択的に切り換えてテストを実行する技術）が，本願の優先日前に周
知の技術であったことが認められる。
(3) 乙３には，バウンダリスキャン技術について以下の記載がある。
ア「バウンダリ・スキャン（Boundary Scan）は，JTAG（Joint Test Action G
roup）が提案したプリント基板のテスト容易化手法の標準規格である。ＩＣ
内部のテスト容易化手法であるスキャン設計法を，ボード上に拡張した。
（図Ａ−１）」（乙３の３１６頁，囲み記事の左欄１行〜中欄２行）
イ「バウンダリ・スキャン規格では，三つのテスト・モードを定めている。一
つは，チップそのもの（つまり，通常動作の内部論理回路）のテストである
（図Ａ−２(a)）。ＪＴＡＧはこれを内部テストと呼ぶ。チップ間の配線
（ボード上の配線）もテストできる（同図(b)。配線の短絡や開放を調べら
れる。これは外部テストと呼ばれる。」（乙３の３１７頁，囲み記事中欄２
行〜１１行）
ウ 下記の図には，ボード（プリント基板）上にチップ（半導体集積回路）が
実装されている様子が示されており，チップ内の論理回路が，論理回路の周
辺に設けられた入出力セル（灰色の正方形で表示）を経由して入出力ピン
（チップの周辺の点で示される）と接続されている。（乙３の３１７頁，囲
み記事中の図Ａ−２(a)，(b)，(c)）
(4) 上記の各記載によれば，スキャン技術の概念を，プリント回路基板上に実
装された集積回路のテストに適用したバウンダリスキャン技術も，本願の優
先日前に周知の技術であったことが認められる。そして，バウンダリスキャ
ン技術は，プリント基板上に実装されたチップ間の配線もテストすることが
できるから，チップの入出力ピンを介してテスト信号をプリント回路基板上
の配線に伝送することができることは明らかである。
(5) 以上のとおり，集積回路（チップ）の試験（テスト）技術として，スキャ
ン技術及びバウンダリスキャン技術が共に本願の優先日前に周知の技術であ
ったものと認められるところ，スキャン技術は，集積回路を複数のサブモジ
ュール（内部回路）に区画し，モジュール間にテスト用回路を挿入してテス
ト信号を供給することにより，各サブモジュールやサブモジュール間の配線
を試験するものであるのに対し，バウンダリスキャン技術は，これをプリン
ト回路基板に実装された集積回路（チップ）の試験に拡張し，集積回路の入
出力ピンを介してプリント回路基板の配線（集積回路間の配線）も試験する
ことができるようにしたものである。そして，審決が指摘するように，バウ
ンダリスキャン技術をプリント回路基板上に実装されたアナログ集積回路に
適用することも知られていた（甲４）というのであるから，テスト用回路に
用発明に接した当業者がこれをプリント回路基板上に実装された集積回路の
試験に拡張することは，自然に着想することということができる。なお，引
用発明をプリント回路基板上に実装された集積回路の試験に拡張した場合に
は，３方向スイッチ１７は，集積回路の内部回路と集積回路の入出力ピンと
の間に挿入されることになる。
そうすると，外部ピンを経て集積回路の外部にある素子と内部回路（アナ
ログ主回路）との間の正規の経路に沿って信号を伝送する第１状態，テスト
バスと内部回路（アナログ主回路）との間に信号を伝送する第２状態，外部
ピンを経て集積回路の外部にある素子とテストバスとの間に信号を伝送する
第３状態，の三状態をとるようにすることは，当業者が容易に想到すること
ができたことである。
(6) 原告は，「三路スイッチを介在させることにより，集積回路の外部ピンを
経て集積回路の外部にある素子とテストバスとの間に信号を伝送する第３状
態をもとるようにしたことにより，集積回路の外部にある素子からの信号を
もテストできる」という本願発明１の効果が奏されると主張するが，このよ
うな効果は，引用発明をプリント基板に実装された集積回路の試験に拡張し
た場合に当然に予測することができるものであり，格別のものということは
できない。
(7) 以上のとおり，本願発明１が引用発明に周知技術を適用して，当業者が容
易に発明をすることができたものであるとした審決の判断に誤りはないから，
取消事由２も失当である。
以上に検討したところによれば，審決取消事由にはいずれも理由がなく，審
決を取り消すべきその他の誤りは認められない。
よって，原告の請求は理由がないから棄却することとし，主文のとおり判決
する。
知的財産高等裁判所第４部
裁判長裁判官
田 中 信 義
裁判官
古 閑 裕 二
裁判官
浅 井 憲
