---
tags:
  - #automation
  - #development
  - #eww
  - #jakubc
  - #knowledge
  - #linux
  - #secondbrain
created: 2025-11-21T17:00:00Z
modified: 2025-11-21T17:00:00Z
author: jakubc
title: "ğŸ§  ARM â€” kompendium architektury (A/R/M)"






owner: jakubc
---

# ğŸ§  ARM â€” kompendium architektury (A/R/M)

> [!summary] **Definicja**
> **ARM** to **rodzina architektur procesorÃ³w RISC** i odpowiadajÄ…cy im **zestaw instrukcji (ISA)** projektowane przez Arm Ltd. Nie jest to pojedynczy procesor ani producent ukÅ‚adÃ³w. **Profile**: **A** (Application), **R** (Realâ€‘time), **M** (Microcontroller). W wariancie **A** kluczowe sÄ… tryby **AArch64** (64â€‘bit) i **AArch32** (32â€‘bit).

> [!info] **ISA vs mikroarchitektura**
> **ISA** definiuje instrukcje, rejestry, poziomy przywilejÃ³w, model pamiÄ™ci. **Mikroarchitektura** to implementacja ISA (np. **Cortexâ€‘A78**, **Neoverse N2**, **Apple M4**, **Qualcomm Oryon**).


## ğŸ—ºï¸ Profile i zastosowania

| Profil | PrzykÅ‚ady rdzeni | Zastosowania | Cechy |
|:--|:--|:--|:--|
| **A (Application)** | Cortexâ€‘A7x/A5x/A3x, **Neoverse** (N1/N2/V1), Apple Mâ€‘series, Qualcomm Oryon | Telefony, laptopy, serwery | **AArch64/AArch32**, MMU, EL0â€“EL3, NEON, czÄ™sto SVE/SVE2 (Armv9) |
| **R (Realâ€‘time)** | Cortexâ€‘R5/R8/R52 | Automotive, storage, dyski SSD | Determinizm, MPU, bezpieczeÅ„stwo funkcjonalne |
| **M (Microcontroller)** | Cortexâ€‘M0+/M3/M4/M7/M33/M55/M85 | IoT, MCU, RTOS | Bardzo niskie zuÅ¼ycie energii, brak MMU; **Helium (Mâ€‘Profile Vector Extension)** w M55/M85 |


## ğŸ§© Kluczowe elementy architektury (profil A)

- **ISA:** **AArch64** (64â€‘bit, domyÅ›lny we wspÃ³Å‚czesnych SoC) i **AArch32** (wygaszany).  
- **Poziomy przywilejÃ³w:** **EL0** (user), **EL1** (kernel), **EL2** (virtualization), **EL3** (secure monitor).  
- **PamiÄ™Ä‡ i wirtualizacja:** Stronicowanie wielopoziomowe, **Stageâ€‘1/Stageâ€‘2** translacje, TLB, cache L1/L2/L3, koherencja przez interkonekty (CCI/CCN/CMN/DSU).  
- **BezpieczeÅ„stwo:** **TrustZone** (Normal vs Secure World), **PAC** (Pointer Authentication), **MTE** (Memory Tagging), **BTI** (Branch Target Identification).  
- **Wektory i SIMD:** **NEON/AdvSIMD** 128â€‘bit; **SVE** (128â€“2048 bit, zmienny rozmiar); **SVE2** poszerza INT/bitâ€‘ops dla ogÃ³lnego przetwarzania.  
- **big.LITTLE / DynamIQ:** Heterogeniczne klastry wydajnych i oszczÄ™dnych rdzeni, wspÃ³lny L3/DSU, sprzÄ™towe planowanie mocy.


## ğŸ—“ï¸ Kamienie milowe

| Rok | Wydarzenie | Znaczenie |
|---:|:--|:--|
| **1985** | ARM1 (Acorn) | PoczÄ…tek lekkiego RISC. |
| **2005** | Armv7â€‘A + **NEON** | SIMD 128â€‘bit w mobile. |
| **2011/2013** | **Armv8â€‘A** â†’ pierwsze 64â€‘bit SoC (AArch64) | Migracja mobile do 64â€‘bit. |
| **2018â†’** | **Neoverse** | WejÅ›cie ARM do serwerÃ³w/HPC w skali. |
| **2021â†’** | **Armv9â€‘A** + **SVE2**, MTE, PAC ulepszenia | Generacja skupiona na AI, bezpieczeÅ„stwie i wektorach. |

> [!tip] **Wniosek**
> Linia **A** staÅ‚a siÄ™ uniwersalna: od telefonÃ³w po serwery i laptopy. Wektorowe rozszerzenia i bezpieczeÅ„stwo sÄ… kluczowe dla nowoczesnych obciÄ…Å¼eÅ„.


## ğŸ¤– ARM a AI

**Na CPU (profil A):**  
- **NEON** przyspiesza operatory CV/DSP i lekkÄ… inferencjÄ™ (konwolucje 1Ã—1/3Ã—3, aktywacje, normalizacje, GEMV).  
- **SVE/SVE2** uÅ‚atwia skalowanie szerokoÅ›ci wektora bez rekompilacji kodu ÅºrÃ³dÅ‚owego (programowanie â€vectorâ€‘length agnosticâ€).  
- **Biblioteki:** **XNNPACK**, **TFLite**, **oneDNNâ€‘acl**/**Compute Library** dla ARM, **ONNX Runtime** ma Å›cieÅ¼ki na NEON/SVE2.  
- **Useâ€‘cases:** maÅ‚e batchâ€™e, niska latencja, edge i mobile bez dedykowanego NPU.

**Poza CPU (na tym samym SoC):**  
- **GPU** (Mali/Immortalis, Apple, Adreno) i **NPU/DSP** (Apple ANE, Qualcomm Hexagon, MediaTek APU) wykonujÄ… gÅ‚Ã³wne jÄ…dra ML; CPU ARM obsÅ‚uguje planowanie, pre/postâ€‘processing i fallback.

> [!warning] **Ograniczenia**
> Brak **AVX/AVX2/AVXâ€‘512**. WydajnoÅ›Ä‡ wektorowa zaleÅ¼y od **NEON/SVE2** i przepustowoÅ›ci pamiÄ™ci. Implementacja **SVE2** zaleÅ¼y od producenta i SKU â€” nie kaÅ¼de Armv9â€‘A musi mieÄ‡ peÅ‚ny zestaw w praktyce.


## ğŸ—ï¸ Gdzie spotykana (prÃ³bki implementacji)

- **Mobile:** Cortexâ€‘A7x/A5x, Qualcomm Oryon, MediaTek Dimensity, Samsung Exynos, Apple Aâ€‘series.  
- **Laptopy/desktop:** Apple **Mâ€‘series**, Qualcomm **Snapdragon X** (Windows on ARM).  
- **Serwery/HPC:** **AWS Graviton** (Neoverse), **Ampere Altra/One**, **Fujitsu A64FX** (SVE, HPC).  
- **RT/MCU:** Cortexâ€‘R w automotive/storage; Cortexâ€‘M w IoT i sprzÄ™cie wbudowanym.


## ğŸ› ï¸ Programowanie i wykrywanie cech

**Kompilatory**  
- GCC/Clang (AArch64): `-march=armv8-a` lub `-march=armv9-a` + `-mcpu=<cel>` (np. `cortex-a78`, `neoverse-n2`).  
- 32â€‘bit (AArch32): `-mfpu=neon` + `-mfloat-abi=hard/softfp` w zaleÅ¼noÅ›ci od ABI.  
- SVE: `-msve-vector-bits=<128|256|...>` w Clang/LLVM; intrinsics `<arm_sve.h>`.  
- NEON: intrinsics z `<arm_neon.h>`.

**Wykrywanie w runtime (Linux, skrÃ³t)**  
```c
#include <sys/auxv.h>
#include <asm/hwcap.h>
#include <stdio.h>

int main(void){
  unsigned long hwcap  = getauxval(AT_HWCAP);
  unsigned long hwcap2 = getauxval(AT_HWCAP2);
  int has_neon = (hwcap & HWCAP_ASIMD) != 0;   // AArch64: NEON/AdvSIMD
  int has_sve  = (hwcap & HWCAP_SVE)   != 0;
  int has_sve2 = (hwcap2 & HWCAP2_SVE2)!= 0;   // jeÅ›li zdefiniowane w toolchainie
  printf("NEON=%d SVE=%d SVE2=%d\n", has_neon, has_sve, has_sve2);
  return 0;
}
```

**Dobre praktyki**  
- Projektuj jÄ…dra **dataâ€‘oriented**; ograniczaj ruch crossâ€‘lane i niewyrÃ³wnane dostÄ™py.  
- Wykorzystuj **VLâ€‘agnostic** dla SVE/SVE2.  
- Korzystaj z **Compute Library/XNNPACK/TFLite** zamiast pisaÄ‡ wszystko rÄ™cznie.


## âœ… Checklist operacyjny

- [ ] Dobierz target: `-march=armv8-a` lub `-march=armv9-a` + konkretny `-mcpu`.  
- [ ] WÅ‚Ä…cz NEON/SVE2 zgodnie z docelowym sprzÄ™tem; trzymaj **fallback** skalarny.  
- [ ] UÅ¼yj bibliotek z dispatchingiem ISA na ARM (ACL/XNNPACK/ORT/TFLite).  
- [ ] Profiluj pamiÄ™Ä‡ i wektory; zwrÃ³Ä‡ uwagÄ™ na cache i prefetch.  
- [ ] JeÅ›li SoC ma **NPU/GPU**, przenieÅ› ciÄ™Å¼kie jÄ…dra i zostaw CPU dla sterowania i klejenia pipelineâ€™u.


## ğŸ” Tabela skrÃ³tÃ³w

| SkrÃ³t | RozwiniÄ™cie | Znaczenie |
|:--|:--|:--|
| **ISA** | Instruction Set Architecture | Zestaw instrukcji i reguÅ‚ programowych |
| **AArch64/AArch32** | ARM 64â€‘bit / 32â€‘bit | Tryby wykonania kodu |
| **EL0â€“EL3** | Exception Levels | Poziomy przywilejÃ³w |
| **NEON/AdvSIMD** | SIMD 128â€‘bit | Wektoryzacja w profilach A |
| **SVE/SVE2** | Scalable Vector Extension | Wektory o zmiennej dÅ‚ugoÅ›ci |
| **PAC/MTE/BTI** | Pointer Auth / Memory Tagging / Branch Target ID | Twarde mechanizmy bezpieczeÅ„stwa |
| **DSU** | DynamIQ Shared Unit | WspÃ³lny L3/interconnect w klastrach |
| **TrustZone** | Secure World vs Normal World | Izolacja bezpieczeÅ„stwa na EL3 |


## ğŸ“Œ Notatki koÅ„cowe

- ARM nie jest kompatybilny binarnie z x86. Potrzebne sÄ… natywne buildy lub translacja JIT.  
- W praktyce **NEON** jest powszechny; **SVE2** roÅ›nie w Armv9â€‘A, ale dostÄ™pnoÅ›Ä‡ zaleÅ¼y od rdzenia/producenta.  
- CPU ARM w AI najczÄ™Å›ciej peÅ‚ni rolÄ™ koordynatora, a duÅ¼e jÄ…dra wykonujÄ… **GPU/NPU/DSP**.

## ğŸ”— Backlinks

- [[jakubc]]
- [[INDEX]]
- [[core]]

---
*Auto-generated backlinks for cluster connectivity*
