 1 
應用於先進奈米元件之金屬矽(鍺)化物技術(I) 
計畫編號：NSC 99-2221-E-492-028 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：吳文發   國家奈米元件實驗室 研究員 
一、中文摘要 
具有金屬矽化物源/汲極的金氧半場效電
晶體元件目前已廣泛使用在各種結構的奈米
級金氧半場效電晶體製造上，從傳統平面式的
元件乃至奈米級多通道場效電晶體，金屬矽化
物均扮演極重要的接觸電極材料角色，其原因
在於金屬矽化物具有低電阻、良好的熱穩定性
與化學穩定性。但隨著元件越做越小，降低於
源/汲極電極處的金屬矽化物/矽之接觸電阻已
成為 CMOS 元件持續縮小化的極困難挑戰之
ㄧ。 
在本計畫中，運用鐿介層調變矽化鎳/矽介
面的蕭特基能障並製作出蕭特基二極體。藉由
非晶化離子佈植矽基板的的幫助，退火後鐿原
子聚集於矽化鎳表面的現象受到抑制。研究發
現，N2
+離子非晶化離子佈植後沉積氮化鈦/鎳
(5 奈米)/鐿(15 奈米)的結構，透過 500C 退火
產生最佳的蕭特基能障調變效果。 
英文摘要 
MOSFETs with silicided source/drain 
contacts have been widely used in manufacturing 
of various nano MOSFETs because silicides 
have low resistivities, excellent thermal and 
chemical stabilities. Silicides are always 
important contact electrode materials from 
conventional MOSFETs to MuGFETs.  
Reducing contact resistance at silicide/Si 
junction in source/drain electrodes is one of the 
difficult challenges for further scaling in CMOS. 
In this project, an Yb interlayer was used to 
modify the Schottky barrier height of the NiSi/Si 
junction. It is found that the aggregating of Yb 
atoms in the surface of NiSi is suppressed by N2
+
 
pre-amorphization implantation (PAI) after 
silicidation. The TiN/Ni(5 nm)/Yb(15 nm) 
structure with pre-amorphization implantation 
induced the greatest tuning in Schottky barrier 
height after annealing at 500C. 
二、計畫緣由與目的 
金屬矽化物在半導體工業上應用十分廣
泛，金屬矽化物在微電子工業中常被用於汲
極、源極和閘極、擴散區及區域內連線，用以
降低電阻。雖然具有金屬矽化物源/汲極的
MOSFET 元件目前已廣泛使用在各種結構的
奈米 MOSFET 製造上，但當 CMOS 元件技術
進入次 50 奈米元件製程，對應到金屬矽化物/
矽界面的接觸電阻被認定為欲維持元件驅動
電流能力的最大挑戰之ㄧ，另外，由於源/汲
極串聯電阻對元件性能所造成之衝擊，隨元件
尺寸之縮小化而急遽增加，因此，源/汲極工
程已成為先進奈米 CMOS 元件發展極為重要
的一環。 
隨著 CMOS 元件尺寸持續向下微縮，汲
極、源極和閘極運用金屬矽化物以減低接觸電
阻成為相當重要的課題，於 90 奈米技術節點
的半導體元件製程，矽化鎳(NiSi)已成為接觸
應用上的最佳選擇材料，但仍有待進一步調變
其蕭特基能障高度以符合 45 奈米技術節點以
下的製程需求。為了降低矽化鎳/矽接觸介面
的蕭特基能障高度，低功函數稀土金屬是可以
搭配的一種材料，其中鐿(Yb)的功函數在稀土
金屬中相對較低(2.59eV)。 
本研究進行運用鐿介層調變矽化鎳/矽介
面的蕭特基能障的探討，研究非晶化離子佈植
對退火後鐿原子聚集在矽化鎳表面的抑制效
應，分析離子佈植表面處理對接面漏電流之影
響，最後透過製作鎳、鐿堆疊結構之蕭特基二
極體進行蕭特基能障高度調變的研究，期望能
開發出適用於未來奈米元件的金屬矽化物製
程技術。 
 
 3 
TiN/Ni(15nm)/Yb(5nm)經500C ~800C退
火後片電阻值大於另兩種堆疊結構，推測其原
因為鐿沉積的厚度若太薄，矽化鐿薄膜的表面
平整度也將受到影響，甚至更容易產生孔洞缺
陷，使鎳原子由此往矽基板擴散，而非在表面
形成片電阻較低的矽化物。為了驗證此推論，
經 500C 退火的三個不同金屬堆疊的試片接
著做 SIMS 縱深成份分析，其結果如圖 7-9 所
示，TiN/Ni(15nm)/Yb(5nm)堆疊形成的矽化物
確實有發現較嚴重的鐿分佈在矽化鎳表面的
情形；另兩種 Yb 沉積厚度在 10nm 以上的堆
疊結構則無此現象，此外，鎳留在表面的多寡
也與沉積的鎳厚度成正相關，對片電阻值有影
響。 
圖 10 為經 N2
+非晶化佈植後的矽基板
上，沉積 TiN/Ni(10nm)/Yb(10nm)，經 550°C
退火 30 秒後之 TEM 分析圖，由於離子佈植劑
量較少的關係，並位完全抑制退火後鎳原子往
矽基材擴散，導致介面有 NiSi2 形成，但 Yb
在介面仍有與 Ni 相當的含量。 
為了得到 N2
+非晶化佈植後鎳、鐿堆疊形
成金屬矽化物的蕭特基位障高度，我們製作了
蕭特基二極體並量測其電壓電流特性，由 I-V
圖中的趨勢線可得到 Is(saturation current)，再
利用 
 
)ln(
2*
S
B
I
TAA
q
kT
  
 
即可計算出蕭特基能障高度，其中 A 是接面面
積，A*為 Richardson’s constant，其值近似
32(A/cm
2〃K2)。。圖 11-14 為各種金屬堆疊結
構蕭特基二極體的 J-V 關係圖，由表 1-4 可得
知 Ni(5nm)/Yb(15nm)的堆疊於 500℃退火後可
獲得較低的蕭特基位障高度 bn(0.55eV)。由目
前的實驗結果推測，鐿若占金屬堆疊結構的厚
度越厚，越能使鐿原子留在矽化鎳與矽基板之
間，故可得到較低的蕭特基位障高度 bn。 
 
 
四、結論與討論 
根據本研究實驗結果發現，離子佈植表面
處理不僅使矽化鐿薄膜能夠平坦均勻、降低形
成矽化鐿所需的溫度、也減小了矽化鐿/矽接
面的漏電流，因此對形成矽化鐿接面的確是有
所助益的。 
由熱穩定性及蕭特基能障調變探討結果
顯示，鐿若占金屬堆疊結構的厚度越厚，越能
使鐿原子留在矽化鎳與矽基板之間，故可得到
較低的蕭特基位障高度 bn，Ni(5nm)/Yb(15nm)
的堆疊於 500℃退火後可獲得較低的蕭特基位
障高度 bn(0.55eV)。 
 
 
 
圖 1 退火後鐿原子分佈在矽化鎳表面之過程示意圖(a)
金屬沉積完成(b)退火時矽化鐿孔洞缺陷形成，鎳原子
往矽基板擴散(c)矽化鐿下方形成矽化鎳。 
 
 
 
 
 
 
 5 
 
圖 9 TiN/Ni(15nm)/Yb(5nm)500℃退火後之 SIMS 縱深
成份分析。 
 
 
 
 
 
圖 10 經 N2
+非晶化佈植，沉積 TiN/Ni(10nm)/Yb(10nm) 
550°C 退火 30 秒後之 TEM 分析圖。 
 
 
 
Voltage (V)
-2 -1 0 1 2
C
u
rr
e
n
t 
d
e
n
s
it
y 
(A
/c
m
2
)
10-3
10-2
10-1
100
101
102
RTA 400
o
C 
RTA 500
o
C 
RTA 600
o
C 
RTA 700
o
C 
linear fit
 
圖 11 TiN/Ni(20nm)退火形成蕭特基二極體之 J-V 關係
圖。 
 
 
 
 
 
 
 
 
表 1 TiN/Ni(20nm)不同溫度退火形成蕭特基二極體之
bn比較。 
RTA 
Temperature 
Is(A) ΦBn(eV) 
400C 4.8×10
-5
 0.71 
500C 4.3×10
-5
 0.71 
600C 3.6×10
-5
 0.71 
700C 4.0×10
-5
 0.71 
Voltage (V)
-2 -1 0 1 2
C
u
rr
e
n
t 
d
e
n
s
it
y 
(A
/c
m
2
)
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
100
101
102
RTA 400
o
C 
RTA 500
o
C 
RTA 600
o
C 
RTA 700
o
C 
linear fit
 
圖 12 TiN/Ni(15nm)/Yb(5nm)退火形成蕭特基二極體之
J-V 關係圖。 
 
表 2 TiN/Ni(15nm)/Yb(5nm)不同溫度退火形成蕭特基
二極體之 bn比較。 
RTA 
Temperature 
Is(A) ΦBn(eV) 
400C - - 
500C 4.2×10
-6
 0.65 
600C 2.8×10
-5
 0.70 
700C 3.5×10
-5
 0.71 
 1 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：   年   月   日 
                                 
摘要 
國際超大型積體電路技術會議(Symposium on VLSI Technology)，和 IEEE 國際電
子元件會議(IEDM, IEEE International Electron Devices Meeting)，並列為奈米 CMOS
電子元件領域最重要且最具指標性的國際會議，幾乎所有在積體電路製造與電子元
件領域的產、學、研學者專家，都視此會議為展示其於先進奈米 CMOS 元件領先技
術，以及了解先進奈米 CMOS 元件最新發展趨勢的最佳場合。於 6 月 14-16 日三天
的研討會議程裡，個人參加了包含 FinFET、High Mobility Channel Devices、Process 
Technology、3D Integration….等主題論文發表會議場次，了解相關領域的最新領先技
術與發展趨勢，對研究靈感激發與往後的研究工作有相當大的助益。 
一、參加會議經過 
國際超大型積體電路技術會議(Symposium on VLSI Technology)，和 IEEE 國際電子
元件會議(IEDM, IEEE International Electron Devices Meeting)，並列為電子元件領域最重
要且最具指標性的國際會議，此會議每年舉辦，以交替方式方別於美國舊金山與日本京
計畫編號 NSC 99－2221－E－492－028 
計畫名稱 應用於先進奈米元件之金屬矽(鍺)化物技術(I) 
出國人員
姓名 
吳文發 
服務機構
及職稱 
國家奈米元件實驗室 
會議時間 
100 年 6 月 13 日
至 
100 年 6 月 17 日 
會議地點 
日本京都 
會議名稱 
(中文) 國際超大型積體電路技術會議 
(英文)  Symposium on VLSI Technology 
 3 
IBM 的第 2 篇 FinFET 則是以側壁微影圖形轉移(Sidewall image transfer)的手法製作次 25
奈米的鰭式電晶體元件，他利用雙功函數閘極優先(gate-first)製程所製作出的鰭的 pitch
寬度為 40 奈米、閘極 pitch 為 100 奈米的鰭式電晶體元件，擁有 NFET 與 PFET 的 Ion
分別為 1250 A/m 與 950 A/m 的特性。 
14 日下午登場的場次，除 RRAM 外，還有 Advanced CMOS，內容主要以如
High-k/Metal-Gate 等閘極相關製程技術為主。在 High Mobility Channel Devices 場次，日
本東京大學 S. Takagi 研究團隊相當搶眼，因為 4 篇論文，都是由其團隊發表，內容主
要為以 Ge 為 p 型通道元件，InGaAs 為 n 型通道元件的相關模組與元件整合製程與特性，
成果內容相當好，但一口氣連續聽同一團隊報告相近之研究主題成果，到後來會覺得有
點重覆而新鮮感較低。 
15 日早上登場的 Process Technology 場次，算是此屆發表論文與個人目前正進行或
所領導的研究團隊所進行研究較高度相關的，其中新加坡大學 Yee-Chia Yeo 團隊發表利
用 Te 金屬離子與 As 離子共同佈植與析出，以有效降低 NFET 源/汲極接觸電阻與閘極功
函數調整的技術，其研究顯示，利用 Te 金屬離子佈植與析出，由於可於導電帶下方 0.14 
eV 處產生一施體型(donor-type)陷阱能階(trap level)，因而能於 NiSi/Si 界面處引入一偶極
(dipole)，因此可將電子的蕭特基能障降至 0.11 eV，約降低 40%的 n 型 FinFET 接觸電阻，
而將相同的 Te 金屬離子佈植製程應用於閘極，亦可增加閘極的控制特性。 
15 日中午利用休息空檔，陪同楊主任與日本產業技術總合研究所 (Advanced 
Industrial Science and Technology (AIST))的主任研究員遠藤和彥博士(K. Endo)餐敘並討
論未來國際合作事宜。15 日下午參加 Highlights 與 3D Integration 兩個場次，其中台積電
在 3D Integration 場次，發表了兩篇與 3D IC 有關的 TSV 技術，而交大趙天生研究團隊
亦在此塲次發表一全環繞式(Gate-All-Around)提升源/汲極具多晶矽奈米線通道的薄膜電
晶體技術。16 日參加了 Ultra Thin Body FDSOI、3D Integration 與 MRAM and NAND 等
塲次，其中 3D Integration 全是 Invited Talk，在本屆研討會大會安排多個關於 3D 
Integration 主題論文發表會議場次，由此也可看出積體電路除了元件越做越小往 More 
Moore 的發展外，要促成新型奈米元件與系統技術的整合(More Than Moore)，也就是
ITRS 半導體產業發展藍圖所指出的 High-value Systems，3D 堆疊積體電路發展，是目
前極熱門與受矚目的製程課題。 
 
 
 5 
二、與會心得與建議 
由本屆國際超大型積體電路技術研討會所發表之論文數或所佔的主題論文發表會議
場次數來看，FinFET、RRAM、3D Integration 主題最熱門，相關論文最多，亦吸引相當
多的聽眾，由此亦可看出目前前瞻奈米 CMOS 元件製程的關鍵及研究方向趨勢。 
對一個從事學術研究的研究人員來說，參與此種國際級的研討會，有助於掌握最新
前瞻奈米 CMOS 元件的關鍵製程技術發展，開拓個人國際觀與視野，所以應該是一種責
任與任務。而今年國家奈米元件實驗室並未有論文在本屆國際超大型積體電路技術研討
會發表，這也是身為國家奈米元件實驗室的研究人員的我，需要加油再加油的地方。 
 
 
 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/31
國科會補助計畫
計畫名稱: 應用於先進奈米元件之金屬矽(鍺)化技術(I)
計畫主持人: 吳文發
計畫編號: 99-2221-E-492-028- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
