\section{Conclusiones y recomendaciones}
\subsection{Conclusiones}
\begin{itemize}
    \item Se logró sintetizar una descripción conductual en el lenguaje de descripción de Hardware Verilog de un controlador automatizado para la entrada de un estacionamiento, adecuado a las especificaciones en el enunciado de la tarea de tres formas diferentes: \code{RTLIL}, \code{cmos\_cell.lib}, y \code{cmos\_cell.lib} con retardos.
    \item Se logró verificar los 3 módulos en Verilog sintetizados por medio de 4 pruebas que comprobaron el correcto funcionamiento del módulo.
\end{itemize}
\subsection{Recomendaciones}
\begin{itemize}
    \item Revisar los mensajes desplegados por Yosys al realizar la síntesis, ya que esto puede resultar muy útil a la hora de debuggear un código no sintetizable, con el objetivo de hacerlo sintetizable. 
    \item Utilizar el mismo banco de pruebas para hacer las simulaciones de los módulos sintetizados, ya que esto ahorra el tiempo en agregar un nuevo banco de pruebas o probadores.
\end{itemize}
