TimeQuest Timing Analyzer report for MIPS_RISK_PipelinedProcessor
Wed Apr 03 15:22:15 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; MIPS_RISK_PipelinedProcessor                       ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 88.29 MHz ; 88.29 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.163 ; -608.132           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.238 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -341.696                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.163 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.255     ; 5.403      ;
; -5.065 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.306      ;
; -5.027 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.268      ;
; -4.969 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.210      ;
; -4.955 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.201      ;
; -4.952 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.198      ;
; -4.938 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.179      ;
; -4.937 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.178      ;
; -4.923 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.164      ;
; -4.914 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.155      ;
; -4.909 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.155      ;
; -4.907 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.153      ;
; -4.903 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.251     ; 5.147      ;
; -4.901 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.255     ; 5.141      ;
; -4.891 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.132      ;
; -4.891 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.132      ;
; -4.881 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.127      ;
; -4.880 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.126      ;
; -4.878 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.119      ;
; -4.877 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.123      ;
; -4.877 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.118      ;
; -4.877 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.118      ;
; -4.877 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.118      ;
; -4.875 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.248     ; 5.122      ;
; -4.864 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 5.106      ;
; -4.861 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.107      ;
; -4.858 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.099      ;
; -4.835 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.076      ;
; -4.829 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.070      ;
; -4.828 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.069      ;
; -4.824 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.065      ;
; -4.813 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.059      ;
; -4.812 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.250     ; 5.057      ;
; -4.809 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 5.051      ;
; -4.808 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 5.050      ;
; -4.805 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.046      ;
; -4.804 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.255     ; 5.044      ;
; -4.796 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 5.037      ;
; -4.795 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.041      ;
; -4.794 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.249     ; 5.040      ;
; -4.780 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.393      ;
; -4.776 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 5.018      ;
; -4.772 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.385      ;
; -4.771 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.384      ;
; -4.770 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.383      ;
; -4.751 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.364      ;
; -4.750 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.363      ;
; -4.746 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.255     ; 4.986      ;
; -4.738 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.255     ; 4.978      ;
; -4.736 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.977      ;
; -4.736 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.977      ;
; -4.731 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.973      ;
; -4.730 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.972      ;
; -4.728 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.970      ;
; -4.728 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.255     ; 4.968      ;
; -4.715 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.957      ;
; -4.694 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.936      ;
; -4.682 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.295      ;
; -4.681 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.294      ;
; -4.625 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.867      ;
; -4.608 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.253     ; 4.850      ;
; -4.595 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.250     ; 4.840      ;
; -4.576 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.255     ; 4.816      ;
; -4.568 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.810      ;
; -4.564 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.177      ;
; -4.550 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.254     ; 4.791      ;
; -4.539 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.254     ; 4.780      ;
; -4.532 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.254     ; 4.773      ;
; -4.527 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.140      ;
; -4.494 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.250     ; 4.739      ;
; -4.492 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.252     ; 4.735      ;
; -4.489 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.730      ;
; -4.487 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.252     ; 4.730      ;
; -4.482 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.724      ;
; -4.480 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.255     ; 4.720      ;
; -4.457 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.247     ; 4.705      ;
; -4.450 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.692      ;
; -4.447 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.689      ;
; -4.437 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.050      ;
; -4.422 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.118      ; 5.035      ;
; -4.389 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.253     ; 4.631      ;
; -4.372 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.254     ; 4.613      ;
; -4.328 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.249     ; 4.574      ;
; -4.321 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.252     ; 4.564      ;
; -4.295 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.536      ;
; -4.294 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.249     ; 4.540      ;
; -4.291 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.532      ;
; -4.290 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.252     ; 4.533      ;
; -4.290 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.252     ; 4.533      ;
; -4.290 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.252     ; 4.533      ;
; -4.290 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.531      ;
; -4.290 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.254     ; 4.531      ;
; -4.287 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.529      ;
; -4.285 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.527      ;
; -4.284 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.253     ; 4.526      ;
; -4.276 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.248     ; 4.523      ;
; -4.275 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.248     ; 4.522      ;
; -4.275 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.248     ; 4.522      ;
; -4.274 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.248     ; 4.521      ;
; -4.274 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.248     ; 4.521      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.385      ; 0.810      ;
; 0.303 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.380      ; 0.870      ;
; 0.312 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.380      ; 0.879      ;
; 0.317 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.380      ; 0.884      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.478 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.385      ; 1.050      ;
; 0.516 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.086      ;
; 0.519 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.089      ;
; 0.527 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.097      ;
; 0.547 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.382      ; 1.116      ;
; 0.549 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.386      ; 1.122      ;
; 0.562 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.132      ;
; 0.573 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.145      ;
; 0.575 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.378      ; 1.140      ;
; 0.576 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.381      ; 1.144      ;
; 0.583 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.386      ; 1.156      ;
; 0.591 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.161      ;
; 0.594 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.164      ;
; 0.598 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.381      ; 1.166      ;
; 0.599 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.383      ; 1.169      ;
; 0.602 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.386      ; 1.175      ;
; 0.602 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.173      ;
; 0.612 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.184      ;
; 0.618 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.386      ; 1.191      ;
; 0.624 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.196      ;
; 0.645 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ; clk          ; clk         ; -0.500       ; 0.271      ; 0.593      ;
; 0.681 ; reg_EX_MEM:inst12|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                             ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg         ; clk          ; clk         ; 0.000        ; 0.378      ; 1.246      ;
; 0.718 ; nBit_reg:inst9|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.590      ;
; 0.719 ; reg_ID_EX:inst11|nBit_reg:reg_PC_jump|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                   ; reg_EX_MEM:inst12|nBit_reg:reg_PC_branch_offset|d_flipflop:\loop0:7:dff|d_latch:master|q_t                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.719 ; nBit_reg:inst13|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.719 ; nBit_reg:inst13|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.719 ; nBit_reg:inst9|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.719 ; nBit_reg:inst13|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.719 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.719 ; reg_EX_MEM:inst12|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                             ; reg_MEM_WB:inst15|d_flipflop:reg_REG_write_outp|d_latch:master|q_t                                                ; clk          ; clk         ; -0.500       ; 0.195      ; 0.591      ;
; 0.720 ; nBit_reg:inst9|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.195      ; 0.592      ;
; 0.720 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.195      ; 0.592      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 10.521 ; 10.477 ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 9.470  ; 9.391  ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 9.455  ; 9.371  ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 9.288  ; 9.214  ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 9.450  ; 9.376  ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 9.680  ; 9.597  ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 9.051  ; 8.971  ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 10.300 ; 10.218 ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 9.217  ; 9.128  ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 9.414  ; 9.314  ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 10.012 ; 9.924  ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 9.845  ; 9.737  ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 9.772  ; 9.669  ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 8.970  ; 8.884  ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 8.986  ; 8.907  ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 10.521 ; 10.477 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 8.761  ; 8.671  ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 9.681  ; 9.597  ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 9.771  ; 9.672  ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 9.595  ; 9.499  ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 9.640  ; 9.537  ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 10.284 ; 10.250 ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 9.659  ; 9.550  ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 9.447  ; 9.353  ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 8.999  ; 8.908  ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 9.568  ; 9.470  ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 9.627  ; 9.523  ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 9.678  ; 9.566  ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 9.221  ; 9.114  ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 9.267  ; 9.172  ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 9.482  ; 9.380  ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 9.898  ; 9.844  ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 9.529  ; 9.488  ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 12.040 ; 12.002 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 12.040 ; 11.996 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 11.934 ; 12.002 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 11.583 ; 11.565 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 11.975 ; 11.969 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 11.773 ; 11.698 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 11.392 ; 11.294 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 11.986 ; 11.941 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 11.929 ; 11.871 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 8.461  ; 8.371  ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 9.143  ; 9.063  ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 9.128  ; 9.043  ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 8.967  ; 8.893  ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 9.123  ; 9.048  ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 9.345  ; 9.260  ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 8.741  ; 8.660  ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 9.936  ; 9.855  ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 8.899  ; 8.810  ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 9.089  ; 8.989  ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 9.660  ; 9.571  ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 9.499  ; 9.392  ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 9.434  ; 9.330  ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 8.661  ; 8.575  ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 8.677  ; 8.598  ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 10.181 ; 10.137 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 8.461  ; 8.371  ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 9.345  ; 9.260  ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 9.432  ; 9.333  ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 9.262  ; 9.165  ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 9.306  ; 9.203  ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 9.954  ; 9.919  ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 9.324  ; 9.215  ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 9.120  ; 9.026  ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 8.691  ; 8.600  ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 9.237  ; 9.138  ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 9.288  ; 9.185  ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 9.344  ; 9.232  ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 8.905  ; 8.798  ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 8.949  ; 8.853  ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 9.153  ; 9.051  ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 9.549  ; 9.494  ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 9.196  ; 9.153  ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 6.610  ; 6.492  ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 7.236  ; 7.096  ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 7.027  ; 7.040  ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 6.944  ; 6.885  ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 7.473  ; 7.487  ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 6.610  ; 6.492  ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 7.043  ; 6.995  ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 6.698  ; 6.576  ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 7.629  ; 7.587  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_sel[0] ; output_sys[0] ; 10.487 ; 11.687 ; 12.250 ; 10.858 ;
; output_sel[0] ; output_sys[1] ; 11.000 ; 11.886 ; 12.306 ; 11.530 ;
; output_sel[0] ; output_sys[2] ; 10.068 ; 10.112 ; 10.664 ; 10.548 ;
; output_sel[0] ; output_sys[3] ; 10.525 ; 10.632 ; 11.148 ; 10.949 ;
; output_sel[0] ; output_sys[4] ; 10.142 ; 10.386 ; 10.957 ; 10.519 ;
; output_sel[0] ; output_sys[5] ; 9.535  ; 10.712 ; 11.281 ; 9.917  ;
; output_sel[0] ; output_sys[6] ; 10.031 ; 10.945 ; 11.503 ; 10.413 ;
; output_sel[0] ; output_sys[7] ; 8.988  ; 9.105  ; 9.682  ; 9.359  ;
; output_sel[1] ; output_sys[0] ; 8.305  ; 10.035 ; 10.210 ; 8.294  ;
; output_sel[1] ; output_sys[1] ; 8.603  ; 10.641 ; 10.667 ; 8.818  ;
; output_sel[1] ; output_sys[2] ; 9.079  ; 8.494  ; 8.679  ; 9.048  ;
; output_sel[1] ; output_sys[3] ; 9.083  ; 9.491  ; 9.646  ; 9.162  ;
; output_sel[1] ; output_sys[4] ; 8.002  ; 9.061  ; 9.263  ; 8.057  ;
; output_sel[1] ; output_sys[5] ; 8.119  ; 9.060  ; 9.241  ; 8.185  ;
; output_sel[1] ; output_sys[6] ; 9.204  ; 9.293  ; 9.463  ; 9.292  ;
; output_sel[1] ; output_sys[7] ; 8.060  ; 8.295  ; 8.518  ; 8.111  ;
; output_sel[2] ; output_sys[0] ; 10.018 ; 8.154  ; 8.307  ; 10.022 ;
; output_sel[2] ; output_sys[1] ; 10.074 ; 8.376  ; 8.368  ; 10.221 ;
; output_sel[2] ; output_sys[2] ; 8.432  ; 8.313  ; 8.524  ; 8.447  ;
; output_sel[2] ; output_sys[3] ; 8.916  ; 8.831  ; 8.973  ; 8.967  ;
; output_sel[2] ; output_sys[4] ; 8.725  ; 8.401  ; 8.590  ; 8.721  ;
; output_sel[2] ; output_sys[5] ; 9.049  ; 7.799  ; 7.983  ; 9.047  ;
; output_sel[2] ; output_sys[6] ; 9.271  ; 8.294  ; 8.488  ; 9.280  ;
; output_sel[2] ; output_sys[7] ; 7.450  ; 7.240  ; 7.445  ; 7.440  ;
+---------------+---------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_sel[0] ; output_sys[0] ; 8.960 ; 8.830 ; 9.456 ; 9.254 ;
; output_sel[0] ; output_sys[1] ; 8.657 ; 8.772 ; 9.245 ; 9.034 ;
; output_sel[0] ; output_sys[2] ; 8.323 ; 9.459 ; 9.964 ; 8.626 ;
; output_sel[0] ; output_sys[3] ; 8.681 ; 8.612 ; 9.080 ; 9.082 ;
; output_sel[0] ; output_sys[4] ; 8.436 ; 8.395 ; 8.910 ; 8.753 ;
; output_sel[0] ; output_sys[5] ; 8.383 ; 8.517 ; 9.020 ; 8.695 ;
; output_sel[0] ; output_sys[6] ; 8.604 ; 9.202 ; 9.696 ; 8.915 ;
; output_sel[0] ; output_sys[7] ; 8.511 ; 8.359 ; 8.869 ; 8.841 ;
; output_sel[1] ; output_sys[0] ; 7.362 ; 7.198 ; 7.432 ; 7.325 ;
; output_sel[1] ; output_sys[1] ; 7.155 ; 7.144 ; 7.224 ; 7.270 ;
; output_sel[1] ; output_sys[2] ; 7.845 ; 7.759 ; 8.000 ; 7.936 ;
; output_sel[1] ; output_sys[3] ; 8.074 ; 8.215 ; 8.387 ; 8.080 ;
; output_sel[1] ; output_sys[4] ; 7.509 ; 8.020 ; 8.276 ; 7.465 ;
; output_sel[1] ; output_sys[5] ; 7.617 ; 7.828 ; 8.060 ; 7.587 ;
; output_sel[1] ; output_sys[6] ; 8.588 ; 8.048 ; 8.274 ; 8.629 ;
; output_sel[1] ; output_sys[7] ; 7.452 ; 7.211 ; 7.403 ; 7.490 ;
; output_sel[2] ; output_sys[0] ; 7.098 ; 6.957 ; 7.190 ; 7.040 ;
; output_sel[2] ; output_sys[1] ; 6.889 ; 6.901 ; 6.981 ; 6.984 ;
; output_sel[2] ; output_sys[2] ; 6.829 ; 7.512 ; 7.700 ; 6.810 ;
; output_sel[2] ; output_sys[3] ; 7.040 ; 7.007 ; 7.152 ; 7.110 ;
; output_sel[2] ; output_sys[4] ; 6.910 ; 6.753 ; 6.983 ; 6.938 ;
; output_sel[2] ; output_sys[5] ; 6.889 ; 6.875 ; 7.091 ; 6.879 ;
; output_sel[2] ; output_sys[6] ; 7.110 ; 7.424 ; 7.628 ; 7.099 ;
; output_sel[2] ; output_sys[7] ; 6.822 ; 6.839 ; 7.059 ; 6.848 ;
+---------------+---------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 98.31 MHz ; 98.31 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.586 ; -528.415          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.241 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -341.696                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.586 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.854      ;
; -4.508 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.777      ;
; -4.472 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.741      ;
; -4.409 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.677      ;
; -4.404 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.678      ;
; -4.402 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.676      ;
; -4.390 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.658      ;
; -4.390 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.658      ;
; -4.376 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.647      ;
; -4.375 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.643      ;
; -4.369 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.637      ;
; -4.368 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.641      ;
; -4.365 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.639      ;
; -4.363 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.637      ;
; -4.362 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.636      ;
; -4.359 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.633      ;
; -4.342 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.610      ;
; -4.341 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.609      ;
; -4.341 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.609      ;
; -4.340 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.608      ;
; -4.339 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.607      ;
; -4.335 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.604      ;
; -4.330 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.603      ;
; -4.323 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.596      ;
; -4.320 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.588      ;
; -4.320 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.588      ;
; -4.316 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.584      ;
; -4.310 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.579      ;
; -4.309 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.577      ;
; -4.306 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.574      ;
; -4.305 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.573      ;
; -4.296 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.569      ;
; -4.290 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.559      ;
; -4.290 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.559      ;
; -4.287 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.555      ;
; -4.284 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.557      ;
; -4.283 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.556      ;
; -4.275 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.544      ;
; -4.271 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.223     ; 4.543      ;
; -4.266 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.862      ;
; -4.265 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.533      ;
; -4.250 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.519      ;
; -4.249 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.845      ;
; -4.242 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.838      ;
; -4.241 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.837      ;
; -4.231 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.499      ;
; -4.221 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.817      ;
; -4.221 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.490      ;
; -4.221 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.490      ;
; -4.219 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.815      ;
; -4.216 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.484      ;
; -4.211 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.225     ; 4.481      ;
; -4.208 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.225     ; 4.478      ;
; -4.198 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.227     ; 4.466      ;
; -4.186 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.782      ;
; -4.186 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.782      ;
; -4.179 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.225     ; 4.449      ;
; -4.165 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.436      ;
; -4.159 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.428      ;
; -4.092 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.226     ; 4.361      ;
; -4.089 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.361      ;
; -4.078 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.223     ; 4.350      ;
; -4.058 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.227     ; 4.326      ;
; -4.052 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.648      ;
; -4.047 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.226     ; 4.316      ;
; -4.037 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.227     ; 4.305      ;
; -4.028 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.227     ; 4.296      ;
; -4.019 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.226     ; 4.288      ;
; -4.013 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.609      ;
; -3.976 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.248      ;
; -3.972 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.221     ; 4.246      ;
; -3.966 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.227     ; 4.234      ;
; -3.964 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.560      ;
; -3.962 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.234      ;
; -3.962 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.218     ; 4.239      ;
; -3.961 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.232      ;
; -3.958 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.225     ; 4.228      ;
; -3.957 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.229      ;
; -3.956 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.225     ; 4.226      ;
; -3.935 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.101      ; 4.531      ;
; -3.887 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.226     ; 4.156      ;
; -3.868 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.226     ; 4.137      ;
; -3.817 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.221     ; 4.091      ;
; -3.814 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.222     ; 4.087      ;
; -3.792 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.063      ;
; -3.789 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.060      ;
; -3.788 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.060      ;
; -3.788 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.059      ;
; -3.788 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.059      ;
; -3.788 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.059      ;
; -3.788 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.221     ; 4.062      ;
; -3.787 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.059      ;
; -3.787 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.059      ;
; -3.786 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.057      ;
; -3.785 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.224     ; 4.056      ;
; -3.774 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; -0.221     ; 4.048      ;
; -3.764 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.219     ; 4.040      ;
; -3.764 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.036      ;
; -3.763 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.219     ; 4.039      ;
; -3.763 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; -0.223     ; 4.035      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.241 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.344      ; 0.754      ;
; 0.295 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.339      ; 0.803      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.071      ; 0.511      ;
; 0.304 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.339      ; 0.812      ;
; 0.307 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.339      ; 0.815      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.467 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.344      ; 0.980      ;
; 0.495 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.340      ; 1.004      ;
; 0.498 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.340      ; 1.007      ;
; 0.504 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.340      ; 1.013      ;
; 0.518 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.342      ; 1.029      ;
; 0.527 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.343      ; 1.039      ;
; 0.533 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.343      ; 1.045      ;
; 0.544 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.337      ; 1.050      ;
; 0.547 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.339      ; 1.055      ;
; 0.549 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.347      ; 1.065      ;
; 0.551 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.343      ; 1.063      ;
; 0.563 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.342      ; 1.074      ;
; 0.563 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.343      ; 1.075      ;
; 0.565 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.343      ; 1.077      ;
; 0.569 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.343      ; 1.081      ;
; 0.569 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.343      ; 1.081      ;
; 0.574 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.342      ; 1.085      ;
; 0.582 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.343      ; 1.094      ;
; 0.583 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.344      ; 1.096      ;
; 0.593 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.343      ; 1.105      ;
; 0.615 ; reg_EX_MEM:inst12|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                             ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg         ; clk          ; clk         ; 0.000        ; 0.335      ; 1.119      ;
; 0.633 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ; clk          ; clk         ; -0.500       ; 0.240      ; 0.537      ;
; 0.694 ; nBit_reg:inst13|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.177      ; 0.535      ;
; 0.695 ; nBit_reg:inst13|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.176      ; 0.535      ;
; 0.695 ; nBit_reg:inst9|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.177      ; 0.536      ;
; 0.695 ; nBit_reg:inst9|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.177      ; 0.536      ;
; 0.695 ; nBit_reg:inst13|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.176      ; 0.535      ;
; 0.695 ; nBit_reg:inst9|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.176      ; 0.535      ;
; 0.696 ; reg_ID_EX:inst11|nBit_reg:reg_PC_jump|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                   ; reg_EX_MEM:inst12|nBit_reg:reg_PC_branch_offset|d_flipflop:\loop0:7:dff|d_latch:master|q_t                        ; clk          ; clk         ; -0.500       ; 0.176      ; 0.536      ;
; 0.696 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.176      ; 0.536      ;
; 0.696 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.176      ; 0.536      ;
; 0.696 ; nBit_reg:inst9|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.176      ; 0.536      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 9.431  ; 9.331  ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 8.525  ; 8.395  ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 8.503  ; 8.374  ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 8.345  ; 8.240  ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 8.509  ; 8.382  ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 8.732  ; 8.578  ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 8.130  ; 8.022  ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 9.287  ; 9.133  ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 8.279  ; 8.158  ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 8.477  ; 8.323  ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 8.984  ; 8.876  ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 8.840  ; 8.718  ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 8.791  ; 8.644  ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 8.057  ; 7.938  ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 8.072  ; 7.961  ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 9.431  ; 9.331  ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 7.857  ; 7.749  ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 8.716  ; 8.578  ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 8.788  ; 8.653  ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 8.643  ; 8.486  ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 8.683  ; 8.523  ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 9.190  ; 9.138  ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 8.692  ; 8.536  ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 8.489  ; 8.358  ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 8.087  ; 7.962  ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 8.608  ; 8.473  ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 8.633  ; 8.519  ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 8.714  ; 8.560  ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 8.284  ; 8.146  ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 8.328  ; 8.198  ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 8.530  ; 8.389  ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 8.892  ; 8.800  ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 8.544  ; 8.483  ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 10.894 ; 10.726 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 10.894 ; 10.724 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 10.770 ; 10.726 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 10.441 ; 10.323 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 10.813 ; 10.674 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 10.601 ; 10.445 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 10.292 ; 10.091 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 10.818 ; 10.669 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 10.752 ; 10.601 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 7.577 ; 7.469 ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 8.220 ; 8.091 ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 8.198 ; 8.069 ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 8.047 ; 7.942 ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 8.204 ; 8.078 ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 8.419 ; 8.266 ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 7.841 ; 7.733 ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 8.951 ; 8.799 ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 7.983 ; 7.862 ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 8.173 ; 8.021 ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 8.656 ; 8.550 ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 8.518 ; 8.398 ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 8.476 ; 8.330 ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 7.769 ; 7.650 ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 7.784 ; 7.673 ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 9.113 ; 9.016 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 7.577 ; 7.469 ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 8.402 ; 8.265 ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 8.472 ; 8.338 ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 8.332 ; 8.177 ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 8.371 ; 8.213 ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 8.882 ; 8.831 ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 8.380 ; 8.226 ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 8.184 ; 8.054 ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 7.799 ; 7.675 ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 8.299 ; 8.166 ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 8.318 ; 8.205 ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 8.402 ; 8.249 ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 7.989 ; 7.852 ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 8.030 ; 7.902 ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 8.224 ; 8.084 ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 8.567 ; 8.476 ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 8.233 ; 8.172 ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 5.918 ; 5.786 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 6.530 ; 6.317 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 6.315 ; 6.261 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 6.252 ; 6.130 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 6.732 ; 6.661 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 5.918 ; 5.786 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 6.345 ; 6.231 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 6.017 ; 5.859 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 6.869 ; 6.756 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+---------------+---------------+-------+--------+--------+--------+
; Input Port    ; Output Port   ; RR    ; RF     ; FR     ; FF     ;
+---------------+---------------+-------+--------+--------+--------+
; output_sel[0] ; output_sys[0] ; 9.392 ; 10.427 ; 10.909 ; 9.615  ;
; output_sel[0] ; output_sys[1] ; 9.837 ; 10.582 ; 10.959 ; 10.193 ;
; output_sel[0] ; output_sys[2] ; 9.004 ; 8.986  ; 9.451  ; 9.282  ;
; output_sel[0] ; output_sys[3] ; 9.408 ; 9.448  ; 9.916  ; 9.667  ;
; output_sel[0] ; output_sys[4] ; 9.053 ; 9.242  ; 9.724  ; 9.297  ;
; output_sel[0] ; output_sys[5] ; 8.512 ; 9.550  ; 10.006 ; 8.751  ;
; output_sel[0] ; output_sys[6] ; 8.968 ; 9.757  ; 10.204 ; 9.183  ;
; output_sel[0] ; output_sys[7] ; 8.001 ; 8.070  ; 8.572  ; 8.222  ;
; output_sel[1] ; output_sys[0] ; 7.502 ; 9.041  ; 9.264  ; 7.464  ;
; output_sel[1] ; output_sys[1] ; 7.778 ; 9.532  ; 9.687  ; 7.916  ;
; output_sel[1] ; output_sys[2] ; 8.184 ; 7.623  ; 7.874  ; 8.176  ;
; output_sel[1] ; output_sys[3] ; 8.210 ; 8.512  ; 8.756  ; 8.222  ;
; output_sel[1] ; output_sys[4] ; 7.196 ; 8.142  ; 8.401  ; 7.255  ;
; output_sel[1] ; output_sys[5] ; 7.329 ; 8.164  ; 8.361  ; 7.371  ;
; output_sel[1] ; output_sys[6] ; 8.316 ; 8.371  ; 8.559  ; 8.363  ;
; output_sel[1] ; output_sys[7] ; 7.267 ; 7.438  ; 7.716  ; 7.299  ;
; output_sel[2] ; output_sys[0] ; 9.035 ; 7.282  ; 7.573  ; 9.066  ;
; output_sel[2] ; output_sys[1] ; 9.085 ; 7.470  ; 7.610  ; 9.221  ;
; output_sel[2] ; output_sys[2] ; 7.577 ; 7.460  ; 7.726  ; 7.625  ;
; output_sel[2] ; output_sys[3] ; 8.042 ; 7.914  ; 8.139  ; 8.087  ;
; output_sel[2] ; output_sys[4] ; 7.850 ; 7.544  ; 7.784  ; 7.881  ;
; output_sel[2] ; output_sys[5] ; 8.132 ; 6.998  ; 7.243  ; 8.189  ;
; output_sel[2] ; output_sys[6] ; 8.330 ; 7.433  ; 7.710  ; 8.396  ;
; output_sel[2] ; output_sys[7] ; 6.698 ; 6.472  ; 6.743  ; 6.709  ;
+---------------+---------------+-------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_sel[0] ; output_sys[0] ; 7.993 ; 7.817 ; 8.409 ; 8.172 ;
; output_sel[0] ; output_sys[1] ; 7.711 ; 7.759 ; 8.192 ; 7.967 ;
; output_sel[0] ; output_sys[2] ; 7.398 ; 8.377 ; 8.842 ; 7.612 ;
; output_sel[0] ; output_sys[3] ; 7.746 ; 7.606 ; 8.051 ; 7.992 ;
; output_sel[0] ; output_sys[4] ; 7.505 ; 7.434 ; 7.867 ; 7.696 ;
; output_sel[0] ; output_sys[5] ; 7.453 ; 7.543 ; 7.994 ; 7.679 ;
; output_sel[0] ; output_sys[6] ; 7.655 ; 8.144 ; 8.621 ; 7.875 ;
; output_sel[0] ; output_sys[7] ; 7.582 ; 7.395 ; 7.844 ; 7.771 ;
; output_sel[1] ; output_sys[0] ; 6.665 ; 6.423 ; 6.769 ; 6.581 ;
; output_sel[1] ; output_sys[1] ; 6.452 ; 6.369 ; 6.556 ; 6.527 ;
; output_sel[1] ; output_sys[2] ; 7.077 ; 6.961 ; 7.250 ; 7.122 ;
; output_sel[1] ; output_sys[3] ; 7.278 ; 7.357 ; 7.601 ; 7.284 ;
; output_sel[1] ; output_sys[4] ; 6.751 ; 7.190 ; 7.476 ; 6.738 ;
; output_sel[1] ; output_sys[5] ; 6.877 ; 7.028 ; 7.305 ; 6.846 ;
; output_sel[1] ; output_sys[6] ; 7.768 ; 7.224 ; 7.507 ; 7.767 ;
; output_sel[1] ; output_sys[7] ; 6.721 ; 6.465 ; 6.709 ; 6.744 ;
; output_sel[2] ; output_sys[0] ; 6.432 ; 6.213 ; 6.551 ; 6.326 ;
; output_sel[2] ; output_sys[1] ; 6.217 ; 6.157 ; 6.336 ; 6.270 ;
; output_sel[2] ; output_sys[2] ; 6.141 ; 6.736 ; 6.983 ; 6.148 ;
; output_sel[2] ; output_sys[3] ; 6.356 ; 6.245 ; 6.495 ; 6.378 ;
; output_sel[2] ; output_sys[4] ; 6.215 ; 6.044 ; 6.320 ; 6.243 ;
; output_sel[2] ; output_sys[5] ; 6.196 ; 6.152 ; 6.446 ; 6.215 ;
; output_sel[2] ; output_sys[6] ; 6.398 ; 6.657 ; 6.923 ; 6.411 ;
; output_sel[2] ; output_sys[7] ; 6.150 ; 6.115 ; 6.395 ; 6.158 ;
+---------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.238 ; -270.207          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.105 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -354.499                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.238 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.134      ; 2.859      ;
; -2.177 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.799      ;
; -2.153 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.775      ;
; -2.116 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.738      ;
; -2.101 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.723      ;
; -2.100 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.722      ;
; -2.098 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.720      ;
; -2.098 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.725      ;
; -2.096 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.723      ;
; -2.088 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.715      ;
; -2.086 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.713      ;
; -2.081 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.134      ; 2.702      ;
; -2.070 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.697      ;
; -2.069 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.696      ;
; -2.067 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.689      ;
; -2.066 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.688      ;
; -2.066 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.688      ;
; -2.066 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.688      ;
; -2.065 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.687      ;
; -2.062 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.687      ;
; -2.053 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.680      ;
; -2.052 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.679      ;
; -2.050 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.141      ; 2.678      ;
; -2.044 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.134      ; 2.665      ;
; -2.044 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.134      ; 2.665      ;
; -2.038 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.138      ; 2.663      ;
; -2.033 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.656      ;
; -2.029 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.656      ;
; -2.028 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.650      ;
; -2.027 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.134      ; 2.648      ;
; -2.026 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.648      ;
; -2.025 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.647      ;
; -2.014 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.134      ; 2.635      ;
; -2.012 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.634      ;
; -2.011 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.851      ;
; -2.011 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.633      ;
; -2.010 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.633      ;
; -2.002 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.133      ; 2.622      ;
; -2.002 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.629      ;
; -2.001 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.624      ;
; -2.001 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.624      ;
; -2.001 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.628      ;
; -1.997 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.837      ;
; -1.995 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.835      ;
; -1.984 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.824      ;
; -1.983 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.823      ;
; -1.981 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.133      ; 2.601      ;
; -1.980 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.603      ;
; -1.979 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.819      ;
; -1.977 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.133      ; 2.597      ;
; -1.970 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.593      ;
; -1.967 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.590      ;
; -1.965 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.588      ;
; -1.958 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.580      ;
; -1.957 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.579      ;
; -1.957 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.133      ; 2.577      ;
; -1.938 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.778      ;
; -1.938 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.778      ;
; -1.937 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.560      ;
; -1.929 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.137      ; 2.553      ;
; -1.904 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.138      ; 2.529      ;
; -1.893 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.133      ; 2.513      ;
; -1.891 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.136      ; 2.514      ;
; -1.877 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.500      ;
; -1.874 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.134      ; 2.495      ;
; -1.864 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.135      ; 2.486      ;
; -1.862 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.702      ;
; -1.856 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.696      ;
; -1.856 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.134      ; 2.477      ;
; -1.851 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.140      ; 2.478      ;
; -1.849 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.474      ;
; -1.845 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.470      ;
; -1.843 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.137      ; 2.467      ;
; -1.842 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.465      ;
; -1.842 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:6:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.133      ; 2.462      ;
; -1.837 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.143      ; 2.467      ;
; -1.816 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.439      ;
; -1.813 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.436      ;
; -1.803 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.643      ;
; -1.785 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.353      ; 2.625      ;
; -1.778 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.136      ; 2.401      ;
; -1.767 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.135      ; 2.389      ;
; -1.749 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.374      ;
; -1.742 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.364      ;
; -1.740 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.365      ;
; -1.740 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.365      ;
; -1.740 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.138      ; 2.365      ;
; -1.739 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.361      ;
; -1.738 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.360      ;
; -1.738 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.135      ; 2.360      ;
; -1.738 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.361      ;
; -1.736 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.359      ;
; -1.735 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.136      ; 2.358      ;
; -1.726 ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data1|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                ; clk          ; clk         ; 0.500        ; 0.140      ; 2.353      ;
; -1.721 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.137      ; 2.345      ;
; -1.720 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.137      ; 2.344      ;
; -1.712 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.142      ; 2.341      ;
; -1.712 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.137      ; 2.336      ;
; -1.711 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.142      ; 2.340      ;
; -1.711 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_we_reg   ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.500        ; 0.142      ; 2.340      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.105 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.434      ;
; 0.151 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.475      ;
; 0.156 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.480      ;
; 0.160 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.220      ; 0.484      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:7:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.244 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.573      ;
; 0.264 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.589      ;
; 0.266 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.591      ;
; 0.266 ; reg_EX_MEM:inst12|nBit_reg:reg_ALU_result|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                               ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.591      ;
; 0.285 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.611      ;
; 0.291 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.218      ; 0.613      ;
; 0.292 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.222      ; 0.618      ;
; 0.294 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.620      ;
; 0.296 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.226      ; 0.626      ;
; 0.305 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.217      ; 0.626      ;
; 0.308 ; reg_ID_EX:inst11|nBit_reg:reg_REG_data2|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                 ; lpm_ram_dq:DMEM|altram:sram|altsyncram:ram_block|altsyncram_rc91:auto_generated|ram_block1a0~porta_datain_reg0    ; clk          ; clk         ; 0.000        ; 0.221      ; 0.633      ;
; 0.309 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.635      ;
; 0.311 ; nBit_reg:inst13|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.313      ;
; 0.311 ; nBit_reg:inst9|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:4:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.313      ;
; 0.311 ; nBit_reg:inst13|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.313      ;
; 0.311 ; nBit_reg:inst9|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:1:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.397      ; 0.312      ;
; 0.312 ; reg_ID_EX:inst11|nBit_reg:reg_PC_jump|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                   ; reg_EX_MEM:inst12|nBit_reg:reg_PC_branch_offset|d_flipflop:\loop0:7:dff|d_latch:master|q_t                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.314      ;
; 0.312 ; nBit_reg:inst13|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.397      ; 0.313      ;
; 0.312 ; nBit_reg:inst9|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.314      ;
; 0.312 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.397      ; 0.313      ;
; 0.312 ; nBit_reg:inst9|d_flipflop:\loop0:2:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:2:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.397      ; 0.313      ;
; 0.312 ; reg_ID_EX:inst11|nBit_reg:reg_PC_jump|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                   ; reg_EX_MEM:inst12|nBit_reg:reg_PC_branch_offset|d_flipflop:\loop0:5:dff|d_latch:master|q_t                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.314      ;
; 0.313 ; nBit_reg:inst9|d_flipflop:\loop0:7:dff|d_latch:slave|q_t                                                          ; nBit_reg:inst13|d_flipflop:\loop0:7:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.397      ; 0.314      ;
; 0.313 ; reg_ID_EX:inst11|nBit_reg:reg_PC_jump|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                                   ; reg_EX_MEM:inst12|nBit_reg:reg_PC_branch_offset|d_flipflop:\loop0:6:dff|d_latch:master|q_t                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.315      ;
; 0.313 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:5:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:5:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.397      ; 0.314      ;
; 0.313 ; reg_MEM_WB:inst15|nBit_reg:reg_PC_next|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                                  ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:0:dff|d_latch:master|q_t                                           ; clk          ; clk         ; -0.500       ; 0.397      ; 0.314      ;
; 0.313 ; reg_ID_EX:inst11|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                              ; reg_EX_MEM:inst12|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:2:dff|d_latch:master|q_t                            ; clk          ; clk         ; -0.500       ; 0.398      ; 0.315      ;
; 0.313 ; reg_EX_MEM:inst12|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:0:dff|d_latch:slave|q_t                             ; reg_MEM_WB:inst15|d_flipflop:reg_REG_write_outp|d_latch:master|q_t                                                ; clk          ; clk         ; -0.500       ; 0.397      ; 0.314      ;
; 0.313 ; reg_ID_EX:inst11|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:6:dff|d_latch:slave|q_t                              ; reg_EX_MEM:inst12|nBit_reg:reg_ctrl_signals|d_flipflop:\loop0:0:dff|d_latch:master|q_t                            ; clk          ; clk         ; -0.500       ; 0.397      ; 0.314      ;
; 0.314 ; PC_reg:inst1|nBit_reg:PC_reg|d_flipflop:\loop0:1:dff|d_latch:slave|q_t                                            ; lpm_rom:IMEM|altrom:srom|altsyncram:rom_block|altsyncram_lrv:auto_generated|ram_block1a0~porta_address_reg0       ; clk          ; clk         ; 0.000        ; 0.221      ; 0.639      ;
; 0.314 ; reg_ID_EX:inst11|nBit_reg:reg_PC_jump|d_flipflop:\loop0:4:dff|d_latch:slave|q_t                                   ; reg_EX_MEM:inst12|nBit_reg:reg_PC_branch_offset|d_flipflop:\loop0:4:dff|d_latch:master|q_t                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.316      ;
; 0.314 ; nBit_reg:inst13|d_flipflop:\loop0:3:dff|d_latch:slave|q_t                                                         ; nBit_reg:inst14|d_flipflop:\loop0:3:dff|d_latch:master|q_t                                                        ; clk          ; clk         ; -0.500       ; 0.398      ; 0.316      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:0:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:1:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:2:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:3:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:4:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:1:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:2:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:3:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:4:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:5:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:6:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:5:reg|d_flipflop_en:\loop0:7:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:master|q_t ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:0:dff|d_latch:slave|q_t  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ID_CTRL_REG:inst6|reg_block_r2w1:registers|nBit_reg_en:\loop0:6:reg|d_flipflop_en:\loop0:1:dff|d_latch:master|q_t ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 5.987 ; 6.082 ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 5.274 ; 5.358 ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 5.247 ; 5.329 ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 5.165 ; 5.244 ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 5.262 ; 5.345 ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 5.389 ; 5.487 ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 5.040 ; 5.099 ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 5.793 ; 5.868 ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 5.118 ; 5.178 ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 5.221 ; 5.294 ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 5.571 ; 5.669 ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 5.484 ; 5.556 ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 5.427 ; 5.512 ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 4.971 ; 5.020 ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 4.987 ; 5.041 ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 5.987 ; 6.082 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 4.855 ; 4.887 ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 5.371 ; 5.469 ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 5.432 ; 5.529 ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 5.312 ; 5.400 ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 5.342 ; 5.428 ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 5.874 ; 5.953 ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 5.351 ; 5.436 ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 5.243 ; 5.313 ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 4.997 ; 5.046 ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 5.333 ; 5.406 ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 5.338 ; 5.405 ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 5.396 ; 5.468 ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 5.121 ; 5.175 ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 5.144 ; 5.205 ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 5.266 ; 5.342 ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 5.495 ; 5.613 ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 5.307 ; 5.387 ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 6.691 ; 6.910 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 6.664 ; 6.889 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 6.691 ; 6.910 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 6.389 ; 6.580 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 6.673 ; 6.853 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 6.498 ; 6.660 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 6.280 ; 6.442 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 6.612 ; 6.838 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 6.585 ; 6.764 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 4.642 ; 4.672 ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 5.046 ; 5.126 ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 5.019 ; 5.097 ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 4.941 ; 5.015 ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 5.033 ; 5.113 ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 5.156 ; 5.250 ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 4.821 ; 4.877 ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 5.545 ; 5.615 ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 4.895 ; 4.952 ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 4.994 ; 5.064 ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 5.329 ; 5.422 ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 5.245 ; 5.314 ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 5.193 ; 5.274 ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 4.753 ; 4.801 ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 4.769 ; 4.821 ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 5.752 ; 5.843 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 4.642 ; 4.672 ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 5.137 ; 5.232 ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 5.197 ; 5.290 ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 5.081 ; 5.164 ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 5.110 ; 5.193 ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 5.644 ; 5.719 ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 5.119 ; 5.200 ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 5.014 ; 5.081 ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 4.780 ; 4.826 ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 5.102 ; 5.172 ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 5.104 ; 5.167 ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 5.163 ; 5.232 ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 4.900 ; 4.951 ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 4.921 ; 4.979 ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 5.037 ; 5.110 ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 5.255 ; 5.367 ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 5.075 ; 5.150 ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 3.859 ; 3.893 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 4.178 ; 4.256 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 4.156 ; 4.223 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 4.010 ; 4.112 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 4.385 ; 4.494 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 3.859 ; 3.893 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 4.082 ; 4.191 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 3.899 ; 3.952 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 4.406 ; 4.536 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_sel[0] ; output_sys[0] ; 6.048 ; 6.828 ; 7.432 ; 6.700 ;
; output_sel[0] ; output_sys[1] ; 6.406 ; 6.962 ; 7.521 ; 7.085 ;
; output_sel[0] ; output_sys[2] ; 5.834 ; 5.925 ; 6.499 ; 6.571 ;
; output_sel[0] ; output_sys[3] ; 6.137 ; 6.239 ; 6.831 ; 6.759 ;
; output_sel[0] ; output_sys[4] ; 5.866 ; 6.086 ; 6.679 ; 6.505 ;
; output_sel[0] ; output_sys[5] ; 5.514 ; 6.232 ; 6.884 ; 6.142 ;
; output_sel[0] ; output_sys[6] ; 5.785 ; 6.372 ; 7.000 ; 6.466 ;
; output_sel[0] ; output_sys[7] ; 5.208 ; 5.355 ; 5.958 ; 5.841 ;
; output_sel[1] ; output_sys[0] ; 4.937 ; 5.961 ; 6.179 ; 5.217 ;
; output_sel[1] ; output_sys[1] ; 5.101 ; 6.346 ; 6.459 ; 5.517 ;
; output_sel[1] ; output_sys[2] ; 5.350 ; 5.063 ; 5.264 ; 5.609 ;
; output_sel[1] ; output_sys[3] ; 5.354 ; 5.675 ; 5.886 ; 5.672 ;
; output_sel[1] ; output_sys[4] ; 4.709 ; 5.421 ; 5.615 ; 5.024 ;
; output_sel[1] ; output_sys[5] ; 4.764 ; 5.365 ; 5.631 ; 5.100 ;
; output_sel[1] ; output_sys[6] ; 5.381 ; 5.505 ; 5.747 ; 5.753 ;
; output_sel[1] ; output_sys[7] ; 4.744 ; 4.983 ; 5.211 ; 5.060 ;
; output_sel[2] ; output_sys[0] ; 5.853 ; 4.922 ; 5.037 ; 6.131 ;
; output_sel[2] ; output_sys[1] ; 5.942 ; 5.052 ; 5.145 ; 6.265 ;
; output_sel[2] ; output_sys[2] ; 4.920 ; 4.991 ; 5.200 ; 5.192 ;
; output_sel[2] ; output_sys[3] ; 5.252 ; 5.267 ; 5.496 ; 5.542 ;
; output_sel[2] ; output_sys[4] ; 5.100 ; 5.013 ; 5.225 ; 5.389 ;
; output_sel[2] ; output_sys[5] ; 5.305 ; 4.650 ; 4.873 ; 5.535 ;
; output_sel[2] ; output_sys[6] ; 5.421 ; 4.976 ; 5.151 ; 5.675 ;
; output_sel[2] ; output_sys[7] ; 4.379 ; 4.351 ; 4.574 ; 4.658 ;
+---------------+---------------+-------+-------+-------+-------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_sel[0] ; output_sys[0] ; 5.164 ; 5.232 ; 5.784 ; 5.782 ;
; output_sel[0] ; output_sys[1] ; 5.129 ; 5.197 ; 5.759 ; 5.670 ;
; output_sel[0] ; output_sys[2] ; 4.842 ; 5.591 ; 6.072 ; 5.394 ;
; output_sel[0] ; output_sys[3] ; 5.055 ; 5.095 ; 5.614 ; 5.657 ;
; output_sel[0] ; output_sys[4] ; 4.876 ; 4.964 ; 5.468 ; 5.485 ;
; output_sel[0] ; output_sys[5] ; 4.886 ; 5.038 ; 5.520 ; 5.444 ;
; output_sel[0] ; output_sys[6] ; 5.003 ; 5.450 ; 5.893 ; 5.576 ;
; output_sel[0] ; output_sys[7] ; 4.930 ; 4.942 ; 5.450 ; 5.538 ;
; output_sel[1] ; output_sys[0] ; 4.284 ; 4.351 ; 4.533 ; 4.627 ;
; output_sel[1] ; output_sys[1] ; 4.262 ; 4.319 ; 4.512 ; 4.596 ;
; output_sel[1] ; output_sys[2] ; 4.566 ; 4.666 ; 4.903 ; 4.981 ;
; output_sel[1] ; output_sys[3] ; 4.813 ; 4.929 ; 5.163 ; 5.029 ;
; output_sel[1] ; output_sys[4] ; 4.424 ; 4.812 ; 5.068 ; 4.674 ;
; output_sel[1] ; output_sys[5] ; 4.475 ; 4.716 ; 4.947 ; 4.748 ;
; output_sel[1] ; output_sys[6] ; 5.022 ; 4.838 ; 5.028 ; 5.373 ;
; output_sel[1] ; output_sys[7] ; 4.391 ; 4.341 ; 4.566 ; 4.702 ;
; output_sel[2] ; output_sys[0] ; 4.136 ; 4.222 ; 4.389 ; 4.468 ;
; output_sel[2] ; output_sys[1] ; 4.113 ; 4.189 ; 4.366 ; 4.435 ;
; output_sel[2] ; output_sys[2] ; 4.039 ; 4.467 ; 4.698 ; 4.274 ;
; output_sel[2] ; output_sys[3] ; 4.164 ; 4.231 ; 4.426 ; 4.486 ;
; output_sel[2] ; output_sys[4] ; 4.048 ; 4.066 ; 4.296 ; 4.382 ;
; output_sel[2] ; output_sys[5] ; 4.083 ; 4.140 ; 4.347 ; 4.324 ;
; output_sel[2] ; output_sys[6] ; 4.200 ; 4.446 ; 4.653 ; 4.456 ;
; output_sel[2] ; output_sys[7] ; 4.002 ; 4.116 ; 4.348 ; 4.332 ;
+---------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.163   ; 0.105 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.163   ; 0.105 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -608.132 ; 0.0   ; 0.0      ; 0.0     ; -354.499            ;
;  clk             ; -608.132 ; 0.000 ; N/A      ; N/A     ; -354.499            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 10.521 ; 10.477 ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 9.470  ; 9.391  ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 9.455  ; 9.371  ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 9.288  ; 9.214  ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 9.450  ; 9.376  ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 9.680  ; 9.597  ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 9.051  ; 8.971  ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 10.300 ; 10.218 ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 9.217  ; 9.128  ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 9.414  ; 9.314  ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 10.012 ; 9.924  ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 9.845  ; 9.737  ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 9.772  ; 9.669  ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 8.970  ; 8.884  ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 8.986  ; 8.907  ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 10.521 ; 10.477 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 8.761  ; 8.671  ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 9.681  ; 9.597  ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 9.771  ; 9.672  ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 9.595  ; 9.499  ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 9.640  ; 9.537  ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 10.284 ; 10.250 ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 9.659  ; 9.550  ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 9.447  ; 9.353  ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 8.999  ; 8.908  ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 9.568  ; 9.470  ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 9.627  ; 9.523  ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 9.678  ; 9.566  ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 9.221  ; 9.114  ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 9.267  ; 9.172  ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 9.482  ; 9.380  ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 9.898  ; 9.844  ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 9.529  ; 9.488  ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 12.040 ; 12.002 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 12.040 ; 11.996 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 11.934 ; 12.002 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 11.583 ; 11.565 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 11.975 ; 11.969 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 11.773 ; 11.698 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 11.392 ; 11.294 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 11.986 ; 11.941 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 11.929 ; 11.871 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; IMEM_out[*]    ; clk        ; 4.642 ; 4.672 ; Rise       ; clk             ;
;  IMEM_out[0]   ; clk        ; 5.046 ; 5.126 ; Rise       ; clk             ;
;  IMEM_out[1]   ; clk        ; 5.019 ; 5.097 ; Rise       ; clk             ;
;  IMEM_out[2]   ; clk        ; 4.941 ; 5.015 ; Rise       ; clk             ;
;  IMEM_out[3]   ; clk        ; 5.033 ; 5.113 ; Rise       ; clk             ;
;  IMEM_out[4]   ; clk        ; 5.156 ; 5.250 ; Rise       ; clk             ;
;  IMEM_out[5]   ; clk        ; 4.821 ; 4.877 ; Rise       ; clk             ;
;  IMEM_out[6]   ; clk        ; 5.545 ; 5.615 ; Rise       ; clk             ;
;  IMEM_out[7]   ; clk        ; 4.895 ; 4.952 ; Rise       ; clk             ;
;  IMEM_out[8]   ; clk        ; 4.994 ; 5.064 ; Rise       ; clk             ;
;  IMEM_out[9]   ; clk        ; 5.329 ; 5.422 ; Rise       ; clk             ;
;  IMEM_out[10]  ; clk        ; 5.245 ; 5.314 ; Rise       ; clk             ;
;  IMEM_out[11]  ; clk        ; 5.193 ; 5.274 ; Rise       ; clk             ;
;  IMEM_out[12]  ; clk        ; 4.753 ; 4.801 ; Rise       ; clk             ;
;  IMEM_out[13]  ; clk        ; 4.769 ; 4.821 ; Rise       ; clk             ;
;  IMEM_out[14]  ; clk        ; 5.752 ; 5.843 ; Rise       ; clk             ;
;  IMEM_out[15]  ; clk        ; 4.642 ; 4.672 ; Rise       ; clk             ;
;  IMEM_out[16]  ; clk        ; 5.137 ; 5.232 ; Rise       ; clk             ;
;  IMEM_out[17]  ; clk        ; 5.197 ; 5.290 ; Rise       ; clk             ;
;  IMEM_out[18]  ; clk        ; 5.081 ; 5.164 ; Rise       ; clk             ;
;  IMEM_out[19]  ; clk        ; 5.110 ; 5.193 ; Rise       ; clk             ;
;  IMEM_out[20]  ; clk        ; 5.644 ; 5.719 ; Rise       ; clk             ;
;  IMEM_out[21]  ; clk        ; 5.119 ; 5.200 ; Rise       ; clk             ;
;  IMEM_out[22]  ; clk        ; 5.014 ; 5.081 ; Rise       ; clk             ;
;  IMEM_out[23]  ; clk        ; 4.780 ; 4.826 ; Rise       ; clk             ;
;  IMEM_out[24]  ; clk        ; 5.102 ; 5.172 ; Rise       ; clk             ;
;  IMEM_out[25]  ; clk        ; 5.104 ; 5.167 ; Rise       ; clk             ;
;  IMEM_out[26]  ; clk        ; 5.163 ; 5.232 ; Rise       ; clk             ;
;  IMEM_out[27]  ; clk        ; 4.900 ; 4.951 ; Rise       ; clk             ;
;  IMEM_out[28]  ; clk        ; 4.921 ; 4.979 ; Rise       ; clk             ;
;  IMEM_out[29]  ; clk        ; 5.037 ; 5.110 ; Rise       ; clk             ;
;  IMEM_out[30]  ; clk        ; 5.255 ; 5.367 ; Rise       ; clk             ;
;  IMEM_out[31]  ; clk        ; 5.075 ; 5.150 ; Rise       ; clk             ;
; output_sys[*]  ; clk        ; 3.859 ; 3.893 ; Rise       ; clk             ;
;  output_sys[0] ; clk        ; 4.178 ; 4.256 ; Rise       ; clk             ;
;  output_sys[1] ; clk        ; 4.156 ; 4.223 ; Rise       ; clk             ;
;  output_sys[2] ; clk        ; 4.010 ; 4.112 ; Rise       ; clk             ;
;  output_sys[3] ; clk        ; 4.385 ; 4.494 ; Rise       ; clk             ;
;  output_sys[4] ; clk        ; 3.859 ; 3.893 ; Rise       ; clk             ;
;  output_sys[5] ; clk        ; 4.082 ; 4.191 ; Rise       ; clk             ;
;  output_sys[6] ; clk        ; 3.899 ; 3.952 ; Rise       ; clk             ;
;  output_sys[7] ; clk        ; 4.406 ; 4.536 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_sel[0] ; output_sys[0] ; 10.487 ; 11.687 ; 12.250 ; 10.858 ;
; output_sel[0] ; output_sys[1] ; 11.000 ; 11.886 ; 12.306 ; 11.530 ;
; output_sel[0] ; output_sys[2] ; 10.068 ; 10.112 ; 10.664 ; 10.548 ;
; output_sel[0] ; output_sys[3] ; 10.525 ; 10.632 ; 11.148 ; 10.949 ;
; output_sel[0] ; output_sys[4] ; 10.142 ; 10.386 ; 10.957 ; 10.519 ;
; output_sel[0] ; output_sys[5] ; 9.535  ; 10.712 ; 11.281 ; 9.917  ;
; output_sel[0] ; output_sys[6] ; 10.031 ; 10.945 ; 11.503 ; 10.413 ;
; output_sel[0] ; output_sys[7] ; 8.988  ; 9.105  ; 9.682  ; 9.359  ;
; output_sel[1] ; output_sys[0] ; 8.305  ; 10.035 ; 10.210 ; 8.294  ;
; output_sel[1] ; output_sys[1] ; 8.603  ; 10.641 ; 10.667 ; 8.818  ;
; output_sel[1] ; output_sys[2] ; 9.079  ; 8.494  ; 8.679  ; 9.048  ;
; output_sel[1] ; output_sys[3] ; 9.083  ; 9.491  ; 9.646  ; 9.162  ;
; output_sel[1] ; output_sys[4] ; 8.002  ; 9.061  ; 9.263  ; 8.057  ;
; output_sel[1] ; output_sys[5] ; 8.119  ; 9.060  ; 9.241  ; 8.185  ;
; output_sel[1] ; output_sys[6] ; 9.204  ; 9.293  ; 9.463  ; 9.292  ;
; output_sel[1] ; output_sys[7] ; 8.060  ; 8.295  ; 8.518  ; 8.111  ;
; output_sel[2] ; output_sys[0] ; 10.018 ; 8.154  ; 8.307  ; 10.022 ;
; output_sel[2] ; output_sys[1] ; 10.074 ; 8.376  ; 8.368  ; 10.221 ;
; output_sel[2] ; output_sys[2] ; 8.432  ; 8.313  ; 8.524  ; 8.447  ;
; output_sel[2] ; output_sys[3] ; 8.916  ; 8.831  ; 8.973  ; 8.967  ;
; output_sel[2] ; output_sys[4] ; 8.725  ; 8.401  ; 8.590  ; 8.721  ;
; output_sel[2] ; output_sys[5] ; 9.049  ; 7.799  ; 7.983  ; 9.047  ;
; output_sel[2] ; output_sys[6] ; 9.271  ; 8.294  ; 8.488  ; 9.280  ;
; output_sel[2] ; output_sys[7] ; 7.450  ; 7.240  ; 7.445  ; 7.440  ;
+---------------+---------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_sel[0] ; output_sys[0] ; 5.164 ; 5.232 ; 5.784 ; 5.782 ;
; output_sel[0] ; output_sys[1] ; 5.129 ; 5.197 ; 5.759 ; 5.670 ;
; output_sel[0] ; output_sys[2] ; 4.842 ; 5.591 ; 6.072 ; 5.394 ;
; output_sel[0] ; output_sys[3] ; 5.055 ; 5.095 ; 5.614 ; 5.657 ;
; output_sel[0] ; output_sys[4] ; 4.876 ; 4.964 ; 5.468 ; 5.485 ;
; output_sel[0] ; output_sys[5] ; 4.886 ; 5.038 ; 5.520 ; 5.444 ;
; output_sel[0] ; output_sys[6] ; 5.003 ; 5.450 ; 5.893 ; 5.576 ;
; output_sel[0] ; output_sys[7] ; 4.930 ; 4.942 ; 5.450 ; 5.538 ;
; output_sel[1] ; output_sys[0] ; 4.284 ; 4.351 ; 4.533 ; 4.627 ;
; output_sel[1] ; output_sys[1] ; 4.262 ; 4.319 ; 4.512 ; 4.596 ;
; output_sel[1] ; output_sys[2] ; 4.566 ; 4.666 ; 4.903 ; 4.981 ;
; output_sel[1] ; output_sys[3] ; 4.813 ; 4.929 ; 5.163 ; 5.029 ;
; output_sel[1] ; output_sys[4] ; 4.424 ; 4.812 ; 5.068 ; 4.674 ;
; output_sel[1] ; output_sys[5] ; 4.475 ; 4.716 ; 4.947 ; 4.748 ;
; output_sel[1] ; output_sys[6] ; 5.022 ; 4.838 ; 5.028 ; 5.373 ;
; output_sel[1] ; output_sys[7] ; 4.391 ; 4.341 ; 4.566 ; 4.702 ;
; output_sel[2] ; output_sys[0] ; 4.136 ; 4.222 ; 4.389 ; 4.468 ;
; output_sel[2] ; output_sys[1] ; 4.113 ; 4.189 ; 4.366 ; 4.435 ;
; output_sel[2] ; output_sys[2] ; 4.039 ; 4.467 ; 4.698 ; 4.274 ;
; output_sel[2] ; output_sys[3] ; 4.164 ; 4.231 ; 4.426 ; 4.486 ;
; output_sel[2] ; output_sys[4] ; 4.048 ; 4.066 ; 4.296 ; 4.382 ;
; output_sel[2] ; output_sys[5] ; 4.083 ; 4.140 ; 4.347 ; 4.324 ;
; output_sel[2] ; output_sys[6] ; 4.200 ; 4.446 ; 4.653 ; 4.456 ;
; output_sel[2] ; output_sys[7] ; 4.002 ; 4.116 ; 4.348 ; 4.332 ;
+---------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IMEM_out[31]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[30]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[29]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[28]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[27]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[26]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[25]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[24]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[23]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[22]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[21]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[20]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[19]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[18]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[17]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[16]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IMEM_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_sys[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; output_sel[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; output_sel[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; output_sel[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; global_reset   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IMEM_out[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; IMEM_out[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; IMEM_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output_sys[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output_sys[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output_sys[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output_sys[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output_sys[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output_sys[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output_sys[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output_sys[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IMEM_out[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; IMEM_out[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; IMEM_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output_sys[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output_sys[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output_sys[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output_sys[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output_sys[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output_sys[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output_sys[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output_sys[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IMEM_out[31]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[30]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[29]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[28]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[27]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[26]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[25]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[24]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[23]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[22]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[21]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[20]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; IMEM_out[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; IMEM_out[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IMEM_out[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IMEM_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output_sys[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output_sys[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output_sys[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output_sys[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output_sys[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output_sys[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output_sys[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output_sys[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 165      ; 1909     ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 25       ; 165      ; 1909     ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 354   ; 354  ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 122   ; 122  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Apr 03 15:22:13 2024
Info: Command: quartus_sta MIPS_RISK_PipelinedProcessor -c MIPS_RISK_PipelinedProcessor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS_RISK_PipelinedProcessor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.163            -608.132 clk 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.238               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -341.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.586            -528.415 clk 
Info (332146): Worst-case hold slack is 0.241
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.241               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -341.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.238
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.238            -270.207 clk 
Info (332146): Worst-case hold slack is 0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.105               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -354.499 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4654 megabytes
    Info: Processing ended: Wed Apr 03 15:22:15 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


