#exec s1_clock_on s1_clock_off s1_delay s2_clock_on s2_clock_off s2_delay s3_clock_on s3_clock_off s3_delay controller (s1c-s2c)_prec (s1c-s3c)_prec (s2c-s3c)_prec (s1nc-s2nc)_prec (s1nc-s3nc)_prec (s2nc-s3nc)_prec (s1d-s2d)_prec (s1d-s3d)_prec (s2d-s3d)_prec (s1c-s2c)_accur (s1c-s3c)_accur (s2c-s3c)_accur (s1nc-s2nc)_accur (s1nc-s3nc)_accur (s2nc-s3nc)_accur (s1d-s2d)_accur (s1d-s3d)_accur (s2d-s3d)_accur
1 732 119 723 732 357 726 732 357 723 738
2 732 357 723 732 595 726 732 595 723 738
3 725 595 728 726 119 731 726 357 728 738
4 738 236 728 738 472 728 738 118 728 738
5 600 357 120 729 119 732 120 357 401 72
6 738 238 726 738 595 723 738 476 732 738
7 732 595 737 732 595 724 732 238 723 738
8 738 118 735 738 472 731 738 354 731 732
9 738 238 736 738 476 720 738 595 720 732
10 732 595 728 732 476 728 732 595 728 738
11 732 119 742 732 357 724 732 476 742 738
12 738 238 728 738 476 728 738 238 735 732
13 732 357 729 732 357 726 732 476 724 732
14 728 590 726 600 590 723 728 354 723 732
15 732 118 728 732 472 731 732 590 728 738
16 732 472 723 732 590 724 732 119 724 732
17 738 595 728 738 238 728 738 476 728 738
18 732 119 729 732 357 726 732 119 726 732
19 732 472 728 732 118 728 732 595 728 732
20 738 119 720 738 476 730 738 357 720 732
21 738 595 728 738 595 728 738 119 728 738
22 732 595 716 732 476 735 732 590 735 714
23 732 476 724 732 476 724 732 595 729 732
24 738 357 731 738 595 731 738 357 731 738
25 732 595 728 732 119 731 732 357 735 738
26 732 476 724 732 357 732 732 238 724 732
27 732 357 596 732 476 671 732 595 608 354
28 738 238 729 738 595 699 738 476 633 732
29 732 119 728 732 357 728 732 476 731 738
30 732 119 728 732 238 728 732 238 735 738
30 705.71 341.097 680.548 705.774 406.161 701.419 690.258 383.323 687.226 677.226 2 479 481 2017 1309 708 647 207 440 883 885 404 10420 8403 9111 103 750 310 20 20
