after its integration into a SOPC system, the maximum 
operating frequency reached can be 169 Mhz, that is, 
every 0.11s, the color space conversion job of one 
sheet of 512x512 size color image can be processed, 
which is quite applicable to fast development of all 
kinds of image or video processing system that need 
high speed operation. 
英文關鍵詞： Hardware/software co-design, Color space converter, 
evoluationary technique, SOPC system 
 
2 
成本仍然會遠高於處理整數運算的硬體架構；其次是轉換
公式中會遇到到大量的乘法運算，若在硬體架構中全部使
用乘法器來實現所需的乘法運算功能的話，則勢必會耗費
大量的運算時間以及硬體面積。透過演化式演算法達成硬
體電路的自動演化是一個新穎且令人期待的研究領域。
1993年H. de Garis首先提出結合機器學習、人工智慧與硬
體規劃的電路設計概念[1]，隨即J.R. Koza、A. Thompson
與M. Sipper等研究人員也陸續發展出硬體演化的理論和
方法；這種應用生物演化技術去從事硬體電路設計與合成
的設計程序，稱為演化式硬體  (Evolvable Hardware, 
EHW)[2-4]。EHW主要的概念是將電路編碼成為一種可藉
由演化式計算來操作的型式，並使用基因演算法(genetic 
algorithm, GA)、基因規劃或演化式規劃等演算法來搜尋符
合功能要求的最佳設計。 
FPGA 軟硬體共同設計已被應用於數位信號處理
(DSP)電路之應用上[5-8]。其設計方法兼具有軟體開發的
彈性以及硬體加速器(HA)的高速運算等性能優勢。對於一
個 SOPC系統而言，我們通常會將計算較耗時或需要即時
處理的功能模組以硬體設計方式來實現，至於常需要修改
或更新的功能模組則透過軟體來實現。在本研究中，我們
使用複合式 PSO-GA 演化式演算法來自動演化有效的
RGB to YCbCr 硬體架構，當我們使用 Verilog-HDL 來描
述(describe) PSO-GA 演算法所得到之 CSC 硬體架構之
後，便可將所產生的 HDL files整合於 SOPC Builder 系統
之中，完成可重複使用的客製化元件之設計。Fig. 1 所示
電路為將 Nios II 處理器所負責處理的色彩空間轉換計算
透過 HA實現的架構；在此 SOPC系統中，Nios II 處理器
透過 Data Master 將影像資料的來源位址、目的位址以及
功能模組的致能信號等硬體設定參數傳送到 CSC HA 的
slave interface；而 CSC HA的 master interface則會將影像
資料讀出，經過 CSC 模組完成色彩空間轉換處理後再將
結果寫回 SDRAM裡。此外，Fig. 1架構圖右側之 LTM  HA
則是負責處理影像顯示的任務，它提供了即時顯示影像的
功能。  
Data 
Master
Instruction 
Master
Nios II 
Processor
CSC Hardware 
Accelerator
CSC 
Master
Slave 
Interface
SDRAM Controller
System Bus
LTM Hardware 
Accelerator
Master 
Interface
Slave 
Interface
 
Fig. 1 整合 CSC HA與 LTM HA的 Nios II 處理器系統 
三、利用複合式演化式演算法設計無乘法器之
shift-and-add based CSC電路 
3.1. RGB to YCbCr 色彩空間轉換 
YCbCr是由YUV色彩系統所開發出來的另外一種色
彩系統，其中Y (luminance) 指的是亮度，Cb (blueness)、
Cr (redness)分別為兩個彩度元素，關於RGB to YCbCr的色
彩空間轉換關係式如下： 
128 + B0.071 -G 0.368 - R0.439=Cr
128 + B0.439 +G 0.291 - R-0.148=Cb
16 + B0.098 +G 0.504 + R0.257=Y



           (1) 
Fig. 2 為式(1)所對應的電路架構，其中包含許多浮點
運算乘法器以及加法器: 
0.257
0.504
0.098
Y
R
G
B
16
-0.148
-0.291
0.439
128
0.439
-0.368
-0.071
128
Cb
Cr
 
 
 
 
Fig. 2 以浮點運算乘法器為基礎的 RGB to YCbCr 轉
換電路 
 
3.2. 複合式學習演算法於shift-and-add based CSC設計 
3.2.1. 粒子群最佳化演算法(PSO) 
PSO 是由James Kennedy 和Russell Eberhart 兩位學者
於1995年時所提出[9-10]，它是模擬鳥群覓食的社會行為
所衍生。PSO具有類似現實環境中生物群體相互協調與群
體行為一致性的運作特色；每一個生物個體均有其高度適
應度的自我最佳經驗，相應於粒子群最佳化演算法中，每
一個個體皆記憶個體最佳參數；生物群體的社會性，使得
生物個體間的經驗能彼此相互交換並且傳承，相對於粒子
最佳化演算法中群體全域最佳參數解的記憶，因此粒子群
最佳化演算法的演算行為具有生物群中的社會約束及自
我認知兩個模式。其演算法如式(2)及式(3)所示： 
 
)()()()( 21 idgdidididid XPrandcXPrandcVV  (2) 
 
ididid VXX                (3) 
4 
位元值為 1 ；而標示為 “B”的字串區段中，則是index 1, 
index 2及index m所在位置的位元值為  1，這分別代表 
G<<1 + G<< m 以及 B<<1 + B<< 2 +B<<m 的運算電路結
構。前述三個區段對應的電路之輸出的加總結果，經由第
四個區段編碼值得到的右移數進行移位運算並與常數項
加總後，即得最後的色彩轉換之輸出結果。 
 
B. 適應函數計算 
  在工程最佳化設計問題面對兩個或兩個以上的設計
要求時，處理方式之一是將其中之一作為目標函數，而把
其他設計要求列為限制條件；但還有另外一種處理方式，
是把所有設計要求同時列為目標函數，即處理所謂的多目
標最佳化(multi-objective optimization, MOP)問題。以權重
係數的 MOP 策略而言，所有目標可以整合成一個權重和
觀念的單一函數。對於一個外在演化硬體的設計問題而
言，最基本的性能評估標準便是電路輸出的正確性與使用
邏輯閘數目兩項指標。 
為了同時考量正確性與電路面積兩個指標，本研究中
我們設計適應函數如式(4)所示： 
 
 

i
outputobtainedoutputdesired ofNumColorColor
FV
Adders  .-  
1
  
  
   
 (4)
 
此處，關於所期望的色彩輸出可由式(1)計算得到。 
 
四、系統架構 
4.1. 管線式CSC硬體架構 
4.1.1. Shift-and-add based CSC 的電路組態 
在本研究中,我們設定複合式PSO-GA學習演算法的
參數為： Pop_size = 40, M = 10, maxgen =100, rc = 0.8, rm = 
0.1，以及m = 9；個體編碼值中三個實數值的搜尋範圍為
0~1023，第四個實數值的搜尋範圍為0~31；且適應函數中
之α =0.005, β =1。系統所得到的電路架構是以
Verilog-HDL實現為電路，並使用Quartus II 9.1 進行模擬與
電路合成。 
式(5) 所示為本研究所述之複合式學習演算法在迭代
之後所得到的無乘法器(shift-and-add based CSC)電路組
態:  
128+11)>>7))<<(B-4)<<(B-       
9)<<(G-8)<<(G-9)<<(R+8)<<(R+7)<<(R+4)<<(R+(((R) =Cr 
128+11)>>9))<<(B+8)<<(B+7)<<(B+2)<<(B+       
9)<<(G-6)<<(G-4)<<(G-8)<<(R-5)<<(R-3)<<(R-2)((-(R = Cb
16+11)>>7))<<(B+6)<<(B+5)<<(B+9)<<(G+8)<<(G+ 7)<<(G+      
6)<<(G+5)<<(G+4)<<(G+ 3)<<(G+2)<<(G+9)<<(((R = Y

(5) 
 
4.1.2. Pipelined Shift-and-add based CSC設計 
管線(pipeline)之基本概念已廣泛應用於各種之工程
領域當中[12-14]，例如汽車工廠之生產線即係以類似之
pipeline處理概念進行生產。對於硬體電路而言，pipeline
架構的應用與汽車工廠之生產線類似，大量待處理的資料
有如同工廠生產線上的料件；而許多特定功能之功能單
元，如adder、subtractor等子電路用來負責進行資料的處
理，處理後的資料之協調整合則藉由暫存器來完成。本文
為有效加速RGB to YCbCr之色彩轉換處理程序，將式子(5)
所示的電路設計成Pipeline架構，如圖Fig.6-Fig.8。Fig.6是
RGB to Y的pipelined 架構, Fig.7是RGB to Cb 的pipelined
架構, Fig.8 則是RGB to Cr 的pipelined架構；這些色彩轉換
電路都被劃分為5個層級(stages)，而且每一個層級中的子
電路均由有號數加法器所構成，所有層級皆有暫存器設置
於路徑之資料輸出位置，用以暫時儲存經處理的資料。 
 
R<<9
G<<2
G<<3
G<<4
G<<5
G<<6
G<<7
G<<8
G<<9
B<<5
B<<6
B<<7
+
+
+
+
+
+
+
reg
reg
reg
+
reg
reg
reg
+
reg
reg
reg
+ reg
reg
+ reg Y>>11 +
16
Stage 1 Stage 2 Stage 3 Stage 4 Stage 5
reg
 
Fig.6 RGB to Y的pipelined 架構 
 
R<<2
R<<3
R<<5
R<<8
G<<4
G<<6
G<<9
B<<2
B<<7
B<<8
B<<9
-
-
-
+
+
reg
reg
reg
+
reg
reg
reg
+
reg
reg
reg
+ reg
reg
+ reg Cb>>11 +
128
-1
-1
-1
Stage 1 Stage 2 Stage 3 Stage 4 Stage 5
reg
-1
+
 
Fig.7 RGB to Cb 的pipelined 架構 
6 
器，其根據 Slave interface 裡面的影像之寫入位址及啟
動功能，負責發送write命令將Write DCFIFO模組內的
YCbCr 影像資料寫入到 Avalon bus 內的 SDRAM 控制
器。 
 
五、性能評估 
本研究使用 Altera DE2-70 multimedia development 
board作為實驗平台，並將Fig.10 所示之SOPC系統實現
於此開發板上，以進行軟體模組以及硬體電路的相關實
驗，開發板的LTM則是用來顯示圖像的輸出結果。在嵌
入式軟體的實驗方面，我們採用 Nios II processor 
(100MHz)來執行CSC程式，並進行 floating-point based 
CSC以及shift-and-add based CSC等架構的效能比較，以
了解上述兩種架構在執行速度上的差異；而在硬體實驗
方面，我們則是分析pipelined CSC HA及non-pipelined 
CSC HA等硬體加速器的最大操作頻率，並評估SOPC 
system在使用pipelined CSC HA之後的效能提升情形。 
 
5.1. 執行速度的比較 
Fig. 9 為本論文所建立之 SOPC system的系統方塊圖。
在此系統中，Nios II processor首先會透過Flash Controller
讀取Flash memory內的圖像資料，並將所讀取的資料儲
存於SDRAM中；接下來，Nios II processor 會將圖像資
料的位址與致能訊號傳送給 pipelined CSC HA，以驅動
pipelined CSC HA開始執行色彩空間轉換的任務。當
pipelined CSC HA的轉換工作處理完成之後，LTM HA 會
負責將轉換的結果即時顯示在LTM上。 
在將本文所介紹之pipelined CSC架構實現為一個可
以整合到SOPC 系統的HA之前，首先我們先單純地將所
述的pipelined CSC架構 (Fig.6-Fig.8)利用Verilog HDL描
述成硬體電路，並且下載到FPGA晶片上分析的電路性
能，以便與文獻上相關的研究成果或業界產品進行比
較，如Table 1所示。從該表之所列之數據可知，本研究
所實現之硬體架構(CSC core)在Cyclone II FPGA上之最
高操作頻率可達302 Mhz，比起Refs. [15-18]所提出的CSC
電路具有更佳的性能表現，由此可以驗證所述CSC電路
架構之優越性及實用價值。 
 
Table 1. CSC cores之性能比較 
Design Parameters Speed (Mhz) 
Proposed architecture 302 
Bensaali [15] 234 
CAST. Inc [16] 112 
ALMA. Tech [17] 105 
Amphion Ltd [18] 90 
 
接下來，我們將比較論文中曾提過的幾種不同架構
在處理單張影像所需的計算時間，以了解SOPC system在
使用Pipelined CSC HA (如Fig.10所示之方塊圖)之後，其
在進行色彩轉換時於運算時間節省方面的效益，相關比
較資料如 Table 2所示。當我們在Nios II processor 
(100MHz)上執行floating-point based CSC 軟體程式時，其
完成單張512x512 size影像之色彩轉換處理所需的時間為 
54s，但若我們改以shift-and-add based CSC軟體程式來執
行相同的轉換任務時，其僅需使用到 1.5102s而已，在處
理速度上差了36倍；此一比較結果說明了shift-and-add 
based CSC 在計算效能上確實遠優於傳統常用的
floating-point based CSC。但若是我們將shift-and-add CSC 
architecture進一步實現為pipelined CSC HA之後，此時整
合pipelined CSC HA的SOPC 系統在處理影像色彩轉換所
需的時間比起上述兩種架構的軟體程式之處理時間分別
快了479倍和13倍，相關運算速度的比較數據如Table 3所
示。由此也可得知本論文使用SOPC 技術所建立之軟硬體
整合共同設計架構具有極高的色彩轉換效能，足以應付
即時影像處理的應用需求。 
 
Table 2. SOPC 系統使用HA與 software在處理512x512 
彩色影像之色彩空間轉換時所需的時間比較 
Method Time Cost (s) 
Clock 
Frequency 
(Mhz) 
Nios II Processor 
(floating-point based CSC) 
54 100 
Nios II Processor 
(shift-and-add based CSC) 
1.5 100 
Pipelined CSC HA 0.11 100 
 
Table 3. SOPC 系統在使用 pipelined CSC HA後執行
速度之提升倍率 
Method1 Method2 提升倍率 
Nios II Processor 
(floating-point based CSC) 
Pipelined CSC 
HA 
479 
Nios II Processor 
(shift-and-add based CSC) 
Pipelined CSC 
HA 
13 
 
5.2 影像處理之性能分析 
    此處，我們分別使用三張 512x512像素的彩色影像(Lena,  
Baboon及 Pepper)作為測試影像，以比較 SOPC 系統在不同
情況下處理上述三張影像所需的時間，並且顯示色彩空間轉
換後之的結果。如同之前 Table 3所列的實驗結果，我們從
Table 4中可以看到 SOPC系統在使用 pipelined CSC HA之
後，其處理色彩轉換的速度比起使用 Nios II processor軟體
設計的處理速度有很大的提升。另外，表中的 RMS error是
用來評估 shift-and-add based CSC (式(5))與 floating-point 
based CSC (式(1))之間在進行色彩空間轉換時的誤差值，由
於此誤差值相當小(約在 0.2~0.8 之間)，因此足以說明我們
所提的 CSC 電路架構與傳統標準方法具有極為接近的色彩
轉換品質，不過在處理速度上卻快了非常多。其中, 關於
RMS error的計算如式(6)所示: 
8 
design of Shift-and-Add Based Color Space Converter 
Using Genetic Algorithm)及Journal of Real-Time Image 
Processing (SCI期刊, paper title: Design of a Shift-and-Add 
Based Hardware Accelerator for Color Space Conversion)；
上述兩篇投稿論文均已在今年(101年)十月底收到期刊
編輯所回覆的reviewers審查意見，目前論文正在修改階
段。 
 
References 
[1] H. De Garis, “Evolvable Hardware : Genetic 
Programming of a Darwin Machine", in proceeding 
International Conference on Artificial Neural Networks 
and Genetic Algorithm, Springer, Heidelberg, pp 
441-449, 1993. 
[2] X. Yao and T. Higuchi, “Promises and Challenges of 
Evolvable Hardware,” IEEE Transactions on Systems, 
Man, and Cybernetics, Part C, Vol.29, No.1, pp.87-97, 
1999. 
[3] T. Higuchi, Y. Liu, and X. Yao (Eds.), Evolvable 
Hardware, Springer Science + Media LLC, NY, USA, 
2006. 
[4] C. H. Pauline and M. T. Andy, “Challenges of evolvable 
hardware: past, present and the path to a promising 
future”, Genetic Programming and Evolvable Machines, 
Vol.12, No.3, pp.183-215, 2011. 
[5] Z. E. A. Alaoui Ismaili and A. Moussa, "Self-partial and 
dynamic reconfiguration implementation for AES using 
FPGA," Int. J. Comput. Sci. Issues, IJCSI, Vol. 2, pp. 
33-40, 2009.  
[6] F. Fons, M. Fons, and E. Cantó, Real-time embedded 
systems powered by FPGA dynamic partial 
self-reconfiguration: a case study oriented to biometric 
recognition applications, Journal of Real-Time Image 
Processing, January 2011. 
[7] S.A. Li, J. Hsu, C.C. Wong, and C.J. Yu, 
“Hardware/software co-design for particle swarm 
optimization algorithm,” Information Sciences, Vol. 181, 
No. 20, pp.4582-4596, October 2011.  
[8] M. López, J. Daugman, and E. Cantó, 
"Hardware-Software Co-design of an iris recognition 
algorithm", IET Information and Security, Vol. 5, Issue 1, 
pp. 60-68, April 2011. 
 [9] J. Kennedy and R. Eberhart, "Particle Swarm 
Optimization," Proceedings of the IEEE International 
Conference on Neural Networks (ICNN), Vol. IV, Perth, 
Australia, pp.1942-1948, 1995. 
[10] C. A. C. Coello, E. H. Luna, and A. H. Aguirre, “Use of 
Particle Swarm Optimization to Design Combinational 
Logic Circuits,” ICES'03 Proceedings of the 5th 
international conference on Evolvable systems: from 
biology to hardware, pp.398-409, 2003. 
[11] B. Hounsell and T. Arslan. A Novel Genetic Algorithm 
for the Automated Design of Performance Driven Digital 
Circuits. CEC-2000, pages 601-608, 2000. 
[12] B. Zhou, Y. Peng, and D. Hwang, “Pipeline FFT 
architectures optimized for FPGAs,” International 
Journal of Reconfigurable Computing, vol. 2009, Article 
ID 219140, 9 pages, 2009. 
[13] P. Greisen, S. Heinzle, M. Gross, and A. Burg, An 
FPGA-based processing pipeline for high definition 
stereo video, EURASIP Journal on Image and Video 
Processing, vol. 2011, no. 18, 2011. 
[14] J. Batlle, J. Martii, P. Ridao, and J. Amat, A new 
FPGA/DSP-based parallel architecture for real-time 
image processing, Journal of Real-Time Image 
Processing, vol. 8, no. 5, pp. 345-356, October 2002. 
[15] F. Bensaali and A. Amira, “Design and Efficient FPGA 
Implementation of an RGB to YCrCb Color Space 
Converter Using Distributed Arithmetic,” The 
International Journal on Graphics, Vision and Image 
Processing, pp 37-47, Vol. 5, Issue 1, December 2004. 
[16] Application Note (www.cast-inc.com), “CSC Color 
Space Converter”, CAST, Inc., April 15, (2002). 
[17] Datasheet (www.alma-tech.com): “High Performance 
Color Space Converter”, ALMA Technologies, (2002) 
[18] Datasheet (www.amphion.com): “Color Space 
Converters”, Amphion semiconductor Ltd, DS6400 
V1.1, (2002) 
 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：陳慶逸 計畫編號：100-2221-E-130-019- 
計畫名稱：應用複合式學習之演化式計算演算法進行數位電路設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
