2 
 
應用於具動態調整電源電壓與操作頻率系統晶片且具相位同步、四週期跳頻並工作
於 9MHz到 3GHz基於延遲鎖相迴路架構之可程式化倍頻器設計 
Design of a phase-lock, 4-cycle frequency-hopping, 9MHz-to-3GHz DLL-based  
programmable frequency multiplier for DVFS SOCs 
計畫編號：NSC 99-2221-E-260-035- 
執行期間：99年 08月 01日 至 100年 7月 31日 
主持人：王義明 國立暨南國際大學 電機工程系 助理教授 
 
一、 中文摘要 
本研究提出一個新型的基於多相位時脈
產生器的可程式化時脈倍頻器。全數位式的設
計使電路具有良好的製程、電源電壓、溫度等
變異抑制能力，對於電路的可靠度與性能提升
具有關鍵性的影響，且更益於製程的轉換與電
路應用的整合。新型的可程式化倍頻器具有下
列技術特徵:寬廣的輸入時脈頻率、彈性的輸
出時脈倍率、相位調整與鎖定功能、低變異且
固定的 50%輸出時脈工作週期。 
    本研究所提出的可程式化時脈倍頻器在
0.18-μm CMOS 製程技術下，電路可操作之
輸入頻率範圍為25MHz-650MHz，其輸出訊號
頻率範為8.333MHz-2.6GHz且輸出訊號工作
週期變異範圍為50±2%；當輸入訊號頻率範圍
在400MHz-650MHz下，輸出訊號與輸入訊號
相位誤差可校正達到 19ps 內。當輸出訊號頻
率為2.6GHz 時，功率消耗為12.04mW。 
 
關鍵詞: 時脈倍頻器、寬頻域、相位鎖定 
二、 英文摘要 
    In this project, a novel programmable 
Frequency Multiplier (FM) base-on Multiphase 
Clock Generator (MPCG), designed with a 
purely digital technique, was proposed. 
    The features of proposed FM includes a 
higher reliability and performance due to the use 
of the all-digital technique, a wider acceptable 
frequency range for the input clock, a flexible 
multiplication ratio for the output clock, the 
phase alignment and tracking capability between 
input and output clock, and the lower variation 
of output duty-cycle. 
    When designed with a 0.18-μm CMOS 
technology, the acceptable input signal 
frequency of proposed FM ranges from 25MHz 
to 650MHz, and the output frequency ranges 
from 8.33MHz to 2.6GHz with the duty-cycle 
has only 2% deviation. Besides, when the 
proposed FM operates from 400 MHz to 650 
MHz, the static phase error between the input 
clock and output clock will be kept less than 19 
ps. Furthermore, the maximal power 
consumption is 12.04 mW when the output 
frequency operated at 2.6 GHz. 
Keywords: frequency multiplier, wide-range, 
phase alignment 
三、 計畫的緣由與目的 
隨著半導體製程與電路設計技術的演進，
採用高頻時脈的中央處理器或高更新率(high 
frame rate)、高取樣率(high sampling rate)的即
時影音多媒體晶片之產品與日俱增。然而這些
高階產品，卻全都必須仰賴一個效能優越的高
頻時脈產生電路，以提供精準的同步時序或控
制訊號。 
傳統積體電路設計，高頻時脈產生的方式
是利用外部的晶體振盪器 (crystal oscillator, 
X’TAL)提供一個與溫度、製程無關的精準參
考訊號源，再由鎖相迴路(phase-locked loops, 
PLLs) 這一類具電壓控制振盪器(VCO)或數
4 
 
組態可規劃之時脈電路矽智產，與整體研究計
畫發展方向相左，故此架構暫不探討。 
    綜合歸納目前以延遲鎖定迴路為基礎的
倍頻器(DLL-based frequency multiplier)相關研
究中存在幾個共同缺點，使其尚無法完全取代
舊有以電壓控制振盪器(VCO)或數位控制振
盪器(DCO)為核心的時脈倍頻電路(即鎖相迴
路 PLL)，其缺點扼要條列如下： 
 尚無全數位式的電路設計，全部皆為類比
式電路設計。 
 需要仰賴輸入時脈訊號具 50%的工作週期
才能維持輸出時脈訊號具 50%工作週期的
特性。 
 倍頻的輸出時脈訊號無法與外部時脈訊號
同步。 
 可工作之電路輸入時脈範圍仍過於狹窄而
限制應用範疇。 
 可工作之電路輸出時脈範圍仍過於狹窄而
限制應用範疇。 
 倍頻因子受限於天生架構難以同時實現奇
/偶數倍頻關係。 
 倍頻因子受限於天生架構而無法彈性改
變。 
    文獻中以延遲鎖定迴路為基礎的倍頻器
設計，其架構皆為遲延鎖定迴路(DLL)加上邊
緣組合器(edge-combiner, EC)。其中，由於
[6][11][16]之邊緣組合器電路是由 LC 元件組
成，僅使用於射頻通訊用途故暫不予列出討
論。 
    傳統以延遲鎖定迴路為基礎的倍頻器設
計，研究大多僅著力於邊緣組合器(EC)的改良。
其中，包含[6-26]共提出了十七種不同的邊緣
組合器電路。這些邊緣組合器電路又細分成兩
類，一類是由 LC元件組成的邊緣組合器電路
[6][11][16]，使用於射頻通訊；另一類則是由
邏輯閘或動態電路組成的邊緣組合器電路
[7-10][12-15][17-21][23-26]，使用於一般應用
場合。 
    傳統使用 LC元件組成的邊緣組合器電路，
由於僅使用於射頻通訊用途故暫不討論；傳統
由邏輯閘或動態電路組成的邊緣組合器電路，
若架構僅使用基本邏輯閘(即是時脈路徑中無
栓鎖器或正反器等記憶元件)或同時使用時脈
正、負緣[7][12-13][15][17][19-21][23-26]，則
輸出時脈工作週期將受輸入時脈工作週期影
響。另一方面，傳統僅使用時脈正緣的邊緣組
合器電路[8-10][18]，最高輸出時脈則將受限於
架構中的邊緣偵測器(Edge Detector, EC)運
作。 
傳統的邊緣組合器電路架構中，1.) 部分
具有輸出時脈工作週期與輸入時脈工作週期
相依性的問題 2.) 部分具有最高輸出時脈頻
率受限的問題。上述兩問題，皆間接使以延遲
鎖定迴路為基礎的倍頻器效能降低。 
傳統使用邊緣組合器(EC)的倍頻器(FM)
設計，有幾個根本的架構缺點，扼要說明如
下： 
 高頻操作與輸出相位級數受侷限。 
 輸出時脈工作週期相依於輸入時脈工作週
期。 
 輸出時脈工作週期相依於輸入時脈工作週
期。 
 輸出時脈扭曲(clock skew)的問題。 
本研究計畫在倍頻器(FM)電路之高頻操
作、維持 50%工作週期與倍頻因子部分，將利
用數位電路實現手法提出一個全新的倍頻器
架構。新的倍頻器(FM)架構，將具有高頻操作
能力、50%工作週期時脈輸出、倍頻因子可調
整與容易與各式系統整合等特徵。 
 
6 
 
    其他區塊還包含有兩組分別為 8-bit 與
24-bit 之通用移位暫存器 (Universal Shift 
Register, USR)，一個數位碼子集選擇器(Digital 
Number-subset Selector, DNS)，一組相位校正
單元(Phase Correct Unit, PCU)，時序控制單元
(Timing Control Unit, TCU)以及內含七組
24-bit 合成頻率數位碼之合成頻率模式唯讀記
憶體(Pattern Read Only Memory, Pattern ROM)。
其中相位控制單元是由粗調相位檢測器
(Coarse-tuning Phase Detector)以及細調電路區
塊(Fine-tuning Circuit Block)所組成，合成頻率
模式唯讀記憶體所儲存內容則如表二所示，經
由輸入不同的倍頻數控制訊號 M_sel[2:0]，即
可產生相對於外部參考訊號具頻率倍乘效果
且訊號工作週期為 50%的合成頻率訊號輸
出。 
表二、合成頻率模式唯讀記憶體內容 
 
    圖二(b)為新型倍頻器(FM)操作時序圖，
以下說明每個細部動作: 
○1 :當 rst 訊號由低準位提升至高準位，系
統進入重置狀態。此時 PD_en_b會保持在高準
位使粗調相位檢測器維持於鎖定狀態並重置
C_F_PD_sel 訊號為高準位，使相位檢測機制
選定由粗調相位檢測器主導相位檢測結果，同
時 使 細 調 延 遲 線 保 持 全 開 狀 態 ，
FTDL_crl[4:0]=[11111]。 
    ○2 : rst訊號由高準位轉換入低準位狀態後，
當 CK_int 訊號第一個正緣抵達時，會使
USR_reload 訊號由低準位轉換為高準位並維
持三個 CK_int 訊號週期時間，使兩組通用移
位暫存器同時進入「重新載入」狀態。此時，
8-bit通用移位暫存器會直接載入[11110000]訊
號，而 24-bit通用移位暫存器則開始載入唯讀
記憶體尚未致能前之不穩定訊號，須待唯讀記
憶體致能後才能確保載入正確數位碼。 
 ○3 :當 CK_int 訊號第二個正緣抵達時，
ROM_en 訊號進入高準位狀態致能合成頻率
模式唯讀記憶體並維持三個 CK_int 訊號週期
時間，此時由 M_sel[2:0]訊號所選擇之 24-bit
合成頻率數位訊號便會載入至 24-bit通用移位
暫存器，並由數位碼子集選擇器在每個CK_ext
訊號週期時間循序選擇其中一個 8-bit 訊號子
集傳遞給數位至時間維度轉換器產生合成頻
率輸出訊號 CK_syn_out。 
 ○4 :待 ROM_en 訊號由高準位轉換入低準
位狀態後之第一個 CK_int 訊號正緣時，會使
PD_en_b訊號進入低準位狀態，致能相位校正
單元，開始合成輸出訊號與 CK_ext 間之粗調
相位校正，此粗調相位校正每次可修正八分之
ㄧ個 CK_ext 訊號週期時間之相位差。由於合
成 CK_syn_out訊號的 8-bit合成訊號數位碼子
集須經由數位碼子集選擇器自通用移位暫存
器之輸出選擇後再傳遞進入數位至時間維度
轉換器，故相位校正會較 CK_1x_out訊號晚一
個 CK_ext訊號週期時間完成。 
 ○5 :當粗調相位校正完成後，此時合成輸
出訊號與 CK_ext 間之相位誤差將小於八分之
ㄧ個 CK_ext訊號週期時間，C_F_PD_sel訊號
由高準位轉換至低準位致能細調電路區塊，同
時使粗調相位檢測器保持在鎖定狀態。此時，
相位修正主導權改由細調相位修正電路接手，
細調電路區塊中之改良式連續近似暫存器開
始根據細調相位檢測器之檢測結果，進行二進
制搜尋相位校正。 
 ○6 :細調相位校正完成後，改良式連續近
似暫存器中之 S_C_sel訊號由低準位轉換為高
準位，使改良式連續近似暫存器由二進制搜尋
模式轉換入循序搜尋模式，根據細調相位檢測
器檢測結果，持續監測並校正由於外在環境變
異如溫度、製程或電壓變異所造成相位偏移影
響。 
8 
 
五、 結論與討論 
    本研究計畫藉由對基於延遲鎖定迴路的
時脈倍頻器之設計，改善因系統單晶片複雜時
脈分部導致時脈訊號品質急遽惡化的問題。在
本研究中，我們所提出的電路架構不但能夠改
善時脈訊號品質惡化的問題，其中寬頻域操作
與可彈性控制輸出頻率倍率的設計，更利於未
來系統單晶片的大量應用與跟具 DVFS 低功
率技術的整合，相信具有一定的實用價值。 
參考文獻 
[1] A. W., “A delay line loop for frequency 
synthesis of de-skewed clock,” in ISSCC 
Digest of Technical Papers, 1994, pp. 
298-299. 
[2] M. Combes et al., “A portable clock 
multiplier generator using digital CMOS 
standard cells,” IEEE J. Solid-State Circuits, 
vol. 31, pp. 958-9654, July 1996. 
[3] R. Farjad-Rad et al., “A Low-Power 
Multiplying DLL for Low-Jitter 
Multigigahertz Clock Generation in Highly 
Integrated Digital Chips,” IEEE J. 
Solid-State Circuits, vol.37, no.12, pp. 
1804-1812, Dec. 2002. 
[4] B. M. Helal et al., “A highly digital 
MDLL-based clock multiplier that 
leverages a self-scrambling time-to-digital 
converter to achieve subpicosecond jitter 
performance,” IEEE J. Solid-State Circuits, 
vol. 43, pp. 855-863, April 2008. 
[5] W.-M. Lin et al., “An all-digital clock 
generator for dynamic frequency scaling,” 
in Proc. IEEE Int’l Symp. on VLSI Design, 
Automation and Test, April 2009, pp. 251- 
254. 
[6] G. Chien and P. R. Gray, “A 900-MHz 
Local Oscillator Using a DLL-based 
Frequency Multiplier Technique for PCS 
Applications,” IEEE J. Solid-State Circuits, 
vol.35, no.12, pp. 1996-1999, Dec. 2000. 
[7] D. J. Foley and M. P. Flynn, “CMOS 
DLL-Based 2-V 3.2-ps Jitter 1-GHz Clock 
Synthesizer and Temperature-Compensated 
Tunable Oscillator,” IEEE J. Solid-State 
Circuits, vol.36, no.3, pp.417-423, March 
2001. 
[8] C. Kim et al., “Low-power small-area 
±7.28ps jitter 1 GHz DLL-based clock 
generator,” in ISSCC Digest of Technical 
Papers, Feb. 2002, pp. 106-107. 
[9] C.-C. Wang et al., “A 1.2 GHz 
programmable DLL-based frequency 
multiplier for wireless applications,” IEEE 
Trans. on Very Large Scale Integration 
(VLSI) Systems, vol. 12, no. 12, pp. 
1377-1381, Dec. 2004. 
[10] J.-H. Kim et al., “A 120-MHz-1.8-GHz 
CMOS DLL-based clock generator for 
dynamic frequency scaling,” IEEE J. 
Solid-State Circuits, vol. 41, pp.2077-2082, 
Sept. 2006. 
[11] C.-N. Chuang and S.-l. Liu, “A 40GHz 
DLL-based clock generator in 90nm CMOS 
technology,” in ISSCC Digest of Technical 
Papers, Feb. 2007, pp. 178-179. 
[12] S. Ok et al., “An antiharmonic, 
programmable, DLL-based frequency 
multiplier for dynamic frequency scaling,” 
IEEE Trans. on Very Large Scale 
Integration (VLSI) Systems: Accepted for 
future publication. 
[13] H.-Y. Huang and J.-H. Shen, “A 
DLL-based programmable clock generator 
using threshold-trigger delay element and 
circular edge combiner,” in Proc. IEEE 
Asia-Pacific Conf. on Advanced System 
Integrated Circuits, 2004, pp. 76-79. 
[14] K.-H. Cheng et al., “A 2.2 GHz 
Programmable DLL-based frequency 
multiplier for SOC applications,” in Proc. 
IEEE Asia-Pacific Conf. on Advanced 
System Integrated Circuits, Aug. 2004, pp. 
72-75. 
[15] K.-H. Cheng et al., “A 2GHz fully 
differential DLL-based frequency multiplier 
for high speed serial link circuit,” in Proc. 
IEEE Int’l Symp. on Circuits and Systems, 
May 2005, pp. 1174-1177. 
[16] T.-C. Lee and K.-J. Hsiao, “A DLL-based 
frequency Multiplier for MBOA-UWB 
system,” in Proc. Int’l Symp. on VLSI, June 
2005, pp. 42- 45. 
[17] R.-M. Weng et al., “A CMOS delay-locked 
loop based frequency multiplier for 
wide-range operation,” in Proc. IEEE Conf. 
on Devices and Solid-State Circuits, 2005, 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/30
國科會補助計畫
計畫名稱: 應用於具動態調整電源電壓與操作頻率系統晶片且具相位同步、四週期跳頻
並工作於9MHz到3GHz基於延遲鎖相迴路架構之可程式化倍頻器設計
計畫主持人: 王義明
計畫編號: 99-2221-E-260-035- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
