# Задание 1. Мультиплексор
Имя модуля: mux

| Имя сигнала | Напр-е | Разрядность | Комментарий |
|--|--|--|--|
| data0_i | input | 2 | Входные данные. Вход №0. |
| data1_i | input | 2 | Входные данные. Вход №1. |
| data2_i | input | 2 | Входные данные. Вход №2. |
| data3_i | input | 2 | Входные данные. Вход №3. |
| direction_i | intput | 2 | Номер входа для использования на выходе. |
| data_o | output | 2 | Выходные данные. |

Значение сигнала direction_i в каждый момент времени определяет с какого входа данные транслируются на
выход.

## Цели
Изучить основы построения синтезируемых модулей с помощью блок-диаграммы (Block diagram/Schematic).
### Общие требования:
1. Все задания должны быть проверены в симуляции с помощью тестового окружения.
2. Все задания должны быть собраны в Quartus и укладываться по частоте и ресурсам.
3. При сборке в Quartus не должно быть Warning и Critical Warning сообщений.
4. Все задания реализуются с помощью Block diagram/Schematic редактора в Quartus.
5. Для симуляции bdf файл конвертируется в Verilog файл средствами Quartus.

# Пользоваться можно только примитивными блоками:
###  Пины
- input
- output
### Логические элементы:
- and2/3/4..
- or2/3/4...
- not
- xor
### D-триггеры:
- dff
- dffe



