$date
	Tue Nov 13 11:27:25 2007
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module top $end
$var wire 16 ! Out[15:0] $end
$var reg 16 " A[15:0] $end
$var reg 16 # B[15:0] $end
$var reg 3 $ Control[2:0] $end
$scope module fancyALU $end
$var wire 16 % a[15:0] $end
$var wire 16 & b[15:0] $end
$var wire 3 ' ctrl[2:0] $end
$var reg 16 ( out[15:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 (
b0 '
b0 &
b0 %
b0 $
b0 #
b0 "
b0 !
$end
#10
b1111111111111111 !
b1111111111111111 (
b1111111111111111 #
b1111111111111111 &
#20
b0 #
b0 &
b1111111111111111 "
b1111111111111111 %
#30
b1111111111111111 #
b1111111111111111 &
#40
b1 $
b1 '
b0 #
b0 &
b0 "
b0 %
#50
b1111111111111111 #
b1111111111111111 &
#60
b0 #
b0 &
b1111111111111111 "
b1111111111111111 %
#70
b0 !
b0 (
b1111111111111111 #
b1111111111111111 &
#80
b10 $
b10 '
b0 #
b0 &
b0 "
b0 %
#90
b1111111111111111 #
b1111111111111111 &
#100
b0 #
b0 &
b1111111111111111 "
b1111111111111111 %
#110
b1111111111111111 !
b1111111111111111 (
b1111111111111111 #
b1111111111111111 &
#120
b0 !
b0 (
b11 $
b11 '
b0 #
b0 &
b0 "
b0 %
#130
b1111111111111111 !
b1111111111111111 (
b1111111111111111 #
b1111111111111111 &
#140
b0 #
b0 &
b1111111111111111 "
b1111111111111111 %
#150
b0 !
b0 (
b1111111111111111 #
b1111111111111111 &
#160
b111 $
b111 '
b0 #
b0 &
b0 "
b0 %
#170
b101 $
b101 '
b1111111111111111 #
b1111111111111111 &
#180
b111 $
b111 '
b0 #
b0 &
b1111111111111111 "
b1111111111111111 %
#190
b110 $
b110 '
b1111111111111111 #
b1111111111111111 &
