<stg><name>MPI_Recv.1.2222</name>


<trans_list>

<trans id="593" from="1" to="12">
<condition id="367">
<or_exp></or_exp>
</condition>
</trans>

<trans id="594" from="1" to="19">
<condition id="368">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="595" from="1" to="2">
<condition id="370">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="610" from="1" to="5">
<condition id="387">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="707" from="2" to="3">
<condition id="491">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="708" from="3" to="4">
<condition id="492">
<or_exp><and_exp><literal name="icmp" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="709" from="3" to="2">
<condition id="493">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="608" from="4" to="19">
<condition id="385">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="611" from="5" to="6">
<condition id="388">
<or_exp><and_exp><literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="626" from="5" to="12">
<condition id="406">
<or_exp><and_exp><literal name="tmp_26" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="613" from="6" to="7">
<condition id="390">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="614" from="6" to="8">
<condition id="391">
<or_exp><and_exp><literal name="tmp_29" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="616" from="7" to="8">
<condition id="393">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="618" from="8" to="9">
<condition id="395">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="619" from="8" to="5">
<condition id="397">
<or_exp><and_exp><literal name="tmp_29" val="0"/>
</and_exp><and_exp><literal name="tmp_32" val="0"/>
</and_exp><and_exp><literal name="tmp_34" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="621" from="9" to="10">
<condition id="400">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="622" from="10" to="11">
<condition id="401">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="625" from="10" to="19">
<condition id="405">
<or_exp><and_exp><literal name="tmp_45" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="624" from="11" to="10">
<condition id="404">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="627" from="12" to="12">
<condition id="408">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="628" from="12" to="13">
<condition id="409">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="666" from="12" to="25">
<condition id="449">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="704" from="12" to="19">
<condition id="489">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="630" from="13" to="14">
<condition id="411">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="648" from="13" to="20">
<condition id="430">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="665" from="13" to="19">
<condition id="448">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="632" from="14" to="15">
<condition id="413">
<or_exp><and_exp><literal name="tmp_85" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="633" from="14" to="19">
<condition id="414">
<or_exp><and_exp><literal name="tmp_85" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="635" from="15" to="16">
<condition id="416">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="636" from="15" to="19">
<condition id="417">
<or_exp><and_exp><literal name="tmp_90" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="638" from="16" to="17">
<condition id="419">
<or_exp><and_exp><literal name="float_clr2snd_array_12" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="639" from="16" to="19">
<condition id="420">
<or_exp><and_exp><literal name="float_clr2snd_array_12" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="641" from="17" to="18">
<condition id="422">
<or_exp><and_exp><literal name="tmp_97" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="642" from="17" to="19">
<condition id="423">
<or_exp><and_exp><literal name="tmp_97" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="644" from="18" to="19">
<condition id="425">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="646" from="19" to="13">
<condition id="428">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_78" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_85" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_83" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_90" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_89" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="float_clr2snd_array_12" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_97" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_96" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_100" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_101" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="684" from="19" to="25">
<condition id="468">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_68" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_74" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="int_request_array_PK_2" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_91" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_95" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_94" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="650" from="20" to="19">
<condition id="433">
<or_exp><and_exp><literal name="tmp_78" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="651" from="20" to="21">
<condition id="432">
<or_exp><and_exp><literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="653" from="21" to="19">
<condition id="436">
<or_exp><and_exp><literal name="tmp_83" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="654" from="21" to="22">
<condition id="435">
<or_exp><and_exp><literal name="tmp_83" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="656" from="22" to="19">
<condition id="439">
<or_exp><and_exp><literal name="tmp_89" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="657" from="22" to="23">
<condition id="438">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="659" from="23" to="19">
<condition id="442">
<or_exp><and_exp><literal name="tmp_93" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="660" from="23" to="24">
<condition id="441">
<or_exp><and_exp><literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="662" from="24" to="19">
<condition id="444">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="668" from="25" to="26">
<condition id="451">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="686" from="25" to="31">
<condition id="470">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="703" from="25" to="19">
<condition id="488">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="670" from="26" to="19">
<condition id="454">
<or_exp><and_exp><literal name="tmp_74" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="671" from="26" to="27">
<condition id="453">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="673" from="27" to="19">
<condition id="457">
<or_exp><and_exp><literal name="tmp_82" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="674" from="27" to="28">
<condition id="456">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="676" from="28" to="19">
<condition id="460">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_2" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="677" from="28" to="29">
<condition id="459">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_2" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="679" from="29" to="19">
<condition id="463">
<or_exp><and_exp><literal name="tmp_92" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="680" from="29" to="30">
<condition id="462">
<or_exp><and_exp><literal name="tmp_92" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="682" from="30" to="19">
<condition id="465">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="688" from="31" to="19">
<condition id="473">
<or_exp><and_exp><literal name="tmp_68" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="689" from="31" to="32">
<condition id="472">
<or_exp><and_exp><literal name="tmp_68" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="691" from="32" to="19">
<condition id="476">
<or_exp><and_exp><literal name="tmp_73" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="692" from="32" to="33">
<condition id="475">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="694" from="33" to="19">
<condition id="478">
<or_exp><and_exp><literal name="int_request_array_PK_2" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="695" from="33" to="34">
<condition id="479">
<or_exp><and_exp><literal name="int_request_array_PK_2" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="697" from="34" to="19">
<condition id="482">
<or_exp><and_exp><literal name="tmp_88" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="698" from="34" to="35">
<condition id="481">
<or_exp><and_exp><literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="700" from="35" to="19">
<condition id="484">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
codeRepl:0  %p_read_1 = call float @_ssdm_op_Read.ap_auto.float(float %p_read1)

]]></Node>
<StgValue><ssdm name="p_read_1"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
codeRepl:1  %p_read11 = call float @_ssdm_op_Read.ap_auto.float(float %p_read)

]]></Node>
<StgValue><ssdm name="p_read11"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i144* @stream_in_V, [5 x i8]* @p_str10, i32 0, i32 0, [5 x i8]* @p_str11, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8, [1 x i8]* @p_str8, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecInterface(i144* @stream_out_V, [5 x i8]* @p_str10, i32 0, i32 0, [5 x i8]* @p_str11, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8, [1 x i8]* @p_str8, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str8, [1 x i8]* @p_str8)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:4  %state_1_load = load i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name="state_1_load"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:5  %pkt_out_dest_V = load i8* @envlp_SRC_V_1, align 1

]]></Node>
<StgValue><ssdm name="pkt_out_dest_V"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="159">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0" op_8_bw="2" op_9_bw="0">
<![CDATA[
codeRepl:6  switch i2 %state_1_load, label %._crit_edge17 [
    i2 0, label %.preheader632.preheader
    i2 1, label %47
    i2 -2, label %.preheader622.preheader
    i2 -1, label %68
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="16" op_0_bw="8">
<![CDATA[
:1  %error_DEST_V = zext i8 %pkt_out_dest_V to i16

]]></Node>
<StgValue><ssdm name="error_DEST_V"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="16" op_0_bw="16">
<![CDATA[
:2  %id_in_V_load_2 = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load_2"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="8" op_0_bw="16">
<![CDATA[
:3  %error_SRC_V = trunc i16 %id_in_V_load_2 to i8

]]></Node>
<StgValue><ssdm name="error_SRC_V"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="4" op_2_bw="4" op_3_bw="8" op_4_bw="24" op_5_bw="8" op_6_bw="16">
<![CDATA[
:4  %p_Result_4 = call i64 @_ssdm_op_BitConcatenate.i64.i4.i4.i8.i24.i8.i16(i4 undef, i4 undef, i8 undef, i24 5, i8 %error_SRC_V, i16 %error_DEST_V)

]]></Node>
<StgValue><ssdm name="p_Result_4"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="64" op_3_bw="32" op_4_bw="32">
<![CDATA[
:5  %tmp_4 = call i137 @llvm.part.set.i137.i64(i137 undef, i64 %p_Result_4, i32 0, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:6  %tmp_4_1 = call i137 @llvm.part.set.i137.i8(i137 %tmp_4, i8 -1, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="tmp_4_1"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="57" op_0_bw="57" op_1_bw="8" op_2_bw="8" op_3_bw="41">
<![CDATA[
:7  %tmp_25 = call i57 @_ssdm_op_BitConcatenate.i57.i8.i8.i41(i8 %pkt_out_dest_V, i8 %error_SRC_V, i41 -1099511627775)

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="57" op_3_bw="32" op_4_bw="32">
<![CDATA[
:8  %tmp_4_2 = call i137 @_ssdm_op_PartSet.i137.i137.i57.i32.i32(i137 %tmp_4_1, i57 %tmp_25, i32 80, i32 136)

]]></Node>
<StgValue><ssdm name="tmp_4_2"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="144" op_0_bw="137">
<![CDATA[
:9  %tmp_4_cast = zext i137 %tmp_4_2 to i144

]]></Node>
<StgValue><ssdm name="tmp_4_cast"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="144">
<![CDATA[
:10  call void @_ssdm_op_Write.axis.volatile.i144P(i144* @stream_out_V, i144 %tmp_4_cast)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="161">
<or_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="0">
<![CDATA[
:11  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="32" op_0_bw="32">
<![CDATA[
.preheader622.preheader:0  %buf1 = alloca float

]]></Node>
<StgValue><ssdm name="buf1"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="32">
<![CDATA[
.preheader622.preheader:1  %write_flag = alloca i1

]]></Node>
<StgValue><ssdm name="write_flag"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="32">
<![CDATA[
.preheader622.preheader:2  %write_flag4 = alloca i1

]]></Node>
<StgValue><ssdm name="write_flag4"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="32" op_0_bw="32">
<![CDATA[
.preheader622.preheader:3  %buf = alloca float

]]></Node>
<StgValue><ssdm name="buf"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader622.preheader:4  store i1 false, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader622.preheader:5  store i1 false, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="163">
<or_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="0">
<![CDATA[
.preheader622.preheader:6  br label %.preheader622

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="16" op_0_bw="8">
<![CDATA[
:0  %clr2snd_DEST_V = zext i8 %pkt_out_dest_V to i16

]]></Node>
<StgValue><ssdm name="clr2snd_DEST_V"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="16" op_0_bw="16">
<![CDATA[
:1  %envlp_DEST_V_load = load i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name="envlp_DEST_V_load"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="8" op_0_bw="16">
<![CDATA[
:2  %clr2snd_SRC_V = trunc i16 %envlp_DEST_V_load to i8

]]></Node>
<StgValue><ssdm name="clr2snd_SRC_V"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="16" op_0_bw="16">
<![CDATA[
:3  %clr2snd_MSG_SIZE_V = load i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name="clr2snd_MSG_SIZE_V"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="64" op_0_bw="64" op_1_bw="4" op_2_bw="4" op_3_bw="8" op_4_bw="16" op_5_bw="8" op_6_bw="8" op_7_bw="16">
<![CDATA[
:4  %p_Result_s = call i64 @_ssdm_op_BitConcatenate.i64.i4.i4.i8.i16.i8.i8.i16(i4 undef, i4 undef, i8 undef, i16 %clr2snd_MSG_SIZE_V, i8 1, i8 %clr2snd_SRC_V, i16 %clr2snd_DEST_V)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="16" op_0_bw="16">
<![CDATA[
:5  %id_in_V_load_1 = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load_1"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="8" op_0_bw="16">
<![CDATA[
:6  %pkt_out_id_V = trunc i16 %id_in_V_load_1 to i8

]]></Node>
<StgValue><ssdm name="pkt_out_id_V"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="64" op_3_bw="32" op_4_bw="32">
<![CDATA[
:7  %tmp_2147 = call i137 @llvm.part.set.i137.i64(i137 undef, i64 %p_Result_s, i32 0, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_2147"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="8" op_3_bw="32" op_4_bw="32">
<![CDATA[
:8  %tmp_2147_1 = call i137 @llvm.part.set.i137.i8(i137 %tmp_2147, i8 -1, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="tmp_2147_1"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="57" op_0_bw="57" op_1_bw="8" op_2_bw="8" op_3_bw="41">
<![CDATA[
:9  %tmp = call i57 @_ssdm_op_BitConcatenate.i57.i8.i8.i41(i8 %pkt_out_dest_V, i8 %pkt_out_id_V, i41 -1099511627775)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="137" op_0_bw="137" op_1_bw="137" op_2_bw="57" op_3_bw="32" op_4_bw="32">
<![CDATA[
:10  %tmp_2147_2 = call i137 @_ssdm_op_PartSet.i137.i137.i57.i32.i32(i137 %tmp_2147_1, i57 %tmp, i32 80, i32 136)

]]></Node>
<StgValue><ssdm name="tmp_2147_2"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="144" op_0_bw="137">
<![CDATA[
:11  %tmp_2147_cast = zext i137 %tmp_2147_2 to i144

]]></Node>
<StgValue><ssdm name="tmp_2147_cast"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="0" op_0_bw="0" op_1_bw="144" op_2_bw="144">
<![CDATA[
:12  call void @_ssdm_op_Write.axis.volatile.i144P(i144* @stream_out_V, i144 %tmp_2147_cast)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:13  store i2 -2, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="165">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="0" op_0_bw="0">
<![CDATA[
:14  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="32" op_0_bw="32">
<![CDATA[
.preheader632.preheader:0  %float_req_num_load = load i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name="float_req_num_load"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="16">
<![CDATA[
.preheader632.preheader:1  %id_in_V_load = load i16* @id_in_V, align 2

]]></Node>
<StgValue><ssdm name="id_in_V_load"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="166">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="0" op_0_bw="0">
<![CDATA[
.preheader632.preheader:2  br label %.preheader632

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="80" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
.preheader622:0  %i7 = phi i32 [ %i_9, %66 ], [ 0, %.preheader622.preheader ]

]]></Node>
<StgValue><ssdm name="i7"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="73" bw="31" op_0_bw="31" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
.preheader622:5  %tmp_105 = call i31 @_ssdm_op_PartSelect.i31.i32.i32.i32(i32 %i7, i32 1, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_105"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader622:6  %icmp = icmp slt i31 %tmp_105, 1

]]></Node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %tmp_30 = call i32 (...)* @_ssdm_op_SpecRegionBegin([12 x i8]* @p_str9)

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str8) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="1" op_1_bw="144" op_2_bw="32">
<![CDATA[
:2  %tmp_31 = call i1 @_ssdm_op_NbReadReq.axis.i144P(i144* @stream_in_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_31, label %49, label %65

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_6 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_6"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="167">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="144" op_0_bw="144" op_1_bw="144">
<![CDATA[
:0  %stream_in_V_read_1 = call i144 @_ssdm_op_Read.axis.volatile.i144P(i144* @stream_in_V)

]]></Node>
<StgValue><ssdm name="stream_in_V_read_1"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %recv_data_keep_V = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 64, i32 71)

]]></Node>
<StgValue><ssdm name="recv_data_keep_V"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %recv_data_dest_V = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 129, i32 136)

]]></Node>
<StgValue><ssdm name="recv_data_dest_V"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %p_Result_s_130 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_1, i32 84, i32 87)

]]></Node>
<StgValue><ssdm name="p_Result_s_130"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_33 = icmp eq i4 %p_Result_s_130, 1

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_33, label %50, label %52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_39 = icmp eq i4 %p_Result_s_130, 0

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="168">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_39, label %53, label %._crit_edge52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_1 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_1, i32 80, i32 83)

]]></Node>
<StgValue><ssdm name="p_Result_1"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %tmp_44 = icmp eq i4 %p_Result_1, 0

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="169">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_44, label %54, label %59

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_49 = icmp eq i4 %p_Result_1, 1

]]></Node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="170">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_49, label %60, label %._crit_edge52

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ_12 = zext i8 %recv_data_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_12"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_13 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_13"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_14 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_14"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="16" op_0_bw="16" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_15 = call i16 @_ssdm_op_PartSelect.i16.i144.i32.i32(i144 %stream_in_V_read_1, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_15"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_16 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_16"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_17 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_1, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_17"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_56 = icmp eq i8 %temp_diff_src_or_typ_14, 0

]]></Node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="171">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_56, label %61, label %62

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_62 = icmp eq i8 %temp_diff_src_or_typ_14, 1

]]></Node>
<StgValue><ssdm name="tmp_62"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="172">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_62, label %63, label %._crit_edge55

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="32" op_0_bw="32">
<![CDATA[
:0  %float_clr_num_load = load i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name="float_clr_num_load"/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_65 = sext i32 %float_clr_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_65"/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_clr2snd_array_25 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_65

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_25"/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_12, i16* %float_clr2snd_array_25, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %float_clr2snd_array_26 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_65

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_26"/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_13, i8* %float_clr2snd_array_26, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %float_clr2snd_array_27 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_65

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_27"/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 true, i1* %float_clr2snd_array_27, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %float_clr2snd_array_28 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_65

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_28"/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_15, i16* %float_clr2snd_array_28, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %float_clr2snd_array_29 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_65

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_29"/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_16, i8* %float_clr2snd_array_29, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %float_clr2snd_array_30 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_65

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_30"/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_17, i4* %float_clr2snd_array_30, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_66 = add nsw i32 %float_clr_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_66, i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="173">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
<literal name="tmp_62" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge55

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="174">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge55:0  br label %64

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="32" op_0_bw="32">
<![CDATA[
:0  %float_req_num_load_1 = load i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name="float_req_num_load_1"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_60 = sext i32 %float_req_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_60"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_request_array_55 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="float_request_array_55"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_12, i16* %float_request_array_55, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %float_request_array_56 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="float_request_array_56"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_13, i8* %float_request_array_56, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %float_request_array_57 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="float_request_array_57"/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:7  store i8 0, i8* %float_request_array_57, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %float_request_array_58 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="float_request_array_58"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_15, i16* %float_request_array_58, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %float_request_array_59 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="float_request_array_59"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_16, i8* %float_request_array_59, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %float_request_array_60 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_60

]]></Node>
<StgValue><ssdm name="float_request_array_60"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_17, i4* %float_request_array_60, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_61 = add nsw i32 %float_req_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_61, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="175">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %64

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_8 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_8"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="176">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ_6 = zext i8 %recv_data_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_6"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_7 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_7"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_8 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_8"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="16" op_0_bw="16" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_9 = call i16 @_ssdm_op_PartSelect.i16.i144.i32.i32(i144 %stream_in_V_read_1, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_9"/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_10 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read_1, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_10"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_11 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read_1, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_11"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_48 = icmp eq i8 %temp_diff_src_or_typ_8, 0

]]></Node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="177">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_48, label %55, label %56

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_55 = icmp eq i8 %temp_diff_src_or_typ_8, 1

]]></Node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="178">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_55, label %57, label %._crit_edge53

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="32" op_0_bw="32">
<![CDATA[
:0  %int_clr_num_load = load i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name="int_clr_num_load"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_58 = sext i32 %int_clr_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_58"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %int_clr2snd_array_DE_4 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_4"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_6, i16* %int_clr2snd_array_DE_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %int_clr2snd_array_SR_4 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_4"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_7, i8* %int_clr2snd_array_SR_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %int_clr2snd_array_PK_4 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_4"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 true, i1* %int_clr2snd_array_PK_4, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="167" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %int_clr2snd_array_MS_4 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_4"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_9, i16* %int_clr2snd_array_MS_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="169" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %int_clr2snd_array_TA_4 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_4"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_10, i8* %int_clr2snd_array_TA_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %int_clr2snd_array_DA_4 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_58

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_4"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_11, i4* %int_clr2snd_array_DA_4, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_59 = add nsw i32 %int_clr_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_59"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_59, i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="179">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %._crit_edge53

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="180">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge53:0  br label %58

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="177" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="32" op_0_bw="32">
<![CDATA[
:0  %int_req_num_load = load i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name="int_req_num_load"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="64" op_0_bw="32">
<![CDATA[
:1  %tmp_53 = sext i32 %int_req_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %int_request_array_DE_4 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_53

]]></Node>
<StgValue><ssdm name="int_request_array_DE_4"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:3  store i16 %temp_diff_src_or_typ_6, i16* %int_request_array_DE_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %int_request_array_SR_4 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_53

]]></Node>
<StgValue><ssdm name="int_request_array_SR_4"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:5  store i8 %temp_diff_src_or_typ_7, i8* %int_request_array_SR_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="183" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %int_request_array_PK_4 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_53

]]></Node>
<StgValue><ssdm name="int_request_array_PK_4"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:7  store i1 false, i1* %int_request_array_PK_4, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="185" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %int_request_array_MS_4 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_53

]]></Node>
<StgValue><ssdm name="int_request_array_MS_4"/></StgValue>
</operation>

<operation id="186" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:9  store i16 %temp_diff_src_or_typ_9, i16* %int_request_array_MS_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="187" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %int_request_array_TA_4 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_53

]]></Node>
<StgValue><ssdm name="int_request_array_TA_4"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:11  store i8 %temp_diff_src_or_typ_10, i8* %int_request_array_TA_4, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="189" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:12  %int_request_array_DA_5 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_53

]]></Node>
<StgValue><ssdm name="int_request_array_DA_5"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:13  store i4 %temp_diff_src_or_typ_11, i4* %int_request_array_DA_5, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  %tmp_54 = add nsw i32 %int_req_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:15  store i32 %tmp_54, i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="181">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="0">
<![CDATA[
:16  br label %58

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %i_7 = add nsw i32 %i7, -2

]]></Node>
<StgValue><ssdm name="i_7"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="182">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="1"/>
<literal name="tmp_44" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_38 = icmp eq i8 %recv_data_keep_V, -1

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="197" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="183">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_38, label %.preheader621.0, label %51

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="198" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_43 = icmp eq i8 %recv_data_keep_V, 15

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="199" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="32" op_0_bw="144">
<![CDATA[
.preheader.0:0  %tmp_110 = trunc i144 %stream_in_V_read_1 to i32

]]></Node>
<StgValue><ssdm name="tmp_110"/></StgValue>
</operation>

<operation id="200" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0:8  %i = add nsw i32 -1, %i7

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="201" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="0" op_0_bw="0">
<![CDATA[
.preheader.0:13  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="32" op_0_bw="144">
<![CDATA[
.preheader621.0:0  %tmp_108 = trunc i144 %stream_in_V_read_1 to i32

]]></Node>
<StgValue><ssdm name="tmp_108"/></StgValue>
</operation>

<operation id="203" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="32" op_0_bw="32" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
.preheader621.0:3  %p_Result_72_1 = call i32 @_ssdm_op_PartSelect.i32.i144.i32.i32(i144 %stream_in_V_read_1, i32 32, i32 63)

]]></Node>
<StgValue><ssdm name="p_Result_72_1"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="204" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="32" op_0_bw="32">
<![CDATA[
.preheader622:1  %buf1_load = load float* %buf1

]]></Node>
<StgValue><ssdm name="buf1_load"/></StgValue>
</operation>

<operation id="205" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1">
<![CDATA[
.preheader622:2  %write_flag_load = load i1* %write_flag

]]></Node>
<StgValue><ssdm name="write_flag_load"/></StgValue>
</operation>

<operation id="206" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1">
<![CDATA[
.preheader622:3  %write_flag4_load = load i1* %write_flag4

]]></Node>
<StgValue><ssdm name="write_flag4_load"/></StgValue>
</operation>

<operation id="207" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="72" bw="32" op_0_bw="32">
<![CDATA[
.preheader622:4  %buf_load = load float* %buf

]]></Node>
<StgValue><ssdm name="buf_load"/></StgValue>
</operation>

<operation id="208" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader622:7  br i1 %icmp, label %48, label %67

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="209" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="185">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_39" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="0"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge52:0  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="210" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="184">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_43, label %.preheader.0, label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="211" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="32" op_0_bw="32">
<![CDATA[
.preheader.0:1  %tmp_47 = bitcast i32 %tmp_110 to float

]]></Node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="212" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="32">
<![CDATA[
.preheader.0:2  %tmp_111 = trunc i32 %i7 to i1

]]></Node>
<StgValue><ssdm name="tmp_111"/></StgValue>
</operation>

<operation id="213" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0:3  %buf_0_tmp_s = select i1 %tmp_111, float %buf_load, float %tmp_47

]]></Node>
<StgValue><ssdm name="buf_0_tmp_s"/></StgValue>
</operation>

<operation id="214" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0:4  %p_write_flag4 = or i1 %tmp_111, %write_flag4_load

]]></Node>
<StgValue><ssdm name="p_write_flag4"/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0:5  %not_i7_t7 = xor i1 %tmp_111, true

]]></Node>
<StgValue><ssdm name="not_i7_t7"/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0:6  %write_flag_0_s = or i1 %write_flag_load, %not_i7_t7

]]></Node>
<StgValue><ssdm name="write_flag_0_s"/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader.0:7  %tmp_117_0_buf = select i1 %tmp_111, float %tmp_47, float %buf1_load

]]></Node>
<StgValue><ssdm name="tmp_117_0_buf"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0:9  store float %buf_0_tmp_s, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0:10  store i1 %p_write_flag4, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0:11  store i1 %write_flag_0_s, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="0"/>
<literal name="tmp_43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.0:12  store float %tmp_117_0_buf, float* %buf1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="32" op_0_bw="32">
<![CDATA[
.preheader621.0:1  %tmp_42 = bitcast i32 %tmp_108 to float

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="1" op_0_bw="32">
<![CDATA[
.preheader621.0:2  %tmp_109 = trunc i32 %i7 to i1

]]></Node>
<StgValue><ssdm name="tmp_109"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="32" op_0_bw="32">
<![CDATA[
.preheader621.0:4  %tmp_105_1 = bitcast i32 %p_Result_72_1 to float

]]></Node>
<StgValue><ssdm name="tmp_105_1"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0:5  %tmp_105_1_buf_2 = select i1 %tmp_109, float %tmp_105_1, float %tmp_42

]]></Node>
<StgValue><ssdm name="tmp_105_1_buf_2"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.preheader621.0:6  %buf16_2_tmp_105_1 = select i1 %tmp_109, float %tmp_42, float %tmp_105_1

]]></Node>
<StgValue><ssdm name="buf16_2_tmp_105_1"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0:7  store float %tmp_105_1_buf_2, float* %buf

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="228" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0:8  store i1 true, i1* %write_flag4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="229" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader621.0:9  store i1 true, i1* %write_flag

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="230" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader621.0:10  store float %buf16_2_tmp_105_1, float* %buf1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="231" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="1"/>
<literal name="tmp_33" val="1"/>
<literal name="tmp_38" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="0" op_0_bw="0">
<![CDATA[
.preheader621.0:11  br label %.loopexit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="232" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_39" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32">
<![CDATA[
.loopexit:0  %i7_4 = phi i32 [ %i, %.preheader.0 ], [ %i7, %51 ], [ %i7, %._crit_edge52 ], [ %i_6, %65 ], [ %i7, %.preheader621.0 ]

]]></Node>
<StgValue><ssdm name="i7_4"/></StgValue>
</operation>

<operation id="233" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_39" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
.loopexit:1  %empty = call i32 (...)* @_ssdm_op_SpecRegionEnd([12 x i8]* @p_str9, i32 %tmp_30)

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="234" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="186">
<or_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_31" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_33" val="1"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_39" val="0"/>
</and_exp><and_exp><literal name="icmp" val="1"/>
<literal name="tmp_44" val="0"/>
<literal name="tmp_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="0" op_0_bw="0">
<![CDATA[
.loopexit:2  br label %66

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="235" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:0  %i7_5 = phi i32 [ %i7_4, %.loopexit ], [ %i_7, %58 ], [ %i_8, %64 ]

]]></Node>
<StgValue><ssdm name="i7_5"/></StgValue>
</operation>

<operation id="236" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %i_9 = add nsw i32 %i7_5, 2

]]></Node>
<StgValue><ssdm name="i_9"/></StgValue>
</operation>

<operation id="237" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="187">
<or_exp><and_exp><literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %.preheader622

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="238" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="252" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 -1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="239" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="188">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="253" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="240" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="275" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader632:0  %j = phi i31 [ %i_5, %._crit_edge18 ], [ 0, %.preheader632.preheader ]

]]></Node>
<StgValue><ssdm name="j"/></StgValue>
</operation>

<operation id="241" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="276" bw="32" op_0_bw="31">
<![CDATA[
.preheader632:1  %j_cast = zext i31 %j to i32

]]></Node>
<StgValue><ssdm name="j_cast"/></StgValue>
</operation>

<operation id="242" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="277" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader632:2  %tmp_26 = icmp slt i32 %j_cast, %float_req_num_load

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="243" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="278" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader632:3  %i_5 = add i31 %j, 1

]]></Node>
<StgValue><ssdm name="i_5"/></StgValue>
</operation>

<operation id="244" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="189">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="279" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader632:4  br i1 %tmp_26, label %0, label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="245" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_28 = zext i31 %j to i64

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="246" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_8 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_28

]]></Node>
<StgValue><ssdm name="float_request_array_8"/></StgValue>
</operation>

<operation id="247" st_id="5" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="191">
<or_exp><and_exp><literal name="tmp_26" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_9 = load i8* %float_request_array_8, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_9"/></StgValue>
</operation>

<operation id="248" st_id="5" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="144" op_0_bw="144" op_1_bw="144">
<![CDATA[
:0  %stream_in_V_read = call i144 @_ssdm_op_Read.axis.volatile.i144P(i144* @stream_in_V)

]]></Node>
<StgValue><ssdm name="stream_in_V_read"/></StgValue>
</operation>

<operation id="249" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="1" op_0_bw="1" op_1_bw="144" op_2_bw="32">
<![CDATA[
:1  %tmp_106 = call i1 @_ssdm_op_BitSelect.i1.i144.i32(i144 %stream_in_V_read, i32 120)

]]></Node>
<StgValue><ssdm name="tmp_106"/></StgValue>
</operation>

<operation id="250" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %recv_pkt_dest_V = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 129, i32 136)

]]></Node>
<StgValue><ssdm name="recv_pkt_dest_V"/></StgValue>
</operation>

<operation id="251" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="192">
<or_exp><and_exp><literal name="tmp_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="252" st_id="6" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="283" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_9 = load i8* %float_request_array_8, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_9"/></StgValue>
</operation>

<operation id="253" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="284" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_29 = icmp eq i8 %float_request_array_9, 0

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="254" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="193">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="285" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_29, label %1, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="255" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_10 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_28

]]></Node>
<StgValue><ssdm name="float_request_array_10"/></StgValue>
</operation>

<operation id="256" st_id="6" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="195">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_11 = load i16* %float_request_array_10, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_11"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="257" st_id="7" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_11 = load i16* %float_request_array_10, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_11"/></StgValue>
</operation>

<operation id="258" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="289" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_32 = icmp eq i16 %float_request_array_11, %id_in_V_load

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="259" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="196">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="290" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_32, label %2, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="260" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_12 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_28

]]></Node>
<StgValue><ssdm name="float_request_array_12"/></StgValue>
</operation>

<operation id="261" st_id="7" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="198">
<or_exp><and_exp><literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_13 = load i8* %float_request_array_12, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_13"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="262" st_id="8" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_13 = load i8* %float_request_array_12, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_13"/></StgValue>
</operation>

<operation id="263" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_34 = icmp eq i8 %float_request_array_13, 0

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="264" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="199">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_34, label %3, label %._crit_edge18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="265" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="203">
<or_exp><and_exp><literal name="tmp_29" val="0"/>
</and_exp><and_exp><literal name="tmp_32" val="0"/>
</and_exp><and_exp><literal name="tmp_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18:0  br label %.preheader632

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="266" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:0  store i16 %id_in_V_load, i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="267" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  store i8 0, i8* @envlp_SRC_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="268" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %float_request_array_14 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_28

]]></Node>
<StgValue><ssdm name="float_request_array_14"/></StgValue>
</operation>

<operation id="269" st_id="8" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="16" op_0_bw="9">
<![CDATA[
:3  %float_request_array_15 = load i16* %float_request_array_14, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_15"/></StgValue>
</operation>

<operation id="270" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="205">
<or_exp><and_exp><literal name="tmp_29" val="1"/>
<literal name="tmp_32" val="1"/>
<literal name="tmp_34" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:5  store i2 1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="271" st_id="9" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="302" bw="16" op_0_bw="9">
<![CDATA[
:3  %float_request_array_15 = load i16* %float_request_array_14, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_15"/></StgValue>
</operation>

<operation id="272" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="303" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:4  store i16 %float_request_array_15, i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="273" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="305" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6  %tmp_40 = add nsw i32 %float_req_num_load, -1

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="274" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="306" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7  store i32 %tmp_40, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="275" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="206">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="307" bw="0" op_0_bw="0">
<![CDATA[
:8  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="276" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="309" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
:0  %j1 = phi i32 [ %j_cast, %3 ], [ %j_1, %5 ]

]]></Node>
<StgValue><ssdm name="j1"/></StgValue>
</operation>

<operation id="277" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="310" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %tmp_45 = icmp slt i32 %j1, %tmp_40

]]></Node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="278" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="207">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="311" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_45, label %5, label %.loopexit624.loopexit20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="279" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:1  %j_1 = add nsw i32 %j1, 1

]]></Node>
<StgValue><ssdm name="j_1"/></StgValue>
</operation>

<operation id="280" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="64" op_0_bw="32">
<![CDATA[
:2  %tmp_51 = sext i32 %j_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="281" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_request_array_16 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_16"/></StgValue>
</operation>

<operation id="282" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="16" op_0_bw="9">
<![CDATA[
:4  %float_request_array_17 = load i16* %float_request_array_16, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_17"/></StgValue>
</operation>

<operation id="283" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_request_array_19 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_19"/></StgValue>
</operation>

<operation id="284" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="8" op_0_bw="9">
<![CDATA[
:8  %float_request_array_20 = load i8* %float_request_array_19, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_20"/></StgValue>
</operation>

<operation id="285" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_request_array_22 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_22"/></StgValue>
</operation>

<operation id="286" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="8" op_0_bw="9">
<![CDATA[
:12  %float_request_array_23 = load i8* %float_request_array_22, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_23"/></StgValue>
</operation>

<operation id="287" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:15  %float_request_array_25 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_25"/></StgValue>
</operation>

<operation id="288" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="9">
<![CDATA[
:16  %float_request_array_26 = load i16* %float_request_array_25, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_26"/></StgValue>
</operation>

<operation id="289" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:19  %float_request_array_28 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_28"/></StgValue>
</operation>

<operation id="290" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="8" op_0_bw="9">
<![CDATA[
:20  %float_request_array_29 = load i8* %float_request_array_28, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_29"/></StgValue>
</operation>

<operation id="291" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:23  %float_request_array_31 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_31"/></StgValue>
</operation>

<operation id="292" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="4" op_0_bw="9">
<![CDATA[
:24  %float_request_array_32 = load i4* %float_request_array_31, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_32"/></StgValue>
</operation>

<operation id="293" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:27  %float_request_array_34 = getelementptr [512 x i4]* @float_request_array_6, i64 0, i64 %tmp_51

]]></Node>
<StgValue><ssdm name="float_request_array_34"/></StgValue>
</operation>

<operation id="294" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="209">
<or_exp><and_exp><literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="4" op_0_bw="9">
<![CDATA[
:28  %float_request_array_35 = load i4* %float_request_array_34, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_35"/></StgValue>
</operation>

<operation id="295" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="211">
<or_exp><and_exp><literal name="tmp_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit20:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="296" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="313" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_50 = sext i32 %j1 to i64

]]></Node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="297" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="317" bw="16" op_0_bw="9">
<![CDATA[
:4  %float_request_array_17 = load i16* %float_request_array_16, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_17"/></StgValue>
</operation>

<operation id="298" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="318" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_request_array_18 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_18"/></StgValue>
</operation>

<operation id="299" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="319" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:6  store i16 %float_request_array_17, i16* %float_request_array_18, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="300" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="321" bw="8" op_0_bw="9">
<![CDATA[
:8  %float_request_array_20 = load i8* %float_request_array_19, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_20"/></StgValue>
</operation>

<operation id="301" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="322" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_request_array_21 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_21"/></StgValue>
</operation>

<operation id="302" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="323" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %float_request_array_20, i8* %float_request_array_21, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="303" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="325" bw="8" op_0_bw="9">
<![CDATA[
:12  %float_request_array_23 = load i8* %float_request_array_22, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_23"/></StgValue>
</operation>

<operation id="304" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="326" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:13  %float_request_array_24 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_24"/></StgValue>
</operation>

<operation id="305" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="327" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:14  store i8 %float_request_array_23, i8* %float_request_array_24, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="306" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="9">
<![CDATA[
:16  %float_request_array_26 = load i16* %float_request_array_25, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_26"/></StgValue>
</operation>

<operation id="307" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="330" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:17  %float_request_array_27 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_27"/></StgValue>
</operation>

<operation id="308" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="331" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:18  store i16 %float_request_array_26, i16* %float_request_array_27, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="309" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="333" bw="8" op_0_bw="9">
<![CDATA[
:20  %float_request_array_29 = load i8* %float_request_array_28, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_29"/></StgValue>
</operation>

<operation id="310" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="334" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:21  %float_request_array_30 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_30"/></StgValue>
</operation>

<operation id="311" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="335" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:22  store i8 %float_request_array_29, i8* %float_request_array_30, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="312" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="337" bw="4" op_0_bw="9">
<![CDATA[
:24  %float_request_array_32 = load i4* %float_request_array_31, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_32"/></StgValue>
</operation>

<operation id="313" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="338" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:25  %float_request_array_33 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_33"/></StgValue>
</operation>

<operation id="314" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="339" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:26  store i4 %float_request_array_32, i4* %float_request_array_33, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="315" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="341" bw="4" op_0_bw="9">
<![CDATA[
:28  %float_request_array_35 = load i4* %float_request_array_34, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_35"/></StgValue>
</operation>

<operation id="316" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="342" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:29  %float_request_array_36 = getelementptr [512 x i4]* @float_request_array_6, i64 0, i64 %tmp_50

]]></Node>
<StgValue><ssdm name="float_request_array_36"/></StgValue>
</operation>

<operation id="317" st_id="11" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="343" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:30  store i4 %float_request_array_35, i4* %float_request_array_36, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="318" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="344" bw="0" op_0_bw="0">
<![CDATA[
:31  br label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="319" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %last_V = phi i1 [ %tmp_106, %6 ], [ %tmp_107, %8 ]

]]></Node>
<StgValue><ssdm name="last_V"/></StgValue>
</operation>

<operation id="320" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="213">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %last_V, label %9, label %8

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="321" st_id="12" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="144" op_0_bw="144" op_1_bw="144">
<![CDATA[
:0  %stream_in_V_read_2 = call i144 @_ssdm_op_Read.axis.volatile.i144P(i144* @stream_in_V)

]]></Node>
<StgValue><ssdm name="stream_in_V_read_2"/></StgValue>
</operation>

<operation id="322" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="1" op_0_bw="1" op_1_bw="144" op_2_bw="32">
<![CDATA[
:1  %tmp_107 = call i1 @_ssdm_op_BitSelect.i1.i144.i32(i144 %stream_in_V_read_2, i32 120)

]]></Node>
<StgValue><ssdm name="tmp_107"/></StgValue>
</operation>

<operation id="323" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %7

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="324" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="16" op_0_bw="8">
<![CDATA[
:0  %temp_diff_src_or_typ = zext i8 %recv_pkt_dest_V to i16

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ"/></StgValue>
</operation>

<operation id="325" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %temp_diff_src_or_typ_1 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 16, i32 23)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_1"/></StgValue>
</operation>

<operation id="326" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %temp_diff_src_or_typ_2 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 24, i32 31)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_2"/></StgValue>
</operation>

<operation id="327" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="16" op_0_bw="16" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %temp_diff_src_or_typ_3 = call i16 @_ssdm_op_PartSelect.i16.i144.i32.i32(i144 %stream_in_V_read, i32 32, i32 47)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_3"/></StgValue>
</operation>

<operation id="328" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="8" op_0_bw="8" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %temp_diff_src_or_typ_4 = call i8 @_ssdm_op_PartSelect.i8.i144.i32.i32(i144 %stream_in_V_read, i32 48, i32 55)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_4"/></StgValue>
</operation>

<operation id="329" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %temp_diff_src_or_typ_5 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read, i32 60, i32 63)

]]></Node>
<StgValue><ssdm name="temp_diff_src_or_typ_5"/></StgValue>
</operation>

<operation id="330" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:6  store i16 %temp_diff_src_or_typ, i16* @envlp_DEST_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="331" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  store i8 %temp_diff_src_or_typ_1, i8* @envlp_SRC_V_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="332" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_3, i16* @envlp_MSG_SIZE_V_1, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="333" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_35 = icmp eq i8 %temp_diff_src_or_typ_2, 0

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="334" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:10  %tmp_36 = icmp eq i16 %temp_diff_src_or_typ, %id_in_V_load

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="335" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:11  %tmp_37 = icmp eq i8 %temp_diff_src_or_typ_1, 0

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="336" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:12  %tmp19 = and i1 %tmp_36, %tmp_37

]]></Node>
<StgValue><ssdm name="tmp19"/></StgValue>
</operation>

<operation id="337" st_id="12" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:13  %or_cond1 = and i1 %tmp19, %tmp_35

]]></Node>
<StgValue><ssdm name="or_cond1"/></StgValue>
</operation>

<operation id="338" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:14  br i1 %or_cond1, label %10, label %._crit_edge21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="339" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge21:0  %p_Result_2 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read, i32 84, i32 87)

]]></Node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="340" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge21:1  %tmp_41 = icmp eq i4 %p_Result_2, 0

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="341" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="217">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge21:2  br i1 %tmp_41, label %11, label %._crit_edge24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="342" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="4" op_0_bw="4" op_1_bw="144" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_3 = call i4 @_ssdm_op_PartSelect.i4.i144.i32.i32(i144 %stream_in_V_read, i32 80, i32 83)

]]></Node>
<StgValue><ssdm name="p_Result_3"/></StgValue>
</operation>

<operation id="343" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %tmp_46 = icmp eq i4 %p_Result_3, 0

]]></Node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="344" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="218">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_46, label %12, label %29

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="345" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tmp_52 = icmp eq i4 %p_Result_3, 1

]]></Node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="346" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="219">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_52, label %30, label %._crit_edge24

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="347" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="220">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge24:0  br label %._crit_edge17

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="348" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="222">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_35, label %.preheader625.preheader, label %38

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="349" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_64 = icmp eq i8 %temp_diff_src_or_typ_2, 1

]]></Node>
<StgValue><ssdm name="tmp_64"/></StgValue>
</operation>

<operation id="350" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="223">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_64, label %.preheader623.preheader, label %._crit_edge45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="351" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="32" op_0_bw="32">
<![CDATA[
.preheader623.preheader:0  %float_clr_num_load_1 = load i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name="float_clr_num_load_1"/></StgValue>
</operation>

<operation id="352" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="224">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="0" op_0_bw="0">
<![CDATA[
.preheader623.preheader:1  br label %.preheader623

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="353" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="225">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="0" op_0_bw="0">
<![CDATA[
.preheader625.preheader:0  br label %.preheader625

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="354" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="227">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_35, label %.preheader629.preheader, label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="355" st_id="12" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_57 = icmp eq i8 %temp_diff_src_or_typ_2, 1

]]></Node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="356" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="228">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_57, label %.preheader627.preheader, label %._crit_edge31

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="357" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="32" op_0_bw="32">
<![CDATA[
.preheader627.preheader:0  %int_clr_num_load_1 = load i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name="int_clr_num_load_1"/></StgValue>
</operation>

<operation id="358" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="229">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="0">
<![CDATA[
.preheader627.preheader:1  br label %.preheader627

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="359" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="32" op_0_bw="32">
<![CDATA[
.preheader629.preheader:0  %int_req_num_load_1 = load i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name="int_req_num_load_1"/></StgValue>
</operation>

<operation id="360" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="230">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="0">
<![CDATA[
.preheader629.preheader:1  br label %.preheader629

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="361" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 1, i2* @state_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="362" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="232">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="363" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="233">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="last_V" val="1"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="364" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader623:0  %i5 = phi i31 [ %i_3, %._crit_edge46 ], [ 0, %.preheader623.preheader ]

]]></Node>
<StgValue><ssdm name="i5"/></StgValue>
</operation>

<operation id="365" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="32" op_0_bw="31">
<![CDATA[
.preheader623:1  %i5_cast = zext i31 %i5 to i32

]]></Node>
<StgValue><ssdm name="i5_cast"/></StgValue>
</operation>

<operation id="366" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader623:2  %tmp_81 = icmp slt i32 %i5_cast, %float_clr_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="367" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader623:3  %i_3 = add i31 %i5, 1

]]></Node>
<StgValue><ssdm name="i_3"/></StgValue>
</operation>

<operation id="368" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="234">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader623:4  br i1 %tmp_81, label %39, label %45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="369" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_84 = zext i31 %i5 to i64

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="370" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_clr2snd_array_7 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_84

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_7"/></StgValue>
</operation>

<operation id="371" st_id="13" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="236">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_clr2snd_array_8 = load i8* %float_clr2snd_array_7, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_8"/></StgValue>
</operation>

<operation id="372" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_86 = sext i32 %float_clr_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="373" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_clr2snd_array_19 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_86

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_19"/></StgValue>
</operation>

<operation id="374" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %float_clr2snd_array_19, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="375" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_clr2snd_array_20 = getelementptr [512 x i8]* @float_clr2snd_array_5, i64 0, i64 %tmp_86

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_20"/></StgValue>
</operation>

<operation id="376" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_1, i8* %float_clr2snd_array_20, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="377" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_clr2snd_array_21 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_86

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_21"/></StgValue>
</operation>

<operation id="378" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 true, i1* %float_clr2snd_array_21, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="379" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_clr2snd_array_22 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_86

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_22"/></StgValue>
</operation>

<operation id="380" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_3, i16* %float_clr2snd_array_22, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="381" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_clr2snd_array_23 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_86

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_23"/></StgValue>
</operation>

<operation id="382" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_4, i8* %float_clr2snd_array_23, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="383" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_clr2snd_array_24 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_86

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_24"/></StgValue>
</operation>

<operation id="384" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_5, i4* %float_clr2snd_array_24, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="385" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_87 = add nsw i32 %float_clr_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="386" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_87, i32* @float_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="387" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="237">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %._crit_edge45

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="388" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="238">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge45:0  br label %46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="389" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader625:0  %i4 = phi i31 [ %i_2, %._crit_edge39 ], [ 0, %.preheader625.preheader ]

]]></Node>
<StgValue><ssdm name="i4"/></StgValue>
</operation>

<operation id="390" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="32" op_0_bw="31">
<![CDATA[
.preheader625:1  %i4_cast = zext i31 %i4 to i32

]]></Node>
<StgValue><ssdm name="i4_cast"/></StgValue>
</operation>

<operation id="391" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader625:2  %tmp_72 = icmp slt i32 %i4_cast, %float_req_num_load

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="392" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader625:3  %i_2 = add i31 %i4, 1

]]></Node>
<StgValue><ssdm name="i_2"/></StgValue>
</operation>

<operation id="393" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="239">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader625:4  br i1 %tmp_72, label %31, label %37

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="394" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_77 = zext i31 %i4 to i64

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="395" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_37 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_77

]]></Node>
<StgValue><ssdm name="float_request_array_37"/></StgValue>
</operation>

<operation id="396" st_id="13" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="241">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_38 = load i8* %float_request_array_37, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_38"/></StgValue>
</operation>

<operation id="397" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_79 = sext i32 %float_req_num_load to i64

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="398" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %float_request_array_49 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="float_request_array_49"/></StgValue>
</operation>

<operation id="399" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %float_request_array_49, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="400" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %float_request_array_50 = getelementptr [512 x i8]* @float_request_array_5, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="float_request_array_50"/></StgValue>
</operation>

<operation id="401" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_1, i8* %float_request_array_50, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="402" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %float_request_array_51 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="float_request_array_51"/></StgValue>
</operation>

<operation id="403" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:6  store i8 0, i8* %float_request_array_51, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="404" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %float_request_array_52 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="float_request_array_52"/></StgValue>
</operation>

<operation id="405" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_3, i16* %float_request_array_52, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="406" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %float_request_array_53 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="float_request_array_53"/></StgValue>
</operation>

<operation id="407" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_4, i8* %float_request_array_53, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="408" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %float_request_array_54 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="float_request_array_54"/></StgValue>
</operation>

<operation id="409" st_id="13" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_5, i4* %float_request_array_54, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="410" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_80 = add nsw i32 %float_req_num_load, 1

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="411" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_80, i32* @float_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="412" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="242">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="413" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="243">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="414" st_id="14" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="405" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_clr2snd_array_8 = load i8* %float_clr2snd_array_7, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_8"/></StgValue>
</operation>

<operation id="415" st_id="14" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="406" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_85 = icmp eq i8 %float_clr2snd_array_8, %temp_diff_src_or_typ_1

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="416" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="244">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="407" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_85, label %40, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="417" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="246">
<or_exp><and_exp><literal name="tmp_85" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_9 = getelementptr [512 x i16]* @float_clr2snd_array_1, i64 0, i64 %tmp_84

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_9"/></StgValue>
</operation>

<operation id="418" st_id="14" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="246">
<or_exp><and_exp><literal name="tmp_85" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_10 = load i16* %float_clr2snd_array_9, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_10"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="419" st_id="15" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="410" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_10 = load i16* %float_clr2snd_array_9, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_10"/></StgValue>
</operation>

<operation id="420" st_id="15" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="411" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_90 = icmp eq i16 %float_clr2snd_array_10, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="421" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="247">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="412" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_90, label %41, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="422" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_11 = getelementptr [512 x i1]* @float_clr2snd_array_4, i64 0, i64 %tmp_84

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_11"/></StgValue>
</operation>

<operation id="423" st_id="15" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="249">
<or_exp><and_exp><literal name="tmp_90" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="1" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_12 = load i1* %float_clr2snd_array_11, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_12"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="424" st_id="16" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="415" bw="1" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_12 = load i1* %float_clr2snd_array_11, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_12"/></StgValue>
</operation>

<operation id="425" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="250">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="416" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %float_clr2snd_array_12, label %42, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="426" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="252">
<or_exp><and_exp><literal name="float_clr2snd_array_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_13 = getelementptr [512 x i16]* @float_clr2snd_array_3, i64 0, i64 %tmp_84

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_13"/></StgValue>
</operation>

<operation id="427" st_id="16" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="252">
<or_exp><and_exp><literal name="float_clr2snd_array_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_14 = load i16* %float_clr2snd_array_13, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_14"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="428" st_id="17" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="419" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_14 = load i16* %float_clr2snd_array_13, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_14"/></StgValue>
</operation>

<operation id="429" st_id="17" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="420" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_97 = icmp eq i16 %float_clr2snd_array_14, %temp_diff_src_or_typ_3

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="430" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="253">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="421" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_97, label %43, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="431" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="255">
<or_exp><and_exp><literal name="tmp_97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_15 = getelementptr [512 x i8]* @float_clr2snd_array_s, i64 0, i64 %tmp_84

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_15"/></StgValue>
</operation>

<operation id="432" st_id="17" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="255">
<or_exp><and_exp><literal name="tmp_97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_16 = load i8* %float_clr2snd_array_15, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_16"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="433" st_id="18" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="256">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_16 = load i8* %float_clr2snd_array_15, align 2

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_16"/></StgValue>
</operation>

<operation id="434" st_id="18" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="256">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="425" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_100 = icmp eq i8 %float_clr2snd_array_16, %temp_diff_src_or_typ_4

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="435" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="256">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="426" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_100, label %44, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="436" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="258">
<or_exp><and_exp><literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_clr2snd_array_17 = getelementptr [512 x i4]* @float_clr2snd_array_6, i64 0, i64 %tmp_84

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_17"/></StgValue>
</operation>

<operation id="437" st_id="18" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="258">
<or_exp><and_exp><literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_18 = load i4* %float_clr2snd_array_17, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_18"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="438" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="259">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_clr2snd_array_18 = load i4* %float_clr2snd_array_17, align 1

]]></Node>
<StgValue><ssdm name="float_clr2snd_array_18"/></StgValue>
</operation>

<operation id="439" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="259">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_101 = icmp eq i4 %float_clr2snd_array_18, %temp_diff_src_or_typ_5

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="440" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="259">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_101, label %.loopexit624.loopexit, label %._crit_edge46

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="441" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="266">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_85" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_90" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="float_clr2snd_array_12" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_97" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_100" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_101" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge46:0  br label %.preheader623

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="442" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="268">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="1"/>
<literal name="tmp_81" val="1"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="443" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="274">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_request_array_48 = load i4* %float_request_array_47, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_48"/></StgValue>
</operation>

<operation id="444" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="274">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_99 = icmp eq i4 %float_request_array_48, %temp_diff_src_or_typ_5

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="445" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="274">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_99, label %.loopexit624.loopexit17, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="446" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="281">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_78" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_83" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_89" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_93" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_96" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_99" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge39:0  br label %.preheader625

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="447" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="283">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit17:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="448" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="290">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DA_2 = load i4* %int_clr2snd_array_DA_1, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_2"/></StgValue>
</operation>

<operation id="449" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="290">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_98 = icmp eq i4 %int_clr2snd_array_DA_2, %temp_diff_src_or_typ_5

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="450" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="290">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_98, label %.loopexit624.loopexit18, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="451" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="297">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_74" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_92" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_95" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_98" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge32:0  br label %.preheader627

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="452" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="299">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit18:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="453" st_id="19" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="306">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DA_3 = load i4* %int_request_array_DA_2, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_DA_3"/></StgValue>
</operation>

<operation id="454" st_id="19" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="306">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %tmp_94 = icmp eq i4 %int_request_array_DA_3, %temp_diff_src_or_typ_5

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="455" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="306">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_94, label %.loopexit624.loopexit19, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="456" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="308">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="0" op_0_bw="0">
<![CDATA[
.loopexit624.loopexit19:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="457" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="315">
<or_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_68" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="int_request_array_PK_2" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_88" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_91" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="0"/>
<literal name="or_cond1" val="0"/>
<literal name="tmp_41" val="1"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
<literal name="tmp_94" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge25:0  br label %.preheader629

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="458" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
.loopexit624:0  %buf_6 = phi float [ undef, %._crit_edge17 ], [ undef, %68 ], [ %buf_load, %67 ], [ undef, %47 ], [ undef, %10 ], [ undef, %28 ], [ undef, %46 ], [ undef, %.loopexit624.loopexit ], [ undef, %.loopexit624.loopexit17 ], [ undef, %.loopexit624.loopexit18 ], [ undef, %.loopexit624.loopexit19 ], [ undef, %.loopexit624.loopexit20 ]

]]></Node>
<StgValue><ssdm name="buf_6"/></StgValue>
</operation>

<operation id="459" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:1  %write_flag4_6 = phi i1 [ false, %._crit_edge17 ], [ false, %68 ], [ %write_flag4_load, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit17 ], [ false, %.loopexit624.loopexit18 ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ]

]]></Node>
<StgValue><ssdm name="write_flag4_6"/></StgValue>
</operation>

<operation id="460" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:2  %write_flag_6 = phi i1 [ false, %._crit_edge17 ], [ false, %68 ], [ %write_flag_load, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit17 ], [ false, %.loopexit624.loopexit18 ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ]

]]></Node>
<StgValue><ssdm name="write_flag_6"/></StgValue>
</operation>

<operation id="461" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
.loopexit624:3  %buf16_6 = phi float [ undef, %._crit_edge17 ], [ undef, %68 ], [ %buf1_load, %67 ], [ undef, %47 ], [ undef, %10 ], [ undef, %28 ], [ undef, %46 ], [ undef, %.loopexit624.loopexit ], [ undef, %.loopexit624.loopexit17 ], [ undef, %.loopexit624.loopexit18 ], [ undef, %.loopexit624.loopexit19 ], [ undef, %.loopexit624.loopexit20 ]

]]></Node>
<StgValue><ssdm name="buf16_6"/></StgValue>
</operation>

<operation id="462" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
.loopexit624:4  %p_s = phi i1 [ false, %._crit_edge17 ], [ true, %68 ], [ false, %67 ], [ false, %47 ], [ false, %10 ], [ false, %28 ], [ false, %46 ], [ false, %.loopexit624.loopexit ], [ false, %.loopexit624.loopexit17 ], [ false, %.loopexit624.loopexit18 ], [ false, %.loopexit624.loopexit19 ], [ false, %.loopexit624.loopexit20 ]

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="463" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="32" op_0_bw="1">
<![CDATA[
.loopexit624:5  %p_cast = zext i1 %p_s to i32

]]></Node>
<StgValue><ssdm name="p_cast"/></StgValue>
</operation>

<operation id="464" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.loopexit624:6  %mrv_sel = select i1 %write_flag_6, float %buf_6, float %p_read11

]]></Node>
<StgValue><ssdm name="mrv_sel"/></StgValue>
</operation>

<operation id="465" st_id="19" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="32" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
.loopexit624:7  %mrv_sel9 = select i1 %write_flag4_6, float %buf16_6, float %p_read_1

]]></Node>
<StgValue><ssdm name="mrv_sel9"/></StgValue>
</operation>

<operation id="466" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="96" op_0_bw="96" op_1_bw="32">
<![CDATA[
.loopexit624:8  %mrv = insertvalue { i32, float, float } undef, i32 %p_cast, 0

]]></Node>
<StgValue><ssdm name="mrv"/></StgValue>
</operation>

<operation id="467" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="96" op_0_bw="96" op_1_bw="32">
<![CDATA[
.loopexit624:9  %mrv_1 = insertvalue { i32, float, float } %mrv, float %mrv_sel, 1

]]></Node>
<StgValue><ssdm name="mrv_1"/></StgValue>
</operation>

<operation id="468" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="96" op_0_bw="96" op_1_bw="32">
<![CDATA[
.loopexit624:10  %mrv_2 = insertvalue { i32, float, float } %mrv_1, float %mrv_sel9, 2

]]></Node>
<StgValue><ssdm name="mrv_2"/></StgValue>
</operation>

<operation id="469" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="328">
<or_exp><and_exp><literal name="state_1_load" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="2"/>
</and_exp><and_exp><literal name="state_1_load" val="3"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_26" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="or_cond1" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_41" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_52" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_64" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_72" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_81" val="0"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_68" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="int_request_array_PK_2" val="0"/>
<literal name="tmp_88" val="1"/>
<literal name="tmp_91" val="1"/>
<literal name="tmp_94" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="1"/>
<literal name="tmp_78" val="1"/>
<literal name="tmp_83" val="1"/>
<literal name="tmp_89" val="1"/>
<literal name="tmp_93" val="1"/>
<literal name="tmp_96" val="1"/>
<literal name="tmp_99" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_74" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="int_clr2snd_array_PK_2" val="1"/>
<literal name="tmp_92" val="1"/>
<literal name="tmp_95" val="1"/>
<literal name="tmp_98" val="1"/>
</and_exp><and_exp><literal name="state_1_load" val="0"/>
<literal name="tmp_46" val="0"/>
<literal name="tmp_35" val="0"/>
<literal name="tmp_85" val="1"/>
<literal name="tmp_90" val="1"/>
<literal name="float_clr2snd_array_12" val="1"/>
<literal name="tmp_97" val="1"/>
<literal name="tmp_100" val="1"/>
<literal name="tmp_101" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="0" op_0_bw="96">
<![CDATA[
.loopexit624:11  ret { i32, float, float } %mrv_2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="470" st_id="20" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="466" bw="8" op_0_bw="9">
<![CDATA[
:2  %float_request_array_38 = load i8* %float_request_array_37, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_38"/></StgValue>
</operation>

<operation id="471" st_id="20" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="467" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_78 = icmp eq i8 %float_request_array_38, %temp_diff_src_or_typ_1

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="472" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="329">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="468" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_78, label %32, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="473" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="330">
<or_exp><and_exp><literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_39 = getelementptr [512 x i16]* @float_request_array_1, i64 0, i64 %tmp_77

]]></Node>
<StgValue><ssdm name="float_request_array_39"/></StgValue>
</operation>

<operation id="474" st_id="20" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="330">
<or_exp><and_exp><literal name="tmp_78" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_40 = load i16* %float_request_array_39, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_40"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="475" st_id="21" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="471" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_40 = load i16* %float_request_array_39, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_40"/></StgValue>
</operation>

<operation id="476" st_id="21" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="472" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_83 = icmp eq i16 %float_request_array_40, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="477" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="331">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="473" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_83, label %33, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="478" st_id="21" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="332">
<or_exp><and_exp><literal name="tmp_83" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_41 = getelementptr [512 x i8]* @float_request_array_4, i64 0, i64 %tmp_77

]]></Node>
<StgValue><ssdm name="float_request_array_41"/></StgValue>
</operation>

<operation id="479" st_id="21" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="332">
<or_exp><and_exp><literal name="tmp_83" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_42 = load i8* %float_request_array_41, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_42"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="480" st_id="22" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="333">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="476" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_42 = load i8* %float_request_array_41, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_42"/></StgValue>
</operation>

<operation id="481" st_id="22" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="333">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="477" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_89 = icmp eq i8 %float_request_array_42, 0

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="482" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="333">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_89, label %34, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="483" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="334">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_43 = getelementptr [512 x i16]* @float_request_array_3, i64 0, i64 %tmp_77

]]></Node>
<StgValue><ssdm name="float_request_array_43"/></StgValue>
</operation>

<operation id="484" st_id="22" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="334">
<or_exp><and_exp><literal name="tmp_89" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_44 = load i16* %float_request_array_43, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_44"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="485" st_id="23" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="481" bw="16" op_0_bw="9">
<![CDATA[
:1  %float_request_array_44 = load i16* %float_request_array_43, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_44"/></StgValue>
</operation>

<operation id="486" st_id="23" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="482" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_93 = icmp eq i16 %float_request_array_44, %temp_diff_src_or_typ_3

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="487" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="335">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="483" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_93, label %35, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="488" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="336">
<or_exp><and_exp><literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_45 = getelementptr [512 x i8]* @float_request_array_s, i64 0, i64 %tmp_77

]]></Node>
<StgValue><ssdm name="float_request_array_45"/></StgValue>
</operation>

<operation id="489" st_id="23" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="336">
<or_exp><and_exp><literal name="tmp_93" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_46 = load i8* %float_request_array_45, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_46"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="490" st_id="24" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="337">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="486" bw="8" op_0_bw="9">
<![CDATA[
:1  %float_request_array_46 = load i8* %float_request_array_45, align 2

]]></Node>
<StgValue><ssdm name="float_request_array_46"/></StgValue>
</operation>

<operation id="491" st_id="24" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="337">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="487" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_96 = icmp eq i8 %float_request_array_46, %temp_diff_src_or_typ_4

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="492" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="337">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="488" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_96, label %36, label %._crit_edge39

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="493" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="338">
<or_exp><and_exp><literal name="tmp_96" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %float_request_array_47 = getelementptr [512 x i4]* @float_request_array_7, i64 0, i64 %tmp_77

]]></Node>
<StgValue><ssdm name="float_request_array_47"/></StgValue>
</operation>

<operation id="494" st_id="24" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="338">
<or_exp><and_exp><literal name="tmp_96" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="4" op_0_bw="9">
<![CDATA[
:1  %float_request_array_48 = load i4* %float_request_array_47, align 1

]]></Node>
<StgValue><ssdm name="float_request_array_48"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="495" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader627:0  %i2 = phi i31 [ %i_1, %._crit_edge32 ], [ 0, %.preheader627.preheader ]

]]></Node>
<StgValue><ssdm name="i2"/></StgValue>
</operation>

<operation id="496" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="32" op_0_bw="31">
<![CDATA[
.preheader627:1  %i2_cast = zext i31 %i2 to i32

]]></Node>
<StgValue><ssdm name="i2_cast"/></StgValue>
</operation>

<operation id="497" st_id="25" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader627:2  %tmp_71 = icmp slt i32 %i2_cast, %int_clr_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="498" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader627:3  %i_1 = add i31 %i2, 1

]]></Node>
<StgValue><ssdm name="i_1"/></StgValue>
</operation>

<operation id="499" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="339">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader627:4  br i1 %tmp_71, label %21, label %27

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="500" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="340">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_s = zext i31 %i2 to i64

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="501" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="340">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_clr2snd_array_SR_1 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_1"/></StgValue>
</operation>

<operation id="502" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="340">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_clr2snd_array_SR_2 = load i8* %int_clr2snd_array_SR_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_2"/></StgValue>
</operation>

<operation id="503" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_75 = sext i32 %int_clr_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="504" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_clr2snd_array_DE_3 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_75

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_3"/></StgValue>
</operation>

<operation id="505" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %int_clr2snd_array_DE_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="506" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %int_clr2snd_array_SR_3 = getelementptr [512 x i8]* @int_clr2snd_array_SR, i64 0, i64 %tmp_75

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_3"/></StgValue>
</operation>

<operation id="507" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_1, i8* %int_clr2snd_array_SR_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="508" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %int_clr2snd_array_PK_3 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_75

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_3"/></StgValue>
</operation>

<operation id="509" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 true, i1* %int_clr2snd_array_PK_3, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="510" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %int_clr2snd_array_MS_3 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_75

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_3"/></StgValue>
</operation>

<operation id="511" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_3, i16* %int_clr2snd_array_MS_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="512" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %int_clr2snd_array_TA_3 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_75

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_3"/></StgValue>
</operation>

<operation id="513" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_4, i8* %int_clr2snd_array_TA_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="514" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %int_clr2snd_array_DA_3 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_75

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_3"/></StgValue>
</operation>

<operation id="515" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_5, i4* %int_clr2snd_array_DA_3, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="516" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_76 = add nsw i32 %int_clr_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="517" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_76, i32* @int_clr_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="518" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="341">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="1"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %._crit_edge31

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="519" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="342">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge31:0  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="520" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="31" op_0_bw="31" op_1_bw="0">
<![CDATA[
.preheader629:0  %i1 = phi i31 [ %i_10, %._crit_edge25 ], [ 0, %.preheader629.preheader ]

]]></Node>
<StgValue><ssdm name="i1"/></StgValue>
</operation>

<operation id="521" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="32" op_0_bw="31">
<![CDATA[
.preheader629:1  %i1_cast = zext i31 %i1 to i32

]]></Node>
<StgValue><ssdm name="i1_cast"/></StgValue>
</operation>

<operation id="522" st_id="25" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader629:2  %tmp_63 = icmp slt i32 %i1_cast, %int_req_num_load_1

]]></Node>
<StgValue><ssdm name="tmp_63"/></StgValue>
</operation>

<operation id="523" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="31" op_0_bw="31" op_1_bw="31">
<![CDATA[
.preheader629:3  %i_10 = add i31 %i1, 1

]]></Node>
<StgValue><ssdm name="i_10"/></StgValue>
</operation>

<operation id="524" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="343">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader629:4  br i1 %tmp_63, label %13, label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="525" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="64" op_0_bw="31">
<![CDATA[
:0  %tmp_67 = zext i31 %i1 to i64

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="526" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_request_array_SR_1 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_67

]]></Node>
<StgValue><ssdm name="int_request_array_SR_1"/></StgValue>
</operation>

<operation id="527" st_id="25" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="344">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_request_array_SR_2 = load i8* %int_request_array_SR_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_SR_2"/></StgValue>
</operation>

<operation id="528" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="64" op_0_bw="32">
<![CDATA[
:0  %tmp_69 = sext i32 %int_req_num_load_1 to i64

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="529" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %int_request_array_DE_3 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="int_request_array_DE_3"/></StgValue>
</operation>

<operation id="530" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:2  store i16 %temp_diff_src_or_typ, i16* %int_request_array_DE_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="531" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %int_request_array_SR_3 = getelementptr [512 x i8]* @int_request_array_SR, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="int_request_array_SR_3"/></StgValue>
</operation>

<operation id="532" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:4  store i8 %temp_diff_src_or_typ_1, i8* %int_request_array_SR_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="533" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %int_request_array_PK_3 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="int_request_array_PK_3"/></StgValue>
</operation>

<operation id="534" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="0" op_0_bw="1" op_1_bw="9">
<![CDATA[
:6  store i1 false, i1* %int_request_array_PK_3, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="535" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %int_request_array_MS_3 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="int_request_array_MS_3"/></StgValue>
</operation>

<operation id="536" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="0" op_0_bw="16" op_1_bw="9">
<![CDATA[
:8  store i16 %temp_diff_src_or_typ_3, i16* %int_request_array_MS_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="537" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %int_request_array_TA_3 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="int_request_array_TA_3"/></StgValue>
</operation>

<operation id="538" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="0" op_0_bw="8" op_1_bw="9">
<![CDATA[
:10  store i8 %temp_diff_src_or_typ_4, i8* %int_request_array_TA_3, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="539" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:11  %int_request_array_DA_4 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="int_request_array_DA_4"/></StgValue>
</operation>

<operation id="540" st_id="25" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="0" op_0_bw="4" op_1_bw="9">
<![CDATA[
:12  store i4 %temp_diff_src_or_typ_5, i4* %int_request_array_DA_4, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="541" st_id="25" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:13  %tmp_70 = add nsw i32 %int_req_num_load_1, 1

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="542" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
:14  store i32 %tmp_70, i32* @int_req_num, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="543" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="345">
<or_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="0" op_0_bw="0">
<![CDATA[
:15  br label %28

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="544" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="346">
<or_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_57" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="1"/>
<literal name="tmp_63" val="0"/>
</and_exp><and_exp><literal name="tmp_35" val="0"/>
<literal name="tmp_71" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %.loopexit624

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="545" st_id="26" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="347">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="534" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_clr2snd_array_SR_2 = load i8* %int_clr2snd_array_SR_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_SR_2"/></StgValue>
</operation>

<operation id="546" st_id="26" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="347">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="535" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_74 = icmp eq i8 %int_clr2snd_array_SR_2, %temp_diff_src_or_typ_1

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="547" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="347">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="536" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_74, label %22, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="548" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="348">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_DE_1 = getelementptr [512 x i16]* @int_clr2snd_array_DE, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_1"/></StgValue>
</operation>

<operation id="549" st_id="26" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="348">
<or_exp><and_exp><literal name="tmp_74" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DE_2 = load i16* %int_clr2snd_array_DE_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_2"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="550" st_id="27" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="539" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DE_2 = load i16* %int_clr2snd_array_DE_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DE_2"/></StgValue>
</operation>

<operation id="551" st_id="27" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="540" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_82 = icmp eq i16 %int_clr2snd_array_DE_2, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="552" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_82, label %23, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="553" st_id="27" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="350">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_PK_1 = getelementptr [512 x i1]* @int_clr2snd_array_PK, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_1"/></StgValue>
</operation>

<operation id="554" st_id="27" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="350">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_PK_2 = load i1* %int_clr2snd_array_PK_1, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_2"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="555" st_id="28" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="351">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="544" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_PK_2 = load i1* %int_clr2snd_array_PK_1, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_PK_2"/></StgValue>
</operation>

<operation id="556" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="351">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="545" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %int_clr2snd_array_PK_2, label %24, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="557" st_id="28" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="352">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_MS_1 = getelementptr [512 x i16]* @int_clr2snd_array_MS, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_1"/></StgValue>
</operation>

<operation id="558" st_id="28" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="352">
<or_exp><and_exp><literal name="int_clr2snd_array_PK_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_MS_2 = load i16* %int_clr2snd_array_MS_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_2"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="559" st_id="29" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="353">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="548" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_MS_2 = load i16* %int_clr2snd_array_MS_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_MS_2"/></StgValue>
</operation>

<operation id="560" st_id="29" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="353">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="549" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_92 = icmp eq i16 %int_clr2snd_array_MS_2, %temp_diff_src_or_typ_3

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="561" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="353">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_92, label %25, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="562" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="354">
<or_exp><and_exp><literal name="tmp_92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_TA_1 = getelementptr [512 x i8]* @int_clr2snd_array_TA, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_1"/></StgValue>
</operation>

<operation id="563" st_id="29" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="354">
<or_exp><and_exp><literal name="tmp_92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_TA_2 = load i8* %int_clr2snd_array_TA_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_2"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="564" st_id="30" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="355">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="553" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_TA_2 = load i8* %int_clr2snd_array_TA_1, align 2

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_TA_2"/></StgValue>
</operation>

<operation id="565" st_id="30" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="355">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="554" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_95 = icmp eq i8 %int_clr2snd_array_TA_2, %temp_diff_src_or_typ_4

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="566" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="355">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="555" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_95, label %26, label %._crit_edge32

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="567" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="356">
<or_exp><and_exp><literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_clr2snd_array_DA_1 = getelementptr [512 x i4]* @int_clr2snd_array_DA, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_1"/></StgValue>
</operation>

<operation id="568" st_id="30" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="356">
<or_exp><and_exp><literal name="tmp_95" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_clr2snd_array_DA_2 = load i4* %int_clr2snd_array_DA_1, align 1

]]></Node>
<StgValue><ssdm name="int_clr2snd_array_DA_2"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="569" st_id="31" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="357">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="596" bw="8" op_0_bw="9">
<![CDATA[
:2  %int_request_array_SR_2 = load i8* %int_request_array_SR_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_SR_2"/></StgValue>
</operation>

<operation id="570" st_id="31" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="357">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="597" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_68 = icmp eq i8 %int_request_array_SR_2, %temp_diff_src_or_typ_1

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="571" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="357">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="598" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %tmp_68, label %14, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="572" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="358">
<or_exp><and_exp><literal name="tmp_68" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_DE_1 = getelementptr [512 x i16]* @int_request_array_DE, i64 0, i64 %tmp_67

]]></Node>
<StgValue><ssdm name="int_request_array_DE_1"/></StgValue>
</operation>

<operation id="573" st_id="31" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="358">
<or_exp><and_exp><literal name="tmp_68" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DE_2 = load i16* %int_request_array_DE_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_DE_2"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="574" st_id="32" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="359">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="601" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DE_2 = load i16* %int_request_array_DE_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_DE_2"/></StgValue>
</operation>

<operation id="575" st_id="32" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="359">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="602" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_73 = icmp eq i16 %int_request_array_DE_2, %temp_diff_src_or_typ

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="576" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="359">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_73, label %15, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="577" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="9" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_PK_1 = getelementptr [512 x i1]* @int_request_array_PK, i64 0, i64 %tmp_67

]]></Node>
<StgValue><ssdm name="int_request_array_PK_1"/></StgValue>
</operation>

<operation id="578" st_id="32" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_request_array_PK_2 = load i1* %int_request_array_PK_1, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_PK_2"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="579" st_id="33" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="606" bw="1" op_0_bw="9">
<![CDATA[
:1  %int_request_array_PK_2 = load i1* %int_request_array_PK_1, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_PK_2"/></StgValue>
</operation>

<operation id="580" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="607" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %int_request_array_PK_2, label %._crit_edge25, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="581" st_id="33" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="362">
<or_exp><and_exp><literal name="int_request_array_PK_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="9" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_MS_1 = getelementptr [512 x i16]* @int_request_array_MS, i64 0, i64 %tmp_67

]]></Node>
<StgValue><ssdm name="int_request_array_MS_1"/></StgValue>
</operation>

<operation id="582" st_id="33" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="362">
<or_exp><and_exp><literal name="int_request_array_PK_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_MS_2 = load i16* %int_request_array_MS_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_MS_2"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="583" st_id="34" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="363">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="610" bw="16" op_0_bw="9">
<![CDATA[
:1  %int_request_array_MS_2 = load i16* %int_request_array_MS_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_MS_2"/></StgValue>
</operation>

<operation id="584" st_id="34" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="363">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
:2  %tmp_88 = icmp eq i16 %int_request_array_MS_2, %temp_diff_src_or_typ_3

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="585" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="363">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="612" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_88, label %17, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="586" st_id="34" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="364">
<or_exp><and_exp><literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="9" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_TA_1 = getelementptr [512 x i8]* @int_request_array_TA, i64 0, i64 %tmp_67

]]></Node>
<StgValue><ssdm name="int_request_array_TA_1"/></StgValue>
</operation>

<operation id="587" st_id="34" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="364">
<or_exp><and_exp><literal name="tmp_88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_request_array_TA_2 = load i8* %int_request_array_TA_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_TA_2"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="588" st_id="35" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="365">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="615" bw="8" op_0_bw="9">
<![CDATA[
:1  %int_request_array_TA_2 = load i8* %int_request_array_TA_1, align 2

]]></Node>
<StgValue><ssdm name="int_request_array_TA_2"/></StgValue>
</operation>

<operation id="589" st_id="35" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="365">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="616" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_91 = icmp eq i8 %int_request_array_TA_2, %temp_diff_src_or_typ_4

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="590" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="365">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="617" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_91, label %18, label %._crit_edge25

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="591" st_id="35" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="tmp_91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="9" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %int_request_array_DA_2 = getelementptr [512 x i4]* @int_request_array_DA, i64 0, i64 %tmp_67

]]></Node>
<StgValue><ssdm name="int_request_array_DA_2"/></StgValue>
</operation>

<operation id="592" st_id="35" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="tmp_91" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="4" op_0_bw="9">
<![CDATA[
:1  %int_request_array_DA_3 = load i4* %int_request_array_DA_2, align 1

]]></Node>
<StgValue><ssdm name="int_request_array_DA_3"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
