\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
	language=verilog,
	label=prog:Logical_Shifter,
	caption={Descripción en Verilog del desplazador lógico de 8 bits.}
]{
	../../Proyectos/Logical_Shifter/Logical_Shifter.v
}

\lstinputlisting[
	language=verilog,
	label=prog:Mux_4_1_Case,
	caption={Descripción en Verilog del multiplexor 4 a 1, usando la estructura \textit{case}.}
]{
	../../Proyectos/Mux_4_1_Case/Mux_4_1_Case.v
}

\lstinputlisting[
	language=verilog,
	label=prog:Mux_4_1_If,
	caption={Descripción en Verilog del multiplexor 4 a 1, usando la estructura \textit{if}.}
]{
	../../Proyectos/Mux_4_1_If/Mux_4_1_If.v
}

\lstinputlisting[
	language=verilog,
	label=prog:ROM4x8,
	caption={Descripción en Verilog de la memoria ROM de 4 localidades de 8 bits.}
]{
	../../Proyectos/ROM4x8/ROM4x8.v
}

\lstinputlisting[
	language=verilog,
	label=prog:TriState_Buffer,
	caption={Descripción en Verilog del buffer tri-estado.}
]{
	../../Proyectos/TriState_Buffer/TriState_Buffer.v
}

\newpage
\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Logical_Shifter}.}
]{
	../../Proyectos/Logical_Shifter/simulation/modelsim/Logical_Shifter.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Mux_4_1_Case}.}
]{
	../../Proyectos/Mux_4_1_Case/simulation/modelsim/Mux_4_1_Case.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Mux_4_1_If}.}
]{
	../../Proyectos/Mux_4_1_If/simulation/modelsim/Mux_4_1_If.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:ROM4x8}.}
]{
	../../Proyectos/ROM4x8/simulation/modelsim/ROM4x8.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:TriState_Buffer}.}
]{
	../../Proyectos/TriState_Buffer/simulation/modelsim/TriState_Buffer.vt
}