{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ],
    "par2ser": [
        "par2ser",
        "xambZ",
        "module"
    ],
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "acc_top": [
        "acc_top",
        "RkdQt",
        "module"
    ],
    "pe3x3_0000": [
        "pe3x3_0000",
        "KZf9Z",
        "module"
    ],
    "mems_0000": [
        "mems_0000",
        "j2qaC",
        "module"
    ],
    "mul": [
        "mul",
        "vqBLs",
        "module"
    ],
    "pe1x1_0000": [
        "pe1x1_0000",
        "GVwwK",
        "module"
    ],
    "chnl_acum": [
        "chnl_acum",
        "MpLAm",
        "module"
    ],
    "relu_0000": [
        "relu_0000",
        "cfUDI",
        "module"
    ],
    "sirv_sim_ram_0000": [
        "sirv_sim_ram_0000",
        "ZeJCj",
        "module"
    ]
}