Classic Timing Analyzer report for microprocessor
Tue Dec 16 01:46:04 2014
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'Clock'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                 ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+----------------------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                        ; To                                                       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+----------------------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.217 ns                         ; data_in[5]                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5] ; --         ; Clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.130 ns                         ; CU:controlUnit|State.fetch  ; CheckState                                               ; Clock      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.443 ns                         ; Enter                       ; CU:controlUnit|State.start                               ; --         ; Clock    ; 0            ;
; Clock Setup: 'Clock'         ; N/A   ; None          ; 191.28 MHz ( period = 5.228 ns ) ; CU:controlUnit|State.decode ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]        ; Clock      ; Clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                             ;                                                          ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+----------------------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C6        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock'                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                      ; To                                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 191.28 MHz ( period = 5.228 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 5.013 ns                ;
; N/A                                     ; 191.57 MHz ( period = 5.220 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 5.005 ns                ;
; N/A                                     ; 192.16 MHz ( period = 5.204 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.990 ns                ;
; N/A                                     ; 196.54 MHz ( period = 5.088 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.885 ns                ;
; N/A                                     ; 197.63 MHz ( period = 5.060 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.842 ns                ;
; N/A                                     ; 197.94 MHz ( period = 5.052 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.852 ns                ;
; N/A                                     ; 198.06 MHz ( period = 5.049 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.837 ns                ;
; N/A                                     ; 198.06 MHz ( period = 5.049 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.831 ns                ;
; N/A                                     ; 198.37 MHz ( period = 5.041 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.829 ns                ;
; N/A                                     ; 199.00 MHz ( period = 5.025 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.814 ns                ;
; N/A                                     ; 199.16 MHz ( period = 5.021 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.822 ns                ;
; N/A                                     ; 200.28 MHz ( period = 4.993 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.779 ns                ;
; N/A                                     ; 200.92 MHz ( period = 4.977 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 201.01 MHz ( period = 4.975 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.761 ns                ;
; N/A                                     ; 201.21 MHz ( period = 4.970 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.751 ns                ;
; N/A                                     ; 201.25 MHz ( period = 4.969 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.753 ns                ;
; N/A                                     ; 201.90 MHz ( period = 4.953 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.738 ns                ;
; N/A                                     ; 203.38 MHz ( period = 4.917 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.714 ns                ;
; N/A                                     ; 203.71 MHz ( period = 4.909 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.706 ns                ;
; N/A                                     ; 203.75 MHz ( period = 4.908 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.708 ns                ;
; N/A                                     ; 203.96 MHz ( period = 4.903 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.688 ns                ;
; N/A                                     ; 204.00 MHz ( period = 4.902 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.684 ns                ;
; N/A                                     ; 204.25 MHz ( period = 4.896 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.678 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.691 ns                ;
; N/A                                     ; 205.34 MHz ( period = 4.870 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.655 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.658 ns                ;
; N/A                                     ; 207.60 MHz ( period = 4.817 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.614 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.603 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.579 ns                ;
; N/A                                     ; 208.46 MHz ( period = 4.797 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.595 ns                ;
; N/A                                     ; 208.90 MHz ( period = 4.787 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.572 ns                ;
; N/A                                     ; 209.16 MHz ( period = 4.781 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.581 ns                ;
; N/A                                     ; 209.38 MHz ( period = 4.776 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.560 ns                ;
; N/A                                     ; 209.51 MHz ( period = 4.773 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.573 ns                ;
; N/A                                     ; 209.86 MHz ( period = 4.765 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.570 ns                ;
; N/A                                     ; 210.22 MHz ( period = 4.757 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.558 ns                ;
; N/A                                     ; 210.35 MHz ( period = 4.754 ns )                    ; CU:controlUnit|State.sub                                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock      ; Clock    ; None                        ; None                      ; 4.538 ns                ;
; N/A                                     ; 210.53 MHz ( period = 4.750 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.551 ns                ;
; N/A                                     ; 210.57 MHz ( period = 4.749 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.530 ns                ;
; N/A                                     ; 210.97 MHz ( period = 4.740 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.527 ns                ;
; N/A                                     ; 211.06 MHz ( period = 4.738 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.532 ns                ;
; N/A                                     ; 211.24 MHz ( period = 4.734 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.540 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 211.86 MHz ( period = 4.720 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 212.18 MHz ( period = 4.713 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.514 ns                ;
; N/A                                     ; 212.36 MHz ( period = 4.709 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.497 ns                ;
; N/A                                     ; 212.54 MHz ( period = 4.705 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.492 ns                ;
; N/A                                     ; 213.08 MHz ( period = 4.693 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][5]          ; Clock      ; Clock    ; None                        ; None                      ; 4.494 ns                ;
; N/A                                     ; 213.13 MHz ( period = 4.692 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][4]          ; Clock      ; Clock    ; None                        ; None                      ; 4.493 ns                ;
; N/A                                     ; 213.22 MHz ( period = 4.690 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][1]          ; Clock      ; Clock    ; None                        ; None                      ; 4.491 ns                ;
; N/A                                     ; 213.22 MHz ( period = 4.690 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][3]          ; Clock      ; Clock    ; None                        ; None                      ; 4.491 ns                ;
; N/A                                     ; 213.27 MHz ( period = 4.689 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.477 ns                ;
; N/A                                     ; 213.27 MHz ( period = 4.689 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][6]          ; Clock      ; Clock    ; None                        ; None                      ; 4.490 ns                ;
; N/A                                     ; 213.31 MHz ( period = 4.688 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][0]          ; Clock      ; Clock    ; None                        ; None                      ; 4.489 ns                ;
; N/A                                     ; 213.31 MHz ( period = 4.688 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][2]          ; Clock      ; Clock    ; None                        ; None                      ; 4.489 ns                ;
; N/A                                     ; 213.40 MHz ( period = 4.686 ns )                    ; CU:controlUnit|State.sub                                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[7]  ; Clock      ; Clock    ; None                        ; None                      ; 4.470 ns                ;
; N/A                                     ; 213.45 MHz ( period = 4.685 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.482 ns                ;
; N/A                                     ; 213.49 MHz ( period = 4.684 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.481 ns                ;
; N/A                                     ; 213.54 MHz ( period = 4.683 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 213.63 MHz ( period = 4.681 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.478 ns                ;
; N/A                                     ; 213.72 MHz ( period = 4.679 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.476 ns                ;
; N/A                                     ; 213.72 MHz ( period = 4.679 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.476 ns                ;
; N/A                                     ; 213.77 MHz ( period = 4.678 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.475 ns                ;
; N/A                                     ; 213.81 MHz ( period = 4.677 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.474 ns                ;
; N/A                                     ; 214.50 MHz ( period = 4.662 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.446 ns                ;
; N/A                                     ; 214.78 MHz ( period = 4.656 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 215.01 MHz ( period = 4.651 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.436 ns                ;
; N/A                                     ; 215.05 MHz ( period = 4.650 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.448 ns                ;
; N/A                                     ; 215.47 MHz ( period = 4.641 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.422 ns                ;
; N/A                                     ; 215.80 MHz ( period = 4.634 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.418 ns                ;
; N/A                                     ; 216.08 MHz ( period = 4.628 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.425 ns                ;
; N/A                                     ; 216.17 MHz ( period = 4.626 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][3]          ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.402 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 216.40 MHz ( period = 4.621 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.426 ns                ;
; N/A                                     ; 216.50 MHz ( period = 4.619 ns )                    ; CU:controlUnit|State.sub                                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[3]  ; Clock      ; Clock    ; None                        ; None                      ; 4.403 ns                ;
; N/A                                     ; 216.68 MHz ( period = 4.615 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[0] ; Clock      ; Clock    ; None                        ; None                      ; 4.406 ns                ;
; N/A                                     ; 216.68 MHz ( period = 4.615 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.406 ns                ;
; N/A                                     ; 216.68 MHz ( period = 4.615 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; Clock      ; Clock    ; None                        ; None                      ; 4.406 ns                ;
; N/A                                     ; 216.68 MHz ( period = 4.615 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.406 ns                ;
; N/A                                     ; 216.68 MHz ( period = 4.615 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.406 ns                ;
; N/A                                     ; 217.01 MHz ( period = 4.608 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.414 ns                ;
; N/A                                     ; 217.06 MHz ( period = 4.607 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.413 ns                ;
; N/A                                     ; 217.11 MHz ( period = 4.606 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.412 ns                ;
; N/A                                     ; 217.16 MHz ( period = 4.605 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 217.20 MHz ( period = 4.604 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.410 ns                ;
; N/A                                     ; 217.30 MHz ( period = 4.602 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.399 ns                ;
; N/A                                     ; 217.30 MHz ( period = 4.602 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.408 ns                ;
; N/A                                     ; 217.34 MHz ( period = 4.601 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.386 ns                ;
; N/A                                     ; 217.39 MHz ( period = 4.600 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.406 ns                ;
; N/A                                     ; 217.49 MHz ( period = 4.598 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 217.53 MHz ( period = 4.597 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.403 ns                ;
; N/A                                     ; 218.77 MHz ( period = 4.571 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.365 ns                ;
; N/A                                     ; 219.01 MHz ( period = 4.566 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 219.06 MHz ( period = 4.565 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 219.11 MHz ( period = 4.564 ns )                    ; CU:controlUnit|State.sub                                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[2]  ; Clock      ; Clock    ; None                        ; None                      ; 4.348 ns                ;
; N/A                                     ; 219.39 MHz ( period = 4.558 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.355 ns                ;
; N/A                                     ; 219.93 MHz ( period = 4.547 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.334 ns                ;
; N/A                                     ; 220.17 MHz ( period = 4.542 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][4]         ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.307 ns                ;
; N/A                                     ; 220.41 MHz ( period = 4.537 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.325 ns                ;
; N/A                                     ; 220.56 MHz ( period = 4.534 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.318 ns                ;
; N/A                                     ; 221.24 MHz ( period = 4.520 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.329 ns                ;
; N/A                                     ; 221.58 MHz ( period = 4.513 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.313 ns                ;
; N/A                                     ; 221.68 MHz ( period = 4.511 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][5]          ; Clock      ; Clock    ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 221.73 MHz ( period = 4.510 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][4]          ; Clock      ; Clock    ; None                        ; None                      ; 4.311 ns                ;
; N/A                                     ; 221.83 MHz ( period = 4.508 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][1]          ; Clock      ; Clock    ; None                        ; None                      ; 4.309 ns                ;
; N/A                                     ; 221.83 MHz ( period = 4.508 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][3]          ; Clock      ; Clock    ; None                        ; None                      ; 4.309 ns                ;
; N/A                                     ; 221.88 MHz ( period = 4.507 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][6]          ; Clock      ; Clock    ; None                        ; None                      ; 4.308 ns                ;
; N/A                                     ; 221.93 MHz ( period = 4.506 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][0]          ; Clock      ; Clock    ; None                        ; None                      ; 4.307 ns                ;
; N/A                                     ; 221.93 MHz ( period = 4.506 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][2]          ; Clock      ; Clock    ; None                        ; None                      ; 4.307 ns                ;
; N/A                                     ; 222.07 MHz ( period = 4.503 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][2]          ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 222.07 MHz ( period = 4.503 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.300 ns                ;
; N/A                                     ; 222.12 MHz ( period = 4.502 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.299 ns                ;
; N/A                                     ; 222.17 MHz ( period = 4.501 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.298 ns                ;
; N/A                                     ; 222.27 MHz ( period = 4.499 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.296 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 222.42 MHz ( period = 4.496 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.293 ns                ;
; N/A                                     ; 222.47 MHz ( period = 4.495 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.292 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.82 MHz ( period = 4.488 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 222.92 MHz ( period = 4.486 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.274 ns                ;
; N/A                                     ; 222.92 MHz ( period = 4.486 ns )                    ; CU:controlUnit|State.sub                                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[4]  ; Clock      ; Clock    ; None                        ; None                      ; 4.270 ns                ;
; N/A                                     ; 223.46 MHz ( period = 4.475 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.276 ns                ;
; N/A                                     ; 223.56 MHz ( period = 4.473 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][0]          ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.247 ns                ;
; N/A                                     ; 224.32 MHz ( period = 4.458 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.242 ns                ;
; N/A                                     ; 224.42 MHz ( period = 4.456 ns )                    ; CU:controlUnit|State.sub                                  ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6]  ; Clock      ; Clock    ; None                        ; None                      ; 4.241 ns                ;
; N/A                                     ; 224.67 MHz ( period = 4.451 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 224.72 MHz ( period = 4.450 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.252 ns                ;
; N/A                                     ; 224.72 MHz ( period = 4.450 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.247 ns                ;
; N/A                                     ; 225.28 MHz ( period = 4.439 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.241 ns                ;
; N/A                                     ; 225.63 MHz ( period = 4.432 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][0]         ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 225.94 MHz ( period = 4.426 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.232 ns                ;
; N/A                                     ; 225.99 MHz ( period = 4.425 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.231 ns                ;
; N/A                                     ; 226.04 MHz ( period = 4.424 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.230 ns                ;
; N/A                                     ; 226.14 MHz ( period = 4.422 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.228 ns                ;
; N/A                                     ; 226.24 MHz ( period = 4.420 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.226 ns                ;
; N/A                                     ; 226.30 MHz ( period = 4.419 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][4]          ; Clock      ; Clock    ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 226.35 MHz ( period = 4.418 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.224 ns                ;
; N/A                                     ; 226.45 MHz ( period = 4.416 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 226.50 MHz ( period = 4.415 ns )                    ; CU:controlUnit|State.decode                               ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.221 ns                ;
; N/A                                     ; 226.71 MHz ( period = 4.411 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][6]          ; Clock      ; Clock    ; None                        ; None                      ; 4.211 ns                ;
; N/A                                     ; 226.76 MHz ( period = 4.410 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][0]          ; Clock      ; Clock    ; None                        ; None                      ; 4.210 ns                ;
; N/A                                     ; 226.76 MHz ( period = 4.410 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][1]          ; Clock      ; Clock    ; None                        ; None                      ; 4.210 ns                ;
; N/A                                     ; 226.76 MHz ( period = 4.410 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][3]          ; Clock      ; Clock    ; None                        ; None                      ; 4.210 ns                ;
; N/A                                     ; 226.91 MHz ( period = 4.407 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[1]         ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock      ; Clock    ; None                        ; None                      ; 4.177 ns                ;
; N/A                                     ; 226.91 MHz ( period = 4.407 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][7]          ; Clock      ; Clock    ; None                        ; None                      ; 4.207 ns                ;
; N/A                                     ; 227.01 MHz ( period = 4.405 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][4]          ; Clock      ; Clock    ; None                        ; None                      ; 4.205 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[25][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.193 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][5]          ; Clock      ; Clock    ; None                        ; None                      ; 4.204 ns                ;
; N/A                                     ; 227.12 MHz ( period = 4.403 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][2]          ; Clock      ; Clock    ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 227.48 MHz ( period = 4.396 ns )                    ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.193 ns                ;
; N/A                                     ; 228.00 MHz ( period = 4.386 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[0]         ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock      ; Clock    ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; 228.00 MHz ( period = 4.386 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][7]          ; Clock      ; Clock    ; None                        ; None                      ; 4.177 ns                ;
; N/A                                     ; 228.10 MHz ( period = 4.384 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[25][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.191 ns                ;
; N/A                                     ; 228.31 MHz ( period = 4.380 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock      ; Clock    ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 228.57 MHz ( period = 4.375 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][2]          ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.139 ns                ;
; N/A                                     ; 228.62 MHz ( period = 4.374 ns )                    ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][4]          ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.138 ns                ;
; N/A                                     ; 228.83 MHz ( period = 4.370 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.176 ns                ;
; N/A                                     ; 228.83 MHz ( period = 4.370 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.160 ns                ;
; N/A                                     ; 228.89 MHz ( period = 4.369 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.159 ns                ;
; N/A                                     ; 228.94 MHz ( period = 4.368 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.158 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[0] ; Clock      ; Clock    ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; Clock      ; Clock    ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; Clock      ; Clock    ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; Clock      ; Clock    ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.157 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 229.10 MHz ( period = 4.365 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.155 ns                ;
; N/A                                     ; 229.10 MHz ( period = 4.365 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.155 ns                ;
; N/A                                     ; 229.20 MHz ( period = 4.363 ns )                    ; CU:controlUnit|State.store                                ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][7]          ; Clock      ; Clock    ; None                        ; None                      ; 4.153 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][6]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][5]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][7]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.169 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][0]         ; Clock      ; Clock    ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][5]          ; Clock      ; Clock    ; None                        ; None                      ; 4.162 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][4]         ; Clock      ; Clock    ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][1]         ; Clock      ; Clock    ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][2]         ; Clock      ; Clock    ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 229.41 MHz ( period = 4.359 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[27][3]         ; Clock      ; Clock    ; None                        ; None                      ; 4.163 ns                ;
; N/A                                     ; 229.46 MHz ( period = 4.358 ns )                    ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][4]          ; Clock      ; Clock    ; None                        ; None                      ; 4.161 ns                ;
; N/A                                     ; 229.52 MHz ( period = 4.357 ns )                    ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6]  ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; Clock      ; Clock    ; None                        ; None                      ; 4.147 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                           ;                                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                   ;
+-------+--------------+------------+------------+-----------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                                        ; To Clock ;
+-------+--------------+------------+------------+-----------------------------------------------------------+----------+
; N/A   ; None         ; 5.217 ns   ; data_in[5] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock    ;
; N/A   ; None         ; 4.825 ns   ; data_in[2] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[2]  ; Clock    ;
; N/A   ; None         ; 4.818 ns   ; data_in[0] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; Clock    ;
; N/A   ; None         ; 4.684 ns   ; data_in[1] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; Clock    ;
; N/A   ; None         ; 4.483 ns   ; data_in[3] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[3]  ; Clock    ;
; N/A   ; None         ; 4.468 ns   ; data_in[6] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6]  ; Clock    ;
; N/A   ; None         ; 4.390 ns   ; data_in[4] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[4]  ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][0]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][5]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][7]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][6]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][4]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][3]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][1]         ; Clock    ;
; N/A   ; None         ; 2.324 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][2]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][0]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][6]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][5]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][4]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][1]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][3]         ; Clock    ;
; N/A   ; None         ; 2.291 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][2]         ; Clock    ;
; N/A   ; None         ; 2.265 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][7]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][0]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][5]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][7]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][6]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][1]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][4]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][3]         ; Clock    ;
; N/A   ; None         ; 2.252 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][2]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][0]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][6]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][5]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][7]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][4]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][1]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][2]         ; Clock    ;
; N/A   ; None         ; 2.105 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][3]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][0]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][6]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][5]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][7]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][4]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][1]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][3]         ; Clock    ;
; N/A   ; None         ; 2.053 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][2]         ; Clock    ;
; N/A   ; None         ; 2.033 ns   ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[0] ; Clock    ;
; N/A   ; None         ; 2.033 ns   ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; Clock    ;
; N/A   ; None         ; 2.033 ns   ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; Clock    ;
; N/A   ; None         ; 2.033 ns   ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; Clock    ;
; N/A   ; None         ; 2.033 ns   ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; Clock    ;
; N/A   ; None         ; 1.970 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[7] ; Clock    ;
; N/A   ; None         ; 1.970 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; Clock    ;
; N/A   ; None         ; 1.784 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][7]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][0]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][6]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][5]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][4]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][1]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][2]         ; Clock    ;
; N/A   ; None         ; 1.752 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][3]         ; Clock    ;
; N/A   ; None         ; 1.746 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][7]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][0]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][5]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][7]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][6]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][3]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][1]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][4]          ; Clock    ;
; N/A   ; None         ; 1.705 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][2]          ; Clock    ;
; N/A   ; None         ; 1.701 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][0]          ; Clock    ;
; N/A   ; None         ; 1.701 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][5]          ; Clock    ;
; N/A   ; None         ; 1.701 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][4]          ; Clock    ;
; N/A   ; None         ; 1.701 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][1]          ; Clock    ;
; N/A   ; None         ; 1.701 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][2]          ; Clock    ;
; N/A   ; None         ; 1.701 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][3]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][0]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][5]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][7]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][6]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][1]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][4]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][3]          ; Clock    ;
; N/A   ; None         ; 1.654 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][2]          ; Clock    ;
; N/A   ; None         ; 1.649 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; Clock    ;
; N/A   ; None         ; 1.627 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][6]          ; Clock    ;
; N/A   ; None         ; 1.627 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][7]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][0]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][5]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][7]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][6]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][1]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][4]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][3]          ; Clock    ;
; N/A   ; None         ; 1.626 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][2]          ; Clock    ;
; N/A   ; None         ; 1.506 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6]  ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][0]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][6]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][5]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][7]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][1]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][4]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][2]         ; Clock    ;
; N/A   ; None         ; 1.493 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][3]         ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][0]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][6]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][5]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][7]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][1]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][4]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][3]          ; Clock    ;
; N/A   ; None         ; 1.474 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][2]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][0]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][5]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][7]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][6]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][1]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][4]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][3]          ; Clock    ;
; N/A   ; None         ; 1.388 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][2]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][0]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][5]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][7]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][6]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][1]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][4]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][3]          ; Clock    ;
; N/A   ; None         ; 1.258 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][2]          ; Clock    ;
; N/A   ; None         ; 1.226 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[5] ; Clock    ;
; N/A   ; None         ; 1.226 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[6] ; Clock    ;
; N/A   ; None         ; 1.226 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; Clock    ;
; N/A   ; None         ; 1.226 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; Clock    ;
; N/A   ; None         ; 1.226 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][0]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][5]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][7]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][6]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][4]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][3]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][1]         ; Clock    ;
; N/A   ; None         ; 1.224 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][2]         ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][0]          ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][6]          ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][5]          ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][4]          ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][1]          ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][3]          ; Clock    ;
; N/A   ; None         ; 1.163 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][2]          ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[7]  ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[2]  ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[3]  ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[4]  ; Clock    ;
; N/A   ; None         ; 1.004 ns   ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][0]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][5]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][7]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][6]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][1]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][3]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][4]          ; Clock    ;
; N/A   ; None         ; 1.000 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][2]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][0]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][5]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][7]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][6]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][3]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][1]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][2]          ; Clock    ;
; N/A   ; None         ; 0.982 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][4]          ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][0]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][5]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][7]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][6]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][1]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][3]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][2]         ; Clock    ;
; N/A   ; None         ; 0.958 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][4]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][0]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][5]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][7]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][6]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][3]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][1]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][2]         ; Clock    ;
; N/A   ; None         ; 0.927 ns   ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][4]         ; Clock    ;
; N/A   ; None         ; 0.786 ns   ; data_in[7] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[7]  ; Clock    ;
; N/A   ; None         ; -0.213 ns  ; Enter      ; CU:controlUnit|State.inputs                               ; Clock    ;
; N/A   ; None         ; -0.213 ns  ; Enter      ; CU:controlUnit|State.start                                ; Clock    ;
+-------+--------------+------------+------------+-----------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                    ;
+-------+--------------+------------+----------------------------------------------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                     ; To         ; From Clock ;
+-------+--------------+------------+----------------------------------------------------------+------------+------------+
; N/A   ; None         ; 8.130 ns   ; CU:controlUnit|State.fetch                               ; CheckState ; Clock      ;
; N/A   ; None         ; 8.014 ns   ; CU:controlUnit|State.jz                                  ; CheckState ; Clock      ;
; N/A   ; None         ; 7.851 ns   ; CU:controlUnit|State.halt                                ; CheckState ; Clock      ;
; N/A   ; None         ; 7.791 ns   ; CU:controlUnit|State.sub                                 ; CheckState ; Clock      ;
; N/A   ; None         ; 7.741 ns   ; CU:controlUnit|State.store                               ; CheckState ; Clock      ;
; N/A   ; None         ; 7.354 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[7] ; dataOut[7] ; Clock      ;
; N/A   ; None         ; 7.281 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[4] ; dataOut[4] ; Clock      ;
; N/A   ; None         ; 7.264 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5] ; dataOut[5] ; Clock      ;
; N/A   ; None         ; 7.034 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6] ; dataOut[6] ; Clock      ;
; N/A   ; None         ; 7.023 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0] ; dataOut[0] ; Clock      ;
; N/A   ; None         ; 6.906 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[2] ; dataOut[2] ; Clock      ;
; N/A   ; None         ; 6.872 ns   ; CU:controlUnit|State.halt                                ; Halt       ; Clock      ;
; N/A   ; None         ; 6.741 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1] ; dataOut[1] ; Clock      ;
; N/A   ; None         ; 6.687 ns   ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[3] ; dataOut[3] ; Clock      ;
+-------+--------------+------------+----------------------------------------------------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                          ;
+---------------+-------------+-----------+------------+-----------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                                        ; To Clock ;
+---------------+-------------+-----------+------------+-----------------------------------------------------------+----------+
; N/A           ; None        ; 0.443 ns  ; Enter      ; CU:controlUnit|State.inputs                               ; Clock    ;
; N/A           ; None        ; 0.443 ns  ; Enter      ; CU:controlUnit|State.start                                ; Clock    ;
; N/A           ; None        ; 0.359 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[0] ; Clock    ;
; N/A           ; None        ; 0.128 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[7] ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[7]  ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[2]  ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[3]  ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[4]  ; Clock    ;
; N/A           ; None        ; 0.099 ns  ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock    ;
; N/A           ; None        ; -0.199 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[4] ; Clock    ;
; N/A           ; None        ; -0.200 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[6] ; Clock    ;
; N/A           ; None        ; -0.208 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[3] ; Clock    ;
; N/A           ; None        ; -0.218 ns ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[0] ; Clock    ;
; N/A           ; None        ; -0.218 ns ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[1] ; Clock    ;
; N/A           ; None        ; -0.218 ns ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[4] ; Clock    ;
; N/A           ; None        ; -0.218 ns ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[3] ; Clock    ;
; N/A           ; None        ; -0.218 ns ; Reset      ; GeneralDatapath:dataPath|Register_5bits:registerPC|out[2] ; Clock    ;
; N/A           ; None        ; -0.333 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6]  ; Clock    ;
; N/A           ; None        ; -0.336 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[2] ; Clock    ;
; N/A           ; None        ; -0.337 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[5] ; Clock    ;
; N/A           ; None        ; -0.425 ns ; Reset      ; GeneralDatapath:dataPath|Register_8bits:IRRegister|out[1] ; Clock    ;
; N/A           ; None        ; -0.556 ns ; data_in[7] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[7]  ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][0]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][5]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][7]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][6]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][3]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][1]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][2]         ; Clock    ;
; N/A           ; None        ; -0.697 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[18][4]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][0]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][5]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][7]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][6]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][1]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][3]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][2]         ; Clock    ;
; N/A           ; None        ; -0.728 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[16][4]         ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][0]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][5]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][7]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][6]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][3]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][1]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][2]          ; Clock    ;
; N/A           ; None        ; -0.752 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[4][4]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][0]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][5]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][7]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][6]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][1]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][3]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][4]          ; Clock    ;
; N/A           ; None        ; -0.770 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[5][2]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][0]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][6]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][5]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][4]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][1]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][3]          ; Clock    ;
; N/A           ; None        ; -0.933 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][2]          ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][0]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][5]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][7]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][6]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][4]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][3]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][1]         ; Clock    ;
; N/A           ; None        ; -0.994 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[11][2]         ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][0]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][5]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][7]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][6]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][1]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][4]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][3]          ; Clock    ;
; N/A           ; None        ; -1.028 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[7][2]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][0]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][5]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][7]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][6]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][1]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][4]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][3]          ; Clock    ;
; N/A           ; None        ; -1.158 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[6][2]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][0]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][6]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][5]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][7]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][1]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][4]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][3]          ; Clock    ;
; N/A           ; None        ; -1.244 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[8][2]          ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][0]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][6]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][5]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][7]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][1]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][4]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][2]         ; Clock    ;
; N/A           ; None        ; -1.263 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[17][3]         ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][0]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][5]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][7]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][6]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][1]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][4]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][3]          ; Clock    ;
; N/A           ; None        ; -1.396 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[0][2]          ; Clock    ;
; N/A           ; None        ; -1.397 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][6]          ; Clock    ;
; N/A           ; None        ; -1.397 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][7]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][0]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][5]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][7]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][6]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][1]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][4]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][3]          ; Clock    ;
; N/A           ; None        ; -1.424 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[1][2]          ; Clock    ;
; N/A           ; None        ; -1.471 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][0]          ; Clock    ;
; N/A           ; None        ; -1.471 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][5]          ; Clock    ;
; N/A           ; None        ; -1.471 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][4]          ; Clock    ;
; N/A           ; None        ; -1.471 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][1]          ; Clock    ;
; N/A           ; None        ; -1.471 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][2]          ; Clock    ;
; N/A           ; None        ; -1.471 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[3][3]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][0]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][5]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][7]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][6]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][3]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][1]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][4]          ; Clock    ;
; N/A           ; None        ; -1.475 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[9][2]          ; Clock    ;
; N/A           ; None        ; -1.516 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[2][7]          ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][0]         ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][6]         ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][5]         ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][4]         ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][1]         ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][2]         ; Clock    ;
; N/A           ; None        ; -1.522 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][3]         ; Clock    ;
; N/A           ; None        ; -1.554 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[10][7]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][0]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][6]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][5]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][7]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][4]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][1]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][3]         ; Clock    ;
; N/A           ; None        ; -1.823 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[14][2]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][0]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][6]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][5]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][7]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][4]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][1]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][2]         ; Clock    ;
; N/A           ; None        ; -1.875 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[19][3]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][0]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][5]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][7]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][6]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][1]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][4]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][3]         ; Clock    ;
; N/A           ; None        ; -2.022 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[13][2]         ; Clock    ;
; N/A           ; None        ; -2.035 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][7]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][0]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][6]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][5]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][4]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][1]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][3]         ; Clock    ;
; N/A           ; None        ; -2.061 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[15][2]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][0]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][5]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][7]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][6]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][4]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][3]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][1]         ; Clock    ;
; N/A           ; None        ; -2.094 ns ; testStart  ; GeneralDatapath:dataPath|RAM_8bits:RAM|RAM[12][2]         ; Clock    ;
; N/A           ; None        ; -4.160 ns ; data_in[4] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[4]  ; Clock    ;
; N/A           ; None        ; -4.238 ns ; data_in[6] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[6]  ; Clock    ;
; N/A           ; None        ; -4.253 ns ; data_in[3] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[3]  ; Clock    ;
; N/A           ; None        ; -4.454 ns ; data_in[1] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[1]  ; Clock    ;
; N/A           ; None        ; -4.588 ns ; data_in[0] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[0]  ; Clock    ;
; N/A           ; None        ; -4.595 ns ; data_in[2] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[2]  ; Clock    ;
; N/A           ; None        ; -4.987 ns ; data_in[5] ; GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]  ; Clock    ;
+---------------+-------------+-----------+------------+-----------------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Tue Dec 16 01:46:03 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off microprocessor -c microprocessor --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock" is an undefined clock
Info: Clock "Clock" has Internal fmax of 191.28 MHz between source register "CU:controlUnit|State.decode" and destination register "GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]" (period= 5.228 ns)
    Info: + Longest register to register delay is 5.013 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y7_N15; Fanout = 13; REG Node = 'CU:controlUnit|State.decode'
        Info: 2: + IC(0.513 ns) + CELL(0.413 ns) = 0.926 ns; Loc. = LCCOMB_X20_Y7_N16; Fanout = 75; COMB Node = 'GeneralDatapath:dataPath|Meminst_out[3]~373'
        Info: 3: + IC(0.859 ns) + CELL(0.393 ns) = 2.178 ns; Loc. = LCCOMB_X19_Y5_N22; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|Mux3~212'
        Info: 4: + IC(0.243 ns) + CELL(0.150 ns) = 2.571 ns; Loc. = LCCOMB_X19_Y5_N16; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|Mux3~213'
        Info: 5: + IC(0.724 ns) + CELL(0.275 ns) = 3.570 ns; Loc. = LCCOMB_X18_Y7_N2; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|Mux3~216'
        Info: 6: + IC(0.243 ns) + CELL(0.416 ns) = 4.229 ns; Loc. = LCCOMB_X18_Y7_N6; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|Mux3~219'
        Info: 7: + IC(0.263 ns) + CELL(0.437 ns) = 4.929 ns; Loc. = LCCOMB_X18_Y7_N10; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|Mux3~230'
        Info: 8: + IC(0.000 ns) + CELL(0.084 ns) = 5.013 ns; Loc. = LCFF_X18_Y7_N11; Fanout = 3; REG Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]'
        Info: Total cell delay = 2.168 ns ( 43.25 % )
        Info: Total interconnect delay = 2.845 ns ( 56.75 % )
    Info: - Smallest clock skew is -0.001 ns
        Info: + Shortest clock path from clock "Clock" to destination register is 2.339 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clock'
            Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 296; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(0.691 ns) + CELL(0.537 ns) = 2.339 ns; Loc. = LCFF_X18_Y7_N11; Fanout = 3; REG Node = 'GeneralDatapath:dataPath|RAM_8bits:RAM|dataOut[4]'
            Info: Total cell delay = 1.526 ns ( 65.24 % )
            Info: Total interconnect delay = 0.813 ns ( 34.76 % )
        Info: - Longest clock path from clock "Clock" to source register is 2.340 ns
            Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clock'
            Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 296; COMB Node = 'Clock~clkctrl'
            Info: 3: + IC(0.692 ns) + CELL(0.537 ns) = 2.340 ns; Loc. = LCFF_X19_Y7_N15; Fanout = 13; REG Node = 'CU:controlUnit|State.decode'
            Info: Total cell delay = 1.526 ns ( 65.21 % )
            Info: Total interconnect delay = 0.814 ns ( 34.79 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]" (data pin = "data_in[5]", clock pin = "Clock") is 5.217 ns
    Info: + Longest pin to register delay is 7.591 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_125; Fanout = 1; PIN Node = 'data_in[5]'
        Info: 2: + IC(5.357 ns) + CELL(0.419 ns) = 6.616 ns; Loc. = LCCOMB_X17_Y7_N30; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|Add0~997'
        Info: 3: + IC(0.741 ns) + CELL(0.150 ns) = 7.507 ns; Loc. = LCCOMB_X17_Y6_N2; Fanout = 1; COMB Node = 'GeneralDatapath:dataPath|Add0~998'
        Info: 4: + IC(0.000 ns) + CELL(0.084 ns) = 7.591 ns; Loc. = LCFF_X17_Y6_N3; Fanout = 36; REG Node = 'GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]'
        Info: Total cell delay = 1.493 ns ( 19.67 % )
        Info: Total interconnect delay = 6.098 ns ( 80.33 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "Clock" to destination register is 2.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 296; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(0.690 ns) + CELL(0.537 ns) = 2.338 ns; Loc. = LCFF_X17_Y6_N3; Fanout = 36; REG Node = 'GeneralDatapath:dataPath|Register_8bits:ARegister|out[5]'
        Info: Total cell delay = 1.526 ns ( 65.27 % )
        Info: Total interconnect delay = 0.812 ns ( 34.73 % )
Info: tco from clock "Clock" to destination pin "CheckState" through register "CU:controlUnit|State.fetch" is 8.130 ns
    Info: + Longest clock path from clock "Clock" to source register is 2.332 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 296; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(0.684 ns) + CELL(0.537 ns) = 2.332 ns; Loc. = LCFF_X15_Y7_N9; Fanout = 4; REG Node = 'CU:controlUnit|State.fetch'
        Info: Total cell delay = 1.526 ns ( 65.44 % )
        Info: Total interconnect delay = 0.806 ns ( 34.56 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.548 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y7_N9; Fanout = 4; REG Node = 'CU:controlUnit|State.fetch'
        Info: 2: + IC(0.776 ns) + CELL(0.398 ns) = 1.174 ns; Loc. = LCCOMB_X17_Y7_N18; Fanout = 1; COMB Node = 'CU:controlUnit|WideOr5~50'
        Info: 3: + IC(0.250 ns) + CELL(0.150 ns) = 1.574 ns; Loc. = LCCOMB_X17_Y7_N4; Fanout = 1; COMB Node = 'CU:controlUnit|WideOr3'
        Info: 4: + IC(1.186 ns) + CELL(2.788 ns) = 5.548 ns; Loc. = PIN_126; Fanout = 0; PIN Node = 'CheckState'
        Info: Total cell delay = 3.336 ns ( 60.13 % )
        Info: Total interconnect delay = 2.212 ns ( 39.87 % )
Info: th for register "CU:controlUnit|State.inputs" (data pin = "Enter", clock pin = "Clock") is 0.443 ns
    Info: + Longest clock path from clock "Clock" to destination register is 2.332 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clock'
        Info: 2: + IC(0.122 ns) + CELL(0.000 ns) = 1.111 ns; Loc. = CLKCTRL_G2; Fanout = 296; COMB Node = 'Clock~clkctrl'
        Info: 3: + IC(0.684 ns) + CELL(0.537 ns) = 2.332 ns; Loc. = LCFF_X15_Y7_N3; Fanout = 12; REG Node = 'CU:controlUnit|State.inputs'
        Info: Total cell delay = 1.526 ns ( 65.44 % )
        Info: Total interconnect delay = 0.806 ns ( 34.56 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.155 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_89; Fanout = 2; PIN Node = 'Enter'
        Info: 2: + IC(0.922 ns) + CELL(0.150 ns) = 2.071 ns; Loc. = LCCOMB_X15_Y7_N2; Fanout = 1; COMB Node = 'CU:controlUnit|Selector1~8'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.155 ns; Loc. = LCFF_X15_Y7_N3; Fanout = 12; REG Node = 'CU:controlUnit|State.inputs'
        Info: Total cell delay = 1.233 ns ( 57.22 % )
        Info: Total interconnect delay = 0.922 ns ( 42.78 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 171 megabytes
    Info: Processing ended: Tue Dec 16 01:46:04 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


