_AD 集成_JJ 电路_NN 设计_NN

集成_JJ 电路_NN 设计_NN （_PU ）_PU ，_PU 根据_P 当前_NT 集成_JJ 电路_NN 的_DEG 集成_JJ 规模_NN ，_PU 亦_AD 可_VV 称之_VV 为_VC 超大_JJ 规模_NN 集成_JJ 电路_NN 设计_NN （_PU ）_PU ，_PU 是_VC 指_VV 以_P 集成_JJ 电路_NN 、_PU 超_VV 大_JJ 规模_NN 集成_JJ 电路_NN 为_VV 目标_NN 的_DEC 设计_NN 流程_VA 。_PU

集成_JJ 电路_NN 设计_NN 涉及_VV 对_P 电子_NN 器件_NN （_PU 例如_AD 晶体管_NN 、_PU 电阻器_NN 、_PU 电容器_NN 等_ETC ）_PU 、_PU 器件_NN 间_LC 互_BA 连线_NN 模型_NN 的_DEG 建立_NN 。_PU 所有_DT 的_DEG 器件_NN 和_CC 互_BA 连线_NN 都_AD 需_VV 安置_VV 在_P 一_CD 块_M 半导体_NN 衬底_NN 材料_NN 之上_LC ，_PU 这些_DT 元件_NN 通过_P 半导体_NN 器件_NN 制造_NN 工艺_NN （_PU 例如_AD 光刻_NN 等_ETC ）_PU 安置_VV 在_P 单一_JJ 的_DEG 硅_NN 衬底_NN 上_LC ，_PU 从而_AD 形成_VV 电路_NN 。_PU 目前_NT 最常_AD 使用_VV 的_DEC 衬底_NN 材料_NN 是_VC 硅_NN 。_PU 设计_NN 人员_NN 会_VV 使用_VV 技术_NN 手段_NN 将_BA 硅_NN 衬底_NN 上_LC 各_DT 个_M 器件_NN 之间_LC 相互_AD 电_NN 隔离_NN ，_PU 以_MSP 控制_VV 整_DT 个_M 芯片_NN 上_LC 各_DT 个_M 器件_NN 之间_LC 的_DEG 导电_NN 性能_NN 。_PU PN_NN 结_NN 、_PU 金属_NN 氧化物_NN 半导体_NN 场效_NN 电晶体_NN 等_ETC 组成_VV 了_AS 集成_JJ 电路_NN 器件_NN 的_DEG 基础_NN 结构_NN ，_PU 而_CC 由_P 后者_NN 构成_VV 的_DEC 互补式_JJ 金属_NN 氧化物_NN 半导体_NN 则_AD 凭借_VV 其_PN 低_JJ 静态_NN 功耗_NN 、_PU 高_JJ 集成度_NN 的_DEC 优点_NN 成为_VV 数字_NN 集成_NN 电路_NN 中_LC 逻辑_VV 门_NN 的_DEC 基础_NN 构造_VV 。_PU 设计_VV 人员_NN 需要_VV 考虑_VV 晶体管_NN 、_PU 互_AD 连线_VV 的_DEC 能量_NN 耗散_NN ，_PU 这_DT 一_CD 点_NN 与_P 以往_NT 由_P 分立_JJ 电子_NN 器件_NN 开始_VV 构建_NN 电路_NN 不同_VA ，_PU 这_PN 是_VC 因为_P 集成_JJ 电路_NN 的_DEG 所有_DT 器件_NN 都_AD 集成_VV 在_P 一_CD 块_M 硅片_NN 上_LC 。_PU 金属_NN 互_AD 连线_VV 的_DEC 电迁移_NN 以及_CC 静_AD 电放_NN 电_NN 对于_P 微芯片_NN 上_LC 的_DEC 器件_NN 通常_AD 有害_VV ，_PU 因此_AD 也_AD 是_VC 集成_JJ 电路_NN 设计_NN 需要_VV 关注_VV 的_DEC 课题_NN 。_PU

随着_P 集成_JJ 电路_NN 的_DEG 规模_NN 不断_AD 增大_VV ，_PU 其_PN 集成度_NN 已经_AD 达到_VV 深_JJ 亚_NOI 微米级_NN （_PU 特征_NN 尺寸_NN 在_P 130_CD 纳米_NN 以下_LC ）_PU ，_PU 单个_NN 芯片_NN 集成_VV 的_DEC 晶体管_NN 已经_AD 接近_VV 十亿_CD 个_M 。_PU 由于_P 其_PN 极为_AD 复杂_VA ，_PU 集成_JJ 电路_NN 设计_VV 相较_JJ 简单_NN 电路_NN 设计_VV 常常_AD 需要_VV 计算机_NN 辅助_VV 的_DEC 设计_NN 方法_NN 学_VV 和_P 技术_NN 手段_NN 。_PU 集成_JJ 电路_NN 设计_VV 的_DEC 研究_NN 范围_NN 涵盖_VV 了_AS 数字_NN 集成_NN 电路_NN 中_LC 数字_NN 逻辑_NN 的_DEG 优化_NN 、_PU 网表_NN 实现_VV ，_PU 寄存器_NN 传输级_NN 硬件_NN 描述_VV 语言_NN 代码_NN 的_DEC 书写_NN ，_PU 逻辑_NN 功能_NN 的_DEC 验证_NN 、_PU 仿真_NN 和_CC 时序_NN 分析_NN ，_PU 电路_NN 在_P 硬件_NN 中_LC 连线_VV 的_DEC 分布_NN ，_PU 模拟_NN 集成_NN 电路_NN 中_LC 运算_VV 放大器_NN 、_PU 电子_NN 滤波器_NN 等_ETC 器件_NN 在_P 芯片_NN 中_LC 的_DEG 安置_NN 和_CC 混合_NN 信号_NN 的_DEC 处理_NN 。_PU 相关_VV 的_DEC 研究_NN 还_AD 包括_VV 硬件_NN 设计_VV 的_DEC 电子_NN 设计_NN 自动_AD 化（_VV EDA_NN ）_PU 、_PU 计算机_NN 辅助_NN 设计_NN （_PU CAD_NN ）_PU 方法学_NN 等_ETC ，_PU 是_VC 电机_NN 工程学_NN 和_CC 计算机_NN 工程_NN 的_DEC 一_CD 个_M 子集_NN 。_PU

对于_P 数字_NN 集成_NN 电路_NN 来说_LC ，_PU 设计_VV 人员_NN 现在_NT 更_AD 多_VA 的_DEC 是_VC 站_VV 在_P 高级_NN 抽象_NN 层面_NN ，_PU 即_AD 寄存器_NN 传输级_NN 甚至_AD 更_AD 高_VA 的_DEC 系统级_NN （_PU 有_VE 人_NN 也_AD 称之_VV 为_VC 行为_VV 级_NN ）_PU ，_PU 使用_VV 硬件_NN 描述_VV 语言_NN 或_CC 高级_NN 建模_NN 语言_NN 来_VV 描述_JJ 电路_NN 的_DEG 逻辑_NN 、_PU 时序_NN 功能_NN ，_PU 而_CC 逻辑_NN 综合_NN 可以_VV 自动_AD 将_BA 寄存器_NN 传输级_NN 的_DEC 硬件_NN 描述_VV 语言_NN 转换_VV 为_VC 逻辑_NN 门级_NN 的_DEC 网表_NN 。_PU 对于_P 简单_VA 的_DEC 电路_NN ，_PU 设计_VV 人员_NN 也_AD 可以_VV 用_VV 硬件_NN 描述_VV 语言_NN 直接_AD 描述_VV 逻辑_DT 门_NN 和_CC 触发器_NN 之间_LC 的_DEG 连接_NN 情况_NN 。_PU 网表_NN 经过_P 进一步_JJ 的_DEG 功能_NN 验证_VV 、_PU 布局_NN 、_PU 布线_NN ，_PU 可以_VV 产生_VV 用于_VV 工业_NN 制造_VV 的_DEC GDSII_NN 文件_NN ，_PU 工厂_NN 根据_P 该_DT 文件_NN 就_AD 可以_VV 在_P 晶圆_NN 上_LC 制造_NN 电路_NN 。_PU 模拟_NN 集成_NN 电路_NN 设计_NN 涉及_VV 了_AS 更加_AD 复杂_VA 的_DEC 信号_NN 环境_NN ，_PU 对_P 工程师_NN 的_DEC 经验_NN 有_VE 更_AD 高_VA 的_DEC 要求_NN ，_PU 并且_CC 其_PN 设计_VV 的_DEC 自动化_NN 程度_NN 远_NN 不及_CC 数字_NN 集成_NN 电路_NN 。_PU

逐步_AD 完成_VV 功能_NN 设计_VV 之后_LC ，_PU 设计_VV 规则_AD 会_VV 指明_VV 哪些_DT 设计_NN 符合_VV 制造_NN 要求_NN ，_PU 而_CC 哪些_DT 设计_NN 不_AD 符合_VV ，_PU 而_CC 这_DT 个_M 规_NN 则_AD 本_DT 身也_NN 十分_AD 复杂_VA 。_PU 集成_JJ 电路_NN 设计_NN 流程_NN 需要_VV 符合_VV 数百_OD 条_M 这样_PN 的_DEG 规则_NN 。_PU 在_P 一定_JJ 的_DEG 设计_NN 约束_VA 下_LC ，_PU 集成_JJ 电路_NN 物理_NN 版图_NN 的_DEG 布局_NN 、_PU 布线_NN 对于_P 获得_VV 理想_NN 速度_NN 、_PU 信号_NN 完整性_NN 、_PU 减少_VV 芯片_NN 面积_NN 来_MSP 说至_VV 关_VV 重要_VA 。_PU 半导体_NN 器件_NN 制造_VV 的_DEC 不_AD 可_VV 预测_VV 性_NN 使得_VV 集成_JJ 电路_NN 设计_NN 的_DEG 难度_NN 进一步_AD 提高_VV 。_PU 在_P 集成_JJ 电路_NN 设计_NN 领域_NN ，_PU 由于_P 市场_NN 竞争_NN 的_DEG 压力_NN ，_PU 电子_NN 设计_NN 自动_AD 化等_VV 相关_JJ 计算机_NN 辅助_NN 设计_NN 工具_NN 得到_VV 了_AS 广泛_VA 的_DEC 应用_NN ，_PU 工程师_NN 可以_VV 在_P 计算机_NN 软件_NN 的_DEG 辅助_NN 下_LC 进行_VV 寄存器_NN 传输级_NN 设计_NN 、_PU 功能_NN 验证_NN 、_PU 静态_NN 时_LC 序分析_NN 、_PU 物理_NN 设计_NN 等_ETC 流程_NN 。_PU

集成_JJ 电路_NN 设计_VV 通常_AD 是_VC 以_P “_PU 模块_NN ”_PU 作为_P 设计_VV 的_DEC 单位_NN 的_DEG 。_PU 例如_AD ，_PU 对于_P 多_CD 位_M 全加器_NN 来说_LC ，_PU 其_PN 次级_NN 模块_NN 是_VC 一_CD 位_M 的_DEG 加法器_NN ，_PU 而_CC 加法器_NN 又_AD 是_VC 由_P 下_DT 一_CD 级_M 的_DEG 与_P 门_NN 、_PU 非_AD 门_NN 模块_NN 构成_VV ，_PU 与_P 、_PU 非_AD 门_NN 最_AD 终_AD 可_VV 以_P 分解_VV 为_VC 更_AD 低_VA 抽象_NN 级_NN 的_DEG CMOS器_NN 件_NN 。_PU

从_P 抽象_VV 级别来说_AD ，_PU 数字_NN 集成_NN 电路_NN 设计_NN 可以_VV 是_VC 自_P 顶_NN 向下_VV 的_DEC ，_PU 即_AD 先_AD 定义_VV 了_AS 系统_NN 最_AD 高_JJ 逻辑_NN 层次_VV 的_DEC 功能_NN 模块_NN ，_PU 根据_P 顶层_NN 模块_NN 的_DEG 需求_NN 来_MSP 定_VV 义子_NN 模块_NN ，_PU 然后_AD 逐层继续_AD 分解_VV ；_PU 设计_NN 也_AD 可以_VV 是_VC 自_P 底向_NN 上_LC 的_DEC ，_PU 即_AD 先_AD 分别_AD 设计_VV 最_AD 具体_VA 的_DEC 各_DT 个_M 模块_NN ，_PU 然后_AD 如同_P 搭积木_NN 一般_AD 用_P 这些_DT 最_AD 底层_NN 模块_NN 来_MSP 实现_VV 上层_NN 模块_NN ，_PU 最终_AD 达到_VV 最高_JJ 层次_NN 。_PU 在_P 许多_CD 设计_NN 中_LC ，_PU 自_P 顶向_NN 下_LC 、_PU 自_VV 底向_NN 上_LC 的_DEG 设计_NN 方法_NN 学_VV 是_VC 混合_VV 使用_VV 的_DEC ，_PU 系统级_NN 设计_NN 人员_NN 对_P 整体_NN 体系_NN 结构_NN 进行_VV 规划_NN ，_PU 并_CC 进行_VV 子模块_NN 的_DEG 划分_NN ，_PU 而_CC 底层_NN 的_DEG 电路_NN 设计_VV 人员_NN 逐层_AD 向上_VV 设计_VV 、_PU 优化_JJ 单独_NN 的_DEG 模块_NN 。_PU 最后_AD ，_PU 两_CD 个_M 方向_NN 的_DEG 设计人_NN 员_VV 在_P 中间_NN 某_DT 一_CD 抽象层次_AD 会合_VV ，_PU 完成_VV 整_DT 个_M 设计_NN 。_PU

对于_P 不同_VA 的_DEC 设计_NN 要求_NN ，_PU 工程师_NN 可以_VV 选择_VV 使用_VV 半_CD 定制_VV 设计_NN 途径_NN ，_PU 例如_AD 采用_VV 可_VV 编程_VV 逻辑_NN 器件_NN （_PU 现场_NT 可_VV 编程_VV 逻辑_PN 门阵_NN 列_NN 等_ETC ）_PU 或_CC 基于_P 标准_NN 单元库_NN 的_DEC 特殊_JJ 应用_JJ 积体_NN 电路_NN 来_MSP 实现_VV 硬件_NN 电路_NN ；_PU 也_AD 可以_VV 使用_VV 全_DT 定制_VV 设计_VV ，_PU 控制_VV 晶体_NN 管版_NN 图到_NN 系统_NN 结构_NN 的_DEC 全部_DT 细节_NN 。_PU

这_DT 种_M 设计_NN 方式_NN 要求_NN 设计_VV 人员_NN 利用_VV 版图_NN 编辑器_NN 来_MSP 完成_VV 版图_NN 设计_NN 、_PU 参数_NN 提取_VV 、_PU 单元_NN 表征_VV ，_PU 然后_AD 利用_VV 这些_DT 自己_NN 设计_VV 的_DEC 单元_NN 来_MSP 完成_VV 电路_NN 的_DEG 构建_NN 。_PU 通常_VV ，_PU 全_PN 定制_VV 设计_NN 是_VC 为了_P 最_AD 大_JJ 化优化_NN 电路_NN 性能_NN 。_PU 如果_CS 标准_JJ 单元库_NN 中_LC 缺少_VV 某_DT 种_M 所_MSP 需_VV 的_DEC 单元_NN ，_PU 也_AD 需要_VV 采取_VV 全_PN 定制_VV 设计_VV 的_DEC 方法_NN 完成_VV 所_MSP 需_VV 的_DEC 单元_NN 设计_VV 。_PU 不过_AD ，_PU 这_DT 种_M 设计_NN 方式_NN 通常_AD 需要_VV 较_AD 长_VA 的_DEC 时间_NN 。_PU
与_P 全_PN 定制_VV 设计_NN 相对_VV 的_DEC 设计_NN 方式_NN 为_VC 半_P 定制_VV 设计_VV 。_PU 简而_AD 言之_VV ，_PU 半_AD 定制_VV 集成_JJ 电路_NN 设计_NN 是_VC 基于_P 预先_AD 设计_VV 好_VA 的_DEC 某些_DT 逻辑_NN 单元_NN 。_PU 例如_AD ，_PU 设计_VV 人员_NN 可以_VV 在_P 标准_JJ 元件库_NN （_PU 通常_AD 可以_VV 从_P 第三_OD 方购买_NN ）_PU 的_DEC 基础_NN 上_LC 设计_VV 专用_JJ 集成_JJ 电路_NN ，_PU 从中_AD 选取_VV 所_MSP 需_VV 的_DEC 逻辑_NN 单元_NN （_PU 例如_AD 各_DT 种_M 基本_JJ 逻辑门_NN 、_PU 触发器_NN 等_ETC ）_PU 来_MSP 搭建_VV 所_MSP 需_VV 的_DEC 电路_NN 。_PU 他们_PN 也_AD 可以_VV 使用_VV 可_VV 编程_VV 逻辑_NN 器件_NN 来_MSP 完成_VV 设计_NN ，_PU 这_DT 类_M 器件_NN 的_DEG 几乎_NN 所有_DT 物理_NN 结构_NN 都_AD 已经_AD 固定_VV 在_P 芯片_NN 之中_LC ，_PU 仅_AD 剩下_VV 某些_DT 连线_NN 可以_VV 由_P 用户_NN 编程_NN 决定_VV 其_PN 连接_NN 方式_NN 。_PU 与_P 这些_DT 预先_AD 设计_VV 好_VA 的_DEC 逻辑_NN 单元_NN 有关_VV 的_DEC 性能_NN 参数_NN 通常_AD 也_AD 由_P 其_PN 供应_VV 商_DER 提供_VV ，_PU 以方便_AD 设计_VV 人员_NN 进行_VV 时序_NN 、_PU 功耗_NN 分析_NN 。_PU

可_VV 编程_VV 逻辑_NN 器件_NN 通常_AD 由_P 半导体_NN 厂家_NN 提供_VV 商品_NN 芯片_NN ，_PU 这些_DT 芯片_NN 可以_VV 通过_P JTAG_NN 等_ETC 方式_NN 和_CC 计算机_NN 连接_VV ，_PU 因此_AD 设计_VV 人员_NN 可以_VV 用_VV 电子_NN 设计_NN 自动_AD 化工_VV 具来_VV 完成_VV 设计_NN ，_PU 然后_AD 将_BA 利用_VV 设计_NN 代码_NN 来_MSP 对_P 逻辑_NN 芯片_NN 编程_NN 。_PU 可_VV 编程_VV 逻辑_NN 阵列_NN 芯片_NN 在_P 出厂_VV 前_LC 就_AD 提前_VV 定义_VV 了_AS 逻辑门_NN 构成_VV 的_DEC 阵列_NN ，_PU 而_CC 逻辑门_NN 之间_LC 的_DEG 连接_NN 线路_NN 则_AD 可以_VV 通过_P 编程_NN 来_MSP 控制_VV 连接_NN 与_P 断开_NN 。_PU 随着_P 技术_NN 的_DEG 发展_NN ，_PU 对_P 连接线_NN 的_DEC 编程_NN 可以_VV 通过_P EPROM_NN （_PU 利用_VV 较_AD 高_JJ 压电_NN 编程_NN 、_PU 紫外线_NN 照射_NN 擦除_NN ）_PU 、_PU EEPROM_NN （_PU 利用_VV 电_NN 信号_NN 来多_CD 次_M 编程_NN 和_CC 擦除_NN ）_PU 、_PU SRAM_NN 、_PU 闪存_NN 等_ETC 方式_NN 实现_VV 。_PU 现场_NT 可_VV 编程逻_VV 辑门_JJ 阵列_NN 是_VC 一_CD 种_M 特殊_VA 的_DEC 可编程_NN 逻辑_NN 器件_NN ，_PU 它_PN 的_DEG 物理_NN 基础_NN 是_VC 可_VV 配置_VV 逻辑_NN 单元_NN ，_PU 由_P 查找表_NN 、_PU 可_VV 编程_VV 多路_NN 选择器_NN 、_PU 寄存器_NN 等_ETC 结构_NN 组成_VV 。_PU 查找_VV 表_CC 可以_VV 用来_VV 实现_VV 逻辑_NN 函数_NN ，_PU 如_P 三_CD 个_M 输入端_NN 的_DEC 查找表_NN 可以_VV 实现_VV 所有_DT 三_CD 变量_VV 的_DEC 逻辑_NN 函数_NN 。_PU

专用_JJ 集成_JJ 电路_NN 只_AD 能_VV 在_P 整_DT 个_M 集成_JJ 电路_NN 设计_VV 完成_VV 之后_AD 才_AD 能_VV 开始_VV 制造_VV ，_PU 而且_CC 需要_VV 专业_VV 的_DEC 半导体_NN 工厂_NN 的_DEC 参与_VV 。_PU 专用_JJ 集成_JJ 电路_NN 可以_VV 是_VC 基于_P 标准_JJ 单元库_NN ，_PU 也_CC 可以_VV 是_VC 全_PN 定制_VV 设计_NN 。_PU 在_P 后_DT 一_CD 种_M 途径_NN 中_LC ，_PU 设计_VV 人员_NN 对于_P 晶圆_NN 上_LC 元件_NN 的_DEC 位置_NN 和_CC 连接_VV 有_VE 更_AD 多_VA 的_DEC 控制权_NN ，_PU 而_CC 不_AD 像_P 可_VV 编程_VV 逻辑_NN 器件_NN 途径_NN ，_PU 只_AD 能_VV 选择_VV 使用_VV 其中_NN 部分_NN 硬件_NN 资源_NN ，_PU 从而_AD 造成_VV 部分_NN 资源_NN 被_SB 浪费_VV 。_PU 专用_JJ 集成_JJ 电路_NN 的_DEG 面积_NN 、_PU 功耗_NN 、_PU 时序_NN 特性_NN 通常_AD 可以_VV 得到_VV 更_AD 好_VA 的_DEC 优化_NN 。_PU 然而_AD ，_PU 专用_JJ 集成_JJ 电路_NN 的_DEG 设计_NN 会_VV 更加_VV 复杂_VA ，_PU 并且_CC 需要_VV 专门_VV 的_DEC 工艺_NN 制造_VV 部门_NN （_PU 或者_CC 外包_VV 给晶_DT 圆代_NN 工厂_NN ）_PU 才_AD 能_VV 将_BA GDSII_NN 文件_NN 制造_VV 成_VV 电路_NN 。_PU 一旦_CS 专用_VV 集成_JJ 电路_NN 芯片_NN 制造_VV 完成_VV ，_PU 就_AD 不_AD 能_VV 像_AD 可_VV 编程_VV 逻辑_NN 器件_NN 那样_AD 对_P 电路_NN 的_DEG 逻辑_NN 功能_NN 进行_VV 重新_NN 配置_VV 。_PU 对于_P 单_CD 个_M 产品_NN ，_PU 在_P 专用_JJ 集成_JJ 电路_NN 上_LC 实现_VV 集成_JJ 电路_NN 的_DEG 经济_NN 、_PU 时间_NN 成本_NN 都_AD 比_P 可_VV 编程_VV 逻辑_NN 器件_NN 高_VA ，_PU 因此_AD 在_P 早期_NT 的_DEG 设计_NN 与_P 调试_NN 过程_NN 中_LC ，_PU 常_AD 用_P 可_VV 编程_VV 逻辑_NN 器件_NN ，_PU 尤其_AD 是_VC 现场_NN 可_VV 编程_VV 逻辑_NN 门阵列_NN ；_PU 如果_CS 所_MSP 设计_VV 的_DEC 集成_JJ 电路_NN 将_BA 要_VV 在_P 后期_NN 大量_AD 投产_VV ，_PU 那么_AD 批量_NN 生产_VV 专用_JJ 集成_JJ 电路_NN 将_AD 会_VV 更_AD 经济_VA 。_PU

集成_JJ 电路_NN 设计_NN 可以_VV 大致_AD 分为_VV 数字_NN 集成_NN 电路_NN 设计_NN 和_CC 模拟_NN 集成_NN 电路_NN 设计_VV 两_CD 大类_M 。_PU 不过_AD ，_PU 实际_JJ 的_DEG 集成_JJ 电路_NN 还_AD 有_VE 可能_VV 是_VC 混合_JJ 讯号_NN 积体_NN 电路_NN ，_PU 因此_AD 不_AD 少_VA 电路_NN 的_DEG 设计_NN 同时_AD 用到_VV 这_DT 两_CD 种_M 流程_NN 。_PU

集成_JJ 电路_NN 设计_VV 的_DEC 另_DT 一_CD 个_M 大_JJ 分支_NN 是_VC 模拟_JJ 集成_JJ 电路_NN 设计_NN ，_PU 这_DT 一_CD 分支_NN 通常_AD 关注_NN 电源_NN 集成_NN 电路_NN 、_PU 射频_NN 集成_NN 电路_NN 等_ETC 。_PU 由于_P 现实_JJ 世界_NN 的_DEC 信号_NN 是_VC 模拟_VV 的_DEC ，_PU 所以_AD ，_PU 在_P 电子_NN 产品_NN 中_LC ，_PU -_PU {zh_NN -_PU hans_NN :_PU 模_CD -_PU 数_CD ;_PU zh_NN -_PU hant_NN :_PU 类比_NN -_PU 数位_NN ;_PU }_PU -_PU 、_PU -_PU {zh_NN -_PU hans_NN :_PU 数_CD -_PU 模_NN ;_PU zh_NN -_PU hant_NN :_PU 数位_NN -_PU 类比_NN ;_PU }_NN -_PU 相互_AD 转换_VV 的_DEC 集成_JJ 电路_NN 也_AD 有着_P 广泛_VA 的_DEC 应用_NN 。_PU 模拟_NN 集成_NN 电路_NN 包括_VV 运算_VV 放大器_NN 、_PU 线性_JJ 整流器_NN 、_PU 锁相环_NN 、_PU 振荡_NN 电路_NN 、_PU 等_ETC 。_PU 相较_JJ 数字_NN 集成_NN 电路_NN 设计_NN ，_PU 模拟_VV 集成_JJ 电路_NN 设计_VV 与_P 半导体_NN 器件_NN 的_DEG 物理_NN 性_NN 质有_VV 着_AS 更_AD 大_VA 的_DEC 关联_NN ，_PU 例如_AD 其_PN 增益_NN 、_PU 电路_NN 匹配_NN 、_PU 功率_NN 耗散_NN 以及_CC 阻抗_NN 等等_NN 。_PU 模拟_NN 信号_NN 的_DEG 放大_NN 和_CC 滤波_NN 要求_NN 电路_NN 对_P 信号_NN 具备_VV 一定_JJ 的_DEG 保真度_NN ，_PU 因此_AD 模拟_VV 集成_JJ 电路_NN 比_P 数字_NN 集成_NN 电路_NN 使用_VV 了_AS 更_AD 多_VA 的_DEC 大_JJ 面积_NN 器件_NN ，_PU 集成度_NN 亦_AD 相对_AD 较_AD 低_VA 。_PU

在_P 微_JJ 处理器_NN 和_CC 计算机_NN 辅助_NN 设计_NN 方法_NN 出现_VV 前_LC ，_PU 模拟_JJ 集成_NN 电路_NN 完全_AD 采用_VV 人工_NN 设计_VV 的_DEC 方法_NN 。_PU 由于_P 人_NN 处理_VV 复杂_JJ 问题_NN 的_DEC 能力_NN 有限_VA ，_PU 因此_AD 当时_NT 的_DEG 模拟_NN 集成_NN 电路_NN 通常_AD 是_VC 较为_AD 基本_VA 的_DEC 电路_NN ，_PU 运算_VV 放大器_NN 集成_JJ 电路_NN 就_AD 是_VC 一_CD 个_M 典型_VA 的_DEC 例子_NN 。_PU 在_P 当时_NT 的_DEG 情况_NN 下_LC ，_PU 这样_PN 的_DEG 集成_JJ 电路_NN 可_VV 能_VV 会_VV 涉及_VV 十_CD 几_CD 个_M 晶体_NN 管以_VV 及_CC 它们_PN 之间_LC 的_DEG 互_NN 连线_VV 。_PU 为了_P 使_VV 模拟_NN 集成_NN 电路_NN 的_DEG 设计_NN 能_VV 达到_VV 工业_NN 生产_VV 的_DEC 级别_NN ，_PU 工程_NN 师需_NN 要_VV 采取_VV 多_CD 次_M 迭代_VV 的_DEC 方法_NN 以_MSP 测试_VV 、_PU 排除_VV 故障_NN 。_PU 重复_AD 利用_VV 已经_AD 设计_VV 、_PU 验证_NN 的_DEC 设计_NN ，_PU 可以_VV 进一步_AD 构成_VV 更加_AD 复杂_VA 的_DEC 集成_JJ 电路_NN 。_PU 1970_CD 年代_M 之后_LC ，_PU 计算机_NN 的_DEG 价格_NN 逐渐_AD 下降_VV ，_PU 越来越_AD 多_VA 的_DEC 工程师_NN 可以_VV 利用_VV 这_DT 种_M 现代_NN 的_DEG 工具_NN 来_MSP 辅助_VV 设计_VV ，_PU 例如_AD ，_PU 他们_PN 使用_VV 编好_VA 的_DEC 计算机_NN 程序_NN 进行_VV 仿真_NN ，_PU 便_AD 可_VV 获得_VV 比_P 之前_NT 人工_NN 计算_NN 、_PU 设计_VV 更_AD 高_VA 的_DEC 精确度_NN 。_PU SPICE_NN 是_VC 第一_OD 款针_NN 对_P 模拟_NN 集成_NN 电路_NN 仿真_VA 的_DEC 软件_NN （_PU 事实_NN 上_LC ，_PU 数字_NN 集成_NN 电路_NN 中_LC 标准_JJ 单元_NN 本身_PN 的_DEG 设计_NN ，_PU 也_AD 需_VV 要用_VV 到_VV SPICE_NR 来_MSP 进行_VV 参数_NN 测试_VV ）_PU ，_PU 其_PN 字面_NN 意思_NN 是_VC “_PU 以_P 集成_JJ 电路_NN 为_VC 重点_NN 的_DEC 仿真_NN 程序_NN （_PU ）_PU ”_PU 。_PU 基于_P 计算机_NN 辅助_NN 设计_VV 的_DEC 电路_NN 仿真_NN 工具_NN 能够_VV 适应_VV 更加_AD 复杂_VA 的_DEC 现代_NN 集成_JJ 电路_NN ，_PU 特别_AD 是_VC 专用_JJ 集成_JJ 电路_NN 。_PU 使用_VV 计算机_NN 进行_VV 仿真_NN ，_PU 还_AD 可以_VV 使_VV 项目_NN 设计_NN 中_LC 的_DEG 一些_CD 错误_VV 在_P 硬件_NN 制造_VV 之前_NT 就_AD 被_SB 发现_VV ，_PU 从而_AD 减少_VV 因为_P 反复_AD 测试_VV 、_PU 排除_VV 故障_CC 造成_VV 的_DEC 大量_CD 成本_NN 。_PU 此外_AD ，_PU 计算机_NN 往往_P 能够_VV 完成_VV 一些_CD 极端_NN 复杂_VA 、_PU 繁琐_NN ，_PU 人类_NN 无法_AD 胜任_VV 的_DEC 任务_NN ，_PU 使得_VV 诸如_AD 蒙_VV 地_DEC 卡罗_NN 方法_NN 等_ETC 成为_VV 可能_VV 。_PU 实际_JJ 硬件_NN 电路_NN 会_VV 遇到_VV 的_DEC 与_P 理想_JJ 情况_NN 不_AD 一致_VA 的_DEC 偏差_NN ，_PU 例如_AD 温度_NN 偏差_NN 、_PU 器件_NN 中_LC 半导体_NN 掺杂_VV 浓度_NN 偏_AD 差_VA ，_PU 计算机_NN 仿真_NN 工具_NN 同样_AD 可以_VV 进行_VV 模拟_NN 和_CC 处理_NN 。_PU 总之_AD ，_PU 计算_NN 机化_VV 的_DEC 电路_NN 设计_VV 、_PU 仿真_AD 能够_VV 使_VV 电路_NN 设计_NN 性能_NN 更佳_VV ，_PU 而且_CC 其_PN 可_VV 制造_VV 性_CC 可以_VV 得到_VV 更_AD 大_VA 的_DEC 保障_NN 。_PU 尽管_CS 如此_VV ，_PU 相对_AD 数字_NN 集成_NN 电路_NN ，_PU 模拟_NN 集成_NN 电路_NN 的_DEG 设计_NN 对_P 工程师_NN 的_DEC 经验_NN 、_PU 权衡_NN 矛盾_NN 等_ETC 方面_NN 的_DEC 能力_NN 要求_NN 更_AD 严格_VA 。_PU

粗略_AD 地_DEV 说_VV ，_PU 数字_NN 集成_NN 电路_NN 可以_VV 分为_VV 以下_JJ 基本_JJ 步骤_NN ：_PU 系统_NN 定义_VV 、_PU 寄存器_NN 传输级_NN 设计_NN 、_PU 物理_NN 设计_NN 。_PU 而_CC 根据_P 逻辑_NN 的_DEC 抽象_NN 级别_NN ，_PU 设计_VV 又_CC 分为_VV 系统_NN 行为_AD 级_VA 、_PU 寄存器_NN 传输级_NN 、_PU 逻辑_NN 门级_NN 。_PU 设计人_NN 员需_VV 要_VV 合理_VA 地_DEC 书写_NN 功能_NN 代码_NN 、_PU 设置_VV 综合_JJ 工具_NN 、_PU 验证_NN 逻辑_NN 时序_NN 性能_NN 、_PU 规划_NN 物理_NN 设计_NN 策略_NN 等等_ETC 。_PU 在_P 设计_NN 过程_NN 中_LC 的_DEG 特定_JJ 时间点_NN ，_PU 还_AD 需要_VV 多_CD 次_M 进行_VV 逻辑_NN 功能_NN 、_PU 时序_NN 约束_VV 、_PU 设计_VV 规则_JJ 方面_NN 的_DEG 检查_NN 、_PU 调试_NN ，_PU 以_MSP 确保_VV 设计_VV 的_DEC 最终_JJ 成果_NN 合乎_AD 最初_VV 的_DEC 设计_NN 收敛_VV 目标_NN 。_PU

系统_NN 定义_VV 是_VC 进行_VV 集成_JJ 电路_NN 设计_VV 的_DEC 最初_JJ 规划_NN ，_PU 在_P 此_DT 阶段_NN 设计_VV 人员_NN 需要_VV 考虑_VV 系统_NN 的_DEG 宏观_NN 功能_NN 。_PU 设计_VV 人员_NN 可能_VV 会_VV 使用_VV 一些_CD 高_AD 抽象_VV 级建模_NN 语言_NN 和_CC 工具_NN 来_MSP 完成_VV 硬件_NN 的_DEC 描述_NN ，_PU 例如_AD C_NN 语言_NN 、_PU C_NN +_PU +_NN 、_PU SystemC_NN 、_PU SystemVerilog_NN 等_ETC 事务_NN 级建_NN 模语言_NN ，_PU 以及_CC Simulin_NR k_NN 和_CC MATLAB_NN 等_ETC 工具_NN 对_P 信号_NN 进行_VV 建模_NN 。_PU 尽管_NN 目前_NT 的_DEG 主流_NN 是_VC 以_P 寄存器_NN 传输级_NN 设计_NN 为_VV 中心_NN ，_PU 但_CC 已_AD 有_VE 一些_CD 直接_AD 从_P 系统级_NN 描述_VV 向_P 低_JJ 抽象级_NN 描述_VV （_PU 如_P 逻辑_NN 门级_NN 结构_NN 描述_VV ）_PU 转化_VV 的_DEC 高级_NN 综合_NN （_PU 或_CC 称行_VV 为_VC 级综合_NN ）_PU 、_PU 高级_NN 验证_NN 工具_NN 正_AD 处于_VV 发展_NN 阶段_NN 。_PU

系统_NN 定义_VV 阶段_NN ，_PU 设计_VV 人员_NN 还_AD 对_P 芯片_NN 预期_NN 的_DEC 工艺_NN 、_PU 功耗_NN 、_PU 时脉_NN 频率_NN 、_PU 工作_NN 温度_NN 等_ETC 性能_NN 指标_VV 进行_VV 规划_NN 。_PU

目前_NT 的_DEG 集成_JJ 电路_NN 设计_VV 常常_AD 在_P 寄存器_NN 传输级_NN 上_LC 进行_VV ，_PU 利用_VV 硬件_NN 描述_VV 语言_NN 来_MSP 描述_VV 数字_NN 集成_NN 电路_NN 的_DEC 信号_NN 储存_VV 以及_CC 信号_NN 在_P 寄存器_NN 、_PU 存储器_NN 、_PU 组合_NN 逻辑_NN 装置_NN 和_CC 总线_NN 等_ETC 逻辑_NN 单元_NN 之间_LC 传输_VV 的_DEC 情况_NN 。_PU 在_P 设计_VV 寄存器_NN 传输级_NN 代码_NN 时_LC ，_PU 设计_VV 人员_NN 会_VV 将_BA 系统_NN 定义_VV 转换_VV 为_VC 寄存器_NN 传输_VV 级_AS 的_DEC 描述_NN 。_PU 设计_VV 人员_VA 在_P 这_DT 一_CD 抽象_NN 层_NN 次_M 最_AD 常_AD 使用_VV 的_DEC 两_CD 种_M 硬件_NN 描述_VV 语言_NN 是_VC Verilog_NN 、_PU VHDL_NN ，_PU 二_CD 者_NN 分别_AD 于_P 1995_CD 年_M 和_CC 1987_CD 年_M 由_P 电气_NN 电子_NN 工程_NN 师学会_NN （_PU IEEE_NN ）_PU 标准化_NN 。_PU 正_AD 由于_P 有着硬件_AD 描述_VV 语言_NN ，_PU 设计_VV 人员_NN 可以_VV 把_BA 更_AD 多_VA 的_DEC 精力_NN 放_VV 在_P 功能_NN 的_DEG 实现_NN 上_LC ，_PU 这_PN 比_P 以_P 往_P 直接_AD 设计_VV 逻辑_VA 门_DEV 级_M 连线_NN 的_DEC 方法学_NN （_PU 使用_VV 硬件_NN 描述_VV 语言_NN 仍然_AD 可以_VV 直接_AD 设计_VV 门级_NN 网表_NN ，_PU 但是少_AD 有_VE 人_NN 如_P 此_DT 工作_NN ）_PU 具有_VV 更_AD 高_VA 的_DEC 效率_NN 。_PU

设计_VV 人员_NN 完成_VV 寄存器_NN 传输级_NN 设计_NN 之后_LC ，_PU 会_VV 利用_VV 测试_VV 平台_NN 、_PU 断言_NN 等_ETC 方式_NN 来_MSP 进行_VV 功能_NN 验证_VV ，_PU 检验_VV 项目_NN 设计_NN 是否_AD 与_P 之前_NT 的_DEG 功能_NN 定义_VV 相符_AD ，_PU 如果_CS 有_VE 误_NN ，_PU 则_AD 需要_VV 检测_VV 之前_AD 设计_VV 文件_NN 中_LC 存在_VV 的_DEC 漏洞_NN 。_PU 现代_JJ 超大_JJ 规模_NN 集成_JJ 电路_NN 的_DEG 整_DT 个_M 设计_NN 过程_NN 中_LC ，_PU 验证_NN 所_MSP 需_VV 的_DEC 时间_NN 和_CC 精力_NN 越来越_AD 多_VA ，_PU 甚至_AD 都_AD 超过_VV 了_AS 寄存器_NN 传输级_NN 设计_NN 本身_VA ，_PU 人们_NN 设置_VV 些_CD 专门针_NN 对_P 验证_NN 开发_VV 了_AS 新_VA 的_DEC 工具_NN 和_CC 语言_NN 。_PU

例如_AD ，_PU 要_VV 实现_VV 简单_VA 的_DEC 加法器_NN 或者_CC 更加_AD 复杂_VA 的_DEC 算术_NN 逻辑_NN 单元_NN ，_PU 或_CC 利用_VV 触发器_NN 实现_VV 有_VE 限状_JJ 态机_NN ，_PU 设计_VV 人员_NN 可能_VV 会_VV 编写_VV 不同_JJ 规模_NN 的_DEC 硬件_NN 描述_VV 语言_NN 代码_NN 。_PU 功能_NN 验证_NN 是_VC 项_M 复杂_VA 的_DEC 任务_NN ，_PU 验证_NN 人员_NN 需要_VV 为_VC 待测_JJ 设计_NN 建立_VV 一_CD 个_M 虚拟_JJ 的_DEG 外部_NN 环境_NN ，_PU 为_VC 待测_NN 设计_VV 提供_VV 输入_NN 信号_NN （_PU 这_DT 种_M 人_NN 为_VC 添加_VV 的_DEC 信号_NN 常_AD 用_P “_PU 激励_NN ”_PU 这_DT 个_M 术语_NN 来_MSP 表示_VV ）_PU ，_PU 然后_AD 观察_VV 待_VV 测_VV 设计_NN 输出_NN 端口_NN 的_DEC 功能_NN 是否_AD 合乎_AD 设计_VV 规范_NN 。_PU

当_P 所_MSP 设计_VV 的_DEC 电路_NN 并_AD 非_AD 简单_VA 的_DEC 几_CD 个_M 输入_NN 端口_NN 、_PU 输出_NN 端口_NN 时_LC ，_PU 由于_P 验证_NN 需要_VV 尽可能_AD 地_DEV 考虑_VV 到_VV 所有_DT 的_DEG 输入_NN 情况_NN ，_PU 因此_AD 对于_P 激励_NN 信号_NN 的_DEC 定义_NN 会_VV 变得_VV 更加_AD 复杂_VA 。_PU 有时_AD 工程师_NN 会_VV 使用_VV 某些_DT 脚_NN 本_DT 语言_NN （_PU 如_P Perl_NN 、_PU Tcl_NN ）_PU 来_MSP 编写_VV 验证_NN 程序_NN ，_PU 借助_VV 计算机_NN 程序_NN 的_DEC 高速_JJ 处理_NN 来_MSP 实现_VV 更_AD 大_VA 的_DEC 测试_NN 覆盖率_NN 。_PU 现代_JJ 的_DEG 硬件_NN 验证_NN 语言_NN 可以_VV 提供_VV 一些_CD 专门_NN 针对_P 验证_NN 的_DEC 特性_NN ，_PU 例如_AD 带有_VV 约束_JJ 的_DEG 随机化_JJ 变量_NN 、_PU 覆盖_NN 等等_ETC 。_PU 作为_VV 硬件_NN 设计_VV 、_PU 验证_NN 统一_NN 语言_LC ，_PU SystemVerilo_JJ g_NN 是_VC 以_P Verilog_NN 为_VC 基础_NN 发展_VV 而_MSP 来_VV 的_SP ，_PU 因此_AD 它_PN 同时_AD 具备_VV 了_AS 设计_VV 的_DEC 特性_NN 和_CC 测试_VV 平台_NN 的_DEG 特性_NN ，_PU 并_CC 引入_VV 了_AS 面向_NN 对象_NN 程序_NN 设计_VV 的_DEC 思想_NN ，_PU 因此_AD 测试_VV 平台_NN 的_DEG 编写_NN 更加_AD 接近_VV 软件_NN 测试_VV 。_PU 诸如_AD 通用_P 验证_NN 方法_NN 学_VV 的_DEC 标准化_NN 验证_NN 平台_NN 开发_VV 框架_NN 也_AD 得到_VV 了_AS 主流_JJ 电子_NN 设计_NN 自动_AD 化软件_NN 厂商_NN 的_DEC 支持_NN 。_PU 针对_P 高级_NN 综合_NN ，_PU 关于_P 高级_NN 验证_NN 的_DEC 电子_NN 设计_NN 自动_AD 化工_VV 具也_AD 处于_VV 研究_NN 中_LC 。_PU

工程师_NN 设计_VV 的_DEC 硬件_NN 描述_VV 语言_NN 代码_NN 一般_AD 是_VC 寄存器_NN 传输级_NN 的_DEC ，_PU 在_P 进行_VV 物理_NN 设计_NN 之前_LC ，_PU 需要_VV 使用_VV 逻辑_NN 综合_NN 工具_NN 将_BA 寄存器_NN 传输级_NN 代码_NN 转换_VV 到_VV 针对_P 特定_JJ 工艺_NN 的_DEC 逻辑_NN 门级_NN 网表_NN ，_PU 并_CC 完成_VV 逻辑化简_NN 。_PU

和_P 人工_NN 进行_VV 逻辑_NN 优化_NN 需要_VV 借助_VV 卡诺图_NN 等_ETC 类似_NN ，_PU 电子_NN 设计_NN 自动_AD 化工_VV 具来_VV 完成_VV 逻辑_NN 综合_NN 也_AD 需要_VV 特定_VV 的_DEC 算法_NN （_PU 如_P 奎因_NN －_PU 麦克拉_JJ 斯基_NN 算法_NN 等_ETC ）_PU 来化_VV 简_JJ 设计_NN 人员_NN 定义_VV 的_DEC 逻辑_NN 函数_NN 。_PU 输入_VV 到_VV 自动_JJ 综合_NN 工具_NN 中_LC 的_DEC 文件_NN 包括_VV 寄存器_NN 传输级_NN 硬件_NN 描述_VV 语言_NN 代码_NN 、_PU 工艺库_NN （_PU 可以_VV 由_P 第三_OD 方晶_NN 圆代_NN 工_NN 服务_NN 机构_NN 提供_VV ）_PU 、_PU 设计_VV 约_AD 束_M 文件_NN 三_AD 大_VA 类_M ，_PU 这些_DT 文件_NN 在_P 不同_VA 的_DEC 电子_NN 设计_NN 自动_AD 化工_VV 具_VV 套件_NN 系统_NN 中_LC 的_DEG 格式_NN 可能_VV 不_AD 尽_VV 相同_VA 。_PU 逻辑_NN 综合_NN 工具_NN 会_VV 产生_VV 一_CD 个_M 优化_VV 后_LC 的_DEG 门级网_NN 表_NN ，_PU 但是_CC 这_DT 个_M 网表_NN 仍然_AD 是_VC 基于_P 硬件_NN 描述_VV 语言_NN 的_SP ，_PU 这_DT 个_M 网表_NN 在_P 半导体_NN 芯片_NN 中_LC 的_DEG 走线_NN 将_BA 在_P 物理_NN 设计_NN 中_LC 来_MSP 完成_VV 。_PU

选择_VV 不同_JJ 器件_NN （_PU 如_P 专用_JJ 集成_JJ 电路_NN 或者_CC 现场_NN 可_VV 编_VV 程门_NN 阵列_NN 等_ETC ）_PU 对应_VV 的_DEC 工艺库_NN 来_MSP 进行_VV 逻辑_NN 综合_VV ，_PU 或者_CC 在_P 综合_NN 时_LC 设置_VV 了_AS 不同_VA 的_DEC 约束_NN 策略_NN ，_PU 将_BA 产生_VV 不同_VA 的_DEC 综合_NN 结果_NN 。_PU 寄存器_NN 传输级_NN 代码_NN 对于_P 设计_VV 项目_NN 的_DEG 逻计_NN 划分_VV 、_PU 语言_NN 结构_NN 风格_NN 等_ETC 因素_AD 会_VV 影响_VV 综合_VV 后_LC 网表_NN 的_DEG 效率_NN 。_PU

目前_NT 大多数_CD 成熟_VV 的_DEC 综合_JJ 工具_NN 大_VA 多数_CD 是_VC 基于_P 寄存器_NN 传输级_NN 描述_VV 的_DEC ，_PU 而_CC 基于_P 系统级_NN 描述_VV 的_DEC 高级_NN 综合_NN 工具_NN 还_AD 处在_VV 发展_NN 阶段_NN 。_PU

为了_P 比较_VV 门级_NN 网表_NN 和_CC 寄存器_NN 传输级_NN 的_DEG 等效性_NN ，_PU 可以_VV 通过_P 生成_VV 诸如_AD 不_AD 二_AD 可_VV 满足_VV 性_NN 、_PU 二元_NN 决策_AD 图_NN 等_ETC 途径_NN 来_MSP 完成_VV 形式_NN 等_ETC 效性_JJ 检查_NN （_PU 形式_NN 验证_VV ）_PU 。_PU 实际上_AD ，_PU 等效性_JJ 检查_NN 还_AD 可以_VV 检查_VV 两_CD 个_M 寄存器_NN 传输级_NN 设计_NN 之间_LC ，_PU 或者_CC 两_CD 个_M 门级_NN 网表_NN 之间_LC 的_DEG 逻辑_NN 等_ETC 效性_NN 。_PU

现代_JJ 集成_JJ 电路_NN 的_DEG 时钟_NN 频率_NN 已经_AD 到达_VV 了_AS 兆赫_NN 兹_JJ 级别_NN ，_PU 而_CC 大量_NN 模块_NN 内_LC 、_PU 模块_NN 之间_LC 的_DEG 时序_NN 关系极_P 其_PN 复杂_VA ，_PU 因此_AD ，_PU 除了_P 需要_VV 验证_VV 电路_NN 的_DEG 逻辑_NN 功能_NN ，_PU 还_AD 需要_VV 进行_VV 时序_NN 分析_NN ，_PU 即_AD 对_P 信号_NN 在_P 传输_VV 路径_NN 上_LC 的_DEG 延迟_NN 进行_VV 检查_NN ，_PU 判断_VV 其_PN 是否_AD 符合_VV 时序_JJ 收敛_NN 要求_NN 。_PU 时序_NN 分析_VV 所_MSP 需_VV 的_DEC 逻辑门_NN 标准_NN 延迟_VV 格式_NN 信息_NN 可以_VV 由_P 标准_JJ 单元库_NN （_PU 或_CC 从_P 用户_NN 自己_AD 设计_VV 的_DEC 单元_NN 从_P 提取_VV 的_DEC 时序_NN 信息_NN ）_PU 提供_VV 。_PU 随着_P 电路_NN 特征_NN 尺寸_NN 不断_AD 减小_VV ，_PU 互_AD 连线_VV 延迟_VV 在_P 实际_JJ 的_DEG 总延_NN 时_LC 中_LC 所_MSP 占_VV 的_DEC 比例_NN 愈加_AD 显著_VV ，_PU 因此_AD 在_P 物理_NN 设计_VV 完成_VV 之后_LC ，_PU 把_BA 互_AD 连线_VV 的_DEC 延迟_NN 纳入_VV 考虑_VV ，_PU 才_AD 能够_VV 精准_VA 地_DEV 进行_VV 时序_NN 分析_NN 。_PU

逻辑_NN 综合_VV 完成_VV 之后_LC ，_PU 通过_P 引入_VV 器件_NN 制造_VV 公司_NN 提供_VV 的_DEC 工艺_NN 信息_NN ，_PU 前面_NN 完成_VV 的_DEC 设计_NN 将_AD 进入_VV 布图_JJ 规划_NN 、_PU 布局_NN 、_PU 布线_NN 阶段_NN ，_PU 工程_NN 人员_NN 需要_VV 根据_P 延迟_NN 、_PU 功耗_NN 、_PU 面积_NN 等_ETC 方面_NN 的_DEG 约束_NN 信息_NN ，_PU 合理_AD 设置_VV 物理_NN 设计_NN 工具_NN 的_DEC 参数_NN ，_PU 不断_AD 调试_VV ，_PU 以_MSP 获取_VV 最佳_JJ 的_DEG 配置_NN ，_PU 从而_AD 决定_VV 元件_NN 在_P 晶圆_NN 上_LC 的_DEG 物理_NN 位置_NN 。_PU 如果_CS 是_VC 全_P 定制_VV 设计_VV ，_PU 工程师_NN 还_AD 需要_VV 精心_JJ 绘制_NN 单元_NN 的_DEC 集成_JJ 电路_NN 版图_NN ，_PU 调整_VV 晶体管_NN 尺寸_NN ，_PU 从而_AD 降低_VV 功耗_NN 、_PU 延时_NN 。_PU

随着_P 现代_NN 集成_JJ 电路_NN 的_DEG 特征_NN 尺寸_NN 不断_AD 下降_VV ，_PU 超大_AD 规模_VV 集成_JJ 电路_NN 已经_AD 进入_VV 深亚_JJ 微米级_NN 阶段_NN ，_PU 互_AD 连线_NN 延迟_VV 对_P 电路_NN 性能_NN 的_DEG 影响_NN 已经_AD 达到_VV 甚至_AD 超过_VV 逻辑_JJ 门_NN 延迟_VV 的_DEC 影响_NN 。_PU 这时_NT ，_PU 需要_VV 考虑_VV 的_DEC 因素_NN 包括_VV 线网_NN 的_DEC 电容_NN 效应_NN 和_CC 线网_NN 电感_NN 效应_NN ，_PU 芯片_NN 内部_NN 电源线_NN 上_LC 大_JJ 电流_NN 在_P 线网_NN 电阻_NN 上_LC 造成_VV 的_DEC 电压降_NN 也_AD 会_VV 影响_VV 集成_JJ 电路_NN 的_DEG 稳定性_NN 。_PU 为了_P 解决_VV 这些_DT 问题_NN ，_PU 同时_AD 缓解_VV 时钟_M 偏移_VV 、_PU 时钟_NN 树_NN 寄生_VV 参数_NN 的_DEG 负面_NN 影响_VV ，_PU 合理_VA 的_DEC 布局_NN 布线_NN 和_CC 逻辑_NN 设计_VV 、_PU 功能_NN 验证_NN 等_ETC 过程_NN 同等_AD 重要_VV 。_PU 随着_AD 移动_VV 设备_NN 的_DEG 发展_NN ，_PU 低_JJ 功耗_NN 设计_VV 在_P 集成_JJ 电路_NN 设计_NN 中_LC 的_DEG 地位_NN 愈加_AD 显著_VV 。_PU 在_P 物理_NN 设计_VV 阶段_NN ，_PU 设计_NN 可以_VV 转化_VV 成_VV 几何_JJ 图形_NN 的_DEG 表示_NN 方法_NN ，_PU 工业界_NN 有_VE 若干_CD 标准化_JJ 的_DEG 文件_NN 格式_NN （_PU 如_P GDSII_NN ）_PU 予以_VV 规范_NN 。_PU

值得_VV 注意_NN 的_DEC 是_VC ，_PU 电路_NN 实现_VV 的_DEC 功能_NN 在_P 之前_NT 的_DEG 寄存器_NN 传输级_NN 设计_NN 中_LC 就_AD 已经_AD 确定_VV 。_PU 在_P 物理_NN 设计_VV 阶段_NN ，_PU 工程师_NN 不仅_CC 不_AD 能_VV 够让_VV 之前_AD 设计_VV 好_VA 的_DEC 逻辑_NN 、_PU 时序_NN 功能_NN 在_P 该_DT 阶段_NN 的_DEG 设计_NN 中_LC 被_SB 损坏_VV ，_PU 还_AD 要_VV 进一步_AD 优化_VV 芯片_NN 按照_P 正确_AD 运行_VV 时_LC 的_DEG 延迟_NN 时间_NN 、_PU 功耗_NN 、_PU 面积_NN 等_ETC 方面_NN 的_DEG 性能_NN 。_PU 在_P 物理_NN 设计_NN 产生_VV 了_AS 初_JJ 步版_NN 图文件_NN 之后_LC ，_PU 工程师_NN 需要_VV 再次_AD 对_P 集成_JJ 电路_NN 进行_VV 功能_NN 、_PU 时序_NN 、_PU 设计_NN 规则_VA 、_PU 信号_NN 完整性_AD 等_ETC 方面_NN 的_DEC 验证_NN ，_PU 以_MSP 确保_VV 物理_NN 设计_NN 产生_VV 正确_VA 的_DEC 硬件_NN 版图_NN 文件_NN 。_PU

半导体_NN 制造_NN 工厂_NN 根据_P 物理_NN 设计_VV 最后_AD 完成_VV 、_PU 已经_AD 通过_P 各_DT 项_M 检查_VV 后_LC 生成_VV 的_DEC 标准化_NN GDSII_CD 文件_NN ，_PU 即_AD 可_VV 制造_VV 出_VV 实际_JJ 的_DEG 物理_NN 电路_NN 。_PU

这_DT 个_M 步骤_NN 不_AD 再_AD 属于_VV 集成_JJ 电路_NN 设计_NN 和_CC 计算机_NN 工程_NN 的_DEG 范畴_NN ，_PU 而是_CC 直接_AD 进入_VV 半导体_NN 制造_NN 工艺_NN 领域_NN ，_PU 关注_VV 的_DEC 重心_NN 亦_AD 转向_VV 具体_VA 的_DEC 材料_NN 、_PU 器件_NN 制作_VV ，_PU 例如_AD 光刻_NN 、_PU 刻蚀_NN 、_PU 物理气_NN 相_AD 沉积_VV 、_PU 化学_NN 气相_NN 沉积_VV 等_ETC 。_PU

传统_JJ 的_DEG 集成_JJ 电路_NN 公司_NN 能够_VV 同时_AD 完成_VV 集成_JJ 电路_NN 设计_NN 和_CC 集成_JJ 电路_NN 制造_VV 。_PU 由于_P 集成_JJ 电路_NN 制造_VV 所_MSP 需_VV 的_DEC 设备_NN 、_PU 原料_NN 耗资_NN 巨_AD 大_VA ，_PU 因此_AD 一般_JJ 的_DEG 公司_NN 根本_AD 无力_AD 承受_VV 。_PU 一旦_CS 发生_VV 工艺_NN 节点_NN 的_DEG 改变_NN （_PU 如_P 从_P 65_CD 纳米_NN 工艺_NN 进步_VV 到_VV 45_CD 纳米_NN 工艺_NN ）_PU ，_PU 公司_NN 可_VV 能_VV 需要_VV 花费_VV 相当_AD 高_VA 的_DEC 成本_NN 来_MSP 更换_VV 现有_JJ 工艺_NN 设备_NN ，_PU 这_PN 给_P 许多_CD 公司_NN 带来_VV 了_AS 相当_AD 沉重_VA 的_DEC 经济_NN 负担_VV ）_PU 。_PU 现在_NT ，_PU 有些_NR 公司_NN 逐渐_AD 放弃_VV 既_CC 设计_VV 、_PU 又_AD 制造_VV 的_DEC 模式_NN ，_PU 业务_NN 范围_NN 缩小_VV 至_CC 设计_VV 、_PU 验证_VV 本身_PN ，_PU 而_CC 将_BA 具体_VA 的_DEC 半导体_NN 工艺_NN 流程_NN ，_PU 委托给专_AD 门进行_VV 集成_JJ 电路_NN 制造_VV 的_DEC 工厂_NN 。_PU 上述_JJ 无_NN 制造_NN 工艺_NN （_PU fabless_NN ）_PU ，_PU 只_AD 进行_VV 设计_NN 、_PU 验证_NN 公司_NN 被_SB 称为_VV 无_VE 厂_NN 半导体_NN 公司_NN ，_PU 典型_NN 的_DEC 例子_NN 包括_VV 高_JJ 通_NN （_PU Qualcomm_NN ）_PU 、_PU 超微_JJ 半导体_NN （_PU AMD_NN ）_PU 、_PU 英伟达_NN （_PU N_CD VIDIA_M ）_PU 等_ETC ；_PU 而_CC 专门_AD 负责_VV 制造_VV 的_DEC 公司_NN 则_AD 被_SB 称为_VV 晶_NN 圆代_NN 工厂_NN ，_PU 典型_NN 的_DEC 例子_NN 包括_VV 台积电_NN （_PU TSMC_NN ）_PU 、_PU 格罗_NN 方德_NN （_PU G_CD l_M obalFoundries_CD ，_PU 前身_PN 为_VC AMD_NN 的_DEC 直属_NN 工艺厂_NN ）_PU 等_ETC 。_PU 某些_DT 公司_NN 在_VV 从_P 事_NN 设计_VV 的_DEC 同时_NT ，_PU 还_AD 保留_VV 了_AS 自己_PN 的_DEG 工艺_NN 厂_NN ，_PU 这样_PN 的_DEG 公司_NN 包括_VV 英特尔_NN 、_PU 三星_NN 电子_NN 等_ETC 。_PU 还_AD 有_VE 一_CD 类_M 特殊_VA 的_DEC 无厂_JJ 半导体_NN 公司_NN ，_PU 它们_PN 把_BA 设计_VV 项目_NN 以_P IP_NN 核_NN 的_DEG 形式_NN 封装_VV 起来_VV ，_PU 作为_VV 商品_NN 销售_VV 给_P 其_PN 他_PN 无厂_JJ 半导体_NN 公司_NN ，_PU 典型_NN 的_DEC 例子_NN 包括_VV ARM_NN 公司_NN 。_PU

随着_AD 超大_VV 规模_NN 集成_JJ 电路_NN 的_DEC 复杂_JJ 程度_NN 不断_AD 提高_VV ，_PU 电路_NN 制造_VV 后_LC 的_DEG 测试_NN 所_MSP 需_VV 的_DEC 时间_NN 和_CC 经济_NN 成本_NN 也_AD 不断_AD 增加_VV 。_PU 以往_NT ，_PU 人们_NN 将_BA 绝_AD 大多数_CD 精力_NN 放_VV 在_P 设计_VV 本身_PN ，_PU 而_CC 并_AD 不_AD 考虑_VV 之后_LC 的_DEG 测试_NN ，_PU 因为_P 那时_NT 的_DEG 测试_NN 相对_AD 今天_NT 更为_AD 简单_VA 。_PU 近年_NT 来_VV ，_PU 测试_VV 本身_PN 也_AD 逐渐成_VV 为_P 一_CD 个_M 庞大_VA 的_DEC 课题_NN 。_PU

比如_VV ，_PU 从_P 电路_NN 外部_NN 控制_VV 某些_DT 内部_NN 信号_NN 使得_VV 它们_PN 呈现_VV 特定_JJ 的_DEG 逻辑_NN 值比_VV 较_AD 容易_VA ，_PU 而_CC 某些_DT 内部_NN 信号_NN 由于_P 依赖_JJ 大量_CD 其它_DT 内部_NN 信号_NN ，_PU 从_P 外部_NN 很_AD 难_AD 直接_AD 改变_VV 它们_PN 的_DEG 数值_NN 。_PU 此外_AD ，_PU 内部_NN 信号_NN 的_DEG 改变_NN 很_AD 多_VA 时候_NN 不_AD 能_VV 在_P 主_JJ 输出端_NN 观测_VV （_PU 有时_NT 主_JJ 输出端_NN 的_DEC 信号_NN 输出_NN 看似_VV 正确_VA ，_PU 其_PN 实_AD 内部_NN 状态_NN 是_VC 错误_VA 的_DEC ，_PU 仅_AD 观测_VV 主_JJ 输出端_NN 的_DEG 输出_NN 不_AD 足以_VV 判断_NN 电路_NN 是否_AD 正常_VA 工作_NN ）_PU 。_PU 以上_JJ 两_CD 类_M 问题_NN ，_PU 即_AD 可_VV 控制_VV 性_NN 和_CC 可_VV 观测_VV 性_NN ，_PU 是_VC 可_VV 测试_VV 性_NN 的_DEG 两_CD 大_M 组成_VV 部分_NN 。_PU

人们_NN 逐渐_AD 发现_VV ，_PU 电路_NN 在_P 设计_VV 时向_NN 电路_NN 添加_VV 一些_CD 特殊_VA 的_DEC 结构_NN （_PU 例如_AD 扫描链_NN 和_CC 内建_NN 自_P 测试_NN ）_PU ，_PU 能够_VV 大大_AD 方便_VA 之后_LC 的_DEG 电路_NN 测试_VV 。_PU 这样_PN 的_DEG 设计_NN 被_SB 即为_AD 可_VV 测试_VV 性_NN 设计_NN ，_PU 它们_PN 使_VV 电路_NN 更加_AD 复杂_VA ，_PU 但是_CC 却_AD 能_VV 凭借_VV 更_AD 简捷_VA 的_DEC 测试_NN 降低_VV 整_DT 个_M 项目_NN 的_DEG 成本_NN 。_PU

随着_AD 超大_VV 规模_NN 集成_JJ 电路_NN 的_DEG 集成度_NN 不断_AD 提高_VV ，_PU 同时_AD 市场_NN 竞争_NN 压力_NN 的_DEG 不断_NN 增加_VV ，_PU 集成_JJ 电路_NN 设计_VV 逐渐_AD 引入_VV 了_AS 可_VV 重用_VV 设计_NN 方法学_NN 。_PU 可_VV 重用_VV 设计_NN 方法学_NN 的_DEG 主要_JJ 意义_NN 在于_VV ，_PU 提供_VV IP核_NN （_PU 知识_NN 产权_VV 核_NN ）_PU 的_DEG 供应商_NN 可以_VV 将_BA 一些_CD 已经_AD 预先_AD 完成_VV 的_DEC 设计_NN 以_P 商品_NN 的_DEG 形式_NN 提供_VV 给_P 设计_NN 方_NN ，_PU 后者_NN 可以_VV 将_BA IP_NN 核_NN 作为_P 一_CD 个_M 完整_VA 的_DEC 模块_NN 在_P 自己_PN 的_DEG 设计_NN 项目_NN 中_LC 使用_VV 。_PU 由此_AD ，_PU 在_P 实现_VV 类似_JJ 功能_NN 时_LC ，_PU 各_DT 个_M 公司_NN 就_AD 不_AD 需_VV 反复_AD 设计_VV 类似_JJ 模块_NN 。_PU 这样_AD 做_VV 虽_CS 会_VV 提高_VV 商业_NN 成本_NN ，_PU 但_CC 亦_AD 显著_VV 降低_VV 了_AS 设计_VV 的_DEC 复杂_JJ 程度_NN ，_PU 从而_AD 缩短_VV 公司_NN 在_P 设计_VV 大型_JJ 电路_NN 所_MSP 需_VV 的_DEC 周期_NN ，_PU 从而_AD 提高_VV 市场_NN 竞争力_NN 。_PU IP_NN 核供_NN 应商_NN 提供_VV 的_DEC 产品_NN 可能_VV 是_VC 已_AD 验证_VV 的_DEC 硬件_NN 描述_VV 语言_NN 代码_NN ，_PU 为了_P 保护_VV 供应商_NN 的_DEG 知识_NN 产权_VV ，_PU 这些_DT 代码_NN 很_AD 多_VA 时候_NN 是_VC 加密_VV 的_DEC 。_PU IP_NN 核_NN 本身_PN 也_AD 是_VC 作为_P 集成_JJ 电路_NN 进行_VV 设计_NN ，_PU 但是_CC 它_PN 为了_P 在_P 不同_JJ 设计_NN 项目_NN 中_LC 能够_VV 得到_VV 应用_NN ，_PU 会_VV 重点_AD 强化_VV 其_PN 可_VV 移植_VV 性_NN ，_PU 因_P 此它_DT 的_DEG 设计_NN 代码_NN 规范_NN 更加_AD 严格_VA 。_PU 有_VE 的_DEC 芯片_NN 公司_NN 专门_AD 从事_VV IP_NN 核_NN 的_DEG 开发_NN 和_CC 销售_NN ，_PU ARM_NN 就_AD 是_VC 一_CD 个_M 典型_VA 的_DEC 例子_NN ，_PU 这些_DT 公司_NN 通过_P 知识_NN 产权_VV 的_DEC 授权_NN 营利_NN 。_PU

由于_P 集成_JJ 电路_NN 系统_NN 的_DEC 复杂性_NN ，_PU 工程师_NN 往往_P 需要_VV 借助_VV 电子_NN 设计_NN 自动_AD 化工_VV 具来_VV 进行_VV 计算机_NN 辅助_NN 设计_NN 。_PU 逻辑_NN 综合_VV 就_AD 是_VC 电子_NN 设计_NN 自动_AD 化_VV 在_P 数字_NN 集成_NN 电路_NN 设计_NN 中_LC 最_AD 显著_VA 的_DEC 体现_NN 。_PU 以往_NT 在_P 设计_VV 小_JJ 规模_NN 、_PU 中_LC 规模_NN 集成_JJ 电路_NN 时_LC ，_PU 工程师_NN 设计_VV 数字_NN 集成_NN 电路_NN 需要_VV 根据_P 逻辑_NN 功能_NN ，_PU 通过_P 类似_JJ 卡诺图_NN 这样_PN 的_DEG 手工_JJ 途径_NN 来_MSP 优化_VV 逻辑_NN 函数_NN ，_PU 然后_AD 确定_VV 使用_VV 何_DT 种_M 逻辑门_NN 来_MSP 实现_VV 电路_NN 。_PU 而_CC 在_P 当前_NT 超大_NT 规模_NN 集成_JJ 电路_NN ，_PU 乃至_AD 更_AD 大_VA 的_DEC 甚_AD 大_JJ 规模_NN 集成_JJ 电路_NN 的_DEG 设计_NN 中_LC ，_PU 这样_PN 的_DEG 工作_NN 方式_NN 不_AD 太_AD 现实_VA 。_PU 电子_NN 设计_NN 自动_AD 化工具_VV 使得_VV 工程_NN 师能_NN 够从_VV 复杂_VA 的_DEC 逻辑_NN 闸_AD 设计_VV 转到_VV 功能_NN 设计_VV ，_PU 而_CC 底层_NN 的_DEG 转换_NN 由_P 自动_JJ 工具_NN 完成_VV ，_PU 工程师_NN 只_AD 需要_VV 掌握_VV 如何_AD 设置_VV 这些_DT 工具_NN 工作_NN 策略_VA 的_DEC 知识_NN 。_PU 硬件_NN 描述_VV 语言_NN 是_VC 集成_JJ 电路_NN 设计_VV 自动化_JJ 的_DEG 重要_JJ 基础_NN 。_PU 电子_NN 设计_NN 自动_AD 化发_VV 展十_JJ 分迅速_NN ，_PU 现在_NT 已经_AD 成立_VV 了_AS 诸如_AD 的_DEC 一些_CD 学术_NN 论坛_NN ，_PU 定期_AD 讨论_VV 业界_NN 的_DEG 发展_NN 。_PU

完成_VV 整_DT 个_M 集成_JJ 电路_NN 设计_VV 常常_AD 涉及_VV 多_CD 个_M 电子_NN 设计_NN 自动_AD 化工具_VV 的_DEC 运用_NN 。_PU 有些_DT 公司_NN 专门从_AD 事集_VV 成_VV 电路_NN 计算机_NN 辅助_NN 设计_NN 工具_NN 套件_NN 的_DEG 开发_NN 和_CC 销售_NN ，_PU 例如_AD Synopsys_NN 、_PU Cadence_NN 、_PU MentorGraphics_NN 、_PU Agilent_NN 、_PU Altium_NN 、_PU Xilinx_NN 等_ETC 。_PU 电子_NN 设计_NN 自动_AD 化工具_VV 的_DEC 本身_PN 作为_P 一_CD 种_M 软件_NN ，_PU 背后_AD 依靠_VA 的_DEC 是_VC 各_DT 种_M 计算机_NN 算法_NN 。_PU 因_P 此_DT 电子_NN 设计_NN 自动_AD 化工具_VV 的_DEC 开发_NN 更加_AD 接近_VV 软件_NN 设计_VV 的_DEC 范畴_NN ，_PU 其_PN 开发_VV 人员_NN 需要_VV 重点_AD 关注_VV 逻辑_NN 简化_VV 、_PU 布局_NN 布线_NN 等_ETC 方面_NN 的_DEC 算法_NN 实现_VV ，_PU 但是_CC 他们_PN 同样_AD 需要_VV 了_AS 解集_VV 成_VV 电路_NN 的_DEC 硬件_NN 知识_VV 。_PU



