{"patent_id": "10-2023-0120896", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0038331", "출원번호": "10-2023-0120896", "발명의 명칭": "트리플-모드 메모리셀을 이용한 동적 램, 및 이를 이용한 인공지능가속기", "출원인": "한국과학기술원", "발명자": "유회준"}}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "연산모드, 메모리모드, 및 데이터변환모드 중 어느 하나의 동작모드로 동작하는 다수의 트리플-모드 메모리셀들을 구비하는 전환가능 PIM 어레이; 상기 메모리셀들의 동작모드에 따라, 연산기능을 지원하기 위한 연산제어모듈, 또는 데이터 버퍼링을 위한 버퍼중 어느 하나로 동작하는 재구성형 메모리 유닛; 및외부 제어에 의해 상기 메모리셀들의 동작모드를 결정하는 메모리컨트롤러를 포함하여,연산기, 메모리, 및 데이터 변환기 중 어느 하나로 전환이 가능한 것을 특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 전환가능 PIM 어레이는소정비트의 신호를 부호와 크기로 분리하여 처리하기 위해, 부호를 나타내는 1비트의 상기 메모리셀(일명, ‘부호셀’과, 크기를 나타내는 소정비트의 상기 메모리셀(일명, ‘크기셀’들을 포함하는 연산단위로 형성된 연산열들을 다수개 포함하는 메모리셀어레이;상기 메모리셀들의 동작모드를 결정하기 위한 제어신호, 또는 입력데이터를 상기 메모리셀어레이로 전달하는 전역입력드라이버; 및ADC 로직, 및 비트간 병렬덧셈트리를 포함하여 상기 메모리셀어레이의 동작을 제어하고, 외부장치들과의 인터페이스를 담당하는 주변로직을 포함하는 것을 특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 부호셀은워드라인 신호에 응답하여 온/오프되며 비트라인의 신호를 상기 부호셀 내로 전달하는 제1 트랜지스터;상기 전역입력드라이버를 통해 입력되는 전역입력신호 쌍 사이에 직렬로 연결된 복수의 트랜지스터에 의해 형성된 제1 인버터; 및상기 제1 인버터의 출력단에 연결된 증폭기를 포함하고,상기 전역입력드라이버를 통해 입력되는 전역입력신호 쌍에 의해, 대응된 크기셀의 동작모드를 결정하기 위한로컬입력신호를 출력하는 것을 특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 크기셀은워드라인 신호에 의해 온/오프되어 비트라인의 신호를 상기 크기셀 내로 전달하는 제2 트랜지스터;전원전압과 상기 로컬입력신호 사이에 직렬로 연결된 복수의 트랜지스터에 의해 형성된 제2 인버터; 및상기 제2 인버터의 출력단에 연결된 커패시터를 포함하고,상기 제2 인버터는 상기 로컬입력신호에 의해 곱셈기, 축전기, 또는 데이터 변환기 중 어느 하나로 동작하는 것을 특징으로 하는DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제2항에 있어서, 상기 주변로직은공개특허 10-2025-0038331-3-상기 메모리셀에서 발생하는 누설전류가 PIM 연산결과에 영향을 미치는 것을 방지하기 위해, 상기 메모리셀 내부에서 연산에 사용되는 전압의 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한하는 것을특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제2항에 있어서, 상기 메모리컨트롤러는연산모드로 동작하는 제1 메모리셀들 및 변환기 모드로 동작하는 제2 메모리셀들로 구성된 제1 연산열에서, 상기 제1 메모리셀들을 이용하여 연산기를 구성하고, 상기 제2 메모리셀들과 상위비트-ADC로 계층적 메모리 내 변환기를 구성하되,상기 제1 연산열로 인가되는 워드라인 및 비트라인을 제어하여, 상기 제1 메모리셀들 각각에 디지털 신호를 기록하고,상기 제2 메모리셀들 각각의 출력을 내부 연산라인(Computation Line, CL)에 연결한 후 상기 제1 메모리셀들에서 생성한 연산라인의 연산 값을 축차 비교 방식으로 바꿔가며 디지털 신호를 아날로그 신호로 변환하여,아날로그 전압을 감지하도록 제어하는 것을 특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서, 상기 메모리컨트롤러는외부 변환기의 사용 여부를 결정하기 위한 기준값을 미리 저장하고,상기 입력데이터가 상기 기준값을 초과하지 않는 경우,상기 입력데이터의 상위비트를 상기 외부 변환기에서 변환하고, 메모리 내부의 하위비트-ADC는 입력데이터의 하위비트(Lower Bits)에 대한 변환만을 수행하며,상기 입력데이터가 상기 기준값을 초과하는 경우,상기 외부 변환기의 동작을 건너뛰도록 제어하는 것을 특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,연산기로 동작시, 데이터플로우를 형성하는 다른 메모리들과의 리프레시 주기를 동일하게 제어하는 리프레시컨트롤러를 더 포함하는 것을 특징으로 하는 DRAM 메모리."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "인공지능신경망을 학습시키는 인공지능가속기에 있어서,메모리로만 동작하는 다수의 고정메모리들;연산기, 메모리, 및 데이터 변환기 중 어느 하나로 전환이 가능한 다수의 전환가능메모리들;상기 고정메모리들, 및 상기 전환가능메모리들간의 데이터플로우를 재구성 가능하게 연결하는 다수의 전송링크들; 및상기 인공지능신경망의 구조 및 크기에 의거하여 학습에 참여할 고정메모리들과 전환가능메모리들, 및 학습에참여할 상기 전환가능메모리들 각각의 동작모드를 결정한 후 그 결과에 의해 상기 데이터플로우를 재구성하여동적코어를 생성하는 동적코어생성부를 포함하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 고정메모리는상기 동적코어생성부의 제어에 의해, 다른 고정메모리들 중 적어도 하나, 및 상기 전환가능메모리들 중 적어도하나와의 데이터플로우를 형성하는 제1 링크스위치부;공개특허 10-2025-0038331-4-상기 학습에 필요한 데이터를 저장하기 위한 전역 SRAM; 및상기 전역 SRAM의 입/출력데이터를 버퍼링하는 버퍼를 포함하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서, 상기 전환가능메모리는상기 동적코어생성부의 제어에 의해, 다른 전환가능메모리들 중 적어도 하나, 및 상기 고정메모리들 중 적어도하나와의 데이터플로우를 형성하는 제2 링크스위치부;연산모드, 메모리모드, 및 데이터변환모드 중 어느 하나의 동작모드로 동작하는 다수의 트리플-모드 메모리셀들을 구비하는 전환가능 PIM 어레이; 상기 메모리셀들의 동작모드에 따라, 연산기능을 지원하기 위한 연산제어모듈, 또는 데이터 버퍼링을 위한 버퍼중 어느 하나로 동작하는 재구성형 메모리 유닛; 및상기 동적코어생성부의 제어에 의해 상기 메모리셀들의 동작모드를 결정하는 메모리컨트롤러를 포함하는 것을특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 전환가능 PIM 어레이는소정비트의 신호를 부호와 크기로 분리하여 처리하기 위해, 부호를 나타내는 1비트의 상기 메모리셀(일명, ‘부호셀’과, 크기를 나타내는 소정비트의 상기 메모리셀(일명, ‘크기셀’들을 포함하는 연산단위로 형성된 연산열들을 다수개 포함하는 메모리셀어레이;상기 메모리셀들의 동작모드를 결정하기 위한 제어신호, 또는 입력데이터를 상기 메모리셀어레이로 전달하는 전역입력드라이버; 및ADC 로직, 및 비트간 병렬덧셈트리를 포함하여 상기 메모리셀어레이의 동작을 제어하고, 외부장치들과의 인터페이스를 담당하는 주변로직을 포함하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 부호셀은워드라인 신호에 응답하여 온/오프되며 비트라인의 신호를 상기 부호셀 내로 전달하는 제1 트랜지스터;상기 전역입력드라이버를 통해 입력되는 전역입력신호 쌍 사이에 직렬로 연결된 복수의 트랜지스터에 의해 형성된 제1 인버터; 및상기 제1 인버터의 출력단에 연결된 증폭기를 포함하고,상기 전역입력드라이버를 통해 입력되는 전역입력신호 쌍에 의해, 대응된 크기셀의 동작모드를 결정하기 위한로컬입력신호를 출력하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 크기셀은워드라인 신호에 응답하여 온/오프되어 비트라인의 신호를 상기 크기셀 내로 전달하는 제2 트랜지스터;전원전압과 상기 로컬입력신호 사이에 직렬로 연결된 복수의 트랜지스터에 의해 형성된 제2 인버터; 및상기 제2 인버터의 출력단에 연결된 커패시터를 포함하고,상기 제2 인버터는 상기 로컬입력신호에 의해 곱셈기, 축전기, 또는 데이터 변환기 중 어느 하나로 동작하는 것을 특징으로 하는인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공개특허 10-2025-0038331-5-제12항에 있어서, 상기 주변로직은상기 메모리셀에서 발생하는 누설전류가 PIM 연산결과에 영향을 미치는 것을 방지하기 위해, 상기 메모리셀 내부에서 연산에 사용되는 전압의 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한하는 것을특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제12항에 있어서, 상기 메모리컨트롤러는연산모드로 동작하는 제1 메모리셀들 및 변환기 모드로 동작하는 제2 메모리셀들로 구성된 제1 연산열에서, 상기 제1 메모리셀들을 이용하여 연산기를 구성하고, 상기 제2 메모리셀들과 상위비트-ADC로 계층적 메모리 내 변환기를 구성하되,상기 제1 연산열로 인가되는 워드라인 및 비트라인을 제어하여, 상기 제1 메모리셀들 각각에 디지털 신호를 기록하고,상기 제2 메모리셀들 각각의 출력을 내부 연산라인(Computation Line, CL)에 연결한 후 상기 제1 메모리셀들에서 생성한 연산라인의 연산 값을 축차 비교 방식으로 바꿔가며 디지털 신호를 아날로그 신호로 변환하여,아날로그 전압을 감지하도록 제어하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 메모리컨트롤러는외부 변환기의 사용 여부를 결정하기 위한 기준값을 미리 저장하고,상기 입력데이터가 상기 기준값을 초과하지 않는 경우,상기 입력데이터의 상위비트를 상기 외부 변환기에서 변환하고, 메모리 내부의 하위비트-ADC는 입력데이터의 하위비트(Lower Bits)에 대한 변환만을 수행하며,상기 입력데이터가 상기 기준값을 초과하는 경우,상기 외부 변환기의 동작을 건너뛰도록 제어하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제11항에 있어서, 상기 전환가능메모리는연산기로 동작시, 데이터플로우를 형성하는 다른 전환가능메모리들과의 리프레시 주기를 동일하게 제어하는 리프레시컨트롤러를 더 포함하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제9항에 있어서, 상기 동적코어생성부는학습대상인 제1 인공지능신경망의 구조 및 크기에 의거하여 학습에 참여할 전환가능메모리의 수를 결정한 후,해당 수의 전환가능메모리들을 그룹화하여 동적코어를 생성하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 동적코어생성부는상기 제1 인공지능신경망의 계층별로 형성된 동적코어의 출력메모리를 다음계층의 입력메모리로 사용하도록 데이터플로우를 재구성하는 것을 특징으로 하는 인공지능가속기."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 또한, 본 발명은 하나의 셀로 연산 모드, 메모리 모드, 및 데이터 변환모드를 지원하고 필요에 따라 모드 전환하는 트리플-모드 메모리셀을 이용하여 DRAM을 구성하고 이를 이용한 인공지능가속기를 제공함으로써 학습대상인 인공지능신경망(일명, 심층신경망)의 구조 및 크기에 따라 데이터플로우를 재구성할 수 있고, 이로 인해, 심층신경망의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시켜 각 계층의 구조에 맞는 다른 크기의 코어를 형성함으로써, 메모리 집적도와 면적 효율을 향상시킴과 동시에 연산기의 이용률 및 에너지 효율 을 향상시킬 수 있다."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 동적 램, 및 이를 이용한 인공지능가속기에 관한 것으로서, 보다 상세하게는, 트리플-모드 메모리셀 (일명, 트리플-모드 셀(Triple-mode cell))을 이용한 DRAM(Dynamic Random Access Memory, 이하, DRAM이라 칭함), 및 이를 이용한 내부 메모리 연산(Processing-in-memory, 이하, PIM이라 칭함) 기반의 인공지능가속기에 관한 것이다."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "PIM(Processing-in-memory)은 오래전부터 연구됐으며, 심층신경망 모델 연산에 있어서 가중치 메모리 접근에 필 요한 에너지를 없앨 수 있고 아날로그 연산을 통해 연산에 필요한 전력 소모를 크게 줄일 수 있어서 디지털 구 현 방식에 비해 높은 효율성을 달성 할 수 있는 장점이 있다. 하지만, 이러한 PIM을 이용한 종래의 PIM 기반 프로세서들은 가중치 메모리의 전력 소모를 없애고, 연산기의 전 력 소모를 크게 줄일 수 있는 장점이 있는 반면, 나무지 부분인 입력/출력 특징 맵 메모리의 전력 소모는 줄일 수 없는 문제가 있었다(선행기술문헌 [1 내지 3] 참고). 이는, 종래의 PIM 기반 프로세서들이 코어 내부에 메모리와 연산기의 크기가 고정되어있는 정적코어구조(Static Core Architecture)를 사용했기 때문이다. 즉, 심층신경망은 여러 개의 계층(Layer)으로 구성되어 있고, 각 계층은 입/출력 채널(Input/Output Channel)의 수가 달라서 다양한 크기를 갖는 반면, 종래의 PIM 기반 프로세서들은 내부 메모리 및 연산기의 크기가 고정된 정적 코어 구조를 사용하기 때문에, 코어의 크기보다 더 작은 크기의 계층을 연산할 때에는 연산기의 이용률이 떨어지는 문제가 있고, 코어의 크기보다 더 큰 크기의 계층을 연산할 때에는 코어 크기에 맞도록 해당 계층의 데이터를 나눠서 연산해야 되는데, 이를 위해 입/출력 특징 맵 메모리에 중복된 데이터를 적어야 하고 이로 인 해 메모리 접근량이 늘어나는 문제가 있었다. 따라서, 종래의 PIM 기반 프로세서는 코어의 크기보다 더 작거나 더 큰 크기의 계층을 연산할 경우 에너지 효율 이 낮아지고, 결과적으로 심층신경망 가속시에도 에너지 효율이 낮아지는 문제가 있었다. 또한, PIM 기반 프로세서에서 더 높은 효율을 보이기 위해서는 더 높은 집적도의 PIM이 필요하다. 이는, PIM의 집적도가 높으면 동일한 크기의 칩에 더 많은 메모리셀을 집적함으로써 더 높은 병렬성을 보일 수 있고, 칩으로 한 번 가져온 데이터를 더 많은 다른 데이터와 연산함으로써, 더 많은 재사용을 할 수 있기 때문이다. 하지만 종래의 PIM들은, 대부분, 정적 램(SRAM) 기반으로 구현되어 왔으며, 정적 램 기반의 PIM들은 하나의 셀 을 구현하는 데 있어서, 데이터를 저장을 위해서만 6개의 트랜지스터를 사용할 뿐만 아니라 연산을 위해 추가적 으로 트랜지스터를 사용함으로써, 그 집적도가 떨어지는 문제가 있었다. 예를 들어, 하나의 셀을 구현하기 위해, 선행기술문헌 1, 및 2는 10개의 트랜지스터들을 사용하고, 선행기술문헌 3은 18개의 트랜지스터들을 사용 한다. 이러한 문제를 해결하기 위해, 종래에는 단 하나의 트랜지스터와 축전기만을 사용하여 집적도를 향상시킨 DRAM 기반의 PIM이 개발되기도 했지만(선행기술문헌 [4 내지 6] 참고), 이는 DRAM 자체의 한계에 의해 제약이 걸리는 문제가 있었다. 즉, 메모리 내부에 저장되어 있는 데이터가 누설전류에 의해 점차 소멸되는 DRAM의 특성으로 인 해, DRAM 기반의 PIM은 연산 결과가 누설전류에 의해 영향을 받게 되고, 이러한 문제를 해소하기 위해, 종래에 는 아날로그 연산의 병렬성을 제한하여 누설전류의 발생시에도 고정확도 연산을 수행하도록 하거나(선행기술문 헌 [4 및 6] 참고), 메모리셀마다 큰 축전기를 집적함으로써 누설전류의 영향을 줄이기 위한 노력이 시도되었다 (선행기술문헌 [5] 참고). 하지만 전자의 경우 연산 효율 및 면적 효율이 떨어지고, 후자의 경우 낮은 메모리 집적도를 보이는 문제가 있었다. 한편, 기존 아날로그 PIM(선행기술문헌 [1 내지 6] 참고)에서는 연산 과정에서 아날로그로 형성된 데이터를 다 음 메모리에 저장 하거나 다음 연산에 사용하기 위하여 디지털로 변환하여야 한다. 따라서 종래의 아날로그 PIM 은 아날로그-디지털 변환기를 채택하고 있다. 그런데, 상기 아날로그-디지털 변환기는 많은 전력을 소모할 뿐만 아니라 면적을 차지하여 PIM 기반 프로세서의 성능과 효율성을 제한하는 문제가 있었다. 선행기술문헌 비특허문헌 (비특허문헌 0001) 1. Jia, Hongyang, et al. \"15.1 a programmable neural-network inference accelerator based on scalable in-memory computing.\" 2021 IEEE ISSCC. Vol. 64. IEEE, 2021. (비특허문헌 0002) 2. S. Yin et al., “A 3.4-MB Programmable In-Memory Computing Accelerator in 28nmFor On-Chip DNN Inference,”IEEE Symp. VLSI Technology, 2021. (비특허문헌 0003) 3. K. Ueyoshi et al., “An End-to-End Energy-Efficient Digital and ANAlog Hybrid Neural Network SoC,”ISSCC, pp. 1-3, 2022. (비특허문헌 0004) 4. S. Xie et al., “Compute-In-Memory Design with Reconfigurable Embedded-Dynamic- Memory Array Realizing Adaptive Data Converters And Charge- Domain Computing,”ISSCC, pp. 248-249, 2021. (비특허문헌 0005) 5. S. Xie et al., “CIM: Leakage and Bitline Swing Aware 2T1C Gain-Cell eDRAM Compute in Memory Design with Bitline Precharge DACs and Compact Schmitt Trigger ADCs,”IEEE Symp. VLSI Technology and Circuits, pp. 112-113, 2022. (비특허문헌 0006) 6. Z. Chen et al., “65nm 3T Dynamic Analog RAM-Based Computing-in-Memory Macro and CNN Accelerator with Retention Enhancement, Adaptive Analog Sparsity and 44TOPS/W System Energy Efficiency,”ISSCC, pp. 240-241, 2021."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "따라서, 본 발명은 상술한 문제점들을 해결하기 위해, 트리플-모드 메모리셀을 이용한 고집적도의 DRAM, 및 이 를 이용하여 여러 메모리들 간의 연결을 자유롭게 바꿀 수 있는 동적코어구조의 PIM 기반 프로세서를 제공함으 로써 심층신경망의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시킬 수 있고, 이로 인해, 메모리 집적도와 면적 효율을 향상시킬 수 있는 트리플-모드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기 를 제공하고자 한다. 또한, 본 발명은 하나의 셀로 연산 모드, 메모리 모드, 및 데이터 변환모드를 지원하고 필요에 따라 모드 전환 하는 트리플-모드 메모리셀을 이용하여 DRAM을 구성하고 이를 이용한 인공지능가속기를 제공함으로써 학습대상 인 인공지능신경망(일명, 심층신경망)의 구조 및 크기에 따라 데이터플로우를 재구성할 수 있고, 이로 인해, 심 층신경망의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시켜 각 계층의 구조에 맞는 다른 크기의 코어를 형성함으로써 연산기의 이용률 및 에너지 효율을 향상시킬 수 있도록 하는 트리플-모드 메모리셀을 이용 한 DRAM, 및 이를 이용한 인공지능가속기를 제공하고자 한다. 또한, 본 발명은 트리플-모드 메모리셀 구조를 이용해 아날로그-디지털 데이터 변환기에 의한 면적을 메모리로 도 재사용할 수 있도록 함으로써, 아날로그-디지털 데이터 변환기에 의한 면적 소모를 줄일 수 있는 트리플-모 드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기를 제공하고자 한다. 또한, 본 발명은 데이터 플로우 재구성에 의해 함께 동작하는 메모리의 리프레시를 동기화시킴으로써, 리프레시 에 의한 동작 지연 문제를 줄일 수 있는 트리플-모드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기 를 제공하고자 한다. 또한, 본 발명은 계층적 내부 메모리 변환기를 사용하여 데이터 변환기를 선택적으로 동작시킴으로써, 전력소모 를 줄일 수 있는 트리플-모드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기를 제공하고자 한다. 또한, 본 발명은 DRAM을 구성하는 메모리셀 내부에서 연산에 사용되는 전압의 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한하여 DRAM에서 발생하는 누설전류가 PIM 연산결과에 영향을 미치지 않도록 함으로써, 높은 집적도를 유지하면서도 PIM 연산결과의 정확도를 향상시킬 수 있는 트리플-모드 메모리셀을 이 용한 DRAM, 및 이를 이용한 인공지능가속기를 제공하고자 한다. 또한, 본 발명은 1비트의 부호셀과 소정비트의 크기셀을 이용하여 입력 및 가중치의 부호와 크기값을 따로 저장 한 후 메모리 내부에서 입력과 가중치의 부호를 모두 연산함으로써 입력과 가중치의 분포 특성을 이용하여 실제 심층신경망 연산시 로직이 따로 동작하는 빈도를 줄일 수 있고, 이로 인해, 에너지 소모를 줄일 수 있는 트리플 -모드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기를 제공하고자 한다."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위해, 본 발명에서 제공하는 트리플-모드 메모리셀을 이용한 DRAM은 연산모드, 메모리모 드, 및 데이터변환모드 중 어느 하나의 동작모드로 동작하는 다수의 트리플-모드 메모리셀들을 구비하는 전환가 능 PIM 어레이; 상기 메모리셀들의 동작모드에 따라, 연산기능을 지원하기 위한 연산제어모듈, 또는 데이터 버 퍼링을 위한 버퍼 중 어느 하나로 동작하는 재구성형 메모리 유닛; 및 외부 제어에 의해 상기 메모리셀들의 동 작모드를 결정하는 메모리컨트롤러를 포함하여, 연산기, 메모리, 및 데이터 변환기 중 어느 하나로 전환이 가능 한 것을 특징으로 한다. 또한, 상기 목적을 달성하기 위해, 본 발명에서 제공하는 인공지능 가속기는 인공지능신경망을 학습시키는 인공 지능가속기에 있어서, 메모리로만 동작하는 다수의 고정메모리들; 연산기, 메모리, 및 데이터 변환기 중 어느 하나로 전환이 가능한 다수의 전환가능메모리들; 상기 고정메모리들, 및 상기 전환가능메모리들간의 데이터플로 우를 재구성 가능하게 연결하는 다수의 전송링크들; 및 상기 인공지능신경망의 구조 및 크기에 의거하여 학습에 참여할 고정메모리들과 전환가능메모리들, 및 학습에 참여할 상기 전환가능메모리들 각각의 동작모드를 결정한 후 그 결과에 의해 상기 데이터플로우를 재구성하여 동적코어를 생성하는 동적코어생성부를 포함하는 것을 특징 으로 한다."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "이상에서 설명한 바와 같이, 본 발명의 트리플-모드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기는 트리플-모드 메모리셀을 이용한 고집적도의 DRAM, 및 이를 이용하여 여러 메모리들 간의 연결을 자유롭게 바꿀 수 있는 동적코어구조의 PIM 기반 프로세서를 제공함으로써 심층신경망의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시킬 수 있고, 이로 인해, 메모리 집적도와 면적 효율을 향상시킬 수 있는 장점이 있다. 또한, 본 발명은 하나의 셀로 연산 모드, 메모리 모드, 및 데이터 변환모드를 지원하고 필요에 따라 모드 전환 하는 트리플-모드 메모리셀을 이용하여 DRAM을 구성하고 이를 이용한 인공지능가속기를 제공함으로써 학습대상 인 인공지능신경망(일명, 심층신경망)의 구조 및 크기에 따라 데이터플로우를 재구성할 수 있고, 이로 인해, 심 층신경망의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시켜 각 계층의 구조에 맞는 다른 크기의 코어를 형성함으로써 연산기의 이용률 및 에너지 효율을 향상시킬 수 있는 장점이 있다. 또한, 본 발명은 트리플-모드 메모리셀 구조를 이용해 아날로그-디지털 데이터 변환기에 의한 면적을 메모리로 도 재사용할 수 있도록 함으로써, 아날로그-디지털 데이터 변환기에 의한 면적 소모를 줄일 수 있는 장점이 있 다. 또한, 본 발명은 데이터 플로우 재구성에 의해 함께 동작하는 메모리의 리프레시를 동기화시킴으로써, 리프레시 에 의한 동작 지연 문제를 줄일 수 있는 장점이 있다. 또한, 본 발명은 계층적 내부 메모리 변환기를 사용하여 데이터 변환기를 선택적으로 동작시킴으로써, 전력소모 를 줄일 수 있는 장점이 있다. 또한, 본 발명은 DRAM을 구성하는 메모리셀 내부에서 연산에 사용되는 전압의 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한하여 DRAM에서 발생하는 누설전류가 PIM 연산결과에 영향을 미치지 않도록 함으로써, 높은 집적도를 유지하면서도 PIM 연산결과의 정확도를 향상시킬 수 있는 장점이 있다. 또한, 본 발명은 1비트의 부호셀과 소정비트의 크기셀을 이용하여 입력 및 가중치의 부호와 크기값을 따로 저장 한 후 메모리 내부에서 입력과 가중치의 부호를 모두 연산함으로써 입력과 가중치의 분포 특성을 이용하여 실제 심층신경망 연산시 로직이 따로 동작하는 빈도를 줄일 수 있고, 이로 인해, 에너지 소모를 줄일 수 있는 장점이 있다."}
{"patent_id": "10-2023-0120896", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 첨부한 도면을 참조하여 상세하게 설명한다. 도 1은 본 발명의 일 실시 예에 따른 인공지능가속기에 대한 개략적인 블록도이고, 도 2는 도 1에 예시된 인공 지능가속기의 메모리 구조와 데이터클로우 네트워크의 예를 설명하기 위한 도면이다. 특히, 도 2는 재구성 가능 한 PIM 기반의 인공지능가속기의 메모리 구조의 예로서, 8*12개의 전환가능메모리(SCMM)와, 8*1개의 고정메모리 (DMM)가 어레이로 구성된 예를 도시하고 있다. 도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 인공지능가속기는 다수의 고정메모리들, 다 수의 전환가능메모리들, 다수의 전송링크들, 및 동적코어생성부로 구성된다. 고정메모리는 메모리로만 동작하는 메모리를 말하는 것으로서, DRAM으로 구현되어, 도 2에 예시된 바와 같 이, 인공지능가속기 메모리 구조의 중앙에 배치될 수 있다. 이러한 고정메모리의 구조는 도 3에 예시되어 있으며, 고정메모리의 구체적인 구조에 대하여는 도 3을 참조하여 후술할 것이다. 전환가능메모리는 연산기, 메모리, 및 데이터 변환기 중 어느 하나로 전환이 가능한 메모리를 말하는 것으 로서, DRAM으로 구현되어, 도 2에 예시된 바와 같이, 고정메모리의 양측에 배치될 수 있다. 이러한 전환가 능메모리의 구조는 도 4에 예시되어 있으며, 전환가능메모리의 구체적인 구조에 대하여는 도 4를 참 조하여 후술할 것이다. 전송링크는 고정메모리들, 및 전환가능메모리들 간의 데이터플로우를 재구성 가능하게 연결한다. 이를 위해, 전송링크는 연산을 위한 입력 또는 연산 부분합 결과를 이동시키는 시스톨릭 (systolic)링크(S), 연산이 완료된 데이터를 출력하기 위한 출력링크(O), 및 인공지능가속기의 구조를 재구성하기 위해 필요한 제어신호(예컨대, 연산시에 다수의 메모리를 동기화시키기 위해 필요한 메모리 동기화신호, 및 리프레시를 제어하기 위해 필요한 리프레시신호 등)를 전달하는 제어링크(C)를 포함할 수 있으며, 메모리들 각각의 동작모드에 따라 시스톨릭링크(S), 및 출력링크(O) 중 어느 하나가 활성화 되어 대응된 메모리들간에 데이터플로우를 형성할 수 있다. 이 때, 상기 ‘데이터플로우’란 메모리들(즉, 고정메모리 및 전환가능메모리들) 사이에 데이터를 전 송하기 위한 경로를 말하는 것으로서, 학습대상인 인공지능신경망(즉, 심층신경망)의 계층 및 크기에 따라, 메 모리 또는 연산기로 동작하도록, 선택된 메모리들(즉, 고정메모리 및 전환가능메모리들) 사이에 연결된 전송링크가 활성화되어 생성될 수 있다. 즉, 전송링크는 후술될 동적코어생성부의 제어를 받아, 상기 데이터플로우를 재구성 가능하게 연결할 수 있다. 동적코어생성부는 학습대상인 인공지능신경망의 구조 및 크기에 의거하여 상기 데이터플로우를 재구성하여 동적코어를 생성하되, 학습에 참여할 고정메모리들과 전환가능메모리들을 선택하고, 선택된 메모리들 (110, 120) 중 전환가능메모리들 각각의 동작모드를 결정한 후 그 결과에 의해 상기 데이터플로우를 재구 성하여 동적코어를 생성할 수 있다. 예를 들어, 동적코어생성부는 학습대상인 인공지능신경망의 구조 및 크기에 의거하여, 학습에 참여할 메모 리들(110, 120)의 수를 결정하고, 그 수에 의해 도 2에 예시된 바와 같은 구조로 배치된 메모리들 중 필요한 메 모리들(110, 120)을 선택한다. 그리고 동적코어생성부는 선택된 메모리들(110, 120) 중 전환가능메모리 들 각각의 동작모드를 결정한 후, 그 결과에 의해 선택된 메모리들(110, 120)간의 전송링크를 활성화한다. 이 때, 동적코어생성부는 연산기로 동작하도록 선택된 전환가능메모리들 사이에는 시스톨릭링크 (S)를 활성화하고, 메모리로 동작하도록 선택된 전환가능메모리들 및 고정메모리들 사이에는 출 력링크(O)를 활성화하여 데이터플로우를 형성할 수 있다. 이와 같이, 본 발명은, 학습대상인 인공지능신경망(즉, 심층신경망)의 구조 및 크기에 의거하여 학습에 참여할 메모리들의 수 및 그들 간의 데이터플로우를 자유롭게 가변시킴으로써 상기 인공지능신경망(즉, 심층신경망)의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시켜 각 계층의 구조에 맞는 다른 크기의 코어를 형 성할 수 있다. 즉, 본 발명의 인공지능가속기는, DRAM-PIM 기반으로 공간적 재구성이 가능하다. 이로 인해, 본 발명은 DRAM-PIM 기반으로 한 인공지능가속기에 있어서, 메모리 집적도와 면적 효율을 향상 시킴과 동시에 연산기의 이용률 및 에너지 효율을 향상시킬 수 있는 장점이 있다. 도 3은 도 1에 예시된 인공지능가속기 내부에 집적된 고정메모리에 대한 구조를 예시한 도면이다. 도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따른 고정메모리는 링크스위치부, 전역 SRAM(Static RAM), L1 버퍼, 및 메모리컨트롤러를 포함한다. 링크스위치부는 동적코어생성부의 제어에 의해, 다른 고정메모리들 중 적어도 하나, 및 전환가 능메모리들 중 적어도 하나와의 데이터플로우 형성을 제어한다. 이를 위해, 링크스위치부는 시스톨릭 링크(S)와 연결하기 위한 시스톨릭스위치(111-1), 출력링크(O)와 연결하기 위한 출력스위치(111-2), 및 제어링크(C)와 연결하기 위한 제어스위치(111-3)를 포함할 수 있다. 전역 SRAM(Static RAM)은 상기 학습에 필요한 데이터를 저장한다. 이를 위해, 전역 SRAM(Static RAM)은 10KB 용량을 가지도록 구현할 수 있다. L1 버퍼는 전역 SRAM의 입/출력데이터를 버퍼링한다. 메모리컨트롤러는 고정메모리의 동작을 제어하기 위한 제어신호를 생성하여 출력한다. 도 4는 도 1에 예시된 인공지능가속기 내부에 집적된 전환가능메모리에 대한 구조를 예시한 도면이다. 도 1 내 지 도 4를 참조하면, 본 발명의 일 실시 예에 따른 전환가능메모리는 링크스위치부, 전환가능 PIM 어 레이, 재구성형 메모리 유닛, 메모리컨트롤러, 및 리프레시 컨트롤러를 포함한다. 링크스위치부는 동적코어생성부의 제어에 의해, 다른 전환가능메모리들 중 적어도 하나, 및 고 정메모리들 중 적어도 하나와의 데이터플로우 형성을 제어한다. 이를 위해, 링크스위치부는 시스톨릭 링크(S)와 연결하기 위한 시스톨릭스위치(121-1), 출력링크(O)와 연결하기 위한 출력스위치(121-2), 및 제어링크(C)와 연결하기 위한 제어스위치(121-3)를 포함할 수 있다. 전환가능 PIM 어레이는 다수의 트리플-모드 메모리셀들을 구비하되, 상기 트리플-모드 메모리셀은 연산모 드, 메모리모드, 및 데이터변환모드 중 어느 하나의 동작모드로 동작할 수 있다. 이러한 전환가능 PIM 어레이 의 구조 및 기능에 대하여는 도 5 내지 도 12를 참조하여 구체적으로 설명할 것이다. 재구성형 메모리 유닛은 상기 메모리셀(즉, 트리플-모드 메모리셀)들의 동작모드에 따라, 연산기능을 지원 하기 위한 연산제어모듈(123-1), 또는 데이터 버퍼링을 위한 버퍼(L1 버퍼) 중 어느 하나로 동작하되, 연산제어 모듈(123-1)은 부분합 SIMD(Single Instruction Multiple Data), 기능성 SIMD, 및 비트 누적 SIMD를 포함할 수 있다. 이 때, 상기 비트누적 SIMD는 다중 비트 입력을 처리하기 위해 필요한 누적 연산을 수행하며, 부분합SIMD는 여러 메모리 어레이 간의 연산 결과를 누적 할 수 있도록 한다. 한편, 기능성 SIMD는 심층신경망 연산에 부수적으로 필요한 정규화, 활성화 함수, 양자화 등의 연산을 지원한다. 또한 기능성 SIMD는 전환가능 PIM 어레 이와 재구성형 메모리 유닛의 모드를 전환시켜 전환가능메모리의 목적(예컨대, 연산기 혹은 메 모리)을 변경시킬 수 있다. 메모리컨트롤러는 전환가능메모리의 동작을 제어하기 위한 제어신호를 생성하여 출력한다. 특히, 메 모리컨트롤러는 동적코어생성부의 제어에 의해 상기 메모리셀들의 동작모드를 결정할 수 있다. 리프레시 컨트롤러는 전환가능메모리가 연산기로 동작시, 데이터플로우를 형성하는 다른 전환가능메 모리들과의 리프레시 주기를 동일하게 제어한다. 이러한 리프레시 컨트롤러의 제어 방법 및 그 구조 에 대하여는 도 13 및 도 14를 참조하여 구체적으로 설명할 것이다. 도 5는 도 4에 예시된 전환가능메모리 내부에 집적된 전환가능 PIM 어레이에 대한 구조를 예시한 도면이다. 도 1 내지 도 5를 참조하면, PIM 어레이는 메모리셀어레이, 전역입력드라이버, 디코 더, 및 주변로직을 포함한다. 메모리셀어레이는 다수의 DRAM 메모리셀(즉, 트리플-모드 셀)들이 어레이로 구현되며, 소정비트의 신호를 부호와 크기로 분리하여 처리하기 위해, 부호를 나타내는 1비트의 상기 메모리셀(일명, ‘부호셀’과, 크기를 나타내는 소정비트의 상기 메모리셀(일명, ‘크기셀’들을 포함하는 연산단위로 형성된 연산열들을 다수개 포함할 수 있다. 도 5의 예에서는, 메모리셀어레이가 64개의 5b-연산열로 구성되고, 각각의 5b-연산열은 1개의 부호셀열과 4개의 크기셀열을 포함하여 320×320 크기로 구성된 예를 도시하 고 있다. 이 때, 하나의 5b-연산열은 5비트의 가중치에 대해서 연산을 지원하지만, 복잡도가 높은 신경망의 경우에 는 두 개의 5b-연산열을 결합하여 9b 가중치를 연산할 수도 있다. 전역입력드라이버는 연산에 필요한 입력을 메모리셀어레이에 전달한다. 특히, 전역입력드라이버(22 0)는 상기 메모리셀들의 동작모드를 결정하기 위한 제어신호, 또는 입력데이터를 메모리셀어레이로 전달한 다. 디코더는 메모리셀어레이에 저장된 데이터를 읽어 와서 이를 해석하고 디코딩한다. 주변로직은 ADC 로직, 비트간 병렬덧셈트리, 및 감지증폭기(Sensor/Amplifier, S/A)를 포 함하여 메모리셀어레이의 동작을 제어하고, 외부장치들과의 인터페이스를 담당한다. 특히, 주변로직은 메모리셀어레이를 구성하는 메모리셀들에서 발생하는 누설전류가 PIM 연산결과에 영향을 미치는 것을 방지하기 위해, 상기 메모리셀 내부에서 연산에 사용되는 전압의 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한할 수 있다. 예컨대, 주변로직은 상기 메모리셀 내부에서 연산 에 사용되는 전압의 범위를 0V ~ 0.7V 로 제한할 수 있다. 도 6은 도 5에 예시된 전환가능 PIM 어레이의 연산단위를 구성하는 부호셀 및 크기셀의 구조를 예시한 위한 도 면으로서, 도 5 및 도 6을 참조하여 연산단위를 구성하는 부호셀 및 크기셀의 구조를 설명하면 다음과 같다. 먼저, 부호셀(SC)은 워드라인(WL) 신호에 응답하여 온/오프되며 비트라인의 신호를 부호셀(SC) 내로 전달하는 제1 트랜지스터, 전역입력드라이버를 통해 입력되는 전역입력신호 쌍(GIA, GIAb) 사이에 직렬로 연결된 복수의 트랜지스터에 의해 형성된 제1 인버터, 및 상기 제1 인버터의 출력단에 연결된 증폭기를 포함하 고, 상기 전역입력신호 쌍(GIA, GIAb)에 의해, 대응된 크기셀의 동작모드를 결정하기 위한 로컬입력신호를 출력 한다. 이를 위해, 부호셀(SC)은 가중치 부호를 미리 저장할 수 있다. 크기셀(MC)은 워드라인(WL) 신호에 응답하여 온/오프되어 비트라인의 신호를 크기셀(MC) 내로 전달하 는 제2 트랜지스터, 전원전압과 상기 로컬입력신호 사이에 직렬로 연결된 복수의 트랜지스터에 의해 형성된 제2 인버터, 및 상기 제2 인버터의 출력단에 연결된 커패시터를 포함한다. 이 때, 상기 제2 인버터는 상기 로컬입력 신호에 의해 곱셈기, 축전기, 또는 데이터 변환기 중 어느 하나로 동작할 수 있다. 도 6의 예에서는, 크기셀 (MC)이 4비트의 신호를 처리하도록 4개로 구성된 예를 도시하고 있다. 예를 들어, 전력입력드라이버를 통해 입력데이터의 부호 및 크기가 전달되면, 부호셀(SC)은 상기 가 중치부호와 상기 입력데이터의 부호를 곱하여 대응된 크기셀(MC)들을 연산모드로 동작시키기 위한 연산모드용 로컬입력신호를 출력하고, 크기셀(MC)들은 상기 연산모드용 로컬입력신호에 응답하여 1비트 곱셈기로 동작할 수 있다. 한편, 상기 전력입력신호 쌍(GIA, GIAb)이 모두 1일 경우, 부호셀(SC)은 대응된 크기셀(MC)들을 메모 리모드로 동작시키기 위한 메모리모드용 로컬입력신호를 출력하고, 크기셀(MC)들은 상기 메모리모드용 로 컬입력신호에 응답하여 MOS 축전기로 동작할 수 있다. 또한, 상기 전력입력신호 쌍이 모두 0일 경우, 부호셀(SC)은 대응된 크기셀(MC)들을 데이터변환모드 로 동작시키기 위한 데이터변환모드용 로컬입력신호를 출력하고, 크기셀(MC)들은 상기 데이터변환모드용 로컬입력신호에 응답하여 축전기, 및 인버터로 구성된 단위 DAC로 동작할 수 있다. 도 7은 도 6에 예시된 연산단위의 동작모드에 따른 세부적인 동작을 설명하기 위한 도면으로서, 도 7의 (a)는 연산단위가 연산모드(300a)로 동작하는 예를 도시하고, 도 7의 (b)는 연산단위가 메모리모드(300b)로 동작하는 예를 도시하고, 도 7의 (c)는 연산단위가 ADC(데이터 변환) 모드(300c)로 동작하는 예를 도시하고 있다. 이 때, 상기 연산단위의 동작모드는 해당 연산단위를 구성하는 크기셀(즉, 트리플-모드 셀)의 동작모드에 의해 결 정되며, 크기셀(즉, 트리플-모드 셀)의 동작모드는 전역입력 드라이버에서의 전역 입력 제어와 이에 따른 부호 셀의 동작에 의해 결정될 수 있다. 각 동작모드에 따른 연산단위의 세부적인 동작은 다음과 같다. 먼저, 도 7의 (a)를 참조하면, 연산모드(300a)에서는 PIM을 이용한 연산을 지원한다. 이 때, 전역입력 드라이버 는 전역입력라인 쌍(GIA, GIAb)을 통해 부호셀(SC)(310a)에 입력의 부호와 크기 값을 입력한다. 그러면, 상기 입력과 가중치부호의 곱셈결과에 의해 지역입력라인이 결정되며, 상기 지역입력라인에 의해 각각의 크기셀 (MC)(320a)은 1-비트 곱셈기로 동작한다. 한편, 도 7의 (b)를 참조하면, 메모리 모드(300b)에서는 크기셀(MC)(320b)의 연산회로가 비활성화된다. 따라서 지역입력라인(LIA)을 1로 고정하기 위해 전역입력라인 쌍(GIA, GIAb)을 모두 1로 설정한다. 이 경우, 결과적으 로 크기셀(MC)(320b)의 트랜지스터가 꺼지고 각각의 크기셀(MC)(320a)은 MOS 축전기로 작동한다. 이 때, 커패시 터는 셀 저장 노드의 정전 용량을 높일 수 있다. 또한, 데이터 변환모드(300c)에서는 전역입력라인 쌍(GIA, GIAb)을 모두 0으로 설정하여 지역입력라인(LIA)를 0 으로 설정한다. 그러면 크기셀(MC)(320c)의 연산 회로는 축전기가 있는 인버터로 구성된 단위 DAC로 작동하고, 이를 이용하여 ADC를 구성할 수 있다. 도 8은 도 4에 예시된 전환가능메모리의 동작 모드별 구조 및 동작상태를 설명하기 위한 도면이다. 도 4 및 도 8을 참조하면, 전환가능메모리는 연산모드(120a) 또는 메모리모드(120b) 중 어느 하나로 동작할 수 있으며, 전환가능메모리의 모드 전환은 전환가능 PIM 어레이의 모드 변환과 재구성형 근처 메모리 유 닛의 데이터 경로를 전환하여 지원가능하다. 전환가능메모리가 연산모드(120a)일 때, 전환가능 PIM 어레이(200a)는 행렬-벡터 곱셈을 위한 연산 및 데이터- 변환 모드로 구성하고, 재구성형 메모리 유닛은 다중 비트 입력 연산, 부분 합 누적 및 기능성 연산(정규 화, 활성화 함수 및 양자화)을 위한 SIMD로 사용된다. 한편, 전환가능메모리가 메모리모드(120b)일 때, 전환가능 PIM 어레이(200b)는 메모리모드로 구성되고 재구성형 근처 메모리 유닛은 합성곱 연산 시 입력 재사용 및 입력 정렬을 위한 L1 입력버퍼로 사용된다. 도 9a 및 도 9b는 도 5에 예시된 전환가능 PIM 어레이의 연산 과정을 설명하기 위한 도면으로서, 전환가능 PIM 어레이 구조에서 입력과 가중치의 부호를 모두 연산하는 과정(즉, 부호화-입력 및 부호화-가중치 연산)을 수행하는 과정을 예시하고 있다. 도 5 및 도 9a 및 도 9b를 참조하여 상기 전환가능 PIM 어레이의 연산과정을 설명하면 다음과 같다. 먼저, 전역입력 드라이버에서는 입력의 부호에 따라 전역입력라인 쌍(GIA, GIAb)으로 전달되는 상승/하락 의 신호 방향을 결정하고, 크기 비트값에 따라(즉, 크기 비트값이 1 또는 0 중 어느 값인지에 따라) 신호의 전 송여부를 결정한다. 또한 부호셀에는 가중치의 부호가 저장되어 있는데, 이 부호에 따라 전역입력라인 쌍 (GIA, GIAb)으로부터 입력되는 신호의 방향을 바꿔 지역입력라인(LIA)으로 신호를 전달한다. 이와 같이 입력신 호의 크기(IAmag) 및 부호(IAsign)와, 전역입력라인 쌍(GIA, GIAb)에 의해 지역입력라인(LIA)이 결정되는 예를 도 9b에 예시하였다. 또한, 지역입력라인(LIA)은 1을 저장하고 있는 크기셀 내부의 축전기만 충전시키며 곱셈연산을 수행하고, 이에 따라 연산라인의 전압이 비트별 연산결과로 형성된다. 이는 후술될 계층적 내부 메모리 변환기 로 변환되어 비트간 병렬 덧셈 트리로 더해져 종 출력을 형성할 수 있다. 이와 같이, 본 발명은, 1비트의 부호셀과 소정비트의 크기셀을 이용하여 입력 및 가중치의 부호와 크기값을 따 로 저장한 후 메모리 내부에서 입력과 가중치의 부호를 모두 연산함으로써 입력과 가중치의 분포 특성을 이용하 여 실제 심층신경망 연산시 로직이 따로 동작하는 빈도를 줄일 수 있고, 이로 인해, 에너지 소모를 줄일 수 있 다. 또한 앞서 설명한 크기 셀에서 곱셈연산을 수행하는 과정에서는 누설전류내성연산 방식이 사용된다. 이를 위해, 주변로직은, 전술한 바와 같이, 누설전류가 연산결과에 영향을 미치는 것을 방지하기 위해, 부호셀 이 지역입력라인(LIA)의 전압을 가동하는 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한시킨다. 예컨대, 주변로직은 상기 메모리셀 내부에서 연산에 사용되는 전압의 범위를 0V ~ 0.7V 로 제 한할 수 있다. 이는 도 10에 예시된 바와 같이, 상기 메모리셀 내부에서 연산에 사용되는 전압이 0V ~ 0.7V 이내 일 때에는 누 설전류가 발생하더라도 지역입력라인(LIA)의 전압이 항상 셀 내부 전압보다 낮게 형성되어 누설전류의 영향을 제거할 수 있기 때문이다. 도 11은 도 5에 예시된 전환가능 PIM 어레이에 구현된 계층적 내부 메모리 변환기의 구조를 예시한 도면이고, 도 12는 도 11에 예시된 계층적 내부 메모리 변환기의 동작을 설명하기 위한 도면이다. 도 5, 도 11, 및 도 12 를 참조하여 계층적 내부 메모리 변환기의 구조 및 동작을 설명하면 다음과 같다. 먼저, 계층적 내부 메모리 변환기는 외부의 상위비트-ADC, 음의 하위비트 DAC, 양의 하위비트 DAC, 및 288 IMC 모드 행 연산기를 포함한다. 외부의 상위비트-ADC는 주변로직 내부의 ADC로직으로 구성되어, 부호비트를 포함한 상위 4비트 를 감지하여 메모리밀도를 높이면서 면적효율을 유지하도록 한다. 한편, 음의 하위비트 DAC 및 양의 하위비트 DAC는 트리플-모드 셀을 사용하여, 하위 4비트를 감지하 며, 이들 각각은 16개 행으로 구성되며 각각 8, 4, 2, 1, 1개의 행으로 그룹이 나뉘어져 있다. 이 때, 각 그룹 의 워드라인은 동일한 공유제어신호로 처리된다. 이를 위해, 도 4의 메모리컨트롤러는, 먼저, 연산모드로 동작하는 임의의 메모리셀(이하, ‘제1 메모리셀 ’이라 칭함)과 ADC 모드로 동작하는 임의의 메모리셀(이하, ‘제2 메모리셀’이라 칭함)들로 구성된 연산열(이 하, ‘제1 연산열’이라 칭함)을 제어하여, 도 9a 도 9b를 참조한 설명 부분에 개시된 바와 같은, 상기 제1 메 모리셀의 연산결과를 연산라인(Computation Line, CL) 상에 아날로그 전압으로 생성하도록 한다. 또한, 메모리컨트롤러는 상기 제2 메모리셀들과 상위비트-ADC을 이용하여 구성된 계층적 메모리 내 아날로그-디지털 변환기를 제어하여 연산라인(CL)의 아날로그 전압을 디지털로 변환하되, 상기 제1 연산열 로 인가되는 워드라인 및 비트라인을 제어하여, 상기 제2 메모리셀들 각각에 디지털 신호를 기록하고, 상기 제2 메모리셀들 각각의 출력을 내부 연산라인(Computation Line, CL)에 연결하여 상기 연산라인의 값을 축차 비교 방식으로 바꿔가며 디지털 신호를 아날로그 신호로 변환하여, 아날로그 전압을 감지하도록 제어한다. 도 11의 예에서, 하나의 연산열은 320개의 메모리셀과 상위비트-ADC로 구성되어 있으며, 상기 320개의 메 모리셀 중 하위 32개의 메모리셀은 하위비트-ADC셀을 구성한다. 또한, 상위비트-ADC와 하위비트-ADC가 각각 상 위비트와 하위비트를 변환하며 전체 계층적 메모리 내 아날로그-디지털 변환기를 구성한다. 한편, 320개의 메모리셀 중 하위 32개의 셀을 제외한 288개의 메모리셀은 연산을 위한 IMC 모드 행연산기 를 구성하되, 도 5, 도 6, 및 도 9에서 설명한 크기셀을 통해 구성된다. 따라서, IMC 모드 행연산기에서 연산한 결과가 아날로그 전압으로 연산라인(CL)에 생성되면 계층적 메모리 내 아날로그-디지털 변환기가 디지털 값으로 변환하여 연산결과를 디지털 값으로 얻어낼 수 있다. 한편, 도 4의 메모리컨트롤러는 외부변환기(즉, 외부의 상위비트-ADC) 의 사용 여부를 결정하기 위한 기준값을 미리 저장하고, 상기 입력데이터가 상기 기준값을 초과하는 경우, 상기 입력데이터의 최상위비트(MSB, Most Significant Bit) 쪽의 상위비트(Upper Bits)를 상기 외부변환기에서 변환하고, 상기 아날로그-디지털 변 환기는 입력데이터의 최하위비트(LSB, Least Significant Bit) 쪽의 하위비트(Lower Bits)에 대한 변환만을 수행하도록 할 수 있다. 이와 같이, 본 발명의 계층적 내부 메모리 변환기는, 상위비트와 하위비트를 분할하여 계층적으로 디지털 로 변환하는 방식은 연산라인(CL)상의 연산 결과가 하위비트만으로 표현 가능한 작은 값인 경우 상위비트- ADC의 동작을 건너 뛸 수 있어 전력 소모를 줄일 수 있는 장점이 있다. 또한, 하위비트-ADC는 메모리 내부에 구현하기 위해 메모리셀로 구성된 양수부-DAC 및 음수부-DAC가 필요하여 많은 면적을 요구하는데, 본 발명의 계층젹 내부 메모리 변환기는, 상위비트 변환기와와 하위비트 변환기 를 모두 메모리 내부에서 구현하지 않고, 하위비트 변환기만 메모리 내부에 구현하고 상위 비트 변환기는 외부 ADC를 사용함으로써, 전체 ADC 면적을 줄일 수 있는 장점이 있다. 즉, 계층적 내부 메모리 변환기의 동작은 초기화, 연산, 상위비트변환 및 하위비트변환의 4단계로 구성되 고, 초기화단계에서는 양수부-DAC, 음수부-DAC이 각각 1 및 0으로 초기화된다. 연산 단계에서는 IMC 모드 행 연산기의 메모리셀들이 도 9에서 서술된 것과 같이 연산을 수행하여 연산라 인(CL)에 연산 결과값에 해당하는 아날로그 전압을 생성한다. 그리고, 상위비트 변환 및 하위비트 변환 단계에서는 연산라인(CL)상에 아날로그 전압으로 형성된 연산결과를 축차 비교형 아날로그-디지털 변환 방식을 이용하여 디지털 값으로 변환한다. 이 때, 상위비트 변환단계에서는 변환하려는 값의 상위비트를 감지하여 변환하며, 하위비트 변환단계에서는 나머지 하위비트를 변환한다. 설명된 구현의 예시에서는 상위비트 변환단계에서는 부호를 포함한 4 비트의 데이터를 변환하고, 하위비트 변환단계에 서는 4 비트의 데이터를 변환하는 예를 설명하고 있다. 한편, 연산라인(CL) 값이 -11인 예시와 같이 상위비트를 사용하지 않고 하위비트만으로 표현할 수 있는 값인, (-15 ~ 15)사이의 작은 값인 경우, 상위비트 변환을 할 필요가 없어 계층적 내부 메모리 변환기는 상위비 트 변환을 건너뛴다. 반대로 연산라인(CL) 값이 +43인 예시와 같이 (< -15 또는 >15)의 큰 값인 경우 상위비트 변환을 수행하되, 하위비트-ADC의 동작을 위해 외부의 상위비트-ADC에서 상위비트 변환을 수행한 후, 기준 전압(Vref)을 형성한다. 또한, 상위비트 변환은 축차 비교형 아날로그-디지털 변환방식을 이용하는데 이를 위해 비교기를 이용해 상위비트 DAC에서 생성된 전압과 연산라인 (CL)의 전압을 비교하며 상위비트 DAC를 제어하여 이진검색 방식으로 변환할 수 있다. 그 이후에는 축차 비교형 아날로그-디지털 변환방식으로 하위비트 변환을 위해 양수부-DAC, 음수부- DAC의 각 그룹을 Cell<4>부터 Cell<0>까지 순차적으로 활성화한다. 이 때, 상위비트-ADC가 생성한 기 준전압(Vref)을 연산라인(CL)과 상위비트-ADC 내의 비교기로 비교한 결과를 비트라인(BL)로 인가하면 양수부-DAC, 음수부-DAC 내부에 활성화된 그룹 (Cell<0~4> 중 하나)에 해당하는 셀 내부에 비교 결과 가 기록된다. 이 경우, 비교결과에 따라 비트라인(BL)에는 1 또는 0의 값 중 하나만 인가가 되지만 양수부- DAC, 음수부-DAC의 초기 내부 셀 값이 각각 1과 0으로 반대이므로 비교 결과에 따라 하나의 DAC만 내 부 셀 값이 바뀌게 된다. 즉, 기준전압(Vref) 보다 연산라인(CL) 전압이 더 큰 경우에는 비트라인에 1이 인가되 고, 음수부-DAC만 내부 셀 값을 0에서 1으로 바꾸어 연산라인(CL) 전압을 낮추게 된다. 반대로 기준전압 (Vref)보다 연산라인(CL) 전압이 더 작은 경우에는 비트라인에 0이 인가 되고, 양수부-DAC만 내부 셀 값을 1에서 0으로 바꾸어 연산라인(CL) 전압을 높이게 된다. 한편, 양수부-DAC 및 음수부-DAC가 연산라인(CL)의 전압을 바꾸는 크기는 활성화되는 그룹 내부의 셀 수에 비례하는데, 양수부-DAC 및 음수부-DAC의 각 그룹이 8, 4, 2, 1과 같이 2의 거듭제곱에 해당하 는 수로 구성되어 있다. 따라서 연산라인(CL) 전압은 상위비트-ADC 내의 상위비트 DAC에서 생성한 기준전압(Vref)과 반복적으 로 비교하면서 8, 4, 2, 1의 크기만큼 올리거나 내려가고, 이로 인해, 이진검색 방식으로 기준전압(Vref)에 수 렴하며 디지털 값으로 변환된다. 따라서 하위비트-ADC도 축차 비교형 아날로그-디지털 변환 방식으로 하위비트 변환을 수행하게 된다. 도 13은 도 2에 예시된 바와 같은 인공지능가속기의 메모리 구조에서 연산에 맞춰 전환가능메모리의 리프레시를 제어하는 방법을 설명하기 위한 도면으로서, 다수의 전환가능메모리들을, 재구성이 가능한, 동적코어아키 텍처를 이용하여 사용하는 데 있어서, DRAM에 필요한 리프레시를 제어하는 방식을 나타낸다. 즉, 도 13의 (a)에 예시된 바와 같이, 여러 전환가능메모리들이 함께 동작하지 않는 경우(예컨대, 가중치로드 등), 리프레시 컨트롤러는 개별제어방식으로 각각의 메모리를 따로 리프레시 시키고, 도 13의 (b)에 예시된 바와 같이, 여러 메모리가 함께 동작하는 경우(예컨대, 재구성 가능한 동적코어아키텍처로 연산을 수행할 때 등) 리 프레시 동기화방식으로 여러 메모리의 리프레시를 동시에 수행한다. 이는 상기 여러 메모리들 각각에 포함된 리프레시 스위치로 연결된 리프레시 네트워크를 통해서 구현되는데, 상 기 리프레시 스위치는 도 4에 예시된 리프레시 컨트롤러에 포함되며, 그 구조의 예가 도 14에 예시되어 있 다. 도 14는 본 발명의 일 실시 예에 따른 리프레시 스위치를 예시한 도면으로서, 도 14를 참조하면, 본 발명의 일 실시 예에 따른 리프레시 스위치는 리프레시 신호 입력부와 리프레시 신호 출력부, 리프레시 감 시 유닛으로 구성되어 있다. 리프레시 신호 입력부는 각 메모리의 동서남북 방향의 다른 메모리 어레 이의 리프레시 신호 출력부와 연결 되어 있으며, 리프레시 감시 유닛은 가장 최근 리프레시 이후의 시간 소요를 기록하여 유지 가능 시간과 비교함으로써 리프레시 필요 여부를 확인한다. 각 메모리의 리프레시는 사전에 정해진 설정에 따라 리프레시 신호 입력부 혹은 리프레시 감시 유닛을 통해 동서남북 방향의 주변 메모리나 자체 리프레시 감시 유닛 중 하나를 통해 결정된다. 이에 따라서 필요에 따라 리프레시 개별제어 방식(도 13(a))이나 리프레시동기화(도 13(b)) 방식을 사용할 수 있다. 도 15 및 도 16은 도 1에 예시된 동적코어생성부가 동적코어아키텍처를 생성하기 위한 방법을 설명하기 위한 도 면들로서, 도 15는 동적코어통합방법을, 도 16은 동적코어결합방법을 예시하고 있다. 이 때, 상기 두 가지 방법 은 모두 입/출력 메모리 접근과 메모리 용량 요구량을 줄이기 위한 것으로서, 동적코어통합방식(도 15 참조)은 심층신경망 계층 내부에서의 최적화로 메모리를 줄이고, 동적코어결합방식(도 16 참조)은 여러 계층을 사용할 때 계층 간의 최적화로 메모리를 줄인다. 먼저, 도 1 및 도 15를 참조하면, 동적코어생성부는 동적코어통합을 위해, 학습대상인 제1 인공지능신경망 의 구조 및 크기에 의거하여 학습에 참여할 전환가능메모리의 수를 결정한 후, 해당 수의 전환가능메모리들을 그룹화하여 동적코어를 생성한다. 즉, 동적코어생성부는 심층신경망의 계층 구성에 따라 임의의 수의 전환가능메모리를 그룹화하여 동 적으로 코어를 형성하되, 도 15의 (a)에 예시된 바와 같이, 계층1 내지 계층 3 각각의 메모리들을 그룹화함으로 써, 도 15의 (b)에 예시된 바와 같이 재구성할 수 있다. 전환가능메모리는 수평 방향으로 모든 출력 채널을 매핑하도록 할당되고 수직 방향으로 모든 커널 및 입력 채널을 매핑하도록 할당함으로써, 변동가능코어(A)를 형성한다. 따라서 이러한 방식으로 형성된 동적코어의 연 산 어레이는 대상 레이어의 전체 가중치를 저장할 수 있다. 이렇게 할당 된 전환가능메모리는 그룹화 되어 하나의 대형 연산 어레이로 동작하며 입력의 브로드캐스팅 및 여러 매크로 간의 부분 합계 누적을 가 능하게 한다. 따라서 동적코어통합방식에 의해 생성된 동적코어아키텍처는 입력메모리 및 출력메모리에 한 번만 액세 스하여 메모리 전력 소비를 최소화할 수 있다. 또한 이 경우, 하나의 변동가능코어(A)에 하나의 입력메모리(1 0)와 하나의 출력메모리만 할당될 수 있다. 한편, 도 1 및 도 16을 참조하면, 동적코어생성부는 상기 제1 인공지능신경망의 계층별로 형성된 동적코어 의 출력메모리를 다음계층의 입력메모리로 사용하도록 데이터플로우를 재구성할 수 있다. 이와 같은, 동적코어결합방식은 심층신경망의 여러 계층에 대한 변동가능코어를 더욱 최적화할 수 있다. 상기 동적코어결합방식은 한 계층(즉, 계층 i)의 출력메모리를 다음 계층(즉, 계층 i+1)의 입력메모리로서 공유하여 사용할 수 있도록 한다. 따라서 동적코어결합방식에 의해 생성된 변동가능코어는 출력메모리에서 입력메모리로 데이터를 이동하는 메모리 작업을 제거함으로써, 시스템 에너지를 절약하고 메모리 사용량을 감소시킬 수 있다. 도 17은 도 1에 예시된 동적코어생성부에 의해 재구성된 데이터플로우 네트워크의 구조 및 동작을 설명하기 위 한 도면이다. 도 1, 도 15 내지 도 17을 참조하면, 데이터플로우 네트워크는 데이터 전송을 위한 시스톨릭링크 , 출력링크, 제어링크(미도시)로 구성되며, 변동가능코어(A)에서 여러 개의 전환 가능 메모리를 연산 어레이로 동작시키기 위해 시스톨릭링크를 이용해 연결하여 행렬-벡터 곱셈을 지원한다. 따라서 입력 메모리에서 읽어진 입력은 파이프라인 방식으로 코어 하나 내부의 변동가능코어(A) 내부의 시스톨릭스 위치(SS)를 따라 흐른다. 따라서 입력은 모든 출력 채널에 재사용된다. 또한 시스톨릭링크는 수직 방향으 로는 시스톨릭스위치(SS)와 부분합 SIMD를 이용해 파이프라인 방식으로 부분 합을 누적한다. 이와 같이, 모든커널과 입력 채널에서 부분합을 누적한 후 최종적으로 생성된 출력은 출력스위치(OS)를 통해 출력링크로 전달 되어 출력메모리로 이동된다. 이와 같이, 본 발명은, 본 발명의 트리플-모드 메모리셀을 이용한 DRAM, 및 이를 이용한 인공지능가속기는 트리 플-모드 메모리셀을 이용한 고집적도의 DRAM, 및 이를 이용하여 여러 메모리들 간의 연결을 자유롭게 바꿀 수 있는 동적코어구조의 PIM 기반 프로세서를 제공함으로써 심층신경망의 구조 및 계층에 따라 내부 메모리 및 연 산기의 크기를 가변시킬 수 있고, 이로 인해, 메모리 집적도와 면적 효율을 향상시킬 수 있는 장점이 있다. 또한, 본 발명은 하나의 셀로 연산 모드, 메모리 모드, 및 데이터 변환모드를 지원하고 필요에 따라 모드 전환 하는 트리플-모드 메모리셀을 이용하여 DRAM을 구성하고 이를 이용한 인공지능가속기를 제공함으로써 학습대상 인 인공지능신경망(일명, 심층신경망)의 구조 및 크기에 따라 데이터플로우를 재구성할 수 있고, 이로 인해, 심 층신경망의 구조 및 계층에 따라 내부 메모리 및 연산기의 크기를 가변시켜 각 계층의 구조에 맞는 다른 크기의 코어를 형성함으로써 연산기의 이용률 및 에너지 효율을 향상시킬 수 있는 장점이 있다. 이와 같이, 본 발명은, 필요에 따라 메모리를 결합하는 방식으로 효율성을 높일 수 있는데, 이는 단일 메모리를 사용 하는 것에 비해 최대 1.81배까지 연산 효율성을 높일 수 있다. 하나의 예로 ResNet-18을 이용한 이미지넷 (ImageNet) 분류의 경우, 고정된 코어 아키텍처 기반의 프로세서에 비해 재구성 가능한 코어 아키텍처는 메모리 접근을 최대 67.5% 줄이고 연산기 이용률을 최대 49.6%p 향상 시켜서 전체 에너지 소모를 31% 감소시킨다. 또한, 본 발명은 트리플-모드 메모리셀 구조를 이용해 아날로그-디지털 데이터 변환기에 의한 면적을 메모리로 도 재사용할 수 있도록 함으로써, 아날로그-디지털 데이터 변환기에 의한 면적 소모를 줄일 수 있는 장점이 있 다. 또한, 본 발명은 데이터 플로우 재구성에 의해 함께 동작하는 메모리의 리프레시를 동기화시킴으로써, 리프레시 에 의한 동작 지연 문제를 줄일 수 있는 장점이 있다. 즉, 본 발명에 의한, 리프레시 동기화 방식은 함께 동작 하는 메모리의 리프레시를 동기화하여 리프레시에 의한 동작 지연을 줄여 ResNet-18의 경우 8.4배, DarkNet- 19의 경우 13.5배 처리량을 높일 수 있다. 또한, 본 발명은 계층적 내부 메모리 변환기를 사용하여 데이터 변환기를 선택적으로 동작시킴으로써, 전력소모 를 줄일 수 있는 장점이 있다. 즉, 본 발명의 계층적 내부 메모리 변환기는 트리플 모드 셀로 데이터 변환기를 구성하여 메모리로 재구성 할 수 있어 집적도를 18% 향상 시킬 수 있으며, 작은 데이터에 대해서는 일부 로직만 을 동작시키는 방식으로 전력 소모를 최대 22% 감소시킨다. 또한, 본 발명은 DRAM을 구성하는 메모리셀 내부에서 연산에 사용되는 전압의 범위를 접지전압과 미리 설정된 임계전압 범위 이내의 전압으로 제한하여 DRAM에서 발생하는 누설전류가 PIM 연산결과에 영향을 미치지 않도록 함으로써, 높은 집적도를 유지하면서도 PIM 연산결과의 정확도를 향상시킬 수 있는 장점이 있다. 즉, 본 발명에 서 제공하는 트리플 모드 셀의 누설전류 내성 컴퓨팅 방식은 높은 집적도를 위해 셀의 크기를 줄이더라도 누설 전류가 연산결과에 영향을 미치지 않도록 하여, 리프레시에 의한 지연시간이 전체 동작의 2.9% 밖에 되지 않도 록 하였으며, 에너지 소모도 전체 에너지의 19.4%만 차지하도록 하였다. 또한, 본 발명은 1비트의 부호셀과 소정비트의 크기셀을 이용하여 입력 및 가중치의 부호와 크기값을 따로 저장 한 후 메모리 내부에서 입력과 가중치의 부호를 모두 연산함으로써 입력과 가중치의 분포 특성을 이용하여 실제 심층신경망 연산시 로직이 따로 동작하는 빈도를 줄일 수 있고, 이로 인해, 에너지 소모를 줄일 수 있는 장점이 있다. 즉, 부호화-입력 부호화-가중치연산 방식은 ResNet-18을 이용한 이미지넷(ImageNet) 분류 벤치마크에서 입력 드라이버의 동작 빈도를 최대 2.3배 감소시키고, 셀 어레이의 동작 빈도를 2.2배에서 최대 5.9배까지 감소 시켰으며, 이에 따라 전력 소모를 최대 46.5% 감소시킬 수 있다. 이상의 설명에서는 본 발명의 바람직한 실시예를 제시하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있음을 쉽게 알 수 있을 것이다."}
{"patent_id": "10-2023-0120896", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시 예에 따른 인공지능가속기에 대한 개략적인 블록도이다. 도 2는 도 1에 예시된 인공지능가속기의 메모리 구조와 데이터클로우 네트워크의 예를 설명하기 위한 도면이다. 도 3은 도 1에 예시된 인공지능가속기 내부에 집적된 고정메모리에 대한 구조를 예시한 도면이다. 도 4는 도 1에 예시된 인공지능가속기 내부에 집적된 전환가능메모리에 대한 구조를 예시한 도면이다. 도 5는 도 4에 예시된 전환가능메모리 내부에 집적된 전환가능 PIM 어레이에 대한 구조를 예시한 도면이다.도 6은 도 5에 예시된 전환가능 PIM 어레이의 연산단위를 구성하는 부호셀 및 크기셀의 구조를 예시한 위한 도 면이다. 도 7은 도 6에 예시된 연산단위의 동작모드에 따른 세부적인 동작을 설명하기 위한 도면이다. 도 8은 도 4에 예시된 전환가능메모리의 동작 모드별 구조 및 동작상태를 설명하기 위한 도면이다. 도 9a 및 도 9b는 도 5에 예시된 전환가능 PIM 어레이의 연산 과정을 설명하기 위한 도면이다. 도 10은 도 9에 예시된 전환가능 PIM 어레이의 연산 과정에서 적용된 누설전류내성연산방식을 설명하기 위한 도 면이다. 도 11은 도 5에 예시된 전환가능 PIM 어레이에 구현된 계층적 내부 메모리 변환기의 구조를 예시한 도면이다. 도 12는 도 11에 예시된 계층적 내부 메모리 변환기의 동작을 설명하기 위한 도면이다. 도 13은 도 2에 예시된 바와 같은 인공지능가속기의 메모리 구조에서 연산에 맞춰 전환가능메모리의 리프레시를 제어하는 방법을 설명하기 위한 도면이다. 도 14는 본 발명의 일 실시 예에 따른 리프레시 컨트롤러의 구조를 예시한 도면이다. 도 15 및 도 16은 도 1에 예시된 동적코어생성부가 동적코어아키텍처를 생성하기 위한 방법을 설명하기 위한 도 면들이다. 도 17은 도 1에 예시된 동적코어생성부에 의해 재구성된 데이터플로우 네트워크의 구조 및 동작을 설명하기 위 한 도면이다."}
