I 
摘要 
  三維積體電路構裝技術，因其具有大幅提昇傳輸速度與降低電力消秏等優勢，目前已有
許多廠商投入此製程的研發。而三維積體電路的關鍵技術之一便是矽通孔的製作，此技術包
含矽通孔的開挖，SiO2 的沉積，阻障層的沉積，晶種層的沉積以及填充矽通孔，最後還有以 
化學機械研磨薄化矽通孔的技術。由於 Bosch 製程的特性，使得蝕刻出來的矽通孔側壁會
較粗糙，如此會造成後續晶種層的覆蓋率下降，甚至出現一些小缺陷，且此現象會隨著孔深
寬比的提高更趨嚴重，在本計畫中將 針對目前矽通孔製程上的晶種層沉積技術進行補強。 
  目前雖已有其他利用外加電場或是採用離子化金屬電漿濺鍍技術加以補強沉積晶種層，
但這些技術所需成本皆太高，因此吾人將採用成本較低的方式來進行補強，即研發一能夠快
速橫向成核、成長的特殊電鍍銅配方，接著將修補前後的矽通孔相互比較並加以電鍍填充。
最後，吾人證實此特殊的晶種層能夠將孔徑 20μm、深寬比達 3.5 的孔順利補強，並能使用
電鍍的方式將孔以無孔洞、無隙縫地填充。 
 
 
關鍵字：晶種層修補，矽通孔，電鍍銅。 
  
III 
 
目錄 
 
一、前言……………………………………………………………………………1 
二、研究目的………………………………………………………………………1 
三、文獻探討………………………………………………………………………2 
四、研究方法………………………………………………………………………4 
五、結果與討論……………………………………………………………………5 
六、參考資料………………………………………………………………………14 
 
 
 
2 
術。利用濺鍍製程方式來沉積阻障層與晶種層，在孔徑小於 30μm，A/R 值約等 2.5 時，便
已達到製程能力的極限，即在孔底側壁處可能會出現沉積不良的現象。因此，如要改善此沉
積不良的現象，往往都需要利用特殊的乾式沉積製程技術，如此才能將 A/R 值要大的 TSV
側壁予以完全沉積上晶種層，但是，這些特殊乾式沉積製程技術，是需要仰賴相當高成本的
設備。為了改善傳統乾式沉積的不足，與降低 3D 構裝技術的成本，因此勢必要開發一便宜
且簡單的晶種層修補方式。在本研究使用的是以電鍍的方式有修補與已善晶種層的連續性，
而此重點即在於修補配方的開發、研究。 
 
三、文獻回顧 
  當微電子產品趨向輕薄短小但是卻被要求多功能時，唯有盡是將 IC 元件整合於一個區
域面積之上，才能達成此一目標。因此 2D 構裝思維將會自然被逐漸汰換，因為其構裝密度
無法與 3D 堆疊相比，如圖一所示。由圖一的趨勢圖可以清楚地看出，多功能的需求，不在
於 MOS 元件的繼續縮小，繼續追尋所謂的 Moore 定律，而是可以藉由晶片的 3D 構裝以及
利用 TSV 的直接連結，來達成多功能、高效率的目標。[1-12]  
  3D IC 的關鍵技術之一便是 TSV 的金屬化技術，它是聯繫及整合晶片堆疊與導通的命脈。
此技術包含 TSV 的開挖、成型，SiO2 的沉積覆蓋，阻障層的沉積，晶種層的沉積以及利用
電鍍方式完成 TSV 的銅金屬填孔，還有 CMP 的薄化與移除技術。[13-40] 
  根據文獻記載[23]，利用濺鍍製程方式來沉積阻障層與晶種層，在孔徑小於 30μm，A/R
值約等 2.5 時，便已達到製程能力的極限，即在孔底側壁處可能會出現沉積不良的現象，如
圖二所示。因此，在沉積 TSV 的晶種層時，往往都需要利用特殊的乾式沉積製程技術，如
此才能將 A/R 值要大的 TSV 側壁予以完全沉積上晶種層。當然，這些特殊乾式沉積製程技
術，是需要仰賴相當高成本的設備。其中一個例子便是利用離子化金屬電漿濺鍍技術
(ionized metal plasma (IMP) sputtering)[24]，其主要目的及功能是考量目前蝕刻 TSV 技術是
利用乾式 Bosch 蝕刻技術，此蝕刻技術會將 TSV 之側壁蝕刻出有如貝殼皺紋(scalloping)般
的側壁微結構，如圖三所示。因此，傳統的濺鍍技術，無法將皺紋尖端處予以連續金屬化，
所以容易導致在電鍍銅時，出現不連續的電鍍結果。但是，若是將沉積的金屬予以離子化則
可以利用外加電場或是磁場的方式，讓金屬離子在 TSV 孔中的行進方向改變，因此可以提
昇 TSV 側壁沉積的覆蓋率，將皺紋尖端處予以連續金屬化，如圖三(b)所示。如此一來，填
孔電鍍銅的良率便可以大幅提昇，如圖四所示。由於這此改善傳統乾式沉積的技術，往往是
需仰賴相當高的設備成本，因此本篇的研究中將著重於利用便宜、簡單的電鍍方式，使得晶
種層連續性得到改善，而其重點則是在於使用一特殊添加劑，使得不連續的晶種層在經電鍍
後能夠加以連接。 
 
 
4 
 
圖四、不同晶種層濺鍍方式所完成的 TSV 電鍍銅切片。上排是利用傳統的 sputtering 製程
技術，下排是利用 IMP sputtering 製程技術。[24] 
 
四、研究方法 
  此篇文章中的 TSV 是利用乾式的深反應離子蝕刻(deep reactive ion etching, DRIE)製程來
進行挖孔。在孔挖好後，緊接著是在孔洞側壁依序沉積阻障層與晶種層，而沉積的方式是以
濺鍍的方式來完成，其中阻障層的厚度為 50nm、晶種層厚度為 1.2µm。最後即可得到孔徑
分別用 50、40、30、20µm 與孔深為 70µm 的孔洞。在本篇文章中，吾人使用兩種不同型狀
的 TSV，一為 1.5 X 1.5 cm2 的 TSV，另一為已經剖開的 TSV，如圖五所示。在電鍍過程中，
TSV 將被放在陰極上，陽極材料為磷銅片，電流密度為 2.5 A ft-2 ，溫度為 25 0C，所使用
的標準電鍍液包含了 0.88 M CuSO4 與 0.54 M H2SO4。 
  經修補晶種層後的 TSV 會先置入去離子水中，以清除在 TSV 表面與孔中的修補配方，
最後，再利用填孔配方加填充。所有的 TSV 之表面型態均利用金相顯微鏡  (optical 
microscopy, OM)加以觀察。最後再將 TSV 浸入 NaOH 溶液中去除 TSV 中的矽，以得到一根
根的銅柱，並利用掃描式電子顯微鏡(scanning electron microscopy, SEM) 觀察。  
 
 
 
圖五、實驗中所使用的 TSV 示意圖。(a) 1.5 X 1.5 cm2 的 TSV、(b) 將 TSV 剖開至孔中央。 
  
6 
 
 
 
 
 
圖七、 經濺鍍銅晶種層後的晶片截面 OM 圖。 孔深皆為 70µm，孔徑分別為：(a)50µm、
(b)40µm、(c)30µm、(d) 20µm。 
  
8 
連續晶種層在電鍍前後的示意圖所示。但於 TSV 上段處則是不同之情況，由於在上段處的
晶種層是連續，表示此區晶種層可以得到電子使得鍍層不斷還原上去，故經電鍍後此區的銅
層會較厚，此即表示在此區的銅經成核後不斷地往縱向的方向成核、成長。根據上述使用標
準電鍍液電鍍已剖開的 TSV 之結果，發現，如所沉積的銅層只往縱向方向成核、成長，就
會造成只有上段晶種層連續的區域之銅層變厚，底部的晶種層則變腐蝕殆盡。因此，倘若想
將不連續的晶種層加以連接起來，就必須將銅層的成核、成長的方向改為橫向，如此一來才
有機會將一層層的不連續晶種層連接。 
 
 
 
 
圖九、使用標準電鍍液電鍍已剖開的 TSV 後，其晶片之 OM 圖。 孔深皆為 70µm，孔徑分
別為：(a)50µm、(b)40µm、(c)30µm、(d) 20µm。 
10 
 
圖十二、核種表面擴張與體積成長時的自由能變化趨勢。 
  因此，要讓不連續的晶種層在通電之後快速擴張，以致於彼此連續，則必需降低成核的
臨界自由能。根據(1)式吾人可以獲得圖十三的自由能與核種半徑的趨勢圖，顯示，過電位
越高，臨界自由能越低，穩定成核半徑越小。因此，在電鍍之前，會先施予一個脈衝電壓，
讓不連續的晶種層先行穩定擴張，然後在利用電鍍添加劑的功能，讓其橫向成核速率加快，
如此便將不連續的晶種層予以連續化，提供後續的填孔電鍍使用。在修補晶種層的添加劑方
面，在其填加後能夠有效地抑制縱向的成核、成長速度，使得金屬的成核、成長方向大多發
生在橫向， 如此一來所電鍍上去的銅就能往晶種層較不連續的區域沉積，最後將晶種層完
整連接起來，如圖十四之加速橫向電鍍成核、成長方面示意圖所示。圖十五為加入修補晶種
層添加劑的電鍍液之電鍍結果，如圖所示在使用修補配方後，原本在 TSV 底部較不連續的
晶種層如今都已順利將其連接，而其底部之所以較為粗糙之原因為，此修補是以類似爬行的
方式完成，是由上方的連續晶種層往下方斷斷續續的晶種層以橫向成核、成長的方式慢慢爬
行，故可以在孔上方的部分觀察到較厚的銅層，而下方則較薄且粗糙。 
 
 
圖十三、核種表面擴張與體積成長時的自由能變化趨勢。 
12 
不同的銅蝕刻速率，因此即可觀察到有其界面產生。其中靠近矽的銅層為利用晶種層修補配
方電鍍所產成的，而靠近中央的則為以填孔電鍍配方所鍍成的，藉由兩不同結構可以幫助吾
人觀察到，由晶種修補產生的銅層確實地將 TSV 的側壁完整包覆，因此可以確認晶種層修
補配方確實地發揮作用，順利地把晶種層完整連接起來。另外觀察 TSV 中央的鍍層，發現
TSV 完整地被填充，沒有孔洞、隙縫存在於孔洞中，此表示填孔配方確實地能將 TSV 完整
填充，且不會受到銅層來源的不同而影響，另外也證明了晶種層修補後所造成的粗糙表面並
不會影響其電鍍結果，如圖十六(a)-(d)所示。最後，吾人利用 NaOH 溶液將填充後 TSV 的矽
蝕刻清除，裸露出一根根的銅柱，如圖十六(e)、(f)所示，經晶種層修補後不會再發生因底部
晶種層不連續造成電鍍產生孔洞的現象，而得到完整的銅柱。 
  
14 
六、參考文獻 
1. A. Klumpp, R. Merkel, P. Ramm, J. Weber, and R. Wieland, “Vertical System Integration by 
Using Inter-Chip Vias and Solid-Liquid Interdiffusion Bonding”, Japan. J. Appl. Phys., 43 
(2004) L829-L830. 
2. S. L. Burkett, X. Qiao, D. Temple, B. Stoner, and G. McGuire, “Advanced processing 
techniques for through-wafer interconnects”, J. Vac. Sci. Technol. B, 22 (2004) 248-256. 
3. L. W. Schaper, S. L. Burkett, S. Spiesshoefer, G. V. Vangara, Z. Rahman, and S. Polamreddy, 
“Architectural Implications and Process Development of 3-D VLSI Z-Axis Interconnects 
Using Through Silicon Vias”, IEEE Transactions on AdvancedPackaging, 28 (2005) 356-366. 
4. A. W. Topol, D. C. La Tulipe, Jr., L. Shi, D. J. Frank, K. Bernstein, S. E. Steen, A. 
Kumar, G. U. Singco, A. M. Young, K. W. Guarini, M. Ieong, “Three-dimensional integrated 
circuits”, IBM J. Res. Dev., 50 (2006) 491-506.  
5. Z. Wang, L. Wang, N. T. Nguyen, W. A. H. Wien, H. Schellevis, P. M. Sarro, and J. N. 
Burghartz, “Silicon Micromachining of High Aspect Ratio, High-Density Through-Wafer 
Electrical Interconnects for 3-D Multichip Packaging”, IEEE, Transactions on Advanced 
Packaging, 29 (2006) 615-622.  
6. P. G. Emma and E. Kursun, “Is 3D chip technology the next growth engine for performance 
improvement?”, IBM J. Res. Dev., 52 (2008) 541-552.  
7. P. S. Andry, C. K. Tsang, B. C. Webb, E. J. Sprogis, S. L. Wright, B. Dang, and D. G. 
Manzer, “Fabrication and characterization of robust through-silicon vias for silicon-carrier 
applications”, IBM J. Res. Dev., 52 (2008) 571-581.  
8. B. Dang, S. L. Wright, P. S. Andry, E. J. Sprogis, C. K. Tsang, M. J. Interrante, B. C. Webb, 
R. J. Polastre, R. R. Horton, C. S. Patel, A. Sharma, J. Zheng, K. Sakuma, and J. U. 
Knickerbocker, “3D chip stacking with C4 technology”, IBM J. Res. Dev., 52 (2008) 599-609.  
9. R. Beica, P. Siblerud, C. Sharbono, and M. Bernt, “Advanced Metallization for 3D 
Integration”, IEEE, 10th Electronics Packaging Technology Conference, (2008) 212-218. 10.
 J. Jozwiak, R. G. Southwick, V. N. Johnson, W. B. Knowlton, and A. J. Moll, 
“Integrating Through-Wafer Interconnects With Active Devices and Circuits”, IEEE, 
Transactions on Advanced Packaging, 31 (2008) 4-13.  
11. M. Motoyoshi, “Through-Silicon Via (TSV)”, Proceedings of the IEEE, 97 (2009) 43-48. 
12. X. Gagnard, T. Mourier, “Through silicon via: From the CMOS imager sensor wafer level 
package to the 3D integration”, Microelectron. Eng., in press, (2009), 
doi:10.1016/j.mee.2009.05.035. 
13. N. T. Nguyen, E. Boellaard, N. P. Pham, V. G. Kutchoukov, G. Craciun, and P. M. Sarro, 
“Through-wafer copper electroplating for three-dimensional interconnects”, J. Micromech. 
Microeng., 12 (2002) 395-399.  
14. P. Dixit and J. Miao, “Aspect-Ratio-Dependent Copper Electrodeposition Technique for Very 
High Aspect-Ratio Through-Hole Plating”, J. Electrochem. Soc., 153 (2006) G552-G559.  
15. P. Dixit, J. Miao, and R. Preisser, “Fabrication of High Aspect Ratio 35 μm Pitch Through-
Wafer Copper Interconnects by Electroplating for 3-D Wafer Stacking”, Electrochem. Solid-
State Lett., 9 (2006) G305-G308.  
16. J.-J. Sun, K. Kondo, T. Okamura, S.J. Oh, M. Tomisaka, H. Yonemura, M. Hoshino, and K. 
Takahashi, “High-Aspect-Ratio Copper Via Filling Used for Three-Dimensional Chip 
Stacking”, J. Electrochem. Soc., 150 (2003) G355-G358.  
16 
34. O. Lühn, A. Radisic, P. M. Vereecken, C. Van Hoof, W. Ruythooren, and J.-P. Celisa, 
“Changing Superfilling Mode for Copper Electrodeposition in Blind Holes from Differential 
Inhibition to Differential Acceleration”, Electrochem. Solid-State Lett., 12 (2009) D39-D41.  
35. F. Inoue, Y. Harada, M. Koyanagi, T. Fukushima, K. Yamamoto, S. Tanaka, Z. Wang, and S. 
Shingubara, “Perfect Conformal Deposition of Electroless Cu for High Aspect Ratio 
Through-Si Vias”, Electrochem. Solid-State Lett., 12 (2009) H381-H384.  
36. F. Raynal, S. Zahraoui, N. Frederich, J. Gonzalez, B. Couturier, C. Truzzi, and S. Lerner, 
“Electrografted Seed Layers for Metallization of Deep TSV Structures”, IEEE, Electronic 
Components and Technology Conference, (2009) 1147-1152.  
37. K. Y. K. Tsui, S. K. Yau, V. C. K. Leung, P. Sun, D. X. Q. Shi, “Parametric Study of 
Electroplating-based Via-filling Process for TSV Applications”, IEEE, International 
Conference on Electronic Packaging Technology & High Density Packaging, (2009) 23-27.  
38. Qi Li, H. Ling, H. Cao, Z. Bian, M. Li, and D. Mao, “Through Silicon Via Filling by Copper 
Electroplating in Acidic Cupric Methanesulfonate Bath”, IEEE, International Conference on 
Electronic Packaging Technology & High Density Packaging, (2009) 68-72.  
39. C. Gu, H. Xu, and T.-Y. Zhang, “Fabrication of high aspect ratio through-wafer copper 
interconnects by reverse pulse electroplating”, J. Micromech. Microeng., 19 (2009) 065011 
(5pp). 40. C. Song, Z. Wang, and L. Liu, “Bottom-up copper electroplating using transfer 
wafers for fabrication of high aspect-ratio through-silicon-vias”, Microelectron. Eng., in press, 
(2009), doi:10.1016/j.mee.2009.06.029. 
41. S. K. Cho, T. Lim, H.-K. Lee, and J. J. Kim, “A Study on Seed Damage in Plating Electrolyte 
and Its Repairing in Cu Damascene Metallization”, J. Electrochem. Soc. ,157 (2010) D187-
D192. 
 
 
 2
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 □無 
其他：（以 100 字為限） 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
3D IC的關鍵技術之一便是TSV的金屬化技術，它是聯繫及整合晶片堆疊與導通的命脈。此技
術包含TSV的開挖、成型，SiO2的沉積覆蓋，阻障層(Barrier Layer)的沉積，晶種層(Seed layer)
的沉積以及利用電鍍方式完成TSV的銅金屬填孔，還有CMP的薄化與移除技術。利用濺鍍製
程方式來沉積阻障層與晶種層，在孔徑小於30μm，A/R值約等2.5時，便已達到製程能力的極
限，即在孔底側壁處可能會出現沉積不良的現象。因此，如要改善此沉積不良的現象，往往
都需要利用特殊的乾式沉積製程技術，如此才能將A/R值要大的TSV側壁予以完全沉積上晶種
層，但是，這些特殊乾式沉積製程技術，是需要仰賴相當高成本的設備。為了提升3D構裝技
術發展的可能性，成本的降低也是重要的一環，因此勢必要開發一便宜且簡單的晶種層修補
方式，以降低製程的成本。而此計劃中，吾人開發出修補晶種層之電鍍配方，且確實地能夠
對晶種層的連續性加以改善、修補。最後也證實原本因晶種層不良而無法順利填充TSV，再
經吾人使用修補配方改善後，得以順利的將孔徑為20μm、深寬比為3.5之TSV加以填充且無孔
洞與隙縫存在。 
 
1 / 10 
 
出國報告（出國類別：參加國際會議） 
 
 
 
 
 
2010 高登研究會議 
（2010 Gordon Research Conference） 
 
 
 
 
 
服務機關：國立中興大學 
姓名職稱：竇維平  教授 
派赴國家：美國 
出國期間：99/07/31-99/08/06 
報告日期：99/09/02 
 
3 / 10 
 
目次： 
一、 目的.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4 
二、 過程..................................... ..................... .................... ................... .........4 
三、 心 得 報 告 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 
圖目錄： 
圖 1. 大會團體照。......... . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7 
圖 2. 後學及內人與大會主席 Searson 教授合影。.......................................................8 
圖 3. 後學全家與大會副主席 Gewirth 教授合影。........................................................8 
圖 4. 後學及內人與美國 NIST 資深研究員、美國電化學協會院士 Moffat 博士合影。.......9 
圖 5. 後學全家與會議主持人 Dimitrov 教授合影。.................................................9 
圖 6. 後學及內人與 IBM 公司研究員邵曉燕博士合影。..........................................................10 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
5 / 10 
 
Polycrystalline Electrodes」。 
大會第二天安排了一個議題：Thin Film Deposition，邀請後學(National Chung Hsing 
University, Taiwan)，講題是「Copper deposition from nano to micron scales for through silicon via 
metallization」；Giovanni Zangari (University of Virginia)，講題是「Thermodynamic and kinetic 
effects in the electrodeposition of binary alloys」；Gery Stafford (NIST)，講題是「Surface and 
growth stress at solid electrodes: UPD of Pb and Tl on (111)-textured Au」；Philippe Allongue 
(Ecole Polytechnique, France)，講題是「In situ STM investigation of electrochemical monolayer 
alloying-dealloying」。 
大會第三天安排了一個議題：Atomic Scale Processes and Nanostructures II，邀請了 Olaf 
Magnussen (University of Kiel)，講題是「Fundamental studies of copper electrodeposition: growth 
and additive interactions」；John Stickney (University of Georgia)，講題是「Electrochemical ALD 
of Pt and Pt structured alloys」；Reginald Penner (UC Irvine)，講題是「On the electrodeposition of 
very small wires」；Manfred Buck (St. Andrews University, UK)，講題是「Controlling metal 
deposition by molecular assemblies and vice versa」。 
大會第四天安排了二個議題：Energy Conversion and Power Generation I，邀請了 Yoshiro 
Fukunaka (Kyoto University)，講題是「Electrodeposition of silicon and lithium in ionic liquids」；
Hugh Hillhouse (Purdue University)，講題是「Low-Cost Next-Generation Solar Cells Fabricated 
via Solution Phase Deposition: Nanocrystalinks, Self-assembly, and Electrodeposition」；Philippe 
Blanchard (University of Angers, France) ， 講 題 是 「 Surface functionalization by 
electropolymerization or monolayer formation of thiophene-based pi-conjugated systems」；Patrik 
Schmuki (University of Erlangen, Germany)，講題是「Self-organizing anodization: TiO2 nanotubes, 
mesosponge, and mesochannel arrays – formation and applications」。Energy Conversion and 
Power Generation II 議題，則是邀請了 Jonah Erlebacher (Johns Hopkins University) ，講題是
「 Applications of dealloyed nanoporous metals in electrocatalysis 」； Miomir Vukmirovic 
(Brookhaven National Laboratory)，講題是「Recent advances in developing platinum monolayer 
electrocatalysts for the O2 reduction reaction」。 
7 / 10 
 
的資訊。這些專題演講，都讓後學值得學習，也讓後學知道往後的研究發展要注意哪些
細節與關鍵。 
後學經歷此次會議的參與之後，除了廣結國際頂尖大學的教授以及研究機構的院士
們，同時提昇了台灣及中興大學在國際研究領域的知名度，獲益良多。 
 
 
圖 1. 大會團體照。後學位於第一排，由右往左第四位。 
 
9 / 10 
 
 
圖 4. 後學及內人與美國 NIST 資深研究員、美國電化學協會院士 Moffat 博士合影。 
 
 
圖 5. 後學全家與會議主持人 Dimitrov 教授(Binghamton University - Suny)合影。 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/01
國科會補助計畫
計畫名稱: 新穎 3D IC 穿矽孔電鍍銅配方之研發
計畫主持人: 竇維平
計畫編號: 99-2221-E-005-096- 學門領域: 電化學
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
盧俊瑋同學因此計畫之故，榮獲 2010 年 PCB 學院優秀論文獎。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
