TimeQuest Timing Analyzer report for Processor
Wed Nov 29 17:49:05 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.92 MHz ; 5.92 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -168.037 ; -11716.122    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.448 ; -123.174      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1063.671             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                   ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -168.037 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.019      ; 169.094    ;
; -168.035 ; CU:Step1|stage[2]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.019      ; 169.092    ;
; -167.930 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 168.995    ;
; -167.930 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 168.995    ;
; -167.881 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.027      ; 168.946    ;
; -167.881 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 168.946    ;
; -167.881 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 168.946    ;
; -167.830 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.011      ; 168.879    ;
; -167.670 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 168.718    ;
; -167.564 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.131     ; 168.471    ;
; -167.402 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 168.443    ;
; -167.402 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.003      ; 168.443    ;
; -167.243 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 168.284    ;
; -167.227 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.011      ; 168.276    ;
; -167.092 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 168.140    ;
; -167.001 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.019      ; 168.058    ;
; -166.999 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.019      ; 168.056    ;
; -166.894 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.959    ;
; -166.894 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.959    ;
; -166.879 ; CU:Step1|stage[2]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.035     ; 167.882    ;
; -166.845 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.910    ;
; -166.845 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.910    ;
; -166.845 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.910    ;
; -166.833 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.028      ; 167.899    ;
; -166.831 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.028      ; 167.897    ;
; -166.815 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 167.864    ;
; -166.814 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.019      ; 167.871    ;
; -166.812 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.019      ; 167.869    ;
; -166.808 ; CU:Step1|stage[2]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 167.849    ;
; -166.794 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.011      ; 167.843    ;
; -166.726 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.036      ; 167.800    ;
; -166.726 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.036      ; 167.800    ;
; -166.707 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.772    ;
; -166.707 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.772    ;
; -166.677 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.036      ; 167.751    ;
; -166.677 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.036      ; 167.751    ;
; -166.677 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.036      ; 167.751    ;
; -166.676 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 167.717    ;
; -166.658 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.723    ;
; -166.658 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.723    ;
; -166.658 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 167.723    ;
; -166.634 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 167.682    ;
; -166.626 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.020      ; 167.684    ;
; -166.607 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.011      ; 167.656    ;
; -166.558 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 167.599    ;
; -166.528 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.131     ; 167.435    ;
; -166.466 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.019      ; 167.523    ;
; -166.460 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 167.500    ;
; -166.447 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 167.495    ;
; -166.366 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 167.407    ;
; -166.366 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.003      ; 167.407    ;
; -166.360 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.122     ; 167.276    ;
; -166.341 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.131     ; 167.248    ;
; -166.207 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 167.248    ;
; -166.198 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.012      ; 167.248    ;
; -166.198 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.012      ; 167.248    ;
; -166.191 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.011      ; 167.240    ;
; -166.179 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 167.220    ;
; -166.179 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.003      ; 167.220    ;
; -166.056 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 167.104    ;
; -166.039 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.012      ; 167.089    ;
; -166.023 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.020      ; 167.081    ;
; -166.020 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 167.061    ;
; -166.004 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.011      ; 167.053    ;
; -165.888 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.019      ; 166.945    ;
; -165.869 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.917    ;
; -165.843 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.035     ; 166.846    ;
; -165.779 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 166.828    ;
; -165.772 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 166.813    ;
; -165.770 ; CU:Step1|stage[3]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.019      ; 166.827    ;
; -165.768 ; CU:Step1|stage[3]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.019      ; 166.825    ;
; -165.675 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.026     ; 166.687    ;
; -165.663 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.728    ;
; -165.663 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.728    ;
; -165.656 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.035     ; 166.659    ;
; -165.640 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 166.681    ;
; -165.614 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.679    ;
; -165.614 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.679    ;
; -165.614 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.679    ;
; -165.611 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.020      ; 166.669    ;
; -165.604 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.012      ; 166.654    ;
; -165.592 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 166.641    ;
; -165.585 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 166.626    ;
; -165.581 ; CU:Step1|stage[4]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.019      ; 166.638    ;
; -165.579 ; CU:Step1|stage[4]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.019      ; 166.636    ;
; -165.563 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.011      ; 166.612    ;
; -165.522 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 166.563    ;
; -165.474 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.539    ;
; -165.474 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.539    ;
; -165.472 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.012      ; 166.522    ;
; -165.453 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 166.494    ;
; -165.425 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.490    ;
; -165.425 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.490    ;
; -165.425 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.027      ; 166.490    ;
; -165.424 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 166.464    ;
; -165.403 ; CU:Step1|stage[3]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 166.451    ;
; -165.374 ; CU:Step1|stage[4]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.011      ; 166.423    ;
; -165.354 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.012      ; 166.404    ;
; -165.335 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 166.376    ;
; -165.297 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.131     ; 166.204    ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.448 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]                                                           ; clock        ; clock       ; -0.500       ; 7.126      ; 1.464      ;
; -4.526 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]                                                           ; clock        ; clock       ; -0.500       ; 7.134      ; 2.394      ;
; -4.498 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]                                                           ; clock        ; clock       ; -0.500       ; 7.127      ; 2.415      ;
; -4.454 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]                                                           ; clock        ; clock       ; -0.500       ; 7.122      ; 2.454      ;
; -4.375 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]                                                           ; clock        ; clock       ; -0.500       ; 7.127      ; 2.538      ;
; -4.343 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clock        ; clock       ; -0.500       ; 7.127      ; 2.570      ;
; -4.333 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]                                                           ; clock        ; clock       ; -0.500       ; 7.120      ; 2.573      ;
; -4.315 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clock        ; clock       ; -0.500       ; 7.129      ; 2.600      ;
; -4.314 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                            ; clock        ; clock       ; -0.500       ; 6.799      ; 2.271      ;
; -4.275 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]                                                           ; clock        ; clock       ; -0.500       ; 7.134      ; 2.645      ;
; -4.267 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]                                                           ; clock        ; clock       ; -0.500       ; 7.122      ; 2.641      ;
; -4.213 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]                                                      ; clock        ; clock       ; -0.500       ; 6.698      ; 2.271      ;
; -4.204 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                            ; clock        ; clock       ; -0.500       ; 6.812      ; 2.394      ;
; -4.175 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                            ; clock        ; clock       ; -0.500       ; 6.805      ; 2.416      ;
; -4.023 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]                                                           ; clock        ; clock       ; -0.500       ; 7.130      ; 2.893      ;
; -3.955 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                            ; clock        ; clock       ; -0.500       ; 6.812      ; 2.643      ;
; -3.899 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clock        ; clock       ; -0.500       ; 7.129      ; 3.016      ;
; -3.697 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                            ; clock        ; clock       ; -0.500       ; 6.808      ; 2.897      ;
; -3.511 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]                                                           ; clock        ; clock       ; -0.500       ; 7.122      ; 3.397      ;
; -3.262 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clock        ; clock       ; -0.500       ; 6.942      ; 3.466      ;
; -3.246 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clock        ; clock       ; -0.500       ; 6.926      ; 3.466      ;
; -3.172 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clock        ; clock       ; -0.500       ; 6.942      ; 3.556      ;
; -3.156 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clock        ; clock       ; -0.500       ; 6.926      ; 3.556      ;
; -3.088 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clock        ; clock       ; -0.500       ; 7.129      ; 3.827      ;
; -3.029 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                            ; clock        ; clock       ; -0.500       ; 6.794      ; 3.551      ;
; -2.995 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                    ; clock        ; clock       ; -0.500       ; 6.763      ; 3.554      ;
; -2.794 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                            ; clock        ; clock       ; -0.500       ; 6.794      ; 3.786      ;
; -2.764 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                    ; clock        ; clock       ; -0.500       ; 6.763      ; 3.785      ;
; -2.713 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                    ; clock        ; clock       ; -0.500       ; 6.761      ; 3.834      ;
; -2.515 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clock        ; clock       ; -0.500       ; 6.940      ; 4.211      ;
; -2.499 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clock        ; clock       ; -0.500       ; 6.924      ; 4.211      ;
; -1.911 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clock        ; clock       ; -0.500       ; 6.942      ; 4.817      ;
; -1.897 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clock        ; clock       ; -0.500       ; 6.926      ; 4.815      ;
; -1.668 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                            ; clock        ; clock       ; -0.500       ; 6.794      ; 4.912      ;
; -1.640 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                    ; clock        ; clock       ; -0.500       ; 6.763      ; 4.909      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.621  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.625  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.625  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.638  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.782  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.784  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.785  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.914  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.200      ;
; 0.965  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.252      ;
; 1.005  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.291      ;
; 1.017  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.303      ;
; 1.021  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.307      ;
; 1.060  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.074  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.111  ; IR:Step12|Instruction[15]                                                         ; BUFFREG:Step6|output[15]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.397      ;
; 1.116  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Nout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.402      ;
; 1.136  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.420      ;
; 1.137  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.421      ;
; 1.141  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.425      ;
; 1.149  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.433      ;
; 1.157  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.442      ;
; 1.170  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.002     ; 1.454      ;
; 1.172  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.457      ;
; 1.181  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.465      ;
; 1.226  ; IR:Step12|Instruction[12]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                    ; clock        ; clock       ; 0.000        ; 0.445      ; 1.957      ;
; 1.255  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.255  ; IR:Step12|Instruction[13]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                    ; clock        ; clock       ; 0.000        ; 0.445      ; 1.986      ;
; 1.257  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.274  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.562      ;
; 1.283  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.567      ;
; 1.298  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.584      ;
; 1.300  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.302  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.302  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.306  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.590      ;
; 1.306  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.593      ;
; 1.321  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.608      ;
; 1.339  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.627      ;
; 1.347  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.635      ;
; 1.358  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.646      ;
; 1.361  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_we_reg ; clock        ; clock       ; -0.500       ; 0.226      ; 1.337      ;
; 1.373  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                ; clock        ; clock       ; 0.000        ; 0.004      ; 1.663      ;
; 1.393  ; IR:Step12|Instruction[15]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]                                                    ; clock        ; clock       ; 0.000        ; 0.453      ; 2.132      ;
; 1.410  ; IO_MemoryInterface:Step18|Reg_16:SWITCHES|lpm_ff:lpm_ff_component|dffs[2]         ; BUFFREG:Step6|output[2]                                                                                                         ; clock        ; clock       ; -0.500       ; 0.000      ; 1.196      ;
; 1.413  ; IO_MemoryInterface:Step18|Reg_16:SWITCHES|lpm_ff:lpm_ff_component|dffs[1]         ; BUFFREG:Step6|output[1]                                                                                                         ; clock        ; clock       ; -0.500       ; 0.000      ; 1.199      ;
; 1.436  ; IR:Step12|Instruction[7]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.717      ;
; 1.470  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.752      ;
; 1.481  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 1.765      ;
; 1.484  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.004     ; 1.766      ;
; 1.486  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.004     ; 1.768      ;
; 1.488  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.004     ; 1.770      ;
; 1.500  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.004     ; 1.782      ;
; 1.504  ; IR:Step12|Instruction[14]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]                                                    ; clock        ; clock       ; 0.000        ; 0.445      ; 2.235      ;
; 1.524  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.004     ; 1.806      ;
; 1.537  ; IR:Step12|Instruction[2]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 1.819      ;
; 1.551  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.839      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 172.004 ; 172.004 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.151   ; 4.151   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.064   ; 4.064   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.880   ; 3.880   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 3.835   ; 3.835   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.064   ; 4.064   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 3.937   ; 3.937   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 1.076   ; 1.076   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 1.076   ; 1.076   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.368   ; 0.368   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.180  ; -0.180  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.040   ; 0.040   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.368   ; 0.368   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.509   ; 0.509   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.042   ; 0.042   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.607   ; 0.607   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.645   ; 0.645   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.915   ; 0.915   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -7.196 ; -7.196 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -3.903 ; -3.903 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -3.587 ; -3.587 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -3.632 ; -3.632 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -3.587 ; -3.587 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -3.816 ; -3.816 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -3.689 ; -3.689 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.428  ; 0.428  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.828 ; -0.828 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.120 ; -0.120 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.428  ; 0.428  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.208  ; 0.208  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.120 ; -0.120 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.261 ; -0.261 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.206  ; 0.206  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.359 ; -0.359 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.397 ; -0.397 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.667 ; -0.667 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 12.440 ; 12.440 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 11.291 ; 11.291 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 11.802 ; 11.802 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 11.617 ; 11.617 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 11.903 ; 11.903 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 12.440 ; 12.440 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 11.718 ; 11.718 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.463 ; 10.463 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 11.393 ; 11.393 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 11.336 ; 11.336 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 10.370 ; 10.370 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 11.478 ; 11.478 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 9.901  ; 9.901  ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 11.717 ; 11.717 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 10.508 ; 10.508 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.849  ; 5.849  ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.849  ; 5.849  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 15.284 ; 15.284 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 15.063 ; 15.063 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 14.669 ; 14.669 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 14.703 ; 14.703 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 15.037 ; 15.037 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 15.062 ; 15.062 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 14.778 ; 14.778 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 15.063 ; 15.063 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 14.774 ; 14.774 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.762 ; 14.762 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 14.384 ; 14.384 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 14.387 ; 14.387 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 14.528 ; 14.528 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 14.377 ; 14.377 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.774 ; 14.774 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.769 ; 14.769 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 15.000 ; 15.000 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 14.734 ; 14.734 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.756 ; 14.756 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.807 ; 14.807 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.963 ; 14.963 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 15.000 ; 15.000 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.790 ; 14.790 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 17.447 ; 17.447 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 16.724 ; 16.724 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 17.447 ; 17.447 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 17.061 ; 17.061 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 16.903 ; 16.903 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 16.641 ; 16.641 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 17.115 ; 17.115 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 16.290 ; 16.290 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 18.716 ; 18.716 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.338 ; 15.338 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 18.716 ; 18.716 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 17.292 ; 17.292 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 15.834 ; 15.834 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 13.844 ; 13.844 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 14.226 ; 14.226 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 13.882 ; 13.882 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 14.200 ; 14.200 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 17.737 ; 17.737 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 15.571 ; 15.571 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 16.764 ; 16.764 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 17.737 ; 17.737 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 16.192 ; 16.192 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 14.659 ; 14.659 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.544 ; 14.544 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 14.535 ; 14.535 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 14.985 ; 14.985 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 14.974 ; 14.974 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 14.792 ; 14.792 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 8.836  ; 8.836  ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 9.964  ; 9.964  ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 10.398 ; 10.398 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 10.200 ; 10.200 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 9.050  ; 9.050  ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 9.751  ; 9.751  ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 8.926  ; 8.926  ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 8.836  ; 8.836  ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 9.794  ; 9.794  ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 9.791  ; 9.791  ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 9.033  ; 9.033  ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 8.939  ; 8.939  ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 9.791  ; 9.791  ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 11.613 ; 11.613 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 10.453 ; 10.453 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.849  ; 5.849  ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.849  ; 5.849  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 15.284 ; 15.284 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 13.804 ; 13.804 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 13.804 ; 13.804 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 13.835 ; 13.835 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 14.166 ; 14.166 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 13.973 ; 13.973 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 13.984 ; 13.984 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.984 ; 13.984 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 13.983 ; 13.983 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 13.777 ; 13.777 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.371 ; 14.371 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.991 ; 13.991 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.997 ; 13.997 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.777 ; 13.777 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 13.784 ; 13.784 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.146 ; 14.146 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.144 ; 14.144 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 14.161 ; 14.161 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 14.323 ; 14.323 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.343 ; 14.343 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.384 ; 14.384 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.190 ; 14.190 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.161 ; 14.161 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 14.383 ; 14.383 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.165 ; 14.165 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 15.640 ; 15.640 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 16.155 ; 16.155 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 16.349 ; 16.349 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 16.460 ; 16.460 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 16.308 ; 16.308 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 16.001 ; 16.001 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 16.460 ; 16.460 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 15.640 ; 15.640 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 13.844 ; 13.844 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.338 ; 15.338 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 18.716 ; 18.716 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 17.292 ; 17.292 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 15.834 ; 15.834 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 13.844 ; 13.844 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 14.226 ; 14.226 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 13.882 ; 13.882 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 14.200 ; 14.200 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 14.535 ; 14.535 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 15.571 ; 15.571 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 16.764 ; 16.764 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 17.737 ; 17.737 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 16.192 ; 16.192 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 14.659 ; 14.659 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.544 ; 14.544 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 14.535 ; 14.535 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 14.985 ; 14.985 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 14.974 ; 14.974 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 14.792 ; 14.792 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -65.596 ; -4422.618     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.059 ; -42.111       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -941.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                  ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -65.596 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.453     ; 66.175     ;
; -65.418 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.473     ;
; -65.418 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.473     ;
; -65.415 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.470     ;
; -65.415 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.470     ;
; -65.415 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.470     ;
; -65.388 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.017      ; 66.437     ;
; -65.387 ; CU:Step1|stage[2]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.017      ; 66.436     ;
; -65.306 ; CU:Step1|stage[2]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.396     ; 65.942     ;
; -65.296 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 66.338     ;
; -65.246 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 66.282     ;
; -65.246 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.004      ; 66.282     ;
; -65.224 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 66.266     ;
; -65.124 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.453     ; 65.703     ;
; -65.106 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 66.142     ;
; -65.071 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.011      ; 66.114     ;
; -65.058 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.447     ; 65.643     ;
; -65.051 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.453     ; 65.630     ;
; -65.018 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 66.060     ;
; -64.946 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.001     ;
; -64.946 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 66.001     ;
; -64.943 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.998     ;
; -64.943 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.998     ;
; -64.943 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.998     ;
; -64.916 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.017      ; 65.965     ;
; -64.915 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.017      ; 65.964     ;
; -64.908 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 65.951     ;
; -64.907 ; CU:Step1|stage[2]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.004      ; 65.943     ;
; -64.880 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.029      ; 65.941     ;
; -64.880 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.029      ; 65.941     ;
; -64.877 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.029      ; 65.938     ;
; -64.877 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.029      ; 65.938     ;
; -64.877 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.029      ; 65.938     ;
; -64.873 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.928     ;
; -64.873 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.928     ;
; -64.870 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.925     ;
; -64.870 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.925     ;
; -64.870 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.925     ;
; -64.850 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.023      ; 65.905     ;
; -64.849 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.023      ; 65.904     ;
; -64.843 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.017      ; 65.892     ;
; -64.842 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.017      ; 65.891     ;
; -64.835 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.871     ;
; -64.834 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.396     ; 65.470     ;
; -64.827 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.863     ;
; -64.824 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 65.866     ;
; -64.774 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.810     ;
; -64.774 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.004      ; 65.810     ;
; -64.768 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.390     ; 65.410     ;
; -64.761 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.396     ; 65.397     ;
; -64.758 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.016      ; 65.806     ;
; -64.752 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 65.794     ;
; -64.751 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 65.793     ;
; -64.734 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 65.768     ;
; -64.708 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.010      ; 65.750     ;
; -64.708 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.010      ; 65.750     ;
; -64.701 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.737     ;
; -64.701 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.004      ; 65.737     ;
; -64.686 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.016      ; 65.734     ;
; -64.679 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 65.721     ;
; -64.648 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.453     ; 65.227     ;
; -64.634 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.670     ;
; -64.599 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.011      ; 65.642     ;
; -64.568 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 65.610     ;
; -64.561 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 65.597     ;
; -64.557 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.453     ; 65.136     ;
; -64.546 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 65.588     ;
; -64.533 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.017      ; 65.582     ;
; -64.526 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.011      ; 65.569     ;
; -64.480 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.016      ; 65.528     ;
; -64.473 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 65.515     ;
; -64.470 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.525     ;
; -64.470 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.525     ;
; -64.467 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.522     ;
; -64.467 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.522     ;
; -64.467 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.522     ;
; -64.440 ; CU:Step1|stage[3]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.017      ; 65.489     ;
; -64.439 ; CU:Step1|stage[3]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.017      ; 65.488     ;
; -64.436 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 65.479     ;
; -64.435 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.004      ; 65.471     ;
; -64.379 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.434     ;
; -64.379 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.434     ;
; -64.376 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.431     ;
; -64.376 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.431     ;
; -64.376 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.023      ; 65.431     ;
; -64.370 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.017      ; 65.419     ;
; -64.369 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 65.411     ;
; -64.363 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.399     ;
; -64.363 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 65.406     ;
; -64.362 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.004      ; 65.398     ;
; -64.358 ; CU:Step1|stage[3]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.396     ; 64.994     ;
; -64.355 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.391     ;
; -64.349 ; CU:Step1|stage[4]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.017      ; 65.398     ;
; -64.348 ; CU:Step1|stage[4]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.017      ; 65.397     ;
; -64.348 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 65.390     ;
; -64.320 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.453     ; 64.899     ;
; -64.298 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.334     ;
; -64.298 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.004      ; 65.334     ;
; -64.297 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.010      ; 65.339     ;
; -64.290 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 65.326     ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.059 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]                                                           ; clock        ; clock       ; -0.500       ; 3.000      ; 0.593      ;
; -1.676 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]                                                           ; clock        ; clock       ; -0.500       ; 2.999      ; 0.975      ;
; -1.644 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]                                                           ; clock        ; clock       ; -0.500       ; 2.996      ; 1.004      ;
; -1.640 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]                                                           ; clock        ; clock       ; -0.500       ; 3.007      ; 1.019      ;
; -1.600 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]                                                           ; clock        ; clock       ; -0.500       ; 2.999      ; 1.051      ;
; -1.579 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clock        ; clock       ; -0.500       ; 2.995      ; 1.068      ;
; -1.574 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]                                                           ; clock        ; clock       ; -0.500       ; 2.995      ; 1.073      ;
; -1.569 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                            ; clock        ; clock       ; -0.500       ; 2.866      ; 0.949      ;
; -1.555 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clock        ; clock       ; -0.500       ; 2.996      ; 1.093      ;
; -1.551 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]                                                           ; clock        ; clock       ; -0.500       ; 3.007      ; 1.108      ;
; -1.548 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]                                                           ; clock        ; clock       ; -0.500       ; 2.996      ; 1.100      ;
; -1.545 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                            ; clock        ; clock       ; -0.500       ; 2.869      ; 0.976      ;
; -1.510 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                            ; clock        ; clock       ; -0.500       ; 2.877      ; 1.019      ;
; -1.450 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]                                                           ; clock        ; clock       ; -0.500       ; 3.004      ; 1.206      ;
; -1.423 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                            ; clock        ; clock       ; -0.500       ; 2.877      ; 1.106      ;
; -1.368 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clock        ; clock       ; -0.500       ; 2.996      ; 1.280      ;
; -1.316 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                            ; clock        ; clock       ; -0.500       ; 2.874      ; 1.210      ;
; -1.237 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]                                                           ; clock        ; clock       ; -0.500       ; 2.996      ; 1.411      ;
; -1.050 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clock        ; clock       ; -0.500       ; 2.901      ; 1.503      ;
; -1.045 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]                                                   ; clock        ; clock       ; -0.500       ; 2.996      ; 1.603      ;
; -1.039 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clock        ; clock       ; -0.500       ; 2.890      ; 1.503      ;
; -1.038 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]                                                   ; clock        ; clock       ; -0.500       ; 2.901      ; 1.515      ;
; -1.029 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]                                                      ; clock        ; clock       ; -0.500       ; 2.326      ; 0.949      ;
; -1.026 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clock        ; clock       ; -0.500       ; 2.890      ; 1.516      ;
; -0.990 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                            ; clock        ; clock       ; -0.500       ; 2.858      ; 1.520      ;
; -0.966 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                    ; clock        ; clock       ; -0.500       ; 2.835      ; 1.521      ;
; -0.916 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                    ; clock        ; clock       ; -0.500       ; 2.834      ; 1.570      ;
; -0.877 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                            ; clock        ; clock       ; -0.500       ; 2.858      ; 1.633      ;
; -0.854 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                    ; clock        ; clock       ; -0.500       ; 2.835      ; 1.633      ;
; -0.829 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]                                                   ; clock        ; clock       ; -0.500       ; 2.900      ; 1.723      ;
; -0.818 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clock        ; clock       ; -0.500       ; 2.889      ; 1.723      ;
; -0.502 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]                                                   ; clock        ; clock       ; -0.500       ; 2.901      ; 2.051      ;
; -0.493 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clock        ; clock       ; -0.500       ; 2.890      ; 2.049      ;
; -0.407 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                            ; clock        ; clock       ; -0.500       ; 2.858      ; 2.103      ;
; -0.388 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                    ; clock        ; clock       ; -0.500       ; 2.835      ; 2.099      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.246  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.295  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.447      ;
; 0.324  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14]                                               ; clock        ; clock       ; 0.000        ; 0.202      ; 0.678      ;
; 0.331  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12]                                               ; clock        ; clock       ; 0.000        ; 0.202      ; 0.685      ;
; 0.333  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.335  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.337  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                               ; clock        ; clock       ; 0.000        ; 0.202      ; 0.691      ;
; 0.367  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.374  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.380  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.394  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_we_reg ; clock        ; clock       ; -0.500       ; 0.535      ; 0.567      ;
; 0.413  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Nout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.565      ;
; 0.416  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.418  ; IR:Step12|Instruction[15]                                                         ; BUFFREG:Step6|output[15]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.425  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.577      ;
; 0.427  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.579      ;
; 0.428  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.579      ;
; 0.431  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.582      ;
; 0.432  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                     ; clock        ; clock       ; 0.000        ; -0.001     ; 0.583      ;
; 0.434  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.585      ;
; 0.438  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.589      ;
; 0.449  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.600      ;
; 0.455  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]                                                     ; clock        ; clock       ; 0.000        ; -0.001     ; 0.606      ;
; 0.460  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.002     ; 0.610      ;
; 0.460  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.480  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]                                                     ; clock        ; clock       ; 0.000        ; -0.001     ; 0.631      ;
; 0.498  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.505  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.507  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.659      ;
; 0.511  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.665      ;
; 0.511  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.526  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg ; clock        ; clock       ; -0.500       ; 0.533      ; 0.697      ;
; 0.532  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.534  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.685      ;
; 0.534  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.688      ;
; 0.538  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.540  ; CU:Step1|Mem_write                                                                ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_we_reg ; clock        ; clock       ; -0.500       ; 0.532      ; 0.710      ;
; 0.543  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.696      ;
; 0.550  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 0.703      ;
; 0.554  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.703      ;
; 0.557  ; IR:Step12|Instruction[7]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                     ; clock        ; clock       ; 0.000        ; -0.004     ; 0.705      ;
; 0.557  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                ; clock        ; clock       ; 0.000        ; 0.003      ; 0.712      ;
; 0.560  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.003     ; 0.709      ;
; 0.561  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.003     ; 0.710      ;
; 0.562  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.003     ; 0.711      ;
; 0.563  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.002     ; 0.713      ;
; 0.572  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                        ; clock        ; clock       ; 0.000        ; -0.004     ; 0.720      ;
; 0.578  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                               ; clock        ; clock       ; 0.000        ; 0.200      ; 0.930      ;
; 0.584  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.733      ;
; 0.585  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Vout                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.588  ; CU:Step1|c_select[1]                                                              ; CU:Step1|c_select[1]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.740      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 67.975 ; 67.975 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 1.931  ; 1.931  ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 1.855  ; 1.855  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 1.817  ; 1.817  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 1.785  ; 1.785  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 1.855  ; 1.855  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 1.844  ; 1.844  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.016  ; 0.016  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.016  ; 0.016  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.357 ; -0.357 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.553 ; -0.553 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.482 ; -0.482 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.364 ; -0.364 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.300 ; -0.300 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.461 ; -0.461 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.223 ; -0.223 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.189 ; -0.189 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.109 ; -0.109 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -2.974 ; -2.974 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.811 ; -1.811 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.665 ; -1.665 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.697 ; -1.697 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.665 ; -1.665 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.735 ; -1.735 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.724 ; -1.724 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.673  ; 0.673  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.104  ; 0.104  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.477  ; 0.477  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.673  ; 0.673  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.602  ; 0.602  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.484  ; 0.484  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.420  ; 0.420  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.581  ; 0.581  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.343  ; 0.343  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.309  ; 0.309  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.229  ; 0.229  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.554 ; 5.554 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 5.142 ; 5.142 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 5.369 ; 5.369 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 5.112 ; 5.112 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 5.190 ; 5.190 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 5.129 ; 5.129 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 5.168 ; 5.168 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.575 ; 4.575 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 5.229 ; 5.229 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 5.127 ; 5.127 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.912 ; 2.912 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.912 ; 2.912 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.868 ; 6.868 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 7.074 ; 7.074 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.897 ; 6.897 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.928 ; 6.928 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 7.049 ; 7.049 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 7.059 ; 7.059 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 7.071 ; 7.071 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.964 ; 6.964 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 7.074 ; 7.074 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.979 ; 6.979 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.965 ; 6.965 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.799 ; 6.799 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.801 ; 6.801 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.851 ; 6.851 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.830 ; 6.830 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.979 ; 6.979 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.970 ; 6.970 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 7.045 ; 7.045 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.935 ; 6.935 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.955 ; 6.955 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.996 ; 6.996 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 7.004 ; 7.004 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 7.034 ; 7.034 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 7.045 ; 7.045 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.989 ; 6.989 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 8.077 ; 8.077 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 7.744 ; 7.744 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 8.077 ; 8.077 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 7.920 ; 7.920 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 7.795 ; 7.795 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 7.747 ; 7.747 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 7.907 ; 7.907 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 7.619 ; 7.619 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 8.788 ; 8.788 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 8.788 ; 8.788 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 8.216 ; 8.216 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.612 ; 7.612 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.650 ; 6.650 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 6.811 ; 6.811 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.675 ; 6.675 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.800 ; 6.800 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 8.296 ; 8.296 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 7.396 ; 7.396 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 7.802 ; 7.802 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 8.296 ; 8.296 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 7.015 ; 7.015 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.933 ; 6.933 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.922 ; 6.922 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 7.144 ; 7.144 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 7.056 ; 7.056 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 6.993 ; 6.993 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.147 ; 5.147 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 4.965 ; 4.965 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.741 ; 4.741 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.620 ; 4.620 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 4.865 ; 4.865 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 5.113 ; 5.113 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.912 ; 2.912 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.912 ; 2.912 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.868 ; 6.868 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.600 ; 6.600 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.600 ; 6.600 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.631 ; 6.631 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.750 ; 6.750 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.716 ; 6.716 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.730 ; 6.730 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.730 ; 6.730 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.730 ; 6.730 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.628 ; 6.628 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.837 ; 6.837 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.671 ; 6.671 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.675 ; 6.675 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.628 ; 6.628 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.637 ; 6.637 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.784 ; 6.784 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.784 ; 6.784 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.810 ; 6.810 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.851 ; 6.851 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.863 ; 6.863 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.798 ; 6.798 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 7.385 ; 7.385 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 7.569 ; 7.569 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 7.720 ; 7.720 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 7.745 ; 7.745 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 7.625 ; 7.625 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 7.523 ; 7.523 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 7.671 ; 7.671 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 7.385 ; 7.385 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 6.650 ; 6.650 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 8.788 ; 8.788 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 8.216 ; 8.216 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.612 ; 7.612 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.650 ; 6.650 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 6.811 ; 6.811 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.675 ; 6.675 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.800 ; 6.800 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 6.922 ; 6.922 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 7.396 ; 7.396 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 7.802 ; 7.802 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 8.296 ; 8.296 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 7.015 ; 7.015 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.933 ; 6.933 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.922 ; 6.922 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 7.144 ; 7.144 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 7.056 ; 7.056 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 6.993 ; 6.993 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -168.037   ; -5.448   ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -168.037   ; -5.448   ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -11716.122 ; -123.174 ; 0.0      ; 0.0     ; -1063.671           ;
;  clock           ; -11716.122 ; -123.174 ; N/A      ; N/A     ; -1063.671           ;
+------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 172.004 ; 172.004 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.151   ; 4.151   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.064   ; 4.064   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.880   ; 3.880   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 3.835   ; 3.835   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.064   ; 4.064   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 3.937   ; 3.937   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 1.076   ; 1.076   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 1.076   ; 1.076   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.368   ; 0.368   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.180  ; -0.180  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.040   ; 0.040   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.368   ; 0.368   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.509   ; 0.509   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.042   ; 0.042   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.607   ; 0.607   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.645   ; 0.645   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.915   ; 0.915   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -2.974 ; -2.974 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.811 ; -1.811 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.665 ; -1.665 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.697 ; -1.697 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.665 ; -1.665 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.735 ; -1.735 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.724 ; -1.724 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.673  ; 0.673  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.104  ; 0.104  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.477  ; 0.477  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.673  ; 0.673  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.602  ; 0.602  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.484  ; 0.484  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.420  ; 0.420  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.581  ; 0.581  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.343  ; 0.343  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.309  ; 0.309  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.229  ; 0.229  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 12.440 ; 12.440 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 11.291 ; 11.291 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 11.802 ; 11.802 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 11.617 ; 11.617 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 11.903 ; 11.903 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 12.440 ; 12.440 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 11.718 ; 11.718 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.463 ; 10.463 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 11.393 ; 11.393 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 11.336 ; 11.336 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 11.318 ; 11.318 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 10.370 ; 10.370 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 11.478 ; 11.478 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 9.901  ; 9.901  ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 11.717 ; 11.717 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 10.508 ; 10.508 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 11.290 ; 11.290 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.849  ; 5.849  ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 5.849  ; 5.849  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 15.284 ; 15.284 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 15.063 ; 15.063 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 14.669 ; 14.669 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 14.703 ; 14.703 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 15.037 ; 15.037 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 15.062 ; 15.062 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 14.778 ; 14.778 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 15.063 ; 15.063 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 14.774 ; 14.774 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.762 ; 14.762 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 14.384 ; 14.384 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 14.387 ; 14.387 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 14.528 ; 14.528 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 14.377 ; 14.377 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.774 ; 14.774 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.769 ; 14.769 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 15.000 ; 15.000 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 14.734 ; 14.734 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.756 ; 14.756 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.797 ; 14.797 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.807 ; 14.807 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.963 ; 14.963 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 15.000 ; 15.000 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.790 ; 14.790 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 17.447 ; 17.447 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 16.724 ; 16.724 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 17.447 ; 17.447 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 17.061 ; 17.061 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 16.903 ; 16.903 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 16.641 ; 16.641 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 17.115 ; 17.115 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 16.290 ; 16.290 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 18.716 ; 18.716 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.338 ; 15.338 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 18.716 ; 18.716 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 17.292 ; 17.292 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 15.834 ; 15.834 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 13.844 ; 13.844 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 14.226 ; 14.226 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 13.882 ; 13.882 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 14.200 ; 14.200 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 17.737 ; 17.737 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 15.571 ; 15.571 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 16.764 ; 16.764 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 17.737 ; 17.737 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 16.192 ; 16.192 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 14.659 ; 14.659 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.544 ; 14.544 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 14.535 ; 14.535 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 14.985 ; 14.985 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 14.974 ; 14.974 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 14.792 ; 14.792 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.147 ; 5.147 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 4.965 ; 4.965 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 5.018 ; 5.018 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.741 ; 4.741 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.620 ; 4.620 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.495 ; 4.495 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 5.203 ; 5.203 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 4.865 ; 4.865 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 5.113 ; 5.113 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.912 ; 2.912 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 2.912 ; 2.912 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.868 ; 6.868 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.600 ; 6.600 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.600 ; 6.600 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.631 ; 6.631 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.750 ; 6.750 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.716 ; 6.716 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.730 ; 6.730 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.730 ; 6.730 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.730 ; 6.730 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.628 ; 6.628 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.837 ; 6.837 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.671 ; 6.671 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.675 ; 6.675 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.628 ; 6.628 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.637 ; 6.637 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.784 ; 6.784 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.784 ; 6.784 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.810 ; 6.810 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.851 ; 6.851 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.863 ; 6.863 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.798 ; 6.798 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 7.385 ; 7.385 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 7.569 ; 7.569 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 7.720 ; 7.720 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 7.745 ; 7.745 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 7.625 ; 7.625 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 7.523 ; 7.523 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 7.671 ; 7.671 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 7.385 ; 7.385 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 6.650 ; 6.650 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 8.788 ; 8.788 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 8.216 ; 8.216 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.612 ; 7.612 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.650 ; 6.650 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 6.811 ; 6.811 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.675 ; 6.675 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.800 ; 6.800 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 6.922 ; 6.922 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 7.396 ; 7.396 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 7.802 ; 7.802 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 8.296 ; 8.296 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 7.693 ; 7.693 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 7.015 ; 7.015 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.933 ; 6.933 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.922 ; 6.922 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 7.144 ; 7.144 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 7.056 ; 7.056 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 6.993 ; 6.993 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6500     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6500     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 449   ; 449  ;
; Unconstrained Output Ports      ; 64    ; 64   ;
; Unconstrained Output Port Paths ; 180   ; 180  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 29 17:47:24 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -168.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -168.037    -11716.122 clock 
Info (332146): Worst-case hold slack is -5.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.448      -123.174 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1063.671 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 64 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIOOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ClockCheck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -65.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -65.596     -4422.618 clock 
Info (332146): Worst-case hold slack is -2.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.059       -42.111 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -941.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 890 megabytes
    Info: Processing ended: Wed Nov 29 17:49:05 2017
    Info: Elapsed time: 00:01:41
    Info: Total CPU time (on all processors): 00:01:39


