# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 46
attribute \top 1
attribute \dynports 1
attribute \src "dut.sv:122.1-148.10"
module \sp_read_or_write
  parameter \ABITS 11
  parameter \WIDTH 144
  wire $auto$rtlil.cc:2957:Not$38
  wire $auto$rtlil.cc:3004:And$40
  attribute \src "dut.sv:122.47-122.53"
  wire width 11 input 4 \addr_a
  attribute \src "dut.sv:122.26-122.29"
  wire input 1 \clk
  wire width 144 \memrd_mem_DATA
  attribute \init 144'000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
  attribute \src "dut.sv:122.64-122.71"
  wire width 144 output 6 \rdata_a
  attribute \src "dut.sv:122.39-122.45"
  wire input 3 \rden_a
  attribute \src "dut.sv:122.55-122.62"
  wire width 144 input 5 \wdata_a
  attribute \src "dut.sv:122.31-122.37"
  wire input 2 \wren_a
  attribute \src "dut.sv:134.18-134.21"
  memory width 144 size 2048 \mem
  attribute \always_ff 1
  attribute \src "dut.sv:141.2-146.5"
  cell $dffe $auto$ff.cc:266:slice$45
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 144
    connect \CLK \clk
    connect \D \memrd_mem_DATA
    connect \EN $auto$rtlil.cc:3004:And$40
    connect \Q \rdata_a
  end
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$44
    parameter \ABITS 11
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\mem"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 144
    connect \ADDR \addr_a
    connect \CLK \clk
    connect \DATA \wdata_a
    connect \EN { \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a \wren_a }
  end
  cell $not $auto$process.cpp:1348:import_statement_sync$37
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wren_a
    connect \Y $auto$rtlil.cc:2957:Not$38
  end
  cell $and $auto$process.cpp:1940:import_if_stmt_sync$39
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:2957:Not$38
    connect \B \rden_a
    connect \Y $auto$rtlil.cc:3004:And$40
  end
  attribute \src "dut.sv:145.19-145.25"
  cell $memrd \memrd_mem
    parameter \ABITS 11
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\mem"
    parameter \TRANSPARENT 0
    parameter \WIDTH 144
    connect \ADDR \addr_a
    connect \CLK 1'x
    connect \DATA \memrd_mem_DATA
    connect \EN 1'1
  end
end
