Analysis & Synthesis report for top
Wed May 31 00:46:17 2017
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. General Register Statistics
 10. Inverted Register Statistics
 11. Registers Packed Into Inferred Megafunctions
 12. Registers Added for RAM Pass-Through Logic
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Source assignments for dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 15. Source assignments for dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 16. Source assignments for dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 17. Source assignments for dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 18. Source assignments for dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 19. Source assignments for dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 20. Source assignments for dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 21. Source assignments for dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated
 22. Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0|altsyncram_0u51:auto_generated
 23. Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0|altsyncram_nii1:auto_generated
 24. Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0|altsyncram_nii1:auto_generated
 25. Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0|altsyncram_nii1:auto_generated
 26. Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0|altsyncram_nii1:auto_generated
 27. Parameter Settings for User Entity Instance: altpll:pll
 28. Parameter Settings for User Entity Instance: dig:core|cog:coggen[0].cog_
 29. Parameter Settings for User Entity Instance: dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 30. Parameter Settings for User Entity Instance: dig:core|cog:coggen[1].cog_
 31. Parameter Settings for User Entity Instance: dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 32. Parameter Settings for User Entity Instance: dig:core|cog:coggen[2].cog_
 33. Parameter Settings for User Entity Instance: dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 34. Parameter Settings for User Entity Instance: dig:core|cog:coggen[3].cog_
 35. Parameter Settings for User Entity Instance: dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 36. Parameter Settings for User Entity Instance: dig:core|cog:coggen[4].cog_
 37. Parameter Settings for User Entity Instance: dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 38. Parameter Settings for User Entity Instance: dig:core|cog:coggen[5].cog_
 39. Parameter Settings for User Entity Instance: dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 40. Parameter Settings for User Entity Instance: dig:core|cog:coggen[6].cog_
 41. Parameter Settings for User Entity Instance: dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 42. Parameter Settings for User Entity Instance: dig:core|cog:coggen[7].cog_
 43. Parameter Settings for User Entity Instance: dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1
 44. Parameter Settings for User Entity Instance: ic_74HC165D:sreg
 45. Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0
 46. Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0
 47. Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0
 48. Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0
 49. Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0
 50. altpll Parameter Settings by Entity Instance
 51. altsyncram Parameter Settings by Entity Instance
 52. Port Connectivity Checks: "dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb"
 53. Port Connectivity Checks: "dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra"
 54. Post-Synthesis Netlist Statistics for Top Partition
 55. Elapsed Time Per Partition
 56. Analysis & Synthesis Messages
 57. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed May 31 00:46:17 2017      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; top                                        ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone IV E                               ;
; Total logic elements               ; 15,978                                     ;
;     Total combinational functions  ; 13,194                                     ;
;     Dedicated logic registers      ; 5,406                                      ;
; Total registers                    ; 5406                                       ;
; Total pins                         ; 42                                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 524,288                                    ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 1                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE22F17C6       ;                    ;
; Top-level entity name                                                      ; top                ; top                ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Preserve fewer node names                                                  ; Off                ; On                 ;
; Verilog Show LMF Mapping Messages                                          ; Off                ;                    ;
; Verilog Version                                                            ; SystemVerilog_2005 ; Verilog_2001       ;
; Remove Duplicate Registers                                                 ; Off                ; On                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                       ;
+----------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                         ; Library ;
+----------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------+---------+
; top.tdf                          ; yes             ; Auto-Found AHDL File                   ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/top.tdf                           ;         ;
; altpll.inc                       ; yes             ; Auto-Found AHDL File                   ; d:/altera/14.1/quartus/libraries/megafunctions/altpll.inc            ;         ;
; tim.inc                          ; yes             ; Auto-Found AHDL File                   ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/tim.inc                           ;         ;
; dig.inc                          ; yes             ; Auto-Found AHDL File                   ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/dig.inc                           ;         ;
; ic_74hc165d.inc                  ; yes             ; Auto-Found AHDL File                   ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/ic_74hc165d.inc                   ;         ;
; altpll.tdf                       ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/altpll.tdf            ;         ;
; aglobal141.inc                   ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/aglobal141.inc        ;         ;
; stratix_pll.inc                  ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/stratix_pll.inc       ;         ;
; stratixii_pll.inc                ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/stratixii_pll.inc     ;         ;
; cycloneii_pll.inc                ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/cycloneii_pll.inc     ;         ;
; db/altpll_ejp.tdf                ; yes             ; Auto-Generated Megafunction            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/db/altpll_ejp.tdf                 ;         ;
; tim.tdf                          ; yes             ; Auto-Found AHDL File                   ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/tim.tdf                           ;         ;
; dig.v                            ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/dig.v                             ;         ;
; cog_ram.v                        ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/cog_ram.v                         ;         ;
; cog_alu.v                        ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/cog_alu.v                         ;         ;
; cog_ctr.v                        ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/cog_ctr.v                         ;         ;
; cog_vid.v                        ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/cog_vid.v                         ;         ;
; cog.v                            ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/cog.v                             ;         ;
; hub_mem.v                        ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/hub_mem.v                         ;         ;
; hub.v                            ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/hub.v                             ;         ;
; altsyncram.tdf                   ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc            ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                      ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                   ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; a_rdenreg.inc                    ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                       ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                       ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                     ; yes             ; Megafunction                           ; d:/altera/14.1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_isd1.tdf           ; yes             ; Auto-Generated Megafunction            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/db/altsyncram_isd1.tdf            ;         ;
; ic_74hc165d.v                    ; yes             ; Auto-Found Verilog HDL File            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/ic_74hc165d.v                     ;         ;
; db/altsyncram_0u51.tdf           ; yes             ; Auto-Generated Megafunction            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/db/altsyncram_0u51.tdf            ;         ;
; hub_rom_high.hex                 ; yes             ; Auto-Found Memory Initialization File  ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/hub_rom_high.hex                  ;         ;
; db/altsyncram_nii1.tdf           ; yes             ; Auto-Generated Megafunction            ; G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/db/altsyncram_nii1.tdf            ;         ;
+----------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------+---------+


+---------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                         ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Estimated Total logic elements              ; 15,978                ;
;                                             ;                       ;
; Total combinational functions               ; 13194                 ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 8597                  ;
;     -- 3 input functions                    ; 3620                  ;
;     -- <=2 input functions                  ; 977                   ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 11496                 ;
;     -- arithmetic mode                      ; 1698                  ;
;                                             ;                       ;
; Total registers                             ; 5406                  ;
;     -- Dedicated logic registers            ; 5406                  ;
;     -- I/O registers                        ; 0                     ;
;                                             ;                       ;
; I/O pins                                    ; 42                    ;
; Total memory bits                           ; 524288                ;
;                                             ;                       ;
; Embedded Multiplier 9-bit elements          ; 0                     ;
;                                             ;                       ;
; Total PLLs                                  ; 1                     ;
;     -- PLLs                                 ; 1                     ;
;                                             ;                       ;
; Maximum fan-out node                        ; tim:clkgen|divide[12] ;
; Maximum fan-out                             ; 4229                  ;
; Total fan-out                               ; 70726                 ;
; Average fan-out                             ; 3.72                  ;
+---------------------------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                  ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                     ; Library Name ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------+--------------+
; |top                                            ; 13194 (2)         ; 5406 (1)     ; 524288      ; 0            ; 0       ; 0         ; 42   ; 0            ; |top                                                                                                    ; work         ;
;    |altpll:pll|                                 ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|altpll:pll                                                                                         ; work         ;
;       |altpll_ejp:auto_generated|               ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|altpll:pll|altpll_ejp:auto_generated                                                               ; work         ;
;    |dig:core|                                   ; 13144 (2196)      ; 5379 (41)    ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core                                                                                           ; work         ;
;       |cog:coggen[0].cog_|                      ; 1334 (332)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 602 (602)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 135 (135)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[1].cog_|                      ; 1329 (329)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 601 (601)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[2].cog_|                      ; 1331 (330)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 602 (602)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[3].cog_|                      ; 1331 (328)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 604 (604)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[4].cog_|                      ; 1330 (330)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 601 (601)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[5].cog_|                      ; 1332 (329)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 604 (604)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[6].cog_|                      ; 1330 (329)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 602 (602)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |cog:coggen[7].cog_|                      ; 1331 (329)        ; 629 (235)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_                                                                        ; work         ;
;          |cog_alu:cog_alu_|                     ; 603 (603)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_                                                       ; work         ;
;          |cog_ctr:cog_ctra|                     ; 134 (134)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra                                                       ; work         ;
;          |cog_ctr:cog_ctrb|                     ; 131 (131)         ; 121 (121)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb                                                       ; work         ;
;          |cog_ram:cog_ram_|                     ; 1 (1)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_                                                       ; work         ;
;             |altsyncram:r[0][31]__1|            ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1                                ; work         ;
;                |altsyncram_isd1:auto_generated| ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ; work         ;
;          |cog_vid:cog_vid_|                     ; 133 (133)         ; 152 (152)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_                                                       ; work         ;
;       |hub:hub_|                                ; 300 (217)         ; 306 (133)    ; 393216      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_                                                                                  ; work         ;
;          |hub_mem:hub_mem_|                     ; 83 (83)           ; 173 (173)    ; 393216      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_                                                                 ; work         ;
;             |altsyncram:ram0_rtl_0|             ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0                                           ; work         ;
;                |altsyncram_nii1:auto_generated| ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0|altsyncram_nii1:auto_generated            ; work         ;
;             |altsyncram:ram1_rtl_0|             ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0                                           ; work         ;
;                |altsyncram_nii1:auto_generated| ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0|altsyncram_nii1:auto_generated            ; work         ;
;             |altsyncram:ram2_rtl_0|             ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0                                           ; work         ;
;                |altsyncram_nii1:auto_generated| ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0|altsyncram_nii1:auto_generated            ; work         ;
;             |altsyncram:ram3_rtl_0|             ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0                                           ; work         ;
;                |altsyncram_nii1:auto_generated| ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0|altsyncram_nii1:auto_generated            ; work         ;
;             |altsyncram:rom_high_rtl_0|         ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0                                       ; work         ;
;                |altsyncram_0u51:auto_generated| ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0|altsyncram_0u51:auto_generated        ; work         ;
;    |ic_74HC165D:sreg|                           ; 24 (24)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|ic_74HC165D:sreg                                                                                   ; work         ;
;    |tim:clkgen|                                 ; 24 (24)           ; 18 (18)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|tim:clkgen                                                                                         ; work         ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------+
; Name                                                                                                          ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF              ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------+
; dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; None             ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0|altsyncram_nii1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; None             ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0|altsyncram_nii1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; None             ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0|altsyncram_nii1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; None             ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0|altsyncram_nii1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; None             ;
; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0|altsyncram_0u51:auto_generated|ALTSYNCRAM        ; AUTO ; ROM              ; 4096         ; 32           ; --           ; --           ; 131072 ; hub_rom_high.hex ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5406  ;
; Number of registers using Synchronous Clear  ; 56    ;
; Number of registers using Synchronous Load   ; 992   ;
; Number of registers using Asynchronous Clear ; 1097  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 4849  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------+
; Inverted Register Statistics                      ;
+-----------------------------------------+---------+
; Inverted Register                       ; Fan out ;
+-----------------------------------------+---------+
; dig:core|hub:hub_|cog_e[0]              ; 3       ;
; dig:core|cog:coggen[0].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[0].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[0].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[0].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[0].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[1].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[1].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[1].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[1].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[1].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[2].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[2].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[2].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[2].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[2].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[3].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[3].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[3].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[3].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[3].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[4].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[4].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[4].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[4].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[4].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[5].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[5].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[5].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[5].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[5].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[6].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[6].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[6].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[6].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[6].cog_|ptr[9]      ; 1       ;
; dig:core|cog:coggen[7].cog_|ptr[13]     ; 1       ;
; dig:core|cog:coggen[7].cog_|ptr[12]     ; 1       ;
; dig:core|cog:coggen[7].cog_|ptr[11]     ; 1       ;
; dig:core|cog:coggen[7].cog_|ptr[10]     ; 1       ;
; dig:core|cog:coggen[7].cog_|ptr[9]      ; 1       ;
; Total number of inverted registers = 41 ;         ;
+-----------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                    ;
+------------------------------------------------------+---------------------------------------------------+------+
; Register Name                                        ; Megafunction                                      ; Type ;
+------------------------------------------------------+---------------------------------------------------+------+
; dig:core|hub:hub_|hub_mem:hub_mem_|rom_high_q[0..31] ; dig:core|hub:hub_|hub_mem:hub_mem_|rom_high_rtl_0 ; RAM  ;
+------------------------------------------------------+---------------------------------------------------+------+


+----------------------------------------------------------------------------------------------------------+
; Registers Added for RAM Pass-Through Logic                                                               ;
+----------------------------------------------------------+-----------------------------------------------+
; Register Name                                            ; RAM Name                                      ;
+----------------------------------------------------------+-----------------------------------------------+
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[0]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[1]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[2]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[3]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[4]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[5]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[6]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[7]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[8]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[9]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[10] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[11] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[12] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[13] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[14] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[15] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[16] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[17] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[18] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[19] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[20] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[21] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[22] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[23] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[24] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[25] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[26] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[27] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[28] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[29] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[30] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[31] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[32] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[33] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0_bypass[34] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[0]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[1]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[2]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[3]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[4]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[5]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[6]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[7]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[8]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[9]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[10] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[11] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[12] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[13] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[14] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[15] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[16] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[17] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[18] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[19] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[20] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[21] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[22] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[23] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[24] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[25] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[26] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[27] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[28] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[29] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[30] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[31] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[32] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[33] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0_bypass[34] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[0]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[1]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[2]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[3]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[4]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[5]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[6]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[7]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[8]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[9]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[10] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[11] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[12] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[13] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[14] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[15] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[16] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[17] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[18] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[19] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[20] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[21] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[22] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[23] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[24] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[25] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[26] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[27] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[28] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[29] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[30] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[31] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[32] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[33] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0_bypass[34] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[0]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[1]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[2]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[3]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[4]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[5]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[6]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[7]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[8]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[9]  ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[10] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[11] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[12] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[13] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[14] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[15] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[16] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[17] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[18] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[19] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[20] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[21] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[22] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[23] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[24] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[25] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[26] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[27] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[28] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[29] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[30] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[31] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[32] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[33] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0_bypass[34] ; dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0 ;
+----------------------------------------------------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------+
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|pixels[18]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|pixels[28]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|pixels[16]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pixels[13]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|pixels[17]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|pixels[18]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|pixels[23]  ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|pixels[28]  ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|dig:core|hub:hub_|bus_q[23]                              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|cnt[5]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|cnt[3]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|cnt[6]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|cnt[4]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|cnt[1]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|cnt[2]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|cnt[3]      ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|cnt[0]      ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|discrete[7] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|discrete[1] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|discrete[0] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|discrete[6] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|discrete[5] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|discrete[1] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|discrete[0] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|discrete[0] ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |top|dig:core|hub:hub_|bus_q[12]                              ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[0].cog_|s[24]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[0].cog_|s[14]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[1].cog_|s[27]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[1].cog_|s[13]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[2].cog_|s[25]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[2].cog_|s[14]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[3].cog_|s[18]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[3].cog_|s[14]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[4].cog_|s[20]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[4].cog_|s[12]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[5].cog_|s[20]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[5].cog_|s[12]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[6].cog_|s[24]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[6].cog_|s[15]                        ;
; 7:1                ; 16 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[7].cog_|s[28]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|cog:coggen[7].cog_|s[10]                        ;
; 7:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|hub:hub_|bus_q[7]                               ;
; 7:1                ; 3 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |top|dig:core|hub:hub_|bus_q[0]                               ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|bus_a[2]                     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|bus_a[2]                     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|bus_a[4]                     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|bus_a[8]                     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|bus_a[15]                    ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|bus_a[2]                     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|bus_a[3]                     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|bus_a[12]                    ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|Mux10       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|Mux11       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|Mux29       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|Mux30       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|Mux20       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|Mux19       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|Mux18       ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|Mux10       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|outp[2]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|pin_out[18] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|pin_out[0]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|outp[0]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|pin_out[31] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|pin_out[3]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|outp[0]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|pin_out[23] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|pin_out[0]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|outp[0]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pin_out[20] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pin_out[6]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|outp[4]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|pin_out[22] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|pin_out[11] ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|outp[0]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|pin_out[26] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|pin_out[14] ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|outp[2]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|pin_out[20] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|pin_out[1]  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|ShiftLeft1  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ShiftLeft0  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctrb|ShiftLeft1  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|outp[7]     ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|pin_out[18] ;
; 3:1                ; 14 bits   ; 28 LEs        ; 14 LEs               ; 14 LEs                 ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|pin_out[15] ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|add_s[31]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|add_s[18]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|add_s[27]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|add_s[28]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|add_s[14]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|add_s[31]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|add_s[26]   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|add_s[9]    ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|ram_a[4]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|ram_a[5]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|ram_a[0]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|ram_a[0]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|ram_a[3]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|ram_a[5]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|ram_a[8]                     ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|ram_a[6]                     ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top|dig:core|hub:hub_|mem_wb[2]                              ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top|dig:core|hub:hub_|mem_wb[1]                              ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_|pin_out[29] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_vid:cog_vid_|pin_out[28] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_vid:cog_vid_|pin_out[28] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_vid:cog_vid_|pin_out[29] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_vid:cog_vid_|pin_out[29] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_vid:cog_vid_|pin_out[29] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_vid:cog_vid_|pin_out[29] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_vid:cog_vid_|pin_out[29] ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|log_r[21]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|log_r[19]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|log_r[22]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|log_r[20]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|log_r[20]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|log_r[18]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|log_r[19]   ;
; 6:1                ; 5 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|log_r[18]   ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|ShiftRight0 ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|r[12]       ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|log_r[17]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|r[2]        ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|log_r[17]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|r[3]        ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|log_r[13]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|r[2]        ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|log_r[11]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|r[5]        ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|log_r[12]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|r[17]       ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|log_r[11]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|r[7]        ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|log_r[14]   ;
; 6:1                ; 32 bits   ; 128 LEs       ; 96 LEs               ; 32 LEs                 ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|r[31]       ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|log_r[15]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|log_r[30]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|log_r[26]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|log_r[24]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|log_r[30]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|log_r[23]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|log_r[28]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|log_r[26]   ;
; 7:1                ; 9 bits    ; 36 LEs        ; 36 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|log_r[31]   ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|sx[1]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[0].cog_|sx[5]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|sx[1]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[1].cog_|sx[3]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|sx[1]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[2].cog_|sx[4]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|sx[0]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[3].cog_|sx[6]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|sx[0]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[4].cog_|sx[2]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|sx[0]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[5].cog_|sx[5]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|sx[1]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[6].cog_|sx[8]                        ;
; 7:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|sx[1]                        ;
; 7:1                ; 7 bits    ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |top|dig:core|cog:coggen[7].cog_|sx[5]                        ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_|log_r[4]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[1].cog_|cog_alu:cog_alu_|log_r[2]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[2].cog_|cog_alu:cog_alu_|log_r[8]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[3].cog_|cog_alu:cog_alu_|log_r[2]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[4].cog_|cog_alu:cog_alu_|log_r[0]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[5].cog_|cog_alu:cog_alu_|log_r[7]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[6].cog_|cog_alu:cog_alu_|log_r[5]    ;
; 9:1                ; 9 bits    ; 54 LEs        ; 36 LEs               ; 18 LEs                 ; No         ; |top|dig:core|cog:coggen[7].cog_|cog_alu:cog_alu_|log_r[3]    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                          ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                           ;
+---------------------------------+--------------------+------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0|altsyncram_0u51:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                   ;
+---------------------------------+--------------------+------+------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                    ;
+---------------------------------+--------------------+------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0|altsyncram_nii1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0|altsyncram_nii1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0|altsyncram_nii1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Source assignments for dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0|altsyncram_nii1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                               ;
+---------------------------------+--------------------+------+--------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                ;
+---------------------------------+--------------------+------+--------------------------------------------------+


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: altpll:pll            ;
+-------------------------------+-------------------+----------------+
; Parameter Name                ; Value             ; Type           ;
+-------------------------------+-------------------+----------------+
; OPERATION_MODE                ; normal            ; Untyped        ;
; PLL_TYPE                      ; enhanced          ; Untyped        ;
; LPM_HINT                      ; UNUSED            ; Untyped        ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped        ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped        ;
; SCAN_CHAIN                    ; LONG              ; Untyped        ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped        ;
; INCLK0_INPUT_FREQUENCY        ; 20000             ; Untyped        ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped        ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped        ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped        ;
; LOCK_HIGH                     ; 1                 ; Untyped        ;
; LOCK_LOW                      ; 1                 ; Untyped        ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped        ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped        ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped        ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped        ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped        ;
; SKIP_VCO                      ; OFF               ; Untyped        ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped        ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped        ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped        ;
; BANDWIDTH                     ; 0                 ; Untyped        ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped        ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped        ;
; DOWN_SPREAD                   ; 0                 ; Untyped        ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped        ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped        ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped        ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped        ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped        ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped        ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped        ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped        ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped        ;
; CLK2_MULTIPLY_BY              ; 1                 ; Untyped        ;
; CLK1_MULTIPLY_BY              ; 1                 ; Untyped        ;
; CLK0_MULTIPLY_BY              ; 16                ; Untyped        ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped        ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped        ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped        ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped        ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped        ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped        ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped        ;
; CLK2_DIVIDE_BY                ; 1                 ; Untyped        ;
; CLK1_DIVIDE_BY                ; 1                 ; Untyped        ;
; CLK0_DIVIDE_BY                ; 5                 ; Untyped        ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped        ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped        ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped        ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped        ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped        ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped        ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped        ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK2_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK1_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK0_DUTY_CYCLE               ; 50                ; Untyped        ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped        ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped        ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped        ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped        ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped        ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped        ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped        ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped        ;
; DPA_DIVIDER                   ; 0                 ; Untyped        ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped        ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped        ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped        ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped        ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped        ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped        ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped        ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped        ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped        ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped        ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped        ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped        ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped        ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped        ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped        ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped        ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped        ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped        ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped        ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped        ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped        ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped        ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped        ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped        ;
; VCO_MIN                       ; 0                 ; Untyped        ;
; VCO_MAX                       ; 0                 ; Untyped        ;
; VCO_CENTER                    ; 0                 ; Untyped        ;
; PFD_MIN                       ; 0                 ; Untyped        ;
; PFD_MAX                       ; 0                 ; Untyped        ;
; M_INITIAL                     ; 0                 ; Untyped        ;
; M                             ; 0                 ; Untyped        ;
; N                             ; 1                 ; Untyped        ;
; M2                            ; 1                 ; Untyped        ;
; N2                            ; 1                 ; Untyped        ;
; SS                            ; 1                 ; Untyped        ;
; C0_HIGH                       ; 0                 ; Untyped        ;
; C1_HIGH                       ; 0                 ; Untyped        ;
; C2_HIGH                       ; 0                 ; Untyped        ;
; C3_HIGH                       ; 0                 ; Untyped        ;
; C4_HIGH                       ; 0                 ; Untyped        ;
; C5_HIGH                       ; 0                 ; Untyped        ;
; C6_HIGH                       ; 0                 ; Untyped        ;
; C7_HIGH                       ; 0                 ; Untyped        ;
; C8_HIGH                       ; 0                 ; Untyped        ;
; C9_HIGH                       ; 0                 ; Untyped        ;
; C0_LOW                        ; 0                 ; Untyped        ;
; C1_LOW                        ; 0                 ; Untyped        ;
; C2_LOW                        ; 0                 ; Untyped        ;
; C3_LOW                        ; 0                 ; Untyped        ;
; C4_LOW                        ; 0                 ; Untyped        ;
; C5_LOW                        ; 0                 ; Untyped        ;
; C6_LOW                        ; 0                 ; Untyped        ;
; C7_LOW                        ; 0                 ; Untyped        ;
; C8_LOW                        ; 0                 ; Untyped        ;
; C9_LOW                        ; 0                 ; Untyped        ;
; C0_INITIAL                    ; 0                 ; Untyped        ;
; C1_INITIAL                    ; 0                 ; Untyped        ;
; C2_INITIAL                    ; 0                 ; Untyped        ;
; C3_INITIAL                    ; 0                 ; Untyped        ;
; C4_INITIAL                    ; 0                 ; Untyped        ;
; C5_INITIAL                    ; 0                 ; Untyped        ;
; C6_INITIAL                    ; 0                 ; Untyped        ;
; C7_INITIAL                    ; 0                 ; Untyped        ;
; C8_INITIAL                    ; 0                 ; Untyped        ;
; C9_INITIAL                    ; 0                 ; Untyped        ;
; C0_MODE                       ; BYPASS            ; Untyped        ;
; C1_MODE                       ; BYPASS            ; Untyped        ;
; C2_MODE                       ; BYPASS            ; Untyped        ;
; C3_MODE                       ; BYPASS            ; Untyped        ;
; C4_MODE                       ; BYPASS            ; Untyped        ;
; C5_MODE                       ; BYPASS            ; Untyped        ;
; C6_MODE                       ; BYPASS            ; Untyped        ;
; C7_MODE                       ; BYPASS            ; Untyped        ;
; C8_MODE                       ; BYPASS            ; Untyped        ;
; C9_MODE                       ; BYPASS            ; Untyped        ;
; C0_PH                         ; 0                 ; Untyped        ;
; C1_PH                         ; 0                 ; Untyped        ;
; C2_PH                         ; 0                 ; Untyped        ;
; C3_PH                         ; 0                 ; Untyped        ;
; C4_PH                         ; 0                 ; Untyped        ;
; C5_PH                         ; 0                 ; Untyped        ;
; C6_PH                         ; 0                 ; Untyped        ;
; C7_PH                         ; 0                 ; Untyped        ;
; C8_PH                         ; 0                 ; Untyped        ;
; C9_PH                         ; 0                 ; Untyped        ;
; L0_HIGH                       ; 1                 ; Untyped        ;
; L1_HIGH                       ; 1                 ; Untyped        ;
; G0_HIGH                       ; 1                 ; Untyped        ;
; G1_HIGH                       ; 1                 ; Untyped        ;
; G2_HIGH                       ; 1                 ; Untyped        ;
; G3_HIGH                       ; 1                 ; Untyped        ;
; E0_HIGH                       ; 1                 ; Untyped        ;
; E1_HIGH                       ; 1                 ; Untyped        ;
; E2_HIGH                       ; 1                 ; Untyped        ;
; E3_HIGH                       ; 1                 ; Untyped        ;
; L0_LOW                        ; 1                 ; Untyped        ;
; L1_LOW                        ; 1                 ; Untyped        ;
; G0_LOW                        ; 1                 ; Untyped        ;
; G1_LOW                        ; 1                 ; Untyped        ;
; G2_LOW                        ; 1                 ; Untyped        ;
; G3_LOW                        ; 1                 ; Untyped        ;
; E0_LOW                        ; 1                 ; Untyped        ;
; E1_LOW                        ; 1                 ; Untyped        ;
; E2_LOW                        ; 1                 ; Untyped        ;
; E3_LOW                        ; 1                 ; Untyped        ;
; L0_INITIAL                    ; 1                 ; Untyped        ;
; L1_INITIAL                    ; 1                 ; Untyped        ;
; G0_INITIAL                    ; 1                 ; Untyped        ;
; G1_INITIAL                    ; 1                 ; Untyped        ;
; G2_INITIAL                    ; 1                 ; Untyped        ;
; G3_INITIAL                    ; 1                 ; Untyped        ;
; E0_INITIAL                    ; 1                 ; Untyped        ;
; E1_INITIAL                    ; 1                 ; Untyped        ;
; E2_INITIAL                    ; 1                 ; Untyped        ;
; E3_INITIAL                    ; 1                 ; Untyped        ;
; L0_MODE                       ; BYPASS            ; Untyped        ;
; L1_MODE                       ; BYPASS            ; Untyped        ;
; G0_MODE                       ; BYPASS            ; Untyped        ;
; G1_MODE                       ; BYPASS            ; Untyped        ;
; G2_MODE                       ; BYPASS            ; Untyped        ;
; G3_MODE                       ; BYPASS            ; Untyped        ;
; E0_MODE                       ; BYPASS            ; Untyped        ;
; E1_MODE                       ; BYPASS            ; Untyped        ;
; E2_MODE                       ; BYPASS            ; Untyped        ;
; E3_MODE                       ; BYPASS            ; Untyped        ;
; L0_PH                         ; 0                 ; Untyped        ;
; L1_PH                         ; 0                 ; Untyped        ;
; G0_PH                         ; 0                 ; Untyped        ;
; G1_PH                         ; 0                 ; Untyped        ;
; G2_PH                         ; 0                 ; Untyped        ;
; G3_PH                         ; 0                 ; Untyped        ;
; E0_PH                         ; 0                 ; Untyped        ;
; E1_PH                         ; 0                 ; Untyped        ;
; E2_PH                         ; 0                 ; Untyped        ;
; E3_PH                         ; 0                 ; Untyped        ;
; M_PH                          ; 0                 ; Untyped        ;
; C1_USE_CASC_IN                ; OFF               ; Untyped        ;
; C2_USE_CASC_IN                ; OFF               ; Untyped        ;
; C3_USE_CASC_IN                ; OFF               ; Untyped        ;
; C4_USE_CASC_IN                ; OFF               ; Untyped        ;
; C5_USE_CASC_IN                ; OFF               ; Untyped        ;
; C6_USE_CASC_IN                ; OFF               ; Untyped        ;
; C7_USE_CASC_IN                ; OFF               ; Untyped        ;
; C8_USE_CASC_IN                ; OFF               ; Untyped        ;
; C9_USE_CASC_IN                ; OFF               ; Untyped        ;
; CLK0_COUNTER                  ; G0                ; Untyped        ;
; CLK1_COUNTER                  ; G0                ; Untyped        ;
; CLK2_COUNTER                  ; G0                ; Untyped        ;
; CLK3_COUNTER                  ; G0                ; Untyped        ;
; CLK4_COUNTER                  ; G0                ; Untyped        ;
; CLK5_COUNTER                  ; G0                ; Untyped        ;
; CLK6_COUNTER                  ; E0                ; Untyped        ;
; CLK7_COUNTER                  ; E1                ; Untyped        ;
; CLK8_COUNTER                  ; E2                ; Untyped        ;
; CLK9_COUNTER                  ; E3                ; Untyped        ;
; L0_TIME_DELAY                 ; 0                 ; Untyped        ;
; L1_TIME_DELAY                 ; 0                 ; Untyped        ;
; G0_TIME_DELAY                 ; 0                 ; Untyped        ;
; G1_TIME_DELAY                 ; 0                 ; Untyped        ;
; G2_TIME_DELAY                 ; 0                 ; Untyped        ;
; G3_TIME_DELAY                 ; 0                 ; Untyped        ;
; E0_TIME_DELAY                 ; 0                 ; Untyped        ;
; E1_TIME_DELAY                 ; 0                 ; Untyped        ;
; E2_TIME_DELAY                 ; 0                 ; Untyped        ;
; E3_TIME_DELAY                 ; 0                 ; Untyped        ;
; M_TIME_DELAY                  ; 0                 ; Untyped        ;
; N_TIME_DELAY                  ; 0                 ; Untyped        ;
; EXTCLK3_COUNTER               ; E3                ; Untyped        ;
; EXTCLK2_COUNTER               ; E2                ; Untyped        ;
; EXTCLK1_COUNTER               ; E1                ; Untyped        ;
; EXTCLK0_COUNTER               ; E0                ; Untyped        ;
; ENABLE0_COUNTER               ; L0                ; Untyped        ;
; ENABLE1_COUNTER               ; L0                ; Untyped        ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped        ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped        ;
; LOOP_FILTER_C                 ; 5                 ; Untyped        ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped        ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped        ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped        ;
; VCO_POST_SCALE                ; 0                 ; Untyped        ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped        ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped        ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped        ;
; INTENDED_DEVICE_FAMILY        ; NONE              ; Untyped        ;
; PORT_CLKENA0                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKENA1                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKENA2                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKENA3                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKENA4                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKENA5                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLK0                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLK1                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLK2                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_EXTCLK3                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKBAD0                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKBAD1                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK0                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK1                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK2                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK3                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK4                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK5                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped        ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped        ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped        ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped        ;
; PORT_SCANDATA                 ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANDATAOUT              ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANDONE                 ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_ACTIVECLOCK              ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKLOSS                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_INCLK1                   ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_INCLK0                   ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_FBIN                     ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_PLLENA                   ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CLKSWITCH                ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_ARESET                   ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_PFDENA                   ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANCLK                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANACLR                 ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANREAD                 ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANWRITE                ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_LOCKED                   ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_CONFIGUPDATE             ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_PHASEDONE                ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_PHASESTEP                ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_PHASEUPDOWN              ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_SCANCLKENA               ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_PHASECOUNTERSELECT       ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped        ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped        ;
; M_TEST_SOURCE                 ; 5                 ; Untyped        ;
; C0_TEST_SOURCE                ; 5                 ; Untyped        ;
; C1_TEST_SOURCE                ; 5                 ; Untyped        ;
; C2_TEST_SOURCE                ; 5                 ; Untyped        ;
; C3_TEST_SOURCE                ; 5                 ; Untyped        ;
; C4_TEST_SOURCE                ; 5                 ; Untyped        ;
; C5_TEST_SOURCE                ; 5                 ; Untyped        ;
; C6_TEST_SOURCE                ; 5                 ; Untyped        ;
; C7_TEST_SOURCE                ; 5                 ; Untyped        ;
; C8_TEST_SOURCE                ; 5                 ; Untyped        ;
; C9_TEST_SOURCE                ; 5                 ; Untyped        ;
; CBXI_PARAMETER                ; altpll_ejp        ; Untyped        ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped        ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped        ;
; WIDTH_CLOCK                   ; 6                 ; Untyped        ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped        ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped        ;
; DEVICE_FAMILY                 ; Cyclone IV E      ; Untyped        ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped        ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped        ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY     ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY   ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE   ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE ;
+-------------------------------+-------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[0].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[1].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[2].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[3].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[4].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[5].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[6].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[7].cog_ ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; oh             ; 31    ; Signed Integer                                  ;
; ol             ; 26    ; Signed Integer                                  ;
; wz             ; 25    ; Signed Integer                                  ;
; wc             ; 24    ; Signed Integer                                  ;
; wr             ; 23    ; Signed Integer                                  ;
; im             ; 22    ; Signed Integer                                  ;
; ch             ; 21    ; Signed Integer                                  ;
; cl             ; 18    ; Signed Integer                                  ;
; dh             ; 17    ; Signed Integer                                  ;
; dl             ; 9     ; Signed Integer                                  ;
; sh             ; 8     ; Signed Integer                                  ;
; sl             ; 0     ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
+------------------------------------+----------------------+------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                 ;
+------------------------------------+----------------------+------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                              ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                           ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                         ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                         ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                       ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                              ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                              ;
; WIDTH_A                            ; 32                   ; Untyped                                              ;
; WIDTHAD_A                          ; 9                    ; Untyped                                              ;
; NUMWORDS_A                         ; 512                  ; Untyped                                              ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                              ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                              ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                              ;
; WIDTH_B                            ; 32                   ; Untyped                                              ;
; WIDTHAD_B                          ; 9                    ; Untyped                                              ;
; NUMWORDS_B                         ; 512                  ; Untyped                                              ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                              ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                              ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                              ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                              ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                              ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                              ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                              ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                              ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                              ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                              ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                              ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                              ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                              ;
; BYTE_SIZE                          ; 8                    ; Untyped                                              ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                              ;
; INIT_FILE                          ; UNUSED               ; Untyped                                              ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                              ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                              ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                              ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                              ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                              ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                              ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                              ;
; CBXI_PARAMETER                     ; altsyncram_isd1      ; Untyped                                              ;
+------------------------------------+----------------------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ic_74HC165D:sreg ;
+----------------+-------+--------------------------------------+
; Parameter Name ; Value ; Type                                 ;
+----------------+-------+--------------------------------------+
; T_PD_C_Q7      ; 16    ; Signed Integer                       ;
; T_PD_PL_Q7     ; 15    ; Signed Integer                       ;
; T_PD_D7_Q7     ; 11    ; Signed Integer                       ;
; T_PD_PL_D7     ; 4     ; Signed Integer                       ;
+----------------+-------+--------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                              ;
+------------------------------------+----------------------+---------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                           ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                        ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                      ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                      ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                    ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                           ;
; OPERATION_MODE                     ; ROM                  ; Untyped                                           ;
; WIDTH_A                            ; 32                   ; Untyped                                           ;
; WIDTHAD_A                          ; 12                   ; Untyped                                           ;
; NUMWORDS_A                         ; 4096                 ; Untyped                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                           ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                           ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                           ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                           ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                           ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                           ;
; WIDTH_B                            ; 1                    ; Untyped                                           ;
; WIDTHAD_B                          ; 1                    ; Untyped                                           ;
; NUMWORDS_B                         ; 1                    ; Untyped                                           ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                           ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                           ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                           ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                           ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                           ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                           ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                           ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                           ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                           ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                           ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                           ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                           ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                           ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                           ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                           ;
; BYTE_SIZE                          ; 8                    ; Untyped                                           ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                           ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                           ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                           ;
; INIT_FILE                          ; hub_rom_high.hex     ; Untyped                                           ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                           ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                           ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                           ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                           ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                           ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                           ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                           ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                           ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                           ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                           ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                           ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                           ;
; CBXI_PARAMETER                     ; altsyncram_0u51      ; Untyped                                           ;
+------------------------------------+----------------------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0 ;
+------------------------------------+----------------------+-----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                          ;
+------------------------------------+----------------------+-----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                       ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                       ;
; WIDTH_A                            ; 8                    ; Untyped                                       ;
; WIDTHAD_A                          ; 13                   ; Untyped                                       ;
; NUMWORDS_A                         ; 8192                 ; Untyped                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WIDTH_B                            ; 8                    ; Untyped                                       ;
; WIDTHAD_B                          ; 13                   ; Untyped                                       ;
; NUMWORDS_B                         ; 8192                 ; Untyped                                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                       ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                       ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; INIT_FILE                          ; UNUSED               ; Untyped                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                       ;
; CBXI_PARAMETER                     ; altsyncram_nii1      ; Untyped                                       ;
+------------------------------------+----------------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0 ;
+------------------------------------+----------------------+-----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                          ;
+------------------------------------+----------------------+-----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                       ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                       ;
; WIDTH_A                            ; 8                    ; Untyped                                       ;
; WIDTHAD_A                          ; 13                   ; Untyped                                       ;
; NUMWORDS_A                         ; 8192                 ; Untyped                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WIDTH_B                            ; 8                    ; Untyped                                       ;
; WIDTHAD_B                          ; 13                   ; Untyped                                       ;
; NUMWORDS_B                         ; 8192                 ; Untyped                                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                       ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                       ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; INIT_FILE                          ; UNUSED               ; Untyped                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                       ;
; CBXI_PARAMETER                     ; altsyncram_nii1      ; Untyped                                       ;
+------------------------------------+----------------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0 ;
+------------------------------------+----------------------+-----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                          ;
+------------------------------------+----------------------+-----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                       ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                       ;
; WIDTH_A                            ; 8                    ; Untyped                                       ;
; WIDTHAD_A                          ; 13                   ; Untyped                                       ;
; NUMWORDS_A                         ; 8192                 ; Untyped                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WIDTH_B                            ; 8                    ; Untyped                                       ;
; WIDTHAD_B                          ; 13                   ; Untyped                                       ;
; NUMWORDS_B                         ; 8192                 ; Untyped                                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                       ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                       ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; INIT_FILE                          ; UNUSED               ; Untyped                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                       ;
; CBXI_PARAMETER                     ; altsyncram_nii1      ; Untyped                                       ;
+------------------------------------+----------------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0 ;
+------------------------------------+----------------------+-----------------------------------------------+
; Parameter Name                     ; Value                ; Type                                          ;
+------------------------------------+----------------------+-----------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                       ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                                       ;
; WIDTH_A                            ; 8                    ; Untyped                                       ;
; WIDTHAD_A                          ; 13                   ; Untyped                                       ;
; NUMWORDS_A                         ; 8192                 ; Untyped                                       ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                       ;
; WIDTH_B                            ; 8                    ; Untyped                                       ;
; WIDTHAD_B                          ; 13                   ; Untyped                                       ;
; NUMWORDS_B                         ; 8192                 ; Untyped                                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                       ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                       ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                       ;
; INIT_FILE                          ; UNUSED               ; Untyped                                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                                       ;
; CBXI_PARAMETER                     ; altsyncram_nii1      ; Untyped                                       ;
+------------------------------------+----------------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------+
; altpll Parameter Settings by Entity Instance ;
+-------------------------------+--------------+
; Name                          ; Value        ;
+-------------------------------+--------------+
; Number of entity instances    ; 1            ;
; Entity Instance               ; altpll:pll   ;
;     -- OPERATION_MODE         ; normal       ;
;     -- PLL_TYPE               ; enhanced     ;
;     -- PRIMARY_CLOCK          ; INCLK0       ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000        ;
;     -- INCLK1_INPUT_FREQUENCY ; 0            ;
;     -- VCO_MULTIPLY_BY        ; 0            ;
;     -- VCO_DIVIDE_BY          ; 0            ;
+-------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                ;
+-------------------------------------------+---------------------------------------------------------------------+
; Name                                      ; Value                                                               ;
+-------------------------------------------+---------------------------------------------------------------------+
; Number of entity instances                ; 13                                                                  ;
; Entity Instance                           ; dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[1].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[2].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[3].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[4].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[5].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[6].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|cog:coggen[7].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 512                                                                 ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 32                                                                  ;
;     -- NUMWORDS_B                         ; 512                                                                 ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0        ;
;     -- OPERATION_MODE                     ; ROM                                                                 ;
;     -- WIDTH_A                            ; 32                                                                  ;
;     -- NUMWORDS_A                         ; 4096                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 1                                                                   ;
;     -- NUMWORDS_B                         ; 1                                                                   ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                           ;
; Entity Instance                           ; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0            ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 8                                                                   ;
;     -- NUMWORDS_A                         ; 8192                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 8                                                                   ;
;     -- NUMWORDS_B                         ; 8192                                                                ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                            ;
; Entity Instance                           ; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram3_rtl_0            ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 8                                                                   ;
;     -- NUMWORDS_A                         ; 8192                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 8                                                                   ;
;     -- NUMWORDS_B                         ; 8192                                                                ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                            ;
; Entity Instance                           ; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram2_rtl_0            ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 8                                                                   ;
;     -- NUMWORDS_A                         ; 8192                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 8                                                                   ;
;     -- NUMWORDS_B                         ; 8192                                                                ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                            ;
; Entity Instance                           ; dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram1_rtl_0            ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                           ;
;     -- WIDTH_A                            ; 8                                                                   ;
;     -- NUMWORDS_A                         ; 8192                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                        ;
;     -- WIDTH_B                            ; 8                                                                   ;
;     -- NUMWORDS_B                         ; 8192                                                                ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                              ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                        ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                            ;
+-------------------------------------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctrb"                                          ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; phs[32] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra"                                          ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; phs[32] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 42                          ;
; cycloneiii_ff         ; 5406                        ;
;     CLR               ; 89                          ;
;     ENA               ; 3009                        ;
;     ENA CLR           ; 1008                        ;
;     ENA SCLR SLD      ; 56                          ;
;     ENA SLD           ; 776                         ;
;     SLD               ; 160                         ;
;     plain             ; 308                         ;
; cycloneiii_io_obuf    ; 32                          ;
; cycloneiii_lcell_comb ; 13194                       ;
;     arith             ; 1698                        ;
;         2 data inputs ; 308                         ;
;         3 data inputs ; 1390                        ;
;     normal            ; 11496                       ;
;         0 data inputs ; 25                          ;
;         1 data inputs ; 98                          ;
;         2 data inputs ; 546                         ;
;         3 data inputs ; 2230                        ;
;         4 data inputs ; 8597                        ;
; cycloneiii_pll        ; 1                           ;
; cycloneiii_ram_block  ; 320                         ;
;                       ;                             ;
; Max LUT depth         ; 18.00                       ;
; Average LUT depth     ; 7.59                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:37     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed May 31 00:45:21 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off top -c top
Warning (12125): Using design file top.tdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: top
Info (12127): Elaborating entity "top" for the top level hierarchy
Info (12128): Elaborating entity "altpll" for hierarchy "altpll:pll"
Info (12130): Elaborated megafunction instantiation "altpll:pll"
Info (12133): Instantiated megafunction "altpll:pll" with the following parameter:
    Info (12134): Parameter "clk0_divide_by" = "5"
    Info (12134): Parameter "clk0_multiply_by" = "16"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "operation_mode" = "normal"
    Info (12134): Parameter "pll_type" = "enhanced"
    Info (12134): Parameter "width_clock" = "6"
    Info (12134): Parameter "width_phasecounterselect" = "4"
Info (12021): Found 1 design units, including 1 entities, in source file db/altpll_ejp.tdf
    Info (12023): Found entity 1: altpll_ejp
Info (12128): Elaborating entity "altpll_ejp" for hierarchy "altpll:pll|altpll_ejp:auto_generated"
Warning (12125): Using design file tim.tdf, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: tim
Info (12128): Elaborating entity "tim" for hierarchy "tim:clkgen"
Warning (12125): Using design file dig.v, which is not specified as a design file for the current project, but contains definitions for 8 design units and 8 entities in project
    Info (12023): Found entity 1: cog_ram
    Info (12023): Found entity 2: cog_alu
    Info (12023): Found entity 3: cog_ctr
    Info (12023): Found entity 4: cog_vid
    Info (12023): Found entity 5: cog
    Info (12023): Found entity 6: hub_mem
    Info (12023): Found entity 7: hub
    Info (12023): Found entity 8: dig
Info (12128): Elaborating entity "dig" for hierarchy "dig:core"
Info (12128): Elaborating entity "cog" for hierarchy "dig:core|cog:coggen[0].cog_"
Info (12128): Elaborating entity "cog_ram" for hierarchy "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_"
Warning (276027): Inferred dual-clock RAM node "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1" from synchronous design logic.  The read-during-write behavior of a dual-clock RAM is undefined and may not match the behavior of the original design.
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 32
        Info (286033): Parameter WIDTHAD_A set to 9
        Info (286033): Parameter NUMWORDS_A set to 512
        Info (286033): Parameter WIDTH_B set to 32
        Info (286033): Parameter WIDTHAD_B set to 9
        Info (286033): Parameter NUMWORDS_B set to 512
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK1
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
Info (12128): Elaborating entity "altsyncram" for hierarchy "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1"
Info (12130): Elaborated megafunction instantiation "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1"
Info (12133): Instantiated megafunction "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "32"
    Info (12134): Parameter "WIDTHAD_A" = "9"
    Info (12134): Parameter "NUMWORDS_A" = "512"
    Info (12134): Parameter "WIDTH_B" = "32"
    Info (12134): Parameter "WIDTHAD_B" = "9"
    Info (12134): Parameter "NUMWORDS_B" = "512"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK1"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_isd1.tdf
    Info (12023): Found entity 1: altsyncram_isd1
Info (12128): Elaborating entity "altsyncram_isd1" for hierarchy "dig:core|cog:coggen[0].cog_|cog_ram:cog_ram_|altsyncram:r[0][31]__1|altsyncram_isd1:auto_generated"
Info (12128): Elaborating entity "cog_ctr" for hierarchy "dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra"
Info (12128): Elaborating entity "cog_vid" for hierarchy "dig:core|cog:coggen[0].cog_|cog_vid:cog_vid_"
Info (12128): Elaborating entity "cog_alu" for hierarchy "dig:core|cog:coggen[0].cog_|cog_alu:cog_alu_"
Info (12128): Elaborating entity "hub" for hierarchy "dig:core|hub:hub_"
Info (12128): Elaborating entity "hub_mem" for hierarchy "dig:core|hub:hub_|hub_mem:hub_mem_"
Warning (10858): Verilog HDL warning at hub_mem.v(85): object rom_low used but never assigned
Warning (10036): Verilog HDL or VHDL warning at hub_mem.v(87): object "rom_low_q" assigned a value but never read
Warning (10858): Verilog HDL warning at hub_mem.v(96): object rom_high used but never assigned
Warning (12125): Using design file ic_74hc165d.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: ic_74HC165D
Info (12128): Elaborating entity "ic_74HC165D" for hierarchy "ic_74HC165D:sreg"
Warning (19016): Clock multiplexers are found and protected
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[7].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[6].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[5].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[4].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[3].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[2].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[1].cog_|cog_ctr:cog_ctra|Mux6
    Warning (19017): Found clock multiplexer dig:core|cog:coggen[0].cog_|cog_ctr:cog_ctra|Mux6
Warning (19016): Clock multiplexers are found and protected
    Warning (19017): Found clock multiplexer tim:clkgen|clk_pll~2
Warning (276020): Inferred RAM node "dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Warning (276020): Inferred RAM node "dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Warning (276020): Inferred RAM node "dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Warning (276020): Inferred RAM node "dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Info (19000): Inferred 5 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "dig:core|hub:hub_|hub_mem:hub_mem_|rom_high_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 32
        Info (286033): Parameter WIDTHAD_A set to 12
        Info (286033): Parameter NUMWORDS_A set to 4096
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to hub_rom_high.hex
    Info (276029): Inferred altsyncram megafunction from the following design logic: "dig:core|hub:hub_|hub_mem:hub_mem_|ram0_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 8192
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 13
        Info (286033): Parameter NUMWORDS_B set to 8192
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
    Info (276029): Inferred altsyncram megafunction from the following design logic: "dig:core|hub:hub_|hub_mem:hub_mem_|ram3_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 8192
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 13
        Info (286033): Parameter NUMWORDS_B set to 8192
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
    Info (276029): Inferred altsyncram megafunction from the following design logic: "dig:core|hub:hub_|hub_mem:hub_mem_|ram2_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 8192
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 13
        Info (286033): Parameter NUMWORDS_B set to 8192
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
    Info (276029): Inferred altsyncram megafunction from the following design logic: "dig:core|hub:hub_|hub_mem:hub_mem_|ram1_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 8192
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 13
        Info (286033): Parameter NUMWORDS_B set to 8192
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
Info (12130): Elaborated megafunction instantiation "dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0"
Info (12133): Instantiated megafunction "dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:rom_high_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "32"
    Info (12134): Parameter "WIDTHAD_A" = "12"
    Info (12134): Parameter "NUMWORDS_A" = "4096"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "hub_rom_high.hex"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_0u51.tdf
    Info (12023): Found entity 1: altsyncram_0u51
Info (12130): Elaborated megafunction instantiation "dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0"
Info (12133): Instantiated megafunction "dig:core|hub:hub_|hub_mem:hub_mem_|altsyncram:ram0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "13"
    Info (12134): Parameter "NUMWORDS_A" = "8192"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "13"
    Info (12134): Parameter "NUMWORDS_B" = "8192"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_MIXED_PORTS" = "OLD_DATA"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_nii1.tdf
    Info (12023): Found entity 1: altsyncram_nii1
Warning (13034): The following nodes have both tri-state and non-tri-state drivers
    Warning (13035): Inserted always-enabled tri-state buffer between "prop_io[12]" and its non-tri-state driver.
    Warning (13035): Inserted always-enabled tri-state buffer between "prop_io[13]" and its non-tri-state driver.
Info (13060): One or more bidirs are fed by always enabled tri-state buffers
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidir "prop_io[12]" is moved to its source
    Info (13061): Fan-out of permanently enabled tri-state buffer feeding bidir "prop_io[13]" is moved to its source
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13004): Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state.
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[7]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[7]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[7]~1"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[6]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[6]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[6]~5"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[5]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[5]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[5]~9"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[4]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[4]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[4]~13"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[3]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[3]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[3]~17"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[2]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[2]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[2]~21"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[1]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[1]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[1]~25"
    Warning (13310): Register "ic_74HC165D:sreg|shift_reg[0]" is converted into an equivalent circuit using register "ic_74HC165D:sreg|shift_reg[0]~_emulated" and latch "ic_74HC165D:sreg|shift_reg[0]~29"
Warning (13009): TRI or OPNDRN buffers permanently enabled
    Warning (13010): Node "prop_io[12]~synth"
    Warning (13010): Node "prop_io[13]~synth"
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/top.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 16709 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 8 output pins
    Info (21060): Implemented 32 bidirectional pins
    Info (21061): Implemented 16346 logic cells
    Info (21064): Implemented 320 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 939 megabytes
    Info: Processing ended: Wed May 31 00:46:17 2017
    Info: Elapsed time: 00:00:56
    Info: Total CPU time (on all processors): 00:01:08


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in G:/JCAP/Dev/P8X32A/P8X32A_DE0_Nano/top.map.smsg.


