2高性能資料轉換器新型架構之設計與晶片實現
Design and Chip Implementation of High-Performance Data Converters
計畫編號：NSC 96-2221-E-150-073-MY2
執行期間: 96 年 8 月 1 日至 98 年 7 月 31 日
主持人：虎尾科技大學電機系 呂啟彰副教授
一、中文摘要
傳統管線式類比數位轉換器大都採用每級
1.5 位元的架構，整個電路是由前端取樣保
持電路與數級子電路所組成，每一級的子電
路包含取樣保持電路、次類比數位轉換
器、次數位類比轉換器、減法器、兩倍增
益放大器，再配合時脈產生電路、編碼器、
暫存器與數位錯誤修正電路。其中取樣保持
電路、次數位類比轉換器、減法器與增益
放大器，四種功能的電路可由乘法式數位
類比轉換器共同完成。但是由於電容不匹配
所造成的誤差，使得傳統管線式類比數位轉換
器的解析度大約設計為十位元，無法進一步提
高。
在過去所發表的文獻記錄中，為改進傳統乘
法式數位類比轉換器因電容不匹配所造成
的增益誤差，可分為數位校正技術和類比技
術。本次計劃所提出的新型架構，主要的優點
為使用一個運算放大器，在四個工作相位內，
完成兩次增益為兩倍的餘值輸出，不僅解決電
容不匹配的問題，整體類比數位轉換器的轉換
速率也不會下降。另外此觀念可延伸設計新型
的積分器電路，不僅可改善電容不匹配的問
題，並且有效消除運算放大器的偏移電壓。
本計劃為期兩年，第一年理論探討並模擬
完成新型的乘法式數位類比轉換器電路，並
將使用的觀念，稍作修改設計與模擬新型
的積分器電路，另外也完成類比數位轉換器
所需的內部電路設計，包含低電壓高速運算
放大器、拔靴帶開關電路與比較器電路，為了
驗證上述子電路的功能與累積設計類比數位
轉換器的經驗，並於第一年設計完成一個 1.5
伏特十位元的管線式類比數位轉換器，此電路
已完成設計、製作與量測工作；於第二年利用
新型乘法式數位類比轉換器電路，設計完成
一個 1.5 伏特十二位元的管線式類比數位轉換
器晶片，此電路已完成模擬與佈局，並已申請
晶片下線製作。本計劃將使用 TSMC 0.35um
2P4M CMOS 製程作為電路的模擬與驗證，
透過國家晶片系統設計中心下線製作，進一
步證明相關技術的優點。
關鍵詞：類比數位轉換器、電容不匹配
ABSTRACT
A typical pipelined architecture uses a number
of similar pipelined stages. Each stage is
composed of a 1.5-bit sub-ADC and a
multiplying digital-to-analog converter (MDAC)
circuit in which a 1.5-bit sub-DAC and
multiply-by-two amplifier are merged. However,
it is well known that more than 10-bit accuracy
is difficult to achieve without any calibration
techniques because of capacitor mismatch.
In this work, we present a novel
switched-capacitor amplifier with a gain of two
that is immune to capacitor mismatch. The main
beneficial point of the proposed architecture is
that the scheme produces two residue output
voltage in four phases using one opamp. In other
words, the valid output is generated within two
phases. Therefore, the proposed architecture
overcomes the problem of capacitor mismatch
and the conversion rate is equal to that of
conventional implementation. In case of
sigma-delta modulator, the gain error of
integrator will degrade the signal-to-noise ratio.
The concept used in the switched-capacitor
amplifier is also applied to switched-capacitor
integrator.
This project was executed in two year. In the
first year, we complete the design of novel
multiplying digital-to-analog converter (MDAC),
capacitor-mismatch-insensitive integrator, some
building blocks, and 10 bits pipelined ADC. In
the second year, the design and implementation
for the 12 bits pipelined ADC was accomplished
using a 0.35-m 2P4M CMOS process.
Keywords: Analo-to-Digital Converter 、
Capacitor-mismatch.
4Fig. 4. The circuit diagram of the proposed
capacitor-mismatch insensitive amplifier and timing
diagram.
Fig. 5. The equivalent schematic of the proposed
multiply-by-two amplifier. (a) Phase 1. (b) Phase 2.
(c) Phase 3. (d) Phase 4.
C5、C6為第二組取樣電容，為了使其在下次
一取樣時為初始狀態，所以此時作重置的動
作，避免上一次的取樣結果影響到下一次輸出
的準確性，第二組取樣電容存在的必要性是因
為當 C1、C2 取樣且輸出結果後，在下一次取
樣前，必需同樣有重置至初始的動作，如此會
花費一個相位的時間在作重置，但重置的動
作，實際上並不會用到運算放大器，此時再由
C5、C6 在同一時間開始作取樣，則可同時進行
兩個動作。
第二相位的等效電路圖，如 Fig. 5(b)，在
C3、C4上原本暫存 Q1、Q2，在第二個相位中，
C3、C4一端接地，另一端接於虛接地，其暫存
的電荷因電容兩端等電位而流出，因運算放大
器輸入阻抗很大，故電荷流向 C1、C2，另外
必須經由開關的切換，控制 C1、C2 上的平行
極板，才可使 C1、C2 作相加的動作，此時 C1、
C2上的電荷為：
2in22c
1in11c
CV2Q2Q
CV2Q2Q




因 C1、C2 接於虛接地，跨接在運算放大器
的輸出端，此時所產生的輸出為：
 









ininoutout
in
2
2in
2
2
out
in
1
1in
1
1
out
VV2VV
V2
C
CV2
C
Q2
V
V2
C
CV2
C
Q2
V
由於此電路以原取樣電容產生輸出，所以不
會出現電容不匹配的問題，可清楚看出電路在
第二相位獲得第一次輸出，且達到準確的兩倍
增益。
第三相位的等效電路圖，如 Fig. 5(c)，在上
一個相位中，C1、C2 仍存有兩倍的 Q1、Q2，
所以在這一個相位，將 C1、C2 兩端接地，使
其重置為初始的狀態，第二組取樣電容 C5、
C6 則取代原來 C1、C2的位置，對輸入訊號作
取樣的動作，C5、C6儲存 Q5、Q6電荷，因為
在上一個相位 C3、C4 已重置為初始的狀態，
所以在這一相位中可直接使用，不需要再對其
作放電的動作，C3、C4一樣扮演著暫時儲存電
荷的角色，因為電荷守恆的原理而感應出相等
的電荷：
6in65in5 CVQ,CVQ  
第四相位的等效電路圖，如 Fig. 5(d)，在第
四相位得到第二次輸出，電荷從 C3、C4 流出，
與 C5、C6上的電荷做相加的作用：
6in66c
5in55c
CV2Q2Q
CV2Q2Q




6Fig. 9. Histogram of the proposed structure’s gain.
將新型兩倍增益放大器再作修改，可得到新
型的乘法式數位類比轉換器電路(Multiplying
Digital-to-Analog Converter, MADC)，其電路
圖如 Fig. 10 所示，此電路將運用於高解析度
的管線式類比數位轉換器。
Fig. 10. The fully differential schematic of the
proposed multiplying DAC.
四、具有提升電容不匹配免疫能力之金氧
半開關電容積分器
另外此一觀念可延伸設計新型的積分器電
路，但是傳統積分器同樣出現電容不匹配的
情形，不同於管線式類比數位轉換器使用兩倍
增益放大器，積分器的功能為產生一倍增益，
並且累加上一次的結果，全差動新型積分器電
路圖如 Fig. 11，在此為了方便解釋電路動作原
理以單端的型式做為說明：
由於積分器主要的功能為累增上一次的輸
出，為使動作原理說明清楚，從第二相位開始
探討，其等效電路圖，如 Fig. 12 (b)，C1 跨接
於運算放大器，C2對輸出信號作取樣，此時輸
出結果為 Vo(n-3/2)，接下來如 Fig. 12(a)，此
相位主要由 C1 對 Vin(n-1)作取樣， C2跨接於
運算放大器，電容的平行極板位置與前一相位
相反，而 C1 接於Vin(n-1)與Vo(n-1)之間，儲存
C1 (Vin+Vout)的電荷量，以下以 Z domain 來做
分析：
3
( 1) ( )
2o off o
V n V V n   
 )1n(V)1n(VV)
2
1
n(V oinoffo 



  )
2
3
n(V)1n(V)
2
1
n(V oino
offoo
offoo
V)n(V)
2
1
n(V
V)1n(V)
2
3
n(V


)1n(V)1n(V)n(V oino 
1
o
1
ino )Z)(Z(V)Z)(Z(V)Z(V

1
1
in
o
Z1
Z
)Z(V
)Z(V




2
3n 1n
2
1
n n
(a) (b)
Fig. 11. The proposed integrator. (a) Circuit diagram.
(b) Its timing diagram.
(a) (b)
Fig. 12. The equivalent schematic of the proposed
integrator. (a) Phase 1. (b) Phase 2.
傳統積分器對於運算放大器的偏移電壓所
造成的誤差，會隨著每次輸出而累加，從上述
推導可看出，新型電路每次輸入與上一次輸出
8ground 與 output signal 之間切換，所以將一直
處於不導通的狀態。Fig. 17 為時脈提昇開關電
路的模擬結果。
Fig. 17. Simulation results of bootstrapped switch
(Fs=25MHz, Fin=2.5MHz).
3、比較器電路
類比數位轉換器的設計趨勢是低功率及低
電壓，而其中影響類比數位轉換器最主要的關
鍵在於比較器電路，比較器電路在設計上可分
為許多型式如差動放大(Differential Amplifier)
比較器、反相切換(Inverter Chopper)比較器和
正回授(Positive feedback)比較器等，本計劃主
要是針對正回授比較器加以設計，其電路圖如
Fig. 18 所示。此電路由一個控制，當為
High 時，此時 M3、M4 為ON 的狀態，比較器
為 Pre-Amplify 的動作，將輸入之差動信號些
許放大；當為 Low 時，此時 M3、M4為 OFF
的狀態並且隔絕了 Kickback Noise 的路徑，而
比較器(M7、M8)為 Latch 的動作，將信號間的
差值大大的分離至 VDD 與零電位，如此即達成
了正回授栓鎖的動作。
Fig. 18. Class-AB comparator.
六、全差動管線式類比數位轉換器之設計
與製作
1、十位元管線式類比數位轉換器的設計與量
測
為了驗證低電壓高速運算放大器與時脈提
昇開關電路的功能，並且累積設計類比數位轉
換器的經驗，於第一年先行設計完成一個 1.5
伏特十位元的管線式類比數位轉換器，製作完
成的晶片照相圖，如 Fig. 19，類比數位轉換器
之 DNL、INL 量測結果，如 Fig. 20，至於在
取樣頻率 60MHz 的條件下，SFDR 與 SNDR
對輸入訊號頻率的關係圖，如 Fig. 21，晶片量
測的整體之效能，整理如 Table. 3 所示。
Fig. 19. Chip photograph of 10 bits pipelined ADC.
Fig. 20. Measured DNL and INL versus output code.
Fig. 21. Measured SFDR and SNDR versus input
signal frequency at 60 MS/s sampling rate.
Table. 3 Summary of 10 bits pipelined A/D converter
performance
Resolution 10 bits
Sampling Rate 60 MS/s
Power Supply 1.5V
Input Range ±0.55V
SNDR(@fin=25MHz) 62dB
SFDR(@fin =25MHz) 64.5dB
DNL -0.26 LSB ~ +0.30 LSB
INL -0.38 LSB ~ +0.42 LSB
Power Dissipation 25.6mW
Technology TSMC 0.35um 2P4M
10
“Switched-Capacitor Multiply-by-Two Amplifier
for High-Resolution Pipelined A/D Converter, ”
Proceedings of 2008 IEEE Midwest Symposium
on Circuits and Systems, August 10-13,
Knoxville, TN, USA, pp. 690-693. 國科會計畫
編號 : NSC 96-2221-E-150-073-MY2
3. Chi-Chang Lu, Wei-Xiang Tung, and Chien-Kuo
Huang, “A CMOS Low-Voltage Fully Differential
Sample-and-Hold Circuit, ” Proceedings of 2008
IEEE Asia Pacific Conference on Circuits and
Systems, November 30-December 3, Macao,
China, pp. 1188-1191. 國科會計畫編號: NSC
96-2221-E-150-073-MY2
4. Chi-Chang Lu and Wei-Xiang Tung, “A 1.5V
12-b 40 MSamples/s CMOS Pipelined ADC, ”
submitted to 2009 IEEE International Symposium
on Circuits and Systems. 國科會計畫編號: NSC
96-2221-E-150-073-MY2
5. Chi-Chang Lu, and Wei-Xiang Tung, “A 10-b
60Ms/s Low-Power CMOS Pipelined
Analog-to-Digital Converter,” submitted to IEEE
Journal Solid-State Circuits on June 2009. 國科
會計畫編號 : NSC 96-2221-E-150-073-MY2
九、計劃成果自評
1. 實際執行成果與研究計劃撰寫書相符的程
度為 75%。
2. 研究計劃的各項經費已被適當與充份的
用，達成提升計劃主持人研究水準與訓練
混合訊號積體電路設計人才的效果。
3. 目前研究的成果，已發表在知名的國際研
討會，並陸陸續續投稿於知名的國際期刊，
正在審稿之中。
參考文獻
[1] S. Lewis, S. Fetterman, G. Gross, R.
Ramachandran, and T. Viswanathan, “A 10-b
20-Msample/s analog-to-digital converter,” IEEE
J. Solid-State Circuits, vol.27, pp. 351-358, Mar.
1992.
[2] Un-Ku Moon and Bang-Sup Song, “Background
digital calibration techniques for pipelined
ADCs,” IEEE Trans. Circuits Syst. II, vol. 44, no.
2, pp. 102-109, Feb. 1997.
[3] M. Taherzadeh-Sani and A. A. Hamoui, “Digital
Background Calibration of Capacitor-Mismatch
Errors in Pipelined ADCs,” IEEE Trans. Circuits
Syst. II, vol. 53, no. 9, pp. 966-970, Sept. 2006.
[4] P. W. Li, M. J. Chin, P. R. Gray, and R. Castello,
“A ratio-independent algorithmic
analog-to-digital conversion technique,” IEEE J.
Solid-State Circuits, vol. 19, no. 6, pp. 828-836,
Dec 1984.
[5] Bang-Sup Song, M. F. Tompsett, and K. R.
Lakshmikumar, “A 12-bit 1-Msample/s capacitor
error-averaging pipelined A/D converter,” IEEE J.
Solid-State Circuits, vol. 23, no. 6, pp. 1324-1333,
Dec. 1988.
[6] Hsin-Shu Chen, Bang-Sup Song, and K. Bacrania,
“A 14-b 20-Msamples/s CMOS pipelined ADC,”
IEEE J. Solid-State Circuits, vol. 36, no. 6, pp.
997-1001, June 2001.
[7] Yun Chiu, “Inherently linear capacitor
error-averaging techniques for pipelined A/D
conversion,” IEEE Trans. Circuits Syst. II, vol.
47, no. 3, pp. 229-232, March 2000.
[8] Yun Chiu, P. R. Gray, and B. Nikolic, “A 14-b
12-MS/s CMOS pipeline ADC with over 100-dB
SFDR,” IEEE J. Solid-State Circuits, vol. 39, no.
12, pp. 2139-2151, Dec. 2004.
[9] H. Zare-Hoseini, O. Shoaei and I. Kale,
“Multiply-by-two gain stage with reduced
mismatch sensitivity,” Electron. Lett., vol. 41, no.
6, pp. 289-290, March 2005
