<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-3" LaunchTime="1446338499">
  <File Type="VDS-TIMING-PB" Name="clockmaker_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="clockmaker_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="clockmaker.dcp"/>
  <File Type="RDS-UTIL-PB" Name="clockmaker_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="clockmaker_utilization_synth.rpt"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RDS-RDS" Name="clockmaker.vds"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="PA-TCL" Name="clockmaker.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="clockmaker_drc_synth.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/modules/clockgen/clockgen.srcs/sources_1/new/slowdivider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/new/slowdivider.v"/>
        <Attr Name="ImportTime" Val="1446317437"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0.dcp"/>
        <Attr Name="ImportTime" Val="1446325634"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0_funcsim.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0_funcsim.vhdl"/>
        <Attr Name="ImportTime" Val="1446325635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0_funcsim.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0_funcsim.v"/>
        <Attr Name="ImportTime" Val="1446325635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0.v"/>
        <Attr Name="ImportTime" Val="1446325608"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0_stub.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0_stub.vhdl"/>
        <Attr Name="ImportTime" Val="1446325635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0_stub.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0_stub.v"/>
        <Attr Name="ImportTime" Val="1446325635"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/modules/clockgen/clockgen.srcs/sources_1/new/clockmaker.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/new/clockmaker.v"/>
        <Attr Name="ImportTime" Val="1446325719"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/modules/akm4396/serial_comms/serial_comms.srcs/sources_1/new/serialcontroller.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/akm4396/serial_comms/serial_comms.srcs/sources_1/new/serialcontroller.v"/>
        <Attr Name="ImportTime" Val="1446267222"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/modules/akm4396/settingscontroller/settingscontroller.srcs/sources_1/new/akm4396.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/akm4396/settingscontroller/settingscontroller.srcs/sources_1/new/akm4396.v"/>
        <Attr Name="ImportTime" Val="1446336227"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0_clk_wiz.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0_clk_wiz.v"/>
        <Attr Name="ImportTime" Val="1446325608"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/clkgen0/clkgen0.veo">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../modules/clockgen/clockgen.srcs/sources_1/ip/clkgen0/clkgen0.veo"/>
        <Attr Name="ImportTime" Val="1446325607"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="clockmaker"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
