[INF:CM0023] Creating log file ../../build/regression/PreProcMacro/slpp_all/surelog.log.

[ERR:PP0102] dut.sv:5:5: Unknown macro "check1".

[ERR:PP0102] dut.sv:7:5: Unknown macro "check2".

LIB:  work
FILE: dut.sv
n<> u<0> t<_INVALID_> f<0> l<0:0>
n<> u<1> t<Null_rule> p<209> s<208> l<14:1> el<1:14>
n<> u<2> t<Module_keyword> p<4> s<3> l<14:1> el<14:7>
n<top> u<3> t<StringConst> p<4> l<14:8> el<14:11>
n<> u<4> t<Module_ansi_header> p<206> c<2> s<11> l<14:1> el<14:12>
n<> u<5> t<Statement_item> p<6> l<4:13> el<4:13>
n<> u<6> t<Statement> p<7> c<5> l<4:13> el<4:13>
n<> u<7> t<Statement_or_null> p<8> c<6> l<4:13> el<4:13>
n<> u<8> t<Initial_construct> p<9> c<7> l<4:5> el<4:12>
n<> u<9> t<Module_common_item> p<10> c<8> l<4:5> el<4:12>
n<> u<10> t<Module_or_generate_item> p<11> c<9> l<4:5> el<4:12>
n<> u<11> t<Non_port_module_item> p<206> c<10> s<12> l<4:5> el<4:12>
n<> u<12> t<Non_port_module_item> p<206> s<13> l<4:13> el<4:13>
n<> u<13> t<Non_port_module_item> p<206> s<17> l<4:13> el<4:14>
n<display> u<14> t<StringConst> p<15> l<4:14> el<4:21>
n<> u<15> t<Udp_instantiation> p<16> c<14> l<4:14> el<4:22>
n<> u<16> t<Module_or_generate_item> p<17> c<15> l<4:14> el<4:22>
n<> u<17> t<Non_port_module_item> p<206> c<16> s<19> l<4:14> el<4:22>
n<> u<18> t<Surelog_macro_not_defined> p<19> l<5:5> el<5:40>
n<> u<19> t<Non_port_module_item> p<206> c<18> s<21> l<5:5> el<5:40>
n<> u<20> t<Module_or_generate_item> p<21> l<5:42> el<5:42>
n<> u<21> t<Non_port_module_item> p<206> c<20> s<23> l<5:42> el<5:42>
n<> u<22> t<Module_or_generate_item> p<23> l<5:42> el<6:19>
n<> u<23> t<Non_port_module_item> p<206> c<22> s<25> l<5:42> el<6:19>
n<> u<24> t<Surelog_macro_not_defined> p<25> l<7:5> el<7:40>
n<> u<25> t<Non_port_module_item> p<206> c<24> s<30> l<7:5> el<7:40>
n<> u<26> t<Package_or_generate_item_declaration> p<27> l<10:6> el<10:7>
n<> u<27> t<Module_or_generate_item_declaration> p<28> c<26> l<10:6> el<10:7>
n<> u<28> t<Module_common_item> p<29> c<27> l<10:6> el<10:7>
n<> u<29> t<Module_or_generate_item> p<30> c<28> l<10:6> el<10:7>
n<> u<30> t<Non_port_module_item> p<206> c<29> s<37> l<10:6> el<10:7>
n<> u<31> t<Statement_item> p<32> l<4:13> el<4:13>
n<> u<32> t<Statement> p<33> c<31> l<4:13> el<4:13>
n<> u<33> t<Statement_or_null> p<34> c<32> l<4:13> el<4:13>
n<> u<34> t<Initial_construct> p<35> c<33> l<4:5> el<4:12>
n<> u<35> t<Module_common_item> p<36> c<34> l<4:5> el<4:12>
n<> u<36> t<Module_or_generate_item> p<37> c<35> l<4:5> el<4:12>
n<> u<37> t<Non_port_module_item> p<206> c<36> s<38> l<4:5> el<4:12>
n<> u<38> t<Non_port_module_item> p<206> s<42> l<4:13> el<4:14>
n<display> u<39> t<StringConst> p<40> l<4:14> el<4:21>
n<> u<40> t<Udp_instantiation> p<41> c<39> l<4:14> el<4:22>
n<> u<41> t<Module_or_generate_item> p<42> c<40> l<4:14> el<4:22>
n<> u<42> t<Non_port_module_item> p<206> c<41> s<44> l<4:14> el<4:22>
n<> u<43> t<Surelog_macro_not_defined> p<44> l<5:5> el<5:40>
n<> u<44> t<Non_port_module_item> p<206> c<43> s<46> l<5:5> el<5:40>
n<> u<45> t<Module_or_generate_item> p<46> l<5:42> el<5:42>
n<> u<46> t<Non_port_module_item> p<206> c<45> s<48> l<5:42> el<5:42>
n<> u<47> t<Module_or_generate_item> p<48> l<5:42> el<6:19>
n<> u<48> t<Non_port_module_item> p<206> c<47> s<50> l<5:42> el<6:19>
n<> u<49> t<Surelog_macro_not_defined> p<50> l<7:5> el<7:40>
n<> u<50> t<Non_port_module_item> p<206> c<49> s<55> l<7:5> el<7:40>
n<> u<51> t<Package_or_generate_item_declaration> p<52> l<10:6> el<10:7>
n<> u<52> t<Module_or_generate_item_declaration> p<53> c<51> l<10:6> el<10:7>
n<> u<53> t<Module_common_item> p<54> c<52> l<10:6> el<10:7>
n<> u<54> t<Module_or_generate_item> p<55> c<53> l<10:6> el<10:7>
n<> u<55> t<Non_port_module_item> p<206> c<54> s<62> l<10:6> el<10:7>
n<> u<56> t<Statement_item> p<57> l<4:13> el<4:13>
n<> u<57> t<Statement> p<58> c<56> l<4:13> el<4:13>
n<> u<58> t<Statement_or_null> p<59> c<57> l<4:13> el<4:13>
n<> u<59> t<Initial_construct> p<60> c<58> l<4:5> el<4:12>
n<> u<60> t<Module_common_item> p<61> c<59> l<4:5> el<4:12>
n<> u<61> t<Module_or_generate_item> p<62> c<60> l<4:5> el<4:12>
n<> u<62> t<Non_port_module_item> p<206> c<61> s<63> l<4:5> el<4:12>
n<> u<63> t<Non_port_module_item> p<206> s<67> l<4:13> el<4:14>
n<display> u<64> t<StringConst> p<65> l<4:14> el<4:21>
n<> u<65> t<Udp_instantiation> p<66> c<64> l<4:14> el<4:22>
n<> u<66> t<Module_or_generate_item> p<67> c<65> l<4:14> el<4:22>
n<> u<67> t<Non_port_module_item> p<206> c<66> s<69> l<4:14> el<4:22>
n<> u<68> t<Surelog_macro_not_defined> p<69> l<5:5> el<5:40>
n<> u<69> t<Non_port_module_item> p<206> c<68> s<71> l<5:5> el<5:40>
n<> u<70> t<Module_or_generate_item> p<71> l<5:42> el<5:42>
n<> u<71> t<Non_port_module_item> p<206> c<70> s<73> l<5:42> el<5:42>
n<> u<72> t<Module_or_generate_item> p<73> l<5:42> el<6:20>
n<> u<73> t<Non_port_module_item> p<206> c<72> s<75> l<5:42> el<6:20>
n<> u<74> t<Surelog_macro_not_defined> p<75> l<7:5> el<7:40>
n<> u<75> t<Non_port_module_item> p<206> c<74> s<80> l<7:5> el<7:40>
n<> u<76> t<Package_or_generate_item_declaration> p<77> l<10:6> el<10:7>
n<> u<77> t<Module_or_generate_item_declaration> p<78> c<76> l<10:6> el<10:7>
n<> u<78> t<Module_common_item> p<79> c<77> l<10:6> el<10:7>
n<> u<79> t<Module_or_generate_item> p<80> c<78> l<10:6> el<10:7>
n<> u<80> t<Non_port_module_item> p<206> c<79> s<87> l<10:6> el<10:7>
n<> u<81> t<Statement_item> p<82> l<4:13> el<4:13>
n<> u<82> t<Statement> p<83> c<81> l<4:13> el<4:13>
n<> u<83> t<Statement_or_null> p<84> c<82> l<4:13> el<4:13>
n<> u<84> t<Initial_construct> p<85> c<83> l<4:5> el<4:12>
n<> u<85> t<Module_common_item> p<86> c<84> l<4:5> el<4:12>
n<> u<86> t<Module_or_generate_item> p<87> c<85> l<4:5> el<4:12>
n<> u<87> t<Non_port_module_item> p<206> c<86> s<88> l<4:5> el<4:12>
n<> u<88> t<Non_port_module_item> p<206> s<92> l<4:13> el<4:14>
n<display> u<89> t<StringConst> p<90> l<4:14> el<4:21>
n<> u<90> t<Udp_instantiation> p<91> c<89> l<4:14> el<4:22>
n<> u<91> t<Module_or_generate_item> p<92> c<90> l<4:14> el<4:22>
n<> u<92> t<Non_port_module_item> p<206> c<91> s<94> l<4:14> el<4:22>
n<> u<93> t<Surelog_macro_not_defined> p<94> l<5:5> el<5:40>
n<> u<94> t<Non_port_module_item> p<206> c<93> s<96> l<5:5> el<5:40>
n<> u<95> t<Module_or_generate_item> p<96> l<5:42> el<5:42>
n<> u<96> t<Non_port_module_item> p<206> c<95> s<98> l<5:42> el<5:42>
n<> u<97> t<Module_or_generate_item> p<98> l<5:42> el<6:20>
n<> u<98> t<Non_port_module_item> p<206> c<97> s<100> l<5:42> el<6:20>
n<> u<99> t<Surelog_macro_not_defined> p<100> l<7:5> el<7:40>
n<> u<100> t<Non_port_module_item> p<206> c<99> s<105> l<7:5> el<7:40>
n<> u<101> t<Package_or_generate_item_declaration> p<102> l<10:6> el<10:7>
n<> u<102> t<Module_or_generate_item_declaration> p<103> c<101> l<10:6> el<10:7>
n<> u<103> t<Module_common_item> p<104> c<102> l<10:6> el<10:7>
n<> u<104> t<Module_or_generate_item> p<105> c<103> l<10:6> el<10:7>
n<> u<105> t<Non_port_module_item> p<206> c<104> s<112> l<10:6> el<10:7>
n<> u<106> t<Statement_item> p<107> l<4:13> el<4:13>
n<> u<107> t<Statement> p<108> c<106> l<4:13> el<4:13>
n<> u<108> t<Statement_or_null> p<109> c<107> l<4:13> el<4:13>
n<> u<109> t<Initial_construct> p<110> c<108> l<4:5> el<4:12>
n<> u<110> t<Module_common_item> p<111> c<109> l<4:5> el<4:12>
n<> u<111> t<Module_or_generate_item> p<112> c<110> l<4:5> el<4:12>
n<> u<112> t<Non_port_module_item> p<206> c<111> s<113> l<4:5> el<4:12>
n<> u<113> t<Non_port_module_item> p<206> s<117> l<4:13> el<4:14>
n<display> u<114> t<StringConst> p<115> l<4:14> el<4:21>
n<> u<115> t<Udp_instantiation> p<116> c<114> l<4:14> el<4:22>
n<> u<116> t<Module_or_generate_item> p<117> c<115> l<4:14> el<4:22>
n<> u<117> t<Non_port_module_item> p<206> c<116> s<119> l<4:14> el<4:22>
n<> u<118> t<Surelog_macro_not_defined> p<119> l<5:5> el<5:40>
n<> u<119> t<Non_port_module_item> p<206> c<118> s<121> l<5:5> el<5:40>
n<> u<120> t<Module_or_generate_item> p<121> l<5:42> el<5:42>
n<> u<121> t<Non_port_module_item> p<206> c<120> s<123> l<5:42> el<5:42>
n<> u<122> t<Module_or_generate_item> p<123> l<5:42> el<6:19>
n<> u<123> t<Non_port_module_item> p<206> c<122> s<125> l<5:42> el<6:19>
n<> u<124> t<Surelog_macro_not_defined> p<125> l<7:5> el<7:40>
n<> u<125> t<Non_port_module_item> p<206> c<124> s<130> l<7:5> el<7:40>
n<> u<126> t<Package_or_generate_item_declaration> p<127> l<10:6> el<10:7>
n<> u<127> t<Module_or_generate_item_declaration> p<128> c<126> l<10:6> el<10:7>
n<> u<128> t<Module_common_item> p<129> c<127> l<10:6> el<10:7>
n<> u<129> t<Module_or_generate_item> p<130> c<128> l<10:6> el<10:7>
n<> u<130> t<Non_port_module_item> p<206> c<129> s<137> l<10:6> el<10:7>
n<> u<131> t<Statement_item> p<132> l<4:13> el<4:13>
n<> u<132> t<Statement> p<133> c<131> l<4:13> el<4:13>
n<> u<133> t<Statement_or_null> p<134> c<132> l<4:13> el<4:13>
n<> u<134> t<Initial_construct> p<135> c<133> l<4:5> el<4:12>
n<> u<135> t<Module_common_item> p<136> c<134> l<4:5> el<4:12>
n<> u<136> t<Module_or_generate_item> p<137> c<135> l<4:5> el<4:12>
n<> u<137> t<Non_port_module_item> p<206> c<136> s<138> l<4:5> el<4:12>
n<> u<138> t<Non_port_module_item> p<206> s<142> l<4:13> el<4:14>
n<display> u<139> t<StringConst> p<140> l<4:14> el<4:21>
n<> u<140> t<Udp_instantiation> p<141> c<139> l<4:14> el<4:22>
n<> u<141> t<Module_or_generate_item> p<142> c<140> l<4:14> el<4:22>
n<> u<142> t<Non_port_module_item> p<206> c<141> s<144> l<4:14> el<4:22>
n<> u<143> t<Surelog_macro_not_defined> p<144> l<5:5> el<5:40>
n<> u<144> t<Non_port_module_item> p<206> c<143> s<146> l<5:5> el<5:40>
n<> u<145> t<Module_or_generate_item> p<146> l<5:42> el<5:42>
n<> u<146> t<Non_port_module_item> p<206> c<145> s<148> l<5:42> el<5:42>
n<> u<147> t<Module_or_generate_item> p<148> l<5:42> el<6:19>
n<> u<148> t<Non_port_module_item> p<206> c<147> s<150> l<5:42> el<6:19>
n<> u<149> t<Surelog_macro_not_defined> p<150> l<7:5> el<7:40>
n<> u<150> t<Non_port_module_item> p<206> c<149> s<155> l<7:5> el<7:40>
n<> u<151> t<Package_or_generate_item_declaration> p<152> l<10:6> el<10:7>
n<> u<152> t<Module_or_generate_item_declaration> p<153> c<151> l<10:6> el<10:7>
n<> u<153> t<Module_common_item> p<154> c<152> l<10:6> el<10:7>
n<> u<154> t<Module_or_generate_item> p<155> c<153> l<10:6> el<10:7>
n<> u<155> t<Non_port_module_item> p<206> c<154> s<162> l<10:6> el<10:7>
n<> u<156> t<Statement_item> p<157> l<4:13> el<4:13>
n<> u<157> t<Statement> p<158> c<156> l<4:13> el<4:13>
n<> u<158> t<Statement_or_null> p<159> c<157> l<4:13> el<4:13>
n<> u<159> t<Initial_construct> p<160> c<158> l<4:5> el<4:12>
n<> u<160> t<Module_common_item> p<161> c<159> l<4:5> el<4:12>
n<> u<161> t<Module_or_generate_item> p<162> c<160> l<4:5> el<4:12>
n<> u<162> t<Non_port_module_item> p<206> c<161> s<163> l<4:5> el<4:12>
n<> u<163> t<Non_port_module_item> p<206> s<167> l<4:13> el<4:14>
n<display> u<164> t<StringConst> p<165> l<4:14> el<4:21>
n<> u<165> t<Udp_instantiation> p<166> c<164> l<4:14> el<4:22>
n<> u<166> t<Module_or_generate_item> p<167> c<165> l<4:14> el<4:22>
n<> u<167> t<Non_port_module_item> p<206> c<166> s<169> l<4:14> el<4:22>
n<> u<168> t<Surelog_macro_not_defined> p<169> l<5:5> el<5:40>
n<> u<169> t<Non_port_module_item> p<206> c<168> s<171> l<5:5> el<5:40>
n<> u<170> t<Module_or_generate_item> p<171> l<5:42> el<5:42>
n<> u<171> t<Non_port_module_item> p<206> c<170> s<173> l<5:42> el<5:42>
n<> u<172> t<Module_or_generate_item> p<173> l<5:42> el<6:20>
n<> u<173> t<Non_port_module_item> p<206> c<172> s<175> l<5:42> el<6:20>
n<> u<174> t<Surelog_macro_not_defined> p<175> l<7:5> el<7:40>
n<> u<175> t<Non_port_module_item> p<206> c<174> s<180> l<7:5> el<7:40>
n<> u<176> t<Package_or_generate_item_declaration> p<177> l<10:6> el<10:7>
n<> u<177> t<Module_or_generate_item_declaration> p<178> c<176> l<10:6> el<10:7>
n<> u<178> t<Module_common_item> p<179> c<177> l<10:6> el<10:7>
n<> u<179> t<Module_or_generate_item> p<180> c<178> l<10:6> el<10:7>
n<> u<180> t<Non_port_module_item> p<206> c<179> s<187> l<10:6> el<10:7>
n<> u<181> t<Statement_item> p<182> l<4:13> el<4:13>
n<> u<182> t<Statement> p<183> c<181> l<4:13> el<4:13>
n<> u<183> t<Statement_or_null> p<184> c<182> l<4:13> el<4:13>
n<> u<184> t<Initial_construct> p<185> c<183> l<4:5> el<4:12>
n<> u<185> t<Module_common_item> p<186> c<184> l<4:5> el<4:12>
n<> u<186> t<Module_or_generate_item> p<187> c<185> l<4:5> el<4:12>
n<> u<187> t<Non_port_module_item> p<206> c<186> s<188> l<4:5> el<4:12>
n<> u<188> t<Non_port_module_item> p<206> s<192> l<4:13> el<4:14>
n<display> u<189> t<StringConst> p<190> l<4:14> el<4:21>
n<> u<190> t<Udp_instantiation> p<191> c<189> l<4:14> el<4:22>
n<> u<191> t<Module_or_generate_item> p<192> c<190> l<4:14> el<4:22>
n<> u<192> t<Non_port_module_item> p<206> c<191> s<194> l<4:14> el<4:22>
n<> u<193> t<Surelog_macro_not_defined> p<194> l<5:5> el<5:40>
n<> u<194> t<Non_port_module_item> p<206> c<193> s<196> l<5:5> el<5:40>
n<> u<195> t<Module_or_generate_item> p<196> l<5:42> el<5:42>
n<> u<196> t<Non_port_module_item> p<206> c<195> s<198> l<5:42> el<5:42>
n<> u<197> t<Module_or_generate_item> p<198> l<5:42> el<6:20>
n<> u<198> t<Non_port_module_item> p<206> c<197> s<200> l<5:42> el<6:20>
n<> u<199> t<Surelog_macro_not_defined> p<200> l<7:5> el<7:40>
n<> u<200> t<Non_port_module_item> p<206> c<199> s<205> l<7:5> el<7:40>
n<> u<201> t<Package_or_generate_item_declaration> p<202> l<10:6> el<10:7>
n<> u<202> t<Module_or_generate_item_declaration> p<203> c<201> l<10:6> el<10:7>
n<> u<203> t<Module_common_item> p<204> c<202> l<10:6> el<10:7>
n<> u<204> t<Module_or_generate_item> p<205> c<203> l<10:6> el<10:7>
n<> u<205> t<Non_port_module_item> p<206> c<204> l<10:6> el<10:7>
n<> u<206> t<Module_declaration> p<207> c<4> l<14:1> el<23:10>
n<> u<207> t<Description> p<208> c<206> l<14:1> el<23:10>
n<> u<208> t<Source_text> p<209> c<207> l<14:1> el<23:10>
n<> u<209> t<Top_level_rule> c<1> l<14:1> el<24:1>
[SNT:PA0207] dut.sv:5:4: Syntax error: no viable alternative at input '$display( \n    SURELOG_MACRO_NOT_DEFINED:check1!!!',
    SURELOG_MACRO_NOT_DEFINED:check1!!!  A 
    ^-- ../../build/regression/PreProcMacro/slpp_all/work/_6142509188972423790/dut.sv:17:4:.

[ERR:PA0203] dut.sv:5: Unknown macro "check1".

[ERR:PA0203] dut.sv:7: Unknown macro "check2".

[  FATAL] : 0
[ SYNTAX] : 1
[  ERROR] : 4
[WARNING] : 0
[   NOTE] : 0
