# Multy Cicle

è una microarchitettura a a più cicli di clock ovvero ogni istruzione viene eseguita più cicli di clock

caratteristiche:

- ha bisogno di stato non architetturale (registri non del architettura ARM quindi registri diversi da r0-r15)
- CLU complessa siccome è una FSM
- memoria dati e istruzioni unica

utilizzando più cicli di clock per ogni istruzione il singolo ciclo puoi essere più breve e le istruzioni brevi verranno completate in meno cicli mentre quelli lunghe nei cicli necessari

[[Raccolta UniPi INF/Note/2° Anno/Architetture e sistemi operativi (AESO)/Microarchitetture/ARM V7/Multy Cicle/Untitled.png]]

[[Raccolta UniPi INF/Note/2° Anno/Architetture e sistemi operativi (AESO)/Microarchitetture/ARM V7/Multy Cicle/Untitled 1.png]]

[[Raccolta UniPi INF/Note/2° Anno/Architetture e sistemi operativi (AESO)/Microarchitetture/ARM V7/Multy Cicle/Untitled 2.png]]
