Fitter report for projeto_CL
Mon Dec 05 08:46:52 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 05 08:46:52 2022      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; projeto_CL                                 ;
; Top-level Entity Name           ; projeto_CL                                 ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC7C7F23C8                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 390 / 56,480 ( < 1 % )                     ;
; Total registers                 ; 312                                        ;
; Total pins                      ; 66 / 268 ( 25 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                      ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 0 / 13 ( 0 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; OUT_East1[0]  ; Incomplete set of assignments ;
; OUT_East1[1]  ; Incomplete set of assignments ;
; OUT_East1[2]  ; Incomplete set of assignments ;
; OUT_East1[3]  ; Incomplete set of assignments ;
; OUT_East2[0]  ; Incomplete set of assignments ;
; OUT_East2[1]  ; Incomplete set of assignments ;
; OUT_East2[2]  ; Incomplete set of assignments ;
; OUT_East2[3]  ; Incomplete set of assignments ;
; OUT_West1[0]  ; Incomplete set of assignments ;
; OUT_West1[1]  ; Incomplete set of assignments ;
; OUT_West1[2]  ; Incomplete set of assignments ;
; OUT_West1[3]  ; Incomplete set of assignments ;
; OUT_West2[0]  ; Incomplete set of assignments ;
; OUT_West2[1]  ; Incomplete set of assignments ;
; OUT_West2[2]  ; Incomplete set of assignments ;
; OUT_West2[3]  ; Incomplete set of assignments ;
; OUT_South1[0] ; Incomplete set of assignments ;
; OUT_South1[1] ; Incomplete set of assignments ;
; OUT_South1[2] ; Incomplete set of assignments ;
; OUT_South1[3] ; Incomplete set of assignments ;
; OUT_South2[0] ; Incomplete set of assignments ;
; OUT_South2[1] ; Incomplete set of assignments ;
; OUT_South2[2] ; Incomplete set of assignments ;
; OUT_South2[3] ; Incomplete set of assignments ;
; OUT_North1[0] ; Incomplete set of assignments ;
; OUT_North1[1] ; Incomplete set of assignments ;
; OUT_North1[2] ; Incomplete set of assignments ;
; OUT_North1[3] ; Incomplete set of assignments ;
; OUT_North2[0] ; Incomplete set of assignments ;
; OUT_North2[1] ; Incomplete set of assignments ;
; OUT_North2[2] ; Incomplete set of assignments ;
; OUT_North2[3] ; Incomplete set of assignments ;
; clk           ; Incomplete set of assignments ;
; clr           ; Incomplete set of assignments ;
; IN_North[0]   ; Incomplete set of assignments ;
; IN_North[6]   ; Incomplete set of assignments ;
; IN_North[7]   ; Incomplete set of assignments ;
; IN_North[1]   ; Incomplete set of assignments ;
; IN_North[2]   ; Incomplete set of assignments ;
; IN_North[3]   ; Incomplete set of assignments ;
; IN_North[4]   ; Incomplete set of assignments ;
; IN_North[5]   ; Incomplete set of assignments ;
; IN_West[0]    ; Incomplete set of assignments ;
; IN_West[6]    ; Incomplete set of assignments ;
; IN_West[7]    ; Incomplete set of assignments ;
; IN_West[1]    ; Incomplete set of assignments ;
; IN_West[2]    ; Incomplete set of assignments ;
; IN_West[3]    ; Incomplete set of assignments ;
; IN_West[4]    ; Incomplete set of assignments ;
; IN_West[5]    ; Incomplete set of assignments ;
; IN_East[0]    ; Incomplete set of assignments ;
; IN_East[6]    ; Incomplete set of assignments ;
; IN_East[7]    ; Incomplete set of assignments ;
; IN_East[1]    ; Incomplete set of assignments ;
; IN_East[2]    ; Incomplete set of assignments ;
; IN_East[3]    ; Incomplete set of assignments ;
; IN_East[4]    ; Incomplete set of assignments ;
; IN_East[5]    ; Incomplete set of assignments ;
; IN_South[0]   ; Incomplete set of assignments ;
; IN_South[6]   ; Incomplete set of assignments ;
; IN_South[7]   ; Incomplete set of assignments ;
; IN_South[1]   ; Incomplete set of assignments ;
; IN_South[2]   ; Incomplete set of assignments ;
; IN_South[3]   ; Incomplete set of assignments ;
; IN_South[4]   ; Incomplete set of assignments ;
; IN_South[5]   ; Incomplete set of assignments ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                              ;
+-----------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+
; Node                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                      ; Destination Port ; Destination Port Name ;
+-----------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                       ;                  ;                       ;
; clr~inputCLKENA0            ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                       ;                  ;                       ;
; arbiter:AE|state.stateSouth ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arbiter:AE|state.stateSouth~DUPLICATE ;                  ;                       ;
; arbiter:AE|state.stateWest  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arbiter:AE|state.stateWest~DUPLICATE  ;                  ;                       ;
; roteamento:RN|AUX[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; roteamento:RN|AUX[0]~DUPLICATE        ;                  ;                       ;
; roteamento:RS|AUX[0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; roteamento:RS|AUX[0]~DUPLICATE        ;                  ;                       ;
+-----------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 965 ) ; 0.00 % ( 0 / 965 )         ; 0.00 % ( 0 / 965 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 965 ) ; 0.00 % ( 0 / 965 )         ; 0.00 % ( 0 / 965 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 965 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.1/projects/projeto_teste/output_files/projeto_CL.pin.


+-------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                       ;
+-------------------------------------------------------------+---------------+-------+
; Resource                                                    ; Usage         ; %     ;
+-------------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 390 / 56,480  ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 390           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 388 / 56,480  ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 88            ;       ;
;         [b] ALMs used for LUT logic                         ; 234           ;       ;
;         [c] ALMs used for registers                         ; 66            ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 21 / 56,480   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 23 / 56,480   ; < 1 % ;
;         [a] Due to location constrained logic               ; 6             ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1             ;       ;
;         [c] Due to LAB input limits                         ; 16            ;       ;
;         [d] Due to virtual I/Os                             ; 0             ;       ;
;                                                             ;               ;       ;
; Difficulty packing design                                   ; Low           ;       ;
;                                                             ;               ;       ;
; Total LABs:  partially or completely used                   ; 53 / 5,648    ; < 1 % ;
;     -- Logic LABs                                           ; 53            ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0             ;       ;
;                                                             ;               ;       ;
; Combinational ALUT usage for logic                          ; 523           ;       ;
;     -- 7 input functions                                    ; 0             ;       ;
;     -- 6 input functions                                    ; 134           ;       ;
;     -- 5 input functions                                    ; 60            ;       ;
;     -- 4 input functions                                    ; 54            ;       ;
;     -- <=3 input functions                                  ; 275           ;       ;
; Combinational ALUT usage for route-throughs                 ; 101           ;       ;
; Dedicated logic registers                                   ; 312           ;       ;
;     -- By type:                                             ;               ;       ;
;         -- Primary logic registers                          ; 308 / 112,960 ; < 1 % ;
;         -- Secondary logic registers                        ; 4 / 112,960   ; < 1 % ;
;     -- By function:                                         ;               ;       ;
;         -- Design implementation registers                  ; 308           ;       ;
;         -- Routing optimization registers                   ; 4             ;       ;
;                                                             ;               ;       ;
; Virtual pins                                                ; 0             ;       ;
; I/O pins                                                    ; 66 / 268      ; 25 %  ;
;     -- Clock pins                                           ; 4 / 11        ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 23        ; 0 %   ;
;                                                             ;               ;       ;
; Global signals                                              ; 2             ;       ;
; M10K blocks                                                 ; 0 / 686       ; 0 %   ;
; Total MLAB memory bits                                      ; 0             ;       ;
; Total block memory bits                                     ; 0 / 7,024,640 ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640 ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 156       ; 0 %   ;
; Fractional PLLs                                             ; 0 / 7         ; 0 %   ;
; Global clocks                                               ; 2 / 16        ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88        ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18        ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120       ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120       ; 0 %   ;
; JTAGs                                                       ; 0 / 1         ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1         ; 0 %   ;
; CRC blocks                                                  ; 0 / 1         ; 0 %   ;
; Remote update blocks                                        ; 0 / 1         ; 0 %   ;
; Hard IPs                                                    ; 0 / 1         ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6         ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6         ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6         ; 0 %   ;
; Channel PLLs                                                ; 0 / 6         ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2         ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%  ;       ;
; Peak interconnect usage (total/H/V)                         ; 4% / 4% / 5%  ;       ;
; Maximum fan-out                                             ; 312           ;       ;
; Highest non-global fan-out                                  ; 31            ;       ;
; Total fan-out                                               ; 3557          ;       ;
; Average fan-out                                             ; 3.32          ;       ;
+-------------------------------------------------------------+---------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 390 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 390                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 388 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 88                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 234                    ; 0                              ;
;         [c] ALMs used for registers                         ; 66                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 21 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 23 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 6                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 16                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 53 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 53                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 523                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 134                    ; 0                              ;
;     -- 5 input functions                                    ; 60                     ; 0                              ;
;     -- 4 input functions                                    ; 54                     ; 0                              ;
;     -- <=3 input functions                                  ; 275                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 101                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 308 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 4 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 308                    ; 0                              ;
;         -- Routing optimization registers                   ; 4                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 66                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 3557                   ; 0                              ;
;     -- Registered Connections                               ; 829                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 34                     ; 0                              ;
;     -- Output Ports                                         ; 32                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; IN_East[0]  ; H13   ; 7A       ; 56           ; 81           ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[1]  ; D13   ; 7A       ; 54           ; 81           ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[2]  ; K22   ; 5B       ; 89           ; 38           ; 54           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[3]  ; C13   ; 7A       ; 54           ; 81           ; 17           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[4]  ; H10   ; 7A       ; 58           ; 81           ; 91           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[5]  ; AB17  ; 4A       ; 56           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[6]  ; Y14   ; 4A       ; 54           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_East[7]  ; G13   ; 7A       ; 56           ; 81           ; 17           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[0] ; B13   ; 7A       ; 60           ; 81           ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[1] ; M21   ; 5B       ; 89           ; 37           ; 54           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[2] ; L17   ; 5B       ; 89           ; 37           ; 20           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[3] ; V14   ; 4A       ; 56           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[4] ; F12   ; 7A       ; 56           ; 81           ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[5] ; J11   ; 7A       ; 58           ; 81           ; 74           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[6] ; Y17   ; 4A       ; 58           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_North[7] ; F13   ; 7A       ; 58           ; 81           ; 57           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[0] ; J17   ; 7A       ; 64           ; 81           ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[1] ; W19   ; 4A       ; 62           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[2] ; J19   ; 7A       ; 68           ; 81           ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[3] ; AA20  ; 4A       ; 62           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[4] ; K16   ; 7A       ; 64           ; 81           ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[5] ; H16   ; 7A       ; 64           ; 81           ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[6] ; AA19  ; 4A       ; 62           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_South[7] ; C15   ; 7A       ; 62           ; 81           ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[0]  ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[1]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[2]  ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[3]  ; L8    ; 7A       ; 52           ; 81           ; 34           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[4]  ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[5]  ; H11   ; 7A       ; 52           ; 81           ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[6]  ; T13   ; 4A       ; 52           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; IN_West[7]  ; K17   ; 5B       ; 89           ; 37           ; 3            ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk         ; M16   ; 5B       ; 89           ; 35           ; 60           ; 312                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clr         ; N16   ; 5B       ; 89           ; 35           ; 43           ; 294                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; OUT_East1[0]  ; M20   ; 5B       ; 89           ; 37           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East1[1]  ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East1[2]  ; H14   ; 7A       ; 60           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East1[3]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East2[0]  ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East2[1]  ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East2[2]  ; E12   ; 7A       ; 50           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_East2[3]  ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North1[0] ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North1[1] ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North1[2] ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North1[3] ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North2[0] ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North2[1] ; G12   ; 7A       ; 52           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North2[2] ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_North2[3] ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South1[0] ; F14   ; 7A       ; 62           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South1[1] ; G15   ; 7A       ; 62           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South1[2] ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South1[3] ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South2[0] ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South2[1] ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South2[2] ; C11   ; 7A       ; 50           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_South2[3] ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West1[0]  ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West1[1]  ; B15   ; 7A       ; 62           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West1[2]  ; J13   ; 7A       ; 60           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West1[3]  ; K21   ; 5B       ; 89           ; 38           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West2[0]  ; K9    ; 7A       ; 52           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West2[1]  ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West2[2]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; OUT_West2[3]  ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 25 / 48 ( 52 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 31 / 80 ( 39 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; OUT_West2[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; OUT_East1[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; OUT_East2[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; IN_West[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; IN_West[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; OUT_East1[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; OUT_South1[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; IN_South[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; IN_South[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; OUT_South2[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; OUT_West2[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; IN_East[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; OUT_West1[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; OUT_South2[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; OUT_North1[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; OUT_South2[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; IN_North[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; OUT_West1[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; OUT_South2[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; IN_East[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; IN_South[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; OUT_North2[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; IN_East[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; OUT_East2[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; OUT_North1[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; IN_North[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 435        ; 7A       ; IN_North[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; OUT_South1[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; OUT_North2[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; OUT_North2[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 439        ; 7A       ; IN_East[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; OUT_South1[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; IN_East[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; IN_West[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; IN_East[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; OUT_East1[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; IN_South[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; IN_North[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; OUT_West1[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; IN_South[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; IN_South[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; OUT_West2[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; IN_South[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; IN_West[7]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; OUT_West1[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; IN_East[2]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; IN_West[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; IN_North[2]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; OUT_South1[3]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; OUT_North1[3]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; OUT_East1[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; IN_North[1]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; clr                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; IN_West[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; IN_West[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; OUT_North1[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; OUT_East2[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; OUT_West2[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; IN_North[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; OUT_North2[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; IN_South[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; IN_East[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; IN_West[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; OUT_East2[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; IN_North[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name        ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------+--------------+
; |projeto_CL                ; 390.0 (0.5)          ; 388.0 (0.5)                      ; 20.5 (0.0)                                        ; 22.5 (0.0)                       ; 0.0 (0.0)            ; 523 (1)             ; 312 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 66   ; 0            ; |projeto_CL                ; work         ;
;    |arbiter:AE|            ; 15.1 (15.1)          ; 17.3 (17.3)                      ; 2.7 (2.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 26 (26)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|arbiter:AE     ; work         ;
;    |arbiter:AN|            ; 8.3 (8.3)            ; 9.2 (9.2)                        ; 1.3 (1.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|arbiter:AN     ; work         ;
;    |arbiter:AS|            ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|arbiter:AS     ; work         ;
;    |arbiter:AW|            ; 7.8 (7.8)            ; 10.5 (10.5)                      ; 3.2 (3.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|arbiter:AW     ; work         ;
;    |buffer_regs:BE|        ; 86.2 (86.2)          ; 82.5 (82.5)                      ; 2.5 (2.5)                                         ; 6.2 (6.2)                        ; 0.0 (0.0)            ; 108 (108)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|buffer_regs:BE ; work         ;
;    |buffer_regs:BN|        ; 83.9 (83.9)          ; 83.5 (83.5)                      ; 4.0 (4.0)                                         ; 4.4 (4.4)                        ; 0.0 (0.0)            ; 108 (108)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|buffer_regs:BN ; work         ;
;    |buffer_regs:BS|        ; 85.5 (85.5)          ; 82.5 (82.5)                      ; 2.5 (2.5)                                         ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 108 (108)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|buffer_regs:BS ; work         ;
;    |buffer_regs:BW|        ; 84.2 (84.2)          ; 82.0 (82.0)                      ; 2.3 (2.3)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 108 (108)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|buffer_regs:BW ; work         ;
;    |roteamento:RE|         ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|roteamento:RE  ; work         ;
;    |roteamento:RN|         ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|roteamento:RN  ; work         ;
;    |roteamento:RS|         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|roteamento:RS  ; work         ;
;    |roteamento:RW|         ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |projeto_CL|roteamento:RW  ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; OUT_East1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_East2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_West2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_South2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; OUT_North2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clr           ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_North[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[7]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_West[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[0]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_East[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[4]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IN_South[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; clk                                      ;                   ;         ;
; clr                                      ;                   ;         ;
;      - buffer_regs:BN|ena                ; 1                 ; 0       ;
;      - buffer_regs:BW|ena                ; 1                 ; 0       ;
;      - buffer_regs:BE|ena                ; 1                 ; 0       ;
;      - buffer_regs:BS|ena                ; 1                 ; 0       ;
; IN_North[0]                              ;                   ;         ;
;      - buffer_regs:BN|stack[3][0]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[0][0]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[1][0]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[2][0]        ; 0                 ; 0       ;
;      - buffer_regs:BN|Equal0~1           ; 0                 ; 0       ;
; IN_North[6]                              ;                   ;         ;
;      - buffer_regs:BN|stack[0][6]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[1][6]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[2][6]        ; 0                 ; 0       ;
;      - buffer_regs:BN|Equal0~0           ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[3][6]~feeder ; 0                 ; 0       ;
; IN_North[7]                              ;                   ;         ;
;      - buffer_regs:BN|stack[3][7]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[0][7]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[1][7]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[2][7]        ; 0                 ; 0       ;
;      - buffer_regs:BN|Equal0~0           ; 0                 ; 0       ;
; IN_North[1]                              ;                   ;         ;
;      - buffer_regs:BN|stack[3][1]        ; 1                 ; 0       ;
;      - buffer_regs:BN|stack[0][1]        ; 1                 ; 0       ;
;      - buffer_regs:BN|stack[1][1]        ; 1                 ; 0       ;
;      - buffer_regs:BN|stack[2][1]        ; 1                 ; 0       ;
;      - buffer_regs:BN|Equal0~1           ; 1                 ; 0       ;
; IN_North[2]                              ;                   ;         ;
;      - buffer_regs:BN|stack[3][2]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[0][2]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[1][2]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[2][2]        ; 0                 ; 0       ;
;      - buffer_regs:BN|Equal0~1           ; 0                 ; 0       ;
; IN_North[3]                              ;                   ;         ;
;      - buffer_regs:BN|stack[0][3]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[1][3]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[2][3]        ; 0                 ; 0       ;
;      - buffer_regs:BN|Equal0~2           ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[3][3]~feeder ; 0                 ; 0       ;
; IN_North[4]                              ;                   ;         ;
;      - buffer_regs:BN|stack[3][4]        ; 1                 ; 0       ;
;      - buffer_regs:BN|stack[0][4]        ; 1                 ; 0       ;
;      - buffer_regs:BN|stack[1][4]        ; 1                 ; 0       ;
;      - buffer_regs:BN|stack[2][4]        ; 1                 ; 0       ;
;      - buffer_regs:BN|Equal0~2           ; 1                 ; 0       ;
; IN_North[5]                              ;                   ;         ;
;      - buffer_regs:BN|stack[3][5]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[0][5]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[1][5]        ; 0                 ; 0       ;
;      - buffer_regs:BN|stack[2][5]        ; 0                 ; 0       ;
;      - buffer_regs:BN|Equal0~2           ; 0                 ; 0       ;
; IN_West[0]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][0]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[0][0]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[1][0]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[2][0]        ; 1                 ; 0       ;
;      - buffer_regs:BW|Equal0~1           ; 1                 ; 0       ;
; IN_West[6]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][6]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[0][6]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[1][6]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[2][6]        ; 0                 ; 0       ;
;      - buffer_regs:BW|Equal0~0           ; 0                 ; 0       ;
; IN_West[7]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][7]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[0][7]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[1][7]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[2][7]        ; 1                 ; 0       ;
;      - buffer_regs:BW|Equal0~0           ; 1                 ; 0       ;
; IN_West[1]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][1]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[0][1]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[1][1]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[2][1]        ; 0                 ; 0       ;
;      - buffer_regs:BW|Equal0~1           ; 0                 ; 0       ;
; IN_West[2]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][2]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[0][2]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[1][2]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[2][2]        ; 1                 ; 0       ;
;      - buffer_regs:BW|Equal0~1           ; 1                 ; 0       ;
; IN_West[3]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][3]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[0][3]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[1][3]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[2][3]        ; 1                 ; 0       ;
;      - buffer_regs:BW|Equal0~2           ; 1                 ; 0       ;
; IN_West[4]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][4]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[0][4]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[1][4]        ; 0                 ; 0       ;
;      - buffer_regs:BW|stack[2][4]        ; 0                 ; 0       ;
;      - buffer_regs:BW|Equal0~2           ; 0                 ; 0       ;
; IN_West[5]                               ;                   ;         ;
;      - buffer_regs:BW|stack[3][5]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[0][5]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[1][5]        ; 1                 ; 0       ;
;      - buffer_regs:BW|stack[2][5]        ; 1                 ; 0       ;
;      - buffer_regs:BW|Equal0~2           ; 1                 ; 0       ;
; IN_East[0]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][0]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[0][0]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[1][0]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[2][0]        ; 1                 ; 0       ;
;      - buffer_regs:BE|Equal0~1           ; 1                 ; 0       ;
; IN_East[6]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][6]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[0][6]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[1][6]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[2][6]        ; 0                 ; 0       ;
;      - buffer_regs:BE|Equal0~0           ; 0                 ; 0       ;
; IN_East[7]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][7]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[0][7]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[1][7]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[2][7]        ; 0                 ; 0       ;
;      - buffer_regs:BE|Equal0~0           ; 0                 ; 0       ;
; IN_East[1]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][1]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[0][1]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[1][1]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[2][1]        ; 1                 ; 0       ;
;      - buffer_regs:BE|Equal0~1           ; 1                 ; 0       ;
; IN_East[2]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][2]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[0][2]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[1][2]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[2][2]        ; 1                 ; 0       ;
;      - buffer_regs:BE|Equal0~1           ; 1                 ; 0       ;
; IN_East[3]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][3]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[0][3]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[1][3]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[2][3]        ; 0                 ; 0       ;
;      - buffer_regs:BE|Equal0~2           ; 0                 ; 0       ;
; IN_East[4]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][4]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[0][4]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[1][4]        ; 0                 ; 0       ;
;      - buffer_regs:BE|stack[2][4]        ; 0                 ; 0       ;
;      - buffer_regs:BE|Equal0~2           ; 0                 ; 0       ;
; IN_East[5]                               ;                   ;         ;
;      - buffer_regs:BE|stack[3][5]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[0][5]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[1][5]        ; 1                 ; 0       ;
;      - buffer_regs:BE|stack[2][5]        ; 1                 ; 0       ;
;      - buffer_regs:BE|Equal0~2           ; 1                 ; 0       ;
; IN_South[0]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][0]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[0][0]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[1][0]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[2][0]        ; 1                 ; 0       ;
;      - buffer_regs:BS|Equal0~1           ; 1                 ; 0       ;
; IN_South[6]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][6]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[0][6]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[1][6]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[2][6]        ; 0                 ; 0       ;
;      - buffer_regs:BS|Equal0~0           ; 0                 ; 0       ;
; IN_South[7]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][7]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[0][7]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[1][7]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[2][7]        ; 0                 ; 0       ;
;      - buffer_regs:BS|Equal0~0           ; 0                 ; 0       ;
; IN_South[1]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][1]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[0][1]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[1][1]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[2][1]        ; 1                 ; 0       ;
;      - buffer_regs:BS|Equal0~1           ; 1                 ; 0       ;
; IN_South[2]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][2]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[0][2]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[1][2]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[2][2]        ; 0                 ; 0       ;
;      - buffer_regs:BS|Equal0~1           ; 0                 ; 0       ;
; IN_South[3]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][3]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[0][3]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[1][3]        ; 0                 ; 0       ;
;      - buffer_regs:BS|stack[2][3]        ; 0                 ; 0       ;
;      - buffer_regs:BS|Equal0~2           ; 0                 ; 0       ;
; IN_South[4]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][4]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[0][4]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[1][4]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[2][4]        ; 1                 ; 0       ;
;      - buffer_regs:BS|Equal0~2           ; 1                 ; 0       ;
; IN_South[5]                              ;                   ;         ;
;      - buffer_regs:BS|stack[3][5]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[0][5]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[1][5]        ; 1                 ; 0       ;
;      - buffer_regs:BS|stack[2][5]        ; 1                 ; 0       ;
;      - buffer_regs:BS|Equal0~2           ; 1                 ; 0       ;
+------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+-------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; buffer_regs:BE|stack[0][4]~10 ; LABCELL_X55_Y49_N6   ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[0][4]~11 ; LABCELL_X56_Y49_N33  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[0][4]~14 ; LABCELL_X57_Y49_N18  ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[1][0]~12 ; LABCELL_X57_Y49_N54  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[1][0]~13 ; LABCELL_X57_Y49_N12  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[2][7]~16 ; LABCELL_X56_Y48_N42  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[2][7]~17 ; LABCELL_X56_Y48_N0   ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BE|stack[3][2]~18 ; LABCELL_X56_Y49_N45  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[0][2]~10 ; LABCELL_X56_Y46_N24  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[0][2]~11 ; LABCELL_X56_Y46_N36  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[0][2]~14 ; LABCELL_X56_Y46_N6   ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[1][0]~12 ; LABCELL_X56_Y46_N18  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[1][0]~13 ; LABCELL_X56_Y44_N54  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[2][5]~16 ; MLABCELL_X59_Y44_N6  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[2][5]~17 ; LABCELL_X56_Y44_N57  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BN|stack[3][0]~18 ; LABCELL_X57_Y44_N18  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[0][3]~10 ; LABCELL_X62_Y47_N24  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[0][3]~11 ; LABCELL_X61_Y47_N30  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[0][3]~14 ; LABCELL_X61_Y47_N0   ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[1][4]~12 ; LABCELL_X62_Y47_N42  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[1][4]~13 ; LABCELL_X62_Y47_N6   ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[2][4]~16 ; LABCELL_X60_Y47_N18  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[2][4]~17 ; LABCELL_X60_Y47_N54  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BS|stack[3][6]~18 ; LABCELL_X62_Y46_N33  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[0][1]~10 ; LABCELL_X51_Y43_N42  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[0][1]~11 ; LABCELL_X51_Y43_N6   ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[0][1]~14 ; LABCELL_X53_Y43_N54  ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[1][1]~12 ; MLABCELL_X52_Y42_N42 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[1][1]~13 ; MLABCELL_X52_Y42_N51 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[2][3]~16 ; LABCELL_X51_Y42_N24  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[2][3]~17 ; LABCELL_X51_Y42_N54  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; buffer_regs:BW|stack[3][0]~18 ; LABCELL_X51_Y43_N54  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                           ; PIN_M16              ; 312     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clr                           ; PIN_N16              ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clr                           ; PIN_N16              ; 290     ; Async. clear ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 312     ; Global Clock         ; GCLK10           ; --                        ;
; clr  ; PIN_N16  ; 290     ; Global Clock         ; GCLK9            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; buffer_regs:BS|stack[0][3]~14         ; 31      ;
; buffer_regs:BE|stack[0][4]~14         ; 31      ;
; buffer_regs:BW|stack[0][1]~14         ; 31      ;
; buffer_regs:BN|stack[0][2]~14         ; 31      ;
; arbiter:AE|state.stateNorth           ; 25      ;
; arbiter:AE|state.stateSouth~DUPLICATE ; 20      ;
; arbiter:AE|state.stateWest~DUPLICATE  ; 20      ;
; buffer_regs:BS|Add0~5                 ; 17      ;
; buffer_regs:BS|Add0~1                 ; 17      ;
; buffer_regs:BE|Add0~5                 ; 17      ;
; buffer_regs:BE|Add0~1                 ; 17      ;
; buffer_regs:BW|Add0~5                 ; 17      ;
; buffer_regs:BW|Add0~1                 ; 17      ;
; buffer_regs:BN|Add0~5                 ; 17      ;
; buffer_regs:BN|Add0~1                 ; 17      ;
; arbiter:AE|state.stateEast            ; 13      ;
; buffer_regs:BE|stack[0][0]            ; 9       ;
; buffer_regs:BW|stack[0][0]            ; 9       ;
; buffer_regs:BS|stack[3][6]~18         ; 8       ;
; buffer_regs:BS|stack[2][4]~17         ; 8       ;
; buffer_regs:BS|stack[2][4]~16         ; 8       ;
; buffer_regs:BS|stack[1][4]~13         ; 8       ;
; buffer_regs:BS|stack[1][4]~12         ; 8       ;
; buffer_regs:BE|stack[3][2]~18         ; 8       ;
; buffer_regs:BE|stack[2][7]~17         ; 8       ;
; buffer_regs:BE|stack[2][7]~16         ; 8       ;
; buffer_regs:BE|stack[1][0]~13         ; 8       ;
; buffer_regs:BE|stack[1][0]~12         ; 8       ;
; buffer_regs:BW|stack[3][0]~18         ; 8       ;
; buffer_regs:BW|stack[2][3]~17         ; 8       ;
; buffer_regs:BW|stack[2][3]~16         ; 8       ;
; buffer_regs:BW|stack[1][1]~13         ; 8       ;
; buffer_regs:BW|stack[1][1]~12         ; 8       ;
; buffer_regs:BN|stack[3][0]~18         ; 8       ;
; buffer_regs:BN|stack[2][5]~17         ; 8       ;
; buffer_regs:BN|stack[2][5]~16         ; 8       ;
; buffer_regs:BN|stack[1][0]~13         ; 8       ;
; buffer_regs:BN|stack[1][0]~12         ; 8       ;
; buffer_regs:BS|stack[0][3]~11         ; 8       ;
; buffer_regs:BS|LessThan3~7            ; 8       ;
; buffer_regs:BS|stack[0][3]~10         ; 8       ;
; buffer_regs:BE|stack[0][4]~11         ; 8       ;
; buffer_regs:BE|LessThan3~7            ; 8       ;
; buffer_regs:BE|stack[0][4]~10         ; 8       ;
; buffer_regs:BW|stack[0][1]~11         ; 8       ;
; buffer_regs:BW|LessThan3~7            ; 8       ;
; buffer_regs:BW|stack[0][1]~10         ; 8       ;
; buffer_regs:BN|stack[0][2]~11         ; 8       ;
; buffer_regs:BN|LessThan3~7            ; 8       ;
; buffer_regs:BN|stack[0][2]~10         ; 8       ;
; buffer_regs:BS|Add0~21                ; 8       ;
; buffer_regs:BE|Add0~21                ; 8       ;
; buffer_regs:BW|Add0~21                ; 8       ;
; buffer_regs:BN|Add0~21                ; 8       ;
; buffer_regs:BS|stack[0][4]            ; 8       ;
; buffer_regs:BN|stack[0][4]            ; 8       ;
; buffer_regs:BS|stack[0][3]            ; 8       ;
; buffer_regs:BN|stack[0][3]            ; 8       ;
; buffer_regs:BS|stack[0][3]~0          ; 7       ;
; buffer_regs:BE|stack[0][4]~0          ; 7       ;
; buffer_regs:BW|stack[0][1]~0          ; 7       ;
; buffer_regs:BN|stack[0][2]~0          ; 7       ;
; buffer_regs:BE|stack[0][7]            ; 7       ;
; buffer_regs:BW|stack[0][7]            ; 7       ;
; buffer_regs:BS|stack[0][2]            ; 7       ;
; buffer_regs:BN|stack[0][2]            ; 7       ;
; buffer_regs:BN|stack[0][1]            ; 7       ;
; buffer_regs:BS|stack[0][1]            ; 7       ;
; buffer_regs:BS|stack[0][0]            ; 7       ;
; buffer_regs:BN|stack[0][0]            ; 7       ;
; roteamento:RN|AUX[1]                  ; 6       ;
; roteamento:RN|AUX[2]                  ; 6       ;
; roteamento:RN|AUX[3]                  ; 6       ;
; buffer_regs:BE|stack[0][6]            ; 6       ;
; buffer_regs:BW|stack[0][6]            ; 6       ;
; buffer_regs:BW|stack[0][5]            ; 6       ;
; buffer_regs:BE|stack[0][5]            ; 6       ;
; buffer_regs:BE|stack[0][4]            ; 6       ;
; buffer_regs:BW|stack[0][4]            ; 6       ;
; roteamento:RN|AUX[0]~DUPLICATE        ; 5       ;
; IN_South[5]~input                     ; 5       ;
; IN_South[4]~input                     ; 5       ;
; IN_South[3]~input                     ; 5       ;
; IN_South[2]~input                     ; 5       ;
; IN_South[1]~input                     ; 5       ;
; IN_South[7]~input                     ; 5       ;
; IN_South[6]~input                     ; 5       ;
; IN_South[0]~input                     ; 5       ;
; IN_East[5]~input                      ; 5       ;
; IN_East[4]~input                      ; 5       ;
; IN_East[3]~input                      ; 5       ;
; IN_East[2]~input                      ; 5       ;
; IN_East[1]~input                      ; 5       ;
; IN_East[7]~input                      ; 5       ;
; IN_East[6]~input                      ; 5       ;
; IN_East[0]~input                      ; 5       ;
; IN_West[5]~input                      ; 5       ;
; IN_West[4]~input                      ; 5       ;
; IN_West[3]~input                      ; 5       ;
; IN_West[2]~input                      ; 5       ;
; IN_West[1]~input                      ; 5       ;
; IN_West[7]~input                      ; 5       ;
; IN_West[6]~input                      ; 5       ;
; IN_West[0]~input                      ; 5       ;
; IN_North[5]~input                     ; 5       ;
; IN_North[4]~input                     ; 5       ;
; IN_North[3]~input                     ; 5       ;
; IN_North[2]~input                     ; 5       ;
; IN_North[1]~input                     ; 5       ;
; IN_North[7]~input                     ; 5       ;
; IN_North[6]~input                     ; 5       ;
; IN_North[0]~input                     ; 5       ;
; arbiter:AE|state.stateSouth           ; 5       ;
; buffer_regs:BS|Add0~121               ; 5       ;
; buffer_regs:BS|Add0~117               ; 5       ;
; buffer_regs:BS|Add0~113               ; 5       ;
; buffer_regs:BS|Add0~109               ; 5       ;
; buffer_regs:BS|Add0~105               ; 5       ;
; buffer_regs:BS|Add0~101               ; 5       ;
; buffer_regs:BS|Add0~97                ; 5       ;
; buffer_regs:BS|Add0~93                ; 5       ;
; buffer_regs:BS|Add0~89                ; 5       ;
; buffer_regs:BS|Add0~85                ; 5       ;
; buffer_regs:BS|Add0~17                ; 5       ;
; buffer_regs:BS|Add0~9                 ; 5       ;
; buffer_regs:BE|Add0~121               ; 5       ;
; buffer_regs:BE|Add0~117               ; 5       ;
; buffer_regs:BE|Add0~113               ; 5       ;
; buffer_regs:BE|Add0~109               ; 5       ;
; buffer_regs:BE|Add0~105               ; 5       ;
; buffer_regs:BE|Add0~101               ; 5       ;
; buffer_regs:BE|Add0~97                ; 5       ;
; buffer_regs:BE|Add0~93                ; 5       ;
; buffer_regs:BE|Add0~89                ; 5       ;
; buffer_regs:BE|Add0~85                ; 5       ;
; buffer_regs:BE|Add0~17                ; 5       ;
; buffer_regs:BE|Add0~9                 ; 5       ;
; buffer_regs:BW|Add0~121               ; 5       ;
; buffer_regs:BW|Add0~117               ; 5       ;
; buffer_regs:BW|Add0~113               ; 5       ;
; buffer_regs:BW|Add0~109               ; 5       ;
; buffer_regs:BW|Add0~105               ; 5       ;
; buffer_regs:BW|Add0~101               ; 5       ;
; buffer_regs:BW|Add0~97                ; 5       ;
; buffer_regs:BW|Add0~93                ; 5       ;
; buffer_regs:BW|Add0~89                ; 5       ;
; buffer_regs:BW|Add0~85                ; 5       ;
; buffer_regs:BW|Add0~17                ; 5       ;
; buffer_regs:BW|Add0~9                 ; 5       ;
; buffer_regs:BN|Add0~121               ; 5       ;
; buffer_regs:BN|Add0~117               ; 5       ;
; buffer_regs:BN|Add0~113               ; 5       ;
; buffer_regs:BN|Add0~109               ; 5       ;
; buffer_regs:BN|Add0~105               ; 5       ;
; buffer_regs:BN|Add0~101               ; 5       ;
; buffer_regs:BN|Add0~97                ; 5       ;
; buffer_regs:BN|Add0~93                ; 5       ;
; buffer_regs:BN|Add0~89                ; 5       ;
; buffer_regs:BN|Add0~85                ; 5       ;
; buffer_regs:BN|Add0~17                ; 5       ;
; buffer_regs:BN|Add0~9                 ; 5       ;
; buffer_regs:BE|stack[0][3]            ; 5       ;
; buffer_regs:BW|stack[0][3]            ; 5       ;
; buffer_regs:BE|stack[0][2]            ; 5       ;
; buffer_regs:BW|stack[0][2]            ; 5       ;
; buffer_regs:BE|stack[0][1]            ; 5       ;
; buffer_regs:BW|stack[0][1]            ; 5       ;
; clr~input                             ; 4       ;
; buffer_regs:BS|LessThan3~13           ; 4       ;
; buffer_regs:BE|LessThan3~13           ; 4       ;
; buffer_regs:BW|LessThan3~13           ; 4       ;
; buffer_regs:BN|LessThan3~13           ; 4       ;
; buffer_regs:BS|LessThan3~10           ; 4       ;
; buffer_regs:BE|LessThan3~10           ; 4       ;
; buffer_regs:BW|LessThan3~10           ; 4       ;
; buffer_regs:BN|LessThan3~10           ; 4       ;
; arbiter:AE|Add3~3                     ; 4       ;
; arbiter:AE|Add3~2                     ; 4       ;
; arbiter:AE|Add3~0                     ; 4       ;
; arbiter:AE|Add1~3                     ; 4       ;
; arbiter:AE|Add1~2                     ; 4       ;
; arbiter:AE|Add1~0                     ; 4       ;
; buffer_regs:BS|Add0~81                ; 4       ;
; buffer_regs:BS|Add0~77                ; 4       ;
; buffer_regs:BS|Add0~73                ; 4       ;
; buffer_regs:BS|Add0~69                ; 4       ;
; buffer_regs:BS|Add0~65                ; 4       ;
; buffer_regs:BS|Add0~61                ; 4       ;
; buffer_regs:BS|Add0~57                ; 4       ;
; buffer_regs:BS|Add0~53                ; 4       ;
; buffer_regs:BS|Add0~49                ; 4       ;
; buffer_regs:BS|Add0~45                ; 4       ;
; buffer_regs:BS|Add0~41                ; 4       ;
; buffer_regs:BS|Add0~37                ; 4       ;
; buffer_regs:BS|Add0~33                ; 4       ;
; buffer_regs:BS|Add0~29                ; 4       ;
; buffer_regs:BS|Add0~25                ; 4       ;
; buffer_regs:BS|Add0~13                ; 4       ;
; buffer_regs:BE|Add0~81                ; 4       ;
; buffer_regs:BE|Add0~77                ; 4       ;
; buffer_regs:BE|Add0~73                ; 4       ;
; buffer_regs:BE|Add0~69                ; 4       ;
; buffer_regs:BE|Add0~65                ; 4       ;
; buffer_regs:BE|Add0~61                ; 4       ;
; buffer_regs:BE|Add0~57                ; 4       ;
; buffer_regs:BE|Add0~53                ; 4       ;
; buffer_regs:BE|Add0~49                ; 4       ;
; buffer_regs:BE|Add0~45                ; 4       ;
; buffer_regs:BE|Add0~41                ; 4       ;
; buffer_regs:BE|Add0~37                ; 4       ;
; buffer_regs:BE|Add0~33                ; 4       ;
; buffer_regs:BE|Add0~29                ; 4       ;
; buffer_regs:BE|Add0~25                ; 4       ;
; buffer_regs:BE|Add0~13                ; 4       ;
; buffer_regs:BW|Add0~81                ; 4       ;
; buffer_regs:BW|Add0~77                ; 4       ;
; buffer_regs:BW|Add0~73                ; 4       ;
; buffer_regs:BW|Add0~69                ; 4       ;
; buffer_regs:BW|Add0~65                ; 4       ;
; buffer_regs:BW|Add0~61                ; 4       ;
; buffer_regs:BW|Add0~57                ; 4       ;
; buffer_regs:BW|Add0~53                ; 4       ;
; buffer_regs:BW|Add0~49                ; 4       ;
; buffer_regs:BW|Add0~45                ; 4       ;
; buffer_regs:BW|Add0~41                ; 4       ;
; buffer_regs:BW|Add0~37                ; 4       ;
; buffer_regs:BW|Add0~33                ; 4       ;
; buffer_regs:BW|Add0~29                ; 4       ;
; buffer_regs:BW|Add0~25                ; 4       ;
; buffer_regs:BW|Add0~13                ; 4       ;
; buffer_regs:BN|Add0~81                ; 4       ;
; buffer_regs:BN|Add0~77                ; 4       ;
; buffer_regs:BN|Add0~73                ; 4       ;
; buffer_regs:BN|Add0~69                ; 4       ;
; buffer_regs:BN|Add0~65                ; 4       ;
; buffer_regs:BN|Add0~61                ; 4       ;
; buffer_regs:BN|Add0~57                ; 4       ;
; buffer_regs:BN|Add0~53                ; 4       ;
; buffer_regs:BN|Add0~49                ; 4       ;
; buffer_regs:BN|Add0~45                ; 4       ;
; buffer_regs:BN|Add0~41                ; 4       ;
; buffer_regs:BN|Add0~37                ; 4       ;
; buffer_regs:BN|Add0~33                ; 4       ;
; buffer_regs:BN|Add0~29                ; 4       ;
; buffer_regs:BN|Add0~25                ; 4       ;
; buffer_regs:BN|Add0~13                ; 4       ;
; buffer_regs:BN|stack[0][7]            ; 4       ;
; buffer_regs:BS|stack[0][7]            ; 4       ;
; buffer_regs:BN|stack[0][6]            ; 4       ;
; buffer_regs:BS|stack[0][6]            ; 4       ;
; buffer_regs:BN|stack[0][5]            ; 4       ;
; buffer_regs:BS|stack[0][5]            ; 4       ;
; buffer_regs:BS|Equal0~2               ; 3       ;
; buffer_regs:BS|Equal0~1               ; 3       ;
; buffer_regs:BS|Equal0~0               ; 3       ;
; buffer_regs:BS|ena                    ; 3       ;
; buffer_regs:BE|Equal0~2               ; 3       ;
; buffer_regs:BE|Equal0~1               ; 3       ;
; buffer_regs:BE|Equal0~0               ; 3       ;
; buffer_regs:BE|ena                    ; 3       ;
; buffer_regs:BW|Equal0~2               ; 3       ;
; buffer_regs:BW|Equal0~1               ; 3       ;
; buffer_regs:BW|Equal0~0               ; 3       ;
; buffer_regs:BW|ena                    ; 3       ;
; buffer_regs:BN|Equal0~2               ; 3       ;
; buffer_regs:BN|Equal0~1               ; 3       ;
; buffer_regs:BN|Equal0~0               ; 3       ;
; buffer_regs:BN|ena                    ; 3       ;
; arbiter:AN|OUT_Package2[1]~1          ; 3       ;
; arbiter:AN|OUT_Package2[1]~0          ; 3       ;
; arbiter:AN|OUT_Package1[3]~3          ; 3       ;
; arbiter:AN|OUT_Package1[3]~2          ; 3       ;
; roteamento:RW|AUX[0]                  ; 3       ;
; arbiter:AS|OUT_Package2[3]~3          ; 3       ;
; arbiter:AS|OUT_Package2[3]~2          ; 3       ;
; arbiter:AS|OUT_Package1[3]~1          ; 3       ;
; arbiter:AS|OUT_Package1[3]~0          ; 3       ;
; roteamento:RS|AUX[1]                  ; 3       ;
; roteamento:RW|AUX[1]                  ; 3       ;
; arbiter:AW|OUT_Package2[3]~1          ; 3       ;
; arbiter:AW|OUT_Package2[3]~0          ; 3       ;
; arbiter:AW|OUT_Package1[3]~3          ; 3       ;
; arbiter:AW|OUT_Package1[3]~2          ; 3       ;
; roteamento:RS|AUX[2]                  ; 3       ;
; roteamento:RW|AUX[2]                  ; 3       ;
; arbiter:AE|OUT_Package2[1]~1          ; 3       ;
; arbiter:AE|OUT_Package2[1]~0          ; 3       ;
; arbiter:AE|OUT_Package1[2]~3          ; 3       ;
; arbiter:AE|OUT_Package1[2]~2          ; 3       ;
; roteamento:RS|AUX[3]                  ; 3       ;
; roteamento:RW|AUX[3]                  ; 3       ;
; buffer_regs:BS|\buff:ptr[1]           ; 3       ;
; buffer_regs:BS|\buff:ptr[0]           ; 3       ;
; buffer_regs:BE|\buff:ptr[1]           ; 3       ;
; buffer_regs:BE|\buff:ptr[0]           ; 3       ;
; buffer_regs:BW|\buff:ptr[1]           ; 3       ;
; buffer_regs:BW|\buff:ptr[0]           ; 3       ;
; buffer_regs:BN|\buff:ptr[1]           ; 3       ;
; buffer_regs:BN|\buff:ptr[0]           ; 3       ;
; roteamento:RS|AUX[0]~DUPLICATE        ; 2       ;
; arbiter:AE|state.stateWest~0          ; 2       ;
; roteamento:RS|AUX~2                   ; 2       ;
; roteamento:RN|AUX~2                   ; 2       ;
; roteamento:RS|Equal0~0                ; 2       ;
; roteamento:RE|Equal0~0                ; 2       ;
; roteamento:RW|Equal0~0                ; 2       ;
; roteamento:RN|Equal0~0                ; 2       ;
; buffer_regs:BS|stack[1][4]~9          ; 2       ;
; buffer_regs:BS|stack[2][4]~8          ; 2       ;
; buffer_regs:BE|stack[1][0]~9          ; 2       ;
; buffer_regs:BE|stack[2][7]~8          ; 2       ;
; buffer_regs:BW|stack[1][1]~9          ; 2       ;
; buffer_regs:BW|stack[2][3]~8          ; 2       ;
; buffer_regs:BN|stack[1][0]~9          ; 2       ;
; buffer_regs:BN|stack[2][5]~8          ; 2       ;
; arbiter:AN|OUT_Package1[0]~1          ; 2       ;
; arbiter:AN|OUT_Package1[0]~0          ; 2       ;
; roteamento:RE|AUX[0]                  ; 2       ;
; arbiter:AS|OUT_Package2[0]~1          ; 2       ;
; arbiter:AS|OUT_Package2[0]~0          ; 2       ;
; roteamento:RE|AUX[1]                  ; 2       ;
; arbiter:AW|OUT_Package1[0]~1          ; 2       ;
; arbiter:AW|OUT_Package1[0]~0          ; 2       ;
; roteamento:RE|AUX[2]                  ; 2       ;
; arbiter:AE|Add3~1                     ; 2       ;
; arbiter:AE|Add1~1                     ; 2       ;
; arbiter:AE|OUT_Package1[0]~1          ; 2       ;
; arbiter:AE|OUT_Package1[0]~0          ; 2       ;
; roteamento:RE|AUX[3]                  ; 2       ;
; arbiter:AE|state.stateWest            ; 2       ;
; buffer_regs:BS|\buff:ptr[23]          ; 2       ;
; buffer_regs:BS|\buff:ptr[21]          ; 2       ;
; buffer_regs:BS|\buff:ptr[20]          ; 2       ;
; buffer_regs:BS|\buff:ptr[19]          ; 2       ;
; buffer_regs:BS|\buff:ptr[17]          ; 2       ;
; buffer_regs:BS|\buff:ptr[16]          ; 2       ;
; buffer_regs:BS|\buff:ptr[15]          ; 2       ;
; buffer_regs:BS|\buff:ptr[14]          ; 2       ;
; buffer_regs:BS|\buff:ptr[13]          ; 2       ;
; buffer_regs:BS|\buff:ptr[25]          ; 2       ;
; buffer_regs:BS|\buff:ptr[24]          ; 2       ;
; buffer_regs:BS|\buff:ptr[18]          ; 2       ;
; buffer_regs:BS|\buff:ptr[30]          ; 2       ;
; buffer_regs:BS|\buff:ptr[29]          ; 2       ;
; buffer_regs:BS|\buff:ptr[28]          ; 2       ;
; buffer_regs:BS|\buff:ptr[26]          ; 2       ;
; buffer_regs:BS|\buff:ptr[27]          ; 2       ;
; buffer_regs:BS|\buff:ptr[22]          ; 2       ;
; buffer_regs:BS|\buff:ptr[9]           ; 2       ;
; buffer_regs:BS|\buff:ptr[8]           ; 2       ;
; buffer_regs:BS|\buff:ptr[7]           ; 2       ;
; buffer_regs:BS|\buff:ptr[6]           ; 2       ;
; buffer_regs:BS|\buff:ptr[12]          ; 2       ;
; buffer_regs:BS|\buff:ptr[5]           ; 2       ;
; buffer_regs:BS|\buff:ptr[4]           ; 2       ;
; buffer_regs:BS|\buff:ptr[3]           ; 2       ;
; buffer_regs:BS|\buff:ptr[2]           ; 2       ;
; buffer_regs:BS|\buff:ptr[11]          ; 2       ;
; buffer_regs:BS|\buff:ptr[10]          ; 2       ;
; buffer_regs:BS|stack[3][5]            ; 2       ;
; buffer_regs:BS|stack[2][5]            ; 2       ;
; buffer_regs:BS|stack[1][5]            ; 2       ;
; buffer_regs:BS|stack[3][4]            ; 2       ;
; buffer_regs:BS|stack[2][4]            ; 2       ;
; buffer_regs:BS|stack[1][4]            ; 2       ;
; buffer_regs:BS|stack[3][3]            ; 2       ;
; buffer_regs:BS|stack[2][3]            ; 2       ;
; buffer_regs:BS|stack[1][3]            ; 2       ;
; buffer_regs:BS|stack[3][2]            ; 2       ;
; buffer_regs:BS|stack[2][2]            ; 2       ;
; buffer_regs:BS|stack[1][2]            ; 2       ;
; buffer_regs:BS|stack[3][1]            ; 2       ;
; buffer_regs:BS|stack[2][1]            ; 2       ;
; buffer_regs:BS|stack[1][1]            ; 2       ;
; buffer_regs:BS|stack[3][0]            ; 2       ;
; buffer_regs:BS|stack[2][0]            ; 2       ;
; buffer_regs:BS|stack[3][7]            ; 2       ;
; buffer_regs:BS|stack[2][7]            ; 2       ;
; buffer_regs:BS|stack[1][7]            ; 2       ;
; buffer_regs:BS|stack[3][6]            ; 2       ;
; buffer_regs:BS|stack[2][6]            ; 2       ;
; buffer_regs:BS|stack[1][6]            ; 2       ;
; buffer_regs:BS|stack[1][0]            ; 2       ;
; buffer_regs:BE|\buff:ptr[30]          ; 2       ;
; buffer_regs:BE|\buff:ptr[29]          ; 2       ;
; buffer_regs:BE|\buff:ptr[4]           ; 2       ;
; buffer_regs:BE|\buff:ptr[3]           ; 2       ;
; buffer_regs:BE|\buff:ptr[17]          ; 2       ;
; buffer_regs:BE|\buff:ptr[16]          ; 2       ;
; buffer_regs:BE|\buff:ptr[14]          ; 2       ;
; buffer_regs:BE|\buff:ptr[6]           ; 2       ;
; buffer_regs:BE|\buff:ptr[5]           ; 2       ;
; buffer_regs:BE|\buff:ptr[28]          ; 2       ;
; buffer_regs:BE|\buff:ptr[27]          ; 2       ;
; buffer_regs:BE|\buff:ptr[2]           ; 2       ;
; buffer_regs:BE|\buff:ptr[26]          ; 2       ;
; buffer_regs:BE|\buff:ptr[24]          ; 2       ;
; buffer_regs:BE|\buff:ptr[23]          ; 2       ;
; buffer_regs:BE|\buff:ptr[8]           ; 2       ;
; buffer_regs:BE|\buff:ptr[22]          ; 2       ;
; buffer_regs:BE|\buff:ptr[7]           ; 2       ;
; buffer_regs:BE|\buff:ptr[21]          ; 2       ;
; buffer_regs:BE|\buff:ptr[20]          ; 2       ;
; buffer_regs:BE|\buff:ptr[12]          ; 2       ;
; buffer_regs:BE|\buff:ptr[9]           ; 2       ;
; buffer_regs:BE|\buff:ptr[19]          ; 2       ;
; buffer_regs:BE|\buff:ptr[18]          ; 2       ;
; buffer_regs:BE|\buff:ptr[15]          ; 2       ;
; buffer_regs:BE|\buff:ptr[13]          ; 2       ;
; buffer_regs:BE|\buff:ptr[11]          ; 2       ;
; buffer_regs:BE|\buff:ptr[25]          ; 2       ;
; buffer_regs:BE|\buff:ptr[10]          ; 2       ;
; buffer_regs:BE|stack[3][5]            ; 2       ;
; buffer_regs:BE|stack[2][5]            ; 2       ;
; buffer_regs:BE|stack[1][5]            ; 2       ;
; buffer_regs:BE|stack[3][4]            ; 2       ;
; buffer_regs:BE|stack[2][4]            ; 2       ;
; buffer_regs:BE|stack[1][4]            ; 2       ;
; buffer_regs:BE|stack[3][3]            ; 2       ;
; buffer_regs:BE|stack[2][3]            ; 2       ;
; buffer_regs:BE|stack[1][3]            ; 2       ;
; buffer_regs:BE|stack[3][2]            ; 2       ;
; buffer_regs:BE|stack[2][2]            ; 2       ;
; buffer_regs:BE|stack[1][2]            ; 2       ;
; buffer_regs:BE|stack[3][1]            ; 2       ;
; buffer_regs:BE|stack[2][1]            ; 2       ;
; buffer_regs:BE|stack[1][1]            ; 2       ;
; buffer_regs:BE|stack[3][0]            ; 2       ;
; buffer_regs:BE|stack[2][0]            ; 2       ;
; buffer_regs:BE|stack[3][7]            ; 2       ;
; buffer_regs:BE|stack[2][7]            ; 2       ;
; buffer_regs:BE|stack[1][7]            ; 2       ;
; buffer_regs:BE|stack[3][6]            ; 2       ;
; buffer_regs:BE|stack[2][6]            ; 2       ;
; buffer_regs:BE|stack[1][6]            ; 2       ;
; buffer_regs:BE|stack[1][0]            ; 2       ;
; buffer_regs:BW|\buff:ptr[11]          ; 2       ;
; buffer_regs:BW|\buff:ptr[10]          ; 2       ;
; buffer_regs:BW|\buff:ptr[9]           ; 2       ;
; buffer_regs:BW|\buff:ptr[8]           ; 2       ;
; buffer_regs:BW|\buff:ptr[25]          ; 2       ;
; buffer_regs:BW|\buff:ptr[15]          ; 2       ;
; buffer_regs:BW|\buff:ptr[6]           ; 2       ;
; buffer_regs:BW|\buff:ptr[5]           ; 2       ;
; buffer_regs:BW|\buff:ptr[4]           ; 2       ;
; buffer_regs:BW|\buff:ptr[21]          ; 2       ;
; buffer_regs:BW|\buff:ptr[12]          ; 2       ;
; buffer_regs:BW|\buff:ptr[7]           ; 2       ;
; buffer_regs:BW|\buff:ptr[26]          ; 2       ;
; buffer_regs:BW|\buff:ptr[22]          ; 2       ;
; buffer_regs:BW|\buff:ptr[14]          ; 2       ;
; buffer_regs:BW|\buff:ptr[2]           ; 2       ;
; buffer_regs:BW|\buff:ptr[28]          ; 2       ;
; buffer_regs:BW|\buff:ptr[13]          ; 2       ;
; buffer_regs:BW|\buff:ptr[30]          ; 2       ;
; buffer_regs:BW|\buff:ptr[29]          ; 2       ;
; buffer_regs:BW|\buff:ptr[27]          ; 2       ;
; buffer_regs:BW|\buff:ptr[3]           ; 2       ;
; buffer_regs:BW|\buff:ptr[20]          ; 2       ;
; buffer_regs:BW|\buff:ptr[19]          ; 2       ;
; buffer_regs:BW|\buff:ptr[18]          ; 2       ;
; buffer_regs:BW|\buff:ptr[17]          ; 2       ;
; buffer_regs:BW|\buff:ptr[16]          ; 2       ;
; buffer_regs:BW|\buff:ptr[24]          ; 2       ;
; buffer_regs:BW|\buff:ptr[23]          ; 2       ;
; buffer_regs:BW|stack[3][5]            ; 2       ;
; buffer_regs:BW|stack[2][5]            ; 2       ;
; buffer_regs:BW|stack[1][5]            ; 2       ;
; buffer_regs:BW|stack[3][4]            ; 2       ;
; buffer_regs:BW|stack[2][4]            ; 2       ;
; buffer_regs:BW|stack[1][4]            ; 2       ;
; buffer_regs:BW|stack[3][3]            ; 2       ;
; buffer_regs:BW|stack[2][3]            ; 2       ;
; buffer_regs:BW|stack[1][3]            ; 2       ;
; buffer_regs:BW|stack[3][2]            ; 2       ;
; buffer_regs:BW|stack[2][2]            ; 2       ;
; buffer_regs:BW|stack[1][2]            ; 2       ;
; buffer_regs:BW|stack[3][1]            ; 2       ;
; buffer_regs:BW|stack[2][1]            ; 2       ;
; buffer_regs:BW|stack[1][1]            ; 2       ;
; buffer_regs:BW|stack[3][0]            ; 2       ;
; buffer_regs:BW|stack[2][0]            ; 2       ;
; buffer_regs:BW|stack[3][7]            ; 2       ;
; buffer_regs:BW|stack[2][7]            ; 2       ;
; buffer_regs:BW|stack[1][7]            ; 2       ;
; buffer_regs:BW|stack[3][6]            ; 2       ;
; buffer_regs:BW|stack[2][6]            ; 2       ;
; buffer_regs:BW|stack[1][6]            ; 2       ;
; buffer_regs:BW|stack[1][0]            ; 2       ;
; buffer_regs:BN|\buff:ptr[26]          ; 2       ;
; buffer_regs:BN|\buff:ptr[25]          ; 2       ;
; buffer_regs:BN|\buff:ptr[24]          ; 2       ;
; buffer_regs:BN|\buff:ptr[23]          ; 2       ;
; buffer_regs:BN|\buff:ptr[30]          ; 2       ;
; buffer_regs:BN|\buff:ptr[29]          ; 2       ;
; buffer_regs:BN|\buff:ptr[28]          ; 2       ;
; buffer_regs:BN|\buff:ptr[17]          ; 2       ;
; buffer_regs:BN|\buff:ptr[15]          ; 2       ;
; buffer_regs:BN|\buff:ptr[27]          ; 2       ;
; buffer_regs:BN|\buff:ptr[22]          ; 2       ;
; buffer_regs:BN|\buff:ptr[21]          ; 2       ;
; buffer_regs:BN|\buff:ptr[20]          ; 2       ;
; buffer_regs:BN|\buff:ptr[19]          ; 2       ;
; buffer_regs:BN|\buff:ptr[18]          ; 2       ;
; buffer_regs:BN|\buff:ptr[16]          ; 2       ;
; buffer_regs:BN|\buff:ptr[14]          ; 2       ;
; buffer_regs:BN|\buff:ptr[13]          ; 2       ;
; buffer_regs:BN|\buff:ptr[12]          ; 2       ;
; buffer_regs:BN|\buff:ptr[11]          ; 2       ;
; buffer_regs:BN|\buff:ptr[10]          ; 2       ;
; buffer_regs:BN|\buff:ptr[9]           ; 2       ;
; buffer_regs:BN|\buff:ptr[6]           ; 2       ;
; buffer_regs:BN|\buff:ptr[5]           ; 2       ;
; buffer_regs:BN|\buff:ptr[4]           ; 2       ;
; buffer_regs:BN|\buff:ptr[3]           ; 2       ;
; buffer_regs:BN|\buff:ptr[2]           ; 2       ;
; buffer_regs:BN|\buff:ptr[8]           ; 2       ;
; buffer_regs:BN|\buff:ptr[7]           ; 2       ;
; buffer_regs:BN|stack[3][5]            ; 2       ;
; buffer_regs:BN|stack[2][5]            ; 2       ;
; buffer_regs:BN|stack[1][5]            ; 2       ;
; buffer_regs:BN|stack[3][4]            ; 2       ;
; buffer_regs:BN|stack[2][4]            ; 2       ;
; buffer_regs:BN|stack[1][4]            ; 2       ;
; buffer_regs:BN|stack[3][3]            ; 2       ;
; buffer_regs:BN|stack[2][3]            ; 2       ;
; buffer_regs:BN|stack[1][3]            ; 2       ;
; buffer_regs:BN|stack[3][2]            ; 2       ;
; buffer_regs:BN|stack[2][2]            ; 2       ;
; buffer_regs:BN|stack[1][2]            ; 2       ;
; buffer_regs:BN|stack[3][1]            ; 2       ;
; buffer_regs:BN|stack[2][1]            ; 2       ;
; buffer_regs:BN|stack[1][1]            ; 2       ;
; buffer_regs:BN|stack[3][0]            ; 2       ;
; buffer_regs:BN|stack[2][0]            ; 2       ;
; buffer_regs:BN|stack[3][7]            ; 2       ;
; buffer_regs:BN|stack[2][7]            ; 2       ;
; buffer_regs:BN|stack[1][7]            ; 2       ;
; buffer_regs:BN|stack[3][6]            ; 2       ;
; buffer_regs:BN|stack[2][6]            ; 2       ;
; buffer_regs:BN|stack[1][6]            ; 2       ;
; buffer_regs:BN|stack[1][0]            ; 2       ;
; arbiter:AE|state.stateEast~0          ; 1       ;
; buffer_regs:BS|LessThan3~14           ; 1       ;
; buffer_regs:BE|LessThan3~14           ; 1       ;
; buffer_regs:BW|LessThan3~14           ; 1       ;
; buffer_regs:BN|LessThan3~14           ; 1       ;
; buffer_regs:BS|stack[2][4]~15         ; 1       ;
; buffer_regs:BS|ena~0                  ; 1       ;
; buffer_regs:BS|LessThan3~12           ; 1       ;
; buffer_regs:BS|LessThan3~11           ; 1       ;
; buffer_regs:BE|stack[2][7]~15         ; 1       ;
; buffer_regs:BE|ena~0                  ; 1       ;
; buffer_regs:BE|LessThan3~12           ; 1       ;
; buffer_regs:BE|LessThan3~11           ; 1       ;
; buffer_regs:BW|stack[2][3]~15         ; 1       ;
; buffer_regs:BW|ena~0                  ; 1       ;
; buffer_regs:BW|LessThan3~12           ; 1       ;
; buffer_regs:BW|LessThan3~11           ; 1       ;
; buffer_regs:BN|stack[2][5]~15         ; 1       ;
; buffer_regs:BN|ena~0                  ; 1       ;
; buffer_regs:BN|LessThan3~12           ; 1       ;
; buffer_regs:BN|LessThan3~11           ; 1       ;
; roteamento:RE|AUX~2                   ; 1       ;
; roteamento:RW|AUX~2                   ; 1       ;
; roteamento:RS|AUX~1                   ; 1       ;
; roteamento:RE|AUX~1                   ; 1       ;
; roteamento:RW|AUX~1                   ; 1       ;
; roteamento:RN|AUX~1                   ; 1       ;
; buffer_regs:BS|LessThan3~9            ; 1       ;
; buffer_regs:BS|LessThan3~8            ; 1       ;
; buffer_regs:BS|LessThan3~6            ; 1       ;
; buffer_regs:BS|LessThan3~5            ; 1       ;
; buffer_regs:BS|stack[2][4]~7          ; 1       ;
; buffer_regs:BS|stack[2][4]~6          ; 1       ;
; buffer_regs:BS|stack[2][4]~5          ; 1       ;
; buffer_regs:BS|stack[2][4]~4          ; 1       ;
; buffer_regs:BS|stack[2][4]~3          ; 1       ;
; buffer_regs:BS|stack[2][4]~2          ; 1       ;
; buffer_regs:BS|stack[2][4]~1          ; 1       ;
; buffer_regs:BS|LessThan3~4            ; 1       ;
; buffer_regs:BS|LessThan3~3            ; 1       ;
; buffer_regs:BS|LessThan3~2            ; 1       ;
; buffer_regs:BS|LessThan3~1            ; 1       ;
; buffer_regs:BS|LessThan3~0            ; 1       ;
; buffer_regs:BS|Mux2~0                 ; 1       ;
; buffer_regs:BS|Mux3~0                 ; 1       ;
; buffer_regs:BS|Mux4~0                 ; 1       ;
; buffer_regs:BS|Mux5~0                 ; 1       ;
; buffer_regs:BS|Mux6~0                 ; 1       ;
; buffer_regs:BS|Mux7~0                 ; 1       ;
; buffer_regs:BS|Mux0~0                 ; 1       ;
; buffer_regs:BS|Mux1~0                 ; 1       ;
; buffer_regs:BE|LessThan3~9            ; 1       ;
; buffer_regs:BE|LessThan3~8            ; 1       ;
; buffer_regs:BE|LessThan3~6            ; 1       ;
; buffer_regs:BE|LessThan3~5            ; 1       ;
; buffer_regs:BE|stack[2][7]~7          ; 1       ;
; buffer_regs:BE|stack[2][7]~6          ; 1       ;
; buffer_regs:BE|stack[2][7]~5          ; 1       ;
; buffer_regs:BE|stack[2][7]~4          ; 1       ;
; buffer_regs:BE|stack[2][7]~3          ; 1       ;
; buffer_regs:BE|stack[2][7]~2          ; 1       ;
; buffer_regs:BE|stack[2][7]~1          ; 1       ;
; buffer_regs:BE|LessThan3~4            ; 1       ;
; buffer_regs:BE|LessThan3~3            ; 1       ;
; buffer_regs:BE|LessThan3~2            ; 1       ;
; buffer_regs:BE|LessThan3~1            ; 1       ;
; buffer_regs:BE|LessThan3~0            ; 1       ;
; buffer_regs:BE|Mux2~0                 ; 1       ;
; buffer_regs:BE|Mux3~0                 ; 1       ;
; buffer_regs:BE|Mux4~0                 ; 1       ;
; buffer_regs:BE|Mux5~0                 ; 1       ;
; buffer_regs:BE|Mux6~0                 ; 1       ;
; buffer_regs:BE|Mux7~0                 ; 1       ;
; buffer_regs:BE|Mux0~0                 ; 1       ;
; buffer_regs:BE|Mux1~0                 ; 1       ;
; roteamento:RS|AUX~0                   ; 1       ;
; roteamento:RE|AUX~0                   ; 1       ;
; roteamento:RW|AUX~0                   ; 1       ;
; buffer_regs:BW|LessThan3~9            ; 1       ;
; buffer_regs:BW|LessThan3~8            ; 1       ;
; buffer_regs:BW|LessThan3~6            ; 1       ;
; buffer_regs:BW|LessThan3~5            ; 1       ;
; buffer_regs:BW|stack[2][3]~7          ; 1       ;
; buffer_regs:BW|stack[2][3]~6          ; 1       ;
; buffer_regs:BW|stack[2][3]~5          ; 1       ;
; buffer_regs:BW|stack[2][3]~4          ; 1       ;
; buffer_regs:BW|stack[2][3]~3          ; 1       ;
; buffer_regs:BW|stack[2][3]~2          ; 1       ;
; buffer_regs:BW|stack[2][3]~1          ; 1       ;
; buffer_regs:BW|LessThan3~4            ; 1       ;
; buffer_regs:BW|LessThan3~3            ; 1       ;
; buffer_regs:BW|LessThan3~2            ; 1       ;
; buffer_regs:BW|LessThan3~1            ; 1       ;
; buffer_regs:BW|LessThan3~0            ; 1       ;
; buffer_regs:BW|Mux2~0                 ; 1       ;
; buffer_regs:BW|Mux3~0                 ; 1       ;
; buffer_regs:BW|Mux4~0                 ; 1       ;
; buffer_regs:BW|Mux5~0                 ; 1       ;
; buffer_regs:BW|Mux6~0                 ; 1       ;
; buffer_regs:BW|Mux7~0                 ; 1       ;
; buffer_regs:BW|Mux0~0                 ; 1       ;
; buffer_regs:BW|Mux1~0                 ; 1       ;
; roteamento:RN|AUX~0                   ; 1       ;
; buffer_regs:BN|LessThan3~9            ; 1       ;
; buffer_regs:BN|LessThan3~8            ; 1       ;
; buffer_regs:BN|LessThan3~6            ; 1       ;
; buffer_regs:BN|LessThan3~5            ; 1       ;
; buffer_regs:BN|stack[2][5]~7          ; 1       ;
; buffer_regs:BN|stack[2][5]~6          ; 1       ;
; buffer_regs:BN|stack[2][5]~5          ; 1       ;
; buffer_regs:BN|stack[2][5]~4          ; 1       ;
; buffer_regs:BN|stack[2][5]~3          ; 1       ;
; buffer_regs:BN|stack[2][5]~2          ; 1       ;
; buffer_regs:BN|stack[2][5]~1          ; 1       ;
; buffer_regs:BN|LessThan3~4            ; 1       ;
; buffer_regs:BN|LessThan3~3            ; 1       ;
; buffer_regs:BN|LessThan3~2            ; 1       ;
; buffer_regs:BN|LessThan3~1            ; 1       ;
; buffer_regs:BN|LessThan3~0            ; 1       ;
; buffer_regs:BN|Mux2~0                 ; 1       ;
; buffer_regs:BN|Mux3~0                 ; 1       ;
; buffer_regs:BN|Mux4~0                 ; 1       ;
; buffer_regs:BN|Mux5~0                 ; 1       ;
; buffer_regs:BN|Mux6~0                 ; 1       ;
; buffer_regs:BN|Mux7~0                 ; 1       ;
; buffer_regs:BN|Mux0~0                 ; 1       ;
; buffer_regs:BN|Mux1~0                 ; 1       ;
; arbiter:AN|Selector4~0                ; 1       ;
; arbiter:AN|Selector5~0                ; 1       ;
; arbiter:AN|Selector6~0                ; 1       ;
; arbiter:AN|Selector7~1                ; 1       ;
; arbiter:AN|Selector7~0                ; 1       ;
; arbiter:AN|Selector0~0                ; 1       ;
; arbiter:AN|Selector1~0                ; 1       ;
; arbiter:AN|Selector2~0                ; 1       ;
; arbiter:AN|Selector3~1                ; 1       ;
; arbiter:AN|Selector3~0                ; 1       ;
; roteamento:RS|AUX[0]                  ; 1       ;
; roteamento:RN|AUX[0]                  ; 1       ;
; arbiter:AS|Selector4~0                ; 1       ;
; arbiter:AS|Selector5~0                ; 1       ;
; arbiter:AS|Selector6~0                ; 1       ;
; arbiter:AS|Selector7~1                ; 1       ;
; arbiter:AS|Selector7~0                ; 1       ;
; arbiter:AS|Selector0~0                ; 1       ;
; arbiter:AS|Selector1~0                ; 1       ;
; arbiter:AS|Selector2~0                ; 1       ;
; arbiter:AS|Selector3~1                ; 1       ;
; arbiter:AS|Selector3~0                ; 1       ;
; arbiter:AW|Selector4~0                ; 1       ;
; arbiter:AW|Selector5~0                ; 1       ;
; arbiter:AW|Selector6~0                ; 1       ;
; arbiter:AW|Selector7~1                ; 1       ;
; arbiter:AW|Selector7~0                ; 1       ;
; arbiter:AW|Selector0~0                ; 1       ;
; arbiter:AW|Selector1~0                ; 1       ;
; arbiter:AW|Selector2~0                ; 1       ;
; arbiter:AW|Selector3~1                ; 1       ;
; arbiter:AW|Selector3~0                ; 1       ;
; arbiter:AE|Selector4~0                ; 1       ;
; arbiter:AE|Selector5~0                ; 1       ;
; arbiter:AE|Selector6~0                ; 1       ;
; arbiter:AE|Selector7~1                ; 1       ;
; arbiter:AE|Selector7~0                ; 1       ;
; arbiter:AE|Selector0~0                ; 1       ;
; arbiter:AE|Selector1~0                ; 1       ;
; arbiter:AE|Selector2~0                ; 1       ;
; arbiter:AE|Selector3~1                ; 1       ;
; arbiter:AE|Selector3~0                ; 1       ;
; arbiter:AN|OUT_Package2[3]            ; 1       ;
; arbiter:AN|OUT_Package2[2]            ; 1       ;
; arbiter:AN|OUT_Package2[1]            ; 1       ;
; arbiter:AN|OUT_Package2[0]            ; 1       ;
; arbiter:AN|OUT_Package1[3]            ; 1       ;
; arbiter:AN|OUT_Package1[2]            ; 1       ;
; arbiter:AN|OUT_Package1[1]            ; 1       ;
; arbiter:AN|OUT_Package1[0]            ; 1       ;
; arbiter:AS|OUT_Package2[3]            ; 1       ;
; arbiter:AS|OUT_Package2[2]            ; 1       ;
; arbiter:AS|OUT_Package2[1]            ; 1       ;
; arbiter:AS|OUT_Package2[0]            ; 1       ;
; arbiter:AS|OUT_Package1[3]            ; 1       ;
; arbiter:AS|OUT_Package1[2]            ; 1       ;
; arbiter:AS|OUT_Package1[1]            ; 1       ;
; arbiter:AS|OUT_Package1[0]            ; 1       ;
; arbiter:AW|OUT_Package2[3]            ; 1       ;
; arbiter:AW|OUT_Package2[2]            ; 1       ;
; arbiter:AW|OUT_Package2[1]            ; 1       ;
; arbiter:AW|OUT_Package2[0]            ; 1       ;
; arbiter:AW|OUT_Package1[3]            ; 1       ;
; arbiter:AW|OUT_Package1[2]            ; 1       ;
; arbiter:AW|OUT_Package1[1]            ; 1       ;
; arbiter:AW|OUT_Package1[0]            ; 1       ;
; arbiter:AE|OUT_Package2[3]            ; 1       ;
; arbiter:AE|OUT_Package2[2]            ; 1       ;
; arbiter:AE|OUT_Package2[1]            ; 1       ;
; arbiter:AE|OUT_Package2[0]            ; 1       ;
; arbiter:AE|OUT_Package1[3]            ; 1       ;
; arbiter:AE|OUT_Package1[2]            ; 1       ;
; arbiter:AE|OUT_Package1[1]            ; 1       ;
; arbiter:AE|OUT_Package1[0]            ; 1       ;
; buffer_regs:BS|Add2~122               ; 1       ;
; buffer_regs:BS|Add2~121               ; 1       ;
; buffer_regs:BS|Add2~118               ; 1       ;
; buffer_regs:BS|Add2~117               ; 1       ;
; buffer_regs:BS|Add2~114               ; 1       ;
; buffer_regs:BS|Add2~113               ; 1       ;
; buffer_regs:BS|Add2~110               ; 1       ;
; buffer_regs:BS|Add2~109               ; 1       ;
; buffer_regs:BS|Add2~106               ; 1       ;
; buffer_regs:BS|Add2~105               ; 1       ;
; buffer_regs:BS|Add2~102               ; 1       ;
; buffer_regs:BS|Add2~101               ; 1       ;
; buffer_regs:BS|Add2~98                ; 1       ;
; buffer_regs:BS|Add2~97                ; 1       ;
; buffer_regs:BS|Add2~94                ; 1       ;
; buffer_regs:BS|Add2~93                ; 1       ;
; buffer_regs:BS|Add2~90                ; 1       ;
; buffer_regs:BS|Add2~89                ; 1       ;
; buffer_regs:BS|Add2~86                ; 1       ;
; buffer_regs:BS|Add2~85                ; 1       ;
; buffer_regs:BS|Add2~82                ; 1       ;
; buffer_regs:BS|Add2~81                ; 1       ;
; buffer_regs:BS|Add2~78                ; 1       ;
; buffer_regs:BS|Add2~77                ; 1       ;
; buffer_regs:BS|Add2~73                ; 1       ;
; buffer_regs:BS|Add2~70                ; 1       ;
; buffer_regs:BS|Add2~69                ; 1       ;
; buffer_regs:BS|Add2~66                ; 1       ;
; buffer_regs:BS|Add2~65                ; 1       ;
; buffer_regs:BS|Add2~62                ; 1       ;
; buffer_regs:BS|Add2~61                ; 1       ;
; buffer_regs:BS|Add2~58                ; 1       ;
; buffer_regs:BS|Add2~57                ; 1       ;
; buffer_regs:BS|Add2~54                ; 1       ;
; buffer_regs:BS|Add2~53                ; 1       ;
; buffer_regs:BS|Add2~50                ; 1       ;
; buffer_regs:BS|Add2~49                ; 1       ;
; buffer_regs:BS|Add2~46                ; 1       ;
; buffer_regs:BS|Add2~45                ; 1       ;
; buffer_regs:BS|Add2~42                ; 1       ;
; buffer_regs:BS|Add2~41                ; 1       ;
; buffer_regs:BS|Add2~38                ; 1       ;
; buffer_regs:BS|Add2~37                ; 1       ;
; buffer_regs:BS|Add2~34                ; 1       ;
; buffer_regs:BS|Add2~33                ; 1       ;
; buffer_regs:BS|Add2~30                ; 1       ;
; buffer_regs:BS|Add2~29                ; 1       ;
; buffer_regs:BS|Add2~26                ; 1       ;
; buffer_regs:BS|Add2~25                ; 1       ;
; buffer_regs:BS|Add2~22                ; 1       ;
; buffer_regs:BS|Add2~21                ; 1       ;
; buffer_regs:BS|Add2~18                ; 1       ;
; buffer_regs:BS|Add2~17                ; 1       ;
; buffer_regs:BS|Add2~14                ; 1       ;
; buffer_regs:BS|Add2~13                ; 1       ;
; buffer_regs:BS|Add2~10                ; 1       ;
; buffer_regs:BS|Add2~9                 ; 1       ;
; buffer_regs:BS|Add2~6                 ; 1       ;
; buffer_regs:BS|Add2~5                 ; 1       ;
; buffer_regs:BS|Add2~2                 ; 1       ;
; buffer_regs:BS|Add2~1                 ; 1       ;
; buffer_regs:BE|Add2~121               ; 1       ;
; buffer_regs:BE|Add2~118               ; 1       ;
; buffer_regs:BE|Add2~117               ; 1       ;
; buffer_regs:BE|Add2~114               ; 1       ;
; buffer_regs:BE|Add2~113               ; 1       ;
; buffer_regs:BE|Add2~110               ; 1       ;
; buffer_regs:BE|Add2~109               ; 1       ;
; buffer_regs:BE|Add2~106               ; 1       ;
; buffer_regs:BE|Add2~105               ; 1       ;
; buffer_regs:BE|Add2~102               ; 1       ;
; buffer_regs:BE|Add2~101               ; 1       ;
; buffer_regs:BE|Add2~98                ; 1       ;
; buffer_regs:BE|Add2~97                ; 1       ;
; buffer_regs:BE|Add2~94                ; 1       ;
; buffer_regs:BE|Add2~93                ; 1       ;
; buffer_regs:BE|Add2~90                ; 1       ;
; buffer_regs:BE|Add2~89                ; 1       ;
; buffer_regs:BE|Add2~86                ; 1       ;
; buffer_regs:BE|Add2~85                ; 1       ;
; buffer_regs:BE|Add2~82                ; 1       ;
; buffer_regs:BE|Add2~81                ; 1       ;
; buffer_regs:BE|Add2~78                ; 1       ;
; buffer_regs:BE|Add2~77                ; 1       ;
; buffer_regs:BE|Add2~74                ; 1       ;
; buffer_regs:BE|Add2~73                ; 1       ;
; buffer_regs:BE|Add2~70                ; 1       ;
; buffer_regs:BE|Add2~69                ; 1       ;
; buffer_regs:BE|Add2~66                ; 1       ;
; buffer_regs:BE|Add2~65                ; 1       ;
; buffer_regs:BE|Add2~62                ; 1       ;
; buffer_regs:BE|Add2~61                ; 1       ;
; buffer_regs:BE|Add2~58                ; 1       ;
; buffer_regs:BE|Add2~57                ; 1       ;
; buffer_regs:BE|Add2~54                ; 1       ;
; buffer_regs:BE|Add2~53                ; 1       ;
; buffer_regs:BE|Add2~50                ; 1       ;
; buffer_regs:BE|Add2~49                ; 1       ;
; buffer_regs:BE|Add2~46                ; 1       ;
; buffer_regs:BE|Add2~45                ; 1       ;
; buffer_regs:BE|Add2~42                ; 1       ;
; buffer_regs:BE|Add2~41                ; 1       ;
; buffer_regs:BE|Add2~38                ; 1       ;
; buffer_regs:BE|Add2~37                ; 1       ;
; buffer_regs:BE|Add2~34                ; 1       ;
; buffer_regs:BE|Add2~33                ; 1       ;
; buffer_regs:BE|Add2~30                ; 1       ;
; buffer_regs:BE|Add2~29                ; 1       ;
; buffer_regs:BE|Add2~26                ; 1       ;
; buffer_regs:BE|Add2~25                ; 1       ;
; buffer_regs:BE|Add2~22                ; 1       ;
; buffer_regs:BE|Add2~21                ; 1       ;
; buffer_regs:BE|Add2~18                ; 1       ;
; buffer_regs:BE|Add2~17                ; 1       ;
; buffer_regs:BE|Add2~14                ; 1       ;
; buffer_regs:BE|Add2~13                ; 1       ;
; buffer_regs:BE|Add2~10                ; 1       ;
; buffer_regs:BE|Add2~9                 ; 1       ;
; buffer_regs:BE|Add2~6                 ; 1       ;
; buffer_regs:BE|Add2~5                 ; 1       ;
; buffer_regs:BE|Add2~2                 ; 1       ;
; buffer_regs:BE|Add2~1                 ; 1       ;
; buffer_regs:BW|Add2~122               ; 1       ;
; buffer_regs:BW|Add2~121               ; 1       ;
; buffer_regs:BW|Add2~118               ; 1       ;
; buffer_regs:BW|Add2~117               ; 1       ;
; buffer_regs:BW|Add2~114               ; 1       ;
; buffer_regs:BW|Add2~113               ; 1       ;
; buffer_regs:BW|Add2~110               ; 1       ;
; buffer_regs:BW|Add2~109               ; 1       ;
; buffer_regs:BW|Add2~106               ; 1       ;
; buffer_regs:BW|Add2~105               ; 1       ;
; buffer_regs:BW|Add2~102               ; 1       ;
; buffer_regs:BW|Add2~101               ; 1       ;
; buffer_regs:BW|Add2~98                ; 1       ;
; buffer_regs:BW|Add2~97                ; 1       ;
; buffer_regs:BW|Add2~94                ; 1       ;
; buffer_regs:BW|Add2~93                ; 1       ;
; buffer_regs:BW|Add2~90                ; 1       ;
; buffer_regs:BW|Add2~89                ; 1       ;
; buffer_regs:BW|Add2~86                ; 1       ;
; buffer_regs:BW|Add2~85                ; 1       ;
; buffer_regs:BW|Add2~82                ; 1       ;
; buffer_regs:BW|Add2~81                ; 1       ;
; buffer_regs:BW|Add2~78                ; 1       ;
; buffer_regs:BW|Add2~77                ; 1       ;
; buffer_regs:BW|Add2~74                ; 1       ;
; buffer_regs:BW|Add2~73                ; 1       ;
; buffer_regs:BW|Add2~70                ; 1       ;
; buffer_regs:BW|Add2~69                ; 1       ;
; buffer_regs:BW|Add2~66                ; 1       ;
; buffer_regs:BW|Add2~65                ; 1       ;
; buffer_regs:BW|Add2~62                ; 1       ;
; buffer_regs:BW|Add2~61                ; 1       ;
; buffer_regs:BW|Add2~58                ; 1       ;
; buffer_regs:BW|Add2~57                ; 1       ;
; buffer_regs:BW|Add2~54                ; 1       ;
; buffer_regs:BW|Add2~53                ; 1       ;
; buffer_regs:BW|Add2~49                ; 1       ;
; buffer_regs:BW|Add2~46                ; 1       ;
; buffer_regs:BW|Add2~45                ; 1       ;
; buffer_regs:BW|Add2~42                ; 1       ;
; buffer_regs:BW|Add2~41                ; 1       ;
; buffer_regs:BW|Add2~38                ; 1       ;
; buffer_regs:BW|Add2~37                ; 1       ;
; buffer_regs:BW|Add2~34                ; 1       ;
; buffer_regs:BW|Add2~33                ; 1       ;
; buffer_regs:BW|Add2~30                ; 1       ;
; buffer_regs:BW|Add2~29                ; 1       ;
; buffer_regs:BW|Add2~26                ; 1       ;
; buffer_regs:BW|Add2~25                ; 1       ;
; buffer_regs:BW|Add2~22                ; 1       ;
; buffer_regs:BW|Add2~21                ; 1       ;
; buffer_regs:BW|Add2~18                ; 1       ;
; buffer_regs:BW|Add2~17                ; 1       ;
; buffer_regs:BW|Add2~14                ; 1       ;
; buffer_regs:BW|Add2~13                ; 1       ;
; buffer_regs:BW|Add2~10                ; 1       ;
; buffer_regs:BW|Add2~9                 ; 1       ;
; buffer_regs:BW|Add2~6                 ; 1       ;
; buffer_regs:BW|Add2~5                 ; 1       ;
; buffer_regs:BW|Add2~2                 ; 1       ;
; buffer_regs:BW|Add2~1                 ; 1       ;
; buffer_regs:BN|Add2~122               ; 1       ;
; buffer_regs:BN|Add2~121               ; 1       ;
; buffer_regs:BN|Add2~118               ; 1       ;
; buffer_regs:BN|Add2~117               ; 1       ;
; buffer_regs:BN|Add2~114               ; 1       ;
; buffer_regs:BN|Add2~113               ; 1       ;
; buffer_regs:BN|Add2~110               ; 1       ;
; buffer_regs:BN|Add2~109               ; 1       ;
; buffer_regs:BN|Add2~105               ; 1       ;
; buffer_regs:BN|Add2~102               ; 1       ;
; buffer_regs:BN|Add2~101               ; 1       ;
; buffer_regs:BN|Add2~98                ; 1       ;
; buffer_regs:BN|Add2~97                ; 1       ;
; buffer_regs:BN|Add2~94                ; 1       ;
; buffer_regs:BN|Add2~93                ; 1       ;
; buffer_regs:BN|Add2~90                ; 1       ;
; buffer_regs:BN|Add2~89                ; 1       ;
; buffer_regs:BN|Add2~86                ; 1       ;
; buffer_regs:BN|Add2~85                ; 1       ;
; buffer_regs:BN|Add2~82                ; 1       ;
; buffer_regs:BN|Add2~81                ; 1       ;
; buffer_regs:BN|Add2~78                ; 1       ;
; buffer_regs:BN|Add2~77                ; 1       ;
; buffer_regs:BN|Add2~74                ; 1       ;
; buffer_regs:BN|Add2~73                ; 1       ;
; buffer_regs:BN|Add2~70                ; 1       ;
; buffer_regs:BN|Add2~69                ; 1       ;
; buffer_regs:BN|Add2~66                ; 1       ;
; buffer_regs:BN|Add2~65                ; 1       ;
; buffer_regs:BN|Add2~62                ; 1       ;
; buffer_regs:BN|Add2~61                ; 1       ;
; buffer_regs:BN|Add2~58                ; 1       ;
; buffer_regs:BN|Add2~57                ; 1       ;
; buffer_regs:BN|Add2~54                ; 1       ;
; buffer_regs:BN|Add2~53                ; 1       ;
; buffer_regs:BN|Add2~50                ; 1       ;
; buffer_regs:BN|Add2~49                ; 1       ;
; buffer_regs:BN|Add2~46                ; 1       ;
; buffer_regs:BN|Add2~45                ; 1       ;
; buffer_regs:BN|Add2~42                ; 1       ;
; buffer_regs:BN|Add2~41                ; 1       ;
; buffer_regs:BN|Add2~38                ; 1       ;
; buffer_regs:BN|Add2~37                ; 1       ;
; buffer_regs:BN|Add2~34                ; 1       ;
; buffer_regs:BN|Add2~33                ; 1       ;
; buffer_regs:BN|Add2~30                ; 1       ;
; buffer_regs:BN|Add2~29                ; 1       ;
; buffer_regs:BN|Add2~26                ; 1       ;
; buffer_regs:BN|Add2~25                ; 1       ;
; buffer_regs:BN|Add2~22                ; 1       ;
; buffer_regs:BN|Add2~21                ; 1       ;
; buffer_regs:BN|Add2~18                ; 1       ;
; buffer_regs:BN|Add2~17                ; 1       ;
; buffer_regs:BN|Add2~14                ; 1       ;
; buffer_regs:BN|Add2~13                ; 1       ;
; buffer_regs:BN|Add2~10                ; 1       ;
; buffer_regs:BN|Add2~9                 ; 1       ;
; buffer_regs:BN|Add2~6                 ; 1       ;
; buffer_regs:BN|Add2~5                 ; 1       ;
; buffer_regs:BN|Add2~2                 ; 1       ;
; buffer_regs:BN|Add2~1                 ; 1       ;
; buffer_regs:BS|Add0~122               ; 1       ;
; buffer_regs:BS|Add0~118               ; 1       ;
; buffer_regs:BS|Add0~114               ; 1       ;
; buffer_regs:BS|Add0~110               ; 1       ;
; buffer_regs:BS|Add0~106               ; 1       ;
; buffer_regs:BS|Add0~102               ; 1       ;
; buffer_regs:BS|Add0~98                ; 1       ;
; buffer_regs:BS|Add0~94                ; 1       ;
; buffer_regs:BS|Add0~90                ; 1       ;
; buffer_regs:BS|Add0~86                ; 1       ;
; buffer_regs:BS|Add0~82                ; 1       ;
; buffer_regs:BS|Add0~78                ; 1       ;
; buffer_regs:BS|Add0~74                ; 1       ;
+---------------------------------------+---------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,288 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 126 / 16,664 ( < 1 % )    ;
; C2 interconnects             ; 401 / 155,012 ( < 1 % )   ;
; C4 interconnects             ; 408 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 283 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 206 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 17 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 112 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 491 / 169,296 ( < 1 % )   ;
; R6 interconnects             ; 498 / 330,800 ( < 1 % )   ;
; Spine clocks                 ; 2 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 66        ; 0            ; 0            ; 66        ; 66        ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 66           ; 66           ; 66           ; 66           ; 66           ; 0         ; 66           ; 66           ; 0         ; 0         ; 66           ; 34           ; 66           ; 66           ; 66           ; 66           ; 34           ; 66           ; 66           ; 66           ; 66           ; 34           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OUT_East1[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East1[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East1[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East1[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East2[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East2[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East2[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_East2[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West1[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West1[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West1[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West1[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West2[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West2[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West2[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_West2[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South1[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South1[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South1[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South1[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South2[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South2[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South2[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_South2[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North1[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North1[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North1[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North1[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North2[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North2[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North2[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OUT_North2[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clr                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_North[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_West[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_East[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IN_South[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 6.0               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                ;
+-----------------------------+----------------------------+-------------------+
; Source Register             ; Destination Register       ; Delay Added in ns ;
+-----------------------------+----------------------------+-------------------+
; arbiter:AE|state.stateEast  ; arbiter:AN|OUT_Package2[3] ; 0.412             ;
; buffer_regs:BE|stack[0][6]  ; roteamento:RE|AUX[1]       ; 0.381             ;
; buffer_regs:BE|stack[0][7]  ; roteamento:RE|AUX[0]       ; 0.378             ;
; buffer_regs:BE|stack[0][4]  ; roteamento:RE|AUX[1]       ; 0.365             ;
; buffer_regs:BW|stack[0][7]  ; arbiter:AE|OUT_Package2[3] ; 0.351             ;
; buffer_regs:BE|stack[0][5]  ; roteamento:RE|AUX[1]       ; 0.333             ;
; buffer_regs:BE|stack[0][0]  ; roteamento:RE|AUX[0]       ; 0.316             ;
; buffer_regs:BE|stack[0][3]  ; roteamento:RE|AUX[0]       ; 0.275             ;
; buffer_regs:BW|stack[0][5]  ; arbiter:AE|OUT_Package2[1] ; 0.246             ;
; buffer_regs:BE|stack[0][1]  ; roteamento:RE|AUX[0]       ; 0.238             ;
; buffer_regs:BE|stack[0][2]  ; roteamento:RE|AUX[0]       ; 0.230             ;
; buffer_regs:BW|stack[0][6]  ; arbiter:AE|OUT_Package2[2] ; 0.187             ;
; buffer_regs:BS|stack[0][3]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[1][3]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[2][3]  ; buffer_regs:BS|ena         ; 0.174             ;
; IN_South[3]                 ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[3][3]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[0][4]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[1][4]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[2][4]  ; buffer_regs:BS|ena         ; 0.174             ;
; IN_South[4]                 ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[3][4]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[0][5]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[1][5]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[2][5]  ; buffer_regs:BS|ena         ; 0.174             ;
; IN_South[5]                 ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|stack[3][5]  ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|\buff:ptr[1] ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BS|\buff:ptr[0] ; buffer_regs:BS|ena         ; 0.174             ;
; buffer_regs:BN|stack[0][4]  ; roteamento:RN|AUX[1]       ; 0.128             ;
; arbiter:AE|state.stateWest  ; arbiter:AN|OUT_Package2[3] ; 0.093             ;
; buffer_regs:BN|stack[0][6]  ; roteamento:RN|AUX[1]       ; 0.077             ;
; buffer_regs:BN|stack[0][7]  ; roteamento:RN|AUX[0]       ; 0.061             ;
+-----------------------------+----------------------------+-------------------+
Note: This table only shows the top 33 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC7C7F23C8 for design "projeto_CL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 66 pins of 66 total pins
    Info (169086): Pin OUT_East1[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_East1[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_East1[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_East1[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_East2[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_East2[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_East2[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_East2[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_West1[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_West1[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_West1[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_West1[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_West2[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_West2[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_West2[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_West2[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_South1[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_South1[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_South1[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_South1[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_South2[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_South2[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_South2[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_South2[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_North1[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_North1[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_North1[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_North1[3] not assigned to an exact location on the device
    Info (169086): Pin OUT_North2[0] not assigned to an exact location on the device
    Info (169086): Pin OUT_North2[1] not assigned to an exact location on the device
    Info (169086): Pin OUT_North2[2] not assigned to an exact location on the device
    Info (169086): Pin OUT_North2[3] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin clr not assigned to an exact location on the device
    Info (169086): Pin IN_North[0] not assigned to an exact location on the device
    Info (169086): Pin IN_North[6] not assigned to an exact location on the device
    Info (169086): Pin IN_North[7] not assigned to an exact location on the device
    Info (169086): Pin IN_North[1] not assigned to an exact location on the device
    Info (169086): Pin IN_North[2] not assigned to an exact location on the device
    Info (169086): Pin IN_North[3] not assigned to an exact location on the device
    Info (169086): Pin IN_North[4] not assigned to an exact location on the device
    Info (169086): Pin IN_North[5] not assigned to an exact location on the device
    Info (169086): Pin IN_West[0] not assigned to an exact location on the device
    Info (169086): Pin IN_West[6] not assigned to an exact location on the device
    Info (169086): Pin IN_West[7] not assigned to an exact location on the device
    Info (169086): Pin IN_West[1] not assigned to an exact location on the device
    Info (169086): Pin IN_West[2] not assigned to an exact location on the device
    Info (169086): Pin IN_West[3] not assigned to an exact location on the device
    Info (169086): Pin IN_West[4] not assigned to an exact location on the device
    Info (169086): Pin IN_West[5] not assigned to an exact location on the device
    Info (169086): Pin IN_East[0] not assigned to an exact location on the device
    Info (169086): Pin IN_East[6] not assigned to an exact location on the device
    Info (169086): Pin IN_East[7] not assigned to an exact location on the device
    Info (169086): Pin IN_East[1] not assigned to an exact location on the device
    Info (169086): Pin IN_East[2] not assigned to an exact location on the device
    Info (169086): Pin IN_East[3] not assigned to an exact location on the device
    Info (169086): Pin IN_East[4] not assigned to an exact location on the device
    Info (169086): Pin IN_East[5] not assigned to an exact location on the device
    Info (169086): Pin IN_South[0] not assigned to an exact location on the device
    Info (169086): Pin IN_South[6] not assigned to an exact location on the device
    Info (169086): Pin IN_South[7] not assigned to an exact location on the device
    Info (169086): Pin IN_South[1] not assigned to an exact location on the device
    Info (169086): Pin IN_South[2] not assigned to an exact location on the device
    Info (169086): Pin IN_South[3] not assigned to an exact location on the device
    Info (169086): Pin IN_South[4] not assigned to an exact location on the device
    Info (169086): Pin IN_South[5] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 308 fanout uses global clock CLKCTRL_G10
    Info (11162): clr~inputCLKENA0 with 288 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_CL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X56_Y46 to location X66_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (144001): Generated suppressed messages file C:/altera/13.1/projects/projeto_teste/output_files/projeto_CL.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5848 megabytes
    Info: Processing ended: Mon Dec 05 08:46:53 2022
    Info: Elapsed time: 00:01:09
    Info: Total CPU time (on all processors): 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.1/projects/projeto_teste/output_files/projeto_CL.fit.smsg.


