#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 243 243 1
1 386 386 1
2 150 150 0
3 150 150 0
4 1445 1445 1
5 718 718 1
6 150 150 0
7 817 817 1
8 500 500 1
9 279 279 1
10 261 261 1
11 37 37 0
12 125 125 0
13 1147 1147 1
14 125 125 0
15 436 436 1
16 37 37 0
17 279 279 1
18 935 935 1
19 100 100 0
20 436 436 1
21 37 37 0
22 486 486 1
23 37 37 0
24 37 37 0
25 312 312 1
26 418 418 1
27 125 125 0
28 261 261 1
29 37 37 0
30 100 100 0
31 125 125 0
32 279 279 1
33 150 150 0
34 37 37 0
35 279 279 1
36 125 125 0
37 125 125 0
38 150 150 0
39 386 386 1
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 3 5 75
3 0 5 75
0 2 8 75
2 0 8 75
1 2 1 75
2 1 1 75
1 4 37 125
4 1 37 125
1 28 6 93
28 1 6 93
3 28 1 75
28 3 1 75
4 5 6 156
5 4 6 156
4 6 11 75
6 4 11 75
4 7 32 218
7 4 32 218
4 8 21 125
8 4 21 125
4 9 21 93
9 4 21 93
4 11 31 37
11 4 31 37
4 23 3 37
23 4 3 37
4 24 3 37
24 4 3 37
4 33 2 75
33 4 2 75
4 32 4 93
32 4 4 93
4 17 2 93
17 4 2 93
4 13 6 281
13 4 6 281
5 25 15 125
25 5 15 125
5 13 9 156
13 5 9 156
5 18 8 156
18 5 8 156
5 8 5 125
8 5 5 125
6 13 1 75
13 6 1 75
7 10 1 93
10 7 1 93
7 14 3 75
14 7 3 75
7 26 4 125
26 7 4 125
7 31 3 75
31 7 3 75
7 36 1 75
36 7 1 75
7 22 5 156
22 7 5 156
8 18 6 125
18 8 6 125
8 39 6 125
39 8 6 125
9 39 8 93
39 9 8 93
9 18 5 93
18 9 5 93
10 12 1 75
12 10 1 75
10 22 1 93
22 10 1 93
12 36 6 50
36 12 6 50
13 15 1 125
15 13 1 125
13 16 7 37
16 13 7 37
13 21 7 37
21 13 7 37
13 20 7 125
20 13 7 125
13 35 2 93
35 13 2 93
13 18 6 218
18 13 6 218
14 19 1 50
19 14 1 50
15 17 7 93
17 15 7 93
15 18 1 125
18 15 1 125
15 35 1 93
35 15 1 93
17 20 3 93
20 17 3 93
18 20 1 125
20 18 1 125
18 32 13 93
32 18 13 93
19 31 4 50
31 19 4 50
20 35 5 93
35 20 5 93
22 29 1 37
29 22 1 37
22 26 5 125
26 22 5 125
22 38 5 75
38 22 5 75
25 27 1 75
27 25 1 75
25 34 1 37
34 25 1 37
25 37 1 75
37 25 1 75
26 38 3 75
38 26 3 75
26 28 1 93
28 26 1 93
27 30 40 50
30 27 40 50
30 37 1 50
37 30 1 50
32 39 4 93
39 32 4 93
33 39 21 75
39 33 21 75
