attach ./modelgen_0.so
attach ../vams/vsine.so

verilog

`modelgen
module test_zi_np0(p, n);
	(* desc="" *) real ll1;
	(* desc="" *) real ll2;
	(* desc="" *) real ll3;
	electrical p, n;
	analog begin
		ll1 = zi_nd(V(p,n), '{1.}, '{1.});
		ll2 = zi_nd(V(p,n), '{0.,1.}, '{1., 0.});
		ll3 = zi_zp(V(p,n), '{}, '{});
	end
endmodule

!make test_zi_np0.so > /dev/null
attach ./test_zi_np0.so

verilog
parameter r=1
parameter v=0

test_zi_np0 #() dut(1,0);
vsine #(.dc(v), .freq(.2), .ampl(1)) v1(1, 0);

list

print tran v(1) ll1(dut) ll2(dut) ll3(dut)
//tran 1 .1 trace=n // BUG
tran 10 trace=n
// incomplete probes...
print ac v(1) ll1(dut) ll2(dut) ll3(dut)
ac 2 4 * 2
status notime
end
