
# Projet ALU VHDL üõ†Ô∏è

Ce projet consiste en la conception d'une Unit√© Logique et Arithm√©tique (ALU) en VHDL. L'ALU est une partie essentielle de nombreux processeurs, responsable de l'ex√©cution des op√©rations arithm√©tiques et logiques.

## Description du Projet üìù

L'ALU prend deux entr√©es A et B, chacune √©tant un vecteur de 8 bits, ainsi qu'un code d'op√©ration de 3 bits (Op) pour sp√©cifier l'op√©ration √† effectuer. Les op√©rations support√©es sont : addition, soustraction, ET logique, OU logique, et XOR. L'ALU produit un r√©sultat de 8 bits ainsi qu'un signal Zero pour indiquer si le r√©sultat est z√©ro.

## Architecture üèóÔ∏è

L'architecture de l'ALU est impl√©ment√©e de mani√®re comportementale en VHDL. Elle utilise la biblioth√®que IEEE et les types de donn√©es standard fournis par NUMERIC_STD pour effectuer les op√©rations arithm√©tiques.

## Utilisation üíª

1. D√©clarez l'entit√© ALU dans votre conception VHDL.
2. Connectez les signaux d'entr√©e A, B et Op ainsi que les signaux de sortie Result et Zero.
3. L'ALU effectuera l'op√©ration sp√©cifi√©e par le signal Op sur les entr√©es A et B, produisant un r√©sultat et un signal Zero correspondant.

Exemple de d√©claration :
![WhatsApp Image 2024-05-18 √† 22 43 45_75708208](https://github.com/ouarriorxx/VHDL-ALU-PROJECT/assets/143946046/19c7e222-bb6c-4e95-b496-68caf61dbb2a)

```vhdl
entity top_level is
    Port ( A, B : in  std_logic_vector(7 downto 0);
           Op    : in  std_logic_vector(2 downto 0);
           Result: out std_logic_vector(7 downto 0);
           Zero  : out std_logic);
end top_level;
```
Pour la partie architecture :
![WhatsApp Image 2024-05-18 √† 22 43 59_c25454eb](https://github.com/ouarriorxx/VHDL-ALU-PROJECT/assets/143946046/cc867eba-5829-409d-8ce3-9c138a1128de)

```vhdl
architecture Behavioral of alu is
begin
    process(A, B, Op)
        variable Temp: signed(7 downto 0); 
    begin
        -- Effectue l'op√©ration arithm√©tique ou logique appropri√©e en fonction de Op
        Temp := signed(A) + signed(B);         -- Addition par d√©faut
        case Op is
            when "000" => Result <= std_logic_vector(Temp);         -- Addition
            when "001" => Temp := signed(A) - signed(B); Result <= std_logic_vector(Temp);          -- Soustraction
            when "010" => Result <= A AND B;        -- ET logique
            when "011" => Result <= A OR B;       -- OU logique
            when "100" => Result <= A XOR B;     -- XOR
            when others => Result <= (others => 'X'); -- R√©sultat ind√©termin√© pour d'autres opcodes
        end case;
        
        -- D√©termine si le r√©sultat est z√©ro
        if Temp = 0 then
            Zero <= '1';  -- R√©sultat est z√©ro
        else
            Zero <= '0';  -- R√©sultat n'est pas z√©ro
        end if;
    end process;
end Behavioral;
```
![WhatsApp Image 2024-05-18 √† 22 44 56_034b00e3](https://github.com/ouarriorxx/VHDL-ALU-PROJECT/assets/143946046/64aae75e-1cea-4590-9ace-62c2441dcdb9)
