Fitter report for top
Wed Mar 16 15:15:14 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 16 15:15:14 2022       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; top                                         ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 17,031 / 49,760 ( 34 % )                    ;
;     Total combinational functions  ; 16,644 / 49,760 ( 33 % )                    ;
;     Dedicated logic registers      ; 1,892 / 49,760 ( 4 % )                      ;
; Total registers                    ; 1892                                        ;
; Total pins                         ; 38 / 360 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 269,824 / 1,677,312 ( 16 % )                ;
; Embedded Multiplier 9-bit elements ; 8 / 288 ( 3 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                          ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_dataReadRsp_0[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|lpm_mult:Mult3|mult_tgs:auto_generated|mac_out2                                                         ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[1]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[2]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[3]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[4]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[5]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[6]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[7]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[8]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[9]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[10]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[11]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[12]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[13]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[14]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[15]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[16]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[17]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[18]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[19]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[20]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[21]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[22]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[23]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[24]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[25]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[26]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[27]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[28]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[29]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[30]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[31]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|lpm_mult:Mult2|mult_tgs:auto_generated|mac_out2                                                         ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[1]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[2]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[3]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[4]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[5]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[6]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[7]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[8]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[9]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[10]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[11]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[12]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[13]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[14]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[15]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[16]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[17]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[18]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[19]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[20]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[21]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[22]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[23]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[24]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[25]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[26]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[27]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[28]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[29]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[30]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[31]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[32]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[33]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|lpm_mult:Mult1|mult_tgs:auto_generated|mac_out2                                                         ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[1]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[2]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[3]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[4]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[5]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[6]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[7]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[8]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[9]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[10]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[11]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[12]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[13]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[14]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[15]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[16]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[17]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[18]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[19]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[20]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[21]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[22]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[23]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[24]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[25]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[26]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[27]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[28]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[29]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[30]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[31]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[32]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[33]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|lpm_mult:Mult0|mult_tns:auto_generated|mac_out2                                                         ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[1]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[2]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[3]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[4]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[5]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[6]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[7]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[8]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[9]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[10]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[11]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[12]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[13]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[14]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[15]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[16]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[17]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[18]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[19]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[20]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[21]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[22]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[23]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[24]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[25]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[26]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[27]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[28]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[29]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[30]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[31]                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                                                                             ; DATAOUT          ;                       ;
+-------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 19053 ) ; 0.00 % ( 0 / 19053 )       ; 0.00 % ( 0 / 19053 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 19053 ) ; 0.00 % ( 0 / 19053 )       ; 0.00 % ( 0 / 19053 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19037 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 17,031 / 49,760 ( 34 % )     ;
;     -- Combinational with no register       ; 15139                        ;
;     -- Register only                        ; 387                          ;
;     -- Combinational with a register        ; 1505                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 14310                        ;
;     -- 3 input functions                    ; 1636                         ;
;     -- <=2 input functions                  ; 698                          ;
;     -- Register only                        ; 387                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 16127                        ;
;     -- arithmetic mode                      ; 517                          ;
;                                             ;                              ;
; Total registers*                            ; 1,892 / 51,509 ( 4 % )       ;
;     -- Dedicated logic registers            ; 1,892 / 49,760 ( 4 % )       ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 1,209 / 3,110 ( 39 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 38 / 360 ( 11 % )            ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 38 / 182 ( 21 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 269,824 / 1,677,312 ( 16 % ) ;
; Total block memory implementation bits      ; 350,208 / 1,677,312 ( 21 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 288 ( 3 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global signals                              ; 1                            ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 10.0% / 9.8% / 10.1%         ;
; Peak interconnect usage (total/H/V)         ; 46.0% / 47.2% / 44.2%        ;
; Maximum fan-out                             ; 4860                         ;
; Highest non-global fan-out                  ; 4860                         ;
; Total fan-out                               ; 70702                        ;
; Average fan-out                             ; 3.72                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 17031 / 49760 ( 34 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 15139                  ; 0                              ;
;     -- Register only                        ; 387                    ; 0                              ;
;     -- Combinational with a register        ; 1505                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 14310                  ; 0                              ;
;     -- 3 input functions                    ; 1636                   ; 0                              ;
;     -- <=2 input functions                  ; 698                    ; 0                              ;
;     -- Register only                        ; 387                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 16127                  ; 0                              ;
;     -- arithmetic mode                      ; 517                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 1892                   ; 0                              ;
;     -- Dedicated logic registers            ; 1892 / 49760 ( 4 % )   ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1209 / 3110 ( 39 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 38                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 288 ( 3 % )        ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 269824                 ; 0                              ;
; Total RAM block bits                        ; 350208                 ; 0                              ;
; M9K                                         ; 38 / 182 ( 20 % )      ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 71168                  ; 8                              ;
;     -- Registered Connections               ; 7061                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 8                      ; 0                              ;
;     -- Output Ports                         ; 30                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk50     ; N14   ; 6        ; 78           ; 29           ; 21           ; 1944                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; serial_rx ; W10   ; 3        ; 24           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; user_btn  ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; user_sw0  ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; user_sw1  ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; user_sw2  ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; user_sw3  ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; user_sw4  ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; display_1[0] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[1] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[2] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[4] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[5] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[6] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_1[7] ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_2[7] ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display_3[7] ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; serial_tx    ; V10   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led0    ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led1    ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led2    ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led3    ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led4    ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 8 / 60 ( 13 % )  ; 3.3V          ; --           ;
; 7        ; 28 / 52 ( 54 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; user_led0                                      ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; user_led1                                      ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; user_led2                                      ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; user_sw4                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; display_2[7]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; display_2[4]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; display_2[5]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; display_3[7]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; display_3[1]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; display_3[3]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; user_btn                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; user_led3                                      ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; display_2[3]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; display_2[6]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; display_3[2]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; display_3[0]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; display_3[4]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; display_3[6]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; user_sw0                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; user_sw1                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; user_sw3                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; display_1[0]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; display_1[2]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; display_1[3]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; display_1[6]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; display_2[0]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; display_3[5]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; user_sw2                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; user_led4                                      ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; display_1[7]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; display_1[5]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; display_2[1]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; display_1[1]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; display_1[4]                                   ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; display_2[2]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; clk50                                          ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; serial_tx                                      ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; serial_rx                                      ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------+
; I/O Assignment Warnings               ;
+--------------+------------------------+
; Pin Name     ; Reason                 ;
+--------------+------------------------+
; serial_tx    ; Missing drive strength ;
; user_led0    ; Missing drive strength ;
; user_led1    ; Missing drive strength ;
; user_led2    ; Missing drive strength ;
; user_led3    ; Missing drive strength ;
; user_led4    ; Missing drive strength ;
; display_1[0] ; Missing drive strength ;
; display_1[1] ; Missing drive strength ;
; display_1[2] ; Missing drive strength ;
; display_1[3] ; Missing drive strength ;
; display_1[4] ; Missing drive strength ;
; display_1[5] ; Missing drive strength ;
; display_1[6] ; Missing drive strength ;
; display_1[7] ; Missing drive strength ;
; display_2[0] ; Missing drive strength ;
; display_2[1] ; Missing drive strength ;
; display_2[2] ; Missing drive strength ;
; display_2[3] ; Missing drive strength ;
; display_2[4] ; Missing drive strength ;
; display_2[5] ; Missing drive strength ;
; display_2[6] ; Missing drive strength ;
; display_2[7] ; Missing drive strength ;
; display_3[0] ; Missing drive strength ;
; display_3[1] ; Missing drive strength ;
; display_3[2] ; Missing drive strength ;
; display_3[3] ; Missing drive strength ;
; display_3[4] ; Missing drive strength ;
; display_3[5] ; Missing drive strength ;
; display_3[6] ; Missing drive strength ;
; display_3[7] ; Missing drive strength ;
+--------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                         ; Entity Name      ; Library Name ;
+-------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |top                                            ; 17031 (14202) ; 1892 (627)                ; 0 (0)         ; 269824      ; 38   ; 1          ; 8            ; 0       ; 4         ; 38   ; 0            ; 15139 (13575) ; 387 (108)         ; 1505 (578)       ; 0          ; |top                                                                                                                        ; top              ; work         ;
;    |VexRiscv:VexRiscv|                          ; 2829 (2501)   ; 1265 (1074)               ; 0 (0)         ; 72960       ; 12   ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 1564 (1427)   ; 279 (234)         ; 986 (879)        ; 0          ; |top|VexRiscv:VexRiscv                                                                                                      ; VexRiscv         ; work         ;
;       |DataCache:dataCache_1_|                  ; 224 (224)     ; 116 (116)                 ; 0 (0)         ; 35456       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)     ; 34 (34)           ; 87 (87)          ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_                                                                               ; DataCache        ; work         ;
;          |altsyncram:ways_0_data_symbol0_rtl_0| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s9d1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated           ; altsyncram_s9d1  ; work         ;
;          |altsyncram:ways_0_data_symbol1_rtl_0| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s9d1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated           ; altsyncram_s9d1  ; work         ;
;          |altsyncram:ways_0_data_symbol2_rtl_0| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s9d1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated           ; altsyncram_s9d1  ; work         ;
;          |altsyncram:ways_0_data_symbol3_rtl_0| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0                                          ; altsyncram       ; work         ;
;             |altsyncram_s9d1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated           ; altsyncram_s9d1  ; work         ;
;          |altsyncram:ways_0_tags_rtl_0|         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0                                                  ; altsyncram       ; work         ;
;             |altsyncram_67d1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated                   ; altsyncram_67d1  ; work         ;
;       |InstructionCache:IBusCachedPlugin_cache| ; 109 (109)     ; 75 (75)                   ; 0 (0)         ; 35456       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)       ; 11 (11)           ; 64 (64)          ; 0          ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache                                                              ; InstructionCache ; work         ;
;          |altsyncram:ways_0_datas_rtl_0|        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0                                ; altsyncram       ; work         ;
;             |altsyncram_mcd1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_mcd1:auto_generated ; altsyncram_mcd1  ; work         ;
;          |altsyncram:ways_0_tags_rtl_0|         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0                                 ; altsyncram       ; work         ;
;             |altsyncram_67d1:auto_generated|    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated  ; altsyncram_67d1  ; work         ;
;       |altsyncram:RegFilePlugin_regFile_rtl_0|  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_0                                                               ; altsyncram       ; work         ;
;          |altsyncram_47g1:auto_generated|       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_0|altsyncram_47g1:auto_generated                                ; altsyncram_47g1  ; work         ;
;       |altsyncram:RegFilePlugin_regFile_rtl_1|  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_1                                                               ; altsyncram       ; work         ;
;          |altsyncram_47g1:auto_generated|       ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_1|altsyncram_47g1:auto_generated                                ; altsyncram_47g1  ; work         ;
;       |lpm_mult:Mult0|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult0                                                                                       ; lpm_mult         ; work         ;
;          |mult_tns:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult0|mult_tns:auto_generated                                                               ; mult_tns         ; work         ;
;       |lpm_mult:Mult1|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult1                                                                                       ; lpm_mult         ; work         ;
;          |mult_tgs:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult1|mult_tgs:auto_generated                                                               ; mult_tgs         ; work         ;
;       |lpm_mult:Mult2|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult2                                                                                       ; lpm_mult         ; work         ;
;          |mult_tgs:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult2|mult_tgs:auto_generated                                                               ; mult_tgs         ; work         ;
;       |lpm_mult:Mult3|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult3                                                                                       ; lpm_mult         ; work         ;
;          |mult_tgs:auto_generated|              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|VexRiscv:VexRiscv|lpm_mult:Mult3|mult_tgs:auto_generated                                                               ; mult_tgs         ; work         ;
;    |altsyncram:mem_1[0][15]__3|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][15]__3                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_mdg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][15]__3|altsyncram_mdg1:auto_generated                                                              ; altsyncram_mdg1  ; work         ;
;    |altsyncram:mem_1[0][23]__2|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][23]__2                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_mdg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][23]__2|altsyncram_mdg1:auto_generated                                                              ; altsyncram_mdg1  ; work         ;
;    |altsyncram:mem_1[0][31]__1|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][31]__1                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_mdg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][31]__1|altsyncram_mdg1:auto_generated                                                              ; altsyncram_mdg1  ; work         ;
;    |altsyncram:mem_1[0][7]__4|                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][7]__4                                                                                              ; altsyncram       ; work         ;
;       |altsyncram_mdg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_1[0][7]__4|altsyncram_mdg1:auto_generated                                                               ; altsyncram_mdg1  ; work         ;
;    |altsyncram:mem_2[0][15]__7|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][15]__7                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_2eg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][15]__7|altsyncram_2eg1:auto_generated                                                              ; altsyncram_2eg1  ; work         ;
;    |altsyncram:mem_2[0][23]__6|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][23]__6                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_2eg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][23]__6|altsyncram_2eg1:auto_generated                                                              ; altsyncram_2eg1  ; work         ;
;    |altsyncram:mem_2[0][31]__5|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][31]__5                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_2eg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][31]__5|altsyncram_2eg1:auto_generated                                                              ; altsyncram_2eg1  ; work         ;
;    |altsyncram:mem_2[0][7]__8|                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][7]__8                                                                                              ; altsyncram       ; work         ;
;       |altsyncram_2eg1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:mem_2[0][7]__8|altsyncram_2eg1:auto_generated                                                               ; altsyncram_2eg1  ; work         ;
;    |altsyncram:storage_1_rtl_0|                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:storage_1_rtl_0                                                                                             ; altsyncram       ; work         ;
;       |altsyncram_u6g1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:storage_1_rtl_0|altsyncram_u6g1:auto_generated                                                              ; altsyncram_u6g1  ; work         ;
;    |altsyncram:storage_rtl_0|                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:storage_rtl_0                                                                                               ; altsyncram       ; work         ;
;       |altsyncram_u6g1:auto_generated|          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |top|altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated                                                                ; altsyncram_u6g1  ; work         ;
+-------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; serial_tx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led2    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led3    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; user_led4    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_1[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_2[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display_3[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk50        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; user_sw0     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; user_btn     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; user_sw4     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; user_sw3     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; user_sw2     ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; user_sw1     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; serial_rx    ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; clk50                                ;                   ;         ;
; user_sw0                             ;                   ;         ;
;      - multiregimpl1_regs0[0]        ; 1                 ; 6       ;
; user_btn                             ;                   ;         ;
;      - multiregimpl2_regs0           ; 1                 ; 6       ;
; user_sw4                             ;                   ;         ;
;      - multiregimpl1_regs0[4]~feeder ; 1                 ; 6       ;
; user_sw3                             ;                   ;         ;
;      - multiregimpl1_regs0[3]~feeder ; 0                 ; 6       ;
; user_sw2                             ;                   ;         ;
;      - multiregimpl1_regs0[2]        ; 1                 ; 6       ;
; user_sw1                             ;                   ;         ;
;      - multiregimpl1_regs0[1]~feeder ; 0                 ; 6       ;
; serial_rx                            ;                   ;         ;
;      - multiregimpl0_regs0           ; 1                 ; 6       ;
+--------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; VexRiscv:VexRiscv|CsrPlugin_exceptionPortCtrl_exceptionContext_badAddr[17]~5            ; LCCOMB_X20_Y26_N30 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_hadException                                                ; FF_X32_Y22_N1      ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mepc[30]~31                                                 ; LCCOMB_X23_Y28_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mepc~30                                                     ; LCCOMB_X23_Y27_N12 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mie_MEIE~1                                                  ; LCCOMB_X22_Y27_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mstatus_MIE~0                                               ; LCCOMB_X22_Y23_N26 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mstatus_MPP[1]~2                                            ; LCCOMB_X23_Y27_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|CsrPlugin_mtvec_base[3]~0                                             ; LCCOMB_X23_Y27_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|_zz_3_~0                                       ; LCCOMB_X21_Y23_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~10                                     ; LCCOMB_X27_Y33_N26 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~11                                     ; LCCOMB_X27_Y33_N28 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~8                                      ; LCCOMB_X27_Y33_N30 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|always3~9                                      ; LCCOMB_X27_Y33_N0  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|io_cpu_writeBack_haltIt~5                      ; LCCOMB_X21_Y22_N30 ; 144     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[29]~8            ; LCCOMB_X25_Y22_N4  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[8]~38            ; LCCOMB_X12_Y22_N8  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[8]~41            ; LCCOMB_X34_Y21_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress~39               ; LCCOMB_X34_Y21_N12 ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|tagsWriteCmd_valid~2                           ; LCCOMB_X13_Y22_N20 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|IBusCachedPlugin_fetchPc_pcReg[4]~4                                   ; LCCOMB_X27_Y25_N18 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|IBusCachedPlugin_iBusRsp_cacheRspArbitration_input_ready              ; LCCOMB_X23_Y23_N22 ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|IBusCachedPlugin_rsp_redoFetch~0                                      ; LCCOMB_X23_Y23_N20 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_flushCounter[6]~15 ; LCCOMB_X31_Y22_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_write_tag_0_valid  ; LCCOMB_X34_Y22_N26 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|Mux122~1                                                              ; LCCOMB_X19_Y23_N20 ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_112_~2                                                            ; LCCOMB_X23_Y23_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_172_                                                              ; LCCOMB_X17_Y26_N4  ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_210_[13]~1                                                        ; LCCOMB_X22_Y27_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_213_                                                              ; FF_X34_Y22_N1      ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_214_[2]~1                                                         ; LCCOMB_X34_Y22_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|_zz_270_                                                              ; LCCOMB_X40_Y30_N22 ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|always190~0                                                           ; LCCOMB_X21_Y22_N2  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|dataCache_1__io_mem_cmd_s2mPipe_ready~2                               ; LCCOMB_X40_Y22_N22 ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|decode_RS1[31]~8                                                      ; LCCOMB_X23_Y23_N26 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|decode_RS2[31]~6                                                      ; LCCOMB_X17_Y23_N28 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|decode_to_execute_INSTRUCTION[13]                                     ; FF_X11_Y27_N27     ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|execute_arbitration_isStuck~0                                         ; LCCOMB_X21_Y23_N14 ; 158     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|execute_to_memory_SHIFT_RIGHT[6]~22                                   ; LCCOMB_X10_Y23_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|lastStageRegFileWrite_valid~0                                         ; LCCOMB_X8_Y28_N14  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_div_counter_value[4]~18                              ; LCCOMB_X19_Y21_N24 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_div_result[31]~35                                    ; LCCOMB_X19_Y21_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_DivPlugin_rs1[31]~35                                           ; LCCOMB_X21_Y22_N4  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_arbitration_isStuck~0                                          ; LCCOMB_X21_Y22_N18 ; 299     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; VexRiscv:VexRiscv|memory_to_writeBack_INSTRUCTION[9]~1                                  ; LCCOMB_X21_Y22_N16 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bus_errors[31]~92                                                                       ; LCCOMB_X50_Y34_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                   ; PIN_N14            ; 1934    ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; comb~0                                                                                  ; LCCOMB_X50_Y34_N26 ; 185     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; csr_bankarray_interface7_bank_bus_dat_r[27]~33                                          ; LCCOMB_X54_Y34_N22 ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; csr_bankarray_sram_bus_adr[2]~2                                                         ; LCCOMB_X51_Y31_N8  ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; display1_storage[3]~0                                                                   ; LCCOMB_X58_Y35_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; display1_value[1]~3                                                                     ; LCCOMB_X58_Y38_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; display2_storage[1]~0                                                                   ; LCCOMB_X58_Y34_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; display2_value[0]~1                                                                     ; LCCOMB_X59_Y38_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; display3_storage[3]~0                                                                   ; LCCOMB_X57_Y34_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; display3_value[0]~1                                                                     ; LCCOMB_X61_Y38_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; int_rst                                                                                 ; FF_X55_Y30_N9      ; 230     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; leds_storage[1]~1                                                                       ; LCCOMB_X47_Y34_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_storage[0]~0                                                                      ; LCCOMB_X47_Y34_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rs232phytx_state                                                                        ; FF_X38_Y30_N17     ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_count_rs232phyrx_next_value_ce0~0                                                    ; LCCOMB_X74_Y33_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_source_valid~0                                                                       ; LCCOMB_X74_Y34_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; scratch_storage[2]~0                                                                    ; LCCOMB_X47_Y32_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; serial_tx~2                                                                             ; LCCOMB_X38_Y30_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sram0_we[0]                                                                             ; LCCOMB_X44_Y33_N26 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram0_we[1]                                                                             ; LCCOMB_X44_Y33_N6  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram0_we[2]                                                                             ; LCCOMB_X44_Y33_N14 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram0_we[3]                                                                             ; LCCOMB_X44_Y33_N10 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram1_we[0]                                                                             ; LCCOMB_X44_Y33_N28 ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram1_we[1]                                                                             ; LCCOMB_X44_Y33_N16 ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram1_we[2]                                                                             ; LCCOMB_X44_Y33_N0  ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; sram1_we[3]                                                                             ; LCCOMB_X44_Y33_N20 ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; state                                                                                   ; FF_X51_Y31_N25     ; 101     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; timer_en_storage                                                                        ; FF_X50_Y32_N15     ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; timer_load_storage[26]~1                                                                ; LCCOMB_X52_Y36_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer_reload_storage[7]~0                                                               ; LCCOMB_X52_Y37_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; timer_value_status[27]~1                                                                ; LCCOMB_X54_Y37_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_data[5]~0                                                                            ; LCCOMB_X38_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_enable_storage[1]~0                                                                ; LCCOMB_X56_Y34_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_pending_r[1]~0                                                                     ; LCCOMB_X56_Y34_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_rx_fifo_level0[0]~15                                                               ; LCCOMB_X60_Y34_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_rx_fifo_produce[3]~1                                                               ; LCCOMB_X71_Y34_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_rx_fifo_rdport_re~0                                                                ; LCCOMB_X60_Y34_N28 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_rx_fifo_wrport_we                                                                  ; LCCOMB_X74_Y34_N18 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart_tx_fifo_level0[2]~7                                                                ; LCCOMB_X57_Y34_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_tx_fifo_produce[3]~1                                                               ; LCCOMB_X54_Y30_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_tx_fifo_rdport_re~0                                                                ; LCCOMB_X38_Y30_N0  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_tx_fifo_wrport_we                                                                  ; LCCOMB_X57_Y34_N28 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk50 ; PIN_N14  ; 1934    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name               ; Fan-Out    ;
+--------------------+------------+
; mem.raddr_a[0]~7   ; 4860       ;
; mem.raddr_a[1]~11  ; 4857       ;
; mem.raddr_a[2]~9   ; 4479       ;
; mem.raddr_a[3]~4   ; 4284       ;
; mem.raddr_a[4]~3   ; 3749       ;
; mem.raddr_a[5]~5   ; 3351       ;
; mem.raddr_a[6]~2   ; 3067       ;
; mem.raddr_a[7]~1   ; 2336       ;
; mem.raddr_a[9]~12  ; 1889       ;
; mem.raddr_a[8]~0   ; 1840       ;
; mem.raddr_a[10]~15 ; 1329       ;
; mem.raddr_a[11]~14 ; 1069       ;
+--------------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X33_Y30_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol1_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X33_Y31_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol2_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X33_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol3_rtl_0|altsyncram_s9d1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X33_Y34_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; None ; M9K_X5_Y21_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_mcd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y26_N0, M9K_X33_Y22_N0, M9K_X33_Y23_N0, M9K_X33_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; None ; M9K_X33_Y24_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_0|altsyncram_47g1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y27_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VexRiscv:VexRiscv|altsyncram:RegFilePlugin_regFile_rtl_1|altsyncram_47g1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y28_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_1[0][15]__3|altsyncram_mdg1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X33_Y28_N0, M9K_X53_Y28_N0                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_1[0][23]__2|altsyncram_mdg1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X53_Y37_N0, M9K_X53_Y36_N0                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_1[0][31]__1|altsyncram_mdg1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X73_Y35_N0, M9K_X53_Y31_N0                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_1[0][7]__4|altsyncram_mdg1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X53_Y25_N0, M9K_X53_Y29_N0                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_2[0][15]__7|altsyncram_2eg1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X33_Y29_N0, M9K_X33_Y27_N0, M9K_X53_Y27_N0, M9K_X53_Y26_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_2[0][23]__6|altsyncram_2eg1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X53_Y38_N0, M9K_X53_Y41_N0, M9K_X53_Y40_N0, M9K_X33_Y33_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_2[0][31]__5|altsyncram_2eg1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X53_Y39_N0, M9K_X73_Y33_N0, M9K_X53_Y35_N0, M9K_X53_Y34_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:mem_2[0][7]__8|altsyncram_2eg1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X53_Y23_N0, M9K_X53_Y24_N0, M9K_X53_Y32_N0, M9K_X53_Y33_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:storage_1_rtl_0|altsyncram_u6g1:auto_generated|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 160   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X73_Y34_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 160   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X53_Y30_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; VexRiscv:VexRiscv|execute_to_memory_MUL_LH[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    VexRiscv:VexRiscv|lpm_mult:Mult1|mult_tgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y27_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_LL[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    VexRiscv:VexRiscv|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HL[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    VexRiscv:VexRiscv|lpm_mult:Mult2|mult_tgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y28_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; VexRiscv:VexRiscv|execute_to_memory_MUL_HH[0]                         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    VexRiscv:VexRiscv|lpm_mult:Mult3|mult_tgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 19,459 / 148,641 ( 13 % ) ;
; C16 interconnects     ; 476 / 5,382 ( 9 % )       ;
; C4 interconnects      ; 10,079 / 106,704 ( 9 % )  ;
; Direct links          ; 1,112 / 148,641 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )            ;
; Local interconnects   ; 12,317 / 49,760 ( 25 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 646 / 5,406 ( 12 % )      ;
; R4 interconnects      ; 12,663 / 147,764 ( 9 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.09) ; Number of LABs  (Total = 1209) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 60                             ;
; 2                                           ; 28                             ;
; 3                                           ; 16                             ;
; 4                                           ; 10                             ;
; 5                                           ; 8                              ;
; 6                                           ; 9                              ;
; 7                                           ; 6                              ;
; 8                                           ; 3                              ;
; 9                                           ; 4                              ;
; 10                                          ; 5                              ;
; 11                                          ; 5                              ;
; 12                                          ; 10                             ;
; 13                                          ; 22                             ;
; 14                                          ; 43                             ;
; 15                                          ; 162                            ;
; 16                                          ; 818                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.54) ; Number of LABs  (Total = 1209) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 328                            ;
; 1 Clock enable                     ; 135                            ;
; 1 Sync. clear                      ; 38                             ;
; 1 Sync. load                       ; 50                             ;
; 2 Clock enables                    ; 107                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 15.60) ; Number of LABs  (Total = 1209) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 43                             ;
; 2                                            ; 29                             ;
; 3                                            ; 9                              ;
; 4                                            ; 15                             ;
; 5                                            ; 11                             ;
; 6                                            ; 6                              ;
; 7                                            ; 1                              ;
; 8                                            ; 6                              ;
; 9                                            ; 6                              ;
; 10                                           ; 6                              ;
; 11                                           ; 6                              ;
; 12                                           ; 6                              ;
; 13                                           ; 9                              ;
; 14                                           ; 22                             ;
; 15                                           ; 122                            ;
; 16                                           ; 683                            ;
; 17                                           ; 30                             ;
; 18                                           ; 25                             ;
; 19                                           ; 21                             ;
; 20                                           ; 23                             ;
; 21                                           ; 19                             ;
; 22                                           ; 14                             ;
; 23                                           ; 20                             ;
; 24                                           ; 23                             ;
; 25                                           ; 8                              ;
; 26                                           ; 6                              ;
; 27                                           ; 7                              ;
; 28                                           ; 3                              ;
; 29                                           ; 5                              ;
; 30                                           ; 6                              ;
; 31                                           ; 5                              ;
; 32                                           ; 14                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.42) ; Number of LABs  (Total = 1209) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 185                            ;
; 2                                               ; 288                            ;
; 3                                               ; 246                            ;
; 4                                               ; 153                            ;
; 5                                               ; 60                             ;
; 6                                               ; 46                             ;
; 7                                               ; 38                             ;
; 8                                               ; 23                             ;
; 9                                               ; 34                             ;
; 10                                              ; 23                             ;
; 11                                              ; 15                             ;
; 12                                              ; 15                             ;
; 13                                              ; 15                             ;
; 14                                              ; 11                             ;
; 15                                              ; 9                              ;
; 16                                              ; 30                             ;
; 17                                              ; 6                              ;
; 18                                              ; 3                              ;
; 19                                              ; 2                              ;
; 20                                              ; 0                              ;
; 21                                              ; 4                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 2                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.73) ; Number of LABs  (Total = 1209) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 2                              ;
; 3                                            ; 18                             ;
; 4                                            ; 48                             ;
; 5                                            ; 8                              ;
; 6                                            ; 27                             ;
; 7                                            ; 36                             ;
; 8                                            ; 103                            ;
; 9                                            ; 105                            ;
; 10                                           ; 148                            ;
; 11                                           ; 120                            ;
; 12                                           ; 92                             ;
; 13                                           ; 72                             ;
; 14                                           ; 53                             ;
; 15                                           ; 40                             ;
; 16                                           ; 34                             ;
; 17                                           ; 32                             ;
; 18                                           ; 28                             ;
; 19                                           ; 30                             ;
; 20                                           ; 14                             ;
; 21                                           ; 15                             ;
; 22                                           ; 13                             ;
; 23                                           ; 18                             ;
; 24                                           ; 15                             ;
; 25                                           ; 12                             ;
; 26                                           ; 11                             ;
; 27                                           ; 18                             ;
; 28                                           ; 9                              ;
; 29                                           ; 13                             ;
; 30                                           ; 10                             ;
; 31                                           ; 18                             ;
; 32                                           ; 18                             ;
; 33                                           ; 12                             ;
; 34                                           ; 8                              ;
; 35                                           ; 4                              ;
; 36                                           ; 4                              ;
; 37                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 38        ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 38        ; 38        ; 38        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 38           ; 0         ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 30           ; 38           ; 38           ; 30           ; 38           ; 38           ; 38           ; 38           ; 0         ; 0         ; 0         ; 38           ; 38           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; serial_tx          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_led0          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_led1          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_led2          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_led3          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_led4          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_1[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_2[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[4]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[5]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[6]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display_3[7]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk50              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw0           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_btn           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw4           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw3           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw2           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; user_sw1           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; serial_rx          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk50           ; clk50                ; 4.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                      ; Destination Register                                                                                                                                    ; Delay Added in ns ;
+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; uart_tx_fifo_produce[0]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~porta_address_reg0                                                                 ; 0.360             ;
; uart_tx_fifo_produce[1]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~porta_address_reg0                                                                 ; 0.360             ;
; uart_tx_fifo_produce[2]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~porta_address_reg0                                                                 ; 0.360             ;
; uart_tx_fifo_produce[3]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~porta_address_reg0                                                                 ; 0.360             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[2]    ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_mcd1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.360             ;
; uart_tx_fifo_consume[0]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_consume[1]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_level0[2]                                                               ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_level0[1]                                                               ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_level0[0]                                                               ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_level0[3]                                                               ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; tx_count[3]                                                                          ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; tx_count[0]                                                                          ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; tx_count[1]                                                                          ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; rs232phytx_state                                                                     ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; tx_tick                                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; tx_count[2]                                                                          ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_level0[4]                                                               ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; uart_tx_fifo_readable                                                                ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; int_rst                                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.242             ;
; VexRiscv:VexRiscv|dBusWishbone_DAT_MISO_regNext[4]                                   ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4~porta_datain_reg0             ; 0.214             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[7]                      ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a7~porta_datain_reg0             ; 0.214             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_request_data[4]                      ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4~porta_datain_reg0             ; 0.214             ;
; VexRiscv:VexRiscv|dBusWishbone_DAT_MISO_regNext[7]                                   ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a7~porta_datain_reg0             ; 0.214             ;
; VexRiscv:VexRiscv|_zz_220_                                                           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4~porta_datain_reg0             ; 0.214             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|loader_valid                                ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_data_symbol0_rtl_0|altsyncram_s9d1:auto_generated|ram_block1a4~porta_datain_reg0             ; 0.214             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[26]     ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a15~porta_datain_reg0   ; 0.117             ;
; uart_rx_fifo_produce[1]                                                              ; altsyncram:storage_1_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a1~porta_address_reg0                                                               ; 0.111             ;
; uart_rx_fifo_produce[3]                                                              ; altsyncram:storage_1_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a1~porta_address_reg0                                                               ; 0.106             ;
; uart_tx_fifo_consume[3]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.098             ;
; uart_tx_fifo_consume[2]                                                              ; altsyncram:storage_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a0~portb_address_reg0                                                                 ; 0.098             ;
; uart_rx_fifo_produce[0]                                                              ; altsyncram:storage_1_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a1~porta_address_reg0                                                               ; 0.095             ;
; uart_rx_fifo_produce[2]                                                              ; altsyncram:storage_1_rtl_0|altsyncram_u6g1:auto_generated|ram_block1a1~porta_address_reg0                                                               ; 0.095             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[0]    ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_mcd1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.094             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[12]     ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a1~porta_datain_reg0    ; 0.087             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[31]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a20~porta_datain_reg0                    ; 0.086             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[22]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a11~porta_datain_reg0                    ; 0.084             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[14]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a3~porta_datain_reg0                     ; 0.082             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[12]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a1~porta_datain_reg0                     ; 0.082             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[19]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a8~porta_datain_reg0                     ; 0.082             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[17]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a6~porta_datain_reg0                     ; 0.082             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_wordIndex[1]    ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_datas_rtl_0|altsyncram_mcd1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.081             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[28]     ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a17~porta_datain_reg0   ; 0.068             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[29]     ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a18~porta_datain_reg0   ; 0.062             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_address[14]     ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a3~porta_datain_reg0    ; 0.062             ;
; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|lineLoader_flushCounter[7] ; VexRiscv:VexRiscv|InstructionCache:IBusCachedPlugin_cache|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a0~porta_datain_reg0    ; 0.058             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[16]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a5~porta_datain_reg0                     ; 0.055             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[28]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a17~porta_datain_reg0                    ; 0.050             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[13]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a2~porta_datain_reg0                     ; 0.050             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[24]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a13~porta_datain_reg0                    ; 0.050             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[23]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a12~porta_datain_reg0                    ; 0.050             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[25]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a14~porta_datain_reg0                    ; 0.050             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[30]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a19~porta_datain_reg0                    ; 0.036             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[29]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a18~porta_datain_reg0                    ; 0.030             ;
; VexRiscv:VexRiscv|DataCache:dataCache_1_|stageB_mmuRsp_physicalAddress[15]           ; VexRiscv:VexRiscv|DataCache:dataCache_1_|altsyncram:ways_0_tags_rtl_0|altsyncram_67d1:auto_generated|ram_block1a4~porta_datain_reg0                     ; 0.030             ;
+--------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 55 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "top"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'top.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk50 (Rise) to clk50 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        clk50
Info (176353): Automatically promoted node clk50~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed)) File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 38
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Block RAM
    Extra Info (176218): Packed 132 registers into blocks of type Embedded multiplier output
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:51
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X11_Y22 to location X21_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (11888): Total time spent on timing analysis during the Fitter is 11.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:52
Warning (169177): 8 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk50 uses I/O standard 3.3-V LVTTL at N14 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 38
    Info (169178): Pin user_sw0 uses I/O standard 3.3-V LVTTL at C10 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 28
    Info (169178): Pin user_btn uses I/O standard 3.3-V LVTTL at B8 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 33
    Info (169178): Pin user_sw4 uses I/O standard 3.3-V LVTTL at A12 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 32
    Info (169178): Pin user_sw3 uses I/O standard 3.3-V LVTTL at C12 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 31
    Info (169178): Pin user_sw2 uses I/O standard 3.3-V LVTTL at D12 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 30
    Info (169178): Pin user_sw1 uses I/O standard 3.3-V LVTTL at C11 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 29
    Info (169178): Pin serial_rx uses I/O standard 3.3-V LVTTL at W10 File: /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.v Line: 22
Info (144001): Generated suppressed messages file /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1636 megabytes
    Info: Processing ended: Wed Mar 16 15:15:20 2022
    Info: Elapsed time: 00:04:00
    Info: Total CPU time (on all processors): 00:04:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/alexandre/multi-riscv-p2p/twoCores/build/gateware/top.fit.smsg.


