<?xml version="1.0" encoding="UTF-8"?>
<ipxact:abstractionDefinition xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>opencores.org</ipxact:vendor>
	<ipxact:library>interface</ipxact:library>
	<ipxact:name>wishbone.absDef</ipxact:name>
	<ipxact:version>b4</ipxact:version>
	<ipxact:busType vendor="opencores.org" library="interface" name="wishbone" version="b4"/>
	<ipxact:ports>
		<ipxact:port>
			<ipxact:logicalName>ack</ipxact:logicalName>
			<ipxact:description>Slave indicates normal termination of bus cycle</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>adr</ipxact:logicalName>
			<ipxact:description>Address of slave, accessed by master. Not needed in fifo communication.</ipxact:description>
			<ipxact:wire>
				<ipxact:qualifier>
					<ipxact:isAddress>true</ipxact:isAddress>
				</ipxact:qualifier>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>cyc</ipxact:logicalName>
			<ipxact:description>A valid bus cycle is in progress, when asserted.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>dat_sm</ipxact:logicalName>
			<ipxact:description>Data from slave to master.</ipxact:description>
			<ipxact:wire>
				<ipxact:qualifier>
					<ipxact:isData>true</ipxact:isData>
				</ipxact:qualifier>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>dat_ms</ipxact:logicalName>
			<ipxact:description>Data from master to slave.</ipxact:description>
			<ipxact:wire>
				<ipxact:qualifier>
					<ipxact:isData>true</ipxact:isData>
				</ipxact:qualifier>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>err</ipxact:logicalName>
			<ipxact:description>Slave indicates abnormal cycle termination. Cause for this is defined by IP supplier.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>rty</ipxact:logicalName>
			<ipxact:description>Interface is not ready to send or receive, cycle should be retried.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>sel</ipxact:logicalName>
			<ipxact:description>Used to select where data valid is in dat_sm or dat_ms, in read or write respectively.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>stb</ipxact:logicalName>
			<ipxact:description>Strobe of a slave is asserted when it is indicated that the slave is selected.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>we</ipxact:logicalName>
			<ipxact:description>Write enable: Negated during READ cycles and asserted during WRITE cycles.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>stall</ipxact:logicalName>
			<ipxact:description>Inidicates that slave does not accept additional transactions in its queue. Used in pipelined mode.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>lock</ipxact:logicalName>
			<ipxact:description>Lock the slave for single master</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>rst</ipxact:logicalName>
			<ipxact:description>Reset for reset cycle</ipxact:description>
			<ipxact:wire>
				<ipxact:qualifier>
					<ipxact:isReset>true</ipxact:isReset>
				</ipxact:qualifier>
				<ipxact:onSystem>
					<ipxact:group>ClockSink</ipxact:group>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSystem>
				<ipxact:onSystem>
					<ipxact:group>ClockSource</ipxact:group>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSystem>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>clk</ipxact:logicalName>
			<ipxact:description>Clock to phase the bus cycles.</ipxact:description>
			<ipxact:wire>
				<ipxact:qualifier>
					<ipxact:isClock>true</ipxact:isClock>
				</ipxact:qualifier>
				<ipxact:onSystem>
					<ipxact:group>ClockSink</ipxact:group>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:onSystem>
				<ipxact:onSystem>
					<ipxact:group>ClockSource</ipxact:group>
					<ipxact:presence>required</ipxact:presence>
					<ipxact:width>1</ipxact:width>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSystem>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>tga</ipxact:logicalName>
			<ipxact:description>Cycle tag type, used to tag bus cycle.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
		<ipxact:port>
			<ipxact:logicalName>tgc</ipxact:logicalName>
			<ipxact:description>Address tag type, contains information associated with address lines.</ipxact:description>
			<ipxact:wire>
				<ipxact:onMaster>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onMaster>
				<ipxact:onSlave>
					<ipxact:presence>optional</ipxact:presence>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:onSlave>
			</ipxact:wire>
		</ipxact:port>
	</ipxact:ports>
</ipxact:abstractionDefinition>
