### Primer Parcial

---

## Primera Serie

Diseñe una maquina de estados finitos de algún proceso, maquina, dispositivo, etc. Que demuestre su comprensión de la implementación de las mismas.

Factorice su FSM y utilice por lo menos una vez la arquitectura Moore y Mealy.

Esta es la Tarea C3B realizada aca : [Link a Github](https://github.com/UMG-GT/c3b-erickespa)

--

## Segunda Serie

De la máquina de estados finitos propuesta por usted (Tarea C3B), realice el Timing Analysis utilizando compuertas lógicas y flip-flops reales. Muestre los cálculos, deducción, procedimiento, etc. Para mostrar el cálculo de:

· Máxima frecuencia de operación de su circuito

· Cumplimiento de restricción hold

Realice este calculo entre la lógica (output logic 1st stage + next logic 2nd stage) de las dos maquinas de estado finito.

Esta es la Tarea C3C realizada aca : [Link a Github](https://github.com/UMG-GT/c3c-erickespa)
