import "primitives/core.futil";
component main(@go go: 1, @clk clk: 1, @reset reset: 1) -> (@done done: 1) {
  cells {
    t = std_reg(1);
    f = std_reg(1);
    a = std_reg(3);
    adder = std_add(3);
  }
  wires {
    group true<"static"=1> {
      t.write_en = 1'd1;
      t.in = 1'd1;
      true[done] = t.done;
    }
    group false<"static"=1> {
      f.write_en = 1'd1;
      f.in = 1'd1;
      false[done] = f.done;
    }
    group add<"static"=1> {
      a.write_en = 1'd1;
      adder.right = 3'd0;
      adder.left = 3'd1;
      a.in = adder.out;
      add[done] = a.done;
    }
    group msp<"static"=1> {
      t.write_en = 1'd1;
      t.in = 1'd1;
      f.write_en = 1'd1;
      f.in = 1'd1;
      a.write_en = 1'd1;
      adder.right = 3'd0;
      adder.left = 3'd1;
      a.in = adder.out;
      msp[done] = t.done & f.done & a.done ? 1'd1;
    }
  }

  control {
    par {
      @static msp;
    }
  }
}
