# Summador en SystemVerilog

Este es un sumador simple de 3 bits en SystemVerilog, usamos Quartus 2022 
y ModelSim 2020. Tambien se logra craer un directorio llamado hdl para 
guardar la informacion de los archivos y otro llamado testbench para las
pruebas
