[TOC]



# 任务目标

本实验的目的主要是深入学习wujian100_open开源项目，熟悉SoC的设计流程、Verilog RTL设计和EDA工具的使用，全面了解集成RISC-V内核的MCU应用平台。



# 设计参考

本次实验基于wujian100_open开源项目。



## 官方主页地址

https://www.t-head.cn/product/mcu-platform



## Github项目地址

https://github.com/T-head-Semi/wujian100_open



## 官方技术群【钉钉】

https://camo.githubusercontent.com/5b54d5205d6f416b9829dc45e0de5629072018a7/68747470733a2f2f636f702d696d6167652d70726f642e6f73732d636e2d68616e677a686f752e616c6979756e63732e636f6d2f6d63752f712e6a7067



## 平头哥芯片开放社区

https://developer.aliyun.com/group/t-headocc



# 建议使用的一些EDA工具

* 以Synopsys公司的EDA工具为例，对应的任务与工具见下表
* FPGA实现以Xilinx公司的工具为例

| 任务     | 工具                     | 版本 |
| -------- | ------------------------ | ---- |
| 代码检查 | Synopsys Spyglass        |      |
| 仿真     | Synopsys VCS             |      |
| 调试工具 | Synopsys Verdi           |      |
| 综合     | Synopsys Design Compiler |      |
| STA      | Synopsys Prime Time      |      |
| FPGA综合 | Synopsys Synplify Pro    |      |
| FPGA实现 | Xilinx Vivado            |      |
|          |                          |      |

