<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:12.2612</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0057300</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.11.06</openDate><openNumber>10-2025-0158197</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는, 제1 소스 라인, 제1 비트라인, 상기 제1 소스 라인과 상기 제1 비트라인의 사이에 연결되고 제1 메모리 셀들을 포함하는 제1 메모리 스트링 및 상기 제1 메모리 셀들과 연결된 제1 워드라인들을 포함하는 제1 메모리 셀 어레이; 상기 제1 메모리 셀 어레이 상에 위치되고, 제2 소스 라인, 제2 비트라인, 상기 제2 소스 라인과 상기 제2 비트라인의 사이에 연결되고 제2 메모리 셀들을 포함하는 제2 메모리 스트링 및 상기 제2 메모리 셀들과 연결된 제2 워드라인들을 포함하는 제2 메모리 셀 어레이; 상기 제1 메모리 셀 어레이를 관통하고 상기 제1 비트라인 및 상기 제2 비트라인에 공통으로 연결된 제1 관통 비아를 포함하는 제1 인터커넥션 구조; 상기 제1 메모리 셀 어레이를 관통하고 제1 워드라인 및 제2 워드라인에 공통으로 연결된 제2 관통 비아를 포함하는 제2 인터커넥션 구조; 상기 제1 인터커넥션 구조를 통해 상기 제1 메모리 스트링 또는 상기 제2 메모리 스트링에 선택적으로 액세스하는 페이지 버퍼; 및 상기 제2 인터커넥션 구조를 통해 제1 워드라인 및 제2 워드라인을 공통으로 제어하는 로우 디코더를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 소스 라인, 제1 비트라인, 상기 제1 소스 라인과 상기 제1 비트라인의 사이에 연결되고 제1 메모리 셀들을 포함하는 제1 메모리 스트링 및 상기 제1 메모리 셀들과 연결된 제1 워드라인들을 포함하는 제1 메모리 셀 어레이;상기 제1 메모리 셀 어레이 상에 위치되고, 제2 소스 라인, 제2 비트라인, 상기 제2 소스 라인과 상기 제2 비트라인의 사이에 연결되고 제2 메모리 셀들을 포함하는 제2 메모리 스트링 및 상기 제2 메모리 셀들과 연결된 제2 워드라인들을 포함하는 제2 메모리 셀 어레이;상기 제1 메모리 셀 어레이를 관통하고 상기 제1 비트라인 및 상기 제2 비트라인에 공통으로 연결된 제1 관통 비아를 포함하는 제1 인터커넥션 구조; 상기 제1 메모리 셀 어레이를 관통하고 제1 워드라인 및 제2 워드라인에 공통으로 연결된 제2 관통 비아를 포함하는 제2 인터커넥션 구조;상기 제1 인터커넥션 구조를 통해 상기 제1 메모리 스트링 또는 상기 제2 메모리 스트링에 선택적으로 액세스하는 페이지 버퍼; 및 상기 제2 인터커넥션 구조를 통해 제1 워드라인 및 제2 워드라인을 공통으로 제어하는 로우 디코더를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 메모리 셀 어레이는, 상기 제1 워드라인들을 포함하는 제1 게이트 구조;상기 제1 게이트 구조의 하부에 위치된 상기 제1 비트라인; 및상기 제1 게이트 구조의 상부에 위치된 상기 제1 소스 라인을 포함하고,상기 제1 관통 비아는 상기 제1 게이트 구조 및 상기 제1 소스 라인을 관통하는반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 메모리 셀 어레이는,상기 제2 워드라인들을 포함하는 제2 게이트 구조;상기 제2 게이트 구조의 하부에 위치된 제2 비트라인; 및상기 제2 게이트 구조의 상부에 위치된 제2 소스 라인을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 메모리 셀 어레이 상에 위치되고, 제3 소스 라인, 제3 비트라인, 상기 제3 소스 라인과 상기 제3 비트라인의 사이에 연결되고 제3 메모리 셀들을 포함하는 제3 메모리 스트링 및 상기 제3 메모리 셀들과 연결된 제3 워드라인들을 포함하는 제3 메모리 셀 어레이를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 인터커넥션 구조는 상기 제2 메모리 셀 어레이를 관통하고 상기 제2 비트라인과 상기 제3 비트라인을 연결하는 제3 관통 비아를 더 포함하고,상기 제2 인터커넥션 구조는 상기 제2 메모리 셀 어레이를 관통하고 상기 제2 워드라인들과 상기 제3 워드라인들을 연결하는 제4 관통 비아를 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 제2 메모리 셀 어레이는,상기 제2 워드라인들을 포함하는 제2 게이트 구조;상기 제2 게이트 구조의 하부에 위치된 제2 소스 라인; 및상기 제2 게이트 구조의 상부에 위치된 제2 비트라인을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 인터커넥션 구조는 상기 제2 메모리 셀 어레이를 관통하고 상기 제2 비트라인과 상기 제1 관통 비아를 연결하는 제3 관통 비아를 더 포함하고,상기 제2 인터커넥션 구조는 상기 제2 메모리 셀 어레이를 관통하고 상기 제2 워드라인들과 상기 제2 관통 비아를 연결하는 제4 관통 비아를 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 관통 비아와 상기 제3 관통 비아가 직접 연결되고,상기 제2 관통 비아와 상기 제4 관통 비아가 직접 연결되는반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 메모리 셀 어레이는,상기 제1 워드라인들을 포함하는 제1 게이트 구조;상기 제1 게이트 구조의 하부에 위치된 제1 소스 라인; 및상기 제1 게이트 구조의 상부에 위치된 제1 비트 라인을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 메모리 셀 어레이는,상기 제2 워드라인들을 포함하는 제2 게이트 구조;상기 제2 게이트 구조의 하부에 위치된 제2 비트라인; 및상기 제2 게이트 구조의 상부에 위치된 제2 소스 라인을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 인터커넥션 구조는,상기 제1 메모리 셀 어레이와 상기 제2 메모리 셀 어레이를 전기적으로 연결하는 본딩 패드를 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 메모리 스트링과 상기 제2 메모리 스트링은 동일한 메모리 블록에 포함된반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 메모리 셀 어레이를 관통하고 상기 제1 소스 라인 및 상기 제2 소스 라인에 공통으로 연결된 제3 관통 비아를 포함하는 제3 인터커넥션 구조를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제3 인터커넥션 구조를 통해 상기 제1 소스 라인 및 상기 제2 소스 라인을 공통으로 제어하는 소스 제어 회로를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 제1 소스 라인 및 상기 제2 소스 라인을 개별적으로 제어하는 소스 제어 회로를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 적층된 제1 워드라인들을 포함하는 제1 게이트 구조;상기 제1 게이트 구조 상에 위치되고, 적층된 제2 워드라인들을 포함하는 제2 게이트 구조;상기 제1 게이트 구조의 하부에 위치된 제1 비트라인;상기 제1 게이트 구조와 상기 제2 게이트 구조의 사이에 위치된 제1 소스 라인;상기 제1 소스 라인과 상기 제2 게이트 구조의 사이에 위치된 제2 비트라인;상기 제2 게이트 구조의 상부에 위치된 제2 소스 라인;상기 제1 소스 라인 및 상기 제1 게이트 구조를 관통하고, 상기 제1 비트라인과 상기 제2 비트라인을 연결하는 제1 관통 비아;상기 제1 게이트 구조를 관통하고, 상기 제1 워드라인들과 상기 제2 워드라인들을 연결하는 제2 관통 비아들;상기 제1 관통 비아를 통해 상기 제1 비트라인과 상기 제2 비트라인에 공통으로 연결된 페이지 버퍼; 및 상기 제2 관통 비아들을 통해 상기 제1 워드라인들 및 상기 제2 워드라인들을 공통으로 제어하는 로우 디코더를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제2 게이트 구조 상에 위치되고, 적층된 제3 워드라인들을 포함하는 제3 게이트 구조;상기 제3 게이트 구조와 상기 제2 게이트 구조의 사이에 위치된 제3 비트라인;상기 제2 게이트 구조를 관통하고, 상기 제2 비트라인과 상기 제3 비트라인을 연결하는 제3 관통 비아를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제2 게이트 구조를 관통하고, 상기 제2 워드라인들과 상기 제3 워드라인들을 연결하는 제4 관통 비아들을 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 제1 게이트 구조의 더미 영역을 관통하고, 상기 제1 소스 라인과 상기 제2 소스 라인을 연결하는 제3 관통 비아를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제3 관통 비아를 통해 상기 제1 소스 라인 및 상기 제2 소스 라인을 공통으로 제어하는 소스 제어 회로를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>21. 제16항에 있어서,상기 제1 소스 라인 및 상기 제2 소스 라인을 개별적으로 제어하는 소스 제어 회로를 더 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>22. 제1 소스 라인, 제1 비트라인, 상기 제1 소스 라인과 상기 제1 비트라인의 사이에 연결되고 제1 메모리 셀들을 포함하는 제1 메모리 스트링 및 상기 제1 메모리 셀들과 연결된 제1 워드라인들을 포함하는 제1 메모리 셀 어레이;상기 제1 메모리 셀 어레이와 전기적으로 연결되고, 제2 소스 라인, 제2 비트라인, 상기 제2 소스 라인과 상기 제2 비트라인의 사이에 연결되고 제2 메모리 셀들을 포함하는 제2 메모리 스트링 및 상기 제2 메모리 셀들과 연결된 제2 워드라인들을 포함하는 제2 메모리 셀 어레이; 및본딩 패드를 통해 상기 제1 메모리 셀 어레이와 전기적으로 연결되고, 상기 제1 메모리 스트링 또는 상기 제2 메모리 스트링에 선택적으로 액세스하는 페이지 버퍼, 상기 제1 워드라인들 및 상기 제2 워드라인들을 공통으로 제어하는 로우 디코더, 및 상기 제1 소스 라인 및 상기 제2 소스 라인을 공통으로 제어하는 소스 제어 회로를 포함하는 주변 회로를 포함하는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Young Ock HONG</engName><name>홍영옥</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Eun Seok CHOI</engName><name>최은석</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Dong Won KIM</engName><name>김동원</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Yu Jin PARK</engName><name>박유진</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Hui Woo PARK</engName><name>박희우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구  영동대로  *** ,**층 (삼성동, 트레이드타워)</address><code>920061000022</code><country>대한민국</country><engName>YOON &amp; YANG (IP) LLC</engName><name>특허법인(유)화우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.30</receiptDate><receiptNumber>1-1-2024-0471535-50</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240057300.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939956ce5ed44ff2a318f3ec5d3f27e09875c196e3273a5561be2e717e0ae372d4607d4b3d05e9902daefa77b629cfad4e54ca62dc1881cb42</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf54055e23745caed2abe4e7725a100fe9bba0b72cf66c6aa2e25e1890d0a47a0bb820f77a5812453e2318a9b072f29ce1387fafd1413eb904</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>