Timing Analyzer report for top_module
Thu Jan 09 16:37:54 2025
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLK'
 23. Slow 1200mV 0C Model Hold: 'CLK'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLK'
 31. Fast 1200mV 0C Model Hold: 'CLK'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top_module                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.0%      ;
;     Processor 3            ;   8.1%      ;
;     Processor 4            ;   6.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Thu Jan 09 16:37:53 2025 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.96 MHz ; 202.96 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.073 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.354 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 1.000 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.073 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[12] ; CLK          ; CLK         ; 5.000        ; -0.448     ; 4.497      ;
; 0.081 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[11] ; CLK          ; CLK         ; 5.000        ; -0.453     ; 4.484      ;
; 0.093 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[6]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.490      ;
; 0.106 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.474      ;
; 0.108 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.475      ;
; 0.113 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[23]   ; CLK          ; CLK         ; 5.000        ; -0.451     ; 4.454      ;
; 0.115 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[17]   ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.465      ;
; 0.117 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[1]  ; CLK          ; CLK         ; 5.000        ; -0.453     ; 4.448      ;
; 0.117 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[13] ; CLK          ; CLK         ; 5.000        ; -0.453     ; 4.448      ;
; 0.133 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[19] ; CLK          ; CLK         ; 5.000        ; -0.431     ; 4.454      ;
; 0.133 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[23] ; CLK          ; CLK         ; 5.000        ; -0.440     ; 4.445      ;
; 0.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16     ; CLK          ; CLK         ; 5.000        ; -0.081     ; 4.801      ;
; 0.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12     ; CLK          ; CLK         ; 5.000        ; -0.081     ; 4.801      ;
; 0.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11     ; CLK          ; CLK         ; 5.000        ; -0.081     ; 4.801      ;
; 0.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8      ; CLK          ; CLK         ; 5.000        ; -0.081     ; 4.801      ;
; 0.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1      ; CLK          ; CLK         ; 5.000        ; -0.081     ; 4.801      ;
; 0.136 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24     ; CLK          ; CLK         ; 5.000        ; -0.081     ; 4.801      ;
; 0.137 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[17]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.446      ;
; 0.139 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20] ; CLK          ; CLK         ; 5.000        ; -0.431     ; 4.448      ;
; 0.141 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[5]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.442      ;
; 0.144 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[21] ; CLK          ; CLK         ; 5.000        ; -0.437     ; 4.437      ;
; 0.144 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[22] ; CLK          ; CLK         ; 5.000        ; -0.428     ; 4.446      ;
; 0.144 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[23]   ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.436      ;
; 0.145 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[22] ; CLK          ; CLK         ; 5.000        ; -0.440     ; 4.433      ;
; 0.147 ; uart_rx:UART_RX|cnt[1]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.094     ; 4.777      ;
; 0.153 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[16]   ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.427      ;
; 0.154 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[18] ; CLK          ; CLK         ; 5.000        ; -0.431     ; 4.433      ;
; 0.157 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[17]   ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.425      ;
; 0.167 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[10] ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.416      ;
; 0.170 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[13] ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.412      ;
; 0.170 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[19]   ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.410      ;
; 0.171 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[19] ; CLK          ; CLK         ; 5.000        ; -0.437     ; 4.410      ;
; 0.172 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[1]  ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.408      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[23]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.402      ;
; 0.196 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[23] ; CLK          ; CLK         ; 5.000        ; -0.433     ; 4.389      ;
; 0.197 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[22]  ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.379      ;
; 0.213 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[13]  ; CLK          ; CLK         ; 5.000        ; -0.440     ; 4.365      ;
; 0.215 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16     ; CLK          ; CLK         ; 5.000        ; -0.069     ; 4.734      ;
; 0.215 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12     ; CLK          ; CLK         ; 5.000        ; -0.069     ; 4.734      ;
; 0.215 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11     ; CLK          ; CLK         ; 5.000        ; -0.069     ; 4.734      ;
; 0.215 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8      ; CLK          ; CLK         ; 5.000        ; -0.069     ; 4.734      ;
; 0.215 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1      ; CLK          ; CLK         ; 5.000        ; -0.069     ; 4.734      ;
; 0.215 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24     ; CLK          ; CLK         ; 5.000        ; -0.069     ; 4.734      ;
; 0.219 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[11]   ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.361      ;
; 0.226 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[20]  ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.350      ;
; 0.234 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[12] ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.348      ;
; 0.235 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[14]  ; CLK          ; CLK         ; 5.000        ; -0.434     ; 4.349      ;
; 0.238 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[9]  ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.344      ;
; 0.244 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[18]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.339      ;
; 0.260 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[0]  ; CLK          ; CLK         ; 5.000        ; -0.448     ; 4.310      ;
; 0.284 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[17]  ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.292      ;
; 0.300 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[14]   ; CLK          ; CLK         ; 5.000        ; -0.451     ; 4.267      ;
; 0.315 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.268      ;
; 0.316 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[7]  ; CLK          ; CLK         ; 5.000        ; -0.443     ; 4.259      ;
; 0.316 ; uart_rx:UART_RX|cnt[5]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.094     ; 4.608      ;
; 0.321 ; uart_rx:UART_RX|cnt[4]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.094     ; 4.603      ;
; 0.322 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[23] ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.261      ;
; 0.334 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~9      ; CLK          ; CLK         ; 5.000        ; -0.073     ; 4.611      ;
; 0.334 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~6      ; CLK          ; CLK         ; 5.000        ; -0.073     ; 4.611      ;
; 0.334 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~3      ; CLK          ; CLK         ; 5.000        ; -0.073     ; 4.611      ;
; 0.405 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[17] ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.171      ;
; 0.406 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[3]  ; CLK          ; CLK         ; 5.000        ; -0.448     ; 4.164      ;
; 0.413 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[10]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.170      ;
; 0.413 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[20] ; CLK          ; CLK         ; 5.000        ; -0.443     ; 4.162      ;
; 0.418 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[13]  ; CLK          ; CLK         ; 5.000        ; -0.434     ; 4.166      ;
; 0.418 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[20] ; CLK          ; CLK         ; 5.000        ; -0.437     ; 4.163      ;
; 0.418 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[17] ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.164      ;
; 0.418 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[12] ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.158      ;
; 0.419 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[21] ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.163      ;
; 0.419 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[9]  ; CLK          ; CLK         ; 5.000        ; -0.453     ; 4.146      ;
; 0.420 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[4]  ; CLK          ; CLK         ; 5.000        ; -0.438     ; 4.160      ;
; 0.420 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[18]   ; CLK          ; CLK         ; 5.000        ; -0.449     ; 4.149      ;
; 0.421 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[14]   ; CLK          ; CLK         ; 5.000        ; -0.449     ; 4.148      ;
; 0.422 ; uart_rx:UART_RX|rx_bits[2]                                                                                              ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.526     ; 4.070      ;
; 0.423 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[11] ; CLK          ; CLK         ; 5.000        ; -0.443     ; 4.152      ;
; 0.424 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.158      ;
; 0.424 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[16]   ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.158      ;
; 0.427 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[17] ; CLK          ; CLK         ; 5.000        ; -0.437     ; 4.154      ;
; 0.427 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[14] ; CLK          ; CLK         ; 5.000        ; -0.443     ; 4.148      ;
; 0.428 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[15]  ; CLK          ; CLK         ; 5.000        ; -0.440     ; 4.150      ;
; 0.428 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[8]    ; CLK          ; CLK         ; 5.000        ; -0.449     ; 4.141      ;
; 0.429 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[11]  ; CLK          ; CLK         ; 5.000        ; -0.434     ; 4.155      ;
; 0.430 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[16] ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.146      ;
; 0.430 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[19] ; CLK          ; CLK         ; 5.000        ; -0.443     ; 4.145      ;
; 0.431 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[14] ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.145      ;
; 0.431 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[16] ; CLK          ; CLK         ; 5.000        ; -0.443     ; 4.144      ;
; 0.433 ; uart_rx:UART_RX|cnt[10]                                                                                                 ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.094     ; 4.491      ;
; 0.436 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[10]  ; CLK          ; CLK         ; 5.000        ; -0.434     ; 4.148      ;
; 0.439 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[2]  ; CLK          ; CLK         ; 5.000        ; -0.435     ; 4.144      ;
; 0.440 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[21]   ; CLK          ; CLK         ; 5.000        ; -0.451     ; 4.127      ;
; 0.441 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[12]  ; CLK          ; CLK         ; 5.000        ; -0.434     ; 4.143      ;
; 0.443 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[13] ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.133      ;
; 0.444 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[11] ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.132      ;
; 0.446 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[4]  ; CLK          ; CLK         ; 5.000        ; -0.448     ; 4.124      ;
; 0.447 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.129      ;
; 0.448 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[18]  ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.128      ;
; 0.448 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[20] ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.134      ;
; 0.451 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[23]  ; CLK          ; CLK         ; 5.000        ; -0.442     ; 4.125      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[8]    ; CLK          ; CLK         ; 5.000        ; -0.436     ; 4.130      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[20]   ; CLK          ; CLK         ; 5.000        ; -0.451     ; 4.115      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[12]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.446      ; 1.022      ;
; 0.376 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[11]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.446      ; 1.044      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[5]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.669      ;
; 0.385 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[10]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.045      ;
; 0.386 ; uart_rx:UART_RX|rx_bits[7]                             ; uart_rx:UART_RX|rx_bits[7]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; uart_rx:UART_RX|rx_bits[6]                             ; uart_rx:UART_RX|rx_bits[6]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; uart_rx:UART_RX|rx_bits[4]                             ; uart_rx:UART_RX|rx_bits[4]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Im_o[13]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.046      ;
; 0.386 ; uart_rx:UART_RX|rx_bits[1]                             ; uart_rx:UART_RX|rx_bits[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; uart_rx:UART_RX|rx_bits[2]                             ; uart_rx:UART_RX|rx_bits[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.669      ;
; 0.389 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[8]        ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.049      ;
; 0.389 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[9]        ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.049      ;
; 0.395 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[14]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.055      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[5]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[4]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[7]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[6]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o         ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                                                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE           ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE                                                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                   ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|rx_bits[5]                             ; uart_rx:UART_RX|rx_bits[5]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|rx_bits[3]                             ; uart_rx:UART_RX|rx_bits[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|data_temp[1]                           ; uart_rx:UART_RX|data_temp[1]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|data_temp[2]                           ; uart_rx:UART_RX|data_temp[2]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|data_temp[3]                           ; uart_rx:UART_RX|data_temp[3]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|data_temp[6]                           ; uart_rx:UART_RX|data_temp[6]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|data_temp[7]                           ; uart_rx:UART_RX|data_temp[7]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:UART_RX|data_temp[0]                           ; uart_rx:UART_RX|data_temp[0]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:UART_TX|state.s_idle                           ; uart_tx:UART_TX|state.s_idle                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:UART_TX|state.s_start1                         ; uart_tx:UART_TX|state.s_start1                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:UART_TX|tx_done_o                              ; uart_tx:UART_TX|tx_done_o                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                     ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[5]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[6]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[6]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT           ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart_tx:UART_TX|tx_o                                   ; uart_tx:UART_TX|tx_o                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                   ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                   ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                   ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                   ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o        ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                                                                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:UART_TX|state.s_stop                           ; uart_tx:UART_TX|state.s_stop                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:UART_TX|tx_bits[1]                             ; uart_tx:UART_TX|tx_bits[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:UART_TX|tx_bits[3]                             ; uart_tx:UART_TX|tx_bits[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:UART_TX|tx_bits[2]                             ; uart_tx:UART_TX|tx_bits[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart_tx:UART_TX|state.s_wr                             ; uart_tx:UART_TX|state.s_wr                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 9
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 2.986 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.11 MHz ; 223.11 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.518 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 1.000 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.518 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[12] ; CLK          ; CLK         ; 5.000        ; -0.402     ; 4.099      ;
; 0.547 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.389     ; 4.083      ;
; 0.551 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[1]  ; CLK          ; CLK         ; 5.000        ; -0.407     ; 4.061      ;
; 0.553 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16     ; CLK          ; CLK         ; 5.000        ; -0.072     ; 4.394      ;
; 0.553 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12     ; CLK          ; CLK         ; 5.000        ; -0.072     ; 4.394      ;
; 0.553 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11     ; CLK          ; CLK         ; 5.000        ; -0.072     ; 4.394      ;
; 0.553 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8      ; CLK          ; CLK         ; 5.000        ; -0.072     ; 4.394      ;
; 0.553 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1      ; CLK          ; CLK         ; 5.000        ; -0.072     ; 4.394      ;
; 0.553 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24     ; CLK          ; CLK         ; 5.000        ; -0.072     ; 4.394      ;
; 0.554 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[17]   ; CLK          ; CLK         ; 5.000        ; -0.390     ; 4.075      ;
; 0.559 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[11] ; CLK          ; CLK         ; 5.000        ; -0.407     ; 4.053      ;
; 0.567 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[19] ; CLK          ; CLK         ; 5.000        ; -0.382     ; 4.070      ;
; 0.569 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20] ; CLK          ; CLK         ; 5.000        ; -0.382     ; 4.068      ;
; 0.572 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[6]  ; CLK          ; CLK         ; 5.000        ; -0.389     ; 4.058      ;
; 0.573 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.391     ; 4.055      ;
; 0.574 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[23] ; CLK          ; CLK         ; 5.000        ; -0.391     ; 4.054      ;
; 0.580 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[22] ; CLK          ; CLK         ; 5.000        ; -0.379     ; 4.060      ;
; 0.582 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[22] ; CLK          ; CLK         ; 5.000        ; -0.391     ; 4.046      ;
; 0.582 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[23]   ; CLK          ; CLK         ; 5.000        ; -0.390     ; 4.047      ;
; 0.583 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[18] ; CLK          ; CLK         ; 5.000        ; -0.382     ; 4.054      ;
; 0.588 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[16]   ; CLK          ; CLK         ; 5.000        ; -0.390     ; 4.041      ;
; 0.588 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[23]   ; CLK          ; CLK         ; 5.000        ; -0.404     ; 4.027      ;
; 0.598 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[10] ; CLK          ; CLK         ; 5.000        ; -0.389     ; 4.032      ;
; 0.603 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[19]   ; CLK          ; CLK         ; 5.000        ; -0.390     ; 4.026      ;
; 0.609 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[13] ; CLK          ; CLK         ; 5.000        ; -0.407     ; 4.003      ;
; 0.613 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[21] ; CLK          ; CLK         ; 5.000        ; -0.390     ; 4.016      ;
; 0.613 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[5]  ; CLK          ; CLK         ; 5.000        ; -0.389     ; 4.017      ;
; 0.617 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[17]  ; CLK          ; CLK         ; 5.000        ; -0.387     ; 4.015      ;
; 0.619 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[22]  ; CLK          ; CLK         ; 5.000        ; -0.393     ; 4.007      ;
; 0.620 ; uart_rx:UART_RX|cnt[1]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.082     ; 4.317      ;
; 0.626 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[23] ; CLK          ; CLK         ; 5.000        ; -0.384     ; 4.009      ;
; 0.637 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[17]   ; CLK          ; CLK         ; 5.000        ; -0.388     ; 3.994      ;
; 0.638 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[1]  ; CLK          ; CLK         ; 5.000        ; -0.391     ; 3.990      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[19] ; CLK          ; CLK         ; 5.000        ; -0.390     ; 3.989      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.321      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.321      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.321      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8      ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.321      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1      ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.321      ;
; 0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.321      ;
; 0.641 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[13] ; CLK          ; CLK         ; 5.000        ; -0.389     ; 3.989      ;
; 0.646 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[13]  ; CLK          ; CLK         ; 5.000        ; -0.392     ; 3.981      ;
; 0.648 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[23]  ; CLK          ; CLK         ; 5.000        ; -0.387     ; 3.984      ;
; 0.650 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[11]   ; CLK          ; CLK         ; 5.000        ; -0.390     ; 3.979      ;
; 0.663 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[20]  ; CLK          ; CLK         ; 5.000        ; -0.393     ; 3.963      ;
; 0.668 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[14]  ; CLK          ; CLK         ; 5.000        ; -0.385     ; 3.966      ;
; 0.677 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[0]  ; CLK          ; CLK         ; 5.000        ; -0.402     ; 3.940      ;
; 0.681 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[18]  ; CLK          ; CLK         ; 5.000        ; -0.387     ; 3.951      ;
; 0.699 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[12] ; CLK          ; CLK         ; 5.000        ; -0.388     ; 3.932      ;
; 0.702 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[9]  ; CLK          ; CLK         ; 5.000        ; -0.388     ; 3.929      ;
; 0.703 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[17]  ; CLK          ; CLK         ; 5.000        ; -0.393     ; 3.923      ;
; 0.716 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[14]   ; CLK          ; CLK         ; 5.000        ; -0.404     ; 3.899      ;
; 0.736 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.388     ; 3.895      ;
; 0.736 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[23] ; CLK          ; CLK         ; 5.000        ; -0.387     ; 3.896      ;
; 0.737 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[7]  ; CLK          ; CLK         ; 5.000        ; -0.395     ; 3.887      ;
; 0.757 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~9      ; CLK          ; CLK         ; 5.000        ; -0.065     ; 4.197      ;
; 0.757 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~6      ; CLK          ; CLK         ; 5.000        ; -0.065     ; 4.197      ;
; 0.757 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~3      ; CLK          ; CLK         ; 5.000        ; -0.065     ; 4.197      ;
; 0.768 ; uart_rx:UART_RX|cnt[4]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.082     ; 4.169      ;
; 0.773 ; uart_rx:UART_RX|cnt[5]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                    ; CLK          ; CLK         ; 5.000        ; -0.082     ; 4.164      ;
; 0.823 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[17] ; CLK          ; CLK         ; 5.000        ; -0.395     ; 3.801      ;
; 0.824 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[3]  ; CLK          ; CLK         ; 5.000        ; -0.402     ; 3.793      ;
; 0.830 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[9]  ; CLK          ; CLK         ; 5.000        ; -0.407     ; 3.782      ;
; 0.832 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[8]  ; CLK          ; CLK         ; 5.000        ; -0.389     ; 3.798      ;
; 0.832 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[14]   ; CLK          ; CLK         ; 5.000        ; -0.402     ; 3.785      ;
; 0.835 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[17] ; CLK          ; CLK         ; 5.000        ; -0.390     ; 3.794      ;
; 0.836 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[13]  ; CLK          ; CLK         ; 5.000        ; -0.385     ; 3.798      ;
; 0.836 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[12] ; CLK          ; CLK         ; 5.000        ; -0.394     ; 3.789      ;
; 0.836 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[14] ; CLK          ; CLK         ; 5.000        ; -0.396     ; 3.787      ;
; 0.838 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[8]    ; CLK          ; CLK         ; 5.000        ; -0.402     ; 3.779      ;
; 0.839 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[19] ; CLK          ; CLK         ; 5.000        ; -0.395     ; 3.785      ;
; 0.840 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[11] ; CLK          ; CLK         ; 5.000        ; -0.395     ; 3.784      ;
; 0.840 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[4]  ; CLK          ; CLK         ; 5.000        ; -0.391     ; 3.788      ;
; 0.841 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[15]  ; CLK          ; CLK         ; 5.000        ; -0.392     ; 3.786      ;
; 0.843 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[16] ; CLK          ; CLK         ; 5.000        ; -0.395     ; 3.781      ;
; 0.843 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[21]   ; CLK          ; CLK         ; 5.000        ; -0.404     ; 3.772      ;
; 0.843 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~9      ; CLK          ; CLK         ; 5.000        ; -0.051     ; 4.125      ;
; 0.843 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~6      ; CLK          ; CLK         ; 5.000        ; -0.051     ; 4.125      ;
; 0.843 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~3      ; CLK          ; CLK         ; 5.000        ; -0.051     ; 4.125      ;
; 0.845 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[16]   ; CLK          ; CLK         ; 5.000        ; -0.388     ; 3.786      ;
; 0.848 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[16] ; CLK          ; CLK         ; 5.000        ; -0.394     ; 3.777      ;
; 0.849 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[11]  ; CLK          ; CLK         ; 5.000        ; -0.385     ; 3.785      ;
; 0.850 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[14] ; CLK          ; CLK         ; 5.000        ; -0.394     ; 3.775      ;
; 0.851 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[2]  ; CLK          ; CLK         ; 5.000        ; -0.389     ; 3.779      ;
; 0.853 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[10]  ; CLK          ; CLK         ; 5.000        ; -0.385     ; 3.781      ;
; 0.855 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[18]  ; CLK          ; CLK         ; 5.000        ; -0.393     ; 3.771      ;
; 0.855 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[4]  ; CLK          ; CLK         ; 5.000        ; -0.402     ; 3.762      ;
; 0.856 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[20]   ; CLK          ; CLK         ; 5.000        ; -0.404     ; 3.759      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[12]  ; CLK          ; CLK         ; 5.000        ; -0.385     ; 3.777      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.104      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.104      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.104      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8      ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.104      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1      ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.104      ;
; 0.857 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24     ; CLK          ; CLK         ; 5.000        ; -0.058     ; 4.104      ;
; 0.858 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[11] ; CLK          ; CLK         ; 5.000        ; -0.394     ; 3.767      ;
; 0.859 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[19]  ; CLK          ; CLK         ; 5.000        ; -0.393     ; 3.767      ;
; 0.859 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[13]   ; CLK          ; CLK         ; 5.000        ; -0.402     ; 3.758      ;
; 0.860 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[13] ; CLK          ; CLK         ; 5.000        ; -0.394     ; 3.765      ;
; 0.861 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Re_o_temp[23]  ; CLK          ; CLK         ; 5.000        ; -0.393     ; 3.765      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[5]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.597      ;
; 0.339 ; uart_rx:UART_RX|rx_bits[7]                             ; uart_rx:UART_RX|rx_bits[7]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:UART_RX|rx_bits[6]                             ; uart_rx:UART_RX|rx_bits[6]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:UART_RX|rx_bits[4]                             ; uart_rx:UART_RX|rx_bits[4]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:UART_RX|rx_bits[1]                             ; uart_rx:UART_RX|rx_bits[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; uart_rx:UART_RX|rx_bits[2]                             ; uart_rx:UART_RX|rx_bits[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o         ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                                                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE           ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE                                                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                   ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[12]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 0.952      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[5]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[5]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[4]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[4]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[7]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[7]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[6]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[6]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                     ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[4]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[0]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[5]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[5]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[6]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[6]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[6]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[5]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[7]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[4]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o                                                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT           ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|rx_bits[5]                             ; uart_rx:UART_RX|rx_bits[5]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|rx_bits[3]                             ; uart_rx:UART_RX|rx_bits[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|data_temp[1]                           ; uart_rx:UART_RX|data_temp[1]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|data_temp[2]                           ; uart_rx:UART_RX|data_temp[2]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|data_temp[3]                           ; uart_rx:UART_RX|data_temp[3]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|data_temp[6]                           ; uart_rx:UART_RX|data_temp[6]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|data_temp[7]                           ; uart_rx:UART_RX|data_temp[7]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_rx:UART_RX|data_temp[0]                           ; uart_rx:UART_RX|data_temp[0]                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:UART_TX|state.s_idle                           ; uart_tx:UART_TX|state.s_idle                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:UART_TX|state.s_start1                         ; uart_tx:UART_TX|state.s_start1                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_tx:UART_TX|tx_done_o                              ; uart_tx:UART_TX|tx_done_o                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[5]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[5]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[6]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[6]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[7]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|i[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|i[3]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[7]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|i[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|i[2]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|i[1]                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_back_mem                                                                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; uart_tx:UART_TX|tx_o                                   ; uart_tx:UART_TX|tx_o                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                   ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                   ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                  ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.597      ;
+-------+--------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 9
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 3.132 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 2.600 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.145 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 1.000 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.600 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.365      ;
; 2.600 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.365      ;
; 2.600 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.365      ;
; 2.600 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.365      ;
; 2.600 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.365      ;
; 2.600 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.365      ;
; 2.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.306      ;
; 2.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.306      ;
; 2.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.306      ;
; 2.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.306      ;
; 2.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.306      ;
; 2.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.306      ;
; 2.684 ; uart_rx:UART_RX|cnt[1]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.049     ; 2.274      ;
; 2.707 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~9                                                                                ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.262      ;
; 2.707 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~6                                                                                ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.262      ;
; 2.707 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~3                                                                                ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.262      ;
; 2.734 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.231      ;
; 2.734 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.231      ;
; 2.734 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.231      ;
; 2.734 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.231      ;
; 2.734 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.231      ;
; 2.734 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.042     ; 2.231      ;
; 2.771 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~9                                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.208      ;
; 2.771 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~6                                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.208      ;
; 2.771 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~3                                                                                ; CLK          ; CLK         ; 5.000        ; -0.028     ; 2.208      ;
; 2.772 ; uart_rx:UART_RX|cnt[5]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.049     ; 2.186      ;
; 2.777 ; uart_rx:UART_RX|cnt[4]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.049     ; 2.181      ;
; 2.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.194      ;
; 2.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.194      ;
; 2.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.194      ;
; 2.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.194      ;
; 2.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.194      ;
; 2.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.194      ;
; 2.786 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[12]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.233     ; 1.988      ;
; 2.793 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[4]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.182      ;
; 2.793 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[4]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.182      ;
; 2.793 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[4]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.182      ;
; 2.793 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[4]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.182      ;
; 2.793 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[4]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.182      ;
; 2.793 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[4]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.182      ;
; 2.793 ; uart_rx:UART_RX|rx_bits[2]                                                                                              ; uart_rx:UART_RX|rx_bits[5]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.252     ; 1.962      ;
; 2.795 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.180      ;
; 2.795 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.180      ;
; 2.795 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.180      ;
; 2.795 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.180      ;
; 2.795 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.180      ;
; 2.795 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[7]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.180      ;
; 2.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~16                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.178      ;
; 2.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.178      ;
; 2.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~11                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.178      ;
; 2.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~8                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.178      ;
; 2.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~1                                                                                ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.178      ;
; 2.797 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr1[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~24                                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.178      ;
; 2.798 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[8]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.225     ; 1.984      ;
; 2.799 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[11]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.236     ; 1.972      ;
; 2.800 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[6]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.225     ; 1.982      ;
; 2.802 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[1]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.236     ; 1.969      ;
; 2.808 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[17]                                                                             ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.972      ;
; 2.809 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[8]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.971      ;
; 2.809 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[23]                                                                             ; CLK          ; CLK         ; 5.000        ; -0.240     ; 1.958      ;
; 2.813 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[19]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.220     ; 1.974      ;
; 2.815 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[20]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.220     ; 1.972      ;
; 2.815 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 5.000        ; 0.124      ; 2.338      ;
; 2.821 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[13]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.236     ; 1.950      ;
; 2.821 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[5]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.130      ; 2.338      ;
; 2.822 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[23]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.958      ;
; 2.822 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[22]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.221     ; 1.964      ;
; 2.822 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[23]                                                                             ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.958      ;
; 2.824 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[22]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.956      ;
; 2.826 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Re_o_temp[18]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.220     ; 1.961      ;
; 2.826 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[5]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.225     ; 1.956      ;
; 2.826 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[5]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 5.000        ; 0.124      ; 2.327      ;
; 2.828 ; uart_rx:UART_RX|cnt[1]                                                                                                  ; uart_rx:UART_RX|rx_bits[0]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.139      ;
; 2.828 ; uart_rx:UART_RX|cnt[10]                                                                                                 ; uart_rx:UART_RX|rx_bits[5]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.049     ; 2.130      ;
; 2.829 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[21]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.951      ;
; 2.829 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[5]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 5.000        ; -0.050     ; 2.128      ;
; 2.830 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[17]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.224     ; 1.953      ;
; 2.830 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[10]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.225     ; 1.952      ;
; 2.833 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[16]                                                                             ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.947      ;
; 2.836 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_im_i[19]                                                                             ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.944      ;
; 2.837 ; PROCESS_O_DATA:PROCESS_O_DATA|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0    ; PROCESS_O_DATA:PROCESS_O_DATA|data_re_i[17]                                                                             ; CLK          ; CLK         ; 5.000        ; -0.225     ; 1.945      ;
; 2.838 ; uart_rx:UART_RX|cnt[7]                                                                                                  ; uart_rx:UART_RX|rx_bits[5]                                                                                              ; CLK          ; CLK         ; 5.000        ; -0.049     ; 2.120      ;
; 2.840 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|Im_o_temp[13]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.225     ; 1.942      ;
; 2.841 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a14~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Im_o_temp[19]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.939      ;
; 2.841 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~9                                                                                ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.128      ;
; 2.841 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~6                                                                                ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.128      ;
; 2.841 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_wr_temp                                                                              ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~3                                                                                ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.128      ;
; 2.843 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[1]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.227     ; 1.937      ;
; 2.847 ; uart_rx:UART_RX|rx_bits[6]                                                                                              ; uart_rx:UART_RX|data_temp[3]                                                                                            ; CLK          ; CLK         ; 5.000        ; -0.258     ; 1.902      ;
; 2.848 ; uart_rx:UART_RX|rx_bits[7]                                                                                              ; uart_rx:UART_RX|data_temp[3]                                                                                            ; CLK          ; CLK         ; 5.000        ; -0.258     ; 1.901      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~portb_address_reg0   ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|Im_o_temp[23]                                                                            ; CLK          ; CLK         ; 5.000        ; -0.224     ; 1.933      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~18                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~17                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~10                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~9                                                                                ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~13                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~12                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~10                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.850 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~22                                                                               ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.117      ;
; 2.853 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[5]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im_rtl_0_bypass[10]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.043     ; 2.111      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[12]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.476      ;
; 0.157 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[11]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.488      ;
; 0.163 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[9]        ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.490      ;
; 0.163 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[10]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.490      ;
; 0.165 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Im_o[13]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.492      ;
; 0.165 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[8]        ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.492      ;
; 0.165 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[14]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.492      ;
; 0.172 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Im_o[12]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.499      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[3]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[5]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[5]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[4]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[2]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[1]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|Re_o[13]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.500      ;
; 0.175 ; uart_rx:UART_RX|rx_bits[7]                             ; uart_rx:UART_RX|rx_bits[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:UART_RX|rx_bits[6]                             ; uart_rx:UART_RX|rx_bits[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:UART_RX|rx_bits[4]                             ; uart_rx:UART_RX|rx_bits[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:UART_RX|rx_bits[1]                             ; uart_rx:UART_RX|rx_bits[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; uart_rx:UART_RX|rx_bits[2]                             ; uart_rx:UART_RX|rx_bits[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[4]      ; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|altsyncram:mem_Im_rtl_0|altsyncram_80h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.215      ; 0.497      ;
; 0.180 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o                                                                 ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[4]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[2]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[3]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[2]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[5]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[5]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[4]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[4]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[7]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[7]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[6]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[6]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[4]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[4]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[0]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[0]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[1]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[1]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[2]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[2]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[3]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[3]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[5]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[5]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[6]           ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|k[6]                                                                          ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE                                                                ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE                                                                ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[5]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[4]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[4]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[6]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[7]  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[7]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|data_temp[1]                           ; uart_rx:UART_RX|data_temp[1]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|data_temp[2]                           ; uart_rx:UART_RX|data_temp[2]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|data_temp[3]                           ; uart_rx:UART_RX|data_temp[3]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|data_temp[6]                           ; uart_rx:UART_RX|data_temp[6]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|data_temp[7]                           ; uart_rx:UART_RX|data_temp[7]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|data_temp[0]                           ; uart_rx:UART_RX|data_temp[0]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o  ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o                                                                 ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:UART_TX|state.s_idle                           ; uart_tx:UART_TX|state.s_idle                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:UART_TX|state.s_start1                         ; uart_tx:UART_TX|state.s_start1                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:UART_TX|tx_done_o                              ; uart_tx:UART_TX|tx_done_o                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                     ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o         ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                                                                        ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE           ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                   ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT           ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                          ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|rx_done_o                              ; uart_rx:UART_RX|rx_done_o                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|state.s_start                          ; uart_rx:UART_RX|state.s_start                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:UART_RX|en_cnt                                 ; uart_rx:UART_RX|en_cnt                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; uart_rx:UART_RX|rx_bits[5]                             ; uart_rx:UART_RX|rx_bits[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_rx:UART_RX|rx_bits[3]                             ; uart_rx:UART_RX|rx_bits[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                  ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                  ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                  ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                  ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[14]                  ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[14]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
+-------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 9
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 4.019 ns




+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.073 ; 0.145 ; N/A      ; N/A     ; 1.000               ;
;  CLK             ; 0.073 ; 0.145 ; N/A      ; N/A     ; 1.000               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_o          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 15800    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 15800    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 732   ; 732  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------+
; Clock Status Summary                                                ;
+--------------------------------------+-------+------+---------------+
; Target                               ; Clock ; Type ; Status        ;
+--------------------------------------+-------+------+---------------+
; CLK                                  ; CLK   ; Base ; Constrained   ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o  ;       ; Base ; Unconstrained ;
+--------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Jan 09 16:37:52 2025
Info: Command: quartus_sta top_module -c top_module
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 638 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|modify_RADIX:RADIX4|Re_o2[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX3|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.073               0.000 CLK 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 CLK 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 9
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 2.986 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|modify_RADIX:RADIX4|Re_o2[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX3|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 0.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.518               0.000 CLK 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 CLK 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 9
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 3.132 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|modify_RADIX:RADIX4|Re_o2[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX3|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.600
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.600               0.000 CLK 
Info (332146): Worst-case hold slack is 0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.145               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 CLK 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 9
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 4.019 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 4882 megabytes
    Info: Processing ended: Thu Jan 09 16:37:54 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


