Classic Timing Analyzer report for test_no_lcd
Thu Sep 22 11:55:22 2011
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: '50Mhz'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                  ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------+----------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                           ; To                                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------+----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.467 ns                         ; Reset                          ; pattern_gen:inst|clock_count_500Khz[0] ; --         ; 50Mhz    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.641 ns                        ; pattern_gen:inst|write_data    ; Address_SRAM[0]                        ; 50Mhz      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.646 ns                        ; Switches[14]                   ; Address_SRAM[14]                       ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.991 ns                        ; Reset                          ; pattern_gen:inst|pattern[14]           ; --         ; 50Mhz    ; 0            ;
; Clock Setup: '50Mhz'         ; N/A   ; None          ; 199.52 MHz ( period = 5.012 ns ) ; pattern_gen:inst|sram_data[15] ; sram_control:inst2|data_out_value[7]   ; 50Mhz      ; 50Mhz    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                ;                                        ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------------+----------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; 50Mhz           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: '50Mhz'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                                     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 199.52 MHz ( period = 5.012 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[7]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.090 ns                ;
; N/A                                     ; 199.56 MHz ( period = 5.011 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[5]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.089 ns                ;
; N/A                                     ; 199.60 MHz ( period = 5.010 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[11]  ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.088 ns                ;
; N/A                                     ; 199.60 MHz ( period = 5.010 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[9]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.088 ns                ;
; N/A                                     ; 199.64 MHz ( period = 5.009 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[15]  ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.087 ns                ;
; N/A                                     ; 199.84 MHz ( period = 5.004 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[3]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.082 ns                ;
; N/A                                     ; 199.88 MHz ( period = 5.003 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[13]  ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.081 ns                ;
; N/A                                     ; 199.92 MHz ( period = 5.002 ns )                    ; pattern_gen:inst|sram_data[15]         ; sram_control:inst2|data_out_value[1]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.080 ns                ;
; N/A                                     ; 200.00 MHz ( period = 5.000 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[8]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.077 ns                ;
; N/A                                     ; 200.00 MHz ( period = 5.000 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[4]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.077 ns                ;
; N/A                                     ; 200.04 MHz ( period = 4.999 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[6]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.076 ns                ;
; N/A                                     ; 200.16 MHz ( period = 4.996 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[10]  ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.073 ns                ;
; N/A                                     ; 200.20 MHz ( period = 4.995 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[2]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.072 ns                ;
; N/A                                     ; 200.24 MHz ( period = 4.994 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[0]   ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.071 ns                ;
; N/A                                     ; 201.01 MHz ( period = 4.975 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[14]  ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.052 ns                ;
; N/A                                     ; 201.05 MHz ( period = 4.974 ns )                    ; pattern_gen:inst|sram_data[14]         ; sram_control:inst2|data_out_value[12]  ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 1.051 ns                ;
; N/A                                     ; 208.81 MHz ( period = 4.789 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.575 ns                ;
; N/A                                     ; 209.42 MHz ( period = 4.775 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.569 ns                ;
; N/A                                     ; 211.73 MHz ( period = 4.723 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.509 ns                ;
; N/A                                     ; 215.15 MHz ( period = 4.648 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.434 ns                ;
; N/A                                     ; 215.42 MHz ( period = 4.642 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.436 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; pattern_gen:inst|write_data            ; sram_control:inst2|state.read1         ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 0.684 ns                ;
; N/A                                     ; 216.36 MHz ( period = 4.622 ns )                    ; pattern_gen:inst|write_data            ; sram_control:inst2|state.write1        ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 0.683 ns                ;
; N/A                                     ; 218.44 MHz ( period = 4.578 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.364 ns                ;
; N/A                                     ; 220.07 MHz ( period = 4.544 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.338 ns                ;
; N/A                                     ; 220.17 MHz ( period = 4.542 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.328 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.322 ns                ;
; N/A                                     ; 222.27 MHz ( period = 4.499 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.293 ns                ;
; N/A                                     ; 223.41 MHz ( period = 4.476 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.262 ns                ;
; N/A                                     ; 227.22 MHz ( period = 4.401 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.187 ns                ;
; N/A                                     ; 227.53 MHz ( period = 4.395 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.189 ns                ;
; N/A                                     ; 227.84 MHz ( period = 4.389 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.183 ns                ;
; N/A                                     ; 230.89 MHz ( period = 4.331 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.117 ns                ;
; N/A                                     ; 232.72 MHz ( period = 4.297 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.091 ns                ;
; N/A                                     ; 235.18 MHz ( period = 4.252 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 4.046 ns                ;
; N/A                                     ; 238.66 MHz ( period = 4.190 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.976 ns                ;
; N/A                                     ; 241.43 MHz ( period = 4.142 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 244.44 MHz ( period = 4.091 ns )                    ; pattern_gen:inst|address_temp[10]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; 249.88 MHz ( period = 4.002 ns )                    ; pattern_gen:inst|address_temp[11]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.788 ns                ;
; N/A                                     ; 253.61 MHz ( period = 3.943 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.729 ns                ;
; N/A                                     ; 253.87 MHz ( period = 3.939 ns )                    ; pattern_gen:inst|address_temp[12]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.725 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; pattern_gen:inst|address_temp[13]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 260.15 MHz ( period = 3.844 ns )                    ; pattern_gen:inst|address_temp[10]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.630 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; pattern_gen:inst|address_temp[11]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 270.49 MHz ( period = 3.697 ns )                    ; pattern_gen:inst|address_temp[12]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.483 ns                ;
; N/A                                     ; 275.63 MHz ( period = 3.628 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 276.63 MHz ( period = 3.615 ns )                    ; pattern_gen:inst|address_temp[13]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.401 ns                ;
; N/A                                     ; 276.70 MHz ( period = 3.614 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.408 ns                ;
; N/A                                     ; 280.74 MHz ( period = 3.562 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.348 ns                ;
; N/A                                     ; 281.06 MHz ( period = 3.558 ns )                    ; pattern_gen:inst|address_temp[14]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.344 ns                ;
; N/A                                     ; 283.85 MHz ( period = 3.523 ns )                    ; pattern_gen:inst|address_temp[15]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.309 ns                ;
; N/A                                     ; 286.70 MHz ( period = 3.488 ns )                    ; pattern_gen:inst|address_temp[14]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 286.78 MHz ( period = 3.487 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 286.86 MHz ( period = 3.486 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.272 ns                ;
; N/A                                     ; 287.27 MHz ( period = 3.481 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.275 ns                ;
; N/A                                     ; 288.02 MHz ( period = 3.472 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.266 ns                ;
; N/A                                     ; 292.40 MHz ( period = 3.420 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.206 ns                ;
; N/A                                     ; 292.65 MHz ( period = 3.417 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.203 ns                ;
; N/A                                     ; 293.60 MHz ( period = 3.406 ns )                    ; pattern_gen:inst|address_temp[16]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.192 ns                ;
; N/A                                     ; 294.03 MHz ( period = 3.401 ns )                    ; pattern_gen:inst|address_temp[15]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 294.38 MHz ( period = 3.397 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.183 ns                ;
; N/A                                     ; 294.72 MHz ( period = 3.393 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[5]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.187 ns                ;
; N/A                                     ; 295.60 MHz ( period = 3.383 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.177 ns                ;
; N/A                                     ; 295.60 MHz ( period = 3.383 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.177 ns                ;
; N/A                                     ; 298.95 MHz ( period = 3.345 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.131 ns                ;
; N/A                                     ; 299.49 MHz ( period = 3.339 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.133 ns                ;
; N/A                                     ; 299.58 MHz ( period = 3.338 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 300.21 MHz ( period = 3.331 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.117 ns                ;
; N/A                                     ; 304.51 MHz ( period = 3.284 ns )                    ; pattern_gen:inst|address_temp[16]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.070 ns                ;
; N/A                                     ; 305.34 MHz ( period = 3.275 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.061 ns                ;
; N/A                                     ; 306.75 MHz ( period = 3.260 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[5]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 307.13 MHz ( period = 3.256 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.042 ns                ;
; N/A                                     ; 307.69 MHz ( period = 3.250 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.044 ns                ;
; N/A                                     ; 307.69 MHz ( period = 3.250 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 308.55 MHz ( period = 3.241 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 309.02 MHz ( period = 3.236 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.030 ns                ;
; N/A                                     ; 309.79 MHz ( period = 3.228 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 311.43 MHz ( period = 3.211 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 312.79 MHz ( period = 3.197 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.991 ns                ;
; N/A                                     ; 312.89 MHz ( period = 3.196 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.990 ns                ;
; N/A                                     ; 314.07 MHz ( period = 3.184 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.970 ns                ;
; N/A                                     ; 316.26 MHz ( period = 3.162 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[5]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 317.26 MHz ( period = 3.152 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 317.97 MHz ( period = 3.145 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 319.69 MHz ( period = 3.128 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.914 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.911 ns                ;
; N/A                                     ; 320.82 MHz ( period = 3.117 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[5]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.911 ns                ;
; N/A                                     ; 321.13 MHz ( period = 3.114 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 321.44 MHz ( period = 3.111 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; 321.65 MHz ( period = 3.109 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.895 ns                ;
; N/A                                     ; 321.85 MHz ( period = 3.107 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 322.27 MHz ( period = 3.103 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.897 ns                ;
; N/A                                     ; 323.10 MHz ( period = 3.095 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[5]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.881 ns                ;
; N/A                                     ; 324.04 MHz ( period = 3.086 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 325.73 MHz ( period = 3.070 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.856 ns                ;
; N/A                                     ; 325.84 MHz ( period = 3.069 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.855 ns                ;
; N/A                                     ; 326.37 MHz ( period = 3.064 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 326.58 MHz ( period = 3.062 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.845 ns                ;
; N/A                                     ; 327.33 MHz ( period = 3.055 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.849 ns                ;
; N/A                                     ; 327.33 MHz ( period = 3.055 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 327.98 MHz ( period = 3.049 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.835 ns                ;
; N/A                                     ; 328.84 MHz ( period = 3.041 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.835 ns                ;
; N/A                                     ; 329.06 MHz ( period = 3.039 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.825 ns                ;
; N/A                                     ; 329.49 MHz ( period = 3.035 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.829 ns                ;
; N/A                                     ; 330.14 MHz ( period = 3.029 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.815 ns                ;
; N/A                                     ; 332.56 MHz ( period = 3.007 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[5]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.801 ns                ;
; N/A                                     ; 332.78 MHz ( period = 3.005 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.799 ns                ;
; N/A                                     ; 333.00 MHz ( period = 3.003 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.789 ns                ;
; N/A                                     ; 333.33 MHz ( period = 3.000 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 333.67 MHz ( period = 2.997 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.791 ns                ;
; N/A                                     ; 334.56 MHz ( period = 2.989 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 334.78 MHz ( period = 2.987 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.773 ns                ;
; N/A                                     ; 335.12 MHz ( period = 2.984 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.770 ns                ;
; N/A                                     ; 335.23 MHz ( period = 2.983 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.769 ns                ;
; N/A                                     ; 335.46 MHz ( period = 2.981 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 335.80 MHz ( period = 2.978 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.772 ns                ;
; N/A                                     ; 337.15 MHz ( period = 2.966 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 337.84 MHz ( period = 2.960 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.754 ns                ;
; N/A                                     ; 341.30 MHz ( period = 2.930 ns )                    ; pattern_gen:inst|address_temp[10]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.716 ns                ;
; N/A                                     ; 342.23 MHz ( period = 2.922 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.716 ns                ;
; N/A                                     ; 342.35 MHz ( period = 2.921 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.715 ns                ;
; N/A                                     ; 342.82 MHz ( period = 2.917 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.703 ns                ;
; N/A                                     ; 343.17 MHz ( period = 2.914 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 343.17 MHz ( period = 2.914 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.700 ns                ;
; N/A                                     ; 343.88 MHz ( period = 2.908 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.694 ns                ;
; N/A                                     ; 343.88 MHz ( period = 2.908 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.702 ns                ;
; N/A                                     ; 344.59 MHz ( period = 2.902 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.696 ns                ;
; N/A                                     ; 346.38 MHz ( period = 2.887 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.673 ns                ;
; N/A                                     ; 346.86 MHz ( period = 2.883 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.677 ns                ;
; N/A                                     ; 347.22 MHz ( period = 2.880 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.674 ns                ;
; N/A                                     ; 349.04 MHz ( period = 2.865 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[8]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.651 ns                ;
; N/A                                     ; 350.88 MHz ( period = 2.850 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.644 ns                ;
; N/A                                     ; 351.62 MHz ( period = 2.844 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 351.62 MHz ( period = 2.844 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.630 ns                ;
; N/A                                     ; 351.99 MHz ( period = 2.841 ns )                    ; pattern_gen:inst|address_temp[11]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.627 ns                ;
; N/A                                     ; 352.36 MHz ( period = 2.838 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.624 ns                ;
; N/A                                     ; 352.36 MHz ( period = 2.838 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.632 ns                ;
; N/A                                     ; 352.73 MHz ( period = 2.835 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.629 ns                ;
; N/A                                     ; 353.36 MHz ( period = 2.830 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.624 ns                ;
; N/A                                     ; 354.11 MHz ( period = 2.824 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.618 ns                ;
; N/A                                     ; 355.75 MHz ( period = 2.811 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.605 ns                ;
; N/A                                     ; 355.87 MHz ( period = 2.810 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.604 ns                ;
; N/A                                     ; 356.25 MHz ( period = 2.807 ns )                    ; pattern_gen:inst|address_temp[5]       ; pattern_gen:inst|address_temp[6]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.593 ns                ;
; N/A                                     ; 356.63 MHz ( period = 2.804 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.598 ns                ;
; N/A                                     ; 358.04 MHz ( period = 2.793 ns )                    ; pattern_gen:inst|address_temp[0]       ; pattern_gen:inst|address_temp[6]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.587 ns                ;
; N/A                                     ; 358.68 MHz ( period = 2.788 ns )                    ; pattern_gen:inst|address_temp[10]      ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.574 ns                ;
; N/A                                     ; 359.32 MHz ( period = 2.783 ns )                    ; pattern_gen:inst|address_temp[12]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.569 ns                ;
; N/A                                     ; 359.84 MHz ( period = 2.779 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.573 ns                ;
; N/A                                     ; 359.97 MHz ( period = 2.778 ns )                    ; pattern_gen:inst|address_temp[6]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.564 ns                ;
; N/A                                     ; 361.66 MHz ( period = 2.765 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.559 ns                ;
; N/A                                     ; 362.45 MHz ( period = 2.759 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.553 ns                ;
; N/A                                     ; 366.57 MHz ( period = 2.728 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.522 ns                ;
; N/A                                     ; 366.97 MHz ( period = 2.725 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.519 ns                ;
; N/A                                     ; 369.96 MHz ( period = 2.703 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.489 ns                ;
; N/A                                     ; 370.23 MHz ( period = 2.701 ns )                    ; pattern_gen:inst|address_temp[13]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 370.51 MHz ( period = 2.699 ns )                    ; pattern_gen:inst|address_temp[11]      ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.485 ns                ;
; N/A                                     ; 370.78 MHz ( period = 2.697 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; 374.67 MHz ( period = 2.669 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.463 ns                ;
; N/A                                     ; 374.81 MHz ( period = 2.668 ns )                    ; pattern_gen:inst|address_temp[17]      ; pattern_gen:inst|state.stop_write      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.454 ns                ;
; N/A                                     ; 375.94 MHz ( period = 2.660 ns )                    ; pattern_gen:inst|address_temp[1]       ; pattern_gen:inst|address_temp[6]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.454 ns                ;
; N/A                                     ; 376.65 MHz ( period = 2.655 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[13]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 377.22 MHz ( period = 2.651 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.437 ns                ;
; N/A                                     ; 377.50 MHz ( period = 2.649 ns )                    ; pattern_gen:inst|address_temp[4]       ; pattern_gen:inst|address_temp[9]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.443 ns                ;
; N/A                                     ; 378.21 MHz ( period = 2.644 ns )                    ; pattern_gen:inst|address_temp[14]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.430 ns                ;
; N/A                                     ; 378.64 MHz ( period = 2.641 ns )                    ; pattern_gen:inst|address_temp[12]      ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.427 ns                ;
; N/A                                     ; 379.79 MHz ( period = 2.633 ns )                    ; pattern_gen:inst|address_temp[8]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.419 ns                ;
; N/A                                     ; 382.26 MHz ( period = 2.616 ns )                    ; pattern_gen:inst|address_temp[7]       ; pattern_gen:inst|address_temp[7]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.402 ns                ;
; N/A                                     ; 382.85 MHz ( period = 2.612 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.398 ns                ;
; N/A                                     ; 383.29 MHz ( period = 2.609 ns )                    ; pattern_gen:inst|address_temp[15]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.395 ns                ;
; N/A                                     ; 384.76 MHz ( period = 2.599 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.393 ns                ;
; N/A                                     ; 390.32 MHz ( period = 2.562 ns )                    ; pattern_gen:inst|address_temp[2]       ; pattern_gen:inst|address_temp[6]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.356 ns                ;
; N/A                                     ; 390.78 MHz ( period = 2.559 ns )                    ; pattern_gen:inst|address_temp[13]      ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.345 ns                ;
; N/A                                     ; 391.54 MHz ( period = 2.554 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[10]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.348 ns                ;
; N/A                                     ; 391.85 MHz ( period = 2.552 ns )                    ; pattern_gen:inst|address_temp[10]      ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.338 ns                ;
; N/A                                     ; 392.77 MHz ( period = 2.546 ns )                    ; pattern_gen:inst|address_temp[17]      ; pattern_gen:inst|state.start_gen       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.332 ns                ;
; N/A                                     ; 395.41 MHz ( period = 2.529 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|address_temp[14]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.315 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[5] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[6] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[7] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[1] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[4] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[3] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[2] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.73 MHz ( period = 2.527 ns )                    ; pattern_gen:inst|clock_count_500Khz[1] ; pattern_gen:inst|clock_count_500Khz[0] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 395.88 MHz ( period = 2.526 ns )                    ; pattern_gen:inst|address_temp[9]       ; pattern_gen:inst|address_temp[11]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; 397.30 MHz ( period = 2.517 ns )                    ; pattern_gen:inst|address_temp[3]       ; pattern_gen:inst|address_temp[6]       ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.311 ns                ;
; N/A                                     ; 397.93 MHz ( period = 2.513 ns )                    ; pattern_gen:inst|address_temp[10]      ; pattern_gen:inst|address_temp[15]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.299 ns                ;
; N/A                                     ; 399.68 MHz ( period = 2.502 ns )                    ; pattern_gen:inst|address_temp[14]      ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.288 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[5] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[6] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[7] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[1] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[4] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[3] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[2] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 400.32 MHz ( period = 2.498 ns )                    ; pattern_gen:inst|clock_count_500Khz[4] ; pattern_gen:inst|clock_count_500Khz[0] ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.284 ns                ;
; N/A                                     ; 401.28 MHz ( period = 2.492 ns )                    ; pattern_gen:inst|address_temp[16]      ; pattern_gen:inst|address_temp[17]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.278 ns                ;
; N/A                                     ; 405.35 MHz ( period = 2.467 ns )                    ; pattern_gen:inst|address_temp[15]      ; pattern_gen:inst|address_temp[16]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.253 ns                ;
; N/A                                     ; 406.01 MHz ( period = 2.463 ns )                    ; pattern_gen:inst|address_temp[11]      ; pattern_gen:inst|address_temp[12]      ; 50Mhz      ; 50Mhz    ; None                        ; None                      ; 2.249 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                                        ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+----------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------+
; tsu                                                                                                   ;
+-------+--------------+------------+---------------+----------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From          ; To                                     ; To Clock ;
+-------+--------------+------------+---------------+----------------------------------------+----------+
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[5] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[6] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[7] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[1] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[4] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[3] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[2] ; 50Mhz    ;
; N/A   ; None         ; 5.467 ns   ; Reset         ; pattern_gen:inst|clock_count_500Khz[0] ; 50Mhz    ;
; N/A   ; None         ; 4.978 ns   ; Reset         ; sram_control:inst2|state.write1        ; 50Mhz    ;
; N/A   ; None         ; 4.974 ns   ; Reset         ; sram_control:inst2|state.read1         ; 50Mhz    ;
; N/A   ; None         ; 4.973 ns   ; Reset         ; sram_control:inst2|state.idle          ; 50Mhz    ;
; N/A   ; None         ; 4.972 ns   ; Reset         ; sram_control:inst2|state.write2        ; 50Mhz    ;
; N/A   ; None         ; 4.812 ns   ; Reset         ; sram_control:inst2|WE                  ; 50Mhz    ;
; N/A   ; None         ; 4.812 ns   ; Reset         ; sram_control:inst2|OE                  ; 50Mhz    ;
; N/A   ; None         ; 4.812 ns   ; Reset         ; sram_control:inst2|CS                  ; 50Mhz    ;
; N/A   ; None         ; 4.764 ns   ; Reset         ; sram_control:inst2|state.read2         ; 50Mhz    ;
; N/A   ; None         ; 4.763 ns   ; Reset         ; sram_control:inst2|state.write3        ; 50Mhz    ;
; N/A   ; None         ; 4.589 ns   ; Reset         ; sram_control:inst2|state.write4        ; 50Mhz    ;
; N/A   ; None         ; 4.583 ns   ; Reset         ; sram_control:inst2|state.read5         ; 50Mhz    ;
; N/A   ; None         ; 4.581 ns   ; Reset         ; sram_control:inst2|state.read4         ; 50Mhz    ;
; N/A   ; None         ; 4.580 ns   ; Reset         ; sram_control:inst2|state.read3         ; 50Mhz    ;
; N/A   ; None         ; 4.437 ns   ; Data_SRAM[7]  ; sram_control:inst2|data_in_temp[7]     ; 50Mhz    ;
; N/A   ; None         ; 4.152 ns   ; Reset         ; pattern_gen:inst|clock_500Khz          ; 50Mhz    ;
; N/A   ; None         ; 4.045 ns   ; Data_SRAM[0]  ; sram_control:inst2|data_in_temp[0]     ; 50Mhz    ;
; N/A   ; None         ; 3.972 ns   ; Data_SRAM[11] ; sram_control:inst2|data_in_temp[11]    ; 50Mhz    ;
; N/A   ; None         ; 3.902 ns   ; Data_SRAM[1]  ; sram_control:inst2|data_in_temp[1]     ; 50Mhz    ;
; N/A   ; None         ; 3.863 ns   ; Data_SRAM[14] ; sram_control:inst2|data_in_temp[14]    ; 50Mhz    ;
; N/A   ; None         ; 3.838 ns   ; Data_SRAM[10] ; sram_control:inst2|data_in_temp[10]    ; 50Mhz    ;
; N/A   ; None         ; 3.827 ns   ; Data_SRAM[8]  ; sram_control:inst2|data_in_temp[8]     ; 50Mhz    ;
; N/A   ; None         ; 3.824 ns   ; Data_SRAM[13] ; sram_control:inst2|data_in_temp[13]    ; 50Mhz    ;
; N/A   ; None         ; 3.701 ns   ; Data_SRAM[5]  ; sram_control:inst2|data_in_temp[5]     ; 50Mhz    ;
; N/A   ; None         ; 3.641 ns   ; Data_SRAM[2]  ; sram_control:inst2|data_in_temp[2]     ; 50Mhz    ;
; N/A   ; None         ; 3.607 ns   ; Data_SRAM[12] ; sram_control:inst2|data_in_temp[12]    ; 50Mhz    ;
; N/A   ; None         ; 3.559 ns   ; Data_SRAM[6]  ; sram_control:inst2|data_in_temp[6]     ; 50Mhz    ;
; N/A   ; None         ; 3.531 ns   ; Data_SRAM[3]  ; sram_control:inst2|data_in_temp[3]     ; 50Mhz    ;
; N/A   ; None         ; 3.349 ns   ; Data_SRAM[15] ; sram_control:inst2|data_in_temp[15]    ; 50Mhz    ;
; N/A   ; None         ; 3.346 ns   ; Data_SRAM[4]  ; sram_control:inst2|data_in_temp[4]     ; 50Mhz    ;
; N/A   ; None         ; 3.289 ns   ; Data_SRAM[9]  ; sram_control:inst2|data_in_temp[9]     ; 50Mhz    ;
; N/A   ; None         ; 2.055 ns   ; Start         ; pattern_gen:inst|state.start_gen       ; 50Mhz    ;
; N/A   ; None         ; 1.353 ns   ; Reset         ; pattern_gen:inst|write_data            ; 50Mhz    ;
; N/A   ; None         ; 1.265 ns   ; Start         ; pattern_gen:inst|state.idle            ; 50Mhz    ;
; N/A   ; None         ; 1.221 ns   ; Reset         ; pattern_gen:inst|pattern[15]           ; 50Mhz    ;
; N/A   ; None         ; 1.221 ns   ; Reset         ; pattern_gen:inst|pattern[14]           ; 50Mhz    ;
+-------+--------------+------------+---------------+----------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------+
; tco                                                                                                       ;
+-------+--------------+------------+---------------------------------------+------------------+------------+
; Slack ; Required tco ; Actual tco ; From                                  ; To               ; From Clock ;
+-------+--------------+------------+---------------------------------------+------------------+------------+
; N/A   ; None         ; 13.641 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[0]  ; 50Mhz      ;
; N/A   ; None         ; 13.611 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[4]  ; 50Mhz      ;
; N/A   ; None         ; 13.601 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[3]  ; 50Mhz      ;
; N/A   ; None         ; 13.573 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[2]  ; 50Mhz      ;
; N/A   ; None         ; 13.352 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[1]  ; 50Mhz      ;
; N/A   ; None         ; 13.303 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[7]  ; 50Mhz      ;
; N/A   ; None         ; 13.291 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[11] ; 50Mhz      ;
; N/A   ; None         ; 13.259 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[9]  ; 50Mhz      ;
; N/A   ; None         ; 13.252 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[8]  ; 50Mhz      ;
; N/A   ; None         ; 13.250 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[10] ; 50Mhz      ;
; N/A   ; None         ; 13.181 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[5]  ; 50Mhz      ;
; N/A   ; None         ; 13.124 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[16] ; 50Mhz      ;
; N/A   ; None         ; 13.123 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[17] ; 50Mhz      ;
; N/A   ; None         ; 13.063 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[13] ; 50Mhz      ;
; N/A   ; None         ; 13.057 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[14] ; 50Mhz      ;
; N/A   ; None         ; 13.038 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[12] ; 50Mhz      ;
; N/A   ; None         ; 13.036 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[15] ; 50Mhz      ;
; N/A   ; None         ; 13.022 ns  ; pattern_gen:inst|write_data           ; Address_SRAM[6]  ; 50Mhz      ;
; N/A   ; None         ; 11.863 ns  ; pattern_gen:inst|address_temp[1]      ; Address_SRAM[1]  ; 50Mhz      ;
; N/A   ; None         ; 11.821 ns  ; pattern_gen:inst|address_temp[0]      ; Address_SRAM[0]  ; 50Mhz      ;
; N/A   ; None         ; 11.779 ns  ; pattern_gen:inst|address_temp[3]      ; Address_SRAM[3]  ; 50Mhz      ;
; N/A   ; None         ; 11.644 ns  ; pattern_gen:inst|address_temp[4]      ; Address_SRAM[4]  ; 50Mhz      ;
; N/A   ; None         ; 11.592 ns  ; pattern_gen:inst|address_temp[5]      ; Address_SRAM[5]  ; 50Mhz      ;
; N/A   ; None         ; 11.502 ns  ; pattern_gen:inst|address_temp[2]      ; Address_SRAM[2]  ; 50Mhz      ;
; N/A   ; None         ; 11.435 ns  ; pattern_gen:inst|address_temp[7]      ; Address_SRAM[7]  ; 50Mhz      ;
; N/A   ; None         ; 11.433 ns  ; pattern_gen:inst|address_temp[6]      ; Address_SRAM[6]  ; 50Mhz      ;
; N/A   ; None         ; 11.355 ns  ; pattern_gen:inst|address_temp[11]     ; Address_SRAM[11] ; 50Mhz      ;
; N/A   ; None         ; 11.344 ns  ; pattern_gen:inst|address_temp[16]     ; Address_SRAM[16] ; 50Mhz      ;
; N/A   ; None         ; 11.329 ns  ; pattern_gen:inst|address_temp[17]     ; Address_SRAM[17] ; 50Mhz      ;
; N/A   ; None         ; 11.321 ns  ; pattern_gen:inst|address_temp[8]      ; Address_SRAM[8]  ; 50Mhz      ;
; N/A   ; None         ; 11.255 ns  ; pattern_gen:inst|address_temp[15]     ; Address_SRAM[15] ; 50Mhz      ;
; N/A   ; None         ; 11.194 ns  ; pattern_gen:inst|address_temp[14]     ; Address_SRAM[14] ; 50Mhz      ;
; N/A   ; None         ; 11.186 ns  ; pattern_gen:inst|address_temp[10]     ; Address_SRAM[10] ; 50Mhz      ;
; N/A   ; None         ; 11.085 ns  ; pattern_gen:inst|address_temp[13]     ; Address_SRAM[13] ; 50Mhz      ;
; N/A   ; None         ; 11.076 ns  ; pattern_gen:inst|address_temp[9]      ; Address_SRAM[9]  ; 50Mhz      ;
; N/A   ; None         ; 11.062 ns  ; pattern_gen:inst|address_temp[12]     ; Address_SRAM[12] ; 50Mhz      ;
; N/A   ; None         ; 10.913 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[1]     ; 50Mhz      ;
; N/A   ; None         ; 10.908 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[2]     ; 50Mhz      ;
; N/A   ; None         ; 10.907 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[0]     ; 50Mhz      ;
; N/A   ; None         ; 10.888 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[3]     ; 50Mhz      ;
; N/A   ; None         ; 10.582 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[4]     ; 50Mhz      ;
; N/A   ; None         ; 10.582 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[5]     ; 50Mhz      ;
; N/A   ; None         ; 10.582 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[6]     ; 50Mhz      ;
; N/A   ; None         ; 10.555 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[7]     ; 50Mhz      ;
; N/A   ; None         ; 10.339 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[8]     ; 50Mhz      ;
; N/A   ; None         ; 10.339 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[9]     ; 50Mhz      ;
; N/A   ; None         ; 10.338 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[10]    ; 50Mhz      ;
; N/A   ; None         ; 10.338 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[11]    ; 50Mhz      ;
; N/A   ; None         ; 10.331 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[12]    ; 50Mhz      ;
; N/A   ; None         ; 10.331 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[13]    ; 50Mhz      ;
; N/A   ; None         ; 10.321 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[14]    ; 50Mhz      ;
; N/A   ; None         ; 10.071 ns  ; pattern_gen:inst|write_data           ; Data_SRAM[15]    ; 50Mhz      ;
; N/A   ; None         ; 8.868 ns   ; sram_control:inst2|data_in_temp[2]    ; LED[2]           ; 50Mhz      ;
; N/A   ; None         ; 8.453 ns   ; sram_control:inst2|data_in_temp[5]    ; LED[5]           ; 50Mhz      ;
; N/A   ; None         ; 7.736 ns   ; sram_control:inst2|data_in_temp[6]    ; LED[6]           ; 50Mhz      ;
; N/A   ; None         ; 7.557 ns   ; sram_control:inst2|data_in_temp[3]    ; LED[3]           ; 50Mhz      ;
; N/A   ; None         ; 7.525 ns   ; sram_control:inst2|data_in_temp[4]    ; LED[4]           ; 50Mhz      ;
; N/A   ; None         ; 7.486 ns   ; sram_control:inst2|data_in_temp[1]    ; LED[1]           ; 50Mhz      ;
; N/A   ; None         ; 7.296 ns   ; sram_control:inst2|data_in_temp[0]    ; LED[0]           ; 50Mhz      ;
; N/A   ; None         ; 7.272 ns   ; sram_control:inst2|data_in_temp[9]    ; LED[9]           ; 50Mhz      ;
; N/A   ; None         ; 7.145 ns   ; sram_control:inst2|data_out_value[15] ; Data_SRAM[15]    ; 50Mhz      ;
; N/A   ; None         ; 7.100 ns   ; sram_control:inst2|data_out_value[14] ; Data_SRAM[14]    ; 50Mhz      ;
; N/A   ; None         ; 7.077 ns   ; sram_control:inst2|data_in_temp[7]    ; LED[7]           ; 50Mhz      ;
; N/A   ; None         ; 7.074 ns   ; sram_control:inst2|data_in_temp[15]   ; LED[15]          ; 50Mhz      ;
; N/A   ; None         ; 6.955 ns   ; sram_control:inst2|data_out_value[8]  ; Data_SRAM[8]     ; 50Mhz      ;
; N/A   ; None         ; 6.946 ns   ; sram_control:inst2|data_out_value[10] ; Data_SRAM[10]    ; 50Mhz      ;
; N/A   ; None         ; 6.946 ns   ; sram_control:inst2|data_out_value[11] ; Data_SRAM[11]    ; 50Mhz      ;
; N/A   ; None         ; 6.946 ns   ; sram_control:inst2|data_out_value[13] ; Data_SRAM[13]    ; 50Mhz      ;
; N/A   ; None         ; 6.944 ns   ; sram_control:inst2|data_out_value[9]  ; Data_SRAM[9]     ; 50Mhz      ;
; N/A   ; None         ; 6.940 ns   ; sram_control:inst2|data_out_value[12] ; Data_SRAM[12]    ; 50Mhz      ;
; N/A   ; None         ; 6.845 ns   ; sram_control:inst2|data_in_temp[8]    ; LED[8]           ; 50Mhz      ;
; N/A   ; None         ; 6.843 ns   ; sram_control:inst2|data_in_temp[10]   ; LED[10]          ; 50Mhz      ;
; N/A   ; None         ; 6.832 ns   ; sram_control:inst2|data_in_temp[13]   ; LED[13]          ; 50Mhz      ;
; N/A   ; None         ; 6.830 ns   ; sram_control:inst2|data_in_temp[12]   ; LED[12]          ; 50Mhz      ;
; N/A   ; None         ; 6.822 ns   ; sram_control:inst2|data_in_temp[11]   ; LED[11]          ; 50Mhz      ;
; N/A   ; None         ; 6.701 ns   ; sram_control:inst2|data_out_value[7]  ; Data_SRAM[7]     ; 50Mhz      ;
; N/A   ; None         ; 6.680 ns   ; sram_control:inst2|data_out_value[4]  ; Data_SRAM[4]     ; 50Mhz      ;
; N/A   ; None         ; 6.680 ns   ; sram_control:inst2|data_out_value[6]  ; Data_SRAM[6]     ; 50Mhz      ;
; N/A   ; None         ; 6.675 ns   ; sram_control:inst2|data_out_value[5]  ; Data_SRAM[5]     ; 50Mhz      ;
; N/A   ; None         ; 6.497 ns   ; sram_control:inst2|data_out_value[1]  ; Data_SRAM[1]     ; 50Mhz      ;
; N/A   ; None         ; 6.490 ns   ; sram_control:inst2|data_out_value[2]  ; Data_SRAM[2]     ; 50Mhz      ;
; N/A   ; None         ; 6.460 ns   ; sram_control:inst2|data_out_value[0]  ; Data_SRAM[0]     ; 50Mhz      ;
; N/A   ; None         ; 6.440 ns   ; sram_control:inst2|data_out_value[3]  ; Data_SRAM[3]     ; 50Mhz      ;
; N/A   ; None         ; 6.382 ns   ; sram_control:inst2|data_in_temp[14]   ; LED[14]          ; 50Mhz      ;
; N/A   ; None         ; 6.376 ns   ; sram_control:inst2|WE                 ; WE               ; 50Mhz      ;
; N/A   ; None         ; 6.369 ns   ; sram_control:inst2|CS                 ; CS               ; 50Mhz      ;
; N/A   ; None         ; 6.369 ns   ; sram_control:inst2|OE                 ; OE               ; 50Mhz      ;
+-------+--------------+------------+---------------------------------------+------------------+------------+


+-------------------------------------------------------------------------------+
; tpd                                                                           ;
+-------+-------------------+-----------------+--------------+------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From         ; To               ;
+-------+-------------------+-----------------+--------------+------------------+
; N/A   ; None              ; 10.646 ns       ; Switches[14] ; Address_SRAM[14] ;
; N/A   ; None              ; 10.518 ns       ; Switches[15] ; Address_SRAM[15] ;
; N/A   ; None              ; 10.210 ns       ; Switches[13] ; Address_SRAM[13] ;
; N/A   ; None              ; 10.203 ns       ; Switches[16] ; Address_SRAM[16] ;
; N/A   ; None              ; 9.952 ns        ; Switches[17] ; Address_SRAM[17] ;
; N/A   ; None              ; 8.354 ns        ; Switches[1]  ; Address_SRAM[1]  ;
; N/A   ; None              ; 7.996 ns        ; Switches[2]  ; Address_SRAM[2]  ;
; N/A   ; None              ; 7.971 ns        ; Switches[0]  ; Address_SRAM[0]  ;
; N/A   ; None              ; 7.743 ns        ; Switches[7]  ; Address_SRAM[7]  ;
; N/A   ; None              ; 7.662 ns        ; Switches[9]  ; Address_SRAM[9]  ;
; N/A   ; None              ; 7.200 ns        ; Switches[8]  ; Address_SRAM[8]  ;
; N/A   ; None              ; 7.088 ns        ; Switches[4]  ; Address_SRAM[4]  ;
; N/A   ; None              ; 7.016 ns        ; Switches[3]  ; Address_SRAM[3]  ;
; N/A   ; None              ; 6.983 ns        ; Switches[5]  ; Address_SRAM[5]  ;
; N/A   ; None              ; 6.845 ns        ; Switches[12] ; Address_SRAM[12] ;
; N/A   ; None              ; 6.787 ns        ; Switches[10] ; Address_SRAM[10] ;
; N/A   ; None              ; 6.753 ns        ; Switches[6]  ; Address_SRAM[6]  ;
; N/A   ; None              ; 6.732 ns        ; Switches[11] ; Address_SRAM[11] ;
+-------+-------------------+-----------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; th                                                                                                          ;
+---------------+-------------+-----------+---------------+----------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From          ; To                                     ; To Clock ;
+---------------+-------------+-----------+---------------+----------------------------------------+----------+
; N/A           ; None        ; -0.991 ns ; Reset         ; pattern_gen:inst|pattern[15]           ; 50Mhz    ;
; N/A           ; None        ; -0.991 ns ; Reset         ; pattern_gen:inst|pattern[14]           ; 50Mhz    ;
; N/A           ; None        ; -1.035 ns ; Start         ; pattern_gen:inst|state.idle            ; 50Mhz    ;
; N/A           ; None        ; -1.123 ns ; Reset         ; pattern_gen:inst|write_data            ; 50Mhz    ;
; N/A           ; None        ; -1.825 ns ; Start         ; pattern_gen:inst|state.start_gen       ; 50Mhz    ;
; N/A           ; None        ; -3.059 ns ; Data_SRAM[9]  ; sram_control:inst2|data_in_temp[9]     ; 50Mhz    ;
; N/A           ; None        ; -3.116 ns ; Data_SRAM[4]  ; sram_control:inst2|data_in_temp[4]     ; 50Mhz    ;
; N/A           ; None        ; -3.119 ns ; Data_SRAM[15] ; sram_control:inst2|data_in_temp[15]    ; 50Mhz    ;
; N/A           ; None        ; -3.301 ns ; Data_SRAM[3]  ; sram_control:inst2|data_in_temp[3]     ; 50Mhz    ;
; N/A           ; None        ; -3.329 ns ; Data_SRAM[6]  ; sram_control:inst2|data_in_temp[6]     ; 50Mhz    ;
; N/A           ; None        ; -3.377 ns ; Data_SRAM[12] ; sram_control:inst2|data_in_temp[12]    ; 50Mhz    ;
; N/A           ; None        ; -3.411 ns ; Data_SRAM[2]  ; sram_control:inst2|data_in_temp[2]     ; 50Mhz    ;
; N/A           ; None        ; -3.471 ns ; Data_SRAM[5]  ; sram_control:inst2|data_in_temp[5]     ; 50Mhz    ;
; N/A           ; None        ; -3.594 ns ; Data_SRAM[13] ; sram_control:inst2|data_in_temp[13]    ; 50Mhz    ;
; N/A           ; None        ; -3.597 ns ; Data_SRAM[8]  ; sram_control:inst2|data_in_temp[8]     ; 50Mhz    ;
; N/A           ; None        ; -3.608 ns ; Data_SRAM[10] ; sram_control:inst2|data_in_temp[10]    ; 50Mhz    ;
; N/A           ; None        ; -3.633 ns ; Data_SRAM[14] ; sram_control:inst2|data_in_temp[14]    ; 50Mhz    ;
; N/A           ; None        ; -3.672 ns ; Data_SRAM[1]  ; sram_control:inst2|data_in_temp[1]     ; 50Mhz    ;
; N/A           ; None        ; -3.742 ns ; Data_SRAM[11] ; sram_control:inst2|data_in_temp[11]    ; 50Mhz    ;
; N/A           ; None        ; -3.815 ns ; Data_SRAM[0]  ; sram_control:inst2|data_in_temp[0]     ; 50Mhz    ;
; N/A           ; None        ; -3.922 ns ; Reset         ; pattern_gen:inst|clock_500Khz          ; 50Mhz    ;
; N/A           ; None        ; -4.207 ns ; Data_SRAM[7]  ; sram_control:inst2|data_in_temp[7]     ; 50Mhz    ;
; N/A           ; None        ; -4.350 ns ; Reset         ; sram_control:inst2|state.read3         ; 50Mhz    ;
; N/A           ; None        ; -4.351 ns ; Reset         ; sram_control:inst2|state.read4         ; 50Mhz    ;
; N/A           ; None        ; -4.353 ns ; Reset         ; sram_control:inst2|state.read5         ; 50Mhz    ;
; N/A           ; None        ; -4.359 ns ; Reset         ; sram_control:inst2|state.write4        ; 50Mhz    ;
; N/A           ; None        ; -4.533 ns ; Reset         ; sram_control:inst2|state.write3        ; 50Mhz    ;
; N/A           ; None        ; -4.534 ns ; Reset         ; sram_control:inst2|state.read2         ; 50Mhz    ;
; N/A           ; None        ; -4.582 ns ; Reset         ; sram_control:inst2|WE                  ; 50Mhz    ;
; N/A           ; None        ; -4.582 ns ; Reset         ; sram_control:inst2|OE                  ; 50Mhz    ;
; N/A           ; None        ; -4.582 ns ; Reset         ; sram_control:inst2|CS                  ; 50Mhz    ;
; N/A           ; None        ; -4.742 ns ; Reset         ; sram_control:inst2|state.write2        ; 50Mhz    ;
; N/A           ; None        ; -4.743 ns ; Reset         ; sram_control:inst2|state.idle          ; 50Mhz    ;
; N/A           ; None        ; -4.744 ns ; Reset         ; sram_control:inst2|state.read1         ; 50Mhz    ;
; N/A           ; None        ; -4.748 ns ; Reset         ; sram_control:inst2|state.write1        ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[5] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[6] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[7] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[1] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[4] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[3] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[2] ; 50Mhz    ;
; N/A           ; None        ; -5.237 ns ; Reset         ; pattern_gen:inst|clock_count_500Khz[0] ; 50Mhz    ;
+---------------+-------------+-----------+---------------+----------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Sep 22 11:55:20 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off test_no_lcd -c test_no_lcd --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "50Mhz" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "pattern_gen:inst|clock_500Khz" as buffer
Info: Clock "50Mhz" has Internal fmax of 199.52 MHz between source register "pattern_gen:inst|sram_data[15]" and destination register "sram_control:inst2|data_out_value[7]" (period= 5.012 ns)
    Info: + Longest register to register delay is 1.090 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X11_Y7_N9; Fanout = 9; REG Node = 'pattern_gen:inst|sram_data[15]'
        Info: 2: + IC(0.857 ns) + CELL(0.149 ns) = 1.006 ns; Loc. = LCCOMB_X12_Y4_N16; Fanout = 1; COMB Node = 'sram_control:inst2|data_out_value[7]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 1.090 ns; Loc. = LCFF_X12_Y4_N17; Fanout = 1; REG Node = 'sram_control:inst2|data_out_value[7]'
        Info: Total cell delay = 0.233 ns ( 21.38 % )
        Info: Total interconnect delay = 0.857 ns ( 78.62 % )
    Info: - Smallest clock skew is -3.708 ns
        Info: + Shortest clock path from clock "50Mhz" to destination register is 2.697 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = '50Mhz'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 53; COMB Node = '50Mhz~clkctrl'
            Info: 3: + IC(1.043 ns) + CELL(0.537 ns) = 2.697 ns; Loc. = LCFF_X12_Y4_N17; Fanout = 1; REG Node = 'sram_control:inst2|data_out_value[7]'
            Info: Total cell delay = 1.536 ns ( 56.95 % )
            Info: Total interconnect delay = 1.161 ns ( 43.05 % )
        Info: - Longest clock path from clock "50Mhz" to source register is 6.405 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = '50Mhz'
            Info: 2: + IC(1.730 ns) + CELL(0.787 ns) = 3.516 ns; Loc. = LCFF_X25_Y1_N17; Fanout = 2; REG Node = 'pattern_gen:inst|clock_500Khz'
            Info: 3: + IC(1.341 ns) + CELL(0.000 ns) = 4.857 ns; Loc. = CLKCTRL_G15; Fanout = 26; COMB Node = 'pattern_gen:inst|clock_500Khz~clkctrl'
            Info: 4: + IC(1.011 ns) + CELL(0.537 ns) = 6.405 ns; Loc. = LCFF_X11_Y7_N9; Fanout = 9; REG Node = 'pattern_gen:inst|sram_data[15]'
            Info: Total cell delay = 2.323 ns ( 36.27 % )
            Info: Total interconnect delay = 4.082 ns ( 63.73 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "pattern_gen:inst|clock_count_500Khz[5]" (data pin = "Reset", clock pin = "50Mhz") is 5.467 ns
    Info: + Longest pin to register delay is 8.204 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_W26; Fanout = 19; PIN Node = 'Reset'
        Info: 2: + IC(6.320 ns) + CELL(0.275 ns) = 7.457 ns; Loc. = LCCOMB_X21_Y1_N6; Fanout = 8; COMB Node = 'pattern_gen:inst|clock_count_500Khz[3]~28'
        Info: 3: + IC(0.237 ns) + CELL(0.510 ns) = 8.204 ns; Loc. = LCFF_X21_Y1_N21; Fanout = 3; REG Node = 'pattern_gen:inst|clock_count_500Khz[5]'
        Info: Total cell delay = 1.647 ns ( 20.08 % )
        Info: Total interconnect delay = 6.557 ns ( 79.92 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "50Mhz" to destination register is 2.701 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = '50Mhz'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 53; COMB Node = '50Mhz~clkctrl'
        Info: 3: + IC(1.047 ns) + CELL(0.537 ns) = 2.701 ns; Loc. = LCFF_X21_Y1_N21; Fanout = 3; REG Node = 'pattern_gen:inst|clock_count_500Khz[5]'
        Info: Total cell delay = 1.536 ns ( 56.87 % )
        Info: Total interconnect delay = 1.165 ns ( 43.13 % )
Info: tco from clock "50Mhz" to destination pin "Address_SRAM[0]" through register "pattern_gen:inst|write_data" is 13.641 ns
    Info: + Longest clock path from clock "50Mhz" to source register is 6.426 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = '50Mhz'
        Info: 2: + IC(1.730 ns) + CELL(0.787 ns) = 3.516 ns; Loc. = LCFF_X25_Y1_N17; Fanout = 2; REG Node = 'pattern_gen:inst|clock_500Khz'
        Info: 3: + IC(1.341 ns) + CELL(0.000 ns) = 4.857 ns; Loc. = CLKCTRL_G15; Fanout = 26; COMB Node = 'pattern_gen:inst|clock_500Khz~clkctrl'
        Info: 4: + IC(1.032 ns) + CELL(0.537 ns) = 6.426 ns; Loc. = LCFF_X21_Y1_N9; Fanout = 37; REG Node = 'pattern_gen:inst|write_data'
        Info: Total cell delay = 2.323 ns ( 36.15 % )
        Info: Total interconnect delay = 4.103 ns ( 63.85 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.965 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y1_N9; Fanout = 37; REG Node = 'pattern_gen:inst|write_data'
        Info: 2: + IC(2.280 ns) + CELL(0.437 ns) = 2.717 ns; Loc. = LCCOMB_X9_Y8_N20; Fanout = 1; COMB Node = 'sram_control:inst2|sram_address[0]~17'
        Info: 3: + IC(1.430 ns) + CELL(2.818 ns) = 6.965 ns; Loc. = PIN_AE4; Fanout = 0; PIN Node = 'Address_SRAM[0]'
        Info: Total cell delay = 3.255 ns ( 46.73 % )
        Info: Total interconnect delay = 3.710 ns ( 53.27 % )
Info: Longest tpd from source pin "Switches[14]" to destination pin "Address_SRAM[14]" is 10.646 ns
    Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_U3; Fanout = 1; PIN Node = 'Switches[14]'
    Info: 2: + IC(5.441 ns) + CELL(0.419 ns) = 6.702 ns; Loc. = LCCOMB_X11_Y7_N6; Fanout = 1; COMB Node = 'sram_control:inst2|sram_address[14]~3'
    Info: 3: + IC(1.176 ns) + CELL(2.768 ns) = 10.646 ns; Loc. = PIN_W10; Fanout = 0; PIN Node = 'Address_SRAM[14]'
    Info: Total cell delay = 4.029 ns ( 37.85 % )
    Info: Total interconnect delay = 6.617 ns ( 62.15 % )
Info: th for register "pattern_gen:inst|pattern[15]" (data pin = "Reset", clock pin = "50Mhz") is -0.991 ns
    Info: + Longest clock path from clock "50Mhz" to destination register is 6.405 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = '50Mhz'
        Info: 2: + IC(1.730 ns) + CELL(0.787 ns) = 3.516 ns; Loc. = LCFF_X25_Y1_N17; Fanout = 2; REG Node = 'pattern_gen:inst|clock_500Khz'
        Info: 3: + IC(1.341 ns) + CELL(0.000 ns) = 4.857 ns; Loc. = CLKCTRL_G15; Fanout = 26; COMB Node = 'pattern_gen:inst|clock_500Khz~clkctrl'
        Info: 4: + IC(1.011 ns) + CELL(0.537 ns) = 6.405 ns; Loc. = LCFF_X11_Y7_N13; Fanout = 2; REG Node = 'pattern_gen:inst|pattern[15]'
        Info: Total cell delay = 2.323 ns ( 36.27 % )
        Info: Total interconnect delay = 4.082 ns ( 63.73 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 7.662 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_W26; Fanout = 19; PIN Node = 'Reset'
        Info: 2: + IC(6.140 ns) + CELL(0.660 ns) = 7.662 ns; Loc. = LCFF_X11_Y7_N13; Fanout = 2; REG Node = 'pattern_gen:inst|pattern[15]'
        Info: Total cell delay = 1.522 ns ( 19.86 % )
        Info: Total interconnect delay = 6.140 ns ( 80.14 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 136 megabytes
    Info: Processing ended: Thu Sep 22 11:55:23 2011
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


