# 90nm CMOS Logic Process Flow  
（90nm CMOSロジックプロセス工程フロー）

## Overview / 概要

This document describes a typical 90nm CMOS logic process used around 2004–2006.  
本ドキュメントは、2004〜2006年頃に使用された90nm CMOSロジックプロセスを示します。

- NiSi salicide
- Ultra-thin gate oxide (~1.2nm SiON)
- Strained-Si technology (SiGe or CESL)
- ULK dielectric, Dual gate poly

---

## Process Flow Table / プロセスフロー工程表（修正版）

| No. | Step Name / 工程名 | Mask | Main Process / 主処理内容 | Description / 説明 |
|-----|---------------------|------|----------------------------|---------------------|
| 1 | P-Well Photo | PWL | Photolithography | P型ウェル領域定義 |
| 2 | P-Well Implant |  | B-11 | For NMOS |
| 3 | N-Well Photo | NWL | Photolithography | N型ウェル領域定義 |
| 4 | N-Well Implant |  | P-31 | For PMOS |
| 5 | Well Drive-in Anneal |  | RTP / Furnace | アニールによる活性化 |
| 6 | STI Formation |  | Etch + Oxide fill + CMP | 浅溝隔離形成 |
| 7 | Gate Oxide Growth |  | ~12Å SiON | 超薄膜ゲート酸化膜 |
| 8 | Poly Deposition | PLY | LPCVD Poly-Si | ポリシリコン堆積 |
| 9 | Dual Gate Doping | PNL/PPL | n⁺ / p⁺ 分離 | Dual Poly構造形成 |
| 10 | LDD Implant | LDD1/2 | Tilted Implant | 軽度拡散ドレイン注入 |
| 11 | Spacer Formation |  | SiN or Oxide | サイドウォール形成 |
| 12 | S/D Implant | SDE | As⁺ / BF₂⁺ | ソース・ドレイン注入 |
| 13 | Strain Layer |  | CESL or SiGe | 応力チャネル形成 |
| 14 | Ni Deposition |  | Sputtering | Niサリサイド材料堆積 |
| 15 | Salicide Anneal |  | RTA | NiSi形成 |
| 16 | ILD1 Deposition | ILD1 | ULK / SiCOH | 層間絶縁膜堆積 |
| 17 | VIA1 Etch | VIA1 | Damascene | Via形成 |
| 18 | Metal-1 Cu Fill | M1 | ECD + CMP | Cu配線1層目 |
| 19〜23 | Metal-2〜M5 | M2〜M5 | 同上 | 上位Cu配線層 |
| 24 | Passivation | PAD | SiN / SiON | 最終保護膜 |
| 25 | Pad Opening | PAD | Etch | バンプ or ボンディング用開口 |
| 26 | E-Test |  | Electrical testing | パラメトリック試験 |

---

> 📘 **Note**: STI is implemented **after well activation** to preserve trench isolation structure during high-temperature steps.
（STIはウェルアニール後に行われます。高温処理での構造劣化を防ぐための重要な順序です。）

---
