# 功能
用于时钟管理的IP核，可以配置不同的时钟频率和相位偏移

# 相关信号
**clk in**：输入时钟

**reset**：复位信号，一般不需要复位信号

**clk out**：输出时钟，由输入时钟分频或倍频得到

**locked**：上电后，由输入时钟得到想要的输出时钟需要一定的时间，locked = 0意味着输出频率还未稳定，locked信号一般用作复位信号rst_n

# 资源占用
调用的是FPGA底层的硬资源（锁相环或MMCM），而不是靠Verilog代码实现

# 配置流程
右侧菜单栏IP Catalog ——> Search中输入clk ——> 双击Clock Wizard打开GUI界面

Clock Monitor一般不使能

Primitive一般选择MMCM，MMCM功能是PLL的超集，在PLL的基础上加上了相位动态调整功能，一般直接选择MMCM即可

Input frequency通过查手册（Clock source）确定，以Pynq z2为例，其PL侧的时钟频率为125MHz

**输入时钟Source的选择**
1、50MHz或100MHz：Single ended Clock capable pin

2、50MHz及以上：Differential Clock capable pin

3、将上一个Clock Wizard的输出用作输入：No buffer

Clock Options的配置如下图所示：

<img src = fig3/clk_clocking_options.png style="zoom: 67%">

在Output Clocks界面配置输出时钟的频率、相位和占空比等，其它设置保持默认即可，在**配置时钟频率时要注意实际频率（Actual）和需要的频率（Request）是否一致**；clk IP核的Reset信号一般不用，如下图所示：

<img src = fig3/clk_Output_Clocks_1.png style="zoom: 80%">
<img src = fig3/clk_Output_Clocks_2.png style="zoom: 67%">

MMCM Setting界面的配置一般保持默认即可；Port Renaming如果不需要重命名端口也无需关注

# 常见问题
1、 若实际生成的频率不等于需求的频率，可以采用两个Clock Wizard级联的方式解决，一般将第一个Clock Wizard IP输出为100MHz的时钟作为第二个Clock Wizard的输入，示例代码如下：
```verilog
module clk_test(
    input  clk_in
);
    wire clk_o1;
    wire clk_o2;
    wire clk_o3;
    wire clk_o4;
    wire clk_o5;
    wire clk_o6;
    wire clk_o7;
    wire clk_148p5M;
    wire locked1;
    wire locked2;
    clk_global instance_name (
        .clk_in1(clk_in),    // 10MHz
        .clk_out1(clk_o1),   // 20MHz
        .clk_out2(clk_o2),   // 30MHz  
        .clk_out3(clk_o3),   // 40MHz
        .clk_out4(clk_o4),   // 50MHz   
        .clk_out5(clk_o5),   // 60MHz   
        .clk_out6(clk_o6),   // 70MHz
        .clk_out7(clk_o7),   // 100MHz
        .locked(locked1)             
    );    

    clk_vga cvi (
        .clk_in1(clk_o7),
        .clk_out1(clk_148p5M),    
        .locked(locked2)      
    );     
endmodule
```

此时，clk_148p5M输出的频率为精准的148.5M
