# 4. Analysis of Failure and Review Limitations

## 4.1 技術要因
本不良の根本的要因は、**Tiサリサイドの不安定性**にあった。  
TiSi₂はC49相（高抵抗相）からC54相（低抵抗相）への相転移を経て低抵抗化するが、転移は線幅・温度・不純物条件に強く依存し、不完全なままC49相が残存することが多かった。  
さらにHalo Boronの吸収により局所的な相転移が阻害され、**高抵抗スポットがランダムに形成**された。これはSRAMセルの不良に直結し、安定量産を困難にした。

---

## 4.2 設計要因
本製品の1Mbit SRAMマクロには**冗長回路（リダンダンシー）が搭載されていなかった**。  
当時の組込みSRAMマクロでは冗長を持たないのが一般的であり、歩留まりはプロセス条件の安定化に依存していた。  
しかしこの慣行は、プロセス不安定性が歩留まりに直結するという**設計上の脆弱性**を生むことになった。  
結果として、**単一ビット不良が即チップ不良に直結**し、歩留まりが極端に低下した。

---

## 4.3 経済要因
本来であれば、技術的に安定した0.18µmプロセスを選択すべきであった。  
しかし0.18µmはSTI・CMP・OPC必須化によってマスクコストおよび製造コストが高騰しており、採用すると製品が市場価格競争に耐えられなかった。  
そのため、メーカーは**安定性よりもコストを優先**し、不安定さを認識しながらも0.25µmを再利用せざるを得なかった。

---

## 4.4 市場要因
2000年代初頭、LCDドライバー市場はSamsungの参入によって一気にコスト競争が激化した。  
従来、日本・台湾メーカーは技術優位を背景に製品を供給していたが、Samsungは大規模量産とコスト優位性を武器に市場を急速に侵食した。  
この環境下では、**製造コストのわずかな差が市場シェアを左右**し、各社は不安定な0.25µmプロセスを延命してでも価格競争に対応せざるを得なかった。

---

## 4.5 設計レビュー (DR) の限界
本事例は、形式的な設計レビュー (Design Review, DR) では以下の問題を捕捉できなかったことを示している。

- **スケーラビリティ問題の見逃し**  
  DRは設計ルールや基本的な回路検証に基づく形式的チェックが中心であり、Tiサリサイドのような**統計的にランダムに現れる不安定性**を予見することは困難であった。

- **経験知の断絶**  
  当時、0.25µmは既にレガシープロセスとされ、先端技術者のリソースは0.18µm以降に集中していた。結果として、現場で蓄積された知見がDRに十分に反映されなかった。

- **モデル・PDKへの限界**  
  PDKやSPICEモデルは決定論的挙動を前提としており、偶発的なサリサイド相転移不全や不純物依存のランダム不良を再現できない。  
  そのため、**設計者がPDKを用いても歩留まりリスクを予見できない構造的限界**が存在した。

---

## 4.6 Countermeasures（対策）
不具合解析の結果に基づき、いくつかの対策が検討・実施された。

- **暫定対応**  
  サイドウォールエッチをアンダーカット気味に調整し、Halo Boronの位置と活性領域との距離を確保することで、Tiサリサイドとの直接干渉を低減した。  
  これによりランダム不良発生率は一定程度低下したが、根本解決には至らなかった。

- **恒久対応**  
  ランプアニール条件を最適化し、TiSi₂がC54相へ安定的に転移するプロセスウィンドウを確保した。  
  これにより相転移不全の頻度を大幅に低減できたが、依然として細線効果や不純物影響が完全には解消されなかった。

- **設計・モデル面での対応**  
  実測データを反映し、特定のデバイス領域でのサリサイド形成に制約を課すなど、PDKや設計ルールを部分的に修正した。  
  しかし、この対応は**ランダム不良をゼロにするものではなく、統計的リスクを設計側に転嫁する性格**を持っていた。

---

## 4.7 まとめ
本事例の失敗は、**技術的不安定性、設計文化、経済的制約、市場圧力**が重なり合って顕在化したものである。  
設計レビューやPDK更新といった形式的手段だけでは、偶発的で統計的に現れる不良を防ぐことはできない。  
根本的な解決には、**プロセス改善・設計文化の見直し・市場構造の理解**が同時に必要であることを示す典型的な歴史事例となった。
