Fitter report for AlleFilter
Wed Jan 24 16:17:35 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 24 16:17:35 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; AlleFilter                                       ;
; Top-level Entity Name              ; AlleFilter                                       ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C70F672C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 160 / 68,416 ( < 1 % )                           ;
;     Total combinational functions  ; 158 / 68,416 ( < 1 % )                           ;
;     Dedicated logic registers      ; 87 / 68,416 ( < 1 % )                            ;
; Total registers                    ; 87                                               ;
; Total pins                         ; 50 / 422 ( 12 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 1,152,000 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 6 / 300 ( 2 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 307 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 307 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 304     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA Praktikum/Filter/AlleFilter/output_files/AlleFilter.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 160 / 68,416 ( < 1 % ) ;
;     -- Combinational with no register       ; 73                     ;
;     -- Register only                        ; 2                      ;
;     -- Combinational with a register        ; 85                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 30                     ;
;     -- 3 input functions                    ; 90                     ;
;     -- <=2 input functions                  ; 38                     ;
;     -- Register only                        ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 42                     ;
;     -- arithmetic mode                      ; 116                    ;
;                                             ;                        ;
; Total registers*                            ; 87 / 69,634 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 87 / 68,416 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,218 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 12 / 4,276 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 50 / 422 ( 12 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 250 ( 0 % )        ;
; Total block memory bits                     ; 0 / 1,152,000 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,152,000 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 6 / 300 ( 2 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%           ;
; Maximum fan-out                             ; 93                     ;
; Highest non-global fan-out                  ; 27                     ;
; Total fan-out                               ; 772                    ;
; Average fan-out                             ; 2.51                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 160 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 73                    ; 0                              ;
;     -- Register only                        ; 2                     ; 0                              ;
;     -- Combinational with a register        ; 85                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 30                    ; 0                              ;
;     -- 3 input functions                    ; 90                    ; 0                              ;
;     -- <=2 input functions                  ; 38                    ; 0                              ;
;     -- Register only                        ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 42                    ; 0                              ;
;     -- arithmetic mode                      ; 116                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 87                    ; 0                              ;
;     -- Dedicated logic registers            ; 87 / 68416 ( < 1 % )  ; 0 / 68416 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 12 / 4276 ( < 1 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 50                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 300 ( 2 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 877                   ; 0                              ;
;     -- Registered Connections               ; 322                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 20                    ; 0                              ;
;     -- Output Ports                         ; 30                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC_in[0]  ; D14   ; 4        ; 49           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[10] ; G14   ; 4        ; 51           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[11] ; B12   ; 3        ; 44           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[12] ; F14   ; 4        ; 51           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[13] ; C16   ; 4        ; 56           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[1]  ; C9    ; 3        ; 22           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[2]  ; B16   ; 4        ; 56           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[3]  ; C12   ; 3        ; 44           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[4]  ; G11   ; 3        ; 33           ; 51           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[5]  ; A14   ; 4        ; 49           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[6]  ; C15   ; 4        ; 53           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[7]  ; E15   ; 4        ; 60           ; 51           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[8]  ; D16   ; 4        ; 60           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ADC_in[9]  ; B15   ; 4        ; 53           ; 51           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW0        ; C11   ; 3        ; 42           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW1        ; E12   ; 3        ; 35           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW2        ; C10   ; 3        ; 31           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW3        ; D11   ; 3        ; 38           ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk        ; P2    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset      ; P1    ; 1        ; 0            ; 25           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; OUT[0]  ; B9    ; 3        ; 29           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[10] ; G13   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[11] ; D9    ; 3        ; 20           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[12] ; B11   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[13] ; D12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[1]  ; G12   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[2]  ; A10   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[3]  ; F12   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[4]  ; B10   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[5]  ; A9    ; 3        ; 29           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[6]  ; D15   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[7]  ; D10   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[8]  ; B14   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; OUT[9]  ; F13   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[0]  ; G16   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[1]  ; R6    ; 1        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[2]  ; AC16  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[3]  ; A5    ; 3        ; 3            ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[4]  ; AC7   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[5]  ; AE8   ; 8        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[6]  ; AC25  ; 6        ; 95           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U32[7]  ; AC22  ; 7        ; 93           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[0]  ; E22   ; 5        ; 95           ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[1]  ; E10   ; 3        ; 29           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[2]  ; B8    ; 3        ; 24           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[3]  ; F11   ; 3        ; 26           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[4]  ; B17   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[5]  ; A8    ; 3        ; 24           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[6]  ; M25   ; 5        ; 95           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; U33[7]  ; A17   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 55 ( 4 % )   ; 3.3V          ; --           ;
; 3        ; 23 / 46 ( 50 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 50 ( 34 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 62 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 54 ( 4 % )   ; 3.3V          ; --           ;
; 7        ; 2 / 50 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 46 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 629        ; 3        ; U32[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 593        ; 3        ; U33[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 585        ; 3        ; OUT[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 579        ; 3        ; OUT[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 558        ; 4        ; ADC_in[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 540        ; 4        ; U33[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA6      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 251        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA15     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA18     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 192        ; 8        ; U32[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC8      ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC11     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 248        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 264        ; 7        ; U32[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 314        ; 7        ; U32[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 336        ; 6        ; U32[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC26     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD8      ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 211        ; 8        ; U32[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 594        ; 3        ; U33[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 586        ; 3        ; OUT[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 580        ; 3        ; OUT[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 568        ; 3        ; OUT[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 564        ; 3        ; ADC_in[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 559        ; 4        ; OUT[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 551        ; 4        ; ADC_in[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 549        ; 4        ; ADC_in[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 539        ; 4        ; U33[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 599        ; 3        ; ADC_in[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 584        ; 3        ; SW2                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 569        ; 3        ; SW0                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 565        ; 3        ; ADC_in[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 552        ; 4        ; ADC_in[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 548        ; 4        ; ADC_in[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D6       ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 600        ; 3        ; OUT[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 583        ; 3        ; OUT[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 575        ; 3        ; SW3                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 577        ; 3        ; OUT[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 557        ; 4        ; ADC_in[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 543        ; 4        ; OUT[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 541        ; 4        ; ADC_in[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 588        ; 3        ; U33[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 578        ; 3        ; SW1                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 542        ; 4        ; ADC_in[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 485        ; 5        ; U33[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E23      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 590        ; 3        ; U33[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 571        ; 3        ; OUT[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 554        ; 4        ; OUT[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 556        ; 4        ; ADC_in[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 535        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 534        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 525        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 581        ; 3        ; ADC_in[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 570        ; 3        ; OUT[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 553        ; 4        ; OUT[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 555        ; 4        ; ADC_in[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 536        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 533        ; 4        ; U32[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 526        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M5       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 408        ; 5        ; U33[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 88         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 87         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 104        ; 1        ; U32[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T24      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 252        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y23      ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                       ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |AlleFilter                                       ; 160 (0)     ; 87 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 50   ; 0            ; 73 (0)       ; 2 (0)             ; 85 (0)           ; |AlleFilter                                                                                                                                               ; work         ;
;    |bandpass:inst|                                ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 13 (13)          ; |AlleFilter|bandpass:inst                                                                                                                                 ; work         ;
;    |bandsperre:inst2|                             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |AlleFilter|bandsperre:inst2                                                                                                                              ; work         ;
;    |hochpass:inst3|                               ; 47 (0)      ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 32 (0)           ; |AlleFilter|hochpass:inst3                                                                                                                                ; work         ;
;       |lpm_add_sub0:inst|                         ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |AlleFilter|hochpass:inst3|lpm_add_sub0:inst                                                                                                              ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|      ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 17 (0)           ; |AlleFilter|hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component                                                                            ; work         ;
;             |add_sub_e8i:auto_generated|          ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |AlleFilter|hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated                                                 ; work         ;
;       |lpm_mult0:inst4|                           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |AlleFilter|hochpass:inst3|lpm_mult0:inst4                                                                                                                ; work         ;
;          |lpm_mult:lpm_mult_component|            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |AlleFilter|hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |AlleFilter|hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |AlleFilter|hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |AlleFilter|hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_i1h:auto_generated| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |AlleFilter|hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated ; work         ;
;    |lpm_mux1:inst9|                               ; 28 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 14 (0)           ; |AlleFilter|lpm_mux1:inst9                                                                                                                                ; work         ;
;       |lpm_mux:LPM_MUX_component|                 ; 28 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 14 (0)           ; |AlleFilter|lpm_mux1:inst9|lpm_mux:LPM_MUX_component                                                                                                      ; work         ;
;          |mux_4me:auto_generated|                 ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 14 (14)          ; |AlleFilter|lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated                                                                               ; work         ;
;    |muxcontrol:inst4|                             ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |AlleFilter|muxcontrol:inst4                                                                                                                              ; work         ;
;    |tiefpass:inst1|                               ; 74 (42)     ; 56 (42)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (0)       ; 2 (2)             ; 54 (40)          ; |AlleFilter|tiefpass:inst1                                                                                                                                ; work         ;
;       |altmult_add0_tp:inst|                      ; 32 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 14 (0)           ; |AlleFilter|tiefpass:inst1|altmult_add0_tp:inst                                                                                                           ; work         ;
;          |altmult_add:ALTMULT_ADD_component|      ; 32 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 14 (0)           ; |AlleFilter|tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component                                                                         ; work         ;
;             |mult_add_q774:auto_generated|        ; 32 (32)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 14 (14)          ; |AlleFilter|tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated                                            ; work         ;
;                |ded_mult_d491:ded_mult1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlleFilter|tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1                    ; work         ;
;                |ded_mult_d491:ded_mult2|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlleFilter|tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2                    ; work         ;
;                |ded_mult_d491:ded_mult3|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlleFilter|tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3                    ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; OUT[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; OUT[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; U32[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; U33[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW0        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW2        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW3        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW1        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; reset      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ADC_in[13] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[12] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[11] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[10] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[9]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[8]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_in[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; clk                                   ;                   ;         ;
; SW0                                   ;                   ;         ;
;      - muxcontrol:inst4|Mux1~1        ; 0                 ; 6       ;
;      - muxcontrol:inst4|Mux0~0        ; 0                 ; 6       ;
; SW2                                   ;                   ;         ;
;      - muxcontrol:inst4|Mux1~0        ; 0                 ; 6       ;
;      - muxcontrol:inst4|Mux0~0        ; 0                 ; 6       ;
; SW3                                   ;                   ;         ;
;      - muxcontrol:inst4|Mux1~0        ; 1                 ; 6       ;
;      - muxcontrol:inst4|Mux0~0        ; 1                 ; 6       ;
; SW1                                   ;                   ;         ;
;      - muxcontrol:inst4|Mux1~0        ; 0                 ; 6       ;
;      - muxcontrol:inst4|Mux0~1        ; 0                 ; 6       ;
; reset                                 ;                   ;         ;
; ADC_in[13]                            ;                   ;         ;
;      - tiefpass:inst1|inst3[13]       ; 0                 ; 6       ;
; ADC_in[12]                            ;                   ;         ;
;      - tiefpass:inst1|inst3[12]       ; 1                 ; 6       ;
; ADC_in[11]                            ;                   ;         ;
;      - tiefpass:inst1|inst3[11]       ; 1                 ; 6       ;
; ADC_in[10]                            ;                   ;         ;
;      - tiefpass:inst1|inst3[10]       ; 1                 ; 6       ;
; ADC_in[9]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[9]        ; 0                 ; 6       ;
; ADC_in[8]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[8]        ; 0                 ; 6       ;
; ADC_in[7]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[7]        ; 1                 ; 6       ;
; ADC_in[6]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[6]        ; 0                 ; 6       ;
; ADC_in[5]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[5]        ; 0                 ; 6       ;
; ADC_in[4]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[4]        ; 1                 ; 6       ;
; ADC_in[3]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[3]        ; 1                 ; 6       ;
; ADC_in[2]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[2]        ; 0                 ; 6       ;
; ADC_in[1]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[1]        ; 1                 ; 6       ;
; ADC_in[0]                             ;                   ;         ;
;      - tiefpass:inst1|inst3[0]~feeder ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                          ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk   ; PIN_P2   ; 93      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset ; PIN_P1   ; 59      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_P2   ; 93      ; Global Clock         ; GCLK3            ; --                        ;
; reset ; PIN_P1   ; 59      ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; muxcontrol:inst4|current_state[0]                                                                                                                     ; 27      ;
; muxcontrol:inst4|current_state[1]                                                                                                                     ; 25      ;
; tiefpass:inst1|inst3[13]                                                                                                                              ; 11      ;
; tiefpass:inst1|inst3[0]                                                                                                                               ; 7       ;
; tiefpass:inst1|inst7[13]                                                                                                                              ; 6       ;
; tiefpass:inst1|inst3[1]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[2]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[3]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[4]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[5]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[6]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[7]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[8]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[9]                                                                                                                               ; 6       ;
; tiefpass:inst1|inst3[10]                                                                                                                              ; 6       ;
; tiefpass:inst1|inst3[11]                                                                                                                              ; 6       ;
; tiefpass:inst1|inst3[12]                                                                                                                              ; 6       ;
; tiefpass:inst1|inst1[13]                                                                                                                              ; 5       ;
; tiefpass:inst1|inst1[0]                                                                                                                               ; 4       ;
; tiefpass:inst1|inst1[1]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[2]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[3]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[4]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[5]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[6]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[7]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[8]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[9]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst1[10]                                                                                                                              ; 3       ;
; tiefpass:inst1|inst1[11]                                                                                                                              ; 3       ;
; tiefpass:inst1|inst1[12]                                                                                                                              ; 3       ;
; tiefpass:inst1|inst7[1]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[2]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[3]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[4]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[5]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[6]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[7]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[8]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[9]                                                                                                                               ; 3       ;
; tiefpass:inst1|inst7[10]                                                                                                                              ; 3       ;
; tiefpass:inst1|inst7[11]                                                                                                                              ; 3       ;
; tiefpass:inst1|inst7[12]                                                                                                                              ; 3       ;
; SW1                                                                                                                                                   ; 2       ;
; SW3                                                                                                                                                   ; 2       ;
; SW2                                                                                                                                                   ; 2       ;
; SW0                                                                                                                                                   ; 2       ;
; tiefpass:inst1|inst7[0]                                                                                                                               ; 2       ;
; muxcontrol:inst4|Mux3~0                                                                                                                               ; 2       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~28 ; 2       ;
; ADC_in[0]                                                                                                                                             ; 1       ;
; ADC_in[1]                                                                                                                                             ; 1       ;
; ADC_in[2]                                                                                                                                             ; 1       ;
; ADC_in[3]                                                                                                                                             ; 1       ;
; ADC_in[4]                                                                                                                                             ; 1       ;
; ADC_in[5]                                                                                                                                             ; 1       ;
; ADC_in[6]                                                                                                                                             ; 1       ;
; ADC_in[7]                                                                                                                                             ; 1       ;
; ADC_in[8]                                                                                                                                             ; 1       ;
; ADC_in[9]                                                                                                                                             ; 1       ;
; ADC_in[10]                                                                                                                                            ; 1       ;
; ADC_in[11]                                                                                                                                            ; 1       ;
; ADC_in[12]                                                                                                                                            ; 1       ;
; ADC_in[13]                                                                                                                                            ; 1       ;
; muxcontrol:inst4|Mux0~1                                                                                                                               ; 1       ;
; muxcontrol:inst4|Mux0~0                                                                                                                               ; 1       ;
; muxcontrol:inst4|Mux1~1                                                                                                                               ; 1       ;
; muxcontrol:inst4|Mux1~0                                                                                                                               ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[0]~27                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[0]~26                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[1]~25                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[1]~24                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[2]~23                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[2]~22                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[3]~21                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[3]~20                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[4]~19                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[4]~18                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[5]~17                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[5]~16                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[6]~15                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[6]~14                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[7]~13                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[7]~12                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[8]~11                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[8]~10                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[9]~9                                                                      ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[9]~8                                                                      ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[10]~7                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[10]~6                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[11]~5                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[11]~4                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[12]~3                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[12]~2                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[13]~1                                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|result_node[13]~0                                                                     ; 1       ;
; hochpass:inst3|inst2[1]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[2]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[3]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[4]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[5]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[6]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[7]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[8]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[9]                                                                                                                               ; 1       ;
; hochpass:inst3|inst2[10]                                                                                                                              ; 1       ;
; hochpass:inst3|inst2[11]                                                                                                                              ; 1       ;
; hochpass:inst3|inst2[12]                                                                                                                              ; 1       ;
; hochpass:inst3|inst2[13]                                                                                                                              ; 1       ;
; hochpass:inst3|inst2[14]                                                                                                                              ; 1       ;
; hochpass:inst3|inst2[15]                                                                                                                              ; 1       ;
; muxcontrol:inst4|Mux5~0                                                                                                                               ; 1       ;
; muxcontrol:inst4|Mux3~1                                                                                                                               ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[0]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[1]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[2]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[3]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[4]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[5]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[6]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[7]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[8]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[9]                                                              ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[10]                                                             ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[11]                                                             ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[12]                                                             ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_4me:auto_generated|external_latency_ffsa[13]                                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~37               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~36               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~35               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~34               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~33               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~32               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~31               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~30               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~29               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~28               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~27               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~26               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~25               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~24               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~23               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~22               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~21               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~20               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~19               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT16        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT15        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT14        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT13        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT12        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT11        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT10        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT9         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT8         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT7         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT6         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT5         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT4         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT3         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT2         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9~DATAOUT1         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9                  ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~37               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~36               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~35               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~34               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~33               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~32               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~31               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~30               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~29               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~28               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~27               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~26               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~25               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~24               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~23               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~22               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~21               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~20               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~19               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT16        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT15        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT14        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT13        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT12        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT11        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT10        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT9         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT8         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT7         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT6         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT5         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT4         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT3         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT2         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9~DATAOUT1         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9                  ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~37               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~36               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~35               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~34               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~33               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~32               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~31               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~30               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~29               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~28               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~27               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~26               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~25               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~24               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~23               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~22               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~21               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~20               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~19               ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT16        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT15        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT14        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT13        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT12        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT11        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT10        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT9         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT8         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT7         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT6         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT5         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT4         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT3         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT2         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9~DATAOUT1         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9                  ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[15]~44                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[14]~43                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[14]~42                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[13]~41                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[13]~40                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[12]~39                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[12]~38                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[11]~37                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[11]~36                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[10]~35                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[10]~34                                      ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[9]~33                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[9]~32                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[8]~31                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[8]~30                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[7]~29                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[7]~28                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[6]~27                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[6]~26                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[5]~25                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[5]~24                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[4]~23                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[4]~22                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[3]~21                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[3]~20                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[2]~19                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[2]~18                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[2]~17                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[2]~15                                       ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT15        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT14        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT13        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT12        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT11        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT10        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT9         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT8         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT7         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT6         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT5         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT4         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT3         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT2         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10~DATAOUT1         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10                  ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~30                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~29                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~28                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~27                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~26                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~25                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~24                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~23                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~22                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~21                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~20                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~19                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~18                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~17                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~16                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~15                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~14                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~13                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~12                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~11                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~10                                            ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~9                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~8                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~7                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~6                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~5                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~4                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~3                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~2                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~1                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|op_1~0                                             ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT15        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT14        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT13        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT12        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT11        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT10        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT9         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT8         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT7         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT6         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT5         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT4         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT3         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT2         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10~DATAOUT1         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10                  ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT15        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT14        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT13        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT12        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT11        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT10        ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT9         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT8         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT7         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT6         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT5         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT4         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT3         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT2         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10~DATAOUT1         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10                  ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[2]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[3]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[4]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[5]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[6]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[7]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[8]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[9]                                          ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[10]                                         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[11]                                         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[12]                                         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[13]                                         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[14]                                         ; 1       ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|dffe8a[15]                                         ; 1       ;
; bandsperre:inst2|Add0~28                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~27                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~26                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~25                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~24                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~23                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~22                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~21                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~20                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~19                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~18                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~17                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~16                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~15                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~14                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~13                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~12                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~11                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~10                                                                                                                              ; 1       ;
; bandsperre:inst2|Add0~9                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~8                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~7                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~6                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~5                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~4                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~3                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~2                                                                                                                               ; 1       ;
; bandsperre:inst2|Add0~1                                                                                                                               ; 1       ;
; bandpass:inst|Add1~26                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~25                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~24                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~23                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~22                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~21                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~20                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~19                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~18                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~17                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~16                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~15                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~14                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~13                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~12                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~11                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~10                                                                                                                                 ; 1       ;
; bandpass:inst|Add1~9                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~8                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~7                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~6                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~5                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~4                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~3                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~2                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~1                                                                                                                                  ; 1       ;
; bandpass:inst|Add1~0                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~28                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~27                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~26                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~25                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~24                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~23                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~22                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~21                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~20                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~19                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~18                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~17                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~16                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~15                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~14                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~13                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~12                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~11                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~10                                                                                                                                 ; 1       ;
; bandpass:inst|Add0~9                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~8                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~7                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~6                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~5                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~4                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~3                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~2                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~1                                                                                                                                  ; 1       ;
; bandpass:inst|Add0~0                                                                                                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~62                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~61                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~60                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~59                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~58                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~57                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~56                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~55                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~54                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~53                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~52                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~51                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~50                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~49                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~48                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~47                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~46                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~45                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~44                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~43                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~42                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~41                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~40                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~39                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~38                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~37                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~36                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~35                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~33                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~31                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~29                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~28                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~27                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~26                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~25                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~24                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~23                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~22                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~21                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~20                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~19                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~18                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~17                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~16                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~15                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~14                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~13                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~12                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~11                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~10                                                 ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~9                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~8                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~7                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~6                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~5                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~4                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~3                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~2                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~1                                                  ; 1       ;
; hochpass:inst3|lpm_add_sub0:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_e8i:auto_generated|op_1~0                                                  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~27 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~26 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~25 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~24 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~23 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~22 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~21 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~20 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~19 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~18 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~17 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~16 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~15 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~14 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~13 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~12 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~11 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~10 ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~9  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~8  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~7  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~6  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~5  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~4  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~3  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~2  ; 1       ;
; hochpass:inst3|lpm_mult0:inst4|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i1h:auto_generated|op_1~1  ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 300               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 150               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 150               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 300               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                    ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult2|mac_mult9 ;                            ; DSPMULT_X46_Y42_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult1|mac_mult9 ;                            ; DSPMULT_X46_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_out10    ; Simple Multiplier (18-bit) ; DSPOUT_X46_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tiefpass:inst1|altmult_add0_tp:inst|altmult_add:ALTMULT_ADD_component|mult_add_q774:auto_generated|ded_mult_d491:ded_mult3|mac_mult9 ;                            ; DSPMULT_X46_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 348 / 197,592 ( < 1 % ) ;
; C16 interconnects           ; 18 / 6,270 ( < 1 % )    ;
; C4 interconnects            ; 227 / 123,120 ( < 1 % ) ;
; Direct links                ; 82 / 197,592 ( < 1 % )  ;
; Global clocks               ; 2 / 16 ( 13 % )         ;
; Local interconnects         ; 44 / 68,416 ( < 1 % )   ;
; R24 interconnects           ; 11 / 5,926 ( < 1 % )    ;
; R4 interconnects            ; 247 / 167,484 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.33) ; Number of LABs  (Total = 12) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.25) ; Number of LABs  (Total = 12) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.00) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 14.92) ; Number of LABs  (Total = 12) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 2                            ;
; 9                                                ; 0                            ;
; 10                                               ; 0                            ;
; 11                                               ; 0                            ;
; 12                                               ; 0                            ;
; 13                                               ; 0                            ;
; 14                                               ; 2                            ;
; 15                                               ; 0                            ;
; 16                                               ; 2                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 1                            ;
; 26                                               ; 0                            ;
; 27                                               ; 0                            ;
; 28                                               ; 1                            ;
; 29                                               ; 0                            ;
; 30                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 24.08) ; Number of LABs  (Total = 12) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C70F672C6 for design "AlleFilter"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C35F672C6 is compatible
    Info (176445): Device EP2C50F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins
    Info (169086): Pin OUT[13] not assigned to an exact location on the device
    Info (169086): Pin OUT[12] not assigned to an exact location on the device
    Info (169086): Pin OUT[11] not assigned to an exact location on the device
    Info (169086): Pin OUT[10] not assigned to an exact location on the device
    Info (169086): Pin OUT[9] not assigned to an exact location on the device
    Info (169086): Pin OUT[8] not assigned to an exact location on the device
    Info (169086): Pin OUT[7] not assigned to an exact location on the device
    Info (169086): Pin OUT[6] not assigned to an exact location on the device
    Info (169086): Pin OUT[5] not assigned to an exact location on the device
    Info (169086): Pin OUT[4] not assigned to an exact location on the device
    Info (169086): Pin OUT[3] not assigned to an exact location on the device
    Info (169086): Pin OUT[2] not assigned to an exact location on the device
    Info (169086): Pin OUT[1] not assigned to an exact location on the device
    Info (169086): Pin OUT[0] not assigned to an exact location on the device
    Info (169086): Pin U32[7] not assigned to an exact location on the device
    Info (169086): Pin U32[6] not assigned to an exact location on the device
    Info (169086): Pin U32[5] not assigned to an exact location on the device
    Info (169086): Pin U32[4] not assigned to an exact location on the device
    Info (169086): Pin U32[3] not assigned to an exact location on the device
    Info (169086): Pin U32[2] not assigned to an exact location on the device
    Info (169086): Pin U32[1] not assigned to an exact location on the device
    Info (169086): Pin U32[0] not assigned to an exact location on the device
    Info (169086): Pin U33[7] not assigned to an exact location on the device
    Info (169086): Pin U33[6] not assigned to an exact location on the device
    Info (169086): Pin U33[5] not assigned to an exact location on the device
    Info (169086): Pin U33[4] not assigned to an exact location on the device
    Info (169086): Pin U33[3] not assigned to an exact location on the device
    Info (169086): Pin U33[2] not assigned to an exact location on the device
    Info (169086): Pin U33[1] not assigned to an exact location on the device
    Info (169086): Pin U33[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin SW0 not assigned to an exact location on the device
    Info (169086): Pin SW2 not assigned to an exact location on the device
    Info (169086): Pin SW3 not assigned to an exact location on the device
    Info (169086): Pin SW1 not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin ADC_in[13] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[12] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[11] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[10] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[9] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[8] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[7] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[6] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[5] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[4] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[3] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[2] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[1] not assigned to an exact location on the device
    Info (169086): Pin ADC_in[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AlleFilter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node reset (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 48 (unused VREF, 3.3V VCCIO, 18 input, 30 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X36_Y39 to location X47_Y51
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.39 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 30 output pins without output pin load capacitance assignment
    Info (306007): Pin "OUT[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "OUT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U32[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "U33[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/FPGA Praktikum/Filter/AlleFilter/output_files/AlleFilter.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1283 megabytes
    Info: Processing ended: Wed Jan 24 16:17:36 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FPGA Praktikum/Filter/AlleFilter/output_files/AlleFilter.fit.smsg.


