# HDLDesign
Подготовил задания согласно вариантам

### Что нужно сделать
В этом репозитории лежат 9 вариантов схем. В каждом задании есть 2 вида ошибок: синтаксические и логические (неправильно описана работа модуля).

В каждой папке имеется следующее содержимое:
- папка **library** - папка с библиотекой элементов
- папка **scheme** - папка с изображением схемы и требуемой таблицей истинности 
- папка **tests** - тестовое окружение для моделирования схемы
- папка **vcd** - сюда будут сложены результаты моделирования в формате VCD
- **design.cfg** - фай2л с конфигурацией дизайна для IcarusVerilog
- **design.v** - собственно, сама схема

Список группы [лежит в файле](https://github.com/TopGun-DICD/hdldesign/students.pdf)

### Как это запускать?
```
iverilog -c design.cfg
vvp a.out
```

### Как это сдавать?
1. Регистрируетесь на github
2. Делаете форк репозитория https://github.com/TopGun-DICD/hdldesign.git
3. Создаёте у себя на ПК локальную копию форкнутого репозитория:
```
git clone https://github.com/<ваше_имя_пользователя>/hdldesign.git
```
4. Вносите правки, отлаживатесь в папке своего варианта
5. Отправляете данные обратно на сервер:
```
git pull
```
6. Создаёте **pull request**