

================================================================
== Vitis HLS Report for 'node14'
================================================================
* Date:           Wed Sep 25 13:00:38 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        hls_Autoencoder
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  4.684 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+--------+--------+---------+
    |  Latency (cycles) |  Latency (absolute) |     Interval    | Pipeline|
    |   min   |   max   |    min   |    max   |   min  |   max  |   Type  |
    +---------+---------+----------+----------+--------+--------+---------+
    |   393236|   393236|  1.842 ms|  1.842 ms|  393236|  393236|       no|
    +---------+---------+----------+----------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                        |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |        Loop Name       |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- loop64_loop65_loop66  |   393234|   393234|        31|         12|          1|  32768|       yes|
        +------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|      464|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|    15|     2112|     1842|    -|
|Memory               |       80|     -|        0|        0|    1|
|Multiplexer          |        -|     -|        -|     2164|    -|
|Register             |        -|     -|     3115|      128|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |       80|    15|     5227|     4598|    1|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        5|    ~0|       ~0|        1|   ~0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        1|    ~0|       ~0|       ~0|   ~0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |               Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_5_no_dsp_1_U580    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U581    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U582    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U577  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U578  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U579  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U583   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U584   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U585   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                                |                                |        0|  15| 2112| 1842|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |           Module          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |v187_U     |node14_v187_RAM_AUTO_1R1W  |        0|  0|   0|    1|  4096|   32|     1|       131072|
    |v188_U     |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_1_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_2_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_3_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_4_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_5_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_6_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_7_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_8_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_9_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_10_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_11_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_12_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_13_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_14_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_15_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_16_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_17_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_18_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_19_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_20_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_21_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_22_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_23_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_24_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_25_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_26_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_27_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_28_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_29_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_30_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v188_31_U  |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_U     |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_1_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_2_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_3_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_4_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_5_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_6_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    |v189_7_U   |node14_v188_RAM_AUTO_1R1W  |        2|  0|   0|    0|  1024|   32|     1|        32768|
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |                           |       80|  0|   0|    1| 45056| 1312|    41|      1441792|
    +-----------+---------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln433_1_fu_1672_p2             |         +|   0|  0|  23|          16|           1|
    |add_ln433_fu_1687_p2               |         +|   0|  0|  13|           6|           1|
    |add_ln434_1_fu_1846_p2             |         +|   0|  0|  19|          12|           1|
    |add_ln434_fu_1743_p2               |         +|   0|  0|  13|           6|           1|
    |add_ln435_fu_2113_p2               |         +|   0|  0|  13|           6|           1|
    |add_ln443_fu_1890_p2               |         +|   0|  0|  17|          10|          10|
    |add_ln448_fu_1809_p2               |         +|   0|  0|  17|          10|          10|
    |and_ln433_fu_1725_p2               |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage1_11001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage4_01001          |       and|   0|  0|   2|           1|           1|
    |ap_block_pp0_stage6_01001          |       and|   0|  0|   2|           1|           1|
    |ap_block_state29_pp0_stage4_iter2  |       and|   0|  0|   2|           1|           1|
    |ap_condition_1622                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_1624                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_2336                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_2340                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_2356                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_2359                  |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op261_read_state2     |       and|   0|  0|   2|           1|           1|
    |ap_predicate_op265_read_state2     |       and|   0|  0|   2|           1|           1|
    |cmp21_fu_1795_p2                   |      icmp|   0|  0|  13|           6|           1|
    |cmp39_fu_1785_p2                   |      icmp|   0|  0|  13|           6|           1|
    |icmp_ln433_fu_1666_p2              |      icmp|   0|  0|  24|          16|          17|
    |icmp_ln434_fu_1693_p2              |      icmp|   0|  0|  19|          12|          11|
    |icmp_ln435_1_fu_2118_p2            |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln435_fu_1719_p2              |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln451_fu_1918_p2              |      icmp|   0|  0|  13|           6|           1|
    |icmp_ln458_fu_1840_p2              |      icmp|   0|  0|  12|           5|           2|
    |ap_block_state2_pp0_stage1_iter0   |        or|   0|  0|   2|           1|           1|
    |ap_block_state31_pp0_stage6_iter2  |        or|   0|  0|   2|           1|           1|
    |empty_434_fu_2167_p2               |        or|   0|  0|   7|           7|           2|
    |empty_435_fu_2184_p2               |        or|   0|  0|   7|           7|           2|
    |empty_436_fu_2149_p2               |        or|   0|  0|   7|           7|           1|
    |or_ln433_fu_1707_p2                |        or|   0|  0|   2|           1|           1|
    |or_ln434_1_fu_1755_p2              |        or|   0|  0|   2|           1|           1|
    |or_ln434_fu_1749_p2                |        or|   0|  0|   2|           1|           1|
    |select_ln433_1_fu_1731_p3          |    select|   0|  0|   6|           1|           6|
    |select_ln433_fu_1699_p3            |    select|   0|  0|   6|           1|           1|
    |select_ln434_1_fu_1773_p3          |    select|   0|  0|   6|           1|           6|
    |select_ln434_2_fu_1852_p3          |    select|   0|  0|  12|           1|           1|
    |select_ln434_fu_1761_p3            |    select|   0|  0|   6|           1|           1|
    |v200_1_fu_2228_p3                  |    select|   0|  0|  32|           1|           1|
    |v200_2_fu_2236_p3                  |    select|   0|  0|  32|           1|           1|
    |v200_3_fu_2244_p3                  |    select|   0|  0|  32|           1|           1|
    |v200_fu_2208_p3                    |    select|   0|  0|  32|           1|           1|
    |ap_enable_pp0                      |       xor|   0|  0|   2|           1|           2|
    |xor_ln433_fu_1713_p2               |       xor|   0|  0|   2|           1|           2|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0| 464|         180|         119|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+----+-----------+-----+-----------+
    |                    Name                    | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------------+----+-----------+-----+-----------+
    |add8376_fu_182                              |   9|          2|   32|         64|
    |ap_NS_fsm                                   |  65|         13|    1|         13|
    |ap_done_int                                 |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0                     |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                     |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2                     |   9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter1_reg            |   9|          2|    1|          2|
    |ap_phi_mux_v187_load_13_phi_fu_1392_p4      |   9|          2|   32|         64|
    |ap_phi_mux_v187_load_22_phi_fu_1401_p4      |   9|          2|   32|         64|
    |ap_phi_mux_v187_load_31_phi_fu_1410_p4      |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_437_reg_1299     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_438_reg_1279     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_439_reg_1339     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_440_reg_1379     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_441_reg_1219     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_442_reg_1289     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_443_reg_1309     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_444_reg_1269     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_445_reg_1239     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_446_reg_1329     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_447_reg_1359     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_448_reg_1209     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_449_reg_1249     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_450_reg_1259     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_451_reg_1179     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_452_reg_1229     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_453_reg_1199     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_454_reg_1349     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_455_reg_1319     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_456_reg_1369     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter0_empty_457_reg_1189     |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter1_v187_load_13_reg_1389  |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter1_v187_load_22_reg_1398  |   9|          2|   32|         64|
    |ap_phi_reg_pp0_iter1_v187_load_31_reg_1407  |   9|          2|   32|         64|
    |ap_sig_allocacmp_add8376_load               |  14|          3|   32|         96|
    |ap_sig_allocacmp_add83_178_load             |   9|          2|   32|         64|
    |ap_sig_allocacmp_add83_280_load             |   9|          2|   32|         64|
    |ap_sig_allocacmp_add83_382_load             |   9|          2|   32|         64|
    |ap_sig_allocacmp_indvar_flatten20_load      |   9|          2|   16|         32|
    |ap_sig_allocacmp_indvar_flatten_load        |   9|          2|   12|         24|
    |ap_sig_allocacmp_v190_load                  |   9|          2|    6|         12|
    |ap_sig_allocacmp_v191_load                  |   9|          2|    6|         12|
    |ap_sig_allocacmp_v192_load                  |   9|          2|    6|         12|
    |grp_fu_1416_p0                              |  37|          7|   32|        224|
    |grp_fu_1416_p1                              |  43|          8|   32|        256|
    |grp_fu_1420_p0                              |  31|          6|   32|        192|
    |grp_fu_1420_p1                              |  26|          5|   32|        160|
    |grp_fu_1425_p0                              |  20|          4|   32|        128|
    |grp_fu_1425_p1                              |  14|          3|   32|         96|
    |grp_fu_1430_p0                              |  31|          6|   32|        192|
    |grp_fu_1430_p1                              |  31|          6|   32|        192|
    |grp_fu_1436_p0                              |  20|          4|   32|        128|
    |grp_fu_1436_p1                              |  20|          4|   32|        128|
    |grp_fu_1440_p0                              |  20|          4|   32|        128|
    |grp_fu_1440_p1                              |  20|          4|   32|        128|
    |grp_fu_1457_p0                              |  49|          9|   32|        288|
    |grp_fu_1457_p1                              |  65|         12|   32|        384|
    |grp_fu_1463_p0                              |  49|          9|   32|        288|
    |grp_fu_1463_p1                              |  65|         12|   32|        384|
    |grp_fu_1470_p0                              |  49|          9|   32|        288|
    |grp_fu_1470_p1                              |  59|         11|   32|        352|
    |indvar_flatten20_fu_178                     |   9|          2|   16|         32|
    |indvar_flatten_fu_170                       |   9|          2|   12|         24|
    |v187_address0                               |  26|          5|   12|         60|
    |v187_address1                               |  26|          5|   12|         60|
    |v187_d1                                     |  14|          3|   32|         96|
    |v188_10_address0                            |  14|          3|   10|         30|
    |v188_11_address0                            |  14|          3|   10|         30|
    |v188_12_address0                            |  14|          3|   10|         30|
    |v188_13_address0                            |  14|          3|   10|         30|
    |v188_14_address0                            |  14|          3|   10|         30|
    |v188_15_address0                            |  14|          3|   10|         30|
    |v188_16_address0                            |  14|          3|   10|         30|
    |v188_17_address0                            |  14|          3|   10|         30|
    |v188_18_address0                            |  14|          3|   10|         30|
    |v188_19_address0                            |  14|          3|   10|         30|
    |v188_1_address0                             |  14|          3|   10|         30|
    |v188_20_address0                            |  14|          3|   10|         30|
    |v188_21_address0                            |  14|          3|   10|         30|
    |v188_22_address0                            |  14|          3|   10|         30|
    |v188_23_address0                            |  14|          3|   10|         30|
    |v188_24_address0                            |  14|          3|   10|         30|
    |v188_25_address0                            |  14|          3|   10|         30|
    |v188_26_address0                            |  14|          3|   10|         30|
    |v188_27_address0                            |  14|          3|   10|         30|
    |v188_28_address0                            |  14|          3|   10|         30|
    |v188_29_address0                            |  14|          3|   10|         30|
    |v188_2_address0                             |  14|          3|   10|         30|
    |v188_30_address0                            |  14|          3|   10|         30|
    |v188_31_address0                            |  14|          3|   10|         30|
    |v188_3_address0                             |  14|          3|   10|         30|
    |v188_4_address0                             |  14|          3|   10|         30|
    |v188_5_address0                             |  14|          3|   10|         30|
    |v188_6_address0                             |  14|          3|   10|         30|
    |v188_7_address0                             |  14|          3|   10|         30|
    |v188_8_address0                             |  14|          3|   10|         30|
    |v188_9_address0                             |  14|          3|   10|         30|
    |v188_address0                               |  14|          3|   10|         30|
    |v189_1_address0                             |  14|          3|   10|         30|
    |v189_2_address0                             |  14|          3|   10|         30|
    |v189_3_address0                             |  14|          3|   10|         30|
    |v189_4_address0                             |  14|          3|   10|         30|
    |v189_5_address0                             |  14|          3|   10|         30|
    |v189_6_address0                             |  14|          3|   10|         30|
    |v189_7_address0                             |  14|          3|   10|         30|
    |v189_address0                               |  14|          3|   10|         30|
    |v190_fu_174                                 |   9|          2|    6|         12|
    |v191_fu_166                                 |   9|          2|    6|         12|
    |v192_fu_162                                 |   9|          2|    6|         12|
    |v277_0_blk_n                                |   9|          2|    1|          2|
    |v277_1_blk_n                                |   9|          2|    1|          2|
    |v277_2_blk_n                                |   9|          2|    1|          2|
    |v277_3_blk_n                                |   9|          2|    1|          2|
    |v278_0_0_blk_n                              |   9|          2|    1|          2|
    |v278_0_1_blk_n                              |   9|          2|    1|          2|
    |v278_0_2_blk_n                              |   9|          2|    1|          2|
    |v278_0_3_blk_n                              |   9|          2|    1|          2|
    |v278_1_0_blk_n                              |   9|          2|    1|          2|
    |v278_1_1_blk_n                              |   9|          2|    1|          2|
    |v278_1_2_blk_n                              |   9|          2|    1|          2|
    |v278_1_3_blk_n                              |   9|          2|    1|          2|
    |v278_2_0_blk_n                              |   9|          2|    1|          2|
    |v278_2_1_blk_n                              |   9|          2|    1|          2|
    |v278_2_2_blk_n                              |   9|          2|    1|          2|
    |v278_2_3_blk_n                              |   9|          2|    1|          2|
    |v278_3_0_blk_n                              |   9|          2|    1|          2|
    |v278_3_1_blk_n                              |   9|          2|    1|          2|
    |v278_3_2_blk_n                              |   9|          2|    1|          2|
    |v278_3_3_blk_n                              |   9|          2|    1|          2|
    |v278_4_0_blk_n                              |   9|          2|    1|          2|
    |v278_4_1_blk_n                              |   9|          2|    1|          2|
    |v278_4_2_blk_n                              |   9|          2|    1|          2|
    |v278_4_3_blk_n                              |   9|          2|    1|          2|
    |v278_5_0_blk_n                              |   9|          2|    1|          2|
    |v278_5_1_blk_n                              |   9|          2|    1|          2|
    |v278_5_2_blk_n                              |   9|          2|    1|          2|
    |v278_5_3_blk_n                              |   9|          2|    1|          2|
    |v278_6_0_blk_n                              |   9|          2|    1|          2|
    |v278_6_1_blk_n                              |   9|          2|    1|          2|
    |v278_6_2_blk_n                              |   9|          2|    1|          2|
    |v278_6_3_blk_n                              |   9|          2|    1|          2|
    |v278_7_0_blk_n                              |   9|          2|    1|          2|
    |v278_7_1_blk_n                              |   9|          2|    1|          2|
    |v278_7_2_blk_n                              |   9|          2|    1|          2|
    |v278_7_3_blk_n                              |   9|          2|    1|          2|
    |v279_0_blk_n                                |   9|          2|    1|          2|
    |v279_1_blk_n                                |   9|          2|    1|          2|
    |v279_2_blk_n                                |   9|          2|    1|          2|
    |v279_3_blk_n                                |   9|          2|    1|          2|
    |v279_4_blk_n                                |   9|          2|    1|          2|
    |v279_5_blk_n                                |   9|          2|    1|          2|
    |v279_6_blk_n                                |   9|          2|    1|          2|
    |v279_7_blk_n                                |   9|          2|    1|          2|
    +--------------------------------------------+----+-----------+-----+-----------+
    |Total                                       |2164|        452| 2198|       7727|
    +--------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------+----+----+-----+-----------+
    |                    Name                    | FF | LUT| Bits| Const Bits|
    +--------------------------------------------+----+----+-----+-----------+
    |add8376_fu_182                              |  32|   0|   32|          0|
    |add83_178_fu_186                            |  32|   0|   32|          0|
    |add83_280_fu_190                            |  32|   0|   32|          0|
    |add83_382_fu_194                            |  32|   0|   32|          0|
    |ap_CS_fsm                                   |  12|   0|   12|          0|
    |ap_done_reg                                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg                 |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                     |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                     |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg            |   1|   0|    1|          0|
    |ap_phi_reg_pp0_iter0_empty_437_reg_1299     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_438_reg_1279     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_439_reg_1339     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_440_reg_1379     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_441_reg_1219     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_442_reg_1289     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_443_reg_1309     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_444_reg_1269     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_445_reg_1239     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_446_reg_1329     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_447_reg_1359     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_448_reg_1209     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_449_reg_1249     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_450_reg_1259     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_451_reg_1179     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_452_reg_1229     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_453_reg_1199     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_454_reg_1349     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_455_reg_1319     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_456_reg_1369     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter0_empty_457_reg_1189     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_empty_440_reg_1379     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_empty_447_reg_1359     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_empty_454_reg_1349     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_empty_456_reg_1369     |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_v187_load_13_reg_1389  |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_v187_load_22_reg_1398  |  32|   0|   32|          0|
    |ap_phi_reg_pp0_iter1_v187_load_31_reg_1407  |  32|   0|   32|          0|
    |cmp21_reg_2386                              |   1|   0|    1|          0|
    |cmp39_reg_2382                              |   1|   0|    1|          0|
    |empty_reg_2376                              |   5|   0|    5|          0|
    |icmp_ln433_reg_2352                         |   1|   0|    1|          0|
    |icmp_ln435_1_reg_2827                       |   1|   0|    1|          0|
    |icmp_ln451_reg_2609                         |   1|   0|    1|          0|
    |icmp_ln451_reg_2609_pp0_iter1_reg           |   1|   0|    1|          0|
    |icmp_ln458_reg_2510                         |   1|   0|    1|          0|
    |indvar_flatten20_fu_178                     |  16|   0|   16|          0|
    |indvar_flatten_fu_170                       |  12|   0|   12|          0|
    |or_ln434_reg_2365                           |   1|   0|    1|          0|
    |reg_1550                                    |  32|   0|   32|          0|
    |reg_1556                                    |  32|   0|   32|          0|
    |reg_1562                                    |  32|   0|   32|          0|
    |reg_1580                                    |  32|   0|   32|          0|
    |reg_1586                                    |  32|   0|   32|          0|
    |reg_1592                                    |  32|   0|   32|          0|
    |reg_1598                                    |  32|   0|   32|          0|
    |reg_1604                                    |  32|   0|   32|          0|
    |reg_1610                                    |  32|   0|   32|          0|
    |reg_1622                                    |  32|   0|   32|          0|
    |reg_1628                                    |  32|   0|   32|          0|
    |select_ln434_reg_2369                       |   6|   0|    6|          0|
    |tmp19_reg_3082                              |  32|   0|   32|          0|
    |tmp21_reg_3062                              |  32|   0|   32|          0|
    |tmp_s_reg_2974                              |   5|   0|    7|          2|
    |trunc_ln434_reg_2356                        |   5|   0|    5|          0|
    |trunc_ln434_reg_2356_pp0_iter1_reg          |   5|   0|    5|          0|
    |v187_addr_1_reg_2986                        |  10|   0|   12|          2|
    |v187_addr_1_reg_2986_pp0_iter2_reg          |  10|   0|   12|          2|
    |v187_addr_2_reg_3002                        |  10|   0|   12|          2|
    |v187_addr_2_reg_3002_pp0_iter2_reg          |  10|   0|   12|          2|
    |v187_addr_3_reg_2996                        |  10|   0|   12|          2|
    |v187_addr_3_reg_2996_pp0_iter2_reg          |  10|   0|   12|          2|
    |v187_addr_reg_2980                          |  10|   0|   12|          2|
    |v187_addr_reg_2980_pp0_iter2_reg            |  10|   0|   12|          2|
    |v187_load_1_reg_3012                        |  32|   0|   32|          0|
    |v187_load_reg_3007                          |  32|   0|   32|          0|
    |v188_10_addr_reg_2440                       |  10|   0|   10|          0|
    |v188_11_addr_reg_2445                       |  10|   0|   10|          0|
    |v188_12_addr_reg_2529                       |  10|   0|   10|          0|
    |v188_13_addr_reg_2450                       |  10|   0|   10|          0|
    |v188_14_addr_reg_2455                       |  10|   0|   10|          0|
    |v188_15_addr_reg_2460                       |  10|   0|   10|          0|
    |v188_16_addr_reg_2534                       |  10|   0|   10|          0|
    |v188_17_addr_reg_2465                       |  10|   0|   10|          0|
    |v188_18_addr_reg_2470                       |  10|   0|   10|          0|
    |v188_19_addr_reg_2475                       |  10|   0|   10|          0|
    |v188_1_addr_reg_2405                        |  10|   0|   10|          0|
    |v188_20_addr_reg_2539                       |  10|   0|   10|          0|
    |v188_21_addr_reg_2480                       |  10|   0|   10|          0|
    |v188_22_addr_reg_2485                       |  10|   0|   10|          0|
    |v188_23_addr_reg_2490                       |  10|   0|   10|          0|
    |v188_24_addr_reg_2544                       |  10|   0|   10|          0|
    |v188_25_addr_reg_2495                       |  10|   0|   10|          0|
    |v188_26_addr_reg_2500                       |  10|   0|   10|          0|
    |v188_27_addr_reg_2505                       |  10|   0|   10|          0|
    |v188_28_addr_reg_2549                       |  10|   0|   10|          0|
    |v188_29_addr_reg_2554                       |  10|   0|   10|          0|
    |v188_2_addr_reg_2410                        |  10|   0|   10|          0|
    |v188_30_addr_reg_2559                       |  10|   0|   10|          0|
    |v188_31_addr_reg_2564                       |  10|   0|   10|          0|
    |v188_3_addr_reg_2415                        |  10|   0|   10|          0|
    |v188_4_addr_reg_2519                        |  10|   0|   10|          0|
    |v188_5_addr_reg_2420                        |  10|   0|   10|          0|
    |v188_6_addr_reg_2425                        |  10|   0|   10|          0|
    |v188_7_addr_reg_2430                        |  10|   0|   10|          0|
    |v188_8_addr_reg_2524                        |  10|   0|   10|          0|
    |v188_9_addr_reg_2435                        |  10|   0|   10|          0|
    |v188_addr_reg_2514                          |  10|   0|   10|          0|
    |v189_1_addr_reg_2574                        |  10|   0|   10|          0|
    |v189_2_addr_reg_2579                        |  10|   0|   10|          0|
    |v189_3_addr_reg_2584                        |  10|   0|   10|          0|
    |v189_4_addr_reg_2589                        |  10|   0|   10|          0|
    |v189_5_addr_reg_2594                        |  10|   0|   10|          0|
    |v189_6_addr_reg_2599                        |  10|   0|   10|          0|
    |v189_7_addr_reg_2604                        |  10|   0|   10|          0|
    |v189_addr_reg_2569                          |  10|   0|   10|          0|
    |v190_fu_174                                 |   6|   0|    6|          0|
    |v191_fu_166                                 |   6|   0|    6|          0|
    |v192_fu_162                                 |   6|   0|    6|          0|
    |v197_1_reg_2843                             |  32|   0|   32|          0|
    |v197_2_reg_2854                             |  32|   0|   32|          0|
    |v197_3_reg_2866                             |  32|   0|   32|          0|
    |v197_4_reg_2877                             |  32|   0|   32|          0|
    |v197_5_reg_2888                             |  32|   0|   32|          0|
    |v197_6_reg_2900                             |  32|   0|   32|          0|
    |v197_7_reg_2912                             |  32|   0|   32|          0|
    |v197_reg_2831                               |  32|   0|   32|          0|
    |v199_22_reg_2924                            |  32|   0|   32|          0|
    |v199_2_reg_2861                             |  32|   0|   32|          0|
    |v199_37_reg_2929                            |  32|   0|   32|          0|
    |v199_3_reg_2872                             |  32|   0|   32|          0|
    |v199_4_reg_2883                             |  32|   0|   32|          0|
    |v199_52_reg_2934                            |  32|   0|   32|          0|
    |v199_5_reg_2895                             |  32|   0|   32|          0|
    |v199_6_reg_2907                             |  32|   0|   32|          0|
    |v199_7_reg_2919                             |  32|   0|   32|          0|
    |v199_reg_2838                               |  32|   0|   32|          0|
    |v201_10_reg_3047                            |  32|   0|   32|          0|
    |v201_11_reg_2954                            |  32|   0|   32|          0|
    |v201_1_reg_2939                             |  32|   0|   32|          0|
    |v201_20_reg_2969                            |  32|   0|   32|          0|
    |v201_24_reg_2944                            |  32|   0|   32|          0|
    |v201_25_reg_3027                            |  32|   0|   32|          0|
    |zext_ln448_1_reg_2390                       |  10|   0|   64|         54|
    |icmp_ln433_reg_2352                         |  64|  32|    1|          0|
    |icmp_ln435_1_reg_2827                       |  64|  32|    1|          0|
    |icmp_ln458_reg_2510                         |  64|  32|    1|          0|
    |or_ln434_reg_2365                           |  64|  32|    1|          0|
    +--------------------------------------------+----+----+-----+-----------+
    |Total                                       |3115| 128| 2935|         72|
    +--------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------------+-----+-----+------------+--------------+--------------+
|ap_clk                   |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_rst                   |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_start                 |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_done                  |  out|    1|  ap_ctrl_hs|        node14|  return value|
|ap_continue              |   in|    1|  ap_ctrl_hs|        node14|  return value|
|ap_idle                  |  out|    1|  ap_ctrl_hs|        node14|  return value|
|ap_ready                 |  out|    1|  ap_ctrl_hs|        node14|  return value|
|v278_0_0_dout            |   in|   32|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_num_data_valid  |   in|   11|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_fifo_cap        |   in|   11|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_empty_n         |   in|    1|     ap_fifo|      v278_0_0|       pointer|
|v278_0_0_read            |  out|    1|     ap_fifo|      v278_0_0|       pointer|
|v278_0_1_dout            |   in|   32|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_num_data_valid  |   in|   11|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_fifo_cap        |   in|   11|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_empty_n         |   in|    1|     ap_fifo|      v278_0_1|       pointer|
|v278_0_1_read            |  out|    1|     ap_fifo|      v278_0_1|       pointer|
|v278_0_2_dout            |   in|   32|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_num_data_valid  |   in|   11|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_fifo_cap        |   in|   11|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_empty_n         |   in|    1|     ap_fifo|      v278_0_2|       pointer|
|v278_0_2_read            |  out|    1|     ap_fifo|      v278_0_2|       pointer|
|v278_0_3_dout            |   in|   32|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_num_data_valid  |   in|   11|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_fifo_cap        |   in|   11|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_empty_n         |   in|    1|     ap_fifo|      v278_0_3|       pointer|
|v278_0_3_read            |  out|    1|     ap_fifo|      v278_0_3|       pointer|
|v278_1_0_dout            |   in|   32|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_num_data_valid  |   in|   11|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_fifo_cap        |   in|   11|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_empty_n         |   in|    1|     ap_fifo|      v278_1_0|       pointer|
|v278_1_0_read            |  out|    1|     ap_fifo|      v278_1_0|       pointer|
|v278_1_1_dout            |   in|   32|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_num_data_valid  |   in|   11|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_fifo_cap        |   in|   11|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_empty_n         |   in|    1|     ap_fifo|      v278_1_1|       pointer|
|v278_1_1_read            |  out|    1|     ap_fifo|      v278_1_1|       pointer|
|v278_1_2_dout            |   in|   32|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_num_data_valid  |   in|   11|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_fifo_cap        |   in|   11|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_empty_n         |   in|    1|     ap_fifo|      v278_1_2|       pointer|
|v278_1_2_read            |  out|    1|     ap_fifo|      v278_1_2|       pointer|
|v278_1_3_dout            |   in|   32|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_num_data_valid  |   in|   11|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_fifo_cap        |   in|   11|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_empty_n         |   in|    1|     ap_fifo|      v278_1_3|       pointer|
|v278_1_3_read            |  out|    1|     ap_fifo|      v278_1_3|       pointer|
|v278_2_0_dout            |   in|   32|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_num_data_valid  |   in|   11|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_fifo_cap        |   in|   11|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_empty_n         |   in|    1|     ap_fifo|      v278_2_0|       pointer|
|v278_2_0_read            |  out|    1|     ap_fifo|      v278_2_0|       pointer|
|v278_2_1_dout            |   in|   32|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_num_data_valid  |   in|   11|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_fifo_cap        |   in|   11|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_empty_n         |   in|    1|     ap_fifo|      v278_2_1|       pointer|
|v278_2_1_read            |  out|    1|     ap_fifo|      v278_2_1|       pointer|
|v278_2_2_dout            |   in|   32|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_num_data_valid  |   in|   11|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_fifo_cap        |   in|   11|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_empty_n         |   in|    1|     ap_fifo|      v278_2_2|       pointer|
|v278_2_2_read            |  out|    1|     ap_fifo|      v278_2_2|       pointer|
|v278_2_3_dout            |   in|   32|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_num_data_valid  |   in|   11|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_fifo_cap        |   in|   11|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_empty_n         |   in|    1|     ap_fifo|      v278_2_3|       pointer|
|v278_2_3_read            |  out|    1|     ap_fifo|      v278_2_3|       pointer|
|v278_3_0_dout            |   in|   32|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_num_data_valid  |   in|   11|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_fifo_cap        |   in|   11|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_empty_n         |   in|    1|     ap_fifo|      v278_3_0|       pointer|
|v278_3_0_read            |  out|    1|     ap_fifo|      v278_3_0|       pointer|
|v278_3_1_dout            |   in|   32|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_num_data_valid  |   in|   11|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_fifo_cap        |   in|   11|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_empty_n         |   in|    1|     ap_fifo|      v278_3_1|       pointer|
|v278_3_1_read            |  out|    1|     ap_fifo|      v278_3_1|       pointer|
|v278_3_2_dout            |   in|   32|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_num_data_valid  |   in|   11|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_fifo_cap        |   in|   11|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_empty_n         |   in|    1|     ap_fifo|      v278_3_2|       pointer|
|v278_3_2_read            |  out|    1|     ap_fifo|      v278_3_2|       pointer|
|v278_3_3_dout            |   in|   32|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_num_data_valid  |   in|   11|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_fifo_cap        |   in|   11|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_empty_n         |   in|    1|     ap_fifo|      v278_3_3|       pointer|
|v278_3_3_read            |  out|    1|     ap_fifo|      v278_3_3|       pointer|
|v278_4_0_dout            |   in|   32|     ap_fifo|      v278_4_0|       pointer|
|v278_4_0_num_data_valid  |   in|   11|     ap_fifo|      v278_4_0|       pointer|
|v278_4_0_fifo_cap        |   in|   11|     ap_fifo|      v278_4_0|       pointer|
|v278_4_0_empty_n         |   in|    1|     ap_fifo|      v278_4_0|       pointer|
|v278_4_0_read            |  out|    1|     ap_fifo|      v278_4_0|       pointer|
|v278_4_1_dout            |   in|   32|     ap_fifo|      v278_4_1|       pointer|
|v278_4_1_num_data_valid  |   in|   11|     ap_fifo|      v278_4_1|       pointer|
|v278_4_1_fifo_cap        |   in|   11|     ap_fifo|      v278_4_1|       pointer|
|v278_4_1_empty_n         |   in|    1|     ap_fifo|      v278_4_1|       pointer|
|v278_4_1_read            |  out|    1|     ap_fifo|      v278_4_1|       pointer|
|v278_4_2_dout            |   in|   32|     ap_fifo|      v278_4_2|       pointer|
|v278_4_2_num_data_valid  |   in|   11|     ap_fifo|      v278_4_2|       pointer|
|v278_4_2_fifo_cap        |   in|   11|     ap_fifo|      v278_4_2|       pointer|
|v278_4_2_empty_n         |   in|    1|     ap_fifo|      v278_4_2|       pointer|
|v278_4_2_read            |  out|    1|     ap_fifo|      v278_4_2|       pointer|
|v278_4_3_dout            |   in|   32|     ap_fifo|      v278_4_3|       pointer|
|v278_4_3_num_data_valid  |   in|   11|     ap_fifo|      v278_4_3|       pointer|
|v278_4_3_fifo_cap        |   in|   11|     ap_fifo|      v278_4_3|       pointer|
|v278_4_3_empty_n         |   in|    1|     ap_fifo|      v278_4_3|       pointer|
|v278_4_3_read            |  out|    1|     ap_fifo|      v278_4_3|       pointer|
|v278_5_0_dout            |   in|   32|     ap_fifo|      v278_5_0|       pointer|
|v278_5_0_num_data_valid  |   in|   11|     ap_fifo|      v278_5_0|       pointer|
|v278_5_0_fifo_cap        |   in|   11|     ap_fifo|      v278_5_0|       pointer|
|v278_5_0_empty_n         |   in|    1|     ap_fifo|      v278_5_0|       pointer|
|v278_5_0_read            |  out|    1|     ap_fifo|      v278_5_0|       pointer|
|v278_5_1_dout            |   in|   32|     ap_fifo|      v278_5_1|       pointer|
|v278_5_1_num_data_valid  |   in|   11|     ap_fifo|      v278_5_1|       pointer|
|v278_5_1_fifo_cap        |   in|   11|     ap_fifo|      v278_5_1|       pointer|
|v278_5_1_empty_n         |   in|    1|     ap_fifo|      v278_5_1|       pointer|
|v278_5_1_read            |  out|    1|     ap_fifo|      v278_5_1|       pointer|
|v278_5_2_dout            |   in|   32|     ap_fifo|      v278_5_2|       pointer|
|v278_5_2_num_data_valid  |   in|   11|     ap_fifo|      v278_5_2|       pointer|
|v278_5_2_fifo_cap        |   in|   11|     ap_fifo|      v278_5_2|       pointer|
|v278_5_2_empty_n         |   in|    1|     ap_fifo|      v278_5_2|       pointer|
|v278_5_2_read            |  out|    1|     ap_fifo|      v278_5_2|       pointer|
|v278_5_3_dout            |   in|   32|     ap_fifo|      v278_5_3|       pointer|
|v278_5_3_num_data_valid  |   in|   11|     ap_fifo|      v278_5_3|       pointer|
|v278_5_3_fifo_cap        |   in|   11|     ap_fifo|      v278_5_3|       pointer|
|v278_5_3_empty_n         |   in|    1|     ap_fifo|      v278_5_3|       pointer|
|v278_5_3_read            |  out|    1|     ap_fifo|      v278_5_3|       pointer|
|v278_6_0_dout            |   in|   32|     ap_fifo|      v278_6_0|       pointer|
|v278_6_0_num_data_valid  |   in|   11|     ap_fifo|      v278_6_0|       pointer|
|v278_6_0_fifo_cap        |   in|   11|     ap_fifo|      v278_6_0|       pointer|
|v278_6_0_empty_n         |   in|    1|     ap_fifo|      v278_6_0|       pointer|
|v278_6_0_read            |  out|    1|     ap_fifo|      v278_6_0|       pointer|
|v278_6_1_dout            |   in|   32|     ap_fifo|      v278_6_1|       pointer|
|v278_6_1_num_data_valid  |   in|   11|     ap_fifo|      v278_6_1|       pointer|
|v278_6_1_fifo_cap        |   in|   11|     ap_fifo|      v278_6_1|       pointer|
|v278_6_1_empty_n         |   in|    1|     ap_fifo|      v278_6_1|       pointer|
|v278_6_1_read            |  out|    1|     ap_fifo|      v278_6_1|       pointer|
|v278_6_2_dout            |   in|   32|     ap_fifo|      v278_6_2|       pointer|
|v278_6_2_num_data_valid  |   in|   11|     ap_fifo|      v278_6_2|       pointer|
|v278_6_2_fifo_cap        |   in|   11|     ap_fifo|      v278_6_2|       pointer|
|v278_6_2_empty_n         |   in|    1|     ap_fifo|      v278_6_2|       pointer|
|v278_6_2_read            |  out|    1|     ap_fifo|      v278_6_2|       pointer|
|v278_6_3_dout            |   in|   32|     ap_fifo|      v278_6_3|       pointer|
|v278_6_3_num_data_valid  |   in|   11|     ap_fifo|      v278_6_3|       pointer|
|v278_6_3_fifo_cap        |   in|   11|     ap_fifo|      v278_6_3|       pointer|
|v278_6_3_empty_n         |   in|    1|     ap_fifo|      v278_6_3|       pointer|
|v278_6_3_read            |  out|    1|     ap_fifo|      v278_6_3|       pointer|
|v278_7_0_dout            |   in|   32|     ap_fifo|      v278_7_0|       pointer|
|v278_7_0_num_data_valid  |   in|   11|     ap_fifo|      v278_7_0|       pointer|
|v278_7_0_fifo_cap        |   in|   11|     ap_fifo|      v278_7_0|       pointer|
|v278_7_0_empty_n         |   in|    1|     ap_fifo|      v278_7_0|       pointer|
|v278_7_0_read            |  out|    1|     ap_fifo|      v278_7_0|       pointer|
|v278_7_1_dout            |   in|   32|     ap_fifo|      v278_7_1|       pointer|
|v278_7_1_num_data_valid  |   in|   11|     ap_fifo|      v278_7_1|       pointer|
|v278_7_1_fifo_cap        |   in|   11|     ap_fifo|      v278_7_1|       pointer|
|v278_7_1_empty_n         |   in|    1|     ap_fifo|      v278_7_1|       pointer|
|v278_7_1_read            |  out|    1|     ap_fifo|      v278_7_1|       pointer|
|v278_7_2_dout            |   in|   32|     ap_fifo|      v278_7_2|       pointer|
|v278_7_2_num_data_valid  |   in|   11|     ap_fifo|      v278_7_2|       pointer|
|v278_7_2_fifo_cap        |   in|   11|     ap_fifo|      v278_7_2|       pointer|
|v278_7_2_empty_n         |   in|    1|     ap_fifo|      v278_7_2|       pointer|
|v278_7_2_read            |  out|    1|     ap_fifo|      v278_7_2|       pointer|
|v278_7_3_dout            |   in|   32|     ap_fifo|      v278_7_3|       pointer|
|v278_7_3_num_data_valid  |   in|   11|     ap_fifo|      v278_7_3|       pointer|
|v278_7_3_fifo_cap        |   in|   11|     ap_fifo|      v278_7_3|       pointer|
|v278_7_3_empty_n         |   in|    1|     ap_fifo|      v278_7_3|       pointer|
|v278_7_3_read            |  out|    1|     ap_fifo|      v278_7_3|       pointer|
|v279_0_dout              |   in|   32|     ap_fifo|        v279_0|       pointer|
|v279_0_num_data_valid    |   in|   11|     ap_fifo|        v279_0|       pointer|
|v279_0_fifo_cap          |   in|   11|     ap_fifo|        v279_0|       pointer|
|v279_0_empty_n           |   in|    1|     ap_fifo|        v279_0|       pointer|
|v279_0_read              |  out|    1|     ap_fifo|        v279_0|       pointer|
|v279_1_dout              |   in|   32|     ap_fifo|        v279_1|       pointer|
|v279_1_num_data_valid    |   in|   11|     ap_fifo|        v279_1|       pointer|
|v279_1_fifo_cap          |   in|   11|     ap_fifo|        v279_1|       pointer|
|v279_1_empty_n           |   in|    1|     ap_fifo|        v279_1|       pointer|
|v279_1_read              |  out|    1|     ap_fifo|        v279_1|       pointer|
|v279_2_dout              |   in|   32|     ap_fifo|        v279_2|       pointer|
|v279_2_num_data_valid    |   in|   11|     ap_fifo|        v279_2|       pointer|
|v279_2_fifo_cap          |   in|   11|     ap_fifo|        v279_2|       pointer|
|v279_2_empty_n           |   in|    1|     ap_fifo|        v279_2|       pointer|
|v279_2_read              |  out|    1|     ap_fifo|        v279_2|       pointer|
|v279_3_dout              |   in|   32|     ap_fifo|        v279_3|       pointer|
|v279_3_num_data_valid    |   in|   11|     ap_fifo|        v279_3|       pointer|
|v279_3_fifo_cap          |   in|   11|     ap_fifo|        v279_3|       pointer|
|v279_3_empty_n           |   in|    1|     ap_fifo|        v279_3|       pointer|
|v279_3_read              |  out|    1|     ap_fifo|        v279_3|       pointer|
|v279_4_dout              |   in|   32|     ap_fifo|        v279_4|       pointer|
|v279_4_num_data_valid    |   in|   11|     ap_fifo|        v279_4|       pointer|
|v279_4_fifo_cap          |   in|   11|     ap_fifo|        v279_4|       pointer|
|v279_4_empty_n           |   in|    1|     ap_fifo|        v279_4|       pointer|
|v279_4_read              |  out|    1|     ap_fifo|        v279_4|       pointer|
|v279_5_dout              |   in|   32|     ap_fifo|        v279_5|       pointer|
|v279_5_num_data_valid    |   in|   11|     ap_fifo|        v279_5|       pointer|
|v279_5_fifo_cap          |   in|   11|     ap_fifo|        v279_5|       pointer|
|v279_5_empty_n           |   in|    1|     ap_fifo|        v279_5|       pointer|
|v279_5_read              |  out|    1|     ap_fifo|        v279_5|       pointer|
|v279_6_dout              |   in|   32|     ap_fifo|        v279_6|       pointer|
|v279_6_num_data_valid    |   in|   11|     ap_fifo|        v279_6|       pointer|
|v279_6_fifo_cap          |   in|   11|     ap_fifo|        v279_6|       pointer|
|v279_6_empty_n           |   in|    1|     ap_fifo|        v279_6|       pointer|
|v279_6_read              |  out|    1|     ap_fifo|        v279_6|       pointer|
|v279_7_dout              |   in|   32|     ap_fifo|        v279_7|       pointer|
|v279_7_num_data_valid    |   in|   11|     ap_fifo|        v279_7|       pointer|
|v279_7_fifo_cap          |   in|   11|     ap_fifo|        v279_7|       pointer|
|v279_7_empty_n           |   in|    1|     ap_fifo|        v279_7|       pointer|
|v279_7_read              |  out|    1|     ap_fifo|        v279_7|       pointer|
|v277_0_din               |  out|   32|     ap_fifo|        v277_0|       pointer|
|v277_0_num_data_valid    |   in|   11|     ap_fifo|        v277_0|       pointer|
|v277_0_fifo_cap          |   in|   11|     ap_fifo|        v277_0|       pointer|
|v277_0_full_n            |   in|    1|     ap_fifo|        v277_0|       pointer|
|v277_0_write             |  out|    1|     ap_fifo|        v277_0|       pointer|
|v277_1_din               |  out|   32|     ap_fifo|        v277_1|       pointer|
|v277_1_num_data_valid    |   in|   11|     ap_fifo|        v277_1|       pointer|
|v277_1_fifo_cap          |   in|   11|     ap_fifo|        v277_1|       pointer|
|v277_1_full_n            |   in|    1|     ap_fifo|        v277_1|       pointer|
|v277_1_write             |  out|    1|     ap_fifo|        v277_1|       pointer|
|v277_2_din               |  out|   32|     ap_fifo|        v277_2|       pointer|
|v277_2_num_data_valid    |   in|   11|     ap_fifo|        v277_2|       pointer|
|v277_2_fifo_cap          |   in|   11|     ap_fifo|        v277_2|       pointer|
|v277_2_full_n            |   in|    1|     ap_fifo|        v277_2|       pointer|
|v277_2_write             |  out|    1|     ap_fifo|        v277_2|       pointer|
|v277_3_din               |  out|   32|     ap_fifo|        v277_3|       pointer|
|v277_3_num_data_valid    |   in|   11|     ap_fifo|        v277_3|       pointer|
|v277_3_fifo_cap          |   in|   11|     ap_fifo|        v277_3|       pointer|
|v277_3_full_n            |   in|    1|     ap_fifo|        v277_3|       pointer|
|v277_3_write             |  out|    1|     ap_fifo|        v277_3|       pointer|
+-------------------------+-----+-----+------------+--------------+--------------+

