# TeoretickÃ¡ ÄÃ¡st - poznatky
- **vÃ½konnost systÃ©mu** $P_t$
	- $P_t = \frac{1}{T}; \quad T=\text{doba provedenÃ­ jednoho Ãºkonu}\quad [MIPS]$
- **propustnost systÃ©mu** $P_r$
	- $P_r = \frac{n}{t}; \quad \text{poÄet ÃºkonÅ¯ n za Äas t}\quad [MIPS]$
- **doba provÃ¡dÄ›nÃ­ programu** $T_{CPU}$
	- $T_{CPU} = IC * CPI * T_{CLK}$
	- $\text{IC = instruction count; CPI = cycles per instruction; Tclk = perioda hod. signÃ¡lu}$
- **zrychlenÃ­ systÃ©mu** $S_{OVERALL}$
	- $S_{OVERALL} = \frac{T_{OLD}}{T_{NEW}} \quad \text{Told/new = vÃ½konnost bez/s vylepÅ¡enÃ­/m}$
- vzorce na kÃ³dovÃ¡nÃ­ (zÃ¡pornÃ½ch) ÄÃ­sel z decimÃ¡lnÃ­ do binÃ¡rnÃ­:
	- **doplÅˆkovÃ½ kÃ³d** (dvojkovÃ½ doplnÄ›k)
		- = inverze vÅ¡ech bitÅ¯ a pÅ™iÄÃ­st 1
	- **aditivnÃ­ kÃ³d**
		- lichÃ½ = $X +2^{n-1}-1$
		- sudÃ½ = $X +2^{n-1}$
		- kde $n = \text{poÄet bitÅ¯ vstupu}$
	- **pÅ™Ã­mÃ½ kÃ³d**
		- absolutnÃ­ hodnota ÄÃ­sla, MSB je znamÃ©nkovÃ½ bit
		- `MSB = 1`: zÃ¡pornÃ© ÄÃ­slo
		- `MSB = 0`: kladnÃ© ÄÃ­slo
	- **IEEE 754** (reÃ¡lnÃ© ÄÃ­slo, 32bit mÃ³d)
		- big endian (MSB je prvnÃ­) / little endian (LSB je prvnÃ­)
		- znamÃ©nkovÃ½ bit funguje stejnÄ› jako u pÅ™Ã­mÃ©ho (1 zÃ¡pornÃ©, 0 kladnÃ©)
		- nejdÅ™Ã­ve pÅ™evÃ©st na binÃ¡rnÃ­ formÃ¡t, potÃ© (od bitu nejvÃ­ce vlevo) rozdÄ›lit na ÄÃ¡sti nÃ¡sledujÃ­cÃ­m zpÅ¯sobem:
			- **1bit znamÃ©nko mantisy $S$, 8bit exponent $E$, 23bit mantisa $M$**
		- mantisa $M$ se jeÅ¡tÄ› musÃ­ pÅ™evÃ©st na desetinnÃ© ÄÃ­slo: $\overline{M} = \sum_{i=1}(M_i * 2^{-i})$
		- DEC hodnota je potÃ©: $X = (-1)^S * 2^{E-127} * (\overline{M})$
- opaÄnÃ© vzorce (do decimÃ¡lnÃ­)
	- aditivnÃ­ kÃ³d
		- lichÃ½ = odeÄÃ­st ($X^{n-1}$ - 1)
		- sudÃ½ = odeÄÃ­st $X^{n-1}$ 
- z `HEX` do `BIN` (nebo obrÃ¡cenÄ›)
	- skupinky po 4 bitech
- sbÄ›rnice obecnÄ›
	- informaÄnÃ­ cesta pro pÅ™enos informacÃ­ mezi funkÄnÃ­mi bloky systÃ©mu
	- soustava vodiÄÅ¯, kterÃ¡ pÅ™enÃ¡Å¡Ã­ data stejnÃ©ho charakteru (typicky master-slave)
	- dÄ›lenÃ­: dvou/vÃ­ce bodovÃ©, dlouhÃ©/krÃ¡tkÃ© spoje, jedno/obou smÄ›rnÃ©, serial/parallel
	- vyÅ¾adujÃ­ impedanÄnÃ­ zakonÄenÃ­ terminÃ¡tory, protoÅ¾e jde o dlouhÃ© vedenÃ­
- chipset obecnÄ›
	- Å™Ã­dÃ­ komunikaci na MOBO
		- plnÃ­ funkci Å™adiÄe, RAM i cache
	- urÄuje typ/poÄet/kapacitu: CPU, RAM, ...
	- obsahuje rozhranÃ­ pro PATA, SATA, USB, LAN, ...
	- definuje systÃ©movou sbÄ›rnici mezi CPU a okolÃ­m
	- dÅ™Ã­ve severnÃ­/jiÅ¾nÃ­ mÅ¯stek
		- dnes funkce severnÃ­ho mÅ¯stku v CPU, zbytek v Controller Hub
- vÄ›ci:
	- struktura poÄÃ­taÄe je nezÃ¡vislÃ¡ na typu Å™eÅ¡enÃ© Ãºlohy (mÄ›nÃ­ se jen pamÄ›Å¥)
	- program tvoÅ™Ã­ posloupnost instrukcÃ­
		- zmÄ›na poÅ™adÃ­ pomocÃ­ (ne)podmÃ­nÄ›nÃ©ho skoku
	- tok dat Å™Ã­dÃ­ Å™adiÄ
	- mikroinstrukce - dalÅ¡Ã­ dÄ›lenÃ­ instrukcÃ­ v CPU
		- mikroinstrukce je uloÅ¾ena v ROM, jejÃ­ vykonÃ¡nÃ­ vÄ›tÅ¡inou trvÃ¡ 1 takt
	- ISA - Instruction Set Architecture
		- rozhranÃ­ mezi HW a SW poÄÃ­taÄe (zpÅ¯sob kÃ³dovÃ¡nÃ­ instrukcÃ­, moÅ¾nÃ© operace, datovÃ© typy, ...)
	- instrukÄnÃ­ cyklus = skupina vÅ¡ech fÃ¡zÃ­ nutnÃ½ch k uskuteÄnÄ›nÃ­ strojovÃ© instrukce
		- fetch -> decode -> operand fetch -> exec -> memory operation -> write
	- pipelining (zÅ™etÄ›zenÃ­) = CPI je vÃ­ce neÅ¾ 1
		- vklÃ¡dÃ¡ dodateÄnÃ© registry mezi jednotlivÃ© ÄÃ¡sti Å™adiÄe
		- vnitÅ™nÄ› zavÃ¡dÃ­ paralelismus, venku se tvÃ¡Å™Ã­ sekvenÄnÄ›
	- ÄÃ­sla s plovoucÃ­ Å™Ã¡dovou ÄÃ¡rkou: $A = M * 2^E$ ($M$antisa, $E$xponent)
		- IEEE 754, hodnota exponentu posouvÃ¡ deset. ÄÃ¡rku, mantisa urÄuje pÅ™esnost
	- mikropoÄÃ­taÄ = realizace obvodÅ¯ na jednÃ© desce ploÅ¡nÃ½ch spojÅ¯ (mobil, server, MCU)
	- mikroÅ™adiÄ = mikroprocesor s pamÄ›tÃ­ a periferiemi (typicky RISC + Harvard)
	- pamÄ›ti, cache, RAM / $\text{\{[(E)E]P\}ROM}$
	- RS-232, u poÄÃ­taÄe COM port, dnes nahrazovÃ¡n USB
		- ale stÃ¡le vyuÅ¾Ã­vÃ¡n v prÅ¯myslu, sÃ©riovÃ¡ komunikace
	- chipset = Å™Ã­dÃ­ komunikaci na zÃ¡kladnÃ­ desce, power management, typ/poÄet/kapacitu CPU, pamÄ›tÃ­
	- GPU vykreslujÃ­ 3D data na 2D obraz, aplikujÃ­ shadery, masivnÄ› paralelnÃ­ architektura
	- u mobilnÃ­ch CPU dÅ¯raz ne nÃ­zkou spotÅ™ebu
___

# PÃ­semnÃ¡ ÄÃ¡st - moÅ¾nÃ© otÃ¡zky

## 1. â€“ char. vlastnosti
- **UveÄte char. vlastnosti von Neumanovy architektury poÄÃ­taÄÅ¯**
	- spoleÄnÃ¡ pamÄ›Å¥ pro program (instrukce) + data (operandy)
		- pamÄ›Å¥ rozdÄ›lenÃ¡ do bunÄ›k stejnÃ© velikosti
	- vstupy se berou jako datovÃ© zdroje, vÃ½stupy jako vÃ½sledky, napojeny pÅ™Ã­mo na ALU
	- â€“ porovnÃ¡nÃ­
		- jednoduÅ¡Å¡Ã­ nÃ¡vrh, horÅ¡Ã­ paralelizace, procesor Å™ekÃ¡ na dokonÄenÃ­ I/O operacÃ­ (sdÃ­lenÃ¡ sbÄ›rnice), sloÅ¾itÄ›jÅ¡Ã­ debugging
	- riziko Å¾e se data mylnÄ› interpretujÃ­ jako program
- (2024) UveÄte char. vlastnosti HarvardskÃ© architektury poÄÃ­taÄÅ¯
	- oddÄ›lenÃ¡ pamÄ›Å¥ programu a dat
		- pamÄ›ti mÅ¯Å¾ou mÃ­t odliÅ¡nou konstrukci, lze pÅ™istupovat k obÄ›ma narÃ¡z
	- oddÄ›lenÃ¡ sbÄ›rnice
	- Å™Ã­zenÃ­ procesoru oddÄ›leno od Å™Ã­zenÃ­ IO jednotek
	- â€“ porovnÃ¡nÃ­
		- draÅ¾Å¡Ã­ a sloÅ¾itÄ›jÅ¡Ã­ implementace, vyÅ¡Å¡Ã­ bezpeÄnost, moÅ¾nost paralelizace 
	- pouÅ¾itÃ­ typicky s RISC v MCU
- **UveÄte char. vlastnosti procesurÅ¯ typu CISC**
	- Complex Instruction Set Computer
	- dÅ™Ã­ve byly RAM pomalejÅ¡Ã­ neÅ¾ CPU
		- aby se zabrÃ¡nilo bottlenecku, byla snaha rozÅ¡iÅ™ovat instrukÄnÃ­ soubor aby se tolik instrukcÃ­ nemuselo naÄÃ­tat z RAM
		- vÃ½sledkem je hodnÄ› sloÅ¾itÃ½ch instrukcÃ­, kterÃ© se vyuÅ¾ijÃ­ zÅ™Ã­dkakdy
	- promÄ›nnÃ¡ dÃ©lka instrukcÃ­, hodnÄ› adresovacÃ­ch mÃ³dÅ¯
	- pamÄ›Å¥ s mikroprogramy (ROM)
	- zpracovÃ¡nÃ­ instrukcÃ­ ve vÃ­ce stroj. cyklech (CPI ~ 5 â€“ 10)
	- pro pÅ™eklad programu jednoduÅ¡Å¡Ã­ pÅ™ekladaÄ
- **UveÄte char. vlastnosti procesurÅ¯ typu RISC**
	- Reduced Instruction Set Computer
	- snaha o pÅ™esun nÄ›kterÃ½ch mÃ©nÄ› pouÅ¾Ã­vanÃ½ch instrukcÃ­ do programu (snÃ­Å¾enÃ­ CPI)
	- relativnÄ› malÃ½ poÄet jednoduchÃ½ch instrukcÃ­, malÃ½ poÄet adresovacÃ­ch mÃ³dÅ¯
	- mÃ­sto mikroprogramovÃ¡nÃ­ je tam Å™adiÄ s pevnou logikou (rychlÃ©)
	- vÃ­ceÃºÄelovÃ© registry = jednoduÅ¡Å¡Ã­ pÅ™ekladaÄe
	- proudovÃ© zprac. instrukcÃ­ (CPI < 1.5)
	- nejÄastÄ›ji se vÃ¡Å¾ou k HarvardskÃ© arch.
- **UveÄte char. vlastnosti procesurÅ¯ typu post-RISC**
	- vÄ›tÅ¡ina souÄasnÃ½ch CPU
	- kombinace RISC a CISC (navenek CISC, vnitÅ™nÄ› RISC)
	- rÅ¯znÄ› dlouhÃ¡ doba trvÃ¡nÃ­ instrukcÃ­, rozklad na jednoduchÃ© mikroinstrukce
	- proudovÃ© zpracovÃ¡nÃ­, paralelizace
	- spekulativnÃ­ provÃ¡dÄ›nÃ­ instrukcÃ­
- **JakÃ½ je rozdÃ­l mezi subskalÃ¡rnÃ­mi, sklÃ¡rnÃ­mi a superskalÃ¡rnÃ­mi procesory?**
	- rozdÄ›lenÃ­ vÃ½voje procesorÅ¯ do tÅ™Ã­ ÄÃ¡stÃ­
	- subskalÃ¡rnÃ­ (sekvenÄnÃ­):
		- tradiÄnÃ­, synchronnÃ­
	- skalÃ¡rnÃ­:
		- synchronnÃ­ zpracovÃ¡nÃ­ nahrazeno paralelnÃ­m
		- vykonÃ¡vÃ¡nÃ­ instrukcÃ­ mÅ¯Å¾e probÃ­hat skrytÄ›
		- IPC (Instruction Per Cycle) = 1
	- superskalÃ¡rnÃ­:
		- paralelnÃ­ vydÃ¡vÃ¡nÃ­ i zpracovÃ¡nÃ­ instrukcÃ­
		- buÄ statickÃ© plÃ¡novÃ¡nÃ­ paralelismu (napÅ™. VLIW) nebo dynamickÃ© za bÄ›hu (sloÅ¾itÄ›jÅ¡Ã­)
		- IPC > 1
- **UveÄte char. vlastnosti architektury VLIW procesorÅ¯ + kde se v souÄ. pouÅ¾Ã­vÃ¡?**
	- Very Long Instruction Word
	- architektura se ÄtenÃ­m s vÃ­ce pÅ™Ã­stupy, superskalÃ¡rnÃ­, lze dÄ›lat paralelizaci na Ãºrovni instrukcÃ­
	- delÅ¡Ã­ instrukce kterÃ© majÃ­ dÃ­lÄÃ­ ÄÃ¡sti
	- vÅ¡echny vÃ½konnÃ© jednotky CPU umÃ­stÄ›ny vedle sebe
	- o paralelizaci rozhoduje pÅ™ekladaÄ (HW nekontroluje hazardy)
		- pÅ™ekladaÄ hlÃ­dÃ¡ kolize v registrech a sklÃ¡dÃ¡ instrukce, aby se co nejvÃ­ce vyuÅ¾ilo mÃ­sto v instrukÄnÃ­m slovu
	- vÄ›tÅ¡Ã­ nÃ¡roÄnost na program. pamÄ›Å¥
		- v instrukci jsou OPCODy pro vÅ¡echny jednotky, instrukce jsou dlouhÃ©
		- zÃ¡roveÅˆ nÃ¡roÄnÄ›jÅ¡Ã­ na implementaci, moÅ¾nÃ© problÃ©my se zpÄ›tnou kompatibilitou
	- pouÅ¾itÃ­: GPU, DSP (Digital Signal Processors)

## 2. â€“ vylepÅ¡enÃ­ procesoru â€“ (pÅ™Ã­klad)
- **(!) PÅ™edpoklÃ¡dejme vylepÅ¡enÃ­ procesoru pro databÃ¡zovÃ© vÃ½poÄty. NovÃ½ procesor je 5x rychlejÅ¡Ã­ neÅ¾ nynÄ›jÅ¡Ã­. DÃ¡le vÃ­me, Å¾e nynÃ­ je procesor zamÄ›stnÃ¡n z 65% vÃ½poÄty a 35% Äasu ÄekÃ¡ na vstupnÄ› â€“ vÃ½stupnÃ­ operace. JakÃ© bude celkovÃ© zrychlenÃ­ po plÃ¡novanÃ©m vylepÅ¡enÃ­?**
	- $F_E = 0.65; \quad \text{...ÄÃ¡st, kterou lze zlepÅ¡it (vÃ½poÄty)}$
	- $S_E = 5; \quad \text{...kolikrÃ¡t se zrychlÃ­ vÃ½poÄet}$
	- $S_{OVERALL} = \frac{1}{(1 - F_E) + \frac{F_E}{S_E}}$
	- $S_{OVERALL} = \frac{1}{(1 - 0.65) + \frac{0.65}{5}}$
	- $= 2.08x$
- **PÅ™edpoklÃ¡dejme vylepÅ¡enÃ­ procesoru pro web. NovÃ½ CPU je 10Ã— rychlejÅ¡Ã­ pro webovÃ© aplikace neÅ¾ nynÄ›jÅ¡Ã­. DÃ¡le vÃ­me, Å¾e nynÃ­ je CPU zamÄ›stnÃ¡n ze 40% vÃ½poÄty a 60% Äasu ÄekÃ¡ na I/O operace. JakÃ© bude celkovÃ© zrychlenÃ­ po plÃ¡novanÃ©m vylepÅ¡enÃ­?**
	- VYPOÄŒÃTAT dle 1 (dÅ¯leÅ¾itÃ½ pÅ™Ã­klad)
- (2024) PoÄÃ­taÄ zpracovÃ¡vÃ¡ program s 40mil dvoutaktovÃ½mi instrukcemi. KmitoÄet hodinovÃ½ch taktÅ¯ procesoru je 2 GHz. JakÃ¡ je vÃ½konnost procesoru v MIPS?
	- todo
- PoÄÃ­taÄ zpracovÃ¡vÃ¡ program, kterÃ½ mÃ¡ 5 milionÅ¯ 1-CPI (jednotaktovÃ½ch instrukcÃ­), 1 milion 2-CPI a 1 milion 3-CPI. KmitoÄet hodinovÃ½ch taktÅ¯ je 100 MHz. JakÃ¡ je jeho vÃ½konnost v MIPS?
	- $F_{CLK} = 100MHz$
	- $IC = 5 * 10^6 + 1 * 10^6 + 1 * 10^6 = 7 * 10^6$
	- $N_{CLK} = 5 * 10^6 + 2 * 10^6 + 3 * 10^6 = 10 * 10^6$
	- $T_{CPU} = \frac{N_{CLK}}{f_{CLK}} = \frac{10*10^6}{100*10^6} = 0.1s$
	- $P_{MIPS} = \frac{IC}{T_{CPU}} = 70 \, MIPS$
- **MikroÅ™adiÄ pracuje s frekvencÃ­ 4 MHz. K provedenÃ­ jednoho instrukÄnÃ­ho cyklu vyÅ¾aduje 4 hodinovÃ© takty. Program mÃ¡ 90% jednocyklovÃ½ch a 10% dvoucyklovÃ½ch instrukcÃ­. JakÃ½ je vÃ½kon mikroÅ™adiÄe v MIPS?**
	- $P_{MIPS} = \frac{f_{CLK}}{CPI}*10^{-6}$
	- $= \frac{4*10^6}{0.9 * 4 + 0.1 * 2 * 4}*10^{-6}$
	- $= 0.9\,MIPS$
- **VÃ½poÄetnÃ­ Ãºloha je rozdÄ›lena na 3 ÄÃ¡sti, z nichÅ¾ kaÅ¾dÃ¡ trvÃ¡ danÃ½ Äas (P1 = 20%, P2 = 30% a P3 = 50%). JakÃ© je celkovÃ© zrychlenÃ­, jestliÅ¾e ÄÃ¡st P1 zrychlÃ­me 5x, ÄÃ¡st P2 nezrychlÃ­me a ÄÃ¡st P3 zrychlÃ­me 10x?**
	- $S_{OVERALL} = \frac{T_{OLD}}{T_{NEW}}$
	- $= \frac{1}{\frac{0.2}{5} + \frac{0.3}{1} + \frac{0.5}{10}}$
	- $= 2.56x$
	- dalÅ¡Ã­: ![obrÃ¡zek Ãºlohy](img1.png)
- **VypoÄÃ­tejte prÅ¯mÄ›rnou dobu pÅ™Ã­stupu do pamÄ›ti (systÃ©m sloÅ¾enÃ½ z cache a operaÄnÃ­ pamÄ›ti), je-li vybavovacÃ­ doba cache 12 ns, Äas zÃ­skÃ¡nÃ­ dat z operaÄnÃ­ pamÄ›ti 160 ns a pravdÄ›podobnost neÃºspÄ›chu je 10%.**
	- $t = cache * ÃºspÄ›ch + ram * neÃºspÄ›ch$
		- pokud se to nepovede z cache, Äte se z RAM
	- $t = 12 * (1 - 0.1) + 160 * 0.1$
	- $t = 27ns$
- **(!) MÃ¡me 5 stupÅˆovou zÅ™etÄ›zenou linku. JakÃ© bude zrychlenÃ­ linky, kdyÅ¾ 20% instrukcÃ­ bude mÃ­t 4 ztrÃ¡tovÃ© (ÄekacÃ­) cykly, 15% instrukcÃ­ bude mÃ­t 1 ztrÃ¡tovÃ½ cyklus a zbÃ½vajÃ­cÃ­ poÄet instrukcÃ­ bude bez ztrÃ¡tovÃ½ch cyklÅ¯?**
	- todo
- **(!) JakÃ¡ je dosaÅ¾itelnÃ¡ ÃºÄinnost zÅ™etÄ›zenÃ© 4stupÅˆovÃ© linky pÅ™i zpracovÃ¡nÃ­ 5 instrukcÃ­? SpoÄtÄ›te dÃ¡le prÅ¯mÄ›rnou hodnotu CPI. (obrÃ¡zek, `2010_19_1`, `2019_11_1`)**

	- `x` = ÄekÃ¡nÃ­ na mezivÃ½sledek; `-` = nevyuÅ¾ito

	| ÄŒas | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
	|--|--|--|--|--|--|--|--|--|--|
	| S1 | 11 | 12 | 13 | 14 | x | 15 |  | | | 
	| S1 | | 11 | 12 | 13 | x | 14| 15 | | |
	| S1 | | | 11 | 12 | x | 13 | 14 | 15 | |
	| S1 | | | | 11 | 12 | - | 14 | 14 | 15 |
	- $CPI = \frac{9}{5} = 1.8\quad\text{[taktÅ¯ na 1 instrukci]}$
	- zrychlenÃ­ $S_{K} = \frac{T_{OLD}}{T_{NEW}}$
		- $= \frac{4*5}{9} = 2.2\quad\quad\text{| kde 9 = Äas po paralelizaci; 4*5 = Äas pÅ™i sync provedenÃ­}$
	- ÃºÄinnost $E_K = \frac{S_K}{\text{poÄet stupÅˆÅ¯ linky}} = \frac{2.2}{4} = 0.55$
- dalÅ¡Ã­ sus pÅ™Ã­klad - vypoÄÃ­tat `MIPS` pro jednu instrukci a pak jen vynÃ¡sobit poÄtem instrukcÃ­
	- ![img2](img2.png)

## 3. â€“ simulace registrÅ¯ â€“ (pÅ™Ã­klad)
- UveÄte novÃ½ stav registrÅ¯ mikroÅ™adiÄe rodiny PIC16 po provedenÃ­ danÃ© posloupnosti ÄtyÅ™ instrukcÃ­:

| (2024) Adresa   |      Hodnota      |  Instrukce |
|----------|-------------|------|
| 0x09 (WREG) | 0xCC | `MOVLW  .113` |
| 0x04 (FSR0L) | 0xCC | `MOVWF  0x04` |
| 0x70 | 0xCC | `BTFSS  0x70,4` |
| 0x71 | 0xCC | `DECF  0x71,W` |

| Stav po instrukcÃ­ch |  Hodnota |  
|----------|-----------|
| 0x09 (WREG) | 0xCB |
| 0x04 (FSR0L) | 0x71 |
| 0x70 | 0xCC |
| 0x71 | 0xCC |

___
<br>

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|:-------------|------|
| 0x09 (WREG) | 0xAB | `MOVLW  .113` |
| 0x04 (FSR0L) | 0xCD | `MOVWF  0x04` |
| 0x70 | 0xEF | `BTFSC  0x70,4` |
| 0x71 | 0x64 | `DECF  0x71,W` |

| Stav po instrukcÃ­ch |  Hodnota |  
|----------|-----------|
| 0x09 (WREG) | 0x71 |
| 0x04 (FSR0L) | 0x71 |
| 0x70 | 0xEF |
| 0x71 | 0x64 |

___
<br>

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|-------------|------|
| 0x09 (WREG) | 0xAA | `ADDWF  0x71,F` |
| 0x04 (FSR0L) | 0xAA | `RRF  0x71,W` |
| 0x70 | 0xAA | `BCF  0x70,1` |
| 0x71 | 0xAA | `XORWF  0x71,W` |

| Stav po instrukcÃ­ch |  Hodnota |  
|----------|-----------|
| 0x09 (WREG) | 0x?? |
| 0x04 (FSR0L) | 0x?? |
| 0x70 | 0x?? |
| 0x71 | 0x?? |

___
<br>

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|-------------|------|
| W | F2 | `ANDLW  F4h` |
| 04 (FSR) | 00 | `MOVF  14,1` |
| 14 | FF | `INCF  14,1` |
| 15 | 00 | `BCF  14,7` |

| Stav po instrukcÃ­ch |  Hodnota |  
|----------|-----------|
| W | F0 |
| 04 (FSR) | 00 |
| 14 | 00 |
| 15 | 00 |

___
<br>

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|-------------|------|
| W | AA | `ADDWF  15,1` |
| 04 (FSR) | 20 | `BTFSC  14,6` |
| 14 | A0 | `INCF  15,1` |
| 15 | FF | `MOVLW  15` |

| Stav po instrukcÃ­ch |  Hodnota |  
|----------|-----------|
| W | 15 |
| 04 (FSR) | 20 |
| 14 | A0 |
| 15 | AA |

___
<br>

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|-------------|------|
| W | F3 | `ANDLW  F4h` |
| 04 (FSR) | 14 | `MOVF  14,1` |
| 14 | FF | `INCF  14,1` |
| 15 | 00 | `BSF  14,7` |

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|-------------|------|
| W | BB | `ADDWF  15,1` |
| 04 (FSR) | DD | `BTFSC  14,6` |
| 14 | AA | `INCF  4,1` |
| 15 | CC | `MOVLW  15` |

| Adresa (DEC)   |      Hodnota (HEX)      |  Instrukce |
|----------|-------------|------|
| W | F5 | `MOVLW  14` |
| 04 (FSR) | 10 | `MOVWF  4` |
| 14 | BB | `DECF  14,1` |
| 15 | 0F | `BSF  14,1` |

- seznam instrukcÃ­ (`l` = literÃ¡l, `f` = registr, `d` = destination [d=0 -> `W`; d=1 -> zpÄ›t do `f`]):
	- obecnÃ©:
		- `MOVWF  f` - pÅ™esun `W` do `f`
		- `MOVF  f,d` - pÅ™esun `f` do `d` 
		- `DECF  f,d` - dekrement `f`
		- `INCF  f,d` - inkrement `f` 
		- `ADDWF  f,d` - souÄet `W` a `f`
		- `XORWF  f,d` - XOR `W` a `f`
		- `RRF  f,d` - rotace vpravo pÅ™es C
	- s literÃ¡lem `l`:
		- `MOVLW  l` - pÅ™esun `l` do `W`
		- `ANDLW  l` - AND `l` a `W`
		- `ADDLW  l` - souÄet `l` a `W`
	- bitovÃ© operace:
		- `BCF  f,b` - clearnout u `f` bit `b`
		- `BSF  f,b` - nastavit u `f` bit `b`
		- `BTFSS  f,b` - test u `f` bitu `b`; pÅ™eskoÄit dalÅ¡Ã­ pokud set
		- `BTFSC  f,b` - test u `f` bitu `b`; pÅ™eskoÄit dalÅ¡Ã­ pokud clear


## 4. â€“ pÅ™evody â€“ (pÅ™Ã­klad)

- **Jak bude reprezentovÃ¡no ÄÃ­slo (-12)\_D v pÄ›timÃ­stnÃ© celoÄÃ­selnÃ© ÄÃ­slicovÃ© formÄ›: a) v doplÅˆkovÃ©m kÃ³du, b) v aditivnÃ­m lichÃ©m kÃ³du**
<details>
  <summary>Å˜eÅ¡enÃ­</summary>
  
  a) 10100, b) 00011
</details>

- **Jak bude reprezentovÃ¡no ÄÃ­slo (-11)\_D v Å¡estimÃ­stnÃ© celoÄÃ­selnÃ© ÄÃ­slicovÃ© formÄ›: a) v doplÅˆkovÃ©m kÃ³du, b) v aditivnÃ­m lichÃ©m kÃ³du**
<details>
  <summary>Å˜eÅ¡enÃ­</summary>
  
  a) 110101, b) 010101
</details>

- **Jak bude reprezentovÃ¡no ÄÃ­slo (-13)\_D v Å¡estimÃ­stnÃ© celoÄÃ­selnÃ© ÄÃ­slicovÃ© formÄ›: a) v doplÅˆkovÃ©m kÃ³du, b) v aditivnÃ­m lichÃ©m kÃ³du**
<details>
  <summary>Å˜eÅ¡enÃ­</summary>
  
  a) 110011, b) 010011
</details>

- **ÄŒÃ­slo zapsanÃ© v aditivnÃ­m sudÃ©m kÃ³du mÃ¡ tvar `0110010`. O jakÃ© ÄÃ­slo v desÃ­tkovÃ© soustavÄ› se jednÃ¡? Jak bude vypadat zÃ¡pis stejnÃ©ho ÄÃ­sla v pÅ™Ã­mÃ©m kÃ³du se znamÃ©nkem (zapsanÃ½ pomocÃ­ stejnÃ©ho poÄtu bitÅ¯)?**
<details>
  <summary>Å˜eÅ¡enÃ­</summary>
  
  je to ÄÃ­slo -14, v pÅ™Ã­mÃ©m kÃ³du `1001110`
</details>

- **ÄŒÃ­slo zapsanÃ© v aditivnÃ­m sudÃ©m kÃ³du mÃ¡ tvar `1010101`. O jakÃ© ÄÃ­slo v desÃ­tkovÃ© soustavÄ› se jednÃ¡? Jak bude vypadat zÃ¡pis stejnÃ©ho ÄÃ­sla v pÅ™Ã­mÃ©m kÃ³du se znamÃ©nkem (zapsanÃ½ pomocÃ­ stejnÃ©ho poÄtu bitÅ¯)?**
<details>
  <summary>Å˜eÅ¡enÃ­</summary>
  
  je to ÄÃ­slo 21, v pÅ™Ã­mÃ©m kÃ³du `0010101`
</details>

- **(!) ÄŒÃ­slo zapsanÃ© v 32-bitovÃ©m formÃ¡tu reÃ¡lnÃ©ho ÄÃ­sla podle IEEE 754 mÃ¡ tvar (big endian): `(C2 81 00 00)_H`. O jakÃ© ÄÃ­slo se jednÃ¡ (zapsanÃ© v desÃ­tkovÃ© soustavÄ›)?**
<details>
  <summary>Å˜eÅ¡enÃ­</summary>
  
  `C2 81 00 00` = `1100 0010 1000 0001 0000 0000 0000 0000`
  - znamÃ©nkovÃ½ bit: `1`
  - exponent: `1000 0101` = $133$
  - mantisa: `000 0001 0000 0000 0000 0000` = $1 + 2^{-7} = 1.0078125$
  - $X = (-1)^1 * 2^{133-127} * 1.0078125$
  - $X = -64.5$
  
</details>

## 5. â€“ teorie
- (2024) V Äem se liÅ¡Ã­ architektura signÃ¡lovÃ©ho procesoru vÅ¯Äi bÄ›Å¾nÃ©mu procesoru?
	- signÃ¡lovÃ½ - uzpÅ¯soben pro analÃ½zu proudu dat, maticovÃ© vÃ½poÄty, vÃ½poÄty s vektory,
	- praktickÃ© algoritmy, pro kterÃ© se signÃ¡lovÃ½ hodÃ­ - Fourierovka, filtry (IIR, FIR)
- **(!) Co vÃ­te o architektuÅ™e procesorÅ¯ ISA s univerz. registry? Architekturu charakterizujte, uveÄte vÃ½hody/nevÃ½hody.**
	- Instruction Set Architecture
	- souÄasnÃ¡ nejpouÅ¾Ã­vanÄ›jÅ¡Ã­ architektura (x86)
	- velmi rychlÃ© univerzÃ¡lnÃ­ registry (GPR), mohou bÃ½t zdrojem i cÃ­lem dat
		- rychlejÅ¡Ã­ neÅ¾ jakÃ¡koliv pamÄ›Å¥, proto je to vÃ½hodnÃ© (nutno mÃ©nÄ› Äasto sahat do pamÄ›ti)
		- jejich poÄet je 8 aÅ¾ 128
	- instrukce majÃ­ 2 aÅ¾ 3 operandy, snadnÃ¡ implementace paralelismu
	- sloÅ¾itÃ½ pÅ™ekladaÄ, registry neumÃ­ pole (a dalÅ¡Ã­ sloÅ¾itÃ© dat. strukt.)
	- pÅ™epnutÃ­ kontextu trvÃ¡ dalÅ¡Ã­ dobu
- **PopiÅ¡te vÃ½hodu technologie zpracovÃ¡nÃ­ instrukcÃ­ mimo poÅ™adÃ­ (out-of-order) a kde se pouÅ¾Ã­vÃ¡.**
	- instrukce se vykonajÃ­ v jinÃ©m poÅ™adÃ­ neÅ¾ uvÃ¡dÃ­ program uloÅ¾enÃ½ v operaÄnÃ­ pamÄ›ti
	- -> procesor rozhoduje o poÅ™adÃ­ instrukcÃ­ (aby byly zpracovÃ¡ny co nejrychleji)
		- snaÅ¾Ã­ se maximalizovat vyuÅ¾itÃ­ vÅ¡ech ÄÃ¡stÃ­ procesoru
	- kde se pouÅ¾Ã­vÃ¡:
		- modernÃ­ Intel procesory, superpoÄÃ­taÄe, mobilnÃ­ Äipy (vÃ½drÅ¾ baterie)
- **PopiÅ¡te vÃ½hodu technologie spekulativnÃ­ho zpracovÃ¡nÃ­ instrukcÃ­ (speculative execution) a kde se pouÅ¾Ã­vÃ¡.**
	- odhad vykonÃ¡vÃ¡nÃ­ instrukcÃ­ dopÅ™edu
	- kdyÅ¾ je CPU mÃ©nÄ› vytÃ­Å¾en, vykonÃ¡vajÃ­ se instrukce do budoucna
		- nenÃ­ jistÃ©, zda budou pouÅ¾ity
	- dÅ¯leÅ¾itÃ© je, aby byly vÃ½sledky rychle k dispozici (cache)
	- kde se pouÅ¾Ã­vÃ¡:
		- GPU, superpoÄÃ­taÄe
- (2024) Co vÃ­te o technologii Turbo Boost? K Äemu slouÅ¾Ã­ a kde se pouÅ¾Ã­vÃ¡?
	- umoÅ¾Åˆuje jÃ¡drÅ¯m fungovat s vyÅ¡Å¡Ã­ frekvencÃ­
	- pokud to okolnosti dovolujÃ­ (teplota, spotÅ™eba)
	- pouÅ¾itÃ­: vyrovnÃ¡nÃ­ vytÃ­Å¾enÃ­ CPU
- (2024) Na jakÃ½ch principech je zaloÅ¾ena funkce Å™adiÄe procesoru? UveÄte vÃ½hody/nevÃ½hody jednotlivÃ½ch koncepcÃ­.
	- Control Unit - Å™adiÄ
	- Å™Ã­dÃ­ chod CPU, obsahuje instrukÄÃ­: registr (uchovÃ¡vÃ¡ OPCODE instr.) a dekodÃ©r (generuje Å™Ã­dÃ­cÃ­ signÃ¡ly pro procesor)
	- mÅ¯Å¾e obsahovat podÅ™adiÄe pro pÅ™eruÅ¡enÃ­, IO, periferie, ... 
- **(!) Na jakÃ½ch principech jsou zaloÅ¾eny technologie SSD diskÅ¯? UveÄte vÃ½hody/nevÃ½hody.**
	- todo
- **Na jakÃ½ch principech je zaloÅ¾ena funkce Å™adiÄe? UveÄte vÃ½hody/nevÃ½hody.**
	- Å™Ã­dÃ­ chod CPU dle instrukcÃ­ programu
	- obsahuje instrukÄnÃ­ registr (uchovÃ¡vÃ¡ OP code aktuÃ¡lnÃ­ instrukce) + instrukÄnÃ­ dekodÃ©r
	- funkce:
		- naÄÃ­st dalÅ¡Ã­ instrukci -> dekÃ³dovat ji -> vygenerovat Å™Ã­dÃ­cÃ­ signÃ¡ly -> vykonat instrukci -> (opakovat)
	- dÄ›lenÃ­:
		- obvodovÃ½: speciÃ¡lnÃ­ sekvenÄnÃ­ automat na mÃ­ru, rychlejÅ¡Ã­, draÅ¾Å¡Ã­, optimalizovanÃ© pro konkrÃ©tnÃ­ ÃºÄel
		- mikroprogramovÃ½: obecnÃ¡ Å™Ã­dÃ­cÃ­ pamÄ›Å¥ s mikroinstrukcemi, flexibilnÄ›jÅ¡Ã­
	- Å™adiÄ dÃ¡le obsahuje podÅ™adiÄe pro pÅ™eruÅ¡enÃ­, IO, periferie...
- (2024) ParalelnÃ­ vÃ­ceprocesorovÃ© systÃ©my se dÄ›lÃ­ na volnÄ› a tÄ›snÄ› vÃ¡zanÃ©. UveÄte, v Äem je princip. rozdÃ­l. Za jakÃ½ch podmÃ­nek je vÃ½hodnÄ›jÅ¡Ã­ pouÅ¾itÃ­ tÄ›snÄ› vÃ¡zanÃ½ch systÃ©mÅ¯?
	- volnÄ› vÃ¡zanÃ©
		- kaÅ¾dÃ½ CPU v systÃ©mu je vybaven velkou lokÃ¡lnÃ­ pamÄ›tÃ­
		- procesory majÃ­ autonomii, slabÃ¡ interakce mezi nimi
		- multipoÄÃ­taÄe, masivnÄ› paralelnÃ­ poÄÃ­taÄe, clustery
	- tÄ›snÄ› vÃ¡zanÃ©
		- CPU nemajÃ­ lokÃ¡lnÃ­ pamÄ›Å¥, pamÄ›Å¥ je sdÃ­lenÃ¡
		- ideÃ¡lnÄ› aby byly vÅ¡echny CPU v sÃ­ti rovnocennÃ© (Symmetric Multi-Processor)
		- vÃ½hodnÃ© za podmÃ­nek, Å¾e nemÃ¡me pÅ™Ã­liÅ¡ velkÃ© mnoÅ¾stvÃ­ procesorÅ¯ (+ je moÅ¾nÃ© pÅ™idat k procesorÅ¯m cache)
- **(!) JakÃ© jsou principiÃ¡lnÃ­ moÅ¾nosti Å™eÅ¡enÃ­ priorit pÅ™i vÃ­ce zdrojÃ­ch pÅ™eruÅ¡enÃ­?**
	- programovÃ¡ identifikace
		- k pÅ™eruÅ¡ovacÃ­mu vstupu procesoru se pÅ™ipojÃ­ signÃ¡ly externÃ­ch pÅ™eruÅ¡enÃ­
		- po pÅ™ijetÃ­ Å¾Ã¡dosti o pÅ™eruÅ¡enÃ­ se provede cyklickÃ© vyvolÃ¡vÃ¡nÃ­ (pooling) pÅ™ipojenÃ½ch zaÅ™Ã­zenÃ­
		- procesor postupnÄ› dotazuje vÅ¡echna zaÅ™Ã­zenÃ­ a urÄuje, kterÃ© vyvolalo pÅ™eruÅ¡enÃ­
		- priorita je urÄena poÅ™adÃ­m zaÅ™Ã­zenÃ­ v seznamu dotazovÃ¡nÃ­
		- jednoduchÃ© na implementaci, ale pomalejÅ¡Ã­ reakce (mÅ¯Å¾e bÃ½t neefektivnÃ­)
	- sÃ©riovÃ¡ obvodovÃ¡ identifikace (daisy chaining)
		- procesor ÄekÃ¡ na identifikaÄnÃ­ znak, kterÃ½ je generovÃ¡n pÅ™ipojenÃ½mi zaÅ™Ã­zenÃ­mi
		- zaÅ™Ã­zenÃ­ jsou propojena sÃ©riovÄ› (v Å™etÄ›zu) dle priority
		- zaÅ™Ã­zenÃ­ s vyÅ¡Å¡Ã­ prioritou blokujÃ­ ty s niÅ¾Å¡Ã­ (kterÃ© tedy nikdy nemusÃ­ bÃ½t obslouÅ¾eny)
		- rychlejÅ¡Ã­ neÅ¾ programovÃ¡ identifikace, ale zase riziko, Å¾e pokud jeden ÄlÃ¡nek Å™etÄ›zu selÅ¾e, ovlivnÃ­ ostatnÃ­
	- Å™adiÄ pÅ™eruÅ¡enÃ­ (interrupt controller)
		- specializovanÃ½ obvod, kterÃ½ shromaÅ¾Äuje Å¾Ã¡dosti o pÅ™eruÅ¡enÃ­
		- periferie posÃ­lajÃ­ Å¾Ã¡dosti o pÅ™eruÅ¡enÃ­ pÅ™Ã­mo do nÄ›j
		- Å™adiÄ pÅ™eruÅ¡enÃ­ rozhoduje o prioritÄ›, mÅ¯Å¾e mÄ›nit aktÃ¡lnÄ› zpracovÃ¡vanÃ© pÅ™eruÅ¡enÃ­ kdyÅ¾ pÅ™ijde novÃ© s vyÅ¡Å¡Ã­ prio
		- efektivnÃ­, nejrychlejÅ¡Ã­, nejdraÅ¾Å¡Ã­, sloÅ¾itÃ¡ implementace (nÃ¡roky na specializovanÃ½ HW)
- (2024) Co vÃ­ce o sbÄ›rnici SPI? NaznaÄte princip a oblast pouÅ¾itÃ­.
	- Serial Peripheral Interface
	- 4 vodiÄe, full-duplex
	- vÅ¾dy jeden master (urÄuje CLK a rychlost komunikace)
	- kaÅ¾dÃ© dalÅ¡Ã­ zaÅ™Ã­zenÃ­ = vodiÄ navÃ­c
- **Co vÃ­te o sbÄ›rnici I^2C? NaznaÄte princip a oblast pouÅ¾itÃ­.**
	- Inter-integrated circuit
	- proprietÃ¡rnÃ­ Philips, platÃ­ se za pÅ™idÄ›lenÃ­ unikÃ¡tnÃ­ adresy zaÅ™Ã­zenÃ­
	- multimaster sbÄ›rnice (master je ten, kdo zrovna potÅ™ebuje vysÃ­lat)
		- zaÅ™Ã­zenÃ­ detekuje, Å¾e je sbÄ›rnice zaneprÃ¡zdnÄ›nÃ¡ a ÄekÃ¡ na uvolnÄ›nÃ­
	- obsahuje dva obousmÄ›rnÃ© vodiÄe - jeden pro data, jeden pro CLK
	- chybÃ­ odolnost proti ruÅ¡enÃ­ 
	- oblast pouÅ¾itÃ­: senzory, EEPROM, displeje, AD pÅ™evodnÃ­ky, porty
- **Co vÃ­te o sbÄ›rnici PCI Express? NaznaÄte princip a oblast pouÅ¾itÃ­.**
	- Peripheral Component Interconnect Express
	- point-to-point sÃ©riovÃ¡ komunikace
		- rozdÃ­l oproti PCI, ta byla paralelnÃ­
	- vyuÅ¾Ã­vÃ¡ tzv. linky (lanes), kaÅ¾dÃ¡ linka je tvoÅ™ena dvojicÃ­ vodiÄÅ¯ (jeden pro pÅ™Ã­jem, jeden pro vysÃ­lÃ¡nÃ­)
		- konfigurace x4, x16, x32... oznaÄujÃ­ poÄet linek (vÃ­c linek = vÄ›tÅ¡Ã­ propustnost - a Å¡irÅ¡Ã­ kontektor ofc.)
	- linky pracujÃ­ nezÃ¡visle na sobÄ›, proto PCIe nenÃ­ paralelnÃ­ sbÄ›rnice
	- oblast pouÅ¾itÃ­: GPU, SSD, sÃ­Å¥ovÃ©/zvukovÃ© karty
- **Co vÃ­te o sbÄ›rnici USB? NaznaÄte princip a oblast pouÅ¾itÃ­.**
	- Universal Serial Bus
	- sÃ©riovÃ½ pÅ™enos dat na vzdÃ¡lenost jednotek metrÅ¯
	- host-device architektura
	- zpÄ›tnÃ¡ kompatibilita, hot-swap, moÅ¾nost napÃ¡jenÃ­ pÅ™ipojenÃ©ho zaÅ™Ã­zenÃ­
	- oblast pouÅ¾itÃ­: periferie (myÅ¡, klÃ¡vesnice, tiskÃ¡rny), externÃ­ disky, nabÃ­jenÃ­ telefonÅ¯
- **(!) Co vÃ­te o sbÄ›rnici SAS? NaznaÄte princip a oblast pouÅ¾itÃ­.**
	- Serial Attached SCSI
		- nÃ¡stupce paralelnÃ­ SCSI 
	- point-to-point sÃ©riovÃ¡ komunikace (kaÅ¾dÃ© zaÅ™Ã­zenÃ­ komunikuje pÅ™Ã­mo s Å™adiÄem)
	- full duplex, spolehlivÄ›jÅ¡Ã­ a rychlejÅ¡Ã­ neÅ¾ SATA
	- stromovÃ¡ topologie (lze pÅ™ipojit i SATA disky, zpÄ›tnÃ¡ kompatibilita)
	- oblast pouÅ¾itÃ­: servery, diskovÃ¡ pole, RAID, (hodnÄ› enterprise oblast)
		- tam, kde se vyÅ¾aduje co nejvyÅ¡Å¡Ã­ uptime
- **Co vÃ­ce o sbÄ›rnici HyperTransport (princip, technologie, topologie, kde se pouÅ¾Ã­vÃ¡)?**
	- AMD, vysokorychlostnÃ­ propojenÃ­ procesorÅ¯/chipsetÅ¯ atd. v PC
		- konkurence IntelÃ­mu FSB (Front-Side Bus)
	- full duplex sÃ©riovÃ¡ komunikace, nepotÅ™ebuje sdÃ­lenou sbÄ›rnici (FSB ano)
	- Å¡Ã­Å™ku pÃ¡sma urÄuje poÄet linek
	- point-to-point pÅ™ipojenÃ­
	- velmi nÃ­zkÃ¡ latence
	- je to podobnÃ½ jako PCIe (asi)
	- oblast pouÅ¾itÃ­: procesory, chipsety, GPU
- **(!) K Äemu slouÅ¾Ã­ impedaÄnÃ­ zakonÄenÃ­ sbÄ›rnic? Kdy je nutnÃ© jej pouÅ¾Ã­vat? UveÄte 1 pÅ™Ã­klad konkrÃ©tnÃ­ho impedaÄnÃ­ho zakonÄenÃ­ sbÄ›rnice.**
	- funkce - minimalizace odrazÅ¯ signÃ¡lu
		- odrazy zpÅ¯sobujÃ­ ruÅ¡enÃ­, chyby v datech, nestabilitu
	- Å™eÅ¡enÃ­ - na konec sbÄ›rnice se pÅ™idÃ¡ terminÃ¡tor (rezistor, kterÃ½ impedanÄnÄ› odpovÃ­dÃ¡ sbÄ›rnici)
		- ten pohlcuje signÃ¡l aby se neodrÃ¡Å¾el
	- kdy je nutnÃ© jej pouÅ¾Ã­vat?
		- pokud mÃ¡me vysokÃ© frekvence (PCIe) nebo dlouhÃ© vodiÄe
	- pÅ™Ã­klady konkrÃ©tnÃ­ho zakonÄenÃ­:
		- CAN (Controller Area Network)
- **Charakterizujte symbolickÃ¡ pole. Kde se pouÅ¾Ã­vajÃ­?**
	- datovÃ¡ struktura, tabulka, mapuje symbolickÃ© nÃ¡zvy na konkrÃ©tnÃ­ hodnoty / adresy
	- na uloÅ¾enÃ­ promÄ›nnÃ½ch, funkcÃ­, konstant, tÅ™Ã­d, objektÅ¯...
	- assembler, uklÃ¡dÃ¡nÃ­ instrukcÃ­
	- u debugovÃ¡nÃ­
- **Co je cache, k Äemu slouÅ¾Ã­, jakÃ© znÃ¡te typy?**
	- rychlÃ¡ vyrovnÃ¡vacÃ­ pamÄ›Å¥ mezi CPU a RAM
	- aby nemusel CPU poÅ™Ã¡d chodit do pomalÃ© RAM
	- rÅ¯znÃ© rychlosti a velikosti:
		- L1 Cache - ğŸš€, ~128KB, v jÃ¡dÅ™e CPU
		- L2 Cache - ğŸ˜´, ~1-8MB, individuÃ¡lnÃ­ nebo sdÃ­lenÃ¡
		- L3 Cache - ğŸŒ, ~desÃ­tky MB, sdÃ­lenÃ¡ mezi jÃ¡dry
	- dalÅ¡Ã­ typy (kromÄ› CPU cache): diskovÃ¡ cache, GPU cache, (i tÅ™eba OS ma cache...)
	- princip fungovÃ¡nÃ­: naposledy pouÅ¾itÃ¡ data budou pravdÄ›podobnÄ› pouÅ¾ita znovu, tedy FIFO (nahrazenÃ­ nejstarÅ¡Ã­ch dat)
- **Co je to DMA? NaznaÄte princip Äinnosti.**
	- Direct Memory Access
	- mechanismus, kterÃ½ umoÅ¾Åˆuje pÅ™enos dat mezi zaÅ™Ã­zenÃ­m (resp. portem) a RAM bez nutnosti zapojenÃ­ CPU
	- CPU ovlÃ¡dÃ¡ pÅ™enos (iniciuje pÅ™enost nastavenÃ­m zdrojovÃ© -> cÃ­lovÃ© adresy)
		- DMA Å™adiÄ pÅ™evezme kontrolu nad sbÄ›rnicÃ­ a zahÃ¡jÃ­ pÅ™enos
		- po dokonÄenÃ­ DMA Å™adiÄ informuje CPU pomocÃ­ pÅ™eruÅ¡enÃ­
	- (v podstatÄ› jde o zpÅ¯sob Å™Ã­zenÃ­ I/O opreacÃ­)
	- CPU mÅ¯Å¾e v dobÄ› Å™Ã­zenÃ­ vykonÃ¡vat jinÃ© Äinnosti -> ğŸ‘ğŸ»
	- data se v rÃ¡mci DMA pÅ™enÃ¡Å¡Ã­ v rÃ¡mci blokÅ¯ (nebo pÅ™Ã­mo)
- **Co jsou to clustery, jakÃ© znÃ¡te typy?**
	- masivnÄ› paralelnÃ­ poÄÃ­taÄe s rychlou propojovacÃ­ sÃ­tÃ­
	- vÃ­ce poÄÃ­taÄÅ¯ spolupracuje jako jednotnÃ½ celek
		- cÃ­l je zvÃ½Å¡it vÃ½kon / dostupnost / rozloÅ¾it zÃ¡tÄ›Å¾ / ...
		- High-Performance: vÄ›deckÃ©, simulaÄnÃ­ vÃ½poÄty; superpoÄÃ­taÄe
		- High-Availability: datovÃ¡ centra, banky; spolehlivost, 24/7 provoz
		- Load-Balancing: cloud, web; distribuce zÃ¡tÄ›Å¾e
		- Storage: uloÅ¾nÃ½ cluster; zprostÅ™edkovÃ¡vÃ¡ pÅ™Ã­stup k disku
	- clustery se lÃ©pe Å¡kÃ¡lujÃ­
	- lze je propojit i pomocÃ­ internetu (COW, NOW [Cluster/Network Of Workstations])
- **JakÃ© znÃ¡te hlavnÃ­ mÃ³dy adresovÃ¡nÃ­? NazaÄte principy.**
	- adresovÃ¡nÃ­ = zpÅ¯sob, jakÃ½m je zÃ­skÃ¡n operand pro provedenÃ­ instrukce
	- mÃ³dy:
		- pÅ™Ã­mÃ© (Direct): konstanta, nelze modifikovat za bÄ›hu
		- nepÅ™Ã­mÃ© (Indirect): adresa operandu je v registru / pamÄ›ti, dynamickÃ¡ manipulace
		- registrovÃ©: operand je v registru CPU (napÅ™. Carry, Zero)
		- relativnÃ­: relativnÄ› k aktuÃ¡lnÃ­ hodnotÄ› program counteru (JMP, CALL)
- **K Äemu slouÅ¾Ã­ ALU, z jakÃ½ch ÄÃ¡stÃ­ se sklÃ¡dÃ¡, ÄÃ­m se liÅ¡Ã­ ALU bÄ›Å¾nÃ½ch signÃ¡lovÃ½ch CPU vs ALU bÄ›Å¾nÃ½ch CPU?**
	- Arithmetic Logic Unit
	- zÃ¡kladnÃ­ vÃ½poÄetnÃ­ jednotka procesoru, kterÃ© provÃ¡dÃ­ aritmetickÃ©+logickÃ© oper.
	- slouÅ¾Ã­ ke:
		- sÄÃ­tÃ¡nÃ­, nÃ¡sobenÃ­, logickÃ½m operacÃ­m (AND, XOR), bitovÃ½m operacÃ­m, porovnÃ¡vÃ¡nÃ­, ...
	- sloÅ¾enÃ­ ALU:
		- aritmetickÃ¡ sekce (sÄÃ­taÄky, odeÄÃ­taÄky, dÄ›liÄky,...)
		- logickÃ¡ sekce (bitovÃ© a logickÃ© operace)
		- Å™Ã­dÃ­cÃ­ logika - komunikuje s Å™adiÄem CPU
		- pÅ™Ã­znakovÃ© registry (carry, zero, borrow, parity, ...)
	- procesor mÅ¯Å¾e mÃ­t vÃ­ce rÅ¯znÃ½ch ALU (specializovanÃ©, FPU)
	- signÃ¡lovÃ© CPU vs bÄ›Å¾nÃ© CPU
		- signÃ¡lovÃ© jsou uzpÅ¯sobeny pro rychlÃ© operace s maticemi, Fourierovka, fitry, vektory ... (zpracovÃ¡nÃ­ toku dat)
		- signÃ¡lovÃ© majÃ­ vysokÃ½ vnitÅ™nÃ­ paralelismus a specializovanÃ© instrukce
- **Co vÃ­te o technologii HT (Hyper-threading) u Intel Pentium 4?**
	- technologie vÃ­cevlÃ¡knovÃ©ho paralelnÃ­ho zpracovÃ¡nÃ­ instrukcÃ­
		- umoÅ¾Åˆuje jednomu jÃ¡dru aby zpracovÃ¡valo dvÄ› vlÃ¡kna narÃ¡z
	- rozdÄ›lenÃ­ procesoru na fyzickÃ© a dvÄ› logickÃ© jÃ¡dra
		- kaÅ¾dÃ© logickÃ© mÃ¡ vlastnÃ­ registry, plÃ¡novaÄ instrukcÃ­
	- pokud je ke zpracovÃ¡nÃ­ instrukce a jedno vlÃ¡kno ÄekÃ¡, procesor pÅ™epne na druhÃ© (paralelizace)
	- sniÅ¾uje latenci

## NezaÅ™azeno / nevypracovÃ¡no
- NapiÅ¡te vÃ½konnostnÃ­ rovnici procesoru bez cache a s cache, popiÅ¡te veliÄiny.
- Na obrÃ¡zku jsou znÃ¡zornÄ›ny dva principy zpracovÃ¡nÃ­ instrukcÃ­ v procesoru. ObÄ› architektury pojmenujte a naznaÄte oblast pouÅ¾itÃ­ (obrÃ¡zek, `2016_1_2`)
- V Äem se liÅ¡Ã­ plnÄ› asociativnÃ­ cache od n-cestnÄ› asociativnÃ­ cache?
- JakÃ© jsou hlavnÃ­ ÄÃ¡sti (funkÄnÃ­ bloky) grafickÃ½ch procesorÅ¯? PopiÅ¡te ÃºÄel kaÅ¾dÃ©ho bloku.
- JakÃ© znÃ¡te typy neadresovatelnÃ½ch pamÄ›tÃ­? Charakterizujte struÄnÄ› typy.
- Co je architektura souboru instrukcÃ­, co urÄuje, jakÃ© znÃ¡te typy?