# 关于电可能需要知道的知识

由于项目原因需要接触不少电学的相关知识，所以专门想着做一个专题，一方面记录一下自己的学习过程便于整理，一方面也想做一些通俗的、力所能及的分享。

## 关于数字时序：时钟信号、抖动、迟滞与眼图分析

这个部分会介绍一些关于数字时钟的基础知识和常用术语，例如***抖动、漂移、上升时间和下降时间、建立时间、迟滞和眼图***等。
[text](https://www.ni.com/en/shop/data-acquisition/measurement-fundamentals/digital-timing--clock-signals--jitter--hystereisis--and-eye-diag.html)
[text](https://www.cnblogs.com/lilto/p/9581143.html)
[text](https://www.jianshu.com/p/345e06eeafe0)

### 时钟信号

当传输数字信号的时候，很显然被发送的是0或者1的比特数据。但是当不同的设备进行通信时，比特数据的传输必须要和时钟信息保持同步。数字信号波形以时钟信号为基准——也就是说我们可以想象时钟信号是整个数字系统的协调者，它将时钟信息提供给系统内的各个部分来保证每个动作都可以在精准的时刻被触发。

那么时钟信号具体如何体现呢？时钟信号是一种具有固定周期T的**方波**。它的周期定义为从一个时钟边沿到下一个同类时钟边沿的时间间隔，一般比较常用相邻上升沿之间的时间来表示。时钟频率$f$就是每秒内的方波周期数，可以用公式$f= 1/T$计算得出。

<div style="text-align: center">
  <img src="image.png" alt="示意图" style="max-width: 100%">
  <p style="font-size: 14px; color: #666">图1：数字波形以时钟信号为基准，该信号具有固定周期，可在数据传输过程中同步数字发射器和接收器的运行</p>
</div>

时钟信号的占空比(duty cycle)是指波形处于逻辑高电平(1)的时间占整个周期百分比。如图2，上下两个波形展示了明显不同的占空比差异：上方50%占空比的波形处于逻辑高电平的时间明显高于下面30%占空比的波形。

<div style="text-align: center">
  <img src="image-1.png" alt="示意图" style="max-width: 100%">
  <p style="font-size: 14px; color: #666">图2：信号的占空比是波形处于逻辑高电平的时间百分比</p>
</div>

时钟信号用于在数据传输过程中同步数据发射器和接收器的时钟。比如说，发射器可以在时钟信号的每个上升沿发送数据位，接收器可以使用同一个时钟来读取数据。在这样的场景下，设备的**有效边沿**就是上升沿（低电平到高电平），这个有效边沿也叫做**有效时钟边沿**——数字发射器在有效时钟边沿发射数据位， 同样接收器也在有效时钟边沿对数据采样。
较新的设备也可以同时利用上升沿和下降沿(高电平到低电平)进行数据的传输，这类设备成为**双倍数据速率(DDR)**设备。实际传输过程中，数据会在有效时钟边沿后经历微小延迟才开始传输，这个延迟被叫做**时钟输出时间（clock-to-out time）**。

在接收器对数字线路上的数据进行采样时，为确保可靠的收取数据需关注两个关键的时序参数：
1.建立时间(Setup time, ts)：接收器准备接收输入期间，数据必须保持有效逻辑电平的最短时间。
2.保持时间(Hold time, tH)：接收器采样完成后，数据状态需维持不变的最短时间。

<div style="text-align: center">
  <img src="image-2.png" alt="示意图" style="max-width: 100%">
  <p style="font-size: 14px; color: #666">图3：数据稳定传输必须满足建立和保持时间的要求</p>
</div>

### 一些数字系统内的关键术语

| 术语类别     | 核心概念 | 工程意义 |
| ----------- | ----------- | ----------- |
| 时钟完整性      | 抖动     | 时钟边沿的实际位置与理想位置的差距  |
| 信号质量   | 上升/下降时间(tr/tf) |         |

