# 制御レジスタ

## 420Dh - MEMSEL - Memory-2 Waitstate Control (W)

 bit | 内容
---- | ----
7-1 | 不使用
0 | Memory-2領域のアクセスに要するサイクル (0=2.68MHz, 1=3.58MHz)

リセット時にbit0は0に設定されます。

Memory-2領域は、バンク`80h..BFh`のアドレス`8000h..FFFFh`と、バンク`C0h..FFh`のアドレス`0000h..FFFFh`で構成されています。

3.58MHzの高速メモリは120ns以上のROM/EPROMが必要です。2.68MHzのメモリは、200ns以上のROM/EPROMが必要です。

```
  2.684658 MHz = 21.47727 MHz / 8     ; WRAMと同じ速度でアクセス可能
  3.579545 MHz = 21.47727 MHz / 6     ; WRAMよりアクセスが高速
```

3.58MHzの設定を使用するプログラムは、カートリッジのヘッダの`[FFD5h].4`にその旨を記載してください。

## Forced Blank

いつでもビデオメモリにアクセスできるようにします。ポート`2100h`の`INIDISP bit7`を参照してください。
