---

title: "[정보보안기사] CPU/메모리시스템/IO"
---

## 공부한 책
### 이기적 정보보안기사 필기+실기 환상의 콤비

<iframe src="https://coupa.ng/bTZNkr" width="120" height="240" frameborder="0" scrolling="no" referrerpolicy="unsafe-url"></iframe>

`파트너스 활동을 통해 일정액의 수수료를 제공받을 수 있음`  

## 01.시스템 보안
### 01.운영체제 이해 및 관리
#### 01.CPU의 구조적 이해
1. CPU의 구조 이해
  - 입력장치(자료 입력) -> **CPU(연산)** -> 출력장치(결과 출력)
  - 구성요소: ALU, Register, Control Unit, 내부 CPU 버스
  - 레지스터의 종류: PC, MAR, MBR, IR
2. 버스 시스템
  - 버스: 데이터, 주소, 제어 정보를 전달하는 전송라인
  - 버스의 종류: 데이터 버스, 주소 버스, 제어 버스
3. CPU의 명령 실행 주기
  - 인출(fetch), 간접(indirect), 실행(execution), 인터럽트(interrupt)

#### 02.메모리 시스템
1. 기억장치 계층구조
  - (상위) 레지스터 -> 캐시 -> 주기억장치 -> 보조기억장치 (하위)
  - 상위계층일수록 용량이 작고 비용이 비싸고 속도가 빠르다
2. 캐시 메모리
  - CPU가 읽어들인 데이터들로 채워지는 버퍼
  - 캐시 메모리 사상(Mapping) 방식: Direct Mapping, Associate Mapping, Set Associate Mapping
3. 캐시 메모리 관리 방식
  - 인출 방식: Demand Fetch, Pre-Fetch
  - 캐시 메모리 교체 알고리즘: Random, FIFO, LFU, LRU, Optimal, NUR, SCR
4. 캐시 메모리 일관성
  - 멀티프로세서 환경에서 각 프로세서가 캐시를 보유하며 캐시에 로드된 데이터를 변경한 경우 주기억장치의 데이터와 동일하게 유지
5. 가상 메모리 시스템
  - 보조기억장치를 주기억장치처럼 사용
  - 페이지(Page): 가상 기억장치 상에서 동일한 크기의 최소 논리 분할 단위로 나눈 것
  - 세그먼트(Segment): 사용자 주소 공간을 용도별로 논리적 단위로 나눈 것

#### 03. I/O 인터페이스
1. DMA
  - CPU의 개입 없이 I/O 장치와 기억장치 사이의 데이터를 전송하는 접근방식
