TimeQuest Timing Analyzer report for dp
Sat May 22 02:58:51 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Hold: 'Clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clock'
 27. Slow 1200mV 0C Model Hold: 'Clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clock'
 40. Fast 1200mV 0C Model Hold: 'Clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; dp                                                 ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -1.756 ; -17.553            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clock ; 0.311 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -32.392                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.616      ;
; -0.612 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.529      ;
; -0.607 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.524      ;
; -0.601 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.518      ;
; -0.596 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.526      ;
; -0.590 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.520      ;
; -0.590 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.520      ;
; -0.527 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.444      ;
; -0.513 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.758      ;
; -0.507 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.752      ;
; -0.507 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.752      ;
; -0.504 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.434      ;
; -0.496 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.413      ;
; -0.494 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.411      ;
; -0.476 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.406      ;
; -0.476 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.406      ;
; -0.474 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.404      ;
; -0.470 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.400      ;
; -0.421 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.666      ;
; -0.397 ; reg:U0_IR|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.348     ; 1.044      ;
; -0.397 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.642      ;
; -0.396 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.641      ;
; -0.393 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.638      ;
; -0.392 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.322      ;
; -0.391 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.321      ;
; -0.391 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.636      ;
; -0.391 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.636      ;
; -0.390 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.635      ;
; -0.365 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.295      ;
; -0.357 ; reg:U2_PC|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.287      ;
; -0.305 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.550      ;
; -0.304 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.549      ;
; -0.283 ; reg:U0_IR|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.348     ; 0.930      ;
; -0.280 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.525      ;
; -0.279 ; reg:U0_IR|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.348     ; 0.926      ;
; -0.277 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.522      ;
; -0.274 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.519      ;
; -0.259 ; reg:U0_IR|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.348     ; 0.906      ;
; -0.230 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.160      ;
; -0.222 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.152      ;
; -0.188 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.250      ; 1.433      ;
; -0.087 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.004      ;
; -0.086 ; reg:U6_A|Q[7]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 1.003      ;
; -0.076 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.006      ;
; -0.075 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.005      ;
; -0.074 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.004      ;
; -0.068 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 0.985      ;
; -0.065 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.078     ; 0.982      ;
; -0.044 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.974      ;
; 0.259  ; reg:U2_PC|Q[0]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.252      ; 1.021      ;
; 0.271  ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.659      ;
; 0.271  ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.659      ;
; 0.278  ; reg:U2_PC|Q[2]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.252      ; 1.002      ;
; 0.284  ; reg:U2_PC|Q[3]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.252      ; 0.996      ;
; 0.311  ; reg:U2_PC|Q[1]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.252      ; 0.969      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; reg:U2_PC|Q[1]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.879      ;
; 0.336 ; reg:U2_PC|Q[3]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.904      ;
; 0.340 ; reg:U2_PC|Q[2]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.908      ;
; 0.355 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.358 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.580      ;
; 0.368 ; reg:U2_PC|Q[0]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.381      ; 0.936      ;
; 0.525 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.075      ;
; 0.536 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.086      ;
; 0.565 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 0.800      ;
; 0.567 ; reg:U6_A|Q[7]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 0.802      ;
; 0.567 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 0.802      ;
; 0.568 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 0.803      ;
; 0.573 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.795      ;
; 0.581 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.803      ;
; 0.582 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.804      ;
; 0.592 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.814      ;
; 0.635 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.185      ;
; 0.637 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.187      ;
; 0.638 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.188      ;
; 0.646 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.196      ;
; 0.648 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.198      ;
; 0.648 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.198      ;
; 0.747 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.297      ;
; 0.748 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.298      ;
; 0.750 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.300      ;
; 0.758 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.308      ;
; 0.758 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.308      ;
; 0.760 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.310      ;
; 0.764 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.986      ;
; 0.791 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.013      ;
; 0.842 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.077      ;
; 0.854 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.076      ;
; 0.854 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.089      ;
; 0.856 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.091      ;
; 0.858 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.093      ;
; 0.860 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.410      ;
; 0.862 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.084      ;
; 0.862 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.084      ;
; 0.864 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.086      ;
; 0.870 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.393      ; 1.420      ;
; 0.897 ; reg:U2_PC|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.119      ;
; 0.899 ; reg:U0_IR|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.220     ; 0.836      ;
; 0.916 ; reg:U0_IR|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.220     ; 0.853      ;
; 0.918 ; reg:U0_IR|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.220     ; 0.855      ;
; 0.921 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.143      ;
; 0.925 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.147      ;
; 0.952 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.187      ;
; 0.959 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.181      ;
; 0.964 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.186      ;
; 0.968 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.078      ; 1.203      ;
; 0.974 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.196      ;
; 0.981 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.203      ;
; 0.983 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.205      ;
; 1.011 ; reg:U0_IR|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.220     ; 0.948      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.514      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[0]|clk                                                                                                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[1]|clk                                                                                                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[2]|clk                                                                                                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[3]|clk                                                                                                 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[4]|clk                                                                                                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[5]|clk                                                                                                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[6]|clk                                                                                                  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[7]|clk                                                                                                  ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                         ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[0]|clk                                                                                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[1]|clk                                                                                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[2]|clk                                                                                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[3]|clk                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; 0.419  ; 0.649        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; 0.423  ; 0.653        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[0]|clk                                                                                                  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[1]|clk                                                                                                  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[2]|clk                                                                                                  ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[3]|clk                                                                                                  ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[0]|clk                                                                                                 ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[1]|clk                                                                                                 ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[2]|clk                                                                                                 ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[3]|clk                                                                                                 ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                         ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[4]|clk                                                                                                  ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[5]|clk                                                                                                  ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[6]|clk                                                                                                  ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[7]|clk                                                                                                  ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                    ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                      ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Aload     ; Clock      ; 2.140 ; 2.526 ; Rise       ; Clock           ;
; INmux     ; Clock      ; 2.133 ; 2.547 ; Rise       ; Clock           ;
; IRload    ; Clock      ; 2.483 ; 2.878 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; 2.152 ; 2.594 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 1.823 ; 2.236 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 2.126 ; 2.548 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 2.152 ; 2.594 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 2.044 ; 2.441 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.333 ; 1.766 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.866 ; 2.302 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.828 ; 2.269 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.333 ; 1.743 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.105 ; 0.222 ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.161 ; 0.289 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Aload     ; Clock      ; -1.549 ; -1.932 ; Rise       ; Clock           ;
; INmux     ; Clock      ; -1.344 ; -1.799 ; Rise       ; Clock           ;
; IRload    ; Clock      ; -1.986 ; -2.300 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; -0.942 ; -1.343 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -1.438 ; -1.842 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -1.729 ; -2.141 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.754 ; -2.185 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.650 ; -2.038 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -0.942 ; -1.365 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.454 ; -1.879 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.418 ; -1.848 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.942 ; -1.343 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.326  ; 0.203  ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.040  ; -0.089 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 7.646 ; 7.608 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 6.598 ; 6.516 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 6.592 ; 6.503 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 7.646 ; 7.608 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.769 ; 6.724 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.565 ; 6.532 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.769 ; 6.724 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.916 ; 5.827 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.713 ; 5.636 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.454 ; 6.374 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.468 ; 6.385 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.687 ; 6.594 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.359 ; 6.275 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 7.025 ; 7.163 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 6.389 ; 6.299 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 6.395 ; 6.312 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 6.389 ; 6.299 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 7.435 ; 7.396 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 5.533 ; 5.455 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.343 ; 6.307 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.539 ; 6.491 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.728 ; 5.638 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.533 ; 5.455 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.244 ; 6.163 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.258 ; 6.174 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.469 ; 6.375 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.149 ; 6.065 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 6.350 ; 6.538 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -1.484 ; -13.763           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.302 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -32.392                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.069     ; 2.353      ;
; -0.436 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 1.361      ;
; -0.426 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 1.351      ;
; -0.415 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.353      ;
; -0.414 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.352      ;
; -0.408 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 1.333      ;
; -0.396 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.334      ;
; -0.359 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 1.284      ;
; -0.340 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.278      ;
; -0.336 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 1.261      ;
; -0.335 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 1.260      ;
; -0.329 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.553      ;
; -0.328 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.552      ;
; -0.317 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.255      ;
; -0.315 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.253      ;
; -0.312 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.249      ;
; -0.310 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.534      ;
; -0.306 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.243      ;
; -0.254 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.478      ;
; -0.242 ; reg:U0_IR|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.310     ; 0.927      ;
; -0.236 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.173      ;
; -0.233 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.170      ;
; -0.231 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.455      ;
; -0.229 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.453      ;
; -0.228 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.165      ;
; -0.228 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.452      ;
; -0.228 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.452      ;
; -0.213 ; reg:U2_PC|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.150      ;
; -0.210 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.434      ;
; -0.210 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.434      ;
; -0.154 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.378      ;
; -0.149 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.373      ;
; -0.136 ; reg:U0_IR|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.310     ; 0.821      ;
; -0.132 ; reg:U0_IR|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.310     ; 0.817      ;
; -0.131 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.355      ;
; -0.128 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.352      ;
; -0.115 ; reg:U0_IR|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.310     ; 0.800      ;
; -0.110 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.334      ;
; -0.091 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.028      ;
; -0.089 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.026      ;
; -0.049 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.229      ; 1.273      ;
; 0.029  ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 0.896      ;
; 0.030  ; reg:U6_A|Q[7]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 0.895      ;
; 0.043  ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.895      ;
; 0.043  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.895      ;
; 0.048  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.890      ;
; 0.053  ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 0.872      ;
; 0.055  ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.070     ; 0.870      ;
; 0.077  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.861      ;
; 0.315  ; reg:U2_PC|Q[0]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.219      ; 0.924      ;
; 0.336  ; reg:U2_PC|Q[2]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.219      ; 0.903      ;
; 0.338  ; reg:U2_PC|Q[3]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.219      ; 0.901      ;
; 0.354  ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 0.583      ;
; 0.354  ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 0.583      ;
; 0.362  ; reg:U2_PC|Q[1]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.219      ; 0.877      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.302 ; reg:U2_PC|Q[1]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.340      ; 0.811      ;
; 0.309 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.317 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.519      ;
; 0.326 ; reg:U2_PC|Q[3]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.340      ; 0.835      ;
; 0.328 ; reg:U2_PC|Q[2]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.340      ; 0.837      ;
; 0.355 ; reg:U2_PC|Q[0]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.340      ; 0.864      ;
; 0.470 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 0.970      ;
; 0.477 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 0.977      ;
; 0.510 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.724      ;
; 0.511 ; reg:U6_A|Q[7]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.725      ;
; 0.511 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.725      ;
; 0.512 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.726      ;
; 0.518 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.719      ;
; 0.526 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.727      ;
; 0.526 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.727      ;
; 0.533 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.734      ;
; 0.559 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.059      ;
; 0.566 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.066      ;
; 0.566 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.066      ;
; 0.566 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.066      ;
; 0.571 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.071      ;
; 0.573 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.073      ;
; 0.655 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.155      ;
; 0.655 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.155      ;
; 0.660 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.160      ;
; 0.662 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.162      ;
; 0.662 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.162      ;
; 0.667 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.167      ;
; 0.698 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.900      ;
; 0.717 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.919      ;
; 0.751 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.251      ;
; 0.755 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.969      ;
; 0.756 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.356      ; 1.256      ;
; 0.761 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.975      ;
; 0.762 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.976      ;
; 0.767 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.968      ;
; 0.769 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.970      ;
; 0.769 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.970      ;
; 0.769 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 0.983      ;
; 0.774 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.975      ;
; 0.806 ; reg:U0_IR|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.190     ; 0.760      ;
; 0.813 ; reg:U2_PC|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.015      ;
; 0.823 ; reg:U0_IR|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.190     ; 0.777      ;
; 0.827 ; reg:U0_IR|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.190     ; 0.781      ;
; 0.833 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.035      ;
; 0.839 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.041      ;
; 0.844 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.058      ;
; 0.858 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.070      ; 1.072      ;
; 0.858 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.059      ;
; 0.861 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.063      ;
; 0.863 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.064      ;
; 0.888 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.090      ;
; 0.890 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.092      ;
; 0.910 ; reg:U0_IR|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.190     ; 0.864      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.010      ; 2.260      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[0]|clk                                                                                                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[1]|clk                                                                                                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[2]|clk                                                                                                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[3]|clk                                                                                                 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                         ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[0]|clk                                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[1]|clk                                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[2]|clk                                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[3]|clk                                                                                                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[4]|clk                                                                                                  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[5]|clk                                                                                                  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[6]|clk                                                                                                  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[7]|clk                                                                                                  ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; 0.425  ; 0.655        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; 0.429  ; 0.659        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                  ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[4]|clk                                                                                                  ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[5]|clk                                                                                                  ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[6]|clk                                                                                                  ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[7]|clk                                                                                                  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[0]|clk                                                                                                  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[1]|clk                                                                                                  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[2]|clk                                                                                                  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[3]|clk                                                                                                  ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[0]|clk                                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[1]|clk                                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[2]|clk                                                                                                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[3]|clk                                                                                                 ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                    ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                      ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Aload     ; Clock      ; 1.831 ; 2.150 ; Rise       ; Clock           ;
; INmux     ; Clock      ; 1.837 ; 2.165 ; Rise       ; Clock           ;
; IRload    ; Clock      ; 2.156 ; 2.463 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; 1.858 ; 2.200 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 1.551 ; 1.879 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 1.833 ; 2.160 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.858 ; 2.200 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.750 ; 2.063 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.103 ; 1.453 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.595 ; 1.936 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.567 ; 1.905 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.095 ; 1.436 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.090 ; 0.247 ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.159 ; 0.305 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Aload     ; Clock      ; -1.300 ; -1.616 ; Rise       ; Clock           ;
; INmux     ; Clock      ; -1.123 ; -1.487 ; Rise       ; Clock           ;
; IRload    ; Clock      ; -1.710 ; -1.965 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; -0.748 ; -1.081 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -1.211 ; -1.531 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -1.481 ; -1.800 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.505 ; -1.839 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.401 ; -1.707 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -0.756 ; -1.098 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.228 ; -1.560 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -1.201 ; -1.531 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.748 ; -1.081 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.288  ; 0.148  ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.024  ; -0.122 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 6.818 ; 6.761 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 5.896 ; 5.816 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 5.894 ; 5.805 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 6.818 ; 6.761 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.072 ; 5.994 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 5.882 ; 5.829 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.072 ; 5.994 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.309 ; 5.187 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.120 ; 5.018 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.810 ; 5.684 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 5.823 ; 5.697 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.031 ; 5.882 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.698 ; 5.602 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 6.264 ; 6.430 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 5.703 ; 5.616 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 5.706 ; 5.626 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 5.703 ; 5.616 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 6.620 ; 6.564 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 4.958 ; 4.855 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 5.684 ; 5.631 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 5.866 ; 5.788 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.139 ; 5.017 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 4.958 ; 4.855 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 5.619 ; 5.493 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 5.632 ; 5.507 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 5.832 ; 5.684 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 5.508 ; 5.412 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 5.654 ; 5.870 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -0.324 ; -2.268            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.155 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -24.145                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.047     ; 1.232      ;
; 0.100  ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.843      ;
; 0.104  ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.839      ;
; 0.104  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.845      ;
; 0.108  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.841      ;
; 0.109  ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.834      ;
; 0.119  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.830      ;
; 0.140  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.981      ;
; 0.144  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.977      ;
; 0.149  ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.794      ;
; 0.155  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.966      ;
; 0.163  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.786      ;
; 0.175  ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.774      ;
; 0.177  ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.766      ;
; 0.178  ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.771      ;
; 0.178  ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.765      ;
; 0.184  ; reg:U0_IR|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.202     ; 0.601      ;
; 0.187  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.762      ;
; 0.188  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.761      ;
; 0.199  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.922      ;
; 0.208  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.913      ;
; 0.209  ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.912      ;
; 0.212  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.909      ;
; 0.213  ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.908      ;
; 0.219  ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.730      ;
; 0.220  ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.729      ;
; 0.223  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.898      ;
; 0.224  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.897      ;
; 0.242  ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.707      ;
; 0.245  ; reg:U0_IR|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.202     ; 0.540      ;
; 0.248  ; reg:U2_PC|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.701      ;
; 0.249  ; reg:U0_IR|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.202     ; 0.536      ;
; 0.259  ; reg:U0_IR|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.202     ; 0.526      ;
; 0.267  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.854      ;
; 0.267  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.854      ;
; 0.277  ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.844      ;
; 0.281  ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.840      ;
; 0.292  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.829      ;
; 0.308  ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.641      ;
; 0.318  ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.631      ;
; 0.335  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; 0.134      ; 0.786      ;
; 0.388  ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.555      ;
; 0.390  ; reg:U6_A|Q[7]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.553      ;
; 0.393  ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.556      ;
; 0.394  ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.555      ;
; 0.398  ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.551      ;
; 0.399  ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.544      ;
; 0.401  ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.542      ;
; 0.413  ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.536      ;
; 0.549  ; reg:U2_PC|Q[0]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.137      ; 0.597      ;
; 0.562  ; reg:U2_PC|Q[2]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.137      ; 0.584      ;
; 0.566  ; reg:U2_PC|Q[3]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.137      ; 0.580      ;
; 0.582  ; reg:U2_PC|Q[1]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 1.000        ; 0.137      ; 0.564      ;
; 0.590  ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.359      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.155 ; reg:U2_PC|Q[1]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.220      ; 0.479      ;
; 0.168 ; reg:U2_PC|Q[3]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.220      ; 0.492      ;
; 0.169 ; reg:U2_PC|Q[2]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.220      ; 0.493      ;
; 0.185 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.188 ; reg:U2_PC|Q[0]                                                                                                 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; Clock        ; Clock       ; 0.000        ; 0.220      ; 0.512      ;
; 0.192 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.283 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.583      ;
; 0.291 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.591      ;
; 0.305 ; reg:U6_A|Q[7]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.433      ;
; 0.305 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.433      ;
; 0.306 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.434      ;
; 0.307 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.435      ;
; 0.307 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.429      ;
; 0.312 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.434      ;
; 0.313 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.435      ;
; 0.317 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[0]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.439      ;
; 0.346 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.646      ;
; 0.348 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.648      ;
; 0.349 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.649      ;
; 0.354 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.654      ;
; 0.357 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[4]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.657      ;
; 0.357 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.657      ;
; 0.400 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.522      ;
; 0.411 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.711      ;
; 0.412 ; reg:U6_A|Q[3]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.712      ;
; 0.414 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.714      ;
; 0.419 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.541      ;
; 0.420 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.720      ;
; 0.420 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.720      ;
; 0.423 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.723      ;
; 0.455 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.583      ;
; 0.460 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.582      ;
; 0.464 ; reg:U6_A|Q[6]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.592      ;
; 0.465 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[5]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.593      ;
; 0.466 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[1]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; reg:U6_A|Q[2]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.588      ;
; 0.468 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[6]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.596      ;
; 0.469 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[2]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.591      ;
; 0.477 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.777      ;
; 0.479 ; reg:U2_PC|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.601      ;
; 0.486 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.216      ; 0.786      ;
; 0.492 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.614      ;
; 0.495 ; reg:U0_IR|Q[0]                                                                                                 ; reg:U2_PC|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.120     ; 0.459      ;
; 0.495 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.617      ;
; 0.501 ; reg:U2_PC|Q[0]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.623      ;
; 0.502 ; reg:U0_IR|Q[3]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.120     ; 0.466      ;
; 0.505 ; reg:U0_IR|Q[1]                                                                                                 ; reg:U2_PC|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.120     ; 0.469      ;
; 0.518 ; reg:U6_A|Q[5]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.646      ;
; 0.523 ; reg:U6_A|Q[1]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.645      ;
; 0.526 ; reg:U2_PC|Q[2]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.648      ;
; 0.528 ; reg:U2_PC|Q[1]                                                                                                 ; reg:U2_PC|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.650      ;
; 0.531 ; reg:U6_A|Q[4]                                                                                                  ; reg:U6_A|Q[7]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.044      ; 0.659      ;
; 0.532 ; reg:U6_A|Q[0]                                                                                                  ; reg:U6_A|Q[3]                                                                                                  ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.654      ;
; 0.558 ; reg:U0_IR|Q[2]                                                                                                 ; reg:U2_PC|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; -0.120     ; 0.522      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[7]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[6]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[5]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[3]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[2]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[1]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ; reg:U0_IR|Q[0]                                                                                                 ; Clock        ; Clock       ; 0.000        ; 0.012      ; 1.151      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; -0.095 ; 0.135        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; -0.094 ; 0.136        ; 0.230          ; Low Pulse Width  ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                                                                                                  ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[4]|clk                                                                                                  ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[5]|clk                                                                                                  ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[6]|clk                                                                                                  ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[7]|clk                                                                                                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                      ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[0]|clk                                                                                                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[1]|clk                                                                                                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[2]|clk                                                                                                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U2_PC|Q[3]|clk                                                                                                 ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                         ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[0]|clk                                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[1]|clk                                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[2]|clk                                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; U6_A|Q[3]|clk                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                                                                                                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[0]                                                                                                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[1]                                                                                                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[2]                                                                                                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[3]                                                                                                  ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[0]                                                                                                 ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[1]                                                                                                 ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[2]                                                                                                 ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[3]                                                                                                 ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[5]                                                                                                 ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[6]                                                                                                 ;
; 0.629  ; 0.859        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; reg:U0_IR|Q[7]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[0]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[1]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[2]                                                                                                 ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U2_PC|Q[3]                                                                                                 ;
; 0.631  ; 0.861        ; 0.230          ; High Pulse Width ; Clock ; Rise       ; lpm_rom:U4_ROM|altrom:srom|altsyncram:rom_block|altsyncram_8e01:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[4]                                                                                                  ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[5]                                                                                                  ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[6]                                                                                                  ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; reg:U6_A|Q[7]                                                                                                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[0]|clk                                                                                                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[1]|clk                                                                                                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[2]|clk                                                                                                  ;
; 0.846  ; 0.846        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[3]|clk                                                                                                  ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[0]|clk                                                                                                 ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[1]|clk                                                                                                 ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[2]|clk                                                                                                 ;
; 0.850  ; 0.850        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U2_PC|Q[3]|clk                                                                                                 ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U4_ROM|srom|rom_block|auto_generated|ram_block1a0|clk0                                                         ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]                                                                                    ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk                                                                                      ;
; 0.862  ; 0.862        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[4]|clk                                                                                                  ;
; 0.862  ; 0.862        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[5]|clk                                                                                                  ;
; 0.862  ; 0.862        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[6]|clk                                                                                                  ;
; 0.862  ; 0.862        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; U6_A|Q[7]|clk                                                                                                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Aload     ; Clock      ; 1.192 ; 1.743 ; Rise       ; Clock           ;
; INmux     ; Clock      ; 1.181 ; 1.733 ; Rise       ; Clock           ;
; IRload    ; Clock      ; 1.398 ; 1.974 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; 1.200 ; 1.794 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 1.014 ; 1.568 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 1.187 ; 1.765 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 1.200 ; 1.794 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.126 ; 1.693 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 0.742 ; 1.296 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.038 ; 1.635 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.029 ; 1.618 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 0.737 ; 1.282 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.063 ; 0.348 ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.089 ; 0.386 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Aload     ; Clock      ; -0.861 ; -1.410 ; Rise       ; Clock           ;
; INmux     ; Clock      ; -0.745 ; -1.319 ; Rise       ; Clock           ;
; IRload    ; Clock      ; -1.118 ; -1.658 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; -0.517 ; -1.055 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.796 ; -1.344 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.961 ; -1.532 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -0.974 ; -1.560 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -0.903 ; -1.463 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -0.521 ; -1.069 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -0.806 ; -1.394 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -0.797 ; -1.378 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.517 ; -1.055 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.182  ; -0.116 ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.028  ; -0.271 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 4.610 ; 4.684 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 3.872 ; 3.922 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 3.862 ; 3.908 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 4.610 ; 4.684 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.923 ; 4.018 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.827 ; 3.911 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.923 ; 4.018 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.441 ; 3.474 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.336 ; 3.363 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.743 ; 3.797 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.756 ; 3.810 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.874 ; 3.938 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.690 ; 3.725 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 4.124 ; 4.128 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 3.732 ; 3.775 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 3.741 ; 3.788 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 3.732 ; 3.775 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 4.476 ; 4.546 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.227 ; 3.253 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.696 ; 3.775 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.787 ; 3.877 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.328 ; 3.359 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.227 ; 3.253 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.619 ; 3.670 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.632 ; 3.683 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.745 ; 3.806 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.566 ; 3.598 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 3.754 ; 3.765 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.155 ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -1.756  ; 0.155 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.553 ; 0.0   ; 0.0      ; 0.0     ; -32.392             ;
;  Clock           ; -17.553 ; 0.000 ; N/A      ; N/A     ; -32.392             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Aload     ; Clock      ; 2.140 ; 2.526 ; Rise       ; Clock           ;
; INmux     ; Clock      ; 2.133 ; 2.547 ; Rise       ; Clock           ;
; IRload    ; Clock      ; 2.483 ; 2.878 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; 2.152 ; 2.594 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 1.823 ; 2.236 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 2.126 ; 2.548 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 2.152 ; 2.594 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 2.044 ; 2.441 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.333 ; 1.766 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.866 ; 2.302 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 1.828 ; 2.269 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 1.333 ; 1.743 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.105 ; 0.348 ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.161 ; 0.386 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Aload     ; Clock      ; -0.861 ; -1.410 ; Rise       ; Clock           ;
; INmux     ; Clock      ; -0.745 ; -1.319 ; Rise       ; Clock           ;
; IRload    ; Clock      ; -1.118 ; -1.658 ; Rise       ; Clock           ;
; Input[*]  ; Clock      ; -0.517 ; -1.055 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -0.796 ; -1.344 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -0.961 ; -1.532 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -0.974 ; -1.560 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -0.903 ; -1.463 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -0.521 ; -1.069 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -0.806 ; -1.394 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -0.797 ; -1.378 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.517 ; -1.055 ; Rise       ; Clock           ;
; JNZmux    ; Clock      ; 0.326  ; 0.203  ; Rise       ; Clock           ;
; PCload    ; Clock      ; 0.040  ; -0.089 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 7.646 ; 7.608 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 6.598 ; 6.516 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 6.592 ; 6.503 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 7.646 ; 7.608 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 6.769 ; 6.724 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.565 ; 6.532 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.769 ; 6.724 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 5.916 ; 5.827 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 5.713 ; 5.636 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.454 ; 6.374 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.468 ; 6.385 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.687 ; 6.594 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.359 ; 6.275 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 7.025 ; 7.163 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; IR[*]      ; Clock      ; 3.732 ; 3.775 ; Rise       ; Clock           ;
;  IR[5]     ; Clock      ; 3.741 ; 3.788 ; Rise       ; Clock           ;
;  IR[6]     ; Clock      ; 3.732 ; 3.775 ; Rise       ; Clock           ;
;  IR[7]     ; Clock      ; 4.476 ; 4.546 ; Rise       ; Clock           ;
; Output[*]  ; Clock      ; 3.227 ; 3.253 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.696 ; 3.775 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.787 ; 3.877 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.328 ; 3.359 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.227 ; 3.253 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.619 ; 3.670 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.632 ; 3.683 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.745 ; 3.806 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.566 ; 3.598 ; Rise       ; Clock           ;
; Xneq0      ; Clock      ; 3.754 ; 3.765 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IR[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Xneq0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; Clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clear          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IRload         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INmux          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Aload          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; JNZmux         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCload         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; Xneq0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; Xneq0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; Xneq0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 61       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 61       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat May 22 02:58:47 2021
Info: Command: quartus_sta dp -c dp
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -17.553 Clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.392 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -13.763 Clock 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.392 Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.324              -2.268 Clock 
Info (332146): Worst-case hold slack is 0.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.155               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.145 Clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4646 megabytes
    Info: Processing ended: Sat May 22 02:58:51 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


