+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                ;
+--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; data_forwarding                      ; 22    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clear_pipeline                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hazard_detection_unit                ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; register_mem_wb|register_wb_instance ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; register_mem_wb                      ; 70    ; 74             ; 0            ; 74             ; 69     ; 74              ; 74            ; 74              ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; register_ex_mem|register_wb_instance ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; register_ex_mem|register_m_instance  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; register_ex_mem                      ; 135   ; 234            ; 0            ; 234            ; 133    ; 234             ; 234           ; 234             ; 30    ; 0              ; 0            ; 0                ; 0                 ;
; register_id_ex|register_ex_instance  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 14    ; 0              ; 0            ; 0                ; 0                 ;
; register_id_ex|register_wb_instance  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; register_id_ex|register_m_instance   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; register_id_ex                       ; 145   ; 223            ; 0            ; 223            ; 143    ; 223             ; 223           ; 223             ; 44    ; 0              ; 0            ; 0                ; 0                 ;
; register_if_id                       ; 69    ; 0              ; 3            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_control                          ; 14    ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller                           ; 8     ; 1              ; 3            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; imm_gen                              ; 32    ; 0              ; 11           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; register_bank                        ; 49    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mux_mem                              ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; instruction_memory                   ; 45    ; 37             ; 0            ; 37             ; 32     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_memory                          ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_encapsulator|ALU                 ; 68    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_encapsulator|mux_alu_input_2     ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_encapsulator|mux_alu_input_1     ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_encapsulator                     ; 136   ; 99             ; 0            ; 99             ; 33     ; 99              ; 99            ; 99              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jump_controller_                     ; 37    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PC                                   ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mux_pc                               ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADDER_PC                             ; 64    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADDER_SUM                            ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reg_mem_wb_wb_wiring                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 8            ; 0                ; 8                 ;
; reg_ex_mem_wb_wiring                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 8            ; 0                ; 8                 ;
; reg_ex_mem_m_wiring                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 22    ; 0              ; 22           ; 0                ; 22                ;
; reg_id_ex_wb_wiring                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 8            ; 0                ; 8                 ;
; reg_id_ex_m_wiring                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 22    ; 0              ; 22           ; 0                ; 22                ;
; reg_id_ex_ex_wiring                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 14    ; 0              ; 14           ; 0                ; 14                ;
+--------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
