
Keylogger atmega32.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000037c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .bss          0000001d  00800060  00800060  000003f0  2**0
                  ALLOC
  2 .stab         00001710  00000000  00000000  000003f0  2**2
                  CONTENTS, READONLY, DEBUGGING
  3 .stabstr      00000617  00000000  00000000  00001b00  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_aranges 00000020  00000000  00000000  00002117  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_pubnames 0000010d  00000000  00000000  00002137  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000001f0  00000000  00000000  00002244  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000007a  00000000  00000000  00002434  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000001c8  00000000  00000000  000024ae  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000030  00000000  00000000  00002678  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000160  00000000  00000000  000026a8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_pubtypes 0000001e  00000000  00000000  00002808  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	ad 37       	cpi	r26, 0x7D	; 125
  6c:	b1 07       	cpc	r27, r17
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 4e 00 	call	0x9c	; 0x9c <main>
  74:	0c 94 bc 01 	jmp	0x378	; 0x378 <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <_Z5Setupv>:


void Setup(void)
{
	
  started = 0;
  7c:	10 92 71 00 	sts	0x0071, r1
  kbd_data = 0;
  80:	10 92 6f 00 	sts	0x006F, r1
  bit_count = 0;
  84:	10 92 72 00 	sts	0x0072, r1

	DDRD |= 1 << 7; /* Red Led Pin */
  88:	8f 9a       	sbi	0x11, 7	; 17
	DDRC |= 1 << 0; /* Greem LED pin */
  8a:	a0 9a       	sbi	0x14, 0	; 20

	ADCSRA |= (1 << ADSC); //free running
*/
	

   ADCSRA |= (0 << ADPS2) | (1 << ADPS1) | (1 << ADPS0); // Set ADC prescalar to 8 - 125KHz sample rate @ 16MHz
  8c:	86 b1       	in	r24, 0x06	; 6
  8e:	83 60       	ori	r24, 0x03	; 3
  90:	86 b9       	out	0x06, r24	; 6

   ADMUX |= (1 << REFS0); // Set ADC reference to AVCC
  92:	3e 9a       	sbi	0x07, 6	; 7
   ADMUX |= (1 << ADLAR); // Left adjust ADC result to allow easy 8 bit reading
  94:	3d 9a       	sbi	0x07, 5	; 7

   // No MUX values needed to be changed to use ADC0

  // ADCSRA |= (1 << ADFR);  // Set ADC to Free-Running Mode
   ADCSRA |= (1 << ADEN);  // Enable ADC
  96:	37 9a       	sbi	0x06, 7	; 6
   ADCSRA |= (1 << ADSC);  // Start A2D Conversions 
  98:	36 9a       	sbi	0x06, 6	; 6
  
}	
  9a:	08 95       	ret

0000009c <main>:
#define VPERADC 0.01953125
int adcCount=0;
float Voltage=0;

int main(void)
{ 
  9c:	ef 92       	push	r14
  9e:	ff 92       	push	r15
  a0:	0f 93       	push	r16
  a2:	1f 93       	push	r17

	Setup();
  a4:	0e 94 3e 00 	call	0x7c	; 0x7c <_Z5Setupv>
	
    while(1)
    {
		Voltage  = (float)ADCH * (float)VPERADC; //Voltage in to ADC
  a8:	65 b1       	in	r22, 0x05	; 5
  aa:	70 e0       	ldi	r23, 0x00	; 0
  ac:	80 e0       	ldi	r24, 0x00	; 0
  ae:	90 e0       	ldi	r25, 0x00	; 0
  b0:	0e 94 a3 00 	call	0x146	; 0x146 <__floatunsisf>
  b4:	20 e0       	ldi	r18, 0x00	; 0
  b6:	30 e0       	ldi	r19, 0x00	; 0
  b8:	40 ea       	ldi	r20, 0xA0	; 160
  ba:	5c e3       	ldi	r21, 0x3C	; 60
  bc:	0e 94 08 01 	call	0x210	; 0x210 <__mulsf3>
  c0:	e6 2e       	mov	r14, r22
  c2:	f7 2e       	mov	r15, r23
  c4:	08 2f       	mov	r16, r24
  c6:	19 2f       	mov	r17, r25
  c8:	86 2f       	mov	r24, r22
  ca:	9f 2d       	mov	r25, r15
  cc:	a0 2f       	mov	r26, r16
  ce:	b1 2f       	mov	r27, r17
  d0:	80 93 79 00 	sts	0x0079, r24
  d4:	90 93 7a 00 	sts	0x007A, r25
  d8:	a0 93 7b 00 	sts	0x007B, r26
  dc:	b0 93 7c 00 	sts	0x007C, r27

		if(Voltage > 4) //DRIFT
  e0:	6e 2d       	mov	r22, r14
  e2:	7f 2d       	mov	r23, r15
  e4:	80 2f       	mov	r24, r16
  e6:	91 2f       	mov	r25, r17
  e8:	20 e0       	ldi	r18, 0x00	; 0
  ea:	30 e0       	ldi	r19, 0x00	; 0
  ec:	40 e8       	ldi	r20, 0x80	; 128
  ee:	50 e4       	ldi	r21, 0x40	; 64
  f0:	0e 94 04 01 	call	0x208	; 0x208 <__gesf2>
  f4:	18 16       	cp	r1, r24
  f6:	24 f4       	brge	.+8      	; 0x100 <main+0x64>
		  {
				PORTC |= 1<<0;  //Green on
  f8:	a8 9a       	sbi	0x15, 0	; 21
				PORTD &= ~1<<7; //Red off
  fa:	82 b3       	in	r24, 0x12	; 18
  fc:	12 ba       	out	0x12, r1	; 18
  fe:	1d c0       	rjmp	.+58     	; 0x13a <main+0x9e>
		  }		
		else if(Voltage>3 && Voltage<4) //LARM
 100:	6e 2d       	mov	r22, r14
 102:	7f 2d       	mov	r23, r15
 104:	80 2f       	mov	r24, r16
 106:	91 2f       	mov	r25, r17
 108:	20 e0       	ldi	r18, 0x00	; 0
 10a:	30 e0       	ldi	r19, 0x00	; 0
 10c:	40 e4       	ldi	r20, 0x40	; 64
 10e:	50 e4       	ldi	r21, 0x40	; 64
 110:	0e 94 04 01 	call	0x208	; 0x208 <__gesf2>
 114:	18 16       	cp	r1, r24
 116:	7c f4       	brge	.+30     	; 0x136 <main+0x9a>
 118:	6e 2d       	mov	r22, r14
 11a:	7f 2d       	mov	r23, r15
 11c:	80 2f       	mov	r24, r16
 11e:	91 2f       	mov	r25, r17
 120:	20 e0       	ldi	r18, 0x00	; 0
 122:	30 e0       	ldi	r19, 0x00	; 0
 124:	40 e8       	ldi	r20, 0x80	; 128
 126:	50 e4       	ldi	r21, 0x40	; 64
 128:	0e 94 9f 00 	call	0x13e	; 0x13e <__cmpsf2>
 12c:	88 23       	and	r24, r24
 12e:	1c f4       	brge	.+6      	; 0x136 <main+0x9a>
		  {
				PORTC &= ~1<<0;  //Green 
 130:	a8 98       	cbi	0x15, 0	; 21
				PORTD |= 1<<7; //Red 
 132:	97 9a       	sbi	0x12, 7	; 18
 134:	02 c0       	rjmp	.+4      	; 0x13a <main+0x9e>
		  }
		  else //SAB
		  {
			  	PORTC |= 1<<0;  //Green 
 136:	a8 9a       	sbi	0x15, 0	; 21
				PORTD |= 1<<7; //Red 
 138:	97 9a       	sbi	0x12, 7	; 18
		  }		
		  ADCSRA |= (1 << ADSC); 	  
 13a:	36 9a       	sbi	0x06, 6	; 6
int main(void)
{ 

	Setup();
	
    while(1)
 13c:	b5 cf       	rjmp	.-150    	; 0xa8 <main+0xc>

0000013e <__cmpsf2>:
 13e:	40 d0       	rcall	.+128    	; 0x1c0 <__fp_cmp>
 140:	08 f4       	brcc	.+2      	; 0x144 <__cmpsf2+0x6>
 142:	81 e0       	ldi	r24, 0x01	; 1
 144:	08 95       	ret

00000146 <__floatunsisf>:
 146:	e8 94       	clt
 148:	09 c0       	rjmp	.+18     	; 0x15c <__floatsisf+0x12>

0000014a <__floatsisf>:
 14a:	97 fb       	bst	r25, 7
 14c:	3e f4       	brtc	.+14     	; 0x15c <__floatsisf+0x12>
 14e:	90 95       	com	r25
 150:	80 95       	com	r24
 152:	70 95       	com	r23
 154:	61 95       	neg	r22
 156:	7f 4f       	sbci	r23, 0xFF	; 255
 158:	8f 4f       	sbci	r24, 0xFF	; 255
 15a:	9f 4f       	sbci	r25, 0xFF	; 255
 15c:	99 23       	and	r25, r25
 15e:	a9 f0       	breq	.+42     	; 0x18a <__floatsisf+0x40>
 160:	f9 2f       	mov	r31, r25
 162:	96 e9       	ldi	r25, 0x96	; 150
 164:	bb 27       	eor	r27, r27
 166:	93 95       	inc	r25
 168:	f6 95       	lsr	r31
 16a:	87 95       	ror	r24
 16c:	77 95       	ror	r23
 16e:	67 95       	ror	r22
 170:	b7 95       	ror	r27
 172:	f1 11       	cpse	r31, r1
 174:	f8 cf       	rjmp	.-16     	; 0x166 <__floatsisf+0x1c>
 176:	fa f4       	brpl	.+62     	; 0x1b6 <__floatsisf+0x6c>
 178:	bb 0f       	add	r27, r27
 17a:	11 f4       	brne	.+4      	; 0x180 <__floatsisf+0x36>
 17c:	60 ff       	sbrs	r22, 0
 17e:	1b c0       	rjmp	.+54     	; 0x1b6 <__floatsisf+0x6c>
 180:	6f 5f       	subi	r22, 0xFF	; 255
 182:	7f 4f       	sbci	r23, 0xFF	; 255
 184:	8f 4f       	sbci	r24, 0xFF	; 255
 186:	9f 4f       	sbci	r25, 0xFF	; 255
 188:	16 c0       	rjmp	.+44     	; 0x1b6 <__floatsisf+0x6c>
 18a:	88 23       	and	r24, r24
 18c:	11 f0       	breq	.+4      	; 0x192 <__floatsisf+0x48>
 18e:	96 e9       	ldi	r25, 0x96	; 150
 190:	11 c0       	rjmp	.+34     	; 0x1b4 <__floatsisf+0x6a>
 192:	77 23       	and	r23, r23
 194:	21 f0       	breq	.+8      	; 0x19e <__floatsisf+0x54>
 196:	9e e8       	ldi	r25, 0x8E	; 142
 198:	87 2f       	mov	r24, r23
 19a:	76 2f       	mov	r23, r22
 19c:	05 c0       	rjmp	.+10     	; 0x1a8 <__floatsisf+0x5e>
 19e:	66 23       	and	r22, r22
 1a0:	71 f0       	breq	.+28     	; 0x1be <__floatsisf+0x74>
 1a2:	96 e8       	ldi	r25, 0x86	; 134
 1a4:	86 2f       	mov	r24, r22
 1a6:	70 e0       	ldi	r23, 0x00	; 0
 1a8:	60 e0       	ldi	r22, 0x00	; 0
 1aa:	2a f0       	brmi	.+10     	; 0x1b6 <__floatsisf+0x6c>
 1ac:	9a 95       	dec	r25
 1ae:	66 0f       	add	r22, r22
 1b0:	77 1f       	adc	r23, r23
 1b2:	88 1f       	adc	r24, r24
 1b4:	da f7       	brpl	.-10     	; 0x1ac <__floatsisf+0x62>
 1b6:	88 0f       	add	r24, r24
 1b8:	96 95       	lsr	r25
 1ba:	87 95       	ror	r24
 1bc:	97 f9       	bld	r25, 7
 1be:	08 95       	ret

000001c0 <__fp_cmp>:
 1c0:	99 0f       	add	r25, r25
 1c2:	00 08       	sbc	r0, r0
 1c4:	55 0f       	add	r21, r21
 1c6:	aa 0b       	sbc	r26, r26
 1c8:	e0 e8       	ldi	r30, 0x80	; 128
 1ca:	fe ef       	ldi	r31, 0xFE	; 254
 1cc:	16 16       	cp	r1, r22
 1ce:	17 06       	cpc	r1, r23
 1d0:	e8 07       	cpc	r30, r24
 1d2:	f9 07       	cpc	r31, r25
 1d4:	c0 f0       	brcs	.+48     	; 0x206 <__fp_cmp+0x46>
 1d6:	12 16       	cp	r1, r18
 1d8:	13 06       	cpc	r1, r19
 1da:	e4 07       	cpc	r30, r20
 1dc:	f5 07       	cpc	r31, r21
 1de:	98 f0       	brcs	.+38     	; 0x206 <__fp_cmp+0x46>
 1e0:	62 1b       	sub	r22, r18
 1e2:	73 0b       	sbc	r23, r19
 1e4:	84 0b       	sbc	r24, r20
 1e6:	95 0b       	sbc	r25, r21
 1e8:	39 f4       	brne	.+14     	; 0x1f8 <__fp_cmp+0x38>
 1ea:	0a 26       	eor	r0, r26
 1ec:	61 f0       	breq	.+24     	; 0x206 <__fp_cmp+0x46>
 1ee:	23 2b       	or	r18, r19
 1f0:	24 2b       	or	r18, r20
 1f2:	25 2b       	or	r18, r21
 1f4:	21 f4       	brne	.+8      	; 0x1fe <__fp_cmp+0x3e>
 1f6:	08 95       	ret
 1f8:	0a 26       	eor	r0, r26
 1fa:	09 f4       	brne	.+2      	; 0x1fe <__fp_cmp+0x3e>
 1fc:	a1 40       	sbci	r26, 0x01	; 1
 1fe:	a6 95       	lsr	r26
 200:	8f ef       	ldi	r24, 0xFF	; 255
 202:	81 1d       	adc	r24, r1
 204:	81 1d       	adc	r24, r1
 206:	08 95       	ret

00000208 <__gesf2>:
 208:	db df       	rcall	.-74     	; 0x1c0 <__fp_cmp>
 20a:	08 f4       	brcc	.+2      	; 0x20e <__gesf2+0x6>
 20c:	8f ef       	ldi	r24, 0xFF	; 255
 20e:	08 95       	ret

00000210 <__mulsf3>:
 210:	0b d0       	rcall	.+22     	; 0x228 <__mulsf3x>
 212:	78 c0       	rjmp	.+240    	; 0x304 <__fp_round>
 214:	69 d0       	rcall	.+210    	; 0x2e8 <__fp_pscA>
 216:	28 f0       	brcs	.+10     	; 0x222 <__mulsf3+0x12>
 218:	6e d0       	rcall	.+220    	; 0x2f6 <__fp_pscB>
 21a:	18 f0       	brcs	.+6      	; 0x222 <__mulsf3+0x12>
 21c:	95 23       	and	r25, r21
 21e:	09 f0       	breq	.+2      	; 0x222 <__mulsf3+0x12>
 220:	5a c0       	rjmp	.+180    	; 0x2d6 <__fp_inf>
 222:	5f c0       	rjmp	.+190    	; 0x2e2 <__fp_nan>
 224:	11 24       	eor	r1, r1
 226:	a2 c0       	rjmp	.+324    	; 0x36c <__fp_szero>

00000228 <__mulsf3x>:
 228:	7e d0       	rcall	.+252    	; 0x326 <__fp_split3>
 22a:	a0 f3       	brcs	.-24     	; 0x214 <__mulsf3+0x4>

0000022c <__mulsf3_pse>:
 22c:	95 9f       	mul	r25, r21
 22e:	d1 f3       	breq	.-12     	; 0x224 <__mulsf3+0x14>
 230:	95 0f       	add	r25, r21
 232:	50 e0       	ldi	r21, 0x00	; 0
 234:	55 1f       	adc	r21, r21
 236:	62 9f       	mul	r22, r18
 238:	f0 01       	movw	r30, r0
 23a:	72 9f       	mul	r23, r18
 23c:	bb 27       	eor	r27, r27
 23e:	f0 0d       	add	r31, r0
 240:	b1 1d       	adc	r27, r1
 242:	63 9f       	mul	r22, r19
 244:	aa 27       	eor	r26, r26
 246:	f0 0d       	add	r31, r0
 248:	b1 1d       	adc	r27, r1
 24a:	aa 1f       	adc	r26, r26
 24c:	64 9f       	mul	r22, r20
 24e:	66 27       	eor	r22, r22
 250:	b0 0d       	add	r27, r0
 252:	a1 1d       	adc	r26, r1
 254:	66 1f       	adc	r22, r22
 256:	82 9f       	mul	r24, r18
 258:	22 27       	eor	r18, r18
 25a:	b0 0d       	add	r27, r0
 25c:	a1 1d       	adc	r26, r1
 25e:	62 1f       	adc	r22, r18
 260:	73 9f       	mul	r23, r19
 262:	b0 0d       	add	r27, r0
 264:	a1 1d       	adc	r26, r1
 266:	62 1f       	adc	r22, r18
 268:	83 9f       	mul	r24, r19
 26a:	a0 0d       	add	r26, r0
 26c:	61 1d       	adc	r22, r1
 26e:	22 1f       	adc	r18, r18
 270:	74 9f       	mul	r23, r20
 272:	33 27       	eor	r19, r19
 274:	a0 0d       	add	r26, r0
 276:	61 1d       	adc	r22, r1
 278:	23 1f       	adc	r18, r19
 27a:	84 9f       	mul	r24, r20
 27c:	60 0d       	add	r22, r0
 27e:	21 1d       	adc	r18, r1
 280:	82 2f       	mov	r24, r18
 282:	76 2f       	mov	r23, r22
 284:	6a 2f       	mov	r22, r26
 286:	11 24       	eor	r1, r1
 288:	9f 57       	subi	r25, 0x7F	; 127
 28a:	50 40       	sbci	r21, 0x00	; 0
 28c:	8a f0       	brmi	.+34     	; 0x2b0 <__mulsf3_pse+0x84>
 28e:	e1 f0       	breq	.+56     	; 0x2c8 <__mulsf3_pse+0x9c>
 290:	88 23       	and	r24, r24
 292:	4a f0       	brmi	.+18     	; 0x2a6 <__mulsf3_pse+0x7a>
 294:	ee 0f       	add	r30, r30
 296:	ff 1f       	adc	r31, r31
 298:	bb 1f       	adc	r27, r27
 29a:	66 1f       	adc	r22, r22
 29c:	77 1f       	adc	r23, r23
 29e:	88 1f       	adc	r24, r24
 2a0:	91 50       	subi	r25, 0x01	; 1
 2a2:	50 40       	sbci	r21, 0x00	; 0
 2a4:	a9 f7       	brne	.-22     	; 0x290 <__mulsf3_pse+0x64>
 2a6:	9e 3f       	cpi	r25, 0xFE	; 254
 2a8:	51 05       	cpc	r21, r1
 2aa:	70 f0       	brcs	.+28     	; 0x2c8 <__mulsf3_pse+0x9c>
 2ac:	14 c0       	rjmp	.+40     	; 0x2d6 <__fp_inf>
 2ae:	5e c0       	rjmp	.+188    	; 0x36c <__fp_szero>
 2b0:	5f 3f       	cpi	r21, 0xFF	; 255
 2b2:	ec f3       	brlt	.-6      	; 0x2ae <__mulsf3_pse+0x82>
 2b4:	98 3e       	cpi	r25, 0xE8	; 232
 2b6:	dc f3       	brlt	.-10     	; 0x2ae <__mulsf3_pse+0x82>
 2b8:	86 95       	lsr	r24
 2ba:	77 95       	ror	r23
 2bc:	67 95       	ror	r22
 2be:	b7 95       	ror	r27
 2c0:	f7 95       	ror	r31
 2c2:	e7 95       	ror	r30
 2c4:	9f 5f       	subi	r25, 0xFF	; 255
 2c6:	c1 f7       	brne	.-16     	; 0x2b8 <__mulsf3_pse+0x8c>
 2c8:	fe 2b       	or	r31, r30
 2ca:	88 0f       	add	r24, r24
 2cc:	91 1d       	adc	r25, r1
 2ce:	96 95       	lsr	r25
 2d0:	87 95       	ror	r24
 2d2:	97 f9       	bld	r25, 7
 2d4:	08 95       	ret

000002d6 <__fp_inf>:
 2d6:	97 f9       	bld	r25, 7
 2d8:	9f 67       	ori	r25, 0x7F	; 127
 2da:	80 e8       	ldi	r24, 0x80	; 128
 2dc:	70 e0       	ldi	r23, 0x00	; 0
 2de:	60 e0       	ldi	r22, 0x00	; 0
 2e0:	08 95       	ret

000002e2 <__fp_nan>:
 2e2:	9f ef       	ldi	r25, 0xFF	; 255
 2e4:	80 ec       	ldi	r24, 0xC0	; 192
 2e6:	08 95       	ret

000002e8 <__fp_pscA>:
 2e8:	00 24       	eor	r0, r0
 2ea:	0a 94       	dec	r0
 2ec:	16 16       	cp	r1, r22
 2ee:	17 06       	cpc	r1, r23
 2f0:	18 06       	cpc	r1, r24
 2f2:	09 06       	cpc	r0, r25
 2f4:	08 95       	ret

000002f6 <__fp_pscB>:
 2f6:	00 24       	eor	r0, r0
 2f8:	0a 94       	dec	r0
 2fa:	12 16       	cp	r1, r18
 2fc:	13 06       	cpc	r1, r19
 2fe:	14 06       	cpc	r1, r20
 300:	05 06       	cpc	r0, r21
 302:	08 95       	ret

00000304 <__fp_round>:
 304:	09 2e       	mov	r0, r25
 306:	03 94       	inc	r0
 308:	00 0c       	add	r0, r0
 30a:	11 f4       	brne	.+4      	; 0x310 <__fp_round+0xc>
 30c:	88 23       	and	r24, r24
 30e:	52 f0       	brmi	.+20     	; 0x324 <__fp_round+0x20>
 310:	bb 0f       	add	r27, r27
 312:	40 f4       	brcc	.+16     	; 0x324 <__fp_round+0x20>
 314:	bf 2b       	or	r27, r31
 316:	11 f4       	brne	.+4      	; 0x31c <__fp_round+0x18>
 318:	60 ff       	sbrs	r22, 0
 31a:	04 c0       	rjmp	.+8      	; 0x324 <__fp_round+0x20>
 31c:	6f 5f       	subi	r22, 0xFF	; 255
 31e:	7f 4f       	sbci	r23, 0xFF	; 255
 320:	8f 4f       	sbci	r24, 0xFF	; 255
 322:	9f 4f       	sbci	r25, 0xFF	; 255
 324:	08 95       	ret

00000326 <__fp_split3>:
 326:	57 fd       	sbrc	r21, 7
 328:	90 58       	subi	r25, 0x80	; 128
 32a:	44 0f       	add	r20, r20
 32c:	55 1f       	adc	r21, r21
 32e:	59 f0       	breq	.+22     	; 0x346 <__fp_splitA+0x10>
 330:	5f 3f       	cpi	r21, 0xFF	; 255
 332:	71 f0       	breq	.+28     	; 0x350 <__fp_splitA+0x1a>
 334:	47 95       	ror	r20

00000336 <__fp_splitA>:
 336:	88 0f       	add	r24, r24
 338:	97 fb       	bst	r25, 7
 33a:	99 1f       	adc	r25, r25
 33c:	61 f0       	breq	.+24     	; 0x356 <__fp_splitA+0x20>
 33e:	9f 3f       	cpi	r25, 0xFF	; 255
 340:	79 f0       	breq	.+30     	; 0x360 <__fp_splitA+0x2a>
 342:	87 95       	ror	r24
 344:	08 95       	ret
 346:	12 16       	cp	r1, r18
 348:	13 06       	cpc	r1, r19
 34a:	14 06       	cpc	r1, r20
 34c:	55 1f       	adc	r21, r21
 34e:	f2 cf       	rjmp	.-28     	; 0x334 <__fp_split3+0xe>
 350:	46 95       	lsr	r20
 352:	f1 df       	rcall	.-30     	; 0x336 <__fp_splitA>
 354:	08 c0       	rjmp	.+16     	; 0x366 <__fp_splitA+0x30>
 356:	16 16       	cp	r1, r22
 358:	17 06       	cpc	r1, r23
 35a:	18 06       	cpc	r1, r24
 35c:	99 1f       	adc	r25, r25
 35e:	f1 cf       	rjmp	.-30     	; 0x342 <__fp_splitA+0xc>
 360:	86 95       	lsr	r24
 362:	71 05       	cpc	r23, r1
 364:	61 05       	cpc	r22, r1
 366:	08 94       	sec
 368:	08 95       	ret

0000036a <__fp_zero>:
 36a:	e8 94       	clt

0000036c <__fp_szero>:
 36c:	bb 27       	eor	r27, r27
 36e:	66 27       	eor	r22, r22
 370:	77 27       	eor	r23, r23
 372:	cb 01       	movw	r24, r22
 374:	97 f9       	bld	r25, 7
 376:	08 95       	ret

00000378 <_exit>:
 378:	f8 94       	cli

0000037a <__stop_program>:
 37a:	ff cf       	rjmp	.-2      	; 0x37a <__stop_program>
