<!DOCTYPE html>

<html  lang="es" dir="ltr">
    <head>
        <meta charset="UTF-8">
        <title>La nueva tecnología de AMD</title>
        <base href="file:///C:\Users\Juan\Documents\NetBeansProjects\Proyecto1\public_html\Noticia_AMD">
    </head>
    <body>
        
        <h1>AMD llevará la tecnología CXL a las CPU Ryzen: RAM y SSD serán uno</h1>
        <p>Pues ha sido sin anuncio alguno y totalmente sorpresa, aunque esto que vamos a contar era lógico que llegase a PC, sí que es cierto que AMD lleva trabajando tiempo en implementar la tecnología CXL en sus procesadores. EPYC Genoa será la primera arquitectura que lo haga y le seguirá rápidamente su homóloga en Intel, Sapphire Rapids, todo de cara a finales de este año y comienzos del que viene. Pero la noticia está en el hecho de que <b>CXL</b> también llegará a los <b>procesadores AMD Ryzen</b>. ¿Qué significará esto para el sector del PC?</p>
        <p>Es una grata sorpresa que esta tecnología vaya a llegar finalmente a PC, no será pronto desde luego, todavía ni ha debutado, pero AMD confirma que están trabajando en ello y que llevará algunos años que finalmente la introduzcan en un procesador de escritorio. Pero por algo se empieza.</p>
        <p>Los AMD Ryzen tendrán CXL, ¿qué implica esto?</p>
        <ul>
            <li>Un nuevo protocolo E/S</li>
            <li>Protocolo de memoria que permita que un host comparta memoria con un acelerador</li>
            <li>Interfaz de coherencia mejorada</li>
        </ul>
        <h2>CXL-por-PCIe-5.0</h2>
        <p>CXL es el acrónimo en inglés de Compute Express Link, la cual tiene ya dos revisiones y la versión CXL 3.0 está en evaluación de la especificación para ser aceptada por todas las partes. Es, básicamente, una <b>interconexión coherente entre la caché de varios sistemas</b>, las cuales tienen que ser compatibles entre sí, afectando por lo tanto desde procesadores, hasta memoria o aceleradores y por supuesto SSD</p>
        <p>Al ser una interfaz basada en un estándar abierto en la industria cualquier compañía se puede sumar a su desarrollo e implementarla tras confirmar las especificaciones a cada nueva versión. El objetivo de CXL es poder <b>compartir recursos entre el hardware</b> y lograr con ello <b>un mayor rendimiento</b>, además de que debido a su coherencia entre ellos también se simplifica el uso del software y los costes en general.</p>
        <p>Con esto en mente y en el seminario <b>Meet the Experts de AMD</b>, el gerente <del>superior</del> senior de Desarrolladores de AMD, <b>Leah Schoeb</b> explicó por qué hay tanto cuello de botella entre, por ejemplo, SSD y memoria RAM, lo que dio pie a varias preguntas interesantes.</p>
        <p>Los buses, el escollo a salvar para el futuro:</p>
        <ol>
            <li>Pci Express 6.0</li>
            <li>Pci Express 5.0</li>
            <li>Pci Express 4.0</li>
            <li>Pci Express 3.0</li>
        </ol>
        <img src="IMG/CXL-por-PCIe-5.0.png" height="282" width="500"/>
        <h2>CXL-2.0-Switching</h2>
        <p>Lógicamente, todo funciona a base de interfaces y protocolos en el hardware. Es la manera de sentar las bases para un tipo de producto y la comunicación con el resto, pero esto tiene el inconveniente de que algunas partes del sistema no se pueden comunicar entre sí, lo cual es un problema que traba el rendimiento. AMD habla sobre ello en una ronda de preguntas y abre la puerta a cambiar esto con CXL:</p>
        <p><i>No es que en el futuro no uniremos esa comunicación. Eso es algo que estamos analizando con tecnologías como CXL. Así que lo encontrarán en los próximos, ya saben, de tres a cinco años, lo verá primero en el área del servidor, pero encontrará formas en las que podemos asegurarnos de que la memoria y el almacenamiento puedan comunicarse en el mismo bus a través de CXL.</i></p>
        <p>Chris Ramseyer, Gerente Senior de Marketing técnico de Phison añade lo siguiente a la intervención de Leah:</p>
        <p><i>Bueno, para ser honesto, estoy en varias conversaciones sobre esto. Algunas de ellas son con Leah. No estoy seguro de cuánto puedo decir realmente. No hemos anunciado nada en esta área. Pero puedo comentar que se están haciendo progresos. Y, de nuevo, este será otro proyecto de tipo ecosistema, en el que no será solo Phison y no solo AMD quien se encargará de esto. Todos vamos a tener que trabajar juntos para hacer esto, y estas colaboraciones realmente han hecho avanzar a las PC en los últimos años.</i></p>
        <img src="IMG/CXL-2.0-Switching.jpg" height="282" width="500"/>
        <h2>CXL-3.0</h2>
        <p>¿Cuáles son los impedimentos? Pues son simples: se necesita un host de coherencia físico en todos los dispositivos, es decir, en hardware. Este puede ser un chip externo o estar integrado en el silicio del procesador o GPU, por lo que primero se necesita definir cómo se va a hacer entre procesador, memoria RAM, GPU y SSD, luego implementarlo a nivel de hardware mientras se desarrolla el software y el firmware para darles cabida como protocolos y finalmente desarrollar el ecosistema que se beneficie de ello.</p>
        <p>Estos pasos pueden ser llevados en ciertos ámbitos al unísono, pero requieren de muchas de las partes que están en el consorcio, y claro, esto lleva tiempo. El objetivo es que CPU, GPU, memoria RAM y SSD sean uno, sobre todo estos dos últimos, que ahora mismo no pueden sumar sus fuerzas como unidad, algo a tratar puesto que representan el principal cuello de botella en servidores y PC. En los primeros se va a terminar esa temática con las arquitecturas descritas, veremos en escritorio con cual llega, ya que CXL con los AMD Ryzen será un paso más hacia mejorar el rendimiento.</p>
        <p>Para habilitar CXL en los procesadores antiguos se debe realizar un pequeño programa y ejecutarlo.</p>   
            <pre>            //MODULO CXL3-enable.c
            int suma(int* array,int len)
            {
                int i,    res=0;
                for (i=0; i&#60;len; i++)
                res += array[i];
                return yes;
            }</pre>
        
        <img src="IMG/CXL-3.jpg" width="500" height="282"/> 
        <hr>
        <h2>Términos usados en este artículo</h2>
    </body>
</html>