
Esclavo1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000003c6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000352  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000008  00800100  00800100  000003c6  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003c6  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003f8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000c0  00000000  00000000  00000438  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000c71  00000000  00000000  000004f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000928  00000000  00000000  00001169  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000092e  00000000  00000000  00001a91  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000014c  00000000  00000000  000023c0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000052e  00000000  00000000  0000250c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000004b0  00000000  00000000  00002a3a  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000a8  00000000  00000000  00002eea  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 0b 01 	jmp	0x216	; 0x216 <__vector_24>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a8 30       	cpi	r26, 0x08	; 8
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 fa 00 	call	0x1f4	; 0x1f4 <main>
  88:	0c 94 a7 01 	jmp	0x34e	; 0x34e <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <I2C_Slave_Init>:
	*buffer = TWDR;
	return 1;
}

void I2C_Slave_Init(uint8_t adress){
	DDRC &= ~((1 << DDC4) | (1 << DDC5)); // Los pines de i2C SDA y SCL deben ser entradas
  90:	97 b1       	in	r25, 0x07	; 7
  92:	9f 7c       	andi	r25, 0xCF	; 207
  94:	97 b9       	out	0x07, r25	; 7
	
	TWAR = adress << 1;
  96:	88 0f       	add	r24, r24
  98:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	
	TWCR = (1 << TWEA) | (1 << TWEN) | (1 << TWIE);	
  9c:	85 e4       	ldi	r24, 0x45	; 69
  9e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  a2:	08 95       	ret

000000a4 <setup>:
    }
}

// NON-interrupts subroutines
void setup(){
	cli();
  a4:	f8 94       	cli
	
	//initADC();
	I2C_Slave_Init(SlaveAdress);
  a6:	80 e3       	ldi	r24, 0x30	; 48
  a8:	0e 94 48 00 	call	0x90	; 0x90 <I2C_Slave_Init>
	initPWMFastA0(no_invert, 8);
  ac:	68 e0       	ldi	r22, 0x08	; 8
  ae:	70 e0       	ldi	r23, 0x00	; 0
  b0:	80 e0       	ldi	r24, 0x00	; 0
  b2:	0e 94 67 01 	call	0x2ce	; 0x2ce <initPWMFastA0>
	
	 PORTB |= (1 << PORTB5);   // Encender LED (HIGH)
  b6:	85 b1       	in	r24, 0x05	; 5
  b8:	80 62       	ori	r24, 0x20	; 32
  ba:	85 b9       	out	0x05, r24	; 5
	 PORTB &= ~(1 << PORTB5);  // Apagar LED (LOW)
  bc:	85 b1       	in	r24, 0x05	; 5
  be:	8f 7d       	andi	r24, 0xDF	; 223
  c0:	85 b9       	out	0x05, r24	; 5

	DDRC |= (1<<PORTC1) | (1<<PORTC2);   // IN1 e IN2 como salida
  c2:	87 b1       	in	r24, 0x07	; 7
  c4:	86 60       	ori	r24, 0x06	; 6
  c6:	87 b9       	out	0x07, r24	; 7

	PORTC |= (1<<PORTC1);   // IN1 = 1
  c8:	88 b1       	in	r24, 0x08	; 8
  ca:	82 60       	ori	r24, 0x02	; 2
  cc:	88 b9       	out	0x08, r24	; 8
	PORTC &= ~(1<<PORTC2);  // IN2 = 0
  ce:	88 b1       	in	r24, 0x08	; 8
  d0:	8b 7f       	andi	r24, 0xFB	; 251
  d2:	88 b9       	out	0x08, r24	; 8
	sei();
  d4:	78 94       	sei
  d6:	08 95       	ret

000000d8 <DHT11_read>:
	
}

uint8_t DHT11_read(uint8_t *data)
{
  d8:	dc 01       	movw	r26, r24
	uint16_t timeout;
	uint8_t mask = 0x80;
	uint8_t idx = 0;

	// Limpiar buffer
	for (uint8_t i = 0; i < 5; i++)
  da:	90 e0       	ldi	r25, 0x00	; 0
  dc:	05 c0       	rjmp	.+10     	; 0xe8 <DHT11_read+0x10>
	data[i] = 0;
  de:	fd 01       	movw	r30, r26
  e0:	e9 0f       	add	r30, r25
  e2:	f1 1d       	adc	r31, r1
  e4:	10 82       	st	Z, r1
	uint16_t timeout;
	uint8_t mask = 0x80;
	uint8_t idx = 0;

	// Limpiar buffer
	for (uint8_t i = 0; i < 5; i++)
  e6:	9f 5f       	subi	r25, 0xFF	; 255
  e8:	95 30       	cpi	r25, 0x05	; 5
  ea:	c8 f3       	brcs	.-14     	; 0xde <DHT11_read+0x6>
	data[i] = 0;

	cli();  // ?? IMPORTANTE: sin interrupciones
  ec:	f8 94       	cli

	// Señal de inicio
	DHT_DDR |= (1 << DHT_PIN);     // salida
  ee:	87 b1       	in	r24, 0x07	; 7
  f0:	81 60       	ori	r24, 0x01	; 1
  f2:	87 b9       	out	0x07, r24	; 7
	DHT_PORT &= ~(1 << DHT_PIN);   // LOW
  f4:	88 b1       	in	r24, 0x08	; 8
  f6:	8e 7f       	andi	r24, 0xFE	; 254
  f8:	88 b9       	out	0x08, r24	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  fa:	2f ef       	ldi	r18, 0xFF	; 255
  fc:	89 ef       	ldi	r24, 0xF9	; 249
  fe:	90 e0       	ldi	r25, 0x00	; 0
 100:	21 50       	subi	r18, 0x01	; 1
 102:	80 40       	sbci	r24, 0x00	; 0
 104:	90 40       	sbci	r25, 0x00	; 0
 106:	e1 f7       	brne	.-8      	; 0x100 <DHT11_read+0x28>
 108:	00 c0       	rjmp	.+0      	; 0x10a <DHT11_read+0x32>
 10a:	00 00       	nop
	_delay_ms(20);

	DHT_PORT |= (1 << DHT_PIN);    // HIGH
 10c:	88 b1       	in	r24, 0x08	; 8
 10e:	81 60       	ori	r24, 0x01	; 1
 110:	88 b9       	out	0x08, r24	; 8
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 112:	20 ea       	ldi	r18, 0xA0	; 160
 114:	2a 95       	dec	r18
 116:	f1 f7       	brne	.-4      	; 0x114 <DHT11_read+0x3c>
	_delay_us(30);
	DHT_DDR &= ~(1 << DHT_PIN);    // entrada
 118:	87 b1       	in	r24, 0x07	; 7
 11a:	8e 7f       	andi	r24, 0xFE	; 254
 11c:	87 b9       	out	0x07, r24	; 7
	DHT_PORT |= (1 << DHT_PIN);    // pull-up
 11e:	88 b1       	in	r24, 0x08	; 8
 120:	81 60       	ori	r24, 0x01	; 1
 122:	88 b9       	out	0x08, r24	; 8

	// Esperar respuesta LOW
	timeout = 20000;
 124:	20 e2       	ldi	r18, 0x20	; 32
 126:	3e e4       	ldi	r19, 0x4E	; 78
	while ((DHT_PINREG & (1 << DHT_PIN)) && --timeout);
 128:	30 9b       	sbis	0x06, 0	; 6
 12a:	03 c0       	rjmp	.+6      	; 0x132 <DHT11_read+0x5a>
 12c:	21 50       	subi	r18, 0x01	; 1
 12e:	31 09       	sbc	r19, r1
 130:	d9 f7       	brne	.-10     	; 0x128 <DHT11_read+0x50>
	if (!timeout) { sei(); return 0; }
 132:	23 2b       	or	r18, r19
 134:	19 f4       	brne	.+6      	; 0x13c <DHT11_read+0x64>
 136:	78 94       	sei
 138:	80 e0       	ldi	r24, 0x00	; 0
 13a:	08 95       	ret
 13c:	20 e2       	ldi	r18, 0x20	; 32
 13e:	3e e4       	ldi	r19, 0x4E	; 78

	// Esperar respuesta HIGH
	timeout = 20000;
	while (!(DHT_PINREG & (1 << DHT_PIN)) && --timeout);
 140:	30 99       	sbic	0x06, 0	; 6
 142:	03 c0       	rjmp	.+6      	; 0x14a <DHT11_read+0x72>
 144:	21 50       	subi	r18, 0x01	; 1
 146:	31 09       	sbc	r19, r1
 148:	d9 f7       	brne	.-10     	; 0x140 <DHT11_read+0x68>
	if (!timeout) { sei(); return 0; }
 14a:	23 2b       	or	r18, r19
 14c:	19 f4       	brne	.+6      	; 0x154 <DHT11_read+0x7c>
 14e:	78 94       	sei
 150:	80 e0       	ldi	r24, 0x00	; 0
 152:	08 95       	ret
 154:	20 e2       	ldi	r18, 0x20	; 32
 156:	3e e4       	ldi	r19, 0x4E	; 78

	// Esperar LOW inicial
	timeout = 20000;
	while ((DHT_PINREG & (1 << DHT_PIN)) && --timeout);
 158:	30 9b       	sbis	0x06, 0	; 6
 15a:	03 c0       	rjmp	.+6      	; 0x162 <DHT11_read+0x8a>
 15c:	21 50       	subi	r18, 0x01	; 1
 15e:	31 09       	sbc	r19, r1
 160:	d9 f7       	brne	.-10     	; 0x158 <DHT11_read+0x80>
	if (!timeout) { sei(); return 0; }
 162:	23 2b       	or	r18, r19
 164:	61 f5       	brne	.+88     	; 0x1be <DHT11_read+0xe6>
 166:	78 94       	sei
 168:	80 e0       	ldi	r24, 0x00	; 0
 16a:	08 95       	ret
 16c:	20 e2       	ldi	r18, 0x20	; 32
 16e:	3e e4       	ldi	r19, 0x4E	; 78
	// Leer 40 bits
	for (uint8_t i = 0; i < 40; i++)
	{
		// Esperar HIGH
		timeout = 20000;
		while (!(DHT_PINREG & (1 << DHT_PIN)) && --timeout);
 170:	30 99       	sbic	0x06, 0	; 6
 172:	03 c0       	rjmp	.+6      	; 0x17a <DHT11_read+0xa2>
 174:	21 50       	subi	r18, 0x01	; 1
 176:	31 09       	sbc	r19, r1
 178:	d9 f7       	brne	.-10     	; 0x170 <DHT11_read+0x98>
		if (!timeout) { sei(); return 0; }
 17a:	23 2b       	or	r18, r19
 17c:	19 f4       	brne	.+6      	; 0x184 <DHT11_read+0xac>
 17e:	78 94       	sei
 180:	80 e0       	ldi	r24, 0x00	; 0
 182:	08 95       	ret
 184:	80 ea       	ldi	r24, 0xA0	; 160
 186:	8a 95       	dec	r24
 188:	f1 f7       	brne	.-4      	; 0x186 <DHT11_read+0xae>

		_delay_us(30);  // ?? punto crítico

		if (DHT_PINREG & (1 << DHT_PIN))
 18a:	30 9b       	sbis	0x06, 0	; 6
 18c:	06 c0       	rjmp	.+12     	; 0x19a <DHT11_read+0xc2>
		data[idx] |= mask;
 18e:	fd 01       	movw	r30, r26
 190:	e5 0f       	add	r30, r21
 192:	f1 1d       	adc	r31, r1
 194:	80 81       	ld	r24, Z
 196:	89 2b       	or	r24, r25
 198:	80 83       	st	Z, r24

		mask >>= 1;
 19a:	96 95       	lsr	r25
		if (!mask)
 19c:	11 f4       	brne	.+4      	; 0x1a2 <DHT11_read+0xca>
		{
			mask = 0x80;
			idx++;
 19e:	5f 5f       	subi	r21, 0xFF	; 255
		data[idx] |= mask;

		mask >>= 1;
		if (!mask)
		{
			mask = 0x80;
 1a0:	90 e8       	ldi	r25, 0x80	; 128
			idx++;
		}

		// Esperar LOW
		timeout = 20000;
 1a2:	20 e2       	ldi	r18, 0x20	; 32
 1a4:	3e e4       	ldi	r19, 0x4E	; 78
		while ((DHT_PINREG & (1 << DHT_PIN)) && --timeout);
 1a6:	30 9b       	sbis	0x06, 0	; 6
 1a8:	03 c0       	rjmp	.+6      	; 0x1b0 <DHT11_read+0xd8>
 1aa:	21 50       	subi	r18, 0x01	; 1
 1ac:	31 09       	sbc	r19, r1
 1ae:	d9 f7       	brne	.-10     	; 0x1a6 <DHT11_read+0xce>
		if (!timeout) { sei(); return 0; }
 1b0:	23 2b       	or	r18, r19
 1b2:	19 f4       	brne	.+6      	; 0x1ba <DHT11_read+0xe2>
 1b4:	78 94       	sei
 1b6:	80 e0       	ldi	r24, 0x00	; 0
 1b8:	08 95       	ret
	timeout = 20000;
	while ((DHT_PINREG & (1 << DHT_PIN)) && --timeout);
	if (!timeout) { sei(); return 0; }

	// Leer 40 bits
	for (uint8_t i = 0; i < 40; i++)
 1ba:	4f 5f       	subi	r20, 0xFF	; 255
 1bc:	03 c0       	rjmp	.+6      	; 0x1c4 <DHT11_read+0xec>
 1be:	40 e0       	ldi	r20, 0x00	; 0
 1c0:	50 e0       	ldi	r21, 0x00	; 0
 1c2:	90 e8       	ldi	r25, 0x80	; 128
 1c4:	48 32       	cpi	r20, 0x28	; 40
 1c6:	90 f2       	brcs	.-92     	; 0x16c <DHT11_read+0x94>
		timeout = 20000;
		while ((DHT_PINREG & (1 << DHT_PIN)) && --timeout);
		if (!timeout) { sei(); return 0; }
	}

	sei();  // ?? reactivar interrupciones
 1c8:	78 94       	sei

	// Verificar checksum
	uint8_t sum = data[0] + data[1] + data[2] + data[3];
 1ca:	3c 91       	ld	r19, X
 1cc:	11 96       	adiw	r26, 0x01	; 1
 1ce:	2c 91       	ld	r18, X
 1d0:	11 97       	sbiw	r26, 0x01	; 1
 1d2:	12 96       	adiw	r26, 0x02	; 2
 1d4:	9c 91       	ld	r25, X
 1d6:	12 97       	sbiw	r26, 0x02	; 2
 1d8:	13 96       	adiw	r26, 0x03	; 3
 1da:	8c 91       	ld	r24, X
 1dc:	13 97       	sbiw	r26, 0x03	; 3
 1de:	23 0f       	add	r18, r19
 1e0:	92 0f       	add	r25, r18
 1e2:	89 0f       	add	r24, r25
	if (sum != data[4])
 1e4:	14 96       	adiw	r26, 0x04	; 4
 1e6:	9c 91       	ld	r25, X
 1e8:	89 17       	cp	r24, r25
 1ea:	11 f0       	breq	.+4      	; 0x1f0 <DHT11_read+0x118>
	return 0;
 1ec:	80 e0       	ldi	r24, 0x00	; 0
 1ee:	08 95       	ret

	return 1;
 1f0:	81 e0       	ldi	r24, 0x01	; 1
}
 1f2:	08 95       	ret

000001f4 <main>:


// Mainloop
int main(void)
{
    setup();
 1f4:	0e 94 52 00 	call	0xa4	; 0xa4 <setup>
	//data[2] = 255;
    while (1) 
    {
		//updateDutyCycleA0(195);
		if (buffer == 'R'){
 1f8:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <buffer>
 1fc:	82 35       	cpi	r24, 0x52	; 82
 1fe:	31 f4       	brne	.+12     	; 0x20c <main+0x18>
			if (DHT11_read(data))
 200:	80 e0       	ldi	r24, 0x00	; 0
 202:	91 e0       	ldi	r25, 0x01	; 1
 204:	0e 94 6c 00 	call	0xd8	; 0xd8 <DHT11_read>
			{
				// lectura correcta
			}
			buffer = 0;
 208:	10 92 07 01 	sts	0x0107, r1	; 0x800107 <buffer>
		}
		
		
		updateDutyCycleA0(pwm);
 20c:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <pwm>
 210:	0e 94 a5 01 	call	0x34a	; 0x34a <updateDutyCycleA0>
		
		
		
		
    }
 214:	f1 cf       	rjmp	.-30     	; 0x1f8 <main+0x4>

00000216 <__vector_24>:


// Interrupts 


ISR(TWI_vect){
 216:	1f 92       	push	r1
 218:	0f 92       	push	r0
 21a:	0f b6       	in	r0, 0x3f	; 63
 21c:	0f 92       	push	r0
 21e:	11 24       	eor	r1, r1
 220:	8f 93       	push	r24
	uint8_t estado = TWSR & 0xF8; // OJO cambie 0xFC por 0xF8
 222:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 226:	88 7f       	andi	r24, 0xF8	; 248
	//PORTB ^= (1 << PORTB5);
	switch(estado){
 228:	80 3a       	cpi	r24, 0xA0	; 160
 22a:	09 f4       	brne	.+2      	; 0x22e <__vector_24+0x18>
 22c:	43 c0       	rjmp	.+134    	; 0x2b4 <__vector_24+0x9e>
 22e:	58 f4       	brcc	.+22     	; 0x246 <__vector_24+0x30>
 230:	80 37       	cpi	r24, 0x70	; 112
 232:	a1 f0       	breq	.+40     	; 0x25c <__vector_24+0x46>
 234:	18 f4       	brcc	.+6      	; 0x23c <__vector_24+0x26>
 236:	80 36       	cpi	r24, 0x60	; 96
 238:	89 f0       	breq	.+34     	; 0x25c <__vector_24+0x46>
 23a:	40 c0       	rjmp	.+128    	; 0x2bc <__vector_24+0xa6>
 23c:	80 38       	cpi	r24, 0x80	; 128
 23e:	91 f0       	breq	.+36     	; 0x264 <__vector_24+0x4e>
 240:	80 39       	cpi	r24, 0x90	; 144
 242:	81 f0       	breq	.+32     	; 0x264 <__vector_24+0x4e>
 244:	3b c0       	rjmp	.+118    	; 0x2bc <__vector_24+0xa6>
 246:	88 3b       	cpi	r24, 0xB8	; 184
 248:	49 f1       	breq	.+82     	; 0x29c <__vector_24+0x86>
 24a:	18 f4       	brcc	.+6      	; 0x252 <__vector_24+0x3c>
 24c:	88 3a       	cpi	r24, 0xA8	; 168
 24e:	31 f1       	breq	.+76     	; 0x29c <__vector_24+0x86>
 250:	35 c0       	rjmp	.+106    	; 0x2bc <__vector_24+0xa6>
 252:	80 3c       	cpi	r24, 0xC0	; 192
 254:	59 f1       	breq	.+86     	; 0x2ac <__vector_24+0x96>
 256:	88 3c       	cpi	r24, 0xC8	; 200
 258:	49 f1       	breq	.+82     	; 0x2ac <__vector_24+0x96>
 25a:	30 c0       	rjmp	.+96     	; 0x2bc <__vector_24+0xa6>
		// Slave debe de recibir un dato
		case 0x60: // SLA+W recibido
		case 0x70: // General Call
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 25c:	85 ec       	ldi	r24, 0xC5	; 197
 25e:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 262:	2f c0       	rjmp	.+94     	; 0x2c2 <__vector_24+0xac>
			
		case 0x80: // Dato recibido, ACK enviado
		case 0x90: // Dato recibido General Call, ACK enviado
			 if(rx_state == 0)
 264:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <rx_state>
 268:	81 11       	cpse	r24, r1
 26a:	0a c0       	rjmp	.+20     	; 0x280 <__vector_24+0x6a>
			 {
				 buffer = TWDR;
 26c:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 270:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <buffer>

				 if(buffer == 'V')
 274:	86 35       	cpi	r24, 0x56	; 86
 276:	71 f4       	brne	.+28     	; 0x294 <__vector_24+0x7e>
				 rx_state = 1;   // esperamos PWM
 278:	81 e0       	ldi	r24, 0x01	; 1
 27a:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <rx_state>
 27e:	0a c0       	rjmp	.+20     	; 0x294 <__vector_24+0x7e>
			 }
			 else if(rx_state == 1)
 280:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <rx_state>
 284:	81 30       	cpi	r24, 0x01	; 1
 286:	31 f4       	brne	.+12     	; 0x294 <__vector_24+0x7e>
			 {
				  
				 pwm = TWDR;       // Guardamos PWM
 288:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 28c:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <pwm>
				 rx_state = 0;
 290:	10 92 05 01 	sts	0x0105, r1	; 0x800105 <rx_state>
			 }
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 294:	85 ec       	ldi	r24, 0xC5	; 197
 296:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 29a:	13 c0       	rjmp	.+38     	; 0x2c2 <__vector_24+0xac>
			
		// Slave de transmitir un dato
		case 0xA8: // SLA+R recibido
		case 0xB8: // Dato transmitido, ACK recibido
			
			TWDR = data[2]; // Dato a enviar 
 29c:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__DATA_REGION_ORIGIN__+0x2>
 2a0:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 2a4:	85 ec       	ldi	r24, 0xC5	; 197
 2a6:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 2aa:	0b c0       	rjmp	.+22     	; 0x2c2 <__vector_24+0xac>
		// Podriamos hacer una variable de indice, para saber que valor enviar
		
		case 0xC0: // Dato transmitido, NACK
		case 0xC8: // Ultimo dato transimitdo
		
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 2ac:	85 ec       	ldi	r24, 0xC5	; 197
 2ae:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 2b2:	07 c0       	rjmp	.+14     	; 0x2c2 <__vector_24+0xac>
		
		case 0xA0: // STOP o repeated START recibido como slave
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 2b4:	85 ec       	ldi	r24, 0xC5	; 197
 2b6:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 2ba:	03 c0       	rjmp	.+6      	; 0x2c2 <__vector_24+0xac>
		
		default:
			TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWIE) | (1 << TWEA);
 2bc:	85 ec       	ldi	r24, 0xC5	; 197
 2be:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			
			break;	
	}
	
	
}
 2c2:	8f 91       	pop	r24
 2c4:	0f 90       	pop	r0
 2c6:	0f be       	out	0x3f, r0	; 63
 2c8:	0f 90       	pop	r0
 2ca:	1f 90       	pop	r1
 2cc:	18 95       	reti

000002ce <initPWMFastA0>:
		break;
		case 1024:
		TCCR0B |= (1 << CS02) | (1 << CS00);
		break;
		default:
		TCCR0B |= (1 << CS00);
 2ce:	9a b1       	in	r25, 0x0a	; 10
 2d0:	90 64       	ori	r25, 0x40	; 64
 2d2:	9a b9       	out	0x0a, r25	; 10
 2d4:	94 b5       	in	r25, 0x24	; 36
 2d6:	9f 73       	andi	r25, 0x3F	; 63
 2d8:	94 bd       	out	0x24, r25	; 36
 2da:	88 23       	and	r24, r24
 2dc:	21 f0       	breq	.+8      	; 0x2e6 <initPWMFastA0+0x18>
 2de:	84 b5       	in	r24, 0x24	; 36
 2e0:	80 6c       	ori	r24, 0xC0	; 192
 2e2:	84 bd       	out	0x24, r24	; 36
 2e4:	03 c0       	rjmp	.+6      	; 0x2ec <initPWMFastA0+0x1e>
 2e6:	84 b5       	in	r24, 0x24	; 36
 2e8:	80 68       	ori	r24, 0x80	; 128
 2ea:	84 bd       	out	0x24, r24	; 36
 2ec:	84 b5       	in	r24, 0x24	; 36
 2ee:	83 60       	ori	r24, 0x03	; 3
 2f0:	84 bd       	out	0x24, r24	; 36
 2f2:	15 bc       	out	0x25, r1	; 37
 2f4:	60 34       	cpi	r22, 0x40	; 64
 2f6:	71 05       	cpc	r23, r1
 2f8:	c1 f0       	breq	.+48     	; 0x32a <initPWMFastA0+0x5c>
 2fa:	38 f4       	brcc	.+14     	; 0x30a <initPWMFastA0+0x3c>
 2fc:	61 30       	cpi	r22, 0x01	; 1
 2fe:	71 05       	cpc	r23, r1
 300:	61 f0       	breq	.+24     	; 0x31a <initPWMFastA0+0x4c>
 302:	68 30       	cpi	r22, 0x08	; 8
 304:	71 05       	cpc	r23, r1
 306:	69 f0       	breq	.+26     	; 0x322 <initPWMFastA0+0x54>
 308:	1c c0       	rjmp	.+56     	; 0x342 <initPWMFastA0+0x74>
 30a:	61 15       	cp	r22, r1
 30c:	81 e0       	ldi	r24, 0x01	; 1
 30e:	78 07       	cpc	r23, r24
 310:	81 f0       	breq	.+32     	; 0x332 <initPWMFastA0+0x64>
 312:	61 15       	cp	r22, r1
 314:	74 40       	sbci	r23, 0x04	; 4
 316:	89 f0       	breq	.+34     	; 0x33a <initPWMFastA0+0x6c>
 318:	14 c0       	rjmp	.+40     	; 0x342 <initPWMFastA0+0x74>
 31a:	85 b5       	in	r24, 0x25	; 37
 31c:	81 60       	ori	r24, 0x01	; 1
 31e:	85 bd       	out	0x25, r24	; 37
 320:	08 95       	ret
 322:	85 b5       	in	r24, 0x25	; 37
 324:	82 60       	ori	r24, 0x02	; 2
 326:	85 bd       	out	0x25, r24	; 37
 328:	08 95       	ret
 32a:	85 b5       	in	r24, 0x25	; 37
 32c:	83 60       	ori	r24, 0x03	; 3
 32e:	85 bd       	out	0x25, r24	; 37
 330:	08 95       	ret
 332:	85 b5       	in	r24, 0x25	; 37
 334:	84 60       	ori	r24, 0x04	; 4
 336:	85 bd       	out	0x25, r24	; 37
 338:	08 95       	ret
 33a:	85 b5       	in	r24, 0x25	; 37
 33c:	85 60       	ori	r24, 0x05	; 5
 33e:	85 bd       	out	0x25, r24	; 37
 340:	08 95       	ret
 342:	85 b5       	in	r24, 0x25	; 37
 344:	81 60       	ori	r24, 0x01	; 1
 346:	85 bd       	out	0x25, r24	; 37
 348:	08 95       	ret

0000034a <updateDutyCycleA0>:
	}
}


void updateDutyCycleA0(uint8_t dutycycle){
	OCR0A = dutycycle;
 34a:	87 bd       	out	0x27, r24	; 39
 34c:	08 95       	ret

0000034e <_exit>:
 34e:	f8 94       	cli

00000350 <__stop_program>:
 350:	ff cf       	rjmp	.-2      	; 0x350 <__stop_program>
