# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../aufgabe 2.srcs/sources_1/new/neq4.vhd" \
"../../../../aufgabe 2.srcs/sources_1/new/xor22.vhd" \
"../../../../aufgabe 2.srcs/sim_1/new/test.vhd" \

# Do not sort compile order
nosort
