verbose
# Create failed test cases for bug 104
fmove.x 3c01_0000_0000_ffff_ffff_f900 d rn
fmove.x 3c01_0000_0000_ffff_ffff_f900 d rz
fmove.x 3c01_0000_0000_ffff_ffff_f900 d rm
fmove.x 3c01_0000_0000_ffff_ffff_f900 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_f900 rn
fdmove.x 3c01_0000_0000_ffff_ffff_f900 rz
fdmove.x 3c01_0000_0000_ffff_ffff_f900 rm
fdmove.x 3c01_0000_0000_ffff_ffff_f900 rp
fabs.x 3c01_0000_0000_ffff_ffff_f900 d rn
fabs.x 3c01_0000_0000_ffff_ffff_f900 d rz
fabs.x 3c01_0000_0000_ffff_ffff_f900 d rm
fabs.x 3c01_0000_0000_ffff_ffff_f900 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_f900  rn
fdabs.x 3c01_0000_0000_ffff_ffff_f900  rz
fdabs.x 3c01_0000_0000_ffff_ffff_f900  rm
fdabs.x 3c01_0000_0000_ffff_ffff_f900  rp
fneg.x 3c01_0000_0000_ffff_ffff_f900 d rn
fneg.x 3c01_0000_0000_ffff_ffff_f900 d rz
fneg.x 3c01_0000_0000_ffff_ffff_f900 d rm
fneg.x 3c01_0000_0000_ffff_ffff_f900 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_f900  rn
fdneg.x 3c01_0000_0000_ffff_ffff_f900  rz
fdneg.x 3c01_0000_0000_ffff_ffff_f900  rm
fdneg.x 3c01_0000_0000_ffff_ffff_f900  rp
#
fmove.x 3c01_0000_0000_ffff_ffff_fa00 d rn
fmove.x 3c01_0000_0000_ffff_ffff_fa00 d rz
fmove.x 3c01_0000_0000_ffff_ffff_fa00 d rm
fmove.x 3c01_0000_0000_ffff_ffff_fa00 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_fa00 rn
fdmove.x 3c01_0000_0000_ffff_ffff_fa00 rz
fdmove.x 3c01_0000_0000_ffff_ffff_fa00 rm
fdmove.x 3c01_0000_0000_ffff_ffff_fa00 rp
fabs.x 3c01_0000_0000_ffff_ffff_fa00 d rn
fabs.x 3c01_0000_0000_ffff_ffff_fa00 d rz
fabs.x 3c01_0000_0000_ffff_ffff_fa00 d rm
fabs.x 3c01_0000_0000_ffff_ffff_fa00 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_fa00  rn
fdabs.x 3c01_0000_0000_ffff_ffff_fa00  rz
fdabs.x 3c01_0000_0000_ffff_ffff_fa00  rm
fdabs.x 3c01_0000_0000_ffff_ffff_fa00  rp
fneg.x 3c01_0000_0000_ffff_ffff_fa00 d rn
fneg.x 3c01_0000_0000_ffff_ffff_fa00 d rz
fneg.x 3c01_0000_0000_ffff_ffff_fa00 d rm
fneg.x 3c01_0000_0000_ffff_ffff_fa00 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_fa00  rn
fdneg.x 3c01_0000_0000_ffff_ffff_fa00  rz
fdneg.x 3c01_0000_0000_ffff_ffff_fa00  rm
fdneg.x 3c01_0000_0000_ffff_ffff_fa00  rp
#
fmove.x 3c01_0000_0000_ffff_ffff_fb00 d rn
fmove.x 3c01_0000_0000_ffff_ffff_fb00 d rz
fmove.x 3c01_0000_0000_ffff_ffff_fb00 d rm
fmove.x 3c01_0000_0000_ffff_ffff_fb00 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_fb00 rn
fdmove.x 3c01_0000_0000_ffff_ffff_fb00 rz
fdmove.x 3c01_0000_0000_ffff_ffff_fb00 rm
fdmove.x 3c01_0000_0000_ffff_ffff_fb00 rp
fabs.x 3c01_0000_0000_ffff_ffff_fb00 d rn
fabs.x 3c01_0000_0000_ffff_ffff_fb00 d rz
fabs.x 3c01_0000_0000_ffff_ffff_fb00 d rm
fabs.x 3c01_0000_0000_ffff_ffff_fb00 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_fb00  rn
fdabs.x 3c01_0000_0000_ffff_ffff_fb00  rz
fdabs.x 3c01_0000_0000_ffff_ffff_fb00  rm
fdabs.x 3c01_0000_0000_ffff_ffff_fb00  rp
fneg.x 3c01_0000_0000_ffff_ffff_fb00 d rn
fneg.x 3c01_0000_0000_ffff_ffff_fb00 d rz
fneg.x 3c01_0000_0000_ffff_ffff_fb00 d rm
fneg.x 3c01_0000_0000_ffff_ffff_fb00 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_fb00  rn
fdneg.x 3c01_0000_0000_ffff_ffff_fb00  rz
fdneg.x 3c01_0000_0000_ffff_ffff_fb00  rm
fdneg.x 3c01_0000_0000_ffff_ffff_fb00  rp
#
fmove.x 3c01_0000_0000_ffff_ffff_fc00 d rn
fmove.x 3c01_0000_0000_ffff_ffff_fc00 d rz
fmove.x 3c01_0000_0000_ffff_ffff_fc00 d rm
fmove.x 3c01_0000_0000_ffff_ffff_fc00 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_fc00 rn
fdmove.x 3c01_0000_0000_ffff_ffff_fc00 rz
fdmove.x 3c01_0000_0000_ffff_ffff_fc00 rm
fdmove.x 3c01_0000_0000_ffff_ffff_fc00 rp
fabs.x 3c01_0000_0000_ffff_ffff_fc00 d rn
fabs.x 3c01_0000_0000_ffff_ffff_fc00 d rz
fabs.x 3c01_0000_0000_ffff_ffff_fc00 d rm
fabs.x 3c01_0000_0000_ffff_ffff_fc00 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_fc00  rn
fdabs.x 3c01_0000_0000_ffff_ffff_fc00  rz
fdabs.x 3c01_0000_0000_ffff_ffff_fc00  rm
fdabs.x 3c01_0000_0000_ffff_ffff_fc00  rp
fneg.x 3c01_0000_0000_ffff_ffff_fc00 d rn
fneg.x 3c01_0000_0000_ffff_ffff_fc00 d rz
fneg.x 3c01_0000_0000_ffff_ffff_fc00 d rm
fneg.x 3c01_0000_0000_ffff_ffff_fc00 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_fc00  rn
fdneg.x 3c01_0000_0000_ffff_ffff_fc00  rz
fdneg.x 3c01_0000_0000_ffff_ffff_fc00  rm
fdneg.x 3c01_0000_0000_ffff_ffff_fc00  rp
#
fmove.x 3c01_0000_0000_ffff_ffff_fd00 d rn
fmove.x 3c01_0000_0000_ffff_ffff_fd00 d rz
fmove.x 3c01_0000_0000_ffff_ffff_fd00 d rm
fmove.x 3c01_0000_0000_ffff_ffff_fd00 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_fd00 rn
fdmove.x 3c01_0000_0000_ffff_ffff_fd00 rz
fdmove.x 3c01_0000_0000_ffff_ffff_fd00 rm
fdmove.x 3c01_0000_0000_ffff_ffff_fd00 rp
fabs.x 3c01_0000_0000_ffff_ffff_fd00 d rn
fabs.x 3c01_0000_0000_ffff_ffff_fd00 d rz
fabs.x 3c01_0000_0000_ffff_ffff_fd00 d rm
fabs.x 3c01_0000_0000_ffff_ffff_fd00 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_fd00  rn
fdabs.x 3c01_0000_0000_ffff_ffff_fd00  rz
fdabs.x 3c01_0000_0000_ffff_ffff_fd00  rm
fdabs.x 3c01_0000_0000_ffff_ffff_fd00  rp
fneg.x 3c01_0000_0000_ffff_ffff_fd00 d rn
fneg.x 3c01_0000_0000_ffff_ffff_fd00 d rz
fneg.x 3c01_0000_0000_ffff_ffff_fd00 d rm
fneg.x 3c01_0000_0000_ffff_ffff_fd00 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_fd00  rn
fdneg.x 3c01_0000_0000_ffff_ffff_fd00  rz
fdneg.x 3c01_0000_0000_ffff_ffff_fd00  rm
fdneg.x 3c01_0000_0000_ffff_ffff_fd00  rp
#
fmove.x 3c01_0000_0000_ffff_ffff_fe00 d rn
fmove.x 3c01_0000_0000_ffff_ffff_fe00 d rz
fmove.x 3c01_0000_0000_ffff_ffff_fe00 d rm
fmove.x 3c01_0000_0000_ffff_ffff_fe00 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_fe00 rn
fdmove.x 3c01_0000_0000_ffff_ffff_fe00 rz
fdmove.x 3c01_0000_0000_ffff_ffff_fe00 rm
fdmove.x 3c01_0000_0000_ffff_ffff_fe00 rp
fabs.x 3c01_0000_0000_ffff_ffff_fe00 d rn
fabs.x 3c01_0000_0000_ffff_ffff_fe00 d rz
fabs.x 3c01_0000_0000_ffff_ffff_fe00 d rm
fabs.x 3c01_0000_0000_ffff_ffff_fe00 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_fe00  rn
fdabs.x 3c01_0000_0000_ffff_ffff_fe00  rz
fdabs.x 3c01_0000_0000_ffff_ffff_fe00  rm
fdabs.x 3c01_0000_0000_ffff_ffff_fe00  rp
fneg.x 3c01_0000_0000_ffff_ffff_fe00 d rn
fneg.x 3c01_0000_0000_ffff_ffff_fe00 d rz
fneg.x 3c01_0000_0000_ffff_ffff_fe00 d rm
fneg.x 3c01_0000_0000_ffff_ffff_fe00 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_fe00  rn
fdneg.x 3c01_0000_0000_ffff_ffff_fe00  rz
fdneg.x 3c01_0000_0000_ffff_ffff_fe00  rm
fdneg.x 3c01_0000_0000_ffff_ffff_fe00  rp
#
fmove.x 3c01_0000_0000_ffff_ffff_ff00 d rn
fmove.x 3c01_0000_0000_ffff_ffff_ff00 d rz
fmove.x 3c01_0000_0000_ffff_ffff_ff00 d rm
fmove.x 3c01_0000_0000_ffff_ffff_ff00 d rp
fdmove.x 3c01_0000_0000_ffff_ffff_ff00 rn
fdmove.x 3c01_0000_0000_ffff_ffff_ff00 rz
fdmove.x 3c01_0000_0000_ffff_ffff_ff00 rm
fdmove.x 3c01_0000_0000_ffff_ffff_ff00 rp
fabs.x 3c01_0000_0000_ffff_ffff_ff00 d rn
fabs.x 3c01_0000_0000_ffff_ffff_ff00 d rz
fabs.x 3c01_0000_0000_ffff_ffff_ff00 d rm
fabs.x 3c01_0000_0000_ffff_ffff_ff00 d rp
fdabs.x 3c01_0000_0000_ffff_ffff_ff00  rn
fdabs.x 3c01_0000_0000_ffff_ffff_ff00  rz
fdabs.x 3c01_0000_0000_ffff_ffff_ff00  rm
fdabs.x 3c01_0000_0000_ffff_ffff_ff00  rp
fneg.x 3c01_0000_0000_ffff_ffff_ff00 d rn
fneg.x 3c01_0000_0000_ffff_ffff_ff00 d rz
fneg.x 3c01_0000_0000_ffff_ffff_ff00 d rm
fneg.x 3c01_0000_0000_ffff_ffff_ff00 d rp
fdneg.x 3c01_0000_0000_ffff_ffff_ff00  rn
fdneg.x 3c01_0000_0000_ffff_ffff_ff00  rz
fdneg.x 3c01_0000_0000_ffff_ffff_ff00  rm
fdneg.x 3c01_0000_0000_ffff_ffff_ff00  rp
