TimeQuest Timing Analyzer report for VGA
Thu Dec 19 23:43:10 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk25M'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk25M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk25M'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'clk25M'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'clk25M'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk25M'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Setup: 'clk25M'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Hold: 'clk25M'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk25M'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; clk25M     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk25M } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 95.2 MHz   ; 95.2 MHz        ; clk        ;      ;
; 289.44 MHz ; 289.44 MHz      ; clk25M     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk    ; -9.504 ; -249.250          ;
; clk25M ; -2.455 ; -98.899           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -0.164 ; -0.164           ;
; clk25M ; 0.167  ; 0.000            ;
+--------+--------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk    ; -3.000 ; -96.805                         ;
; clk25M ; -1.285 ; -111.795                        ;
+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                   ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.504 ; writeXcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 10.841     ;
; -9.469 ; writeXcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 10.806     ;
; -9.460 ; writeXcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 10.797     ;
; -9.190 ; writeXcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 10.527     ;
; -9.181 ; writeXcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 10.518     ;
; -9.092 ; writeYcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 10.419     ;
; -9.074 ; writeYcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 10.401     ;
; -8.965 ; writeYcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 10.292     ;
; -8.841 ; writeYcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 10.168     ;
; -8.757 ; writeYcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 10.084     ;
; -8.683 ; writeYcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 10.010     ;
; -8.551 ; writeXcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 9.888      ;
; -8.242 ; writeYcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; -0.101     ; 9.139      ;
; -8.241 ; writeYcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 9.568      ;
; -8.228 ; writeXcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 9.565      ;
; -8.082 ; writeXcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 9.419      ;
; -8.042 ; writeXcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 9.379      ;
; -8.041 ; writeXcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.339      ; 9.378      ;
; -8.001 ; writeYcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 9.328      ;
; -7.815 ; writeYcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.329      ; 9.142      ;
; -4.535 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.448      ;
; -4.493 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.406      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.490 ; writeYcnt[8]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.408      ;
; -4.450 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.363      ;
; -4.405 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.318      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.332 ; writeYcnt[5]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.250      ;
; -4.301 ; DT:DT_U|ADDR_X[6] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.214      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.295 ; writeYcnt[7]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.213      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.258 ; DT:DT_U|min[2]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.177      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.245 ; DT:DT_U|min[0]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.079     ; 5.164      ;
; -4.241 ; DT:DT_U|ADDR_X[2] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.154      ;
; -4.235 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.148      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.211 ; writeYcnt[6]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.080     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.210 ; writeing          ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.079     ; 5.129      ;
; -4.167 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.080      ;
; -4.166 ; DT:DT_U|ADDR_Y[0] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.084      ;
; -4.086 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.999      ;
; -4.031 ; writeYcnt[8]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; 0.333      ; 5.362      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
; -4.023 ; DT:DT_U|min[1]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.942      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk25M'                                                                       ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.455 ; counterHS[8]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.750      ;
; -2.436 ; counterHS[9]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.731      ;
; -2.401 ; counterHS[1]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.696      ;
; -2.336 ; counterHS[0]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.631      ;
; -2.323 ; counterHS[8]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.618      ;
; -2.304 ; counterHS[8]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.599      ;
; -2.304 ; counterHS[9]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.599      ;
; -2.285 ; counterHS[9]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.580      ;
; -2.279 ; counterHS[7]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.574      ;
; -2.269 ; counterHS[1]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.564      ;
; -2.250 ; counterHS[1]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.545      ;
; -2.243 ; counterVS[3]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.243 ; counterVS[3]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.764      ;
; -2.229 ; counterVS[1]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.229 ; counterVS[1]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.750      ;
; -2.213 ; counterHS[2]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.508      ;
; -2.204 ; counterHS[0]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.499      ;
; -2.195 ; counterVS[6]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.195 ; counterVS[6]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.716      ;
; -2.192 ; counterHS[10] ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.487      ;
; -2.191 ; counterHS[8]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.486      ;
; -2.187 ; counterVS[7]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.187 ; counterVS[7]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.708      ;
; -2.185 ; counterHS[0]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.480      ;
; -2.172 ; counterHS[8]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.467      ;
; -2.172 ; counterHS[9]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.467      ;
; -2.155 ; counterHS[6]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.450      ;
; -2.153 ; counterHS[9]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.448      ;
; -2.147 ; counterHS[7]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.442      ;
; -2.137 ; counterHS[1]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.432      ;
; -2.130 ; counterVS[5]  ; VGA_VS~reg0  ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.651      ;
; -2.128 ; counterHS[7]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.423      ;
; -2.118 ; counterHS[1]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.413      ;
; -2.101 ; counterVS[1]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.472     ; 2.627      ;
; -2.081 ; counterHS[2]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.376      ;
; -2.072 ; counterHS[0]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.367      ;
; -2.064 ; counterVS[9]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.472     ; 2.590      ;
; -2.062 ; counterHS[2]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.357      ;
; -2.060 ; counterHS[10] ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.355      ;
; -2.059 ; counterHS[8]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.354      ;
; -2.053 ; counterHS[0]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.348      ;
; -2.051 ; counterHS[3]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.346      ;
; -2.046 ; counterVS[2]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.046 ; counterVS[2]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.567      ;
; -2.041 ; counterHS[10] ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.336      ;
; -2.040 ; counterHS[8]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.335      ;
; -2.040 ; counterHS[9]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.335      ;
; -2.023 ; counterHS[6]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.318      ;
; -2.021 ; counterHS[9]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.316      ;
; -2.015 ; counterHS[7]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.297      ; 3.310      ;
; -2.006 ; counterVS[8]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
; -2.006 ; counterVS[8]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.477     ; 2.527      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.164 ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; 0.000        ; 3.080      ; 3.364      ;
; 0.372  ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; -0.500       ; 3.080      ; 3.400      ;
; 0.403  ; DT:DT_U|ADDR_X[0]              ; DT:DT_U|ADDR_X[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|ADDR_Y[0]              ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|finish                 ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; computing                      ; computing                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; writeing                       ; writeing                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; DT:DT_U|State_1                ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.409  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409  ; writeing_CE                    ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.458  ; writeYcnt[9]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.474  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.079      ; 0.739      ;
; 0.483  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.079      ; 0.748      ;
; 0.483  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.748      ;
; 0.656  ; writeXcnt[1]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.658  ; writeYcnt[1]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; writeYcnt[2]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.660  ; DT:DT_U|finish                 ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.671  ; writeYcnt[8]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.937      ;
; 0.674  ; writeXcnt[9]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.940      ;
; 0.676  ; writeYcnt[7]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.942      ;
; 0.678  ; writeXcnt[8]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.944      ;
; 0.681  ; writeXcnt[2]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.947      ;
; 0.681  ; writeYcnt[5]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.947      ;
; 0.682  ; writeXcnt[3]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.948      ;
; 0.687  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.952      ;
; 0.689  ; writeYcnt[0]                   ; writeYcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.972      ;
; 0.705  ; writeYcnt[4]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.971      ;
; 0.707  ; writeXcnt[0]                   ; writeXcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.973      ;
; 0.713  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.978      ;
; 0.713  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.978      ;
; 0.798  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.063      ;
; 0.809  ; writeYcnt[3]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.075      ;
; 0.826  ; writeXcnt[7]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.092      ;
; 0.830  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.093      ;
; 0.833  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.096      ;
; 0.840  ; writeXcnt[6]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.106      ;
; 0.843  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.108      ;
; 0.845  ; writeXcnt[4]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.111      ;
; 0.856  ; writeXcnt[5]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.122      ;
; 0.871  ; DT:DT_U|min[4]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.134      ;
; 0.871  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.134      ;
; 0.875  ; DT:DT_U|min[7]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.138      ;
; 0.877  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.140      ;
; 0.889  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[0]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.152      ;
; 0.948  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.213      ;
; 0.974  ; writeXcnt[1]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.975  ; writeYcnt[1]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.985  ; writeYcnt[2]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.990  ; writeYcnt[2]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.993  ; writeYcnt[7]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.259      ;
; 0.998  ; writeYcnt[8]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.264      ;
; 0.999  ; writeYcnt[5]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.265      ;
; 0.999  ; writeXcnt[3]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.265      ;
; 1.002  ; DT:DT_U|ADDR_Y[4]              ; DT:DT_U|ADDR_Y[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.268      ;
; 1.004  ; DT:DT_U|ADDR_Y[8]              ; DT:DT_U|ADDR_Y[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.270      ;
; 1.005  ; writeXcnt[8]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.271      ;
; 1.006  ; DT:DT_U|ADDR_Y[2]              ; DT:DT_U|ADDR_Y[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.272      ;
; 1.008  ; writeXcnt[2]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.274      ;
; 1.009  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_CE                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.274      ;
; 1.011  ; writeXcnt[0]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.277      ;
; 1.013  ; writeXcnt[2]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.279      ;
; 1.016  ; writeXcnt[0]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.282      ;
; 1.032  ; writeYcnt[4]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.298      ;
; 1.037  ; writeYcnt[4]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.303      ;
; 1.047  ; DT:DT_U|State_1                ; DT:DT_U|ADDR_Y[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.313      ;
; 1.051  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.316      ;
; 1.053  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.318      ;
; 1.059  ; writeYcnt[6]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.325      ;
; 1.072  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.335      ;
; 1.072  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.079      ; 1.337      ;
; 1.073  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.338      ;
; 1.075  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.079      ; 1.340      ;
; 1.095  ; writeXcnt[1]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.361      ;
; 1.096  ; writeYcnt[1]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.100  ; writeXcnt[1]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.101  ; writeYcnt[1]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.110  ; writeing_CE                    ; writeing                       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.380      ;
; 1.111  ; writeYcnt[2]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.114  ; writeYcnt[7]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.380      ;
; 1.116  ; writeYcnt[2]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.382      ;
; 1.120  ; writeYcnt[5]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.120  ; writeXcnt[3]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.125  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.079      ; 1.390      ;
; 1.125  ; writeXcnt[3]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.125  ; writeYcnt[5]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.127  ; writeYcnt[3]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.129  ; DT:DT_U|ADDR_Y[7]              ; DT:DT_U|ADDR_Y[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.134  ; writeXcnt[2]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.137  ; writeXcnt[0]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.139  ; writeXcnt[2]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.405      ;
; 1.142  ; writeXcnt[0]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.143  ; writeXcnt[7]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.149  ; DT:DT_U|State_1                ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.415      ;
; 1.157  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.420      ;
; 1.158  ; writeYcnt[4]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.424      ;
; 1.160  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.423      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk25M'                                                                        ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; computing     ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.761      ;
; 0.167 ; computing     ; VGA_B[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.761      ;
; 0.167 ; computing     ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.761      ;
; 0.168 ; computing     ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.762      ;
; 0.168 ; computing     ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.762      ;
; 0.325 ; computing     ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.919      ;
; 0.326 ; computing     ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 0.920      ;
; 0.403 ; VGA_HS~reg0   ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; VGA_VS~reg0   ; VGA_VS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 0.669      ;
; 0.434 ; writeing      ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.380      ; 1.030      ;
; 0.438 ; counterVS[9]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.720      ;
; 0.450 ; writeing      ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.044      ;
; 0.454 ; writeing      ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.048      ;
; 0.454 ; X[9]          ; VGA_ADDR[9]   ; clk25M       ; clk25M      ; -0.500       ; 0.536      ; 0.696      ;
; 0.454 ; X[8]          ; VGA_ADDR[8]   ; clk25M       ; clk25M      ; -0.500       ; 0.536      ; 0.696      ;
; 0.455 ; X[5]          ; VGA_ADDR[5]   ; clk25M       ; clk25M      ; -0.500       ; 0.536      ; 0.697      ;
; 0.461 ; writeing      ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.055      ;
; 0.462 ; writeing      ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.056      ;
; 0.463 ; writeing      ; VGA_B[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.057      ;
; 0.493 ; Y[0]          ; VGA_ADDR[10]  ; clk25M       ; clk25M      ; -0.500       ; 0.497      ; 0.696      ;
; 0.495 ; Y[5]          ; VGA_ADDR[15]  ; clk25M       ; clk25M      ; -0.500       ; 0.497      ; 0.698      ;
; 0.517 ; computing     ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.111      ;
; 0.518 ; computing     ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.112      ;
; 0.518 ; computing     ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.112      ;
; 0.518 ; computing     ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.112      ;
; 0.519 ; computing     ; VGA_R[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.113      ;
; 0.521 ; computing     ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.115      ;
; 0.529 ; computing     ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.123      ;
; 0.579 ; X[7]          ; VGA_ADDR[7]   ; clk25M       ; clk25M      ; -0.500       ; 0.536      ; 0.821      ;
; 0.582 ; computing     ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.380      ; 1.178      ;
; 0.617 ; Y[2]          ; VGA_ADDR[12]  ; clk25M       ; clk25M      ; -0.500       ; 0.497      ; 0.820      ;
; 0.625 ; X[1]          ; VGA_ADDR[1]   ; clk25M       ; clk25M      ; -0.500       ; 0.535      ; 0.866      ;
; 0.657 ; counterVS[8]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.939      ;
; 0.657 ; counterVS[6]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.939      ;
; 0.657 ; counterVS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.939      ;
; 0.657 ; X[4]          ; VGA_ADDR[4]   ; clk25M       ; clk25M      ; -0.500       ; 0.504      ; 0.867      ;
; 0.657 ; X[3]          ; VGA_ADDR[3]   ; clk25M       ; clk25M      ; -0.500       ; 0.504      ; 0.867      ;
; 0.659 ; counterVS[5]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.941      ;
; 0.659 ; counterVS[3]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.941      ;
; 0.659 ; counterHS[5]  ; counterHS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; X[0]          ; VGA_ADDR[0]   ; clk25M       ; clk25M      ; -0.500       ; 0.504      ; 0.869      ;
; 0.660 ; X[2]          ; VGA_ADDR[2]   ; clk25M       ; clk25M      ; -0.500       ; 0.504      ; 0.870      ;
; 0.663 ; counterVS[2]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.945      ;
; 0.664 ; counterHS[9]  ; counterHS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 0.930      ;
; 0.664 ; writeing      ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.258      ;
; 0.666 ; counterHS[4]  ; counterHS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 0.932      ;
; 0.666 ; writeing      ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.260      ;
; 0.674 ; computing     ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.268      ;
; 0.676 ; counterVS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 0.958      ;
; 0.676 ; computing     ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.270      ;
; 0.677 ; computing     ; VGA_R[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.271      ;
; 0.678 ; computing     ; VGA_G[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.272      ;
; 0.678 ; computing     ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.272      ;
; 0.678 ; computing     ; VGA_G[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.272      ;
; 0.685 ; counterHS[9]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 0.949      ;
; 0.685 ; counterHS[9]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 0.949      ;
; 0.686 ; counterHS[0]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 0.950      ;
; 0.686 ; counterHS[9]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 0.950      ;
; 0.700 ; computing     ; VGA_G[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.294      ;
; 0.784 ; writeing      ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.380      ; 1.380      ;
; 0.786 ; writeing      ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.380      ; 1.382      ;
; 0.787 ; counterVS[0]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.445      ;
; 0.794 ; counterVS[0]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.452      ;
; 0.799 ; writeing      ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.393      ;
; 0.803 ; writeing      ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.397      ;
; 0.810 ; counterVS[1]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.092      ;
; 0.811 ; writeing      ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.405      ;
; 0.812 ; writeing      ; VGA_R[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.406      ;
; 0.814 ; writeing      ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.408      ;
; 0.814 ; writeing      ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.408      ;
; 0.824 ; writeing      ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.418      ;
; 0.826 ; counterHS[10] ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.092      ;
; 0.831 ; counterHS[2]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.097      ;
; 0.837 ; counterHS[6]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.103      ;
; 0.840 ; counterHS[3]  ; counterHS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.106      ;
; 0.841 ; counterHS[7]  ; counterHS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.107      ;
; 0.845 ; counterHS[1]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.111      ;
; 0.849 ; Y[3]          ; VGA_ADDR[13]  ; clk25M       ; clk25M      ; -0.500       ; 0.507      ; 1.062      ;
; 0.852 ; counterVS[0]  ; counterVS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.079      ; 1.117      ;
; 0.853 ; counterHS[3]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.117      ;
; 0.859 ; counterHS[0]  ; counterHS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.125      ;
; 0.862 ; counterHS[8]  ; counterHS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.128      ;
; 0.877 ; counterHS[4]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.141      ;
; 0.892 ; counterHS[2]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.156      ;
; 0.913 ; counterVS[0]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.571      ;
; 0.920 ; counterVS[0]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.472      ; 1.578      ;
; 0.926 ; counterHS[9]  ; X[9]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.190      ;
; 0.932 ; computing     ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.380      ; 1.528      ;
; 0.933 ; counterHS[8]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.197      ;
; 0.933 ; counterHS[8]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.197      ;
; 0.934 ; counterHS[8]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.198      ;
; 0.934 ; computing     ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.380      ; 1.530      ;
; 0.941 ; counterHS[5]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.078      ; 1.205      ;
; 0.963 ; writeing      ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.557      ;
; 0.965 ; writeing      ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.378      ; 1.559      ;
; 0.974 ; counterVS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.256      ;
; 0.976 ; counterVS[5]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.258      ;
; 0.976 ; counterHS[5]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; counterVS[3]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.096      ; 1.258      ;
; 0.982 ; counterHS[9]  ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.080      ; 1.248      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|finish                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; c_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; clk25M                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; computing                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; w_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_CE                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_DQ[0]                 ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk25M                         ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|State_1                ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|finish                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[1]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[2]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[3]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[4]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[5]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[6]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[7]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[8]                   ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[9]                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk25M'                                             ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_HS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_VS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[9]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[1]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[2]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[3]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[4]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[5]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[6]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[7]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[8]  ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; counterVS[9]  ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; VGA_VS~reg0   ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; Y[0]          ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; Y[1]          ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clk25M ; Rise       ; Y[2]          ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 4.082 ; 4.536 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 6.640 ; 7.329 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 6.537 ; 7.329 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 6.640 ; 7.181 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 6.507 ; 7.259 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 6.377 ; 6.855 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 6.291 ; 7.082 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 6.325 ; 6.814 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 6.463 ; 7.218 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.445 ; 5.986 ; Rise       ; clk             ;
; rst         ; clk        ; 6.161 ; 6.663 ; Rise       ; clk             ;
; write_bt    ; clk        ; 6.693 ; 7.247 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 3.406 ; 3.804 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 3.150 ; 3.670 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 3.245 ; 3.719 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 3.030 ; 3.546 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 3.406 ; 3.804 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 3.162 ; 3.617 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 2.545 ; 2.994 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 2.850 ; 3.313 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 2.630 ; 3.078 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 3.974 ; 4.556 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -2.162 ; -2.647 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -2.151 ; -2.578 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -2.207 ; -2.721 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -2.279 ; -2.769 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -2.304 ; -2.757 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -2.151 ; -2.578 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -2.222 ; -2.725 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -2.227 ; -2.665 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -2.511 ; -2.968 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -2.192 ; -2.655 ; Rise       ; clk             ;
; rst         ; clk        ; -2.797 ; -3.293 ; Rise       ; clk             ;
; write_bt    ; clk        ; -3.239 ; -3.746 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -1.645 ; -2.076 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -2.224 ; -2.723 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -2.315 ; -2.771 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -1.983 ; -2.446 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -2.471 ; -2.854 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -2.032 ; -2.491 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -1.645 ; -2.076 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.935 ; -2.379 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -1.724 ; -2.154 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -2.314 ; -2.871 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 14.198 ; 14.066 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 12.536 ; 12.400 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 11.193 ; 11.221 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 12.578 ; 12.576 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.713 ; 12.703 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 14.198 ; 14.066 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 11.365 ; 11.366 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 11.901 ; 11.994 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 13.276 ; 13.401 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 12.517 ; 12.472 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 13.164 ; 13.250 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.988 ; 12.033 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 11.080 ; 11.011 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 12.350 ; 12.477 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 11.960 ; 11.878 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 12.360 ; 12.465 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 12.005 ; 12.147 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.643 ; 10.637 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 13.606 ; 13.505 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 13.334 ; 13.275 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 12.155 ; 12.196 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 10.668 ; 10.689 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 12.104 ; 11.920 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 12.104 ; 11.920 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 11.151 ; 11.072 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 11.443 ; 11.371 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 9.889  ; 9.923  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 11.406 ; 11.338 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 10.346 ; 10.341 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 10.728 ; 10.637 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 11.068 ; 11.006 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 10.977 ; 10.965 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 10.970 ; 10.959 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 10.661 ; 10.655 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 10.323 ; 10.313 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 10.625 ; 10.599 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 10.780 ; 10.719 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 11.042 ; 10.957 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 10.780 ; 10.719 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 10.287 ; 10.298 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 10.717 ; 10.740 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 11.701 ; 11.689 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 8.342  ; 8.427  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 10.634 ; 10.549 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 11.701 ; 11.689 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 9.594  ; 9.697  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 8.594  ; 8.656  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.833  ; 8.916  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 11.354 ; 11.251 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 9.331  ; 9.373  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 14.123 ; 14.342 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 4.030  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 12.467 ; 12.419 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 12.365 ; 12.301 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 10.748 ; 10.777 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 12.467 ; 12.419 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 11.471 ; 11.508 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 11.593 ; 11.569 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 9.526  ; 9.696  ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 11.172 ; 11.139 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 11.488 ; 11.463 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 8.318  ; 8.414  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 11.641 ; 11.554 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 10.973 ; 10.894 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 10.862 ; 10.781 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 10.975 ; 11.031 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 11.305 ; 11.373 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 9.786  ; 9.891  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 8.641  ; 8.667  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 11.610 ; 11.554 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 11.641 ; 11.518 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 9.081  ; 9.145  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 13.017 ; 13.020 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 11.319 ; 11.190 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 10.205 ; 10.231 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 11.393 ; 11.347 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 11.535 ; 11.481 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 13.017 ; 12.841 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 11.187 ; 11.258 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 10.719 ; 10.768 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 12.109 ; 12.257 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 12.493 ; 12.453 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 12.910 ; 13.020 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 12.472 ; 12.513 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 11.112 ; 11.049 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 12.122 ; 12.279 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 11.081 ; 10.955 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 11.484 ; 11.545 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 11.680 ; 11.818 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 9.768  ; 9.718  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 12.109 ; 11.955 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 12.006 ; 11.952 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 12.107 ; 12.220 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.973  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 9.091  ; 9.014  ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 10.452 ; 10.367 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 9.109  ; 9.119  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 10.635 ; 10.550 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 10.569 ; 10.567 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 11.241 ; 11.120 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 9.608  ; 9.592  ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 9.866  ; 9.957  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 11.234 ; 11.309 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 10.011 ; 9.975  ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 11.259 ; 11.399 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 10.499 ; 10.602 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 9.518  ; 9.467  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 11.348 ; 11.483 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 10.089 ; 9.980  ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 10.486 ; 10.580 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 10.573 ; 10.748 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 9.091  ; 9.014  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 10.826 ; 10.764 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 10.694 ; 10.611 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 10.256 ; 10.287 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 8.936  ; 8.981  ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 8.157  ; 8.216  ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 9.868  ; 9.763  ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 8.954  ; 8.948  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 9.235  ; 9.237  ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 8.157  ; 8.216  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 9.199  ; 9.203  ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 8.597  ; 8.619  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 8.548  ; 8.531  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 9.288  ; 9.253  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 9.775  ; 9.746  ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 9.768  ; 9.740  ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 9.472  ; 9.449  ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 9.148  ; 9.120  ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 9.436  ; 9.394  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 9.588  ; 9.511  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 9.839  ; 9.738  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 9.588  ; 9.511  ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 9.095  ; 9.124  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 9.526  ; 9.530  ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 8.026  ; 8.106  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 8.026  ; 8.106  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 10.226 ; 10.143 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 11.250 ; 11.237 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 9.228  ; 9.325  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 8.268  ; 8.326  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.497  ; 8.575  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 10.915 ; 10.815 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 8.974  ; 9.013  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 11.677 ; 11.834 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 3.896  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 9.163  ; 9.324  ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 11.886 ; 11.824 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 10.333 ; 10.359 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 11.985 ; 11.937 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 11.027 ; 11.062 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 11.145 ; 11.121 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 9.163  ; 9.324  ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 10.740 ; 10.707 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 11.046 ; 11.019 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 8.000  ; 8.091  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 8.311  ; 8.335  ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 10.550 ; 10.472 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 10.443 ; 10.364 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 10.553 ; 10.606 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 10.869 ; 10.933 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 9.410  ; 9.510  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 8.311  ; 8.335  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 11.161 ; 11.105 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 11.191 ; 11.070 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 8.735  ; 8.795  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 9.322  ; 9.229  ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 10.865 ; 10.736 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 9.795  ; 9.816  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 10.865 ; 10.791 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 11.072 ; 11.015 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 12.418 ; 12.224 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 10.662 ; 10.710 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 10.287 ; 10.330 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 11.639 ; 11.781 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 11.921 ; 11.847 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 12.442 ; 12.533 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 11.975 ; 11.995 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 10.629 ; 10.553 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 11.704 ; 11.858 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 10.636 ; 10.512 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 10.950 ; 10.988 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 11.284 ; 11.419 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 9.322  ; 9.229  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 11.624 ; 11.471 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 11.542 ; 11.488 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 11.613 ; 11.709 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.840  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 10.156 ; 10.059 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 11.106 ; 11.009 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.379 ; 10.282 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 10.156 ; 10.059 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 10.156 ; 10.059 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 11.103 ; 11.006 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.625 ; 10.528 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.625 ; 10.528 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 10.772 ; 10.675 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.962 ; 8.865 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.874 ; 9.777 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.176 ; 9.079 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 8.962 ; 8.865 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 8.962 ; 8.865 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.871 ; 9.774 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.412 ; 9.315 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.412 ; 9.315 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.553 ; 9.456 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 10.110    ; 10.207    ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 10.961    ; 11.058    ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 10.313    ; 10.410    ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 10.110    ; 10.207    ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 10.110    ; 10.207    ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 10.963    ; 11.060    ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 10.522    ; 10.619    ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 10.522    ; 10.619    ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 10.742    ; 10.839    ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.897     ; 8.994     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.713     ; 9.810     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.092     ; 9.189     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 8.897     ; 8.994     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 8.897     ; 8.994     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.715     ; 9.812     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.292     ; 9.389     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.292     ; 9.389     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.503     ; 9.600     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.92 MHz ; 105.92 MHz      ; clk        ;      ;
; 324.15 MHz ; 324.15 MHz      ; clk25M     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -8.441 ; -221.977         ;
; clk25M ; -2.085 ; -84.402          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk    ; -0.131 ; -0.131          ;
; clk25M ; 0.171  ; 0.000           ;
+--------+--------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -96.805                        ;
; clk25M ; -1.285 ; -111.795                       ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -8.441 ; writeXcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.754      ;
; -8.402 ; writeXcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.715      ;
; -8.395 ; writeXcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.708      ;
; -8.147 ; writeXcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.460      ;
; -8.147 ; writeXcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 9.460      ;
; -8.079 ; writeYcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 9.380      ;
; -8.061 ; writeYcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 9.362      ;
; -7.969 ; writeYcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 9.270      ;
; -7.858 ; writeYcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 9.159      ;
; -7.775 ; writeYcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 9.076      ;
; -7.714 ; writeYcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 9.015      ;
; -7.571 ; writeXcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.884      ;
; -7.306 ; writeYcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 8.607      ;
; -7.295 ; writeYcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; -0.094     ; 8.200      ;
; -7.275 ; writeXcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.588      ;
; -7.139 ; writeXcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.452      ;
; -7.104 ; writeXcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.417      ;
; -7.103 ; writeXcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.314      ; 8.416      ;
; -7.086 ; writeYcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 8.387      ;
; -6.900 ; writeYcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.302      ; 8.201      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.051 ; writeYcnt[8]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.979      ;
; -4.022 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.946      ;
; -3.991 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.915      ;
; -3.946 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.870      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.915 ; writeYcnt[5]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.843      ;
; -3.908 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.832      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.879 ; writeYcnt[7]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.807      ;
; -3.838 ; writeing          ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.838 ; writeing          ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.069     ; 4.768      ;
; -3.828 ; DT:DT_U|ADDR_X[6] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.752      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.825 ; DT:DT_U|min[2]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.754      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.814 ; DT:DT_U|min[0]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.743      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.803 ; writeYcnt[6]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.731      ;
; -3.764 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.688      ;
; -3.762 ; DT:DT_U|ADDR_X[2] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.686      ;
; -3.699 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.623      ;
; -3.690 ; DT:DT_U|ADDR_Y[0] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.618      ;
; -3.647 ; DT:DT_U|ADDR_X[5] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.571      ;
; -3.624 ; writeYcnt[8]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; 0.309      ; 4.932      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
; -3.619 ; DT:DT_U|min[1]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.070     ; 4.548      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk25M'                                                                        ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.085 ; counterHS[8]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.356      ;
; -2.070 ; counterHS[9]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.341      ;
; -2.032 ; counterHS[1]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.303      ;
; -1.979 ; counterHS[8]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.250      ;
; -1.975 ; counterVS[3]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.975 ; counterVS[3]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.539      ;
; -1.972 ; counterHS[0]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.243      ;
; -1.969 ; counterHS[8]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.240      ;
; -1.969 ; counterHS[9]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.240      ;
; -1.965 ; counterVS[1]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.965 ; counterVS[1]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.529      ;
; -1.954 ; counterHS[9]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.225      ;
; -1.924 ; counterHS[7]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.195      ;
; -1.924 ; counterVS[6]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.924 ; counterVS[6]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.488      ;
; -1.916 ; counterHS[1]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.187      ;
; -1.916 ; counterVS[7]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.916 ; counterVS[7]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.480      ;
; -1.887 ; counterHS[1]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.158      ;
; -1.869 ; counterVS[5]  ; VGA_VS~reg0  ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.433      ;
; -1.868 ; counterHS[2]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.139      ;
; -1.863 ; counterHS[8]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.134      ;
; -1.856 ; counterHS[0]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.127      ;
; -1.853 ; counterHS[8]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.124      ;
; -1.853 ; counterHS[9]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.124      ;
; -1.849 ; counterHS[10] ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.120      ;
; -1.838 ; counterHS[9]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.109      ;
; -1.827 ; counterVS[1]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.431     ; 2.395      ;
; -1.827 ; counterHS[0]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.098      ;
; -1.808 ; counterHS[6]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.079      ;
; -1.808 ; counterHS[7]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.079      ;
; -1.805 ; counterVS[2]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.805 ; counterVS[2]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.369      ;
; -1.800 ; counterHS[1]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.071      ;
; -1.781 ; counterVS[9]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.431     ; 2.349      ;
; -1.779 ; counterHS[7]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.050      ;
; -1.771 ; counterHS[1]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.042      ;
; -1.763 ; counterVS[8]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.763 ; counterVS[8]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.435     ; 2.327      ;
; -1.752 ; counterHS[2]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.023      ;
; -1.747 ; counterHS[8]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.018      ;
; -1.740 ; counterHS[0]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.011      ;
; -1.737 ; counterHS[8]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.008      ;
; -1.737 ; counterHS[9]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.008      ;
; -1.733 ; counterHS[10] ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 3.004      ;
; -1.723 ; counterHS[2]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 2.994      ;
; -1.722 ; counterHS[9]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 2.993      ;
; -1.720 ; counterHS[3]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 2.991      ;
; -1.714 ; counterVS[2]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.431     ; 2.282      ;
; -1.713 ; counterHS[10] ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 2.984      ;
; -1.711 ; counterHS[0]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.272      ; 2.982      ;
; -1.700 ; counterVS[6]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.431     ; 2.268      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.131 ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; 0.000        ; 2.796      ; 3.079      ;
; 0.354  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; DT:DT_U|ADDR_X[0]              ; DT:DT_U|ADDR_X[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|ADDR_Y[0]              ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|finish                 ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; computing                      ; computing                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; writeing                       ; writeing                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; DT:DT_U|State_1                ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.365  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.366  ; writeing_CE                    ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.395  ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; -0.500       ; 2.796      ; 3.105      ;
; 0.415  ; writeYcnt[9]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.657      ;
; 0.427  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.072      ; 0.670      ;
; 0.436  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.679      ;
; 0.443  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.072      ; 0.686      ;
; 0.601  ; writeXcnt[1]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; writeYcnt[2]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.603  ; writeYcnt[1]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.603  ; DT:DT_U|finish                 ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.845      ;
; 0.614  ; writeYcnt[8]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.856      ;
; 0.615  ; writeXcnt[9]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.857      ;
; 0.618  ; writeYcnt[7]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.860      ;
; 0.619  ; writeXcnt[8]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.861      ;
; 0.621  ; writeXcnt[2]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.863      ;
; 0.622  ; writeYcnt[5]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.864      ;
; 0.623  ; writeXcnt[3]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.865      ;
; 0.626  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.629  ; writeYcnt[0]                   ; writeYcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.887      ;
; 0.643  ; writeYcnt[4]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.885      ;
; 0.645  ; writeXcnt[0]                   ; writeXcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.887      ;
; 0.649  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.892      ;
; 0.649  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.892      ;
; 0.738  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.751  ; writeYcnt[3]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.993      ;
; 0.760  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.003      ;
; 0.765  ; writeXcnt[7]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.007      ;
; 0.770  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.009      ;
; 0.774  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.013      ;
; 0.778  ; writeXcnt[6]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.020      ;
; 0.782  ; writeXcnt[4]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.024      ;
; 0.792  ; writeXcnt[5]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.034      ;
; 0.804  ; DT:DT_U|min[7]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.043      ;
; 0.805  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[0]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.044      ;
; 0.808  ; DT:DT_U|min[4]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.047      ;
; 0.809  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.048      ;
; 0.817  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.056      ;
; 0.863  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.106      ;
; 0.887  ; writeXcnt[1]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.889  ; writeYcnt[2]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.890  ; writeYcnt[1]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.900  ; writeYcnt[2]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.142      ;
; 0.902  ; writeYcnt[8]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.144      ;
; 0.905  ; writeYcnt[7]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.907  ; writeXcnt[8]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.149      ;
; 0.908  ; writeYcnt[5]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.150      ;
; 0.909  ; writeXcnt[2]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.151      ;
; 0.910  ; writeXcnt[3]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.152      ;
; 0.912  ; writeXcnt[0]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.154      ;
; 0.920  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_CE                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.163      ;
; 0.920  ; writeXcnt[2]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.162      ;
; 0.922  ; DT:DT_U|ADDR_Y[4]              ; DT:DT_U|ADDR_Y[4]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.164      ;
; 0.922  ; DT:DT_U|ADDR_Y[8]              ; DT:DT_U|ADDR_Y[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.164      ;
; 0.923  ; writeXcnt[0]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.165      ;
; 0.926  ; DT:DT_U|ADDR_Y[2]              ; DT:DT_U|ADDR_Y[2]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.168      ;
; 0.931  ; writeYcnt[4]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.173      ;
; 0.942  ; writeYcnt[4]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.184      ;
; 0.954  ; DT:DT_U|State_1                ; DT:DT_U|ADDR_Y[9]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.196      ;
; 0.962  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.964  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.203      ;
; 0.964  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.207      ;
; 0.964  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.207      ;
; 0.964  ; writeYcnt[6]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.206      ;
; 0.965  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.072      ; 1.208      ;
; 0.984  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.986  ; writeXcnt[1]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.228      ;
; 0.989  ; writeYcnt[1]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.997  ; writeXcnt[1]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 0.999  ; writeYcnt[2]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 1.000  ; writeYcnt[1]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.004  ; writeYcnt[7]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.007  ; writeYcnt[5]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.249      ;
; 1.009  ; writeXcnt[3]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.251      ;
; 1.010  ; writeYcnt[2]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.252      ;
; 1.012  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 1.018  ; writeYcnt[5]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.260      ;
; 1.019  ; writeXcnt[2]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.261      ;
; 1.020  ; writeXcnt[3]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.262      ;
; 1.021  ; writeing_CE                    ; writeing                       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.269      ;
; 1.022  ; writeXcnt[0]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.264      ;
; 1.030  ; writeXcnt[2]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.272      ;
; 1.033  ; writeXcnt[0]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.275      ;
; 1.036  ; DT:DT_U|ADDR_Y[7]              ; DT:DT_U|ADDR_Y[7]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.278      ;
; 1.037  ; writeYcnt[3]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.279      ;
; 1.041  ; writeYcnt[4]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.283      ;
; 1.045  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.068      ; 1.284      ;
; 1.052  ; writeXcnt[7]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.052  ; writeYcnt[4]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.294      ;
; 1.053  ; DT:DT_U|State_1                ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.295      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk25M'                                                                         ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; computing     ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.689      ;
; 0.171 ; computing     ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.689      ;
; 0.171 ; computing     ; VGA_B[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.689      ;
; 0.171 ; computing     ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.689      ;
; 0.172 ; computing     ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.690      ;
; 0.328 ; computing     ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 0.844      ;
; 0.329 ; computing     ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 0.845      ;
; 0.354 ; VGA_VS~reg0   ; VGA_VS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; VGA_HS~reg0   ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 0.597      ;
; 0.395 ; counterVS[9]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.653      ;
; 0.426 ; writeing      ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.318      ; 0.945      ;
; 0.440 ; writeing      ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.958      ;
; 0.443 ; writeing      ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.961      ;
; 0.443 ; writeing      ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.961      ;
; 0.445 ; writeing      ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.963      ;
; 0.445 ; writeing      ; VGA_B[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 0.963      ;
; 0.485 ; computing     ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.003      ;
; 0.485 ; computing     ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.003      ;
; 0.486 ; computing     ; VGA_R[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.004      ;
; 0.486 ; computing     ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.004      ;
; 0.486 ; computing     ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.004      ;
; 0.489 ; computing     ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.007      ;
; 0.497 ; computing     ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.015      ;
; 0.501 ; X[9]          ; VGA_ADDR[9]   ; clk25M       ; clk25M      ; -0.500       ; 0.447      ; 0.639      ;
; 0.502 ; X[8]          ; VGA_ADDR[8]   ; clk25M       ; clk25M      ; -0.500       ; 0.447      ; 0.640      ;
; 0.502 ; X[5]          ; VGA_ADDR[5]   ; clk25M       ; clk25M      ; -0.500       ; 0.447      ; 0.640      ;
; 0.535 ; Y[0]          ; VGA_ADDR[10]  ; clk25M       ; clk25M      ; -0.500       ; 0.413      ; 0.639      ;
; 0.537 ; Y[5]          ; VGA_ADDR[15]  ; clk25M       ; clk25M      ; -0.500       ; 0.413      ; 0.641      ;
; 0.559 ; computing     ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.318      ; 1.078      ;
; 0.597 ; counterVS[8]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.855      ;
; 0.600 ; counterVS[6]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.858      ;
; 0.600 ; counterVS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.858      ;
; 0.602 ; counterVS[5]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.860      ;
; 0.602 ; counterVS[3]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.860      ;
; 0.603 ; counterHS[5]  ; counterHS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; counterVS[2]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.862      ;
; 0.607 ; counterHS[4]  ; counterHS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 0.850      ;
; 0.607 ; counterHS[9]  ; counterHS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 0.850      ;
; 0.613 ; X[7]          ; VGA_ADDR[7]   ; clk25M       ; clk25M      ; -0.500       ; 0.447      ; 0.751      ;
; 0.616 ; counterVS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 0.874      ;
; 0.631 ; computing     ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.149      ;
; 0.632 ; computing     ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.150      ;
; 0.633 ; counterHS[0]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.875      ;
; 0.638 ; counterHS[9]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.880      ;
; 0.638 ; counterHS[9]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.880      ;
; 0.639 ; writeing      ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.155      ;
; 0.640 ; counterHS[9]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 0.882      ;
; 0.641 ; computing     ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.157      ;
; 0.642 ; writeing      ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.158      ;
; 0.644 ; computing     ; VGA_G[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.160      ;
; 0.644 ; computing     ; VGA_R[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.160      ;
; 0.644 ; computing     ; VGA_G[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.160      ;
; 0.645 ; computing     ; VGA_G[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.315      ; 1.161      ;
; 0.647 ; Y[2]          ; VGA_ADDR[12]  ; clk25M       ; clk25M      ; -0.500       ; 0.413      ; 0.751      ;
; 0.653 ; X[1]          ; VGA_ADDR[1]   ; clk25M       ; clk25M      ; -0.500       ; 0.447      ; 0.791      ;
; 0.682 ; X[4]          ; VGA_ADDR[4]   ; clk25M       ; clk25M      ; -0.500       ; 0.418      ; 0.791      ;
; 0.682 ; X[3]          ; VGA_ADDR[3]   ; clk25M       ; clk25M      ; -0.500       ; 0.418      ; 0.791      ;
; 0.685 ; X[2]          ; VGA_ADDR[2]   ; clk25M       ; clk25M      ; -0.500       ; 0.418      ; 0.794      ;
; 0.685 ; X[0]          ; VGA_ADDR[0]   ; clk25M       ; clk25M      ; -0.500       ; 0.418      ; 0.794      ;
; 0.694 ; counterVS[0]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.431      ; 1.296      ;
; 0.729 ; counterVS[0]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.431      ; 1.331      ;
; 0.740 ; writeing      ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.318      ; 1.259      ;
; 0.741 ; writeing      ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.318      ; 1.260      ;
; 0.753 ; counterVS[1]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.011      ;
; 0.753 ; writeing      ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.271      ;
; 0.757 ; writeing      ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.275      ;
; 0.757 ; writeing      ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.275      ;
; 0.758 ; writeing      ; VGA_R[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.276      ;
; 0.760 ; writeing      ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.278      ;
; 0.760 ; writeing      ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.278      ;
; 0.764 ; counterHS[10] ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.007      ;
; 0.768 ; counterHS[2]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.011      ;
; 0.771 ; writeing      ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.317      ; 1.289      ;
; 0.774 ; counterHS[6]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.017      ;
; 0.778 ; counterHS[3]  ; counterHS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.021      ;
; 0.778 ; counterHS[7]  ; counterHS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.021      ;
; 0.783 ; counterHS[1]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.026      ;
; 0.787 ; counterVS[0]  ; counterVS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.030      ;
; 0.789 ; counterHS[3]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.031      ;
; 0.795 ; counterHS[0]  ; counterHS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.038      ;
; 0.796 ; counterHS[8]  ; counterHS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.039      ;
; 0.804 ; counterVS[0]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.431      ; 1.406      ;
; 0.808 ; counterHS[4]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.050      ;
; 0.827 ; counterHS[2]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.069      ;
; 0.839 ; counterVS[0]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.431      ; 1.441      ;
; 0.854 ; counterHS[9]  ; X[9]          ; clk25M       ; clk25M      ; 0.000        ; 0.069      ; 1.094      ;
; 0.859 ; counterHS[5]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.069      ; 1.099      ;
; 0.860 ; counterHS[8]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.102      ;
; 0.861 ; counterHS[8]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.103      ;
; 0.862 ; counterHS[8]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.071      ; 1.104      ;
; 0.870 ; Y[3]          ; VGA_ADDR[13]  ; clk25M       ; clk25M      ; -0.500       ; 0.422      ; 0.983      ;
; 0.873 ; computing     ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.318      ; 1.392      ;
; 0.874 ; computing     ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.318      ; 1.393      ;
; 0.885 ; counterVS[8]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.143      ;
; 0.887 ; counterVS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.145      ;
; 0.888 ; counterVS[6]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.146      ;
; 0.889 ; counterVS[5]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.147      ;
; 0.889 ; counterVS[3]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.147      ;
; 0.890 ; counterHS[5]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; counterVS[2]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.087      ; 1.150      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|finish                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; c_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; clk25M                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; computing                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; w_key                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeXcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[7]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[8]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeYcnt[9]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_CE                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; writeing_DQ[0]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; clk25M                         ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk25M'                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[17]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[18]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_B[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_G[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_HS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_R[7]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; VGA_VS~reg0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; X[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[8]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; Y[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterHS[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk25M ; Rise       ; counterVS[9]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[1]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[2]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[3]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[4]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[5]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[6]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[7]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[8]  ;
; 0.198  ; 0.416        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; counterVS[9]  ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; VGA_VS~reg0   ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; Y[0]          ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; Y[1]          ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clk25M ; Rise       ; Y[2]          ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 3.670 ; 3.960 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 5.951 ; 6.552 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.858 ; 6.552 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.951 ; 6.424 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.835 ; 6.498 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.708 ; 6.134 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.642 ; 6.335 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.670 ; 6.101 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.805 ; 6.456 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 4.886 ; 5.369 ; Rise       ; clk             ;
; rst         ; clk        ; 5.634 ; 5.848 ; Rise       ; clk             ;
; write_bt    ; clk        ; 6.047 ; 6.465 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 3.096 ; 3.301 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 2.855 ; 3.177 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 2.951 ; 3.229 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 2.741 ; 3.070 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 3.096 ; 3.301 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 2.889 ; 3.124 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 2.301 ; 2.575 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 2.584 ; 2.860 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 2.370 ; 2.649 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 3.627 ; 3.969 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -1.951 ; -2.243 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -1.922 ; -2.188 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -1.978 ; -2.318 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -2.045 ; -2.356 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -2.065 ; -2.352 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.922 ; -2.188 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.992 ; -2.317 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.997 ; -2.267 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -2.255 ; -2.531 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.963 ; -2.260 ; Rise       ; clk             ;
; rst         ; clk        ; -2.496 ; -2.848 ; Rise       ; clk             ;
; write_bt    ; clk        ; -2.921 ; -3.236 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -1.483 ; -1.755 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -2.014 ; -2.331 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -2.108 ; -2.382 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -1.791 ; -2.084 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -2.247 ; -2.452 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -1.847 ; -2.123 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -1.483 ; -1.755 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.754 ; -2.025 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -1.551 ; -1.823 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -2.124 ; -2.488 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 13.079 ; 12.644 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 11.444 ; 11.207 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 10.139 ; 10.146 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 11.484 ; 11.326 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 11.629 ; 11.424 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 13.079 ; 12.644 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 10.349 ; 10.240 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 10.874 ; 10.794 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 12.108 ; 12.116 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 11.377 ; 11.269 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 11.911 ; 11.879 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.007 ; 10.812 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 10.102 ; 9.943  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 11.156 ; 11.185 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 10.965 ; 10.658 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 11.299 ; 11.177 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 10.899 ; 10.846 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 9.660  ; 9.556  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 12.396 ; 12.223 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 12.159 ; 12.019 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 10.994 ; 10.933 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 9.747  ; 9.627  ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 11.045 ; 10.769 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 11.045 ; 10.769 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 10.126 ; 10.014 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 10.419 ; 10.271 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 9.025  ; 8.907  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 10.372 ; 10.237 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 9.452  ; 9.277  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 9.734  ; 9.614  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 10.146 ; 9.863  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 9.996  ; 9.900  ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 9.989  ; 9.893  ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 9.701  ; 9.618  ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 9.390  ; 9.309  ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 9.676  ; 9.565  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 9.795  ; 9.673  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 10.042 ; 9.882  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 9.795  ; 9.673  ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 9.286  ; 9.339  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 9.726  ; 9.698  ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 10.666 ; 10.508 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 7.532  ; 7.549  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 9.675  ; 9.477  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 10.666 ; 10.508 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 8.702  ; 8.687  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 7.766  ; 7.755  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 7.990  ; 7.981  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 10.374 ; 10.089 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 8.462  ; 8.389  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 12.682 ; 13.103 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 3.632  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 11.400 ; 11.133 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 11.303 ; 11.052 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 9.778  ; 9.657  ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 11.400 ; 11.133 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 10.450 ; 10.328 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 10.559 ; 10.396 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 8.635  ; 8.697  ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 10.188 ; 9.987  ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 10.476 ; 10.294 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 7.497  ; 7.530  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 10.640 ; 10.380 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 10.001 ; 9.786  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 9.900  ; 9.677  ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 9.982  ; 9.903  ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 10.294 ; 10.207 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 8.889  ; 8.843  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 7.817  ; 7.754  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 10.590 ; 10.380 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 10.640 ; 10.333 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 8.221  ; 8.185  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 11.914 ; 11.544 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 10.258 ; 9.991  ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 9.201  ; 9.127  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 10.316 ; 10.131 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 10.466 ; 10.234 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 11.914 ; 11.452 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 10.135 ; 10.038 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 9.708  ; 9.601  ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 11.016 ; 10.949 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 11.357 ; 11.122 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 11.672 ; 11.544 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 11.369 ; 11.175 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 10.117 ; 9.853  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 10.927 ; 10.893 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 10.090 ; 9.760  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 10.426 ; 10.281 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 10.529 ; 10.468 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 8.788  ; 8.661  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 10.999 ; 10.675 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 10.917 ; 10.691 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 10.940 ; 10.837 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.537  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 8.256  ; 8.075  ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 9.544  ; 9.297  ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 8.286  ; 8.169  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.716  ; 9.453  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 9.651  ; 9.461  ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 10.340 ; 9.958  ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 8.739  ; 8.588  ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 9.014  ; 8.918  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 10.299 ; 10.128 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 9.127  ; 8.943  ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 10.223 ; 10.138 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 9.590  ; 9.503  ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 8.719  ; 8.479  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 10.278 ; 10.217 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 9.262  ; 8.933  ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 9.590  ; 9.470  ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 9.570  ; 9.554  ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 8.256  ; 8.075  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 9.894  ; 9.658  ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 9.782  ; 9.516  ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 9.306  ; 9.146  ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 8.104  ; 8.048  ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 7.380  ; 7.353  ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 9.024  ; 8.741  ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 8.141  ; 8.015  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 8.424  ; 8.263  ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 7.380  ; 7.353  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 8.378  ; 8.229  ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 7.792  ; 7.710  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 7.765  ; 7.632  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 8.455  ; 8.269  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 8.906  ; 8.768  ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 8.899  ; 8.761  ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 8.623  ; 8.497  ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 8.324  ; 8.201  ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 8.598  ; 8.446  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 8.710  ; 8.548  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 8.947  ; 8.748  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 8.710  ; 8.548  ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 8.176  ; 8.272  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 8.643  ; 8.571  ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 7.228  ; 7.244  ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 7.228  ; 7.244  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 9.286  ; 9.095  ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 10.236 ; 10.083 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 8.351  ; 8.336  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 7.453  ; 7.441  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 7.667  ; 7.658  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 9.955  ; 9.680  ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 8.121  ; 8.050  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 10.494 ; 10.748 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 3.493  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 8.287  ; 8.346  ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 10.846 ; 10.605 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 9.383  ; 9.265  ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 10.941 ; 10.683 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 10.027 ; 9.909  ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 10.134 ; 9.976  ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 8.287  ; 8.346  ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 9.776  ; 9.582  ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 10.054 ; 9.879  ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 7.192  ; 7.223  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 7.500  ; 7.438  ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 9.596  ; 9.389  ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 9.499  ; 9.285  ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 9.580  ; 9.502  ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 9.877  ; 9.794  ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 8.528  ; 8.484  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 7.500  ; 7.438  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 10.163 ; 9.960  ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 10.210 ; 9.914  ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 7.889  ; 7.854  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 8.368  ; 8.207  ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 9.829  ; 9.569  ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 8.812  ; 8.739  ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 9.818  ; 9.618  ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 10.030 ; 9.801  ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 11.349 ; 10.886 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 9.633  ; 9.528  ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 9.305  ; 9.195  ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 10.572 ; 10.507 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 10.819 ; 10.562 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 11.233 ; 11.094 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 10.903 ; 10.697 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 9.662  ; 9.391  ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 10.535 ; 10.501 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 9.670  ; 9.350  ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 9.926  ; 9.768  ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 10.153 ; 10.092 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 8.368  ; 8.207  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 10.541 ; 10.226 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 10.474 ; 10.257 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 10.472 ; 10.363 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.401  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.178  ; 9.109  ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 10.077 ; 10.008 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.396  ; 9.327  ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.178  ; 9.109  ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.178  ; 9.109  ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 10.079 ; 10.010 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.618  ; 9.549  ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.618  ; 9.549  ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.754  ; 9.685  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 8.101 ; 8.032 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 8.964 ; 8.895 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 8.311 ; 8.242 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 8.101 ; 8.032 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 8.101 ; 8.032 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 8.966 ; 8.897 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 8.524 ; 8.455 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 8.524 ; 8.455 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 8.655 ; 8.586 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 9.120     ; 9.189     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 9.868     ; 9.937     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 9.295     ; 9.364     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 9.120     ; 9.189     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 9.120     ; 9.189     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 9.871     ; 9.940     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 9.487     ; 9.556     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 9.487     ; 9.556     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 9.682     ; 9.751     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 7.998     ; 8.067     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 8.717     ; 8.786     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 8.167     ; 8.236     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 7.998     ; 8.067     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 7.998     ; 8.067     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 8.719     ; 8.788     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 8.351     ; 8.420     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 8.351     ; 8.420     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 8.538     ; 8.607     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -4.152 ; -87.511          ;
; clk25M ; -0.693 ; -17.941          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; clk    ; -0.198 ; -0.198          ;
; clk25M ; 0.095  ; 0.000           ;
+--------+--------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -80.552                        ;
; clk25M ; -1.000 ; -87.000                        ;
+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -4.152 ; writeXcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 5.298      ;
; -4.138 ; writeXcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 5.284      ;
; -4.130 ; writeXcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 5.276      ;
; -3.992 ; writeXcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 5.138      ;
; -3.985 ; writeXcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 5.131      ;
; -3.939 ; writeYcnt[5]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 5.071      ;
; -3.933 ; writeYcnt[7]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 5.065      ;
; -3.870 ; writeYcnt[6]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 5.002      ;
; -3.816 ; writeYcnt[4]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 4.948      ;
; -3.761 ; writeYcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 4.893      ;
; -3.759 ; writeYcnt[8]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 4.891      ;
; -3.683 ; writeXcnt[9]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 4.829      ;
; -3.553 ; writeYcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 4.685      ;
; -3.539 ; writeXcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 4.685      ;
; -3.520 ; writeYcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; -0.057     ; 4.450      ;
; -3.459 ; writeXcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 4.605      ;
; -3.439 ; writeXcnt[3]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 4.585      ;
; -3.438 ; writeXcnt[0]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.159      ; 4.584      ;
; -3.422 ; writeYcnt[1]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 4.554      ;
; -3.320 ; writeYcnt[2]      ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.145      ; 4.452      ;
; -1.744 ; DT:DT_U|ADDR_X[7] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.686      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.672 ; writeYcnt[8]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.618      ;
; -1.658 ; DT:DT_U|ADDR_X[1] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.600      ;
; -1.654 ; DT:DT_U|ADDR_X[9] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.596      ;
; -1.637 ; writeing          ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.637 ; writeing          ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.588      ;
; -1.632 ; DT:DT_U|ADDR_X[4] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.574      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.607 ; writeYcnt[5]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.553      ;
; -1.594 ; DT:DT_U|ADDR_X[8] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.536      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.577 ; writeYcnt[7]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.523      ;
; -1.558 ; DT:DT_U|ADDR_X[6] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.500      ;
; -1.546 ; DT:DT_U|ADDR_Y[0] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.492      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[9]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[8]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.544 ; writeYcnt[6]      ; writeYcnt[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.490      ;
; -1.534 ; writeing          ; writeing_DQ[0]    ; clk          ; clk         ; 1.000        ; 0.150      ; 2.671      ;
; -1.528 ; DT:DT_U|ADDR_X[2] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.470      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.523 ; DT:DT_U|min[2]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.471      ;
; -1.517 ; DT:DT_U|ADDR_X[3] ; DT:DT_U|ADDR_Y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.459      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.515 ; DT:DT_U|min[0]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.463      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[0]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[1]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[2]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[3]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[4]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[5]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[6]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.509 ; DT:DT_U|min[1]    ; DT:DT_U|min[7]    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.457      ;
; -1.446 ; writeYcnt[8]      ; writeYcnt[0]      ; clk          ; clk         ; 1.000        ; 0.153      ; 2.586      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk25M'                                                                        ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.693 ; counterHS[8]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.818      ;
; -0.686 ; counterHS[9]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.811      ;
; -0.672 ; counterHS[1]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.797      ;
; -0.642 ; counterHS[0]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.767      ;
; -0.629 ; counterHS[8]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.754      ;
; -0.625 ; counterHS[8]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.750      ;
; -0.622 ; counterHS[9]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.747      ;
; -0.618 ; counterHS[9]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.743      ;
; -0.614 ; counterHS[7]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.739      ;
; -0.608 ; counterHS[1]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.733      ;
; -0.604 ; counterHS[1]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.729      ;
; -0.578 ; counterHS[0]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.703      ;
; -0.576 ; counterHS[2]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.701      ;
; -0.574 ; counterHS[0]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.699      ;
; -0.566 ; counterHS[10] ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.691      ;
; -0.561 ; counterHS[8]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.686      ;
; -0.560 ; counterVS[1]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.319      ;
; -0.559 ; counterHS[6]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.684      ;
; -0.557 ; counterHS[8]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.682      ;
; -0.556 ; counterVS[1]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.315      ;
; -0.554 ; counterHS[9]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.679      ;
; -0.550 ; counterHS[7]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.675      ;
; -0.550 ; counterHS[9]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.675      ;
; -0.546 ; counterHS[7]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.671      ;
; -0.540 ; counterHS[1]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.665      ;
; -0.536 ; counterHS[1]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.661      ;
; -0.521 ; counterVS[3]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.521 ; counterVS[3]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.280      ;
; -0.512 ; counterHS[2]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.637      ;
; -0.512 ; counterVS[1]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.512 ; counterVS[1]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.271      ;
; -0.510 ; counterHS[0]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.635      ;
; -0.508 ; counterHS[2]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.633      ;
; -0.506 ; counterHS[0]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.631      ;
; -0.502 ; counterHS[3]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.627      ;
; -0.502 ; counterHS[10] ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.627      ;
; -0.498 ; counterHS[10] ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.623      ;
; -0.496 ; counterVS[6]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.496 ; counterVS[6]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.255      ;
; -0.495 ; counterHS[6]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.620      ;
; -0.493 ; counterHS[8]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.618      ;
; -0.491 ; counterHS[6]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.616      ;
; -0.490 ; counterVS[7]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[0]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[1]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[2]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[3]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[4]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[5]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[6]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[7]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.490 ; counterVS[7]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.249      ;
; -0.489 ; counterVS[5]  ; VGA_VS~reg0  ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.248      ;
; -0.489 ; counterHS[8]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.614      ;
; -0.486 ; counterHS[9]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.611      ;
; -0.482 ; counterHS[7]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.607      ;
; -0.482 ; counterHS[9]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.607      ;
; -0.478 ; counterHS[7]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.603      ;
; -0.472 ; counterHS[1]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.597      ;
; -0.471 ; counterVS[9]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.226     ; 1.232      ;
; -0.468 ; counterHS[1]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.593      ;
; -0.467 ; counterVS[1]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.226     ; 1.228      ;
; -0.444 ; counterHS[2]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.569      ;
; -0.442 ; counterHS[0]  ; counterVS[4] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.567      ;
; -0.441 ; counterHS[4]  ; counterVS[9] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.566      ;
; -0.440 ; counterHS[2]  ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.565      ;
; -0.438 ; counterHS[3]  ; counterVS[8] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.563      ;
; -0.438 ; counterVS[5]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.197      ;
; -0.438 ; counterHS[0]  ; counterVS[3] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.563      ;
; -0.434 ; counterHS[3]  ; counterVS[7] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.559      ;
; -0.434 ; counterVS[5]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.193      ;
; -0.434 ; counterHS[10] ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.559      ;
; -0.433 ; counterVS[2]  ; Y[9]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.192      ;
; -0.430 ; counterHS[10] ; counterVS[5] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.555      ;
; -0.427 ; counterHS[6]  ; counterVS[6] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.552      ;
; -0.427 ; counterVS[2]  ; Y[8]         ; clk25M       ; clk25M      ; 1.000        ; -0.228     ; 1.186      ;
; -0.425 ; counterHS[8]  ; counterVS[2] ; clk25M       ; clk25M      ; 1.000        ; 0.138      ; 1.550      ;
; -0.425 ; counterVS[2]  ; counterVS[0] ; clk25M       ; clk25M      ; 1.000        ; -0.226     ; 1.186      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                               ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.198 ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; 0.000        ; 1.649      ; 1.670      ;
; 0.182  ; DT:DT_U|ADDR_X[0]              ; DT:DT_U|ADDR_X[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; DT:DT_U|ADDR_Y[0]              ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; DT:DT_U|finish                 ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; DT:DT_U|State_1                ; DT:DT_U|State_1                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; DT:DT_U|Comp_Count[2]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; computing                      ; computing                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; writeing                       ; writeing                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189  ; writeing_CE                    ; writeing_CE                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.209  ; writeYcnt[9]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.334      ;
; 0.217  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.040      ; 0.341      ;
; 0.221  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.040      ; 0.345      ;
; 0.223  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.347      ;
; 0.301  ; writeXcnt[1]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; writeYcnt[1]                   ; writeYcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; writeYcnt[2]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; DT:DT_U|finish                 ; DT:DT_U|ADDR_Y[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.307  ; writeYcnt[8]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.432      ;
; 0.310  ; writeXcnt[9]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.434      ;
; 0.311  ; writeYcnt[7]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.313  ; writeXcnt[8]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.437      ;
; 0.314  ; writeXcnt[2]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.438      ;
; 0.314  ; writeXcnt[3]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.438      ;
; 0.314  ; writeYcnt[5]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.439      ;
; 0.316  ; writeYcnt[0]                   ; writeYcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.449      ;
; 0.317  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.441      ;
; 0.324  ; clk25M                         ; clk25M                         ; clk25M       ; clk         ; -0.500       ; 1.649      ; 1.692      ;
; 0.326  ; writeXcnt[0]                   ; writeXcnt[0]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.450      ;
; 0.327  ; writeYcnt[4]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.452      ;
; 0.329  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.453      ;
; 0.330  ; DT:DT_U|RW_State.Rw_State_Addr ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.454      ;
; 0.347  ; DT:DT_U|RW_State.RW_State_Wire ; DT:DT_U|SRAM_RW                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.471      ;
; 0.364  ; writeYcnt[3]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.489      ;
; 0.374  ; writeXcnt[7]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.498      ;
; 0.376  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[3]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.377  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.379  ; writeXcnt[6]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.503      ;
; 0.382  ; writeXcnt[4]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.506      ;
; 0.388  ; writeXcnt[5]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.512      ;
; 0.390  ; DT:DT_U|min[4]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.390  ; DT:DT_U|min[6]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.511      ;
; 0.391  ; DT:DT_U|min[7]                 ; DT:DT_U|DQ_write[7]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.393  ; DT:DT_U|min[2]                 ; DT:DT_U|DQ_write[2]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.514      ;
; 0.396  ; DT:DT_U|min[0]                 ; DT:DT_U|DQ_write[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.404  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.528      ;
; 0.431  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.555      ;
; 0.450  ; writeYcnt[1]                   ; writeYcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; writeXcnt[1]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.454  ; DT:DT_U|ADDR_Y[4]              ; DT:DT_U|ADDR_Y[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.578      ;
; 0.455  ; DT:DT_U|ADDR_Y[8]              ; DT:DT_U|ADDR_Y[8]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.580      ;
; 0.457  ; DT:DT_U|ADDR_Y[2]              ; DT:DT_U|ADDR_Y[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.581      ;
; 0.459  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|SRAM_CE                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.459  ; writeYcnt[2]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460  ; writeYcnt[7]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.462  ; writeYcnt[2]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; writeYcnt[5]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463  ; writeXcnt[3]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.465  ; writeYcnt[8]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.590      ;
; 0.471  ; writeXcnt[8]                   ; writeXcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.595      ;
; 0.472  ; writeXcnt[2]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.596      ;
; 0.473  ; writeXcnt[0]                   ; writeXcnt[1]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.597      ;
; 0.475  ; writeXcnt[2]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.599      ;
; 0.476  ; writeXcnt[0]                   ; writeXcnt[2]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.600      ;
; 0.476  ; writeYcnt[6]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.601      ;
; 0.480  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.604      ;
; 0.481  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.605      ;
; 0.482  ; DT:DT_U|min[1]                 ; DT:DT_U|DQ_write[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.483  ; DT:DT_U|State_1                ; DT:DT_U|ADDR_Y[9]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.608      ;
; 0.485  ; writeYcnt[4]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.610      ;
; 0.488  ; writeYcnt[4]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.613      ;
; 0.490  ; DT:DT_U|RW_State.RW_State_Read ; DT:DT_U|Comp_Count[0]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.614      ;
; 0.513  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.040      ; 0.637      ;
; 0.513  ; writeYcnt[1]                   ; writeYcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.513  ; writeYcnt[3]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.513  ; writeXcnt[1]                   ; writeXcnt[3]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.637      ;
; 0.514  ; DT:DT_U|ADDR_Y[7]              ; DT:DT_U|ADDR_Y[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
; 0.514  ; writeing_CE                    ; writeing                       ; clk          ; clk         ; 0.000        ; 0.046      ; 0.644      ;
; 0.516  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.Rw_State_Addr ; clk          ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.516  ; writeYcnt[1]                   ; writeYcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.516  ; writeXcnt[1]                   ; writeXcnt[4]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.523  ; writeXcnt[7]                   ; writeXcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.647      ;
; 0.523  ; writeYcnt[7]                   ; writeYcnt[9]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.648      ;
; 0.525  ; writeYcnt[2]                   ; writeYcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.650      ;
; 0.526  ; DT:DT_U|State_1                ; DT:DT_U|finish                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526  ; writeYcnt[5]                   ; writeYcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.651      ;
; 0.526  ; writeXcnt[3]                   ; writeXcnt[5]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.650      ;
; 0.528  ; writeYcnt[2]                   ; writeYcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.529  ; writeXcnt[3]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.653      ;
; 0.529  ; writeYcnt[5]                   ; writeYcnt[8]                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.654      ;
; 0.533  ; DT:DT_U|Comp_Count[0]          ; DT:DT_U|RW_State.RW_State_Read ; clk          ; clk         ; 0.000        ; 0.040      ; 0.657      ;
; 0.534  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[4]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.655      ;
; 0.534  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|ADDR_Y[9]              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.661      ;
; 0.534  ; DT:DT_U|Comp_Count[1]          ; DT:DT_U|RW_State.RW_State_Wire ; clk          ; clk         ; 0.000        ; 0.040      ; 0.658      ;
; 0.535  ; DT:DT_U|min[5]                 ; DT:DT_U|DQ_write[6]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.537  ; writeXcnt[6]                   ; writeXcnt[7]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.661      ;
; 0.537  ; DT:DT_U|min[3]                 ; DT:DT_U|DQ_write[5]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.537  ; writeXcnt[5]                   ; writeXcnt[6]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.661      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk25M'                                                                         ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.095 ; computing     ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.356      ;
; 0.095 ; computing     ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.356      ;
; 0.095 ; computing     ; VGA_B[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.356      ;
; 0.096 ; computing     ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.357      ;
; 0.097 ; computing     ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.358      ;
; 0.161 ; computing     ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.421      ;
; 0.162 ; computing     ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.422      ;
; 0.182 ; VGA_VS~reg0   ; VGA_VS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; VGA_HS~reg0   ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.307      ;
; 0.199 ; counterVS[9]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.331      ;
; 0.207 ; writeing      ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.148      ; 0.469      ;
; 0.214 ; writeing      ; VGA_B[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.475      ;
; 0.218 ; writeing      ; VGA_B[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.479      ;
; 0.234 ; writeing      ; VGA_B[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.495      ;
; 0.235 ; writeing      ; VGA_B[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.496      ;
; 0.235 ; writeing      ; VGA_B[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.496      ;
; 0.265 ; computing     ; VGA_R[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.526      ;
; 0.265 ; computing     ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.526      ;
; 0.265 ; computing     ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.526      ;
; 0.265 ; computing     ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.526      ;
; 0.268 ; computing     ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.529      ;
; 0.271 ; computing     ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.532      ;
; 0.272 ; computing     ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.533      ;
; 0.279 ; computing     ; VGA_B[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.148      ; 0.541      ;
; 0.301 ; counterHS[5]  ; counterHS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; counterVS[8]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.434      ;
; 0.302 ; counterHS[0]  ; X[0]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; counterVS[5]  ; counterVS[5]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.435      ;
; 0.303 ; counterVS[3]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.435      ;
; 0.303 ; counterVS[7]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.435      ;
; 0.304 ; counterVS[2]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.436      ;
; 0.304 ; counterVS[6]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.436      ;
; 0.304 ; counterHS[9]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.427      ;
; 0.305 ; counterHS[9]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.428      ;
; 0.305 ; counterHS[4]  ; counterHS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.430      ;
; 0.305 ; counterHS[9]  ; counterHS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; counterHS[9]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.429      ;
; 0.311 ; counterVS[4]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.443      ;
; 0.322 ; writeing      ; VGA_B[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.582      ;
; 0.324 ; writeing      ; VGA_B[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.584      ;
; 0.330 ; computing     ; VGA_R[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.590      ;
; 0.333 ; computing     ; VGA_R[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.593      ;
; 0.334 ; computing     ; VGA_G[1]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.594      ;
; 0.335 ; computing     ; VGA_G[6]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.595      ;
; 0.342 ; computing     ; VGA_G[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.603      ;
; 0.343 ; computing     ; VGA_R[2]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.604      ;
; 0.349 ; X[9]          ; VGA_ADDR[9]   ; clk25M       ; clk25M      ; -0.500       ; 0.361      ; 0.314      ;
; 0.350 ; X[8]          ; VGA_ADDR[8]   ; clk25M       ; clk25M      ; -0.500       ; 0.361      ; 0.315      ;
; 0.350 ; X[5]          ; VGA_ADDR[5]   ; clk25M       ; clk25M      ; -0.500       ; 0.361      ; 0.315      ;
; 0.356 ; counterVS[0]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.666      ;
; 0.359 ; counterVS[0]  ; counterVS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.669      ;
; 0.363 ; computing     ; VGA_G[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.146      ; 0.623      ;
; 0.365 ; counterVS[1]  ; counterVS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.497      ;
; 0.365 ; Y[0]          ; VGA_ADDR[10]  ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.314      ;
; 0.367 ; Y[5]          ; VGA_ADDR[15]  ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.316      ;
; 0.371 ; counterHS[10] ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.496      ;
; 0.376 ; counterHS[2]  ; counterHS[2]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.501      ;
; 0.377 ; counterHS[3]  ; counterHS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.502      ;
; 0.377 ; counterHS[6]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.502      ;
; 0.378 ; counterHS[7]  ; counterHS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.503      ;
; 0.378 ; writeing      ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.148      ; 0.640      ;
; 0.379 ; writeing      ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.148      ; 0.641      ;
; 0.381 ; counterHS[1]  ; counterHS[1]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.506      ;
; 0.382 ; counterVS[0]  ; counterVS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.507      ;
; 0.385 ; writeing      ; VGA_G[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.646      ;
; 0.387 ; counterHS[0]  ; counterHS[0]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.512      ;
; 0.387 ; counterHS[3]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.510      ;
; 0.388 ; writeing      ; VGA_R[0]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.649      ;
; 0.390 ; counterHS[8]  ; counterHS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.515      ;
; 0.391 ; counterHS[4]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.514      ;
; 0.402 ; counterHS[2]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.525      ;
; 0.404 ; writeing      ; VGA_R[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.665      ;
; 0.404 ; writeing      ; VGA_G[5]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.665      ;
; 0.405 ; writeing      ; VGA_R[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.666      ;
; 0.405 ; writeing      ; VGA_G[3]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.666      ;
; 0.409 ; X[7]          ; VGA_ADDR[7]   ; clk25M       ; clk25M      ; -0.500       ; 0.361      ; 0.374      ;
; 0.412 ; writeing      ; VGA_R[4]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.147      ; 0.673      ;
; 0.422 ; counterVS[0]  ; counterVS[3]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.732      ;
; 0.422 ; X[1]          ; VGA_ADDR[1]   ; clk25M       ; clk25M      ; -0.500       ; 0.361      ; 0.387      ;
; 0.423 ; counterHS[5]  ; VGA_HS~reg0   ; clk25M       ; clk25M      ; 0.000        ; 0.038      ; 0.545      ;
; 0.425 ; counterHS[9]  ; X[9]          ; clk25M       ; clk25M      ; 0.000        ; 0.038      ; 0.547      ;
; 0.425 ; counterVS[0]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.226      ; 0.735      ;
; 0.425 ; Y[2]          ; VGA_ADDR[12]  ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.374      ;
; 0.429 ; counterHS[8]  ; X[2]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.552      ;
; 0.430 ; counterHS[8]  ; X[3]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.553      ;
; 0.431 ; counterHS[8]  ; X[4]          ; clk25M       ; clk25M      ; 0.000        ; 0.039      ; 0.554      ;
; 0.438 ; X[4]          ; VGA_ADDR[4]   ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.387      ;
; 0.438 ; X[3]          ; VGA_ADDR[3]   ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.387      ;
; 0.441 ; X[2]          ; VGA_ADDR[2]   ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.390      ;
; 0.441 ; X[0]          ; VGA_ADDR[0]   ; clk25M       ; clk25M      ; -0.500       ; 0.345      ; 0.390      ;
; 0.450 ; counterHS[5]  ; counterHS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; computing     ; VGA_G[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.148      ; 0.712      ;
; 0.451 ; computing     ; VGA_R[7]~reg0 ; clk          ; clk25M      ; 0.000        ; 0.148      ; 0.713      ;
; 0.452 ; counterVS[7]  ; counterVS[8]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.584      ;
; 0.452 ; counterVS[5]  ; counterVS[6]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.584      ;
; 0.452 ; counterVS[3]  ; counterVS[4]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.584      ;
; 0.453 ; counterHS[9]  ; X[1]          ; clk25M       ; clk25M      ; 0.000        ; 0.043      ; 0.580      ;
; 0.454 ; counterHS[9]  ; counterHS[10] ; clk25M       ; clk25M      ; 0.000        ; 0.041      ; 0.579      ;
; 0.460 ; counterVS[8]  ; counterVS[9]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.592      ;
; 0.462 ; counterVS[6]  ; counterVS[7]  ; clk25M       ; clk25M      ; 0.000        ; 0.048      ; 0.594      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|DQ_write[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|State_1                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|finish                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; DT:DT_U|min[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; c_key                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk25M                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; computing                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; w_key                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeXcnt[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeYcnt[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeing                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeing_CE                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeing_DQ[0]                 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeYcnt[0]                   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeing_DQ[0]                 ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; c_key                          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; computing                      ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeing                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[0]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[1]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[7]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[8]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_X[9]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[0]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|ADDR_Y[9]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[0]          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[1]          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|Comp_Count[2]          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Read ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|RW_State.RW_State_Wire ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|RW_State.Rw_State_Addr ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_CE                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|SRAM_RW                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; DT:DT_U|State_1                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk25M'                                              ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+--------+------------+---------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_B[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_G[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_HS~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_R[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; VGA_VS~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; X[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; Y[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterHS[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk25M ; Rise       ; counterVS[9]  ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[11]  ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[13]  ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[14]  ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[16]  ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[19]  ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[1]   ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[5]   ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[7]   ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[8]   ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[9]   ;
; 0.190  ; 0.406        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[0]   ;
; 0.190  ; 0.406        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[2]   ;
; 0.190  ; 0.406        ; 0.216          ; High Pulse Width ; clk25M ; Fall       ; VGA_ADDR[3]   ;
+--------+--------------+----------------+------------------+--------+------------+---------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 1.994 ; 2.684 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 3.396 ; 4.042 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 3.350 ; 4.042 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 3.396 ; 3.962 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 3.328 ; 4.022 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 3.259 ; 3.801 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 3.219 ; 3.919 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 3.230 ; 3.778 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 3.283 ; 3.987 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 2.823 ; 3.393 ; Rise       ; clk             ;
; rst         ; clk        ; 2.900 ; 3.791 ; Rise       ; clk             ;
; write_bt    ; clk        ; 3.301 ; 3.982 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 1.691 ; 2.436 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 1.578 ; 2.355 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 1.630 ; 2.383 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 1.510 ; 2.275 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 1.691 ; 2.436 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 1.568 ; 2.320 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 1.284 ; 1.978 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 1.433 ; 2.153 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 1.311 ; 2.042 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 1.955 ; 2.807 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -1.036 ; -1.767 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -1.075 ; -1.761 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -1.112 ; -1.832 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.141 ; -1.857 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -1.154 ; -1.862 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.075 ; -1.761 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.115 ; -1.837 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.111 ; -1.804 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -1.238 ; -1.956 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.106 ; -1.805 ; Rise       ; clk             ;
; rst         ; clk        ; -1.364 ; -2.057 ; Rise       ; clk             ;
; write_bt    ; clk        ; -1.557 ; -2.285 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -0.862 ; -1.521 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -1.142 ; -1.880 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -1.193 ; -1.909 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -1.017 ; -1.730 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -1.253 ; -1.962 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -1.047 ; -1.752 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -0.862 ; -1.521 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.002 ; -1.687 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -0.887 ; -1.583 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -1.156 ; -1.937 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 7.294 ; 7.657 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 6.511 ; 6.747 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 5.858 ; 5.947 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 6.556 ; 6.844 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 6.588 ; 6.893 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 7.294 ; 7.657 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.935 ; 6.153 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 6.229 ; 6.525 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 6.948 ; 7.218 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 6.533 ; 6.668 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 7.064 ; 7.233 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 6.182 ; 6.577 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.762 ; 5.878 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 6.650 ; 6.826 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 6.171 ; 6.433 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 6.419 ; 6.752 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 6.463 ; 6.755 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.549 ; 5.708 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 7.043 ; 7.210 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 6.911 ; 7.093 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 6.493 ; 6.633 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 5.598 ; 5.812 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 6.324 ; 6.501 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 6.324 ; 6.501 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 5.859 ; 6.017 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 5.999 ; 6.172 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 5.211 ; 5.363 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 5.971 ; 6.140 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 5.414 ; 5.586 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 5.657 ; 5.771 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 5.724 ; 5.930 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 5.781 ; 5.898 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 5.772 ; 5.891 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 5.611 ; 5.713 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 5.444 ; 5.519 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 5.586 ; 5.676 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.660 ; 5.724 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.775 ; 5.852 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.660 ; 5.724 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 5.477 ; 5.432 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.657 ; 5.746 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 6.074 ; 6.443 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 4.378 ; 4.548 ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 5.521 ; 5.784 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 6.074 ; 6.443 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 4.986 ; 5.243 ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 4.497 ; 4.675 ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 4.605 ; 4.803 ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 5.834 ; 6.151 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 4.824 ; 5.048 ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 7.552 ; 7.192 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;       ; 2.139 ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 6.383 ; 6.795 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 6.370 ; 6.772 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 5.536 ; 5.853 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 6.383 ; 6.795 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 5.923 ; 6.304 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 6.002 ; 6.364 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 5.002 ; 5.277 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 5.742 ; 6.070 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 5.962 ; 6.307 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 4.335 ; 4.513 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 5.983 ; 6.337 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 5.669 ; 5.958 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 5.599 ; 5.886 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 5.689 ; 6.030 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 5.851 ; 6.227 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 5.056 ; 5.319 ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 4.478 ; 4.647 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 5.983 ; 6.337 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 5.948 ; 6.299 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 4.719 ; 4.927 ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 6.843 ; 7.211 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 5.854 ; 6.114 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 5.320 ; 5.544 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 5.920 ; 6.197 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 5.959 ; 6.253 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 6.662 ; 7.014 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 5.771 ; 6.068 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 5.596 ; 5.881 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 6.299 ; 6.698 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 6.418 ; 6.758 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 6.843 ; 7.211 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 6.463 ; 6.851 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 5.742 ; 6.009 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 6.500 ; 6.848 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 5.706 ; 5.961 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 5.957 ; 6.283 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 6.271 ; 6.576 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 5.088 ; 5.240 ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 6.227 ; 6.549 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 6.186 ; 6.534 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 6.435 ; 6.764 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 2.214 ;       ; Fall       ; clk25M          ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.695 ; 4.880 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 5.363 ; 5.655 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 4.715 ; 4.954 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 5.472 ; 5.760 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.421 ; 5.746 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.762 ; 6.090 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 4.959 ; 5.199 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.116 ; 5.433 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.806 ; 6.209 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.196 ; 5.465 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.015 ; 6.356 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.479 ; 5.797 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.928 ; 5.173 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 6.050 ; 6.388 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.184 ; 5.468 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.429 ; 5.776 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.699 ; 5.997 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 4.695 ; 4.880 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.557 ; 5.891 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 5.501 ; 5.824 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 5.505 ; 5.761 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 4.699 ; 4.901 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.275 ; 4.434 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 5.089 ; 5.322 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 4.644 ; 4.857 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 4.778 ; 5.007 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.275 ; 4.434 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 4.751 ; 4.976 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 4.470 ; 4.651 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 4.451 ; 4.624 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.768 ; 4.979 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 5.133 ; 5.299 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 5.124 ; 5.291 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 4.969 ; 5.121 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.809 ; 4.934 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 4.944 ; 5.084 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.013 ; 5.127 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.123 ; 5.249 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.013 ; 5.127 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 4.889 ; 4.793 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.009 ; 5.147 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 4.217 ; 4.380 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 4.217 ; 4.380 ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 5.315 ; 5.568 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 5.844 ; 6.199 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 4.801 ; 5.048 ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 4.331 ; 4.503 ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 4.435 ; 4.625 ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 5.613 ; 5.918 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 4.646 ; 4.861 ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 6.286 ; 6.048 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;       ; 2.073 ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 4.816 ; 5.080 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 6.128 ; 6.514 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 5.327 ; 5.632 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 6.141 ; 6.537 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 5.698 ; 6.064 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 5.776 ; 6.124 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 4.816 ; 5.080 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 5.525 ; 5.840 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 5.739 ; 6.070 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 4.173 ; 4.344 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 4.311 ; 4.474 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 5.454 ; 5.732 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 5.388 ; 5.664 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 5.475 ; 5.803 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 5.629 ; 5.990 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 4.866 ; 5.118 ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 4.311 ; 4.474 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 5.756 ; 6.097 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 5.724 ; 6.061 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 4.544 ; 4.743 ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 4.857 ; 4.984 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 5.620 ; 5.869 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 5.108 ; 5.320 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 5.651 ; 5.900 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 5.720 ; 6.003 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 6.364 ; 6.691 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 5.511 ; 5.783 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 5.375 ; 5.650 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 6.061 ; 6.447 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 6.134 ; 6.440 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 6.612 ; 6.961 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 6.214 ; 6.581 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 5.501 ; 5.755 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 6.290 ; 6.628 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 5.484 ; 5.727 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 5.688 ; 5.987 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 6.067 ; 6.363 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 4.857 ; 4.984 ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 5.976 ; 6.285 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 5.950 ; 6.283 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 6.193 ; 6.498 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 2.145 ;       ; Fall       ; clk25M          ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.377 ; 5.363 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.793 ; 5.779 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.477 ; 5.463 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.377 ; 5.363 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.377 ; 5.363 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.800 ; 5.786 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.586 ; 5.572 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.586 ; 5.572 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.681 ; 5.667 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.740 ; 4.726 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.139 ; 5.125 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 4.836 ; 4.822 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 4.740 ; 4.726 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 4.740 ; 4.726 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.146 ; 5.132 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 4.940 ; 4.926 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 4.940 ; 4.926 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.032 ; 5.018 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 5.402     ; 5.416     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.854     ; 5.868     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 5.505     ; 5.519     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 5.402     ; 5.416     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 5.402     ; 5.416     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.860     ; 5.874     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.625     ; 5.639     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.625     ; 5.639     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.754     ; 5.768     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]  ; clk        ; 4.815     ; 4.829     ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 5.249     ; 5.263     ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 4.915     ; 4.929     ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 4.815     ; 4.829     ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 4.815     ; 4.829     ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 5.255     ; 5.269     ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 5.029     ; 5.043     ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 5.029     ; 5.043     ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.153     ; 5.167     ; Rise       ; clk             ;
+-------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -9.504   ; -0.198 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -9.504   ; -0.198 ; N/A      ; N/A     ; -3.000              ;
;  clk25M          ; -2.455   ; 0.095  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -348.149 ; -0.198 ; 0.0      ; 0.0     ; -208.6              ;
;  clk             ; -249.250 ; -0.198 ; N/A      ; N/A     ; -96.805             ;
;  clk25M          ; -98.899  ; 0.000  ; N/A      ; N/A     ; -111.795            ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DT_bt       ; clk        ; 4.082 ; 4.536 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; 6.640 ; 7.329 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; 6.537 ; 7.329 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; 6.640 ; 7.181 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; 6.507 ; 7.259 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; 6.377 ; 6.855 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; 6.291 ; 7.082 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; 6.325 ; 6.814 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; 6.463 ; 7.218 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; 5.445 ; 5.986 ; Rise       ; clk             ;
; rst         ; clk        ; 6.161 ; 6.663 ; Rise       ; clk             ;
; write_bt    ; clk        ; 6.693 ; 7.247 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; 3.406 ; 3.804 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; 3.150 ; 3.670 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; 3.245 ; 3.719 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; 3.030 ; 3.546 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; 3.406 ; 3.804 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; 3.162 ; 3.617 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; 2.545 ; 2.994 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; 2.850 ; 3.313 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; 2.630 ; 3.078 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; 3.974 ; 4.556 ; Rise       ; clk25M          ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DT_bt       ; clk        ; -1.036 ; -1.767 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk        ; -1.075 ; -1.761 ; Rise       ; clk             ;
;  SRAM_DQ[0] ; clk        ; -1.112 ; -1.832 ; Rise       ; clk             ;
;  SRAM_DQ[1] ; clk        ; -1.141 ; -1.857 ; Rise       ; clk             ;
;  SRAM_DQ[2] ; clk        ; -1.154 ; -1.862 ; Rise       ; clk             ;
;  SRAM_DQ[3] ; clk        ; -1.075 ; -1.761 ; Rise       ; clk             ;
;  SRAM_DQ[4] ; clk        ; -1.115 ; -1.837 ; Rise       ; clk             ;
;  SRAM_DQ[5] ; clk        ; -1.111 ; -1.804 ; Rise       ; clk             ;
;  SRAM_DQ[6] ; clk        ; -1.238 ; -1.956 ; Rise       ; clk             ;
;  SRAM_DQ[7] ; clk        ; -1.106 ; -1.805 ; Rise       ; clk             ;
; rst         ; clk        ; -1.364 ; -2.057 ; Rise       ; clk             ;
; write_bt    ; clk        ; -1.557 ; -2.285 ; Rise       ; clk             ;
; SRAM_DQ[*]  ; clk25M     ; -0.862 ; -1.521 ; Rise       ; clk25M          ;
;  SRAM_DQ[0] ; clk25M     ; -1.142 ; -1.880 ; Rise       ; clk25M          ;
;  SRAM_DQ[1] ; clk25M     ; -1.193 ; -1.909 ; Rise       ; clk25M          ;
;  SRAM_DQ[2] ; clk25M     ; -1.017 ; -1.730 ; Rise       ; clk25M          ;
;  SRAM_DQ[3] ; clk25M     ; -1.253 ; -1.962 ; Rise       ; clk25M          ;
;  SRAM_DQ[4] ; clk25M     ; -1.047 ; -1.752 ; Rise       ; clk25M          ;
;  SRAM_DQ[5] ; clk25M     ; -0.862 ; -1.521 ; Rise       ; clk25M          ;
;  SRAM_DQ[6] ; clk25M     ; -1.002 ; -1.687 ; Rise       ; clk25M          ;
;  SRAM_DQ[7] ; clk25M     ; -0.887 ; -1.583 ; Rise       ; clk25M          ;
; rst         ; clk25M     ; -1.156 ; -1.937 ; Rise       ; clk25M          ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 14.198 ; 14.066 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 12.536 ; 12.400 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 11.193 ; 11.221 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 12.578 ; 12.576 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 12.713 ; 12.703 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 14.198 ; 14.066 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 11.365 ; 11.366 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 11.901 ; 11.994 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 13.276 ; 13.401 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 12.517 ; 12.472 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 13.164 ; 13.250 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 11.988 ; 12.033 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 11.080 ; 11.011 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 12.350 ; 12.477 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 11.960 ; 11.878 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 12.360 ; 12.465 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 12.005 ; 12.147 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 10.643 ; 10.637 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 13.606 ; 13.505 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 13.334 ; 13.275 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 12.155 ; 12.196 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 10.668 ; 10.689 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 12.104 ; 11.920 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 12.104 ; 11.920 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 11.151 ; 11.072 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 11.443 ; 11.371 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 9.889  ; 9.923  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 11.406 ; 11.338 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 10.346 ; 10.341 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 10.728 ; 10.637 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 11.068 ; 11.006 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 10.977 ; 10.965 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 10.970 ; 10.959 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 10.661 ; 10.655 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 10.323 ; 10.313 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 10.625 ; 10.599 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 10.780 ; 10.719 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 11.042 ; 10.957 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 10.780 ; 10.719 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 10.287 ; 10.298 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 10.717 ; 10.740 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 11.701 ; 11.689 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 8.342  ; 8.427  ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 10.634 ; 10.549 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 11.701 ; 11.689 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 9.594  ; 9.697  ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 8.594  ; 8.656  ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 8.833  ; 8.916  ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 11.354 ; 11.251 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 9.331  ; 9.373  ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 14.123 ; 14.342 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;        ; 4.030  ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 12.467 ; 12.419 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 12.365 ; 12.301 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 10.748 ; 10.777 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 12.467 ; 12.419 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 11.471 ; 11.508 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 11.593 ; 11.569 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 9.526  ; 9.696  ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 11.172 ; 11.139 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 11.488 ; 11.463 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 8.318  ; 8.414  ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 11.641 ; 11.554 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 10.973 ; 10.894 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 10.862 ; 10.781 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 10.975 ; 11.031 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 11.305 ; 11.373 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 9.786  ; 9.891  ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 8.641  ; 8.667  ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 11.610 ; 11.554 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 11.641 ; 11.518 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 9.081  ; 9.145  ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 13.017 ; 13.020 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 11.319 ; 11.190 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 10.205 ; 10.231 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 11.393 ; 11.347 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 11.535 ; 11.481 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 13.017 ; 12.841 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 11.187 ; 11.258 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 10.719 ; 10.768 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 12.109 ; 12.257 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 12.493 ; 12.453 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 12.910 ; 13.020 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 12.472 ; 12.513 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 11.112 ; 11.049 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 12.122 ; 12.279 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 11.081 ; 10.955 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 11.484 ; 11.545 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 11.680 ; 11.818 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 9.768  ; 9.718  ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 12.109 ; 11.955 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 12.006 ; 11.952 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 12.107 ; 12.220 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 3.973  ;        ; Fall       ; clk25M          ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SRAM_ADDR[*]   ; clk        ; 4.695 ; 4.880 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 5.363 ; 5.655 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 4.715 ; 4.954 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 5.472 ; 5.760 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.421 ; 5.746 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.762 ; 6.090 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 4.959 ; 5.199 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.116 ; 5.433 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.806 ; 6.209 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 5.196 ; 5.465 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 6.015 ; 6.356 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.479 ; 5.797 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 4.928 ; 5.173 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 6.050 ; 6.388 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 5.184 ; 5.468 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 5.429 ; 5.776 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 5.699 ; 5.997 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 4.695 ; 4.880 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.557 ; 5.891 ; Rise       ; clk             ;
;  SRAM_ADDR[18] ; clk        ; 5.501 ; 5.824 ; Rise       ; clk             ;
;  SRAM_ADDR[19] ; clk        ; 5.505 ; 5.761 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 4.699 ; 4.901 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.275 ; 4.434 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 5.089 ; 5.322 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 4.644 ; 4.857 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 4.778 ; 5.007 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.275 ; 4.434 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 4.751 ; 4.976 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 4.470 ; 4.651 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 4.451 ; 4.624 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.768 ; 4.979 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 5.133 ; 5.299 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 5.124 ; 5.291 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 4.969 ; 5.121 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.809 ; 4.934 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 4.944 ; 5.084 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 5.013 ; 5.127 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 5.123 ; 5.249 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 5.013 ; 5.127 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 4.889 ; 4.793 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.009 ; 5.147 ; Rise       ; clk             ;
; VGA_B[*]       ; clk25M     ; 4.217 ; 4.380 ; Rise       ; clk25M          ;
;  VGA_B[0]      ; clk25M     ; 4.217 ; 4.380 ; Rise       ; clk25M          ;
;  VGA_B[1]      ; clk25M     ; 5.315 ; 5.568 ; Rise       ; clk25M          ;
;  VGA_B[2]      ; clk25M     ; 5.844 ; 6.199 ; Rise       ; clk25M          ;
;  VGA_B[3]      ; clk25M     ; 4.801 ; 5.048 ; Rise       ; clk25M          ;
;  VGA_B[4]      ; clk25M     ; 4.331 ; 4.503 ; Rise       ; clk25M          ;
;  VGA_B[5]      ; clk25M     ; 4.435 ; 4.625 ; Rise       ; clk25M          ;
;  VGA_B[6]      ; clk25M     ; 5.613 ; 5.918 ; Rise       ; clk25M          ;
;  VGA_B[7]      ; clk25M     ; 4.646 ; 4.861 ; Rise       ; clk25M          ;
; VGA_BLANK_N    ; clk25M     ; 6.286 ; 6.048 ; Rise       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ;       ; 2.073 ; Rise       ; clk25M          ;
; VGA_G[*]       ; clk25M     ; 4.816 ; 5.080 ; Rise       ; clk25M          ;
;  VGA_G[0]      ; clk25M     ; 6.128 ; 6.514 ; Rise       ; clk25M          ;
;  VGA_G[1]      ; clk25M     ; 5.327 ; 5.632 ; Rise       ; clk25M          ;
;  VGA_G[2]      ; clk25M     ; 6.141 ; 6.537 ; Rise       ; clk25M          ;
;  VGA_G[3]      ; clk25M     ; 5.698 ; 6.064 ; Rise       ; clk25M          ;
;  VGA_G[4]      ; clk25M     ; 5.776 ; 6.124 ; Rise       ; clk25M          ;
;  VGA_G[5]      ; clk25M     ; 4.816 ; 5.080 ; Rise       ; clk25M          ;
;  VGA_G[6]      ; clk25M     ; 5.525 ; 5.840 ; Rise       ; clk25M          ;
;  VGA_G[7]      ; clk25M     ; 5.739 ; 6.070 ; Rise       ; clk25M          ;
; VGA_HS         ; clk25M     ; 4.173 ; 4.344 ; Rise       ; clk25M          ;
; VGA_R[*]       ; clk25M     ; 4.311 ; 4.474 ; Rise       ; clk25M          ;
;  VGA_R[0]      ; clk25M     ; 5.454 ; 5.732 ; Rise       ; clk25M          ;
;  VGA_R[1]      ; clk25M     ; 5.388 ; 5.664 ; Rise       ; clk25M          ;
;  VGA_R[2]      ; clk25M     ; 5.475 ; 5.803 ; Rise       ; clk25M          ;
;  VGA_R[3]      ; clk25M     ; 5.629 ; 5.990 ; Rise       ; clk25M          ;
;  VGA_R[4]      ; clk25M     ; 4.866 ; 5.118 ; Rise       ; clk25M          ;
;  VGA_R[5]      ; clk25M     ; 4.311 ; 4.474 ; Rise       ; clk25M          ;
;  VGA_R[6]      ; clk25M     ; 5.756 ; 6.097 ; Rise       ; clk25M          ;
;  VGA_R[7]      ; clk25M     ; 5.724 ; 6.061 ; Rise       ; clk25M          ;
; VGA_VS         ; clk25M     ; 4.544 ; 4.743 ; Rise       ; clk25M          ;
; SRAM_ADDR[*]   ; clk25M     ; 4.857 ; 4.984 ; Fall       ; clk25M          ;
;  SRAM_ADDR[0]  ; clk25M     ; 5.620 ; 5.869 ; Fall       ; clk25M          ;
;  SRAM_ADDR[1]  ; clk25M     ; 5.108 ; 5.320 ; Fall       ; clk25M          ;
;  SRAM_ADDR[2]  ; clk25M     ; 5.651 ; 5.900 ; Fall       ; clk25M          ;
;  SRAM_ADDR[3]  ; clk25M     ; 5.720 ; 6.003 ; Fall       ; clk25M          ;
;  SRAM_ADDR[4]  ; clk25M     ; 6.364 ; 6.691 ; Fall       ; clk25M          ;
;  SRAM_ADDR[5]  ; clk25M     ; 5.511 ; 5.783 ; Fall       ; clk25M          ;
;  SRAM_ADDR[6]  ; clk25M     ; 5.375 ; 5.650 ; Fall       ; clk25M          ;
;  SRAM_ADDR[7]  ; clk25M     ; 6.061 ; 6.447 ; Fall       ; clk25M          ;
;  SRAM_ADDR[8]  ; clk25M     ; 6.134 ; 6.440 ; Fall       ; clk25M          ;
;  SRAM_ADDR[9]  ; clk25M     ; 6.612 ; 6.961 ; Fall       ; clk25M          ;
;  SRAM_ADDR[10] ; clk25M     ; 6.214 ; 6.581 ; Fall       ; clk25M          ;
;  SRAM_ADDR[11] ; clk25M     ; 5.501 ; 5.755 ; Fall       ; clk25M          ;
;  SRAM_ADDR[12] ; clk25M     ; 6.290 ; 6.628 ; Fall       ; clk25M          ;
;  SRAM_ADDR[13] ; clk25M     ; 5.484 ; 5.727 ; Fall       ; clk25M          ;
;  SRAM_ADDR[14] ; clk25M     ; 5.688 ; 5.987 ; Fall       ; clk25M          ;
;  SRAM_ADDR[15] ; clk25M     ; 6.067 ; 6.363 ; Fall       ; clk25M          ;
;  SRAM_ADDR[16] ; clk25M     ; 4.857 ; 4.984 ; Fall       ; clk25M          ;
;  SRAM_ADDR[17] ; clk25M     ; 5.976 ; 6.285 ; Fall       ; clk25M          ;
;  SRAM_ADDR[18] ; clk25M     ; 5.950 ; 6.283 ; Fall       ; clk25M          ;
;  SRAM_ADDR[19] ; clk25M     ; 6.193 ; 6.498 ; Fall       ; clk25M          ;
; VGA_CLOCK      ; clk25M     ; 2.145 ;       ; Fall       ; clk25M          ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLOCK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write_bt                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DT_bt                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_LE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32281    ; 0        ; 0        ; 0        ;
; clk25M     ; clk      ; 1        ; 1        ; 0        ; 0        ;
; clk        ; clk25M   ; 48       ; 0        ; 0        ; 0        ;
; clk25M     ; clk25M   ; 710      ; 0        ; 20       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 32281    ; 0        ; 0        ; 0        ;
; clk25M     ; clk      ; 1        ; 1        ; 0        ; 0        ;
; clk        ; clk25M   ; 48       ; 0        ; 0        ; 0        ;
; clk25M     ; clk25M   ; 710      ; 0        ; 20       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 299   ; 299  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 217   ; 217  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Dec 19 23:43:06 2019
Info: Command: quartus_sta VGA -c VGA
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk25M clk25M
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.504            -249.250 clk 
    Info (332119):    -2.455             -98.899 clk25M 
Info (332146): Worst-case hold slack is -0.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.164              -0.164 clk 
    Info (332119):     0.167               0.000 clk25M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.805 clk 
    Info (332119):    -1.285            -111.795 clk25M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.441
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.441            -221.977 clk 
    Info (332119):    -2.085             -84.402 clk25M 
Info (332146): Worst-case hold slack is -0.131
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.131              -0.131 clk 
    Info (332119):     0.171               0.000 clk25M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -96.805 clk 
    Info (332119):    -1.285            -111.795 clk25M 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.152             -87.511 clk 
    Info (332119):    -0.693             -17.941 clk25M 
Info (332146): Worst-case hold slack is -0.198
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.198              -0.198 clk 
    Info (332119):     0.095               0.000 clk25M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -80.552 clk 
    Info (332119):    -1.000             -87.000 clk25M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4743 megabytes
    Info: Processing ended: Thu Dec 19 23:43:10 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


