module DecoupledTLB (
	clock,
	reset,
	io_req_valid,
	io_req_bits_tlb_req_vaddr,
	io_req_bits_tlb_req_passthrough,
	io_req_bits_tlb_req_cmd,
	io_req_bits_status_debug,
	io_req_bits_status_mxr,
	io_resp_miss,
	io_resp_paddr,
	io_ptw_req_ready,
	io_ptw_req_valid,
	io_ptw_req_bits_bits_addr,
	io_ptw_req_bits_bits_need_gpa,
	io_ptw_resp_valid,
	io_ptw_resp_bits_ae_ptw,
	io_ptw_resp_bits_ae_final,
	io_ptw_resp_bits_pf,
	io_ptw_resp_bits_gf,
	io_ptw_resp_bits_hr,
	io_ptw_resp_bits_hw,
	io_ptw_resp_bits_hx,
	io_ptw_resp_bits_pte_ppn,
	io_ptw_resp_bits_pte_d,
	io_ptw_resp_bits_pte_a,
	io_ptw_resp_bits_pte_g,
	io_ptw_resp_bits_pte_u,
	io_ptw_resp_bits_pte_x,
	io_ptw_resp_bits_pte_w,
	io_ptw_resp_bits_pte_r,
	io_ptw_resp_bits_pte_v,
	io_ptw_resp_bits_level,
	io_ptw_resp_bits_fragmented_superpage,
	io_ptw_resp_bits_homogeneous,
	io_ptw_ptbr_mode,
	io_ptw_pmp_0_cfg_l,
	io_ptw_pmp_0_cfg_a,
	io_ptw_pmp_0_cfg_x,
	io_ptw_pmp_0_cfg_w,
	io_ptw_pmp_0_cfg_r,
	io_ptw_pmp_0_addr,
	io_ptw_pmp_0_mask,
	io_ptw_pmp_1_cfg_l,
	io_ptw_pmp_1_cfg_a,
	io_ptw_pmp_1_cfg_x,
	io_ptw_pmp_1_cfg_w,
	io_ptw_pmp_1_cfg_r,
	io_ptw_pmp_1_addr,
	io_ptw_pmp_1_mask,
	io_ptw_pmp_2_cfg_l,
	io_ptw_pmp_2_cfg_a,
	io_ptw_pmp_2_cfg_x,
	io_ptw_pmp_2_cfg_w,
	io_ptw_pmp_2_cfg_r,
	io_ptw_pmp_2_addr,
	io_ptw_pmp_2_mask,
	io_ptw_pmp_3_cfg_l,
	io_ptw_pmp_3_cfg_a,
	io_ptw_pmp_3_cfg_x,
	io_ptw_pmp_3_cfg_w,
	io_ptw_pmp_3_cfg_r,
	io_ptw_pmp_3_addr,
	io_ptw_pmp_3_mask,
	io_ptw_pmp_4_cfg_l,
	io_ptw_pmp_4_cfg_a,
	io_ptw_pmp_4_cfg_x,
	io_ptw_pmp_4_cfg_w,
	io_ptw_pmp_4_cfg_r,
	io_ptw_pmp_4_addr,
	io_ptw_pmp_4_mask,
	io_ptw_pmp_5_cfg_l,
	io_ptw_pmp_5_cfg_a,
	io_ptw_pmp_5_cfg_x,
	io_ptw_pmp_5_cfg_w,
	io_ptw_pmp_5_cfg_r,
	io_ptw_pmp_5_addr,
	io_ptw_pmp_5_mask,
	io_ptw_pmp_6_cfg_l,
	io_ptw_pmp_6_cfg_a,
	io_ptw_pmp_6_cfg_x,
	io_ptw_pmp_6_cfg_w,
	io_ptw_pmp_6_cfg_r,
	io_ptw_pmp_6_addr,
	io_ptw_pmp_6_mask,
	io_ptw_pmp_7_cfg_l,
	io_ptw_pmp_7_cfg_a,
	io_ptw_pmp_7_cfg_x,
	io_ptw_pmp_7_cfg_w,
	io_ptw_pmp_7_cfg_r,
	io_ptw_pmp_7_addr,
	io_ptw_pmp_7_mask,
	io_exp_interrupt,
	io_exp_flush_retry,
	io_exp_flush_skip,
	io_counter_event_signal_15,
	io_counter_event_signal_16,
	io_counter_event_signal_17
);
	input clock;
	input reset;
	input io_req_valid;
	input [39:0] io_req_bits_tlb_req_vaddr;
	input io_req_bits_tlb_req_passthrough;
	input [4:0] io_req_bits_tlb_req_cmd;
	input io_req_bits_status_debug;
	input io_req_bits_status_mxr;
	output wire io_resp_miss;
	output wire [31:0] io_resp_paddr;
	input io_ptw_req_ready;
	output wire io_ptw_req_valid;
	output wire [26:0] io_ptw_req_bits_bits_addr;
	output wire io_ptw_req_bits_bits_need_gpa;
	input io_ptw_resp_valid;
	input io_ptw_resp_bits_ae_ptw;
	input io_ptw_resp_bits_ae_final;
	input io_ptw_resp_bits_pf;
	input io_ptw_resp_bits_gf;
	input io_ptw_resp_bits_hr;
	input io_ptw_resp_bits_hw;
	input io_ptw_resp_bits_hx;
	input [43:0] io_ptw_resp_bits_pte_ppn;
	input io_ptw_resp_bits_pte_d;
	input io_ptw_resp_bits_pte_a;
	input io_ptw_resp_bits_pte_g;
	input io_ptw_resp_bits_pte_u;
	input io_ptw_resp_bits_pte_x;
	input io_ptw_resp_bits_pte_w;
	input io_ptw_resp_bits_pte_r;
	input io_ptw_resp_bits_pte_v;
	input [1:0] io_ptw_resp_bits_level;
	input io_ptw_resp_bits_fragmented_superpage;
	input io_ptw_resp_bits_homogeneous;
	input [3:0] io_ptw_ptbr_mode;
	input io_ptw_pmp_0_cfg_l;
	input [1:0] io_ptw_pmp_0_cfg_a;
	input io_ptw_pmp_0_cfg_x;
	input io_ptw_pmp_0_cfg_w;
	input io_ptw_pmp_0_cfg_r;
	input [29:0] io_ptw_pmp_0_addr;
	input [31:0] io_ptw_pmp_0_mask;
	input io_ptw_pmp_1_cfg_l;
	input [1:0] io_ptw_pmp_1_cfg_a;
	input io_ptw_pmp_1_cfg_x;
	input io_ptw_pmp_1_cfg_w;
	input io_ptw_pmp_1_cfg_r;
	input [29:0] io_ptw_pmp_1_addr;
	input [31:0] io_ptw_pmp_1_mask;
	input io_ptw_pmp_2_cfg_l;
	input [1:0] io_ptw_pmp_2_cfg_a;
	input io_ptw_pmp_2_cfg_x;
	input io_ptw_pmp_2_cfg_w;
	input io_ptw_pmp_2_cfg_r;
	input [29:0] io_ptw_pmp_2_addr;
	input [31:0] io_ptw_pmp_2_mask;
	input io_ptw_pmp_3_cfg_l;
	input [1:0] io_ptw_pmp_3_cfg_a;
	input io_ptw_pmp_3_cfg_x;
	input io_ptw_pmp_3_cfg_w;
	input io_ptw_pmp_3_cfg_r;
	input [29:0] io_ptw_pmp_3_addr;
	input [31:0] io_ptw_pmp_3_mask;
	input io_ptw_pmp_4_cfg_l;
	input [1:0] io_ptw_pmp_4_cfg_a;
	input io_ptw_pmp_4_cfg_x;
	input io_ptw_pmp_4_cfg_w;
	input io_ptw_pmp_4_cfg_r;
	input [29:0] io_ptw_pmp_4_addr;
	input [31:0] io_ptw_pmp_4_mask;
	input io_ptw_pmp_5_cfg_l;
	input [1:0] io_ptw_pmp_5_cfg_a;
	input io_ptw_pmp_5_cfg_x;
	input io_ptw_pmp_5_cfg_w;
	input io_ptw_pmp_5_cfg_r;
	input [29:0] io_ptw_pmp_5_addr;
	input [31:0] io_ptw_pmp_5_mask;
	input io_ptw_pmp_6_cfg_l;
	input [1:0] io_ptw_pmp_6_cfg_a;
	input io_ptw_pmp_6_cfg_x;
	input io_ptw_pmp_6_cfg_w;
	input io_ptw_pmp_6_cfg_r;
	input [29:0] io_ptw_pmp_6_addr;
	input [31:0] io_ptw_pmp_6_mask;
	input io_ptw_pmp_7_cfg_l;
	input [1:0] io_ptw_pmp_7_cfg_a;
	input io_ptw_pmp_7_cfg_x;
	input io_ptw_pmp_7_cfg_w;
	input io_ptw_pmp_7_cfg_r;
	input [29:0] io_ptw_pmp_7_addr;
	input [31:0] io_ptw_pmp_7_mask;
	output wire io_exp_interrupt;
	input io_exp_flush_retry;
	input io_exp_flush_skip;
	output wire io_counter_event_signal_15;
	output wire io_counter_event_signal_16;
	output wire io_counter_event_signal_17;
	wire _tlb_io_resp_miss;
	wire _tlb_io_resp_pf_ld;
	wire _tlb_io_resp_pf_st;
	wire _tlb_io_resp_ae_ld;
	wire _tlb_io_resp_ae_st;
	reg interrupt;
	wire _tlb_io_sfence_valid_T = io_exp_flush_retry | io_exp_flush_skip;
	always @(posedge clock)
		if (~reset & ~(~io_exp_flush_retry | ~io_exp_flush_skip)) begin
// synopsys translate_off
			$error("Assertion failed: TLB: flushing with both retry and skip at same time\n    at FrontendTLB.scala:68 assert(!io.exp.flush_retry || !io.exp.flush_skip, \"TLB: flushing with both retry and skip at same time\")\n");
// synopsys translate_on
// synopsys translate_off
			$fatal;
// synopsys translate_on
		end
	always @(posedge clock)
		if (reset)
			interrupt <= 1'h0;
		else
			interrupt <= ~(interrupt & _tlb_io_sfence_valid_T) & ((io_req_valid & (io_req_bits_tlb_req_cmd == 5'h00 ? _tlb_io_resp_pf_ld | _tlb_io_resp_ae_ld : _tlb_io_resp_pf_st | _tlb_io_resp_ae_st)) | interrupt);
	DTLB tlb(
		.clock(clock),
		.reset(reset),
		.io_req_valid(io_req_valid),
		.io_req_bits_vaddr(io_req_bits_tlb_req_vaddr),
		.io_req_bits_passthrough(io_req_bits_tlb_req_passthrough),
		.io_req_bits_cmd(io_req_bits_tlb_req_cmd),
		.io_resp_miss(_tlb_io_resp_miss),
		.io_resp_paddr(io_resp_paddr),
		.io_resp_pf_ld(_tlb_io_resp_pf_ld),
		.io_resp_pf_st(_tlb_io_resp_pf_st),
		.io_resp_ae_ld(_tlb_io_resp_ae_ld),
		.io_resp_ae_st(_tlb_io_resp_ae_st),
		.io_sfence_valid(_tlb_io_sfence_valid_T),
		.io_ptw_req_ready(io_ptw_req_ready),
		.io_ptw_req_valid(io_ptw_req_valid),
		.io_ptw_req_bits_bits_addr(io_ptw_req_bits_bits_addr),
		.io_ptw_req_bits_bits_need_gpa(io_ptw_req_bits_bits_need_gpa),
		.io_ptw_resp_valid(io_ptw_resp_valid),
		.io_ptw_resp_bits_ae_ptw(io_ptw_resp_bits_ae_ptw),
		.io_ptw_resp_bits_ae_final(io_ptw_resp_bits_ae_final),
		.io_ptw_resp_bits_pf(io_ptw_resp_bits_pf),
		.io_ptw_resp_bits_gf(io_ptw_resp_bits_gf),
		.io_ptw_resp_bits_hr(io_ptw_resp_bits_hr),
		.io_ptw_resp_bits_hw(io_ptw_resp_bits_hw),
		.io_ptw_resp_bits_hx(io_ptw_resp_bits_hx),
		.io_ptw_resp_bits_pte_ppn(io_ptw_resp_bits_pte_ppn),
		.io_ptw_resp_bits_pte_d(io_ptw_resp_bits_pte_d),
		.io_ptw_resp_bits_pte_a(io_ptw_resp_bits_pte_a),
		.io_ptw_resp_bits_pte_g(io_ptw_resp_bits_pte_g),
		.io_ptw_resp_bits_pte_u(io_ptw_resp_bits_pte_u),
		.io_ptw_resp_bits_pte_x(io_ptw_resp_bits_pte_x),
		.io_ptw_resp_bits_pte_w(io_ptw_resp_bits_pte_w),
		.io_ptw_resp_bits_pte_r(io_ptw_resp_bits_pte_r),
		.io_ptw_resp_bits_pte_v(io_ptw_resp_bits_pte_v),
		.io_ptw_resp_bits_level(io_ptw_resp_bits_level),
		.io_ptw_resp_bits_fragmented_superpage(io_ptw_resp_bits_fragmented_superpage),
		.io_ptw_resp_bits_homogeneous(io_ptw_resp_bits_homogeneous),
		.io_ptw_ptbr_mode(io_ptw_ptbr_mode),
		.io_ptw_status_debug(io_req_bits_status_debug),
		.io_ptw_status_mxr(io_req_bits_status_mxr),
		.io_ptw_pmp_0_cfg_l(io_ptw_pmp_0_cfg_l),
		.io_ptw_pmp_0_cfg_a(io_ptw_pmp_0_cfg_a),
		.io_ptw_pmp_0_cfg_x(io_ptw_pmp_0_cfg_x),
		.io_ptw_pmp_0_cfg_w(io_ptw_pmp_0_cfg_w),
		.io_ptw_pmp_0_cfg_r(io_ptw_pmp_0_cfg_r),
		.io_ptw_pmp_0_addr(io_ptw_pmp_0_addr),
		.io_ptw_pmp_0_mask(io_ptw_pmp_0_mask),
		.io_ptw_pmp_1_cfg_l(io_ptw_pmp_1_cfg_l),
		.io_ptw_pmp_1_cfg_a(io_ptw_pmp_1_cfg_a),
		.io_ptw_pmp_1_cfg_x(io_ptw_pmp_1_cfg_x),
		.io_ptw_pmp_1_cfg_w(io_ptw_pmp_1_cfg_w),
		.io_ptw_pmp_1_cfg_r(io_ptw_pmp_1_cfg_r),
		.io_ptw_pmp_1_addr(io_ptw_pmp_1_addr),
		.io_ptw_pmp_1_mask(io_ptw_pmp_1_mask),
		.io_ptw_pmp_2_cfg_l(io_ptw_pmp_2_cfg_l),
		.io_ptw_pmp_2_cfg_a(io_ptw_pmp_2_cfg_a),
		.io_ptw_pmp_2_cfg_x(io_ptw_pmp_2_cfg_x),
		.io_ptw_pmp_2_cfg_w(io_ptw_pmp_2_cfg_w),
		.io_ptw_pmp_2_cfg_r(io_ptw_pmp_2_cfg_r),
		.io_ptw_pmp_2_addr(io_ptw_pmp_2_addr),
		.io_ptw_pmp_2_mask(io_ptw_pmp_2_mask),
		.io_ptw_pmp_3_cfg_l(io_ptw_pmp_3_cfg_l),
		.io_ptw_pmp_3_cfg_a(io_ptw_pmp_3_cfg_a),
		.io_ptw_pmp_3_cfg_x(io_ptw_pmp_3_cfg_x),
		.io_ptw_pmp_3_cfg_w(io_ptw_pmp_3_cfg_w),
		.io_ptw_pmp_3_cfg_r(io_ptw_pmp_3_cfg_r),
		.io_ptw_pmp_3_addr(io_ptw_pmp_3_addr),
		.io_ptw_pmp_3_mask(io_ptw_pmp_3_mask),
		.io_ptw_pmp_4_cfg_l(io_ptw_pmp_4_cfg_l),
		.io_ptw_pmp_4_cfg_a(io_ptw_pmp_4_cfg_a),
		.io_ptw_pmp_4_cfg_x(io_ptw_pmp_4_cfg_x),
		.io_ptw_pmp_4_cfg_w(io_ptw_pmp_4_cfg_w),
		.io_ptw_pmp_4_cfg_r(io_ptw_pmp_4_cfg_r),
		.io_ptw_pmp_4_addr(io_ptw_pmp_4_addr),
		.io_ptw_pmp_4_mask(io_ptw_pmp_4_mask),
		.io_ptw_pmp_5_cfg_l(io_ptw_pmp_5_cfg_l),
		.io_ptw_pmp_5_cfg_a(io_ptw_pmp_5_cfg_a),
		.io_ptw_pmp_5_cfg_x(io_ptw_pmp_5_cfg_x),
		.io_ptw_pmp_5_cfg_w(io_ptw_pmp_5_cfg_w),
		.io_ptw_pmp_5_cfg_r(io_ptw_pmp_5_cfg_r),
		.io_ptw_pmp_5_addr(io_ptw_pmp_5_addr),
		.io_ptw_pmp_5_mask(io_ptw_pmp_5_mask),
		.io_ptw_pmp_6_cfg_l(io_ptw_pmp_6_cfg_l),
		.io_ptw_pmp_6_cfg_a(io_ptw_pmp_6_cfg_a),
		.io_ptw_pmp_6_cfg_x(io_ptw_pmp_6_cfg_x),
		.io_ptw_pmp_6_cfg_w(io_ptw_pmp_6_cfg_w),
		.io_ptw_pmp_6_cfg_r(io_ptw_pmp_6_cfg_r),
		.io_ptw_pmp_6_addr(io_ptw_pmp_6_addr),
		.io_ptw_pmp_6_mask(io_ptw_pmp_6_mask),
		.io_ptw_pmp_7_cfg_l(io_ptw_pmp_7_cfg_l),
		.io_ptw_pmp_7_cfg_a(io_ptw_pmp_7_cfg_a),
		.io_ptw_pmp_7_cfg_x(io_ptw_pmp_7_cfg_x),
		.io_ptw_pmp_7_cfg_w(io_ptw_pmp_7_cfg_w),
		.io_ptw_pmp_7_cfg_r(io_ptw_pmp_7_cfg_r),
		.io_ptw_pmp_7_addr(io_ptw_pmp_7_addr),
		.io_ptw_pmp_7_mask(io_ptw_pmp_7_mask)
	);
	assign io_resp_miss = _tlb_io_resp_miss;
	assign io_exp_interrupt = interrupt;
	assign io_counter_event_signal_15 = _tlb_io_resp_miss;
	assign io_counter_event_signal_16 = io_req_valid & ~_tlb_io_resp_miss;
	assign io_counter_event_signal_17 = io_req_valid;
endmodule
