/*
 * PIE_RegisterDefines_PIEIER1.h
 *
 *  Created on: 12 mar. 2021
 *      Author: vyldram
 */

#ifndef XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER1_H_
#define XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER1_H_

#include <xUtils/Standard/Standard.h>

/********************************************************************************************/
/************************************* PIEIER1 ***********************************************/
/********************************************************************************************/

/*----------*/
#define PIE_PIEIER1_R_PIE_ADCA1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_R_PIE_ADCA1_BIT    (0U)
#define PIE_PIEIER1_R_PIE_ADCA1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_ADCA1_ENA    ((uint16_t) 0x0001U)

#define PIE_PIEIER1_PIE_ADCA1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_ADCA1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_ADCA1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_ADCB1_MASK    ((uint16_t) 0x0002U)
#define PIE_PIEIER1_R_PIE_ADCB1_BIT    (1U)
#define PIE_PIEIER1_R_PIE_ADCB1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_ADCB1_ENA    ((uint16_t) 0x0002U)

#define PIE_PIEIER1_PIE_ADCB1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_ADCB1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_ADCB1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_ADCC1_MASK    ((uint16_t) 0x0004U)
#define PIE_PIEIER1_R_PIE_ADCC1_BIT    (2U)
#define PIE_PIEIER1_R_PIE_ADCC1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_ADCC1_ENA    ((uint16_t) 0x0004U)

#define PIE_PIEIER1_PIE_ADCC1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_ADCC1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_ADCC1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_XINT1_MASK    ((uint16_t) 0x0008U)
#define PIE_PIEIER1_R_PIE_XINT1_BIT    (3U)
#define PIE_PIEIER1_R_PIE_XINT1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_XINT1_ENA    ((uint16_t) 0x0008U)

#define PIE_PIEIER1_PIE_XINT1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_XINT1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_XINT1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_XINT2_MASK    ((uint16_t) 0x0010U)
#define PIE_PIEIER1_R_PIE_XINT2_BIT    (4U)
#define PIE_PIEIER1_R_PIE_XINT2_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_XINT2_ENA    ((uint16_t) 0x0010U)

#define PIE_PIEIER1_PIE_XINT2_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_XINT2_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_XINT2_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_ADCD1_MASK    ((uint16_t) 0x0020U)
#define PIE_PIEIER1_R_PIE_ADCD1_BIT    (5U)
#define PIE_PIEIER1_R_PIE_ADCD1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_ADCD1_ENA    ((uint16_t) 0x0020U)

#define PIE_PIEIER1_PIE_ADCD1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_ADCD1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_ADCD1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_TIMER0_MASK    ((uint16_t) 0x0040U)
#define PIE_PIEIER1_R_PIE_TIMER0_BIT    (6U)
#define PIE_PIEIER1_R_PIE_TIMER0_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_TIMER0_ENA    ((uint16_t) 0x0040U)

#define PIE_PIEIER1_PIE_TIMER0_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_TIMER0_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_TIMER0_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_WAKE_MASK    ((uint16_t) 0x0080U)
#define PIE_PIEIER1_R_PIE_WAKE_BIT    (7U)
#define PIE_PIEIER1_R_PIE_WAKE_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_WAKE_ENA    ((uint16_t) 0x0080U)

#define PIE_PIEIER1_PIE_WAKE_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_WAKE_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_WAKE_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_RES128_MASK    ((uint16_t) 0x0100U)
#define PIE_PIEIER1_R_PIE_RES128_BIT    (8U)
#define PIE_PIEIER1_R_PIE_RES128_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_RES128_ENA    ((uint16_t) 0x0100U)

#define PIE_PIEIER1_PIE_RES128_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_RES128_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_RES128_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_RES129_MASK    ((uint16_t) 0x0200U)
#define PIE_PIEIER1_R_PIE_RES129_BIT    (9U)
#define PIE_PIEIER1_R_PIE_RES129_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_RES129_ENA    ((uint16_t) 0x0200U)

#define PIE_PIEIER1_PIE_RES129_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_RES129_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_RES129_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_RES130_MASK    ((uint16_t) 0x0400U)
#define PIE_PIEIER1_R_PIE_RES130_BIT    (10U)
#define PIE_PIEIER1_R_PIE_RES130_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_RES130_ENA    ((uint16_t) 0x0400U)

#define PIE_PIEIER1_PIE_RES130_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_RES130_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_RES130_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_RES131_MASK    ((uint16_t) 0x0800U)
#define PIE_PIEIER1_R_PIE_RES131_BIT    (11U)
#define PIE_PIEIER1_R_PIE_RES131_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_RES131_ENA    ((uint16_t) 0x0800U)

#define PIE_PIEIER1_PIE_RES131_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_RES131_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_RES131_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_IPC1_MASK    ((uint16_t) 0x1000U)
#define PIE_PIEIER1_R_PIE_IPC1_BIT    (12U)
#define PIE_PIEIER1_R_PIE_IPC1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_IPC1_ENA    ((uint16_t) 0x1000U)

#define PIE_PIEIER1_PIE_IPC1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_IPC1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_IPC1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_IPC2_MASK    ((uint16_t) 0x2000U)
#define PIE_PIEIER1_R_PIE_IPC2_BIT    (13U)
#define PIE_PIEIER1_R_PIE_IPC2_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_IPC2_ENA    ((uint16_t) 0x2000U)

#define PIE_PIEIER1_PIE_IPC2_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_IPC2_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_IPC2_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_IPC3_MASK    ((uint16_t) 0x4000U)
#define PIE_PIEIER1_R_PIE_IPC3_BIT    (14U)
#define PIE_PIEIER1_R_PIE_IPC3_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_IPC3_ENA    ((uint16_t) 0x4000U)

#define PIE_PIEIER1_PIE_IPC3_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_IPC3_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_IPC3_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER1_R_PIE_IPC4_MASK    ((uint16_t) 0x8000U)
#define PIE_PIEIER1_R_PIE_IPC4_BIT    (15U)
#define PIE_PIEIER1_R_PIE_IPC4_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_R_PIE_IPC4_ENA    ((uint16_t) 0x8000U)

#define PIE_PIEIER1_PIE_IPC4_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER1_PIE_IPC4_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER1_PIE_IPC4_ENA    ((uint16_t) 0x0001U)
/*----------*/


#endif /* XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER1_H_ */
