
Proyecto2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  0000111e  000011b2  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000111e  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000019  00800118  00800118  000011ca  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000011ca  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000011fc  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000188  00000000  00000000  0000123c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001916  00000000  00000000  000013c4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000adf  00000000  00000000  00002cda  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000e1a  00000000  00000000  000037b9  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000038c  00000000  00000000  000045d4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005dd  00000000  00000000  00004960  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000755  00000000  00000000  00004f3d  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000118  00000000  00000000  00005692  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
       0:	0c 94 49 00 	jmp	0x92	; 0x92 <__ctors_end>
       4:	0c 94 f2 04 	jmp	0x9e4	; 0x9e4 <__vector_1>
       8:	0c 94 19 05 	jmp	0xa32	; 0xa32 <__vector_2>
       c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      10:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      14:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      18:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      1c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      20:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      24:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      28:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      2c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      30:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      34:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      38:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      3c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      40:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      44:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      48:	0c 94 8e 05 	jmp	0xb1c	; 0xb1c <__vector_18>
      4c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      50:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      54:	0c 94 21 04 	jmp	0x842	; 0x842 <__vector_21>
      58:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      5c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      60:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      64:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
      68:	fb 02       	muls	r31, r27
      6a:	03 03       	mulsu	r16, r19
      6c:	0b 03       	fmul	r16, r19
      6e:	13 03       	mulsu	r17, r19
      70:	1b 03       	fmul	r17, r19
      72:	24 03       	mulsu	r18, r20
      74:	2d 03       	fmul	r18, r21
      76:	36 03       	mulsu	r19, r22
      78:	3f 03       	fmul	r19, r23
      7a:	7e 03       	fmul	r23, r22
      7c:	7e 03       	fmul	r23, r22
      7e:	7e 03       	fmul	r23, r22
      80:	7e 03       	fmul	r23, r22
      82:	7e 03       	fmul	r23, r22
      84:	7e 03       	fmul	r23, r22
      86:	7e 03       	fmul	r23, r22
      88:	4a 03       	fmul	r20, r18
      8a:	57 03       	mulsu	r21, r23
      8c:	60 03       	mulsu	r22, r16
      8e:	6a 03       	fmul	r22, r18
      90:	74 03       	mulsu	r23, r20

00000092 <__ctors_end>:
      92:	11 24       	eor	r1, r1
      94:	1f be       	out	0x3f, r1	; 63
      96:	cf ef       	ldi	r28, 0xFF	; 255
      98:	d8 e0       	ldi	r29, 0x08	; 8
      9a:	de bf       	out	0x3e, r29	; 62
      9c:	cd bf       	out	0x3d, r28	; 61

0000009e <__do_copy_data>:
      9e:	11 e0       	ldi	r17, 0x01	; 1
      a0:	a0 e0       	ldi	r26, 0x00	; 0
      a2:	b1 e0       	ldi	r27, 0x01	; 1
      a4:	ee e1       	ldi	r30, 0x1E	; 30
      a6:	f1 e1       	ldi	r31, 0x11	; 17
      a8:	02 c0       	rjmp	.+4      	; 0xae <__do_copy_data+0x10>
      aa:	05 90       	lpm	r0, Z+
      ac:	0d 92       	st	X+, r0
      ae:	a8 31       	cpi	r26, 0x18	; 24
      b0:	b1 07       	cpc	r27, r17
      b2:	d9 f7       	brne	.-10     	; 0xaa <__do_copy_data+0xc>

000000b4 <__do_clear_bss>:
      b4:	21 e0       	ldi	r18, 0x01	; 1
      b6:	a8 e1       	ldi	r26, 0x18	; 24
      b8:	b1 e0       	ldi	r27, 0x01	; 1
      ba:	01 c0       	rjmp	.+2      	; 0xbe <.do_clear_bss_start>

000000bc <.do_clear_bss_loop>:
      bc:	1d 92       	st	X+, r1

000000be <.do_clear_bss_start>:
      be:	a1 33       	cpi	r26, 0x31	; 49
      c0:	b2 07       	cpc	r27, r18
      c2:	e1 f7       	brne	.-8      	; 0xbc <.do_clear_bss_loop>
      c4:	0e 94 83 03 	call	0x706	; 0x706 <main>
      c8:	0c 94 8d 08 	jmp	0x111a	; 0x111a <_exit>

000000cc <__bad_interrupt>:
      cc:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000d0 <initADC>:
 *  Author: jaidy
 */ 
#include "ADC.h"

void initADC(void){
	ADMUX = 0;
      d0:	ec e7       	ldi	r30, 0x7C	; 124
      d2:	f0 e0       	ldi	r31, 0x00	; 0
      d4:	10 82       	st	Z, r1
	ADMUX |= (1 << REFS0);		// VREF = AVCC
      d6:	80 81       	ld	r24, Z
      d8:	80 64       	ori	r24, 0x40	; 64
      da:	80 83       	st	Z, r24
	ADMUX &= ~(1 << REFS1);		// VREF = AVCC
      dc:	80 81       	ld	r24, Z
      de:	8f 77       	andi	r24, 0x7F	; 127
      e0:	80 83       	st	Z, r24
	ADMUX &= ~(1 << ADLAR);		// JUSTIFICACION A LA DERECHA
      e2:	80 81       	ld	r24, Z
      e4:	8f 7d       	andi	r24, 0xDF	; 223
      e6:	80 83       	st	Z, r24
	
	ADCSRA = 0;
      e8:	ea e7       	ldi	r30, 0x7A	; 122
      ea:	f0 e0       	ldi	r31, 0x00	; 0
      ec:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADEN);		// ENCIENDER EL ADC
      ee:	80 81       	ld	r24, Z
      f0:	80 68       	ori	r24, 0x80	; 128
      f2:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE);		// HABILITAR ISR ADC
      f4:	80 81       	ld	r24, Z
      f6:	88 60       	ori	r24, 0x08	; 8
      f8:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS0);
      fa:	80 81       	ld	r24, Z
      fc:	81 60       	ori	r24, 0x01	; 1
      fe:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS1);
     100:	80 81       	ld	r24, Z
     102:	82 60       	ori	r24, 0x02	; 2
     104:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS2);		// PRESCALES 128 -> 16M = 125kHz
     106:	80 81       	ld	r24, Z
     108:	84 60       	ori	r24, 0x04	; 4
     10a:	80 83       	st	Z, r24
	
	DIDR0 |= (1 << ADC0D);		// DESABILITAR LA ENTRADA DIGITAL PC0
     10c:	ee e7       	ldi	r30, 0x7E	; 126
     10e:	f0 e0       	ldi	r31, 0x00	; 0
     110:	80 81       	ld	r24, Z
     112:	81 60       	ori	r24, 0x01	; 1
     114:	80 83       	st	Z, r24
	DIDR0 |= (1 << ADC1D);		// DESABILITAR LA ENTRADA DIGITAL PC1
     116:	80 81       	ld	r24, Z
     118:	82 60       	ori	r24, 0x02	; 2
     11a:	80 83       	st	Z, r24
	DIDR0 |= (1 << ADC2D);		// DESABILITAR LA ENTRADA DIGITAL PC2
     11c:	80 81       	ld	r24, Z
     11e:	84 60       	ori	r24, 0x04	; 4
     120:	80 83       	st	Z, r24
	DIDR0 |= (1 << ADC3D);		// DESABILITAR LA ENTRADA DIGITAL PC3
     122:	80 81       	ld	r24, Z
     124:	88 60       	ori	r24, 0x08	; 8
     126:	80 83       	st	Z, r24
     128:	08 95       	ret

0000012a <ADC_CONVERT>:
}

uint16_t ADC_CONVERT(uint8_t canal){
	ADMUX = (ADMUX & 0xF0)|canal;	// SELECCION DEL CANAL
     12a:	ec e7       	ldi	r30, 0x7C	; 124
     12c:	f0 e0       	ldi	r31, 0x00	; 0
     12e:	90 81       	ld	r25, Z
     130:	90 7f       	andi	r25, 0xF0	; 240
     132:	89 2b       	or	r24, r25
     134:	80 83       	st	Z, r24
	ADCSRA |= (1<<ADSC);			// INICIA EL ADC
     136:	ea e7       	ldi	r30, 0x7A	; 122
     138:	f0 e0       	ldi	r31, 0x00	; 0
     13a:	80 81       	ld	r24, Z
     13c:	80 64       	ori	r24, 0x40	; 64
     13e:	80 83       	st	Z, r24
	while((ADCSRA)&(1<<ADSC));		// FINALIZA LA CONVERSION
     140:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
     144:	86 fd       	sbrc	r24, 6
     146:	fc cf       	rjmp	.-8      	; 0x140 <ADC_CONVERT+0x16>
	return(ADC);
     148:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
     14c:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
}
     150:	08 95       	ret

00000152 <EEPROM_write>:
 */ 
#include "EEPROM.h"

void EEPROM_write(unsigned int uiAddress, unsigned char ucData){
	/* Wait for completion of previous write */
	while(EECR & (1<<EEPE))
     152:	f9 99       	sbic	0x1f, 1	; 31
     154:	fe cf       	rjmp	.-4      	; 0x152 <EEPROM_write>
	;
	/* Set up address and Data Registers */
	EEAR = uiAddress;
     156:	92 bd       	out	0x22, r25	; 34
     158:	81 bd       	out	0x21, r24	; 33
	EEDR = ucData;
     15a:	60 bd       	out	0x20, r22	; 32
	/* Write logical one to EEMPE */
	EECR |= (1<<EEMPE);
     15c:	8f b3       	in	r24, 0x1f	; 31
     15e:	84 60       	ori	r24, 0x04	; 4
     160:	8f bb       	out	0x1f, r24	; 31
	/* Start eeprom write by setting EEPE */
	EECR |= (1<<EEPE);
     162:	8f b3       	in	r24, 0x1f	; 31
     164:	82 60       	ori	r24, 0x02	; 2
     166:	8f bb       	out	0x1f, r24	; 31
     168:	08 95       	ret

0000016a <EEPROM_read>:
}

unsigned char EEPROM_read(unsigned int uiAddress){
	/* Wait for completion of previous write */
	while(EECR & (1<<EEPE))
     16a:	f9 99       	sbic	0x1f, 1	; 31
     16c:	fe cf       	rjmp	.-4      	; 0x16a <EEPROM_read>
	;
	/* Set up address register */
	EEAR = uiAddress;
     16e:	92 bd       	out	0x22, r25	; 34
     170:	81 bd       	out	0x21, r24	; 33
	/* Start eeprom read by writing EERE */
	EECR |= (1<<EERE);
     172:	8f b3       	in	r24, 0x1f	; 31
     174:	81 60       	ori	r24, 0x01	; 1
     176:	8f bb       	out	0x1f, r24	; 31
	/* Return data from Data Register */
	return EEDR;
     178:	80 b5       	in	r24, 0x20	; 32
}
     17a:	08 95       	ret

0000017c <Manual>:
			
    }
}

void Manual(void){
	PORTD &=~ (1<< PORTD4);
     17c:	8b b1       	in	r24, 0x0b	; 11
     17e:	8f 7e       	andi	r24, 0xEF	; 239
     180:	8b b9       	out	0x0b, r24	; 11
	PORTD &=~ (1<< PORTD7);
     182:	8b b1       	in	r24, 0x0b	; 11
     184:	8f 77       	andi	r24, 0x7F	; 127
     186:	8b b9       	out	0x0b, r24	; 11
	PORTB &=~ (1<< PORTB0);
     188:	85 b1       	in	r24, 0x05	; 5
     18a:	8e 7f       	andi	r24, 0xFE	; 254
     18c:	85 b9       	out	0x05, r24	; 5
	V1 = (ADC_CONVERT(0)/1023.00)*5.00;
     18e:	80 e0       	ldi	r24, 0x00	; 0
     190:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     194:	bc 01       	movw	r22, r24
     196:	80 e0       	ldi	r24, 0x00	; 0
     198:	90 e0       	ldi	r25, 0x00	; 0
     19a:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     19e:	20 e0       	ldi	r18, 0x00	; 0
     1a0:	30 ec       	ldi	r19, 0xC0	; 192
     1a2:	4f e7       	ldi	r20, 0x7F	; 127
     1a4:	54 e4       	ldi	r21, 0x44	; 68
     1a6:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     1aa:	20 e0       	ldi	r18, 0x00	; 0
     1ac:	30 e0       	ldi	r19, 0x00	; 0
     1ae:	40 ea       	ldi	r20, 0xA0	; 160
     1b0:	50 e4       	ldi	r21, 0x40	; 64
     1b2:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     1b6:	60 93 28 01 	sts	0x0128, r22	; 0x800128 <V1>
     1ba:	70 93 29 01 	sts	0x0129, r23	; 0x800129 <V1+0x1>
     1be:	80 93 2a 01 	sts	0x012A, r24	; 0x80012a <V1+0x2>
     1c2:	90 93 2b 01 	sts	0x012B, r25	; 0x80012b <V1+0x3>
	V2 = (ADC_CONVERT(1)/1023.00)*5.00;
     1c6:	81 e0       	ldi	r24, 0x01	; 1
     1c8:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     1cc:	bc 01       	movw	r22, r24
     1ce:	80 e0       	ldi	r24, 0x00	; 0
     1d0:	90 e0       	ldi	r25, 0x00	; 0
     1d2:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     1d6:	20 e0       	ldi	r18, 0x00	; 0
     1d8:	30 ec       	ldi	r19, 0xC0	; 192
     1da:	4f e7       	ldi	r20, 0x7F	; 127
     1dc:	54 e4       	ldi	r21, 0x44	; 68
     1de:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     1e2:	20 e0       	ldi	r18, 0x00	; 0
     1e4:	30 e0       	ldi	r19, 0x00	; 0
     1e6:	40 ea       	ldi	r20, 0xA0	; 160
     1e8:	50 e4       	ldi	r21, 0x40	; 64
     1ea:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     1ee:	60 93 24 01 	sts	0x0124, r22	; 0x800124 <V2>
     1f2:	70 93 25 01 	sts	0x0125, r23	; 0x800125 <V2+0x1>
     1f6:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <V2+0x2>
     1fa:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <V2+0x3>
	V4 = (ADC_CONVERT(2)/1023.00)*5.00;
     1fe:	82 e0       	ldi	r24, 0x02	; 2
     200:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     204:	bc 01       	movw	r22, r24
     206:	80 e0       	ldi	r24, 0x00	; 0
     208:	90 e0       	ldi	r25, 0x00	; 0
     20a:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     20e:	20 e0       	ldi	r18, 0x00	; 0
     210:	30 ec       	ldi	r19, 0xC0	; 192
     212:	4f e7       	ldi	r20, 0x7F	; 127
     214:	54 e4       	ldi	r21, 0x44	; 68
     216:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     21a:	20 e0       	ldi	r18, 0x00	; 0
     21c:	30 e0       	ldi	r19, 0x00	; 0
     21e:	40 ea       	ldi	r20, 0xA0	; 160
     220:	50 e4       	ldi	r21, 0x40	; 64
     222:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     226:	60 93 1c 01 	sts	0x011C, r22	; 0x80011c <V4>
     22a:	70 93 1d 01 	sts	0x011D, r23	; 0x80011d <V4+0x1>
     22e:	80 93 1e 01 	sts	0x011E, r24	; 0x80011e <V4+0x2>
     232:	90 93 1f 01 	sts	0x011F, r25	; 0x80011f <V4+0x3>
	V3 = (ADC_CONVERT(3)/1023.00)*5.00;	
     236:	83 e0       	ldi	r24, 0x03	; 3
     238:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     23c:	bc 01       	movw	r22, r24
     23e:	80 e0       	ldi	r24, 0x00	; 0
     240:	90 e0       	ldi	r25, 0x00	; 0
     242:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     246:	20 e0       	ldi	r18, 0x00	; 0
     248:	30 ec       	ldi	r19, 0xC0	; 192
     24a:	4f e7       	ldi	r20, 0x7F	; 127
     24c:	54 e4       	ldi	r21, 0x44	; 68
     24e:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     252:	20 e0       	ldi	r18, 0x00	; 0
     254:	30 e0       	ldi	r19, 0x00	; 0
     256:	40 ea       	ldi	r20, 0xA0	; 160
     258:	50 e4       	ldi	r21, 0x40	; 64
     25a:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     25e:	60 93 20 01 	sts	0x0120, r22	; 0x800120 <V3>
     262:	70 93 21 01 	sts	0x0121, r23	; 0x800121 <V3+0x1>
     266:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <V3+0x2>
     26a:	90 93 23 01 	sts	0x0123, r25	; 0x800123 <V3+0x3>
     26e:	08 95       	ret

00000270 <Escritura>:
		default: flag = 0; break;
	}
}

void Escritura(void){
	PORTD &=~ (1<< PORTD4);
     270:	8b b1       	in	r24, 0x0b	; 11
     272:	8f 7e       	andi	r24, 0xEF	; 239
     274:	8b b9       	out	0x0b, r24	; 11
	PORTD |= (1<< PORTD7);
     276:	8b b1       	in	r24, 0x0b	; 11
     278:	80 68       	ori	r24, 0x80	; 128
     27a:	8b b9       	out	0x0b, r24	; 11
	PORTB &=~ (1<< PORTB0);
     27c:	85 b1       	in	r24, 0x05	; 5
     27e:	8e 7f       	andi	r24, 0xFE	; 254
     280:	85 b9       	out	0x05, r24	; 5
	V1 = (ADC_CONVERT(0)/1023.00)*5.00;
     282:	80 e0       	ldi	r24, 0x00	; 0
     284:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     288:	bc 01       	movw	r22, r24
     28a:	80 e0       	ldi	r24, 0x00	; 0
     28c:	90 e0       	ldi	r25, 0x00	; 0
     28e:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     292:	20 e0       	ldi	r18, 0x00	; 0
     294:	30 ec       	ldi	r19, 0xC0	; 192
     296:	4f e7       	ldi	r20, 0x7F	; 127
     298:	54 e4       	ldi	r21, 0x44	; 68
     29a:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     29e:	20 e0       	ldi	r18, 0x00	; 0
     2a0:	30 e0       	ldi	r19, 0x00	; 0
     2a2:	40 ea       	ldi	r20, 0xA0	; 160
     2a4:	50 e4       	ldi	r21, 0x40	; 64
     2a6:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     2aa:	60 93 28 01 	sts	0x0128, r22	; 0x800128 <V1>
     2ae:	70 93 29 01 	sts	0x0129, r23	; 0x800129 <V1+0x1>
     2b2:	80 93 2a 01 	sts	0x012A, r24	; 0x80012a <V1+0x2>
     2b6:	90 93 2b 01 	sts	0x012B, r25	; 0x80012b <V1+0x3>
	V2 = (ADC_CONVERT(1)/1023.00)*5.00;
     2ba:	81 e0       	ldi	r24, 0x01	; 1
     2bc:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     2c0:	bc 01       	movw	r22, r24
     2c2:	80 e0       	ldi	r24, 0x00	; 0
     2c4:	90 e0       	ldi	r25, 0x00	; 0
     2c6:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     2ca:	20 e0       	ldi	r18, 0x00	; 0
     2cc:	30 ec       	ldi	r19, 0xC0	; 192
     2ce:	4f e7       	ldi	r20, 0x7F	; 127
     2d0:	54 e4       	ldi	r21, 0x44	; 68
     2d2:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     2d6:	20 e0       	ldi	r18, 0x00	; 0
     2d8:	30 e0       	ldi	r19, 0x00	; 0
     2da:	40 ea       	ldi	r20, 0xA0	; 160
     2dc:	50 e4       	ldi	r21, 0x40	; 64
     2de:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     2e2:	60 93 24 01 	sts	0x0124, r22	; 0x800124 <V2>
     2e6:	70 93 25 01 	sts	0x0125, r23	; 0x800125 <V2+0x1>
     2ea:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <V2+0x2>
     2ee:	90 93 27 01 	sts	0x0127, r25	; 0x800127 <V2+0x3>
	V4 = (ADC_CONVERT(2)/1023.00)*5.00;
     2f2:	82 e0       	ldi	r24, 0x02	; 2
     2f4:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     2f8:	bc 01       	movw	r22, r24
     2fa:	80 e0       	ldi	r24, 0x00	; 0
     2fc:	90 e0       	ldi	r25, 0x00	; 0
     2fe:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     302:	20 e0       	ldi	r18, 0x00	; 0
     304:	30 ec       	ldi	r19, 0xC0	; 192
     306:	4f e7       	ldi	r20, 0x7F	; 127
     308:	54 e4       	ldi	r21, 0x44	; 68
     30a:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     30e:	20 e0       	ldi	r18, 0x00	; 0
     310:	30 e0       	ldi	r19, 0x00	; 0
     312:	40 ea       	ldi	r20, 0xA0	; 160
     314:	50 e4       	ldi	r21, 0x40	; 64
     316:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     31a:	60 93 1c 01 	sts	0x011C, r22	; 0x80011c <V4>
     31e:	70 93 1d 01 	sts	0x011D, r23	; 0x80011d <V4+0x1>
     322:	80 93 1e 01 	sts	0x011E, r24	; 0x80011e <V4+0x2>
     326:	90 93 1f 01 	sts	0x011F, r25	; 0x80011f <V4+0x3>
	V3 = (ADC_CONVERT(3)/1023.00)*5.00;
     32a:	83 e0       	ldi	r24, 0x03	; 3
     32c:	0e 94 95 00 	call	0x12a	; 0x12a <ADC_CONVERT>
     330:	bc 01       	movw	r22, r24
     332:	80 e0       	ldi	r24, 0x00	; 0
     334:	90 e0       	ldi	r25, 0x00	; 0
     336:	0e 94 63 07 	call	0xec6	; 0xec6 <__floatunsisf>
     33a:	20 e0       	ldi	r18, 0x00	; 0
     33c:	30 ec       	ldi	r19, 0xC0	; 192
     33e:	4f e7       	ldi	r20, 0x7F	; 127
     340:	54 e4       	ldi	r21, 0x44	; 68
     342:	0e 94 c2 06 	call	0xd84	; 0xd84 <__divsf3>
     346:	20 e0       	ldi	r18, 0x00	; 0
     348:	30 e0       	ldi	r19, 0x00	; 0
     34a:	40 ea       	ldi	r20, 0xA0	; 160
     34c:	50 e4       	ldi	r21, 0x40	; 64
     34e:	0e 94 1a 08 	call	0x1034	; 0x1034 <__mulsf3>
     352:	60 93 20 01 	sts	0x0120, r22	; 0x800120 <V3>
     356:	70 93 21 01 	sts	0x0121, r23	; 0x800121 <V3+0x1>
     35a:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <V3+0x2>
     35e:	90 93 23 01 	sts	0x0123, r25	; 0x800123 <V3+0x3>
     362:	08 95       	ret

00000364 <Lectura>:
}

void Lectura (void){
     364:	cf 92       	push	r12
     366:	df 92       	push	r13
     368:	ef 92       	push	r14
     36a:	ff 92       	push	r15
	PORTD &=~ (1<< PORTD4);
     36c:	8b b1       	in	r24, 0x0b	; 11
     36e:	8f 7e       	andi	r24, 0xEF	; 239
     370:	8b b9       	out	0x0b, r24	; 11
	PORTD &=~ (1<< PORTD7);
     372:	8b b1       	in	r24, 0x0b	; 11
     374:	8f 77       	andi	r24, 0x7F	; 127
     376:	8b b9       	out	0x0b, r24	; 11
	PORTB |= (1<< PORTB0);
     378:	85 b1       	in	r24, 0x05	; 5
     37a:	81 60       	ori	r24, 0x01	; 1
     37c:	85 b9       	out	0x05, r24	; 5
	
	if (READ == 0){
     37e:	80 91 2d 01 	lds	r24, 0x012D	; 0x80012d <READ>
     382:	81 11       	cpse	r24, r1
     384:	1c c0       	rjmp	.+56     	; 0x3be <Lectura+0x5a>
		D1 = (EEPROM_read(10));
     386:	8a e0       	ldi	r24, 0x0A	; 10
     388:	90 e0       	ldi	r25, 0x00	; 0
     38a:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     38e:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <D1>
		D2 = (EEPROM_read(20));
     392:	84 e1       	ldi	r24, 0x14	; 20
     394:	90 e0       	ldi	r25, 0x00	; 0
     396:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     39a:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <D2>
		D3 = (EEPROM_read(30));
     39e:	8e e1       	ldi	r24, 0x1E	; 30
     3a0:	90 e0       	ldi	r25, 0x00	; 0
     3a2:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     3a6:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <D3>
		D4 = (EEPROM_read(40));
     3aa:	88 e2       	ldi	r24, 0x28	; 40
     3ac:	90 e0       	ldi	r25, 0x00	; 0
     3ae:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     3b2:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
		NEXT_READ = 1;
     3b6:	81 e0       	ldi	r24, 0x01	; 1
     3b8:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <NEXT_READ>
     3bc:	58 c0       	rjmp	.+176    	; 0x46e <__EEPROM_REGION_LENGTH__+0x6e>
	} else if (READ == 1){
     3be:	81 30       	cpi	r24, 0x01	; 1
     3c0:	e1 f4       	brne	.+56     	; 0x3fa <Lectura+0x96>
		D1 = (EEPROM_read(1));
     3c2:	81 e0       	ldi	r24, 0x01	; 1
     3c4:	90 e0       	ldi	r25, 0x00	; 0
     3c6:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     3ca:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <D1>
		D2 = (EEPROM_read(2));
     3ce:	82 e0       	ldi	r24, 0x02	; 2
     3d0:	90 e0       	ldi	r25, 0x00	; 0
     3d2:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     3d6:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <D2>
		D3 = (EEPROM_read(3));
     3da:	83 e0       	ldi	r24, 0x03	; 3
     3dc:	90 e0       	ldi	r25, 0x00	; 0
     3de:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     3e2:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <D3>
		D4 = (EEPROM_read(4));
     3e6:	84 e0       	ldi	r24, 0x04	; 4
     3e8:	90 e0       	ldi	r25, 0x00	; 0
     3ea:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     3ee:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
		NEXT_READ = 2;
     3f2:	82 e0       	ldi	r24, 0x02	; 2
     3f4:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <NEXT_READ>
     3f8:	3a c0       	rjmp	.+116    	; 0x46e <__EEPROM_REGION_LENGTH__+0x6e>
	} else if (READ == 2){
     3fa:	82 30       	cpi	r24, 0x02	; 2
     3fc:	e1 f4       	brne	.+56     	; 0x436 <__EEPROM_REGION_LENGTH__+0x36>
		D1 = (EEPROM_read(5));
     3fe:	85 e0       	ldi	r24, 0x05	; 5
     400:	90 e0       	ldi	r25, 0x00	; 0
     402:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     406:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <D1>
		D2 = (EEPROM_read(6));
     40a:	86 e0       	ldi	r24, 0x06	; 6
     40c:	90 e0       	ldi	r25, 0x00	; 0
     40e:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     412:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <D2>
		D3 = (EEPROM_read(7));
     416:	87 e0       	ldi	r24, 0x07	; 7
     418:	90 e0       	ldi	r25, 0x00	; 0
     41a:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     41e:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <D3>
		D4 = (EEPROM_read(8));
     422:	88 e0       	ldi	r24, 0x08	; 8
     424:	90 e0       	ldi	r25, 0x00	; 0
     426:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     42a:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
		NEXT_READ = 3;
     42e:	83 e0       	ldi	r24, 0x03	; 3
     430:	80 93 2c 01 	sts	0x012C, r24	; 0x80012c <NEXT_READ>
     434:	1c c0       	rjmp	.+56     	; 0x46e <__EEPROM_REGION_LENGTH__+0x6e>
	} else if (READ == 3){
     436:	83 30       	cpi	r24, 0x03	; 3
     438:	d1 f4       	brne	.+52     	; 0x46e <__EEPROM_REGION_LENGTH__+0x6e>
		D1 = (EEPROM_read(11));
     43a:	8b e0       	ldi	r24, 0x0B	; 11
     43c:	90 e0       	ldi	r25, 0x00	; 0
     43e:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     442:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <D1>
		D2 = (EEPROM_read(12));
     446:	8c e0       	ldi	r24, 0x0C	; 12
     448:	90 e0       	ldi	r25, 0x00	; 0
     44a:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     44e:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <D2>
		D3 = (EEPROM_read(13));
     452:	8d e0       	ldi	r24, 0x0D	; 13
     454:	90 e0       	ldi	r25, 0x00	; 0
     456:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     45a:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <D3>
		D4 = (EEPROM_read(14));
     45e:	8e e0       	ldi	r24, 0x0E	; 14
     460:	90 e0       	ldi	r25, 0x00	; 0
     462:	0e 94 b5 00 	call	0x16a	; 0x16a <EEPROM_read>
     466:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <__data_end>
		NEXT_READ = 0;
     46a:	10 92 2c 01 	sts	0x012C, r1	; 0x80012c <NEXT_READ>
	}
	
	///////////////////////////////////////////
	if (D1 > 3.00){
     46e:	60 91 1b 01 	lds	r22, 0x011B	; 0x80011b <D1>
     472:	70 e0       	ldi	r23, 0x00	; 0
     474:	80 e0       	ldi	r24, 0x00	; 0
     476:	90 e0       	ldi	r25, 0x00	; 0
     478:	0e 94 65 07 	call	0xeca	; 0xeca <__floatsisf>
     47c:	6b 01       	movw	r12, r22
     47e:	7c 01       	movw	r14, r24
     480:	20 e0       	ldi	r18, 0x00	; 0
     482:	30 e0       	ldi	r19, 0x00	; 0
     484:	40 e4       	ldi	r20, 0x40	; 64
     486:	50 e4       	ldi	r21, 0x40	; 64
     488:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     48c:	18 16       	cp	r1, r24
     48e:	24 f4       	brge	.+8      	; 0x498 <__EEPROM_REGION_LENGTH__+0x98>
		updateDutyCA(26);
     490:	8a e1       	ldi	r24, 0x1A	; 26
     492:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     496:	11 c0       	rjmp	.+34     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
	}else if (D1 < 2.00){//2.3
     498:	20 e0       	ldi	r18, 0x00	; 0
     49a:	30 e0       	ldi	r19, 0x00	; 0
     49c:	40 e0       	ldi	r20, 0x00	; 0
     49e:	50 e4       	ldi	r21, 0x40	; 64
     4a0:	c7 01       	movw	r24, r14
     4a2:	b6 01       	movw	r22, r12
     4a4:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     4a8:	88 23       	and	r24, r24
     4aa:	24 f4       	brge	.+8      	; 0x4b4 <__EEPROM_REGION_LENGTH__+0xb4>
		updateDutyCA(18);
     4ac:	82 e1       	ldi	r24, 0x12	; 18
     4ae:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     4b2:	03 c0       	rjmp	.+6      	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
	}else {updateDutyCA(22);}//21
     4b4:	86 e1       	ldi	r24, 0x16	; 22
     4b6:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
			
	if (D2 > 3.00){
     4ba:	60 91 1a 01 	lds	r22, 0x011A	; 0x80011a <D2>
     4be:	70 e0       	ldi	r23, 0x00	; 0
     4c0:	80 e0       	ldi	r24, 0x00	; 0
     4c2:	90 e0       	ldi	r25, 0x00	; 0
     4c4:	0e 94 65 07 	call	0xeca	; 0xeca <__floatsisf>
     4c8:	6b 01       	movw	r12, r22
     4ca:	7c 01       	movw	r14, r24
     4cc:	20 e0       	ldi	r18, 0x00	; 0
     4ce:	30 e0       	ldi	r19, 0x00	; 0
     4d0:	40 e4       	ldi	r20, 0x40	; 64
     4d2:	50 e4       	ldi	r21, 0x40	; 64
     4d4:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     4d8:	18 16       	cp	r1, r24
     4da:	24 f4       	brge	.+8      	; 0x4e4 <__EEPROM_REGION_LENGTH__+0xe4>
		updateDutyCB(28);
     4dc:	8c e1       	ldi	r24, 0x1C	; 28
     4de:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     4e2:	11 c0       	rjmp	.+34     	; 0x506 <__EEPROM_REGION_LENGTH__+0x106>
	}else if (D2 < 2.00){//2.3
     4e4:	20 e0       	ldi	r18, 0x00	; 0
     4e6:	30 e0       	ldi	r19, 0x00	; 0
     4e8:	40 e0       	ldi	r20, 0x00	; 0
     4ea:	50 e4       	ldi	r21, 0x40	; 64
     4ec:	c7 01       	movw	r24, r14
     4ee:	b6 01       	movw	r22, r12
     4f0:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     4f4:	88 23       	and	r24, r24
     4f6:	24 f4       	brge	.+8      	; 0x500 <__EEPROM_REGION_LENGTH__+0x100>
		updateDutyCB(15);
     4f8:	8f e0       	ldi	r24, 0x0F	; 15
     4fa:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     4fe:	03 c0       	rjmp	.+6      	; 0x506 <__EEPROM_REGION_LENGTH__+0x106>
	}else {updateDutyCB(22);}
     500:	86 e1       	ldi	r24, 0x16	; 22
     502:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
	///////////////////////////////////////////
	if (D3 > 3.00){
     506:	60 91 19 01 	lds	r22, 0x0119	; 0x800119 <D3>
     50a:	70 e0       	ldi	r23, 0x00	; 0
     50c:	80 e0       	ldi	r24, 0x00	; 0
     50e:	90 e0       	ldi	r25, 0x00	; 0
     510:	0e 94 65 07 	call	0xeca	; 0xeca <__floatsisf>
     514:	6b 01       	movw	r12, r22
     516:	7c 01       	movw	r14, r24
     518:	20 e0       	ldi	r18, 0x00	; 0
     51a:	30 e0       	ldi	r19, 0x00	; 0
     51c:	40 e4       	ldi	r20, 0x40	; 64
     51e:	50 e4       	ldi	r21, 0x40	; 64
     520:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     524:	18 16       	cp	r1, r24
     526:	2c f4       	brge	.+10     	; 0x532 <__EEPROM_REGION_LENGTH__+0x132>
		updateDutyCA1(2200);
     528:	88 e9       	ldi	r24, 0x98	; 152
     52a:	98 e0       	ldi	r25, 0x08	; 8
     52c:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     530:	13 c0       	rjmp	.+38     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
	}else if (D3 < 2.00){//2.3
     532:	20 e0       	ldi	r18, 0x00	; 0
     534:	30 e0       	ldi	r19, 0x00	; 0
     536:	40 e0       	ldi	r20, 0x00	; 0
     538:	50 e4       	ldi	r21, 0x40	; 64
     53a:	c7 01       	movw	r24, r14
     53c:	b6 01       	movw	r22, r12
     53e:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     542:	88 23       	and	r24, r24
     544:	2c f4       	brge	.+10     	; 0x550 <__EEPROM_REGION_LENGTH__+0x150>
		updateDutyCA1(3400);
     546:	88 e4       	ldi	r24, 0x48	; 72
     548:	9d e0       	ldi	r25, 0x0D	; 13
     54a:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     54e:	04 c0       	rjmp	.+8      	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
	}else {updateDutyCA1(2800);}//21
     550:	80 ef       	ldi	r24, 0xF0	; 240
     552:	9a e0       	ldi	r25, 0x0A	; 10
     554:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
					
	if (D4 > 3.00){
     558:	60 91 18 01 	lds	r22, 0x0118	; 0x800118 <__data_end>
     55c:	70 e0       	ldi	r23, 0x00	; 0
     55e:	80 e0       	ldi	r24, 0x00	; 0
     560:	90 e0       	ldi	r25, 0x00	; 0
     562:	0e 94 65 07 	call	0xeca	; 0xeca <__floatsisf>
     566:	6b 01       	movw	r12, r22
     568:	7c 01       	movw	r14, r24
     56a:	20 e0       	ldi	r18, 0x00	; 0
     56c:	30 e0       	ldi	r19, 0x00	; 0
     56e:	40 e4       	ldi	r20, 0x40	; 64
     570:	50 e4       	ldi	r21, 0x40	; 64
     572:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     576:	18 16       	cp	r1, r24
     578:	2c f4       	brge	.+10     	; 0x584 <__EEPROM_REGION_LENGTH__+0x184>
		updateDutyCB1(2200);
     57a:	88 e9       	ldi	r24, 0x98	; 152
     57c:	98 e0       	ldi	r25, 0x08	; 8
     57e:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     582:	13 c0       	rjmp	.+38     	; 0x5aa <__EEPROM_REGION_LENGTH__+0x1aa>
	}else if (D4 < 2.00){//2.3
     584:	20 e0       	ldi	r18, 0x00	; 0
     586:	30 e0       	ldi	r19, 0x00	; 0
     588:	40 e0       	ldi	r20, 0x00	; 0
     58a:	50 e4       	ldi	r21, 0x40	; 64
     58c:	c7 01       	movw	r24, r14
     58e:	b6 01       	movw	r22, r12
     590:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     594:	88 23       	and	r24, r24
     596:	2c f4       	brge	.+10     	; 0x5a2 <__EEPROM_REGION_LENGTH__+0x1a2>
		updateDutyCB1(3400);
     598:	88 e4       	ldi	r24, 0x48	; 72
     59a:	9d e0       	ldi	r25, 0x0D	; 13
     59c:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     5a0:	04 c0       	rjmp	.+8      	; 0x5aa <__EEPROM_REGION_LENGTH__+0x1aa>
	}else {updateDutyCB1(2800);}
     5a2:	80 ef       	ldi	r24, 0xF0	; 240
     5a4:	9a e0       	ldi	r25, 0x0A	; 10
     5a6:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
	///////////////////////////////////////////*/
}
     5aa:	ff 90       	pop	r15
     5ac:	ef 90       	pop	r14
     5ae:	df 90       	pop	r13
     5b0:	cf 90       	pop	r12
     5b2:	08 95       	ret

000005b4 <Cominucacion>:
	V4 = (ADC_CONVERT(2)/1023.00)*5.00;
	V3 = (ADC_CONVERT(3)/1023.00)*5.00;	
}

void Cominucacion(void){
	PORTD |= (1<< PORTD4);
     5b4:	8b b1       	in	r24, 0x0b	; 11
     5b6:	80 61       	ori	r24, 0x10	; 16
     5b8:	8b b9       	out	0x0b, r24	; 11
	PORTD &=~ (1<< PORTD7);
     5ba:	8b b1       	in	r24, 0x0b	; 11
     5bc:	8f 77       	andi	r24, 0x7F	; 127
     5be:	8b b9       	out	0x0b, r24	; 11
	PORTB &=~ (1<< PORTB0);
     5c0:	85 b1       	in	r24, 0x05	; 5
     5c2:	8e 7f       	andi	r24, 0xFE	; 254
     5c4:	85 b9       	out	0x05, r24	; 5
	txt_write_UART("\n¿Que deseas hacer?\n");
     5c6:	82 e0       	ldi	r24, 0x02	; 2
     5c8:	91 e0       	ldi	r25, 0x01	; 1
     5ca:	0e 94 b0 06 	call	0xd60	; 0xd60 <txt_write_UART>
	/*txt_write_UART("1. Ojos Arriba\n2. Ojos Abajo\n3. Ojos Izquierda\n4. Ojos Derecha\n");
	txt_write_UART("5. Ceja Izquierda Arriba\n6. Ceja Izquierda Abajo\n7. Ceja Derecha Arriba\n8. Ceja Derecha Abajo\n");*/
	while (flag == 0);
     5ce:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
     5d2:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     5d6:	89 2b       	or	r24, r25
     5d8:	d1 f3       	breq	.-12     	; 0x5ce <Cominucacion+0x1a>
	
	switch (bufferRX){
     5da:	e0 91 30 01 	lds	r30, 0x0130	; 0x800130 <bufferRX>
     5de:	8e 2f       	mov	r24, r30
     5e0:	90 e0       	ldi	r25, 0x00	; 0
     5e2:	fc 01       	movw	r30, r24
     5e4:	f1 97       	sbiw	r30, 0x31	; 49
     5e6:	e5 31       	cpi	r30, 0x15	; 21
     5e8:	f1 05       	cpc	r31, r1
     5ea:	08 f0       	brcs	.+2      	; 0x5ee <Cominucacion+0x3a>
     5ec:	87 c0       	rjmp	.+270    	; 0x6fc <Cominucacion+0x148>
     5ee:	ec 5c       	subi	r30, 0xCC	; 204
     5f0:	ff 4f       	sbci	r31, 0xFF	; 255
     5f2:	0c 94 87 08 	jmp	0x110e	; 0x110e <__tablejump2__>
		case '1': updateDutyCA(26); flag = 0; break;
     5f6:	8a e1       	ldi	r24, 0x1A	; 26
     5f8:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     5fc:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     600:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     604:	08 95       	ret
		case '2': updateDutyCA(18); flag = 0; break;
     606:	82 e1       	ldi	r24, 0x12	; 18
     608:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     60c:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     610:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     614:	08 95       	ret
		case '3': updateDutyCB(28); flag = 0; break;
     616:	8c e1       	ldi	r24, 0x1C	; 28
     618:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     61c:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     620:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     624:	08 95       	ret
		case '4': updateDutyCB(15); flag = 0; break;
     626:	8f e0       	ldi	r24, 0x0F	; 15
     628:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     62c:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     630:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     634:	08 95       	ret
		case '5': updateDutyCA1(3400); flag = 0; break;
     636:	88 e4       	ldi	r24, 0x48	; 72
     638:	9d e0       	ldi	r25, 0x0D	; 13
     63a:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     63e:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     642:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     646:	08 95       	ret
		case '6': updateDutyCA1(2200); flag = 0; break;
     648:	88 e9       	ldi	r24, 0x98	; 152
     64a:	98 e0       	ldi	r25, 0x08	; 8
     64c:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     650:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     654:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     658:	08 95       	ret
		case '7': updateDutyCB1(2200); flag = 0; break;
     65a:	88 e9       	ldi	r24, 0x98	; 152
     65c:	98 e0       	ldi	r25, 0x08	; 8
     65e:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     662:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     666:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     66a:	08 95       	ret
		case '8': updateDutyCB1(3400); flag = 0; break;
     66c:	88 e4       	ldi	r24, 0x48	; 72
     66e:	9d e0       	ldi	r25, 0x0D	; 13
     670:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     674:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     678:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     67c:	08 95       	ret
		case '9': updateDutyCA(22); updateDutyCB(22); flag = 0; break;
     67e:	86 e1       	ldi	r24, 0x16	; 22
     680:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     684:	86 e1       	ldi	r24, 0x16	; 22
     686:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     68a:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     68e:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     692:	08 95       	ret
		case 'A': updateDutyCA1(2800); updateDutyCB1(2800); flag = 0; break;
     694:	80 ef       	ldi	r24, 0xF0	; 240
     696:	9a e0       	ldi	r25, 0x0A	; 10
     698:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     69c:	80 ef       	ldi	r24, 0xF0	; 240
     69e:	9a e0       	ldi	r25, 0x0A	; 10
     6a0:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     6a4:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     6a8:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     6ac:	08 95       	ret
		
		case 'B': READ = 0; Lectura(); flag = 0; break;
     6ae:	10 92 2d 01 	sts	0x012D, r1	; 0x80012d <READ>
     6b2:	0e 94 b2 01 	call	0x364	; 0x364 <Lectura>
     6b6:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     6ba:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     6be:	08 95       	ret
		case 'C': READ = 1; Lectura(); flag = 0; break;
     6c0:	81 e0       	ldi	r24, 0x01	; 1
     6c2:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <READ>
     6c6:	0e 94 b2 01 	call	0x364	; 0x364 <Lectura>
     6ca:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     6ce:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     6d2:	08 95       	ret
		case 'D': READ = 2; Lectura(); flag = 0; break;
     6d4:	82 e0       	ldi	r24, 0x02	; 2
     6d6:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <READ>
     6da:	0e 94 b2 01 	call	0x364	; 0x364 <Lectura>
     6de:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     6e2:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     6e6:	08 95       	ret
		case 'E': READ = 3; Lectura(); flag = 0; break;
     6e8:	83 e0       	ldi	r24, 0x03	; 3
     6ea:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <READ>
     6ee:	0e 94 b2 01 	call	0x364	; 0x364 <Lectura>
     6f2:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     6f6:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     6fa:	08 95       	ret
		default: flag = 0; break;
     6fc:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     700:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
     704:	08 95       	ret

00000706 <main>:
void Escritura(void);
void Lectura(void);

int main(void)
{
	cli();
     706:	f8 94       	cli
	DDRB = 255;
     708:	8f ef       	ldi	r24, 0xFF	; 255
     70a:	84 b9       	out	0x04, r24	; 4
	DDRD |= (1 << DDD4)|(1 << DDD7);
     70c:	8a b1       	in	r24, 0x0a	; 10
     70e:	80 69       	ori	r24, 0x90	; 144
     710:	8a b9       	out	0x0a, r24	; 10
	initPinChange0(rising_edge);
     712:	81 e0       	ldi	r24, 0x01	; 1
     714:	0e 94 a6 05 	call	0xb4c	; 0xb4c <initPinChange0>
	initPinChange1(rising_edge);
     718:	81 e0       	ldi	r24, 0x01	; 1
     71a:	0e 94 bd 05 	call	0xb7a	; 0xb7a <initPinChange1>
	initPWM0A(no_invertido, 1024);
     71e:	60 e0       	ldi	r22, 0x00	; 0
     720:	74 e0       	ldi	r23, 0x04	; 4
     722:	80 e0       	ldi	r24, 0x00	; 0
     724:	0e 94 d4 05 	call	0xba8	; 0xba8 <initPWM0A>
	updateDutyCA(22);
     728:	86 e1       	ldi	r24, 0x16	; 22
     72a:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
	initPWM0B(no_invertido, 1024);
     72e:	60 e0       	ldi	r22, 0x00	; 0
     730:	74 e0       	ldi	r23, 0x04	; 4
     732:	80 e0       	ldi	r24, 0x00	; 0
     734:	0e 94 f6 05 	call	0xbec	; 0xbec <initPWM0B>
	updateDutyCB(22);
     738:	86 e1       	ldi	r24, 0x16	; 22
     73a:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
	initPWM1A(no_invertido,8,39999);
     73e:	4f e3       	ldi	r20, 0x3F	; 63
     740:	5c e9       	ldi	r21, 0x9C	; 156
     742:	68 e0       	ldi	r22, 0x08	; 8
     744:	70 e0       	ldi	r23, 0x00	; 0
     746:	80 e0       	ldi	r24, 0x00	; 0
     748:	0e 94 14 06 	call	0xc28	; 0xc28 <initPWM1A>
	updateDutyCA1(2800);
     74c:	80 ef       	ldi	r24, 0xF0	; 240
     74e:	9a e0       	ldi	r25, 0x0A	; 10
     750:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
	initPWM1B(no_invertido,8,39999);
     754:	4f e3       	ldi	r20, 0x3F	; 63
     756:	5c e9       	ldi	r21, 0x9C	; 156
     758:	68 e0       	ldi	r22, 0x08	; 8
     75a:	70 e0       	ldi	r23, 0x00	; 0
     75c:	80 e0       	ldi	r24, 0x00	; 0
     75e:	0e 94 41 06 	call	0xc82	; 0xc82 <initPWM1B>
	updateDutyCB1(2800);
     762:	80 ef       	ldi	r24, 0xF0	; 240
     764:	9a e0       	ldi	r25, 0x0A	; 10
     766:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
	initADC();
     76a:	0e 94 68 00 	call	0xd0	; 0xd0 <initADC>
	initUART(fast, 9600);
     76e:	60 e8       	ldi	r22, 0x80	; 128
     770:	75 e2       	ldi	r23, 0x25	; 37
     772:	81 e0       	ldi	r24, 0x01	; 1
     774:	0e 94 78 06 	call	0xcf0	; 0xcf0 <initUART>
	EEPROM_write(1, (5));
     778:	65 e0       	ldi	r22, 0x05	; 5
     77a:	81 e0       	ldi	r24, 0x01	; 1
     77c:	90 e0       	ldi	r25, 0x00	; 0
     77e:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(2, (0));
     782:	60 e0       	ldi	r22, 0x00	; 0
     784:	82 e0       	ldi	r24, 0x02	; 2
     786:	90 e0       	ldi	r25, 0x00	; 0
     788:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(3, (5));
     78c:	65 e0       	ldi	r22, 0x05	; 5
     78e:	83 e0       	ldi	r24, 0x03	; 3
     790:	90 e0       	ldi	r25, 0x00	; 0
     792:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(4, (0));
     796:	60 e0       	ldi	r22, 0x00	; 0
     798:	84 e0       	ldi	r24, 0x04	; 4
     79a:	90 e0       	ldi	r25, 0x00	; 0
     79c:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	
	EEPROM_write(5, (0));
     7a0:	60 e0       	ldi	r22, 0x00	; 0
     7a2:	85 e0       	ldi	r24, 0x05	; 5
     7a4:	90 e0       	ldi	r25, 0x00	; 0
     7a6:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(6, (5));
     7aa:	65 e0       	ldi	r22, 0x05	; 5
     7ac:	86 e0       	ldi	r24, 0x06	; 6
     7ae:	90 e0       	ldi	r25, 0x00	; 0
     7b0:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(7, (5));
     7b4:	65 e0       	ldi	r22, 0x05	; 5
     7b6:	87 e0       	ldi	r24, 0x07	; 7
     7b8:	90 e0       	ldi	r25, 0x00	; 0
     7ba:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(8, (0));
     7be:	60 e0       	ldi	r22, 0x00	; 0
     7c0:	88 e0       	ldi	r24, 0x08	; 8
     7c2:	90 e0       	ldi	r25, 0x00	; 0
     7c4:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	
	EEPROM_write(11, (0));
     7c8:	60 e0       	ldi	r22, 0x00	; 0
     7ca:	8b e0       	ldi	r24, 0x0B	; 11
     7cc:	90 e0       	ldi	r25, 0x00	; 0
     7ce:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(12, (0));
     7d2:	60 e0       	ldi	r22, 0x00	; 0
     7d4:	8c e0       	ldi	r24, 0x0C	; 12
     7d6:	90 e0       	ldi	r25, 0x00	; 0
     7d8:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(13, (0));
     7dc:	60 e0       	ldi	r22, 0x00	; 0
     7de:	8d e0       	ldi	r24, 0x0D	; 13
     7e0:	90 e0       	ldi	r25, 0x00	; 0
     7e2:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	EEPROM_write(14, (5));
     7e6:	65 e0       	ldi	r22, 0x05	; 5
     7e8:	8e e0       	ldi	r24, 0x0E	; 14
     7ea:	90 e0       	ldi	r25, 0x00	; 0
     7ec:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
	READ = 0;
     7f0:	10 92 2d 01 	sts	0x012D, r1	; 0x80012d <READ>
	STATE = 0;
     7f4:	10 92 2f 01 	sts	0x012F, r1	; 0x80012f <STATE>
	sei();
     7f8:	78 94       	sei
    while (1) {	
		//STATE = STATE;	
		switch (STATE){
     7fa:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <STATE>
     7fe:	81 30       	cpi	r24, 0x01	; 1
     800:	61 f0       	breq	.+24     	; 0x81a <__DATA_REGION_LENGTH__+0x1a>
     802:	28 f0       	brcs	.+10     	; 0x80e <__DATA_REGION_LENGTH__+0xe>
     804:	82 30       	cpi	r24, 0x02	; 2
     806:	79 f0       	breq	.+30     	; 0x826 <__DATA_REGION_LENGTH__+0x26>
     808:	83 30       	cpi	r24, 0x03	; 3
     80a:	99 f0       	breq	.+38     	; 0x832 <__DATA_REGION_LENGTH__+0x32>
     80c:	17 c0       	rjmp	.+46     	; 0x83c <__DATA_REGION_LENGTH__+0x3c>
			case 0: Manual(); NEXT_STATE = 1; break;
     80e:	0e 94 be 00 	call	0x17c	; 0x17c <Manual>
     812:	81 e0       	ldi	r24, 0x01	; 1
     814:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <NEXT_STATE>
     818:	f0 cf       	rjmp	.-32     	; 0x7fa <main+0xf4>
			case 1: Cominucacion(); NEXT_STATE = 2; break;
     81a:	0e 94 da 02 	call	0x5b4	; 0x5b4 <Cominucacion>
     81e:	82 e0       	ldi	r24, 0x02	; 2
     820:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <NEXT_STATE>
     824:	ea cf       	rjmp	.-44     	; 0x7fa <main+0xf4>
			case 2: Escritura(); NEXT_STATE = 3; break;
     826:	0e 94 38 01 	call	0x270	; 0x270 <Escritura>
     82a:	83 e0       	ldi	r24, 0x03	; 3
     82c:	80 93 2e 01 	sts	0x012E, r24	; 0x80012e <NEXT_STATE>
     830:	e4 cf       	rjmp	.-56     	; 0x7fa <main+0xf4>
			case 3: Lectura(); NEXT_STATE = 0; break;
     832:	0e 94 b2 01 	call	0x364	; 0x364 <Lectura>
     836:	10 92 2e 01 	sts	0x012E, r1	; 0x80012e <NEXT_STATE>
     83a:	df cf       	rjmp	.-66     	; 0x7fa <main+0xf4>
			default: STATE = 0; break;
     83c:	10 92 2f 01 	sts	0x012F, r1	; 0x80012f <STATE>
     840:	dc cf       	rjmp	.-72     	; 0x7fa <main+0xf4>

00000842 <__vector_21>:
		updateDutyCB1(3400);
	}else {updateDutyCB1(2800);}
	///////////////////////////////////////////*/
}

ISR (ADC_vect){
     842:	1f 92       	push	r1
     844:	0f 92       	push	r0
     846:	0f b6       	in	r0, 0x3f	; 63
     848:	0f 92       	push	r0
     84a:	11 24       	eor	r1, r1
     84c:	cf 92       	push	r12
     84e:	df 92       	push	r13
     850:	ef 92       	push	r14
     852:	ff 92       	push	r15
     854:	2f 93       	push	r18
     856:	3f 93       	push	r19
     858:	4f 93       	push	r20
     85a:	5f 93       	push	r21
     85c:	6f 93       	push	r22
     85e:	7f 93       	push	r23
     860:	8f 93       	push	r24
     862:	9f 93       	push	r25
     864:	af 93       	push	r26
     866:	bf 93       	push	r27
     868:	ef 93       	push	r30
     86a:	ff 93       	push	r31
	///////////////////////////////////////////		
	if (V1 > 2.60){
     86c:	c0 90 28 01 	lds	r12, 0x0128	; 0x800128 <V1>
     870:	d0 90 29 01 	lds	r13, 0x0129	; 0x800129 <V1+0x1>
     874:	e0 90 2a 01 	lds	r14, 0x012A	; 0x80012a <V1+0x2>
     878:	f0 90 2b 01 	lds	r15, 0x012B	; 0x80012b <V1+0x3>
     87c:	26 e6       	ldi	r18, 0x66	; 102
     87e:	36 e6       	ldi	r19, 0x66	; 102
     880:	46 e2       	ldi	r20, 0x26	; 38
     882:	50 e4       	ldi	r21, 0x40	; 64
     884:	c7 01       	movw	r24, r14
     886:	b6 01       	movw	r22, r12
     888:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     88c:	18 16       	cp	r1, r24
     88e:	24 f4       	brge	.+8      	; 0x898 <__vector_21+0x56>
		updateDutyCA(26);
     890:	8a e1       	ldi	r24, 0x1A	; 26
     892:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     896:	11 c0       	rjmp	.+34     	; 0x8ba <__vector_21+0x78>
	}else if (V1 < 2.30){//2.3
     898:	23 e3       	ldi	r18, 0x33	; 51
     89a:	33 e3       	ldi	r19, 0x33	; 51
     89c:	43 e1       	ldi	r20, 0x13	; 19
     89e:	50 e4       	ldi	r21, 0x40	; 64
     8a0:	c7 01       	movw	r24, r14
     8a2:	b6 01       	movw	r22, r12
     8a4:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     8a8:	88 23       	and	r24, r24
     8aa:	24 f4       	brge	.+8      	; 0x8b4 <__vector_21+0x72>
		updateDutyCA(18);
     8ac:	82 e1       	ldi	r24, 0x12	; 18
     8ae:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
     8b2:	03 c0       	rjmp	.+6      	; 0x8ba <__vector_21+0x78>
	}else {updateDutyCA(22);}//21
     8b4:	86 e1       	ldi	r24, 0x16	; 22
     8b6:	0e 94 10 06 	call	0xc20	; 0xc20 <updateDutyCA>
	
	if (V2 > 2.60){
     8ba:	c0 90 24 01 	lds	r12, 0x0124	; 0x800124 <V2>
     8be:	d0 90 25 01 	lds	r13, 0x0125	; 0x800125 <V2+0x1>
     8c2:	e0 90 26 01 	lds	r14, 0x0126	; 0x800126 <V2+0x2>
     8c6:	f0 90 27 01 	lds	r15, 0x0127	; 0x800127 <V2+0x3>
     8ca:	26 e6       	ldi	r18, 0x66	; 102
     8cc:	36 e6       	ldi	r19, 0x66	; 102
     8ce:	46 e2       	ldi	r20, 0x26	; 38
     8d0:	50 e4       	ldi	r21, 0x40	; 64
     8d2:	c7 01       	movw	r24, r14
     8d4:	b6 01       	movw	r22, r12
     8d6:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     8da:	18 16       	cp	r1, r24
     8dc:	24 f4       	brge	.+8      	; 0x8e6 <__vector_21+0xa4>
		updateDutyCB(28);
     8de:	8c e1       	ldi	r24, 0x1C	; 28
     8e0:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     8e4:	11 c0       	rjmp	.+34     	; 0x908 <__stack+0x9>
	}else if (V2 < 2.30){//2.3
     8e6:	23 e3       	ldi	r18, 0x33	; 51
     8e8:	33 e3       	ldi	r19, 0x33	; 51
     8ea:	43 e1       	ldi	r20, 0x13	; 19
     8ec:	50 e4       	ldi	r21, 0x40	; 64
     8ee:	c7 01       	movw	r24, r14
     8f0:	b6 01       	movw	r22, r12
     8f2:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     8f6:	88 23       	and	r24, r24
     8f8:	24 f4       	brge	.+8      	; 0x902 <__stack+0x3>
		updateDutyCB(15);
     8fa:	8f e0       	ldi	r24, 0x0F	; 15
     8fc:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
     900:	03 c0       	rjmp	.+6      	; 0x908 <__stack+0x9>
	}else {updateDutyCB(22);}
     902:	86 e1       	ldi	r24, 0x16	; 22
     904:	0e 94 12 06 	call	0xc24	; 0xc24 <updateDutyCB>
	///////////////////////////////////////////
	if (V3 > 2.60){
     908:	c0 90 20 01 	lds	r12, 0x0120	; 0x800120 <V3>
     90c:	d0 90 21 01 	lds	r13, 0x0121	; 0x800121 <V3+0x1>
     910:	e0 90 22 01 	lds	r14, 0x0122	; 0x800122 <V3+0x2>
     914:	f0 90 23 01 	lds	r15, 0x0123	; 0x800123 <V3+0x3>
     918:	26 e6       	ldi	r18, 0x66	; 102
     91a:	36 e6       	ldi	r19, 0x66	; 102
     91c:	46 e2       	ldi	r20, 0x26	; 38
     91e:	50 e4       	ldi	r21, 0x40	; 64
     920:	c7 01       	movw	r24, r14
     922:	b6 01       	movw	r22, r12
     924:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     928:	18 16       	cp	r1, r24
     92a:	2c f4       	brge	.+10     	; 0x936 <__stack+0x37>
		updateDutyCA1(2200);
     92c:	88 e9       	ldi	r24, 0x98	; 152
     92e:	98 e0       	ldi	r25, 0x08	; 8
     930:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     934:	13 c0       	rjmp	.+38     	; 0x95c <__stack+0x5d>
	}else if (V3 < 2.30){//2.3
     936:	23 e3       	ldi	r18, 0x33	; 51
     938:	33 e3       	ldi	r19, 0x33	; 51
     93a:	43 e1       	ldi	r20, 0x13	; 19
     93c:	50 e4       	ldi	r21, 0x40	; 64
     93e:	c7 01       	movw	r24, r14
     940:	b6 01       	movw	r22, r12
     942:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     946:	88 23       	and	r24, r24
     948:	2c f4       	brge	.+10     	; 0x954 <__stack+0x55>
		updateDutyCA1(3400);
     94a:	88 e4       	ldi	r24, 0x48	; 72
     94c:	9d e0       	ldi	r25, 0x0D	; 13
     94e:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
     952:	04 c0       	rjmp	.+8      	; 0x95c <__stack+0x5d>
	}else {updateDutyCA1(2800);}//21
     954:	80 ef       	ldi	r24, 0xF0	; 240
     956:	9a e0       	ldi	r25, 0x0A	; 10
     958:	0e 94 6e 06 	call	0xcdc	; 0xcdc <updateDutyCA1>
		
	if (V4 > 2.60){
     95c:	c0 90 1c 01 	lds	r12, 0x011C	; 0x80011c <V4>
     960:	d0 90 1d 01 	lds	r13, 0x011D	; 0x80011d <V4+0x1>
     964:	e0 90 1e 01 	lds	r14, 0x011E	; 0x80011e <V4+0x2>
     968:	f0 90 1f 01 	lds	r15, 0x011F	; 0x80011f <V4+0x3>
     96c:	26 e6       	ldi	r18, 0x66	; 102
     96e:	36 e6       	ldi	r19, 0x66	; 102
     970:	46 e2       	ldi	r20, 0x26	; 38
     972:	50 e4       	ldi	r21, 0x40	; 64
     974:	c7 01       	movw	r24, r14
     976:	b6 01       	movw	r22, r12
     978:	0e 94 15 08 	call	0x102a	; 0x102a <__gesf2>
     97c:	18 16       	cp	r1, r24
     97e:	2c f4       	brge	.+10     	; 0x98a <__stack+0x8b>
		updateDutyCB1(2200);
     980:	88 e9       	ldi	r24, 0x98	; 152
     982:	98 e0       	ldi	r25, 0x08	; 8
     984:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     988:	13 c0       	rjmp	.+38     	; 0x9b0 <__stack+0xb1>
	}else if (V4 < 2.30){//2.3
     98a:	23 e3       	ldi	r18, 0x33	; 51
     98c:	33 e3       	ldi	r19, 0x33	; 51
     98e:	43 e1       	ldi	r20, 0x13	; 19
     990:	50 e4       	ldi	r21, 0x40	; 64
     992:	c7 01       	movw	r24, r14
     994:	b6 01       	movw	r22, r12
     996:	0e 94 bd 06 	call	0xd7a	; 0xd7a <__cmpsf2>
     99a:	88 23       	and	r24, r24
     99c:	2c f4       	brge	.+10     	; 0x9a8 <__stack+0xa9>
		updateDutyCB1(3400);
     99e:	88 e4       	ldi	r24, 0x48	; 72
     9a0:	9d e0       	ldi	r25, 0x0D	; 13
     9a2:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
     9a6:	04 c0       	rjmp	.+8      	; 0x9b0 <__stack+0xb1>
	}else {updateDutyCB1(2800);}
     9a8:	80 ef       	ldi	r24, 0xF0	; 240
     9aa:	9a e0       	ldi	r25, 0x0A	; 10
     9ac:	0e 94 73 06 	call	0xce6	; 0xce6 <updateDutyCB1>
	///////////////////////////////////////////			
	ADCSRA |= (1 << ADIF);	//LIMPIA LA BANDERA
     9b0:	ea e7       	ldi	r30, 0x7A	; 122
     9b2:	f0 e0       	ldi	r31, 0x00	; 0
     9b4:	80 81       	ld	r24, Z
     9b6:	80 61       	ori	r24, 0x10	; 16
     9b8:	80 83       	st	Z, r24
}
     9ba:	ff 91       	pop	r31
     9bc:	ef 91       	pop	r30
     9be:	bf 91       	pop	r27
     9c0:	af 91       	pop	r26
     9c2:	9f 91       	pop	r25
     9c4:	8f 91       	pop	r24
     9c6:	7f 91       	pop	r23
     9c8:	6f 91       	pop	r22
     9ca:	5f 91       	pop	r21
     9cc:	4f 91       	pop	r20
     9ce:	3f 91       	pop	r19
     9d0:	2f 91       	pop	r18
     9d2:	ff 90       	pop	r15
     9d4:	ef 90       	pop	r14
     9d6:	df 90       	pop	r13
     9d8:	cf 90       	pop	r12
     9da:	0f 90       	pop	r0
     9dc:	0f be       	out	0x3f, r0	; 63
     9de:	0f 90       	pop	r0
     9e0:	1f 90       	pop	r1
     9e2:	18 95       	reti

000009e4 <__vector_1>:


ISR (INT0_vect){
     9e4:	1f 92       	push	r1
     9e6:	0f 92       	push	r0
     9e8:	0f b6       	in	r0, 0x3f	; 63
     9ea:	0f 92       	push	r0
     9ec:	11 24       	eor	r1, r1
     9ee:	2f 93       	push	r18
     9f0:	8f 93       	push	r24
     9f2:	9f 93       	push	r25
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
     9f4:	2f ef       	ldi	r18, 0xFF	; 255
     9f6:	83 ec       	ldi	r24, 0xC3	; 195
     9f8:	99 e0       	ldi	r25, 0x09	; 9
     9fa:	21 50       	subi	r18, 0x01	; 1
     9fc:	80 40       	sbci	r24, 0x00	; 0
     9fe:	90 40       	sbci	r25, 0x00	; 0
     a00:	e1 f7       	brne	.-8      	; 0x9fa <__vector_1+0x16>
     a02:	00 c0       	rjmp	.+0      	; 0xa04 <__vector_1+0x20>
     a04:	00 00       	nop
	_delay_ms(200);
	if (STATE == 1) {
     a06:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <STATE>
     a0a:	81 30       	cpi	r24, 0x01	; 1
     a0c:	31 f4       	brne	.+12     	; 0xa1a <__vector_1+0x36>
		flag = 1;
     a0e:	81 e0       	ldi	r24, 0x01	; 1
     a10:	90 e0       	ldi	r25, 0x00	; 0
     a12:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     a16:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	}
	
	STATE = NEXT_STATE;
     a1a:	80 91 2e 01 	lds	r24, 0x012E	; 0x80012e <NEXT_STATE>
     a1e:	80 93 2f 01 	sts	0x012F, r24	; 0x80012f <STATE>
}
     a22:	9f 91       	pop	r25
     a24:	8f 91       	pop	r24
     a26:	2f 91       	pop	r18
     a28:	0f 90       	pop	r0
     a2a:	0f be       	out	0x3f, r0	; 63
     a2c:	0f 90       	pop	r0
     a2e:	1f 90       	pop	r1
     a30:	18 95       	reti

00000a32 <__vector_2>:

ISR (INT1_vect){
     a32:	1f 92       	push	r1
     a34:	0f 92       	push	r0
     a36:	0f b6       	in	r0, 0x3f	; 63
     a38:	0f 92       	push	r0
     a3a:	11 24       	eor	r1, r1
     a3c:	2f 93       	push	r18
     a3e:	3f 93       	push	r19
     a40:	4f 93       	push	r20
     a42:	5f 93       	push	r21
     a44:	6f 93       	push	r22
     a46:	7f 93       	push	r23
     a48:	8f 93       	push	r24
     a4a:	9f 93       	push	r25
     a4c:	af 93       	push	r26
     a4e:	bf 93       	push	r27
     a50:	ef 93       	push	r30
     a52:	ff 93       	push	r31
     a54:	2f ef       	ldi	r18, 0xFF	; 255
     a56:	81 ee       	ldi	r24, 0xE1	; 225
     a58:	94 e0       	ldi	r25, 0x04	; 4
     a5a:	21 50       	subi	r18, 0x01	; 1
     a5c:	80 40       	sbci	r24, 0x00	; 0
     a5e:	90 40       	sbci	r25, 0x00	; 0
     a60:	e1 f7       	brne	.-8      	; 0xa5a <__vector_2+0x28>
     a62:	00 c0       	rjmp	.+0      	; 0xa64 <__vector_2+0x32>
     a64:	00 00       	nop
	_delay_ms(100);
	if (STATE == 2){
     a66:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <STATE>
     a6a:	82 30       	cpi	r24, 0x02	; 2
     a6c:	f1 f5       	brne	.+124    	; 0xaea <__vector_2+0xb8>
		PORTB |= (1<< PORTB3);
     a6e:	85 b1       	in	r24, 0x05	; 5
     a70:	88 60       	ori	r24, 0x08	; 8
     a72:	85 b9       	out	0x05, r24	; 5
		EEPROM_write(10, (V1));
     a74:	60 91 28 01 	lds	r22, 0x0128	; 0x800128 <V1>
     a78:	70 91 29 01 	lds	r23, 0x0129	; 0x800129 <V1+0x1>
     a7c:	80 91 2a 01 	lds	r24, 0x012A	; 0x80012a <V1+0x2>
     a80:	90 91 2b 01 	lds	r25, 0x012B	; 0x80012b <V1+0x3>
     a84:	0e 94 34 07 	call	0xe68	; 0xe68 <__fixunssfsi>
     a88:	8a e0       	ldi	r24, 0x0A	; 10
     a8a:	90 e0       	ldi	r25, 0x00	; 0
     a8c:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
		EEPROM_write(20, (V2));
     a90:	60 91 24 01 	lds	r22, 0x0124	; 0x800124 <V2>
     a94:	70 91 25 01 	lds	r23, 0x0125	; 0x800125 <V2+0x1>
     a98:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <V2+0x2>
     a9c:	90 91 27 01 	lds	r25, 0x0127	; 0x800127 <V2+0x3>
     aa0:	0e 94 34 07 	call	0xe68	; 0xe68 <__fixunssfsi>
     aa4:	84 e1       	ldi	r24, 0x14	; 20
     aa6:	90 e0       	ldi	r25, 0x00	; 0
     aa8:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
		EEPROM_write(30, (V3));
     aac:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <V3>
     ab0:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <V3+0x1>
     ab4:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <V3+0x2>
     ab8:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <V3+0x3>
     abc:	0e 94 34 07 	call	0xe68	; 0xe68 <__fixunssfsi>
     ac0:	8e e1       	ldi	r24, 0x1E	; 30
     ac2:	90 e0       	ldi	r25, 0x00	; 0
     ac4:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
		EEPROM_write(40, (V4));
     ac8:	60 91 1c 01 	lds	r22, 0x011C	; 0x80011c <V4>
     acc:	70 91 1d 01 	lds	r23, 0x011D	; 0x80011d <V4+0x1>
     ad0:	80 91 1e 01 	lds	r24, 0x011E	; 0x80011e <V4+0x2>
     ad4:	90 91 1f 01 	lds	r25, 0x011F	; 0x80011f <V4+0x3>
     ad8:	0e 94 34 07 	call	0xe68	; 0xe68 <__fixunssfsi>
     adc:	88 e2       	ldi	r24, 0x28	; 40
     ade:	90 e0       	ldi	r25, 0x00	; 0
     ae0:	0e 94 a9 00 	call	0x152	; 0x152 <EEPROM_write>
		PORTB &=~ (1<< PORTB3);
     ae4:	85 b1       	in	r24, 0x05	; 5
     ae6:	87 7f       	andi	r24, 0xF7	; 247
     ae8:	85 b9       	out	0x05, r24	; 5
	}
	if (STATE == 3)	{
     aea:	80 91 2f 01 	lds	r24, 0x012F	; 0x80012f <STATE>
     aee:	83 30       	cpi	r24, 0x03	; 3
     af0:	21 f4       	brne	.+8      	; 0xafa <__vector_2+0xc8>
		READ = NEXT_READ; 
     af2:	80 91 2c 01 	lds	r24, 0x012C	; 0x80012c <NEXT_READ>
     af6:	80 93 2d 01 	sts	0x012D, r24	; 0x80012d <READ>
	}
}
     afa:	ff 91       	pop	r31
     afc:	ef 91       	pop	r30
     afe:	bf 91       	pop	r27
     b00:	af 91       	pop	r26
     b02:	9f 91       	pop	r25
     b04:	8f 91       	pop	r24
     b06:	7f 91       	pop	r23
     b08:	6f 91       	pop	r22
     b0a:	5f 91       	pop	r21
     b0c:	4f 91       	pop	r20
     b0e:	3f 91       	pop	r19
     b10:	2f 91       	pop	r18
     b12:	0f 90       	pop	r0
     b14:	0f be       	out	0x3f, r0	; 63
     b16:	0f 90       	pop	r0
     b18:	1f 90       	pop	r1
     b1a:	18 95       	reti

00000b1c <__vector_18>:


ISR (USART_RX_vect){
     b1c:	1f 92       	push	r1
     b1e:	0f 92       	push	r0
     b20:	0f b6       	in	r0, 0x3f	; 63
     b22:	0f 92       	push	r0
     b24:	11 24       	eor	r1, r1
     b26:	8f 93       	push	r24
     b28:	9f 93       	push	r25
	flag = 1;
     b2a:	81 e0       	ldi	r24, 0x01	; 1
     b2c:	90 e0       	ldi	r25, 0x00	; 0
     b2e:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
     b32:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	bufferRX = UDR0;	
     b36:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
     b3a:	80 93 30 01 	sts	0x0130, r24	; 0x800130 <bufferRX>
     b3e:	9f 91       	pop	r25
     b40:	8f 91       	pop	r24
     b42:	0f 90       	pop	r0
     b44:	0f be       	out	0x3f, r0	; 63
     b46:	0f 90       	pop	r0
     b48:	1f 90       	pop	r1
     b4a:	18 95       	reti

00000b4c <initPinChange0>:
 *  Author: jaidy
 */ 
#include "Ext_Int.h"

void initPinChange0(uint8_t edge){
	if (edge){
     b4c:	88 23       	and	r24, r24
     b4e:	31 f0       	breq	.+12     	; 0xb5c <initPinChange0+0x10>
		EICRA |= (1 << ISC01)|(1<< ISC00);
     b50:	e9 e6       	ldi	r30, 0x69	; 105
     b52:	f0 e0       	ldi	r31, 0x00	; 0
     b54:	80 81       	ld	r24, Z
     b56:	83 60       	ori	r24, 0x03	; 3
     b58:	80 83       	st	Z, r24
     b5a:	05 c0       	rjmp	.+10     	; 0xb66 <initPinChange0+0x1a>
	}else{
		EICRA |= (1 << ISC01);
     b5c:	e9 e6       	ldi	r30, 0x69	; 105
     b5e:	f0 e0       	ldi	r31, 0x00	; 0
     b60:	80 81       	ld	r24, Z
     b62:	82 60       	ori	r24, 0x02	; 2
     b64:	80 83       	st	Z, r24
	}
	PORTD |= (1 << PORTD2);
     b66:	8b b1       	in	r24, 0x0b	; 11
     b68:	84 60       	ori	r24, 0x04	; 4
     b6a:	8b b9       	out	0x0b, r24	; 11
	EIMSK |= (1 << INT0);
     b6c:	8d b3       	in	r24, 0x1d	; 29
     b6e:	81 60       	ori	r24, 0x01	; 1
     b70:	8d bb       	out	0x1d, r24	; 29
	DDRD &=~ (1 << DDD2);
     b72:	8a b1       	in	r24, 0x0a	; 10
     b74:	8b 7f       	andi	r24, 0xFB	; 251
     b76:	8a b9       	out	0x0a, r24	; 10
     b78:	08 95       	ret

00000b7a <initPinChange1>:
}

void initPinChange1(uint8_t edge){
	if (edge){
     b7a:	88 23       	and	r24, r24
     b7c:	31 f0       	breq	.+12     	; 0xb8a <initPinChange1+0x10>
		EICRA |= (1 << ISC11)|(1<< ISC10);
     b7e:	e9 e6       	ldi	r30, 0x69	; 105
     b80:	f0 e0       	ldi	r31, 0x00	; 0
     b82:	80 81       	ld	r24, Z
     b84:	8c 60       	ori	r24, 0x0C	; 12
     b86:	80 83       	st	Z, r24
     b88:	05 c0       	rjmp	.+10     	; 0xb94 <initPinChange1+0x1a>
	}else{
		EICRA |= (1 << ISC11);
     b8a:	e9 e6       	ldi	r30, 0x69	; 105
     b8c:	f0 e0       	ldi	r31, 0x00	; 0
     b8e:	80 81       	ld	r24, Z
     b90:	88 60       	ori	r24, 0x08	; 8
     b92:	80 83       	st	Z, r24
	}
	PORTD |= (1 << PORTD3);
     b94:	8b b1       	in	r24, 0x0b	; 11
     b96:	88 60       	ori	r24, 0x08	; 8
     b98:	8b b9       	out	0x0b, r24	; 11
	EIMSK |= (1 << INT1);
     b9a:	8d b3       	in	r24, 0x1d	; 29
     b9c:	82 60       	ori	r24, 0x02	; 2
     b9e:	8d bb       	out	0x1d, r24	; 29
	DDRD &=~ (1 << DDD3);
     ba0:	8a b1       	in	r24, 0x0a	; 10
     ba2:	87 7f       	andi	r24, 0xF7	; 247
     ba4:	8a b9       	out	0x0a, r24	; 10
     ba6:	08 95       	ret

00000ba8 <initPWM0A>:
 *  Author: jaidy
 */ 
#include "PWM0.h"

void initPWM0A(uint8_t inverted, uint16_t prescaler){
	DDRD |= (1 << DDD6); //PD6 COMO SALIDA
     ba8:	9a b1       	in	r25, 0x0a	; 10
     baa:	90 64       	ori	r25, 0x40	; 64
     bac:	9a b9       	out	0x0a, r25	; 10
	TCCR0A |= (1 << WGM01)|(1 << WGM00); //PWM MODO FAST
     bae:	94 b5       	in	r25, 0x24	; 36
     bb0:	93 60       	ori	r25, 0x03	; 3
     bb2:	94 bd       	out	0x24, r25	; 36
	//TIMSK0 = (1<<TOIE0);
	
	if (inverted) {
     bb4:	88 23       	and	r24, r24
     bb6:	21 f0       	breq	.+8      	; 0xbc0 <initPWM0A+0x18>
		TCCR0A |= (1 << COM0A1)|(1 << COM0A0);//PWM INVERTIDO
     bb8:	84 b5       	in	r24, 0x24	; 36
     bba:	80 6c       	ori	r24, 0xC0	; 192
     bbc:	84 bd       	out	0x24, r24	; 36
     bbe:	03 c0       	rjmp	.+6      	; 0xbc6 <initPWM0A+0x1e>
		} else	 {
		TCCR0A |= (1 << COM0A1);//PWM NO INVERTIDO
     bc0:	84 b5       	in	r24, 0x24	; 36
     bc2:	80 68       	ori	r24, 0x80	; 128
     bc4:	84 bd       	out	0x24, r24	; 36
	}

	if (prescaler == 1024) {
     bc6:	61 15       	cp	r22, r1
     bc8:	84 e0       	ldi	r24, 0x04	; 4
     bca:	78 07       	cpc	r23, r24
     bcc:	21 f4       	brne	.+8      	; 0xbd6 <initPWM0A+0x2e>
		TCCR0B |= (1 << CS02)|(1 << CS00);
     bce:	85 b5       	in	r24, 0x25	; 37
     bd0:	85 60       	ori	r24, 0x05	; 5
     bd2:	85 bd       	out	0x25, r24	; 37
     bd4:	08 95       	ret

	}else if (prescaler == 64) {
     bd6:	60 34       	cpi	r22, 0x40	; 64
     bd8:	71 05       	cpc	r23, r1
     bda:	21 f4       	brne	.+8      	; 0xbe4 <initPWM0A+0x3c>
		TCCR0B |= (1 << CS01)|(1 << CS00);
     bdc:	85 b5       	in	r24, 0x25	; 37
     bde:	83 60       	ori	r24, 0x03	; 3
     be0:	85 bd       	out	0x25, r24	; 37
     be2:	08 95       	ret
		
	} else {
		TCCR0B |= (1 << CS00);
     be4:	85 b5       	in	r24, 0x25	; 37
     be6:	81 60       	ori	r24, 0x01	; 1
     be8:	85 bd       	out	0x25, r24	; 37
     bea:	08 95       	ret

00000bec <initPWM0B>:
	}

}

void initPWM0B(uint8_t inverted, uint16_t prescaler){
	DDRD |= (1 << DDD5); //PD5 COMO SALIDA
     bec:	9a b1       	in	r25, 0x0a	; 10
     bee:	90 62       	ori	r25, 0x20	; 32
     bf0:	9a b9       	out	0x0a, r25	; 10
	TCCR0A |= (1 << WGM01)|(1 << WGM00); //PWM MODO FAST
     bf2:	94 b5       	in	r25, 0x24	; 36
     bf4:	93 60       	ori	r25, 0x03	; 3
     bf6:	94 bd       	out	0x24, r25	; 36
	//TIMSK0 = (1<<TOIE0);
	
	if (inverted) {
     bf8:	88 23       	and	r24, r24
     bfa:	21 f0       	breq	.+8      	; 0xc04 <initPWM0B+0x18>
		TCCR0A |= (1 << COM0B1)|(1 << COM0B0);//PWM INVERTIDO
     bfc:	84 b5       	in	r24, 0x24	; 36
     bfe:	80 63       	ori	r24, 0x30	; 48
     c00:	84 bd       	out	0x24, r24	; 36
     c02:	03 c0       	rjmp	.+6      	; 0xc0a <initPWM0B+0x1e>
		} else	 {
		TCCR0A |= (1 << COM0B1);//PWM NO INVERTIDO
     c04:	84 b5       	in	r24, 0x24	; 36
     c06:	80 62       	ori	r24, 0x20	; 32
     c08:	84 bd       	out	0x24, r24	; 36
	}
	
	if (prescaler == 1024) {
     c0a:	61 15       	cp	r22, r1
     c0c:	74 40       	sbci	r23, 0x04	; 4
     c0e:	21 f4       	brne	.+8      	; 0xc18 <initPWM0B+0x2c>
		TCCR0B |= (1 << CS02)|(1 << CS00);
     c10:	85 b5       	in	r24, 0x25	; 37
     c12:	85 60       	ori	r24, 0x05	; 5
     c14:	85 bd       	out	0x25, r24	; 37
     c16:	08 95       	ret
		} else {
		TCCR0B |= (1 << CS00);
     c18:	85 b5       	in	r24, 0x25	; 37
     c1a:	81 60       	ori	r24, 0x01	; 1
     c1c:	85 bd       	out	0x25, r24	; 37
     c1e:	08 95       	ret

00000c20 <updateDutyCA>:
	}
}

void updateDutyCA(uint8_t duty){
	OCR0A = duty;
     c20:	87 bd       	out	0x27, r24	; 39
     c22:	08 95       	ret

00000c24 <updateDutyCB>:
}

void updateDutyCB(uint8_t duty){
	OCR0B = duty;
     c24:	88 bd       	out	0x28, r24	; 40
     c26:	08 95       	ret

00000c28 <initPWM1A>:
float map(float x, float in_min, float in_max, float out_min, float out_max){
	return ((x - in_min)*(out_max - out_min)/(in_max - in_min)) + out_min;
}

void initPWM1A(uint8_t inverted, uint16_t prescaler, uint16_t top){
	DDRB |= (1 << DDB1); //PB1 COMO SALIDA
     c28:	94 b1       	in	r25, 0x04	; 4
     c2a:	92 60       	ori	r25, 0x02	; 2
     c2c:	94 b9       	out	0x04, r25	; 4
	TCCR1A |= (1 << WGM11);				 //PWM MODO FAST ICR1
     c2e:	e0 e8       	ldi	r30, 0x80	; 128
     c30:	f0 e0       	ldi	r31, 0x00	; 0
     c32:	90 81       	ld	r25, Z
     c34:	92 60       	ori	r25, 0x02	; 2
     c36:	90 83       	st	Z, r25
	TCCR1B |= (1 << WGM13)|(1 << WGM12); //PWM MODO FAST ICR1
     c38:	e1 e8       	ldi	r30, 0x81	; 129
     c3a:	f0 e0       	ldi	r31, 0x00	; 0
     c3c:	90 81       	ld	r25, Z
     c3e:	98 61       	ori	r25, 0x18	; 24
     c40:	90 83       	st	Z, r25
	ICR1 = top;
     c42:	50 93 87 00 	sts	0x0087, r21	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
     c46:	40 93 86 00 	sts	0x0086, r20	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	
	if (inverted) {
     c4a:	88 23       	and	r24, r24
     c4c:	31 f0       	breq	.+12     	; 0xc5a <initPWM1A+0x32>
		TCCR1A |= (1 << COM1A1)|(1 << COM1A0);//PWM INVERTIDO
     c4e:	e0 e8       	ldi	r30, 0x80	; 128
     c50:	f0 e0       	ldi	r31, 0x00	; 0
     c52:	80 81       	ld	r24, Z
     c54:	80 6c       	ori	r24, 0xC0	; 192
     c56:	80 83       	st	Z, r24
     c58:	05 c0       	rjmp	.+10     	; 0xc64 <initPWM1A+0x3c>
		} else	 {
		TCCR1A |= (1 << COM1A1);//PWM NO INVERTIDO
     c5a:	e0 e8       	ldi	r30, 0x80	; 128
     c5c:	f0 e0       	ldi	r31, 0x00	; 0
     c5e:	80 81       	ld	r24, Z
     c60:	80 68       	ori	r24, 0x80	; 128
     c62:	80 83       	st	Z, r24
	}

	if (prescaler == 8) {
     c64:	68 30       	cpi	r22, 0x08	; 8
     c66:	71 05       	cpc	r23, r1
     c68:	31 f4       	brne	.+12     	; 0xc76 <initPWM1A+0x4e>
		TCCR1B |= (1 << CS11);
     c6a:	e1 e8       	ldi	r30, 0x81	; 129
     c6c:	f0 e0       	ldi	r31, 0x00	; 0
     c6e:	80 81       	ld	r24, Z
     c70:	82 60       	ori	r24, 0x02	; 2
     c72:	80 83       	st	Z, r24
     c74:	08 95       	ret
		} else {
		TCCR1B |= (1 << CS12);
     c76:	e1 e8       	ldi	r30, 0x81	; 129
     c78:	f0 e0       	ldi	r31, 0x00	; 0
     c7a:	80 81       	ld	r24, Z
     c7c:	84 60       	ori	r24, 0x04	; 4
     c7e:	80 83       	st	Z, r24
     c80:	08 95       	ret

00000c82 <initPWM1B>:
	}
}

void initPWM1B(uint8_t inverted, uint16_t prescaler, uint16_t top){
	DDRB |= (1 << DDB2); //PB2 COMO SALIDA
     c82:	94 b1       	in	r25, 0x04	; 4
     c84:	94 60       	ori	r25, 0x04	; 4
     c86:	94 b9       	out	0x04, r25	; 4
	TCCR1A |= (1 << WGM11);				 //PWM MODO FAST ICR1
     c88:	e0 e8       	ldi	r30, 0x80	; 128
     c8a:	f0 e0       	ldi	r31, 0x00	; 0
     c8c:	90 81       	ld	r25, Z
     c8e:	92 60       	ori	r25, 0x02	; 2
     c90:	90 83       	st	Z, r25
	TCCR1B |= (1 << WGM13)|(1 << WGM12); //PWM MODO FAST ICR1
     c92:	e1 e8       	ldi	r30, 0x81	; 129
     c94:	f0 e0       	ldi	r31, 0x00	; 0
     c96:	90 81       	ld	r25, Z
     c98:	98 61       	ori	r25, 0x18	; 24
     c9a:	90 83       	st	Z, r25
	ICR1 = top;
     c9c:	50 93 87 00 	sts	0x0087, r21	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
     ca0:	40 93 86 00 	sts	0x0086, r20	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
	
	if (inverted) {
     ca4:	88 23       	and	r24, r24
     ca6:	31 f0       	breq	.+12     	; 0xcb4 <initPWM1B+0x32>
		TCCR1A |= (1 << COM1B1)|(1 << COM1B0);//PWM INVERTIDO
     ca8:	e0 e8       	ldi	r30, 0x80	; 128
     caa:	f0 e0       	ldi	r31, 0x00	; 0
     cac:	80 81       	ld	r24, Z
     cae:	80 63       	ori	r24, 0x30	; 48
     cb0:	80 83       	st	Z, r24
     cb2:	05 c0       	rjmp	.+10     	; 0xcbe <initPWM1B+0x3c>
		} else	 {
		TCCR1A |= (1 << COM1B1);//PWM NO INVERTIDO
     cb4:	e0 e8       	ldi	r30, 0x80	; 128
     cb6:	f0 e0       	ldi	r31, 0x00	; 0
     cb8:	80 81       	ld	r24, Z
     cba:	80 62       	ori	r24, 0x20	; 32
     cbc:	80 83       	st	Z, r24
	}

	if (prescaler == 8) {
     cbe:	68 30       	cpi	r22, 0x08	; 8
     cc0:	71 05       	cpc	r23, r1
     cc2:	31 f4       	brne	.+12     	; 0xcd0 <initPWM1B+0x4e>
		TCCR1B |= (1 << CS11);
     cc4:	e1 e8       	ldi	r30, 0x81	; 129
     cc6:	f0 e0       	ldi	r31, 0x00	; 0
     cc8:	80 81       	ld	r24, Z
     cca:	82 60       	ori	r24, 0x02	; 2
     ccc:	80 83       	st	Z, r24
     cce:	08 95       	ret
		} else {
		TCCR1B |= (1 << CS12);
     cd0:	e1 e8       	ldi	r30, 0x81	; 129
     cd2:	f0 e0       	ldi	r31, 0x00	; 0
     cd4:	80 81       	ld	r24, Z
     cd6:	84 60       	ori	r24, 0x04	; 4
     cd8:	80 83       	st	Z, r24
     cda:	08 95       	ret

00000cdc <updateDutyCA1>:
	}
}

void updateDutyCA1(uint16_t duty){//900=0° 2800=90° 4800=180°
	OCR1A = duty;
     cdc:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
     ce0:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
     ce4:	08 95       	ret

00000ce6 <updateDutyCB1>:
}

void updateDutyCB1(uint16_t duty){
	OCR1B = duty;
     ce6:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
     cea:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
     cee:	08 95       	ret

00000cf0 <initUART>:
 */ 
#include "UART.h"

void initUART(uint8_t Fast, uint16_t BaudRate){
	//CONFIGUTAR RX Y TX
	DDRD &=~(1 << DDD0);
     cf0:	9a b1       	in	r25, 0x0a	; 10
     cf2:	9e 7f       	andi	r25, 0xFE	; 254
     cf4:	9a b9       	out	0x0a, r25	; 10
	DDRD |= (1 << DDD1);
     cf6:	9a b1       	in	r25, 0x0a	; 10
     cf8:	92 60       	ori	r25, 0x02	; 2
     cfa:	9a b9       	out	0x0a, r25	; 10
	UCSR0A = 0;
     cfc:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	
	if (Fast){
     d00:	88 23       	and	r24, r24
     d02:	79 f0       	breq	.+30     	; 0xd22 <initUART+0x32>
		//CONFIGUTAR EL REGISTRO A (MODO FAST U2X0 = 1)
		UCSR0A |= (1 << U2X0);	
     d04:	e0 ec       	ldi	r30, 0xC0	; 192
     d06:	f0 e0       	ldi	r31, 0x00	; 0
     d08:	80 81       	ld	r24, Z
     d0a:	82 60       	ori	r24, 0x02	; 2
     d0c:	80 83       	st	Z, r24
		if (BaudRate == 9600){
     d0e:	60 38       	cpi	r22, 0x80	; 128
     d10:	75 42       	sbci	r23, 0x25	; 37
     d12:	91 f4       	brne	.+36     	; 0xd38 <initUART+0x48>
			//CONFIGURAR BAUDRATE 9600
			UBRR0 = 207;
     d14:	8f ec       	ldi	r24, 0xCF	; 207
     d16:	90 e0       	ldi	r25, 0x00	; 0
     d18:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
     d1c:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
     d20:	0b c0       	rjmp	.+22     	; 0xd38 <initUART+0x48>
		}
	} else {
		UCSR0A = 0;
     d22:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
		if (BaudRate == 9600){
     d26:	60 38       	cpi	r22, 0x80	; 128
     d28:	75 42       	sbci	r23, 0x25	; 37
     d2a:	31 f4       	brne	.+12     	; 0xd38 <initUART+0x48>
			//CONFIGURAR BAUDRATE 9600
			UBRR0 = 103;
     d2c:	87 e6       	ldi	r24, 0x67	; 103
     d2e:	90 e0       	ldi	r25, 0x00	; 0
     d30:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
     d34:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
		}
	}
	
	//CONFIGURAR EL REGISTRO B (HABILITAR ISR RX, HABILITAR RX Y TX)
	UCSR0B = 0;
     d38:	e1 ec       	ldi	r30, 0xC1	; 193
     d3a:	f0 e0       	ldi	r31, 0x00	; 0
     d3c:	10 82       	st	Z, r1
	UCSR0B |= (1 << RXCIE0)|(1 << RXEN0)|(1 << TXEN0);
     d3e:	80 81       	ld	r24, Z
     d40:	88 69       	ori	r24, 0x98	; 152
     d42:	80 83       	st	Z, r24
	
	//CONFIGURAR FRAME (8 BITS DE DATO, NO PARIDAD, 1 BIT STOP)
	UCSR0C = 0;
     d44:	e2 ec       	ldi	r30, 0xC2	; 194
     d46:	f0 e0       	ldi	r31, 0x00	; 0
     d48:	10 82       	st	Z, r1
	UCSR0C |= (1 << UCSZ01)|(1 << UCSZ00);
     d4a:	80 81       	ld	r24, Z
     d4c:	86 60       	ori	r24, 0x06	; 6
     d4e:	80 83       	st	Z, r24
     d50:	08 95       	ret

00000d52 <write_UART>:
}


void write_UART(char caracter){
	while (!(UCSR0A & (1 << UDRE0)));
     d52:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
     d56:	95 ff       	sbrs	r25, 5
     d58:	fc cf       	rjmp	.-8      	; 0xd52 <write_UART>
	UDR0 = caracter;
     d5a:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
     d5e:	08 95       	ret

00000d60 <txt_write_UART>:
}

void txt_write_UART(char* cadena){			//cadena de caracteres de tipo char
     d60:	cf 93       	push	r28
     d62:	df 93       	push	r29
     d64:	ec 01       	movw	r28, r24
	while(*cadena !=0x00){
     d66:	03 c0       	rjmp	.+6      	; 0xd6e <txt_write_UART+0xe>
		write_UART(*cadena);				//transmite los caracteres de cadena
     d68:	0e 94 a9 06 	call	0xd52	; 0xd52 <write_UART>
		cadena++;							//incrementa la ubicación de los caracteres en cadena
     d6c:	21 96       	adiw	r28, 0x01	; 1
	while (!(UCSR0A & (1 << UDRE0)));
	UDR0 = caracter;
}

void txt_write_UART(char* cadena){			//cadena de caracteres de tipo char
	while(*cadena !=0x00){
     d6e:	88 81       	ld	r24, Y
     d70:	81 11       	cpse	r24, r1
     d72:	fa cf       	rjmp	.-12     	; 0xd68 <txt_write_UART+0x8>
		write_UART(*cadena);				//transmite los caracteres de cadena
		cadena++;							//incrementa la ubicación de los caracteres en cadena
	}										//para enviar el siguiente caracter de cadena
}
     d74:	df 91       	pop	r29
     d76:	cf 91       	pop	r28
     d78:	08 95       	ret

00000d7a <__cmpsf2>:
     d7a:	0e 94 a0 07 	call	0xf40	; 0xf40 <__fp_cmp>
     d7e:	08 f4       	brcc	.+2      	; 0xd82 <__cmpsf2+0x8>
     d80:	81 e0       	ldi	r24, 0x01	; 1
     d82:	08 95       	ret

00000d84 <__divsf3>:
     d84:	0e 94 d6 06 	call	0xdac	; 0xdac <__divsf3x>
     d88:	0c 94 db 07 	jmp	0xfb6	; 0xfb6 <__fp_round>
     d8c:	0e 94 d4 07 	call	0xfa8	; 0xfa8 <__fp_pscB>
     d90:	58 f0       	brcs	.+22     	; 0xda8 <__divsf3+0x24>
     d92:	0e 94 cd 07 	call	0xf9a	; 0xf9a <__fp_pscA>
     d96:	40 f0       	brcs	.+16     	; 0xda8 <__divsf3+0x24>
     d98:	29 f4       	brne	.+10     	; 0xda4 <__divsf3+0x20>
     d9a:	5f 3f       	cpi	r21, 0xFF	; 255
     d9c:	29 f0       	breq	.+10     	; 0xda8 <__divsf3+0x24>
     d9e:	0c 94 c4 07 	jmp	0xf88	; 0xf88 <__fp_inf>
     da2:	51 11       	cpse	r21, r1
     da4:	0c 94 0f 08 	jmp	0x101e	; 0x101e <__fp_szero>
     da8:	0c 94 ca 07 	jmp	0xf94	; 0xf94 <__fp_nan>

00000dac <__divsf3x>:
     dac:	0e 94 ec 07 	call	0xfd8	; 0xfd8 <__fp_split3>
     db0:	68 f3       	brcs	.-38     	; 0xd8c <__divsf3+0x8>

00000db2 <__divsf3_pse>:
     db2:	99 23       	and	r25, r25
     db4:	b1 f3       	breq	.-20     	; 0xda2 <__divsf3+0x1e>
     db6:	55 23       	and	r21, r21
     db8:	91 f3       	breq	.-28     	; 0xd9e <__divsf3+0x1a>
     dba:	95 1b       	sub	r25, r21
     dbc:	55 0b       	sbc	r21, r21
     dbe:	bb 27       	eor	r27, r27
     dc0:	aa 27       	eor	r26, r26
     dc2:	62 17       	cp	r22, r18
     dc4:	73 07       	cpc	r23, r19
     dc6:	84 07       	cpc	r24, r20
     dc8:	38 f0       	brcs	.+14     	; 0xdd8 <__divsf3_pse+0x26>
     dca:	9f 5f       	subi	r25, 0xFF	; 255
     dcc:	5f 4f       	sbci	r21, 0xFF	; 255
     dce:	22 0f       	add	r18, r18
     dd0:	33 1f       	adc	r19, r19
     dd2:	44 1f       	adc	r20, r20
     dd4:	aa 1f       	adc	r26, r26
     dd6:	a9 f3       	breq	.-22     	; 0xdc2 <__divsf3_pse+0x10>
     dd8:	35 d0       	rcall	.+106    	; 0xe44 <__divsf3_pse+0x92>
     dda:	0e 2e       	mov	r0, r30
     ddc:	3a f0       	brmi	.+14     	; 0xdec <__divsf3_pse+0x3a>
     dde:	e0 e8       	ldi	r30, 0x80	; 128
     de0:	32 d0       	rcall	.+100    	; 0xe46 <__divsf3_pse+0x94>
     de2:	91 50       	subi	r25, 0x01	; 1
     de4:	50 40       	sbci	r21, 0x00	; 0
     de6:	e6 95       	lsr	r30
     de8:	00 1c       	adc	r0, r0
     dea:	ca f7       	brpl	.-14     	; 0xdde <__divsf3_pse+0x2c>
     dec:	2b d0       	rcall	.+86     	; 0xe44 <__divsf3_pse+0x92>
     dee:	fe 2f       	mov	r31, r30
     df0:	29 d0       	rcall	.+82     	; 0xe44 <__divsf3_pse+0x92>
     df2:	66 0f       	add	r22, r22
     df4:	77 1f       	adc	r23, r23
     df6:	88 1f       	adc	r24, r24
     df8:	bb 1f       	adc	r27, r27
     dfa:	26 17       	cp	r18, r22
     dfc:	37 07       	cpc	r19, r23
     dfe:	48 07       	cpc	r20, r24
     e00:	ab 07       	cpc	r26, r27
     e02:	b0 e8       	ldi	r27, 0x80	; 128
     e04:	09 f0       	breq	.+2      	; 0xe08 <__divsf3_pse+0x56>
     e06:	bb 0b       	sbc	r27, r27
     e08:	80 2d       	mov	r24, r0
     e0a:	bf 01       	movw	r22, r30
     e0c:	ff 27       	eor	r31, r31
     e0e:	93 58       	subi	r25, 0x83	; 131
     e10:	5f 4f       	sbci	r21, 0xFF	; 255
     e12:	3a f0       	brmi	.+14     	; 0xe22 <__divsf3_pse+0x70>
     e14:	9e 3f       	cpi	r25, 0xFE	; 254
     e16:	51 05       	cpc	r21, r1
     e18:	78 f0       	brcs	.+30     	; 0xe38 <__divsf3_pse+0x86>
     e1a:	0c 94 c4 07 	jmp	0xf88	; 0xf88 <__fp_inf>
     e1e:	0c 94 0f 08 	jmp	0x101e	; 0x101e <__fp_szero>
     e22:	5f 3f       	cpi	r21, 0xFF	; 255
     e24:	e4 f3       	brlt	.-8      	; 0xe1e <__divsf3_pse+0x6c>
     e26:	98 3e       	cpi	r25, 0xE8	; 232
     e28:	d4 f3       	brlt	.-12     	; 0xe1e <__divsf3_pse+0x6c>
     e2a:	86 95       	lsr	r24
     e2c:	77 95       	ror	r23
     e2e:	67 95       	ror	r22
     e30:	b7 95       	ror	r27
     e32:	f7 95       	ror	r31
     e34:	9f 5f       	subi	r25, 0xFF	; 255
     e36:	c9 f7       	brne	.-14     	; 0xe2a <__divsf3_pse+0x78>
     e38:	88 0f       	add	r24, r24
     e3a:	91 1d       	adc	r25, r1
     e3c:	96 95       	lsr	r25
     e3e:	87 95       	ror	r24
     e40:	97 f9       	bld	r25, 7
     e42:	08 95       	ret
     e44:	e1 e0       	ldi	r30, 0x01	; 1
     e46:	66 0f       	add	r22, r22
     e48:	77 1f       	adc	r23, r23
     e4a:	88 1f       	adc	r24, r24
     e4c:	bb 1f       	adc	r27, r27
     e4e:	62 17       	cp	r22, r18
     e50:	73 07       	cpc	r23, r19
     e52:	84 07       	cpc	r24, r20
     e54:	ba 07       	cpc	r27, r26
     e56:	20 f0       	brcs	.+8      	; 0xe60 <__divsf3_pse+0xae>
     e58:	62 1b       	sub	r22, r18
     e5a:	73 0b       	sbc	r23, r19
     e5c:	84 0b       	sbc	r24, r20
     e5e:	ba 0b       	sbc	r27, r26
     e60:	ee 1f       	adc	r30, r30
     e62:	88 f7       	brcc	.-30     	; 0xe46 <__divsf3_pse+0x94>
     e64:	e0 95       	com	r30
     e66:	08 95       	ret

00000e68 <__fixunssfsi>:
     e68:	0e 94 f4 07 	call	0xfe8	; 0xfe8 <__fp_splitA>
     e6c:	88 f0       	brcs	.+34     	; 0xe90 <__fixunssfsi+0x28>
     e6e:	9f 57       	subi	r25, 0x7F	; 127
     e70:	98 f0       	brcs	.+38     	; 0xe98 <__fixunssfsi+0x30>
     e72:	b9 2f       	mov	r27, r25
     e74:	99 27       	eor	r25, r25
     e76:	b7 51       	subi	r27, 0x17	; 23
     e78:	b0 f0       	brcs	.+44     	; 0xea6 <__fixunssfsi+0x3e>
     e7a:	e1 f0       	breq	.+56     	; 0xeb4 <__fixunssfsi+0x4c>
     e7c:	66 0f       	add	r22, r22
     e7e:	77 1f       	adc	r23, r23
     e80:	88 1f       	adc	r24, r24
     e82:	99 1f       	adc	r25, r25
     e84:	1a f0       	brmi	.+6      	; 0xe8c <__fixunssfsi+0x24>
     e86:	ba 95       	dec	r27
     e88:	c9 f7       	brne	.-14     	; 0xe7c <__fixunssfsi+0x14>
     e8a:	14 c0       	rjmp	.+40     	; 0xeb4 <__fixunssfsi+0x4c>
     e8c:	b1 30       	cpi	r27, 0x01	; 1
     e8e:	91 f0       	breq	.+36     	; 0xeb4 <__fixunssfsi+0x4c>
     e90:	0e 94 0e 08 	call	0x101c	; 0x101c <__fp_zero>
     e94:	b1 e0       	ldi	r27, 0x01	; 1
     e96:	08 95       	ret
     e98:	0c 94 0e 08 	jmp	0x101c	; 0x101c <__fp_zero>
     e9c:	67 2f       	mov	r22, r23
     e9e:	78 2f       	mov	r23, r24
     ea0:	88 27       	eor	r24, r24
     ea2:	b8 5f       	subi	r27, 0xF8	; 248
     ea4:	39 f0       	breq	.+14     	; 0xeb4 <__fixunssfsi+0x4c>
     ea6:	b9 3f       	cpi	r27, 0xF9	; 249
     ea8:	cc f3       	brlt	.-14     	; 0xe9c <__fixunssfsi+0x34>
     eaa:	86 95       	lsr	r24
     eac:	77 95       	ror	r23
     eae:	67 95       	ror	r22
     eb0:	b3 95       	inc	r27
     eb2:	d9 f7       	brne	.-10     	; 0xeaa <__fixunssfsi+0x42>
     eb4:	3e f4       	brtc	.+14     	; 0xec4 <__fixunssfsi+0x5c>
     eb6:	90 95       	com	r25
     eb8:	80 95       	com	r24
     eba:	70 95       	com	r23
     ebc:	61 95       	neg	r22
     ebe:	7f 4f       	sbci	r23, 0xFF	; 255
     ec0:	8f 4f       	sbci	r24, 0xFF	; 255
     ec2:	9f 4f       	sbci	r25, 0xFF	; 255
     ec4:	08 95       	ret

00000ec6 <__floatunsisf>:
     ec6:	e8 94       	clt
     ec8:	09 c0       	rjmp	.+18     	; 0xedc <__floatsisf+0x12>

00000eca <__floatsisf>:
     eca:	97 fb       	bst	r25, 7
     ecc:	3e f4       	brtc	.+14     	; 0xedc <__floatsisf+0x12>
     ece:	90 95       	com	r25
     ed0:	80 95       	com	r24
     ed2:	70 95       	com	r23
     ed4:	61 95       	neg	r22
     ed6:	7f 4f       	sbci	r23, 0xFF	; 255
     ed8:	8f 4f       	sbci	r24, 0xFF	; 255
     eda:	9f 4f       	sbci	r25, 0xFF	; 255
     edc:	99 23       	and	r25, r25
     ede:	a9 f0       	breq	.+42     	; 0xf0a <__floatsisf+0x40>
     ee0:	f9 2f       	mov	r31, r25
     ee2:	96 e9       	ldi	r25, 0x96	; 150
     ee4:	bb 27       	eor	r27, r27
     ee6:	93 95       	inc	r25
     ee8:	f6 95       	lsr	r31
     eea:	87 95       	ror	r24
     eec:	77 95       	ror	r23
     eee:	67 95       	ror	r22
     ef0:	b7 95       	ror	r27
     ef2:	f1 11       	cpse	r31, r1
     ef4:	f8 cf       	rjmp	.-16     	; 0xee6 <__floatsisf+0x1c>
     ef6:	fa f4       	brpl	.+62     	; 0xf36 <__floatsisf+0x6c>
     ef8:	bb 0f       	add	r27, r27
     efa:	11 f4       	brne	.+4      	; 0xf00 <__floatsisf+0x36>
     efc:	60 ff       	sbrs	r22, 0
     efe:	1b c0       	rjmp	.+54     	; 0xf36 <__floatsisf+0x6c>
     f00:	6f 5f       	subi	r22, 0xFF	; 255
     f02:	7f 4f       	sbci	r23, 0xFF	; 255
     f04:	8f 4f       	sbci	r24, 0xFF	; 255
     f06:	9f 4f       	sbci	r25, 0xFF	; 255
     f08:	16 c0       	rjmp	.+44     	; 0xf36 <__floatsisf+0x6c>
     f0a:	88 23       	and	r24, r24
     f0c:	11 f0       	breq	.+4      	; 0xf12 <__floatsisf+0x48>
     f0e:	96 e9       	ldi	r25, 0x96	; 150
     f10:	11 c0       	rjmp	.+34     	; 0xf34 <__floatsisf+0x6a>
     f12:	77 23       	and	r23, r23
     f14:	21 f0       	breq	.+8      	; 0xf1e <__floatsisf+0x54>
     f16:	9e e8       	ldi	r25, 0x8E	; 142
     f18:	87 2f       	mov	r24, r23
     f1a:	76 2f       	mov	r23, r22
     f1c:	05 c0       	rjmp	.+10     	; 0xf28 <__floatsisf+0x5e>
     f1e:	66 23       	and	r22, r22
     f20:	71 f0       	breq	.+28     	; 0xf3e <__floatsisf+0x74>
     f22:	96 e8       	ldi	r25, 0x86	; 134
     f24:	86 2f       	mov	r24, r22
     f26:	70 e0       	ldi	r23, 0x00	; 0
     f28:	60 e0       	ldi	r22, 0x00	; 0
     f2a:	2a f0       	brmi	.+10     	; 0xf36 <__floatsisf+0x6c>
     f2c:	9a 95       	dec	r25
     f2e:	66 0f       	add	r22, r22
     f30:	77 1f       	adc	r23, r23
     f32:	88 1f       	adc	r24, r24
     f34:	da f7       	brpl	.-10     	; 0xf2c <__floatsisf+0x62>
     f36:	88 0f       	add	r24, r24
     f38:	96 95       	lsr	r25
     f3a:	87 95       	ror	r24
     f3c:	97 f9       	bld	r25, 7
     f3e:	08 95       	ret

00000f40 <__fp_cmp>:
     f40:	99 0f       	add	r25, r25
     f42:	00 08       	sbc	r0, r0
     f44:	55 0f       	add	r21, r21
     f46:	aa 0b       	sbc	r26, r26
     f48:	e0 e8       	ldi	r30, 0x80	; 128
     f4a:	fe ef       	ldi	r31, 0xFE	; 254
     f4c:	16 16       	cp	r1, r22
     f4e:	17 06       	cpc	r1, r23
     f50:	e8 07       	cpc	r30, r24
     f52:	f9 07       	cpc	r31, r25
     f54:	c0 f0       	brcs	.+48     	; 0xf86 <__fp_cmp+0x46>
     f56:	12 16       	cp	r1, r18
     f58:	13 06       	cpc	r1, r19
     f5a:	e4 07       	cpc	r30, r20
     f5c:	f5 07       	cpc	r31, r21
     f5e:	98 f0       	brcs	.+38     	; 0xf86 <__fp_cmp+0x46>
     f60:	62 1b       	sub	r22, r18
     f62:	73 0b       	sbc	r23, r19
     f64:	84 0b       	sbc	r24, r20
     f66:	95 0b       	sbc	r25, r21
     f68:	39 f4       	brne	.+14     	; 0xf78 <__fp_cmp+0x38>
     f6a:	0a 26       	eor	r0, r26
     f6c:	61 f0       	breq	.+24     	; 0xf86 <__fp_cmp+0x46>
     f6e:	23 2b       	or	r18, r19
     f70:	24 2b       	or	r18, r20
     f72:	25 2b       	or	r18, r21
     f74:	21 f4       	brne	.+8      	; 0xf7e <__fp_cmp+0x3e>
     f76:	08 95       	ret
     f78:	0a 26       	eor	r0, r26
     f7a:	09 f4       	brne	.+2      	; 0xf7e <__fp_cmp+0x3e>
     f7c:	a1 40       	sbci	r26, 0x01	; 1
     f7e:	a6 95       	lsr	r26
     f80:	8f ef       	ldi	r24, 0xFF	; 255
     f82:	81 1d       	adc	r24, r1
     f84:	81 1d       	adc	r24, r1
     f86:	08 95       	ret

00000f88 <__fp_inf>:
     f88:	97 f9       	bld	r25, 7
     f8a:	9f 67       	ori	r25, 0x7F	; 127
     f8c:	80 e8       	ldi	r24, 0x80	; 128
     f8e:	70 e0       	ldi	r23, 0x00	; 0
     f90:	60 e0       	ldi	r22, 0x00	; 0
     f92:	08 95       	ret

00000f94 <__fp_nan>:
     f94:	9f ef       	ldi	r25, 0xFF	; 255
     f96:	80 ec       	ldi	r24, 0xC0	; 192
     f98:	08 95       	ret

00000f9a <__fp_pscA>:
     f9a:	00 24       	eor	r0, r0
     f9c:	0a 94       	dec	r0
     f9e:	16 16       	cp	r1, r22
     fa0:	17 06       	cpc	r1, r23
     fa2:	18 06       	cpc	r1, r24
     fa4:	09 06       	cpc	r0, r25
     fa6:	08 95       	ret

00000fa8 <__fp_pscB>:
     fa8:	00 24       	eor	r0, r0
     faa:	0a 94       	dec	r0
     fac:	12 16       	cp	r1, r18
     fae:	13 06       	cpc	r1, r19
     fb0:	14 06       	cpc	r1, r20
     fb2:	05 06       	cpc	r0, r21
     fb4:	08 95       	ret

00000fb6 <__fp_round>:
     fb6:	09 2e       	mov	r0, r25
     fb8:	03 94       	inc	r0
     fba:	00 0c       	add	r0, r0
     fbc:	11 f4       	brne	.+4      	; 0xfc2 <__fp_round+0xc>
     fbe:	88 23       	and	r24, r24
     fc0:	52 f0       	brmi	.+20     	; 0xfd6 <__fp_round+0x20>
     fc2:	bb 0f       	add	r27, r27
     fc4:	40 f4       	brcc	.+16     	; 0xfd6 <__fp_round+0x20>
     fc6:	bf 2b       	or	r27, r31
     fc8:	11 f4       	brne	.+4      	; 0xfce <__fp_round+0x18>
     fca:	60 ff       	sbrs	r22, 0
     fcc:	04 c0       	rjmp	.+8      	; 0xfd6 <__fp_round+0x20>
     fce:	6f 5f       	subi	r22, 0xFF	; 255
     fd0:	7f 4f       	sbci	r23, 0xFF	; 255
     fd2:	8f 4f       	sbci	r24, 0xFF	; 255
     fd4:	9f 4f       	sbci	r25, 0xFF	; 255
     fd6:	08 95       	ret

00000fd8 <__fp_split3>:
     fd8:	57 fd       	sbrc	r21, 7
     fda:	90 58       	subi	r25, 0x80	; 128
     fdc:	44 0f       	add	r20, r20
     fde:	55 1f       	adc	r21, r21
     fe0:	59 f0       	breq	.+22     	; 0xff8 <__fp_splitA+0x10>
     fe2:	5f 3f       	cpi	r21, 0xFF	; 255
     fe4:	71 f0       	breq	.+28     	; 0x1002 <__fp_splitA+0x1a>
     fe6:	47 95       	ror	r20

00000fe8 <__fp_splitA>:
     fe8:	88 0f       	add	r24, r24
     fea:	97 fb       	bst	r25, 7
     fec:	99 1f       	adc	r25, r25
     fee:	61 f0       	breq	.+24     	; 0x1008 <__fp_splitA+0x20>
     ff0:	9f 3f       	cpi	r25, 0xFF	; 255
     ff2:	79 f0       	breq	.+30     	; 0x1012 <__fp_splitA+0x2a>
     ff4:	87 95       	ror	r24
     ff6:	08 95       	ret
     ff8:	12 16       	cp	r1, r18
     ffa:	13 06       	cpc	r1, r19
     ffc:	14 06       	cpc	r1, r20
     ffe:	55 1f       	adc	r21, r21
    1000:	f2 cf       	rjmp	.-28     	; 0xfe6 <__fp_split3+0xe>
    1002:	46 95       	lsr	r20
    1004:	f1 df       	rcall	.-30     	; 0xfe8 <__fp_splitA>
    1006:	08 c0       	rjmp	.+16     	; 0x1018 <__fp_splitA+0x30>
    1008:	16 16       	cp	r1, r22
    100a:	17 06       	cpc	r1, r23
    100c:	18 06       	cpc	r1, r24
    100e:	99 1f       	adc	r25, r25
    1010:	f1 cf       	rjmp	.-30     	; 0xff4 <__fp_splitA+0xc>
    1012:	86 95       	lsr	r24
    1014:	71 05       	cpc	r23, r1
    1016:	61 05       	cpc	r22, r1
    1018:	08 94       	sec
    101a:	08 95       	ret

0000101c <__fp_zero>:
    101c:	e8 94       	clt

0000101e <__fp_szero>:
    101e:	bb 27       	eor	r27, r27
    1020:	66 27       	eor	r22, r22
    1022:	77 27       	eor	r23, r23
    1024:	cb 01       	movw	r24, r22
    1026:	97 f9       	bld	r25, 7
    1028:	08 95       	ret

0000102a <__gesf2>:
    102a:	0e 94 a0 07 	call	0xf40	; 0xf40 <__fp_cmp>
    102e:	08 f4       	brcc	.+2      	; 0x1032 <__gesf2+0x8>
    1030:	8f ef       	ldi	r24, 0xFF	; 255
    1032:	08 95       	ret

00001034 <__mulsf3>:
    1034:	0e 94 2d 08 	call	0x105a	; 0x105a <__mulsf3x>
    1038:	0c 94 db 07 	jmp	0xfb6	; 0xfb6 <__fp_round>
    103c:	0e 94 cd 07 	call	0xf9a	; 0xf9a <__fp_pscA>
    1040:	38 f0       	brcs	.+14     	; 0x1050 <__mulsf3+0x1c>
    1042:	0e 94 d4 07 	call	0xfa8	; 0xfa8 <__fp_pscB>
    1046:	20 f0       	brcs	.+8      	; 0x1050 <__mulsf3+0x1c>
    1048:	95 23       	and	r25, r21
    104a:	11 f0       	breq	.+4      	; 0x1050 <__mulsf3+0x1c>
    104c:	0c 94 c4 07 	jmp	0xf88	; 0xf88 <__fp_inf>
    1050:	0c 94 ca 07 	jmp	0xf94	; 0xf94 <__fp_nan>
    1054:	11 24       	eor	r1, r1
    1056:	0c 94 0f 08 	jmp	0x101e	; 0x101e <__fp_szero>

0000105a <__mulsf3x>:
    105a:	0e 94 ec 07 	call	0xfd8	; 0xfd8 <__fp_split3>
    105e:	70 f3       	brcs	.-36     	; 0x103c <__mulsf3+0x8>

00001060 <__mulsf3_pse>:
    1060:	95 9f       	mul	r25, r21
    1062:	c1 f3       	breq	.-16     	; 0x1054 <__mulsf3+0x20>
    1064:	95 0f       	add	r25, r21
    1066:	50 e0       	ldi	r21, 0x00	; 0
    1068:	55 1f       	adc	r21, r21
    106a:	62 9f       	mul	r22, r18
    106c:	f0 01       	movw	r30, r0
    106e:	72 9f       	mul	r23, r18
    1070:	bb 27       	eor	r27, r27
    1072:	f0 0d       	add	r31, r0
    1074:	b1 1d       	adc	r27, r1
    1076:	63 9f       	mul	r22, r19
    1078:	aa 27       	eor	r26, r26
    107a:	f0 0d       	add	r31, r0
    107c:	b1 1d       	adc	r27, r1
    107e:	aa 1f       	adc	r26, r26
    1080:	64 9f       	mul	r22, r20
    1082:	66 27       	eor	r22, r22
    1084:	b0 0d       	add	r27, r0
    1086:	a1 1d       	adc	r26, r1
    1088:	66 1f       	adc	r22, r22
    108a:	82 9f       	mul	r24, r18
    108c:	22 27       	eor	r18, r18
    108e:	b0 0d       	add	r27, r0
    1090:	a1 1d       	adc	r26, r1
    1092:	62 1f       	adc	r22, r18
    1094:	73 9f       	mul	r23, r19
    1096:	b0 0d       	add	r27, r0
    1098:	a1 1d       	adc	r26, r1
    109a:	62 1f       	adc	r22, r18
    109c:	83 9f       	mul	r24, r19
    109e:	a0 0d       	add	r26, r0
    10a0:	61 1d       	adc	r22, r1
    10a2:	22 1f       	adc	r18, r18
    10a4:	74 9f       	mul	r23, r20
    10a6:	33 27       	eor	r19, r19
    10a8:	a0 0d       	add	r26, r0
    10aa:	61 1d       	adc	r22, r1
    10ac:	23 1f       	adc	r18, r19
    10ae:	84 9f       	mul	r24, r20
    10b0:	60 0d       	add	r22, r0
    10b2:	21 1d       	adc	r18, r1
    10b4:	82 2f       	mov	r24, r18
    10b6:	76 2f       	mov	r23, r22
    10b8:	6a 2f       	mov	r22, r26
    10ba:	11 24       	eor	r1, r1
    10bc:	9f 57       	subi	r25, 0x7F	; 127
    10be:	50 40       	sbci	r21, 0x00	; 0
    10c0:	9a f0       	brmi	.+38     	; 0x10e8 <__mulsf3_pse+0x88>
    10c2:	f1 f0       	breq	.+60     	; 0x1100 <__mulsf3_pse+0xa0>
    10c4:	88 23       	and	r24, r24
    10c6:	4a f0       	brmi	.+18     	; 0x10da <__mulsf3_pse+0x7a>
    10c8:	ee 0f       	add	r30, r30
    10ca:	ff 1f       	adc	r31, r31
    10cc:	bb 1f       	adc	r27, r27
    10ce:	66 1f       	adc	r22, r22
    10d0:	77 1f       	adc	r23, r23
    10d2:	88 1f       	adc	r24, r24
    10d4:	91 50       	subi	r25, 0x01	; 1
    10d6:	50 40       	sbci	r21, 0x00	; 0
    10d8:	a9 f7       	brne	.-22     	; 0x10c4 <__mulsf3_pse+0x64>
    10da:	9e 3f       	cpi	r25, 0xFE	; 254
    10dc:	51 05       	cpc	r21, r1
    10de:	80 f0       	brcs	.+32     	; 0x1100 <__mulsf3_pse+0xa0>
    10e0:	0c 94 c4 07 	jmp	0xf88	; 0xf88 <__fp_inf>
    10e4:	0c 94 0f 08 	jmp	0x101e	; 0x101e <__fp_szero>
    10e8:	5f 3f       	cpi	r21, 0xFF	; 255
    10ea:	e4 f3       	brlt	.-8      	; 0x10e4 <__mulsf3_pse+0x84>
    10ec:	98 3e       	cpi	r25, 0xE8	; 232
    10ee:	d4 f3       	brlt	.-12     	; 0x10e4 <__mulsf3_pse+0x84>
    10f0:	86 95       	lsr	r24
    10f2:	77 95       	ror	r23
    10f4:	67 95       	ror	r22
    10f6:	b7 95       	ror	r27
    10f8:	f7 95       	ror	r31
    10fa:	e7 95       	ror	r30
    10fc:	9f 5f       	subi	r25, 0xFF	; 255
    10fe:	c1 f7       	brne	.-16     	; 0x10f0 <__mulsf3_pse+0x90>
    1100:	fe 2b       	or	r31, r30
    1102:	88 0f       	add	r24, r24
    1104:	91 1d       	adc	r25, r1
    1106:	96 95       	lsr	r25
    1108:	87 95       	ror	r24
    110a:	97 f9       	bld	r25, 7
    110c:	08 95       	ret

0000110e <__tablejump2__>:
    110e:	ee 0f       	add	r30, r30
    1110:	ff 1f       	adc	r31, r31
    1112:	05 90       	lpm	r0, Z+
    1114:	f4 91       	lpm	r31, Z
    1116:	e0 2d       	mov	r30, r0
    1118:	09 94       	ijmp

0000111a <_exit>:
    111a:	f8 94       	cli

0000111c <__stop_program>:
    111c:	ff cf       	rjmp	.-2      	; 0x111c <__stop_program>
