# verilog_proj2_submit
혹시 모를 다른 합성값.
