TimeQuest Timing Analyzer report for cs701_qsim
Wed May 06 17:06:02 2015
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'
 13. Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'
 14. Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'
 15. Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'
 16. Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'
 17. Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'
 18. Slow 1200mV 85C Model Hold: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'CLK'
 35. Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'
 36. Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'
 37. Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'
 38. Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'
 39. Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'
 40. Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'
 41. Slow 1200mV 0C Model Hold: 'CLK'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Slow 1200mV 0C Model Metastability Report
 51. Fast 1200mV 0C Model Setup Summary
 52. Fast 1200mV 0C Model Hold Summary
 53. Fast 1200mV 0C Model Recovery Summary
 54. Fast 1200mV 0C Model Removal Summary
 55. Fast 1200mV 0C Model Minimum Pulse Width Summary
 56. Fast 1200mV 0C Model Setup: 'CLK'
 57. Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'
 58. Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'
 59. Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'
 60. Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'
 61. Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'
 62. Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'
 63. Fast 1200mV 0C Model Hold: 'CLK'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Fast 1200mV 0C Model Metastability Report
 73. Multicorner Timing Analysis Summary
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Board Trace Model Assignments
 79. Input Transition Times
 80. Slow Corner Signal Integrity Metrics
 81. Fast Corner Signal Integrity Metrics
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; cs701_qsim                                                       ;
; Device Family      ; Cyclone III                                                      ;
; Device Name        ; EP3C55F484C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLK                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                        ;
; CONTROLUNIT:inst5|STATE.E0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CONTROLUNIT:inst5|STATE.E0 } ;
; CONTROLUNIT:inst5|STATE.E2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CONTROLUNIT:inst5|STATE.E2 } ;
; CONTROLUNIT:inst5|STATE.T2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CONTROLUNIT:inst5|STATE.T2 } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; 100.9 MHz  ; 100.9 MHz       ; CLK                        ;                         ;
; 678.43 MHz ; 229.89 MHz      ; CONTROLUNIT:inst5|STATE.T2 ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -8.911 ; -4270.302     ;
; CONTROLUNIT:inst5|STATE.E0 ; -5.408 ; -22.594       ;
; CONTROLUNIT:inst5|STATE.T2 ; -4.416 ; -50.906       ;
; CONTROLUNIT:inst5|STATE.E2 ; -3.892 ; -7.054        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CONTROLUNIT:inst5|STATE.T2 ; -2.034 ; -11.930       ;
; CONTROLUNIT:inst5|STATE.E0 ; -0.937 ; -1.517        ;
; CONTROLUNIT:inst5|STATE.E2 ; -0.885 ; -0.885        ;
; CLK                        ; -0.160 ; -0.160        ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -1551.752     ;
; CONTROLUNIT:inst5|STATE.T2 ; 0.225  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E0 ; 0.368  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E2 ; 0.398  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                  ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -8.911 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.061     ; 9.878      ;
; -8.888 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.061     ; 9.855      ;
; -8.701 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 9.669      ;
; -8.678 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 9.646      ;
; -8.139 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.027     ; 9.140      ;
; -8.085 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a23~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.035     ; 9.078      ;
; -8.035 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a45~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 9.029      ;
; -8.029 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a45~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.033     ; 9.024      ;
; -8.010 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a23~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.036     ; 9.002      ;
; -7.985 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.051     ; 8.962      ;
; -7.969 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.057     ; 8.940      ;
; -7.966 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.054     ; 8.940      ;
; -7.943 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a15~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.006     ; 8.965      ;
; -7.894 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.058     ; 8.864      ;
; -7.880 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 8.880      ;
; -7.859 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.032     ; 8.855      ;
; -7.856 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.067     ; 8.817      ;
; -7.802 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 8.781      ;
; -7.790 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.082     ; 8.736      ;
; -7.786 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 8.771      ;
; -7.783 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.015     ; 8.796      ;
; -7.782 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.029     ; 8.781      ;
; -7.766 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a27~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 8.747      ;
; -7.763 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 8.736      ;
; -7.762 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a62~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.067     ; 8.723      ;
; -7.759 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a27~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 8.741      ;
; -7.757 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.054     ; 8.731      ;
; -7.746 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a62~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.068     ; 8.706      ;
; -7.726 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 8.702      ;
; -7.709 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a81~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.024     ; 8.713      ;
; -7.699 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 8.690      ;
; -7.697 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.064     ; 8.661      ;
; -7.695 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 8.686      ;
; -7.688 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.036     ; 8.680      ;
; -7.684 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a15~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.007     ; 8.705      ;
; -7.673 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a120~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.045     ; 8.656      ;
; -7.671 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 8.644      ;
; -7.668 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.051     ; 8.645      ;
; -7.664 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 8.655      ;
; -7.652 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 8.642      ;
; -7.651 ; CONTROLUNIT:inst5|alu_op[1]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.650     ; 6.519      ;
; -7.651 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.219     ; 5.950      ;
; -7.641 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.033     ; 8.636      ;
; -7.636 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 8.615      ;
; -7.606 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 8.586      ;
; -7.606 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a50~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 8.582      ;
; -7.600 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 8.581      ;
; -7.599 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.015     ; 8.612      ;
; -7.594 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 8.584      ;
; -7.589 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 8.579      ;
; -7.589 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a17~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.040     ; 8.577      ;
; -7.588 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 8.579      ;
; -7.584 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a54~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.023     ; 8.589      ;
; -7.583 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a54~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.024     ; 8.587      ;
; -7.582 ; CONTROLUNIT:inst5|alu_op[0]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.647     ; 6.453      ;
; -7.565 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.068     ; 8.525      ;
; -7.562 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.065     ; 8.525      ;
; -7.562 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.031     ; 8.559      ;
; -7.561 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.066     ; 8.523      ;
; -7.531 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.083     ; 8.476      ;
; -7.530 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a34~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 8.511      ;
; -7.526 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.020     ; 8.534      ;
; -7.524 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.016     ; 8.536      ;
; -7.518 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a41~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 8.503      ;
; -7.511 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a22~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.033     ; 8.506      ;
; -7.510 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a22~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 8.504      ;
; -7.509 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a37~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.029     ; 8.508      ;
; -7.507 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 8.485      ;
; -7.506 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.019     ; 8.515      ;
; -7.504 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a91~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 8.477      ;
; -7.497 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a91~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.054     ; 8.471      ;
; -7.489 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.042     ; 8.475      ;
; -7.487 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.066     ; 8.449      ;
; -7.487 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a89~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 8.472      ;
; -7.481 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 8.460      ;
; -7.480 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a85~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 8.467      ;
; -7.473 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a28~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.035     ; 8.466      ;
; -7.471 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a41~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 8.455      ;
; -7.469 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.058     ; 8.439      ;
; -7.466 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 8.448      ;
; -7.465 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a36~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 8.443      ;
; -7.461 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 8.441      ;
; -7.459 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a98~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.079     ; 8.408      ;
; -7.459 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -2.220     ; 5.757      ;
; -7.453 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a55~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 8.431      ;
; -7.451 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.030     ; 8.449      ;
; -7.443 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a49~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 8.428      ;
; -7.440 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a89~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 8.424      ;
; -7.436 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a61~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.057     ; 8.407      ;
; -7.430 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a61~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.056     ; 8.402      ;
; -7.425 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a75~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.042     ; 8.411      ;
; -7.423 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a29~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.056     ; 8.395      ;
; -7.418 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a75~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 8.405      ;
; -7.417 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a29~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 8.390      ;
; -7.415 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a90~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 8.390      ;
; -7.412 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a81~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.023     ; 8.417      ;
; -7.412 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a120~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 8.394      ;
; -7.409 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a19~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 8.391      ;
; -7.405 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a32~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 8.395      ;
; -7.401 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a72~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 8.369      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.408 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.418     ; 3.715      ;
; -5.192 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.626     ; 3.058      ;
; -4.906 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.432     ; 3.199      ;
; -4.573 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.418     ; 2.880      ;
; -4.564 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.119     ; 3.162      ;
; -4.554 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.119     ; 3.152      ;
; -4.511 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.119     ; 3.109      ;
; -4.464 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.105     ; 3.076      ;
; -4.147 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.626     ; 2.013      ;
; -4.112 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.432     ; 2.405      ;
; -3.719 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.253     ; 2.079      ;
; -3.711 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.829     ; 2.487      ;
; -3.684 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.640     ; 1.536      ;
; -3.665 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.253     ; 2.025      ;
; -3.655 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.267     ; 2.001      ;
; -3.566 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.640     ; 1.418      ;
; -3.364 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.267     ; 1.710      ;
; -3.290 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.253     ; 1.650      ;
; -3.249 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.843     ; 2.011      ;
; -3.107 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.843     ; 1.869      ;
; -2.407 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.829     ; 1.183      ;
; -1.448 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.263      ; 2.645      ;
; -1.136 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.263      ; 2.833      ;
; -0.690 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.055      ; 1.446      ;
; -0.298 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.055      ; 1.554      ;
; 0.113  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.428      ; 1.137      ;
; 0.468  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.852      ; 1.198      ;
; 0.505  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.428      ; 1.245      ;
; 0.898  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.852      ; 1.268      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                  ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.416 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.524     ; 2.487      ;
; -4.223 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.647     ; 3.058      ;
; -4.021 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.235      ; 3.857      ;
; -3.954 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.538     ; 2.011      ;
; -3.812 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.538     ; 1.869      ;
; -3.344 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.656      ; 3.715      ;
; -3.178 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.647     ; 2.013      ;
; -3.112 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.524     ; 1.183      ;
; -3.011 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.221      ; 2.833      ;
; -2.842 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.642      ; 3.199      ;
; -2.785 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.221      ; 2.607      ;
; -2.715 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.661     ; 1.536      ;
; -2.680 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.204     ; 2.079      ;
; -2.626 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.204     ; 2.025      ;
; -2.616 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.218     ; 2.001      ;
; -2.597 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.661     ; 1.418      ;
; -2.509 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.656      ; 2.880      ;
; -2.441 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.088      ; 4.371      ;
; -2.338 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.466      ; 3.513      ;
; -2.325 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.218     ; 1.710      ;
; -2.251 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.204     ; 1.650      ;
; -2.182 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.235      ; 2.018      ;
; -2.091 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.610      ; 3.580      ;
; -2.048 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.642      ; 2.405      ;
; -2.045 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.247      ; 4.171      ;
; -2.019 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.566     ; 1.087      ;
; -2.012 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.246      ; 4.136      ;
; -1.986 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.245      ; 4.107      ;
; -1.920 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.074      ; 3.836      ;
; -1.871 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.566     ; 0.939      ;
; -1.827 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.261      ; 3.967      ;
; -1.794 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.260      ; 3.932      ;
; -1.775 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 1.000        ; -1.088     ; 0.941      ;
; -1.768 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.259      ; 3.903      ;
; -1.766 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.602      ; 3.216      ;
; -1.745 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.477      ; 2.934      ;
; -1.703 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.289      ; 3.871      ;
; -1.687 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.288      ; 3.853      ;
; -1.684 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.930      ; 4.470      ;
; -1.668 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.644      ; 3.160      ;
; -1.666 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.287      ; 3.829      ;
; -1.594 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.616      ; 3.058      ;
; -1.555 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.116      ; 3.513      ;
; -1.551 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.466      ; 2.726      ;
; -1.541 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.477      ; 2.730      ;
; -1.494 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.602      ; 2.944      ;
; -1.460 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.616      ; 2.924      ;
; -1.431 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.074      ; 3.347      ;
; -1.398 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.930      ; 4.184      ;
; -1.364 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.247      ; 3.490      ;
; -1.331 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.246      ; 3.455      ;
; -1.321 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.610      ; 2.807      ;
; -1.310 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.610      ; 2.799      ;
; -1.301 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.245      ; 3.422      ;
; -1.282 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.085      ; 3.239      ;
; -1.272 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.610      ; 2.758      ;
; -1.234 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.088      ; 3.164      ;
; -1.234 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.099      ; 3.205      ;
; -1.230 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.791      ; 3.873      ;
; -1.208 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.085      ; 3.025      ;
; -1.205 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.074      ; 3.121      ;
; -1.205 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.791      ; 3.848      ;
; -1.198 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.619      ; 2.635      ;
; -1.153 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.605      ; 2.576      ;
; -1.152 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.647      ; 2.617      ;
; -1.070 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.207      ; 3.155      ;
; -0.991 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.085      ; 2.948      ;
; -0.981 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.940      ; 3.780      ;
; -0.980 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.944      ; 3.780      ;
; -0.952 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.954      ; 3.765      ;
; -0.948 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.099      ; 2.779      ;
; -0.903 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.791      ; 3.546      ;
; -0.869 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.099      ; 2.840      ;
; -0.861 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.127      ; 2.860      ;
; -0.852 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.221      ; 2.951      ;
; -0.830 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.775      ; 3.435      ;
; -0.763 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.789      ; 3.382      ;
; -0.723 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.249      ; 2.850      ;
; -0.702 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.099      ; 2.673      ;
; -0.696 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.261      ; 2.836      ;
; -0.696 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.207      ; 2.781      ;
; -0.690 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.940      ; 3.489      ;
; -0.663 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.260      ; 2.801      ;
; -0.644 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.088      ; 2.574      ;
; -0.639 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.944      ; 3.439      ;
; -0.634 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.259      ; 2.769      ;
; -0.617 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.099      ; 2.448      ;
; -0.612 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.619      ; 2.049      ;
; -0.529 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.705      ; 1.775      ;
; -0.508 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.954      ; 3.321      ;
; -0.499 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.221      ; 2.598      ;
; -0.491 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.127      ; 2.350      ;
; -0.473 ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.547      ; 1.729      ;
; -0.355 ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.567      ; 1.634      ;
; -0.323 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.777      ; 2.952      ;
; -0.260 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.789      ; 2.879      ;
; -0.238 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.919      ; 3.015      ;
; -0.237 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.157      ; 1.198      ;
; -0.225 ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.691      ; 1.795      ;
; -0.205 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.085      ; 2.022      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                         ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.892 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.506      ; 3.897      ;
; -3.150 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.534      ; 3.183      ;
; -2.876 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.506      ; 2.881      ;
; -2.534 ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.492      ; 2.525      ;
; -2.276 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.492      ; 2.267      ;
; -2.140 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.492      ; 2.131      ;
; -1.842 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -1.155     ; 0.941      ;
; -1.593 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.492      ; 1.584      ;
; -1.320 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.507      ; 2.019      ;
; -1.068 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.507      ; 1.767      ;
; -0.846 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.493      ; 1.531      ;
; -0.542 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.500        ; 3.187      ; 2.937      ;
; -0.503 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.493      ; 1.188      ;
; 0.115  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 3.187      ; 2.780      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                   ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.034 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 5.873      ; 4.038      ;
; -1.954 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 5.863      ; 4.108      ;
; -1.764 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.682      ; 1.117      ;
; -1.675 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 5.873      ; 3.917      ;
; -1.549 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 5.863      ; 4.033      ;
; -1.362 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.682      ; 1.039      ;
; -1.212 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 3.628      ; 2.615      ;
; -0.905 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.399      ; 2.024      ;
; -0.857 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.628      ; 2.490      ;
; -0.826 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.126      ; 1.499      ;
; -0.615 ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.677      ; 1.592      ;
; -0.606 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.720      ; 1.644      ;
; -0.577 ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.722      ; 1.675      ;
; -0.546 ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.722      ; 1.706      ;
; -0.519 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.386      ; 2.397      ;
; -0.449 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.126      ; 1.396      ;
; -0.348 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.386      ; 2.568      ;
; -0.258 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.476      ; 1.748      ;
; -0.226 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.251      ; 2.555      ;
; -0.223 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.253      ; 2.560      ;
; -0.184 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.208      ; 1.223      ;
; -0.165 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.463      ; 1.828      ;
; -0.156 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.399      ; 2.773      ;
; -0.137 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.264      ; 2.657      ;
; -0.015 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.253      ; 2.768      ;
; 0.029  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|sel_z[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.979      ; 1.538      ;
; 0.068  ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.970      ; 1.568      ;
; 0.088  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.978      ; 1.596      ;
; 0.095  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|sel_z[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.953      ; 1.578      ;
; 0.103  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.979      ; 1.612      ;
; 0.118  ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.963      ; 1.611      ;
; 0.121  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.476      ; 2.127      ;
; 0.149  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.288      ; 2.967      ;
; 0.162  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.603      ; 2.295      ;
; 0.175  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.503      ; 2.208      ;
; 0.185  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.834      ; 1.549      ;
; 0.232  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.208      ; 1.159      ;
; 0.272  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.813      ; 1.615      ;
; 0.322  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.278      ; 3.130      ;
; 0.333  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.475      ; 2.338      ;
; 0.370  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.264      ; 3.164      ;
; 0.371  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.590      ; 2.491      ;
; 0.385  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.251      ; 3.166      ;
; 0.399  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.475      ; 2.404      ;
; 0.404  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.464      ; 2.398      ;
; 0.404  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.642      ; 2.576      ;
; 0.426  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.502      ; 2.458      ;
; 0.431  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.644      ; 2.605      ;
; 0.447  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.644      ; 2.621      ;
; 0.451  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.895      ; 1.876      ;
; 0.462  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.630      ; 2.622      ;
; 0.483  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.275      ; 3.288      ;
; 0.508  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.475      ; 2.513      ;
; 0.510  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.266      ; 3.306      ;
; 0.519  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.603      ; 2.652      ;
; 0.581  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.476      ; 2.587      ;
; 0.728  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.275      ; 3.533      ;
; 0.742  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.288      ; 3.560      ;
; 0.753  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.278      ; 3.561      ;
; 0.792  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.463      ; 2.785      ;
; 0.792  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.590      ; 2.912      ;
; 0.801  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.462      ; 2.793      ;
; 0.816  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.266      ; 3.612      ;
; 0.851  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.464      ; 2.845      ;
; 0.897  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.266      ; 3.693      ;
; 0.919  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.451      ; 2.900      ;
; 0.950  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.882      ; 2.362      ;
; 0.951  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.922      ; 2.403      ;
; 0.993  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.895      ; 2.418      ;
; 1.029  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.629      ; 3.188      ;
; 1.046  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.462      ; 3.038      ;
; 1.051  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.631      ; 3.212      ;
; 1.057  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.885      ; 2.472      ;
; 1.069  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.631      ; 3.230      ;
; 1.100  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.885      ; 2.515      ;
; 1.121  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.030      ; 1.681      ;
; 1.135  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.885      ; 2.550      ;
; 1.163  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.451      ; 3.144      ;
; 1.170  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.265      ; 3.965      ;
; 1.213  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.892      ; 2.635      ;
; 1.247  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.735      ; 2.512      ;
; 1.274  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.747      ; 2.551      ;
; 1.290  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.491      ; 3.311      ;
; 1.296  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.892      ; 2.718      ;
; 1.300  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.879      ; 2.709      ;
; 1.333  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.464      ; 3.327      ;
; 1.352  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.669      ; 3.551      ;
; 1.381  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.671      ; 3.582      ;
; 1.406  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.642      ; 3.578      ;
; 1.412  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.265      ; 4.207      ;
; 1.417  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.671      ; 3.618      ;
; 1.426  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.747      ; 2.703      ;
; 1.432  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.644      ; 3.606      ;
; 1.449  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.644      ; 3.623      ;
; 1.537  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.919      ; 2.986      ;
; 1.563  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.879      ; 2.972      ;
; 1.581  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.030      ; 2.141      ;
; 1.606  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.451      ; 3.587      ;
; 1.617  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; -0.903     ; 0.744      ;
; 1.670  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.360     ; 0.840      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                            ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.937 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.951      ; 1.223      ;
; -0.580 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.488      ; 1.117      ;
; -0.501 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.951      ; 1.159      ;
; -0.158 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.488      ; 1.039      ;
; 0.184  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.106      ; 1.499      ;
; 0.581  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.106      ; 1.396      ;
; 1.090  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.316      ; 2.615      ;
; 1.465  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.316      ; 2.490      ;
; 2.157  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.634     ; 1.043      ;
; 2.818  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.647     ; 1.691      ;
; 2.946  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.647     ; 1.819      ;
; 3.145  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.097     ; 1.568      ;
; 3.203  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.110     ; 1.613      ;
; 3.284  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.492     ; 1.312      ;
; 3.395  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.097     ; 1.818      ;
; 3.405  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.492     ; 1.433      ;
; 3.417  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.634     ; 2.303      ;
; 3.443  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.282     ; 1.681      ;
; 3.448  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.110     ; 1.858      ;
; 3.501  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.097     ; 1.924      ;
; 3.796  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.479     ; 1.837      ;
; 3.903  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.282     ; 2.141      ;
; 4.240  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.925     ; 2.835      ;
; 4.293  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.938     ; 2.875      ;
; 4.378  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.938     ; 2.960      ;
; 4.392  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.938     ; 2.974      ;
; 4.430  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.269     ; 2.681      ;
; 4.827  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.479     ; 2.868      ;
; 5.110  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.269     ; 3.361      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                          ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.885 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 3.320      ; 2.654      ;
; -0.263 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; -0.500       ; 3.320      ; 2.776      ;
; 0.293  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.723      ; 1.046      ;
; 0.560  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.723      ; 1.313      ;
; 0.671  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.722      ; 1.423      ;
; 0.780  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.736      ; 1.546      ;
; 1.001  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.736      ; 1.767      ;
; 1.177  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.722      ; 1.929      ;
; 1.298  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.722      ; 2.050      ;
; 1.518  ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.722      ; 2.270      ;
; 1.676  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; -0.962     ; 0.744      ;
; 1.878  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.735      ; 2.643      ;
; 2.143  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.762      ; 2.935      ;
; 2.935  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.735      ; 3.700      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.160 ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.T0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 2.695      ; 2.921      ;
; 0.232  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E2                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 2.593      ; 3.201      ;
; 0.403  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E0                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 2.593      ; 3.372      ;
; 0.478  ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.T0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 2.695      ; 3.059      ;
; 0.482  ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.E0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 2.593      ; 3.461      ;
; 0.514  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]  ; Datapath:inst|instruction_register:b2v_inst1|output[18]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.066      ; 0.737      ;
; 0.563  ; CONTROLUNIT:inst5|STATE.T0                               ; CONTROLUNIT:inst5|STATE.T1                                                                                                   ; CLK                        ; CLK         ; 0.000        ; 0.046      ; 0.766      ;
; 0.577  ; Datapath:inst|instruction_register:b2v_inst1|output[13]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[0]                 ; CLK                        ; CLK         ; 0.000        ; 0.067      ; 0.801      ;
; 0.687  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 1.927      ;
; 0.687  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 1.927      ;
; 0.732  ; CONTROLUNIT:inst5|wr_en                                  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg          ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.488      ; 1.927      ;
; 0.734  ; Datapath:inst|instruction_register:b2v_inst1|output[15]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[2]                 ; CLK                        ; CLK         ; 0.000        ; 0.067      ; 0.958      ;
; 0.735  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 1.986      ;
; 0.735  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 1.986      ;
; 0.735  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 1.986      ;
; 0.737  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.044      ; 1.968      ;
; 0.737  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.044      ; 1.968      ;
; 0.751  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 1.992      ;
; 0.751  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 1.992      ;
; 0.751  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 1.992      ;
; 0.754  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.986      ; 1.927      ;
; 0.754  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.986      ; 1.927      ;
; 0.759  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.000      ;
; 0.761  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.001      ;
; 0.762  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10] ; Datapath:inst|instruction_register:b2v_inst1|output[26]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.203      ; 1.122      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[15]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[14]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[13]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[12]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[11]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[10]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[9]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[8]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[7]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[6]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[5]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[4]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[3]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[2]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.767  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[1]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.027      ; 1.471      ;
; 0.790  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 2.041      ;
; 0.797  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.037      ;
; 0.797  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.037      ;
; 0.802  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 1.986      ;
; 0.802  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 1.986      ;
; 0.802  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 1.986      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[15]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[14]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[13]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[12]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[11]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[10]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[9]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[8]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[7]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[6]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[5]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.802  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[4]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.445      ; 1.934      ;
; 0.804  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.977      ; 1.968      ;
; 0.804  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.977      ; 1.968      ;
; 0.816  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 2.067      ;
; 0.816  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 2.067      ;
; 0.816  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.064      ; 2.067      ;
; 0.818  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 1.992      ;
; 0.818  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 1.992      ;
; 0.818  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 1.992      ;
; 0.818  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.059      ;
; 0.818  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.059      ;
; 0.818  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.059      ;
; 0.826  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 2.000      ;
; 0.828  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.986      ; 2.001      ;
; 0.856  ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_datain_reg0 ; CLK                        ; CLK         ; 0.000        ; 0.385      ; 1.428      ;
; 0.857  ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13] ; Datapath:inst|instruction_register:b2v_inst1|output[13]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.064      ; 1.078      ;
; 0.857  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 2.041      ;
; 0.858  ; Datapath:inst|instruction_register:b2v_inst1|output[1]   ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.068      ; 1.083      ;
; 0.864  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.986      ; 2.037      ;
; 0.864  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.986      ; 2.037      ;
; 0.874  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.044      ; 2.105      ;
; 0.874  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.044      ; 2.105      ;
; 0.883  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 2.067      ;
; 0.883  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 2.067      ;
; 0.883  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.997      ; 2.067      ;
; 0.885  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 2.059      ;
; 0.885  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 2.059      ;
; 0.885  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.987      ; 2.059      ;
; 0.899  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.052      ; 2.138      ;
; 0.901  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.141      ;
; 0.901  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.141      ;
; 0.901  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.141      ;
; 0.904  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E2                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 2.593      ; 3.373      ;
; 0.930  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.171      ;
; 0.930  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.171      ;
; 0.932  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.054      ; 2.173      ;
; 0.936  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.176      ;
; 0.936  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.053      ; 2.176      ;
; 0.939  ; Datapath:inst|instruction_register:b2v_inst1|output[14]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[1]                 ; CLK                        ; CLK         ; 0.000        ; 0.066      ; 1.162      ;
; 0.941  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.977      ; 2.105      ;
; 0.941  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.977      ; 2.105      ;
; 0.953  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[0]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.017      ; 1.647      ;
; 0.966  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.985      ; 2.138      ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a11~porta_we_reg        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; 0.225 ; 0.225        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[0]|datac       ;
; 0.227 ; 0.227        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMW_sel|datad              ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[1]|datad       ;
; 0.243 ; 0.243        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|inclk[0]   ;
; 0.243 ; 0.243        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|outclk     ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMW_sel        ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ;
; 0.268 ; 0.268        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_en              ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_en|datac                    ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[1]|datad                 ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[2]|datad                 ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]|datad                 ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|data_write|datad               ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[0]|datad                 ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|inclk[0]     ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|outclk       ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SOP_Ld_Reg|dataa               ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|datad             ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[1]           ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[2]           ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[3]           ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|data_write         ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[0]           ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[1]|datac            ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[1]      ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[0]|datac            ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[0]      ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg         ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|combout           ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[0]|datac               ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[3]|datac               ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|dataa             ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[1]|datac               ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[2]|datac               ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[0]         ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[3]         ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[1]         ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[2]         ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|dataa            ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|inclk[0]   ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|outclk     ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|combout           ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[0]|datad            ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[1]|datad            ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[2]|datad            ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|combout           ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|inclk[0]   ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|outclk     ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[0]      ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[1]      ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[2]      ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|datad             ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|datab             ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|combout           ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|combout           ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|combout             ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[1]|datac                 ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|datab             ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[2]|datac                 ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[1]           ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[2]           ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|combout           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]|datad                ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[0]|datad                ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]|datad                 ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[0]|datad                 ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|Selector38~0|combout           ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|datab               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|dataa             ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|dataa             ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector38~0|datad             ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|datad             ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|inclk[0]    ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|outclk      ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|inclk[0]     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|outclk       ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|datac             ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|combout           ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[1]          ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[0]          ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SVOP_Ld_Reg|datac              ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[3]           ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[0]           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|combout           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|datad             ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_A_sel[0]       ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~0|datad             ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_A_sel[0]|dataa             ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|sel_ir|dataa                   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMR_sel        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|datad            ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|combout           ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel|dataa              ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|datac              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|combout            ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|datad               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|dataa        ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datad        ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|datac      ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|datac     ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|datac      ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|datac      ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|datac      ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|datac      ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|datac      ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|datac     ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datad        ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|dataa        ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'                                                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 2.281 ; 2.344 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 2.321 ; 2.928 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 1.664 ; 2.121 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 1.862 ; 2.391 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 2.242 ; 2.805 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 1.947 ; 2.466 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 2.149 ; 2.652 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 2.084 ; 2.586 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 1.711 ; 2.229 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 1.988 ; 2.463 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 1.804 ; 2.326 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 1.999 ; 2.495 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 1.957 ; 2.453 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 2.321 ; 2.928 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 1.804 ; 2.284 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 2.089 ; 2.623 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 1.955 ; 2.483 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 1.704 ; 2.214 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.379  ; 0.314  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; -1.272 ; -1.705 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -1.272 ; -1.705 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -1.457 ; -1.963 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -1.800 ; -2.312 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -1.519 ; -1.987 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -1.710 ; -2.166 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -1.671 ; -2.151 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -1.312 ; -1.808 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -1.579 ; -2.033 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -1.403 ; -1.902 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -1.589 ; -2.063 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -1.551 ; -2.023 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -1.875 ; -2.429 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -1.405 ; -1.861 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -1.676 ; -2.187 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -1.547 ; -2.052 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; -1.307 ; -1.794 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 7.833 ; 8.013 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 7.041 ; 7.216 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 6.028 ; 6.123 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 6.963 ; 7.080 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.833 ; 8.013 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 6.309 ; 6.413 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 6.963 ; 7.097 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 6.884 ; 6.999 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 6.660 ; 6.711 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 7.427 ; 7.477 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 7.019 ; 7.165 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 6.734 ; 6.798 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 7.481 ; 7.531 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 7.255 ; 7.261 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 6.653 ; 6.722 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 6.921 ; 7.057 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 7.033 ; 7.171 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 8.132 ; 8.173 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 7.115 ; 7.159 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 6.632 ; 6.686 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 6.765 ; 6.896 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 6.765 ; 6.881 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 8.064 ; 8.087 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 6.758 ; 6.897 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 8.132 ; 8.173 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 7.227 ; 7.331 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 7.156 ; 7.210 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.605 ; 7.734 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 6.742 ; 6.832 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 7.310 ; 7.309 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 6.672 ; 6.777 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 7.357 ; 7.352 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 7.754 ; 7.877 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 6.262 ; 6.327 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 7.422 ; 7.497 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 5.886 ; 5.977 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 6.859 ; 7.027 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 5.886 ; 5.977 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 6.782 ; 6.894 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.617 ; 7.790 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 6.157 ; 6.256 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 6.782 ; 6.910 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 6.706 ; 6.816 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 6.491 ; 6.540 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 7.226 ; 7.274 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 6.836 ; 6.975 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 6.565 ; 6.626 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 7.282 ; 7.329 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 7.064 ; 7.070 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 6.485 ; 6.551 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 6.742 ; 6.872 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 6.849 ; 6.981 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 6.112 ; 6.174 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 6.931 ; 6.973 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 6.465 ; 6.516 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 6.593 ; 6.717 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 6.592 ; 6.702 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 7.842 ; 7.864 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 6.586 ; 6.719 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 7.907 ; 7.946 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 7.036 ; 7.135 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 6.968 ; 7.019 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.399 ; 7.522 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 6.570 ; 6.656 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 7.118 ; 7.116 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 6.503 ; 6.603 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 7.161 ; 7.155 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 7.542 ; 7.660 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 6.112 ; 6.174 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 7.203 ; 7.276 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                   ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; 111.78 MHz ; 111.78 MHz      ; CLK                        ;                         ;
; 740.74 MHz ; 273.22 MHz      ; CONTROLUNIT:inst5|STATE.T2 ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -7.946 ; -3750.947     ;
; CONTROLUNIT:inst5|STATE.E0 ; -4.861 ; -20.334       ;
; CONTROLUNIT:inst5|STATE.T2 ; -3.981 ; -47.686       ;
; CONTROLUNIT:inst5|STATE.E2 ; -3.501 ; -6.239        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CONTROLUNIT:inst5|STATE.T2 ; -1.771 ; -9.269        ;
; CONTROLUNIT:inst5|STATE.E0 ; -0.868 ; -1.392        ;
; CONTROLUNIT:inst5|STATE.E2 ; -0.765 ; -0.765        ;
; CLK                        ; -0.161 ; -0.161        ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -1551.752     ;
; CONTROLUNIT:inst5|STATE.T2 ; 0.348  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E0 ; 0.396  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E2 ; 0.453  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                  ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -7.946 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.063     ; 8.903      ;
; -7.942 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.061     ; 8.901      ;
; -7.710 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.062     ; 8.668      ;
; -7.706 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.060     ; 8.666      ;
; -7.215 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 8.207      ;
; -7.182 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a23~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 8.165      ;
; -7.122 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 8.090      ;
; -7.121 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a45~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.032     ; 8.109      ;
; -7.121 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a23~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 8.103      ;
; -7.115 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a45~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.031     ; 8.104      ;
; -7.078 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 8.048      ;
; -7.078 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 8.045      ;
; -7.063 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a15~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.004     ; 8.079      ;
; -7.017 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.054     ; 7.983      ;
; -6.997 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.065     ; 7.952      ;
; -6.973 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 7.967      ;
; -6.964 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.029     ; 7.955      ;
; -6.964 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.016     ; 7.968      ;
; -6.929 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 7.910      ;
; -6.924 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 7.916      ;
; -6.923 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 7.897      ;
; -6.919 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a27~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.045     ; 7.894      ;
; -6.911 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a27~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 7.887      ;
; -6.909 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.079     ; 7.850      ;
; -6.872 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 7.839      ;
; -6.871 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 7.838      ;
; -6.866 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 7.834      ;
; -6.855 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a62~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.065     ; 7.810      ;
; -6.848 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a81~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 7.842      ;
; -6.841 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a62~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.066     ; 7.795      ;
; -6.836 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.062     ; 7.794      ;
; -6.829 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.051     ; 7.798      ;
; -6.812 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a15~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.005     ; 7.827      ;
; -6.809 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 7.791      ;
; -6.809 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.049     ; 7.780      ;
; -6.801 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 7.787      ;
; -6.800 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.032     ; 7.788      ;
; -6.800 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 7.770      ;
; -6.797 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.036     ; 7.781      ;
; -6.792 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.031     ; 7.781      ;
; -6.779 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a120~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 7.758      ;
; -6.775 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.016     ; 7.779      ;
; -6.772 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a50~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.052     ; 7.740      ;
; -6.767 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 7.750      ;
; -6.756 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.905     ; 5.361      ;
; -6.748 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 7.729      ;
; -6.746 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a17~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 7.728      ;
; -6.744 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 7.718      ;
; -6.738 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.045     ; 7.713      ;
; -6.736 ; CONTROLUNIT:inst5|alu_op[1]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.388     ; 5.858      ;
; -6.731 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a58~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.066     ; 7.685      ;
; -6.725 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.064     ; 7.681      ;
; -6.713 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.017     ; 7.716      ;
; -6.706 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 7.687      ;
; -6.700 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 7.695      ;
; -6.700 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a13~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 7.682      ;
; -6.697 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.063     ; 7.654      ;
; -6.690 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a54~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.022     ; 7.688      ;
; -6.688 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a34~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 7.661      ;
; -6.688 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a54~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.021     ; 7.687      ;
; -6.686 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a41~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.042     ; 7.664      ;
; -6.675 ; CONTROLUNIT:inst5|alu_op[0]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.384     ; 5.801      ;
; -6.674 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 7.647      ;
; -6.669 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a37~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 7.663      ;
; -6.658 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.080     ; 7.598      ;
; -6.656 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a41~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 7.633      ;
; -6.656 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 7.638      ;
; -6.654 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a28~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.035     ; 7.639      ;
; -6.651 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a91~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.056     ; 7.615      ;
; -6.643 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a91~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 7.608      ;
; -6.643 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a49~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 7.619      ;
; -6.640 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a53~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.056     ; 7.604      ;
; -6.637 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a85~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 7.618      ;
; -6.636 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a7~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.064     ; 7.592      ;
; -6.633 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a89~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.042     ; 7.611      ;
; -6.632 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.044     ; 7.608      ;
; -6.628 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.021     ; 7.627      ;
; -6.619 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.029     ; 7.610      ;
; -6.614 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a55~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 7.584      ;
; -6.613 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a22~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.035     ; 7.598      ;
; -6.611 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a22~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 7.597      ;
; -6.611 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a35~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.020     ; 7.611      ;
; -6.611 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a36~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 7.583      ;
; -6.606 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a98~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.076     ; 7.550      ;
; -6.603 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a89~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.043     ; 7.580      ;
; -6.602 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a90~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 7.569      ;
; -6.593 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 7.565      ;
; -6.588 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a61~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 7.553      ;
; -6.582 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a61~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.054     ; 7.548      ;
; -6.582 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a8~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 7.561      ;
; -6.578 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a32~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 7.559      ;
; -6.576 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 7.549      ;
; -6.575 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a81~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 7.570      ;
; -6.569 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.054     ; 7.535      ;
; -6.567 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a72~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.058     ; 7.529      ;
; -6.563 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.061     ; 7.522      ;
; -6.562 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a29~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.055     ; 7.527      ;
; -6.561 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a43~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.053     ; 7.528      ;
; -6.559 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a32~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.038     ; 7.541      ;
; -6.556 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a75~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 7.535      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                            ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.861 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.356     ; 3.311      ;
; -4.680 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.540     ; 2.737      ;
; -4.453 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.377     ; 2.882      ;
; -4.122 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.069     ; 2.851      ;
; -4.111 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.069     ; 2.840      ;
; -4.111 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.356     ; 2.561      ;
; -4.047 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.069     ; 2.776      ;
; -4.003 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.048     ; 2.753      ;
; -3.738 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.540     ; 1.795      ;
; -3.724 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.377     ; 2.153      ;
; -3.348 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.201     ; 1.853      ;
; -3.340 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.561     ; 1.376      ;
; -3.333 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.222     ; 1.817      ;
; -3.323 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.794     ; 2.228      ;
; -3.321 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.201     ; 1.826      ;
; -3.239 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.561     ; 1.275      ;
; -3.078 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.222     ; 1.562      ;
; -2.983 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.201     ; 1.488      ;
; -2.926 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.815     ; 1.810      ;
; -2.784 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.815     ; 1.668      ;
; -2.147 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.794     ; 1.052      ;
; -1.300 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.122      ; 2.418      ;
; -0.917 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.122      ; 2.535      ;
; -0.598 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 0.938      ; 1.323      ;
; -0.162 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 0.938      ; 1.387      ;
; 0.143  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.277      ; 1.030      ;
; 0.483  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.684      ; 1.090      ;
; 0.565  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.277      ; 1.108      ;
; 0.944  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.684      ; 1.129      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                     ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.981 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.442     ; 2.228      ;
; -3.821 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.671     ; 2.737      ;
; -3.653 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.116      ; 3.457      ;
; -3.584 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.463     ; 1.810      ;
; -3.442 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.463     ; 1.668      ;
; -3.031 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.484      ; 3.311      ;
; -2.879 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.671     ; 1.795      ;
; -2.805 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -1.442     ; 1.052      ;
; -2.782 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.095      ; 2.565      ;
; -2.623 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.463      ; 2.882      ;
; -2.584 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.095      ; 2.367      ;
; -2.481 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.692     ; 1.376      ;
; -2.434 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.277     ; 1.853      ;
; -2.419 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.298     ; 1.817      ;
; -2.407 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.277     ; 1.826      ;
; -2.380 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.692     ; 1.275      ;
; -2.281 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.484      ; 2.561      ;
; -2.280 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.758      ; 3.938      ;
; -2.164 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.298     ; 1.562      ;
; -2.131 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.199      ; 3.121      ;
; -2.069 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en              ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.277     ; 1.488      ;
; -2.026 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.116      ; 1.830      ;
; -1.950 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.893      ; 3.777      ;
; -1.922 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.329      ; 3.185      ;
; -1.914 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.893      ; 3.740      ;
; -1.896 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.891      ; 3.718      ;
; -1.894 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.463      ; 2.153      ;
; -1.855 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.600     ; 0.973      ;
; -1.821 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.737      ; 3.458      ;
; -1.731 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.600     ; 0.849      ;
; -1.719 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.914      ; 3.567      ;
; -1.683 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.914      ; 3.530      ;
; -1.665 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.508      ; 4.085      ;
; -1.665 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.912      ; 3.508      ;
; -1.657 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.306      ; 2.868      ;
; -1.635 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.941      ; 3.510      ;
; -1.623 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.208      ; 2.624      ;
; -1.613 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.354      ; 2.872      ;
; -1.605 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.941      ; 3.479      ;
; -1.590 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.939      ; 3.460      ;
; -1.545 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 1.000        ; -1.038     ; 0.837      ;
; -1.539 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.785      ; 3.224      ;
; -1.485 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.327      ; 2.717      ;
; -1.470 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.306      ; 2.681      ;
; -1.441 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.208      ; 2.442      ;
; -1.427 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.199      ; 2.417      ;
; -1.410 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.508      ; 3.830      ;
; -1.409 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.737      ; 3.046      ;
; -1.374 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.327      ; 2.606      ;
; -1.325 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.893      ; 3.152      ;
; -1.289 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.893      ; 3.115      ;
; -1.279 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.747      ; 2.952      ;
; -1.270 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.891      ; 3.092      ;
; -1.237 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.376      ; 3.520      ;
; -1.227 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.376      ; 3.510      ;
; -1.226 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.330      ; 2.487      ;
; -1.222 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.329      ; 2.485      ;
; -1.211 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.737      ; 2.848      ;
; -1.181 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.330      ; 2.442      ;
; -1.169 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.758      ; 2.827      ;
; -1.144 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.768      ; 2.838      ;
; -1.141 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.747      ; 2.690      ;
; -1.134 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.330      ; 2.340      ;
; -1.132 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.309      ; 2.317      ;
; -1.085 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.357      ; 2.318      ;
; -1.039 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.859      ; 2.831      ;
; -1.024 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.747      ; 2.697      ;
; -1.022 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.516      ; 3.454      ;
; -0.997 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.529      ; 3.438      ;
; -0.964 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.537      ; 3.417      ;
; -0.912 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.768      ; 2.482      ;
; -0.903 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.376      ; 3.186      ;
; -0.901 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.768      ; 2.595      ;
; -0.865 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.353      ; 3.108      ;
; -0.825 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.795      ; 2.546      ;
; -0.808 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.880      ; 2.621      ;
; -0.785 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.374      ; 3.049      ;
; -0.767 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.516      ; 3.199      ;
; -0.752 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.907      ; 2.592      ;
; -0.721 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.914      ; 2.569      ;
; -0.706 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.768      ; 2.400      ;
; -0.685 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.914      ; 2.532      ;
; -0.672 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.529      ; 3.113      ;
; -0.666 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.912      ; 2.509      ;
; -0.653 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.758      ; 2.311      ;
; -0.653 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.859      ; 2.445      ;
; -0.622 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.330      ; 1.828      ;
; -0.596 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.768      ; 2.166      ;
; -0.535 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.795      ; 2.132      ;
; -0.517 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.424      ; 1.561      ;
; -0.503 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.537      ; 2.956      ;
; -0.492 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.880      ; 2.305      ;
; -0.461 ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.301      ; 1.553      ;
; -0.401 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.355      ; 2.663      ;
; -0.375 ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.317      ; 1.485      ;
; -0.332 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.374      ; 2.596      ;
; -0.286 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.494      ; 2.694      ;
; -0.267 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.747      ; 1.816      ;
; -0.249 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.353      ; 2.492      ;
; -0.248 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK          ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 2.355      ; 2.510      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                          ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.501 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.401      ; 3.533      ;
; -2.791 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.428      ; 2.850      ;
; -2.532 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.401      ; 2.564      ;
; -2.234 ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.380      ; 2.245      ;
; -2.003 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.380      ; 2.014      ;
; -1.883 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.380      ; 1.894      ;
; -1.608 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -1.101     ; 0.837      ;
; -1.436 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.380      ; 1.447      ;
; -1.130 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.401      ; 1.801      ;
; -0.904 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.401      ; 1.575      ;
; -0.717 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.380      ; 1.367      ;
; -0.409 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.500        ; 2.879      ; 2.609      ;
; -0.407 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.380      ; 1.057      ;
; 0.148  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 2.879      ; 2.552      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                    ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.771 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 5.224      ; 3.633      ;
; -1.707 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 5.215      ; 3.688      ;
; -1.567 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.384      ; 0.997      ;
; -1.330 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 5.224      ; 3.594      ;
; -1.215 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 5.215      ; 3.700      ;
; -1.144 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.384      ; 0.940      ;
; -1.058 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 3.219      ; 2.341      ;
; -0.731 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.889      ; 1.338      ;
; -0.640 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.219      ; 2.279      ;
; -0.638 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.922      ; 1.814      ;
; -0.427 ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.312      ; 1.415      ;
; -0.411 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.351      ; 1.470      ;
; -0.389 ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.352      ; 1.493      ;
; -0.361 ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.352      ; 1.521      ;
; -0.312 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.889      ; 1.277      ;
; -0.273 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.902      ; 2.159      ;
; -0.164 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.077      ; 1.093      ;
; -0.114 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.902      ; 2.318      ;
; -0.035 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.102      ; 1.597      ;
; -0.010 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.776      ; 2.296      ;
; 0.033  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.779      ; 2.342      ;
; 0.047  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.082      ; 1.659      ;
; 0.068  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.796      ; 2.394      ;
; 0.083  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.922      ; 2.535      ;
; 0.181  ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.678      ; 1.389      ;
; 0.209  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.779      ; 2.518      ;
; 0.221  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|sel_z[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.664      ; 1.415      ;
; 0.257  ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.670      ; 1.457      ;
; 0.276  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|sel_z[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.641      ; 1.447      ;
; 0.276  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.663      ; 1.469      ;
; 0.277  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.077      ; 1.054      ;
; 0.281  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.664      ; 1.475      ;
; 0.300  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.102      ; 1.932      ;
; 0.315  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.550      ; 1.395      ;
; 0.341  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.128      ; 1.999      ;
; 0.345  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.220      ; 2.095      ;
; 0.348  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.832      ; 2.710      ;
; 0.390  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.534      ; 1.454      ;
; 0.448  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.823      ; 2.801      ;
; 0.475  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.102      ; 2.107      ;
; 0.520  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.796      ; 2.846      ;
; 0.529  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.254      ; 2.313      ;
; 0.551  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.200      ; 2.281      ;
; 0.551  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.102      ; 2.183      ;
; 0.552  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.255      ; 2.337      ;
; 0.555  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.091      ; 2.176      ;
; 0.571  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.776      ; 2.877      ;
; 0.581  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.255      ; 2.366      ;
; 0.585  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.128      ; 2.243      ;
; 0.587  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.246      ; 2.363      ;
; 0.598  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.812      ; 2.940      ;
; 0.614  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.574      ; 1.718      ;
; 0.664  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.102      ; 2.296      ;
; 0.677  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.220      ; 2.427      ;
; 0.694  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.799      ; 3.023      ;
; 0.736  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.102      ; 2.368      ;
; 0.817  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.812      ; 3.159      ;
; 0.869  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.832      ; 3.231      ;
; 0.869  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.823      ; 3.222      ;
; 0.879  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.082      ; 2.491      ;
; 0.924  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.799      ; 3.253      ;
; 0.932  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.082      ; 2.544      ;
; 0.937  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.200      ; 2.667      ;
; 0.995  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.091      ; 2.616      ;
; 1.011  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.071      ; 2.612      ;
; 1.034  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.799      ; 3.363      ;
; 1.055  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.554      ; 2.139      ;
; 1.077  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.600      ; 2.207      ;
; 1.098  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.082      ; 2.710      ;
; 1.099  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.574      ; 2.203      ;
; 1.106  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.234      ; 2.870      ;
; 1.127  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.235      ; 2.892      ;
; 1.156  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.575      ; 2.261      ;
; 1.157  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.235      ; 2.922      ;
; 1.189  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.573      ; 2.292      ;
; 1.199  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.807      ; 1.536      ;
; 1.219  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.803      ; 3.552      ;
; 1.227  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.575      ; 2.332      ;
; 1.239  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.071      ; 2.840      ;
; 1.282  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.570      ; 2.382      ;
; 1.333  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.117      ; 2.980      ;
; 1.341  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.437      ; 2.308      ;
; 1.372  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.550      ; 2.452      ;
; 1.374  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.446      ; 2.350      ;
; 1.393  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.570      ; 2.493      ;
; 1.414  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.280      ; 3.224      ;
; 1.438  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.281      ; 3.249      ;
; 1.438  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.803      ; 3.771      ;
; 1.444  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.091      ; 3.065      ;
; 1.464  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.254      ; 3.248      ;
; 1.474  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.281      ; 3.285      ;
; 1.489  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.255      ; 3.274      ;
; 1.504  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.446      ; 2.480      ;
; 1.508  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; -0.871     ; 0.667      ;
; 1.518  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.255      ; 3.303      ;
; 1.567  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.596      ; 2.693      ;
; 1.615  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.807      ; 1.952      ;
; 1.641  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; -0.416     ; 0.755      ;
; 1.651  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.550      ; 2.731      ;
; 1.683  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.071      ; 3.284      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                             ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.868 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.771      ; 1.093      ;
; -0.524 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.331      ; 0.997      ;
; -0.407 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.771      ; 1.054      ;
; -0.081 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.331      ; 0.940      ;
; 0.164  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 0.984      ; 1.338      ;
; 0.603  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 0.984      ; 1.277      ;
; 0.982  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.169      ; 2.341      ;
; 1.420  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.169      ; 2.279      ;
; 2.043  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.621     ; 0.942      ;
; 2.671  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.641     ; 1.550      ;
; 2.773  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.641     ; 1.652      ;
; 2.952  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.061     ; 1.411      ;
; 3.007  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.081     ; 1.446      ;
; 3.092  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.428     ; 1.184      ;
; 3.181  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.061     ; 1.640      ;
; 3.217  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.428     ; 1.309      ;
; 3.224  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.621     ; 2.123      ;
; 3.226  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.081     ; 1.665      ;
; 3.259  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.243     ; 1.536      ;
; 3.296  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.061     ; 1.755      ;
; 3.566  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.408     ; 1.678      ;
; 3.675  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.243     ; 1.952      ;
; 3.981  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.888     ; 2.613      ;
; 4.040  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.908     ; 2.652      ;
; 4.118  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.908     ; 2.730      ;
; 4.120  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.908     ; 2.732      ;
; 4.146  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.223     ; 2.443      ;
; 4.518  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.408     ; 2.630      ;
; 4.790  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -1.223     ; 3.087      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                           ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.765 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 3.000      ; 2.435      ;
; -0.228 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; -0.500       ; 3.000      ; 2.472      ;
; 0.322  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.588      ; 0.940      ;
; 0.558  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.588      ; 1.176      ;
; 0.657  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.588      ; 1.275      ;
; 0.778  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.608      ; 1.416      ;
; 0.978  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.608      ; 1.616      ;
; 1.136  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.588      ; 1.754      ;
; 1.248  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.588      ; 1.866      ;
; 1.452  ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.588      ; 2.070      ;
; 1.566  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; -0.929     ; 0.667      ;
; 1.790  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.608      ; 2.428      ;
; 2.031  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.634      ; 2.695      ;
; 2.719  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.608      ; 3.357      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.161 ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.T0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 2.499      ; 2.692      ;
; 0.233  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E2                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 2.371      ; 2.948      ;
; 0.362  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E0                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 2.371      ; 3.077      ;
; 0.379  ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.T0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 2.499      ; 2.732      ;
; 0.441  ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.E0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 2.371      ; 3.166      ;
; 0.463  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]  ; Datapath:inst|instruction_register:b2v_inst1|output[18]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.059      ; 0.666      ;
; 0.503  ; CONTROLUNIT:inst5|STATE.T0                               ; CONTROLUNIT:inst5|STATE.T1                                                                                                   ; CLK                        ; CLK         ; 0.000        ; 0.041      ; 0.688      ;
; 0.516  ; Datapath:inst|instruction_register:b2v_inst1|output[13]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[0]                 ; CLK                        ; CLK         ; 0.000        ; 0.060      ; 0.720      ;
; 0.594  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.741      ;
; 0.594  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.741      ;
; 0.635  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.964      ; 1.773      ;
; 0.635  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.964      ; 1.773      ;
; 0.642  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.800      ;
; 0.642  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.800      ;
; 0.642  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.800      ;
; 0.651  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.799      ;
; 0.653  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.801      ;
; 0.653  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.801      ;
; 0.653  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.801      ;
; 0.657  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.741      ;
; 0.657  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.741      ;
; 0.658  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10] ; Datapath:inst|instruction_register:b2v_inst1|output[26]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.218      ; 1.020      ;
; 0.660  ; CONTROLUNIT:inst5|wr_en                                  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg          ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 1.385      ; 1.734      ;
; 0.665  ; Datapath:inst|instruction_register:b2v_inst1|output[15]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[2]                 ; CLK                        ; CLK         ; 0.000        ; 0.060      ; 0.869      ;
; 0.674  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.821      ;
; 0.688  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.846      ;
; 0.698  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.901      ; 1.773      ;
; 0.698  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.901      ; 1.773      ;
; 0.702  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.849      ;
; 0.702  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.849      ;
; 0.705  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.800      ;
; 0.705  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.800      ;
; 0.705  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.800      ;
; 0.707  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.855      ;
; 0.707  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.855      ;
; 0.707  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.855      ;
; 0.708  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.866      ;
; 0.708  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.866      ;
; 0.708  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.984      ; 1.866      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[15]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[14]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[13]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[12]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[11]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[10]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[9]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[8]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[7]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[6]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[5]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.710  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[4]                                                                             ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 1.343      ; 1.727      ;
; 0.714  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.799      ;
; 0.716  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.801      ;
; 0.716  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.801      ;
; 0.716  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.801      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[15]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[14]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[13]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[12]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[11]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[10]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[9]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[8]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[7]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[6]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[5]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[4]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[3]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[2]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.720  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[1]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.951      ; 1.335      ;
; 0.737  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.821      ;
; 0.746  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E2                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 2.371      ; 2.961      ;
; 0.751  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.846      ;
; 0.765  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.849      ;
; 0.765  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.849      ;
; 0.765  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.972      ; 1.911      ;
; 0.768  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.964      ; 1.906      ;
; 0.768  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.964      ; 1.906      ;
; 0.770  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.855      ;
; 0.770  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.855      ;
; 0.770  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.911      ; 1.855      ;
; 0.771  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.866      ;
; 0.771  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.866      ;
; 0.771  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.921      ; 1.866      ;
; 0.779  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.926      ;
; 0.779  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.926      ;
; 0.779  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.926      ;
; 0.782  ; Datapath:inst|instruction_register:b2v_inst1|output[1]   ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.060      ; 0.986      ;
; 0.788  ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13] ; Datapath:inst|instruction_register:b2v_inst1|output[13]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.057      ; 0.989      ;
; 0.797  ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_datain_reg0 ; CLK                        ; CLK         ; 0.000        ; 0.345      ; 1.311      ;
; 0.801  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.949      ;
; 0.801  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.974      ; 1.949      ;
; 0.805  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.952      ;
; 0.806  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.953      ;
; 0.806  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.973      ; 1.953      ;
; 0.828  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.909      ; 1.911      ;
; 0.831  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.901      ; 1.906      ;
; 0.831  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.901      ; 1.906      ;
; 0.842  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.926      ;
; 0.842  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.910      ; 1.926      ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a119~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a11~porta_we_reg        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_en|datac                    ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_en              ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SOP_Ld_Reg|dataa               ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|dataa            ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg         ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[0]|datac       ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|inclk[0]   ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|outclk     ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|datad             ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[1]|datad       ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|combout           ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMW_sel|datad              ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|dataa             ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|datab             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[1]|datad                 ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[2]|datad                 ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]|datad                 ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|inclk[0]     ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|outclk       ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|data_write|datad               ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[0]|datad                 ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|combout           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|combout             ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|combout           ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMW_sel        ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[0]|datac               ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|datab               ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[1]|datac               ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[2]|datac               ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[3]|datac               ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[1]           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[2]           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[3]           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[0]         ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[1]         ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[2]         ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[3]         ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SVOP_Ld_Reg|datac              ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|data_write         ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[0]           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|combout           ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[0]|datad            ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[1]|datad            ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|datac             ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|dataa             ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[2]|datad            ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~0|datad             ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|Selector38~0|combout           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|inclk[0]   ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|outclk     ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|datab             ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|datad             ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|combout           ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|combout           ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector38~0|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[1]|datac            ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|datad             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[0]|datac            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[1]      ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[0]      ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[0]      ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[1]      ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|inclk[0]   ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|outclk     ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[2]      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector29~0|combout           ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector30~1|combout           ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|dataa             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMR_sel        ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel|dataa              ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|datac              ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|combout           ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|combout           ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|combout            ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[2]|datac                 ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|sel_ir|dataa                   ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[1]|datac                 ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[2]           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[1]           ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|combout          ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[0]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]|datad                 ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|inclk[0]     ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|outclk       ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|datad               ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|datad              ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; CONTROLUNIT:inst5|sel_ir             ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[0]|datad                ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]|datad                ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|inclk[0]    ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|outclk      ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_A_sel[0]|dataa             ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[0]          ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_A_sel[0]       ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|dataa        ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datad        ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|datac     ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|datac      ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|datac      ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|datac      ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|datac      ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|datac      ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|datac      ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|datac     ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datad        ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|dataa        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 2.099 ; 2.211 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 2.033 ; 2.490 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 1.436 ; 1.793 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 1.617 ; 2.049 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 1.966 ; 2.404 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 1.689 ; 2.084 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 1.867 ; 2.261 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 1.812 ; 2.220 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 1.473 ; 1.890 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 1.724 ; 2.099 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 1.546 ; 1.983 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 1.737 ; 2.146 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 1.696 ; 2.093 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 2.033 ; 2.490 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 1.560 ; 1.941 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 1.826 ; 2.228 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 1.682 ; 2.137 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 1.478 ; 1.876 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.331  ; 0.201  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; -1.089 ; -1.432 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -1.089 ; -1.432 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -1.259 ; -1.673 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -1.573 ; -1.974 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -1.308 ; -1.667 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -1.478 ; -1.836 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -1.447 ; -1.837 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -1.120 ; -1.522 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -1.363 ; -1.722 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -1.192 ; -1.611 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -1.375 ; -1.767 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -1.338 ; -1.717 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -1.636 ; -2.056 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -1.207 ; -1.570 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -1.460 ; -1.846 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -1.322 ; -1.759 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; -1.126 ; -1.509 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 7.355 ; 7.393 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 6.638 ; 6.725 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 5.697 ; 5.749 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 6.563 ; 6.579 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.355 ; 7.393 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 5.962 ; 6.014 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 6.552 ; 6.566 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 6.478 ; 6.475 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 6.269 ; 6.252 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 6.983 ; 6.952 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 6.610 ; 6.639 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 6.351 ; 6.335 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 7.082 ; 7.001 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 6.840 ; 6.755 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 6.272 ; 6.253 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 6.511 ; 6.518 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 6.625 ; 6.631 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 7.692 ; 7.565 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 6.726 ; 6.646 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 6.256 ; 6.288 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 6.382 ; 6.423 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 6.379 ; 6.415 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 7.577 ; 7.489 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 6.374 ; 6.408 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 7.692 ; 7.565 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 6.793 ; 6.792 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 6.735 ; 6.714 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.136 ; 7.164 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 6.343 ; 6.371 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 6.888 ; 6.816 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 6.282 ; 6.293 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 6.920 ; 6.923 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 7.277 ; 7.292 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 5.910 ; 5.918 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 6.940 ; 6.913 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 5.570 ; 5.619 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 6.475 ; 6.558 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 5.570 ; 5.619 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 6.400 ; 6.414 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.160 ; 7.196 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 5.825 ; 5.875 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 6.389 ; 6.402 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 6.318 ; 6.314 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 6.117 ; 6.100 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 6.801 ; 6.771 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 6.445 ; 6.472 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 6.199 ; 6.182 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 6.900 ; 6.822 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 6.668 ; 6.586 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 6.120 ; 6.102 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 6.349 ; 6.356 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 6.459 ; 6.464 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 5.776 ; 5.783 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 6.558 ; 6.482 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 6.106 ; 6.135 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 6.226 ; 6.264 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 6.222 ; 6.257 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 7.375 ; 7.291 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 6.218 ; 6.250 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 7.486 ; 7.364 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 6.620 ; 6.619 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 6.565 ; 6.544 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 6.950 ; 6.977 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 6.189 ; 6.215 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 6.714 ; 6.645 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 6.130 ; 6.140 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 6.743 ; 6.745 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 7.086 ; 7.100 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 5.776 ; 5.783 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 6.740 ; 6.713 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -4.469 ; -2295.439     ;
; CONTROLUNIT:inst5|STATE.E0 ; -2.989 ; -12.467       ;
; CONTROLUNIT:inst5|STATE.T2 ; -2.426 ; -22.784       ;
; CONTROLUNIT:inst5|STATE.E2 ; -1.881 ; -2.974        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CONTROLUNIT:inst5|STATE.T2 ; -1.140 ; -6.545        ;
; CONTROLUNIT:inst5|STATE.E2 ; -0.606 ; -0.606        ;
; CONTROLUNIT:inst5|STATE.E0 ; -0.529 ; -0.880        ;
; CLK                        ; -0.254 ; -0.254        ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK                        ; -3.000 ; -876.635      ;
; CONTROLUNIT:inst5|STATE.T2 ; 0.197  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E2 ; 0.358  ; 0.000         ;
; CONTROLUNIT:inst5|STATE.E0 ; 0.391  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -4.469 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 5.432      ;
; -4.466 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.047     ; 5.428      ;
; -4.436 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.420     ; 3.515      ;
; -4.385 ; CONTROLUNIT:inst5|alu_op[1]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.073     ; 3.811      ;
; -4.359 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.046     ; 5.322      ;
; -4.343 ; CONTROLUNIT:inst5|alu_op[0]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.069     ; 3.773      ;
; -4.321 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.045     ; 5.285      ;
; -4.312 ; CONTROLUNIT:inst5|mux_RF_sel[2]                                                                                               ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.421     ; 3.390      ;
; -4.265 ; CONTROLUNIT:inst5|alu_op[1]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.074     ; 3.690      ;
; -4.223 ; CONTROLUNIT:inst5|alu_op[0]                                                                                                   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.070     ; 3.652      ;
; -4.200 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.867     ; 2.832      ;
; -4.109 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.014     ; 5.104      ;
; -4.056 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a23~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.023     ; 5.042      ;
; -4.037 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 5.007      ;
; -4.037 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.854     ; 2.682      ;
; -4.035 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a96~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.866     ; 2.668      ;
; -4.025 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.852     ; 2.672      ;
; -4.019 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a89~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.855     ; 2.663      ;
; -4.014 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a23~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.024     ; 4.999      ;
; -4.005 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a15~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.006      ; 5.020      ;
; -4.003 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.040     ; 4.972      ;
; -3.999 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a45~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.019     ; 4.989      ;
; -3.998 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.845     ; 2.652      ;
; -3.995 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a45~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.018     ; 4.986      ;
; -3.970 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.866     ; 2.603      ;
; -3.966 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 4.941      ;
; -3.966 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a98~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.830     ; 2.635      ;
; -3.961 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.041     ; 4.929      ;
; -3.939 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.872     ; 2.566      ;
; -3.937 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a122~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.872     ; 2.564      ;
; -3.931 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 4.890      ;
; -3.930 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.015     ; 4.924      ;
; -3.925 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a78~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.870     ; 2.554      ;
; -3.921 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a75~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.846     ; 2.574      ;
; -3.913 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.846     ; 2.566      ;
; -3.912 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a95~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.058     ; 4.863      ;
; -3.910 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a85~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.862     ; 2.547      ;
; -3.904 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a83~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.833     ; 2.570      ;
; -3.900 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a63~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.005     ; 4.904      ;
; -3.900 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a120~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.855     ; 2.544      ;
; -3.899 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a72~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.841     ; 2.557      ;
; -3.897 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a80~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.826     ; 2.570      ;
; -3.896 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[9]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_lq61:auto_generated|ram_block1a89~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.111      ; 5.016      ;
; -3.893 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a127~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.858     ; 2.534      ;
; -3.893 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a95~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.827     ; 2.565      ;
; -3.893 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a37~porta_datain_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.939     ; 2.453      ;
; -3.892 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a87~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.839     ; 2.552      ;
; -3.890 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.849     ; 2.540      ;
; -3.886 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.862     ; 2.523      ;
; -3.885 ; CONTROLUNIT:inst5|mux_A_sel[0]                                                                                                ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; 0.362      ; 4.746      ;
; -3.883 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a33~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.012     ; 4.880      ;
; -3.881 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a42~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.017     ; 4.873      ;
; -3.881 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a99~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.843     ; 2.537      ;
; -3.880 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a1~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.028     ; 4.861      ;
; -3.879 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a67~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.851     ; 2.527      ;
; -3.878 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.848     ; 2.529      ;
; -3.874 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a4~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.034     ; 4.849      ;
; -3.873 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a68~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.861     ; 2.511      ;
; -3.859 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a27~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.027     ; 4.841      ;
; -3.858 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a47~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.040     ; 4.827      ;
; -3.853 ; CONTROLUNIT:inst5|mux_A_sel[0]                                                                                                ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; 0.363      ; 4.715      ;
; -3.846 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a62~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.050     ; 4.805      ;
; -3.843 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.048     ; 4.804      ;
; -3.840 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.040     ; 4.809      ;
; -3.839 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a62~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.051     ; 4.797      ;
; -3.839 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a120~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.030     ; 4.818      ;
; -3.838 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a81~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.014     ; 4.833      ;
; -3.838 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a29~porta_address_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.847     ; 2.490      ;
; -3.836 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.039     ; 4.806      ;
; -3.835 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a27~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.026     ; 4.818      ;
; -3.826 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a15~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; 0.005      ; 4.840      ;
; -3.825 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a64~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.826     ; 2.498      ;
; -3.824 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_datain_reg0   ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.944     ; 2.379      ;
; -3.822 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a31~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 4.794      ;
; -3.817 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a93~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.845     ; 2.471      ;
; -3.815 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.018     ; 4.806      ;
; -3.813 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a94~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.850     ; 2.462      ;
; -3.812 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a90~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.836     ; 2.475      ;
; -3.810 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a26~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.016     ; 4.803      ;
; -3.806 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a16~porta_datain_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.912     ; 2.393      ;
; -3.805 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a39~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.023     ; 4.791      ;
; -3.803 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a77~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.840     ; 2.462      ;
; -3.802 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[9]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_lq61:auto_generated|ram_block1a28~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.115      ; 4.926      ;
; -3.802 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.024     ; 4.787      ;
; -3.798 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a2~portb_address_reg0   ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.037     ; 4.770      ;
; -3.798 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a69~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.865     ; 2.432      ;
; -3.798 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a19~porta_address_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.854     ; 2.443      ;
; -3.797 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[9]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_lq61:auto_generated|ram_block1a98~porta_address_reg0   ; CLK                        ; CLK         ; 1.000        ; 0.114      ; 4.920      ;
; -3.797 ; CONTROLUNIT:inst5|mux_DM_Data_sel[0]                                                                                          ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a80~porta_datain_reg0  ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.894     ; 2.402      ;
; -3.793 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a17~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.023     ; 4.779      ;
; -3.792 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~porta_we_reg      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.853     ; 2.438      ;
; -3.791 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a123~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.017     ; 4.783      ;
; -3.788 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.033     ; 4.764      ;
; -3.788 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a44~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.858     ; 2.429      ;
; -3.784 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a125~portb_address_reg0 ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.032     ; 4.761      ;
; -3.783 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a52~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.035     ; 4.757      ;
; -3.783 ; Datapath:inst|single_register:b2v_PC_REGISTER|output[9]                                                                       ; Datapath:inst|prog_mem:b2v_inst2|altsyncram:DATA_MEM_rtl_0|altsyncram_lq61:auto_generated|ram_block1a115~porta_address_reg0  ; CLK                        ; CLK         ; 1.000        ; 0.116      ; 4.908      ;
; -3.778 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a84~porta_we_reg       ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.853     ; 2.424      ;
; -3.776 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a25~portb_address_reg0  ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0     ; CLK                        ; CLK         ; 1.000        ; -0.025     ; 4.760      ;
; -3.775 ; CONTROLUNIT:inst5|mux_DMW_sel                                                                                                 ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a90~porta_address_reg0 ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.500        ; -1.836     ; 2.438      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                            ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.989 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.869     ; 2.180      ;
; -2.871 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.008     ; 1.792      ;
; -2.724 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.900     ; 1.884      ;
; -2.604 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.762     ; 1.899      ;
; -2.568 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.762     ; 1.863      ;
; -2.568 ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.762     ; 1.863      ;
; -2.520 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.869     ; 1.711      ;
; -2.481 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.731     ; 1.807      ;
; -2.233 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.008     ; 1.154      ;
; -2.228 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.900     ; 1.388      ;
; -2.023 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.563     ; 1.456      ;
; -1.980 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.775     ; 1.203      ;
; -1.966 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.039     ; 0.856      ;
; -1.920 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.806     ; 1.112      ;
; -1.897 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -1.039     ; 0.787      ;
; -1.873 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.775     ; 1.096      ;
; -1.763 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.806     ; 0.955      ;
; -1.730 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.594     ; 1.132      ;
; -1.692 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.775     ; 0.915      ;
; -1.659 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.594     ; 1.061      ;
; -1.222 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; -0.563     ; 0.655      ;
; -0.548 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 0.723      ; 1.446      ;
; -0.236 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 0.723      ; 1.634      ;
; -0.171 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 0.584      ; 0.799      ;
; 0.242  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 0.584      ; 0.886      ;
; 0.319  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 0.817      ; 0.611      ;
; 0.508  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.500        ; 1.029      ; 0.632      ;
; 0.744  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 0.817      ; 0.686      ;
; 0.948  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 1.000        ; 1.029      ; 0.692      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                   ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.426 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.956     ; 1.456      ;
; -2.300 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.427     ; 1.792      ;
; -2.133 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.987     ; 1.132      ;
; -2.093 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.167      ; 2.252      ;
; -2.062 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.987     ; 1.061      ;
; -1.779 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.351      ; 2.180      ;
; -1.662 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.427     ; 1.154      ;
; -1.625 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.956     ; 0.655      ;
; -1.514 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.320      ; 1.884      ;
; -1.470 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.136      ; 1.598      ;
; -1.395 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.458     ; 0.856      ;
; -1.367 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.152     ; 1.203      ;
; -1.338 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.136      ; 1.466      ;
; -1.326 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.458     ; 0.787      ;
; -1.310 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.351      ; 1.711      ;
; -1.307 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.183     ; 1.112      ;
; -1.260 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.152     ; 1.096      ;
; -1.150 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.183     ; 0.955      ;
; -1.147 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.924      ; 2.120      ;
; -1.081 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.318      ; 2.525      ;
; -1.079 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en              ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.152     ; 0.915      ;
; -1.022 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMR_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.167      ; 1.181      ;
; -1.018 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.320      ; 1.388      ;
; -0.992 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.003      ; 2.147      ;
; -0.950 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.365     ; 0.596      ;
; -0.884 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.385      ; 2.420      ;
; -0.882 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.287      ; 2.295      ;
; -0.861 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.385      ; 2.397      ;
; -0.858 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_A_sel[0]       ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; -0.365     ; 0.504      ;
; -0.851 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.383      ; 2.384      ;
; -0.777 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.738      ; 2.653      ;
; -0.760 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.932      ; 1.740      ;
; -0.742 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.992      ; 1.865      ;
; -0.712 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.416      ; 2.279      ;
; -0.689 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.416      ; 2.256      ;
; -0.679 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.414      ; 2.243      ;
; -0.664 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.432      ; 2.247      ;
; -0.658 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.932      ; 1.638      ;
; -0.647 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 1.000        ; -0.705     ; 0.522      ;
; -0.641 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.432      ; 2.224      ;
; -0.631 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.924      ; 1.604      ;
; -0.626 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.430      ; 2.206      ;
; -0.620 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.738      ; 2.496      ;
; -0.612 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.023      ; 1.766      ;
; -0.610 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.039      ; 1.780      ;
; -0.572 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.992      ; 1.695      ;
; -0.549 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.334      ; 2.009      ;
; -0.530 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.023      ; 1.684      ;
; -0.500 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.287      ; 1.913      ;
; -0.496 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.004      ; 1.650      ;
; -0.472 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.385      ; 2.008      ;
; -0.463 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.003      ; 1.618      ;
; -0.449 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.385      ; 1.985      ;
; -0.445 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.004      ; 1.599      ;
; -0.444 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.671      ; 2.246      ;
; -0.438 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.383      ; 1.971      ;
; -0.435 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.318      ; 1.879      ;
; -0.431 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.671      ; 2.233      ;
; -0.424 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.295      ; 1.863      ;
; -0.403 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.295      ; 1.758      ;
; -0.398 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.326      ; 1.868      ;
; -0.390 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.995      ; 1.498      ;
; -0.390 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.026      ; 1.529      ;
; -0.384 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.042      ; 1.539      ;
; -0.366 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.747      ; 2.252      ;
; -0.363 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.287      ; 1.776      ;
; -0.350 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.359      ; 1.860      ;
; -0.285 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.671      ; 2.087      ;
; -0.281 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.778      ; 2.198      ;
; -0.275 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.769      ; 2.182      ;
; -0.267 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.295      ; 1.706      ;
; -0.252 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.326      ; 1.638      ;
; -0.243 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.640      ; 2.001      ;
; -0.216 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.671      ; 2.005      ;
; -0.209 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.747      ; 2.095      ;
; -0.178 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.390      ; 1.719      ;
; -0.162 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.326      ; 1.632      ;
; -0.160 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.342      ; 1.646      ;
; -0.103 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.359      ; 1.613      ;
; -0.086 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.778      ; 2.003      ;
; -0.062 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.769      ; 1.969      ;
; -0.058 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.318      ; 1.502      ;
; -0.056 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.026      ; 1.195      ;
; -0.039 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.406      ; 1.596      ;
; -0.025 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.416      ; 1.592      ;
; -0.024 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.326      ; 1.494      ;
; -0.012 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.326      ; 1.398      ;
; -0.011 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.076      ; 1.036      ;
; -0.002 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.416      ; 1.569      ;
; 0.009  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.414      ; 1.555      ;
; 0.027  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.390      ; 1.514      ;
; 0.036  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.986      ; 0.999      ;
; 0.042  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.640      ; 1.729      ;
; 0.083  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.342      ; 1.319      ;
; 0.096  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.999      ; 0.951      ;
; 0.103  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.738      ; 1.773      ;
; 0.105  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 0.636      ; 0.632      ;
; 0.134  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.640      ; 1.637      ;
; 0.135  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.640      ; 1.623      ;
; 0.173  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.500        ; 1.671      ; 1.616      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                          ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.881 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.262      ; 2.230      ;
; -1.478 ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.278      ; 1.843      ;
; -1.362 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.262      ; 1.711      ;
; -1.103 ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.231      ; 1.421      ;
; -0.961 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.231      ; 1.279      ;
; -0.882 ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.231      ; 1.200      ;
; -0.735 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; -0.793     ; 0.522      ;
; -0.540 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.231      ; 0.858      ;
; -0.358 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.262      ; 1.156      ;
; -0.232 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.262      ; 1.030      ;
; -0.150 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.500        ; 1.854      ; 1.706      ;
; -0.073 ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.231      ; 0.840      ;
; 0.106  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 0.231      ; 0.661      ;
; 0.537  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1.000        ; 1.854      ; 1.519      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.T2'                                                                                                                                                    ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.140 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 3.508      ; 2.473      ;
; -1.117 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 3.499      ; 2.487      ;
; -1.047 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.557      ; 0.615      ;
; -0.950 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.508      ; 2.183      ;
; -0.909 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 3.499      ; 2.215      ;
; -0.700 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 2.104      ; 1.509      ;
; -0.626 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en              ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.557      ; 0.556      ;
; -0.464 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 1.215      ; 0.856      ;
; -0.397 ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.015      ; 1.148      ;
; -0.366 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.104      ; 1.363      ;
; -0.345 ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.701      ; 0.886      ;
; -0.344 ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.670      ; 0.856      ;
; -0.335 ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.702      ; 0.897      ;
; -0.315 ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.703      ; 0.918      ;
; -0.182 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.985      ; 1.333      ;
; -0.127 ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.548      ; 0.951      ;
; -0.097 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; 0.662      ; 0.670      ;
; -0.074 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.985      ; 1.441      ;
; -0.069 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg         ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.215      ; 0.771      ;
; -0.062 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.914      ; 1.382      ;
; -0.055 ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.915      ; 1.390      ;
; -0.035 ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.518      ; 1.013      ;
; -0.035 ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 2.015      ; 1.510      ;
; 0.028  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.944      ; 1.502      ;
; 0.044  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.915      ; 1.489      ;
; 0.064  ; Datapath:inst|instruction_register:b2v_inst1|output[18] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.232      ; 0.826      ;
; 0.072  ; Datapath:inst|instruction_register:b2v_inst1|output[23] ; CONTROLUNIT:inst5|sel_z[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.241      ; 0.843      ;
; 0.074  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.548      ; 1.152      ;
; 0.105  ; Datapath:inst|instruction_register:b2v_inst1|output[22] ; CONTROLUNIT:inst5|sel_z[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.241      ; 0.876      ;
; 0.109  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.615      ; 1.254      ;
; 0.111  ; Datapath:inst|instruction_register:b2v_inst1|output[21] ; CONTROLUNIT:inst5|sel_z[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.239      ; 0.880      ;
; 0.114  ; Datapath:inst|instruction_register:b2v_inst1|output[20] ; CONTROLUNIT:inst5|sel_z[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.223      ; 0.867      ;
; 0.124  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.563      ; 1.217      ;
; 0.127  ; Datapath:inst|instruction_register:b2v_inst1|output[17] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.227      ; 0.884      ;
; 0.148  ; Datapath:inst|instruction_register:b2v_inst1|output[19] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.158      ; 0.836      ;
; 0.168  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.974      ; 1.672      ;
; 0.187  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.548      ; 1.265      ;
; 0.193  ; Datapath:inst|instruction_register:b2v_inst1|output[16] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.145      ; 0.868      ;
; 0.228  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.585      ; 1.343      ;
; 0.234  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.944      ; 1.708      ;
; 0.235  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.563      ; 1.328      ;
; 0.237  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.540      ; 1.307      ;
; 0.238  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.548      ; 1.316      ;
; 0.272  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.548      ; 1.350      ;
; 0.279  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_DMW_sel        ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.914      ; 1.723      ;
; 0.284  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.641      ; 1.455      ;
; 0.296  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.615      ; 1.441      ;
; 0.299  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.642      ; 1.471      ;
; 0.303  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.193      ; 1.026      ;
; 0.315  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.548      ; 1.393      ;
; 0.318  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.945      ; 1.793      ;
; 0.320  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.965      ; 1.815      ;
; 0.321  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.643      ; 1.494      ;
; 0.322  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.630      ; 1.482      ;
; 0.323  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.662      ; 0.610      ;
; 0.368  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.944      ; 1.842      ;
; 0.458  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.518      ; 1.506      ;
; 0.469  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[0]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.585      ; 1.584      ;
; 0.488  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.518      ; 1.536      ;
; 0.501  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.945      ; 1.976      ;
; 0.506  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.540      ; 1.576      ;
; 0.507  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.944      ; 1.981      ;
; 0.563  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.208      ; 1.301      ;
; 0.564  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.965      ; 2.059      ;
; 0.567  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_PC_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.974      ; 2.071      ;
; 0.595  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.193      ; 1.318      ;
; 0.618  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[1]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.163      ; 1.311      ;
; 0.627  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.510      ; 1.667      ;
; 0.627  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[1]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.518      ; 1.675      ;
; 0.629  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.945      ; 2.104      ;
; 0.641  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.168      ; 1.339      ;
; 0.667  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.611      ; 1.808      ;
; 0.681  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.612      ; 1.823      ;
; 0.681  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[2]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.168      ; 1.379      ;
; 0.687  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[1]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.167      ; 1.384      ;
; 0.703  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.613      ; 1.846      ;
; 0.719  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.189      ; 1.438      ;
; 0.723  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.935      ; 2.188      ;
; 0.748  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[0]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.085      ; 1.363      ;
; 0.755  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.510      ; 1.795      ;
; 0.761  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.540      ; 1.831      ;
; 0.763  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.189      ; 1.482      ;
; 0.772  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.093      ; 1.395      ;
; 0.805  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.656      ; 1.991      ;
; 0.815  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.555      ; 1.900      ;
; 0.819  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.657      ; 2.006      ;
; 0.837  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 0.540      ; 0.907      ;
; 0.840  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.658      ; 2.028      ;
; 0.844  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.159      ; 1.533      ;
; 0.849  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.641      ; 2.020      ;
; 0.862  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|mux_PC_sel[0]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.935      ; 2.327      ;
; 0.864  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.642      ; 2.036      ;
; 0.870  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|sel_x[3]           ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.093      ; 1.493      ;
; 0.886  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_dest[2]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.643      ; 2.059      ;
; 0.911  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.159      ; 1.600      ;
; 0.934  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|mux_RF_sel[2]      ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.510      ; 1.974      ;
; 0.939  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|alu_op[0]          ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.204      ; 1.673      ;
; 0.971  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir             ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 0.000        ; -0.599     ; 0.402      ;
; 1.022  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[1]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.611      ; 2.163      ;
; 1.037  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|wr_dest[3]         ; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; -0.500       ; 1.612      ; 2.179      ;
+--------+---------------------------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E2'                                                                                                                                           ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.606 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 1.931      ; 1.450      ;
; 0.058  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|PC_reg_ld ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; -0.500       ; 1.931      ; 1.614      ;
; 0.167  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.367      ; 0.564      ;
; 0.323  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.367      ; 0.720      ;
; 0.403  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.367      ; 0.800      ;
; 0.430  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.397      ; 0.857      ;
; 0.551  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|ld_IR     ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.397      ; 0.978      ;
; 0.632  ; Datapath:inst|instruction_register:b2v_inst1|output[29] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.367      ; 1.029      ;
; 0.693  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.367      ; 1.090      ;
; 0.810  ; Datapath:inst|instruction_register:b2v_inst1|output[28] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.367      ; 1.207      ;
; 1.012  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.397      ; 1.439      ;
; 1.050  ; CONTROLUNIT:inst5|STATE.T0                              ; CONTROLUNIT:inst5|sel_ir    ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; -0.678     ; 0.402      ;
; 1.117  ; Datapath:inst|instruction_register:b2v_inst1|output[27] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.412      ; 1.559      ;
; 1.640  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|PC_reg_ld ; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 0.000        ; 0.397      ; 2.067      ;
+--------+---------------------------------------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CONTROLUNIT:inst5|STATE.E0'                                                                                                                                             ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.529 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 1.084      ; 0.670      ;
; -0.351 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 0.851      ; 0.615      ;
; -0.089 ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 1.084      ; 0.610      ;
; 0.090  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|wr_en       ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 0.851      ; 0.556      ;
; 0.132  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 0.609      ; 0.856      ;
; 0.547  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 0.609      ; 0.771      ;
; 0.640  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0.000        ; 0.754      ; 1.509      ;
; 0.994  ; CONTROLUNIT:inst5|STATE.T2                              ; CONTROLUNIT:inst5|data_write  ; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; 0.754      ; 1.363      ;
; 1.491  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.450     ; 0.561      ;
; 1.887  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.480     ; 0.927      ;
; 1.974  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.480     ; 1.014      ;
; 1.996  ; Datapath:inst|instruction_register:b2v_inst1|output[31] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.683     ; 0.833      ;
; 2.099  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.713     ; 0.906      ;
; 2.140  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.955     ; 0.705      ;
; 2.161  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.683     ; 0.998      ;
; 2.187  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SVOP_Ld_Reg ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.450     ; 1.257      ;
; 2.197  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.810     ; 0.907      ;
; 2.197  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.955     ; 0.762      ;
; 2.210  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.683     ; 1.047      ;
; 2.238  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|wr_en       ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.713     ; 1.045      ;
; 2.412  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.925     ; 1.007      ;
; 2.461  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.810     ; 1.171      ;
; 2.648  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.627     ; 1.541      ;
; 2.716  ; Datapath:inst|instruction_register:b2v_inst1|output[26] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.657     ; 1.579      ;
; 2.754  ; CONTROLUNIT:inst5|STATE.T1                              ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.657     ; 1.617      ;
; 2.764  ; Datapath:inst|instruction_register:b2v_inst1|output[30] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.780     ; 1.504      ;
; 2.770  ; Datapath:inst|instruction_register:b2v_inst1|output[24] ; CONTROLUNIT:inst5|SIP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.657     ; 1.633      ;
; 2.960  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|SOP_Ld_Reg  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.925     ; 1.555      ;
; 3.094  ; Datapath:inst|instruction_register:b2v_inst1|output[25] ; CONTROLUNIT:inst5|data_write  ; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; -0.500       ; -0.780     ; 1.834      ;
+--------+---------------------------------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.254 ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.T0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.623      ; 1.588      ;
; 0.106  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E2                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 1.527      ; 1.842      ;
; 0.126  ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.E0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 1.527      ; 1.872      ;
; 0.158  ; CONTROLUNIT:inst5|STATE.E0                               ; CONTROLUNIT:inst5|STATE.E0                                                                                                   ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; 0.000        ; 1.527      ; 1.894      ;
; 0.253  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.691      ; 1.058      ;
; 0.253  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.691      ; 1.058      ;
; 0.264  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.705      ; 1.083      ;
; 0.264  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.705      ; 1.083      ;
; 0.264  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.705      ; 1.083      ;
; 0.265  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]  ; Datapath:inst|instruction_register:b2v_inst1|output[18]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.039      ; 0.388      ;
; 0.268  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.079      ;
; 0.268  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.079      ;
; 0.268  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.080      ;
; 0.280  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.091      ;
; 0.292  ; CONTROLUNIT:inst5|STATE.T0                               ; CONTROLUNIT:inst5|STATE.T1                                                                                                   ; CLK                        ; CLK         ; 0.000        ; 0.027      ; 0.403      ;
; 0.297  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.109      ;
; 0.297  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.109      ;
; 0.297  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.109      ;
; 0.308  ; Datapath:inst|instruction_register:b2v_inst1|output[13]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[0]                 ; CLK                        ; CLK         ; 0.000        ; 0.039      ; 0.431      ;
; 0.313  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.706      ; 1.133      ;
; 0.321  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.132      ;
; 0.321  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.132      ;
; 0.325  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.705      ; 1.144      ;
; 0.325  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.705      ; 1.144      ;
; 0.325  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.705      ; 1.144      ;
; 0.330  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.696      ; 1.140      ;
; 0.331  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.143      ;
; 0.331  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.143      ;
; 0.331  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.143      ;
; 0.341  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[3]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.603      ; 1.058      ;
; 0.341  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.603      ; 1.058      ;
; 0.350  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[10] ; Datapath:inst|instruction_register:b2v_inst1|output[26]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.158      ; 0.592      ;
; 0.352  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.617      ; 1.083      ;
; 0.352  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[5]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.617      ; 1.083      ;
; 0.352  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.617      ; 1.083      ;
; 0.354  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.165      ;
; 0.354  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.165      ;
; 0.354  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.165      ;
; 0.356  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[8]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.079      ;
; 0.356  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[1]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.079      ;
; 0.356  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[11]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.080      ;
; 0.357  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.168      ;
; 0.357  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.169      ;
; 0.357  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.168      ;
; 0.357  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.698      ; 1.169      ;
; 0.361  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.697      ; 1.172      ;
; 0.365  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                                     ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.691      ; 1.170      ;
; 0.365  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                                      ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; 0.000        ; 0.691      ; 1.170      ;
; 0.368  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[6]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.091      ;
; 0.384  ; Datapath:inst|instruction_register:b2v_inst1|output[15]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[2]                 ; CLK                        ; CLK         ; 0.000        ; 0.039      ; 0.507      ;
; 0.385  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[11]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.109      ;
; 0.385  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[6]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.109      ;
; 0.385  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[4]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.109      ;
; 0.401  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[14]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.618      ; 1.133      ;
; 0.409  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[9]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.132      ;
; 0.409  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[0]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.132      ;
; 0.413  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[15]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.617      ; 1.144      ;
; 0.413  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.617      ; 1.144      ;
; 0.413  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[5]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.617      ; 1.144      ;
; 0.418  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[2]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.608      ; 1.140      ;
; 0.419  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[12]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.143      ;
; 0.419  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[7]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.143      ;
; 0.419  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[2]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.143      ;
; 0.442  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[9]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.165      ;
; 0.442  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[0]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.165      ;
; 0.442  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[14]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.165      ;
; 0.444  ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[13] ; Datapath:inst|instruction_register:b2v_inst1|output[13]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445  ; Datapath:inst|single_register:b2v_PC_REGISTER|output[6]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_datain_reg0 ; CLK                        ; CLK         ; 0.000        ; 0.223      ; 0.772      ;
; 0.445  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[8]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.168      ;
; 0.445  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[7]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.169      ;
; 0.445  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[1]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.168      ;
; 0.445  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[12]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.610      ; 1.169      ;
; 0.446  ; Datapath:inst|instruction_register:b2v_inst1|output[1]   ; Datapath:inst|single_register:b2v_PC_REGISTER|output[1]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.040      ; 0.570      ;
; 0.449  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[4]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.609      ; 1.172      ;
; 0.453  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[10]                                                                     ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.603      ; 1.170      ;
; 0.453  ; CONTROLUNIT:inst5|sel_ir                                 ; Datapath:inst|instruction_register:b2v_inst1|tmp_bot[3]                                                                      ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; 0.000        ; 0.603      ; 1.170      ;
; 0.469  ; CONTROLUNIT:inst5|STATE.E2                               ; CONTROLUNIT:inst5|STATE.T0                                                                                                   ; CONTROLUNIT:inst5|STATE.E2 ; CLK         ; -0.500       ; 1.623      ; 1.811      ;
; 0.494  ; Datapath:inst|instruction_register:b2v_inst1|output[14]  ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[1]                 ; CLK                        ; CLK         ; 0.000        ; 0.039      ; 0.617      ;
; 0.501  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[15] ; Datapath:inst|instruction_register:b2v_inst1|output[31]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.113      ; 0.698      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[15]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[14]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[13]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[12]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[11]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[10]                                                                             ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[9]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[8]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[7]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[6]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[5]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[4]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[3]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[2]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.506  ; CONTROLUNIT:inst5|SIP_Ld_Reg                             ; Datapath:inst|single_register:b2v_SIP|output[1]                                                                              ; CONTROLUNIT:inst5|STATE.E0 ; CLK         ; -0.500       ; 0.673      ; 0.783      ;
; 0.507  ; Datapath:inst|instruction_register:b2v_inst1|tmp_top[13] ; Datapath:inst|instruction_register:b2v_inst1|output[29]                                                                      ; CLK                        ; CLK         ; 0.000        ; 0.144      ; 0.735      ;
; 0.521  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[15]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 0.897      ; 1.032      ;
; 0.521  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[14]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 0.897      ; 1.032      ;
; 0.521  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[13]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 0.897      ; 1.032      ;
; 0.521  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[12]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 0.897      ; 1.032      ;
; 0.521  ; CONTROLUNIT:inst5|SVOP_Ld_Reg                            ; Datapath:inst|single_register:b2v_SVOP|output[11]                                                                            ; CONTROLUNIT:inst5|STATE.T2 ; CLK         ; -0.500       ; 0.897      ; 1.032      ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.E0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.E2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.Init                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.T0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.T1                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; CONTROLUNIT:inst5|STATE.T2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__1|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~porta_we_reg           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|RF:b2v_RF_inst|altsyncram:DATA_MEM[0][15]__2|altsyncram_brg1:auto_generated|ram_block1a0~portb_address_reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|address_reg_b[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a100~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a101~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a102~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a103~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a104~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a105~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a106~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a107~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a108~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a109~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a110~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a111~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a112~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a113~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a114~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a115~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a116~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a117~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Datapath:inst|data_mem:b2v_DM_inst|altsyncram:DATA_MEM_rtl_0|altsyncram_gkl1:auto_generated|ram_block1a118~porta_datain_reg0  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.T2'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+
; 0.197 ; 0.197        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[0] ;
; 0.200 ; 0.200        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[0]|datac       ;
; 0.204 ; 0.204        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMW_sel|datad              ;
; 0.205 ; 0.205        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DM_Data_sel[1]|datad       ;
; 0.207 ; 0.207        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[1]      ;
; 0.208 ; 0.208        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_PC_sel[0]      ;
; 0.209 ; 0.209        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMW_sel        ;
; 0.210 ; 0.210        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DM_Data_sel[1] ;
; 0.210 ; 0.210        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[1]|datac            ;
; 0.211 ; 0.211        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_PC_sel[0]|datac            ;
; 0.227 ; 0.227        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[2]         ;
; 0.228 ; 0.228        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[1]         ;
; 0.228 ; 0.228        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[3]         ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[2]|datac               ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|inclk[0]   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5clkctrl|outclk     ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[1]|datac               ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[3]|datac               ;
; 0.235 ; 0.235        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_dest[0]         ;
; 0.238 ; 0.238        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_dest[0]|datac               ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|inclk[0]   ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2clkctrl|outclk     ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[0]|datad            ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[1]|datad            ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_RF_sel[2]|datad            ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[0]      ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[1]      ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_RF_sel[2]      ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|inclk[0]   ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9clkctrl|outclk     ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_DMR_sel        ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[1]|datad                 ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[2]|datad                 ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]|datad                 ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[0]|datad                 ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[1]           ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[2]           ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[3]           ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_z[0]           ;
; 0.280 ; 0.280        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|data_write|datad               ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel|dataa              ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|data_write         ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]|datad                ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[0]|datad                ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[1]          ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|alu_op[0]          ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[1]           ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[2]           ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[1]|datac                 ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[2]|datac                 ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[0]|datad                 ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]|datad                 ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|wr_en              ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|inclk[0]     ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2clkctrl|outclk       ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[0]           ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|wr_en|datac                    ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|sel_x[3]           ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|datad             ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|inclk[0]    ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3clkctrl|outclk      ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~6|combout           ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|datad            ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_DMR_sel~1|combout          ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|dataa             ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|inclk[0]     ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5clkctrl|outclk       ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|datad             ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~5|combout           ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~2|combout           ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|mux_A_sel[0]       ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SOP_Ld_Reg|dataa               ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_A_sel[0]|dataa             ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg         ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|combout           ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|combout          ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~10|dataa            ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|combout           ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector20~4|dataa             ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|combout           ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~1|datab             ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|combout             ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector28~3|datab             ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|Selector38~0|combout           ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|combout           ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|combout            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_z[3]~2|datab               ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|datad             ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector38~0|datad             ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|mux_B_sel~1|datac              ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector15~0|combout           ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector42~9|dataa             ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|combout           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|Selector13~1|datac             ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|SVOP_Ld_Reg|datac              ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|datad              ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|sel_x[3]~5|datad               ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.T2 ; Fall       ; inst5|sel_ir|dataa                   ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.T2 ; Rise       ; inst5|alu_op[1]~3|combout            ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E2'                                                               ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2|q                ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|sel_ir        ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|sel_ir|dataa              ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E2 ; Fall       ; inst5|Selector38~0|combout      ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|Selector38~0|datab        ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|inclk[0] ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|STATE.E2~clkctrl|outclk   ;
; 0.630 ; 0.630        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|PC_reg_ld|datad           ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; inst5|ld_IR|datad               ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|PC_reg_ld     ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E2 ; Rise       ; CONTROLUNIT:inst5|ld_IR         ;
+-------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CONTROLUNIT:inst5|STATE.E0'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datad        ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|datac      ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|dataa        ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|datac     ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|datac      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|datac      ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|STATE.E0|q              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~2|datac      ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector20~2|combout    ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|datac      ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|datac      ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|datac     ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector28~3|combout    ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector20~6|combout    ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SVOP_Ld_Reg ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector42~10|combout   ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SVOP_Ld_Reg|datac       ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SIP_Ld_Reg|datad        ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SOP_Ld_Reg  ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|SIP_Ld_Reg  ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector30~1|combout    ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|SOP_Ld_Reg|dataa        ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector30~1|datac      ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; inst5|Selector32~2|datad      ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|data_write  ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|Selector32~2|combout    ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|data_write|datad        ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; CONTROLUNIT:inst5|STATE.E0 ; Rise       ; inst5|wr_en|datac             ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; CONTROLUNIT:inst5|STATE.E0 ; Fall       ; CONTROLUNIT:inst5|wr_en       ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 1.375 ; 1.558 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 1.301 ; 2.015 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 0.901 ; 1.524 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 1.033 ; 1.702 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 1.242 ; 1.959 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 1.055 ; 1.711 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 1.156 ; 1.841 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 1.132 ; 1.811 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 0.928 ; 1.591 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 1.079 ; 1.733 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 0.995 ; 1.661 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 1.086 ; 1.755 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 1.067 ; 1.720 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 1.301 ; 2.015 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 0.960 ; 1.597 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 1.145 ; 1.835 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 1.097 ; 1.796 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 0.945 ; 1.607 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.218  ; -0.042 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; -0.677 ; -1.285 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -0.677 ; -1.285 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -0.805 ; -1.455 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -0.993 ; -1.674 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -0.811 ; -1.435 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -0.911 ; -1.560 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -0.901 ; -1.560 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -0.704 ; -1.349 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -0.850 ; -1.486 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -0.771 ; -1.418 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -0.857 ; -1.507 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -0.836 ; -1.473 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -1.050 ; -1.727 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -0.733 ; -1.355 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -0.914 ; -1.584 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -0.867 ; -1.546 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; -0.721 ; -1.365 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 4.696 ; 4.928 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 4.200 ; 4.445 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 3.610 ; 3.736 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 4.148 ; 4.314 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 4.696 ; 4.928 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 3.768 ; 3.921 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 4.191 ; 4.344 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 4.126 ; 4.283 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 3.927 ; 4.082 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 4.379 ; 4.607 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 4.212 ; 4.376 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 3.999 ; 4.173 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 4.395 ; 4.628 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 4.261 ; 4.472 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 3.927 ; 4.099 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 4.153 ; 4.318 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 4.210 ; 4.372 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 4.785 ; 5.015 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 4.180 ; 4.370 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 3.946 ; 4.122 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 4.049 ; 4.202 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 3.998 ; 4.198 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 4.721 ; 4.993 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 4.029 ; 4.203 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 4.785 ; 5.015 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 4.311 ; 4.490 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 4.260 ; 4.448 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 4.540 ; 4.752 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 4.042 ; 4.200 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 4.309 ; 4.518 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 4.002 ; 4.153 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 4.357 ; 4.592 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 4.640 ; 4.853 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 3.716 ; 3.869 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 4.431 ; 4.576 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 3.526 ; 3.647 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 4.092 ; 4.329 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 3.526 ; 3.647 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 4.040 ; 4.200 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 4.567 ; 4.791 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 3.678 ; 3.826 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 4.083 ; 4.230 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 4.021 ; 4.172 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 3.829 ; 3.979 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 4.262 ; 4.481 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 4.103 ; 4.261 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 3.900 ; 4.068 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 4.280 ; 4.506 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 4.151 ; 4.355 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 3.830 ; 3.995 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 4.046 ; 4.205 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 4.101 ; 4.257 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 3.628 ; 3.776 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 4.073 ; 4.257 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 3.847 ; 4.017 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 3.945 ; 4.093 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 3.897 ; 4.089 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 4.592 ; 4.855 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 3.927 ; 4.094 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 4.654 ; 4.876 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 4.197 ; 4.369 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 4.148 ; 4.329 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 4.417 ; 4.621 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 3.939 ; 4.092 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 4.196 ; 4.399 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 3.901 ; 4.046 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 4.241 ; 4.467 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 4.513 ; 4.719 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 3.628 ; 3.776 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 4.303 ; 4.444 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -8.911    ; -2.034  ; N/A      ; N/A     ; -3.000              ;
;  CLK                        ; -8.911    ; -0.254  ; N/A      ; N/A     ; -3.000              ;
;  CONTROLUNIT:inst5|STATE.E0 ; -5.408    ; -0.937  ; N/A      ; N/A     ; 0.368               ;
;  CONTROLUNIT:inst5|STATE.E2 ; -3.892    ; -0.885  ; N/A      ; N/A     ; 0.358               ;
;  CONTROLUNIT:inst5|STATE.T2 ; -4.416    ; -2.034  ; N/A      ; N/A     ; 0.197               ;
; Design-wide TNS             ; -4350.856 ; -14.492 ; 0.0      ; 0.0     ; -1551.752           ;
;  CLK                        ; -4270.302 ; -0.254  ; N/A      ; N/A     ; -1551.752           ;
;  CONTROLUNIT:inst5|STATE.E0 ; -22.594   ; -1.517  ; N/A      ; N/A     ; 0.000               ;
;  CONTROLUNIT:inst5|STATE.E2 ; -7.054    ; -0.885  ; N/A      ; N/A     ; 0.000               ;
;  CONTROLUNIT:inst5|STATE.T2 ; -50.906   ; -11.930 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST       ; CLK        ; 2.281 ; 2.344 ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; 2.321 ; 2.928 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; 1.664 ; 2.121 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; 1.862 ; 2.391 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; 2.242 ; 2.805 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; 1.947 ; 2.466 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; 2.149 ; 2.652 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; 2.084 ; 2.586 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; 1.711 ; 2.229 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; 1.988 ; 2.463 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; 1.804 ; 2.326 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; 1.999 ; 2.495 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; 1.957 ; 2.453 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; 2.321 ; 2.928 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; 1.804 ; 2.284 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; 2.089 ; 2.623 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; 1.955 ; 2.483 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; 1.704 ; 2.214 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST       ; CLK        ; 0.379  ; 0.314  ; Rise       ; CLK             ;
; SIPi[*]   ; CLK        ; -0.677 ; -1.285 ; Rise       ; CLK             ;
;  SIPi[0]  ; CLK        ; -0.677 ; -1.285 ; Rise       ; CLK             ;
;  SIPi[1]  ; CLK        ; -0.805 ; -1.455 ; Rise       ; CLK             ;
;  SIPi[2]  ; CLK        ; -0.993 ; -1.674 ; Rise       ; CLK             ;
;  SIPi[3]  ; CLK        ; -0.811 ; -1.435 ; Rise       ; CLK             ;
;  SIPi[4]  ; CLK        ; -0.911 ; -1.560 ; Rise       ; CLK             ;
;  SIPi[5]  ; CLK        ; -0.901 ; -1.560 ; Rise       ; CLK             ;
;  SIPi[6]  ; CLK        ; -0.704 ; -1.349 ; Rise       ; CLK             ;
;  SIPi[7]  ; CLK        ; -0.850 ; -1.486 ; Rise       ; CLK             ;
;  SIPi[8]  ; CLK        ; -0.771 ; -1.418 ; Rise       ; CLK             ;
;  SIPi[9]  ; CLK        ; -0.857 ; -1.507 ; Rise       ; CLK             ;
;  SIPi[10] ; CLK        ; -0.836 ; -1.473 ; Rise       ; CLK             ;
;  SIPi[11] ; CLK        ; -1.050 ; -1.727 ; Rise       ; CLK             ;
;  SIPi[12] ; CLK        ; -0.733 ; -1.355 ; Rise       ; CLK             ;
;  SIPi[13] ; CLK        ; -0.914 ; -1.584 ; Rise       ; CLK             ;
;  SIPi[14] ; CLK        ; -0.867 ; -1.546 ; Rise       ; CLK             ;
;  SIPi[15] ; CLK        ; -0.721 ; -1.365 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 7.833 ; 8.013 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 7.041 ; 7.216 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 6.028 ; 6.123 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 6.963 ; 7.080 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 7.833 ; 8.013 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 6.309 ; 6.413 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 6.963 ; 7.097 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 6.884 ; 6.999 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 6.660 ; 6.711 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 7.427 ; 7.477 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 7.019 ; 7.165 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 6.734 ; 6.798 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 7.481 ; 7.531 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 7.255 ; 7.261 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 6.653 ; 6.722 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 6.921 ; 7.057 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 7.033 ; 7.171 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 8.132 ; 8.173 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 7.115 ; 7.159 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 6.632 ; 6.686 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 6.765 ; 6.896 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 6.765 ; 6.881 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 8.064 ; 8.087 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 6.758 ; 6.897 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 8.132 ; 8.173 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 7.227 ; 7.331 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 7.156 ; 7.210 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 7.605 ; 7.734 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 6.742 ; 6.832 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 7.310 ; 7.309 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 6.672 ; 6.777 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 7.357 ; 7.352 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 7.754 ; 7.877 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 6.262 ; 6.327 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 7.422 ; 7.497 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port     ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+---------------+----------------------------+-------+-------+------------+----------------------------+
; out_sop[*]    ; CLK                        ; 3.526 ; 3.647 ; Rise       ; CLK                        ;
;  out_sop[0]   ; CLK                        ; 4.092 ; 4.329 ; Rise       ; CLK                        ;
;  out_sop[1]   ; CLK                        ; 3.526 ; 3.647 ; Rise       ; CLK                        ;
;  out_sop[2]   ; CLK                        ; 4.040 ; 4.200 ; Rise       ; CLK                        ;
;  out_sop[3]   ; CLK                        ; 4.567 ; 4.791 ; Rise       ; CLK                        ;
;  out_sop[4]   ; CLK                        ; 3.678 ; 3.826 ; Rise       ; CLK                        ;
;  out_sop[5]   ; CLK                        ; 4.083 ; 4.230 ; Rise       ; CLK                        ;
;  out_sop[6]   ; CLK                        ; 4.021 ; 4.172 ; Rise       ; CLK                        ;
;  out_sop[7]   ; CLK                        ; 3.829 ; 3.979 ; Rise       ; CLK                        ;
;  out_sop[8]   ; CLK                        ; 4.262 ; 4.481 ; Rise       ; CLK                        ;
;  out_sop[9]   ; CLK                        ; 4.103 ; 4.261 ; Rise       ; CLK                        ;
;  out_sop[10]  ; CLK                        ; 3.900 ; 4.068 ; Rise       ; CLK                        ;
;  out_sop[11]  ; CLK                        ; 4.280 ; 4.506 ; Rise       ; CLK                        ;
;  out_sop[12]  ; CLK                        ; 4.151 ; 4.355 ; Rise       ; CLK                        ;
;  out_sop[13]  ; CLK                        ; 3.830 ; 3.995 ; Rise       ; CLK                        ;
;  out_sop[14]  ; CLK                        ; 4.046 ; 4.205 ; Rise       ; CLK                        ;
;  out_sop[15]  ; CLK                        ; 4.101 ; 4.257 ; Rise       ; CLK                        ;
; out_svop[*]   ; CLK                        ; 3.628 ; 3.776 ; Rise       ; CLK                        ;
;  out_svop[0]  ; CLK                        ; 4.073 ; 4.257 ; Rise       ; CLK                        ;
;  out_svop[1]  ; CLK                        ; 3.847 ; 4.017 ; Rise       ; CLK                        ;
;  out_svop[2]  ; CLK                        ; 3.945 ; 4.093 ; Rise       ; CLK                        ;
;  out_svop[3]  ; CLK                        ; 3.897 ; 4.089 ; Rise       ; CLK                        ;
;  out_svop[4]  ; CLK                        ; 4.592 ; 4.855 ; Rise       ; CLK                        ;
;  out_svop[5]  ; CLK                        ; 3.927 ; 4.094 ; Rise       ; CLK                        ;
;  out_svop[6]  ; CLK                        ; 4.654 ; 4.876 ; Rise       ; CLK                        ;
;  out_svop[7]  ; CLK                        ; 4.197 ; 4.369 ; Rise       ; CLK                        ;
;  out_svop[8]  ; CLK                        ; 4.148 ; 4.329 ; Rise       ; CLK                        ;
;  out_svop[9]  ; CLK                        ; 4.417 ; 4.621 ; Rise       ; CLK                        ;
;  out_svop[10] ; CLK                        ; 3.939 ; 4.092 ; Rise       ; CLK                        ;
;  out_svop[11] ; CLK                        ; 4.196 ; 4.399 ; Rise       ; CLK                        ;
;  out_svop[12] ; CLK                        ; 3.901 ; 4.046 ; Rise       ; CLK                        ;
;  out_svop[13] ; CLK                        ; 4.241 ; 4.467 ; Rise       ; CLK                        ;
;  out_svop[14] ; CLK                        ; 4.513 ; 4.719 ; Rise       ; CLK                        ;
;  out_svop[15] ; CLK                        ; 3.628 ; 3.776 ; Rise       ; CLK                        ;
; Load_Ir       ; CONTROLUNIT:inst5|STATE.E2 ; 4.303 ; 4.444 ; Rise       ; CONTROLUNIT:inst5|STATE.E2 ;
+---------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Load_Ir       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_sop[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_svop[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ER                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SIPi[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Load_Ir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Load_Ir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_sop[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_sop[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_sop[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_sop[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_sop[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_svop[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_svop[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_svop[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_svop[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_svop[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_svop[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 15033    ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E0 ; CLK                        ; 2        ; 180      ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E2 ; CLK                        ; 82       ; 2        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CLK                        ; 32       ; 7381     ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 22       ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 4        ; 4        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 12       ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1        ; 1        ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 1        ; 0        ; 117      ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0        ; 0        ; 6        ; 6        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK                        ; CLK                        ; 15033    ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E0 ; CLK                        ; 2        ; 180      ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.E2 ; CLK                        ; 82       ; 2        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CLK                        ; 32       ; 7381     ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 22       ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E0 ; 0        ; 0        ; 4        ; 4        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.E2 ; 12       ; 0        ; 0        ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.E2 ; 1        ; 1        ; 0        ; 0        ;
; CLK                        ; CONTROLUNIT:inst5|STATE.T2 ; 1        ; 0        ; 117      ; 0        ;
; CONTROLUNIT:inst5|STATE.T2 ; CONTROLUNIT:inst5|STATE.T2 ; 0        ; 0        ; 6        ; 6        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed May 06 17:05:55 2015
Info: Command: quartus_sta cs701 -c cs701_qsim
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst5|wr_en|combout" is a latch
    Warning: Node "inst5|wr_dest[0]|combout" is a latch
    Warning: Node "inst5|wr_dest[1]|combout" is a latch
    Warning: Node "inst5|wr_dest[2]|combout" is a latch
    Warning: Node "inst5|wr_dest[3]|combout" is a latch
    Warning: Node "inst5|sel_x[0]|combout" is a latch
    Warning: Node "inst5|sel_x[1]|combout" is a latch
    Warning: Node "inst5|sel_x[2]|combout" is a latch
    Warning: Node "inst5|sel_x[3]|combout" is a latch
    Warning: Node "inst5|mux_RF_sel[0]|combout" is a latch
    Warning: Node "inst5|mux_RF_sel[1]|combout" is a latch
    Warning: Node "inst5|mux_RF_sel[2]|combout" is a latch
    Warning: Node "inst5|mux_A_sel[0]|combout" is a latch
    Warning: Node "inst5|SIP_Ld_Reg|combout" is a latch
    Warning: Node "inst5|sel_z[0]|combout" is a latch
    Warning: Node "inst5|sel_z[1]|combout" is a latch
    Warning: Node "inst5|sel_z[2]|combout" is a latch
    Warning: Node "inst5|sel_z[3]|combout" is a latch
    Warning: Node "inst5|sel_ir|combout" is a latch
    Warning: Node "inst5|ld_IR|combout" is a latch
    Warning: Node "inst5|alu_op[1]|combout" is a latch
    Warning: Node "inst5|alu_op[0]|combout" is a latch
    Warning: Node "inst5|mux_DMR_sel|combout" is a latch
    Warning: Node "inst5|mux_PC_sel[0]|combout" is a latch
    Warning: Node "inst5|PC_reg_ld|combout" is a latch
    Warning: Node "inst5|mux_DM_Data_sel[1]|combout" is a latch
    Warning: Node "inst5|mux_DM_Data_sel[0]|combout" is a latch
    Warning: Node "inst5|mux_DMW_sel|combout" is a latch
    Warning: Node "inst5|mux_PC_sel[1]|combout" is a latch
    Warning: Node "inst5|data_write|combout" is a latch
    Warning: Node "inst5|SOP_Ld_Reg|combout" is a latch
    Warning: Node "inst5|SVOP_Ld_Reg|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'cs701_qsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
    Info: create_clock -period 1.000 -name CONTROLUNIT:inst5|STATE.E0 CONTROLUNIT:inst5|STATE.E0
    Info: create_clock -period 1.000 -name CONTROLUNIT:inst5|STATE.T2 CONTROLUNIT:inst5|STATE.T2
    Info: create_clock -period 1.000 -name CONTROLUNIT:inst5|STATE.E2 CONTROLUNIT:inst5|STATE.E2
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -8.911
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -8.911     -4270.302 CLK 
    Info:    -5.408       -22.594 CONTROLUNIT:inst5|STATE.E0 
    Info:    -4.416       -50.906 CONTROLUNIT:inst5|STATE.T2 
    Info:    -3.892        -7.054 CONTROLUNIT:inst5|STATE.E2 
Info: Worst-case hold slack is -2.034
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.034       -11.930 CONTROLUNIT:inst5|STATE.T2 
    Info:    -0.937        -1.517 CONTROLUNIT:inst5|STATE.E0 
    Info:    -0.885        -0.885 CONTROLUNIT:inst5|STATE.E2 
    Info:    -0.160        -0.160 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1551.752 CLK 
    Info:     0.225         0.000 CONTROLUNIT:inst5|STATE.T2 
    Info:     0.368         0.000 CONTROLUNIT:inst5|STATE.E0 
    Info:     0.398         0.000 CONTROLUNIT:inst5|STATE.E2 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.946
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.946     -3750.947 CLK 
    Info:    -4.861       -20.334 CONTROLUNIT:inst5|STATE.E0 
    Info:    -3.981       -47.686 CONTROLUNIT:inst5|STATE.T2 
    Info:    -3.501        -6.239 CONTROLUNIT:inst5|STATE.E2 
Info: Worst-case hold slack is -1.771
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.771        -9.269 CONTROLUNIT:inst5|STATE.T2 
    Info:    -0.868        -1.392 CONTROLUNIT:inst5|STATE.E0 
    Info:    -0.765        -0.765 CONTROLUNIT:inst5|STATE.E2 
    Info:    -0.161        -0.161 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1551.752 CLK 
    Info:     0.348         0.000 CONTROLUNIT:inst5|STATE.T2 
    Info:     0.396         0.000 CONTROLUNIT:inst5|STATE.E0 
    Info:     0.453         0.000 CONTROLUNIT:inst5|STATE.E2 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.T2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E2}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CONTROLUNIT:inst5|STATE.E0}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.469
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.469     -2295.439 CLK 
    Info:    -2.989       -12.467 CONTROLUNIT:inst5|STATE.E0 
    Info:    -2.426       -22.784 CONTROLUNIT:inst5|STATE.T2 
    Info:    -1.881        -2.974 CONTROLUNIT:inst5|STATE.E2 
Info: Worst-case hold slack is -1.140
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.140        -6.545 CONTROLUNIT:inst5|STATE.T2 
    Info:    -0.606        -0.606 CONTROLUNIT:inst5|STATE.E2 
    Info:    -0.529        -0.880 CONTROLUNIT:inst5|STATE.E0 
    Info:    -0.254        -0.254 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -876.635 CLK 
    Info:     0.197         0.000 CONTROLUNIT:inst5|STATE.T2 
    Info:     0.358         0.000 CONTROLUNIT:inst5|STATE.E2 
    Info:     0.391         0.000 CONTROLUNIT:inst5|STATE.E0 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 336 megabytes
    Info: Processing ended: Wed May 06 17:06:02 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


