// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module resource_table_top(	// ventus/src/cta/resource_table.scala:620:7
  input         clock,	// ventus/src/cta/resource_table.scala:620:7
                reset,	// ventus/src/cta/resource_table.scala:620:7
  output        io_alloc_ready,	// ventus/src/cta/resource_table.scala:626:14
  input         io_alloc_valid,	// ventus/src/cta/resource_table.scala:626:14
  input  [2:0]  io_alloc_bits_wg_slot_id,	// ventus/src/cta/resource_table.scala:626:14
  input  [17:0] io_alloc_bits_num_lds,	// ventus/src/cta/resource_table.scala:626:14
  input  [10:0] io_alloc_bits_num_sgpr,	// ventus/src/cta/resource_table.scala:626:14
                io_alloc_bits_num_vgpr,	// ventus/src/cta/resource_table.scala:626:14
  input  [31:0] io_alloc_bits_wg_id,	// ventus/src/cta/resource_table.scala:626:14
  output        io_dealloc_ready,	// ventus/src/cta/resource_table.scala:626:14
  input         io_dealloc_valid,	// ventus/src/cta/resource_table.scala:626:14
  input  [2:0]  io_dealloc_bits_wg_slot_id,	// ventus/src/cta/resource_table.scala:626:14
  input  [3:0]  io_dealloc_bits_num_wf,	// ventus/src/cta/resource_table.scala:626:14
  input         io_dealloc_bits_lds_dealloc_en,	// ventus/src/cta/resource_table.scala:626:14
                io_dealloc_bits_sgpr_dealloc_en,	// ventus/src/cta/resource_table.scala:626:14
                io_dealloc_bits_vgpr_dealloc_en,	// ventus/src/cta/resource_table.scala:626:14
  input  [31:0] io_dealloc_bits_wg_id,	// ventus/src/cta/resource_table.scala:626:14
  output        io_slot_dealloc_valid,	// ventus/src/cta/resource_table.scala:626:14
  output [2:0]  io_slot_dealloc_bits_wg_slot_id,	// ventus/src/cta/resource_table.scala:626:14
  output [3:0]  io_slot_dealloc_bits_num_wf,	// ventus/src/cta/resource_table.scala:626:14
  input         io_rtcache_lds_ready,	// ventus/src/cta/resource_table.scala:626:14
  output        io_rtcache_lds_valid,	// ventus/src/cta/resource_table.scala:626:14
  output [17:0] io_rtcache_lds_bits_size_0,	// ventus/src/cta/resource_table.scala:626:14
                io_rtcache_lds_bits_size_1,	// ventus/src/cta/resource_table.scala:626:14
  input         io_rtcache_sgpr_ready,	// ventus/src/cta/resource_table.scala:626:14
  output        io_rtcache_sgpr_valid,	// ventus/src/cta/resource_table.scala:626:14
  output [10:0] io_rtcache_sgpr_bits_size_0,	// ventus/src/cta/resource_table.scala:626:14
                io_rtcache_sgpr_bits_size_1,	// ventus/src/cta/resource_table.scala:626:14
  input         io_rtcache_vgpr_ready,	// ventus/src/cta/resource_table.scala:626:14
  output        io_rtcache_vgpr_valid,	// ventus/src/cta/resource_table.scala:626:14
  output [10:0] io_rtcache_vgpr_bits_size_0,	// ventus/src/cta/resource_table.scala:626:14
                io_rtcache_vgpr_bits_size_1,	// ventus/src/cta/resource_table.scala:626:14
  input         io_cuinterface_wg_new_ready,	// ventus/src/cta/resource_table.scala:626:14
  output        io_cuinterface_wg_new_valid,	// ventus/src/cta/resource_table.scala:626:14
  output [9:0]  io_cuinterface_wg_new_bits_sgpr_base,	// ventus/src/cta/resource_table.scala:626:14
                io_cuinterface_wg_new_bits_vgpr_base,	// ventus/src/cta/resource_table.scala:626:14
  output [16:0] io_cuinterface_wg_new_bits_lds_base,	// ventus/src/cta/resource_table.scala:626:14
  output [31:0] io_cuinterface_wg_new_bits_wg_id	// ventus/src/cta/resource_table.scala:626:14
);

  wire        io_cuinterface_wg_new_valid_0;	// ventus/src/cta/resource_table.scala:856:84
  wire        _baseaddr_vgpr_reg_q_io_enq_ready;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire        _baseaddr_vgpr_reg_q_io_deq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire [31:0] _baseaddr_vgpr_reg_q_io_deq_bits_wg_id;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire        _baseaddr_sgpr_reg_q_io_enq_ready;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire        _baseaddr_sgpr_reg_q_io_deq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire [31:0] _baseaddr_sgpr_reg_q_io_deq_bits_wg_id;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire        _baseaddr_lds_reg_q_io_enq_ready;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire        _baseaddr_lds_reg_q_io_deq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire [31:0] _baseaddr_lds_reg_q_io_deq_bits_wg_id;	// src/main/scala/chisel3/util/Decoupled.scala:362:21
  wire        _slot_dealloc_io_enq_ready;	// ventus/src/cta/resource_table.scala:769:28
  wire        _dealloc_decoupledio_io_in_ready;	// ventus/src/cta/resource_table.scala:768:35
  wire        _dealloc_decoupledio_io_out0_valid;	// ventus/src/cta/resource_table.scala:768:35
  wire [2:0]  _dealloc_decoupledio_io_out0_bits_wg_slot_id;	// ventus/src/cta/resource_table.scala:768:35
  wire [31:0] _dealloc_decoupledio_io_out0_bits_wg_id;	// ventus/src/cta/resource_table.scala:768:35
  wire        _dealloc_decoupledio_io_out1_valid;	// ventus/src/cta/resource_table.scala:768:35
  wire [2:0]  _dealloc_decoupledio_io_out1_bits_wg_slot_id;	// ventus/src/cta/resource_table.scala:768:35
  wire [31:0] _dealloc_decoupledio_io_out1_bits_wg_id;	// ventus/src/cta/resource_table.scala:768:35
  wire        _dealloc_decoupledio_io_out2_valid;	// ventus/src/cta/resource_table.scala:768:35
  wire [2:0]  _dealloc_decoupledio_io_out2_bits_wg_slot_id;	// ventus/src/cta/resource_table.scala:768:35
  wire [31:0] _dealloc_decoupledio_io_out2_bits_wg_id;	// ventus/src/cta/resource_table.scala:768:35
  wire        _alloc_decoupledio_io_in_ready;	// ventus/src/cta/resource_table.scala:715:33
  wire        _alloc_decoupledio_io_out0_valid;	// ventus/src/cta/resource_table.scala:715:33
  wire [2:0]  _alloc_decoupledio_io_out0_bits_wg_slot_id;	// ventus/src/cta/resource_table.scala:715:33
  wire [17:0] _alloc_decoupledio_io_out0_bits_num_resource;	// ventus/src/cta/resource_table.scala:715:33
  wire [31:0] _alloc_decoupledio_io_out0_bits_wg_id;	// ventus/src/cta/resource_table.scala:715:33
  wire        _alloc_decoupledio_io_out1_valid;	// ventus/src/cta/resource_table.scala:715:33
  wire [2:0]  _alloc_decoupledio_io_out1_bits_wg_slot_id;	// ventus/src/cta/resource_table.scala:715:33
  wire [10:0] _alloc_decoupledio_io_out1_bits_num_resource;	// ventus/src/cta/resource_table.scala:715:33
  wire [31:0] _alloc_decoupledio_io_out1_bits_wg_id;	// ventus/src/cta/resource_table.scala:715:33
  wire        _alloc_decoupledio_io_out2_valid;	// ventus/src/cta/resource_table.scala:715:33
  wire [2:0]  _alloc_decoupledio_io_out2_bits_wg_slot_id;	// ventus/src/cta/resource_table.scala:715:33
  wire [10:0] _alloc_decoupledio_io_out2_bits_num_resource;	// ventus/src/cta/resource_table.scala:715:33
  wire [31:0] _alloc_decoupledio_io_out2_bits_wg_id;	// ventus/src/cta/resource_table.scala:715:33
  wire [2:0]  _rtram_vgpr_0_0_io_data_prev_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [2:0]  _rtram_vgpr_0_0_io_data_next_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [9:0]  _rtram_vgpr_0_0_io_data_addr1_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [9:0]  _rtram_vgpr_0_0_io_data_addr2_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [3:0]  _rtram_vgpr_0_0_io_data_cnt_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [2:0]  _rtram_vgpr_0_0_io_data_head_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [2:0]  _rtram_vgpr_0_0_io_data_tail_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [31:0] _rtram_vgpr_0_0_io_data_wgid_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire        _rtram_vgpr_0_0_io_data_valid_rd_data;	// ventus/src/cta/resource_table.scala:665:66
  wire [2:0]  _rtram_sgpr_0_0_io_data_prev_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [2:0]  _rtram_sgpr_0_0_io_data_next_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [9:0]  _rtram_sgpr_0_0_io_data_addr1_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [9:0]  _rtram_sgpr_0_0_io_data_addr2_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [3:0]  _rtram_sgpr_0_0_io_data_cnt_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [2:0]  _rtram_sgpr_0_0_io_data_head_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [2:0]  _rtram_sgpr_0_0_io_data_tail_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [31:0] _rtram_sgpr_0_0_io_data_wgid_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire        _rtram_sgpr_0_0_io_data_valid_rd_data;	// ventus/src/cta/resource_table.scala:664:66
  wire [2:0]  _rtram_lds_0_0_io_data_prev_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [2:0]  _rtram_lds_0_0_io_data_next_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [16:0] _rtram_lds_0_0_io_data_addr1_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [16:0] _rtram_lds_0_0_io_data_addr2_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [3:0]  _rtram_lds_0_0_io_data_cnt_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [2:0]  _rtram_lds_0_0_io_data_head_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [2:0]  _rtram_lds_0_0_io_data_tail_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire [31:0] _rtram_lds_0_0_io_data_wgid_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire        _rtram_lds_0_0_io_data_valid_rd_data;	// ventus/src/cta/resource_table.scala:663:66
  wire        _handler_vgpr_0_io_dealloc_ready;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_alloc_ready;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_baseaddr_valid;	// ventus/src/cta/resource_table.scala:662:50
  wire [9:0]  _handler_vgpr_0_io_baseaddr_bits_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire [31:0] _handler_vgpr_0_io_baseaddr_bits_wg_id;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_prev_rd_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_prev_rd_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_prev_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_prev_wr_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_prev_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_next_rd_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_next_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_next_wr_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_next_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_addr1_rd_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_addr1_rd_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_addr1_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_addr1_wr_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire [9:0]  _handler_vgpr_0_io_rtram_data_addr1_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_addr2_rd_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_addr2_rd_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_addr2_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_addr2_wr_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire [9:0]  _handler_vgpr_0_io_rtram_data_addr2_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_cnt_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [3:0]  _handler_vgpr_0_io_rtram_data_cnt_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_head_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_head_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_tail_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_tail_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_wgid_rd_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_wgid_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_wgid_wr_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire [31:0] _handler_vgpr_0_io_rtram_data_wgid_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_valid_rd_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_valid_wr_en;	// ventus/src/cta/resource_table.scala:662:50
  wire [2:0]  _handler_vgpr_0_io_rtram_data_valid_wr_addr;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_vgpr_0_io_rtram_data_valid_wr_data;	// ventus/src/cta/resource_table.scala:662:50
  wire        _handler_sgpr_0_io_dealloc_ready;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_alloc_ready;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_baseaddr_valid;	// ventus/src/cta/resource_table.scala:661:50
  wire [9:0]  _handler_sgpr_0_io_baseaddr_bits_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire [31:0] _handler_sgpr_0_io_baseaddr_bits_wg_id;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_prev_rd_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_prev_rd_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_prev_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_prev_wr_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_prev_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_next_rd_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_next_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_next_wr_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_next_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_addr1_rd_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_addr1_rd_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_addr1_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_addr1_wr_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire [9:0]  _handler_sgpr_0_io_rtram_data_addr1_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_addr2_rd_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_addr2_rd_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_addr2_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_addr2_wr_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire [9:0]  _handler_sgpr_0_io_rtram_data_addr2_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_cnt_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [3:0]  _handler_sgpr_0_io_rtram_data_cnt_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_head_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_head_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_tail_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_tail_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_wgid_rd_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_wgid_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_wgid_wr_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire [31:0] _handler_sgpr_0_io_rtram_data_wgid_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_valid_rd_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_valid_wr_en;	// ventus/src/cta/resource_table.scala:661:50
  wire [2:0]  _handler_sgpr_0_io_rtram_data_valid_wr_addr;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_sgpr_0_io_rtram_data_valid_wr_data;	// ventus/src/cta/resource_table.scala:661:50
  wire        _handler_lds_0_io_dealloc_ready;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_alloc_ready;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_baseaddr_valid;	// ventus/src/cta/resource_table.scala:660:50
  wire [16:0] _handler_lds_0_io_baseaddr_bits_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire [31:0] _handler_lds_0_io_baseaddr_bits_wg_id;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_prev_rd_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_prev_rd_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_prev_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_prev_wr_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_prev_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_next_rd_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_next_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_next_wr_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_next_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_addr1_rd_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_addr1_rd_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_addr1_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_addr1_wr_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire [16:0] _handler_lds_0_io_rtram_data_addr1_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_addr2_rd_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_addr2_rd_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_addr2_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_addr2_wr_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire [16:0] _handler_lds_0_io_rtram_data_addr2_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_cnt_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [3:0]  _handler_lds_0_io_rtram_data_cnt_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_head_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_head_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_tail_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_tail_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_wgid_rd_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_wgid_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_wgid_wr_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire [31:0] _handler_lds_0_io_rtram_data_wgid_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_valid_rd_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_valid_wr_en;	// ventus/src/cta/resource_table.scala:660:50
  wire [2:0]  _handler_lds_0_io_rtram_data_valid_wr_addr;	// ventus/src/cta/resource_table.scala:660:50
  wire        _handler_lds_0_io_rtram_data_valid_wr_data;	// ventus/src/cta/resource_table.scala:660:50
  reg         alloc_record;	// ventus/src/cta/resource_table.scala:717:29
  wire        _q_io_deq_ready_T_2 =
    io_cuinterface_wg_new_ready & io_cuinterface_wg_new_valid_0;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/cta/resource_table.scala:856:84
  wire        alloc_allowed = ~alloc_record | _q_io_deq_ready_T_2;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/cta/resource_table.scala:717:29, :722:{32,46}
  wire        io_alloc_ready_0 = _alloc_decoupledio_io_in_ready & alloc_allowed;	// ventus/src/cta/resource_table.scala:715:33, :722:46, :725:51
  assign io_cuinterface_wg_new_valid_0 =
    _baseaddr_lds_reg_q_io_deq_valid & _baseaddr_sgpr_reg_q_io_deq_valid
    & _baseaddr_vgpr_reg_q_io_deq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:362:21, ventus/src/cta/resource_table.scala:856:84
  `ifndef SYNTHESIS	// ventus/src/cta/resource_table.scala:866:13
    always @(posedge clock) begin	// ventus/src/cta/resource_table.scala:866:13
      automatic logic _GEN = _q_io_deq_ready_T_2 & ~reset;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, ventus/src/cta/resource_table.scala:866:13
      if (_GEN
          & _baseaddr_lds_reg_q_io_deq_bits_wg_id != _baseaddr_sgpr_reg_q_io_deq_bits_wg_id) begin	// src/main/scala/chisel3/util/Decoupled.scala:362:21, ventus/src/cta/resource_table.scala:866:{13,46}
        if (`ASSERT_VERBOSE_COND_)	// ventus/src/cta/resource_table.scala:866:13
          $error("Assertion failed\n    at resource_table.scala:866 assert(baseaddr_lds_reg.bits.wg_id.get === baseaddr_sgpr_reg.bits.wg_id.get)\n");	// ventus/src/cta/resource_table.scala:866:13
        if (`STOP_COND_)	// ventus/src/cta/resource_table.scala:866:13
          $fatal;	// ventus/src/cta/resource_table.scala:866:13
      end
      if (_GEN
          & _baseaddr_lds_reg_q_io_deq_bits_wg_id != _baseaddr_vgpr_reg_q_io_deq_bits_wg_id) begin	// src/main/scala/chisel3/util/Decoupled.scala:362:21, ventus/src/cta/resource_table.scala:866:13, :867:{13,46}
        if (`ASSERT_VERBOSE_COND_)	// ventus/src/cta/resource_table.scala:867:13
          $error("Assertion failed\n    at resource_table.scala:867 assert(baseaddr_lds_reg.bits.wg_id.get === baseaddr_vgpr_reg.bits.wg_id.get)\n");	// ventus/src/cta/resource_table.scala:867:13
        if (`STOP_COND_)	// ventus/src/cta/resource_table.scala:867:13
          $fatal;	// ventus/src/cta/resource_table.scala:867:13
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  always @(posedge clock) begin	// ventus/src/cta/resource_table.scala:620:7
    if (reset)	// ventus/src/cta/resource_table.scala:620:7
      alloc_record <= 1'h0;	// ventus/src/cta/resource_table.scala:620:7, :717:29
    else	// ventus/src/cta/resource_table.scala:620:7
      alloc_record <=
        io_alloc_ready_0 & io_alloc_valid | ~_q_io_deq_ready_T_2 & alloc_record;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, src/main/scala/chisel3/util/Mux.scala:126:16, ventus/src/cta/resource_table.scala:717:29, :725:51
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// ventus/src/cta/resource_table.scala:620:7
    `ifdef FIRRTL_BEFORE_INITIAL	// ventus/src/cta/resource_table.scala:620:7
      `FIRRTL_BEFORE_INITIAL	// ventus/src/cta/resource_table.scala:620:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// ventus/src/cta/resource_table.scala:620:7
      automatic logic [31:0] _RANDOM[0:0];	// ventus/src/cta/resource_table.scala:620:7
      `ifdef INIT_RANDOM_PROLOG_	// ventus/src/cta/resource_table.scala:620:7
        `INIT_RANDOM_PROLOG_	// ventus/src/cta/resource_table.scala:620:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// ventus/src/cta/resource_table.scala:620:7
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;	// ventus/src/cta/resource_table.scala:620:7
        alloc_record = _RANDOM[/*Zero width*/ 1'b0][0];	// ventus/src/cta/resource_table.scala:620:7, :717:29
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// ventus/src/cta/resource_table.scala:620:7
      `FIRRTL_AFTER_INITIAL	// ventus/src/cta/resource_table.scala:620:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  resource_table_handler handler_lds_0 (	// ventus/src/cta/resource_table.scala:660:50
    .clock                         (clock),
    .reset                         (reset),
    .io_dealloc_ready              (_handler_lds_0_io_dealloc_ready),
    .io_dealloc_valid              (_dealloc_decoupledio_io_out0_valid),	// ventus/src/cta/resource_table.scala:768:35
    .io_dealloc_bits_wg_slot_id    (_dealloc_decoupledio_io_out0_bits_wg_slot_id),	// ventus/src/cta/resource_table.scala:768:35
    .io_dealloc_bits_wg_id         (_dealloc_decoupledio_io_out0_bits_wg_id),	// ventus/src/cta/resource_table.scala:768:35
    .io_alloc_ready                (_handler_lds_0_io_alloc_ready),
    .io_alloc_valid                (_alloc_decoupledio_io_out0_valid),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_wg_slot_id      (_alloc_decoupledio_io_out0_bits_wg_slot_id),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_num_resource    (_alloc_decoupledio_io_out0_bits_num_resource),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_wg_id           (_alloc_decoupledio_io_out0_bits_wg_id),	// ventus/src/cta/resource_table.scala:715:33
    .io_baseaddr_ready             (_baseaddr_lds_reg_q_io_enq_ready),	// src/main/scala/chisel3/util/Decoupled.scala:362:21
    .io_baseaddr_valid             (_handler_lds_0_io_baseaddr_valid),
    .io_baseaddr_bits_addr         (_handler_lds_0_io_baseaddr_bits_addr),
    .io_baseaddr_bits_wg_id        (_handler_lds_0_io_baseaddr_bits_wg_id),
    .io_rtcache_update_ready       (io_rtcache_lds_ready),
    .io_rtcache_update_valid       (io_rtcache_lds_valid),
    .io_rtcache_update_bits_size_0 (io_rtcache_lds_bits_size_0),
    .io_rtcache_update_bits_size_1 (io_rtcache_lds_bits_size_1),
    .io_rtram_data_prev_rd_en      (_handler_lds_0_io_rtram_data_prev_rd_en),
    .io_rtram_data_prev_rd_addr    (_handler_lds_0_io_rtram_data_prev_rd_addr),
    .io_rtram_data_prev_rd_data    (_rtram_lds_0_0_io_data_prev_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_prev_wr_en      (_handler_lds_0_io_rtram_data_prev_wr_en),
    .io_rtram_data_prev_wr_addr    (_handler_lds_0_io_rtram_data_prev_wr_addr),
    .io_rtram_data_prev_wr_data    (_handler_lds_0_io_rtram_data_prev_wr_data),
    .io_rtram_data_next_rd_addr    (_handler_lds_0_io_rtram_data_next_rd_addr),
    .io_rtram_data_next_rd_data    (_rtram_lds_0_0_io_data_next_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_next_wr_en      (_handler_lds_0_io_rtram_data_next_wr_en),
    .io_rtram_data_next_wr_addr    (_handler_lds_0_io_rtram_data_next_wr_addr),
    .io_rtram_data_next_wr_data    (_handler_lds_0_io_rtram_data_next_wr_data),
    .io_rtram_data_addr1_rd_en     (_handler_lds_0_io_rtram_data_addr1_rd_en),
    .io_rtram_data_addr1_rd_addr   (_handler_lds_0_io_rtram_data_addr1_rd_addr),
    .io_rtram_data_addr1_rd_data   (_rtram_lds_0_0_io_data_addr1_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_addr1_wr_en     (_handler_lds_0_io_rtram_data_addr1_wr_en),
    .io_rtram_data_addr1_wr_addr   (_handler_lds_0_io_rtram_data_addr1_wr_addr),
    .io_rtram_data_addr1_wr_data   (_handler_lds_0_io_rtram_data_addr1_wr_data),
    .io_rtram_data_addr2_rd_en     (_handler_lds_0_io_rtram_data_addr2_rd_en),
    .io_rtram_data_addr2_rd_addr   (_handler_lds_0_io_rtram_data_addr2_rd_addr),
    .io_rtram_data_addr2_rd_data   (_rtram_lds_0_0_io_data_addr2_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_addr2_wr_en     (_handler_lds_0_io_rtram_data_addr2_wr_en),
    .io_rtram_data_addr2_wr_addr   (_handler_lds_0_io_rtram_data_addr2_wr_addr),
    .io_rtram_data_addr2_wr_data   (_handler_lds_0_io_rtram_data_addr2_wr_data),
    .io_rtram_data_cnt_rd_data     (_rtram_lds_0_0_io_data_cnt_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_cnt_wr_en       (_handler_lds_0_io_rtram_data_cnt_wr_en),
    .io_rtram_data_cnt_wr_data     (_handler_lds_0_io_rtram_data_cnt_wr_data),
    .io_rtram_data_head_rd_data    (_rtram_lds_0_0_io_data_head_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_head_wr_en      (_handler_lds_0_io_rtram_data_head_wr_en),
    .io_rtram_data_head_wr_data    (_handler_lds_0_io_rtram_data_head_wr_data),
    .io_rtram_data_tail_rd_data    (_rtram_lds_0_0_io_data_tail_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_tail_wr_en      (_handler_lds_0_io_rtram_data_tail_wr_en),
    .io_rtram_data_tail_wr_data    (_handler_lds_0_io_rtram_data_tail_wr_data),
    .io_rtram_data_wgid_rd_addr    (_handler_lds_0_io_rtram_data_wgid_rd_addr),
    .io_rtram_data_wgid_rd_data    (_rtram_lds_0_0_io_data_wgid_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_wgid_wr_en      (_handler_lds_0_io_rtram_data_wgid_wr_en),
    .io_rtram_data_wgid_wr_addr    (_handler_lds_0_io_rtram_data_wgid_wr_addr),
    .io_rtram_data_wgid_wr_data    (_handler_lds_0_io_rtram_data_wgid_wr_data),
    .io_rtram_data_valid_rd_addr   (_handler_lds_0_io_rtram_data_valid_rd_addr),
    .io_rtram_data_valid_rd_data   (_rtram_lds_0_0_io_data_valid_rd_data),	// ventus/src/cta/resource_table.scala:663:66
    .io_rtram_data_valid_wr_en     (_handler_lds_0_io_rtram_data_valid_wr_en),
    .io_rtram_data_valid_wr_addr   (_handler_lds_0_io_rtram_data_valid_wr_addr),
    .io_rtram_data_valid_wr_data   (_handler_lds_0_io_rtram_data_valid_wr_data)
  );
  resource_table_handler_1 handler_sgpr_0 (	// ventus/src/cta/resource_table.scala:661:50
    .clock                         (clock),
    .reset                         (reset),
    .io_dealloc_ready              (_handler_sgpr_0_io_dealloc_ready),
    .io_dealloc_valid              (_dealloc_decoupledio_io_out1_valid),	// ventus/src/cta/resource_table.scala:768:35
    .io_dealloc_bits_wg_slot_id    (_dealloc_decoupledio_io_out1_bits_wg_slot_id),	// ventus/src/cta/resource_table.scala:768:35
    .io_dealloc_bits_wg_id         (_dealloc_decoupledio_io_out1_bits_wg_id),	// ventus/src/cta/resource_table.scala:768:35
    .io_alloc_ready                (_handler_sgpr_0_io_alloc_ready),
    .io_alloc_valid                (_alloc_decoupledio_io_out1_valid),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_wg_slot_id      (_alloc_decoupledio_io_out1_bits_wg_slot_id),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_num_resource    (_alloc_decoupledio_io_out1_bits_num_resource),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_wg_id           (_alloc_decoupledio_io_out1_bits_wg_id),	// ventus/src/cta/resource_table.scala:715:33
    .io_baseaddr_ready             (_baseaddr_sgpr_reg_q_io_enq_ready),	// src/main/scala/chisel3/util/Decoupled.scala:362:21
    .io_baseaddr_valid             (_handler_sgpr_0_io_baseaddr_valid),
    .io_baseaddr_bits_addr         (_handler_sgpr_0_io_baseaddr_bits_addr),
    .io_baseaddr_bits_wg_id        (_handler_sgpr_0_io_baseaddr_bits_wg_id),
    .io_rtcache_update_ready       (io_rtcache_sgpr_ready),
    .io_rtcache_update_valid       (io_rtcache_sgpr_valid),
    .io_rtcache_update_bits_size_0 (io_rtcache_sgpr_bits_size_0),
    .io_rtcache_update_bits_size_1 (io_rtcache_sgpr_bits_size_1),
    .io_rtram_data_prev_rd_en      (_handler_sgpr_0_io_rtram_data_prev_rd_en),
    .io_rtram_data_prev_rd_addr    (_handler_sgpr_0_io_rtram_data_prev_rd_addr),
    .io_rtram_data_prev_rd_data    (_rtram_sgpr_0_0_io_data_prev_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_prev_wr_en      (_handler_sgpr_0_io_rtram_data_prev_wr_en),
    .io_rtram_data_prev_wr_addr    (_handler_sgpr_0_io_rtram_data_prev_wr_addr),
    .io_rtram_data_prev_wr_data    (_handler_sgpr_0_io_rtram_data_prev_wr_data),
    .io_rtram_data_next_rd_addr    (_handler_sgpr_0_io_rtram_data_next_rd_addr),
    .io_rtram_data_next_rd_data    (_rtram_sgpr_0_0_io_data_next_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_next_wr_en      (_handler_sgpr_0_io_rtram_data_next_wr_en),
    .io_rtram_data_next_wr_addr    (_handler_sgpr_0_io_rtram_data_next_wr_addr),
    .io_rtram_data_next_wr_data    (_handler_sgpr_0_io_rtram_data_next_wr_data),
    .io_rtram_data_addr1_rd_en     (_handler_sgpr_0_io_rtram_data_addr1_rd_en),
    .io_rtram_data_addr1_rd_addr   (_handler_sgpr_0_io_rtram_data_addr1_rd_addr),
    .io_rtram_data_addr1_rd_data   (_rtram_sgpr_0_0_io_data_addr1_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_addr1_wr_en     (_handler_sgpr_0_io_rtram_data_addr1_wr_en),
    .io_rtram_data_addr1_wr_addr   (_handler_sgpr_0_io_rtram_data_addr1_wr_addr),
    .io_rtram_data_addr1_wr_data   (_handler_sgpr_0_io_rtram_data_addr1_wr_data),
    .io_rtram_data_addr2_rd_en     (_handler_sgpr_0_io_rtram_data_addr2_rd_en),
    .io_rtram_data_addr2_rd_addr   (_handler_sgpr_0_io_rtram_data_addr2_rd_addr),
    .io_rtram_data_addr2_rd_data   (_rtram_sgpr_0_0_io_data_addr2_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_addr2_wr_en     (_handler_sgpr_0_io_rtram_data_addr2_wr_en),
    .io_rtram_data_addr2_wr_addr   (_handler_sgpr_0_io_rtram_data_addr2_wr_addr),
    .io_rtram_data_addr2_wr_data   (_handler_sgpr_0_io_rtram_data_addr2_wr_data),
    .io_rtram_data_cnt_rd_data     (_rtram_sgpr_0_0_io_data_cnt_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_cnt_wr_en       (_handler_sgpr_0_io_rtram_data_cnt_wr_en),
    .io_rtram_data_cnt_wr_data     (_handler_sgpr_0_io_rtram_data_cnt_wr_data),
    .io_rtram_data_head_rd_data    (_rtram_sgpr_0_0_io_data_head_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_head_wr_en      (_handler_sgpr_0_io_rtram_data_head_wr_en),
    .io_rtram_data_head_wr_data    (_handler_sgpr_0_io_rtram_data_head_wr_data),
    .io_rtram_data_tail_rd_data    (_rtram_sgpr_0_0_io_data_tail_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_tail_wr_en      (_handler_sgpr_0_io_rtram_data_tail_wr_en),
    .io_rtram_data_tail_wr_data    (_handler_sgpr_0_io_rtram_data_tail_wr_data),
    .io_rtram_data_wgid_rd_addr    (_handler_sgpr_0_io_rtram_data_wgid_rd_addr),
    .io_rtram_data_wgid_rd_data    (_rtram_sgpr_0_0_io_data_wgid_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_wgid_wr_en      (_handler_sgpr_0_io_rtram_data_wgid_wr_en),
    .io_rtram_data_wgid_wr_addr    (_handler_sgpr_0_io_rtram_data_wgid_wr_addr),
    .io_rtram_data_wgid_wr_data    (_handler_sgpr_0_io_rtram_data_wgid_wr_data),
    .io_rtram_data_valid_rd_addr   (_handler_sgpr_0_io_rtram_data_valid_rd_addr),
    .io_rtram_data_valid_rd_data   (_rtram_sgpr_0_0_io_data_valid_rd_data),	// ventus/src/cta/resource_table.scala:664:66
    .io_rtram_data_valid_wr_en     (_handler_sgpr_0_io_rtram_data_valid_wr_en),
    .io_rtram_data_valid_wr_addr   (_handler_sgpr_0_io_rtram_data_valid_wr_addr),
    .io_rtram_data_valid_wr_data   (_handler_sgpr_0_io_rtram_data_valid_wr_data)
  );
  resource_table_handler_1 handler_vgpr_0 (	// ventus/src/cta/resource_table.scala:662:50
    .clock                         (clock),
    .reset                         (reset),
    .io_dealloc_ready              (_handler_vgpr_0_io_dealloc_ready),
    .io_dealloc_valid              (_dealloc_decoupledio_io_out2_valid),	// ventus/src/cta/resource_table.scala:768:35
    .io_dealloc_bits_wg_slot_id    (_dealloc_decoupledio_io_out2_bits_wg_slot_id),	// ventus/src/cta/resource_table.scala:768:35
    .io_dealloc_bits_wg_id         (_dealloc_decoupledio_io_out2_bits_wg_id),	// ventus/src/cta/resource_table.scala:768:35
    .io_alloc_ready                (_handler_vgpr_0_io_alloc_ready),
    .io_alloc_valid                (_alloc_decoupledio_io_out2_valid),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_wg_slot_id      (_alloc_decoupledio_io_out2_bits_wg_slot_id),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_num_resource    (_alloc_decoupledio_io_out2_bits_num_resource),	// ventus/src/cta/resource_table.scala:715:33
    .io_alloc_bits_wg_id           (_alloc_decoupledio_io_out2_bits_wg_id),	// ventus/src/cta/resource_table.scala:715:33
    .io_baseaddr_ready             (_baseaddr_vgpr_reg_q_io_enq_ready),	// src/main/scala/chisel3/util/Decoupled.scala:362:21
    .io_baseaddr_valid             (_handler_vgpr_0_io_baseaddr_valid),
    .io_baseaddr_bits_addr         (_handler_vgpr_0_io_baseaddr_bits_addr),
    .io_baseaddr_bits_wg_id        (_handler_vgpr_0_io_baseaddr_bits_wg_id),
    .io_rtcache_update_ready       (io_rtcache_vgpr_ready),
    .io_rtcache_update_valid       (io_rtcache_vgpr_valid),
    .io_rtcache_update_bits_size_0 (io_rtcache_vgpr_bits_size_0),
    .io_rtcache_update_bits_size_1 (io_rtcache_vgpr_bits_size_1),
    .io_rtram_data_prev_rd_en      (_handler_vgpr_0_io_rtram_data_prev_rd_en),
    .io_rtram_data_prev_rd_addr    (_handler_vgpr_0_io_rtram_data_prev_rd_addr),
    .io_rtram_data_prev_rd_data    (_rtram_vgpr_0_0_io_data_prev_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_prev_wr_en      (_handler_vgpr_0_io_rtram_data_prev_wr_en),
    .io_rtram_data_prev_wr_addr    (_handler_vgpr_0_io_rtram_data_prev_wr_addr),
    .io_rtram_data_prev_wr_data    (_handler_vgpr_0_io_rtram_data_prev_wr_data),
    .io_rtram_data_next_rd_addr    (_handler_vgpr_0_io_rtram_data_next_rd_addr),
    .io_rtram_data_next_rd_data    (_rtram_vgpr_0_0_io_data_next_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_next_wr_en      (_handler_vgpr_0_io_rtram_data_next_wr_en),
    .io_rtram_data_next_wr_addr    (_handler_vgpr_0_io_rtram_data_next_wr_addr),
    .io_rtram_data_next_wr_data    (_handler_vgpr_0_io_rtram_data_next_wr_data),
    .io_rtram_data_addr1_rd_en     (_handler_vgpr_0_io_rtram_data_addr1_rd_en),
    .io_rtram_data_addr1_rd_addr   (_handler_vgpr_0_io_rtram_data_addr1_rd_addr),
    .io_rtram_data_addr1_rd_data   (_rtram_vgpr_0_0_io_data_addr1_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_addr1_wr_en     (_handler_vgpr_0_io_rtram_data_addr1_wr_en),
    .io_rtram_data_addr1_wr_addr   (_handler_vgpr_0_io_rtram_data_addr1_wr_addr),
    .io_rtram_data_addr1_wr_data   (_handler_vgpr_0_io_rtram_data_addr1_wr_data),
    .io_rtram_data_addr2_rd_en     (_handler_vgpr_0_io_rtram_data_addr2_rd_en),
    .io_rtram_data_addr2_rd_addr   (_handler_vgpr_0_io_rtram_data_addr2_rd_addr),
    .io_rtram_data_addr2_rd_data   (_rtram_vgpr_0_0_io_data_addr2_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_addr2_wr_en     (_handler_vgpr_0_io_rtram_data_addr2_wr_en),
    .io_rtram_data_addr2_wr_addr   (_handler_vgpr_0_io_rtram_data_addr2_wr_addr),
    .io_rtram_data_addr2_wr_data   (_handler_vgpr_0_io_rtram_data_addr2_wr_data),
    .io_rtram_data_cnt_rd_data     (_rtram_vgpr_0_0_io_data_cnt_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_cnt_wr_en       (_handler_vgpr_0_io_rtram_data_cnt_wr_en),
    .io_rtram_data_cnt_wr_data     (_handler_vgpr_0_io_rtram_data_cnt_wr_data),
    .io_rtram_data_head_rd_data    (_rtram_vgpr_0_0_io_data_head_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_head_wr_en      (_handler_vgpr_0_io_rtram_data_head_wr_en),
    .io_rtram_data_head_wr_data    (_handler_vgpr_0_io_rtram_data_head_wr_data),
    .io_rtram_data_tail_rd_data    (_rtram_vgpr_0_0_io_data_tail_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_tail_wr_en      (_handler_vgpr_0_io_rtram_data_tail_wr_en),
    .io_rtram_data_tail_wr_data    (_handler_vgpr_0_io_rtram_data_tail_wr_data),
    .io_rtram_data_wgid_rd_addr    (_handler_vgpr_0_io_rtram_data_wgid_rd_addr),
    .io_rtram_data_wgid_rd_data    (_rtram_vgpr_0_0_io_data_wgid_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_wgid_wr_en      (_handler_vgpr_0_io_rtram_data_wgid_wr_en),
    .io_rtram_data_wgid_wr_addr    (_handler_vgpr_0_io_rtram_data_wgid_wr_addr),
    .io_rtram_data_wgid_wr_data    (_handler_vgpr_0_io_rtram_data_wgid_wr_data),
    .io_rtram_data_valid_rd_addr   (_handler_vgpr_0_io_rtram_data_valid_rd_addr),
    .io_rtram_data_valid_rd_data   (_rtram_vgpr_0_0_io_data_valid_rd_data),	// ventus/src/cta/resource_table.scala:665:66
    .io_rtram_data_valid_wr_en     (_handler_vgpr_0_io_rtram_data_valid_wr_en),
    .io_rtram_data_valid_wr_addr   (_handler_vgpr_0_io_rtram_data_valid_wr_addr),
    .io_rtram_data_valid_wr_data   (_handler_vgpr_0_io_rtram_data_valid_wr_data)
  );
  resource_table_ram rtram_lds_0_0 (	// ventus/src/cta/resource_table.scala:663:66
    .clock                 (clock),
    .reset                 (reset),
    .io_data_prev_rd_en    (_handler_lds_0_io_rtram_data_prev_rd_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_prev_rd_addr  (_handler_lds_0_io_rtram_data_prev_rd_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_prev_rd_data  (_rtram_lds_0_0_io_data_prev_rd_data),
    .io_data_prev_wr_en    (_handler_lds_0_io_rtram_data_prev_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_prev_wr_addr  (_handler_lds_0_io_rtram_data_prev_wr_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_prev_wr_data  (_handler_lds_0_io_rtram_data_prev_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_next_rd_addr  (_handler_lds_0_io_rtram_data_next_rd_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_next_rd_data  (_rtram_lds_0_0_io_data_next_rd_data),
    .io_data_next_wr_en    (_handler_lds_0_io_rtram_data_next_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_next_wr_addr  (_handler_lds_0_io_rtram_data_next_wr_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_next_wr_data  (_handler_lds_0_io_rtram_data_next_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr1_rd_en   (_handler_lds_0_io_rtram_data_addr1_rd_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr1_rd_addr (_handler_lds_0_io_rtram_data_addr1_rd_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr1_rd_data (_rtram_lds_0_0_io_data_addr1_rd_data),
    .io_data_addr1_wr_en   (_handler_lds_0_io_rtram_data_addr1_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr1_wr_addr (_handler_lds_0_io_rtram_data_addr1_wr_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr1_wr_data (_handler_lds_0_io_rtram_data_addr1_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr2_rd_en   (_handler_lds_0_io_rtram_data_addr2_rd_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr2_rd_addr (_handler_lds_0_io_rtram_data_addr2_rd_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr2_rd_data (_rtram_lds_0_0_io_data_addr2_rd_data),
    .io_data_addr2_wr_en   (_handler_lds_0_io_rtram_data_addr2_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr2_wr_addr (_handler_lds_0_io_rtram_data_addr2_wr_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_addr2_wr_data (_handler_lds_0_io_rtram_data_addr2_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_cnt_rd_data   (_rtram_lds_0_0_io_data_cnt_rd_data),
    .io_data_cnt_wr_en     (_handler_lds_0_io_rtram_data_cnt_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_cnt_wr_data   (_handler_lds_0_io_rtram_data_cnt_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_head_rd_data  (_rtram_lds_0_0_io_data_head_rd_data),
    .io_data_head_wr_en    (_handler_lds_0_io_rtram_data_head_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_head_wr_data  (_handler_lds_0_io_rtram_data_head_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_tail_rd_data  (_rtram_lds_0_0_io_data_tail_rd_data),
    .io_data_tail_wr_en    (_handler_lds_0_io_rtram_data_tail_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_tail_wr_data  (_handler_lds_0_io_rtram_data_tail_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_wgid_rd_addr  (_handler_lds_0_io_rtram_data_wgid_rd_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_wgid_rd_data  (_rtram_lds_0_0_io_data_wgid_rd_data),
    .io_data_wgid_wr_en    (_handler_lds_0_io_rtram_data_wgid_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_wgid_wr_addr  (_handler_lds_0_io_rtram_data_wgid_wr_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_wgid_wr_data  (_handler_lds_0_io_rtram_data_wgid_wr_data),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_valid_rd_addr (_handler_lds_0_io_rtram_data_valid_rd_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_valid_rd_data (_rtram_lds_0_0_io_data_valid_rd_data),
    .io_data_valid_wr_en   (_handler_lds_0_io_rtram_data_valid_wr_en),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_valid_wr_addr (_handler_lds_0_io_rtram_data_valid_wr_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_data_valid_wr_data (_handler_lds_0_io_rtram_data_valid_wr_data)	// ventus/src/cta/resource_table.scala:660:50
  );
  resource_table_ram_1 rtram_sgpr_0_0 (	// ventus/src/cta/resource_table.scala:664:66
    .clock                 (clock),
    .reset                 (reset),
    .io_data_prev_rd_en    (_handler_sgpr_0_io_rtram_data_prev_rd_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_prev_rd_addr  (_handler_sgpr_0_io_rtram_data_prev_rd_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_prev_rd_data  (_rtram_sgpr_0_0_io_data_prev_rd_data),
    .io_data_prev_wr_en    (_handler_sgpr_0_io_rtram_data_prev_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_prev_wr_addr  (_handler_sgpr_0_io_rtram_data_prev_wr_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_prev_wr_data  (_handler_sgpr_0_io_rtram_data_prev_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_next_rd_addr  (_handler_sgpr_0_io_rtram_data_next_rd_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_next_rd_data  (_rtram_sgpr_0_0_io_data_next_rd_data),
    .io_data_next_wr_en    (_handler_sgpr_0_io_rtram_data_next_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_next_wr_addr  (_handler_sgpr_0_io_rtram_data_next_wr_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_next_wr_data  (_handler_sgpr_0_io_rtram_data_next_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr1_rd_en   (_handler_sgpr_0_io_rtram_data_addr1_rd_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr1_rd_addr (_handler_sgpr_0_io_rtram_data_addr1_rd_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr1_rd_data (_rtram_sgpr_0_0_io_data_addr1_rd_data),
    .io_data_addr1_wr_en   (_handler_sgpr_0_io_rtram_data_addr1_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr1_wr_addr (_handler_sgpr_0_io_rtram_data_addr1_wr_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr1_wr_data (_handler_sgpr_0_io_rtram_data_addr1_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr2_rd_en   (_handler_sgpr_0_io_rtram_data_addr2_rd_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr2_rd_addr (_handler_sgpr_0_io_rtram_data_addr2_rd_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr2_rd_data (_rtram_sgpr_0_0_io_data_addr2_rd_data),
    .io_data_addr2_wr_en   (_handler_sgpr_0_io_rtram_data_addr2_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr2_wr_addr (_handler_sgpr_0_io_rtram_data_addr2_wr_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_addr2_wr_data (_handler_sgpr_0_io_rtram_data_addr2_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_cnt_rd_data   (_rtram_sgpr_0_0_io_data_cnt_rd_data),
    .io_data_cnt_wr_en     (_handler_sgpr_0_io_rtram_data_cnt_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_cnt_wr_data   (_handler_sgpr_0_io_rtram_data_cnt_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_head_rd_data  (_rtram_sgpr_0_0_io_data_head_rd_data),
    .io_data_head_wr_en    (_handler_sgpr_0_io_rtram_data_head_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_head_wr_data  (_handler_sgpr_0_io_rtram_data_head_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_tail_rd_data  (_rtram_sgpr_0_0_io_data_tail_rd_data),
    .io_data_tail_wr_en    (_handler_sgpr_0_io_rtram_data_tail_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_tail_wr_data  (_handler_sgpr_0_io_rtram_data_tail_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_wgid_rd_addr  (_handler_sgpr_0_io_rtram_data_wgid_rd_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_wgid_rd_data  (_rtram_sgpr_0_0_io_data_wgid_rd_data),
    .io_data_wgid_wr_en    (_handler_sgpr_0_io_rtram_data_wgid_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_wgid_wr_addr  (_handler_sgpr_0_io_rtram_data_wgid_wr_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_wgid_wr_data  (_handler_sgpr_0_io_rtram_data_wgid_wr_data),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_valid_rd_addr (_handler_sgpr_0_io_rtram_data_valid_rd_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_valid_rd_data (_rtram_sgpr_0_0_io_data_valid_rd_data),
    .io_data_valid_wr_en   (_handler_sgpr_0_io_rtram_data_valid_wr_en),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_valid_wr_addr (_handler_sgpr_0_io_rtram_data_valid_wr_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_data_valid_wr_data (_handler_sgpr_0_io_rtram_data_valid_wr_data)	// ventus/src/cta/resource_table.scala:661:50
  );
  resource_table_ram_1 rtram_vgpr_0_0 (	// ventus/src/cta/resource_table.scala:665:66
    .clock                 (clock),
    .reset                 (reset),
    .io_data_prev_rd_en    (_handler_vgpr_0_io_rtram_data_prev_rd_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_prev_rd_addr  (_handler_vgpr_0_io_rtram_data_prev_rd_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_prev_rd_data  (_rtram_vgpr_0_0_io_data_prev_rd_data),
    .io_data_prev_wr_en    (_handler_vgpr_0_io_rtram_data_prev_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_prev_wr_addr  (_handler_vgpr_0_io_rtram_data_prev_wr_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_prev_wr_data  (_handler_vgpr_0_io_rtram_data_prev_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_next_rd_addr  (_handler_vgpr_0_io_rtram_data_next_rd_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_next_rd_data  (_rtram_vgpr_0_0_io_data_next_rd_data),
    .io_data_next_wr_en    (_handler_vgpr_0_io_rtram_data_next_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_next_wr_addr  (_handler_vgpr_0_io_rtram_data_next_wr_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_next_wr_data  (_handler_vgpr_0_io_rtram_data_next_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr1_rd_en   (_handler_vgpr_0_io_rtram_data_addr1_rd_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr1_rd_addr (_handler_vgpr_0_io_rtram_data_addr1_rd_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr1_rd_data (_rtram_vgpr_0_0_io_data_addr1_rd_data),
    .io_data_addr1_wr_en   (_handler_vgpr_0_io_rtram_data_addr1_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr1_wr_addr (_handler_vgpr_0_io_rtram_data_addr1_wr_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr1_wr_data (_handler_vgpr_0_io_rtram_data_addr1_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr2_rd_en   (_handler_vgpr_0_io_rtram_data_addr2_rd_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr2_rd_addr (_handler_vgpr_0_io_rtram_data_addr2_rd_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr2_rd_data (_rtram_vgpr_0_0_io_data_addr2_rd_data),
    .io_data_addr2_wr_en   (_handler_vgpr_0_io_rtram_data_addr2_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr2_wr_addr (_handler_vgpr_0_io_rtram_data_addr2_wr_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_addr2_wr_data (_handler_vgpr_0_io_rtram_data_addr2_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_cnt_rd_data   (_rtram_vgpr_0_0_io_data_cnt_rd_data),
    .io_data_cnt_wr_en     (_handler_vgpr_0_io_rtram_data_cnt_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_cnt_wr_data   (_handler_vgpr_0_io_rtram_data_cnt_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_head_rd_data  (_rtram_vgpr_0_0_io_data_head_rd_data),
    .io_data_head_wr_en    (_handler_vgpr_0_io_rtram_data_head_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_head_wr_data  (_handler_vgpr_0_io_rtram_data_head_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_tail_rd_data  (_rtram_vgpr_0_0_io_data_tail_rd_data),
    .io_data_tail_wr_en    (_handler_vgpr_0_io_rtram_data_tail_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_tail_wr_data  (_handler_vgpr_0_io_rtram_data_tail_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_wgid_rd_addr  (_handler_vgpr_0_io_rtram_data_wgid_rd_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_wgid_rd_data  (_rtram_vgpr_0_0_io_data_wgid_rd_data),
    .io_data_wgid_wr_en    (_handler_vgpr_0_io_rtram_data_wgid_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_wgid_wr_addr  (_handler_vgpr_0_io_rtram_data_wgid_wr_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_wgid_wr_data  (_handler_vgpr_0_io_rtram_data_wgid_wr_data),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_valid_rd_addr (_handler_vgpr_0_io_rtram_data_valid_rd_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_valid_rd_data (_rtram_vgpr_0_0_io_data_valid_rd_data),
    .io_data_valid_wr_en   (_handler_vgpr_0_io_rtram_data_valid_wr_en),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_valid_wr_addr (_handler_vgpr_0_io_rtram_data_valid_wr_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_data_valid_wr_data (_handler_vgpr_0_io_rtram_data_valid_wr_data)	// ventus/src/cta/resource_table.scala:662:50
  );
  DecoupledIO_1_to_3 alloc_decoupledio (	// ventus/src/cta/resource_table.scala:715:33
    .clock                         (clock),
    .reset                         (reset),
    .io_in_ready                   (_alloc_decoupledio_io_in_ready),
    .io_in_valid                   (io_alloc_valid & alloc_allowed),	// ventus/src/cta/resource_table.scala:722:46, :724:51
    .io_in_bits_data0_wg_slot_id   (io_alloc_bits_wg_slot_id),
    .io_in_bits_data0_num_resource (io_alloc_bits_num_lds),
    .io_in_bits_data0_wg_id        (io_alloc_bits_wg_id),
    .io_in_bits_data1_wg_slot_id   (io_alloc_bits_wg_slot_id),
    .io_in_bits_data1_num_resource (io_alloc_bits_num_sgpr),
    .io_in_bits_data1_wg_id        (io_alloc_bits_wg_id),
    .io_in_bits_data2_wg_slot_id   (io_alloc_bits_wg_slot_id),
    .io_in_bits_data2_num_resource (io_alloc_bits_num_vgpr),
    .io_in_bits_data2_wg_id        (io_alloc_bits_wg_id),
    .io_out0_ready                 (_handler_lds_0_io_alloc_ready),	// ventus/src/cta/resource_table.scala:660:50
    .io_out0_valid                 (_alloc_decoupledio_io_out0_valid),
    .io_out0_bits_wg_slot_id       (_alloc_decoupledio_io_out0_bits_wg_slot_id),
    .io_out0_bits_num_resource     (_alloc_decoupledio_io_out0_bits_num_resource),
    .io_out0_bits_wg_id            (_alloc_decoupledio_io_out0_bits_wg_id),
    .io_out1_ready                 (_handler_sgpr_0_io_alloc_ready),	// ventus/src/cta/resource_table.scala:661:50
    .io_out1_valid                 (_alloc_decoupledio_io_out1_valid),
    .io_out1_bits_wg_slot_id       (_alloc_decoupledio_io_out1_bits_wg_slot_id),
    .io_out1_bits_num_resource     (_alloc_decoupledio_io_out1_bits_num_resource),
    .io_out1_bits_wg_id            (_alloc_decoupledio_io_out1_bits_wg_id),
    .io_out2_ready                 (_handler_vgpr_0_io_alloc_ready),	// ventus/src/cta/resource_table.scala:662:50
    .io_out2_valid                 (_alloc_decoupledio_io_out2_valid),
    .io_out2_bits_wg_slot_id       (_alloc_decoupledio_io_out2_bits_wg_slot_id),
    .io_out2_bits_num_resource     (_alloc_decoupledio_io_out2_bits_num_resource),
    .io_out2_bits_wg_id            (_alloc_decoupledio_io_out2_bits_wg_id)
  );
  DecoupledIO_1_to_3_1 dealloc_decoupledio (	// ventus/src/cta/resource_table.scala:768:35
    .clock                       (clock),
    .reset                       (reset),
    .io_in_ready                 (_dealloc_decoupledio_io_in_ready),
    .io_in_valid                 (io_dealloc_valid & _slot_dealloc_io_enq_ready),	// ventus/src/cta/resource_table.scala:769:28, :772:55
    .io_in_bits_data0_wg_slot_id (io_dealloc_bits_wg_slot_id),
    .io_in_bits_data0_wg_id      (io_dealloc_bits_wg_id),
    .io_in_bits_data1_wg_slot_id (io_dealloc_bits_wg_slot_id),
    .io_in_bits_data1_wg_id      (io_dealloc_bits_wg_id),
    .io_in_bits_data2_wg_slot_id (io_dealloc_bits_wg_slot_id),
    .io_in_bits_data2_wg_id      (io_dealloc_bits_wg_id),
    .io_in_bits_ign0             (~io_dealloc_bits_lds_dealloc_en),	// ventus/src/cta/resource_table.scala:785:46
    .io_in_bits_ign1             (~io_dealloc_bits_sgpr_dealloc_en),	// ventus/src/cta/resource_table.scala:790:46
    .io_in_bits_ign2             (~io_dealloc_bits_vgpr_dealloc_en),	// ventus/src/cta/resource_table.scala:795:46
    .io_out0_ready               (_handler_lds_0_io_dealloc_ready),	// ventus/src/cta/resource_table.scala:660:50
    .io_out0_valid               (_dealloc_decoupledio_io_out0_valid),
    .io_out0_bits_wg_slot_id     (_dealloc_decoupledio_io_out0_bits_wg_slot_id),
    .io_out0_bits_wg_id          (_dealloc_decoupledio_io_out0_bits_wg_id),
    .io_out1_ready               (_handler_sgpr_0_io_dealloc_ready),	// ventus/src/cta/resource_table.scala:661:50
    .io_out1_valid               (_dealloc_decoupledio_io_out1_valid),
    .io_out1_bits_wg_slot_id     (_dealloc_decoupledio_io_out1_bits_wg_slot_id),
    .io_out1_bits_wg_id          (_dealloc_decoupledio_io_out1_bits_wg_id),
    .io_out2_ready               (_handler_vgpr_0_io_dealloc_ready),	// ventus/src/cta/resource_table.scala:662:50
    .io_out2_valid               (_dealloc_decoupledio_io_out2_valid),
    .io_out2_bits_wg_slot_id     (_dealloc_decoupledio_io_out2_bits_wg_slot_id),
    .io_out2_bits_wg_id          (_dealloc_decoupledio_io_out2_bits_wg_id)
  );
  Queue2_io_rt2dealloc slot_dealloc (	// ventus/src/cta/resource_table.scala:769:28
    .clock                       (clock),
    .reset                       (reset),
    .io_enq_ready                (_slot_dealloc_io_enq_ready),
    .io_enq_valid                (io_dealloc_valid & _dealloc_decoupledio_io_in_ready),	// ventus/src/cta/resource_table.scala:768:35, :773:49
    .io_enq_bits_wg_slot_id      (io_dealloc_bits_wg_slot_id),
    .io_enq_bits_num_wf          (io_dealloc_bits_num_wf),
    .io_enq_bits_lds_dealloc_en  (io_dealloc_bits_lds_dealloc_en),
    .io_enq_bits_sgpr_dealloc_en (io_dealloc_bits_sgpr_dealloc_en),
    .io_enq_bits_vgpr_dealloc_en (io_dealloc_bits_vgpr_dealloc_en),
    .io_deq_valid                (io_slot_dealloc_valid),
    .io_deq_bits_wg_slot_id      (io_slot_dealloc_bits_wg_slot_id),
    .io_deq_bits_num_wf          (io_slot_dealloc_bits_num_wf)
  );
  Queue1_5_Anon baseaddr_lds_reg_q (	// src/main/scala/chisel3/util/Decoupled.scala:362:21
    .clock             (clock),
    .reset             (reset),
    .io_enq_ready      (_baseaddr_lds_reg_q_io_enq_ready),
    .io_enq_valid      (_handler_lds_0_io_baseaddr_valid),	// ventus/src/cta/resource_table.scala:660:50
    .io_enq_bits_addr  (_handler_lds_0_io_baseaddr_bits_addr),	// ventus/src/cta/resource_table.scala:660:50
    .io_enq_bits_wg_id (_handler_lds_0_io_baseaddr_bits_wg_id),	// ventus/src/cta/resource_table.scala:660:50
    .io_deq_ready      (_q_io_deq_ready_T_2),	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    .io_deq_valid      (_baseaddr_lds_reg_q_io_deq_valid),
    .io_deq_bits_addr  (io_cuinterface_wg_new_bits_lds_base),
    .io_deq_bits_wg_id (_baseaddr_lds_reg_q_io_deq_bits_wg_id)
  );
  Queue1_5_Anon_1 baseaddr_sgpr_reg_q (	// src/main/scala/chisel3/util/Decoupled.scala:362:21
    .clock             (clock),
    .reset             (reset),
    .io_enq_ready      (_baseaddr_sgpr_reg_q_io_enq_ready),
    .io_enq_valid      (_handler_sgpr_0_io_baseaddr_valid),	// ventus/src/cta/resource_table.scala:661:50
    .io_enq_bits_addr  (_handler_sgpr_0_io_baseaddr_bits_addr),	// ventus/src/cta/resource_table.scala:661:50
    .io_enq_bits_wg_id (_handler_sgpr_0_io_baseaddr_bits_wg_id),	// ventus/src/cta/resource_table.scala:661:50
    .io_deq_ready      (_q_io_deq_ready_T_2),	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    .io_deq_valid      (_baseaddr_sgpr_reg_q_io_deq_valid),
    .io_deq_bits_addr  (io_cuinterface_wg_new_bits_sgpr_base),
    .io_deq_bits_wg_id (_baseaddr_sgpr_reg_q_io_deq_bits_wg_id)
  );
  Queue1_5_Anon_1 baseaddr_vgpr_reg_q (	// src/main/scala/chisel3/util/Decoupled.scala:362:21
    .clock             (clock),
    .reset             (reset),
    .io_enq_ready      (_baseaddr_vgpr_reg_q_io_enq_ready),
    .io_enq_valid      (_handler_vgpr_0_io_baseaddr_valid),	// ventus/src/cta/resource_table.scala:662:50
    .io_enq_bits_addr  (_handler_vgpr_0_io_baseaddr_bits_addr),	// ventus/src/cta/resource_table.scala:662:50
    .io_enq_bits_wg_id (_handler_vgpr_0_io_baseaddr_bits_wg_id),	// ventus/src/cta/resource_table.scala:662:50
    .io_deq_ready      (_q_io_deq_ready_T_2),	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    .io_deq_valid      (_baseaddr_vgpr_reg_q_io_deq_valid),
    .io_deq_bits_addr  (io_cuinterface_wg_new_bits_vgpr_base),
    .io_deq_bits_wg_id (_baseaddr_vgpr_reg_q_io_deq_bits_wg_id)
  );
  assign io_alloc_ready = io_alloc_ready_0;	// ventus/src/cta/resource_table.scala:620:7, :725:51
  assign io_dealloc_ready = _dealloc_decoupledio_io_in_ready & _slot_dealloc_io_enq_ready;	// ventus/src/cta/resource_table.scala:620:7, :768:35, :769:28, :774:55
  assign io_cuinterface_wg_new_valid = io_cuinterface_wg_new_valid_0;	// ventus/src/cta/resource_table.scala:620:7, :856:84
  assign io_cuinterface_wg_new_bits_wg_id = _baseaddr_lds_reg_q_io_deq_bits_wg_id;	// src/main/scala/chisel3/util/Decoupled.scala:362:21, ventus/src/cta/resource_table.scala:620:7
endmodule

