{"patent_id": "10-2019-0017648", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2020-0099720", "출원번호": "10-2019-0017648", "발명의 명칭": "트랜지스터 및 그의 제조방법", "출원인": "명지대학교 산학협력단", "발명자": "윤태식"}}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "트랜지스터에 있어서,기판;상기 기판 상부에 배치된 터널링 산화물층;상기 터널링 산화물층 상부에 배치된 플로팅 게이트 전극;상기 플로팅 게이트 전극을 둘러싸도록 배치된 컨트롤 게이트 산화물층;상기 컨트롤 게이트 산화물층 상부에 배치된 컨트롤 게이트 전극;상기 기판 상에서 상기 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치된 소스 전극 및 드레인 전극;을 포함하며,상기 컨트롤 게이트 전극에 인가되는 소정의 제1 전압에 의해 상기 컨트롤 게이트 산화물층의 내부에 상기 플로팅 게이트 전극과 상기 컨트롤 게이트 전극을 연결하는 전도성 필라멘트가 형성되는, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 컨트롤 게이트 산화물층의 내부에 상기 전도성 필라멘트가 형성된 상태에서 상기 컨트롤 게이트 전극에 상기 소정의 제1 전압과 반대 극성인 소정의 제2 전압이 인가되면 상기 형성된 전도성 필라멘트가 파열되어 상기플로팅 게이트 전극과 상기 컨트롤 게이트 전극이 전기적으로 단절되는, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 컨트롤 게이트 산화물층 내부에서 형성 또는 파열되는 전도성 필라멘트에 의해 전체 커패시턴스가 변경되는, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 소정의 제1 전압이 인가된 경우의 커패시턴스가 상기 소정의 제2 전압이 인가된 경우의 커패시턴스보다큰, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 컨트롤 게이트 전극에 상기 소정의 제1 전압을 인가하면, 상기 컨트롤 게이트 전극을 구성하는 금속의 이온 또는 산소 공공이 상기 컨트롤 게이트 산화물층으로 이동하고 상기 터널링 산화물층을 통해 전자가 터널링되어 상기 컨트롤 게이트 산화물층 내부에 상기 전도성 필라멘트가 형성되는, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 플로팅 게이트 전극은 백금(Pt)으로 형성된 것이고,상기 컨트롤 게이트 산화물층은 CeO2로 형성된 것이고,공개특허 10-2020-0099720-3-상기 컨트롤 게이트 전극은 은(Ag)으로 형성된 것인 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 기판은 실리콘으로 형성된 것이고,상기 터널링 산화물층은 HfO2로 형성된 것이고,상기 플로팅 게이트 전극은 백금(Pt)으로 형성된, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 기판은 실리콘으로 형성된 것이고,상기 터널링 산화물층은 HfO2로 형성된 것이고,상기 플로팅 게이트 전극은 백금(Pt)으로 형성된 것이고,상기 컨트롤 게이트 산화물층은 CeO2로 형성된 것이고,상기 컨트롤 게이트 전극은 은(Ag)으로 형성된, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 터널링 산화물층의 두께는 수 또는 수십 나노미터인, 트랜지스터."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "트랜지스터의 제조방법에 있어서, 기판을 마련하는 단계;상기 기판 상부에 터널링 산화물층을 증착하는 단계;상기 터널링 산화물층 상부에 플로팅 게이트 전극을 형성하는 단계;상기 플로팅 게이트 전극을 둘러싸도록 컨트롤 게이트 산화물층을 증착하는 단계;상기 게이트 산화물층 상부에 컨트롤 게이트 전극을 형성하는 단계;상기 기판 상에서 상기 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치되도록 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고,상기 컨트롤 게이트 산화물층은 외부로부터 인가되는 소정의 전압에 의해 내부에 전도성 필라멘트가 형성되는물질로 구성된, 트랜지스터의 제조방법."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금(Pt)으로 플로팅 게이트 전극을형성하고,상기 컨트롤 게이트 산화물층을 증착하는 단계는 상기 플로팅 게이트 전극을 둘러싸도록 CeO2을 증착하고,상기 컨트롤 게이트 전극을 형성하는 단계는 상기 컨트롤 게이트 산화물층 상부에 은(Ag)으로 컨트롤 게이트 전극을 형성하는 트랜지스터의 제조방법."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2020-0099720-4-제10항에 있어서,상기 기판을 마련하는 단계는 실리콘 기판을 마련하고,상기 터널링 산화물층을 증착하는 단계는 상기 기판 상부에 HfO2를 증착하고, 상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금(Pt)으로 플로팅 게이트 전극을형성하는 트랜지스터의 제조방법."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제10항에 있어서,상기 기판을 마련하는 단계는 실리콘 기판을 마련하고,상기 터널링 산화물층을 증착하는 단계는 상기 기판 상부에 HfO2를 증착하고, 상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금(Pt)으로 플로팅 게이트 전극을형성하고,상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금(Pt)으로 플로팅 게이트 전극을형성하고,상기 컨트롤 게이트 산화물층을 증착하는 단계는 상기 플로팅 게이트 전극을 둘러싸도록 CeO2을 증착하고,상기 컨트롤 게이트 전극을 형성하는 단계는 상기 컨트롤 게이트 산화물층 상부에 은(Ag)으로 컨트롤 게이트 전극을 형성하는 트랜지스터의 제조방법."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제10항에 있어서,상기 터널링 산화물층을 증착하는 단계는 상기 기판 상부에 터널링 산화물층을 수 또는 수십 나노미터로 증착하는 트랜지스터의 제조방법."}
{"patent_id": "10-2019-0017648", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "데이터 저장을 위한 메모리로서, 기판;상기 기판 상부에 배치된 터널링 산화물층;상기 터널링 산화물층 상부에 배치된 플로팅 게이트 전극;상기 플로팅 게이트 전극을 둘러싸도록 배치된 컨트롤 게이트 산화물층;상기 컨트롤 게이트 산화물층 상부에 배치된 컨트롤 게이트 전극; 및상기 기판 상에서 상기 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치된 소스 전극 및 드레인 전극;을 포함하는 트랜지스터를 포함하며,상기 컨트롤 게이트 전극에 인가되는 소정의 제1 전압에 의해 상기 컨트롤 게이트 산화물층의 내부에 상기 플로팅 게이트 전극과 상기 컨트롤 게이트 전극을 연결하는 전도성 필라멘트가 형성되는, 메모리."}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "트랜지스터가 개시된다. 본 트랜지스터는 기판, 기판 상부에 배치된 터널링 산화물층, 상기 터널링 산화물층 상 부에 배치된 플로팅 게이트 전극, 플로팅 게이트 전극을 둘러싸도록 배치된 게이트 산화물층, 컨트롤 게이트 산 화물층 상부에 배치된 컨트롤 게이트 전극, 기판 상에서 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치된 소스 전극 및 드레인 전극을 포함하며, 컨트롤 게이트 전극에 인가되는 소정의 제1 전압에 의해 컨트롤 게이트 산화물층의 내부에 플로팅 게이트 전극과 컨트롤 게이트 전극을 연결하는 전도성 필라멘트가 형성된다."}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 트랜지스터 및 그의 제조방법에 대한 것으로, 더욱 상세하게는 커패시턴스를 변경하는 방식으로 드레 인 전류, 문턱전압, 전달 컨덕턴스를 조절하는 트랜지스터 및 그의 제조방법을 제공함에 있다."}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능, 대체 컴퓨팅(unconventional computing) 등과 같은 차세대 시스템에 대한 관심의 증대로 인해 고성능 의 전자정보소자에 대해 연구들이 활발히 진행되고 있었다. 이러한 연구들의 일 예로서, 높은 에너지 효율로 연 산 기능, 정보 저장 및 인식 기능, 학습 기능을 수행할 수 있는 생체 시스템의 뉴런-시냅스를 모사하는 뉴로모 픽 시스템 연구가 수행되고 있었다. 뉴로모픽 시스템을 구현함에 있어서 중요한 요소 중 하나는 신호 처리/학습/기억 기능을 동시에 담당하는 시냅 스 소자를 어떻게 구현하는가이다. 생체 시스템에서는 시냅스 전 뉴런(presynaptic neuron)이 정보를 시냅스에 전도하면 시냅스는 신경전달물질을 분비하여 시냅스 후 뉴런(postsynaptic Neuron)으로 전달하게 된다. 이 과정 에서 시냅스 내부의 이온과 수용체의 농도와 분포가 달라지면서 신호 전달 능력(synaptic weight)이 동시에 변 하게 된다. 이는 정보처리 과정에서 학습 및 기억 과정이 동시에 일어남을 의미한다. 이러한 시냅스의 신호 전 달 능력이 변하는 현상에 주목하여, 저항변화 또는 커패시턴스 변화 현상을 이용한 시냅스 반도체 소자에 대한 연구가 진행되고 있었다. 대표적인 시냅스 반도체 소자는 멤리스터(memristor)로서, 멤리스터는 메모리(memory)와 레지스터(resistor)의 합성어이다. 멤리스터는 전원공급이 끊어졌을 때도 직전에 통과한 전류의 방향과 양을 기억하기 때문에 다시 전 원이 공급되면 기존의 상태가 그대로 복원되는 것을 특징으로 한다. 이러한 멤리스터와 유사하게 \"메모리(memory)+커패시터(capacitor)\" 특성을 갖는 멤커패시터(memcapacitor)에 대한 연구도 진행되고 있었다. 멤커패시터는 인가된 전압에 의해 비휘발적으로 커패시턴스가 변하는 현상을 이 용해 시냅틱 트랜지스터를 구현할 수 있다. 이러한 커패시턴스 변화를 이용하여 비휘발성 메모리 소자 및 프로 그래머블 논리 소자(programmable logic device)에 활용할 수 있다. 멤리스터를 이용한 2 단자 시냅스 소자에 비해, 3 단자 구조를 갖는 시냅틱 트랜지스터는 시냅스 전 뉴런(예컨 대, 소스 전극)으로부터 시냅스 후 뉴런(예컨대, 드레인 전극)으로 신호가 전달되는 과정에서 추가로 제3의 단 자인 게이트 전극을 이용하여 시냅스의 신호 전달 능력(synaptic weight), 즉 트랜지스터의 드레인 전류, 문턱 전압 또는 전달 컨덕턴스를 비휘발적으로 조절할 수 있으므로 보다 다양한 시냅틱 거동을 구현할 수 있다. 대표적인 시냅틱 트랜지스터로서, 게이트 절연막 내부에 인가된 전압에 의해 전하를 저장 또는 제거할 수 있는 기능을 가진 플로팅 게이트(floating-gate)(또는 charge-storage node) 구조를 갖는 MOSFET(metal-oxide- semiconductor field-effect-transistor)이 있다. 시냅스 소자에의 적용과 더불어, 이러한 플로팅 게이트 구조를 갖는 MOSFET은 비휘발성 메모리인 플래시 메모리 의 기본 소자 구조이며, 프로그래머블 논리 소자 또는 재구성 논리 소자, (reconfigurable logic device)의 기 본 소자 구조이다. 그러나 이러한 플로팅 게이트 구조를 갖는 MOSFET에서는, 저장된 전하에 의해 발생하는 주변 소자와의 상호 간 섭, 불균일한 전기적 특성의 문제(문턱 전압의 산포, 프로그래밍 및 판독(reading) 동작 중의 장애 (disturbance), 안정성 확보를 위하여 게이트 절연막 두께를 두껍게 함으로써 나타나는 높은 동작전압과 낮은 동작속도, radiation에 취약한 문제 등)가 있었다. 따라서 본 발명은 비휘발성 메모리 소자, 프로그래머블 논리 소자, 시냅스 소자 등 플로팅 게이트 구조를 갖는"}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "MOSFET 기반의 모든 소자에 적용될 수 있는 기술분야에 대한 것이다."}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 일 목적은 상술한 문제를 해결하기 위한 것으로, 종래의 플로팅 게이트의 전하저장 방식이 아닌, 커 패시턴스를 변경하는 방식으로 드레인 전류, 문턱전압, 전달 컨덕턴스를 조절하는 트랜지스터 및 그의 제조방법 을 제공함에 있다."}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 트랜지스터는, 기판, 상기 기판 상부에 배치된 터널링 산화물층, 상기 터널링 산화물층 상부에 배치된 플로팅 게이트 전극, 상기 플로팅 게이트 전극을 둘러싸 도록 배치된 컨트롤 게이트 산화물층, 상기 컨트롤 게이트 산화물층 상부에 배치된 컨트롤 게이트 전극, 상기 기판 상에서 상기 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치된 소스 전극 및 드레인 전극을포함하며, 상기 컨트롤 게이트 전극에 인가되는 소정의 제1 전압에 의해 상기 컨트롤 게이트 산화물층의 내부에 상기 플로팅 게이트 전극과 상기 컨트롤 게이트 전극을 연결하는 전도성 필라멘트가 형성된다. 이 경우, 상기 컨트롤 게이트 산화물층의 내부에 상기 전도성 필라멘트가 형성된 상태에서 상기 컨트롤 게이트 전극에 상기 소정의 제1 전압과 반대 극성인 소정의 제2 전압이 인가되면 상기 형성된 전도성 필라멘트가 파열 되어 상기 플로팅 게이트 전극과 상기 컨트롤 게이트 전극이 전기적으로 단절될 수 있다. 한편, 본 실시 예에 따른 트랜지스터는 상기 컨트롤 게이트 산화물층 내부에서 형성 또는 파열되는 전도성 필라 멘트에 의해 전체 커패시턴스가 변경될 수 있다. 한편, 본 실시 예에 따른 트랜지스터는 상기 소정의 제1 전압이 인가된 경우의 커패시턴스가 상기 소정의 제2 전압이 인가된 경우의 커패시턴스보다 크다. 한편, 상기 컨트롤 게이트 전극에 상기 소정의 제1 전압을 인가하면, 상기 컨트롤 게이트 전극을 구성하는 금속 의 이온 또는 산소 공공이 상기 컨트롤 게이트 산화물층으로 이동하고 상기 터널링 산화물층을 통해 전자가 터 널링되어 상기 컨트롤 게이트 산화물층 내부에 상기 전도성 필라멘트가 형성될 수 있다. 한편, 상기 플로팅 게이트 전극은 백금(Pt)으로 형성된 것이고, 상기 게이트 산화물층은 CeO2로 형성된 것이고, 상기 컨트롤 게이트 전극은 은(Ag)으로 형성될 수 있다. 한편, 상기 기판은 실리콘으로 형성된 것이고, 상기 터널링 산화물층은 HfO2로 형성된 것이고, 상기 플로팅 게이 트 전극은 백금(Pt)으로 형성될 수 있다. 한편, 상기 기판은 실리콘으로 형성된 것이고, 상기 터널링 산화물층은 HfO2로 형성된 것이고, 상기 플로팅 게이 트 전극은 백금(Pt)으로 형성된 것이고, 상기 게이트 산화물층은 CeO2로 형성된 것이고, 상기 컨트롤 게이트 전 극은 은(Ag)으로 형성될 수 있다. 한편, 상기 터널링 산화물층의 두께는 수 또는 수십 나노미터일 수 있다. 한편, 본 개시의 일 실시 예에 따른 트랜지스터의 제조방법은, 기판을 마련하는 단계, 상기 기판 상부에 터널링 산화물층을 증착하는 단계, 상기 터널링 산화물층 상부에 플로팅 게이트 전극을 형성하는 단계, 상기 플로팅 게 이트 전극을 둘러싸도록 컨트롤 게이트 산화물층을 증착하는 단계, 상기 게이트 산화물층 상부에 컨트롤 게이트 전극을 형성하는 단계, 상기 기판 상에서 상기 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치되 도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 컨트롤 게이트 산화물층은 외부로부터 인가 되는 소정의 전압에 의해 내부에 전도성 필라멘트가 형성되는 물질로 구성된다. 이 경우, 상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금(Pt)으로 플로팅 게이 트 전극을 형성하고, 상기 컨트롤 게이트 산화물층을 증착하는 단계는 상기 플로팅 게이트 전극을 둘러싸도록 CeO2을 증착하고, 상기 컨트롤 게이트 전극을 형성하는 단계는 상기 게이트 산화물층 상부에 은(Ag)으로 컨트롤 게이트 전극을 형성할 수 있다. 한편, 상기 기판을 마련하는 단계는 실리콘 기판을 마련하고, 상기 터널링 산화물층을 증착하는 단계는 상기 기 판 상부에 HfO2를 증착하고, 상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금 (Pt)으로 플로팅 게이트 전극을 형성할 수 있다. 한편, 상기 기판을 마련하는 단계는 실리콘 기판을 마련하고, 상기 터널링 산화물층을 증착하는 단계는 상기 기 판 상부에 HfO2를 증착하고, 상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금 (Pt)으로 플로팅 게이트 전극을 형성하고, 상기 플로팅 게이트 전극을 형성하는 단계는 상기 터널링 산화물층 상부에 백금(Pt)으로 플로팅 게이트 전극을 형성하고, 상기 컨트롤 게이트 산화물층을 증착하는 단계는 상기 플 로팅 게이트 전극을 둘러싸도록 CeO2을 증착하고, 상기 컨트롤 게이트 전극을 형성하는 단계는 상기 게이트 산화 물층 상부에 은(Ag)으로 컨트롤 게이트 전극을 형성할 수 있다. 한편, 상기 터널링 산화물층을 증착하는 단계는 상기 기판 상부에 터널링 산화물층을 수십 나노미터로 증착할 수 있다. 한편, 본 개시의 일 실시 예에 따른 데이터 저장을 위한 메모리는 기판, 상기 기판 상부에 배치된 터널링 산화 물층, 상기 터널링 산화물층 상부에 배치된 플로팅 게이트 전극, 상기 플로팅 게이트 전극을 둘러싸도록 배치된컨트롤 게이트 산화물층, 상기 게이트 산화물층 상부에 배치된 컨트롤 게이트 전극 및 상기 기판 상에서 상기 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치된 소스 전극 및 드레인 전극을 포함하는 트랜지스 터를 포함하며, 상기 컨트롤 게이트 전극에 인가되는 소정의 제1 전압에 의해 상기 컨트롤 게이트 산화물층의 내부에 상기 플로팅 게이트 전극과 상기 컨트롤 게이트 전극을 연결하는 전도성 필라멘트가 형성된다."}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시에 대하여 구체적으로 설명하기에 앞서, 기재 방법에 대하여 설명한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 구성요소의 폭이나 두께 등의 크기를 다소 확대하 여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으 로 언급되는 경우, 이는 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지 칭한다. 본 개시에서 사용되는 용어는 본 개시의 다양한 실시 예들에서의 기능을 고려하여 일반적인 용어들을 선택하였 다 하지만, 이러한 용어들은 당해 기술 분야에 종사하는 기술자의 의도나 법률적 또는 기술적 해석 및 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 일부 용어는 출원인이 임의로 선정한 용어도 있다. 이러한 용어 에 대해서는 본 개시에서 정의된 의미로 해석될 수 있으며, 구체적인 용어 정의가 없으면 본 명세서의 전반적인 내용 및 당해 기술 분야의 통상적인 기술 상식을 토대로 해석될 수도 있다. 또한, 첨부된 각 도면에 기재된 동일한 참조번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구 성요소를 나타낸다. 설명 및 이해의 편의를 위해서 서로 다른 실시 예들에서도 동일한 참조번호 또는 부호를 사 용하여 설명한다. 즉, 복수의 도면에서 동일한 참조 번호를 가지는 구성요소를 모두 도시되어 있다고 하더라도, 복수의 도면들이 하나의 실시 예를 의미하는 것은 아니다. 또한, 본 개시에서는 구성요소들 간의 구별을 위하여 \"제1\", \"제2\" 등과 같이 서수를 포함하는 용어가 사용될 수 있다. 이러한 서수는 동일 또는 유사한 구성요소들을 서로 구별하기 위하여 사용하는 것이며 이러한 서수 사 용으로 인하여 용어의 의미가 한정 해석되어서는 안 된다. 일 예로, 이러한 서수와 결합된 구성요소는 그 숫자 에 의해 사용 순서나 배치 순서 등이 제한되어서는 안 된다. 필요에 따라서는, 각 서수들은 서로 교체되어 사용될 수도 있다. 본 개시에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, \" 포함하다\" 또는 \"구성되다\" 등의 용어는 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존 재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들 을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다. 본 개시에서 사용된 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한 정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질수 있다. 본 개시에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경 우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시 예들을 배제하도록 해석될 수 없다. 그리고, 본 개시에서 사용하는 \"증착\", \"성장\" 등의 용어는 물질 층을 형성한다는 의미와 같은 의미로 쓰이는 것이고, 본 개시의 다양한 실시 예들에서 형성되는 층 혹은 박막은 유기금속기상증착(metal-organic chamical vapor deposition: MOCVD)법 또는 분자선 성장(molecular beam epitaxy: MBE)법 등을 이용하여 성장용 챔버 (chamber) 내에서 성장될 수 있으며, 이 밖에도 PECVD, APCVD, LPCVD, UHCVD, PVD, 전자빔 방식, 저항 가열방 식 등 다양한 방식에 의해 증착되어 형성될 수 있다. 일 예로, 유기금속화학증착(MOCVD) 방식을 이용할 경우, MOCVD 반응 챔버의 용적에 따라, 그 안에 주입되는 기체의 유속을 결정할 수 있으며, 기체의 종류, 유속 반응 챔버 내부의 압력, 온도 조건 등에 따라 성장되는 박막의 두께, 표면 거칠기, 도펀트의 도핑된 농도 등의 특성 이 달라질 수 있다. 특히 고온일수록 박막의 우수한 결정성을 얻을 수 있는데, 이는 반응 기체의 물성, 반응이 일어나는 온도 등을 고려하여 제한적으로 결정되어야할 사항이다. 특히 정밀한 성장을 위해선 ALD(Atomic layer deposition) 방식을 이용할 수 있다. ALD 방식에 의하면 박막 성장이 원자 단위로 제어될 수 있다. 본 개시의 일 실시 커패시턴스를 변경하는 방식으로 드레인 전류, 문턱전압, 전달 컨덕턴스를 조절하는 트랜지 스터를 제공한다. 본 개시의 또 다른 실시 예는 상기 트랜지스터를 제조하는 방법을 제공한다. 본 개시의 다른 실시 예들은, 상기 트랜지스터를 포함한 메모리, 비휘발성 메모리, 멤커패시터 또는 논리 소자 시스템을 제공한다. 도 1은 본 개시의 일 실시 예에 따른 트랜지스터를 개략적으로 도시한 도면이다. 도 1을 참조하면, 트랜지스터는 기판, 터널링 산화물층, 플로팅 게이트 전극, 컨트롤 게이 트 산화물층, 컨트롤 게이트 전극, 소스 전극, 드레인 전극을 포함한다. 기판은 반도체 물질을 포함할 수 있다. 기판은 일 예로서, 실리콘(Si) 또는 게르마늄(Ge)을 포함할 수 있다. 다른 예로서, 기판은 갈륨비소(GaAs)와 같은 화합물 반도체, 인듐갈륨아연산화물(Indium- gallium-zinc oxide)와 같은 산화물 반도체를 포함할 수 있다. 일 실시 예에서 기판은 p형 또는 n형 도펀 트로 도핑된 반도체 기판일 수 있다. 기판은 소스 영역과 드레인 영역을 포함한다. 소스 영역과 드레인 영역 사이에 전류 전도 채널이 형성될 수 있다. 소스 영역과 드레인 영역은 기판과 반대 타입의 도펀트로 도핑될 수 있다. 기판 아래에 도시되지 않았으나 전기 컨텍을 위해 금속층이 증착될 수 있다. 소스 전극 및 드레인 전극은 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 기판 상에 배치될 수 있다. 구체적으로 소스 전극은 소스 영역에 배치되어 캐리어(전자 또는 정공)를 공급 하는 구성이다. 그리고 드레인 전극은 드레인 영역 상에 배치되며, 소스 영역으로부터 공급된 캐리어가 외부로 나가는 통로 역할을 하는 구성이다.소스 전극 및 드레인 전극은 일 실시 예에 따르면 티타늄(Ti), 알루미늄(Al), 니켈(Ni) 및 금(Au) 등 의 금속으로 이루어질 수 있으며, 각각 외부 소자와 전기적으로 연결될 수 있다. 터널링 산화물층은 기판 상에 배치된다. 터널링 산화물층에 소정의 문턱 전계 이하의 크기의 외 부 전계가 인가될 때 터널링 산화물층은 절연성을 가질 수 있다. 이에 반하여, 터널링 산화물층에 소 정 전계 이상의 크기의 외부 전계가 인가될 때, 전자 또는 홀이 터널링 산화물층을 터널링함으로써, 플로 팅 게이트 전극에 전하를 공급할 수 있다. 일 실시 예에 있어서, 터널링 산화물층은 화학 양론비를 만족하는 절연성 금속 산화물을 포함할 수 있다. 일 예로서, 터널링 산화물층은 티타늄 산화물(TiO2), 알루미늄 산화물(Al2O3), 니켈 산화물(NiO, NiO2, Ni2O3), 구리 산화물(Cu2O, CuO), 지르코늄 산화물(ZrO2), 망간 산화물(MnO, MnO2, Mn2O3, Mn3O4, Mn2O7), 하프늄 산화물(HfO2), 텅스텐 산화물(WO, WO2, WO3. W2O3), 탄탈륨 산화물(Ta2O5), 니오븀 산화물(Nb2O5), 철산화물(FeO, Fe2O3, Fe3O4) 등을 포함할 수 있다. 플로팅 게이트 전극은 터널링 산화물층 상부에 배치된다. 플로팅 게이트 전극은 일 예로서, 금 (Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다. 일 실시 예에 따르면, 산소에 대한 반응성이 낮 은 백금 등을 사용하는 것이 바람직할 수 있다. 컨트롤 게이트 산화물층은 플로팅 게이트 전극을 둘러싸도록 배치된다. 컨트롤 게이트 산화물층은 외부에서 인가되는 전압에 따라, 내부에 전도성 필라멘트가 형성되는 금속 산화 물을 포함할 수 있다. 컨트롤 게이트 산화물층은 일 예로서, HfOx, CeOx, TaOx, ZrOx 등을 포함할 수 있다. 예를 들어 CeOx는 x가 0<x<2 범위가 가능하다. 컨트롤 게이트 전극은 게이트 산화물층 상부에 배치된다. 컨트롤 게이트 전극은 소스 전극(16 0)과 드레인 전극 간 전류의 흐름을 게이트 전압으로 제어하는 구성이다. 컨트롤 게이트 전극은 예컨대 은(Ag), 구리(Cu) 등을 포함할 수 있다. 본 개시의 실시 예들에 따른 트랜지스터는 컨트롤 게이트 전극에 게이트 전압을 인가함으로써 컨트롤 게이트 산화물층 내에 컨트롤 게이트 전극과 플로팅 게이트 전극을 연결하는 전도성 필라멘트가 형성(formation) 및 파열(rupture)될 수 있고, 이로써 트랜지스터의 전체 커패시턴스가 비휘발적으로 변경 될 수 있다. 도 1은 컨트롤 게이트 산화물층에 전도성 필라멘트가 형성되지 않은 초기 상태에 해당하고, 도 2는 컨트롤 게이트 산화물층에 전도성 필라멘트가 형성된 상태에 해당하고, 도 3은 컨트롤 게이트 산화물층에 형성된 전도성 필라멘트가 파열된 상태에 해당한다. 구체적으로, 컨트롤 게이트 전극에 인가되는 소정의 제1 전압에 의해 컨트롤 게이트 산화물층의 내부 에 플로팅 게이트 전극과 컨트롤 게이트 전극을 연결하는 전도성 필라멘트가 형성될 수 있다. 그리고 컨트롤 게이트 산화물층의 내부에 전도성 필라멘트가 형성된 상태에서 컨트롤 게이트 전극에 상기 소 정의 제1 전압과 반대 극성인 소정의 제2 전압이 인가되면 형성된 전도성 필라멘트가 파열되어 플로팅 게이트 전극과 컨트롤 게이트 전극이 전기적으로 단절될 수 있다. 이 경우, 소정의 제1 전압은 양전압, 소정 의 제2 전압은 음전압일 수 있다. 도 1에 대응하는 초기 상태에서는, 트랜지스터의 전체 커패시턴스는 '컨트롤 게이트 전극/컨트롤 게 이트 산화물층/플로팅 게이트 전극' 및 '플로팅 게이트 전극/터널링 산화물층/기판' 으로 구성되는 직렬 커패시터의 낮은 커패시턴스 값을 가진다. 컨트롤 게이트 전극에 소정의 전압을 인가하면, 컨트롤 게이트 전극을 구성하는 금속의 이온 또는 산 소 공공이 컨트롤 게이트 산화물층으로 이동하고, 또한 동시에 터널링 산화물층을 통해 전자가 터널 링되면서 도 2에 도시한 것과 같이 컨트롤 게이트 산화물층에 전도성 필라멘트가 형성될 수 있다. 이 에 따라 트랜지스터의 전체 커패시턴스가 '컨트롤 게이트 전극/터널링 산화물층/기판'의 단일 커패시터의 높은 커패시턴스 값으로 증가한다. 이와 같은 커패시턴스의 변화로 트랜지스터의 드레인 전류, 문턱전압 또는 전달 컨덕턴스과 같은 특성을 제어할 수 있다. 예컨대, 트랜지스터의 포화영역에서의 드레인 전류는 전체 커패시턴스에 비례하고, 문턱전압은 전체 커패시턴스에 반비례한다. 게이트 전압을 이용하여 트랜지스터의 전체 커패시턴스를 조절함으 로써 맴커패시터(memcapacitor)를 구현할 수 있다. 본 개시에 따른 트랜지스터를 포함한 메모리 또는 논리 소자 시스템이 제공될 수 있다. 이하에서는 본 개시의 일 실시 예에 따른 트랜지스터의 제조방법을 설명하도록 한다. 먼저, 기판을 마련한다. 그리고 기판 상에 터널링 산화물층을 증착한다. 그리고 터널링 산화물 층 상부에 플로팅 게이트 전극을 형성한다. 그리고 플로팅 게이트 전극을 둘러싸도록 컨트롤 게 이트 산화물층을 증착한다. 그리고 컨트롤 게이트 산화물층 상에 컨트롤 게이트 전극을 형성한 다. 그리고 기판 상에서 컨트롤 게이트 전극을 기준으로 서로 반대편에 이격하여 배치되도록 소스 전 극 및 드레인 전극을 형성한다. 여기서 게이트 산화물층은 외부로부터 인가되는 소정의 전압에 의해 내부에 전도성 필라멘트가 형성될 수 있는 물질로 구성된다. 이 경우, 기판은 실리콘 기판으로 준비될 수 있고, 터널링 산화물층을 증착함에 있어서 기판 상 부에 HfO2를 증착하고, 플로팅 게이트 전극을 형성함에 있어서, 터널링 산화물층 상부에 백금(Pt)으 로 플로팅 게이트 전극을 형성할 수 있다. 한편, 컨트롤 게이트 산화물층을 증착함에 있어서, 플로팅 게이트 전극을 둘러싸도록 CeO2을 증착하고, 컨트롤 게이트 전극을 형성함에 있어서, 컨트롤 게이트 산화물층 상부에 은(Ag)으로 컨트롤 게이트 전극을 형성할 수 있다. 한편, 터널링 산화물층을 증착함에 있어서, 기판 상부에 터널링 산화물층을 수 또는 수십 나노 미터로 증착할 수 있다. 이하에선 본 개시에 따른 트랜지스터의 동작 성능을 측정하기 위해 수행한 실험들에 대해 설명하도록 한다. 다 만, 이하에서 설명하는 구체적인 제조 방식 및 구성 물질들로 본 개시가 한정되는 것은 아니다. Ag/CeO2/Pt/HfO2/n-Si 커페시터(또는 트랜지스터)의 제조 n-Si 기판 상에 tetrakis(ethylmethylamino) hafnium (Hf[N(CH3)C2H5]4) 및 H2O를 사용하여 0.125 nm/cycle의 증착 속도로 원자층 증착 방식에 의해 10nm 두께의 HfO2 터널링 산화물층을 증착시켰다. 그 다음, 100nm 두께의 Pt 플로팅 게이트 전극을 쉐도우 마스크(shadow mask)를 사용하여 전자빔 증착 (e-beam evaporation)에 의해 직경 100㎛ 크기의 패턴으로 증착하였다. 게이트 산화물층으로서, Ar : O2 = 1 : 3의 혼합 기체 유량을 갖는 CeO2 타겟을 사용하는 rf 마그네트론 스퍼터링에 의해 연속적으로 80 nm 두께의 CeO2 층을 증착하였다. 그 후, 쉐도우 마스크를 사용하여 직경 100 ㎛의 열 증착으로 Ag 컨트롤 게이트 전극을 증착하였다. 도 4는 종래의 플로팅 게이트 전극을 갖는 트랜지스터에서 플로팅 게이트 전극에 전하를 저장하여 문턱 전압(V T)의 변화를 이용한 동작원리를 설명하기 위한 도면이고, 도 5는 본 개시의 일 실시 예에 따른, 컨트롤 게이트 전극과 플로팅 게이트 전극 사이의 전도성 필라멘트 형성에 의한 커패시턴스 변화를 이용한 소자의 동작원리를 설명하기 위한 도면이다. 전체 커패시턴스가 초기 직렬 커패시터의 커패시턴스와 전도성 필라멘트 형성 후의 단일 커패시터의 커패시턴스 사이에서 이산적으로 정확하게 변화하기 때문에 커패시턴스 변화는 디지털적이고 균일하고 분포(distribution) 가 적다. 또한, 커패시턴스 변화가 전하의 저장에 의한 것이 아니라 견고한 전도성 필라멘트의 형성에 의해 유 도되므로, 인접한 셀 사이의 바람직하지 않은 혼선(cross-talk), 전하 저장을 위해 두꺼운 터널링 산화물을 사 용해야하는 점, 프로그램/판독 방해 및 방사선에 대한 내성 감소와 같은 종래의 플래시 형 메모리 문제를 해결 할 수 있다. 이하에선 본 개시에 따른 트랜지스터의 동작 성능을 측정하기 위해 수행된 실험을 설명하도록 한다 본 개시의 일 실시 예에 따른 장치 (Ag/CeO2/Pt/HfO2/n-Si)에서 전도성 필라멘트가 형성된 후의 값을 비교하기 위한 목적으로 커패시턴스 값을 측정하기 위해 Pt/HfO2/n-Si 단일 커패시터 구조를 준비하였다. 모든 소자에서,Ag 층은 전기 접촉을 위해 Si 기판의 바닥에 증착하였다. 또한, 저항 스위칭 거동을 확인하기 위해 Ag/CeO2/Pt 구조를 제작하였다. 커패시턴스-전압(C-V) 측정은 Agilent 4284A LCR 미터를 사용하여 1MHz의 주파수에서 50mV의 중첩된 AC 전압으 로 게이트 전압을 스위핑함으로써 수행되었다. 전압 펄스는 180ms의 인테그래이션 타임으로 인가되었다. Ag/CeO2/Pt 및 Pt/HfO2/n-Si 구조의 전류-전압(I-V) 측정은 Agilent 4156B 반도체 파라미터 분석기로 수행되었 다. 모든 측정에서 전압은 상단 전극에 가해졌고 하단 접점은 접지되었다. 본 개시의 실시 예에 따른 커패시터(또는 트랜지스터), 즉 Ag/CeO2/Pt/HfO2/n-Si 커패시터는 Ag/CeO2/Pt 스택에 서 전도성 필라멘트 형성을 통해 커패시턴스 변화를 나타낸다. 도 6은 +3.5V의 반복된 펄스 전후에 -5 → +3 → -5V의 전압 스윕에서 C-V 곡선을 보여준다. 커브에는 몇 가지 주목할 만한 특징이 있다. 첫 번째로, 펄싱 전의 +3V에서의 누적 커패시턴스 (Cacc)는 ~ 49 pF였다. 이는 +3V에서 95pF의 CHfO2 로 계산된 ~ 101 pF의 CCeO2에 해당 하며(도 8 참조) 결과적으로 εCeO2는 ~ 116이며 이는 매우 높은 값이다. εCeO2의 계산된 값의 불일치는 CeO2 층 의 유효 두께 감소 또는 Ag/CeO2/Pt 스택에서의 εCeO2의 증가로 인한 것이다. 두 번째로, +V에서의 Cacc 및 -V에 서의 공핍(depletion) 커패시턴스(Cdep)는 반복적으로 +3.5V 펄싱 시 급격히 증가했다. +V에서의 Cacc는 CeO2 (CCeO2) 및HfO2 (CHfO2) 층의 직렬 커패시턴스를 나타내고 -V에서의 Cdep는 CeO2, HfO2 및 n-Si에서의 공핍 영역의 직렬 커패시턴스이다. 따라서 Cacc와 Cdep 모두의 증가는 +V에서 필라멘트 형성을 통한 고 저항 상태(high- resistance state; HRS)에서 저 저항 상태(low-resistance state; LRS)로의 전이(transition)와 유사하며, 저 항 랜덤 액세스 메모리 (ReRAM)에서 SET 천이와 대응된다. 여기서도 ReRAM에서 SET 전이를 수반하므로 저 커패 시턴스 상태 (low-capacitance state; LCS)에서 고 커패시턴스 상태(high-capacitance state; HCS)로의 SET 전 이라고 부른다. +3.5V 펄스 동안의 Cacc는 4번째 펄스에서 49에서 121pF로 증가했다. 변화를 안정화하기 위해 두 개의 추가 펄스가 반복적으로 적용되었다. Cacc의 증가된 값은 도 8의 Pt/HfO2/n-Si 커패시터에서 ~ 100pF의 Cacc 값에 가깝다. 이는, Ag 컨트롤 게이트 전극에 +V를 인가함에 따라 Cacc가 Ag/CeO2/Pt 및 Pt/HfO2/Si 직렬 커패시 터의 커패시턴스에서 Pt/HfO2/Si 단일 커패시터의 커패시턴스로 이산적으로(discretely) 변경되었음을 나타낸다. Ag/CeO2/Pt 및 Pt/HfO2/Si 직렬 커패시터에서 Pt/HfO2/Si 단일 커패시터로의 커패시턴스 변화는 Ag/CeO2/Pt 스택에서 전도성 필라멘트 형성에 의해 유도된 것으로 생각된다. 증가된 커패시턴스는 도 6에 도시한 바와 같이, 진폭의 증가와 함께 -V 펄스를 반복적으로 인가하면 낮은 커패 시턴스 값으로 복구될 수 있다. 이를 RESET이라고 한다. 낮은 진폭에서 Cdep는 펄스를 반복하더라도 감소하지 않 았지만 최종적으로 -6.5V에서 RESET가 발생했다. 커패시턴스를 증가시키는 동작(SET)과 비교하여 RESET은 다중 반복을 통해 더 높은 진폭의 음의 전압 펄스를 인가함에 따라 발생한다. 왜냐하면 필라멘트의 파열은 ReRAM의 RESET 전이를 위해 더 높은 전류를 필요로하기 때문이다. 도 9에서 Ag/CeO2/Pt 스택의 저항성 스위칭 특성과 관 련하여 논의되는 것처럼, 필라멘트를 파열시키는 RESET 전류는 10mA보다 큰 범위에서 훨씬 높은 반면, 필라멘트 를 형성하는 SET 전류는 μA 이하이다(이 경우 RESET 전류는 SET 조건에 달려있다.). Pt/HfO2/n-Si를 통과하는 전류는 필라멘트 형성 후에 게이트 전압이 Pt/HfO2/n-Si 스택에 완전히 인가될 때 μA 이하 범위 내에 있다(도 10 참고). 따라서, Ag/CeO2/Pt 스택의 필라멘트는 -V를 인가함으로써 쉽게 파열되지 않는다. 또한, 필라멘트 파 열시 커패시턴스 변화의 RESET이 발생하면 높은 RESET 전류가 HfO2 터널링 산화물층을 손상시켜 게이트 산화물 층 스택이 파괴될 수 있다. 마지막 전압 스윕이 -5 ~ +3V 일 때, Cdep는 초기 값보다 높았으며 소자는 1V 이상의 전압에서 파괴되었기 때문에 가역성(reversibility)을 위해 소거 동작(erase operation)이 제한된다. 도 7은 필라멘트의 형성과 파열에 각각 +4.5V와 -6.5V 펄스를 적용하기 전후의 + 5V에서 Cdep와 +1V에서의 Cacc의 변화를 펄스 형태로 측정한 결과이다. 도 7에서 보듯이 Cdep와 Cacc는 +4.5V 펄스를 인가할 때 LCS에서 HCS로 증 가하고 -6.5V 펄싱시 가역적으로 LCS로 감소한다. 그러나 Cdep와 Cacc는 커패시턴스의 RESET 후에 동일하다. 이것 은 HfO2 터널링 산화물이 전기적으로 파괴되어 총 커패시터가 Ag/CeO2/ Pt의 금속/절연체/ 금속 구조가 되었음을 의미한다. 이 고려 사항에 따르면, RESET 전류를 줄이거나 낮은 RESET 전류로 적절한 저항성 스위칭 스택을 사 용해야 할 뿐만 아니라 더 높은 절연 내력을 갖는 터널링 산화물을 채택하여 전기적 가역 용량 변화를 달성할필요가 있다. 도 9는 Ag/CeO2/Pt 소자의 IV 곡선이며, 필라멘트 형성을 통해 +V에서 SET 전이를 갖는 ReRAM에서 통상적인 바 이폴라 스위칭을 나타내고, -V에서 파열을 일으킴을 나타낸다. 특히, SET 전이는 + 2V 미만의 전압과 ~ 10-8A의 전류에서 발생하며 필라멘트는 저전압 및 전류에서 쉽게 형성될 수 있음을 의미한다. Ag/CeO2/Pt/HfO2/n-Si 커패 시터의 용량성 결합비를 고려하면, Ag/CeO2/Pt 스택에 인가된 전압 VCeO2은 VCeO2 = VG×CHfO2/(CHfO2 + CCeO2)로 계산 되며, 여기서 VG는 Ag 컨트롤 게이트 전극에 인가되는 게이트 전압이다. CHfO2와 CCeO2의 값으로부터 VCeO2는 VG의 ~ 0.33 배이다. 따라서, Ag 컨트롤 게이트 전극에 인가된 +4V의 펄스 전압은 Ag/CeO2 /Pt 스택에서 ~ 2V의 SET 전 압에 필적하는 ~ 1.32 V의 VCeO2 에 해당한다. 또한 도 10에 도시된 바와 같이 Pt/HfO2/n-Si를 통과하는 전류는 이 전압 범위에서 pA에서 nA 범위에 있는 것으로 밝혀졌고, 이는 Ag/CeO2/Pt 스택에서의 SET 전류의 조건에 따 르는 것이다. Ag/CeO2/Pt 스택에서 SET 전이는 Ag/CeO2/Pt 스택에서 전압 강하 없이 Ag 컨트롤 게이트 전극과 Pt 플로팅 게이트 전극 사이의 전기적으로 연결된 상태를 나타낸다. 결과적으로, Ag/CeO2/Pt/HfO2/n-Si의 커패시 턴스는 Ag와 Pt 전극이 전기적으로 연결되어 Pt/HfO2/n-Si의 커패시턴스와 전기적으로 동등해지고, 그 결과도 6 에 도시된 바와 같은 커패시턴스 변화를 나타낸다. 도 11 내지 도 12는 전도성 필라멘트의 안정성을 평가할 때 시간 경과에 따른 커패시턴스 변화의 보유 특성을 보여준다. ReRAM에서 광범위하게 연구된 바와 같이, 금속 산화물 내부에 형성된 전도성 필라멘트는 필라멘트의 크기와 같은 필라멘트의 특성에 따라 달라 지지만 필라멘트의 견고성 덕분에 장기 보존 안정성을 갖는 것으로 밝혀졌다. +3.5V 펄스의 반복 적용 후에 HCS로 캐패시턴스의 변화를 측정하기 위해, 0V에서의 Cacc를 시간에 따 라 측정하였다. 도 11에서 볼 수 있듯이 0V에서의 정전 용량은 18시간 동안 측정 동안 HCS로 유지되었다. 18 시 간 후의 전압 스윕은 커패시턴스가 변경된 직후와 거의 동일한 모양을 보여준다. 도 12는 시간에 따른 0V의 Cacc 를 나타내며, 18시간의 지속 시간 후 80%를 초과하는 안정성을 확인할 수 있다. 전하 밀도의 내재된 분포 및 그에 따른 소자 간 임계 전압 변화의 영향을 받는 임계 전압 시프트로 동작하는 종 래의 플래시 메모리와 비교하여, 컨트롤 게이트 전극과 플로팅 게이트 전극을 전도성 필라멘트로 연결함으로써 커패시턴스 변화의 결과, 본 개시에 따른 트랜지스터에서는, 산화물층 및 전극 영역의 두께 및 유전율이 변하지 않는 한 고유의 균일성을 갖는다. 또한, 인접한 소자들 간의 바람직하지 않은 누화의 우려를 경감시킨다. 본 개 시에 따른 트랜지스터에서 비 휘발성 커패시턴스 변화의 결과는 게이트 산화물 커패시턴스의 변화에 대한 MOS 디바이스의 새로운 동작의 실현 가능성을 보여 주며, 예를 들어 드레인 전류, 문턱 전압 및 트랜스 컨덕턴스와 같은 MOSFET 특성을 변경하고, 비 휘발성 메모리 및 프로그래머블 로직 디바이스에 적용할 수 있다. 이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시은 상술한 특정의 실시 예에"}
{"patent_id": "10-2019-0017648", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "한정되지 아니하며, 청구범위에 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시가 속하는 기술분야에서 통 상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다."}
{"patent_id": "10-2019-0017648", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 일 실시 예에 따른 트랜지스터를 개략적으로 도시한 도면, 도 2 내지 도 3은 본 개시의 일 실시 예에 따른 트랜지스터에서 전도성 필라멘트의 형성 및 파열을 설명하기 위 한 도면, 도 4는 플로팅 게이트에 전하를 저장하여 문턱전압의 변화를 이용한 종래의 플로팅 게이트를 갖는 트랜지스터의 구조 및 동작원리를 설명하기 위한 도면, 도 5는 컨트롤 게이트와 플로팅 게이트 사이의 전도성 필라멘트 형성에 의한 커패시턴스 변화를 이용한 본 개시 의 일 실시 예에 따른 트랜지스터의 구조 및 동작 원리를 설명하기 위한 도면, 도 6은 본 개시의 일 실시 예에 따른 Ag/CeO2/Pt/HfO2/n-Si 커패시터의 커패시턴스 변화 전후의 C-V 곡선, 도 7은 본 개시의 일 실시 예에 따른 Ag/CeO2/Pt/HfO2/n-Si 커패시터의 펄스 형태 측정에서의 Cacc 및 Cdep, 도 8은 Pt/HfO2/n-Si 커패시터의 C-V 곡선, 도 9는 Ag/CeO2/Pt 커패시터의 I-V 곡선, 도 10은 Pt/HfO2/n-Si 커패시터의 I-V 곡선, 도 11은 본 개시의 일 실시 예에 따른 Ag/CeO2/Pt/HfO2/n-Si 커패시터의 커패시턴스를 증가시키는 +V 펄스 전후 의 0V에서의 C-V 곡선 및 커패시턴스 값을 나타낸 도표, 그리고 도 12는 본 개시의 일 실시 예에 따른 Ag/CeO2/Pt/HfO2/n-Si 커패시터의 시간 경과에 따른 커패시턴스 변화의 보유(retention)를 나타낸 도표이다."}
