<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü•ù ü§πüèø üö¥üèæ Blocs personnalis√©s dans les puces (Silicon IP): comment cela fonctionne ‚úçüèø üé¥ üí≤</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Dans chaque article sur Habr√© consacr√© aux microprocesseurs nationaux, d'une mani√®re ou d'une autre, la question des blocs IP sous licence et la mesur...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Blocs personnalis√©s dans les puces (Silicon IP): comment cela fonctionne</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/414215/"> Dans chaque article sur Habr√© consacr√© aux microprocesseurs nationaux, d'une mani√®re ou d'une autre, la question des blocs IP sous licence et la mesure dans laquelle leur pr√©sence et leur absence r√©duisent la valeur, la domestication ou la s√©curit√© du d√©veloppement sont soulev√©es.  Dans le m√™me temps, de nombreux commentateurs ne comprennent pas tr√®s bien le sujet de la discussion, alors essayons de comprendre exactement comment fonctionnent les licences dans l'industrie micro√©lectronique, quels sont les bons et les mauvais blocs sous licence et quel est le processus de d√©veloppement d'un microcircuit, si la plupart des blocs y sont achet√©s. <br><br><img src="https://habrastorage.org/webt/ks/c0/6j/ksc06j-tt4iqmmix_e1u9zlrdgi.jpeg"><br><a name="habracut"></a><br>  Tout microcircuit moderne est ce que l'on appelait fi√®rement ¬´un syst√®me sur une puce¬ª il y a quelque temps: m√™me les r√©gulateurs lin√©aires √† trois pattes et les sources de tension ont un r√©glage num√©rique cach√© √† l'utilisateur, que pouvons-nous dire des microprocesseurs et microcontr√¥leurs contenant des dizaines de blocs diff√©rents, le d√©veloppement de chacun dont n√©cessite des comp√©tences sp√©cifiques et une vaste exp√©rience pour contourner les pi√®ges qui ne sont pas √©crites dans les livres et articles.  De plus, tout projet, en r√®gle g√©n√©rale, a sa propre fonctionnalit√© de tueur, en raison de laquelle les d√©veloppeurs s'attendent √† obtenir un avantage sur les concurrents, et c'est cette fonctionnalit√© de tueur qui devrait √™tre faite aussi bien que possible, et tous les autres blocs ne devraient tout simplement pas √™tre pire que les autres. <br><br>  Attention, la question est: est-il n√©cessaire de maintenir une √©quipe de d√©veloppement co√ªteuse capable de r√©aliser ind√©pendamment tous les blocs n√©cessaires? <br><br>  Une question encore plus int√©ressante: si vous avez vous-m√™me d√©velopp√© un syst√®me d‚Äôinstruction √† microprocesseur, devez-vous contenir une √©quipe de programmeurs qui <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">r√©digera un compilateur pour cela</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">portera de</a> nouveaux noyaux de syst√®mes d‚Äôexploitation populaires, fera beaucoup d‚Äôautres travaux difficiles, et tr√®s probablement, il ne mettra pas votre cr√©ation sur un seul au niveau des architectures populaires, sur lesquelles beaucoup plus de personnes travaillent? <br>  Et surtout: des r√©ponses positives aux deux questions pr√©c√©dentes donneront-elles des avantages comp√©titifs √† votre produit? <br><br>  <i><b>Digression lyrique</b></i> <br>  Le 5 juin, Morris Chang a pris sa retraite, un homme dont vous n'aviez jamais entendu parler, mais sans lequel il n'y aurait pas d'√©lectronique moderne.  Morris Chang est n√© en Chine, au plus fort de la guerre civile qu'il a quitt√© pour les √âtats-Unis, est dipl√¥m√© du MIT, puis a travaill√© pendant de nombreuses ann√©es chez Texas Instruments et General Instruments.  Au cours de ces ann√©es, une partie int√©grante de toute entreprise de micro√©lectronique √©tait sa propre production, dont l'√©quipement √©tait plusieurs fois moins cher qu'aujourd'hui, mais n√©anmoins, il √©tait tr√®s cher.  Voici comment Chang lui-m√™me a √©crit √† ce sujet: <br><blockquote>  Lorsque j'√©tais √† TI et √† General Instrument, j'ai vu beaucoup de concepteurs de circuits int√©gr√©s souhaitant quitter et cr√©er leur propre entreprise, mais la seule chose, ou la plus grande chose qui les a emp√™ch√©s de quitter ces soci√©t√©s, √©tait qu'ils ne pouvaient pas collecter suffisamment d'argent. pour former leur propre entreprise.  Parce qu'√† cette √©poque, on pensait que chaque entreprise avait besoin de fabrication, de fabrication de plaquettes, et c'√©tait la partie la plus capitalistique d'une entreprise de semi-conducteurs, d'une entreprise de circuits int√©gr√©s.  Et j'ai vu toutes ces personnes qui voulaient partir, mais qui ont √©t√© arr√™t√©es par le manque de capacit√© √† lever beaucoup d'argent pour construire une fabrique de wafers. </blockquote>  En 1985, Morris Chang √©tait sur le point de prendre sa retraite, mais a plut√¥t accept√© l'offre du gouvernement ta√Øwanais de travailler √† l'Industrial Technology Research Institute, un institut de recherche qui √©tait cens√© aider √† provoquer une r√©volution industrielle √† Taiwan et √† combler le foss√© entre l'√©conomie d√©velopp√©e et les pays d√©velopp√©s.  En 1987, parall√®lement √† son travail chez ITRI, Chang a cr√©√© TSMC, une entreprise qui est devenue le plus grand fabricant de circuits int√©gr√©s au monde.  Le mod√®le d'affaires de TSMC √©tait √† l'origine bas√© sur le fait que l'entreprise ne d√©veloppait rien, mais ne produisait que les d√©veloppements d'autres personnes, et ce fut l'une des premi√®res √©tapes de la cr√©ation d'un √©cosyst√®me moderne pour le d√©veloppement et la production de microcircuits, connu sous le nom de mod√®le Fabless. <br>  <i><b>La fin de la digression lyrique</b></i> <br><br><h4>  Qu'est-ce que Fabless? </h4><br>  Fabless est un mod√®le de d√©veloppement et de production de microcircuits dans lequel la soci√©t√© de d√©veloppement n'a pas sa propre production et utilise les services d'une usine tierce qui collabore √©galement avec d'autres d√©veloppeurs (et a parfois ses propres produits). <br><br>  La pr√©sence d'usines tierces peut r√©duire radicalement le seuil d'entr√©e sur le march√© de la micro√©lectronique (dont Morris Chang avait r√™v√© √† un moment donn√©), de centaines √† des millions de dollars, en raison de l'absence de besoin d'acheter et de maintenir des √©quipements pour la production.  Il permet √©galement de r√©duire encore ce seuil gr√¢ce √† la formation d'un march√© pour les fournisseurs de blocs fonctionnels complexes (ils sont √©galement Silicon IP).  Si vous produisez des jetons dans votre propre usine, vous ne pouvez compter que sur vos propres forces et devez contenir une √©quipe capable de cr√©er tous les blocs n√©cessaires.  Si l'usine est utilis√©e non seulement par vous, mais aussi par d'autres entreprises, alors quelqu'un a d√©j√† r√©solu la plupart des t√¢ches typiques avant vous, et vous pouvez utiliser les r√©sultats du travail de quelqu'un d'autre - ou revendre votre propre solution √† quelqu'un d'autre, apr√®s avoir pr√©alablement convenu du prix et des conditions afin que personne n'est rest√© dans le perdant.  Bien s√ªr, il est peu probable que vous vendiez votre savoir-faire √† des concurrents directs, mais il existe de nombreuses situations o√π vous pouvez gagner sans √™tre impliqu√© dans un conflit d'int√©r√™ts.  C'est par la possibilit√© et le d√©sir de r√©utiliser les r√©sultats de la r√©solution de probl√®mes typiques que le march√© des blocs IP est apparu, dont la taille en 2017 √©tait proche de quatre milliards de dollars et continue de cro√Ætre rapidement. <br><br><h4>  Comment est-ce rentable? </h4><br>  <b>IP de l'acheteur</b> - principalement une √©conomie.  Selon diverses estimations, l'achat de blocs IP est g√©n√©ralement deux √† cinq fois moins cher que l'auto-d√©veloppement.  En outre, l'achat vous permet g√©n√©ralement de r√©duire consid√©rablement le temps de d√©veloppement, car vous n'avez pas besoin de produire ind√©pendamment des puces de test et de corriger les erreurs. <br><br>  <b>Pour le d√©veloppeur IP</b> - la possibilit√© de cr√©er une entreprise qui fonctionne sur une solution de niche et de r√©duire consid√©rablement le co√ªt de faire des affaires.  Une partie importante du co√ªt du microcircuit est le co√ªt du marketing, de l'emballage, des tests, du support technique, des logiciels d'application et enfin des mod√®les de photos pour la production de masse, etc.  etc.  Si vous ne produisez pas de produits finis, mais ne vendez que des blocs, vous n'avez pas toutes ces d√©penses. <br><br>  <b>Usine</b> - une opportunit√© pour attirer plus de clients.  Les grandes usines s'efforcent de cr√©er un √©cosyst√®me de fournisseurs de blocs IP autour d'eux, car leur utilisation peut acc√©l√©rer consid√©rablement la conception et, tout aussi important, l'automatiser autant que possible.  Un riche portefeuille de composants pr√™ts √† l'emploi est d'une grande aide dans la conception du produit final, car il vous permet de faire seul votre savoir-faire et de ne pas d√©penser de pr√©cieuses ressources pour tout d√©velopper en g√©n√©ral - en particulier dans une situation o√π il existe d√©j√† une solution pr√™te √† l'emploi d√©velopp√©e par des personnes qui a investi dans son d√©veloppement beaucoup plus de temps et d'exp√©rience que vous ne pouvez vous le permettre.  En cons√©quence, une large s√©lection de PI pr√™ts √† l'emploi peut √™tre un facteur s√©rieux dans le choix d'une usine particuli√®re pour la production de votre projet. <br><br><h4>  Comment √ßa marche? </h4><br>  Examinons la licence des c≈ìurs en utilisant l'exemple d'un syst√®me personnalis√© sph√©rique sur une puce.  Le syst√®me contiendra un c≈ìur de processeur, des bus pour combiner le c≈ìur et les p√©riph√©riques, une certaine quantit√© de m√©moire cache, des interfaces pour communiquer avec le monde ext√©rieur (par exemple CAN et I2C), PLL, DAC et ADC.  Pour la puret√© de l'exp√©rience, supposons que tout sera achet√©, sans d√©veloppement ind√©pendant.  ¬´Hypoth√®se stupide¬ª, dites-vous, et vous n'aurez pas tout √† fait raison.  En r√©alit√©, bien s√ªr, de telles situations sont extr√™mement rares, mais il est tout √† fait possible d'imaginer que la caract√©ristique de tueur du produit ne sera pas un bloc en soi, mais une combinaison sp√©cifique de blocs existants.  Par exemple, vous √™tes le premier acheteur d'un bloc (par cons√©quent, les concurrents ne l'ont pas d√©j√†) ou vous avez cr√©√© un bloc existant √† utiliser dans un segment qui ne lui est pas caract√©ristique (par cons√©quent, les concurrents de ce segment n'ont rien de similaire). <br><br><h4>  Commen√ßons donc par ... </h4><br>  ... non, pas du c≈ìur du processeur, mais de la liaison analogique.  Par exemple, prenez le convertisseur analogique-num√©rique (ADC) - une unit√© typique de la plupart des microcontr√¥leurs et de tout autre syst√®me qui traite des donn√©es du monde ext√©rieur. <br><br>  L'ADC est un bloc analogique, ce qui signifie que ses param√®tres d√©pendent s√©rieusement non seulement de ses circuits, mais √©galement de la fa√ßon dont ces circuits sont mis en ≈ìuvre sur une puce.  Si nous prenons le fichier fini avec la topologie d'un processus technique et le produisons dans une autre usine avec les m√™mes normes de conception, nous pouvons obtenir des param√®tres compl√®tement diff√©rents (sans parler du transfert vers d'autres normes de conception).  Cependant, la culture des ¬´seconds fournisseurs¬ª, connue depuis le milieu du si√®cle, existe toujours;  par exemple, l'usine Towerjazz propose des copies de certains processus de fabrication TSMC. <br><br>  L'ADC est un excellent exemple de bloc IP dur li√© √† un processus sp√©cifique.  Pour acheter une telle unit√©, vous devez savoir exactement sur quelle technologie votre produit final sera fabriqu√© et, comme mentionn√© ci-dessus, la disponibilit√© du Hard IP n√©cessaire peut √™tre un s√©rieux avantage concurrentiel pour l'usine. <br><br>  Comment est livr√© Hard IP?  C'est une question int√©ressante, et pour y r√©pondre, il est n√©cessaire de discuter sous quelle forme un tel bloc est d√©velopp√©.  Dans le cas de la plupart des blocs analogiques, le d√©veloppement des circuits s'effectue au niveau des transistors individuels, c'est-√†-dire que les fichiers de sortie seront le fichier du circuit √©lectrique et le fichier avec la topologie.  De plus, les caract√©ristiques du sch√©ma et de la topologie peuvent avoir une valeur commerciale s√©rieuse, ce que, bien s√ªr, je ne veux pas donner de c√¥t√©.  Et pour que le client ne puisse pas effectuer de r√©tro-ing√©nierie du sch√©ma par topologie, la topologie n'est g√©n√©ralement pas non plus transmise.Par cons√©quent, dans le cas habituel, les fichiers livr√©s ressemblent √† ceci: <br><br><ol><li>  Au lieu d'un circuit √©lectrique, le client re√ßoit un mod√®le comportemental de haut niveau qui ne r√©v√®le pas les fonctionnalit√©s de mise en ≈ìuvre.  Un tel mod√®le peut √™tre √©crit en Verilog-A.  Une alternative est que certains syst√®mes de CAO (par exemple, Cadence Virtuoso) prennent en charge le cryptage des circuits √©lectriques, c'est-√†-dire que le client pourra utiliser votre circuit (ou le fichier verilog-A), mais ne pourra pas ouvrir et afficher le contenu. </li><li>  Disposition dimensionnelle de la topologie, avec des conclusions externes marqu√©es et une description du nombre de niveaux de m√©tallisation qu'un bloc occupe. </li><li>  Environnement de test pour la v√©rification des principaux param√®tres. </li><li>  La documentation </li></ol><br>  Dans ce cas, bien s√ªr, la participation d'un tiers est n√©cessaire, √† laquelle vous pouvez transf√©rer la topologie sans crainte de concurrence et de r√©tro-ing√©nierie.  Ce tiers est l'usine et son r√¥le d'interm√©diaire entre les clients et les sous-traitants est un √©l√©ment important de l'√©cosyst√®me de d√©veloppement de puces sans usine.  L'usine, bien s√ªr, devrait avoir une r√©putation limpide (il s'agit de signets) et, id√©alement, elle ne devrait rien produire de semblable √† elle seule, car travailler dans une usine d'une entreprise concurrente est en tout cas un plaisir douteux.  Samsung r√©ussit √† produire des processeurs en m√™me temps pour lui-m√™me et Apple, mais d'autres grandes usines se concentrent g√©n√©ralement sur leur propre production (comme Intel) ou abandonnent compl√®tement l'auto-d√©veloppement (comme TSMC).  La volont√© de se d√©barrasser de ce conflit d'int√©r√™ts a d'ailleurs √©t√© l'un des moteurs de l'attribution d'AMD √† Globalfoundries (le deuxi√®me acteur sur le march√© des usines). <br><br>  <b>Digression lyrique</b> <br>  Soit dit en passant, en Russie, il n'y a pas d'usines de jeu pur en Russie.  De plus, pour absolument tous les acteurs du march√©, la production de leurs propres produits est une priorit√©, et toutes les puces enti√®rement nationales produites par des d√©veloppeurs sans usine sont fabriqu√©es dans les installations de leurs concurrents potentiels - ou dans des usines pure play √† l'√©tranger. <br>  <b>La fin de la digression lyrique</b> <br><br>  De plus, il y a un autre d√©tail important de l'interaction fournisseur-usine: l'usine entre votre bloc IP dans sa propre base de donn√©es et v√©rifie en outre tous les projets entrants pour la pr√©sence de votre topologie (que quelqu'un pourrait obtenir de vous aussi bien qu'ill√©galement), et v√©rifiez avec vous si la personne qui demande la production a une licence (car de nombreuses licences bon march√© impliquent l'utilisation de l'unit√© dans un seul projet).  La pr√©sence d'un ch√®que par l'usine permet au d√©veloppeur Hard IP de choisir n'importe quelle option de licence pratique - li√©e au nombre de projets, au nombre de puces vendues, au moment du lancement des puces en production, etc.  etc.  Mais plus sur les types de licences dans la partie suivante. <br><br>  Comme Hard IP dans un syst√®me typique sur une puce, vous aurez besoin d'ADC, de PLL, de couches physiques d'interfaces d'E / S. <br><br><img src="https://habrastorage.org/webt/qe/a_/ox/qea_oxqcji_ybggi6pdf1yqxvq4.jpeg"><br><br>  Fen√™tre CAD Cadence Virtuoso Layout Suite avec la topologie du bloc IP dur analogique (c'est PLL, si quelqu'un est int√©ress√©).  Les limites entre les sous-unit√©s individuelles (qui sont g√©n√©ralement faites par des personnes diff√©rentes) et, par exemple, un √©l√©ment tr√®s rare pour les circuits int√©gr√©s - l'inductance dans le coin inf√©rieur droit, sont clairement visibles.  Et en haut √† gauche se trouve un bloc num√©rique (probablement de contr√¥le) et son interface multi-bits pour le reste. <br><br><img src="https://habrastorage.org/webt/vg/dz/8k/vgdz8kjzbnnpp0czdlyzv2i6l2g.jpeg"><br><br>  C'est la m√™me chose, mais d√©j√† sous la forme d'une puce finie (par exemple, pour les tests).  Les borniers d'E / S et les anneaux les reliant aux terrains et aux fournitures sont clairement visibles. <br><br>  Le terme ¬´Hard IP¬ª est √©galement utilis√© en relation avec les blocs IP pour FPGA.  Dans ce cas, il est entendu que le code de bloc a √©t√© optimis√© pour √™tre utilis√© dans un mod√®le FPGA particulier et synth√©tis√© pour y √™tre plac√©. <br><br><h4>  IP souple </h4><br>  Le prochain bloc que nous consid√©rerons est le c≈ìur du processeur.  En fait, presque n'importe quel circuit num√©rique peut √™tre √† sa place, par exemple, une unit√© de codage de signal avec un code Reed-Solomon, mais les c≈ìurs de processeur sont les plus largement entendus et ils repr√©sentent une bonne moiti√© de l'ensemble du march√© (y compris en raison de la complexit√© et du co√ªt √©lev√©). <br><br>  La principale diff√©rence entre le d√©veloppement de circuits num√©riques et le d√©veloppement de circuits analogiques est que les circuits num√©riques sont g√©n√©ralement √©crits dans des langages sp√©ciaux de haut niveau - Verilog ou VHDL, puis un syst√®me de CAO sp√©cial synth√©tise le circuit √©lectrique et la topologie √† partir de ce code.  Ainsi, jusqu'au moment de la synth√®se, le code n'est pas li√© √† une technologie sp√©cifique, et le m√™me bloc peut √™tre produit dans diff√©rentes usines (ou cousu dans le FPGA) ou dans diff√©rentes versions de la m√™me technologie (par exemple, optimis√© pour une vitesse √©lev√©e ou une faible consommation d'√©nergie) .  En fait, cela est utilis√© par des soci√©t√©s de d√©veloppement, comme, par exemple, ARM.  Ces blocs num√©riques qui ne sont pas li√©s √† une technologie sp√©cifique sont appel√©s Soft IP. <br><br>  Voici le sch√©ma d'un bit additionneur: <br><br><img src="https://habrastorage.org/webt/jh/yx/pe/jhyxpezsbwwtdz1znggbmk0ju6i.gif" alt="image"><br><br>  Et voici √† quoi ressemble un additionneur huit bits dans une conception de puce: <br><blockquote><code>module adder(<br>
 input wire [7:0]a,<br>
 input wire [7:0]b,<br>
 output wire [7:0]out,<br>
 output wire carry<br>
);<br>
assign {carry, out} = a + b;<br>
endmodule</code></blockquote>  ,      ,   ,    .     ,   IP-       .<br>
<br>
   Soft IP?    :<br>
<blockquote> ‚Ä¢ Clean, readable, synthesizable Verilog HDL, VHDL<br>
‚Ä¢ Cadence Encounter RTL Compiler synthesis scripts<br>
‚Ä¢ Documentation ‚Äì integration and user guide, release notes <br>
‚Ä¢ Sample verification testbench</blockquote><blockquote>Encrypted source along with a complete certification data package (CDP) including all artifacts required for chip-level compliance.</blockquote><br>
                ,   ‚Äî    ,             (    IP    ). ,       .     ,      - -,       ,     .<br>
<br>
,         LEON3:<br>
<br>
<ol>
<li> , Cobham Gaisler,    LEON3    GPL</li>
<li>    LEON3FT (      ): <i>The LEON3FT core is distributed together with a special FT version of the GRLIP IP library, distributed as encrypted RTL.</i></li>
<li>    (     )     , LEON2FT,   .</li>
</ol><br>
     , ,  Verilog-,           .   Verilog-         ,    ,       ,      ,            .        digital watermarks,        ,      IP. <br>
 <br>
  ,  ‚ÄúClean, readable, synthesizable‚Äù     ,   ,       IP    . ,  , ,                 (  ,   hardware trojans)    ,     ,  ,  .<br>
<br>
, :  soft IP     ,     ,     ?    ,            Soft IP,     ,    ..  .‚Ä¶   :<br>
<br>
ARM,       ,     ,     ,      ,     (       ),           IP  ,       -  ,     ,     .            .           (,    ,        ,        ).           Apple    Imagination Technology   in-house      ,  Apple     ,        Imagination (           ).<br>
<br>
 ,      ‚Äî          (    IP      )     (    ).<br>
<br>
   soft IP  FPGA,     ,         . ,     Xilinx       IP,       (     )    ,      ,         (       ,      ).<br>
<br>
<b>       </b><br>
     ,    ,    .<br>
<br>
   ‚Äî   IP-     .       ,    -,     .   ,    IP,   ,     IP  ,    ,    IP        (     ,     );    ,             -    .<br>
<br>
     ‚Äî        .        ,    (      IP).<br>
<br>
  ‚Äî          .     ,      ,        ,       .        ‚Äî       . ,     ,       .<br>
<br>
   ‚Äî    ,     ,        (,   ARM Cortex).              ‚Äî  ,       .<br>
<br>
   ‚Äî  .   (, ,   )   ,         ‚Äî       (  ,      ,     ).   ?       ,     ( -    , ,    )    .   , ,      ,    ,   ,      ‚Äî  . <br>
<br>
         ?      :            ,     ,       ,    .      ,  Apple,    ARM  - ,       ,     (,  ARM     ) ‚Äî   .<br>
<br>
             :  ,     ,       ,   ,             ,       ,       (       ‚Äî  ).   ,                 ,     .    , ,   Apple,      ,       , !        ARM,    ,  Apple                . ,       ARM   .   , ,     Apple ‚Äî        PowerPC,    ,  PowerPC    x86, Apple        Intel.<br>
<b>  </b><br>
<br>
  Soft IP    ,      - ,    IP      .    : <br>
<br>
<ol>
<li>  ,      ‚Äú  ‚Äî  ‚Äù,    .</li>
<li> -   IP     (     ),      IP,   IP   (  IP hardening)   .   ? ,               ,  ,             .</li>
</ol><br>
  soft IP         ( ),       ,  ,    ..  .. <br>
<br>
<h4>Configurable IP</h4><br>
   IP,   hard  soft ‚Äî   ,      .          -    ,   -     .     ?   ,    IP-?   ? <br>
<br>
   (  ,     FPGA)      ,       ,  ,      .    ,        ,  IP-   Hard IP,       Soft IP ( , ).<br>
<br>
<img src="https://habrastorage.org/webt/xn/ec/ut/xnecutis-g3a5m7vcbj-o-pa5py.png"><br>
<br>
  ‚Äî       -.<br>
<br>
<h4>Foundation IP</h4><br>
  ¬´-hard¬ª  IP- ‚Äî  foundation IP,       .     ‚Äî    ,         .        ,        ,      ,    , ,   . , ,    (    )   ,     (,      )        .   ¬´generic¬ª     ,        ,   , , ,    .<br>
<br>
     Foundation IP    -,     , ,     .<br>
<br>
<img src="https://habrastorage.org/webt/vh/ye/tf/vhyetfvooy5l1sczsjk5la-loti.png"><br>
<br>
 BarsMonster     .<br>
<br>
<h4>Verification IP</h4><br>
,   ,    ‚Äî ,              .  , ,   ,   . ,              ,       .   ,     -      .       ‚Äú‚Äù.     .<br>
<br>
         ,          ‚Äî Verification IP.   ‚Äî   ,     ,      (      ).      Synopsys      ,    ,    Synopsys ‚Äî  IP-.      IP Design&amp;Reuse   Synopsys 828 Silicon IP (   ARC ‚Äî     ARM)  116 Verification IP    .<br>
<br>
       verification IP   CAN,     ( APB  AHB     ARM)  -   .        ,  ,      ,         .<br>
<br>
<h4>  ?</h4><br>
     ,   , ,   ,       ?   .<br>
<br>
   :<br>
<br>
<ul>
<li>   ,    (   verification IP     ).</li>
<li> ‚Äî        .</li>
<li>      (    ,   ).</li>
<li>  Soft IP   ,   .</li>
<li>          ,      ,           .</li>
<li>    ,     ,     .</li>
<li>       ,        .</li>
<li>  ,      (  ).</li>
</ul><br>
   <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">    </a>          ,    ,    (     ).    ,       -   ,  ¬´  - BGA  400-700      ¬ª.   ,      Hard IP-  400-700 ,  , ,     4-8  (,     Soft IP).     ‚Äî       ?   ,        .         ,        ¬´-¬ª   .<br>
<br>
<img src="https://habrastorage.org/webt/au/a4/o5/aua4o54hzoijvwlq3ql7djt1tne.png"><br>
<br>
  ‚Äî    Synopsys IC Compiler           ,     .<br>
<br>
 ,     ‚Äî     ,  , , ,   ,      ,  .<br>
<br>
  ,      ,        fabless-   IP-     ,    ,           ,               .  ,    ,     ( ‚Äú‚Äù)   ,  ,   : ,   ,     ,      , ,      ,  -  . ,   ,  ‚Äî .<br>
<br>
<h4>    </h4><br>
<b> :   Open Source?</b><br>
  / Open Source     .   ,  -    (     )    ,     -  .   , ,  -  . ,   ,      .<br>
<br>
 ‚Äî <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Opencores.org</a><br>
             ,     ‚Äî   OpenRISC,        (   FPGA),         ASIC (   Samsung).   Opencores,  ,     - ,        (    ARM),        FPGA.         FPGA Proven,     ‚Äî ASIC Proven. <br>
<br>
   ‚Äî <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">RISC-V</a>.       (   OpenPOWER  OpenSPARC)   ,  -    ,  ,                    (        ).<br>
RISC-V ‚Äî    ,  MIPS,  , ,   ,           (     ,    MIPS). RISC-V Foundation   Google, Samsung, NXP, NVIDIA     .   ,    ,       , ,  OpenPOWER,    ,     ,    ARM      ,  ARM,  ,     ,    (   Intel).         - .     RISC-V    (<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="> </a>   RISC-V),     - ,             .  , , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">   RISC-V</a> ‚Äî     Falcon    NVIDIA.<br>
<br>
<b> :  ?</b><br>
   OpenCores,  IP- (   )     .   : <br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">TSMC IP Alliance</a></b><br>
 ,          IP   .<br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Design&amp;Reuse</a></b><br>
 ,     IP-,      (      ). <br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">ChipEstimate </a></b><br>
   ,  D&amp;R,           .<br>
<br>
<b>  ‚Äî    ?</b><br>
 ,  ,        ,  -   .<br>
<br>
      ‚Äî ‚Äú‚Äù (), ‚Äú‚Äù ( ), ‚Äú‚Äù  ‚Äú‚Äù (211), ‚ÄúNeuromatrix‚Äù ( ‚Äú‚Äù),     RISC-V (Syntacore),   ARM, MIPS, SPARC, MCS96, MCS51, C166, AVR, MSP430.<br>
<br>
   ,          <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">‚Äú ‚Äù</a> ( ):<br>
<blockquote>         IP-:<br>
 :        ARM Cortex-M4F,  ARM Cortex-M0,  ARM946E-S c     AMBA,      ARM VFP9-S,  SPARC v.8 c     AMBA.  8-    RISC   .<br>
<br>
IP-      (PLL)  TSMC, KeyASIC  AnalogBits,     Sidense  Memory,     -  (eFuse)  TSMC, IP-       ,  ROM  RAM   ..</blockquote>‚Äú ‚Äù   ,   IP-          - (-,           IP-).<br>
<br>
     IP?        IP- ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">‚Äú ‚Äù</a>,  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"> ‚Äú‚Äù</a>,  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">211</a>),       .    Design&amp;Reuse  ChipEstimate     ‚Äú ‚Äù (   )   NTLab.  ,   .</div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr414215/">https://habr.com/ru/post/fr414215/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr414203/index.html">Arnaque ou non arnaque? Nous v√©rifions ICO par cinq m√©thodes</a></li>
<li><a href="../fr414207/index.html">Le probl√®me de l'innovateur, ou pourquoi vous devez vous tourner vers l'exp√©rience des autres</a></li>
<li><a href="../fr414209/index.html">IGNG - Algorithme incr√©mental incr√©mental de gaz neuronal</a></li>
<li><a href="../fr414211/index.html">D√©veloppement d'un serveur TELNET bas√© sur W5500 et ATMEGA8</a></li>
<li><a href="../fr414213/index.html">Un, deux, trois! Chatbot de Google Sheets utilisant l'exemple d'un jeu PvP pour Alice</a></li>
<li><a href="../fr414217/index.html">Smartphones locaux Vertex: premiers en qualit√©, premiers en puces, premiers en design</a></li>
<li><a href="../fr414219/index.html">L'exp√©rience de l'utilisation de l'√©nergie solaire dans la r√©gion de Moscou: pour, contre et qui en a besoin</a></li>
<li><a href="../fr414221/index.html">Analyser et travailler avec Codable dans Swift 4</a></li>
<li><a href="../fr414223/index.html">C #: compatibilit√© descendante et surcharge</a></li>
<li><a href="../fr414225/index.html">Cr√©ation de votre propre r√©seau d'appareils faits maison bas√©s sur Arduino (partie 1)</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>