---
layout: post
title: "[마프] Cortex-M 예외 및 Reset 시스템 설명"
category: education
---

# 📘 Cortex-M 예외 및 Reset 시스템 설명

---

## ✅ 1. 예외(Exception)란?

Cortex-M에서 예외란 **프로세서가 일반적인 명령어 실행 흐름을 잠시 멈추고 처리해야 할 사건**을 의미한다.  
이에는 하드웨어 인터럽트, 시스템 오류(Fault), 시스템 콜(SVC), 그리고 Reset도 포함된다.

예외는 다음과 같은 유형으로 나뉜다:

- **System Exception**: Reset, NMI, HardFault, MemManage 등 (예외 번호 1~15)
- **Interrupt (IRQ)**: 외부 장치에서 오는 인터럽트 (예외 번호 16 이상)

Cortex-M은 이 모든 예외를 하나의 공통된 메커니즘으로 처리한다.

---

## ✅ 2. 예외 번호와 CMSIS 표현 방식

- 모든 예외에는 고유 번호가 있음. 이 번호는 `IPSR` 레지스터를 통해 확인 가능.
- CMSIS에서는 편의상:
  - System Exception: **음수 값**으로 표현 (`#define HardFault_IRQn -13`)
  - IRQ(외부 인터럽트): **양수 값**으로 표현 (`#define TIM2_IRQn 28`)

---

## ✅ 3. 벡터 테이블 (Vector Table)

벡터 테이블은 모든 예외에 대한 **핸들러 주소를 저장한 테이블**이며, 초기화 시 가장 먼저 참조되는 구조이다.

- 메모리 주소 `0x0000_0000`부터 시작
- 첫 번째 항목: 초기 Stack Pointer (MSP 초기값)
- 두 번째 이후: 예외 번호 순으로 핸들러 주소

예:
```
0x0000_0000 → 초기 스택 포인터
0x0000_0004 → Reset_Handler
0x0000_0008 → NMI_Handler
0x0000_000C → HardFault_Handler
...
```

- `VTOR` (Vector Table Offset Register)를 사용하면 이 위치를 변경할 수 있음 (예: 부트로더 → 사용자 코드 전환 시)

---

## ✅ 4. 예외 발생 시 동작 흐름

1. 현재 명령어 실행 중단
2. xPSR, PC, LR, R0~R3, R12 등 자동 저장 (Exception Stack Frame)
3. PC를 벡터 테이블에 정의된 해당 예외 핸들러 주소로 설정
4. 핸들러 진입 → 사용자 코드 실행
5. 복귀 시 `EXC_RETURN` 값에 따라 이전 상태 복원

---

## ✅ 5. Exception Stack Frame

예외 진입 시 자동으로 푸시되는 레지스터 집합:

| 순서 | 저장 항목 |
|------|------------|
| R0 ~ R3 | 함수 인자/작업 레지스터 |
| R12 | 임시 |
| LR (R14) | 복귀 주소 |
| PC (R15) | 복귀할 명령어 주소 |
| xPSR | 상태 레지스터 (조건 플래그 등) |

---

## ✅ 6. 예외 복귀: EXC_RETURN

예외에서 빠져나갈 때 PC에 들어가는 **특수한 상수값 (0xFFFFFFFx 형식)**

| 값 | 의미 |
|-----|------|
| 0xFFFFFFF1 | Handler → Handler (MSP) |
| 0xFFFFFFF9 | Handler → Thread (MSP) |
| 0xFFFFFFFD | Handler → Thread (PSP) |

→ 이 값에 따라 복귀 후 사용할 모드(Handler/Thread), 스택(MSP/PSP)이 결정됨.

---

## ✅ 7. 예외 우선순위 및 중첩 처리

- 우선순위는 숫자가 낮을수록 높음.
- 기본 고정 우선순위:
  - Reset = -3, NMI = -2, HardFault = -1
- 그 외 예외는 NVIC에서 소프트웨어로 설정 가능

### ✔ Tail-Chaining
- 예외 핸들러 복귀 전에 더 높은 예외가 발생한 경우, 스택을 복구하지 않고 바로 다음 예외 핸들러로 진입

### ✔ Late Arrival
- 복귀 직전에 더 높은 예외가 들어오면, 복귀를 취소하고 그 예외로 바로 전환

---

## ✅ 8. Fault 예외 구조

Fault는 오류에 대응하기 위한 예외이며, 종류에 따라 별도의 핸들러를 둘 수 있다:

| 이름 | 설명 | 활성화 필요 여부 |
|------|------|------------------|
| HardFault | 모든 오류의 기본 fallback 예외 | 항상 활성 |
| MemManage | MPU 위반 시 | 기본 비활성 |
| BusFault | 잘못된 주소 접근 | 기본 비활성 |
| UsageFault | 잘못된 명령어, divide by zero 등 | 기본 비활성 |

- 활성화는 `SCB->SHCSR` 레지스터를 통해 수행
- 상세 원인은 `SCB->CFSR`, `HFSR`, `MMFAR`, `BFAR` 등을 통해 확인 가능

---

## ✅ 9. 인터럽트 컨트롤: NVIC

- **NVIC**는 인터럽트 활성화, 비활성화, 우선순위 지정, 마스킹 등을 담당
- 예외 마스킹 레지스터:
  - `PRIMASK`: 모든 인터럽트 차단 (NMI 제외)
  - `FAULTMASK`: 모든 예외 포함 차단
  - `BASEPRI`: 특정 우선순위 이하만 차단

---

## ✅ 10. Reset 예외의 동작

Reset도 예외의 일종이지만 다음과 같은 특수성이 있다:

- **Thread Mode에서 실행됨** (다른 예외는 Handler Mode)
- **IPSR 값 = 0** (예외가 아닌 것처럼 보임)
- **초기 진입 시 Thumb 상태 + Privileged Access 상태**

---

## ✅ 11. Reset의 세 가지 유형

Cortex-M은 다양한 상황에서 Reset이 발생할 수 있도록 **세 가지 종류의 Reset**을 지원한다:

| 유형 | 설명 |
|------|------|
| **Power-On Reset (POR)** | 전원이 공급될 때 발생하며, 칩 전체를 초기화한다. 디버그 로직 포함 전체 회로 리셋 |
| **System Reset** | 프로세서와 주변장치를 초기화하되, 디버거는 유지한다. 주로 `SCB->AIRCR.SYSRESETREQ`로 소프트웨어 트리거 |
| **Processor Reset** | 프로세서 코어만 리셋하고, 주변장치와 디버그 상태는 유지된다. `SCB->AIRCR.VECTRESET`로 제어 |

---

## ✅ 12. Reset Sequence (초기화 과정)

1. `[0x0000_0000]`에서 초기 Stack Pointer 값을 읽어 MSP에 설정
2. `[0x0000_0004]`에서 Reset Handler 주소를 읽어 PC에 설정
3. Reset Handler 실행
4. 일반적으로 `SystemInit()` → `main()` 순서로 이어짐

```c
void Reset_Handler(void) {
    SystemInit();   // 클럭, 메모리 초기화
    main();         // 사용자 애플리케이션 시작
}
```
