# cpu

SimplePipeLineCPU is a simple pipeline implemented CPU written by verilog-hdl.
Tested on Quartus II 13.1 (64-bit) Web Edition.

これはverilog-hdlで作った簡単なCPUで、もともとは大学の実験で作ったものです。
Quartus II 13.1 (64-bit) Web Editionで動作を確認しています（使ったFPGAボードの名前は忘れました...）。
一応パイプライン処理を実装しています。

アセンブリの命令セットは後ほど書こうかと思います。
