{'inst': [],
 'name': 'm1',
 'param': null,
 'port': [{'array': '',
           'bw': '',
           'decl': 'input a',
           'name': 'a',
           'tag': 'decl',
           'type': 'logic'},
          {'array': '',
           'bw': '[1:0]',
           'decl': 'input reg [1:0] b',
           'name': 'b',
           'tag': 'decl',
           'type': 'reg'},
          {'array': '',
           'bw': '',
           'decl': 'input signed c',
           'name': 'c',
           'tag': 'decl',
           'type': 'logic signed'},
          {'array': '',
           'bw': '',
           'decl': 'input wire d',
           'name': 'd',
           'tag': 'decl',
           'type': 'wire'}],
 'signal': [],
 'type': 'module'}