{"patent_id": "10-2020-0103172", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0022243", "출원번호": "10-2020-0103172", "발명의 명칭": "회로 기판 모듈 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "심승보"}}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,디스플레이;상기 디스플레이 아래에 배치된 제 1 회로 기판;상기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품;상기 적어도 하나의 부품의 적어도 두 측면을 감싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저;및적어도 일부가 상기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판을 포함하고, 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부의 적어도 일부분이 비쉴딩 영역을 포함하는 제1 인터포저 부분; 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 대면하는 제2 단부의 적어도 일부분이 비쉴딩 영역을 포함하는 제 2 인터포저 부분을 포함하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제 1 인터포저 부분의 상기 제 1 단부는 중심 영역이 상기 제 2 단부를 향해 돌출 형성된 제 1 더미를 포함하고,상기 제 2 인터포저 부분의 상기 제 2 단부는 중심 영역이 상기 제 1 단부를 향해 돌출 형성된 제 2 더미를 포함하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제 1 인터포저 부분은 직선 형상을 포함하는 라인 부분, 및 상기 제 2 인터포저 부분 또는 다른 인터포저부분과 연결되기 위한 양단부를 포함하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서, 상기 제 1 인터포저 부분은, 상기 양단부로부터 제 1 방향으로 돌출된 제 1 더미 및 상기 라인 부분의 일측에서상기 제 1 방향과 수직인 방향으로 돌출된 제 3 더미를 포함하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2022-0022243-3-제 1 항에 있어서, 상기 인터포저는 상기 제 1 회로 기판 및 상기 제 2 회로 기판 사이에 배치되고, 상기 제 1 회로 기판 및 상기제 2 회로 기판 사이 공간을 차폐하기 위한 폐루프 형상을 포함하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 인터포저 측면에서 바라볼 때, 상기 제 1 인터포저 부분의 상기 제 1 단부와 상기 제 2 인터포저 부분의상기 제 2 단부는 적어도 일부가 중첩 배치된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 제 1 인터포저 부분의 상기 제 1 단부는, 제 1-1 단부 및 제 1-1 단부로부터 돌출 형성된 제 1-2 단부를포함하고, 상기 제 2 인터포저 부분의 상기 제 2 단부는 제 2-1 단부 및 제 2-1 단부로부터 돌출 형성된 제 2-2 단부를 포함하고,상기 제 1-1 단부는 상기 제 2-2 단부와 대면하며, 지정된 거리 이상 이격 배치되고, 상기 제 1-2 단부는 상기제 2-1 단부와 대면하며, 지정된 거리 이상 이격 배치된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서, 상기 제 1 인터포저 부분은 상기 제 1-2 단부의 일 영역에서 상기 제 2-1 단부를 향해 돌출 형성된 제 1 더미를포함하고, 상기 제 2 인터포저 부분은 상기 제 2-2 단부의 일 영역에서 상기 제 1-1 단부를 향해 돌출 형성된 제 2 더미를포함한 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 7 항에 있어서, 상기 지정된 거리는 0.3mm ~ 0.6mm일 수 있으며,상기 제 1 인터포저 부분 또는 상기 제 2 인터포저 부분의 측면에서 바라볼 때, 상기 제 1-2 단부와 제 2-2 단부는 서로 중첩된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서, 상기 인터포저는 상기 제 1 인터포저 부분으로 형성된 P1 영역, 상기 제 1 인터포저 부분과 상기 제 2 인터포저부분이 중첩 배치된 P2 영역, 및 상기 제 2 인터포저 부분으로 형성된 P3 영역을 포함하고, 상기 P1 영역 및/또는 상기 P3 영역은 복수 개의 비아(via)들이 2열 또는 3열을 형성하며 배열된 전자 장치.공개특허 10-2022-0022243-4-청구항 11 제 10 항에 있어서, 상기 P1 영역 및 상기 P3 영역의 폭은 서로 대응되며,상기 P2 영역을 형성한 상기 제 1 인터포저 부분과 상기 제 2 인터포저 부분의 폭은, 상기 P1 영역 또는 상기P3 영역보다 작은 폭을 형성하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서, 상기 P2 영역에서, 제 1 인터포저 부분은 적어도 하나의 열을 형성하는 비아들이 배열되고, 상기 제 2 인터포저부분은 상기 제 1 인터포저 부분에 배열된 비아들과 대응되도록, 적어도 하나의 열을 형성하는 비아들이 배열된전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 1 항에 있어서, 상기 제 1 단부의 상기 비쉴딩 영역 주변을 따라 쉴딩 영역이 배치되고, 상기 쉴딩 영역은 도금 처리된 막을 형성하고,상기 제 2 단부의 상기 비쉴딩 영역 주변을 따라 쉴딩 영역이 배치되고, 상기 쉴딩 영역은 도금 처리된 막을 형성하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 쉴딩 영역은 상기 비쉴딩 영역의 적어도 일부를 감싸도록 형성된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1 항에 있어서, 제 1 공간 및 상기 제 1 공간과 인접한 제 2 공간을 포함하는 하우징을 더 포함하고,상기 회로 기판 모듈은 상기 제 1 공간 내에 위치하고, 상기 회로 기판 모듈과 전기적으로 연결된 배터리는 상기 제 2 공간 내에 위치한 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "전자 장치에 있어서,디스플레이;상기 디스플레이 아래에 배치된 제 1 회로 기판;상기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품;상기 제 1 회로 기판 위에 이격 배치된 제 2 회로 기판; 및상기 제 1 회로 기판 및 상기 제 2 회로 기판 사이에 배치되고, 상기 적어도 하나의 부품의 적어도 두 측면을공개특허 10-2022-0022243-5-감싸도록 형성되도록 상기 제 1 회로 기판 상에 배치된 인터포저를 포함하고, 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부의 일 영역에서 제 1 방향을 향해 돌출 형성된제 1 더미를 포함하는 제 1 인터포저 부분; 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 대면하는 제2 단부의 일 영역에서, 상기 제 1 방향과 반대인 제 2 방향을 향해 돌출 형성된 제 2 더미를 포함하는 제 2 인터포저 부분을 포함하는 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서, 상기 제 1 단부에서, 상기 제 1 더미를 제외한 주변 영역은 쉴딩을 위한 도금 처리된 막이 형성되고,상기 제 2 단부에서, 상기 제 2 더미를 제외한 주변 영역은 쉴딩을 위한 도금 처리된 막이 형성된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서, 상기 제 1 단부는 단차진 형상으로 마련되고, 상기 제 2 단부는 상기 제 1 단부와 적어도 일부가 끼움 결합되도록 단차진 형상으로 마련된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "전자 장치에 있어서,디스플레이;상기 디스플레이 아래에 배치된 제 1 회로 기판;상기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품;상기 적어도 하나의 부품의 적어도 두 측면을 감싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저;및적어도 일부가 상기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판을 포함하고, 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부를 포함하는 제 1 인터포저 부분; 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 적어도 일부가 대면하는 제 2 단부를 포함하는 제 2 인터포저 부분을 포함하고,상기 인터포저 측면에서 바라볼 때, 상기 제 1 인터포저 부분의 상기 제 1 단부와 상기 제 2 인터포저 부분의상기 제 2 단부는 적어도 일부가 중첩 배치된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19항에 있어서,상기 제 1 단부와 상기 제 2 단부는 지정된 거리 이상 이격 배치된 전자 장치."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 다양한 실시예에 따른 전자 장치는, 디스플레이, 상기 디스플레이 아래에 배치된 제 1 회로 기판, 상 기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품, 상기 적어도 하나의 부품의 적어도 두 측면을 감싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저, 및 적어도 일부가 상기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판을 포함할 수 있다. 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부의 적어도 일부분이 비쉴딩 영역을 포함하는 제 1 인터포저 부분, 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 대면하는 제 2 단부의 적어도 일부분이 비쉴딩 영역을 포함하는 제 2 인터포저 부분을 포함할 수 있다."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시예들은 복수 개의 인터포저를 포함하는 회로 기판 모듈, 및 상기 회로 기판 모듈을 포함 하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보통신 기술과 반도체 기술 등의 눈부신 발전에 힘입어 각종 전자 장치들의 보급과 이용이 급속도로 증가하고 있다. 특히 최근의 전자 장치들은 휴대하고 다니며 통신할 수 있도록 개발되고 있다. 전자 장치라 함은, 가전제품으로부터, 전자 수첩, 휴대용 멀티미디어 재생기, 이동통신 단말기, 태블릿 PC, 영 상/음향 장치, 데스크톱/랩톱 컴퓨터, 차량용 내비게이션과 같이, 탑재된 프로그램에 따라 특정 기능을 수행하 는 장치를 의미할 수 있다. 예를 들면, 이러한 전자 장치들은 저장된 정보를 음향이나 영상으로 출력할 수 있다. 전자 장치의 집적도가 높아지고, 초고속, 대용량 무선통신이 보편화되면서, 최근에는, 이동통신 단말기와 같은 하나의 전자 장치에 다양한 기능이 탑재될 수 있다. 예를 들면, 통신 기능뿐만 아니라, 게임과 같은 엔터 테인먼트 기능, 음악/동영상 재생과 같은 멀티미디어 기능, 모바일 뱅킹과 같은 통신 및 보안 기능, 일정 관리 나 전자 지갑 등의 기능이 하나의 전자 장치에 집약되고 있는 것이다. 이러한 전자 장치는 사용자가 편리하게 휴대할 수 있도록 소형화되고 있다."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전자 장치 내에 배치된 인쇄 회로 기판은 실장 효율을 위해 적층형 인쇄 회로 기판(예: 회로 기판 모듈)으로 제 조될 수 있다. 적층형 인쇄 회로 기판 내에 배치된 인터포저(interposer)는 전자 장치/인쇄 회로 기판의 형상에 맞추어 하나의 폐곡선(closed loop) 형상으로 설계될 수 있다. 이러한, 인터포저는 형상이 정형화 되지 않고 변 곡점이 많으며, 사이즈가 크기 때문에 휨(예: warpage, ball open), 및 크랙(crack)에 취약할 수 있다. 또한, 인터포저를 하나의 큰 사이즈를 가지는 폐곡선으로 제조함에 따라, 인쇄 회로 기판의 원판에서 생산되는 인터포 저의 개취수 확보가 줄어들며, 재료비를 증가시킬 수 있다. 일반적으로, 공정 과정에서, 인터포저를 이송하거나 도금 처리를 위해, 인터포저에서 돌출된 더미(예: 브릿지 (bridge)) 형상의 손잡이를 제조한다. 폐곡선 형상의 인터포저는 내측 및/또는 외측에만 돌출 더미를 형성할 수 밖에 없으며, 도금 처리시 돌출 더미 부분에 도금이 제외될 수 있다. 이에 따라, 외부와의 쉴딩(shielding)에 필연적인 인터포저의 측면 도금이 부분적으로 끊어질 수 있다. 본 개시의 다양한 실시예에 따르면, 복수 개의 불연속, 분리된 인터포저를 구현함에 따라, 적층된 인쇄 회로 기 판 간의 전기적 연결을 개선할 수 있으며, 하나의 폐곡선 형상에서 발생하던 회로 기판 모듈의 휨(예: warpage, ball open) 및 크랙(crack)을 줄일 수 있다. 본 개시의 다양한 실시예에 따르면, 복수 개의 분리된 인터포저를 제조함에 따라, 인쇄 회로 기판 원판의 활용 도를 높여 개취수 증가에 따른 재료비 절감을 제공할 수 있다. 본 개시의 다양한 실시예에 따르면, 복수 개의 분리된 인터포저를 제조하고, 돌출 더미를 양단부에 제공하여, 인터포저의 측면 도금이 부분적으로 끊어지는 것을 방지할 수 있다."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 다양한 실시예에 따른 전자 장치는, 디스플레이, 상기 디스플레이 아래에 배치된 제 1 회로 기판, 상 기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품, 상기 적어도 하나의 부품의 적어도 두 측면을 감싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저, 및 적어도 일부가 상기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판을 포함할 수 있다. 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부의 적어도 일부분이 비쉴딩 영역을 포함하는 제 1 인터 포저 부분, 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 대면하는 제 2 단부의 적어도 일부분이 비쉴딩 영역을 포함하는 제 2 인터포저 부분을 포함할 수 있다. 본 개시의 다양한 실시예에 따른 전자 장치는, 디스플레이, 상기 디스플레이 아래에 배치된 제 1 회로 기판, 상 기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품, 상기 제 1 회로 기판 위에 이격 배치된 제 2 회로 기판, 및 상기 제 1 회로 기판 및 상기 제 2 회로 기판 사이에 배치되고, 상기 적어도 하나의 부품의 적어도 두 측면 을 감싸도록 형성되도록 상기 제 1 회로 기판 상에 배치된 인터포저를 포함할 수 있다. 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부의 일 영역에서 제 1 방향을 향해 돌출 형성된 제 1 더 미를 포함하는 제 1 인터포저 부분, 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치 되고, 상기 제 1 단부와 대면하는 제 2 단부의 일 영역에서, 상기 제 1 방향과 반대인 제 2 방향을 향해 돌출 형성된 제 2 더미를 포함하는 제 2 인터포저 부분을 포함할 수 있다. 본 개시의 다양한 실시예에 따른 전자 장치는, 디스플레이, 상기 디스플레이 아래에 배치된 제 1 회로 기판, 상 기 제 1 회로 기판 일면에 배치된 적어도 하나의 부품, 상기 적어도 하나의 부품의 적어도 두 측면을 감싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저, 및 적어도 일부가 상기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판을 포함할 수 있다. 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부를 포함하는 제 1 인터포저 부분, 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 적어도 일부가 대면하는 제 2 단 부를 포함하는 제 2 인터포저 부분을 포함하고, 상기 인터포저 측면에서 바라볼 때, 상기 제 1 인터포저 부분의 상기 제 1 단부와 상기 제 2 인터포저 부분의 상기 제 2 단부는 적어도 일부가 중첩 배치될 수 있다."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 다양한 실시예에 따른 전자 장치는, 복수 개로 분할된 인터포저를 포함한 회로 기판 모듈을 제공할 수 있다. 본 개시의 다양한 실시예에 따르면, 복수 개의 불연속 분리된 인터포저를 구현함에 따라, 회로 기판 모듈의 휨 (예: warpage, ball open) 및 크랙(crack)을 줄이고, 인쇄 회로 기판 원판의 활용도를 높여 개취수 증가에 따른 재료비 절감을 제공할 수 있다. 본 개시의 다양한 실시예에 따르면, 복수 개의 불연속 분리된 인터포저를 구현함에 따라, 기존 내/외측에 존재 하던 돌출 더미의 위치를 양단부로 변경하여, 인터포저의 측면 도금이 부분적으로 끊어지는 것을 방지할 수 있 다. 이로 인해, EMI/EMC 성능의 개선을 제공할 수 있다. 본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은 본 개시의 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치 에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모 듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세 서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또 는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로 세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구 현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성 요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프 로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지 능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공 지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워 크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지 능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈는 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치) (예: 스피커 또는 헤드폰))를 통 해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치이 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버)간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있 다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있 다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통 신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어 진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워 크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수 의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈 과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104 또는 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예 를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반 응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적 으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있 다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용 한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서,'비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자 기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우 와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.도 2는 본 개시의 다양한 실시예에 따른, 전자 장치의 전면 사시도이다. 도 3은 본 개시의 다양한 실시예에 따 른, 전자 장치의 후면 사시도이다. 도 2 및 도 3을 참조하면, 일 실시예에 따른 전자 장치는, 전면(310A), 후면(310B), 및 전면(310A) 및 후 면(310B) 사이의 공간을 둘러싸는 측면(310C)을 포함하는 하우징을 포함할 수 있다. 다른 실시예(미도시) 에서는, 상기 하우징은, 도 2의 전면(310A), 도 3의 후면(310B) 및 측면(310C)들 중 일부를 형성하는 구조 를 지칭할 수도 있다. 일 실시예에 따르면, 상기 전면(310A)은 적어도 일부분이 실질적으로 투명한 전면 플레이 트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있 다. 후면(310B)은 후면 플레이트에 의하여 형성될 수 있다. 상기 후면 플레이트는, 예를 들어, 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(310C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금 속 및/또는 폴리머를 포함하는 측면 베젤 구조 (또는 \"측면 부재\")에 의하여 형성될 수 있다. 어떤 실시예 에서는, 후면 플레이트 및 측면 베젤 구조는 일체로 형성되고 동일한 물질(예: 유리, 알루미늄과 같 은 금속 물질 또는 세라믹)을 포함할 수 있다. 도시된 실시예에서는, 상기 전면 플레이트는, 상기 전면(310A)으로부터 상기 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 2개의 제1 엣지 영역(310D)들을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 3 참조)에서, 상기 후면 플레이트는, 상기 후면(310B)으 로부터 상기 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 2개의 제2 엣지 영역(310E)들을 긴 엣지 양 단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(또는 상기 후면 플레이트)가 상기 제1 엣지 영역(310D)들(또는 상기 제2 엣지 영역(310E)들) 중 하나 만을 포함할 수 있다. 다른 실시예에서는, 상기 제1 엣지 영역(310D)들 또는 제2 엣지 영역(310E)들 중 일부가 포함되지 않을 수 있다. 상기 실시예들에서, 상 기 전자 장치의 측면에서 볼 때, 측면 베젤 구조는, 상기와 같은 제1 엣지 영역(310D)들 또는 제2 엣 지 영역(310E)들이 포함되지 않는 측면 쪽에서는 제1 두께(또는 폭)을 가지고, 상기 제1 엣지 영역(310D)들 또 는 제2 엣지 영역(310E)들을 포함한 측면 쪽에서는 상기 제1 두께보다 얇은 제2 두께를 가질 수 있다. 일 실시예에 따르면, 전자 장치는, 디스플레이, 오디오 모듈(303, 307, 314)(예: 도 1의 오디오 모듈 ), 센서 모듈(예: 도 1의 센서 모듈), 카메라 모듈(305, 312, 313)(예: 도 1의 카메라 모듈), 키 입력 장치(예: 도 1의 입력 모듈), 및 커넥터 홀(308, 309)(예: 도 1의 연결 단자) 중 적어 도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 커넥터 홀)를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 일 실시예에 따르면, 디스플레이는, 예를 들어, 전면 플레이트의 상당 부분을 통하여 시각적으로 노 출될 수 있다. 어떤 실시예에서는, 상기 전면(310A), 및 상기 제1 엣지 영역(310D)들을 형성하는 전면 플레이트 를 통하여 상기 디스플레이의 적어도 일부가 노출될 수 있다. 어떤 실시예에서는, 디스플레이의 모서리를 상기 전면 플레이트의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이가 노출되는 면적을 확장하기 위하여, 디스플레이의 외곽과 전면 플레이트의 외곽간의 간격이 대체로 동일하게 형성될 수 있다. 일 실시예에 따르면, 하우징의 표면(또는 전면 플레이트)은 디스플레이가 시각적으로 노출됨에 따라 형성되는 화면 표시 영역을 포함할 수 있다. 일례로, 화면 표시 영역은 전면(310A), 및 제1 엣지 영역 (310D)들을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이의 화면 표시 영역(예: 전면(310A), 제1 엣지 영역(310D))의 일부 에 리세스 또는 개구부(opening)를 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈 , 센서 모듈(미도시), 발광 소자(미도시), 및 카메라 모듈 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이의 화면 표시 영역의 배면에, 오디오 모듈, 센서 모듈(미도시), 카메라 모듈, 지문 센서(미도시), 및 발광 소자(미도시) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예(미도시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있 다. 어떤 실시예에서는, 상기 키 입력 장치의 적어도 일부가, 상기 제1 엣지 영역(310D)들, 및/또는 상기 제2 엣지 영역(310E)들에 배치될 수 있다. 일 실시예에 따르면, 오디오 모듈(303, 307, 314)은, 예를 들면, 마이크 홀 및 스피커 홀(307, 314)을 포 함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀(307, 314)은, 외부 스피커 홀 및 통화용 리시버 홀을 포함할 수 있다. 어떤 실시예에서는 스피커 홀(307, 314)과 마이크 홀 이 하나의 홀로 구현 되거나, 스피커 홀(307, 314) 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 오 디오 모듈(303, 307, 314)은 상기 구조에 한정된 것은 아니며, 전자 장치의 구조에 따라 일부 오디오 모듈 만 장착되거나 새로운 오디오 모듈이 부가되는 등 다양하게 설계 변경할 수 있다. 일 실시예에 따르면, 센서 모듈(미도시)은, 예를 들면, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(미도시)은, 예를 들어, 하우징의 전면(310A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 제2 센서 모듈(예: 지문 센서), 및/또는 상기 하우 징의 후면(310B)에 배치된 제3 센서 모듈(예: HRM 센서) 및/또는 제4 센서 모듈(예: 지문 센서)을 포함할 수 있다. 어떤 실시 예에서(미도시), 상기 지문 센서는 하우징의 전면(310A)(예: 디스플레이)뿐만 아 니라 후면(310B)에 배치될 수 있다. 전자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자 이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온 도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 상기 센서 모듈은 상기 구조에 한정 된 것은 아니며, 전자 장치의 구조에 따라 일부 센서 모듈만 장착되거나 새로운 센서 모듈이 부가되는 등 다양하게 설계 변경할 수 있다. 일 실시예에 따르면, 카메라 모듈(305, 312, 313)은, 예를 들면, 전자 장치의 전면(310A)에 배치된 전면 카메라 모듈, 및 후면(310B)에 배치된 후면 카메라 모듈, 및/또는 플래시를 포함할 수 있다. 상 기 카메라 모듈(305, 312)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함 할 수 있다. 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실 시예에서는, 2개 이상의 렌즈들 (적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치의 한 면에 배치될 수 있다. 카메라 모듈(305, 312, 313)은 상기 구조에 한정된 것은 아니며, 전자 장치의 구조 에 따라 일부 카메라 모듈만 장착되거나 새로운 카메라 모듈이 부가되는 등 다양하게 설계 변경할 수 있다. 일 실시예에 따르면, 전자 장치는 각각 다른 속성(예: 화각) 또는 기능을 가진 복수의 카메라 모듈들(예: 듀얼 카메라, 또는 트리플 카메라)을 포함할 수 있다. 예를 들면, 서로 다른 화각을 갖는 렌즈를 포함하는 카메 라 모듈(305, 312)이 복수로 구성될 수 있고, 전자 장치는 사용자의 선택에 기반하여, 전자 장치에서 수행되는 카메라 모듈(305, 312)의 화각을 변경하도록 제어할 수 있다. 예를 들면, 상기 복수의 카메라 모듈 (305, 312)들 중 적어도 하나는 광각 카메라이고, 적어도 다른 하나는 망원 카메라일 수 있다. 유사하게, 상기 복수의 카메라 모듈(305, 312)들 중 적어도 하나는 전면 카메라이고, 적어도 다른 하나는 후면 카메라일 수 있 다. 또한, 복수의 카메라 모듈(305, 312)들은, 광각 카메라, 망원 카메라, 또는 IR(infrared) 카메라(예: TOF(time of flight) camera, structured light camera) 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르 면, IR 카메라는 센서 모듈의 적어도 일부로 동작될 수 있다. 예를 들어, TOF 카메라는 피사체와의 거리를 감지 하기 위한 센서 모듈(미도시)의 적어도 일부로 동작될 수 있다. 일 실시예에 따르면, 키 입력 장치는, 하우징의 측면(310C)에 배치될 수 있다. 다른 실시 예에서는, 전자 장치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키와 같은 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징의 제 2 면(310B)에 배치된 센서 모듈을 포함할 수 있다. 일 실시예에 따르면, 발광 소자(미도시)는, 예를 들어, 하우징의 전면(310A)에 배치될 수 있다. 발광 소자 (미도시)는, 예를 들어, 전자 장치의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서, 발광 소 자(미도시)는, 예를 들어, 전면 카메라 모듈의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자(미도시)는, 예를 들어, LED, IR LED 및/또는 제논 램프를 포함할 수 있다. 일 실시예에 따르면, 커넥터 홀(308, 309)은, 예를 들면, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제2 커넥터 홀(예를 들어, 이어폰 잭)을 포함할 수 있다. 일 실시예에 따르면, 카메라 모듈들(305, 312) 중 일부 카메라 모듈, 및/또는 센서 모듈(미도시)들 중 일 부 센서 모듈은 디스플레이의 적어도 일부를 통해 외부로 노출되도록 배치될 수 있다. 예를 들어, 카메라 모듈은 디스플레이의 배면에 형성된 홀 또는 리세스의 내부에 배치되는, 펀치 홀 카메라를 포함할 수 있다. 일 실시예에 따르면, 카메라 모듈은 렌즈가 전자 장치의 제 2 면(310B)으로 노출되도록 하우징 내부에 배치될 수 있다. 예를 들어, 카메라 모듈은 인쇄 회로 기판(예: 도 4의 인쇄 회로 기판 )에 배치될 수 있다. 일 실시예에 따르면, 카메라 모듈, 및/또는 센서 모듈은 전자 장치의 내부 공간에서, 디스플레이 의, 전면 플레이트까지 투명 영역을 통해 외부 환경과 접할 수 있도록 배치될 수 있다. 또한, 일부 센서 모듈은 전자 장치의 내부 공간에서 전면 플레이트를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 도 4는 본 개시의 다양한 실시예에 따른, 전자 장치의 분해 사시도이다. 도 4를 참조하면, 다양한 실시예에 따른 전자 장치(예: 도 1 내지 도 3의 전자 장치)는, 측면 베젤 구조(예: 도 2의 측면 베젤 구조), 제 1 지지부재, 전면 플레이트(예: 도 2의 전면 플레이 트), 디스플레이(예: 도 2의 디스플레이), 인쇄 회로 기판(예: PCB, FPCB(flexible PCB), 또는 RFPCB(rigid flexible PCB)), 배터리(예: 도 1의 배터리), 제 2 지지부재(예: 리어 케이 스), 안테나(예: 도 1의 안테나 모듈), 및 후면 플레이트(예: 도 2의 후면 플레이트)를 포 함할 수 있다. 어떤 실시예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 제 1 지지부재, 또 는 제 2 지지부재)를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치의 구성요소 들 중 적어도 하나는, 도 2 또는 도 3의 전자 장치의 구성요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다. 다양한 실시예에 따르면, 제 1 지지부재는, 전자 장치 내부에 배치되어 측면 베젤 구조와 연결 될 수 있거나, 측면 베젤 구조와 일체로 형성될 수 있다. 제 1 지지부재는, 예를 들어, 금속 재질 및 /또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지부재는, 일면에 디스플레이가 결합되고 타면에 인쇄 회로 기판이 결합될 수 있다. 다양한 실시예에 따르면, 인쇄 회로 기판에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센 서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 다양한 실시예에 따르 면, 인쇄 회로 기판은, 가요성 인쇄 회로 기판 유형의 무선 주파수 케이블(flexible printed circuit board type radio frequency cable, FRC)을 포함할 수 있다. 예를 들어, 인쇄 회로 기판은 제 1 지지부재 의 적어도 일부에 배치될 수 있고, 안테나 모듈(예: 도 1의 안테나 모듈) 및 통신 모듈(예: 도 1의 통신 모듈)과 전기적으로 연결될 수 있다. 일 실시예에 따르면, 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 일 실시예에 따르면, 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예 를 들어, 전자 장치를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카 드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 다양한 실시예에 따르면, 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장 치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있 다. 배터리의 적어도 일부는, 예를 들어, 인쇄 회로 기판과 실질적으로 동일 평면 상에 배치될 수 있 다. 배터리는 전자 장치 내부에 일체로 배치될 수 있고, 전자 장치와 탈부착 가능하게 배치될 수도 있다. 다양한 실시예에 따르면, 제 2 지지 부재(예: 리어 케이스)는, 인쇄 회로 기판과 안테나 사이 에 배치될 수 있다. 예를 들면, 제 2 지지 부재는, 인쇄 회로 기판 또는 배터리 중 적어도 하나 가 결합된 일면, 및 안테나가 결합된 타면을 포함할 수 있다. 다양한 실시예에 따르면, 안테나는, 후면 플레이트와 배터리 사이에 배치될 수 있다. 안테나 는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전 에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시예에서는, 측면 베젤 구조 및/또는 상기 제 1 지 지부재의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.다양한 실시예에 따르면, 후면 플레이트는 전자 장치의 후면(예: 도 3의 제 2 면(310B))의 적어도 일부를 형성할 수 있다. 도 5는 본 개시의 다양한 실시예에 따른, 회로 기판 모듈을 나타낸 적층도이다. 다양한 실시예에 따르면, 전자 장치(예: 도 1 내지 4의 전자 장치)는 하우징(예: 도 2 내지 도 3의 하우징 ), 디스플레이(예: 도 4의 디스플레이), 회로 기판 모듈을 포함할 수 있다. 회로 기판 모듈 은 제 1 회로 기판, 제 2 회로 기판, 제 1 회로 기판 및/또는 제 2 회로 기판 사이 에 배치된 인터포저, 및 제 1 회로 기판 및/또는 제 2 회로 기판 상에 실장된 부품들을 포 함할 수 있다. 일 실시예에 따르면, 도 5의 회로 기판 모듈의 구성은, 도 4의 인쇄 회로 기판의 구성과 일부 또는 전부가 동일할 수 있다. 도 5에서, 'Z'는 회로 기판 모듈의 두께 방향을 의미할 수 있다. 또한, 본 발명의 일 실시예에서, '+Z'는 회로 기판 모듈이 디스플레이(예: 도 4의 디스플레이)를 향하는 전면 방향(예: 제 1 방향)을 의미하 고, '-Z'는 회로 기판 모듈이 후면 플레이트(예: 도 4의 후면 플레이트)를 향하는 후면 방향(예: 제 2 방향)을 의미할 수 있다. 다양한 실시예에 따르면, 회로 기판 모듈은 적층된 복수 개의 회로 기판들을 포함할 수 있다. 각각의 회로 기판은 적어도 하나의 도전층과 적어도 하나의 유전층이 교대로 적층 배열될 수 있다. 일 실시예에 따르면, 회 로 기판 모듈에서, 제 1 회로 기판 위에 제 2 회로 기판이 적층되고, 인터포저는 제 1 회 로 기판과 제 2 회로 기판 사이에 배치되어 공간을 제공할 수 있다. 일 실시예에 따르면, 제 1 회로 기판은 디스플레이(예: 도 4의 디스플레이) 아래에 배치되고, 제 1 회로 기판의 일면에는 적어도 하나의 부품이 배치될 수 있다. 적어도 하나의 부품은 열이 발생 하는 발열원일 수 있으며, 예를 들어, PMIC(power management integrated circuit), PAM(power amplifier), AP(application processor), CP(communication processor), Charger IC(charge integrated circuit), DDI(display driver integrated circuit) 또는 통신 회로(예: 트랜시버, 능동 통신 소자, 또는 수동 통신 소자) 중 적어도 하나일 수 있다. 일 실시예에 따르면, 제 2 회로 기판은 디스플레이(예: 도 4의 디스플레이) 및 제 1 회로 기판 사이에 배치되고, 인터포저에 의하여 제 1 회로 기판과 지정된 간격만큼 이격 배치될 수 있다. 제 2 회로 기판의 일면에는 적어도 하나의 부품이 배치될 수 있다. 적어도 하나의 부품은, 예를 들어, PMIC(power management integrated circuit), PAM(power amplifier), AP(application processor), CP(communication processor), Charger IC(charge integrated circuit), 또는 DDI(display driver integrated circuit) 중 적어도 하나일 수 있다. 일 실시예에 따르면, 제 1 회로 기판의 제 1 방향(+Z축 방향)을 향하는 일면 또는 제 2 방향(-Z축 방향)을 향하는 일면에는 부품들이 배치될 수 있다. 제 2 회로 기판의 제 1 방향(+Z축 방향)을 향하는 일면 또는 제 2 방향(-Z축 방향)을 향하는 일면에는 부품들이 배치될 수 있다. 본 실시예에 따르면, 적층된 회 로 기판 각각의 상, 하면에 부품들이 배치되는 공간을 확장하여, 전자 장치 내부 실장 공간을 효율적으로 사용 할 수 있다. 일 실시예에 따르면, 인터포저는 제 1 회로 기판 및 제 2 회로 기판 사이에 배치될 수 있다. 예 를 들어, 인터포저는 복수 개의 부분들로 구성될 수 있으나, 전체적으로 하나의 폐곡선(closed loop) 형상 으로 제조될 수 있다. 인터포저의 제 2 방향(-Z축 방향)을 향하는 일면에는 제 1 회로 기판이 배치되 고, 제 1 방향(+Z축 방향)을 향하는 일면에는 제 2 회로 기판이 배치될 수 있다. 어떤 실시예에 따르면, 인터포저의 적어도 일부는 제 1 회로 기판 및/또는 제 2 회로 기판의 가장자리를 따라 배치될 수 있다. 다른 실시예에 따르면, 인터포저의 적어도 일부는 제 1 회로 기판 및/또는 제 2 회로 기판 의 중심 영역을 가로질러 배치되거나, 중심 영역에 인접하게 배치될 수 있다. 일 실시예에 따르면, 인터포저는 제 1 회로 기판 및/또는 제 2 회로 기판 상에 위치한 부품의 적어도 두 측면을 감싸도록 형성될 수 있다. 예를 들어, 제 1 회로 기판의 상면(제 1 방향(+Z축 방향)을 향하는 면)에 적어도 하나의 부품이 배치된 경우, 또는 제 2 회로 기판의 하면(제 2 방향(-Z축 방향)을 향하는 면)에 적어도 하나의 부품이 배치된 경우, 인터포저는 상기 부품들을 감싸도록 배치되어, 외 부로 노출시키지 않을 수 있다. 일 실시예에 따르면, 인터포저의 상면(제 1 방향(+Z축 방향)을 향하는 면)은 제 2 회로 기판과 솔더를 이용하여 접합될 수 있고, 인터포저의 하면(제 2 방향(-Z축 방 향)을 향하는 면)은 제 1 회로 기판과 솔더를 이용하여 접합될 수 있다. 일 실시예에 따르면, 인터포저는 복수 개의 부분들 포함하고, 상기 복수 개의 부분들은 서로 연결될 수 있 다. 이하, 도면들에서 구체적으로 설명한다. 도 6a 및 도 6b는 본 개시의 다양한 실시예에 따른 회로 기판 모듈의 제 1 회로 기판 및 인터포저를 위 또는 아 래에서 바라면 도면이다. 다양한 실시예에 따르면, 전자 장치(예: 도 1 내지 4의 전자 장치)는 제 1 회로 기판, 제 2 회로 기 판(예: 도 5의 제 2 회로 기판), 및 제 1 회로 기판과 제 2 회로 기판 사이에 배치된 인터포저 를 포함할 수 있다. 일 실시예에 따르면, 도 6a 및 도 6b의 제 1 회로 기판, 제 2 회로 기판 및 인터포저의 구성은, 도 5의 제 1 회로 기판, 제 2 회로 기판 및 인터포저의 구성과 일부 또는 전부가 동일할 수 있다. 다양한 실시예에 따르면, 인터포저는 복수 개의 인터포저 부분들을 포함할 수 있다. 인터포저는 제 1 인터포저 부분 및 제 2 인터포저 부분을 포함하고, 제 1 인터포저 부분은 제 1 회로 기판 의 제 1 영역을 따라 배치되고, 제 2 인터포저 부분은 제 1 영역과 인접한 제 1 회로 기판(41 0)의 제 2 영역을 따라 배치될 수 있다. 한 실시예에 따르면, 제 1 영역 및/또는 제 2 영역은 제 1 회로 기판의 가장자리 영역일 수 있다. 다른 실시예에 따르면, 제 1 영역 및/또는 제 2 영역 은 제 1 회로 기판의 중심 영역 또는 중심에 인접한 영역일 수 있다. 일 실시예에 따르면, 제 1 인터포저 부분는 직선 형상을 포함하는 라인 부분과 제 2 인터포저 부분 또는 다른 인터포저 부분과 연결되기 위한 양단부를 포함할 수 있다. 예를 들어, 제 1 회로 기판 의 제 1 영역은 실질적으로 직선 형상으로 제조될 수 있으며, 라인 부분은 제 1 영역에 대 응되는 형상으로 마련되어 솔더를 통해 접합될 수 있다. 또 다른 예로, 양단부의 단면 형상은 플랫한 면 또는 단차진 면을 가지는 형상으로 제조될 수 있다. 다만, 제 1 인터포저 부분의 라인 부분 및 양단 부의 형상은 이에 한정된 것은 아니며, 제 1 회로 기판 및 다른 인터포저 부분의 단부와 대응되는 다 양한 형상으로 설계 변경될 수 있다. 일 실시예에 따르면, 제 2 인터포저 부분는 직선 형상을 포함하는 라인 부분과 제 1 인터포저 부분 또는 다른 인터포저 부분과 연결되기 위한 양단부를 포함할 수 있다. 예를 들어, 제 1 회로 기판 의 제 2 영역은 실질적으로 직선 형상으로 제조될 수 있으며, 라인 부분은 제 2 영역에 대 응되는 형상으로 마련되어 솔더를 통해 접합될 수 있다. 또 다른 예로, 양단부의 단면 형상은 플랫한 면 또는 단차진 면을 가지는 형상으로 제조될 수 있다. 다만, 제 2 인터포저 부분의 라인 부분 및 양단 부의 형상은 이에 한정된 것은 아니며, 제 1 회로 기판 및 다른 인터포저 부분의 단부와 대응되는 다 양한 형상으로 설계 변경될 수 있다. 도 6a를 참조하면, 인터포저는 사각의 폐곡선 형상이며, 모서리 부근에서 서로 연결된 제 1 인터포저 부분 과 제 2 인터포저 부분을 포함할 수 있다. 제 1 인터포저 부분은 X축 방향을 따라 연장된 제 1- 1 라인 부분(511a) 및 제 1-1 라인 부분(511a)으로부터 연장되고, Y축 방향을 따라 형성된 제 1-2 라인 부분 (511b)을 포함할 수 있다. 예를 들어, 제 1-1 라인 부분(511a)의 배치 방향과 제 1-2 라인 부분(511b)의 배치 방향은 수직일 수 있다. 또 다른 예로, 제 1 인터포저 부분은 \"ㄱ\" 형상일 수 있다. 제 2 인터포저 부분 은 X축 방향을 따라 연장된 제 2-1 라인 부분(521a) 및 제 2-1 라인 부분(521a)으로부터 연장되고, Y축 방 향을 따라 형성된 제 2-2 라인 부분(521b)을 포함할 수 있다. 예를 들어, 제 2-1 라인 부분(521a)의 배치 방향 과 제 2-2 라인 부분(521b)의 배치 방향은 수직일 수 있다. 예를 들어, 제 2 인터포저 부분은 \"ㄴ\" 형상일 수 있다. 어떤 실시예에 따르면, 제 1-1 라인 부분(511a)의 하나의 단부는 제 2-2 라인 부분(521b)의 하나의 단 부와 대면 배치되고, 제 1-2 라인 부분(511b)의 하나의 단부는 제 2-1 라인 부분(521a)의 하나의 단부와 대면 배치될 수 있다. 다른 실시예에 따르면, 제 1-1 라인 부분(511a)의 단부는 제 2-2 라인 부분(521b)의 단부와 연 결되고, 제 1-2 라인 부분(511b)의 단부는 제 2-1 라인 부분(521a)의 단부와 연결될 수 있다. 도 6b를 참조하면, 인터포저는 사각의 폐곡선 형상이며, 직선 라인 부근에서 서로 연결된 제 1 인터포저 부분과 제 2 인터포저 부분을 포함할 수 있다. 제 1 인터포저 부분은 X축 방향을 따라 연장된 제 1-1 라인 부분(511a), 제 1-1 라인 부분(511a)으로부터 연장되고, Y축 방향을 따라 형성된 제 1-2 라인 부분 (511b), 및 제 1-2 라인 부분(511b)으로부터 연장되고, X축 방향을 따라 형성된 제 1-3 라인 부분(511c)을 포함 할 수 있다. 예를 들어, 제 1 인터포저 부분은 \" \" 형상일 수 있다. 제 2 인터포저 부분은 X축 방 향을 따라 연장된 제 2-1 라인 부분(521a), 제 2-1 라인 부분(521a)으로부터 연장되고, Y축 방향을 따라 형성된 제 2-2 라인 부분(521b), 및 제 2-2 라인 부분(521b)으로부터 연장되고, X축 방향을 따라 형성된 제 2-3 라인 부분(521c)을 포함할 수 있다. 예를 들어, 제 2 인터포저 부분은 \"ㄷ\" 형상일 수 있다. 어떤 실시예에 따 르면, 제 1-1 라인 부분(511a)의 단부는 제 2-1 라인 부분(521a)의 단부와 대면 배치되고, 제 1-3 라인 부분 (511c)의 단부는 제 2-3 라인 부분(521c)의 단부와 대면 배치될 수 있다. 다른 실시예에 따르면, 제 1-1 라인 부분(511a)의 단부는 제 2-1 라인 부분(521a)의 단부와 연결되고 제 1-3 라인 부분(511c)의 단부는 제 2-3 라인 부분(521c)의 단부와 연결될 수 있다. 도 7a는 본 개시의 다양한 실시예에 중 하나 따른, 인터포저의 일 측면 형상을 나타낸 확대도이다. 도 7a는 도 6a의 S1 영역 및/또는 도 6b의 S2 영역을 확대한 도면이다. 도 7b는 본 개시의 다양한 실시예 중 하나에 따른, 인터포저 제조를 위해 사용되는 인쇄 회로의 원판에 배열된 복수의 인터포저를 나타낸 사시도이다. 도 7c 는 일반적인 인터포저 제조 공정에서, 인쇄 회로 기판의 원판에 배열된 복수의 인터포저를 나타낸 사시도 이다. 다양한 실시예에 따르면, 인터포저는 복수 개의 인터포저 부분들을 포함할 수 있다. 인터포저는 제 1 인터포저 부분 및 제 2 인터포저 부분을 포함하고, 제 1 인터포저 부분의 제 1 단부(R1)와 제 2 인터포저 부분은 제 2 단부(R2)는 서로 대응되는 형상으로 대면 배치될 수 있다. 도 7의 제 1 인터포저 부 분의 제 1 단부(R1) 또는 제 2 인터포저 부분은 제 2 단부(R2)는 도 6a 및 도 6b의 제 1 인터포저 부분의 양단부 또는 제 2 인터포저 부분의 양단부 중 하나일 수 있다. 다양한 실시예에 따르면, 서로 대면하는 제 1 인터포저 부분의 제 1 단부(R1)의 일면과 제 2 인터포저 부 분의 제 2 단부(R2)의 일면은 플랫한 영역을 포함할 수 있다. 예를 들어, 제 1 단부(R1)의 플랫한 영역과 제 2 단부(R2)의 플랫한 영역은 지정된 거리 이상 이격 배치될 수 있다. 상기 지정된 거리는 최소 0.3mm 이상일 수 있다. 또 다른 예로, 상기 지정된 거리는 0.3mm ~ 0.6mm 일 수 있다. 다양한 실시예에 따르면, 제 1 인터포저 부분의 제 1 단부(R1)는 쉴딩 영역 및 비쉴딩 영역을 포함할 수 있다. 예를 들어, 제 1 인터포저 부분의 제 1 단부(R1)는 제 2 인터포저 부분과 대면하는 부분을 포함하며, 상기 부분의 가장자리 영역은 쉴딩을 위해 도금될 수 있으며, 상기 부분의 중심 영역은 쉴딩 을 위한 도금이 제외될 수 있다. 또 다른 예로, 제 1 인터포저 부분의 제 1 단부(R1)는 제 2 인터포저 부 분과 대면하는 부분을 포함하며, 상기 부분의 일 부분은 마스킹 공정에서 생성된 마스킹 리세스를 포함할 수 있다. 다양한 실시예에 따르면, 제 1 인터포저 부분은 제 1 단부(R1)의 일 영역에서 돌출 형성된 제 1 더미(51 5)를 포함할 수 있다. 예를 들어, 제 1 인터포저 부분의 제 1 단부(R1)는 제 2 인터포저 부분과 대면 하는 부분을 포함하며, 상기 부분의 중심 영역은 제 2 인터포저 부분을 향해 돌출 형성된 제 1 더미 를 포함할 수 있다. 어떤 실시예에 따르면, 제 1 더미는 쉴딩을 위한 도금이 제외될 수 있다. 제 1 인터포 저 부분은, 인쇄 회로 기판의 원판에서 복수 개의 인터포저(예: 도 7b의 인터포저)들을 지지하 고, 공정상 이동 및/또는 도금을 위해 브릿지(예: 7b의 더미)가 필요하며, 상기 더미는 제 1 인터포저 부 분의 제 1 단부(R1) 영역에 위치할 수 있다. 제 1 인터포저 부분의 이동 및/또는 도금 공정이 완료되 면, 상기 더미는 일부 제거될 수 있다. 도금 공정에서, 제 1 더미는 인쇄 회로 기판의 원판 또는 다 른 인터포저(예: 도 7b의 인터포저)들과 연결된 상태로 이루어지므로, 도금 공정에 따른 도금이 제외될 수 있다. 다른 실시예에 따르면, 제 1 인터포저 부분은, 제 1 단부(R1)로부터 X축 방향으로 돌출된 제 1 더미 외에도, 라인 부분(예: 도 6a 또는 도 6b의 라인 부분)의 일측에서 상기 X축 방향과 수직인 제 Y축 방향 ((예: 인터포저의 내측 및/또는 외측))으로 돌출된 더미를 더 포함할 수 있다. 다양한 실시예에 따르면, 제 2 인터포저 부분의 제 2 단부(R2)는 쉴딩 영역 및 비쉴딩 영역을 포함할 수 있다. 예를 들어, 제 2 인터포저 부분의 제 2 단부(R2)는 제 1 인터포저 부분과 대면하는부분을 포함하며, 상기 부분의 가장자리 영역은 쉴딩을 위해 도금될 수 있으며, 상기 부분의 중심 영역은 쉴딩 을 위한 도금이 제외될 수 있다. 또 다른 예로, 제 2 인터포저 부분의 제 2 단부(R2)는 제 1 인터포저 부 분과 대면하는 부분을 포함하며, 상기 부분의 일 부분은 마스킹 공정에서 생성된 마스킹 리세스를 포함할 수 있다. 다양한 실시예에 따르면, 제 2 인터포저 부분은 제 2 단부(R2)의 일 영역에서 돌출 형성된 제 2 더미(52 5)를 포함할 수 있다. 예를 들어, 제 2 인터포저 부분의 제 2 단부(R2)는 제 1 인터포저 부분과 대면 하는 부분을 포함하며, 상기 부분의 중심 영역은 제 1 인터포저 부분을 향해 돌출 형성된 제 2 더미 를 포함할 수 있다. 어떤 실시예에 따르면, 제 2 더미는 쉴딩을 위한 도금이 제외될 수 있다. 제 2 인터포 저 부분은, 인쇄 회로 기판의 원판에서 복수 개의 인터포저(예: 도 7b의 인터포저)들을 지지하 고, 공정상 이동 및/또는 도금을 위해 브릿지(예: 도 7b의 더미)가 필요하며, 상기 더미는 제 2 인터포저 부분의 제 2 단부(R2) 영역에 위치할 수 있다. 제 2 인터포저 부분의 이동 및/또는 도금 공정이 완료 되면, 상기 더미는 일부 제거될 수 있다. 도금 공정에서, 제 2 더미는 인쇄 회로 기판의 원판 또는 다른 인터포저(예: 도 7b의 인터포저)들과 연결된 상태로 이루어지므로, 도금 공정에서 도금이 제외될 수 있다. 일반적으로 인터포저(예: 도 7c의 인터포저)는 전자 장치/회로 기판 모듈의 형상에 맞춰 하나의 폐루프 형 태로 제조될 수 있다. 이에 따라, 인터포저의 이동 및/또는 도금 공정을 위해 그립을 위한 더미는 내 측/외측 방향을 향해서만 돌출 형성되고, 상기 더미는 도금 공정시 제외될 수 있다. 상기 인터포저는 외부 와의 쉴딩에 필수적으로 요구되는 측면 도금이 더미 영역에서 부분적으로 끊어짐에 따라 쉴딩에 취약할 수 있다. 본 개시에 따른 인터포저(예: 도 7a 및 도 7b의 인터포저(500 또는 611))는 분리된 인터포저 부분들들을 사용하고, 예를 들어, 제 1 인터포저 부분 및 제 2 인터포저 부분의 경계면에 제 1 더미 (예: 도 7b의 더미) 및/또는 제 2 더미(예: 도 7b의 더미)가 형성됨에 따라, 외측면을 따라 형성된 도금이 끊어지지 않을 수 있다. 이에 따라, EMI/EMC 성능의 개선을 제공할 수 있다. 도 8은 본 개시의 다양한 실시예 중 다른 하나에 따른, 인터포저의 일 측면 형상을 나타낸 확대도이다. 도 8은 도 6a의 S1 영역 및/또는 도 6b의 S2 영역을 확대한 도면이다. 다양한 실시예에 따르면, 인터포저는 복수 개의 인터포저 부분들을 포함할 수 있다. 인터포저는 제 1 인터포저 부분 및 제 2 인터포저 부분을 포함하고, 제 1 인터포저 부분의 제 3 단부(R3)와 제 2 인터포저 부분은 제 4 단부(R4)는 서로 대응되는 형상으로 대면 배치될 수 있다. 도 8의 제 1 인터포저 부 분의 제 3 단부(R3) 또는 제 2 인터포저 부분은 제 2 단부(R4)는 도 6a 및 도 6b의 제 1 인터포저 부분의 양단부 또는 제 2 인터포저 부분의 양단부 중 하나일 수 있다. 다양한 실시예에 따르면, 서로 대면하는 제 1 인터포저 부분의 제 3 단부(R3)의 일면과 제 2 인터포저 부 분의 제 4 단부(R4)의 일면은 각각 단차진 형상으로 끼움 결합 형태일 수 있다. 예를 들어, 제 3 단부(R 3)는 제 3-1 단부(R31) 및 제 3-1 단부(R31)로부터 돌출 형성된 제 3-2 단부(R32)를 포함할 수 있다. 제 4 단 부(R4)는 제 4-1 단부(R41) 및 제 4-1 단부(R41)로부터 돌출 형성된 제 4-2 단부(R42)를 포함할 수 있다. 어떤 실시예에 따르면, 제 3-1 단부(R31)는 제 4-2 단부(R42)와 대면하며, 지정된 거리 이상 이격 배치될 수 있다. 제 3-2 단부(R32)는 제 4-1 단부(R41)와 대면하며, 지정된 거리 이상 이격 배치될 수 있다. 다른 실시예에 따르 면, 제 3-2 단부(R32)는 제 4-2 단부(R42)와 대면하며, 지정된 거리 이상 이격 배치될 수 있다. 상기 지정된 거 리는 최소 0.3mm 이상일 수 있다. 또 다른 예로, 상기 지정된 거리는 0.3mm ~ 0.6mm 일 수 있다. 다양한 실시예에 따르면, 제 1 인터포저 부분 또는 제 2 인터포저 부분의 측면에서 바라볼 때, 적어 도 일부가 중첩 배치될 수 있다. 예를 들어, 제 1 인터포저 부분의 제 3-2 단부(R32)와 제 2 인터포저 부 분의 제 4-2 단부는 서로 중첩 배치될 수 있다. 다양한 실시예에 따르면, 제 1 인터포저 부분의 제 3 단부(R3)는 쉴딩 영역 및 비쉴딩 영역을 포함할 수 있다. 예를 들어, 제 1 인터포저 부분의 제 3-2 단부(R32)는 제 2 인터포저 부분과 대면하 는 부분을 포함하며, 상기 부분의 가장자리 영역은 쉴딩을 위해 도금될 수 있으며, 상기 부분의 중심 영역은 쉴 딩을 위한 도금이 제외될 수 있다. 제 1 인터포저 부분의 제 3-1 단부(R31)는 쉴딩을 위해 전체적으로 도 금될 수 있다. 또 다른 예로, 제 1 인터포저 부분의 제 3 단부(R3)는 제 2 인터포저 부분과 대면하는 부분을 포함하며, 상기 부분의 일 부분은 마스킹 공정에서 생성된 마스킹 리세스를 포함할 수 있다.다양한 실시예에 따르면, 제 1 인터포저 부분은 제 3 단부(R3)의 일 영역에서 돌출 형성된 제 3 더미(51 5)를 포함할 수 있다. 예를 들어, 제 1 인터포저 부분의 제 3-2 단부(R32)는 제 2 인터포저 부분의 제 4-1 단부(R41)와 대면하는 부분을 포함하며, 상기 부분의 중심 영역은 제 2 인터포저 부분을 향해 돌출 형성된 제 3 더미를 포함할 수 있다. 어떤 실시예에 따르면, 제 3 더미는 쉴딩을 위한 도금이 제외될 수 있다. 제 1 인터포저 부분은, 이동 및/또는 도금 공정을 위해 외부에서 잡아줄 손잡이(예: 더미)가 필 요하며, 상기 더미는 제 1 인터포저 부분의 제 3-2 단부(R32) 영역에 위치할 수 있다. 이동 및/또는 도금 공정이 완료되면, 상기 더미는 일부 제거될 수 있다. 도금 공정시, 제 3 더미는 외부 물체 또는 사용자에 의해 그립된 상태로 이루어지므로, 도금 공정에서 도금이 제외될 수 있다. 다른 실시예에 따르면, 제 1 인터포저 부분은, 제 3 단부(R3)로부터 X축 방향으로 돌출된 제 3 더미 외에도, 라인 부분(예: 도 6a 또는 도 6b의 라인 부분)의 일측에서 상기 X축 방향과 수직인 제 Y축 방향 ((예: 인터포저의 내측 및/또는 외측))으로 돌출된 더미를 더 포함할 수 있다. 다양한 실시예에 따르면, 제 2 인터포저 부분의 제 4 단부(R4)는 쉴딩 영역 및 비쉴딩 영역을 포함할 수 있다. 예를 들어, 제 2 인터포저 부분의 제 4-2 단부(R42)는 제 1 인터포저 부분과 대면하 는 부분을 포함하며, 상기 부분의 가장자리 영역은 쉴딩을 위해 도금될 수 있으며, 상기 부분의 중심 영역은 쉴 딩을 위한 도금이 제외될 수 있다. 제 2 인터포저 부분의 제 4-1 단부(R41)는 쉴딩을 위해 전체적으로 도 금될 수 있다. 또 다른 예로, 제 2 인터포저 부분의 제 4 단부(R4)는 제 1 인터포저 부분과 대면하는 부분을 포함하며, 상기 부분의 일 부분은 마스킹 공정에서 생성된 마스킹 리세스를 포함할 수 있다. 다양한 실시예에 따르면, 제 2 인터포저 부분은 제 4 단부(R4)의 일 영역에서 돌출 형성된 제 4 더미(52 5)를 포함할 수 있다. 예를 들어, 제 2 인터포저 부분의 제 4-2 단부(R42)는 제 1 인터포저 부분의 제 3-1 단부(R31)와 대면하는 부분을 포함하며, 상기 부분의 중심 영역은 제 1 인터포저 부분을 향해 돌출 형성된 제 4 더미를 포함할 수 있다. 어떤 실시예에 따르면, 제 4 더미는 쉴딩을 위한 도금이 제외될 수 있다. 제 2 인터포저 부분은, 이동 및/또는 도금 공정을 위해 외부에서 잡아줄 손잡이(예: 더미)가 필 요하며, 상기 더미는 제 2 인터포저 부분의 제 4-2 단부(R42) 영역에 위치할 수 있다. 이동 및/또는 도금 공정이 완료되면, 상기 더미는 일부 제거될 수 있다. 도금 공정시, 상기 더미는 외부 물체 또는 사용자에 의해 그립된 상태로 이루어지므로, 도금 공정에서 도금이 제외될 수 있다. 도 9는 본 개시의 다양한 실시예 중 또 다른 하나에 따른, 인터포저의 일부 영역을 상측에서 바라본 확대도이다. 도 9는 도 6a의 S1 영역 및/또는 도 6b의 S2 영역을 확대한 도면이다. 다양한 실시예에 따르면, 인터포저는 복수 개의 인터포저 부분들을 포함할 수 있다. 인터포저는 제 1 인터포저 부분 및 제 2 인터포저 부분을 포함하고, 제 1 인터포저 부분의 제 3 단부(R3)와 제 2 인터포저 부분은 제 4 단부(R4)는 서로 대응되는 형상으로 대면 배치될 수 있다. 도 9의 제 1 인터포저 부 분의 제 3 단부(R3) 또는 제 2 인터포저 부분은 제 2 단부(R4)는 도 6a 및 도 6b의 제 1 인터포저 부분의 양단부 또는 제 2 인터포저 부분의 양단부 중 하나일 수 있다. 다양한 실시예에 따르면, 서로 대면하는 제 1 인터포저 부분의 제 3 단부(R3)의 일면과 제 2 인터포저 부 분의 제 4 단부(R4)의 일면은 각각 단차진 형상으로 끼움 결합 형태일 수 있다. 예를 들어, 제 3 단부(R 3)는 제 3-1 단부(R31) 및 제 3-1 단부(R31)로부터 돌출 형성된 제 3-2 단부(R32)를 포함할 수 있다. 제 4 단 부(R4)는 제 4-1 단부(R41) 및 제 4-1 단부(R41)로부터 돌출 형성된 제 4-2 단부(R42)를 포함할 수 있다. 다양한 실시예에 따르면, 인터포저는, 제 1 인터포저 부분으로만 형성된 P1 영역, 측면에서 바라볼 때, 제 1 인터포저 부분과 제 2 인터포저 부분이 중첩 배치된 P2 영역, 및 제 2 인터포저 부분 으로만 형성된 P3 영역을 포함할 수 있다. P1 영역 및/또는 P3 영역은 복수 개의 비아(via)(517a, 527a)들이 2 열 또는 3열을 형성하며 배열될 수 있다. P2 영역은 P1 영역 및 P3 영역보다 작은 폭을 형성할 수 있다. 예를 들어, 제 1 인터포저 부분의 일부와 제 2 인터포저 부분의 일부가 지정된 간격만큼 이격 배치됨에 따 라, P1 영역 및 P3 영역보다 작은 폭을 형성할 수 있다. P2 영역의 제 1 인터포저 부분 및 제 2 인터포저 부분은 각각 적어도 하나의 열을 형성하는 비아(517b, 527b)들이 배열될 수 있다. 예를 들어, 제 1 인터포 저 부분에는 1열 또는 2열을 형성하도록 비아(517b)들이 배열되고, 제 2 인터포저 부분에는, 제 1 인 터포저 부분에 배열된 비아들과 대응되도록, 1열 또는 2열을 형성하도록 비아(527b)들이 배열될 수 있다. 다만, 상기 P1 영역, P2 영역, 및 P3 영역에 배열된 복수 개의 비아들의 배치 구성은 하나의 실시예이며, 비아의 직경을 작게 설계하여 각각의 영역에 배치된 비아들의 수를 증가시키는 것과 같이, 비아들의 배치 구성은 다 양하게 설계 변경할 수 있다. 일반적인 인터포저는 이동 및/또는 도금 공정을 위해 외측 방향을 향해 돌출된 더미가 형성되고, 돌출된 더미는 도금이 제외될 수 있다. 또한, 상기 더미 인접한 부분은 그라운드 신호가 배치됨에 따라, 비아들이 배열이 제외 될 수 있다. 본 개시에 따른 인터포저는 분리된 인터포저 부분들을 사용하고, 인터포저 사이에 더미를 형성함에 따라, 그라운드 신호를 위한 별도의 구조가 불필요하고, 비아들의 배열을 증가시킬 수 있다. 이에 따라 인터포 저 내의 일반적인 신호들을 위한 비아 구조를 개선할 수 있다. 도 10a 내지 도 10e는 본 개시의 다양한 실시예에 따른, 인터포저의 다양한 형상을 나타낸 도면이다. 다양한 실시예에 따르면, 인터포저(500a,500b,500c,500d)는 복수 개의 인터포저 부분들을 포함할 수 있다. 도 10a 내지 도 10e의 인터포저(500a,500b,500c,500d)의 구성은 도 6a 및 6b의 인터포저의 구성과 일부 또는 전부가 동일할 수 있다. 도 10a를 참조하면, 인터포저(500a)는 사각 형상으로 제조된 제 1 인터포저 부분 및 제 1 인터포저 부분 의 일측으로부터 연장되고, 복수 개의 인터포저 부분들로 구성된 제 2 인터포저 부분을 포함할 수 있 다. 일 실시예에 따르면, 제 1 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 1 인터포저 부분은 네 개의 라인 부분을 포함하며, 적어도 하나의 라인 부분은 제 2 인터포저 부분과 연결되기 위한 연결 부분을 포함할 수 있다. 연결 부분은 제 2 인터포저 부분의 단부의 적어도 일부가 삽 입 가능한 리세스 형상일 수 있다. 일 실시예에 따르면, 제 2 인터포저 부분은 세 개의 부분들로 구성될 수 있다. 제 2 인터포저 부분은 제 2-1 인터포저 부분(520a), 제 2-2 인터포저 부분(520b) 및 제 2-3 인터포저 부분(520c)을 포함할 수 있다. 제 2 인터포저 부분은 전체적으로 \"ㄷ\" 또는 \" \" 형상을 가지며, 제 1 인터포저 부분과 연결되어 하나의 사각 폐루프를 형성할 수 있다. 예를 들어, 제 2-1 인터포저 부분(520a)은 직선 형상을 포함하는 라인 부분과 제 1 인터포저 부분 및 제 2-2 인터포저 부분(520b)과 연결되기 위한 양단부를 포함할 수 있다. 양 단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 또 다른 예로, 제 2-2 인터포저 부분 (520b)은 직선 형상을 포함하는 라인 부분과 제 2-1 인터포저 부분(520a) 및 제 2-3 인터포저 부분(520c)과 연 결되기 위한 양단부를 포함할 수 있다. 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 또 다른 예로, 제 2-3 인터포저 부분(520c)은 직선 형상을 포함하는 라인 부분과 제 2-2 인터포저 부분(520b) 및 제 1 인터포저 부분과 연결되기 위한 양단부를 포함할 수 있다. 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 일 실시예에 따르면, 제 2-1 인터포저 부분(520a), 제 2-2 인터포저 부분 (520b) 및 제 2-3 인터포저 부분(520c)의 양단부와 제 1 인터포저의 연결 부분은 서로 연결되어 다른 하나의 사각 폐루프를 형성할 수 있다. 도 10b를 참조하면, 인터포저(500b)는 폐루프 형상으로 제조된 제 1 인터포저 부분 및 제 2 인터포저 부분 을 포함할 수 있다. 일 실시예에 따르면, 제 1 인터포저 부분은 일측이 개구된 사각 루프 형상으로 제조될 수 있다. 제 1 인터 포저 부분은 네 개의 라인 부분을 포함하며, 그 중 두 개의 라인 부분의 일측은 제 2 인터포저 부분 과 연결되기 위한 연결 부분을 포함할 수 있다. 일 실시예에 따르면, 제 2 인터포저 부분은 제 1 인터포저 부분과 연결되어 하나의 루프를 형성할 수 있다. 제 2 인터포저 부분은 전체적으로 일측이 개구된 형상으로 제조될 수 있으며, 제 1 인터포저 부분 이 형성하는 면적보다 작은 면적을 형성할 수 있다. 제 2 인터포저 부분은 세 개의 부분들로 구성될 수 있다. 제 2 인터포저 부분은 제 2-1 인터포저 부분(520a), 제 2-2 인터포저 부분(520b) 및 제 2-3 인 터포저 부분(520c)을 포함할 수 있다. 예를 들어, 제 2-1 인터포저 부분(520a)은 직선 형상을 포함하는 라인 부 분과 제 1 인터포저 부분 및 제 2-2 인터포저 부분(520b)과 연결되기 위한 양단부를 포함할 수 있다. 제 2-1 인터포저 부분(510a)은 적어도 일부가 \"ㄱ\" 또는 \"ㄴ\"으로 꺽인 형상일 수 있다. 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 또 다른 예로, 제 2-2 인터포저 부분(520b)은 직선 형상을 포함 하는 라인 부분과 제 2-1 인터포저 부분(520a) 및 제 2-3 인터포저 부분(520c)과 연결되기 위한 양단부를 포함할 수 있다. 제 2-2 인터포저 부분(520b)은 적어도 일부가 꺽여 전체적으로 \"ㄷ\" 형상일 수 있다. 양단부의 형 상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 또 다른 예로, 제 2-3 인터포저 부분(520c)은 직선 형상을 포함하는 라인 부분과 제 2-2 인터포저 부분(520b) 및 제 1 인터포저 부분과 연결되기 위한 양단부 를 포함할 수 있다. 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 도 10c를 참조하면, 인터포저(500c)는 하나의 폐루프 형상으로 제조된 제 1 인터포저 부분 및 제 1 인터포 저 부분과 인접 배치되고, 다른 하나의 폐루프 형상으로 제조된 제 2 인터포저 부분을 포함할 수 있 다. 일 실시예에 따르면, 제 1 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 1 인터포저 부분은 두 개의 부분들로 구성될 수 있다. 제 1 인터포저 부분은 제 1-1 인터포저 부분(510a), 및 제 1-2 인터포저 부분(510b)을 포함할 수 있다. 제 1-1 인터포저 부분(510a)은 세 개의 라인 부분을 포함하며, 제 1-2 인터포저 부분(510b)과 연결되기 위한 양단부를 포함할 수 있다. 제 1-2 인터포저 부분(510b)은 세 개의 라 인 부분을 포함하며, 제 1-1 인터포저 부분(510a)과 연결되기 위한 양단부를 포함할 수 있다. 제 1-1 인터포저 부분(510a)와 제 1-2 인터포저 부분(510b)은 서로 대응되는 형상으로 제조될 수 있다. 각각의 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 일 실시예에 따르면, 제 2 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 2 인터포저 부분으로 둘러싸인 면적은 제 1 인터포저 부분으로 둘러싸인 면적과 상이할 수 있다. 제 2 인터포저 부분은 네 개의 부분들로 구성될 수 있다. 제 2 인터포저 부분은 서로 연결된 제 2-1 인터포저 부분 (520a), 제 2-2 인터포저 부분(520b), 제 2-3 인터포저 부분(520c), 및 제 2-4 인터포저 부분(520d)을 포함할 수 있다. 제 2-1 인터포저 부분(520a) 및 제 2-3 인터포저 부분(520c)은 세 개의 라인 부분을 포함하며, 제 2-2 인터포저 부분(520b) 및 제 2-4 인터포저 부분(520d)과 연결되기 위한 양단부를 포함할 수 있다. 각각의 양단부 의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 제 2-2 인터포저 부분(520b) 및 제 2-4 인터 포저 부분(520d)은 직선 형상을 포함하는 라인 부분과 제 2-1 인터포저 부분(520a) 및 제 2-3 인터포저 부분 (520c)과 연결되기 위한 양단부를 포함할 수 있다. 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공 될 수 있다. 도 10d를 참조하면, 인터포저(500d)는 하나의 폐루프 형상으로 제조된 제 1 인터포저 부분 및 제 1 인터포 저 부분과 인접 배치되고, 다른 하나의 폐루프 형상으로 제조된 제 2 인터포저 부분을 포함할 수 있 다. 일 실시예에 따르면, 제 1 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 1 인터포저 부분은 네 개의 부분들로 구성될 수 있다. 제 1 인터포저 부분은 서로 연결된 제 1-1 인터포저 부분 (510a), 제 1-2 인터포저 부분(510b), 제 1-3 인터포저 부분(510c), 및 제 1-4 인터포저 부분(510d)을 포함할 수 있다. 각각의 인터포저 부분은 두 개의 라인 부분을 포함하며, 다른 인터포저 부분들과 연결되기 위한 양단 부를 포함할 수 있다. 각각의 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 일 실시예에 따르면, 제 2 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 2 인터포저 부분으로 둘러싸인 면적은 제 1 인터포저 부분으로 둘러싸인 면적과 상이할 수 있다. 제 2 인터포저 부분은 네 개의 부분들로 구성될 수 있다. 제 2 인터포저 부분은 서로 연결된 제 2-1 인터포저 부분 (520a), 제 2-2 인터포저 부분(520b), 제 2-3 인터포저 부분(520c), 및 제 2-4 인터포저 부분(520d)을 포함할 수 있다. 제 2-1 인터포저 부분(520a) 및 제 2-3 인터포저 부분(520c)은 세 개의 라인 부분을 포함하며, 제 2-2 인터포저 부분(520b) 및 제 2-4 인터포저 부분(520d)과 연결되기 위한 양단부를 포함할 수 있다. 각각의 양단부 의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 제 2-2 인터포저 부분(520b) 및 제 2-4 인터 포저 부분(520d)은 직선 형상을 포함하는 라인 부분과 제 2-1 인터포저 부분(520a) 및 제 2-3 인터포저 부분 (520c)과 연결되기 위한 양단부를 포함할 수 있다. 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공 될 수 있다. 도 10e를 참조하면, 인터포저(500d)는 하나의 폐루프 형상으로 제조된 제 1 인터포저 부분 및 제 1 인터포 저 부분과 인접 배치되고, 다른 하나의 폐루프 형상으로 제조된 제 2 인터포저 부분을 포함할 수 있 다. 일 실시예에 따르면, 제 1 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 1 인터포저 부분은 네 개의 부분들로 구성될 수 있다. 제 1 인터포저 부분은 서로 연결된 제 1-1 인터포저 부분(510a), 제 1-2 인터포저 부분(510b), 제 1-3 인터포저 부분(510c), 및 제 1-4 인터포저 부분(510d)을 포함할 수 있다. 각각의 인터포저 부분들은 하나의 직선 라인 부분을 형성하며, 상기 사각 폐루트의 모서리 영역에서 서로 연결될 수 있다. 각각의 인터포저 부분들은 다른 인터포저 부분들과 연결되기 위한 양단부를 포함하며, 상 기 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다. 일 실시예에 따르면, 제 2 인터포저 부분은 하나의 사각 폐루프 형상으로 제조될 수 있다. 제 2 인터포저 부분으로 둘러싸인 면적은 제 1 인터포저 부분으로 둘러싸인 면적과 상이할 수 있다. 제 2 인터포저 부분은 네 개의 부분들로 구성될 수 있다. 제 2 인터포저 부분은 서로 연결된 제 2-1 인터포저 부분 (520a), 제 2-2 인터포저 부분(520b), 제 2-3 인터포저 부분(520c), 및 제 2-4 인터포저 부분(520d)을 포함할 수 있다. 각각의 인터포저 부분들은 하나의 직선 라인 부분을 형성하며, 상기 사각 폐루트의 모서리 영역에서 서로 연결될 수 있다. 각각의 인터포저 부분들은 다른 인터포저 부분들과 연결되기 위한 양단부를 포함하며, 상 기 양단부의 형상은 플랫한 형상 및/또는 단차진 형상으로 제공될 수 있다.본 개시에 따른, 도 10a 내지 도 10e 의 인터포저 부분들은 다양한 실시예 중 하나를 개시한 것이며, 다양한 구조로 설계 변경할 수 있다. 본 개시의 다양한 실시예에 따른 전자 장치(예: 도 1 내지 4의 전자 장치)는, 디스플레이(예: 도 4의 디스 플레이), 상기 디스플레이 아래에 배치된 제 1 회로 기판(예: 도 5의 제 1 회로 기판), 상기 제 1 회 로 기판 일면에 배치된 적어도 하나의 부품(예: 도 5의 부품), 상기 적어도 하나의 부품의 적어도 두 측면 을 감싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저(예: 도 5의 인터포저), 및 적어도 일부 가 상기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판(예: 도 5의 제 2 회로 기판)을 포함할 수 있다. 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역(예: 도 6a, 또는 6b의 제 1 영역)을 따라 배치되고, 제 1 단부(예: 도 7의 제 1 단부(R1), 또는 도 8의 제 3 단부(R3))의 적어도 일부분이 비쉴딩 영역을 포함하는 제 1 인터포저 부분(예: 도 6a, 또는 6b의 제 1 인터포저 부분), 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역(예: 도 6a, 또는 6b의 제 2 영역)을 따라 배치되고, 상기 제 1 단부와 대면하는 제 2 단부(예: 도 7의 제 2 단부(R2), 또는 도 8의 제 4 단부(R4))의 적 어도 일부분이 비쉴딩 영역을 포함하는 제 2 인터포저 부분(예: 도 6a, 또는 6b의 제 2 인터포저 부분)을 포함할 수 있다. 다양한 실시예에 따르면, 상기 제 1 인터포저 부분의 상기 제 1 단부는 중심 영역이 상기 제 2 단부를 향해 돌 출 형성된 제 1 더미(예: 도 7 또는 도 8의 제 1 더미)를 포함하고, 상기 제 2 인터포저 부분의 상기 제 2 단부는 중심 영역이 상기 제 1 단부를 향해 돌출 형성된 제 2 더미(예: 도 7 또는 도 8의 제 2 더미)를 포 함할 수 있다. 다양한 실시예에 따르면, 상기 제 1 인터포저 부분은 직선 형상을 포함하는 라인 부분(예: 도 6a, 또는 6b의 라 인 부분), 및 상기 제 2 인터포저 부분 또는 다른 인터포저 부분과 연결되기 위한 양단부(예: 도 6a, 또는 6b의 양단부)를 포함할 수 있다. 다양한 실시예에 따르면, 상기 제 1 인터포저 부분은, 상기 양단부로부터 제 1 방향으로 돌출된 제 1 더미(예: 도 7 또는 도 8의 제 1 더미) 및 상기 라인 부분의 일측에서 상기 제 1 방향과 수직인 방향으로 돌출된 제 3 더미(예: 도 7 또는 도 8의 제 1 더미)를 포함할 수 있다. 다양한 실시예에 따르면, 상기 인터포저는 상기 제 1 회로 기판 및 상기 제 2 회로 기판 사이에 배치되고, 상기 제 1 회로 기판 및 상기 제 2 회로 기판 사이 공간을 차폐하기 위한 폐루프 형상을 포함할 수 있다. 다양한 실시예에 따르면, 상기 인터포저 측면에서 바라볼 때, 상기 제 1 인터포저 부분의 상기 제 1 단부와 상 기 제 2 인터포저 부분의 상기 제 2 단부는 적어도 일부가 중첩 배치될 수 있다. 다양한 실시예에 따르면, 상기 제 1 인터포저 부분의 상기 제 1 단부는, 제 1-1 단부(예: 도 8의 R31) 및 제 1- 1 단부로부터 돌출 형성된 제 1-2 단부(예: 도 8의 R32)를 포함하고, 상기 제 2 인터포저 부분의 상기 제 2 단 부는 제 2-1 단부(예: 도 8의 R41) 및 제 2-1 단부로부터 돌출 형성된 제 2-2 단부(예: 도 8의 R42)를 포함하고, 상기 제 1-1 단부는 상기 제 2-2 단부와 대면하며, 지정된 거리 이상 이격 배치되고, 상기 제 1-2 단 부는 상기 제 2-1 단부와 대면하며, 지정된 거리 이상 이격 배치될 수 있다. 다양한 실시예에 따르면, 상기 제 1 인터포저 부분은 상기 제 1-2 단부의 일 영역에서 상기 제 2-1 단부를 향해 돌출 형성된 제 1 더미(예: 도 8의 제 1 더미)를 포함하고, 상기 제 2 인터포저 부분은 상기 제 2-2 단부 의 일 영역에서 상기 제 1-1 단부를 향해 돌출 형성된 제 2 더미(예: 도 8의 제 2 더미)를 포함할 수있다. 다양한 실시예에 따르면, 상기 지정된 거리는 0.3mm ~ 0.6mm일 수 있으며, 상기 제 1 인터포저 부분 또는 상기 제 2 인터포저 부분의 측면에서 바라볼 때, 상기 제 1-2 단부와 제 2-2 단부는 서로 중첩될 수 있다. 다양한 실시예에 따르면, 상기 인터포저는 상기 제 1 인터포저 부분으로 형성된 P1 영역(예: 도 9의 P1), 상기 제 1 인터포저 부분과 상기 제 2 인터포저 부분이 중첩 배치된 P2 영역(예: 도 9의 P2), 및 상기 제 2 인터포저 부분으로 형성된 P3 영역(예: 도 9의 P3)을 포함할 수 있다. 상기 P1 영역 및/또는 상기 P3 영역은 복수 개의 비아(via)들이 2열 또는 3열을 형성하며 배열될 수 있다. 다양한 실시예에 따르면, 상기 P1 영역 및 상기 P3 영역의 폭은 서로 대응되며, 상기 P2 영역을 형성한 상기 제 1 인터포저 부분과 상기 제 2 인터포저 부분의 폭은, 상기 P1 영역 또는 상기 P3 영역보다 작은 폭을 형성할 수 있다. 다양한 실시예에 따르면, 상기 P2 영역에서, 제 1 인터포저 부분은 적어도 하나의 열을 형성하는 비아들이 배열 되고, 상기 제 2 인터포저 부분은 상기 제 1 인터포저 부분에 배열된 비아들과 대응되도록, 적어도 하나의 열을 형성하는 비아들이 배열될 수 있다. 다양한 실시예에 따르면, 상기 제 1 단부의 상기 비쉴딩 영역 주변을 따라 쉴딩 영역이 배치되고, 상기 쉴딩 영 역은 도금 처리된 막을 형성할 수 있다. 상기 제 2 단부의 상기 비쉴딩 영역 주변을 따라 쉴딩 영역이 배치되고, 상기 쉴딩 영역은 도금 처리된 막을 형성할 수 있다. 다양한 실시예에 따르면, 상기 쉴딩 영역은 상기 비쉴딩 영역의 적어도 일부를 감싸도록 형성될 수 있다. 다양한 실시예에 따르면, 전자 장치는 제 1 공간 및 상기 제 1 공간과 인접한 제 2 공간을 포함하는 하우징(예: 도 2 및 도 3의 하우징)을 더 포함하고, 상기 회로 기판 모듈은 상기 제 1 공간 내에 위치하고, 상기 회로 기판 모듈과 전기적으로 연결된 배터리(예: 도 4의 배터리)는 상기 제 2 공간 내에 위치할 수 있다. 다양한 실시예에 따른 전자 장치(예: 도 1 내지 4의 전자 장치)는, 디스플레이(예: 도 4의 디스플레이 ), 상기 디스플레이 아래에 배치된 제 1 회로 기판(예: 도 5의 제 1 회로 기판), 상기 제 1 회로 기 판 일면에 배치된 적어도 하나의 부품(예: 도 5의 부품), 상기 제 1 회로 기판 위에 이격 배치된 제 2 회 로 기판(예: 도 5의 제 2 회로 기판), 및 상기 제 1 회로 기판 및 상기 제 2 회로 기판 사이에 배치되고, 상기 적어도 하나의 부품의 적어도 두 측면을 감싸도록 형성되도록 상기 제 1 회로 기판 상에 배치된 인터포저 (예: 도 5의 인터포저)를 포함할 수 있다.상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역(예: 도 6a, 또는 6b의 제 1 영역)을 따라 배치되고, 제 1 단부의 일 영역에서 제 1 방향을 향해 돌출 형성된 제 1 더 미(예: 도 7 또는 도 8의 제 1 더미)를 포함하는 제 1 인터포저 부분(예: 도 6a, 또는 6b의 제 1 인터포저 부분), 및 상기 제 1 영역과 인접한 상기 제 1 회로 기판의 제 2 영역(예: 도 6a, 또는 6b의 제 2 영역 )을 따라 배치되고, 상기 제 1 단부와 대면하는 제 2 단부의 일 영역에서, 상기 제 1 방향과 반대인 제 2 방향을 향해 돌출 형성된 제 2 더미(예: 도 7 또는 도 8의 제 2 더미)를 포함하는 제 2 인터포저 부분(예: 도 6a, 또는 6b의 제 2 인터포저 부분)을 포함할 수 있다. 다양한 실시예에 따르면, 상기 제 1 단부에서, 상기 제 1 더미를 제외한 주변 영역은 쉴딩을 위한 도금 처리된 막이 형성되고, 상기 제 2 단부에서, 상기 제 2 더미를 제외한 주변 영역은 쉴딩을 위한 도금 처리된 막이 형성 될 수 있다. 다양한 실시예에 따르면, 상기 제 1 단부는 단차진 형상으로 마련되고, 상기 제 2 단부는 상기 제 1 단부와 적 어도 일부가 끼움 결합되도록 단차진 형상으로 마련될 수 있다. 다양한 실시예에 따른 전자 장치(예: 도 1 내지 4의 전자 장치)는, 디스플레이(예: 도 4의 디스플레이 ), 상기 디스플레이 아래에 배치된 제 1 회로 기판(예: 도 5의 제 1 회로 기판), 상기 제 1 회로 기 판 일면에 배치된 적어도 하나의 부품(예: 도 5의 부품), 상기 적어도 하나의 부품의 적어도 두 측면을 감 싸도록 형성되고, 상기 제 1 회로 기판 상에 배치된 인터포저(예: 도 5의 인터포저), 및 적어도 일부가 상 기 제 1 회로 기판과 이격 배치되고, 상기 인터포저와 접합된 영역을 포함하는 제 2 회로 기판(예: 도 5의 제 2 회로 기판)을 포함할 수 있다. 상기 인터포저는, 상기 제 1 회로 기판의 제 1 영역을 따라 배치되고, 제 1 단부를 포함하는 제 1 인터포저 부분(예: 도 6a, 또는 6b의 제 1 인터포저 부분), 및 상기 제 1 영역과 인 접한 상기 제 1 회로 기판의 제 2 영역을 따라 배치되고, 상기 제 1 단부와 적어도 일부가 대면하는 제 2 단부 를 포함하는 제 2 인터포저 부분(예: 도 6a, 또는 6b의 제 2 인터포저 부분)을 포함하고, 상기 인터포저측면에서 바라볼 때, 상기 제 1 인터포저 부분의 상기 제 1 단부와 상기 제 2 인터포저 부분의 상기 제 2 단부 는 적어도 일부가 중첩 배치될 수 있다. 다양한 실시예에 따르면, 상기 제 1 단부와 상기 제 2 단부는 지정된 거리 이상 이격 배치될 수 있다. 이상에서 설명한 본 개시의 다양한 실시예의 회로 기판 모듈 및 이를 포함하는 전자 장치는 전술한 실시 예 및 도면에 의해 한정되는 것은 아니고, 본 개시의 기술적 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은"}
{"patent_id": "10-2020-0103172", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다."}
{"patent_id": "10-2020-0103172", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예들에 따르면, 네트워크 환경 내의 전자 장치의 블럭도이다. 도 2는 본 개시의 다양한 실시예에 따른, 전자 장치의 전면 사시도이다. 도 3은 본 개시의 다양한 실시예에 따른, 전자 장치의 후면 사시도이다. 도 4는 본 개시의 다양한 실시예에 따른, 전자 장치의 분해 사시도이다. 도 5는 본 개시의 다양한 실시예에 따른, 회로 기판 모듈을 나타낸 적층도이다. 도 6a 및 도 6b는 본 개시의 다양한 실시예에 따른 회로 기판 모듈의 제 1 회로 기판 및 인터포저를 위 또는 아 래에서 바라면 도면이다. 도 7a는 본 개시의 다양한 실시예 중 하나에 따른, 인터포저의 일 측면 형상을 나타낸 확대도이다. 도 7b는 본 개시의 다양한 실시예 중 하나에 따른, 인터포저 제조를 위해 사용되는 인쇄 회로 기판의 원판에 배열된 복수의 인터포저를 나타낸 사시도이다. 도 7c는 일반적인 인터포저 제조 공정에서, 인쇄 회로 기판의 원판에 배열된 복 수의 인터포저를 나타낸 사시도이다. 도 8은 본 개시의 다양한 실시예 중 다른 하나에 따른, 인터포저의 일 측면 형상을 나타낸 확대도이다. 도 9는 본 개시의 다양한 실시예 중 또 다른 하나에 따른, 인터포저의 일부 영역을 상측에서 바라본 확대도이다. 도 10a 내지 도 10e는 본 개시의 다양한 실시예에 따른, 인터포저의 다양한 형상을 나타낸 도면이다."}
