# 소개
챕터 1에서는 논리 연산자를 활용하여 게이트 레벨(gate-level) 설계를 기술(記述)하였고, 이는 간단한 logic cell들 만으로 구성될 수 있다. 이 챕터에서는 가산기(adder), 비교기(comparator), mux(multiplexer)등과 같은 중급 크기(intermediate-sized)의 부품으로 구성된 모듈 레벨(module-level) 회로의 HDL 기술을 검토한다. 이러한 부품들은 가끔 RTL 설계라고도 불린다. 

# RTL 부품
논리 연산자뿐만 아니라, 관계 연산자(등호, 부등호)와 산술 연산자(사칙연산)도 자동적으로 합성될 수 있다. 이러한 연산자는 비교기와 가산기와 같은 중급 크기 모듈수준에 해당한다. 

다음은 연산자와 그에 적용가능한 데이터 타입을 아래와 같이 정리한 것이다.

+ **연산자** : 설명 / 피연산자의 데이터 타입 / 결과의 데이터 타입

>+ __a ** b__ : 제곱(exponentiation) / integer / integer
>+ **a * b** : 곱셈(multiplication) / integer or float / same as operand
>+ **a / b** : 나눗셈(division) / integer or float *(단, 오른쪽 피연산자는 왼쪽 피연산자와 같은 타입)* / "
>+ **a + b** : 덧셈(addition) / *모든 숫자(numeric)* / "
>+ **a - b** : 뺄셈(substraction) / " / "
>+ **not a** : 부정(negation) / boolean, std_logic, std_logic_vector / "
>+ **a and b** : 논리곱(and) / " / "
>+ **a or b** : 논리합(or) / " / "
>+ **a nand b** : 부정 논리곱(nand) / " / "
>+ **a nor b** : 부정 논리합(nor) / " / "
>+ **a xor b** : 배타적 논리합(xor) / " / "
>+ **a xnor b** : 배타적 부정 논리합(xnor) / " / "
>+ **a & b** : 연속(concatenation) / 1-D array / "

연속은 두 피연산자의 배열을 이어주는 역할을 한다. 예시로, ('123', '456') & ('789') 라는 식이 있으면 즉 ('123', '456', '789') 와 같이 바꿔준다.

다음은 관계 연산자이다. 관계 연산자는 모두 결과를 **boolean** 으로 출력한다. 또한 합성 과정에서 관계 연산자를 위해 비교기를 추론한다(comparators are inferred for these operators).

>+ **a = b** : 등식(equality)
>+ **a /= b** : 불균등(inequality)
>+ **a < b** : b 보다 작다(less than)
>+ **a <= b** : b 보다 작거나 같다(less than or equal to)
>+ **a > b** : b 보다 크다(greater than)
>+ **a >= b** : b 보다 크거나 같다(greater than or equal to)

# IEEE numeric_std package
이 패키지는 *unsigned* 와 *signed* 의 데이터 타입을 정의한다. 또한 새로운 데이터 타입에 대한 관계 연산자와 산술 연산자를 정의한다. 이를 *연산자 오버로딩(operator overloading)* 이라고 한다. unsigned 와 signed 데이터 타입들은 std_logic 데이터 타입의 요소가 들어있는 배열로 정의되며, 배열은 unsigned 또는 signed integer의 2진수 표현으로 해석할 수 있다. 이는 즉 다음과 같다.

``` vhdl
architecture ...
  signal unsigned_a : unsigned (3 downto 0);
  signal signed_b : signed (3 downto 0);
  ...
begin
  unsigned_a <= "1111";
  signed_b <= "1111";
  ...
end ...
```

unsigned_a 신호는 unsigned 타입으로, "1111"을 대입했을 때 **16** 이라는 값이 할당된다. 반면, signed_b 신호는 signed 타입으로, "1111"을 대입했을 때 **-1** 이라는 값이 할당된다. 패키지는 다음과 같이 불러낼 수 있다.

``` vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

