/* Do not edit. Created by writeInstructions.py */
#include "six5c02.h"

namespace six5c02 {

void CPU::setInstructions()
{
    m_insn[0x00] = { .insn = &CPU::brk, .mode = &CPU::imp, .ticks = 7 };
    m_insn[0x01] = { .insn = &CPU::ora, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0x02] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x03] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x04] = { .insn = &CPU::tsb, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x05] = { .insn = &CPU::ora, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x06] = { .insn = &CPU::asl, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x07] = { .insn = &CPU::rmb0, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x08] = { .insn = &CPU::php, .mode = &CPU::imp, .ticks = 3 };
    m_insn[0x09] = { .insn = &CPU::ora, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0x0a] = { .insn = &CPU::asl, .mode = &CPU::acc, .ticks = 2 };
    m_insn[0x0b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x0c] = { .insn = &CPU::tsb, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x0d] = { .insn = &CPU::ora, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x0e] = { .insn = &CPU::asl, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x0f] = { .insn = &CPU::bbr0, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x10] = { .insn = &CPU::bpl, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0x11] = { .insn = &CPU::ora, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0x12] = { .insn = &CPU::ora, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0x13] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x14] = { .insn = &CPU::trb, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x15] = { .insn = &CPU::ora, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x16] = { .insn = &CPU::asl, .mode = &CPU::zpx, .ticks = 6 };
    m_insn[0x17] = { .insn = &CPU::rmb1, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x18] = { .insn = &CPU::clc, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x19] = { .insn = &CPU::ora, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0x1a] = { .insn = &CPU::inc, .mode = &CPU::acc, .ticks = 2 };
    m_insn[0x1b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x1c] = { .insn = &CPU::trb, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x1d] = { .insn = &CPU::ora, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0x1e] = { .insn = &CPU::asl, .mode = &CPU::absx, .ticks = 7 };
    m_insn[0x1f] = { .insn = &CPU::bbr1, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x20] = { .insn = &CPU::jsr, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x21] = { .insn = &CPU::And, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0x22] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x23] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x24] = { .insn = &CPU::bit, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x25] = { .insn = &CPU::And, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x26] = { .insn = &CPU::rol, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x27] = { .insn = &CPU::rmb2, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x28] = { .insn = &CPU::plp, .mode = &CPU::imp, .ticks = 4 };
    m_insn[0x29] = { .insn = &CPU::And, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0x2a] = { .insn = &CPU::rol, .mode = &CPU::acc, .ticks = 2 };
    m_insn[0x2b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x2c] = { .insn = &CPU::bit, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x2d] = { .insn = &CPU::And, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x2e] = { .insn = &CPU::rol, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x2f] = { .insn = &CPU::bbr2, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x30] = { .insn = &CPU::bmi, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0x31] = { .insn = &CPU::And, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0x32] = { .insn = &CPU::And, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0x33] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x34] = { .insn = &CPU::bit, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x35] = { .insn = &CPU::And, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x36] = { .insn = &CPU::rol, .mode = &CPU::zpx, .ticks = 6 };
    m_insn[0x37] = { .insn = &CPU::rmb3, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x38] = { .insn = &CPU::sec, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x39] = { .insn = &CPU::And, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0x3a] = { .insn = &CPU::dec, .mode = &CPU::acc, .ticks = 2 };
    m_insn[0x3b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x3c] = { .insn = &CPU::bit, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0x3d] = { .insn = &CPU::And, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0x3e] = { .insn = &CPU::rol, .mode = &CPU::absx, .ticks = 7 };
    m_insn[0x3f] = { .insn = &CPU::bbr3, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x40] = { .insn = &CPU::rti, .mode = &CPU::imp, .ticks = 6 };
    m_insn[0x41] = { .insn = &CPU::eor, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0x42] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x43] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x44] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x45] = { .insn = &CPU::eor, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x46] = { .insn = &CPU::lsr, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x47] = { .insn = &CPU::rmb4, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x48] = { .insn = &CPU::pha, .mode = &CPU::imp, .ticks = 3 };
    m_insn[0x49] = { .insn = &CPU::eor, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0x4a] = { .insn = &CPU::lsr, .mode = &CPU::acc, .ticks = 2 };
    m_insn[0x4b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x4c] = { .insn = &CPU::jmp, .mode = &CPU::abso, .ticks = 3 };
    m_insn[0x4d] = { .insn = &CPU::eor, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x4e] = { .insn = &CPU::lsr, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x4f] = { .insn = &CPU::bbr4, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x50] = { .insn = &CPU::bvc, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0x51] = { .insn = &CPU::eor, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0x52] = { .insn = &CPU::eor, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0x53] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x54] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x55] = { .insn = &CPU::eor, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x56] = { .insn = &CPU::lsr, .mode = &CPU::zpx, .ticks = 6 };
    m_insn[0x57] = { .insn = &CPU::rmb5, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x58] = { .insn = &CPU::cli, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x59] = { .insn = &CPU::eor, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0x5a] = { .insn = &CPU::phy, .mode = &CPU::imp, .ticks = 3 };
    m_insn[0x5b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x5c] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x5d] = { .insn = &CPU::eor, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0x5e] = { .insn = &CPU::lsr, .mode = &CPU::absx, .ticks = 7 };
    m_insn[0x5f] = { .insn = &CPU::bbr5, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x60] = { .insn = &CPU::rts, .mode = &CPU::imp, .ticks = 6 };
    m_insn[0x61] = { .insn = &CPU::adc, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0x62] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x63] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x64] = { .insn = &CPU::stz, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x65] = { .insn = &CPU::adc, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x66] = { .insn = &CPU::ror, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x67] = { .insn = &CPU::rmb6, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x68] = { .insn = &CPU::pla, .mode = &CPU::imp, .ticks = 4 };
    m_insn[0x69] = { .insn = &CPU::adc, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0x6a] = { .insn = &CPU::ror, .mode = &CPU::acc, .ticks = 2 };
    m_insn[0x6b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x6c] = { .insn = &CPU::jmp, .mode = &CPU::ind, .ticks = 5 };
    m_insn[0x6d] = { .insn = &CPU::adc, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x6e] = { .insn = &CPU::ror, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0x6f] = { .insn = &CPU::bbr6, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x70] = { .insn = &CPU::bvs, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0x71] = { .insn = &CPU::adc, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0x72] = { .insn = &CPU::adc, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0x73] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x74] = { .insn = &CPU::stz, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x75] = { .insn = &CPU::adc, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x76] = { .insn = &CPU::ror, .mode = &CPU::zpx, .ticks = 6 };
    m_insn[0x77] = { .insn = &CPU::rmb7, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x78] = { .insn = &CPU::sei, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x79] = { .insn = &CPU::adc, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0x7a] = { .insn = &CPU::ply, .mode = &CPU::imp, .ticks = 4 };
    m_insn[0x7b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x7c] = { .insn = &CPU::jmp, .mode = &CPU::ainx, .ticks = 6 };
    m_insn[0x7d] = { .insn = &CPU::adc, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0x7e] = { .insn = &CPU::ror, .mode = &CPU::absx, .ticks = 7 };
    m_insn[0x7f] = { .insn = &CPU::bbr7, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x80] = { .insn = &CPU::bra, .mode = &CPU::rel, .ticks = 3 };
    m_insn[0x81] = { .insn = &CPU::sta, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0x82] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x83] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x84] = { .insn = &CPU::sty, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x85] = { .insn = &CPU::sta, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x86] = { .insn = &CPU::stx, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0x87] = { .insn = &CPU::smb0, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x88] = { .insn = &CPU::dey, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x89] = { .insn = &CPU::bit, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0x8a] = { .insn = &CPU::txa, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x8b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x8c] = { .insn = &CPU::sty, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x8d] = { .insn = &CPU::sta, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x8e] = { .insn = &CPU::stx, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x8f] = { .insn = &CPU::bbs0, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0x90] = { .insn = &CPU::bcc, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0x91] = { .insn = &CPU::sta, .mode = &CPU::indy, .ticks = 6 };
    m_insn[0x92] = { .insn = &CPU::sta, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0x93] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x94] = { .insn = &CPU::sty, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x95] = { .insn = &CPU::sta, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0x96] = { .insn = &CPU::stx, .mode = &CPU::zpy, .ticks = 4 };
    m_insn[0x97] = { .insn = &CPU::smb1, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0x98] = { .insn = &CPU::tya, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x99] = { .insn = &CPU::sta, .mode = &CPU::absy, .ticks = 5 };
    m_insn[0x9a] = { .insn = &CPU::txs, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x9b] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0x9c] = { .insn = &CPU::stz, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0x9d] = { .insn = &CPU::sta, .mode = &CPU::absx, .ticks = 5 };
    m_insn[0x9e] = { .insn = &CPU::stz, .mode = &CPU::absx, .ticks = 5 };
    m_insn[0x9f] = { .insn = &CPU::bbs1, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0xa0] = { .insn = &CPU::ldy, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xa1] = { .insn = &CPU::lda, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0xa2] = { .insn = &CPU::ldx, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xa3] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xa4] = { .insn = &CPU::ldy, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xa5] = { .insn = &CPU::lda, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xa6] = { .insn = &CPU::ldx, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xa7] = { .insn = &CPU::smb2, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xa8] = { .insn = &CPU::tay, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xa9] = { .insn = &CPU::lda, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xaa] = { .insn = &CPU::tax, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xab] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xac] = { .insn = &CPU::ldy, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xad] = { .insn = &CPU::lda, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xae] = { .insn = &CPU::ldx, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xaf] = { .insn = &CPU::bbs2, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0xb0] = { .insn = &CPU::bcs, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0xb1] = { .insn = &CPU::lda, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0xb2] = { .insn = &CPU::lda, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0xb3] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xb4] = { .insn = &CPU::ldy, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0xb5] = { .insn = &CPU::lda, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0xb6] = { .insn = &CPU::ldx, .mode = &CPU::zpy, .ticks = 4 };
    m_insn[0xb7] = { .insn = &CPU::smb3, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xb8] = { .insn = &CPU::clv, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xb9] = { .insn = &CPU::lda, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0xba] = { .insn = &CPU::tsx, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xbb] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xbc] = { .insn = &CPU::ldy, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0xbd] = { .insn = &CPU::lda, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0xbe] = { .insn = &CPU::ldx, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0xbf] = { .insn = &CPU::bbs3, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0xc0] = { .insn = &CPU::cpy, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xc1] = { .insn = &CPU::cmp, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0xc2] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xc3] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xc4] = { .insn = &CPU::cpy, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xc5] = { .insn = &CPU::cmp, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xc6] = { .insn = &CPU::dec, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xc7] = { .insn = &CPU::smb4, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xc8] = { .insn = &CPU::iny, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xc9] = { .insn = &CPU::cmp, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xca] = { .insn = &CPU::dex, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xcb] = { .insn = &CPU::wai, .mode = &CPU::imp, .ticks = 3 };
    m_insn[0xcc] = { .insn = &CPU::cpy, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xcd] = { .insn = &CPU::cmp, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xce] = { .insn = &CPU::dec, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0xcf] = { .insn = &CPU::bbs4, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0xd0] = { .insn = &CPU::bne, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0xd1] = { .insn = &CPU::cmp, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0xd2] = { .insn = &CPU::cmp, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0xd3] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xd4] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xd5] = { .insn = &CPU::cmp, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0xd6] = { .insn = &CPU::dec, .mode = &CPU::zpx, .ticks = 6 };
    m_insn[0xd7] = { .insn = &CPU::smb5, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xd8] = { .insn = &CPU::cld, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xd9] = { .insn = &CPU::cmp, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0xda] = { .insn = &CPU::phx, .mode = &CPU::imp, .ticks = 3 };
    m_insn[0xdb] = { .insn = &CPU::stp, .mode = &CPU::imp, .ticks = 1 };
    m_insn[0xdc] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xdd] = { .insn = &CPU::cmp, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0xde] = { .insn = &CPU::dec, .mode = &CPU::absx, .ticks = 7 };
    m_insn[0xdf] = { .insn = &CPU::bbs5, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0xe0] = { .insn = &CPU::cpx, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xe1] = { .insn = &CPU::sbc, .mode = &CPU::indx, .ticks = 6 };
    m_insn[0xe2] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xe3] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xe4] = { .insn = &CPU::cpx, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xe5] = { .insn = &CPU::sbc, .mode = &CPU::zp, .ticks = 3 };
    m_insn[0xe6] = { .insn = &CPU::inc, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xe7] = { .insn = &CPU::smb6, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xe8] = { .insn = &CPU::inx, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xe9] = { .insn = &CPU::sbc, .mode = &CPU::imm, .ticks = 2 };
    m_insn[0xea] = { .insn = &CPU::nop, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xeb] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xec] = { .insn = &CPU::cpx, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xed] = { .insn = &CPU::sbc, .mode = &CPU::abso, .ticks = 4 };
    m_insn[0xee] = { .insn = &CPU::inc, .mode = &CPU::abso, .ticks = 6 };
    m_insn[0xef] = { .insn = &CPU::bbs6, .mode = &CPU::zprel, .ticks = 2 };
    m_insn[0xf0] = { .insn = &CPU::beq, .mode = &CPU::rel, .ticks = 2 };
    m_insn[0xf1] = { .insn = &CPU::sbc, .mode = &CPU::indy, .ticks = 5 };
    m_insn[0xf2] = { .insn = &CPU::sbc, .mode = &CPU::ind0, .ticks = 5 };
    m_insn[0xf3] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xf4] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xf5] = { .insn = &CPU::sbc, .mode = &CPU::zpx, .ticks = 4 };
    m_insn[0xf6] = { .insn = &CPU::inc, .mode = &CPU::zpx, .ticks = 6 };
    m_insn[0xf7] = { .insn = &CPU::smb7, .mode = &CPU::zp, .ticks = 5 };
    m_insn[0xf8] = { .insn = &CPU::sed, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xf9] = { .insn = &CPU::sbc, .mode = &CPU::absy, .ticks = 4 };
    m_insn[0xfa] = { .insn = &CPU::plx, .mode = &CPU::imp, .ticks = 4 };
    m_insn[0xfb] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xfc] = { .insn = &CPU::ill, .mode = &CPU::imp, .ticks = 2 };
    m_insn[0xfd] = { .insn = &CPU::sbc, .mode = &CPU::absx, .ticks = 4 };
    m_insn[0xfe] = { .insn = &CPU::inc, .mode = &CPU::absx, .ticks = 7 };
    m_insn[0xff] = { .insn = &CPU::bbs7, .mode = &CPU::zprel, .ticks = 2 };
}


} // ::six5c02
