<!--
::METADATA::
type: theory
topic_id: dd-05-circuitos-secuenciales
file_id: teoria-circuitos-secuenciales
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 2
tags: [secuencial, flip-flop, latch, FSM, sincronico, asincronico]
search_keywords: "circuitos secuenciales, flip-flop, latch, mÃ¡quina de estados, FSM"
-->

> ðŸ  **NavegaciÃ³n:** [â† Volver al Ãndice](../01-05-Intro.md) | [MÃ©todos â†’](../methods/DD-05-Metodos-FSM.md)

---

# Circuitos Secuenciales

## 1. IntroducciÃ³n

Un **circuito secuencial** es aquel cuya salida depende de las entradas actuales Y del historial de entradas anteriores (estado).

$$Y = f(X, Q)$$
$$Q_{next} = g(X, Q)$$

**CaracterÃ­sticas:**
- Tiene elementos de memoria
- Las salidas dependen del estado
- Puede ser sÃ­ncrono o asÃ­ncrono

---

## 2. Elementos de Memoria BÃ¡sicos

### 2.1 Latch SR (Set-Reset)

**ImplementaciÃ³n con NOR:**

```
S â”€â”€â”€â”€[NOR]â”€â”€â”¬â”€â”€ Q
        â”Œâ”€â”€â”€â”€â”˜
        â”‚
R â”€â”€â”€â”€[NOR]â”€â”€â”¬â”€â”€ QÌ„
        â””â”€â”€â”€â”€â”˜
```

**Tabla de OperaciÃ³n:**

| S | R | Q | $\overline{Q}$ | AcciÃ³n |
|---|---|---|----------------|--------|
| 0 | 0 | Q | $\overline{Q}$ | Mantener |
| 0 | 1 | 0 | 1 | Reset |
| 1 | 0 | 1 | 0 | Set |
| 1 | 1 | 0 | 0 | **Prohibido** |

**EcuaciÃ³n caracterÃ­stica:**
$$Q_{next} = S + \overline{R}Q \quad \text{(con } SR = 0\text{)}$$

### 2.2 Latch SR con Enable

```
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
S â”€â”€â”€â”¤         â”‚
     â”‚  SR     â”œâ”€â”€ Q
E â”€â”€â”€â”¤  Latch  â”‚
     â”‚         â”œâ”€â”€ QÌ„
R â”€â”€â”€â”¤         â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

| E | S | R | Q |
|---|---|---|---|
| 0 | X | X | Q (mantiene) |
| 1 | 0 | 0 | Q |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | Prohibido |

### 2.3 Latch D (Data/Delay)

Elimina la condiciÃ³n prohibida del SR.

$$D = S, \quad R = \overline{D}$$

| E | D | Q |
|---|---|---|
| 0 | X | Q |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

**EcuaciÃ³n caracterÃ­stica:**
$$Q_{next} = D \quad \text{(cuando E=1)}$$

---

## 3. Flip-Flops

### 3.1 Diferencia Latch vs Flip-Flop

| CaracterÃ­stica | Latch | Flip-Flop |
|----------------|-------|-----------|
| Disparo | Por nivel | Por flanco |
| Transparencia | SÃ­ (cuando habilitado) | No |
| SincronizaciÃ³n | AsÃ­ncrona | SÃ­ncrona |

### 3.2 Flip-Flop D (Edge-Triggered)

Captura el valor de D en el flanco del reloj.

```
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
D â”€â”€â”€â”¤    D    â”œâ”€â”€ Q
     â”‚         â”‚
CLK â”€â”¤>        â”œâ”€â”€ QÌ„
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Tabla de operaciÃ³n:**

| CLK | D | Q |
|-----|---|---|
| â†‘ | 0 | 0 |
| â†‘ | 1 | 1 |
| No â†‘ | X | Q |

**CI tÃ­pico:** 74LS74 (dual D flip-flop)

### 3.3 Flip-Flop JK

Elimina la condiciÃ³n prohibida del SR permitiendo toggle.

```
     â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
J â”€â”€â”€â”¤    J    â”œâ”€â”€ Q
     â”‚         â”‚
CLK â”€â”¤>   K    â”œâ”€â”€ QÌ„
     â”‚         â”‚
K â”€â”€â”€â”¤         â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Tabla de operaciÃ³n:**

| J | K | $Q_{next}$ | AcciÃ³n |
|---|---|------------|--------|
| 0 | 0 | Q | Mantener |
| 0 | 1 | 0 | Reset |
| 1 | 0 | 1 | Set |
| 1 | 1 | $\overline{Q}$ | Toggle |

**EcuaciÃ³n caracterÃ­stica:**
$$Q_{next} = J\overline{Q} + \overline{K}Q$$

**CI tÃ­pico:** 74LS76 (dual JK flip-flop)

### 3.4 Flip-Flop T (Toggle)

Caso especial del JK con J=K=T.

| T | $Q_{next}$ |
|---|------------|
| 0 | Q |
| 1 | $\overline{Q}$ |

**EcuaciÃ³n caracterÃ­stica:**
$$Q_{next} = T \oplus Q$$

**CI tÃ­pico:** 74LS109 (dual JK, usar como T)

---

## 4. Entradas AsÃ­ncronas

### 4.1 Preset (PR) y Clear (CLR)

Permiten forzar el estado independientemente del reloj.

| $\overline{PR}$ | $\overline{CLR}$ | Q |
|-----------------|------------------|---|
| 0 | 1 | 1 (Set) |
| 1 | 0 | 0 (Reset) |
| 0 | 0 | Prohibido |
| 1 | 1 | OperaciÃ³n normal |

### 4.2 Uso TÃ­pico

- **Power-on reset:** Inicializar a estado conocido
- **Reset global:** Reiniciar el sistema

---

## 5. TemporizaciÃ³n

### 5.1 ParÃ¡metros de Tiempo

| ParÃ¡metro | DescripciÃ³n |
|-----------|-------------|
| $t_{setup}$ | Tiempo que D debe estar estable ANTES del flanco |
| $t_{hold}$ | Tiempo que D debe estar estable DESPUÃ‰S del flanco |
| $t_{CQ}$ | Retardo de reloj a salida Q |
| $t_{pd}$ | Retardo de propagaciÃ³n |

### 5.2 Diagrama de Tiempo

```
CLK  â”€â”€â”€â”€â”   â”Œâ”€â”€â”€â”   â”Œâ”€â”€â”€
         â””â”€â”€â”€â”˜   â””â”€â”€â”€â”˜

D    â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€
           â”‚â†tsetupâ†’â”‚â†thâ†’â”‚
           â”‚    â†‘flanco   â”‚

Q    â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€
                 â”‚â†tCQâ†’â”‚
```

### 5.3 Frecuencia MÃ¡xima

$$f_{max} = \frac{1}{t_{CQ} + t_{comb} + t_{setup}}$$

Donde $t_{comb}$ es el retardo de lÃ³gica combinacional entre flip-flops.

---

## 6. MÃ¡quinas de Estados Finitos (FSM)

### 6.1 DefiniciÃ³n

Una FSM es un modelo que describe el comportamiento de un sistema secuencial mediante:
- Conjunto finito de estados
- Entradas
- Salidas
- FunciÃ³n de transiciÃ³n
- FunciÃ³n de salida

### 6.2 Tipos de FSM

#### MÃ¡quina de Moore

Las salidas dependen SOLO del estado actual.

$$Y = f(Q)$$

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚ Entrada â”‚â”€â”€â”€>â”‚  LÃ³gica  â”‚â”€â”€â”€>â”‚ Estado  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚   Next   â”‚    â”‚  (Q)    â”‚
               â”‚  State   â”‚    â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
               â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜         â”‚
                    â†‘               â”‚
                    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                                    â”‚
                              â”Œâ”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”
                              â”‚  LÃ³gica   â”‚
                              â”‚  Salida   â”‚
                              â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”˜
                                    â”‚
                              â”Œâ”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”
                              â”‚  Salida   â”‚
                              â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### MÃ¡quina de Mealy

Las salidas dependen del estado actual Y las entradas.

$$Y = f(Q, X)$$

### 6.3 Diagrama de Estados

```
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
        â”‚                  â”‚
        â–¼     a/0          â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”          â”Œâ”€â”€â”€â”€â”€â”€â”
    â”‚  S0  â”‚â”€â”€â”€â”€â”€â”€â”€â”€â”€>â”‚  S1  â”‚
    â”‚      â”‚          â”‚      â”‚
    â””â”€â”€â”€â”€â”€â”€â”˜<â”€â”€â”€â”€â”€â”€â”€â”€â”€â””â”€â”€â”€â”€â”€â”€â”˜
        â”‚     b/1          â”‚
        â”‚                  â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
              c/0
```

### 6.4 Tabla de Estados

| Estado Actual | Entrada | Estado Siguiente | Salida |
|---------------|---------|------------------|--------|
| S0 | 0 | S0 | 0 |
| S0 | 1 | S1 | 0 |
| S1 | 0 | S0 | 1 |
| S1 | 1 | S1 | 0 |

---

## 7. AnÃ¡lisis de Circuitos Secuenciales

### 7.1 Procedimiento

1. Identificar flip-flops y sus tipos
2. Obtener ecuaciones de excitaciÃ³n (entradas a FF)
3. Obtener ecuaciones de estado siguiente
4. Obtener ecuaciones de salida
5. Construir tabla de estados
6. Dibujar diagrama de estados

### 7.2 Ecuaciones de ExcitaciÃ³n

Para cada flip-flop, expresar sus entradas en funciÃ³n del estado actual y entradas del sistema.

---

## 8. SÃ­ntesis de Circuitos Secuenciales

### 8.1 Procedimiento

1. Definir el problema
2. Dibujar diagrama de estados
3. Crear tabla de estados
4. Asignar cÃ³digos a los estados
5. Crear tabla de transiciÃ³n
6. Obtener ecuaciones de excitaciÃ³n (mapas K)
7. Obtener ecuaciones de salida
8. Dibujar el circuito

### 8.2 Tablas de ExcitaciÃ³n de Flip-Flops

#### Flip-Flop D

| Q | $Q_{next}$ | D |
|---|------------|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

**Regla:** $D = Q_{next}$

#### Flip-Flop JK

| Q | $Q_{next}$ | J | K |
|---|------------|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |

#### Flip-Flop T

| Q | $Q_{next}$ | T |
|---|------------|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

**Regla:** $T = Q \oplus Q_{next}$

---

## 9. AsignaciÃ³n de Estados

### 9.1 Consideraciones

- Minimizar lÃ³gica combinacional
- Estados adyacentes con cambio de 1 bit (cÃ³digo Gray)
- Estados iniciales fÃ¡ciles de generar

### 9.2 Ejemplo (3 estados)

| Estado | CÃ³digo 1 | CÃ³digo 2 |
|--------|----------|----------|
| S0 | 00 | 00 |
| S1 | 01 | 01 |
| S2 | 10 | 11 |

---

## 10. Circuitos Integrados

| CI | DescripciÃ³n |
|----|-------------|
| 74LS74 | Dual D flip-flop |
| 74LS76 | Dual JK flip-flop |
| 74LS109 | Dual JK flip-flop |
| 74LS112 | Dual JK flip-flop (neg edge) |
| 74LS175 | Quad D flip-flop |
| 74LS273 | Octal D flip-flop con clear |

---

## Referencias

- Mano, M. M. (2013). *Digital Design*. Pearson.
- Wakerly, J. F. (2006). *Digital Design: Principles and Practices*. Pearson.

---

<!-- IA_CONTEXT
NIVEL: Intermedio (2/3)
PREREQUISITOS: 01-04 Circuitos Combinacionales
CONEXIONES: Base para contadores, registros y diseÃ±o de procesadores
ERRORES_COMUNES: ViolaciÃ³n de setup/hold, estados no alcanzables, metaestabilidad
-->
