`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// ACS
// Computer Design 1
//  
// Module Name:  		task1
// Project Name:		Laborator 6
// Target Devices: 		Digilent Nexys 3
//////////////////////////////////////////////////////////////////////////////////

module task1(
		output wire o_w_sum,
		output wire o_w_carry_out,
		input wire i_w_bit_A,
		input wire i_w_bit_B,
		input wire i_w_carry_in
    );
	
	// TODO 1.b: Implement a full-adder using the half-adder

endmodule
