#Substrate Graph
# noVertices
30
# noArcs
104
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 1028 1028 1
2 336 336 0
3 1066 1066 1
4 667 667 1
5 412 412 1
6 279 279 1
7 37 37 0
8 37 37 0
9 773 773 1
10 150 150 0
11 450 450 1
12 279 279 1
13 150 150 0
14 1209 1209 1
15 492 492 1
16 150 150 0
17 261 261 1
18 150 150 0
19 150 150 0
20 279 279 1
21 668 668 1
22 436 436 1
23 773 773 1
24 37 37 0
25 150 150 0
26 125 125 0
27 75 75 0
28 150 150 0
29 25 25 0
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 9 9 75
9 0 9 75
1 2 1 112
2 1 1 112
1 3 4 218
3 1 4 218
1 11 3 125
11 1 3 125
1 12 4 93
12 1 4 93
1 23 1 218
23 1 1 218
1 4 1 187
4 1 1 187
2 4 1 112
4 2 1 112
2 23 3 112
23 2 3 112
3 7 1 37
7 3 1 37
3 9 4 187
9 3 4 187
3 14 5 218
14 3 5 218
3 21 3 156
21 3 3 156
3 11 7 125
11 3 7 125
3 5 3 125
5 3 3 125
4 5 4 125
5 4 4 125
4 6 1 93
6 4 1 93
4 13 1 75
13 4 1 75
4 19 5 75
19 4 5 75
5 8 1 37
8 5 1 37
5 23 1 125
23 5 1 125
6 12 1 93
12 6 1 93
6 23 4 93
23 6 4 93
9 10 1 75
10 9 1 75
9 14 3 187
14 9 3 187
9 12 2 93
12 9 2 93
9 21 10 156
21 9 10 156
10 11 7 75
11 10 7 75
11 21 3 125
21 11 3 125
13 23 1 75
23 13 1 75
14 15 1 156
15 14 1 156
14 18 6 75
18 14 6 75
14 20 1 93
20 14 1 93
14 25 6 75
25 14 6 75
14 21 1 156
21 14 1 156
14 22 3 156
22 14 3 156
14 17 4 93
17 14 4 93
15 16 45 75
16 15 45 75
15 17 1 93
17 15 1 93
15 28 1 75
28 15 1 75
15 20 2 93
20 15 2 93
16 17 5 75
17 16 5 75
18 23 2 75
23 18 2 75
19 23 5 75
23 19 5 75
20 22 31 93
22 20 31 93
21 28 7 75
28 21 7 75
22 24 6 37
24 22 6 37
22 25 31 75
25 22 31 75
22 26 6 75
26 22 6 75
26 27 15 50
27 26 15 50
27 29 40 25
29 27 40 25
