 I 
 
中文摘要 
 近年來由於使用者對於影像的需求與日俱增，許多國內外的研究團隊便爭相投入研發 3D 的相
關技術，3D 技術的應用相當廣泛，諸如各種多媒體軟硬體系統、醫療輔助裝置等等，涵蓋著相當
龐大的市場商機，亦推動著整個產業鏈背後的運作。然而，本團隊參與了手持式裝置的 3D 技術開
發，並針對於平台特性將其最佳化，此技術可適用於任何的嵌入式系統中，過去三年先以業界標準
OpenGL ES 1.0 著手，建立一個以數位電視為基礎的嵌入式三維圖形加速器，並將此經驗延伸，進
而發展一個可程式化同時具有高效能以及低功耗特性的三維圖形加速器，並且支援 OpenGL ES 2.0
指令集，提供了更高的應用彈性以及更細膩的顯示效果，此外，為能在如此有限的硬體條件下得到
流暢的運算結果，且讓裝置維持更長效電力週期，便需搭配上動態調變電壓頻率機制，並透過硬體
方式實作以達及時調變之功效。應用程式介面部分，為提升硬體執行後場景及特效所呈現之效果，
在此亦建立一圖形化介面來輔助開發者完成各種特效的模擬及建構。在整合上，透過虛擬平台的建
立，可用來模擬整個完整的系統，囊括了作業系統以及所有的硬體環境，這樣除了能方便硬體進行
更完整的驗證外，也可提供給驅動程式開發者一個開發平台，使得各團隊間的研發進度更能並行。 
本計畫主要包含八個子計畫，分別針對軟硬體整合驗證、可程式化著色器硬體、作業系統、
shading language compiler、OpenGL ES 1.0&2.0 API、3D 流體引擎、低耗電晶片電路設計、多重電
壓及工作頻率設計以及 SoC 整合測試環境等項目，由八位專攻在這些領域的教授共同主持研究。
期能一舉開發出具備世界一流水準之三維繪圖系統，以提昇國內在三維繪圖領域及 IC 設計並系統
整合技術，使台灣的 IC 產業能更具世界競爭力。 
 
關鍵詞：三維圖形系統晶片、效能監控、功耗監控、高效能、低功耗 
 III 
 
目錄 
中文摘要 ....................................................................................................................................................... I 
Abstract......................................................................................................................................................... II 
1. 總計畫進度報告 ...................................................................................................................................4 
2. 主要研發成果 .......................................................................................................................................5 
子計畫一： ...........................................................................................................................................5 
子計畫二： ...........................................................................................................................................8 
子計畫三： .........................................................................................................................................11 
子計畫四： .........................................................................................................................................15 
子計畫五： .........................................................................................................................................17 
子計畫六： .........................................................................................................................................18 
子計畫七： .........................................................................................................................................20 
子計畫八 .............................................................................................................................................22 
3. 相關論文發表 .....................................................................................................................................26 
期刊論文 .............................................................................................................................................26 
會議論文 .............................................................................................................................................27 
 5 
 
2. 主要研發成果 
子計畫一：  
由於嵌入式系統的日益發展，越來越複雜 3D Graphic 應用程式，如 OpenGL-ES 2.0、
Compiler…等，需要用在消費性電子產品上，但也因此增加了軟體和硬體的設計複雜度，而
軟體的開發，尤其是像驅動程式等與硬體有密切關係的，通常都必須等到硬體的設計雛型大
致完成後，才可以真正的 Porting 到開發版上面驗證其正確性，但這樣也因此使得軟體的驗證
必須在硬體設計大致完成後才可以開始，進而加長了整體開發的時間，有鑑於此，這次的計
畫我們建立了 QEMU-SystemC 這個平台，讓我們的軟體可以在硬體 RTL 設計初期時就可以
透過 SystemC models 來驗證我們軟體，減少設計的時間 (見圖一)。 
 
▲圖一 軟、硬體開發流程圖 
QEMU 提供了一個完整的硬體開發版模擬環境，這其中包含了 CPU、Memory、Bus，以
及其他開發版所需的週邊裝置，除此之外，我們還可以將我們編譯好的 Linux Kernel Image，
指定給 QEMU 載入，如此便有了一個完整(包含作業系統)的開發平台可以讓我們在上面做設
計及測試，另外，再加上 SystemC models 所模擬出來的硬體環境，我們便可以透過
QEMU-SystesC 這個平台，在硬體設計初期便開始設計我們的軟體，而 QEMU-SystemC 的平
台架構如圖二所示： 
 7 
 
 
▲圖四：SystemC TCP/IP model 
 
如圖五所示，我們可以透過 QEMU-SystemC 平台，連結我們的 3D Graphic 的 SystemC 
model，進而在開發初期就可以開始驗證我們的 OpenGL-ES 2.0、Compiler 及驅動程式，而此
平台亦可提供給其他的子計畫做開發，如此便不需每個子計畫都必須添購昂貴的實驗器材，
降低開發所需的研究經費，甚至可以縮短各個子計畫所需的開發時間。 
 
▲圖四：使用 QEMU-SystemC 平台的模擬結果 
 9 
 
A null
vertex shader
 ll
rt  r
A null
fragment shader
 ll
fr t r
Load the vertex/fragment shader source code t  rt /fr t r r  
Fragment shaderVertex shader
Parsing and translating 
GLSL ES to C compiler
r i   tr l ti  
  t   il r
Vertex 
shader C file
rt  
r  fil
Fragment 
shader C file
r t 
r  fil
CPU hardware
vertex/fragment .c files replace the GM/RM
 r r
rt /fr t .  fil  r l  t  /
API
vertex/uniforms
I
rt / if r
Frame 
buffer
r  
ff r
Pre-translated
C code
C-language compiler-l  il r
 ▲圖一 An emulator for OpenGL ES 2.0 based on c-language compiler 程序 
 
對於海水模擬而言，因真實物理運算量過於龐大，使的海水模擬受到很大的限制，因此相當
多的模擬方法採取了一種高度場的方法，即透過觀察海水的波動特性所設計出來的一種方
法，將海水分割成一個 2D 的網格型態，接著代入特定的波方程式，即可得到網格點的高度
變化情形，雖此方法發展到已相當成熟，但因其同時存在無法模擬劇烈變化波的缺點，因模
擬海水的碎波情形中，高度場方法本身就無法達到較佳之模擬成效，故在模擬海水碎波的相
關研究中，大多是透過物理去解出 Navier-Stokes 方程，雖然透過此法可達到真實的模擬，但
相對的速度也變的相當慢，往往需花費數十秒方能模擬出一張圖片，因此在應用上有很大的
限制。有鑑於此，我們提出一個新的 Slice-based 的海水模擬方法，透過減少 2D 的模擬結果
且採取線性內插的方法，以獲得其他的 2D 模擬結果，並結合噪音函數來獲得局部的變化，
來達到更真實的效果。此外亦希望可透過 CPU 與 GPU 的結合，來協助我們加快運算。其中
基於一個 slice 的模擬方法來呈現海水碎波自然模擬，以減少模擬之運算量來達到較佳之模擬
效能。透過 Navier-Stokes 方程，精確計算出海水之變化情形，並結合 VOF(Volume of fluid) 和
一重構自由液面的方法，快速建構出一連串之 2D 海水模擬結果。最後對此ㄧ序列之 2D 模擬
結果，採用線性內插和噪音函數(noise function)，來大幅降低模擬時間並達到較佳之模擬效
能，使其可應用在更多的用途上。其中 VOF 可以幫助我們更新網格內的狀態，之後我們必須
 11 
 
 
 
(a) (b) 
▲圖四 噪音函數影響：(a)有與(b)無 
子計畫三： 
We have developed a basic-but-functional compiler for our novel embedded GPU. Since there are 
no open source compilers for OpenGL, this is a significant research tool for future studies.) Here 
are some of the highlights of our work: 
● A front-end parser of OpenGLES 2.0’s shading language (GLSL) into LLVM’s intermediate 
representation (in augmented form). This work is a continuation of work done by another team 
in this research project.  
● A backend compiler for LLVM to target our GPU. Of course this backend target is a new work, 
since our GPU is novel architecture.  This compiler contain several key features. First, it 
correctly handles vector operations. Second, it correctly handles the conversions between 
scalar integer, scalar floating point, vector integer and vector floating point data types. Third, it 
correctly generates the assembly instructions of our novel GPU. 
● An assembler and dis-assembler for our GPU’s instruction set. This work also involved 
interaction with the hardware team to formalize the instruction set to have precise meanings, 
precise usages, and precise bit encodings. 
● A linker for our assembled binaries. This linker has the difficult task of memory allocation. 
Unlike a desktop linker, it must maintain the proper usage of uniform, attribute, and varying 
data-types provided by the GLSL. 
This work has also resulted in three published theses: 
K. C. Lu and S. Haga. “Compiler Development to Support OpenGL 2.0 ES on a Novel 3D 
Graphics Processor”, Master’s thesis, National Sun Yat-Sen University, Kaohsiung, 
Taiwan, August 2010. 
 
Sheng-Chih Tseng and S. Haga. “Compiler/Hardware Codesign and Memory Management for 
a Novel 3D Graphics Processor”, Master’s thesis, National Sun Yat-Sen University, 
Kaohsiung, Taiwan, August 2010. 
 
K. A. Huang and S. Haga. “Compiler Support for Vector Processing on OpenGL ES 2.0 
 13 
 
 
FIGURE 2.  A vertex shader (rotating cube). The left shows the GLSL code. The right shows the output 
of our front-end parser. The increase in length is primarily due to the conversion of matrices into vectors. 
 
 
  
 15 
 
子計畫四： 
1. 32-位元 二進位數系之 Vertex Shader 處理器設計 
圖一是此處理器之架構和核心資料路徑（包括 vector unit 和 special unit），支援 OpenGL ES 2.0 規
格，採用4-way single-instruction-multiple-data (SIMD)向量運算單元設計，最多可同時執行四個32-bit
浮點和定點算術運算。特殊功能單元(special function unit)採用 degree-two piecewise polynomial 
approximation 計算四種函數值(倒數、指數、對數、開根號)。此外，採用 double buffer 設計，以增
快頂點處理的速度。相較於其他 OpenGL ES 繪圖處理器，本計畫指令集包括分支和向量
load/store，以支援編譯器從 OpenGL shading language 產生有效率的 v ertex shader 指令。 
      
(a)                                       (b) 
▲圖一 32-位元 二進位數系之 Vertex Shader 處理器(a)架構和(b)核心資料路徑運算單元。 
 
2. 16-位元對數數系之 Vertex Shader 處理器設計 
圖二是此處理器之架構和 special function unit 資料路徑。主要貢獻是採用對數數系以增快複雜算術
運算速度（如乘法、倒數、開根號、和其他函數求值），並且根據 log converter (LOGC)和 anti-log 
converter (ALOGC)之 16 位元浮點格式精確度限制，設計符合要求之核心資料路徑乘法器和加法
器。和其他最近對數數系繪圖處理器相比，在相同精確度和速度之下，面積可節省約 60%。 
 17 
 
 
▲圖三 支援 32 位元浮點和定點裁切運算之硬體加速器架構。 
子計畫五： 
1. 智慧型緩衝區管理機制 
三維圖形呈像流程會消耗許多記憶體頻寛於深度與顏色緩衝區資料的存取，本計畫發
展一項智慧型緩衝區管理機制，一方面可以藉著延遲緩衝區清除動作，以減少對於被物件
覆蓋區域之像素的清除動作；另一方面針對深度緩衝區的資料以區塊方式做壓縮的處理。
此壓縮技術結合差動計算、字典查表及 RUN-LENGTH 編碼等多項技術達到非常優異無失
真的壓縮，壓縮比可達 10：1。此項技術可以應用於三維呈像系統電路的設計，以實現更
快速的呈像效能。 
 19 
 
適應性 UW15 預測器是結合 UW1 與 UW5 優點的方法，UW1 與 UW5 分別使用前面
一個或是五個 frame 的工作量來預估目前 frame 的工作量。我們發現當工作量震盪時用
UW5 預測較為準確，而當工作量平穩的時候用 UW1 來預測比較準確。我們提出的 UW15
預測器可以根據目前工作量的特性選擇使用 UW1 或 UW5 來預測以達到較準確的工作量
預測結果。適應性比例積分預測器（adaptive Proportional-Integral predictor）是以動態的方
式調整 Proportional 控制器和 Integral 控制器的參數值（有兩組參數供選擇），可以達到比
非動態控制器（只使用一組參數）更好的效果。 
適應性模糊比例積分（AFPI）預測器是以比例積分控制器為主控制器、模糊控制器為
僕控制器的工作量預測器，透過模糊控制器的模糊概念調整比例積分控制器中的比例參
數，強健比例積分控制器的適應性與預測精準度。此外，AFPI 預測器以 UW1 預測法為輔，
使預測工作量能適時跟上實際工作量變化的速度。圖一顯示 AFPI 預測器的運作程序。 
 
 
▲圖一  適應性模糊比例積分預測器的運作程序 
 
2. 低功率浮點乘法器架構 
三維圖形繪圖處理引擎需要浮點乘法器進行運算，若能降低浮點乘法器的功率消耗即
可減少三維圖形繪圖處理引擎的功率消耗。目前多數的浮點乘法器都是根據 IEEE 754-1985
浮點算數標準來進行浮點運算，而浮點乘法器設計則是以達到高效能為目標。本子計畫提
出兩種浮點乘法器以減少能量消耗：可變延遲浮點乘法器以及多重精確度浮點乘法器。 
可變延遲（variable latency）浮點乘法器是遵循 IEEE 754-1985 標準所設計並且適合使
用於低功率消耗、高效能以及高精確度的應用中。此架構將浮點乘法器中的有效數乘法器
（mantissa multiplier）分成上半部以及下半部，並且使用有效數乘法器上半部的運算結果
來預測所需要的進位位元（carry bit）、黏著位元（sticky bit）以及有效數乘積。當可正確
預測時，有效數乘法器下半部的計算就可以運用時脈閘控使其不作運算，有助於節省功率
消耗。此外，預測正確時也可以將捨入模式（rounding mode）更加的簡化，幫助浮點乘法
運算可以提早完成。實驗結果顯示我們所提出的浮點乘法器只比傳統的快速式浮點乘法器
多出些許的面積及延遲，卻可以分別減少最多 26%以及 25%的功率消耗與能量消耗。實驗
結果亦顯示我們所提出的浮點乘法器的效能非常接近快速式浮點乘法器的效能。 
 21 
 
▲圖一 延遲相鎖迴路方塊圖 ▲圖二 晶片照相圖 
 
2. 功率量測系統 
功率量測系統(電流量測電路、類比數位轉換器、自動校正)： 提出一獨特之晶片功率量測系
統以提供即時之功率管理。可提供充足之功率消耗資訊，使功率管理可分析此資料來調整電壓及頻
率。功率量測系統可量測 0.5 to 5 mA 之電流。類比數位轉換器可達到 100M/s 及 12 位元解析度。
隨著數位化產品的迅速發展，對於處於類比世界的我們，對類比與數位訊號的轉換和處理也日益備
受重視，然而面對速度越來越快的數位產品，也延伸出對高速的類比數位轉換器的需求，又如果加
上可攜性產品的應用，也顯現出類比數位轉換器功率消耗大小的重要性，故以高速且低電壓、低功
率的概念去設計實作類比數位轉換器。本計畫先行採用 TSMC.18um 製程技術，分析管線式類比數
位轉換器的架構，設計實做一個 12 位元，100 萬取樣速率且低功率的類比數位轉換器。利用每階
段 1.5 位元的架構，並使用動態比較器及數位錯誤更正電路來取得最後的數位輸出。 
 
 
 
▲圖三功率量測核心方塊圖 ▲圖四晶片照相圖 
 
3. 動態低功率電壓調降器(Level Shifter)與邏輯閘(Logic Gates)之結合 
 23 
 
架構，其特徵方程式為
3 41 X X  ，每一個 cell 都用一個編號代表，如 20、 30 等
各為一個 1-bit boundary cell，而圖二為 cell 40 的電路架構，其中除了 1500 原本的功能外，
當若啟動 BIST 功能，cell 40 的 xor gate 就會作用，並按照特徵方程式將 cell 40 的 CFO 拉
回去 cell 20 的 CTI，使這 4-bit 的 cell 變成 LFSR，每一個 clock 都送一筆 test pattern 到待
測電路去做測試。 
 
▲圖一 輸入部分的 boundary scan cell 合併 LFSR 
 
▲圖二 輸入部分的 boundary scan cell 編號 40 
  圖三為輸出部分的 boundary cell 合併 MISR，其特徵方程式為
3 41 X X  ，CFI
的 
來源是接到待測電路的輸出，當 BIST 功能關閉時，cell 為單純的 scan cell，而 BIST 功 
能啟動後，所有事先埋下的 xor gate 則會依照事先的路徑連接起來，接著我們再觀察 cell 
裡的簽章去做比對，故運用 BIST 的機制可以減少大部分的測試時間。 
 
▲圖三 輸出部分的 boundary scan cell 合併 MISR 
  表一為使用 serial test 與 BIST 去對 benchmark 做測試的結果，serial test 的 test pattern 
 25 
 
 
▲圖四 AMBA 匯流排下的 TIC 與 IEEE1500  
      此計畫希望透過 1500、BIST 與 TIC 去更了解待測電路的資訊，在此計畫中 BIST 是針對短
時效測試下的方法，而在 AHS 匯流排底下，1500 未包裹起來的部分，還能夠用 TIC 來對模組做檢
查，將測試到錯誤的可能性提高，縮短測試的成本。 
 27 
 
Unit,＂ International Journal of Circuit Theory and Applications. DOI: 10.1002/cta.705, published 
online June 2, 2010. (SCI, EI) 
[13] Ko-Chi Kuo, and Chi Wen Chou, ”Low Power and High Speed Multiplier Design with Row 
Bypassing and Parallel Architecture,” Microelectronics Journal, vol. 41. No. 10. Pp. 639-650, 
October, 2010. 
會議論文 
[1] Cheng-Lung Chiang, Jiun-Cheng Ju and Ing-Jer Huang, " SoC On-Chip Bus Debug/Monitoring 
Infrastructure", Proceedings of the IEEE Design, Automation, and Test in Europe (DATE'10), 
Dresden,Germany, Feb. 2010. (Universatiy Booth) 
[2] Chien-Hung Chen, Jiun-Cheng Ju, and Ing-Jer Huang,"A Synthesizable AXI Protocol Checker for 
SoC Integration", Proceedings of the IEEE International SoC Design Conference (IEEE ISOCC'10), 
Incheon, Korea, Nov. 2010. (Invited Paper) 
[3] Chun-Shou Lin, Fu-Ching Yang, Ching-Chi Hu, and Ing-Jer Huang, “Implementation of an 
ARM10-like Microprocessor core＂, 2009 IEEE International SoC Design Conference (ISOCC'09), 
Busan, Korea, Nov. 2009. 
[4] Liang-Bi Chen, Tsung-Yu Ho, Yun-Nan Chang, Shen-Fu Hsiao, Chung-Nan Lee, and Ing-Jer Huang, 
"A Low Cost Tile-based 3D Graphics SoC Development for Digital Television ", 2009 IEEE 
International SoC Design Conference (ISOCC'09), Busan, Korea, Nov. 2009. 
[5] Liang-Bi Chen, Tsung-Yu Ho, Jiun-Cheng Ju, Cheng-Lung Chiang, Tzu-Ming Huang, and Ing-Jer 
Huang, "An Embedded Debugging/Performance Monitoring Engine and its GUI Tools for a 
Tile-based 3D Graphics SoC Development", 2009 IEEE International SoC Design Conference 
(ISOCC'09), Busan, Korea, Nov. 2009. 
[6] Liang-Bi Chen, Tsung-Yu Ho, Jiun-Cheng Ju, Cheng-Lung Chiang, Chung-Nan Lee, Ing-Jer Huang, 
“An Embedded Debugging/Performance Monitoring Engine for a Tile-based 3D Graphics SoC”,  
Proceedings of the 2010 15th IEEE/ACM Asia and South Pacific Design Automation Conference 
(ASP-DAC'10), Taipei, Taiwan, Jan. 2010. (EI) 
[7] Liang-Bi Chen , Ing-Jer Huang, Youhua Shi, Chung-Nan Lee, Shiann-Rong Kuang, and Nozomu 
Togawa, “A Workload Prediction Scheme for Energy-aware Low-power 3D Graphics Acceleration 
SoC”, Proceedings of the 2010 IEEE International System-on-Chip Conference (ISOCC＇10), 
Busan, Korea, Nov. 2010. 
[8] Chien-Hung Chen, Jiun-Cheng Ju, and Ing-Jer Huang, “A Synthesizable AXI Protocol Checker for 
SoC Integration＂, Proceedings of the 2010 IEEE International System-on-Chip Conference 
(ISOCC＇10), Busan, Korea, Nov. 2010. 
[9] N. Lee, C. Y. Hung, D. J. Zhang-Jian, and W. L. Tai, “OpenGL ES-based emulator with 
performance tuning in the 3D animation application development platform for embedded systems," 
CGW, 2009. 
[10] J. Zhang-Jian, C. N. Lee, I. J. Huang, and S. R. Kuang, ”Power Estimation for Interactive 3D Game 
Using an Efficient Hierarchical-Based Frame Workload Prediction, ” Asia-Pacific Signal and 
 1
NSoC 2010 法國醫療電子暨德國車用電子學術產業界參訪 
心得報告 
                                                             
計畫編號 NSC 98-2220-E-110-001- 
計畫名稱 具有即時效能/功率監控功能的高效率可程式化三維電腦繪圖晶片系統：軟硬體開發及整合－總計畫(3/3) 
出國人員姓名 
服務機關及職稱 
黃英哲 / 國立中山大學資工系 / 教授 
出國時間及地點  99年 10月 6日~ 99年 10月 17日 
訪問研究機構 法國巴黎高等物理化工學院(ESPIC)、居禮研究中心、德國司徒加特大學、阿亨大學、杜伊斯堡大學、尤利希研究中心與業界機構。 
出國事由 
為深入了解法國醫療電子與德國汽車工業及車用電子的應用成果與相
關技術，擘畫符合台灣未來產業趨勢之重點方針，由晶片系統國家型科技
計畫(NSoC)計畫總主持人 吳重雨教授率隊進行參訪，並尋求未來國際合作
之可能性。 
 
一、內容及成果： 
(一)行程內容： 
 6
¡ 德國行程 
Oct. 11 (Duisberg): Fraunhofer Microelectronics Circuits and Systems (IMS) & InHaus 2 
Oct. 12 (Jülich): Jülich Research Center (尤利希研究中心) & Aachen University 
Oct. 13 (Stuttgart): BOSCH & R&S 
Oct. 14 (Stuttgart): University of Stuttgart 
Oct. 15 (Erlangen): Fraunhofer Institutes: 
                  Integrated Systems and Device Technology (IISB) 
                  Integrated Circuits (IIS) 
                  Modular Solid State Technologies (EMFT) (Munich) 
 
Date Agenda in Germany 
Oct. 10th  
Sun. 
07:00     Depart hotel for Paris CDG Airport 
09:50     Depart from Paris CDG Airport (Air France AF1618) 
11:10     Arrive in Frankfurt Int’l Airport 
          Pick up by 駐德代表處 彭雙俊組長 & Check in at Hotel Eden 
Oct. 11 th 
Mon. 
Visit Fraunhofer IMS                                IMS Participants: 
Prof. Anton Grabmaier
 Prof. Holger Vogt
Dr. Hoc Khiem Trieu
10:00     Welcome 
10:05     Introduction 
10:15     Presentation NSoC Program by Prof. Wu 
11:00     Presentation Fraunhofer IMS by Prof. Grabmaier 
11:30     Presentation Post-CMOS System Integration by Prof. Vogt 
12:00     Presentation Integrated Solutions for Medtech & Lifescience  
          by Dr. Trieu 
12:30     Lunch 
13:30     Visit InHaus 2 
15:00     Discussion of possible cooperation 
16:00     Wrap-up 
18:00     Dinner at the invitation of 駐德代表處 
Oct. 12th  
Tue. 
          Visit Jülich Research Center 
          Visit Aachen University 
 2
(二)照片 
  
Curie INSERM 
  
L'Ecole Normale Superieure NSoC_INSERM 
  
NSoC_Prof. VIOVY Prof. Viovy_Curie 
  
Prof. VIOVY_Curie  拜會駐德科技組 
 4
  
NSoC_EMFT NSoC_Stuttgart 
 
 
二、建議事項： 
2010/10/11 
Fraunhofer IMS 
 
Intro. Of Fraunhofer IMS (Director: Prof. Grabmaier) 
‐ Located in Duisburg 
‐ Fraunhofer 1949, 60 institutes, ~15000 employees, 1400 mio. Euro/year budget, 
‐ Information and communication, life sciences, micro electronics.,   
‐ IMS: 1984/85, >200 staffs: applied research, technology development/transfer 
‐ IHous1: residential   
‐ IHous2: commercial 
‐ ISO 9001, ISO/TS16949 
‐ From concept to product 
Post-CMOS System Integration (Prof. Vogt) 
‐ Options for “More than Moore” 
 Discrete MOMEMS, CMOS readout drivers, SIP, sensors in CMOS (pressure, opto), 
CMOS+Post processing 
 Planarized 0.35um CMOS, dedicated contact metal layer (M5),  
 optical CMOS with color filters, microlenses and UV-permeable passivation 
 electroplating of Cu, Au, Sn, etc.,  
 Intelligent CMOS subtract with sensor readout, interface circuits, wireless links: 
0.35um 
Integrated Solutions for Medtech & Life Science (Dr. Trieu) 
‐ Healthcare for older people 
‐ Micro implant (sensors/actuators); biohybrid systems 
‐ Pressure sensor 
 Miniature, low power (< 200uW), transponder 
 6
‐ Bioelectronics at Institute of Bio & Nanosystems (Head, Andrea …) 
 Sensors: Electronic/magnetic field/biomolecular/ 
 Biomolecular electronics (bio as the switching elements)/cellular bioelectronics 
(combining electronics with bios); biomimetic sensors 
 Integrating electronics with cellular/molecular 
 Neuron on chip 
 Nanowire (SOI) 
 Conclusions: 
 Neuroelectronics 
 Stimulation/guiding cell growth/recording with FETs, nanowires and 
microelectrodes 
 Electrochemical recording 
 Biomolecular electronics/redox cycling amplification/towards on-chip 
detection of neurotransmitter release 
 Low field magnetic resonance imaging 
 HTS fr SQUID/backprojection technique/towards LF MRI 
‐ Semiconductor Nanoelectronics (Prof. Dr. Detlev Grutzmacher, Dr. J. Moers) 
 Beyond Mores 
 Mew materials and phenomena 
 Sensors and  
 Spin-electronics (focus) 
 Charge based electronics (focus) 
 Mobility enhancement 
 III/V nanowires 
 S/D engineering: NiSi-SD extensions 
 Improved electrostatics 
  
‐  
  TWTH Aachen University, the integrated university of technology 
(Vice Rector for research, Prof. Rolf Rossaint) 
‐ 33000 students, 254 Chairs, 4000 academic staff, 2400 non-academic staff & apprentices, 
>5000 international students 
‐ 417M state funds, 
‐ Royal Rheinish-Westphalian Polytechnic School of Aachen (10/1870) 
‐ 70/1 students/professor  
‐ Leading engineering university in Germnay 
 Faculty 1: math., computer sciences and natural sciences 
 Faculty 6: Electrical Engineering & Information Technology 
 8
conditions 
 Solutions:  
 adaptive compression rate to channel status 
 buffering during low channel quality 
 Advanced predition of channel quality 
 3G+ Mobile Networks 
 Issues:  
 Wide area: broadband access coverage (based on cellular 
systems) 
 Densely populated areas: cognitive (self-organizing) network 
organization: unstructured, heterogeneous and extremely dense 
networks 
 Requires massive multi-[parameter and  
 Mobile user equipment 
 <10nm CMOS technologies 
 Increasing number of standards, functionalities and applications 
 Flexible and adaptive (cognitive radio, software defined radio) 
 Q: are all problems solved if there is a flexible RF front-end 
(antenna-ADC-baseband) --(baseband-DAC-antenna) 
 ASIC vs. SW (RISC): 10000: 1 in efficiency 
 Many real time loop 
 Issues: Throughput and efficiency 
 Algorithm mappings 
 Flexible baseband processing driver project: 
 Iterative MIMO OFDM receiver (ASIC 90m) 
 Issues: 
 Support of flexible (cognitive) wireless systems 
 Flexible RF subsystems 
 Flexible, energy-efficient baseband processing and MAC 
 Massively parallel processing  
 Processor and communication architectures 
 Design and verification methods and tools 
 Parallel programming methods and tools 
 Conferences at Aachen by UMIC 
 MPSOC08, …. 
 Flexible RF transceiver (Renato Negra, Stefan Heinen) 
 Features: 
 All digital approach 
 Mobile coverage: 
 GSM: voice and basic data 
 3G/4G+: highly populated areas (high data rate-> short range) 
 10
 Photo detector & wave guide in CMOS device: Ge on top of SOI subtract 
 Ge(1-x)Sn(x) x>= 0.1 a direct semiconductor; this enable the 
manufacturing of group-IV-based light emitters 
 Silicon-Esaki Tunneling Transistor 
 3 clean rooms: how to act/behave/operate in clean rooms 
 
2010/10/15 
Fraunhofer Institute, Integrated Systems and Device Technology (Prof. Lothar Frey)  
‐ University  Fraunhofer (applied research) 
‐ Evaluation: number/fund from industrial  
‐ Possibility of earning a degree: low (when funding is entirely from private); high (when at 
least part of the funds is from public) 
‐ Power Electronics companies: 
 Infineon power; Posch; … (5 in Europe; 3 in Germany) 
‐ Largest educational cleanroom in Germany (jointly support by Fraunhofer and Univ. of 
Erlangen). 
 1/3 own by the Chair of Electron Devices (Prof. Fray) 
‐ Focus: 
 Nanotechnology for electronics 
 Electronics for sustainable energy use 
 Nanoelectronics; materials for electronics; electric mobility; energy efficient 
power electronics 
 Branch Labs:  
 Center for authmotive power electronics (Nuremberg);  
 technology center for semiconductor materials (Freiberg, Saxony): 
improve silicon materials for solar power 
‐ Five departments: 
 Crystal growth 
 Technology: new materials, devices, processes and metrology for micro and 
nanoelectronics and power electronics on silicon and silicon caride, nanotechnology 
(nanoimprint, namoprobes, namopoarticles), printed electronics 
 Technology Simulation: physical models, aalgorithms, and simulation software for 
process steps and equipment in semiconductor technology. … 
 Semiconductor equipment and methods: development/evaluation/optimization 
 Power electronics systems: increased efficiency and power density by intelligent 
power electronics and mechatronic system integration for energy efficient power 
conversion, electronmobility, energy handing and future power grids. 
 Power electronics Systems: e-car (batteries, complete cars (climate), electric drives, 
EMC) 
‐ Lab tours: 
 Crystal Growth 
 1
NSoC 2010 中國電子產業暨學術界參訪心得報告 
                                                             
計畫編號 NSC 97-2220-E-110-001- 
計畫名稱 具有即時效能/功率監控功能的高效率可程式化三維電腦繪圖晶片系統：軟硬體開發及整合－總計畫(3/3) 
出國人員姓名 
服務機關及職稱 
黃英哲 / 國立中山大學資工系 / 教授 
出國時間及地點  99年 3月 10日~17日 
訪問研究機構 
上海 浦東張江高科技園區(電子醫療- 微創醫療器械、綠色能源- 昂寶電
子)、復旦大學微電子學院、交通大學產業技術研究院及相關院所 
北京 北京大學研究發展院所、大唐電信、清華大學研究發展院所、微軟亞
洲研究院 
出國事由 
NSoC 辦公室目前協助進行智慧電子國家型科技計畫之規劃。為深入
了解中國電子產業暨學術界發展現況，擘畫符合台灣未來產業趨勢之重點
方針，由計畫執行長 柯明道教授率隊進行「中國參訪之行」。拜訪中國上
海、北京兩地之著名大學、研究院所與業界機構。實地考察中國現況，以
作為國家型計畫規劃之參考。 
 
一、內容及成果： 
3月 11日 (第一天): 
訪問位於上海浦東張江高科技園區中，屬於電子醫療領域的「微創醫療器械」： 
(一)訪問內容： 
1. 參觀公司展示廳及生產走廊 
2. 微創公司介紹 
3. 交流座談 
(二)接待人員：劉道志博士、何玉平博士、劉毅勇博士 
 
Microport-product Microport-welcome 
 3
二、訪問上海復旦大學微電子學院： 
 (一)參訪內容：  
1、復旦資訊學院鄭立榮院長致歡迎辭，介紹復旦微電子學科 
2、教授座談 
3、參觀實驗室 
 (二) 接待人員： 
1.資訊學院院長/鄭立榮教授 
2.微電子系副系主任/專用積體電路與系統國家重點實驗室副主任/曾曉洋教授 
3.專用積體電路與系統國家重點實驗室副主任/任俊彥教授 
4.洪志良教授 
5.微電子研究院副院長/林殷茵教授 
6.來金梅教授 
7.陳更生教授 
復旦大學微電子樓 復旦大學校門 
 
三、訪問上海交通大學產業技術研究院及相關院所： 
參訪內容： 
1、雙方介紹 
2、交流座談 
3、校園導覽、實驗室參觀 
 5
上海、杭州台商座談會 
 
3月 14日 (訪問第四天): 
在上海老飯店與福建省科技廳副廳長 杜民女士(全國人大代表)餐敘 
福建科技廳副廳長 
 
3月 15日 (訪問第五天): 
一、訪問北京大學 系統結構研究所(微處理器研究發展中心) 
(一)參訪內容：  
1.雙方簡介 
2.參觀系統結構研究所 
3.參觀物理電子學研究所(奈米器件物理與化學教育部重點實驗室) 
(二)接待人：程旭教授(中心主任)、彭練矛教授 
 7
北大微處理器 7 北大微處理器 8 
北大微處理器 9 北大微處理器-group 
 
二、訪問大唐電信 
(一)參訪內容：  
1. 參觀大唐集團展廳 
2. 技術研討 
(二)接待人： 
1. 無線移動通信國家重點實驗室：馬衛國/辦公室副主任 
2. 大唐控股戰略發展部：何建偉/副總經理 
3. 聯芯科技副總裁：劉迪軍/副總裁 
4. 大唐控股戰略發展部：王駿超/技術管理業務經理 
5. 大唐控股戰略發展部：李世昌/對外合作業務經理 
 9
微軟亞洲研究院 
 
二、建議事項 
1. 在人才培育及交流方面： 
善用台灣優秀的高等教育辦學經驗，吸引大陸第一流的學生來台進修，不僅可以
激發本地學生積極進取的學習精神，進而提升台灣在國際上的學術地位。 
2. 大陸的學術發展態勢，漸漸趕上台灣的優勢： 
大陸在高等教育的制度上，給予學校相當大的彈性，讓學術研究單位能與業界充
分合作，使其研究動能相對增強，不僅有政府資源大力支持，加上有大量的優秀人才
可用，配合廣大的市場需求，觀察其學術發展突飛猛進之態勢，將趕上並超越我們。
我們應有所警惕並以此勉勵，配合相關的制度改良，以期提升並超越我們原所維持的
優勢。 
3. 鼓勵教師與學生多參與和大陸的學術交流活動： 
透過開放的學術交流活動，提早啟發學生的學習定位，激發學生積極進取的學習
精神。站在培育適合且優秀的人才角度來看，藉著交流使學生能以更開闊的視野，看
看別人是怎樣用功學習成為人才，進而自我惕厲及早清楚自己要學什麼，並付出代價
努力學習，相信比起目前常見學生不知所學為何、蹉跎光陰的學習狀況來說，能使高
等教育資源更有效率的運用。 
本次攜回會場提供之會議行程一本、其資料光碟片一片(內含所有於研討會發表的論文摘要電
子檔)。 
以下是在會場拍照紀錄，這為會場外觀 
 
 
此次展示之環境 
 
SoC On-Chip Bus Debug/Monitoring Infrastructure  
Cheng-Lung Chiang, Jiun-Cheng Ju and Ing-Jer Huang 
Department of Computer Science and Engineering 
National Sun Yat-Sen University 
Kaohsiung, Taiwan 
 {clchiang, gcju}@esl.cse.nsysu.edu.tw, ijhuang@cse.nsysu.edu.tw 
 
  
I. I. DEMONSTRATION SETUP 
Debugging in the System-on-a-Chip (SoC) environment is 
challenging since it is hard to observe their signals on a chip and not 
efficiently to verify on-chip bus protocols. This demonstration 
shows how we can enable the SoC debugging and performance 
evaluation with the reverse-encoding-based on-chip bus tracer [1] 
and on-chip bus protocol checker.[2] Traditional simulation-based 
bus protocol monitors can check whether the bus signals obey bus 
protocol or not. But they still lack of efficiency for debugging 
mechanisms. To solve this problem, we propose a rule-based 
synthesizable AMBA bus protocol checker to check the bus protocol 
violation in real time, and once the protocol checker find the 
violation that will notify the bus tracer. By embedding bus tracer to 
an SoC, designers can observe and debug the SoC internal states 
easily. The bus tracer supports both Pre-Triggering (Pre-T) trace and 
Post-Triggering (Post-T) trace at high compression ratio. The Post-T 
trace captures the signals after the event trigger while the Pre-T trace 
captures the signals before the event trigger. Usually, the Post-T 
trace is used for observing signals at know time periods, and the Pre-
T trace is used for diagnosing the causes of system errors. It is very 
helpful for designer to realize the top view and detail view of the 
system for performance evaluation and debugging. 
We use the ARM RealView®  Versatile family as the FPGA 
demonstration environment. This board has two parts: the Versatile 
Mother Board and a FPGA Board, as shown in Fig. 1. The mother 
board contains an ARM926EJ-S microcontroller, AHB bus, and 
memory. The FPGA board is where the 3DG accelerators reside, 
which contain two bus masters: geometry engine and rendering 
engine. With the Master Port and Slave Port provided, the 
ARM926EJ-S on the mother board can communicate with the 
components on the FPGA board. 
On the FPGA board, we integrate the bus tracer with protocol 
checker to 3DG SoC for system debugging and performance 
evaluation. The protocol checker monitors the AMBA bus to check 
the protocol correctness. If it detects errors, it will notify the bus 
tracer so that the bus tracer can capture the signals before the errors. 
II. DEMONSTRATION EXPERIENCE 
In this demonstration, we show that how the tracer can help 
designs realize the internal activities inside the 3DG SoC. With our 
trace analysis software, we provide the detail information ranging 
from detail signal waveforms, transaction-level waveforms, bus 
traffic analysis, and rule violations list, as shown in Fig. 2. We also 
provide several pie charts to analyze the portion of transfer types. 
This information is very useful for system debugging and 
performance evaluation. The most importance is that we show the 
effectiveness of the Pre-T trace with the integration of the protocol 
checker. We will demonstrate that how we find the bug, which is the 
real case we encountered in the 3DG SoC. With the Pre-T trace, the 
signals are captured before the protocol checker detects an error. 
Therefore, instead of searching the wide spreading signals in an SoC, 
the designers can quickly focus on a short period of the uncertain 
signals and the debugging time can be reduced significantly. 
III. REFERENCE 
[1] Fu-Ching Yang, Cheng-Lung Chiang and Ing-Jer Huang, “A Reverse-
Encoding-Based On-Chip Bus Tracer for Efficient Circular-Buffer 
Utilization”, This paper appears in: VLSI Systems, IEEE Transactions on : 
Accepted for future publication,  
[2] Y.-T. Lin et al.,“AMBA AHB Bus Protocol Checker with Efficient 
Debugging Mechanism,” ISCAS, 2008. 
 
 
Figure 1: 3DG Integration Environment 
 
 
   Figure 2: Signal waveform and performance analysis 
本次攜回會場提供之會議行程一本、其資料光碟片一片(內含所有於研討會發表的論文摘要電
子檔)。 
以下是在會場拍照紀錄，這為會場外觀 
 
 
此次展示之環境 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/03/04
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 黃英哲
計畫編號: 98-2220-E-110-001- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
一 .獲得國科會國家型整合計畫「績優計畫獎」：領導總計畫「具有即時效能/
功率監控功能的高效率可程式化三維電腦繪圖晶片系統：軟硬體開發及整合」，
執行子計畫一「系統晶片整合與分析」 
 
二 . 由於本團隊的 SoC 發展平台為使用虹晶科技 MDK-3D 發展板，因此該公司
也委託本團隊代為其製作 MDK-3D 發展板使用的教學用教材。 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
