/* ==================================================================
* Family:				Cyclone V
* Device:				5CSEMA5F31C6
* Stage:				   DE1-SOC			
* Version:				Quartus II 64-Bit Version & 13.1.0 Build 162 10/23/2013 SJ Full Version
* Author: 				Qiaoxu
* Address:				Lab
* Data:					2017/5/25
* Function:				根据M_Receive模块提取出的最小时钟周期，提取出同步时钟信号
* 
* ==================================================================*/

module sync_signal_collect(
	
	input wire 	clk,
	input	wire	rst_n,	
	
	input wire	sw,			//根据不同时钟速率，手动按键进行调整计算
	input wire	period,		//A机得出的最小时钟周期
	
	output wire	M_edge,		//提取出的M序列边沿
	output wire bit_sync,
	output wire freq

);


//====================================================================
// ********** Define Parameter and Internal Signals *************
//====================================================================
	




//====================================================================
// ************************* Main Code *************************
//====================================================================

	/************************* Function ****************************/
	
	
	
	

endmodule
