# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 72
attribute \src "dut.sv:1.1-39.10"
attribute \top 1
attribute \dynports 1
module \priority_memory
  parameter \ABITS 4
  parameter \WIDTH 8
  attribute \src "dut.sv:9.8-9.11"
  wire input 1 \clk
  attribute \src "dut.sv:10.8-10.14"
  wire input 2 \wren_a
  attribute \src "dut.sv:10.16-10.22"
  wire input 3 \rden_a
  attribute \src "dut.sv:10.24-10.30"
  wire input 7 \wren_b
  attribute \src "dut.sv:10.32-10.38"
  wire input 8 \rden_b
  attribute \src "dut.sv:11.20-11.26"
  wire width 4 input 4 \addr_a
  attribute \src "dut.sv:11.28-11.34"
  wire width 4 input 9 \addr_b
  attribute \src "dut.sv:12.20-12.27"
  wire width 8 input 5 \wdata_a
  attribute \src "dut.sv:12.29-12.36"
  wire width 8 input 10 \wdata_b
  attribute \src "dut.sv:13.25-13.32"
  attribute \init 8'00000000
  wire width 8 output 6 \rdata_a
  attribute \src "dut.sv:13.34-13.41"
  attribute \init 8'00000000
  wire width 8 output 11 \rdata_b
  wire $auto$opt_dff.cc:251:make_patterns_logic$70
  wire $auto$rtlil.cc:3339:Not$69
  wire $auto$opt_dff.cc:251:make_patterns_logic$65
  wire $auto$rtlil.cc:3339:Not$64
  attribute \src "dut.sv:34.8-34.34"
  wire $logic_and$dut.sv:34$18_Y
  attribute \src "dut.sv:37.16-37.19"
  wire width 8 $memrd$\mem$dut.sv:37$19_DATA
  attribute \src "dut.sv:34.18-34.34"
  wire $eq$dut.sv:34$17_Y
  attribute \src "dut.sv:28.15-28.18"
  wire width 8 $memrd$\mem$dut.sv:28$13_DATA
  wire width 8 $procmux$40_Y
  attribute \src "dut.sv:23.2-38.5"
  wire width 4 $0$memwr$\mem$dut.sv:26$1_ADDR[3:0]$4
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:26$1_DATA[7:0]$5
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6
  attribute \src "dut.sv:23.2-38.5"
  wire width 4 $0$memwr$\mem$dut.sv:32$2_ADDR[3:0]$7
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:32$2_DATA[7:0]$8
  attribute \src "dut.sv:23.2-38.5"
  wire width 8 $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9
  attribute \src "dut.sv:15.18-15.21"
  memory width 8 size 16 \mem
  attribute \src "dut.sv:28.15-28.18"
  cell $memrd $memrd$\mem$dut.sv:28$13
    parameter \MEMID "\\mem"
    parameter \ABITS 4
    parameter \WIDTH 8
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \TRANSPARENT 0
    connect \CLK 1'x
    connect \EN 1'x
    connect \ADDR \addr_a
    connect \DATA $memrd$\mem$dut.sv:28$13_DATA
  end
  attribute \src "dut.sv:34.18-34.34"
  cell $eq $eq$dut.sv:34$17
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \addr_a
    connect \B \addr_b
    connect \Y $eq$dut.sv:34$17_Y
  end
  attribute \src "dut.sv:34.8-34.34"
  cell $logic_and $logic_and$dut.sv:34$18
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wren_a
    connect \B $eq$dut.sv:34$17_Y
    connect \Y $logic_and$dut.sv:34$18_Y
  end
  attribute \src "dut.sv:37.16-37.19"
  cell $memrd $memrd$\mem$dut.sv:37$19
    parameter \MEMID "\\mem"
    parameter \ABITS 4
    parameter \WIDTH 8
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \TRANSPARENT 0
    connect \CLK 1'x
    connect \EN 1'x
    connect \ADDR \addr_b
    connect \DATA $memrd$\mem$dut.sv:37$19_DATA
  end
  attribute \src "dut.sv:31.7-31.13|dut.sv:31.3-37.28"
  attribute \full_case 1
  cell $mux $procmux$22
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \wren_b
    connect \Y $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0]
  end
  attribute \src "dut.sv:31.7-31.13|dut.sv:31.3-37.28"
  attribute \full_case 1
  cell $mux $procmux$25
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \wdata_b
    connect \S \wren_b
    connect \Y $0$memwr$\mem$dut.sv:32$2_DATA[7:0]$8
  end
  attribute \src "dut.sv:31.7-31.13|dut.sv:31.3-37.28"
  attribute \full_case 1
  cell $mux $procmux$28
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \addr_b
    connect \S \wren_b
    connect \Y $0$memwr$\mem$dut.sv:32$2_ADDR[3:0]$7
  end
  attribute \src "dut.sv:25.7-25.13|dut.sv:25.3-28.27"
  attribute \full_case 1
  cell $mux $procmux$31
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \wren_a
    connect \Y $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0]
  end
  attribute \src "dut.sv:25.7-25.13|dut.sv:25.3-28.27"
  attribute \full_case 1
  cell $mux $procmux$34
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \wdata_a
    connect \S \wren_a
    connect \Y $0$memwr$\mem$dut.sv:26$1_DATA[7:0]$5
  end
  attribute \src "dut.sv:25.7-25.13|dut.sv:25.3-28.27"
  attribute \full_case 1
  cell $mux $procmux$37
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \addr_a
    connect \S \wren_a
    connect \Y $0$memwr$\mem$dut.sv:26$1_ADDR[3:0]$4
  end
  attribute \src "dut.sv:34.8-34.34|dut.sv:34.4-37.28"
  attribute \full_case 1
  cell $mux $procmux$40
    parameter \WIDTH 8
    connect \A $memrd$\mem$dut.sv:37$19_DATA
    connect \B \wdata_a
    connect \S $logic_and$dut.sv:34$18_Y
    connect \Y $procmux$40_Y
  end
  cell $reduce_and $auto$opt_dff.cc:252:make_patterns_logic$71
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { \rden_b $auto$rtlil.cc:3339:Not$69 }
    connect \Y $auto$opt_dff.cc:251:make_patterns_logic$70
  end
  cell $not $auto$opt_dff.cc:81:create_not$68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wren_b
    connect \Y $auto$rtlil.cc:3339:Not$69
  end
  cell $reduce_and $auto$opt_dff.cc:252:make_patterns_logic$66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { \rden_a $auto$rtlil.cc:3339:Not$64 }
    connect \Y $auto$opt_dff.cc:251:make_patterns_logic$65
  end
  cell $not $auto$opt_dff.cc:81:create_not$63
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wren_a
    connect \Y $auto$rtlil.cc:3339:Not$64
  end
  attribute \src "dut.sv:23.2-38.5"
  cell $dffe $auto$ff.cc:337:slice$62
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \EN $auto$opt_dff.cc:251:make_patterns_logic$65
    connect \D $memrd$\mem$dut.sv:28$13_DATA
    connect \Q \rdata_a
  end
  attribute \src "dut.sv:23.2-38.5"
  cell $dffe $auto$ff.cc:337:slice$67
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \EN $auto$opt_dff.cc:251:make_patterns_logic$70
    connect \D $procmux$40_Y
    connect \Q \rdata_b
  end
  attribute \src "dut.sv:32.4-32.26"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$61
    parameter \MEMID "\\mem"
    parameter \ABITS 4
    parameter \WIDTH 8
    parameter \PORTID 1
    parameter \PRIORITY_MASK 1'1
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR $0$memwr$\mem$dut.sv:32$2_ADDR[3:0]$7
    connect \DATA $0$memwr$\mem$dut.sv:32$2_DATA[7:0]$8
    connect \EN { $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] }
    connect \CLK \clk
  end
  attribute \src "dut.sv:26.4-26.26"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$60
    parameter \MEMID "\\mem"
    parameter \ABITS 4
    parameter \WIDTH 8
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR $0$memwr$\mem$dut.sv:26$1_ADDR[3:0]$4
    connect \DATA $0$memwr$\mem$dut.sv:26$1_DATA[7:0]$5
    connect \EN { $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] }
    connect \CLK \clk
  end
  connect $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [7:1] { $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] $0$memwr$\mem$dut.sv:32$2_EN[7:0]$9 [0] }
  connect $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [7:1] { $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] $0$memwr$\mem$dut.sv:26$1_EN[7:0]$6 [0] }
end
