TimeQuest Timing Analyzer report for MIPS32
Sun Sep 07 22:42:05 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Sun Sep 07 22:42:04 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 54.87 MHz ; 54.87 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 61.775 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.745 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 61.775 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 18.275     ;
; 62.121 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 17.973     ;
; 62.320 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 17.730     ;
; 62.393 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 17.657     ;
; 62.478 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 17.572     ;
; 62.509 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 17.585     ;
; 62.528 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 17.564     ;
; 62.804 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.007      ; 17.243     ;
; 62.815 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 17.235     ;
; 62.817 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 17.277     ;
; 62.824 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 17.270     ;
; 62.881 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.007      ; 17.166     ;
; 62.890 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 17.204     ;
; 62.969 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 17.127     ;
; 63.094 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.956     ;
; 63.161 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.933     ;
; 63.205 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.889     ;
; 63.212 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.882     ;
; 63.224 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 16.868     ;
; 63.227 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.864     ;
; 63.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 16.861     ;
; 63.248 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.802     ;
; 63.278 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.816     ;
; 63.297 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 16.795     ;
; 63.300 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.750     ;
; 63.301 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.790     ;
; 63.379 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.671     ;
; 63.440 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.654     ;
; 63.549 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.545     ;
; 63.568 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 16.524     ;
; 63.612 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.438     ;
; 63.614 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.436     ;
; 63.615 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.476     ;
; 63.619 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.016      ; 16.437     ;
; 63.634 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 16.455     ;
; 63.646 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.448     ;
; 63.665 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 16.431     ;
; 63.672 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 16.424     ;
; 63.689 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.402     ;
; 63.708 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 16.381     ;
; 63.738 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 16.358     ;
; 63.747 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.347     ;
; 63.813 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.007      ; 16.234     ;
; 63.828 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.266     ;
; 63.847 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 16.245     ;
; 63.944 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.106     ;
; 63.951 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.099     ;
; 63.958 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.136     ;
; 63.965 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.146      ; 16.135     ;
; 63.971 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.079     ;
; 64.009 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 16.087     ;
; 64.017 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 16.033     ;
; 64.018 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 16.023     ;
; 64.034 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.060     ;
; 64.053 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 16.039     ;
; 64.075 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 16.018     ;
; 64.135 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.959     ;
; 64.143 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.951     ;
; 64.149 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.944     ;
; 64.154 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.938     ;
; 64.159 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.932     ;
; 64.226 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.821     ;
; 64.288 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.808     ;
; 64.288 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.762     ;
; 64.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.016      ; 15.746     ;
; 64.334 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.713     ;
; 64.346 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.748     ;
; 64.353 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.146      ; 15.747     ;
; 64.354 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.693     ;
; 64.365 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.727     ;
; 64.372 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.726     ;
; 64.408 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.633     ;
; 64.410 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.684     ;
; 64.415 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.626     ;
; 64.428 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.619     ;
; 64.436 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.605     ;
; 64.477 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.570     ;
; 64.481 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.560     ;
; 64.492 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.558     ;
; 64.494 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.602     ;
; 64.504 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.537     ;
; 64.531 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.563     ;
; 64.547 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.544     ;
; 64.550 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.542     ;
; 64.566 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.523     ;
; 64.567 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.483     ;
; 64.595 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.501     ;
; 64.632 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.418     ;
; 64.656 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.146      ; 15.444     ;
; 64.721 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.320     ;
; 64.729 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg6 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.365     ;
; 64.750 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg6  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.346     ;
; 64.773 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.277     ;
; 64.798 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.296     ;
; 64.805 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.236     ;
; 64.806 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.290     ;
; 64.813 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.148      ; 15.289     ;
; 64.817 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.275     ;
; 64.825 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[25]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.216     ;
; 64.826 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 15.215     ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.745 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.754 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.763 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.765 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[1]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.901 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.207      ;
; 0.904 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.912 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.218      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.221      ;
; 0.920 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.226      ;
; 0.931 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.237      ;
; 0.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg7 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.337      ;
; 0.982 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg2 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.337      ;
; 1.031 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.337      ;
; 1.032 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[25]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.338      ;
; 1.043 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.350      ;
; 1.044 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[28]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.350      ;
; 1.045 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[23]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.351      ;
; 1.045 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.351      ;
; 1.046 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[10]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                               ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.351      ;
; 1.046 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[22]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.352      ;
; 1.049 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.357      ;
; 1.053 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[30]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.359      ;
; 1.054 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[26]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.055 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.361      ;
; 1.055 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.361      ;
; 1.058 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.366      ;
; 1.059 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.365      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.064 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.370      ;
; 1.066 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.066 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.067 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.373      ;
; 1.068 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.068 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.068 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.070 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.379      ;
; 1.070 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.376      ;
; 1.071 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[77]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.072 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.378      ;
; 1.073 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[79]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.379      ;
; 1.074 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.380      ;
; 1.076 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.382      ;
; 1.077 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.077 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.077 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.383      ;
; 1.079 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.385      ;
; 1.079 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.385      ;
; 1.080 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.386      ;
; 1.080 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.386      ;
; 1.081 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.389      ;
; 1.084 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.107 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[17]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[17]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.413      ;
; 1.156 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[0]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.167 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[16]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.473      ;
; 1.180 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.486      ;
; 1.193 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[20]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.193 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[27]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.197 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.503      ;
; 1.198 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[19]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.504      ;
; 1.201 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.507      ;
; 1.205 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[2]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.513      ;
; 1.210 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.516      ;
; 1.213 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.519      ;
; 1.226 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.230 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[0]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.538      ;
; 1.232 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.235 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.241 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[37]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.243 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[1]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.549      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 20.242 ; 20.242 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 19.569 ; 19.569 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 20.242 ; 20.242 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 16.187 ; 16.187 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.000 ; 15.000 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 15.000 ; 15.000 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.987 ; 12.987 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 13.764 ; 13.764 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.929 ; 19.929 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 19.182 ; 19.182 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.888 ; 18.888 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.862 ; 17.862 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 19.923 ; 19.923 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 18.323 ; 18.323 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 19.929 ; 19.929 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.378 ; 17.378 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.284 ; 17.284 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.639 ; 17.639 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.648 ; 17.648 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 18.689 ; 18.689 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 18.517 ; 18.517 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.664 ; 18.664 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 18.244 ; 18.244 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 19.136 ; 19.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.867 ; 18.867 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 19.098 ; 19.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 19.379 ; 19.379 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.727 ; 16.727 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.503 ; 17.503 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.177 ; 17.177 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.716 ; 18.716 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.170 ; 18.170 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 18.435 ; 18.435 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 18.694 ; 18.694 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 18.370 ; 18.370 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 18.568 ; 18.568 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 18.160 ; 18.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 17.964 ; 17.964 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 17.680 ; 17.680 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.302 ; 18.302 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.944 ; 18.944 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 27.273 ; 27.273 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 26.829 ; 26.829 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 23.445 ; 23.445 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 23.267 ; 23.267 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 23.988 ; 23.988 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 22.896 ; 22.896 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 24.028 ; 24.028 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 23.508 ; 23.508 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 24.502 ; 24.502 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 24.423 ; 24.423 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.027 ; 23.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 24.756 ; 24.756 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 25.059 ; 25.059 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 25.672 ; 25.672 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 25.280 ; 25.280 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 25.451 ; 25.451 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 25.536 ; 25.536 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 26.818 ; 26.818 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 23.596 ; 23.596 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 26.304 ; 26.304 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 23.435 ; 23.435 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 25.802 ; 25.802 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 25.839 ; 25.839 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 26.601 ; 26.601 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 25.789 ; 25.789 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 26.880 ; 26.880 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 25.221 ; 25.221 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.260 ; 25.260 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 25.939 ; 25.939 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 24.957 ; 24.957 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 25.924 ; 25.924 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 27.273 ; 27.273 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.109 ; 25.109 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.379 ; 13.379 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.177 ; 12.177 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.504 ; 10.504 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.963 ; 10.963 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.456 ; 10.456 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 9.430  ; 9.430  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.609 ; 10.609 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.342 ; 12.342 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 13.379 ; 13.379 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.825 ; 11.825 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.263 ; 10.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.542 ; 12.542 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.391 ; 10.391 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.758 ; 10.758 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 13.134 ; 13.134 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.486 ; 10.486 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 11.054 ; 11.054 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 9.825  ; 9.825  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.072 ; 11.072 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.622 ; 11.622 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 12.908 ; 12.908 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.866 ; 10.866 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.203 ; 10.203 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.876 ; 11.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.967 ; 11.967 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.208 ; 10.208 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 11.405 ; 11.405 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 12.594 ; 12.594 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.045 ; 11.045 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.418 ; 12.418 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.393 ; 12.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.587 ; 10.587 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.027 ; 11.027 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.494 ; 12.494 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.034 ; 11.034 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 12.582 ; 12.582 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.490 ; 12.490 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 12.505 ; 12.505 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.594 ; 12.594 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 13.370 ; 13.370 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.078 ; 11.078 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.774 ; 11.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.756 ; 11.756 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.349 ; 19.349 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 15.038 ; 15.038 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 15.300 ; 15.300 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.624 ; 15.624 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 15.555 ; 15.555 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 17.003 ; 17.003 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.599 ; 14.599 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 14.651 ; 14.651 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.364 ; 14.364 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 16.295 ; 16.295 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 14.832 ; 14.832 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.313 ; 15.313 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 16.407 ; 16.407 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.210 ; 15.210 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.784 ; 16.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.645 ; 16.645 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 18.059 ; 18.059 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 17.335 ; 17.335 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 18.349 ; 18.349 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.783 ; 15.783 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.939 ; 17.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.292 ; 17.292 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 15.754 ; 15.754 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.346 ; 16.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 18.438 ; 18.438 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 18.371 ; 18.371 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 19.349 ; 19.349 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 18.251 ; 18.251 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 15.693 ; 15.693 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 19.569 ; 19.569 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 16.472 ; 16.472 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.761 ; 15.761 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 16.472 ; 16.472 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.028 ; 16.028 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 16.028 ; 16.028 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 19.616 ; 19.616 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 20.893 ; 20.893 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 17.722 ; 17.722 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.182 ; 15.182 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 14.382 ; 14.382 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 15.182 ; 15.182 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.869 ; 14.869 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.278 ; 13.278 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 14.028 ; 14.028 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 10.859 ; 10.859 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.146 ; 12.146 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.869 ; 14.869 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.937 ; 10.937 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 14.859 ; 14.859 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.859 ; 10.859 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 13.712 ; 13.712 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.682 ; 13.682 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.110 ; 10.110 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 21.154 ; 21.154 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 21.154 ; 21.154 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 17.689 ; 17.689 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 19.586 ; 19.586 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 20.533 ; 20.533 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.722 ; 16.722 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 17.490 ; 17.490 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 18.850 ; 18.850 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 19.114 ; 19.114 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 20.416 ; 20.416 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 16.298 ; 16.298 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 18.850 ; 18.850 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 19.114 ; 19.114 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 20.456 ; 20.456 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 16.722 ; 16.722 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 16.906 ; 16.906 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 20.541 ; 20.541 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 20.852 ; 20.852 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 20.552 ; 20.552 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 20.563 ; 20.563 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 20.492 ; 20.492 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 20.864 ; 20.864 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 20.864 ; 20.864 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 15.015 ; 15.015 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 15.005 ; 15.005 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 14.751 ; 14.751 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 14.313 ; 14.313 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 15.939 ; 15.939 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 15.361 ; 15.361 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 16.981 ; 16.981 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 14.130 ; 14.130 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 13.670 ; 13.670 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 16.448 ; 16.448 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 15.304 ; 15.304 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 12.981 ; 12.981 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 17.103 ; 17.103 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.900 ; 14.900 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.700 ; 14.700 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.682 ; 14.682 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 15.572 ; 15.572 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.626 ; 15.626 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 15.359 ; 15.359 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 15.435 ; 15.435 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 17.277 ; 17.277 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 18.210 ; 18.210 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.940 ; 15.940 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 15.603 ; 15.603 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 15.489 ; 15.489 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 17.525 ; 17.525 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 17.469 ; 17.469 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 17.182 ; 17.182 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 14.774 ; 14.774 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 17.682 ; 17.682 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 16.798 ; 16.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 13.310 ; 13.310 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.360 ; 12.360 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.942 ; 12.942 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.987 ; 12.987 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.713 ; 12.713 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.962 ; 13.962 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.395 ; 12.395 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.556 ; 12.556 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.866 ; 14.866 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.016 ; 14.016 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.143 ; 13.143 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.340 ; 13.340 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 15.622 ; 15.622 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 15.586 ; 15.586 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 13.979 ; 13.979 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.477 ; 13.477 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.328 ; 14.328 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.966 ; 12.966 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 13.592 ; 13.592 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 14.179 ; 14.179 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 14.362 ; 14.362 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 16.216 ; 16.216 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.306 ; 14.306 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.063 ; 14.063 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.179 ; 14.179 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.798 ; 16.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 15.950 ; 15.950 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.448 ; 15.448 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 16.357 ; 16.357 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.692 ; 13.692 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 13.692 ; 13.692 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.349 ; 20.349 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.494 ; 17.494 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 18.613 ; 18.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 17.591 ; 17.591 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.721 ; 17.721 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 19.510 ; 19.510 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 17.528 ; 17.528 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 19.926 ; 19.926 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 17.616 ; 17.616 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 18.660 ; 18.660 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 18.041 ; 18.041 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 20.018 ; 20.018 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 17.728 ; 17.728 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 18.303 ; 18.303 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 17.403 ; 17.403 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 17.808 ; 17.808 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 19.152 ; 19.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 17.742 ; 17.742 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.541 ; 15.541 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 19.448 ; 19.448 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.351 ; 19.351 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.503 ; 17.503 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 19.129 ; 19.129 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 18.869 ; 18.869 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 18.328 ; 18.328 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.115 ; 17.115 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 16.832 ; 16.832 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 20.349 ; 20.349 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 17.521 ; 17.521 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.465 ; 17.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 17.361 ; 17.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 17.425 ; 17.425 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.823 ; 17.823 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.554 ; 21.554 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 17.443 ; 17.443 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 20.071 ; 20.071 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 16.674 ; 16.674 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.111 ; 17.111 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 18.517 ; 18.517 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.730 ; 17.730 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 17.777 ; 17.777 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 17.416 ; 17.416 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 18.019 ; 18.019 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 18.729 ; 18.729 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 19.976 ; 19.976 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 19.737 ; 19.737 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 16.934 ; 16.934 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 18.232 ; 18.232 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 21.554 ; 21.554 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 18.455 ; 18.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 18.012 ; 18.012 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.395 ; 18.395 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 16.089 ; 16.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.914 ; 16.914 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 16.394 ; 16.394 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 18.250 ; 18.250 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.363 ; 16.363 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 21.084 ; 21.084 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 17.213 ; 17.213 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 18.601 ; 18.601 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.966 ; 18.966 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 19.223 ; 19.223 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 20.025 ; 20.025 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 16.312 ; 16.312 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 16.833 ; 16.833 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.722 ; 17.722 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 21.204 ; 21.204 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 19.046 ; 19.046 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 20.013 ; 20.013 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 20.351 ; 20.351 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 16.499 ; 16.499 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 20.625 ; 20.625 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 19.384 ; 19.384 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 21.012 ; 21.012 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 19.770 ; 19.770 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 19.629 ; 19.629 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 18.298 ; 18.298 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 21.194 ; 21.194 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 20.569 ; 20.569 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 18.644 ; 18.644 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 18.848 ; 18.848 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 21.204 ; 21.204 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 20.339 ; 20.339 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 20.202 ; 20.202 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 20.128 ; 20.128 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 20.788 ; 20.788 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 19.337 ; 19.337 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 18.584 ; 18.584 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 19.427 ; 19.427 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 19.472 ; 19.472 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 18.993 ; 18.993 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 19.130 ; 19.130 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 19.386 ; 19.386 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 20.713 ; 20.713 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 19.802 ; 19.802 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 20.167 ; 20.167 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 19.764 ; 19.764 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 18.065 ; 18.065 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 20.449 ; 20.449 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.317 ; 14.317 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 9.844  ; 9.844  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.005 ; 11.005 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.849  ; 9.849  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 12.409 ; 12.409 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.173 ; 11.173 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 12.151 ; 12.151 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.467 ; 12.467 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 14.317 ; 14.317 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.641 ; 11.641 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.220 ; 11.220 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.856 ; 11.856 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.234 ; 10.234 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.657 ; 11.657 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.454 ; 12.454 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.480 ; 10.480 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.311 ; 10.311 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 20.252 ; 20.252 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 16.048 ; 16.048 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 12.308 ; 12.308 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 13.998 ; 13.998 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.141 ; 12.141 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.811 ; 11.811 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.283 ; 14.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 13.555 ; 13.555 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.884 ; 10.884 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.545 ; 10.545 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 10.002 ; 10.002 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.581 ; 13.581 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.647 ; 11.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.384 ; 11.384 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.708 ; 12.708 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.468 ; 12.468 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.401 ; 11.401 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 12.779 ; 12.779 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.572 ; 12.572 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 14.171 ; 14.171 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 10.844 ; 10.844 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.976 ; 13.976 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 13.961 ; 13.961 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.408 ; 13.408 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 14.283 ; 14.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.128 ; 10.128 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.741 ; 11.741 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.735 ; 11.735 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 13.602 ; 13.602 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 10.854 ; 10.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.555 ; 10.555 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 10.052 ; 10.052 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.617 ; 11.617 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.384 ; 11.384 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.698 ; 12.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.653 ; 11.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.869 ; 10.869 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.033 ; 12.033 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.411 ; 11.411 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 12.829 ; 12.829 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.039 ; 12.039 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 10.519 ; 10.519 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.542 ; 12.542 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.961 ; 13.961 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.844 ; 10.844 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 13.971 ; 13.971 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.408 ; 13.408 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.138 ; 10.138 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 11.701 ; 11.701 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.032 ; 16.032 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.919 ; 12.919 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.500 ; 12.500 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.535 ; 13.535 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.875 ; 12.875 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.694 ; 12.694 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 14.182 ; 14.182 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 11.483 ; 11.483 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.120 ; 14.120 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 16.032 ; 16.032 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.057 ; 13.057 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.573 ; 12.573 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 15.348 ; 15.348 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 14.226 ; 14.226 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.902 ; 12.902 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.581 ; 13.581 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.527 ; 13.527 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.350 ; 14.350 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.846 ; 12.846 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.280 ; 13.280 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.878 ; 12.878 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 14.897 ; 14.897 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 15.031 ; 15.031 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.998 ; 14.998 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.821 ; 12.821 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.561 ; 13.561 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.853 ; 13.853 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.474 ; 11.474 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.255 ; 12.255 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.932 ; 14.932 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.093 ; 12.093 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.385 ; 14.385 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.385 ; 14.385 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.146 ; 11.146 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.114 ; 11.114 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.750 ; 12.750 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 12.750 ; 12.750 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 27.594 ; 27.594 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 14.337 ; 14.337 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 14.337 ; 14.337 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 15.078 ; 15.078 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 11.379 ; 11.379 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 10.482 ; 10.482 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 10.482 ; 10.482 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 12.066 ; 12.066 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 10.368 ; 10.368 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 13.145 ; 13.145 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 13.557 ; 13.557 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 10.690 ; 10.690 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 14.073 ; 14.073 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.470 ; 12.470 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 14.267 ; 14.267 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 11.547 ; 11.547 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 11.882 ; 11.882 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 10.663 ; 10.663 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 11.604 ; 11.604 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 12.294 ; 12.294 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 11.720 ; 11.720 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 12.537 ; 12.537 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 13.278 ; 13.278 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 12.064 ; 12.064 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 14.097 ; 14.097 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 12.488 ; 12.488 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 10.368 ; 10.368 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 11.691 ; 11.691 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.109 ; 11.109 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.570 ; 12.570 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 13.540 ; 13.540 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 11.820 ; 11.820 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 12.054 ; 12.054 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 12.036 ; 12.036 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 11.579 ; 11.579 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 12.589 ; 12.589 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 13.009 ; 13.009 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 12.289 ; 12.289 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 13.843 ; 13.843 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 14.336 ; 14.336 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 13.325 ; 13.325 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 13.975 ; 13.975 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 13.098 ; 13.098 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 13.895 ; 13.895 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 13.111 ; 13.111 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.536 ; 14.536 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 13.638 ; 13.638 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 12.519 ; 12.519 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 13.872 ; 13.872 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 13.824 ; 13.824 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 14.672 ; 14.672 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 14.992 ; 14.992 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 14.339 ; 14.339 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 14.996 ; 14.996 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 15.915 ; 15.915 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 12.580 ; 12.580 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 14.695 ; 14.695 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 12.289 ; 12.289 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 15.286 ; 15.286 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 13.005 ; 13.005 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 15.381 ; 15.381 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 13.994 ; 13.994 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 14.533 ; 14.533 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 12.289 ; 12.289 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 12.649 ; 12.649 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 14.073 ; 14.073 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 13.045 ; 13.045 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 13.349 ; 13.349 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 14.209 ; 14.209 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 12.504 ; 12.504 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.430  ; 9.430  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.177 ; 12.177 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.504 ; 10.504 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.963 ; 10.963 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.456 ; 10.456 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 9.430  ; 9.430  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.609 ; 10.609 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.342 ; 12.342 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 13.379 ; 13.379 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.825 ; 11.825 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.263 ; 10.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.542 ; 12.542 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.391 ; 10.391 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.758 ; 10.758 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 13.134 ; 13.134 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.486 ; 10.486 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 11.054 ; 11.054 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 9.825  ; 9.825  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.072 ; 11.072 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.622 ; 11.622 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 12.908 ; 12.908 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.866 ; 10.866 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.203 ; 10.203 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.876 ; 11.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.967 ; 11.967 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.208 ; 10.208 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 11.405 ; 11.405 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 12.594 ; 12.594 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.045 ; 11.045 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.418 ; 12.418 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.393 ; 12.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.587 ; 10.587 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.027 ; 11.027 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.494 ; 12.494 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.034 ; 11.034 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 12.582 ; 12.582 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.490 ; 12.490 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 12.505 ; 12.505 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.594 ; 12.594 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 13.370 ; 13.370 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.078 ; 11.078 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.774 ; 11.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.756 ; 11.756 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 13.433 ; 13.433 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 12.689 ; 12.689 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 13.015 ; 13.015 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 11.969 ; 11.969 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 14.291 ; 14.291 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 11.699 ; 11.699 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 11.663 ; 11.663 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 11.290 ; 11.290 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 13.139 ; 13.139 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 11.625 ; 11.625 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 11.982 ; 11.982 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 12.901 ; 12.901 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 11.667 ; 11.667 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 13.113 ; 13.113 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 12.916 ; 12.916 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 14.196 ; 14.196 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 13.443 ; 13.443 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 14.365 ; 14.365 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 11.634 ; 11.634 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 13.789 ; 13.789 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 12.963 ; 12.963 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 11.289 ; 11.289 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 11.778 ; 11.778 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 13.801 ; 13.801 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 13.647 ; 13.647 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 14.525 ; 14.525 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 13.354 ; 13.354 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 10.280 ; 10.280 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 14.337 ; 14.337 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 12.118 ; 12.118 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 12.118 ; 12.118 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.705 ; 12.705 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 10.894 ; 10.894 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 13.202 ; 13.202 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 10.894 ; 10.894 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 13.549 ; 13.549 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 14.227 ; 14.227 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 12.966 ; 12.966 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 12.243 ; 12.243 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 12.243 ; 12.243 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.110 ; 10.110 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.278 ; 13.278 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 14.028 ; 14.028 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 10.859 ; 10.859 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.146 ; 12.146 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.869 ; 14.869 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.937 ; 10.937 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 14.859 ; 14.859 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.859 ; 10.859 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 13.712 ; 13.712 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.682 ; 13.682 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.110 ; 10.110 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 15.544 ; 15.544 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 12.111 ; 12.111 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 15.184 ; 15.184 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 14.949 ; 14.949 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 12.932 ; 12.932 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 15.296 ; 15.296 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 14.806 ; 14.806 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 12.736 ; 12.736 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 15.296 ; 15.296 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 14.722 ; 14.722 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 14.846 ; 14.846 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 12.932 ; 12.932 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 13.481 ; 13.481 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 14.957 ; 14.957 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 15.317 ; 15.317 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 15.017 ; 15.017 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 14.979 ; 14.979 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 14.957 ; 14.957 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 15.976 ; 15.976 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 15.976 ; 15.976 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 12.041 ; 12.041 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 12.031 ; 12.031 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 12.285 ; 12.285 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 12.437 ; 12.437 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 11.549 ; 11.549 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 13.778 ; 13.778 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 12.833 ; 12.833 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 14.512 ; 14.512 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 11.807 ; 11.807 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 11.261 ; 11.261 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 13.476 ; 13.476 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.828 ; 12.828 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 13.822 ; 13.822 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 11.720 ; 11.720 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 12.366 ; 12.366 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.118 ; 13.118 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 12.842 ; 12.842 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 11.764 ; 11.764 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.157 ; 14.157 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 14.026 ; 14.026 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 12.620 ; 12.620 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 12.562 ; 12.562 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 11.451 ; 11.451 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 12.262 ; 12.262 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 11.996 ; 11.996 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 12.774 ; 12.774 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.911 ; 13.911 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 13.729 ; 13.729 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 13.116 ; 13.116 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 12.926 ; 12.926 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 11.177 ; 11.177 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 13.310 ; 13.310 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.372 ; 12.372 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.274 ; 12.274 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.325 ; 12.325 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.075 ; 13.075 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 12.783 ; 12.783 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 11.632 ; 11.632 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 11.306 ; 11.306 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.536 ; 13.536 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 12.984 ; 12.984 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 11.633 ; 11.633 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 11.801 ; 11.801 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 13.960 ; 13.960 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.533 ; 13.533 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 12.339 ; 12.339 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 11.837 ; 11.837 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 12.688 ; 12.688 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 11.177 ; 11.177 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 11.328 ; 11.328 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 12.157 ; 12.157 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 11.965 ; 11.965 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 14.074 ; 14.074 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 11.570 ; 11.570 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 11.212 ; 11.212 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 11.623 ; 11.623 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 13.876 ; 13.876 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 12.941 ; 12.941 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 12.351 ; 12.351 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 13.463 ; 13.463 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 13.692 ; 13.692 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 10.327 ; 10.327 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 11.889 ; 11.889 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 13.006 ; 13.006 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 11.980 ; 11.980 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 12.166 ; 12.166 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 14.371 ; 14.371 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 11.920 ; 11.920 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 14.381 ; 14.381 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 12.005 ; 12.005 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 13.144 ; 13.144 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 12.950 ; 12.950 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 14.519 ; 14.519 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 12.195 ; 12.195 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 12.583 ; 12.583 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 11.966 ; 11.966 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 11.944 ; 11.944 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 12.195 ; 12.195 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 10.327 ; 10.327 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 14.298 ; 14.298 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 13.840 ; 13.840 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 12.126 ; 12.126 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 13.926 ; 13.926 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 13.853 ; 13.853 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 12.832 ; 12.832 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 11.166 ; 11.166 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 10.890 ; 10.890 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 14.780 ; 14.780 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 11.953 ; 11.953 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 12.461 ; 12.461 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 12.117 ; 12.117 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 12.361 ; 12.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 12.352 ; 12.352 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 10.527 ; 10.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 12.039 ; 12.039 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 14.148 ; 14.148 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 11.271 ; 11.271 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 11.678 ; 11.678 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 12.211 ; 12.211 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 12.616 ; 12.616 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 11.437 ; 11.437 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 12.531 ; 12.531 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 13.168 ; 13.168 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 13.915 ; 13.915 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 13.170 ; 13.170 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 11.178 ; 11.178 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 12.307 ; 12.307 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 15.630 ; 15.630 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 12.907 ; 12.907 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 12.390 ; 12.390 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 12.808 ; 12.808 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 10.675 ; 10.675 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 11.323 ; 11.323 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 10.772 ; 10.772 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 12.664 ; 12.664 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 10.827 ; 10.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 15.217 ; 15.217 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 10.938 ; 10.938 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 13.302 ; 13.302 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 12.690 ; 12.690 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 12.882 ; 12.882 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 13.683 ; 13.683 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 11.335 ; 11.335 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 10.527 ; 10.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 10.968 ; 10.968 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 10.503 ; 10.503 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 10.596 ; 10.596 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 11.563 ; 11.563 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 13.474 ; 13.474 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 10.968 ; 10.968 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 12.571 ; 12.571 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 10.615 ; 10.615 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 12.954 ; 12.954 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 11.715 ; 11.715 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 11.259 ; 11.259 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 10.742 ; 10.742 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 12.825 ; 12.825 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 10.676 ; 10.676 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 11.274 ; 11.274 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 13.200 ; 13.200 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 12.329 ; 12.329 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 12.227 ; 12.227 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 11.787 ; 11.787 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 12.830 ; 12.830 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 11.774 ; 11.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 10.573 ; 10.573 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 11.429 ; 11.429 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 11.918 ; 11.918 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 11.437 ; 11.437 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 11.088 ; 11.088 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 11.380 ; 11.380 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 12.718 ; 12.718 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 10.937 ; 10.937 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 11.773 ; 11.773 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 12.139 ; 12.139 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 10.503 ; 10.503 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 12.439 ; 12.439 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.844  ; 9.844  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 9.844  ; 9.844  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.005 ; 11.005 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.849  ; 9.849  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 12.409 ; 12.409 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.173 ; 11.173 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 12.151 ; 12.151 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.467 ; 12.467 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 14.317 ; 14.317 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.641 ; 11.641 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.220 ; 11.220 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.856 ; 11.856 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.234 ; 10.234 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.657 ; 11.657 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.454 ; 12.454 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.480 ; 10.480 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.311 ; 10.311 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 15.088 ; 15.088 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 11.238 ; 11.238 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 12.308 ; 12.308 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 13.998 ; 13.998 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.141 ; 12.141 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.811 ; 11.811 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.002 ; 10.002 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 13.555 ; 13.555 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.884 ; 10.884 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.545 ; 10.545 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 10.002 ; 10.002 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.581 ; 13.581 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.647 ; 11.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.384 ; 11.384 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.708 ; 12.708 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.468 ; 12.468 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.401 ; 11.401 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 12.779 ; 12.779 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.572 ; 12.572 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 14.171 ; 14.171 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 10.844 ; 10.844 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.976 ; 13.976 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 13.961 ; 13.961 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.408 ; 13.408 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 14.283 ; 14.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.128 ; 10.128 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.741 ; 11.741 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.052 ; 10.052 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.735 ; 11.735 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 13.602 ; 13.602 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 10.854 ; 10.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.555 ; 10.555 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 10.052 ; 10.052 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.617 ; 11.617 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.384 ; 11.384 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.698 ; 12.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.653 ; 11.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.869 ; 10.869 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.033 ; 12.033 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.411 ; 11.411 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 12.829 ; 12.829 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.039 ; 12.039 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 10.519 ; 10.519 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.542 ; 12.542 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.961 ; 13.961 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.844 ; 10.844 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 13.971 ; 13.971 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.408 ; 13.408 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.138 ; 10.138 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 11.701 ; 11.701 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.348 ; 10.348 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.452 ; 12.452 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 11.734 ; 11.734 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 12.726 ; 12.726 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 11.702 ; 11.702 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 10.503 ; 10.503 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 11.614 ; 11.614 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 13.678 ; 13.678 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 10.487 ; 10.487 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.399 ; 13.399 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.797 ; 13.797 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.729 ; 12.729 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 11.239 ; 11.239 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 13.671 ; 13.671 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.226 ; 12.226 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.450 ; 11.450 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 12.689 ; 12.689 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.266 ; 13.266 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 13.285 ; 13.285 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 11.607 ; 11.607 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 12.494 ; 12.494 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 11.412 ; 11.412 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 13.396 ; 13.396 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.221 ; 13.221 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 13.257 ; 13.257 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 11.404 ; 11.404 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 11.527 ; 11.527 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 12.300 ; 12.300 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 10.348 ; 10.348 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.945 ; 12.945 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 11.345 ; 11.345 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.428 ; 12.428 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 11.114 ; 11.114 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.580 ; 13.580 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.146 ; 11.146 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.114 ; 11.114 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 12.750 ; 12.750 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 13.334 ; 13.334 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 74.359 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.227 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 74.359 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.680      ;
; 74.445 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.594      ;
; 74.462 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.604      ;
; 74.467 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.572      ;
; 74.568 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.497      ;
; 74.568 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.468      ;
; 74.581 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.483      ;
; 74.662 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.377      ;
; 74.685 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.354      ;
; 74.716 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.320      ;
; 74.725 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 5.343      ;
; 74.765 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.301      ;
; 74.766 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.273      ;
; 74.782 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.284      ;
; 74.783 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 5.257      ;
; 74.804 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.262      ;
; 74.819 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.244      ;
; 74.839 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.200      ;
; 74.840 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.199      ;
; 74.869 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.197      ;
; 74.871 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.194      ;
; 74.876 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.163      ;
; 74.884 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.180      ;
; 74.888 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.177      ;
; 74.901 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.163      ;
; 74.905 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.158      ;
; 74.910 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.155      ;
; 74.923 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.141      ;
; 74.925 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.137      ;
; 74.933 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.106      ;
; 74.938 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 5.123      ;
; 74.942 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.124      ;
; 74.943 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.123      ;
; 74.947 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.013      ; 5.096      ;
; 74.975 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.090      ;
; 74.978 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 5.061      ;
; 74.988 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.076      ;
; 75.011 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 5.051      ;
; 75.018 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 5.013      ;
; 75.018 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 5.048      ;
; 75.018 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.018      ;
; 75.024 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 5.037      ;
; 75.028 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 5.040      ;
; 75.036 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[23]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.006      ; 5.000      ;
; 75.045 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 5.023      ;
; 75.048 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.017      ;
; 75.049 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 5.016      ;
; 75.050 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.071      ; 5.020      ;
; 75.061 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.003      ;
; 75.062 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 5.002      ;
; 75.067 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[21]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.969      ;
; 75.067 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.964      ;
; 75.067 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 5.001      ;
; 75.081 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.985      ;
; 75.082 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.949      ;
; 75.082 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.983      ;
; 75.086 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[14]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.954      ;
; 75.089 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.942      ;
; 75.094 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.972      ;
; 75.099 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.013      ; 4.944      ;
; 75.103 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.937      ;
; 75.117 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[22]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.919      ;
; 75.121 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.942      ;
; 75.124 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.941      ;
; 75.125 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.915      ;
; 75.129 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.902      ;
; 75.131 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.900      ;
; 75.132 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.936      ;
; 75.137 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.927      ;
; 75.140 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[16]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.897      ;
; 75.141 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.925      ;
; 75.153 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.878      ;
; 75.156 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.913      ;
; 75.158 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB          ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clock        ; Clock       ; 80.000       ; 0.009      ; 4.881      ;
; 75.168 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.897      ;
; 75.169 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB          ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.899      ;
; 75.177 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.863      ;
; 75.178 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.853      ;
; 75.187 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.878      ;
; 75.190 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[26]                                                               ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.838      ;
; 75.190 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.850      ;
; 75.191 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.009      ; 4.848      ;
; 75.200 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.865      ;
; 75.200 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.864      ;
; 75.200 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.831      ;
; 75.202 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.071      ; 4.868      ;
; 75.205 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.826      ;
; 75.205 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.863      ;
; 75.206 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.862      ;
; 75.213 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[13]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.851      ;
; 75.226 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.811      ;
; 75.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.835      ;
; 75.240 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[12]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.821      ;
; 75.240 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.009      ; 4.799      ;
; 75.247 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.818      ;
; 75.254 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[28]                                                               ; Clock        ; Clock       ; 80.000       ; -0.002     ; 4.774      ;
; 75.254 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[24]                                                               ; Clock        ; Clock       ; 80.000       ; 0.001      ; 4.777      ;
; 75.260 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.804      ;
; 75.262 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[1] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[23]                                                               ; Clock        ; Clock       ; 80.000       ; 0.009      ; 4.777      ;
; 75.263 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.777      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.227 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.379      ;
; 0.235 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.383      ;
; 0.236 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[1]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.384      ;
; 0.248 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg2 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.437      ;
; 0.249 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg7 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.438      ;
; 0.298 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                            ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.446      ;
; 0.299 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[25]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.447      ;
; 0.303 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[23]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.451      ;
; 0.303 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.452      ;
; 0.304 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]                                                              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.454      ;
; 0.304 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[22]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[22]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.304 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[28]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[28]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.304 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.306 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[10]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[10]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.454      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.307 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[30]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[19]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[19]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[26]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[15]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                              ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.460      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]   ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.003      ; 0.464      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[2]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.317 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[31]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.322 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                               ; Clock        ; Clock       ; 0.000        ; 0.002      ; 0.472      ;
; 0.324 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.344 ; IF_PC_Reg:IF_PC_Reg|PC_IF[16]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.348 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]  ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[0]                                                                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a27~porta_datain_reg1 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.549      ;
; 0.358 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.506      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[61]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[4]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[35]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[59]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[53]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.361 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg5  ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.560      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[16]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[61]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; ID_Registers:ID_Registers|Register_File_rtl_0_bypass[43]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[13]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[65]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[24]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.363 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[77]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[30]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[79]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[12]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.365 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[1]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[18]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a18~porta_datain_reg3 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.555      ;
; 0.367 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.561      ;
; 0.367 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[27]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[14]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg5  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.547      ;
; 0.372 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[17]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[17]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a0~porta_datain_reg7  ; Clock        ; Clock       ; 0.000        ; 0.043      ; 0.555      ;
; 0.382 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[27]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; ID_Registers:ID_Registers|Register_File_rtl_1_bypass[60]          ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[21]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[12]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_gqg1:auto_generated|ram_block1a9~porta_datain_reg3  ; Clock        ; Clock       ; 0.000        ; 0.053      ; 0.571      ;
; 0.383 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[20]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[82]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.385 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[19]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[19]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.386 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[66]      ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[23]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[2]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.388 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.389 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.537      ;
; 0.392 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.540      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_we_reg       ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 7.251 ; 7.251 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 7.068 ; 7.068 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 7.251 ; 7.251 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.097 ; 6.097 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.877 ; 5.877 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.877 ; 5.877 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.333 ; 5.333 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 7.389 ; 7.389 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.920 ; 6.920 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.942 ; 6.942 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.678 ; 6.678 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 7.389 ; 7.389 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.855 ; 6.855 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 7.192 ; 7.192 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.531 ; 6.531 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.559 ; 6.559 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.604 ; 6.604 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.619 ; 6.619 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.978 ; 6.978 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 6.889 ; 6.889 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.858 ; 6.858 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.795 ; 6.795 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 7.074 ; 7.074 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.890 ; 6.890 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 6.951 ; 6.951 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 7.238 ; 7.238 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.253 ; 6.253 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.629 ; 6.629 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 6.449 ; 6.449 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.992 ; 6.992 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.828 ; 6.828 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.863 ; 6.863 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 7.021 ; 7.021 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.885 ; 6.885 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.791 ; 6.791 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 6.782 ; 6.782 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.721 ; 6.721 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.625 ; 6.625 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.814 ; 6.814 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.927 ; 6.927 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.758 ; 9.758 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 9.542 ; 9.542 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 8.274 ; 8.274 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 8.203 ; 8.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 8.261 ; 8.261 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 8.064 ; 8.064 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 8.392 ; 8.392 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 8.343 ; 8.343 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 8.431 ; 8.431 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 8.486 ; 8.486 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 8.312 ; 8.312 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.585 ; 8.585 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 8.757 ; 8.757 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 9.084 ; 9.084 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 8.919 ; 8.919 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 8.961 ; 8.961 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 9.017 ; 9.017 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 9.365 ; 9.365 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 8.505 ; 8.505 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 9.238 ; 9.238 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 8.378 ; 8.378 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 9.067 ; 9.067 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 9.278 ; 9.278 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 9.515 ; 9.515 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 9.195 ; 9.195 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 9.539 ; 9.539 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 9.119 ; 9.119 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 9.100 ; 9.100 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 9.041 ; 9.041 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 9.056 ; 9.056 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 9.266 ; 9.266 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 9.758 ; 9.758 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 9.145 ; 9.145 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.279 ; 5.279 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.549 ; 4.549 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.815 ; 4.815 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 5.279 ; 5.279 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.777 ; 4.777 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.630 ; 4.630 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.048 ; 5.048 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.241 ; 4.241 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.475 ; 7.475 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.774 ; 5.774 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.806 ; 5.806 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.874 ; 5.874 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 6.006 ; 6.006 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.968 ; 5.968 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.643 ; 5.643 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 6.390 ; 6.390 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.729 ; 5.729 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.766 ; 5.766 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.753 ; 5.753 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 6.306 ; 6.306 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 5.826 ; 5.826 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.987 ; 5.987 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.229 ; 6.229 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.050 ; 6.050 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.464 ; 6.464 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.473 ; 6.473 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.639 ; 6.639 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.840 ; 6.840 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.298 ; 6.298 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.822 ; 6.822 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 6.752 ; 6.752 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 6.268 ; 6.268 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 6.490 ; 6.490 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 7.066 ; 7.066 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 7.175 ; 7.175 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 7.475 ; 7.475 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 7.202 ; 7.202 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.264 ; 6.264 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 7.068 ; 7.068 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 6.553 ; 6.553 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 6.035 ; 6.035 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 6.553 ; 6.553 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.032 ; 6.032 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 6.032 ; 6.032 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.800 ; 5.800 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 7.028 ; 7.028 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 7.429 ; 7.429 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.590 ; 6.590 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.965 ; 5.965 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.656 ; 5.656 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.965 ; 5.965 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 5.952 ; 5.952 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.952 ; 5.952 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.942 ; 5.942 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 7.746 ; 7.746 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 7.746 ; 7.746 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 6.604 ; 6.604 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 7.089 ; 7.089 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 7.532 ; 7.532 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.303 ; 6.303 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 6.543 ; 6.543 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.924 ; 6.924 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 7.112 ; 7.112 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 7.521 ; 7.521 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.217 ; 6.217 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.924 ; 6.924 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 7.112 ; 7.112 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 7.561 ; 7.561 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.303 ; 6.303 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 6.241 ; 6.241 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 7.539 ; 7.539 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 7.470 ; 7.470 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 7.428 ; 7.428 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 7.562 ; 7.562 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 7.368 ; 7.368 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 7.556 ; 7.556 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 7.556 ; 7.556 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 7.018 ; 7.018 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 6.006 ; 6.006 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.996 ; 5.996 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.770 ; 5.770 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.609 ; 5.609 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.598 ; 5.598 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 6.087 ; 6.087 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 6.372 ; 6.372 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.421 ; 5.421 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 6.266 ; 6.266 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.870 ; 5.870 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 6.321 ; 6.321 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 5.801 ; 5.801 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 5.742 ; 5.742 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 5.789 ; 5.789 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.980 ; 5.980 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 6.103 ; 6.103 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 6.021 ; 6.021 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 6.028 ; 6.028 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 6.605 ; 6.605 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 6.961 ; 6.961 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 6.246 ; 6.246 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 6.450 ; 6.450 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 6.212 ; 6.212 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 6.234 ; 6.234 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 6.159 ; 6.159 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 6.782 ; 6.782 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 6.918 ; 6.918 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 7.018 ; 7.018 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 6.735 ; 6.735 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.939 ; 5.939 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 6.550 ; 6.550 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.458 ; 6.458 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.338 ; 5.338 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.873 ; 5.873 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.409 ; 5.409 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.341 ; 5.341 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.343 ; 5.343 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 6.088 ; 6.088 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.944 ; 5.944 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.644 ; 5.644 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.467 ; 5.467 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.825 ; 5.825 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.338 ; 5.338 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.775 ; 5.775 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.267 ; 6.267 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.955 ; 5.955 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.764 ; 5.764 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.877 ; 5.877 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.458 ; 6.458 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 6.382 ; 6.382 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.114 ; 6.114 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.416 ; 6.416 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 8.158 ; 8.158 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 7.156 ; 7.156 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 7.405 ; 7.405 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 7.000 ; 7.000 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.996 ; 6.996 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 7.984 ; 7.984 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 7.240 ; 7.240 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 8.055 ; 8.055 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.203 ; 7.203 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 7.599 ; 7.599 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 7.218 ; 7.218 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 8.158 ; 8.158 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 7.418 ; 7.418 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 7.326 ; 7.326 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.120 ; 7.120 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 7.210 ; 7.210 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 7.592 ; 7.592 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 7.414 ; 7.414 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.559 ; 6.559 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 7.844 ; 7.844 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 7.775 ; 7.775 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.173 ; 7.173 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 7.554 ; 7.554 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 7.588 ; 7.588 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 7.393 ; 7.393 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.928 ; 6.928 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 6.986 ; 6.986 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 7.842 ; 7.842 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 7.320 ; 7.320 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 7.206 ; 7.206 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 7.182 ; 7.182 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 7.189 ; 7.189 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 7.330 ; 7.330 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 8.313 ; 8.313 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 6.881 ; 6.881 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 7.935 ; 7.935 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 6.542 ; 6.542 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 6.827 ; 6.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 7.075 ; 7.075 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 7.381 ; 7.381 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 6.938 ; 6.938 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.855 ; 6.855 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 7.336 ; 7.336 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 7.553 ; 7.553 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 8.058 ; 8.058 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.558 ; 7.558 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.527 ; 6.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 7.247 ; 7.247 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 8.147 ; 8.147 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 7.442 ; 7.442 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 7.466 ; 7.466 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.463 ; 7.463 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.025 ; 7.025 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 6.737 ; 6.737 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.519 ; 7.519 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 6.952 ; 6.952 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 8.313 ; 8.313 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 6.788 ; 6.788 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.504 ; 7.504 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 7.187 ; 7.187 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.273 ; 7.273 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.676 ; 7.676 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.741 ; 6.741 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 6.569 ; 6.569 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.870 ; 6.870 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 7.896 ; 7.896 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 7.055 ; 7.055 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 7.285 ; 7.285 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 7.580 ; 7.580 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 6.822 ; 6.822 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 7.401 ; 7.401 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 7.158 ; 7.158 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 7.896 ; 7.896 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 7.259 ; 7.259 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 7.206 ; 7.206 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 6.896 ; 6.896 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 7.646 ; 7.646 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 7.581 ; 7.581 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 6.969 ; 6.969 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 6.878 ; 6.878 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 7.592 ; 7.592 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 7.305 ; 7.305 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 7.342 ; 7.342 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 7.453 ; 7.453 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 7.376 ; 7.376 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 7.127 ; 7.127 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 6.869 ; 6.869 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 7.085 ; 7.085 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 7.289 ; 7.289 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 7.069 ; 7.069 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 7.131 ; 7.131 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 7.123 ; 7.123 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 7.558 ; 7.558 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 7.191 ; 7.191 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 7.482 ; 7.482 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 7.272 ; 7.272 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 6.668 ; 6.668 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 7.485 ; 7.485 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.261 ; 4.261 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.577 ; 4.577 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.536 ; 4.536 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 7.261 ; 7.261 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 6.116 ; 6.116 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.218 ; 5.218 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.787 ; 4.787 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.691 ; 5.691 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.536 ; 4.536 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.148 ; 5.148 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.544 ; 5.544 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.531 ; 5.531 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.829 ; 4.829 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 6.142 ; 6.142 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.284 ; 5.284 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.058 ; 5.058 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.269 ; 5.269 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.219 ; 5.219 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.561 ; 5.561 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.699 ; 4.699 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.411 ; 5.411 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 6.142 ; 6.142 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 6.038 ; 6.038 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.599 ; 5.599 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.403 ; 5.403 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.826 ; 5.826 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.334 ; 5.334 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.638 ; 5.638 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.743 ; 5.743 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.690 ; 5.690 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.259 ; 5.259 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.703 ; 4.703 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.872 ; 4.872 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.674 ; 5.674 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.674 ; 5.674 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 9.792 ; 9.792 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.807 ; 5.807 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.353 ; 4.353 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.430 ; 5.430 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.555 ; 4.555 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 4.786 ; 4.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.077 ; 5.077 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.353 ; 4.353 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.447 ; 5.447 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.363 ; 5.363 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.471 ; 5.471 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.489 ; 5.489 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.255 ; 5.255 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.134 ; 5.134 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.813 ; 5.813 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.808 ; 5.808 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.658 ; 5.658 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.812 ; 5.812 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.864 ; 5.864 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.953 ; 5.953 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.563 ; 5.563 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.753 ; 5.753 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.549 ; 4.549 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.815 ; 4.815 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 5.279 ; 5.279 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.241 ; 4.241 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.777 ; 4.777 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.630 ; 4.630 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.048 ; 5.048 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.241 ; 4.241 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.283 ; 5.283 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.562 ; 5.562 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.381 ; 5.381 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 5.500 ; 5.500 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 5.760 ; 5.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.459 ; 5.459 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.491 ; 5.491 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.952 ; 5.952 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.942 ; 5.942 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.141 ; 6.141 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.809 ; 5.809 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 5.913 ; 5.913 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.834 ; 5.834 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.916 ; 5.916 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.834 ; 5.834 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.956 ; 5.956 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 5.920 ; 5.920 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.874 ; 5.874 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.832 ; 5.832 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 5.943 ; 5.943 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.772 ; 5.772 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.197 ; 6.197 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.197 ; 6.197 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.775 ; 4.775 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.408 ; 5.408 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.307 ; 5.307 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.510 ; 5.510 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.589 ; 5.589 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.411 ; 5.411 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.836 ; 4.836 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.397 ; 5.397 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.796 ; 4.796 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.314 ; 5.314 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.816 ; 4.816 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.786 ; 5.786 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.749 ; 5.749 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 4.925 ; 4.925 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.854 ; 5.854 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.687 ; 5.687 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.798 ; 5.798 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.066 ; 5.066 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 4.965 ; 4.965 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.188 ; 5.188 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.930 ; 5.930 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.153 ; 5.153 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 4.632 ; 4.632 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.930 ; 5.930 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 4.720 ; 4.720 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 4.775 ; 4.775 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 5.511 ; 5.511 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 4.561 ; 4.561 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 5.501 ; 5.501 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 4.700 ; 4.700 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 5.132 ; 5.132 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.261 ; 4.261 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.577 ; 4.577 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.536 ; 4.536 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.817 ; 5.817 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.218 ; 5.218 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.787 ; 4.787 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.691 ; 5.691 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.536 ; 4.536 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.148 ; 5.148 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.544 ; 5.544 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.531 ; 5.531 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.829 ; 4.829 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.789 ; 4.789 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.611 ; 4.611 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.553 ; 5.553 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.348 ; 5.348 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 61.775 ; 0.227 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 61.775 ; 0.227 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 20.242 ; 20.242 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 19.569 ; 19.569 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 20.242 ; 20.242 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 16.187 ; 16.187 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.000 ; 15.000 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 15.000 ; 15.000 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.987 ; 12.987 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 13.764 ; 13.764 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.929 ; 19.929 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 19.182 ; 19.182 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.888 ; 18.888 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 17.862 ; 17.862 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 19.923 ; 19.923 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 18.323 ; 18.323 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 19.929 ; 19.929 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 17.378 ; 17.378 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.284 ; 17.284 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.639 ; 17.639 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 17.648 ; 17.648 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 18.689 ; 18.689 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 18.517 ; 18.517 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.664 ; 18.664 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 18.244 ; 18.244 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 19.136 ; 19.136 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 18.867 ; 18.867 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 19.098 ; 19.098 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 19.379 ; 19.379 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 16.727 ; 16.727 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.503 ; 17.503 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.177 ; 17.177 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.716 ; 18.716 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 18.170 ; 18.170 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 18.435 ; 18.435 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 18.694 ; 18.694 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 18.370 ; 18.370 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 18.568 ; 18.568 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 18.160 ; 18.160 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 17.964 ; 17.964 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 17.680 ; 17.680 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 18.302 ; 18.302 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.944 ; 18.944 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 27.273 ; 27.273 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 26.829 ; 26.829 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 23.445 ; 23.445 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 23.267 ; 23.267 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 23.988 ; 23.988 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 22.896 ; 22.896 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 24.028 ; 24.028 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 23.508 ; 23.508 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 24.502 ; 24.502 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 24.423 ; 24.423 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.027 ; 23.027 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 24.756 ; 24.756 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 25.059 ; 25.059 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 25.672 ; 25.672 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 25.280 ; 25.280 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 25.451 ; 25.451 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 25.536 ; 25.536 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 26.818 ; 26.818 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 23.596 ; 23.596 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 26.304 ; 26.304 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 23.435 ; 23.435 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 25.802 ; 25.802 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 25.839 ; 25.839 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 26.601 ; 26.601 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 25.789 ; 25.789 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 26.880 ; 26.880 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 25.221 ; 25.221 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 25.260 ; 25.260 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 25.939 ; 25.939 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 24.957 ; 24.957 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 25.924 ; 25.924 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 27.273 ; 27.273 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.109 ; 25.109 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 13.379 ; 13.379 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 12.177 ; 12.177 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 10.504 ; 10.504 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.963 ; 10.963 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.456 ; 10.456 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 12.303 ; 12.303 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 9.430  ; 9.430  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.609 ; 10.609 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 12.342 ; 12.342 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 13.379 ; 13.379 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 11.825 ; 11.825 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.263 ; 10.263 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 12.542 ; 12.542 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 10.391 ; 10.391 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 10.758 ; 10.758 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 11.355 ; 11.355 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 13.134 ; 13.134 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.486 ; 10.486 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 11.054 ; 11.054 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 9.825  ; 9.825  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 11.072 ; 11.072 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.622 ; 11.622 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 12.908 ; 12.908 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.866 ; 10.866 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 12.203 ; 12.203 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.203 ; 10.203 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.819 ; 11.819 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 11.876 ; 11.876 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 11.967 ; 11.967 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 10.208 ; 10.208 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.684 ; 11.684 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 11.405 ; 11.405 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 12.594 ; 12.594 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.045 ; 11.045 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 12.418 ; 12.418 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.393 ; 12.393 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.990 ; 11.990 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 12.903 ; 12.903 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 10.587 ; 10.587 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 11.027 ; 11.027 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 12.494 ; 12.494 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.034 ; 11.034 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 12.582 ; 12.582 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 11.208 ; 11.208 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 12.490 ; 12.490 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 12.505 ; 12.505 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 12.594 ; 12.594 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 13.370 ; 13.370 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 11.078 ; 11.078 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 11.099 ; 11.099 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.774 ; 11.774 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 9.804  ; 9.804  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 11.756 ; 11.756 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.349 ; 19.349 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 10.712 ; 10.712 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.659 ; 10.659 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 15.038 ; 15.038 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 15.300 ; 15.300 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.624 ; 15.624 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 15.555 ; 15.555 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 17.003 ; 17.003 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 14.599 ; 14.599 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 14.651 ; 14.651 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 14.364 ; 14.364 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 16.295 ; 16.295 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 14.832 ; 14.832 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 15.313 ; 15.313 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 16.407 ; 16.407 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 15.210 ; 15.210 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 16.784 ; 16.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 16.645 ; 16.645 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 18.059 ; 18.059 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 17.335 ; 17.335 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 18.349 ; 18.349 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 15.783 ; 15.783 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.939 ; 17.939 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 17.292 ; 17.292 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 15.754 ; 15.754 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 16.346 ; 16.346 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 18.438 ; 18.438 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 18.371 ; 18.371 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 19.349 ; 19.349 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 18.251 ; 18.251 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 15.693 ; 15.693 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 19.569 ; 19.569 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 16.472 ; 16.472 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 15.761 ; 15.761 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 16.472 ; 16.472 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.028 ; 16.028 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 16.028 ; 16.028 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 14.727 ; 14.727 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 19.616 ; 19.616 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 20.893 ; 20.893 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 17.722 ; 17.722 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.182 ; 15.182 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 14.382 ; 14.382 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 15.182 ; 15.182 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.869 ; 14.869 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 13.278 ; 13.278 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 14.028 ; 14.028 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 10.859 ; 10.859 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 12.146 ; 12.146 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.869 ; 14.869 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 11.839 ; 11.839 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 11.169 ; 11.169 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 10.937 ; 10.937 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 14.859 ; 14.859 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 10.859 ; 10.859 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 13.712 ; 13.712 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 10.170 ; 10.170 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.682 ; 13.682 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 10.110 ; 10.110 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 21.154 ; 21.154 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 21.154 ; 21.154 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 17.689 ; 17.689 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 19.586 ; 19.586 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 20.533 ; 20.533 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.722 ; 16.722 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 17.490 ; 17.490 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 18.850 ; 18.850 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 19.114 ; 19.114 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 20.416 ; 20.416 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 16.298 ; 16.298 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 18.850 ; 18.850 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 19.114 ; 19.114 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 20.456 ; 20.456 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 16.722 ; 16.722 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 16.906 ; 16.906 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 20.541 ; 20.541 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 20.852 ; 20.852 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 20.552 ; 20.552 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 20.563 ; 20.563 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 20.492 ; 20.492 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 20.864 ; 20.864 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 20.864 ; 20.864 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 15.015 ; 15.015 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 15.005 ; 15.005 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 14.751 ; 14.751 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 14.313 ; 14.313 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 15.939 ; 15.939 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 15.361 ; 15.361 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 16.981 ; 16.981 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 14.130 ; 14.130 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 13.670 ; 13.670 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 16.448 ; 16.448 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 15.304 ; 15.304 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 12.981 ; 12.981 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 17.103 ; 17.103 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 14.900 ; 14.900 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 14.700 ; 14.700 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 14.682 ; 14.682 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 15.572 ; 15.572 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 15.626 ; 15.626 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 15.359 ; 15.359 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 15.435 ; 15.435 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 17.277 ; 17.277 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 18.210 ; 18.210 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 15.940 ; 15.940 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 16.957 ; 16.957 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 15.603 ; 15.603 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 15.564 ; 15.564 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 15.489 ; 15.489 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 17.525 ; 17.525 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 17.469 ; 17.469 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 18.322 ; 18.322 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 17.182 ; 17.182 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 14.774 ; 14.774 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 17.682 ; 17.682 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 16.798 ; 16.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 13.310 ; 13.310 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 14.013 ; 14.013 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.360 ; 12.360 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.942 ; 12.942 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 12.987 ; 12.987 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.713 ; 12.713 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.962 ; 13.962 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 13.742 ; 13.742 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.395 ; 12.395 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 12.556 ; 12.556 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 14.866 ; 14.866 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 14.016 ; 14.016 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 13.143 ; 13.143 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.340 ; 13.340 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 15.622 ; 15.622 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 15.586 ; 15.586 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 13.979 ; 13.979 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 13.477 ; 13.477 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 14.328 ; 14.328 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.966 ; 12.966 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 13.592 ; 13.592 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 14.179 ; 14.179 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 14.362 ; 14.362 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 16.216 ; 16.216 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 14.306 ; 14.306 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.063 ; 14.063 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 14.179 ; 14.179 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.798 ; 16.798 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 15.950 ; 15.950 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 15.448 ; 15.448 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 16.357 ; 16.357 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.692 ; 13.692 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 13.692 ; 13.692 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 10.907 ; 10.907 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 12.213 ; 12.213 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 11.149 ; 11.149 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 20.349 ; 20.349 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.494 ; 17.494 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 18.613 ; 18.613 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 17.591 ; 17.591 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 17.721 ; 17.721 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 19.510 ; 19.510 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 17.528 ; 17.528 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 19.926 ; 19.926 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 17.616 ; 17.616 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 18.660 ; 18.660 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 18.041 ; 18.041 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 20.018 ; 20.018 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 17.728 ; 17.728 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 18.303 ; 18.303 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 17.403 ; 17.403 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 17.808 ; 17.808 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 19.152 ; 19.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 17.742 ; 17.742 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 15.541 ; 15.541 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 19.448 ; 19.448 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 19.351 ; 19.351 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 17.503 ; 17.503 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 19.129 ; 19.129 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 18.869 ; 18.869 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 18.328 ; 18.328 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.115 ; 17.115 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 16.832 ; 16.832 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 20.349 ; 20.349 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 17.521 ; 17.521 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 17.465 ; 17.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 17.361 ; 17.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 17.425 ; 17.425 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 17.823 ; 17.823 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.554 ; 21.554 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 17.443 ; 17.443 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 20.071 ; 20.071 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 16.674 ; 16.674 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 17.111 ; 17.111 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 18.517 ; 18.517 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 17.730 ; 17.730 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 17.777 ; 17.777 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 17.416 ; 17.416 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 18.019 ; 18.019 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 18.729 ; 18.729 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 19.976 ; 19.976 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 19.737 ; 19.737 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 16.934 ; 16.934 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 18.232 ; 18.232 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 21.554 ; 21.554 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 18.455 ; 18.455 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 18.012 ; 18.012 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.395 ; 18.395 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 16.089 ; 16.089 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 16.914 ; 16.914 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 16.394 ; 16.394 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 18.250 ; 18.250 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 16.363 ; 16.363 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 21.084 ; 21.084 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 17.213 ; 17.213 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 18.601 ; 18.601 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 18.966 ; 18.966 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 19.223 ; 19.223 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 20.025 ; 20.025 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 16.312 ; 16.312 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 16.833 ; 16.833 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 17.722 ; 17.722 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 21.204 ; 21.204 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 19.046 ; 19.046 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 20.013 ; 20.013 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 20.351 ; 20.351 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 16.499 ; 16.499 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 20.625 ; 20.625 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 19.384 ; 19.384 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 21.012 ; 21.012 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 19.770 ; 19.770 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 19.629 ; 19.629 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 18.298 ; 18.298 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 21.194 ; 21.194 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 20.569 ; 20.569 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 18.644 ; 18.644 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 18.848 ; 18.848 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 21.204 ; 21.204 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 20.339 ; 20.339 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 20.202 ; 20.202 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 20.128 ; 20.128 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 20.788 ; 20.788 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 19.337 ; 19.337 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 18.584 ; 18.584 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 19.427 ; 19.427 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 19.472 ; 19.472 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 18.993 ; 18.993 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 19.130 ; 19.130 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 19.386 ; 19.386 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 20.713 ; 20.713 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 19.802 ; 19.802 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 20.167 ; 20.167 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 19.764 ; 19.764 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 18.065 ; 18.065 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 20.449 ; 20.449 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 14.317 ; 14.317 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 9.844  ; 9.844  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.265 ; 11.265 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 11.005 ; 11.005 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.849  ; 9.849  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.482 ; 11.482 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 12.557 ; 12.557 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 12.409 ; 12.409 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.062 ; 11.062 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.084 ; 11.084 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 11.173 ; 11.173 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 12.151 ; 12.151 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 12.467 ; 12.467 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 14.317 ; 14.317 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.493 ; 12.493 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 11.641 ; 11.641 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 12.636 ; 12.636 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 11.065 ; 11.065 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 10.649 ; 10.649 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 11.220 ; 11.220 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.856 ; 11.856 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.234 ; 10.234 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 13.451 ; 13.451 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.030 ; 12.030 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.657 ; 11.657 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 12.454 ; 12.454 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 10.729 ; 10.729 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 10.480 ; 10.480 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 10.311 ; 10.311 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 20.252 ; 20.252 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 16.048 ; 16.048 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 11.179 ; 11.179 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 13.268 ; 13.268 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 12.308 ; 12.308 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 13.998 ; 13.998 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 10.819 ; 10.819 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 12.141 ; 12.141 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 11.811 ; 11.811 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 11.122 ; 11.122 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.283 ; 14.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.748 ; 11.748 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 13.555 ; 13.555 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.784 ; 11.784 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 10.884 ; 10.884 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 10.545 ; 10.545 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 10.002 ; 10.002 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 13.581 ; 13.581 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 13.088 ; 13.088 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.647 ; 11.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 11.384 ; 11.384 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 12.708 ; 12.708 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.468 ; 12.468 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.013 ; 12.013 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.401 ; 11.401 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 12.779 ; 12.779 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 10.509 ; 10.509 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 12.572 ; 12.572 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 14.171 ; 14.171 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 10.844 ; 10.844 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 13.976 ; 13.976 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 13.961 ; 13.961 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 13.408 ; 13.408 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 14.283 ; 14.283 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.128 ; 10.128 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.187 ; 11.187 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 11.741 ; 11.741 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.735 ; 11.735 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 13.602 ; 13.602 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.834 ; 11.834 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 10.854 ; 10.854 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 14.264 ; 14.264 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 10.555 ; 10.555 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 10.052 ; 10.052 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 12.761 ; 12.761 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 13.601 ; 13.601 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 13.078 ; 13.078 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.617 ; 11.617 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 11.384 ; 11.384 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 12.698 ; 12.698 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 11.653 ; 11.653 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 10.869 ; 10.869 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.033 ; 12.033 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.411 ; 11.411 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 12.829 ; 12.829 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 12.039 ; 12.039 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 10.519 ; 10.519 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.542 ; 12.542 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 13.565 ; 13.565 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.961 ; 13.961 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 10.844 ; 10.844 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 13.971 ; 13.971 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 13.408 ; 13.408 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 10.436 ; 10.436 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 14.233 ; 14.233 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.138 ; 10.138 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.247 ; 11.247 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 11.701 ; 11.701 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 16.032 ; 16.032 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 12.919 ; 12.919 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.500 ; 12.500 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.535 ; 13.535 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.875 ; 12.875 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.020 ; 11.020 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.694 ; 12.694 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 14.182 ; 14.182 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 11.483 ; 11.483 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 14.120 ; 14.120 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 16.032 ; 16.032 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 13.057 ; 13.057 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.573 ; 12.573 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 15.348 ; 15.348 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 14.226 ; 14.226 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 12.902 ; 12.902 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 13.581 ; 13.581 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 13.527 ; 13.527 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.350 ; 14.350 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.846 ; 12.846 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.280 ; 13.280 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 12.878 ; 12.878 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 14.897 ; 14.897 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 15.031 ; 15.031 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.998 ; 14.998 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 12.821 ; 12.821 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.561 ; 13.561 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.853 ; 13.853 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 11.474 ; 11.474 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 12.255 ; 12.255 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 14.932 ; 14.932 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.093 ; 12.093 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 13.981 ; 13.981 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.385 ; 14.385 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.385 ; 14.385 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.146 ; 11.146 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 11.269 ; 11.269 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.114 ; 11.114 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 12.750 ; 12.750 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 12.750 ; 12.750 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 11.108 ; 11.108 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 10.765 ; 10.765 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 10.808 ; 10.808 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 27.594 ; 27.594 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.807 ; 5.807 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.108 ; 5.108 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 4.516 ; 4.516 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.353 ; 4.353 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.642 ; 5.642 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.430 ; 5.430 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 4.745 ; 4.745 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 4.924 ; 4.924 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 4.555 ; 4.555 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 4.786 ; 4.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.052 ; 5.052 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.077 ; 5.077 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.817 ; 4.817 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 4.353 ; 4.353 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 4.863 ; 4.863 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.961 ; 4.961 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 4.907 ; 4.907 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.101 ; 5.101 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.447 ; 5.447 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.554 ; 5.554 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.363 ; 5.363 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.234 ; 5.234 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.471 ; 5.471 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.245 ; 5.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.489 ; 5.489 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.255 ; 5.255 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.134 ; 5.134 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.320 ; 5.320 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.813 ; 5.813 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.808 ; 5.808 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 5.658 ; 5.658 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.812 ; 5.812 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 6.056 ; 6.056 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.717 ; 5.717 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.864 ; 5.864 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.393 ; 5.393 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.953 ; 5.953 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.563 ; 5.563 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 5.753 ; 5.753 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.136 ; 5.136 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.303 ; 5.303 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.818 ; 4.818 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.549 ; 4.549 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.463 ; 4.463 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 4.815 ; 4.815 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.735 ; 4.735 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.663 ; 4.663 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 5.076 ; 5.076 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 5.279 ; 5.279 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.438 ; 4.438 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.475 ; 4.475 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 5.070 ; 5.070 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.498 ; 4.498 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.899 ; 4.899 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.243 ; 4.243 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 5.114 ; 5.114 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.628 ; 4.628 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.364 ; 4.364 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.241 ; 4.241 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.883 ; 4.883 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.991 ; 4.991 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.707 ; 4.707 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.731 ; 4.731 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.777 ; 4.777 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.541 ; 4.541 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 5.095 ; 5.095 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.662 ; 4.662 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 4.859 ; 4.859 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.918 ; 4.918 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 4.559 ; 4.559 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 4.630 ; 4.630 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 5.059 ; 5.059 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 5.048 ; 5.048 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 5.090 ; 5.090 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 4.732 ; 4.732 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 5.533 ; 5.533 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.838 ; 4.838 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.241 ; 4.241 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.704 ; 4.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.653 ; 4.653 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.172 ; 5.172 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.199 ; 5.199 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 4.807 ; 4.807 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.283 ; 5.283 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 4.894 ; 4.894 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.093 ; 5.093 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.198 ; 5.198 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.562 ; 5.562 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 5.299 ; 5.299 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 4.880 ; 4.880 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.381 ; 5.381 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 4.695 ; 4.695 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 5.500 ; 5.500 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 5.760 ; 5.760 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 5.459 ; 5.459 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.372 ; 4.372 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.294 ; 5.294 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.491 ; 5.491 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 5.311 ; 5.311 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 4.971 ; 4.971 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.534 ; 5.534 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.102 ; 5.102 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 5.952 ; 5.952 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.680 ; 4.680 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.942 ; 5.942 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.466 ; 5.466 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.461 ; 4.461 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.436 ; 5.436 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.401 ; 4.401 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 6.141 ; 6.141 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 5.809 ; 5.809 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 5.913 ; 5.913 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 5.834 ; 5.834 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.916 ; 5.916 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.194 ; 5.194 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.904 ; 5.904 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 5.834 ; 5.834 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.956 ; 5.956 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 5.229 ; 5.229 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 5.920 ; 5.920 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 5.874 ; 5.874 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 5.832 ; 5.832 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 5.943 ; 5.943 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 5.772 ; 5.772 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.197 ; 6.197 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.197 ; 6.197 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.121 ; 5.121 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 4.775 ; 4.775 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.408 ; 5.408 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 4.779 ; 4.779 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 4.671 ; 4.671 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 5.107 ; 5.107 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 5.307 ; 5.307 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.855 ; 4.855 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.760 ; 4.760 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 4.963 ; 4.963 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.510 ; 5.510 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.781 ; 4.781 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.008 ; 5.008 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 4.898 ; 4.898 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.159 ; 5.159 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.589 ; 5.589 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.411 ; 5.411 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.253 ; 5.253 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.439 ; 5.439 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 5.241 ; 5.241 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.427 ; 5.427 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 5.593 ; 5.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.931 ; 4.931 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 4.954 ; 4.954 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 4.836 ; 4.836 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.397 ; 5.397 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 4.773 ; 4.773 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.015 ; 5.015 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.165 ; 5.165 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.624 ; 4.624 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 4.694 ; 4.694 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.968 ; 4.968 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.796 ; 4.796 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 4.891 ; 4.891 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.314 ; 5.314 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 4.901 ; 4.901 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.247 ; 5.247 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.228 ; 5.228 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.446 ; 5.446 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.650 ; 4.650 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.081 ; 5.081 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 4.816 ; 4.816 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.786 ; 5.786 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 4.983 ; 4.983 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.749 ; 5.749 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 4.925 ; 4.925 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 5.286 ; 5.286 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.854 ; 5.854 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.099 ; 5.099 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 4.987 ; 4.987 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 4.869 ; 4.869 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.426 ; 5.426 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.687 ; 5.687 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.465 ; 5.465 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.392 ; 5.392 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.454 ; 5.454 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.103 ; 5.103 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.798 ; 5.798 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 4.989 ; 4.989 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 5.125 ; 5.125 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.031 ; 5.031 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.066 ; 5.066 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 4.965 ; 4.965 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 4.626 ; 4.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 4.929 ; 4.929 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.188 ; 5.188 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 4.749 ; 4.749 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 5.260 ; 5.260 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.579 ; 5.579 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 5.085 ; 5.085 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.930 ; 5.930 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.153 ; 5.153 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 4.632 ; 4.632 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.930 ; 5.930 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 4.720 ; 4.720 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.221 ; 5.221 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.487 ; 5.487 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 4.705 ; 4.705 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.514 ; 4.514 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 4.717 ; 4.717 ; Rise       ; Clock           ;
; Read_Data_MEM[*]                ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Read_Data_MEM[0]               ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  Read_Data_MEM[1]               ; Clock      ; 4.775 ; 4.775 ; Rise       ; Clock           ;
;  Read_Data_MEM[2]               ; Clock      ; 5.511 ; 5.511 ; Rise       ; Clock           ;
;  Read_Data_MEM[3]               ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Read_Data_MEM[4]               ; Clock      ; 5.011 ; 5.011 ; Rise       ; Clock           ;
;  Read_Data_MEM[5]               ; Clock      ; 4.561 ; 4.561 ; Rise       ; Clock           ;
;  Read_Data_MEM[6]               ; Clock      ; 5.501 ; 5.501 ; Rise       ; Clock           ;
;  Read_Data_MEM[7]               ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  Read_Data_MEM[8]               ; Clock      ; 4.700 ; 4.700 ; Rise       ; Clock           ;
;  Read_Data_MEM[9]               ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  Read_Data_MEM[10]              ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  Read_Data_MEM[11]              ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
;  Read_Data_MEM[12]              ; Clock      ; 4.631 ; 4.631 ; Rise       ; Clock           ;
;  Read_Data_MEM[13]              ; Clock      ; 4.585 ; 4.585 ; Rise       ; Clock           ;
;  Read_Data_MEM[14]              ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Read_Data_MEM[15]              ; Clock      ; 4.940 ; 4.940 ; Rise       ; Clock           ;
;  Read_Data_MEM[16]              ; Clock      ; 4.995 ; 4.995 ; Rise       ; Clock           ;
;  Read_Data_MEM[17]              ; Clock      ; 5.001 ; 5.001 ; Rise       ; Clock           ;
;  Read_Data_MEM[18]              ; Clock      ; 5.042 ; 5.042 ; Rise       ; Clock           ;
;  Read_Data_MEM[19]              ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  Read_Data_MEM[20]              ; Clock      ; 4.515 ; 4.515 ; Rise       ; Clock           ;
;  Read_Data_MEM[21]              ; Clock      ; 4.734 ; 4.734 ; Rise       ; Clock           ;
;  Read_Data_MEM[22]              ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Read_Data_MEM[23]              ; Clock      ; 4.809 ; 4.809 ; Rise       ; Clock           ;
;  Read_Data_MEM[24]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[25]              ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
;  Read_Data_MEM[26]              ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Read_Data_MEM[27]              ; Clock      ; 4.546 ; 4.546 ; Rise       ; Clock           ;
;  Read_Data_MEM[28]              ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Read_Data_MEM[29]              ; Clock      ; 5.049 ; 5.049 ; Rise       ; Clock           ;
;  Read_Data_MEM[30]              ; Clock      ; 4.456 ; 4.456 ; Rise       ; Clock           ;
;  Read_Data_MEM[31]              ; Clock      ; 5.132 ; 5.132 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.261 ; 4.261 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 4.648 ; 4.648 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.577 ; 4.577 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.259 ; 4.259 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.900 ; 4.900 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.922 ; 4.922 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.852 ; 4.852 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.564 ; 4.564 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.670 ; 4.670 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.536 ; 4.536 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 4.887 ; 4.887 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 5.767 ; 5.767 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.906 ; 4.906 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.615 ; 4.615 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.540 ; 4.540 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.567 ; 4.567 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 5.100 ; 5.100 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.380 ; 4.380 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 5.262 ; 5.262 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.933 ; 4.933 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.857 ; 4.857 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 5.043 ; 5.043 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.534 ; 4.534 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.453 ; 4.453 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.817 ; 5.817 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 4.782 ; 4.782 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 4.878 ; 4.878 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 5.301 ; 5.301 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 4.981 ; 4.981 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.504 ; 5.504 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 4.757 ; 4.757 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 6.007 ; 6.007 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 4.960 ; 4.960 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.888 ; 4.888 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.711 ; 4.711 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.526 ; 4.526 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.390 ; 4.390 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 5.304 ; 5.304 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.223 ; 5.223 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.977 ; 4.977 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 5.214 ; 5.214 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.218 ; 5.218 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 4.738 ; 4.738 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.787 ; 4.787 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 5.098 ; 5.098 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.109 ; 5.109 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.694 ; 5.694 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 5.691 ; 5.691 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 5.521 ; 5.521 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 5.572 ; 5.572 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.427 ; 4.427 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.769 ; 4.769 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 5.024 ; 5.024 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.938 ; 4.938 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.681 ; 4.681 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.536 ; 4.536 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 5.236 ; 5.236 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 5.324 ; 5.324 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 4.723 ; 4.723 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 5.204 ; 5.204 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 4.946 ; 4.946 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 4.990 ; 4.990 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.797 ; 4.797 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 5.148 ; 5.148 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 4.606 ; 4.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.079 ; 5.079 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 5.373 ; 5.373 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.544 ; 5.544 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.618 ; 4.618 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 5.711 ; 5.711 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 5.531 ; 5.531 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 5.584 ; 5.584 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 4.472 ; 4.472 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 5.522 ; 5.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.437 ; 4.437 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.829 ; 4.829 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.877 ; 4.877 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.161 ; 5.161 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 4.847 ; 4.847 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 4.998 ; 4.998 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 4.840 ; 4.840 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.402 ; 4.402 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 4.789 ; 4.789 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 5.429 ; 5.429 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 4.468 ; 4.468 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.207 ; 5.207 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.516 ; 5.516 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.175 ; 5.175 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.611 ; 4.611 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.553 ; 5.553 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 5.005 ; 5.005 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.033 ; 5.033 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.348 ; 5.348 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.479 ; 5.479 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 4.854 ; 4.854 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.068 ; 5.068 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 4.790 ; 4.790 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.192 ; 5.192 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.167 ; 5.167 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.688 ; 4.688 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.574 ; 4.574 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.089 ; 5.089 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 4.697 ; 4.697 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.444 ; 5.444 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.683 ; 4.683 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.660 ; 4.660 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 5.060 ; 5.060 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.672 ; 4.672 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.570 ; 4.570 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 5.332 ; 5.332 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 405712   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 405712   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 535   ; 535   ;
; Unconstrained Output Port Paths ; 10346 ; 10346 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Sep 07 22:42:04 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (332104): Reading SDC File: 'MIPS32.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 61.775
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    61.775         0.000 Clock 
Info (332146): Worst-case hold slack is 0.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.745         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 61.775
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 61.775 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.329      3.329  R        clock network delay
    Info (332115):      3.633      0.304     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115):      3.633      0.000 RR  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[11]|regout
    Info (332115):      6.423      2.790 RR    IC  EX_Forward_Unit|Equal0~0|dataa
    Info (332115):      6.957      0.534 RF  CELL  EX_Forward_Unit|Equal0~0|combout
    Info (332115):      7.360      0.403 FF    IC  EX_Forward_Unit|ForwardB_EX[1]~6|dataa
    Info (332115):      7.859      0.499 FR  CELL  EX_Forward_Unit|ForwardB_EX[1]~6|combout
    Info (332115):      8.267      0.408 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[12]~0|dataa
    Info (332115):      8.918      0.651 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[12]~0|combout
    Info (332115):      9.984      1.066 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[3]~11|datab
    Info (332115):     10.608      0.624 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[3]~11|combout
    Info (332115):     10.984      0.376 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[3]~12|datac
    Info (332115):     11.354      0.370 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[3]~12|combout
    Info (332115):     13.285      1.931 RR    IC  EX_ALU|LessThan0~7|dataa
    Info (332115):     13.906      0.621 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):     13.906      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):     13.992      0.086 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):     13.992      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):     14.078      0.086 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):     14.078      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):     14.164      0.086 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):     14.164      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):     14.354      0.190 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):     14.354      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):     14.440      0.086 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):     14.440      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):     14.526      0.086 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):     14.526      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):     14.612      0.086 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):     14.612      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):     14.698      0.086 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):     14.698      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):     14.784      0.086 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):     14.784      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):     14.870      0.086 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):     14.870      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):     14.956      0.086 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):     14.956      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):     15.131      0.175 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):     15.131      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):     15.217      0.086 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):     15.217      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):     15.303      0.086 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):     15.303      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):     15.389      0.086 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):     15.389      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):     15.475      0.086 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):     15.475      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):     15.561      0.086 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):     15.561      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):     15.647      0.086 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):     15.647      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):     15.733      0.086 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):     15.733      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):     15.923      0.190 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):     15.923      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):     16.009      0.086 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):     16.009      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):     16.095      0.086 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):     16.095      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):     16.181      0.086 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):     16.181      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):     16.267      0.086 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):     16.267      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):     16.353      0.086 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):     16.353      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):     16.439      0.086 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):     16.439      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):     16.525      0.086 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):     16.525      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):     17.031      0.506 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):     18.073      1.042 RR    IC  EX_ALU|ALU_Result_EX~0|datad
    Info (332115):     18.279      0.206 RR  CELL  EX_ALU|ALU_Result_EX~0|combout
    Info (332115):     18.647      0.368 RR    IC  EX_ALU|Mux31~3|datad
    Info (332115):     18.853      0.206 RF  CELL  EX_ALU|Mux31~3|combout
    Info (332115):     19.224      0.371 FF    IC  EX_ALU|Mux31~4|datad
    Info (332115):     19.430      0.206 FF  CELL  EX_ALU|Mux31~4|combout
    Info (332115):     20.566      1.136 FF    IC  EX_ALU|Equal0~9|datac
    Info (332115):     20.936      0.370 FR  CELL  EX_ALU|Equal0~9|combout
    Info (332115):     21.290      0.354 RR    IC  EX_ALU|Equal0~10|datad
    Info (332115):     21.496      0.206 RR  CELL  EX_ALU|Equal0~10|combout
    Info (332115):     21.496      0.000 RR    IC  EX_MEM_Pipeline_Stage|Zero_MEM|datain
    Info (332115):     21.604      0.108 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.339      3.339  R        clock network delay
    Info (332115):     83.379      0.040     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Arrival Time  :    21.604
    Info (332115): Data Required Time :    83.379
    Info (332115): Slack              :    61.775 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.745
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.745 
    Info (332115): ===================================================================
    Info (332115): From Node    : ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.329      3.329  R        clock network delay
    Info (332115):      3.633      0.304     uTco  ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]
    Info (332115):      3.633      0.000 RR  CELL  ID_EX_Pipeline_Stage|Read_Data_2_EX[16]|regout
    Info (332115):      4.066      0.433 RR    IC  EX_MEM_Pipeline_Stage|Write_Data_MEM[16]~feeder|datad
    Info (332115):      4.272      0.206 RR  CELL  EX_MEM_Pipeline_Stage|Write_Data_MEM[16]~feeder|combout
    Info (332115):      4.272      0.000 RR    IC  EX_MEM_Pipeline_Stage|Write_Data_MEM[16]|datain
    Info (332115):      4.380      0.108 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.329      3.329  R        clock network delay
    Info (332115):      3.635      0.306      uTh  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.380
    Info (332115): Data Required Time :     3.635
    Info (332115): Slack              :     0.745 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.593      1.358 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.428      0.835 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.593      1.358 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.428      0.835 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 74.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    74.359         0.000 Clock 
Info (332146): Worst-case hold slack is 0.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.227         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.359
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.359 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.703      1.703  R        clock network delay
    Info (332115):      1.838      0.135     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11]
    Info (332115):      1.838      0.000 RR  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[11]|regout
    Info (332115):      2.702      0.864 RR    IC  EX_Forward_Unit|Equal0~0|dataa
    Info (332115):      2.881      0.179 RF  CELL  EX_Forward_Unit|Equal0~0|combout
    Info (332115):      2.991      0.110 FF    IC  EX_Forward_Unit|ForwardB_EX[1]~6|dataa
    Info (332115):      3.163      0.172 FR  CELL  EX_Forward_Unit|ForwardB_EX[1]~6|combout
    Info (332115):      3.276      0.113 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[12]~0|dataa
    Info (332115):      3.448      0.172 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[12]~0|combout
    Info (332115):      3.743      0.295 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[3]~11|datab
    Info (332115):      3.915      0.172 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[3]~11|combout
    Info (332115):      4.019      0.104 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[3]~12|datac
    Info (332115):      4.121      0.102 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[3]~12|combout
    Info (332115):      4.698      0.577 RR    IC  EX_ALU|LessThan0~7|dataa
    Info (332115):      4.841      0.143 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):      4.841      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):      4.875      0.034 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):      4.875      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):      4.909      0.034 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):      4.909      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):      4.943      0.034 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):      4.943      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):      5.034      0.091 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):      5.034      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):      5.068      0.034 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):      5.068      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):      5.102      0.034 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):      5.102      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):      5.136      0.034 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):      5.136      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):      5.170      0.034 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):      5.170      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):      5.204      0.034 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):      5.204      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):      5.238      0.034 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):      5.238      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):      5.272      0.034 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):      5.272      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):      5.356      0.084 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):      5.356      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):      5.390      0.034 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):      5.390      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):      5.424      0.034 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):      5.424      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):      5.458      0.034 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):      5.458      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):      5.492      0.034 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):      5.492      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):      5.526      0.034 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):      5.526      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):      5.560      0.034 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):      5.560      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):      5.594      0.034 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):      5.594      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):      5.685      0.091 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):      5.685      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):      5.719      0.034 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):      5.719      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):      5.753      0.034 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):      5.753      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):      5.787      0.034 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):      5.787      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):      5.821      0.034 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):      5.821      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):      5.855      0.034 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):      5.855      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):      5.889      0.034 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):      5.889      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):      5.923      0.034 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):      5.923      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):      6.085      0.162 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):      6.374      0.289 RR    IC  EX_ALU|ALU_Result_EX~0|datad
    Info (332115):      6.431      0.057 RR  CELL  EX_ALU|ALU_Result_EX~0|combout
    Info (332115):      6.534      0.103 RR    IC  EX_ALU|Mux31~3|datad
    Info (332115):      6.591      0.057 RF  CELL  EX_ALU|Mux31~3|combout
    Info (332115):      6.696      0.105 FF    IC  EX_ALU|Mux31~4|datad
    Info (332115):      6.753      0.057 FF  CELL  EX_ALU|Mux31~4|combout
    Info (332115):      7.086      0.333 FF    IC  EX_ALU|Equal0~9|datac
    Info (332115):      7.188      0.102 FR  CELL  EX_ALU|Equal0~9|combout
    Info (332115):      7.286      0.098 RR    IC  EX_ALU|Equal0~10|datad
    Info (332115):      7.343      0.057 RR  CELL  EX_ALU|Equal0~10|combout
    Info (332115):      7.343      0.000 RR    IC  EX_MEM_Pipeline_Stage|Zero_MEM|datain
    Info (332115):      7.383      0.040 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.712      1.712  R        clock network delay
    Info (332115):     81.742      0.030     uTsu  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.383
    Info (332115): Data Required Time :    81.742
    Info (332115): Slack              :    74.359 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.227
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.227 
    Info (332115): ===================================================================
    Info (332115): From Node    : ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]
    Info (332115): To Node      : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.703      1.703  R        clock network delay
    Info (332115):      1.838      0.135     uTco  ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]
    Info (332115):      1.838      0.000 RR  CELL  ID_EX_Pipeline_Stage|Read_Data_2_EX[16]|regout
    Info (332115):      1.981      0.143 RR    IC  EX_MEM_Pipeline_Stage|Write_Data_MEM[16]~feeder|datad
    Info (332115):      2.038      0.057 RR  CELL  EX_MEM_Pipeline_Stage|Write_Data_MEM[16]~feeder|combout
    Info (332115):      2.038      0.000 RR    IC  EX_MEM_Pipeline_Stage|Write_Data_MEM[16]|datain
    Info (332115):      2.078      0.040 RR  CELL  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.703      1.703  R        clock network delay
    Info (332115):      1.851      0.148      uTh  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.078
    Info (332115): Data Required Time :     1.851
    Info (332115): Slack              :     0.227 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.360      0.746 RR    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.767      0.407 RR  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.360      0.746 FF    IC  ID_Registers|Register_File_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.767      0.407 FF  CELL  ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_ori1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Sun Sep 07 22:42:05 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


