/////////////////////////////////////////////////////////////
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : T-2022.03-SP3
// Date      : Sat Nov 19 17:08:00 2022
/////////////////////////////////////////////////////////////


module balance_cntrl_chk_tb (  );
  wire   clk;

  INVX2_LVT U1 ( .A(clk), .Y(clk) );
endmodule

