Fitter report for test
Sun May 26 17:42:17 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+-----------------------------------+------------------------------------------------+
; Fitter Status                     ; Successful - Sun May 26 17:42:17 2024          ;
; Quartus Prime Version             ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                     ; test                                           ;
; Top-level Entity Name             ; test                                           ;
; Family                            ; Arria II GX                                    ;
; Device                            ; EP2AGX45CU17C4                                 ;
; Timing Models                     ; Final                                          ;
; Logic utilization                 ; 99 %                                           ;
;     Combinational ALUTs           ; 31,180 / 36,100 ( 86 % )                       ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                             ;
;     Dedicated logic registers     ; 11,286 / 36,100 ( 31 % )                       ;
; Total registers                   ; 11286                                          ;
; Total pins                        ; 3 / 176 ( 2 % )                                ;
; Total virtual pins                ; 0                                              ;
; Total block memory bits           ; 0 / 2,939,904 ( 0 % )                          ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                                ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                                  ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                                  ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                                  ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                                  ;
; Total PLLs                        ; 0 / 4 ( 0 % )                                  ;
; Total DLLs                        ; 0 / 2 ( 0 % )                                  ;
+-----------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP2AGX45CU17C4                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processor 3            ;   2.2%      ;
;     Processor 4            ;   2.1%      ;
;     Processor 5            ;   2.0%      ;
;     Processor 6            ;   1.9%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.7%      ;
;     Processors 9-10        ;   1.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                   ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~37            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~37DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~38            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~38DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~75            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~75DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~77            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|_add_map_x_7_wall_end_in~77DUPLICATE            ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|Equal5~3           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|Equal5~3DUPLICATE           ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|indata~0          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|indata~0DUPLICATE          ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|Equal5~1          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|Equal5~1DUPLICATE          ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|Equal5~1          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|Equal5~1DUPLICATE          ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|_net_14~0         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|_net_14~0DUPLICATE         ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|Equal5~3          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|Equal5~3DUPLICATE          ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~3 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~3DUPLICATE ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|_net_16~0         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|_net_16~0DUPLICATE         ;                  ;                       ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|Equal5~7             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|Equal5~7DUPLICATE             ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[0]~80                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[0]~80DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[3]~18                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[3]~18DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[3]~23                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[3]~23DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[3]~30                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[3]~30DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[4]~132                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[4]~132DUPLICATE                              ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[4]~144                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[4]~144DUPLICATE                              ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[7]~24                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[7]~24DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[7]~25                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene1[7]~25DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|_min_select_x_inene2[7]~11                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|_min_select_x_inene2[7]~11DUPLICATE                               ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|LessThan0~5                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|LessThan0~5DUPLICATE                    ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|outplot[0]~8                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2|outplot[0]~8DUPLICATE                   ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|LessThan0~8                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|LessThan0~8DUPLICATE                      ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|outene~0                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|min_select:min_select_x|outene~0DUPLICATE                         ;                  ;                       ;
; meiro:meirotest|kouka:kouka_x|nowplot[0]                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; meiro:meirotest|kouka:kouka_x|nowplot[0]~DUPLICATE                                              ;                  ;                       ;
+----------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 42121 ) ; 0.00 % ( 0 / 42121 )       ; 0.00 % ( 0 / 42121 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 42121 ) ; 0.00 % ( 0 / 42121 )       ; 0.00 % ( 0 / 42121 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 42119 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/socce/Downloads/2024sim/16_8/mazegit/bidirectional-search/FPGA/output_files/test.pin.


+---------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                 ;
+-----------------------------------------------------------------------------------+---------------------------+
; Resource                                                                          ; Usage                     ;
+-----------------------------------------------------------------------------------+---------------------------+
; ALUTs Used                                                                        ; 31,180 / 36,100 ( 86 % )  ;
;     -- Combinational ALUTs                                                        ; 31,180 / 36,100 ( 86 % )  ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )        ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )        ;
; Dedicated logic registers                                                         ; 11,286 / 36,100 ( 31 % )  ;
;                                                                                   ;                           ;
; Combinational ALUT usage by number of inputs                                      ;                           ;
;     -- 7 input functions                                                          ; 532                       ;
;     -- 6 input functions                                                          ; 9823                      ;
;     -- 5 input functions                                                          ; 10438                     ;
;     -- 4 input functions                                                          ; 2159                      ;
;     -- <=3 input functions                                                        ; 8228                      ;
;                                                                                   ;                           ;
; Combinational ALUTs by mode                                                       ;                           ;
;     -- normal mode                                                                ; 30602                     ;
;     -- extended LUT mode                                                          ; 532                       ;
;     -- arithmetic mode                                                            ; 46                        ;
;     -- shared arithmetic mode                                                     ; 0                         ;
;                                                                                   ;                           ;
; Logic utilization                                                                 ; 35,573 / 36,100 ( 99 % )  ;
;     -- Difficulty Clustering Design                                               ; Medium                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 31468                     ;
;         -- Combinational with no register                                         ; 20182                     ;
;         -- Register only                                                          ; 288                       ;
;         -- Combinational with a register                                          ; 10998                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -308                      ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 4413                      ;
;         -- Unavailable due to Memory LAB use                                      ; 0                         ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 532                       ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 1688                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1739                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 48                        ;
;         -- Unavailable due to LAB input limits                                    ; 406                       ;
;                                                                                   ;                           ;
; Total registers*                                                                  ; 11286                     ;
;     -- Dedicated logic registers                                                  ; 11,286 / 36,100 ( 31 % )  ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0                         ;
;                                                                                   ;                           ;
; ALMs:  partially or completely used                                               ; 17,974 / 18,050 ( 100 % ) ;
;                                                                                   ;                           ;
; Total LABs:  partially or completely used                                         ; 1,805 / 1,805 ( 100 % )   ;
;     -- Logic LABs                                                                 ; 1,805 / 1,805 ( 100 % )   ;
;     -- Memory LABs                                                                ; 0 / 1,805 ( 0 % )         ;
;                                                                                   ;                           ;
; Virtual pins                                                                      ; 0                         ;
; I/O pins                                                                          ; 3 / 176 ( 2 % )           ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )            ;
;                                                                                   ;                           ;
; M9K blocks                                                                        ; 0 / 319 ( 0 % )           ;
; Total MLAB memory bits                                                            ; 0                         ;
; Total block memory bits                                                           ; 0 / 2,939,904 ( 0 % )     ;
; Total block memory implementation bits                                            ; 0 / 2,939,904 ( 0 % )     ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )           ;
; PLLs                                                                              ; 0 / 4 ( 0 % )             ;
; Global signals                                                                    ; 2                         ;
;     -- Global clocks                                                              ; 2 / 16 ( 13 % )           ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )            ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )            ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )             ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )             ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )             ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )             ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )             ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)                                            ; 38.0% / 37.1% / 39.5%     ;
; Peak interconnect usage (total/H/V)                                               ; 72.7% / 71.8% / 75.9%     ;
; Maximum fan-out                                                                   ; 11413                     ;
; Highest non-global fan-out                                                        ; 11413                     ;
; Total fan-out                                                                     ; 188818                    ;
; Average fan-out                                                                   ; 4.44                      ;
+-----------------------------------------------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                                         ; Top                     ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Medium                  ; Medium                         ;
;                                                                                   ;                         ;                                ;
; Logic utilization                                                                 ; 35573 / 36100 ( 99 % )  ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 31468                   ; 0                              ;
;         -- Combinational with no register                                         ; 20182                   ; 0                              ;
;         -- Register only                                                          ; 288                     ; 0                              ;
;         -- Combinational with a register                                          ; 10998                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -308                    ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 4413                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                       ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 532                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 1688                    ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1739                    ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 48                      ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 406                     ; 0                              ;
;                                                                                   ;                         ;                                ;
; ALUTs Used                                                                        ; 31180 / 36100 ( 86 % )  ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 31180 / 36100 ( 86 % )  ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )       ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )       ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 11286 / 36100 ( 31 % )  ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                         ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                         ;                                ;
;     -- 7 input functions                                                          ; 532                     ; 0                              ;
;     -- 6 input functions                                                          ; 9823                    ; 0                              ;
;     -- 5 input functions                                                          ; 10438                   ; 0                              ;
;     -- 4 input functions                                                          ; 2159                    ; 0                              ;
;     -- <=3 input functions                                                        ; 8228                    ; 0                              ;
;                                                                                   ;                         ;                                ;
; Combinational ALUTs by mode                                                       ;                         ;                                ;
;     -- normal mode                                                                ; 30602                   ; 0                              ;
;     -- extended LUT mode                                                          ; 532                     ; 0                              ;
;     -- arithmetic mode                                                            ; 46                      ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Total registers                                                                   ; 11286                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 11286 / 36100 ( 31 % )  ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                       ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Memory LAB cells by mode                                                          ;                         ;                                ;
;     -- 64-address deep                                                            ; 0                       ; 0                              ;
;     -- 32-address deep                                                            ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; ALMs:  partially or completely used                                               ; 17974 / 18050 ( 100 % ) ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                         ;                                ;
; Total LABs:  partially or completely used                                         ; 1805 / 1805 ( 100 % )   ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 1805                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Virtual pins                                                                      ; 0                       ; 0                              ;
; I/O pins                                                                          ; 3                       ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )         ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 0                       ; 0                              ;
; Total block memory implementation bits                                            ; 0                       ; 0                              ;
; Clock enable block                                                                ; 2 / 126 ( 1 % )         ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                         ;                                ;
; Connections                                                                       ;                         ;                                ;
;     -- Input Connections                                                          ; 0                       ; 0                              ;
;     -- Registered Input Connections                                               ; 0                       ; 0                              ;
;     -- Output Connections                                                         ; 0                       ; 0                              ;
;     -- Registered Output Connections                                              ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Internal Connections                                                              ;                         ;                                ;
;     -- Total Connections                                                          ; 188817                  ; 1                              ;
;     -- Registered Connections                                                     ; 78935                   ; 0                              ;
;                                                                                   ;                         ;                                ;
; External Connections                                                              ;                         ;                                ;
;     -- Top                                                                        ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Partition Interface                                                               ;                         ;                                ;
;     -- Input Ports                                                                ; 2                       ; 0                              ;
;     -- Output Ports                                                               ; 1                       ; 0                              ;
;     -- Bidir Ports                                                                ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Registered Ports                                                                  ;                         ;                                ;
;     -- Registered Input Ports                                                     ; 0                       ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                       ; 0                              ;
;                                                                                   ;                         ;                                ;
; Port Connectivity                                                                 ;                         ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                       ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                       ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                       ; 0                              ;
+-----------------------------------------------------------------------------------+-------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; m_clock ; T10   ; 3A       ; 26           ; 0            ; 31           ; 11286                 ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; p_reset ; U10   ; 3A       ; 26           ; 0            ; 93           ; 10503                 ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0 ; V14   ; 3A       ; 5            ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                     ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                         ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                          ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                        ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                            ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                            ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                            ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                            ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                          ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                       ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                              ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; C16      ; ASDO                             ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                             ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                            ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                             ; -                      ; -                ; Dedicated Programming Pin ;
+----------+----------------------------------+------------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )  ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )    ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 4 / 22 ( 18 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 38 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 38 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 359        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 363        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 361        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 367        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 372        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 368        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 369        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 366        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 360        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 358        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 364        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 362        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D3       ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 188        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 183        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 184        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 187        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 185        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; m_clock                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 101        ; 3A       ; p_reset                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; HEX0                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; HEX0     ; Incomplete set of assignments ;
; m_clock  ; Incomplete set of assignments ;
; p_reset  ; Incomplete set of assignments ;
; HEX0     ; Missing location assignment   ;
; m_clock  ; Missing location assignment   ;
; p_reset  ; Missing location assignment   ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------+---------------------+--------------+----------+--------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node           ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs         ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                        ; Entity Name ; Library Name ;
;                                      ;                     ;              ;          ;              ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                            ;             ;              ;
+--------------------------------------+---------------------+--------------+----------+--------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+-------------+--------------+
; |test                                ; 31180 (4)           ; 0 (0)        ; 0 (0)    ; 17974 (3)    ; 11286 (2)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 3    ; 0            ; 20182 (1)                      ; 288 (0)            ; 10998 (3)                     ; |test                                                                      ; test        ; work         ;
;    |meiro:meirotest|                 ; 31176 (1)           ; 0 (0)        ; 0 (0)    ; 17973 (0)    ; 11284 (0)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 20181 (1)                      ; 288 (0)            ; 10996 (0)                     ; |test|meiro:meirotest                                                      ; meiro       ; work         ;
;       |kanwa:kanwa_x|                ; 29956 (44)          ; 0 (0)        ; 0 (0)    ; 17201 (139)  ; 10596 (126)               ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18984 (31)                     ; 170 (1)            ; 10973 (13)                    ; |test|meiro:meirotest|kanwa:kanwa_x                                        ; kanwa       ; work         ;
;          |add_all:add_all_x|         ; 29912 (16478)       ; 0 (0)        ; 0 (0)    ; 17183 (6005) ; 10470 (1)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 18953 (11281)                  ; 169 (0)            ; 10961 (5198)                  ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x                      ; add_all     ; work         ;
;             |add_map:add_map_x_10|   ; 344 (344)           ; 0 (0)        ; 0 (0)    ; 381 (381)    ; 252 (252)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 216 (216)                      ; 6 (6)              ; 247 (247)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10 ; add_map     ; work         ;
;             |add_map:add_map_x_11|   ; 347 (347)           ; 0 (0)        ; 0 (0)    ; 400 (400)    ; 252 (252)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 214 (214)                      ; 3 (3)              ; 252 (252)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11 ; add_map     ; work         ;
;             |add_map:add_map_x_12|   ; 344 (344)           ; 0 (0)        ; 0 (0)    ; 393 (393)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 213 (213)                      ; 2 (2)              ; 248 (248)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12 ; add_map     ; work         ;
;             |add_map:add_map_x_13|   ; 336 (336)           ; 0 (0)        ; 0 (0)    ; 358 (358)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 207 (207)                      ; 1 (1)              ; 250 (250)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13 ; add_map     ; work         ;
;             |add_map:add_map_x_14|   ; 444 (444)           ; 0 (0)        ; 0 (0)    ; 510 (510)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 217 (217)                      ; 3 (3)              ; 345 (345)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14 ; add_map     ; work         ;
;             |add_map:add_map_x_15|   ; 445 (445)           ; 0 (0)        ; 0 (0)    ; 505 (505)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 234 (234)                      ; 3 (3)              ; 330 (330)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15 ; add_map     ; work         ;
;             |add_map:add_map_x_16|   ; 342 (342)           ; 0 (0)        ; 0 (0)    ; 390 (390)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 210 (210)                      ; 2 (2)              ; 250 (250)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16 ; add_map     ; work         ;
;             |add_map:add_map_x_17|   ; 339 (339)           ; 0 (0)        ; 0 (0)    ; 383 (383)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 208 (208)                      ; 3 (3)              ; 248 (248)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17 ; add_map     ; work         ;
;             |add_map:add_map_x_18|   ; 339 (339)           ; 0 (0)        ; 0 (0)    ; 388 (388)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 205 (205)                      ; 4 (4)              ; 250 (250)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18 ; add_map     ; work         ;
;             |add_map:add_map_x_19|   ; 349 (349)           ; 0 (0)        ; 0 (0)    ; 400 (400)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 220 (220)                      ; 1 (1)              ; 249 (249)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19 ; add_map     ; work         ;
;             |add_map:add_map_x_1|    ; 244 (244)           ; 0 (0)        ; 0 (0)    ; 314 (314)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 120 (120)                      ; 7 (7)              ; 243 (243)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1  ; add_map     ; work         ;
;             |add_map:add_map_x_20|   ; 345 (345)           ; 0 (0)        ; 0 (0)    ; 398 (398)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 215 (215)                      ; 2 (2)              ; 251 (251)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20 ; add_map     ; work         ;
;             |add_map:add_map_x_21|   ; 357 (357)           ; 0 (0)        ; 0 (0)    ; 444 (444)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 221 (221)                      ; 12 (12)            ; 239 (239)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21 ; add_map     ; work         ;
;             |add_map:add_map_x_22|   ; 245 (245)           ; 0 (0)        ; 0 (0)    ; 320 (320)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 114 (114)                      ; 16 (16)            ; 235 (235)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22 ; add_map     ; work         ;
;             |add_map:add_map_x_23|   ; 243 (243)           ; 0 (0)        ; 0 (0)    ; 307 (307)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 114 (114)                      ; 6 (6)              ; 245 (245)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23 ; add_map     ; work         ;
;             |add_map:add_map_x_24|   ; 353 (353)           ; 0 (0)        ; 0 (0)    ; 394 (394)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 222 (222)                      ; 0 (0)              ; 251 (251)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24 ; add_map     ; work         ;
;             |add_map:add_map_x_25|   ; 338 (338)           ; 0 (0)        ; 0 (0)    ; 382 (382)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 210 (210)                      ; 4 (4)              ; 247 (247)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25 ; add_map     ; work         ;
;             |add_map:add_map_x_26|   ; 338 (338)           ; 0 (0)        ; 0 (0)    ; 393 (393)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 209 (209)                      ; 5 (5)              ; 246 (246)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26 ; add_map     ; work         ;
;             |add_map:add_map_x_27|   ; 337 (337)           ; 0 (0)        ; 0 (0)    ; 367 (367)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 209 (209)                      ; 3 (3)              ; 247 (247)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27 ; add_map     ; work         ;
;             |add_map:add_map_x_28|   ; 346 (346)           ; 0 (0)        ; 0 (0)    ; 428 (428)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 131 (131)                      ; 1 (1)              ; 335 (335)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28 ; add_map     ; work         ;
;             |add_map:add_map_x_29|   ; 345 (345)           ; 0 (0)        ; 0 (0)    ; 400 (400)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 147 (147)                      ; 3 (3)              ; 316 (316)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29 ; add_map     ; work         ;
;             |add_map:add_map_x_2|    ; 231 (231)           ; 0 (0)        ; 0 (0)    ; 304 (304)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 102 (102)                      ; 3 (3)              ; 247 (247)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2  ; add_map     ; work         ;
;             |add_map:add_map_x_30|   ; 354 (354)           ; 0 (0)        ; 0 (0)    ; 396 (396)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 223 (223)                      ; 5 (5)              ; 249 (249)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30 ; add_map     ; work         ;
;             |add_map:add_map_x_31|   ; 359 (359)           ; 0 (0)        ; 0 (0)    ; 376 (376)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 226 (226)                      ; 0 (0)              ; 254 (254)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31 ; add_map     ; work         ;
;             |add_map:add_map_x_32|   ; 380 (380)           ; 0 (0)        ; 0 (0)    ; 430 (430)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 253 (253)                      ; 3 (3)              ; 248 (248)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32 ; add_map     ; work         ;
;             |add_map:add_map_x_33|   ; 365 (365)           ; 0 (0)        ; 0 (0)    ; 379 (379)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 235 (235)                      ; 1 (1)              ; 250 (250)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33 ; add_map     ; work         ;
;             |add_map:add_map_x_34|   ; 286 (286)           ; 0 (0)        ; 0 (0)    ; 334 (334)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 154 (154)                      ; 0 (0)              ; 250 (250)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34 ; add_map     ; work         ;
;             |add_map:add_map_x_35|   ; 256 (256)           ; 0 (0)        ; 0 (0)    ; 348 (348)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 129 (129)                      ; 2 (2)              ; 249 (249)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35 ; add_map     ; work         ;
;             |add_map:add_map_x_36|   ; 256 (256)           ; 0 (0)        ; 0 (0)    ; 336 (336)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 126 (126)                      ; 3 (3)              ; 247 (247)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36 ; add_map     ; work         ;
;             |add_map:add_map_x_37|   ; 351 (351)           ; 0 (0)        ; 0 (0)    ; 416 (416)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 223 (223)                      ; 3 (3)              ; 249 (249)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37 ; add_map     ; work         ;
;             |add_map:add_map_x_38|   ; 357 (357)           ; 0 (0)        ; 0 (0)    ; 410 (410)    ; 252 (252)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 227 (227)                      ; 0 (0)              ; 253 (253)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38 ; add_map     ; work         ;
;             |add_map:add_map_x_39|   ; 360 (360)           ; 0 (0)        ; 0 (0)    ; 413 (413)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 232 (232)                      ; 0 (0)              ; 250 (250)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39 ; add_map     ; work         ;
;             |add_map:add_map_x_3|    ; 241 (241)           ; 0 (0)        ; 0 (0)    ; 308 (308)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 115 (115)                      ; 5 (5)              ; 244 (244)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3  ; add_map     ; work         ;
;             |add_map:add_map_x_40|   ; 344 (344)           ; 0 (0)        ; 0 (0)    ; 382 (382)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 214 (214)                      ; 2 (2)              ; 249 (249)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40 ; add_map     ; work         ;
;             |add_map:add_map_x_41|   ; 265 (265)           ; 0 (0)        ; 0 (0)    ; 318 (318)    ; 251 (251)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 143 (143)                      ; 11 (11)            ; 242 (242)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41 ; add_map     ; work         ;
;             |add_map:add_map_x_4|    ; 253 (253)           ; 0 (0)        ; 0 (0)    ; 324 (324)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 128 (128)                      ; 5 (5)              ; 245 (245)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4  ; add_map     ; work         ;
;             |add_map:add_map_x_5|    ; 236 (236)           ; 0 (0)        ; 0 (0)    ; 291 (291)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 109 (109)                      ; 3 (3)              ; 246 (246)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5  ; add_map     ; work         ;
;             |add_map:add_map_x_6|    ; 237 (237)           ; 0 (0)        ; 0 (0)    ; 291 (291)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 107 (107)                      ; 2 (2)              ; 249 (249)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6  ; add_map     ; work         ;
;             |add_map:add_map_x_7|    ; 273 (273)           ; 0 (0)        ; 0 (0)    ; 339 (339)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 143 (143)                      ; 10 (10)            ; 239 (239)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7  ; add_map     ; work         ;
;             |add_map:add_map_x_8|    ; 247 (247)           ; 0 (0)        ; 0 (0)    ; 321 (321)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 121 (121)                      ; 18 (18)            ; 231 (231)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8  ; add_map     ; work         ;
;             |add_map:add_map_x_9|    ; 344 (344)           ; 0 (0)        ; 0 (0)    ; 400 (400)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 217 (217)                      ; 3 (3)              ; 247 (247)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9  ; add_map     ; work         ;
;             |add_map:add_map_x|      ; 319 (319)           ; 0 (0)        ; 0 (0)    ; 344 (344)    ; 249 (249)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 189 (189)                      ; 3 (3)              ; 248 (248)                     ; |test|meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x    ; add_map     ; work         ;
;       |kouka:kouka_x|                ; 1218 (1145)         ; 0 (0)        ; 0 (0)    ; 1250 (1213)  ; 686 (686)                 ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1196 (1132)                    ; 118 (118)          ; 569 (560)                     ; |test|meiro:meirotest|kouka:kouka_x                                        ; kouka       ; work         ;
;          |min_select:min_select_x_1| ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 19 (19)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 0 (0)              ; 0 (0)                         ; |test|meiro:meirotest|kouka:kouka_x|min_select:min_select_x_1              ; min_select  ; work         ;
;          |min_select:min_select_x_2| ; 30 (30)             ; 0 (0)        ; 0 (0)    ; 22 (22)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 0 (0)              ; 9 (9)                         ; |test|meiro:meirotest|kouka:kouka_x|min_select:min_select_x_2              ; min_select  ; work         ;
;          |min_select:min_select_x|   ; 22 (22)             ; 0 (0)        ; 0 (0)    ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (22)                        ; 0 (0)              ; 0 (0)                         ; |test|meiro:meirotest|kouka:kouka_x|min_select:min_select_x                ; min_select  ; work         ;
;       |seach:seachx|                 ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |test|meiro:meirotest|seach:seachx                                         ; seach       ; work         ;
+--------------------------------------+---------------------+--------------+----------+--------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                 ;
+---------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+---------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; HEX0    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; m_clock ; Input    ; (0) 426 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; p_reset ; Input    ; (0) 426 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+---------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; m_clock             ;                   ;         ;
; p_reset             ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; m_clock                                                                                         ; PIN_T10              ; 11286   ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|_add_all_x_in_do                                                  ; MLABCELL_X26_Y26_N2  ; 5360    ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|_reg_0                                                            ; FF_X23_Y21_N19       ; 676     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|_reg_14                                                           ; FF_X26_Y26_N1        ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[7]~0          ; LABCELL_X22_Y26_N26  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[7]~1          ; LABCELL_X22_Y26_N28  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|data_out_reg[7]~4          ; LABCELL_X22_Y26_N20  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_10|indata~0                   ; LABCELL_X22_Y26_N36  ; 124     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_reg[7]~0          ; MLABCELL_X19_Y22_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_reg[7]~1          ; LABCELL_X22_Y34_N18  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|data_out_reg[7]~3          ; LABCELL_X17_Y18_N32  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_11|indata~0                   ; LABCELL_X22_Y34_N14  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[0]~0          ; MLABCELL_X19_Y31_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[0]~1          ; MLABCELL_X19_Y31_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|data_out_reg[0]~2          ; MLABCELL_X19_Y31_N20 ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|indata~0                   ; MLABCELL_X19_Y31_N10 ; 128     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_12|indata~0DUPLICATE          ; MLABCELL_X19_Y31_N8  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[7]~0          ; MLABCELL_X21_Y25_N0  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[7]~1          ; LABCELL_X20_Y28_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|data_out_reg[7]~5          ; MLABCELL_X21_Y25_N34 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_13|indata~0                   ; LABCELL_X24_Y38_N20  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_index_reg[4]~1    ; LABCELL_X15_Y14_N32  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_index_reg~0       ; LABCELL_X15_Y14_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_reg[5]~2          ; LABCELL_X15_Y18_N38  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|data_out_reg[5]~3          ; MLABCELL_X19_Y20_N26 ; 128     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_14|indata~0                   ; LABCELL_X38_Y18_N32  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_index_reg[7]~1    ; LABCELL_X32_Y20_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_index_reg~0       ; MLABCELL_X21_Y15_N38 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|data_out_reg[0]~2          ; MLABCELL_X21_Y15_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_15|indata~0                   ; LABCELL_X32_Y20_N10  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_index_reg[3]~1    ; MLABCELL_X26_Y20_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_index_reg~0       ; MLABCELL_X23_Y20_N30 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|data_out_reg[1]~2          ; MLABCELL_X23_Y20_N0  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_16|indata~0                   ; MLABCELL_X26_Y20_N6  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_index_reg[4]~1    ; LABCELL_X24_Y27_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_index_reg~0       ; MLABCELL_X23_Y15_N34 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|data_out_reg[1]~2          ; MLABCELL_X23_Y15_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_17|indata~0                   ; LABCELL_X24_Y27_N26  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_index_reg[5]~1    ; MLABCELL_X23_Y28_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_index_reg~0       ; MLABCELL_X19_Y23_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|data_out_reg[3]~2          ; MLABCELL_X23_Y28_N38 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_18|indata~0                   ; MLABCELL_X23_Y28_N16 ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_index_reg[3]~1    ; LABCELL_X17_Y38_N2   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_index_reg~0       ; MLABCELL_X16_Y22_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|data_out_reg[4]~2          ; MLABCELL_X16_Y22_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_19|indata~0                   ; LABCELL_X17_Y38_N4   ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_index_reg~0        ; LABCELL_X7_Y14_N8    ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_reg[5]~0           ; MLABCELL_X29_Y26_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_reg[5]~5           ; LABCELL_X7_Y14_N30   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|data_out_reg[5]~6           ; LABCELL_X17_Y14_N38  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_1|indata~0                    ; MLABCELL_X29_Y26_N26 ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|_net_16~0                  ; MLABCELL_X21_Y38_N28 ; 116     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_index_reg[0]~1    ; MLABCELL_X16_Y22_N34 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_index_reg~0       ; MLABCELL_X16_Y22_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_reg[0]~2          ; LABCELL_X15_Y22_N30  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_20|data_out_reg[0]~4          ; LABCELL_X15_Y22_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_reg[6]~0          ; LABCELL_X20_Y7_N36   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_reg[6]~1          ; LABCELL_X20_Y7_N14   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|data_out_reg[6]~5          ; MLABCELL_X26_Y19_N38 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_21|indata~0                   ; LABCELL_X30_Y20_N22  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[5]~0          ; MLABCELL_X21_Y7_N0   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[5]~1          ; MLABCELL_X21_Y7_N10  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[5]~3          ; LABCELL_X22_Y7_N14   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|data_out_reg[5]~4          ; LABCELL_X22_Y7_N18   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_22|indata~0                   ; LABCELL_X30_Y14_N20  ; 127     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[5]~0          ; LABCELL_X27_Y16_N16  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[5]~1          ; LABCELL_X27_Y16_N12  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|data_out_reg[5]~5          ; LABCELL_X22_Y12_N10  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_23|indata~0                   ; LABCELL_X27_Y16_N32  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[5]~0          ; LABCELL_X24_Y23_N0   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[5]~1          ; LABCELL_X24_Y23_N14  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|data_out_reg[5]~4          ; LABCELL_X24_Y23_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_24|indata~0                   ; LABCELL_X24_Y23_N20  ; 124     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[1]~0          ; LABCELL_X24_Y22_N14  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[1]~1          ; LABCELL_X24_Y22_N8   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[1]~3          ; LABCELL_X24_Y22_N20  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|data_out_reg[1]~5          ; LABCELL_X24_Y18_N20  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_25|indata~0                   ; LABCELL_X24_Y34_N36  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[1]~0          ; LABCELL_X12_Y21_N30  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[1]~1          ; LABCELL_X12_Y21_N38  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[1]~2          ; LABCELL_X12_Y21_N28  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|data_out_reg[1]~4          ; LABCELL_X12_Y21_N10  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_26|indata~0                   ; LABCELL_X27_Y33_N0   ; 130     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_reg[5]~0          ; LABCELL_X20_Y16_N24  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_reg[5]~1          ; LABCELL_X17_Y16_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|data_out_reg[5]~3          ; MLABCELL_X21_Y16_N22 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_27|indata~0                   ; LABCELL_X24_Y40_N16  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_index_reg[5]~1    ; MLABCELL_X21_Y13_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_index_reg~0       ; MLABCELL_X21_Y13_N18 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|data_out_reg[1]~2          ; LABCELL_X20_Y13_N38  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_28|indata~0                   ; LABCELL_X32_Y14_N28  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_index_reg[7]~1    ; MLABCELL_X21_Y20_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_index_reg~0       ; MLABCELL_X21_Y12_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|data_out_reg[3]~3          ; MLABCELL_X21_Y20_N30 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|indata~0                   ; LABCELL_X30_Y18_N16  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_29|sg_w~0                     ; MLABCELL_X23_Y26_N18 ; 240     ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_index_reg[4]~1     ; LABCELL_X24_Y24_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_index_reg~0        ; LABCELL_X24_Y24_N8   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|data_out_reg[4]~2           ; MLABCELL_X19_Y20_N30 ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_2|indata~0                    ; LABCELL_X24_Y24_N22  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_index_reg[6]~1    ; LABCELL_X27_Y24_N24  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_index_reg~0       ; LABCELL_X5_Y17_N28   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|data_out_reg[6]~2          ; LABCELL_X5_Y20_N22   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_30|indata~0                   ; MLABCELL_X29_Y24_N14 ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_index_reg[0]~1    ; MLABCELL_X6_Y23_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_index_reg~0       ; MLABCELL_X6_Y23_N2   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|data_out_reg[6]~2          ; LABCELL_X5_Y23_N8    ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_31|indata~0                   ; LABCELL_X32_Y34_N14  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_index_reg[6]~1    ; LABCELL_X30_Y34_N4   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_index_reg~0       ; MLABCELL_X9_Y22_N30  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|data_out_reg[6]~2          ; LABCELL_X17_Y22_N14  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_32|indata~0                   ; LABCELL_X30_Y34_N2   ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_index_reg[4]~1    ; MLABCELL_X11_Y22_N34 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_index_reg~0       ; MLABCELL_X11_Y22_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|data_out_reg[6]~2          ; MLABCELL_X14_Y22_N18 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_33|indata~0                   ; LABCELL_X32_Y34_N38  ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|_net_16~0                  ; MLABCELL_X26_Y34_N12 ; 116     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_index_reg[6]~1    ; MLABCELL_X19_Y14_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_index_reg~0       ; MLABCELL_X21_Y22_N32 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[6]~2          ; MLABCELL_X21_Y22_N36 ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_34|data_out_reg[6]~4          ; LABCELL_X20_Y18_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_reg[0]~0          ; MLABCELL_X21_Y10_N34 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_reg[0]~1          ; MLABCELL_X21_Y10_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|data_out_reg[0]~3          ; MLABCELL_X21_Y10_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_35|indata~0                   ; MLABCELL_X29_Y22_N32 ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[2]~0          ; MLABCELL_X29_Y14_N16 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[2]~1          ; MLABCELL_X29_Y14_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|data_out_reg[2]~5          ; MLABCELL_X29_Y14_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_36|indata~0                   ; MLABCELL_X34_Y22_N0  ; 124     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_reg[7]~0          ; LABCELL_X24_Y13_N26  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_reg[7]~1          ; LABCELL_X24_Y18_N16  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|data_out_reg[7]~3          ; MLABCELL_X21_Y17_N16 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_37|indata~0                   ; MLABCELL_X29_Y18_N14 ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_reg[7]~0          ; MLABCELL_X26_Y10_N28 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_reg[7]~1          ; MLABCELL_X26_Y13_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_reg[7]~4          ; MLABCELL_X26_Y16_N18 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|data_out_reg[7]~5          ; MLABCELL_X26_Y13_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_38|indata~0                   ; LABCELL_X30_Y26_N8   ; 125     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[6]~0          ; MLABCELL_X26_Y21_N16 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[6]~1          ; MLABCELL_X29_Y34_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|data_out_reg[6]~3          ; MLABCELL_X26_Y21_N36 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_39|indata~0                   ; MLABCELL_X29_Y34_N20 ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_index_reg~0        ; LABCELL_X20_Y31_N24  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_reg[3]~0           ; LABCELL_X20_Y31_N22  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|data_out_reg[3]~5           ; LABCELL_X17_Y23_N36  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_3|indata~0                    ; LABCELL_X20_Y31_N38  ; 125     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~0          ; MLABCELL_X26_Y25_N16 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~1          ; MLABCELL_X26_Y25_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~3          ; MLABCELL_X26_Y25_N36 ; 2       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~3DUPLICATE ; MLABCELL_X26_Y25_N38 ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|data_out_reg[6]~5          ; MLABCELL_X26_Y25_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_40|indata~0                   ; MLABCELL_X26_Y25_N32 ; 124     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|_net_16~0                  ; LABCELL_X24_Y36_N20  ; 33      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|_net_16~0DUPLICATE         ; LABCELL_X24_Y36_N22  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|all_sg[41]~1               ; LABCELL_X24_Y36_N12  ; 110     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_reg[7]~0          ; MLABCELL_X19_Y21_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_reg[7]~1          ; MLABCELL_X19_Y21_N38 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_reg[7]~13         ; MLABCELL_X19_Y21_N20 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|data_out_reg[7]~5          ; LABCELL_X24_Y36_N16  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|indata~1                   ; LABCELL_X24_Y36_N28  ; 58      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_41|sg_w~0                     ; LABCELL_X24_Y36_N32  ; 61      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_index_reg[0]~1     ; MLABCELL_X19_Y34_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_index_reg~0        ; MLABCELL_X19_Y27_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|data_out_reg[5]~2           ; MLABCELL_X19_Y19_N30 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_4|indata~0                    ; MLABCELL_X19_Y34_N28 ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_index_reg[0]~1     ; MLABCELL_X14_Y28_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_index_reg~0        ; MLABCELL_X14_Y28_N20 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|data_out_reg[3]~4           ; MLABCELL_X14_Y16_N22 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_5|indata~0                    ; MLABCELL_X14_Y28_N34 ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_index_reg[0]~1     ; MLABCELL_X23_Y28_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_index_reg~0        ; MLABCELL_X19_Y27_N10 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|data_out_reg[0]~2           ; MLABCELL_X16_Y15_N36 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_6|indata~0                    ; MLABCELL_X19_Y27_N26 ; 112     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[0]~0           ; LABCELL_X2_Y13_N12   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[0]~1           ; LABCELL_X30_Y21_N6   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[0]~5           ; LABCELL_X30_Y21_N12  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|data_out_reg[0]~6           ; LABCELL_X27_Y16_N26  ; 80      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_7|indata~0                    ; LABCELL_X30_Y21_N38  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_reg[6]~0           ; MLABCELL_X23_Y11_N26 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_reg[6]~1           ; MLABCELL_X23_Y18_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_reg[6]~3           ; MLABCELL_X23_Y11_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|data_out_reg[6]~4           ; MLABCELL_X29_Y14_N10 ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_8|indata~0                    ; LABCELL_X30_Y21_N34  ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[0]~0           ; LABCELL_X17_Y12_N0   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[0]~1           ; LABCELL_X17_Y12_N28  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|data_out_reg[0]~5           ; LABCELL_X17_Y12_N4   ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x_9|indata~0                    ; LABCELL_X32_Y27_N4   ; 118     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|all_sg[16]~1                  ; MLABCELL_X26_Y22_N38 ; 110     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_index_reg~0          ; MLABCELL_X26_Y22_N12 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_reg[4]~13            ; MLABCELL_X26_Y22_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_reg[4]~2             ; LABCELL_X17_Y14_N16  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|data_out_reg[4]~4             ; LABCELL_X17_Y14_N0   ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|add_map:add_map_x|indata~1                      ; MLABCELL_X26_Y22_N8  ; 112     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kanwa:kanwa_x|wall_end_kanwa~0                                                  ; LABCELL_X20_Y20_N4   ; 117     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kouka:kouka_x|_reg_1                                                            ; FF_X11_Y9_N7         ; 452     ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|kouka:kouka_x|nowplot[1]~0                                                      ; LABCELL_X12_Y14_N6   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; meiro:meirotest|seach:seachx|_reg_0                                                             ; FF_X26_Y26_N5        ; 11216   ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; p_reset                                                                                         ; PIN_U10              ; 10503   ; Async. clear             ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; m_clock ; PIN_T10  ; 11286   ; 675                                  ; Global Clock         ; GCLK7            ; --                        ;
; p_reset ; PIN_U10  ; 10503   ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                   ;
+---------------------------------------------------------+---------+
; Name                                                    ; Fan-Out ;
+---------------------------------------------------------+---------+
; meiro:meirotest|kanwa:kanwa_x|_reg_2                    ; 11413   ;
; meiro:meirotest|kanwa:kanwa_x|add_all:add_all_x|sig_reg ; 11363   ;
; meiro:meirotest|seach:seachx|_reg_0                     ; 11216   ;
; meiro:meirotest|kanwa:kanwa_x|_reg_1_goto               ; 11209   ;
; meiro:meirotest|kanwa:kanwa_x|_add_all_x_in_do          ; 5360    ;
; meiro:meirotest|kanwa:kanwa_x|_reg_0                    ; 676     ;
+---------------------------------------------------------+---------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 61,804 / 213,100 ( 29 % ) ;
; C12 interconnects                 ; 3,769 / 7,906 ( 48 % )    ;
; C4 interconnects                  ; 48,734 / 139,240 ( 35 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )            ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )             ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )             ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )            ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )             ;
; Direct links                      ; 5,259 / 213,100 ( 2 % )   ;
; Global clocks                     ; 2 / 16 ( 13 % )           ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )         ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )             ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )            ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )             ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )            ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )            ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )             ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )             ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )            ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 17,135 / 50,600 ( 34 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )            ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )             ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )             ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )            ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )             ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )             ;
; Periphery clocks                  ; 0 / 50 ( 0 % )            ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )            ;
; R20 interconnects                 ; 2,863 / 8,690 ( 33 % )    ;
; R20/C12 interconnect drivers      ; 6,244 / 12,980 ( 48 % )   ;
; R4 interconnects                  ; 81,514 / 235,620 ( 35 % ) ;
; Spine clocks                      ; 10 / 104 ( 10 % )         ;
+-----------------------------------+---------------------------+


+-------------------------------------------------------------------+
; LAB Logic Elements                                                ;
+----------------------------------+--------------------------------+
; Number of ALMs  (Average = 9.96) ; Number of LABs  (Total = 1805) ;
+----------------------------------+--------------------------------+
; 1                                ; 0                              ;
; 2                                ; 2                              ;
; 3                                ; 1                              ;
; 4                                ; 0                              ;
; 5                                ; 0                              ;
; 6                                ; 0                              ;
; 7                                ; 3                              ;
; 8                                ; 7                              ;
; 9                                ; 30                             ;
; 10                               ; 1762                           ;
+----------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.99) ; Number of LABs  (Total = 1805) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1635                           ;
; 1 Clock                            ; 1734                           ;
; 1 Clock enable                     ; 209                            ;
; 1 Sync. clear                      ; 164                            ;
; 1 Sync. load                       ; 152                            ;
; 2 Clock enables                    ; 179                            ;
; 3 Clock enables                    ; 1328                           ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 23.51) ; Number of LABs  (Total = 1805) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 1                              ;
; 4                                            ; 2                              ;
; 5                                            ; 0                              ;
; 6                                            ; 1                              ;
; 7                                            ; 2                              ;
; 8                                            ; 0                              ;
; 9                                            ; 0                              ;
; 10                                           ; 7                              ;
; 11                                           ; 9                              ;
; 12                                           ; 14                             ;
; 13                                           ; 23                             ;
; 14                                           ; 39                             ;
; 15                                           ; 33                             ;
; 16                                           ; 33                             ;
; 17                                           ; 46                             ;
; 18                                           ; 48                             ;
; 19                                           ; 79                             ;
; 20                                           ; 76                             ;
; 21                                           ; 105                            ;
; 22                                           ; 108                            ;
; 23                                           ; 134                            ;
; 24                                           ; 146                            ;
; 25                                           ; 195                            ;
; 26                                           ; 196                            ;
; 27                                           ; 195                            ;
; 28                                           ; 139                            ;
; 29                                           ; 79                             ;
; 30                                           ; 44                             ;
; 31                                           ; 24                             ;
; 32                                           ; 17                             ;
; 33                                           ; 5                              ;
; 34                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 14.40) ; Number of LABs  (Total = 1805) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 0                              ;
; 1                                                ; 0                              ;
; 2                                                ; 6                              ;
; 3                                                ; 13                             ;
; 4                                                ; 13                             ;
; 5                                                ; 20                             ;
; 6                                                ; 16                             ;
; 7                                                ; 24                             ;
; 8                                                ; 41                             ;
; 9                                                ; 36                             ;
; 10                                               ; 63                             ;
; 11                                               ; 92                             ;
; 12                                               ; 131                            ;
; 13                                               ; 186                            ;
; 14                                               ; 219                            ;
; 15                                               ; 200                            ;
; 16                                               ; 206                            ;
; 17                                               ; 183                            ;
; 18                                               ; 148                            ;
; 19                                               ; 108                            ;
; 20                                               ; 69                             ;
; 21                                               ; 10                             ;
; 22                                               ; 15                             ;
; 23                                               ; 5                              ;
; 24                                               ; 0                              ;
; 25                                               ; 0                              ;
; 26                                               ; 1                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 31.03) ; Number of LABs  (Total = 1805) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 0                              ;
; 4                                            ; 0                              ;
; 5                                            ; 0                              ;
; 6                                            ; 0                              ;
; 7                                            ; 0                              ;
; 8                                            ; 1                              ;
; 9                                            ; 0                              ;
; 10                                           ; 0                              ;
; 11                                           ; 1                              ;
; 12                                           ; 1                              ;
; 13                                           ; 0                              ;
; 14                                           ; 10                             ;
; 15                                           ; 18                             ;
; 16                                           ; 41                             ;
; 17                                           ; 41                             ;
; 18                                           ; 45                             ;
; 19                                           ; 54                             ;
; 20                                           ; 56                             ;
; 21                                           ; 53                             ;
; 22                                           ; 66                             ;
; 23                                           ; 67                             ;
; 24                                           ; 71                             ;
; 25                                           ; 57                             ;
; 26                                           ; 56                             ;
; 27                                           ; 60                             ;
; 28                                           ; 62                             ;
; 29                                           ; 58                             ;
; 30                                           ; 62                             ;
; 31                                           ; 59                             ;
; 32                                           ; 49                             ;
; 33                                           ; 62                             ;
; 34                                           ; 47                             ;
; 35                                           ; 48                             ;
; 36                                           ; 58                             ;
; 37                                           ; 63                             ;
; 38                                           ; 62                             ;
; 39                                           ; 58                             ;
; 40                                           ; 64                             ;
; 41                                           ; 68                             ;
; 42                                           ; 61                             ;
; 43                                           ; 64                             ;
; 44                                           ; 69                             ;
; 45                                           ; 60                             ;
; 46                                           ; 33                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 3            ; 3            ; 3            ; 3            ; 0         ; 3            ; 3            ; 0         ; 0         ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; m_clock            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; p_reset            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device EP2AGX45CU17C4 for design "test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17C4 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 3 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node m_clock~input (placed in PIN T10 (CLK6, DIFFCLK_0p)) File: C:/Users/socce/Downloads/2024sim/16_8/mazegit/bidirectional-search/FPGA/test.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node p_reset~input (placed in PIN U10 (CLK4, DIFFCLK_0n)) File: C:/Users/socce/Downloads/2024sim/16_8/mazegit/bidirectional-search/FPGA/test.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:36
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 35% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 69% of the available device resources in the region that extends from location X24_Y22 to location X35_Y33
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:02:52
Info (11888): Total time spent on timing analysis during the Fitter is 16.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/socce/Downloads/2024sim/16_8/mazegit/bidirectional-search/FPGA/output_files/test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6699 megabytes
    Info: Processing ended: Sun May 26 17:42:20 2024
    Info: Elapsed time: 00:04:04
    Info: Total CPU time (on all processors): 00:02:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/socce/Downloads/2024sim/16_8/mazegit/bidirectional-search/FPGA/output_files/test.fit.smsg.


