---
layout: post
title: 并行
categories: 计算机组成
---

### 1. 并行的原因

为什么要并行化？
* 由于技术和经济原因，CPU 的时钟频率不再增加
* 只有通过并行处理，才能达到更快的处理速度

并行化的两种基本方法：
* Multiprogramming
    * 并行运行多个独立的程序
* Parallel computing
    * 并行计算，更快的运行一个程序

### 2. 并行方法

<div align=center>
<img 
src="/image/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90-0003-1.png" 
width = "200" />
</div>

Single-Instruction/Multiple-Data Stream (SIMD):
SIMD 使用单条指令流来处理多条数据流，例如 Intel SIMD 指令集扩展或者 Nvidia GPU。

<div align=center>
<img 
src="/image/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90-0003-2.png" 
width = "200" />
</div>

Multi-Instruction/Multiple-Data Stream (MIMD):
MIMD 使用多个处理器在不同的数据上执行不同的指令，MIMD 架构包括多个核心。


SIMD 和 MIMD 是目前最常用的并行化方法，例如 SSE 指令是单指令多数据，在 Xeon 中使用了 MIMD。

最常用的并行化编程方法：
* 单个程序运行在所有的处理器上
* 使用同步原语来实现跨处理器的同步

### 3. SIMD

<div align=center>
<img 
src="/image/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90-0003-3.png" 
width = "500" />
</div>

SIMD 中的一条指令可以完成多个数据的操作。正如上图所示，一条加法指令可以完成 8 组数据的相加。SIMD 在 x86、ARM、RISC-V 架构中都有实现。

Intel cpu 的 SIMD 功能可以通过 intrinsic functions 来进行调用。这些函数直接对应于特定的汇编指令，但是可以用 c 语言来写。

函数命名规则：https://www.intel.com/content/www/us/en/develop/documentation/cpp-compiler-developer-guide-and-reference/top/compiler-reference/intrinsics/naming-and-usage-syntax.html

长度为 128 位的数据可以指定的类型：
~~~
__m128    四个 float 类型
__m128d   两个 double 类型
__m128i   整数
~~~

~~~
// 例子
// 使用 _mm_setr 函数来设置 128 数据的值
__m128i values = _mm_setr_epi32(0x1234, 0x2345, 0x3456, 0x4567);

// 使用 _mm_extract_epi32(values, i)来提取值
int first_value = _mm_extract_epi32(values, 0);
int second_value = _mm_extract_epi32(values, 1);

// 存储值到内存中
int arrayA[4];
_mm_storeu_si128((_m128i*)arrayA, values);

// 从内存中加载值
int arrayB[4] = {10, 20, 30, 40};
values = _mm_loadu_si128((__m128i*) arrayB);
~~~

### 4. MIMD

MIMD 中使用了多个处理器。每个处理器有自己的 PC，并且执行独立的指令流。不同的处理器可以访问相同的内存空间。

使用多个处理器的两种方式：
1. 对于不同的 job，通过 job-level 的并行，实现高吞吐量。
2. 在多处理器上运行单个程序，把这个程序分割成不同处理器上运行的子任务 (线程)，实现并行处理。

线程是指执行某些任务的顺序指令流，每个线程都有自己的PC、寄存器并访问进程的共享内存。每个处理器的 core 提供一个或多个硬件线程来实际执行某一线程的指令。常见的 Intel 芯片每个 core 提供 2 线程。

操作系统将多个线程多路复用到可用的硬件线程。操作系统通过**时分复用**将软件线程分配到硬件线程上，以在特定的处理器上同时执行非常多的任务。时分复用是指把时间分成不同的时间间隔，任一线程只能执行几个时间间隔。当该线程时间耗尽或者阻塞时，操作系统中断该线程，把 context，包括寄存器、PC 存入内存中，并且操作系统会运行另一个线程。

#### 4.1 OpenMP 并行编程

OpenMP 是用于多线程并行编程的语言扩展。其编程模型如下图所示。

<div align=center>
<img 
src="/image/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90-0003-4.png" 
width = "400" />
</div>


开始是单个线程，master thread，并且为顺序执行，直到遇到 parallel region。在并行区主线程会创建多个并行线程，每个线程会执行并行区的语句，直到所有线程全部完成，此时会进行 JOIN，只留下主线程。

数据竞争 (data race)：并行编程中常见的问题。如果多个线程尝试访问相同的内存位置，并且至少有一个线程进行写操作，那么有可能形成数据竞争。此时程序运行的结果不确定，需要通过同步指令来明确访问顺序，以产生确定的结果。主要通过锁来控制线程对关键部分的访问，使得一次只能有一个线程进行操作。

### 5. SMP

<div align=center>
<img 
src="/image/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90-0003-5.png" 
width = "400" />
</div>

SMP 指的对称多处理机 (Symmetric Multiprocessor)，满足以下条件：
* 包含两个或者多个相同的 CPUs/Cores
* 单个的共享内存

所有的处理器共享同一个物理地址空间。处理器之间通过内存里共享的变量进行通信，共享数据必须通过同步原语来访问。

#### 5.1 多处理器中的 cache

<div align=center>
<img 
src="/image/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90-0003-6.png" 
width = "400" />
</div>

即使只有一个处理器，内存也是性能瓶颈，因此使用 cache 来减少对内存访问的带宽需求。每个 core 有自己的私有 cache，只有当 cache miss 时才需要访问内存。

多处理器中要处理 cache 中数据一致性问题。总线上的两个 CPU 都读取相同的数据； 每个处理器都获得数据的副本并将其存储在他们的 cache 中。假如一个 CPU 执行了一次写操作，该 CPU 的 cache 是最新的，但是其他处理器的 cache 中存有过时的数据。因此要确保一个 CPU 改变了数据，别的 CPU 数据也应该进行更新。

解决方案：追踪 block 的状态。每个 cache 使用 valid bit、dirty bit、shared bit 追踪存储的每个块的状态，状态包含：

1. **Shared**: up-to-date data, other caches may have a copy (Valid Bit set, shared bit set)
2. **Modified**: up-to-date data, **changed (dirty)**, no other cache has a copy, OK to write, memory out-of-date (Valid and Dirty bit is set)
3. **Exclusive**: up-to-date data, no other cache has a copy, OK to write, memory up-to-date
4. **Owner**: up-to-date data, other caches may have a copy (they must be in Shared state), memory is not up-to-date

该 cache coherency protocol 叫做 MOESI。