<!DOCTYPE html>
<html class="writer-html5" lang="en" >
<head>
  <meta charset="utf-8" /><meta name="generator" content="Docutils 0.17.1: http://docutils.sourceforge.net/" />

  <meta name="viewport" content="width=device-width, initial-scale=1.0" />
  
<!-- OneTrust Cookies Consent Notice start for xilinx.github.io -->

<script src="https://cdn.cookielaw.org/scripttemplates/otSDKStub.js" data-document-language="true" type="text/javascript" charset="UTF-8" data-domain-script="03af8d57-0a04-47a6-8f10-322fa00d8fc7" ></script>
<script type="text/javascript">
function OptanonWrapper() { }
</script>
<!-- OneTrust Cookies Consent Notice end for xilinx.github.io -->
  <title>スカラー型エンジンと適応型エンジンを使用したシステム デザイン例 &mdash; エンベデッド デザイン チュートリアル 2021.2 の資料</title>
      <link rel="stylesheet" href="../../../../_static/pygments.css" type="text/css" />
      <link rel="stylesheet" href="../../../../_static/css/theme.css" type="text/css" />
      <link rel="stylesheet" href="../../../../_static/_static/custom.css" type="text/css" />
  <!--[if lt IE 9]>
    <script src="../../../../_static/js/html5shiv.min.js"></script>
  <![endif]-->
  
        <script data-url_root="../../../../" id="documentation_options" src="../../../../_static/documentation_options.js"></script>
        <script src="../../../../_static/jquery.js"></script>
        <script src="../../../../_static/underscore.js"></script>
        <script src="../../../../_static/_sphinx_javascript_frameworks_compat.js"></script>
        <script src="../../../../_static/doctools.js"></script>
    <script src="../../../../_static/js/theme.js"></script>
    <link rel="index" title="Index" href="../../../../genindex.html" />
    <link rel="search" title="Search" href="../../../../search.html" />
    <link rel="next" title="SmartLynq+ モジュールを使用した高速デバッグ ポートのシステム デザイン例" href="6-system-design-example-HSDP.html" />
    <link rel="prev" title="Vitis ソフトウェア プラットフォームを使用したデバッグ" href="3-debugging.html" /> 
</head>

<body class="wy-body-for-nav"> 
  <div class="wy-grid-for-nav">
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search">
            <a href="../../../../index.html" class="icon icon-home"> エンベデッド デザイン チュートリアル
            <img src="../../../../_static/xilinx-header-logo.svg" class="logo" alt="Logo"/>
          </a>
              <div class="version">
                2021.2
              </div>
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="../../../../search.html" method="get">
    <input type="text" name="q" placeholder="Search docs" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>
        </div><div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="Navigation menu">
              <p class="caption" role="heading"><span class="caption-text">简体中文</span></p>
<ul>
<li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Embedded-Design-Tutorials/master/docs-cn/index.html">Master</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">English</span></p>
<ul>
<li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Embedded-Design-Tutorials/master/docs/index.html">Master</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">入門</span></p>
<ul class="current">
<li class="toctree-l1 current"><a class="reference internal" href="../Versal-EDT.html">Versal ACAP エンベデッド デザイン チュートリアル</a><ul class="current">
<li class="toctree-l2"><a class="reference internal" href="1-getting-started.html">入門</a></li>
<li class="toctree-l2"><a class="reference internal" href="2-cips-noc-ip-config.html">Versal ACAP CIPS および NoC (DDR) IP コアの設定</a></li>
<li class="toctree-l2"><a class="reference internal" href="4-boot-and-config.html">ブートおよびコンフィギュレーション</a></li>
<li class="toctree-l2"><a class="reference internal" href="3-debugging.html">Vitis ソフトウェア プラットフォームを使用したデバッグ</a></li>
<li class="toctree-l2 current"><a class="current reference internal" href="#">スカラー型エンジンと適応型エンジンを使用したシステム デザイン例</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#design-example-using-axi-gpio">デザイン例: AXI GPIO の使用</a><ul>
<li class="toctree-l4"><a class="reference internal" href="#configuring-hardware">ハードウェアの設定</a></li>
</ul>
</li>
<li class="toctree-l3"><a class="reference internal" href="#example-project-freertos-axi-uartlite-application-project-with-rpu">サンプル プロジェクト: RPU を使用した FreeRTOS AXI UARTLite アプリケーション プロジェクト</a></li>
<li class="toctree-l3"><a class="reference internal" href="#example-project-creating-linux-images-using-petalinux">サンプル プロジェクト: PetaLinux を使用した Linux イメージの作成</a><ul>
<li class="toctree-l4"><a class="reference internal" href="#combining-freertos-and-apu-images-using-a-bif-file">BIF ファイルを使用した FreeRTOS と APU イメージの結合</a></li>
</ul>
</li>
</ul>
</li>
<li class="toctree-l2"><a class="reference internal" href="6-system-design-example-HSDP.html">SmartLynq+ モジュールを使用した高速デバッグ ポート (HSDP) のシステム デザイン例</a></li>
<li class="toctree-l2"><a class="reference internal" href="A-creating-plm.html">付録: PLM の作成</a></li>
</ul>
</li>
<li class="toctree-l1"><a class="reference internal" href="../../ZynqMPSoC-EDT/ZynqMPSoC-EDT.html">Zynq UltraScale+ MPSoC エンベデッド デザイン チュートリアル</a></li>
<li class="toctree-l1"><a class="reference internal" href="../../Zynq7000-EDT/Zynq7000-EDT.html">Zynq-7000 エンベデッド デザイン チュートリアル</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">機能チュートリアル</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="../../../Feature_Tutorials/debuggable-fsbl/debuggable-fsbl.html">FSBL (First Stage Boot Loader)</a></li>
<li class="toctree-l1"><a class="reference internal" href="../../../Feature_Tutorials/sw-profiling/sw-profiling.html">システム デバッガーを使用したアプリケーションのプロファイル</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">設計チュートリアル</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="../../../Design_Tutorials/MPSoC_Graphic_Subsystem/README.html">グラフィックおよび DisplayPort ベースのサブシステムのセットアップ例</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">デバッグ</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="../../../Vitis-Embedded-Software-Debugging/Debugging.html">Vitis エンベデッド ソフトウェア デバッグ ガイド (UG1515) 2021.1</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">ユーザー ガイド</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="../../../User_Guides/SPA-UG/SPA-UG.html">システム パフォーマンス解析</a></li>
<li class="toctree-l1"><a class="reference internal" href="../../../User_Guides/Performance_Benchmark/Dhrystone/README.html">Versal Dhrystone のベンチマーク</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">以前のリリース</span></p>
<ul>
<li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Embedded-Design-Tutorials/docs-jp/2021.1/build/html/index.html">2021.1</a></li>
<li class="toctree-l1"><a class="reference external" href="https://xilinx.github.io/Embedded-Design-Tutorials/docs-jp/2020.2/build/html/index.html">2020.2</a></li>
</ul>

        </div>
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap"><nav class="wy-nav-top" aria-label="Mobile navigation menu"  style="background: black" >
          <i data-toggle="wy-nav-top" class="fa fa-bars"></i>
          <a href="../../../../index.html">エンベデッド デザイン チュートリアル</a>
      </nav>

      <div class="wy-nav-content">
        <div class="rst-content">
          <div role="navigation" aria-label="Page navigation">
  <ul class="wy-breadcrumbs">
      <li><a href="../../../../index.html" class="icon icon-home"></a> &raquo;</li>
          <li><a href="../Versal-EDT.html">Versal ACAP エンベデッド デザイン チュートリアル</a> &raquo;</li>
      <li>スカラー型エンジンと適応型エンジンを使用したシステム デザイン例</li>
      <li class="wy-breadcrumbs-aside">
            <a href="../../../../_sources/docs/Introduction/Versal-EDT/docs/5-system-design-example.rst.txt" rel="nofollow">ページ ソースの表示</a>
      </li>
  </ul>
  <hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody">
             
  <section id="system-design-example-using-scalar-engine-and-adaptable-engine">
<h1>スカラー型エンジンと適応型エンジンを使用したシステム デザイン例<a class="headerlink" href="#system-design-example-using-scalar-engine-and-adaptable-engine" title="Permalink to this heading">¶</a></h1>
<p>この章では、使用可能なツールとサポートされているソフトウェア ブロックを使用して、Versal® デバイスをベースにしたシステムを構築する方法を説明します。この章では、Vivado® ツールで PL AXI GPIO および PL AXI UART を使用してエンベデッド デザインを作成する方法について説明します。また、Versal ACAP デバイス上で Arm® Cortex™-A72 コア ベースの APU 用の Linux オペレーティング システムをコンフィギュレーションしてビルドする手順についても説明します。</p>
<p>この章では、PetaLinux ツールの使用例について説明します。</p>
<section id="design-example-using-axi-gpio">
<span id="using-axi-gpio"></span><h2>デザイン例: AXI GPIO の使用<a class="headerlink" href="#design-example-using-axi-gpio" title="Permalink to this heading">¶</a></h2>
<p>Linux アプリケーションは、PL ベースの AXI GPIO インターフェイスを使用してボードの DIP スイッチを監視し、ボードの LED を制御します。LED アプリケーションは、VMK180 および VCK190 の両方で実行できます。</p>
<p>RPU アプリケーションは、PL ベースの AXI UART Lite を使用して、PS UART コンソールを使用する代わりに AXI UART コンソールにデバッグ メッセージを出力します。PL UART アプリケーションは、VMK180 および VCK190 の両方で実行できます。</p>
<section id="configuring-hardware">
<h3>ハードウェアの設定<a class="headerlink" href="#configuring-hardware" title="Permalink to this heading">¶</a></h3>
<p>最初の手順として、このデザインで PS セクションと PL セクションを設定します。これは、Vivado IP インテグレーターを使用して実行できます。まず Vivado IP カタログから必要な IP を追加し、PS サブシステムのブロックにコンポーネントを接続します。ハードウェアを設定する方法は、次のとおりです。</p>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>Vivado Design Suite が既に開いている場合は、手順 3 へ進みます。</p>
</div>
<ol class="arabic">
<li><p><a class="reference internal" href="2-cips-noc-ip-config.html"><span class="doc">「Versal ACAP CIPS および NoC (DDR) IP コアの設定」</span></a>で作成した Vivado プロジェクトを開きます。</p>
<p><cite>C:/edt/edt_versal/edt_versal.xpr</cite></p>
</li>
<li><p>Flow Navigator の <strong>[IP Integrator]</strong> → <strong>[Open Block Design]</strong> をクリックします。</p>
<img alt="../../../../_images/image5.png" src="../../../../_images/image5.png" />
</li>
<li><p>ブロック図で右クリックし、<strong>[Add IP]</strong> をクリックします。</p></li>
</ol>
<section id="connecting-ip-blocks-to-create-a-complete-system">
<h4>IP ブロックを接続して完全なシステムを作成<a class="headerlink" href="#connecting-ip-blocks-to-create-a-complete-system" title="Permalink to this heading">¶</a></h4>
<p>IP ブロックを接続してシステムを作成する手順は、次のとおりです。</p>
<ol class="arabic">
<li><p>Versal ACAP CIPS IP コアをダブルクリックします。</p></li>
<li><p><strong>[PS-PMC] → [PL-PS Interfaces]</strong> をクリックします。</p>
<img alt="../../../../_images/image60.png" src="../../../../_images/image60.png" />
</li>
<li><p>M_AXI_FPD インターフェイスをイネーブルにし、<strong>[Number of PL Resets]</strong> を 1 に設定します (前の図を参照)。</p></li>
<li><p><strong>[Clocking]</strong> をクリックし、[Output Clocks] タブをクリックします。</p></li>
<li><p>[PMC Domain Clocks] を展開します。次に、[PL Fabric Clocks] を展開します。次の図のように、PL0_REF_CLK を 300 MHz に設定します。</p>
<img alt="../../../../_images/image61.png" src="../../../../_images/image61.png" />
</li>
<li><p><strong>[Finish]</strong> をクリックしてから、[OK] をクリックし、設定を完了し、ブロック図に戻ります。</p></li>
</ol>
</section>
<section id="adding-and-configuring-ip-addresses">
<h4>IP アドレスの追加および設定<a class="headerlink" href="#adding-and-configuring-ip-addresses" title="Permalink to this heading">¶</a></h4>
<p>IP アドレスを追加および設定する手順は、次のとおりです。</p>
<ol class="arabic">
<li><p>ブロック図を右クリックし、<strong>[Add IP]</strong> をクリックして IP カタログから IP を追加します。</p></li>
<li><p>AXI GPIO を検索し、<strong>[AXI GPIO]</strong> をダブルクリックしてブロック図に追加します。</p></li>
<li><p>AXI GPIO IP の別のインスタンスをデザインに追加します。</p></li>
<li><p>IP カタログで <strong>AXI Uartlite</strong> を検索し、デザインに追加します。</p></li>
<li><p>[Block Design] ビューで <strong>[Run Connection Automation]</strong> をクリックします。</p>
<img alt="../../../../_images/image62.png" src="../../../../_images/image62.png" />
<p>[Run Connection Automation] ダイアログ ボックスが開きます。</p>
</li>
<li><p>[Run Connection Automation] ダイアログ ボックスで、[All Automation] をオンにします。</p>
<img alt="../../../../_images/image63.png" src="../../../../_images/image63.png" />
<p>これにより、AXI GPIO IP のすべてのポートの自動化がチェックされます。</p>
</li>
<li><p><cite>axi_gpio_0</cite> の <strong>[GPIO]</strong> をクリックし、次に示すように [Select Board Part Interface] を <strong>[Custom]</strong> に設定します。</p>
<img alt="../../../../_images/image64.jpg" src="../../../../_images/image64.jpg" />
</li>
<li><p><cite>axi_gpio_1</cite> の GPIO も同じ設定にします。</p></li>
<li><p><cite>axi_gpio_0</cite> の <strong>[S_AXI]</strong> をクリックします。次の図に示すように設定します。</p>
<img alt="../../../../_images/image65.jpg" src="../../../../_images/image65.jpg" />
</li>
<li><p><cite>axi_gpio_1</cite> の S_AXI も同じ設定にします。</p></li>
<li><p><cite>axi_uartlite_0</cite> の <strong>[S_AXI]</strong> をクリックします。次の図に示すように設定します。</p>
<img alt="../../../../_images/s-axi-uartlite.png" src="../../../../_images/s-axi-uartlite.png" />
</li>
<li><p>これにより、次の接続が設定されます。</p>
<ul class="simple">
<li><p>SmartConnect を CIPS と AXI GPIO IP 間のブリッジ IP として使用して <cite>AXI_GPIO の S_AXI</cite> および AXI Uartlite と CIPS の <cite>M_AXI_FPD</cite> を接続します。</p></li>
<li><p>プロセッサ システム リセット IP をイネーブルにします。</p></li>
<li><p><cite>pl0_ref_clk</cite> をプロセッサ システム リセット、AXI GPIO、および SmartConnect IP クロックに接続します。</p></li>
<li><p>SmartConnect および AXI GPIO のリセットをプロセッサ システム リセット IP の <cite>peripheral_aresetn</cite> に接続します。</p></li>
</ul>
</li>
<li><p><cite>axi_uartlite_0</cite> の <strong>[UART]</strong> をクリックします。次の図に示すように設定します。</p>
<img alt="../../../../_images/uart.png" src="../../../../_images/uart.png" />
</li>
<li><p><strong>[OK]</strong> をクリックします。</p></li>
<li><p>[Block Design] ビューで <strong>[Run Connection Automation]</strong> をクリックし、[All Automation] チェック ボックスをオンにします。</p></li>
<li><p><strong>ext_reset_in</strong> をクリックして、次のように設定します。</p>
<img alt="../../../../_images/image66.jpg" src="../../../../_images/image66.jpg" />
<p>これにより、プロセッサ システム リセット IP の <cite>ext_reset_in</cite> が CIPS の <cite>pl_resetn</cite> に接続されます。</p>
</li>
<li><p><strong>[OK]</strong> をクリックします。</p></li>
<li><p>プロセッサ システム リセット IP の <cite>peripheral_aresetn</cite> から SmartConnect IP の <cite>aresetn</cite> への接続を解除します。</p></li>
<li><p>SmartConnect IP の <cite>aresetn</cite> をプロセッサ システム リセット IP の <cite>interconnect_aresetn</cite> に接続します。</p>
<img alt="../../../../_images/image67.jpeg" src="../../../../_images/image67.jpeg" />
</li>
<li><p>axi_gpio_0 IP をダブルクリックして開きます。</p></li>
<li><p>次の図のように [IP Configuration] タブを設定します。</p>
<img alt="../../../../_images/image68.png" src="../../../../_images/image68.png" />
</li>
<li><p>axi_gpio_1 も同じ設定にします。</p></li>
<li><p>Slice IP のインスタンスをさらに 4 つ追加します。</p></li>
<li><p>AXI GPIO IP の外部ピンを削除し、インターフェイスを展開します。</p></li>
<li><p>axi_gpio_0 の出力ピン gpio_io_0 をスライス 0 およびスライス 1 に接続します。</p></li>
<li><p>同様に、axi_gpio_1 の出力ピン gpio_io_0 をスライス 2 およびスライス 3 に接続します。</p></li>
<li><p>Slice IP の出力を外部接続 (Make External) にします。</p></li>
<li><p>次のように各 Slice IP を設定します。</p>
<img alt="../../../../_images/image69.png" src="../../../../_images/image69.png" />
<img alt="../../../../_images/image70.png" src="../../../../_images/image70.png" />
<img alt="../../../../_images/image71.png" src="../../../../_images/image71.png" />
<img alt="../../../../_images/image72.png" src="../../../../_images/image72.png" />
</li>
<li><p><strong>axi_uartlite_0</strong> をダブルクリックして、IP を開きます。</p></li>
<li><p>[Board] タブで、次のようにボード インターフェイスを設定します。</p>
<img alt="../../../../_images/board-interface.png" src="../../../../_images/board-interface.png" />
</li>
<li><p>次の図のように [IP Configuration] タブを設定します。</p>
<img alt="../../../../_images/configure-ip-settings.png" src="../../../../_images/configure-ip-settings.png" />
</li>
<li><p><strong>Clock Wizard IP</strong> を追加します。これをダブルクリックして、IP を開きます。</p></li>
<li><p>[Clocking Features] タブに移動し、次のように設定します。</p>
<img alt="../../../../_images/clocking-features.png" src="../../../../_images/clocking-features.png" />
</li>
<li><p><strong>[Input Clock Information]</strong> の [Source] オプションが <strong>[Global buffer]</strong> に設定されていることを確認します。</p></li>
<li><p>[Output Clocks] タブに移動し、次のように設定します。</p>
<img alt="../../../../_images/output-clocks-tab.png" src="../../../../_images/output-clocks-tab.png" />
</li>
<li><p>CIPS の <cite>pl0_ref_clk</cite> を右クリックし、<strong>[Disconnect Pin]</strong> をクリックします。</p></li>
<li><p>CIPS からの <cite>pl0_ref_clk</cite> をクロッキング ウィザードの入力 <cite>clk_in1</cite> に接続します。</p></li>
<li><p>クロッキング ウィザードの出力を Processor System Reset IP の <cite>slowest_sync_clock</cite> に接続します。</p>
<p>これはタイミング エラーを避けるのに役立ちます。</p>
</li>
</ol>
<p>ブロック デザイン全体が次のようになります。</p>
<img alt="../../../../_images/image73.png" src="../../../../_images/image73.png" />
</section>
<section id="validating-the-design-and-generating-the-output">
<h4>デザインの検証および出力の生成<a class="headerlink" href="#validating-the-design-and-generating-the-output" title="Permalink to this heading">¶</a></h4>
<p>デザインを検証し、出力ファイルを生成するには、次の手順を実行します。</p>
<ol class="arabic">
<li><p>[Block Design] ビューに戻り、ブロック デザインを保存します (<strong>Ctrl + S</strong> キーを押す)。</p></li>
<li><p>[Diagram] ウィンドウの空白部分を右クリックして、<strong>[Validate Design]</strong> をクリックします。または、F6 キーを押します。次の図のようなメッセージが表示されます。</p>
<p>Vivado ツールから、デザイン内の IP をアドレスにマッピングするように指示するプロンプトが表示されます。<strong>[Yes]</strong> をクリックします。</p>
<img alt="../../../../_images/assign-address.png" src="../../../../_images/assign-address.png" />
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>アドレス セグメントの数は、デザイン内のメモリ マップド IP の数によって異なる場合があります。</p>
</div>
<p>検証が完了すると、次のようなメッセージ ダイアログ ボックスが開きます。</p>
<img alt="../../../../_images/validation_message.PNG" src="../../../../_images/validation_message.PNG" />
</li>
<li><p><strong>[OK]</strong> をクリックしてメッセージを閉じます。</p></li>
<li><p><strong>[Sources]</strong> ウィンドウをクリックします。</p>
<ol class="arabic">
<li><p>制約を展開します。</p></li>
<li><p><strong>[constrs_1]</strong> を右クリックし、[Add Sources] をクリックします。</p>
<p>[Add Sources] ウィンドウが開きます。</p>
</li>
<li><p><strong>[Add or Create Constraints]</strong> オプションを選択し、<strong>[Next]</strong> をクリックします。</p></li>
<li><p>追加する XDC ファイルを選択します。</p>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>制約ファイルは <cite>pl_gpio_uart/constrs</cite> フォルダーにパッケージの一部として含まれます。</p>
</div>
</li>
<li><p><strong>[Finish]</strong> をクリックします。</p></li>
</ol>
</li>
<li><p><strong>[Hierarchy]</strong> タブをクリックします。</p></li>
<li><p>[Sources] ウィンドウの [Design Sources] の下の <strong>[edt_versal_wrapper]</strong> を展開します。</p></li>
<li><p>edt_versal_i : edt_versal (<cite>edt_versal.bd</cite>) という最上位ブロックを右クリックし、<strong>[Generate Output Products]</strong> をクリックします。</p>
<img alt="../../../../_images/image15.png" src="../../../../_images/image15.png" />
</li>
<li><p><strong>[Generate]</strong> をクリックします。</p></li>
<li><p>[Generate Output Products] の処理が完了したら、<strong>[OK]</strong> をクリックします。</p></li>
<li><p>[Sources] ウィンドウで <strong>[IP Sources]</strong> ビューをクリックします。次の図に示すように、生成した出力ファイルが表示されます。</p>
<img alt="../../../../_images/image74.png" src="../../../../_images/image74.png" />
</li>
</ol>
</section>
<section id="synthesizing-implementing-and-generating-the-device-image">
<h4>デバイス イメージの合成、インプリメント、生成<a class="headerlink" href="#synthesizing-implementing-and-generating-the-device-image" title="Permalink to this heading">¶</a></h4>
<p>デザインのデバイス イメージを生成するには、次の手順を実行します。</p>
<ol class="arabic">
<li><p>Flow Navigator の <strong>[Program and Debug]</strong> をクリックし、<strong>[Generate Device Image]</strong> をクリックし、<strong>[OK]</strong> をクリックします。</p></li>
<li><p>[No Implementation Results Available] メニューが表示されます。<strong>[Yes]</strong> をクリックします。</p></li>
<li><p>[Launch Run] メニューが表示されます。<strong>[OK]</strong> をクリックします。</p>
<p>デバイス イメージの生成が完了すると、[Device Image Generation Completed] ダイアログ ボックスが開きます。</p>
</li>
<li><p><strong>[Cancel]</strong> をクリックしてウィンドウを閉じます。</p></li>
<li><p>デバイス イメージを生成したら、ハードウェアをエクスポートします。</p></li>
</ol>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>次の手順はオプションなので、省略して<a class="reference external" href="#exporting-hardware">「ハードウェアのエクスポート」</a> セクションに進むこともできます。これらの手順を実行すると、デバイス イメージを生成する前に合成およびインプリメンテーションを実行するので、デバイス イメージ生成の詳細なフローがわかるようになります。デバイス イメージの生成フローを理解する必要がある場合は、次の手順を実行します。</p>
<ol class="arabic">
<li><p>Flow Navigator で <strong>[Synthesis]</strong> をクリックし、<strong>[Run Synthesis]</strong> をクリックします。</p>
<img alt="../../../../_images/image17.png" src="../../../../_images/image17.png" />
</li>
<li><p>合成の開始前にプロジェクトを保存するようメッセージが表示された場合は、<strong>[Save]</strong> をクリックします。</p>
<p>合成の実行中、ウィンドウの右上にステータス バーが表示されます。このステータス バーは、デザイン プロセスをとおして、さまざまな理由により表示されます。ステータス バーは、プロセスがバックグランドで実行されていることを示します。合成が完了すると、[Synthesis Completed] ダイアログ ボックスが開きます。</p>
</li>
<li><p><strong>[Run Implementation]</strong> をクリックして <strong>[OK]</strong> をクリックします。</p>
<p>インプリメンテーションが完了すると、[Implementation Completed] ダイアログ ボックスが開きます。</p>
</li>
<li><p><strong>[Generate Device Image]</strong> をクリックして <strong>[OK]</strong> をクリックします。</p>
<p>デバイス イメージの生成が完了すると、[Device Image Generation Completed] ダイアログ ボックスが開きます。</p>
</li>
<li><p><strong>[Cancel]</strong> をクリックしてウィンドウを閉じます。</p>
<p>デバイス イメージを生成したら、ハードウェアをエクスポートします。</p>
</li>
</ol>
</div>
</section>
<section id="exporting-hardware">
<h4>ハードウェアのエクスポート<a class="headerlink" href="#exporting-hardware" title="Permalink to this heading">¶</a></h4>
<ol class="arabic">
<li><p>Vivado のメイン メニューから <strong>[File] → [Export] → [Export Hardware]</strong> をクリックします。[Export Hardware] ダイアログ ボックスが開きます。</p></li>
<li><p><strong>[Include bitstream]</strong> を選択し、<strong>[Next]</strong> をクリックします。</p></li>
<li><p>エクスポートしたファイルの名前を入力し (またはデフォルトを使用し)、ディレクトリを選択します。<strong>[Next]</strong> をクリックします。</p>
<p>ハードウェア モジュールが既にエクスポートされている場合は、警告メッセージが表示されます。既存の XSA ファイルを上書きするかどうか尋ねるメッセージが表示されたら、<strong>[Yes]</strong> をクリックします。</p>
</li>
<li><p><strong>[Finish]</strong> をクリックします。</p></li>
</ol>
</section>
</section>
</section>
<section id="example-project-freertos-axi-uartlite-application-project-with-rpu">
<span id="freertos-axi-uartlite-application-project"></span><h2>サンプル プロジェクト: RPU を使用した FreeRTOS AXI UARTLiteアプリケーション プロジェクト<a class="headerlink" href="#example-project-freertos-axi-uartlite-application-project-with-rpu" title="Permalink to this heading">¶</a></h2>
<p>このセクションでは、Versal デバイス上で Arm Cortex-R5F コア ベースの RPU 用の FreeRTOS アプリケーションをコンフィギュレーションしてビルドする手順について説明します。</p>
<p>次の手順は、Arm Cortex-R5F から FreeRTOS アプリケーションを作成する手順を示しています:</p>
<ol class="arabic">
<li><p>Vitis™ IDE を起動し、<code class="docutils literal notranslate"><span class="pre">c:/edt/freertos</span></code> などの新しいワークスペースを作成します。</p></li>
<li><p><strong>[File] → [New] → [Application Project]</strong> をクリックします。<strong>[Create a New Application Project]</strong> ページが開きます。Vitis IDE を初めて起動した場合は、次の図に示す Welcome 画面で <strong>[Create Application Project]</strong> を選択できます。</p>
<img alt="../../../../_images/image75.jpeg" src="../../../../_images/image75.jpeg" />
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>オプションで、<strong>[Skip welcome page next time]</strong> チェック ボックスをオンにすると、毎回 Welcome ページが表示されないようにすることもできます。</p>
</div>
</li>
<li><p>Vitis IDE には、ターゲット プラットフォーム、システム プロジェクト、ドメイン、テンプレートの 4 つのコンポーネントがあります。Vitis IDE で新しいアプリケーション プラットフォーム作成するには、次の手順に従います。</p>
<ol class="arabic">
<li><p>ターゲット プラットフォームには、ベース ハードウェア デザインと、宣言されたインターフェイスにアクセラレータを接続するのに使用されたメタデータが含まれます。プラットフォームを選択するか、Vivado Design Suite からエクスポートした XSA からプラットフォーム プロジェクトを作成します。</p></li>
<li><ol class="arabic simple" start="2">
<li><p>アプリケーション プロジェクトをシステム プロジェクトに配置し、プロセッサに関連付けます。</p></li>
</ol>
</li>
<li><ol class="arabic simple">
<li><p>ドメインでは、ターゲット プラットフォームでホスト プログラムを実行するのに使用されるプロセッサおよびオペレーティング システムを定義します。</p></li>
</ol>
</li>
<li><ol class="arabic simple">
<li><p>アプリケーションのテンプレートを選択して、開発を迅速に開始します。ウィザードの各ページで次の表の情報に基づいて設定を選択します。</p></li>
</ol>
<p><strong>表 9: ウィザード情報</strong></p>
<table class="docutils align-default">
<colgroup>
<col style="width: 22%" />
<col style="width: 37%" />
<col style="width: 40%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>ウィザード ページ</p></th>
<th class="head"><p>システム プロパティ</p></th>
<th class="head"><p>設定または使用するコマンド</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>Platform</p></td>
<td><p>Create a new platform
from hardware (XSA)</p></td>
<td><p>Click Browse to add your
XSA file</p></td>
</tr>
<tr class="row-odd"><td></td>
<td><p>Platform Name</p></td>
<td><p>vck190_platform</p></td>
</tr>
<tr class="row-even"><td><p>Application
Project
Detail</p></td>
<td><p>Application project
name</p></td>
<td><p>freertos_gpio_test</p></td>
</tr>
<tr class="row-odd"><td></td>
<td><p>Select a system project</p></td>
<td><p>+Create New</p></td>
</tr>
<tr class="row-even"><td></td>
<td><p>System project name</p></td>
<td><p>freertos_gpio_test_system</p></td>
</tr>
<tr class="row-odd"><td></td>
<td><p>Processor</p></td>
<td><p>versal_cips
_0_pspmc_0_psv_cortexr5_0</p></td>
</tr>
<tr class="row-even"><td><p>Dom</p></td>
<td><p>Select a domain</p></td>
<td><p>+Create New</p></td>
</tr>
<tr class="row-odd"><td></td>
<td><p>Name</p></td>
<td><p>デフォルト名入力済み</p></td>
</tr>
<tr class="row-even"><td></td>
<td><p>Display Name</p></td>
<td><p>デフォルト名入力済み</p></td>
</tr>
<tr class="row-odd"><td></td>
<td><p>Operating System</p></td>
<td><p>freertos10_xilinx</p></td>
</tr>
<tr class="row-even"><td></td>
<td><p>Processor</p></td>
<td><p>versal_cips
_0_pspmc_0_psv_cortexr5_0</p></td>
</tr>
<tr class="row-odd"><td><p>Templates</p></td>
<td><p>Available</p></td>
<td><p>Freertos Hello</p></td>
</tr>
<tr class="row-even"><td></td>
<td><p>Templates</p></td>
<td><p>world</p></td>
</tr>
</tbody>
</table>
</li>
</ol>
<p>Vitis ソフトウェア プラットフォームは、上記の手順を実行した後、Explorer ビューの下に、プラットフォーム プロジェクト (<strong>vck190_platform</strong>) と <strong>freertos_gpio_test</strong> というアプリケーション プロジェクトを含むシステム プロジェクト (<strong>freertos_gpio_test_system</strong>) のボード サポート パッケージを作成します。</p>
</li>
<li><p><cite>src/</cite> の下の <cite>freertos_hello_world.c</cite> ファイルを右クリックし、<cite>freertos_hello_world.c</cite> ファイルを削除します。freertos ソース コード ファイルを FreeRTOS プロジェクト パス <code class="docutils literal notranslate"><span class="pre">&lt;design-package&gt;/ch5_system_design_example_source__files/rpu/</span></code> から <code class="docutils literal notranslate"><span class="pre">src/</span></code> ディレクトリへコピーします。</p></li>
<li><p>Vitis IDE を設定して、FreeRTOS ボード サポート パッケージの下にある RPU アプリケーション デバッグ コンソールの AXI UARTLITE をイネーブルにします。</p>
<p>vck190_platform プロジェクトの <cite>platform.spr</cite> に移動し、次にボード サポート パッケージの下の <strong>[Modify BSP]</strong> を選択し、図に示すように &lt;Y&gt; キーを押して stdin と stdout を <strong>axi_uarlite_0</strong> に変更します。</p>
<img alt="../../../../_images/vitis_uartlite_enable.JPG" src="../../../../_images/vitis_uartlite_enable.JPG" />
</li>
<li><p><strong>[OK]</strong> をクリックして上記の設定を保存し、コンフィギュレーション ウィザードを終了します。</p></li>
<li><p><strong>freertos_gpio_test_system</strong> を右クリックし、<strong>[Build Project]</strong> をクリックします。または、<img alt="build" src="../../../../_images/image29.png" /> をクリックします。</p>
<p>Linux イメージをビルドし、FreeRTOS ELF をイメージに組み込む方法については、<a class="reference internal" href="#creating-linux-images-using-petalinux"><span class="std std-ref">「サンプル プロジェクト: PetaLinux を使用した Linux イメージの作成」</span></a>を参照してください。</p>
</li>
<li><p>PL AXI UART シリアル コンソールでは、RPU デバッグ ログは次のように出力されます。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">Gpio</span><span class="n">Initialization</span><span class="n">started</span><span class="n">Counter</span><span class="mi">0</span><span class="n">Counter</span><span class="mi">1</span><span class="n">Counter</span><span class="mi">2</span><span class="n">Counter</span><span class="mi">3</span><span class="n">Counter</span><span class="mi">4</span><span class="n">Counter</span><span class="mi">5</span></pre></div>
</div>
</li>
</ol>
</section>
<section id="example-project-creating-linux-images-using-petalinux">
<span id="creating-linux-images-using-petalinux"></span><h2>サンプル プロジェクト: PetaLinux を使用した Linux イメージの作成<a class="headerlink" href="#example-project-creating-linux-images-using-petalinux" title="Permalink to this heading">¶</a></h2>
<p>このセクションでは、Versal デバイス上で Arm Cortex-A72 コア ベースの APU 用の Linux オペレーティング システムをコンフィギュレーションしてビルドする手順について説明します。PetaLinux ツールをボード固有の BSP と使用すると、Linux イメージをコンフィギュレーションおよびビルドできます。</p>
<p>このサンプル プロジェクトには、Linux ホスト マシンが必要です。PetaLinux ツールの依存関係とインストール手順については、『PetaLinux ツールの資料: リファレンス ガイド <a class="reference external" href="https://japan.xilinx.com/cgi-bin/docs/rdoc?v=latest;d=ug1144-petalinux-tools-reference-guide.pdf">UG1144</a> を参照してください。</p>
<div class="admonition important">
<p class="admonition-title">重要</p>
<p>この例では、VCK190 PetaLinux BSP を使用して PetaLinux プロジェクトを作成します。PetaLinux (VCK190/VMK180) に該当する BSP がダウンロードされていることを確認します。</p>
<ul class="simple">
<li><p>VCK190 ES1 ボードを使用している場合は、<a class="reference external" href="https://www.xilinx.com/member/vck190_headstart.html">ここから</a> <cite>xilinx-vck190-es1-v2021.2-final.bsp</cite> ファイルをダウンロードしてください。</p></li>
<li><p>VCK190 量産ボードを使用している場合は、<a class="reference external" href="https://www.xilinx.com/member/vck190_headstart.html">ここから</a> <cite>xilinx-vck190-v2021.2-final.bsp</cite> ファイルをダウンロードします。</p></li>
<li><p>VMK180 ES1 ボードを使用する場合は、<a class="reference external" href="https://www.xilinx.com/member/vmk180_headstart.html">ここから</a> VMK180 PetaLinux 2021.12 BSP (<cite>xilinx-vmk180- vmk180-v2021.2-final.bsp</cite>) をダウンロードします。</p></li>
<li><p>VMK180 量産ボードを使用する場合は、<a class="reference external" href="https://www.xilinx.com/member/vmk180_headstart.html">ここから</a> VMK180 PetaLinux 2021.2 BSP (<cite>xilinx- vmk180-v2021.2-final.bsp</cite>) をダウンロードします。</p></li>
</ul>
</div>
<ol class="arabic">
<li><p>各ボードの PetaLinux BSP を現在のディレクトリにコピーします。</p></li>
<li><p>PetaLinux 環境を設定します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ source &lt;petalinux-tools-path&gt;/settings.csh
$ source &lt;petalinux-tools-path&gt;/settings.csh
</pre></div>
</div>
</li>
<li><p>次のコマンドを使用して PetaLinux プロジェクトを作成します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ petalinux-create -t project -s xilinx-vck190-vxxyy.z-final.bsp -n led_example
$ petalinux-create -t project -s xilinx-vck190-vxxyy.z-final.bsp -n led_example
</pre></div>
</div>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>VMK180 ボードの場合、コマンドの <cite>-s</cite> オプションの後に <cite>xilinx-vmk180-vxxyy.z-final.bsp</cite> を使用します。</p>
</div>
</li>
<li><p>次のコマンドを使用して、PetaLinux プロジェクト ディレクトリに移動します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$cd led_example
$cd led_example
</pre></div>
</div>
</li>
<li><p>ハードウェア プラットフォーム プロジェクトの XSA を Linux ホスト マシンにコピーします。</p>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>VMK180 ボードの場合は、<a class="reference external" href="#design-example-using-axi-gpio">「デザイン例: AXI GPIO の使用」</a>で生成した XSA ファイルを使用します。</p>
</div>
</li>
<li><p>次のコマンドを実行して BSP を再設定します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ petalinux-config --get-hw-description=&lt;path till the directory containing the respective xsa file&gt;
$ petalinux-config --get-hw-description=&lt;path till the directory containing the respective xsa file&gt;
</pre></div>
</div>
<p>[PetaLinux Configuration] ウィンドウが開きます。この例では、このウィンドウで何も変更する必要はありません。</p>
</li>
<li><p><strong>&lt;Save&gt;</strong> をクリックして上記の設定を保存し、<strong>&lt;Exit&gt;</strong> をクリックして、コンフィギュレーション ウィザードを終了します。</p></li>
<li><p>次のコマンドを使用して、PetaLinux プロジェクト内に gpiotest という名前の Linux アプリケーションを作成します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$petalinux-create -t apps --template install --name gpiotest --enable
$petalinux-create -t apps --template install --name gpiotest --enable
</pre></div>
</div>
</li>
<li><p>次のコマンドを使用して、<code class="docutils literal notranslate"><span class="pre">&lt;design-package&gt;/&lt;vck190</span> <span class="pre">or</span> <span class="pre">vmk180&gt;/linux/bootimages</span></code> からプロジェクトにアプリケーション ファイルをコピーします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$cp &lt;design-package&gt;/ch5_system_design_example_source__files/apu/gpiotest_app/gpiotest/files/* &lt;plnxproj-root&gt;/project-spec/meta-user/recipes-apps/gpiotest/files/
$cp &lt;design-package&gt;/ch5_system_design_example_source__files/apu/gpiotest_app/gpiotest.bb &lt;plnx-proj-root&gt;/project-spec/meta-user/recipes-apps/gpiotest/gpiotest.bb
$cp &lt;design-package&gt;/ch5_system_design_example_source__files/apu/device_tree/system-user.dtsi &lt;plnx-proj-root&gt;/project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsi
</pre></div>
</div>
</li>
<li><p>カーネル コンフィギュレーション内で GPIO サポートをイネーブルにします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$petalinux-config -c kernel
$petalinux-config -c kernel
</pre></div>
</div>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>このコマンドは、PetaLinux プロジェクトのカーネル コンフィギュレーション ウィザードを開きます。</p>
</div>
</li>
<li><p><strong>[Device drivers] → [GPIO Support]</strong> をクリックし、<strong>&lt;Y&gt;</strong> キーを押してイネーブルにします。<strong>Enter</strong> キーを押たあとに、<strong>&lt;Y&gt;</strong> キーを押して、Debug GPIO コールと <code class="docutils literal notranslate"><span class="pre">/sys/class/gpio/...(sysfs</span> <span class="pre">interface)</span></code> のエントリをイネーブルにします。</p>
<img alt="../../../../_images/versal_2021_gpio_debug.png" src="../../../../_images/versal_2021_gpio_debug.png" />
</li>
<li><p><strong>[Memory mapped GPIO drivers]</strong> まで移動し、<strong>&lt;Y&gt;</strong> キーを押して、Xilinx GPIO のサポートおよび Xilinx Zynq GPIO のサポートをイネーブルにします。</p>
<img alt="../../../../_images/versal_2021_gpio_xilinx.png" src="../../../../_images/versal_2021_gpio_xilinx.png" />
</li>
<li><p><strong>&lt;Save&gt;</strong> をクリックして上記の設定を保存し、<strong>&lt;Exit&gt;</strong> をクリックして、コンフィギュレーション ウィザードを終了します。</p></li>
<li><p>AIE、STDC++、および Tcl オプションをディスエーブルにし、ROOTFS のサイズを SD および OSPI/QSPI フラッシュ メモリのパーティションの両方に収まるように、ROOTFS を構成します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">petalinux</span><span class="o">-</span><span class="n">config</span><span class="o">-</span><span class="n">c</span><span class="n">rootfs</span></pre></div>
</div>
</li>
<li><p>次の図のように、ユーザー パッケージに移動し、&lt;Y&gt; キーを押して aie-notebooks、openamp-demo-notebooks、packagegroup-petalinux-jupyter、pm-notebooks、python3-ipywidgets のサポートをディスエーブルにします。</p>
<img alt="../../../../_images/rootfs_config_aie.JPG" src="../../../../_images/rootfs_config_aie.JPG" />
</li>
<li><p>次の図のように、<strong>[Filesystem Packages] → [misc] → [gcc-runtime]</strong> に移動し、&lt;Y&gt; キーを押して <strong>[libstdc++ support]</strong> をディスエーブルにします。</p>
<img alt="../../../../_images/rootfs_config_stdc++.JPG" src="../../../../_images/rootfs_config_stdc++.JPG" />
</li>
<li><p>次の図のように、<strong>[Filesystem Packages] → [devel] → [tcltk] → [Tcl]</strong> に移動し、&lt;Y&gt; キーを押して <strong>[tcl support]</strong> をディスエーブルにします。</p>
<img alt="../../../../_images/rootfs_config_tcl.JPG" src="../../../../_images/rootfs_config_tcl.JPG" />
</li>
<li><p><strong>&lt;Save&gt;</strong> をクリックして上記の設定を保存し、<strong>&lt;Exit&gt;</strong> をクリックして、コンフィギュレーション ウィザードを終了します。</p></li>
<li><p>OSPI および eMMC ブート モードは、VCK190/VMK180 RevB 量産ボードでのみ動作します。</p></li>
<li><p>OSPI ビルドの場合、次のコードを PLNX プロジェクトの bsp ファイルを <code class="docutils literal notranslate"><span class="pre">&lt;plnxproj-root&gt;/project-spec/meta-user/conf/petalinuxbsp.conf</span></code> にコピーします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">VCK190</span><span class="n">Production</span><span class="n">board</span><span class="p">:</span><span class="n">YAML_DT_BOARD_FLAGS_vck190</span><span class="o">=</span><span class="s2">&quot;{BOARD versal-vck190-reva-x-ebm-03-reva}&quot;</span><span class="n">VMK180</span><span class="n">Production</span><span class="n">board</span><span class="p">:</span><span class="n">YAML_DT_BOARD_FLAGS_vmk180</span><span class="o">=</span><span class="s2">&quot;{BOARD versal-vmk180-reva-x-ebm-03-reva}&quot;</span></pre></div>
</div>
</li>
<li><p>eMMC ビルドの場合は、次のコードを PLNX プロジェクト bsp ファイルを <code class="docutils literal notranslate"><span class="pre">&lt;plnxproj-root&gt;/project-spec/meta-user/conf/petalinuxbsp.conf</span></code> にコピーします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span><span class="n">VCK190</span><span class="n">Production</span><span class="n">board</span><span class="p">:</span><span class="n">YAML_DT_BOARD_FLAGS_vck190</span><span class="o">=</span><span class="s2">&quot;{BOARD versal-vck190-reva-x-ebm-02-reva}&quot;</span><span class="n">VMK180</span><span class="n">Production</span><span class="n">board</span><span class="p">:</span><span class="n">YAML_DT_BOARD_FLAGS_vmk180</span><span class="o">=</span><span class="s2">&quot;{BOARD versal-vmk180-reva-x-ebm-02-reva}&quot;</span></pre></div>
</div>
</li>
<li><p>次のコマンドを使用して、Linux イメージをビルドします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ petalinux-build
$ petalinux-build
</pre></div>
</div>
</li>
</ol>
<section id="combining-freertos-and-apu-images-using-a-bif-file">
<h3>BIF ファイルを使用した FreeRTOS と APU イメージの結合<a class="headerlink" href="#combining-freertos-and-apu-images-using-a-bif-file" title="Permalink to this heading">¶</a></h3>
<ol class="arabic">
<li><p>Vitis IDE ワークスペースで XSCT コンソールを開きます。</p></li>
<li><p>PetaLinux プロジェクトの <code class="docutils literal notranslate"><span class="pre">images/linux</span></code> ディレクトリに移動します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ cd &lt;petalinux-project&gt;/images/linux/
$ cd &lt;petalinux-project&gt;/images/linux/
</pre></div>
</div>
</li>
<li><p>Freertos ELF ファイルは、QSPI/SD ブート イメージに対してのみサポートされています。<code class="docutils literal notranslate"><span class="pre">&lt;design-package&gt;/vck190/freertos/bootimages/freertos_gpio_test.elf</span></code> から <cite>freertos_gpio_test.elf</cite> を <cite>images/linux</cite> ディレクトリにコピーします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ cp &lt;design-package&gt;/vck190/ready_to_test/qspi_images/freertos/freertos_gpio_test.elf .
$ cp &lt;design-package&gt;/vck190/ready_to_test/qspi_images/freertos/freertos_gpio_test.elf .
</pre></div>
</div>
</li>
<li><p><code class="docutils literal notranslate"><span class="pre">&lt;design-package&gt;/</span></code> から <cite>bootgen.bif</cite> を <code class="docutils literal notranslate"><span class="pre">images/linux</span></code> ディレクトリにコピーします。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ cp &lt;design-package&gt;/vck190/ready_to_test/qspi_images/linux/bootgen.bif .
$ cp &lt;design-package&gt;/vck190/ready_to_test/qspi_images/linux/bootgen.bif .
</pre></div>
</div>
</li>
<li><p><cite>BOOT.BIN</cite> を作成するために、次のコマンドを実行します。</p>
<div class="highlight-default notranslate"><div class="highlight"><pre><span></span>$ bootgen -image bootgen.bif -arch versal -o BOOT.BIN -w
$ bootgen -image bootgen.bif -arch versal -o BOOT.BIN -w
</pre></div>
</div>
<p>これで、<code class="docutils literal notranslate"><span class="pre">&lt;petalinux-project&gt;/images/linux/</span></code> ディレクトリに <cite>BOOT.BIN</cite> イメージ ファイルが作成されます。</p>
</li>
</ol>
<div class="admonition note">
<p class="admonition-title">注記</p>
<p>SD ブート モードを使用してイメージを実行するには、<a class="reference internal" href="4-boot-and-config.html#boot-sequence-sd-boot-mode"><span class="std std-ref">「SD ブート モードのブート シーケンス」</span></a>を参照してください。</p>
</div>
</section>
</section>
</section>


           </div>
          </div>
          
                  <style>
                        .footer {
                        position: fixed;
                        left: 0;
                        bottom: 0;
                        width: 100%;
                        }
                  </style>
				  
				  <footer><div class="rst-footer-buttons" role="navigation" aria-label="Footer">
        <a href="3-debugging.html" class="btn btn-neutral float-left" title="Vitis ソフトウェア プラットフォームを使用したデバッグ" accesskey="p" rel="prev"><span class="fa fa-arrow-circle-left" aria-hidden="true"></span> Previous</a>
        <a href="6-system-design-example-HSDP.html" class="btn btn-neutral float-right" title="SmartLynq+ モジュールを使用した高速デバッグ ポートのシステム デザイン例" accesskey="n" rel="next">Next <span class="fa fa-arrow-circle-right" aria-hidden="true"></span></a>
    </div>

  <hr/>

  <div role="contentinfo">
    <p><span class="lastupdated">Last updated on August 1, 2022.
      </span>© Copyright 2019-2022, Xilinx, Inc. Xilinx is now a part of AMD.</p>
  </div>



										<div class="aem-Grid aem-Grid--16">
											<div class="aem-GridColumn aem-GridColumn--xxxlarge--none aem-GridColumn--xsmall--16 aem-GridColumn--offset--xsmall--0 aem-GridColumn--xlarge--none aem-GridColumn--xxlarge--none aem-GridColumn--default--none aem-GridColumn--offset--large--1 aem-GridColumn--xlarge--12 aem-GridColumn--offset--default--0 aem-GridColumn--xxlarge--10 aem-GridColumn--offset--xlarge--2 aem-GridColumn--offset--xxlarge--3 aem-GridColumn--offset--xxxlarge--4 aem-GridColumn--xsmall--none aem-GridColumn--large--none aem-GridColumn aem-GridColumn--large--14 aem-GridColumn--xxxlarge--8 aem-GridColumn--default--16">
												<div class="container-fluid sub-footer">

													                    <div class="row">
                        <div class="col-xs-24">
                          <p><a target="_blank" href="https://www.amd.com/en/corporate/copyright">Terms and Conditions</a> | <a target="_blank" href="https://www.amd.com/en/corporate/privacy">Privacy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/cookies">Cookie Policy</a> | <a target="_blank" href="https://www.amd.com/en/corporate/trademarks">Trademarks</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/statement-human-trafficking-forced-labor.pdf">Statement on Forced Labor</a> | <a target="_blank" href="https://www.amd.com/en/corporate/competition">Fair and Open Competition</a> | <a target="_blank" href="https://www.amd.com/system/files/documents/amd-uk-tax-strategy.pdf">UK Tax Strategy</a> | <a target="_blank" href="https://docs.xilinx.com/v/u/9x6YvZKuWyhJId7y7RQQKA">Inclusive Terminology</a> | <a href="https://pages.gitenterprise.xilinx.com/techdocs/Test/vvas/build/html/index.html#cookiessettings" class="ot-sdk-show-settings">Cookies Settings</a></p>
                        </div>
                    </div>
												</div>
											</div>
										</div>
										
</br>


  Built with 


  Built with  using a
    <a href="https://www.sphinx-doc.org/">Sphinx</a>
    provided by  using a
    .
   

<a href="https://github.com/readthedocs/sphinx_rtd_theme">theme</a>
    provided by <a href="https://readthedocs.org">Read the Docs</a>.</footer>
        </div>
      </div>
    </section>
  </div>
  <script>
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script>
 <script type="text/javascript">
    $(document).ready(function() {
        $(".toggle > *").hide();
        $(".toggle .header").show();
        $(".toggle .header").click(function() {
            $(this).parent().children().not(".header").toggle(400);
            $(this).parent().children(".header").toggleClass("open");
        })
    });
</script>


</body>
</html>