# Exercice 1
EXCAL 1 et voir feuille

# Exercice 2
#### 1.
```VHDL
architecture reg_lvl of condit is
signal qe : bit;
begin

```


#### 2.
EXCAL 2

#### 3.
Sortie synchrone : Varie seulement pendant les fronts actifs d'horloge. 
Sortie Asynchrone : Contraire de synchrone

#### 4.
Feuille

On évite d'avoir des entrés en même temps que les fronts actifs car on peut y avoir une indétermination sur la valeur d'une sortie après le traitement par un circuit séquentiel. 

# Exercice 3
#### 1.
Inout pas recommandé














```VHDL

```