Timing Analyzer report for UART
Thu May 08 09:17:39 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 306.94 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.258 ; -140.301           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -94.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.258 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.192      ;
; -2.171 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.105      ;
; -2.132 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.066      ;
; -2.068 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.002      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.064 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.997      ;
; -2.028 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.962      ;
; -2.014 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.948      ;
; -2.012 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.946      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.978 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.911      ;
; -1.968 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.902      ;
; -1.951 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.885      ;
; -1.927 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.861      ;
; -1.925 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.859      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.919 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.852      ;
; -1.918 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.852      ;
; -1.905 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.839      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.904 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.837      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.902 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.835      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.898 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.831      ;
; -1.897 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.831      ;
; -1.894 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.828      ;
; -1.888 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.822      ;
; -1.886 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.820      ;
; -1.873 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.806      ;
; -1.873 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.806      ;
; -1.873 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.806      ;
; -1.873 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.806      ;
; -1.873 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.806      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; display_3digit_multiplexed:display_inst|digit_idx[1]        ; display_3digit_multiplexed:display_inst|digit_idx[1]        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|state.START                  ; uart:uart_inst|uart_rx:rx_inst|state.START                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.372 ; btn_prev                                                    ; s_valid                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.374 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.379 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.613      ;
; 0.396 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.616      ;
; 0.408 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.627      ;
; 0.472 ; s_data[3]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.691      ;
; 0.478 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.479 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.481 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.700      ;
; 0.484 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.718      ;
; 0.495 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[7]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[7]                    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.729      ;
; 0.521 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.755      ;
; 0.532 ; s_data[2]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.751      ;
; 0.538 ; s_valid                                                     ; uart:uart_inst|uart_tx:tx_inst|state                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.555 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.775      ;
; 0.556 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.559 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.779      ;
; 0.560 ; uart:uart_inst|uart_tx:tx_inst|state                        ; s_valid                                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.568 ; display_3digit_multiplexed:display_inst|refresh_counter[13] ; display_3digit_multiplexed:display_inst|refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; display_3digit_multiplexed:display_inst|refresh_counter[3]  ; display_3digit_multiplexed:display_inst|refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; display_3digit_multiplexed:display_inst|refresh_counter[11] ; display_3digit_multiplexed:display_inst|refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; display_3digit_multiplexed:display_inst|refresh_counter[5]  ; display_3digit_multiplexed:display_inst|refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; display_3digit_multiplexed:display_inst|refresh_counter[1]  ; display_3digit_multiplexed:display_inst|refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; display_3digit_multiplexed:display_inst|refresh_counter[7]  ; display_3digit_multiplexed:display_inst|refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; display_3digit_multiplexed:display_inst|refresh_counter[2]  ; display_3digit_multiplexed:display_inst|refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; display_3digit_multiplexed:display_inst|refresh_counter[12] ; display_3digit_multiplexed:display_inst|refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; display_3digit_multiplexed:display_inst|refresh_counter[10] ; display_3digit_multiplexed:display_inst|refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.794      ;
; 0.574 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; s_data[1]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.582 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.590 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.809      ;
; 0.591 ; display_3digit_multiplexed:display_inst|refresh_counter[0]  ; display_3digit_multiplexed:display_inst|refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.593 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.594 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.611 ; s_data[0]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.830      ;
; 0.614 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.833      ;
; 0.625 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.844      ;
; 0.626 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.845      ;
; 0.627 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.846      ;
; 0.629 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.848      ;
; 0.630 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.849      ;
; 0.633 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.852      ;
; 0.638 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.857      ;
; 0.644 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.863      ;
; 0.650 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.884      ;
; 0.659 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.893      ;
; 0.687 ; display_3digit_multiplexed:display_inst|refresh_counter[4]  ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; clk          ; clk         ; 0.000        ; 0.428      ; 1.272      ;
; 0.688 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[5]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.921      ;
; 0.743 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.962      ;
; 0.746 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.965      ;
; 0.767 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[1]                    ; clk          ; clk         ; 0.000        ; 0.076      ; 1.000      ;
; 0.781 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.000      ;
; 0.783 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.002      ;
; 0.807 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.026      ;
; 0.808 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.027      ;
; 0.827 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.062      ; 1.046      ;
; 0.829 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[2]                    ; clk          ; clk         ; 0.000        ; 0.077      ; 1.063      ;
; 0.830 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.050      ;
; 0.830 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.050      ;
; 0.831 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|state                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.050      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 340.72 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.935 ; -117.692          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -94.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.935 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.876      ;
; -1.865 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.806      ;
; -1.832 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.773      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.782 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.722      ;
; -1.752 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.693      ;
; -1.725 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.666      ;
; -1.724 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.665      ;
; -1.723 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.664      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.691 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.631      ;
; -1.677 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.618      ;
; -1.655 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.596      ;
; -1.654 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.595      ;
; -1.645 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.586      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.625 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.565      ;
; -1.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.563      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.621 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.562      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.620 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.560      ;
; -1.617 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.558      ;
; -1.613 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.554      ;
; -1.607 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.548      ;
; -1.606 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.547      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.600 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.540      ;
; -1.582 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.522      ;
; -1.582 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.522      ;
; -1.582 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.522      ;
; -1.582 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.522      ;
; -1.582 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.522      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; display_3digit_multiplexed:display_inst|digit_idx[1]        ; display_3digit_multiplexed:display_inst|digit_idx[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_rx:rx_inst|state.START                  ; uart:uart_inst|uart_rx:rx_inst|state.START                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.332 ; btn_prev                                                    ; s_valid                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.531      ;
; 0.339 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.344 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.556      ;
; 0.353 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.552      ;
; 0.364 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.419 ; s_data[3]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.618      ;
; 0.431 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.434 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.633      ;
; 0.437 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.649      ;
; 0.456 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[7]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.470 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.682      ;
; 0.483 ; s_data[2]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.486 ; s_valid                                                     ; uart:uart_inst|uart_tx:tx_inst|state                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.685      ;
; 0.493 ; uart:uart_inst|uart_tx:tx_inst|state                        ; s_valid                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.692      ;
; 0.499 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.510 ; display_3digit_multiplexed:display_inst|refresh_counter[13] ; display_3digit_multiplexed:display_inst|refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; display_3digit_multiplexed:display_inst|refresh_counter[3]  ; display_3digit_multiplexed:display_inst|refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; display_3digit_multiplexed:display_inst|refresh_counter[11] ; display_3digit_multiplexed:display_inst|refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; display_3digit_multiplexed:display_inst|refresh_counter[5]  ; display_3digit_multiplexed:display_inst|refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; display_3digit_multiplexed:display_inst|refresh_counter[1]  ; display_3digit_multiplexed:display_inst|refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; display_3digit_multiplexed:display_inst|refresh_counter[7]  ; display_3digit_multiplexed:display_inst|refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; display_3digit_multiplexed:display_inst|refresh_counter[2]  ; display_3digit_multiplexed:display_inst|refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; display_3digit_multiplexed:display_inst|refresh_counter[12] ; display_3digit_multiplexed:display_inst|refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; display_3digit_multiplexed:display_inst|refresh_counter[10] ; display_3digit_multiplexed:display_inst|refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; s_data[1]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.529 ; display_3digit_multiplexed:display_inst|refresh_counter[0]  ; display_3digit_multiplexed:display_inst|refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.728      ;
; 0.530 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.534 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.548 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.748      ;
; 0.556 ; s_data[0]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.755      ;
; 0.568 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.568 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.572 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.771      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.773      ;
; 0.574 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.773      ;
; 0.575 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.774      ;
; 0.577 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.776      ;
; 0.580 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.779      ;
; 0.593 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.805      ;
; 0.600 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.812      ;
; 0.614 ; display_3digit_multiplexed:display_inst|refresh_counter[4]  ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; clk          ; clk         ; 0.000        ; 0.383      ; 1.141      ;
; 0.633 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[5]                    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.845      ;
; 0.681 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.880      ;
; 0.684 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.883      ;
; 0.710 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[1]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.923      ;
; 0.711 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.911      ;
; 0.713 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.913      ;
; 0.713 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.913      ;
; 0.732 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.931      ;
; 0.733 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.932      ;
; 0.741 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|state                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.940      ;
; 0.744 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.746 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.750 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.788 ; -39.054           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -99.410                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.788 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.739      ;
; -0.731 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.682      ;
; -0.708 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.659      ;
; -0.706 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.657      ;
; -0.693 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.644      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.672 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.623      ;
; -0.654 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.605      ;
; -0.653 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.646 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.597      ;
; -0.630 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.629 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.580      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.616 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.567      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.612 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.563      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.608 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.559      ;
; -0.606 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.557      ;
; -0.599 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.STOP   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.550      ;
; -0.598 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; uart:uart_inst|uart_rx:rx_inst|state.DATA   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.597 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.589 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; uart:uart_inst|uart_rx:rx_inst|state.START  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.540      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
; -0.586 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.536      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|state.START                  ; uart:uart_inst|uart_rx:rx_inst|state.START                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; display_3digit_multiplexed:display_inst|digit_idx[1]        ; display_3digit_multiplexed:display_inst|digit_idx[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.199 ; btn_prev                                                    ; s_valid                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.209 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[12]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.216 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[12]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.250 ; s_data[3]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.371      ;
; 0.252 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]             ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[7]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[7]                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.382      ;
; 0.254 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.257 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[0]                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.385      ;
; 0.270 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.398      ;
; 0.276 ; s_data[2]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.284 ; s_valid                                                     ; uart:uart_inst|uart_tx:tx_inst|state                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.296 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; display_3digit_multiplexed:display_inst|refresh_counter[3]  ; display_3digit_multiplexed:display_inst|refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; display_3digit_multiplexed:display_inst|refresh_counter[11] ; display_3digit_multiplexed:display_inst|refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; display_3digit_multiplexed:display_inst|refresh_counter[13] ; display_3digit_multiplexed:display_inst|refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; display_3digit_multiplexed:display_inst|refresh_counter[5]  ; display_3digit_multiplexed:display_inst|refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; display_3digit_multiplexed:display_inst|refresh_counter[1]  ; display_3digit_multiplexed:display_inst|refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[11]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; display_3digit_multiplexed:display_inst|refresh_counter[7]  ; display_3digit_multiplexed:display_inst|refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; display_3digit_multiplexed:display_inst|refresh_counter[2]  ; display_3digit_multiplexed:display_inst|refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[9]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[11]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart:uart_inst|uart_tx:tx_inst|state                        ; s_valid                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; display_3digit_multiplexed:display_inst|refresh_counter[12] ; display_3digit_multiplexed:display_inst|refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; display_3digit_multiplexed:display_inst|refresh_counter[10] ; display_3digit_multiplexed:display_inst|refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[8]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[9]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[10]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; uart:uart_inst|uart_tx:tx_inst|c_clocks[0]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[8]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[10]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart:uart_inst|uart_rx:rx_inst|state.STOP                   ; uart:uart_inst|uart_rx:rx_inst|state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; s_data[1]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; display_3digit_multiplexed:display_inst|refresh_counter[0]  ; display_3digit_multiplexed:display_inst|refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[4]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[0]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[6]              ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[5]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                  ; uart:uart_inst|uart_rx:rx_inst|c_clocks[0]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; s_data[0]                                                   ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.330 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[9]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.331 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[11]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.332 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[12]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.462      ;
; 0.334 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[7]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.339 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.467      ;
; 0.339 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[8]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.460      ;
; 0.345 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.349 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[3]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.352 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[5]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[5]                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.479      ;
; 0.385 ; display_3digit_multiplexed:display_inst|refresh_counter[4]  ; display_3digit_multiplexed:display_inst|digit_idx[0]        ; clk          ; clk         ; 0.000        ; 0.234      ; 0.703      ;
; 0.393 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.514      ;
; 0.396 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.517      ;
; 0.406 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[1]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[1]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.534      ;
; 0.415 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[0]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.537      ;
; 0.416 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[2]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.538      ;
; 0.416 ; uart:uart_inst|uart_rx:rx_inst|state.DATA                   ; uart:uart_inst|uart_rx:rx_inst|c_bits[1]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.538      ;
; 0.426 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[2]                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.555      ;
; 0.433 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[3]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.554      ;
; 0.434 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[2]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.555      ;
; 0.438 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[4]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[4]                    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.565      ;
; 0.440 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[3]                 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[2]                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.568      ;
; 0.444 ; uart:uart_inst|uart_rx:rx_inst|shift_reg[6]                 ; uart:uart_inst|uart_rx:rx_inst|m_data[6]                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; uart:uart_inst|uart_tx:tx_inst|state                        ; uart:uart_inst|uart_tx:tx_inst|s_packet_reg[1]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.258   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.258   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -140.301 ; 0.0   ; 0.0      ; 0.0     ; -99.41              ;
;  clk             ; -140.301 ; 0.000 ; N/A      ; N/A     ; -99.410             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_test      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_test      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_test      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_test      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2031     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2031     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 102   ; 102  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 78    ; 78   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; btn        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_test    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; btn        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sw[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_test    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu May 08 09:17:36 2025
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.258            -140.301 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.935
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.935            -117.692 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.788             -39.054 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -99.410 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Thu May 08 09:17:39 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


