微電子封裝 及其 製造方法 Microelectronic   package   and   method   of   manufacturing   sa me 
 一種 微電子封裝 包含 晶粒 ( 210 ) ， 該 晶粒 具有 第一 複數個 導電焊墊 ( 21 1 ) 附著 於 其 上 。 該 微電子封裝 進 一步 包含 第一層 ( 22 0 ) 及 第二層 ( 13 0 ) 。 該 第一層 具有 第一 複數個 導電通孔 ( 12 1 ) ， 該 第一 複數個 導電通孔 電連接 至該 第一 複數個 導電焊墊 其中 之一 個 導電焊墊 。 該 第二層 包含 環繞 於 該 第二層 之 周圍 ( 13 5 ) 之 第二 複數個 導電焊墊 ( 13 1 ) ， 該 第二 層並 包含 複數個 導電線 跡 ( 13 2 ) ， 該 複數個 導電線 跡 電連接 至該 第一 複數個 導電通孔 其中 之一 個 導電通孔 且 電連接 至該 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 。 該 微電子封裝 亦 包含 複數個 打線接合 ( 24 0 ) ， 每一 個 該 打線接合 電連接 至該 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 。 A   microelectronic   package   co mp rise s   a   die   ( 210 )   hav in g   at tac he d   the r et o   a   first   plur al ity   of   electrical ly   conductive   pad s   ( 21 1 ) .   The   microelectronic   package   further   co mp rise s   a   first   layer   ( 22 0 )   and   a   second   layer   ( 13 0 ) .   The   first   layer   h as   a   first   plur al ity   of   electrical ly   conductive   via s   ( 12 1 )   electrical ly   connected   to   one   of   the   first   plur al ity   of   electrical ly   conductive   pad s .   The   second   layer   co mp rise s   a   second   plur al ity   of   electrical ly   conductive   pad s   ( 13 1 )   lo ca ted   around   a   per i meter   ( 13 5 )   of   the   second   layer   and   a   plur al ity   of   electrical ly   conductive   traces   ( 13 2 )   electrical ly   connected   to   one   of   the   first   plur al ity   of   electrical ly   conductive   via s   and   to   one   of   the   second   plur al ity   of   electrical ly   conductive   pad s .   The   microelectronic   package   al so   co mp rise s   a   plur al ity   of   wire bonds   ( 24 0 ) ,   each   one   of   which   is   electrical ly   connected   to   one   of   the   second   plur al ity   of   electrical ly   conductive   pad s . 
 本 發明 所 揭示 之 實施例 一般 係 關於 微電子裝置 ， 且 特別 關於 這種 裝置 之 封裝方法 及 設計 。 
 電腦 微處理器 、 晶片組 、 及其 它 微電子裝置 通常 置放 於 微電子封裝 內 ， 藉以 提供 保護 以 避免 損傷 、 提供 在 電腦系統中 與 其它 元件 之 連接 、 以及 提供 其它 優點 。 目前 對於 諸如 智慧型手機 之 數個 市場區 段 中的 應用 而言 ， 堆疊 式 微電子封裝 之 使用 係 非常 普遍 。 於 堆疊 式 ( 或 其它 ) 封裝內 ， 傳統 上 係 利用 打線接合 或 利用 受 控制 崩潰 晶 片連接 ( C4 ) 凸塊 來 進行 晶粒 至 基板 之 連接 。 
 本 發明 提供 一種半導體 封裝結構 ， 具有 滿 球墊 ( full   array ) 的 引腳 設計 ， 而 可 提高 接 點密度 。 
 本 發明 提供 一種半導體 封裝製程 ， 可 形成 具有 滿 球墊 ( full   array ) 之 引腳 分佈 的 封裝結構 。 
 為 具體 描述 本 發明 之 內容 ， 在 此 提出 一種半導體 封裝結構 ， 包括 一 晶片 、 多個 引腳 、 多個 接墊 、 多條 重 佈線 路 、 多條 銲線 、 一 填充材 以及 一 封裝膠體 。 所述 多個 引腳 陣列配置 於 一 平面 上 ， 且 包括 位於 晶片 外圍的 多個 第一 引腳 以及 位於 晶片 下方 且 鄰近 晶片 的 多個第二 引腳 。 每一 引腳 包括 一 上表面 、 一下 表面 、 一 上 傾斜部 ， 其 配置 鄰近 於 各 引腳 的 上表面 ， 以及 一下 傾斜部 ， 其 配置 鄰近 於 各 引腳 的 下表面 。 接墊 位於 晶片 之外 ， 而重 佈線 路 分別 連接於 接墊 與 第二 引腳 之間 。 銲線 分別 連接於 晶片 與 接墊 之間 以及 晶片 與第一 引腳 之間 。 填充材 填入 晶片 與 第二 引腳 之間 。 封裝膠體 形成 於 晶片 、 接墊 、 重 佈線 路 、 銲線 以及 引腳 上 ， 以 實質上 覆蓋 引腳 的 上 傾斜部 ， 且 引腳 的 下 傾斜部 至少部分 從 封裝膠體 的 一下 表面 向外 延伸 。 
 在 本 發明 之一 實施例 中 ， 所述 半導體封裝結構 更 包括 一 第一 金屬鍍層 ， 其 配置 於 每一 第一 引腳 的 上表面 、 每一 第二 引腳 的 上表面 、 接墊 以及 重 佈線 路上 。 每一 第一 引腳 的 上表面 及其 上的 第一 金屬鍍層 被 包封 於 封裝膠體 內 ， 而 每一 第二 引腳 的 上表面 及其 上的 第一 金屬鍍層 被 包封 於 填充材 內 。 
 在 本 發明 之一 實施例 中 ， 所述 半導體封裝結構 更 包括 一 第二 金屬鍍層 ， 其 配置 於 每一 第一 引腳 的 下表面 與 每一 第二 引腳 的 下表面 上 。 接墊 以及 重 佈線 路 未 被 第二 金屬鍍層 覆蓋 。 
 在 本 發明 之一 實施例 中 ， 填充材 的 材質 與 封裝膠體 的 材質 相同 。 
 在 本 發明 之一 實施例 中 ， 所述 半導體封裝結構 更 包括 一 黏著層 ， 配置 於 晶片 的 底面 與 填充材 之間 。 
 本 發明 又 提出 一種半導體 封裝製程 。 首先 ， 提供 一 導電基板 ， 其 具有 一 頂面 以及 相對於 頂面 的 一 背面 。 導電基板 的 頂面 具有 一 晶片 接著 區域 。 接著 ， 形成 圖案化 的 一 第一 金屬鍍層 於 導電基板 的 頂面 。 第一 金屬鍍層 包括 位於 晶片 接著 區域 之外 的 多個 第一 引腳 金屬圖案 、 位於 晶片 接著 區域 之外 的 多個 接墊 金屬圖案 、 位於 晶片 接著 區域 內的 多個第二 引腳 金屬圖案 以及 分別 連接於 第二 引腳 金屬圖案 以及 接墊 金屬圖案 之間 的 多個 重 佈線 路 金屬圖案 。 並且 ， 形成 圖案化 的 一 第二 金屬鍍層 於 導電基板 的 底面 。 然後 ， 以 第一 金屬鍍層 為 罩幕 來 半 蝕刻 導電基板 ， 以 在 導電基板 未 被 第一 金屬鍍層 覆蓋 的 區域 上 形成 一 凹陷 。 接著 ， 形成 一 填充材 於 晶片 接著 區域 內的 凹陷 內 。 並且 ， 接合 一 晶片 至 導電基板 的 晶片 接著 區域 。 晶片 被 放置 於 填充材 以及 第二 引腳 金屬圖案 上 ， 並且 藉由 多條 銲線 分別 連接 晶片 與 接墊 金屬圖案 以及 分別 連接 晶片 與第一 引腳 金屬圖案 。 然後 ， 形成 一 封裝膠體 於 導電基板 的 頂面 上 ， 以 使 封裝膠體 包封 晶片 以及 銲線 ， 且 封裝膠體 填滿 凹陷的 其餘 部分 。 之後 ， 以 第二 金屬鍍層 為 罩幕 來 蝕刻 導電基板 ， 以 形成 位於 晶片 接著 區域 之外 的 多個 第一 引腳 、 位於 晶片 接著 區域 之外 的 多個 接墊 、 位於 晶片 接著 區域 內的 多個第二 引腳 以及 分別 連接於 第二 引腳 以及 接墊 之間 的 多 條重 佈線 路 。 
 本 發明 提出 另 一種半導體 封裝製程 。 首先 ， 提供 一 導電基板 ， 其 具有 一 頂面 以及 相對於 頂面 的 一 背面 。 導電基板 的 頂面 具有 一 晶片 接著 區域 。 接著 ， 形成 圖案化 的 一 第一 金屬鍍層 於 導電基板 的 頂面 。 第一 金屬鍍層 包括 位於 晶片 接著 區域 之外 的 多個 第一 引腳 金屬圖案 、 位於 晶片 接著 區域 之外 的 多個 接墊 金屬圖案 、 位於 晶片 接著 區域 內的 多個第二 引腳 金屬圖案 以及 分別 連接於 第二 引腳 金屬圖案 以及 接墊 金屬圖案 之間 的 多個 重 佈線 路 金屬圖案 。 並且 ， 形成 圖案化 的 一 第二 金屬鍍層 於 導電基板 的 底面 。 然後 ， 以 第一 金屬鍍層 為 罩幕 來 蝕刻 導電基板 ， 以 在 導電基板 未 被 第一 金屬鍍層 覆蓋 的 區域 上 形成 一 凹陷 。 接著 ， 接合 一 晶片 至 導電基板 的 晶片 接著 區域 ， 並且 藉由 多條 銲線 分別 連接 晶片 與 接墊 金屬圖案 以及 分別 連接 晶片 與第一 引腳 金屬圖案 。 然後 ， 形成 一 封裝膠體 於 導電基板 的 頂面 上 ， 以 使 封裝膠體 包封 晶片 以及 銲線 ， 且 封裝膠體 填滿 凹陷 。 之後 ， 以 第二 金屬鍍層 為 罩幕 來 蝕刻 導電基板 ， 以 形成 位於 晶片 接著 區域 之外 的 多個 第一 引腳 、 位於 晶片 接著 區域 之外 的 多個 接墊 、 位於 晶片 接著 區域 內的 多個第二 引腳 以及 分別 連接於 第二 引腳 以及 接墊 之間 的 多 條重 佈線 路 。 
 本 發明 提出 又 一種半導體 封裝製程 。 首先 ， 提供 一 導電基板 ， 其 具有 一 頂面 以及 相對於 頂面 的 一 背面 。 導電基板 的 頂面 具有 一 晶片 接著 區域 。 接著 ， 形成 圖案化 的 一 第一 金屬鍍層 於 導電基板 的 頂面 。 第一 金屬鍍層 包括 位於 晶片 接著 區域 之外 的 多個 第一 引腳 金屬圖案 以及 位於 晶片 接著 區域 之外 的 多個 接墊 金屬圖案 。 並且 ， 形成 圖案化 的 一 第二 金屬鍍層 於 導電基板 的 底面 。 然後 ， 形成 圖案化 的 一 光阻層 於 導電基板 的 頂面 。 光阻層 包括 位於 晶片 接著 區域 之外 的 多個 第一 引腳 光阻圖案 、 位於 晶片 接著 區域 之外 的 多個 接墊 光阻圖案 、 位於 晶片 接著 區域 內的 多個第二 引腳 光阻圖案 以及 分別 連接於 第二 引腳 光阻圖案 以及 接墊 光阻圖案 之間 的 多個 重 佈線 路 光阻圖案 。 之後 ， 以 光阻層 為 罩幕 來 半 蝕刻 導電基板 ， 以 在 導電基板 未 被 光阻層覆蓋 的 區域 上 形成 一 凹陷 。 接著 ， 移除 光阻層 ， 並且 接合 一 晶片 至 導電基板 的 晶片 接著 區域 。 晶片 藉由 多條 銲線 分別 連接 晶片 與 接墊 金屬圖案 以及 分別 連接 晶片 與第一 引腳 金屬圖案 。 然後 ， 形成 一 封裝膠體 於 導電基板 的 頂面 上 ， 以 使 封裝膠體 包封 晶片 以及 銲線 ， 且 封裝膠體 填滿 凹陷 。 之後 ， 以 第二 金屬鍍層 為 罩幕 來 蝕刻 導電基板 ， 以 形成 位於 晶片 接著 區域 之外 的 多個 第一 引腳 、 位於 晶片 接著 區域 之外 的 多個 接墊 、 位於 晶片 接著 區域 內的 多個第二 引腳 以及 分別 連接於 第二 引腳 以及 接墊 之間 的 多 條重 佈線 路 。 
 本 發明 提出 再 一種半導體 封裝製程 。 首先 ， 提供 一 導電基板 ， 其 具有 一 頂面 以及 相對於 頂面 的 一 背面 。 導電基板 的 頂面 具有 一 晶片 接著 區域 。 接著 ， 形成 圖案化 的 一 第一 金屬鍍層 於 導電基板 的 頂面 。 第一 金屬鍍層 包括 位於 晶片 接著 區域 之外 的 多個 第一 引腳 金屬圖案 以及 位於 晶片 接著 區域 之外 的 多個 接墊 金屬圖案 。 並且 ， 形成 圖案化 的 一 第二 金屬鍍層 於 導電基板 的 底面 。 然後 ， 形成 圖案化 的 一 光阻層 於 導電基板 的 頂面 。 光阻層 包括 位於 晶片 接著 區域 之外 的 多個 第一 引腳 光阻圖案 、 位於 晶片 接著 區域 之外 的 多個 接墊 光阻圖案 、 位於 晶片 接著 區域 內的 多個第二 引腳 光阻圖案 以及 分別 連接於 第二 引腳 光阻圖案 以及 接墊 光阻圖案 之間 的 多個 重 佈線 路 光阻圖案 。 之後 ， 以 光阻層 為 罩幕 來 半 蝕刻 導電基板 ， 以 在 導電基板 未 被 光阻層覆蓋 的 區域 上 形成 一 凹陷 。 接著 ， 移除 光阻層 ， 並且 形成 一 填充材 於 晶片 接著 區域 內的 凹陷 內 。 然後 ， 接合 一 晶片 至 導電基板 的 晶片 接著 區域 。 晶片 被 放置 於 填充材 上 ， 並且 藉由 多條 銲線 分別 連接 晶片 與 接墊 金屬圖案 以及 分別 連接 晶片 與第一 引腳 金屬圖案 。 之後 ， 形成 一 封裝膠體 於 導電基板 的 頂面 上 ， 以 使 封裝膠體 包封 晶片 以及 銲線 ， 且 封裝膠體 填滿 凹陷的 其餘 部分 。 接著 ， 以 第二 金屬鍍層 為 罩幕 來 蝕刻 導電基板 ， 以 形成 位於 晶片 接著 區域 之外 的 多個 第一 引腳 、 位於 晶片 接著 區域 之外 的 多個 接墊 、 位於 晶片 接著 區域 內的 多個第二 引腳 以及 分別 連接於 第二 引腳 以及 接墊 之間 的 多 條重 佈線 路 。 
 在 本 發明 之一 實施例 中 ， 形成 前述 填充材 的 方法 包括 貼附 一 乾膜 於 晶片 接著 區域 上 或是 在 晶片 接著 區域 進行點 膠 。 
 在 本 發明 之一 實施例 中 ， 形成 前述 圖案化 的 第一 金屬鍍層 的 方法 包括 ： 先 形成 一 第一 圖案化 罩幕 於 導電基板 的 頂面 上 ， 之後 ， 電鍍 形成 第一 金屬鍍層 於 該 頂面 被 第一 圖案化 罩幕 所 暴露 的 區域 上 。 
 在 本 發明 之一 實施例 中 ， 形成 前述 圖案化 的 第二 金屬鍍層 的 方法 包括 ： 先 形成 一 第二 圖案化 罩幕 於 導電基板 的 底面 上 ， 之後 ， 電鍍 形成 第二 金屬鍍層 於 該 底面 被 第二 圖案化 罩幕 所 暴露 的 區域 上 。 
 在 本 發明 之一 實施例 中 ， 前述 圖案化 的 第二 金屬鍍層 可 在 形成 封裝膠體 於 導電基板 的 頂面 之後 ， 才 被 形成 於 導電基板 的 底面 。 本 發明 不 限定 第二 金屬鍍層 與 封裝膠體 的 形成 順序 。 
 基於 上述 ， 本 發明 除了 在 晶片 外圍 形成 第一 引腳 之外 ， 更 在 晶片 下方 形成 第二 引腳 ， 使得 晶片 下方 的空間 得以 被 有效 利用 。 如此 ， 可 形成 滿 球墊 的 引腳 設計 ， 以 提高 半導體封裝結構 的 接 點密度 。 
 100 ． ． ． 微電子封裝 
 112 ． ． ． 間距 
 11 3 ． ． ． 間距 
 12 1 ． ． ． 導電通孔 
 13 0 ． ． ． 層 
 13 1 ． ． ． 導電焊墊 
 13 2 ． ． ． 線跡 
 13 5 ． ． ． 周圍 
 210 ． ． ． 晶粒 
 21 1 ． ． ． 導電焊墊 
 21 2 ． ． ． 間距 
 22 0 ． ． ． 層 
 24 0 ． ． ． 打線接合 
 250 ． ． ． 模製合成 物 
 26 0 ． ． ． 焊料凸塊 
 41 0 ． ． ． 安裝板 
 42 0 ． ． ． 黏著劑 
 6 10 ． ． ． 光阻材料 
 6 11 ． ． ． 開口 
 81 0 ． ． ． 開口 
 9 10 ． ． ． 通孔 
 100 0 ． ． ． 堆疊 式 晶粒封裝 
 110 0 ． ． ． 微電子封裝 
 120 0 ． ． ． 微電子封裝 
 
 藉由 配合圖 式 來 閱讀 詳細說明 ， 可 對 所 揭示 之 實施例 有 較 佳 之 瞭解 。 
 圖 1 是 根據 本 發明 實施例 之 微電子封裝 的 平面圖 。 
 圖 2 是 根據 本 發明 實施例 之圖 1 之 微電子封裝 的 剖面圖 。 
 圖3 是 根據 本 發明 實施例 之 製造 微電子封裝 之 方法 的 流程圖 。 
 圖 4 至 圖9 是 根據 本 發明 實施例 之圖 1 及圖 2 的 微電子封裝 在 其 製程中 各種 不同 特定 時點 的 剖面圖 。 
 圖 10 表示 根據 本 發明 實施例 之 堆疊 式 晶粒封裝 。 
 圖 11 表示 根據 本 發明 實施例 之 微電子封裝 ， 該 微電子封裝 包含 在 無凸塊 式 增層 ( BB UL ) 封裝 焊料 上之 堆疊 式 晶粒 ， 以 層疊 封裝 ( PO P ) 組構 將該 晶粒 係 附著 於 下方 之 封裝 。 
 圖12 表示 根據 本 發明 實施例 之 微電子封裝 ， 該 微電子封裝 包含 在 BB UL 封裝 焊料 上之 堆疊 式 晶粒 ， 以 內嵌 封裝 ( PI P ) 組構 將該 晶粒 係 附著 於 下方 之 封裝 。 
 現將 詳細 參考 本 發明 之 一些 實施例 ， 其 實例 說明 於 附圖 中 。 相同 參考 數字 將在 諸圖 及 本 說明書 中盡 可能 用以 指代 相同 或 類似部件 。 
 定義 
 
 以下 定義 部份 或 全部 適用於 下文 所述 之 實施態樣 。 
 如下 文中 所述 ， 除非 上下文 另有 明確 表示 ， 單數 形式 「 一 」 以及 「 該 」 可 包括 多個指示 物 。 舉例 而言 ， 「 一 凹陷 」 實際上 可能 包括 多個凹陷 。 
 如下 文中 所述 ， 術語 「 鄰近 」 指 接近 或 鄰接 。 鄰近 組件 可 彼此 間隔 開 或 可 彼此 實際 或 直接接觸 。 在 某些 情況 下 ， 鄰近 組件 可 彼此 連接 或 可 彼此 整體形成 。 
 如下 文中 所述 ， 諸如 「 內部 」 、 「 頂部 」 、 「 底部 」 、 「 在 .. .. .. 上 」 、 「 在 .. .. .. 下 」 、 「 向上 」 、 「 向下 」 、 「 側 」 以及 「 橫向 」 等 術語 係指 根據 圖示 之 組件 集合的 相對關係 ， 但 並非 限定 此等 組件 在 製造 或 使用時 的 方向 。 
 如下 文中 所述 ， 術語 「 連接 」 泛指 藉由 電性 或 結構性 而 直接 或 間接 連接 。 所 連接組件 可 直接 彼此 耦接 或 可 經由 另一 組件 間接 地 彼此 連接 。 
 本 發明 之 態樣 可用 於 製造 各種 封裝結構 ， 諸如 ， 堆疊型 封裝 、 多晶片封裝 或 高頻 裝置封裝 。 
 圖 2A 為 依照 本 發明 之一 實施例 的 一種半導體 封裝結構 的 剖面圖 。 圖 2B 為 圖 2A 之 半導體封裝結構 的 上視圖 。 請 同時 參考圖 2A 與 2B ， 本 實施例 的 半導體封裝結構 200 包括 晶片 210 、 多個 引腳 22 2 與 22 4 、 多個 接墊 226 、 多條 重 佈線 路 22 8 、 多條 銲線 23 0 、 一 填充材 24 0 以及 一 封裝膠體 250 。 引腳 22 2 與 22 4 陣列配置 於 同一平面 上 ， 且 包括 位於 晶片 210 外圍的 多個 第一 引腳 22 2 以及 位於 晶片 210 下方 且 鄰近 晶片 的 多個第二 引腳 22 4 。 為 清楚 表達 第一 引腳 22 2 、 接墊 226 、 重 佈線 路 22 8 以及 晶片 210 的 位置 關係 ， 圖 2B 省略 了 銲線 23 0 ， 且 圖 2B 的 封裝膠體 250 為 可 透視 的 。 
 每一 第一 引腳 22 2 包括 一 上表面 22 2a 、 一下 表面 22 2b 、 一 上 傾斜部 22 2c ， 其 配置 鄰近 於 上表面 22 2a ， 以及 一下 傾斜部 22 2d ， 其 配置 鄰近 於 下表面 22 2b 。 此外 ， 每一 第二 引腳 22 4 包括 一 上表面 22 4a 、 一下 表面 22 4b 、 一 上 傾斜部 22 4c ， 其 配置 鄰近 於 上表面 22 4a ， 以及 一下 傾斜部 22 4d ， 其 配置 鄰近 於 下表面 22 4b 。 接墊 226 位於 晶片 210 之外 ， 而重 佈線 路 22 8 分別 連接於 接墊 226 與 第二 引腳 22 4 之間 。 銲線 23 0 分別 連接於 晶片 210 與 接墊 226 之間 以及 晶片 210 與第一 引腳 22 2 之間 。 由於 第二 引腳 22 4 位於 晶片 210 下方 ， 因此 藉由 重 佈線 路 22 8 與 接墊 226 將 第二 引腳 22 4 外拉 ( fan   out ) ， 再 經由 銲線 23 0 連接 接墊 226 與 晶片 210 ， 使得 位於 晶片 210 下方 的 第二 引腳 22 4 可以 順利 與 晶片 210 電連接 。 
 填充材 24 0 填入 晶片 210 與 第二 引腳 22 4 之間 。 封裝膠體 250 形成 於 晶片 210 、 接墊 226 、 重 佈線 路 22 8 、 銲線 23 0 以及 引腳 22 2 與 22 4 上 ， 以 實質上 覆蓋 第一 引腳 22 2 的 上 傾斜部 22 2c 以及 第二 引腳 22 4 的 上 傾斜部 22 4c ， 且 第一 引腳 22 2 的 下 傾斜部 22 2d 以及 第二 引腳 22 4 的 下 傾斜部 22 4d 至少部分 從 封裝膠體 250 的 下表面 250 a 向外 延伸 ， 即 ， 突出 於 封裝膠體 250 的 下表面 250 a 。 
 在 本 實施例 中 ， 填充材 24 0 與 封裝膠體 250 例如 具有 相同 或 不同 材質 。 換言 之 ， 在 製程 上 ， 可以 選擇 先 形成 填充材 24 0 ， 之後 再 形成 封裝膠體 250 ， 或是 可以 省略 先 形成 填充材 24 0的 步驟 ， 而 在 形成 封裝膠體 250 的 同時 填入 封膠 材料 於 晶片 210 與 第二 引腳 22 4 之間 ， 以 取代 填充材 24 0 。 選擇 預先 形成 填充材 24 0的 好處 在於 可 形成 供 晶片 210 放置 的 平坦區 ， 提高 配置 晶片 210 時的 平 穩度 。 在 本 發明 的 不同實施例 中 ， 填充材 24 0的 高度 可視 實際需求 高於 、 等於 或 低於 第二 引腳 22 4 的 上表面 22 4a 。 此外 ， 本 實施例 的 半導體封裝結構 200 可能 包括 一 黏著層 27 0 ， 其 配置 於 晶片 210 的 底面 210 a 與 填充材 24 0 之間 ， 而此 填充材 24 0 也 可以 避免 晶片 210 底部 可能 存在的 黏著層 27 0 在 後續製程 中 外露 。 填充材 24 0的 材質 例如 是 高分子材料 、 綠漆 、 乾膜 型態 或 點膠 形成的 環氧樹脂 ， 其中 若 採用 環氧樹脂 作為 填充材 24 0 ， 則 填充材 24 0 可 提供 黏著 與 固定 晶片 210 的 效果 ， 而 可 省略 黏著層 27 0 。 
 每一 第一 引腳 22 2 的 上表面 22 2a 、 每一 第二 引腳 22 4 的 上表面 22 4a 、 接墊 226 以及 重 佈線 路 22 8 上 可 具有 第一 金屬鍍層 26 2 。 每一 第一 引腳 22 2 的 上表面 22 2a 及其 上的 第一 金屬鍍層 26 2 被 包封 於 封裝膠體 250 內 ， 而 每一 第二 引腳 22 4 的 上表面 22 4a 及其 上的 第一 金屬鍍層 26 2 被 包封 於 填充材 24 0 內 。 在 此 ， 第一 金屬鍍層 26 2 可 作為 在 形成 第一 引腳 22 2 與 第二 引腳 22 4 時的 蝕刻罩幕 ， 並 有助於 提高 第一 引腳 22 2 及第二 引腳 22 4 與 銲線 23 0 之間 的 接合性 ( bond ibi li ty ) 。 更 具體 而言 ， 第一 引腳 22 2 與 第二 引腳 22 4 的 材質 例如 是銅 ， 而 可 選擇 由鎳 / 金 疊層 組成的 第一 金屬鍍層 26 2 ， 使 銲線 23 0 與第一 金屬鍍層 26 2 表面的 金層 有效接合 。 類似 地 ， 每一 第一 引腳 22 2 的 下表面 22 2b 與 每一 第二 引腳 22 4 的 下表面 22 4b 上 可 具有 第二 金屬鍍層 26 4 ， 且 接墊 226 以及 重 佈線 路 22 8 未 被 第二 金屬鍍層 26 4 覆蓋 。 
 下文 進 一步 列舉 多個 實施例 來 說明 製作 前述 半導體封裝結構 的 方法 。 在 該些 實施例 中僅 可以 採用 相同 元件 符號 來 表示 相同 或 類似 地 元件 ， 而 相同 或 類似的 步驟 可能 被 簡略 或 省略 說明 ， 以 清楚 表達 各 實施例 間的 差異 。 
 圖 3A - 3J 繪示 依照 本 發明 之一 實施例 的 一種半導體 封裝製程 。 
 首先 ， 請 參考圖 3A - 3C ， 提供 一 導電基板 20 2 ， 並且 在 導電基板 20 2 的 頂面 20 2a 與 背面2 02 b 上 分別 形成 第一 金屬鍍層 26 2 與 第二 金屬鍍層 26 4 。 更 詳細 而言 ， 形成 第一 金屬鍍層 26 2 與 第二 金屬鍍層 26 4 的 方法 例如 是 如圖 3A 所示 ， 先 形成 一 第一 圖案化 罩幕 28 2 於 導電基板 20 2 的 頂面 20 2a 上 。 導電基板 20 2 的 頂面 20 2a 具有 一 晶片 接著 區域 20 4 。 在 本 實施例 中 ， 第一 圖案化 罩幕 28 2 例如 是 乾膜光阻 或是 濕式 光阻 。 接著 如 圖3 B 所示 ， 電鍍 形成 第一 金屬鍍層 26 2 於 頂面 20 2a 被 第一 圖案化 罩幕 28 2 所 暴露 的 區域 上 。 所 形成的 第一 金屬鍍層 26 2 包括 位於 晶片 接著 區域 20 4 之外 的 多個 第一 引腳 金屬圖案 26 2a 、 位於 晶片 接著 區域 20 4 之外 的 多個 接墊 金屬圖案 26 2b 、 位於 晶片 接著 區域 20 4 內的 多個第二 引腳 金屬圖案 26 2c 以及 分別 連接於 第二 引腳 金屬圖案 26 2c 以及 接墊 金屬圖案 26 2b 之間 的 多個 重 佈線 路 金屬圖案 26 2d 。 然後 ， 再 如圖 3C 所示 ， 移除 第一 圖案化 罩幕 28 2 。 
 類似 地 ， 形成 圖案化 的 第二 金屬鍍層 26 4 的 方法 包括 先如圖 3A 所示 ， 形成 一 第二 圖案化 罩幕 28 4 於 導電基板 20 2 的 底面 20 2b 上 。 之後 ， 如 圖3 B 所示 ， 電鍍 形成 第二 金屬鍍層 26 4 於 底面 20 2b 被 第二 圖案化 罩幕 28 4 所 暴露 的 區域 上 。 然後 ， 再 如圖 3C 所示 ， 移除 第二 圖案化 罩幕 28 4 。 
 接著 ， 如圖 3D - 3F 所示 ， 以 第一 金屬鍍層 26 2 為 罩幕 來 半 蝕刻 導電基板 20 2 ， 以 在 導電基板 20 2 未 被 第一 金屬鍍層 26 2 覆蓋 的 區域 上 形成 凹陷 20 8 。 在 進行 此半 蝕刻步驟 時 ， 可如圖 3D 所示 ， 在 導電基板 20 2 的 底面 20 2b 形成光阻層 2 92 ， 以 覆蓋 並 保護 第二 金屬鍍層 26 4 。 待 半 蝕刻步驟 完成 後 ， 再 如 圖3 F 所示 ， 移除 光阻層 2 92 。 
 然後 ， 如圖 3G 所示 ， 形成 填充材 24 0 於 晶片 接著 區域 20 4 內的 凹陷 20 8 內 ， 以 形成 可 供 後續晶片 210 接合 時的 平坦區域 。 在 此 ， 形成 填充材 24 0的 方法 例如 是 貼附 一 乾膜 於 晶片 接著 區域 20 4 上 或是 在 晶片 接著 區域 20 4 進行點 膠 。 
 之後 ， 如圖 3H 所示 ， 接合晶片 210 至 導電基板 20 2 的 晶片 接著 區域 20 4 。 晶片 210 被 放置 於 填充材 24 0 以及 第二 引腳 金屬圖案 26 2c 上 ， 並且 進行 打線製程 ， 以 藉由 銲線 23 0 分別 連接 晶片 210 與 接墊 金屬圖案 26 2b 以及 分別 連接 晶片 210 與第一 引腳 金屬圖案 26 2a 。 晶片 210 可能 藉由 黏著層 27 0 配置 於 填充材 24 0 上 。 或者 ， 若 採用 環氧樹脂 等 具有 黏性的 材料 來 形成 填充材 24 0 ， 則 填充材 24 0 本身 即可 提供 黏著 與 固定 晶片 210 的 效果 ， 而 可 省略 黏著層 27 0 。 
 接著 ， 如 圖3 I 所示 ， 形成 封裝膠體 250 於 導電基板 20 2 的 頂面 20 2a 上 ， 以 使 封裝膠體 250 包封 晶片 210 以及 銲線 23 0 ， 且 封裝膠體 250 填滿 凹陷 20 8 的 其餘 部分 。 之後 ， 如 圖3 J 所示 ， 以 第二 金屬鍍層 26 4 為 罩幕 ， 由 導電基板 20 2 的 背側 來 蝕刻 導電基板 20 2 ， 以 形成 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 22 2 、 位於 晶片 接著 區域 20 4 之外 的 接墊 226 、 位於 晶片 接著 區域 20 4 內的 第二 引腳 22 4 以及 分別 連接於 第二 引腳 22 4 以及 接墊 226 之間 的 重 佈線 路 22 8 。 
 經由 前述 圖 3A - 3J 的 步驟 可以 大致 形成 如圖 2A 所示 的 半導體封裝結構 。 本 領域 中 具有通 常知識者 應能 理解 ， 前述 圖 3A - 3J 的 步驟 可 依據 實際需求 來 做 合理的 調整 。 例如 ， 圖3 B 與 3C 所示 的 第二 金屬鍍層 26 4 可以 在 圖3 I 的 形成 封裝膠體 250 的 步驟 之後 才 被 形成 於 導電基板 20 2 的 底面 20 2b 。 此外 ， 已知的 各種 製程方法 可 被 考慮 應用 於 前述 步驟 中 ， 以 達到 相同 或 類似的效果 。 
 圖 4A - 4I 繪示 依照 本 發明 之 另一 實施例 的 半導體封裝 製程 。 本 實施例 與前 述圖 3A - 3J 所示 的 實施例 相似 ， 兩者 的 主要 差 異在於 ： 本 實施例 省略 了 形成 填充材 24 0的 步驟 ， 且 在 後續 的 步驟 中使 封裝膠體 250 填入 所有的 凹陷 20 8 ， 包括 晶片 210 下方 的 凹陷 20 8 中 。 
 圖 4A - 4I 的 製程 簡述 如下 ： 首先 ， 如圖 4A - 4C 所示 ， 提供 導電基板 20 2 ， 並且 藉由 第一 圖案化 罩幕 28 2 電鍍 形成 圖案化 的 第一 金屬鍍層 26 2 於 導電基板 20 2 的 頂面 20 2a 。 第一 金屬鍍層 26 2 包括 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 金屬圖案 26 2a 、 位於 晶片 接著 區域 20 4 之外 的 接墊 金屬圖案 26 2b 、 位於 晶片 接著 區域 內的 第二 引腳 金屬圖案 26 2c 以及 分別 連接於 第二 引腳 金屬圖案 26 2c 以及 接墊 金屬圖案 26 2b 之間 的 重 佈線 路 金屬圖案 26 2d 。 此外 ， 藉由 第二 圖案化 罩幕 28 4 電鍍 形成 圖案化 的 第二 金屬鍍層 26 4 於 導電基板 20 2 的 底面 20 2b 。 
 然後 ， 如圖 4D - 4F 所示 ， 以 第一 金屬鍍層 26 2 為 罩幕 來 蝕刻 導電基板 20 2 ， 以 在 導電基板 20 2 未 被 第一 金屬鍍層 26 2 覆蓋 的 區域 上 形成 凹陷 20 8 。 接著 ， 如圖 4G 所示 ， 打線接合 晶片 210 至 導電基板 20 2 的 晶片 接著 區域 20 4 。 此外 ， 本 實施例 的 半導體封裝結構 可能 包括 一 黏著層 27 0 ， 其 配置 於 晶片 210 的 底面 與 第二 引腳 之間 。 然後 ， 如圖 4H 所示 ， 形成 封裝膠體 250 於 導電基板 20 2 的 頂面 20 2a 上 ， 以 使 封裝膠體 250 包封 晶片 210 以及 銲線 23 0 ， 且 封裝膠體 250 填滿 晶片 210 下方 的 凹陷 20 8 以及 晶片 210 外圍的 凹陷 20 8 。 
 之後 ， 如圖 4I 所示 ， 以 第二 金屬鍍層 26 4 為 罩幕 來 蝕刻 導電基板 20 2 ， 以 形成 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 22 2 、 位於 晶片 接著 區域 20 4 之外 的 接墊 226 、 位於 晶片 接著 區域 20 4 內的 第二 引腳 22 4 以及 分別 連接於 第二 引腳 22 4 以及 接墊 226 之間 的 重 佈線 路 22 8 。 
 圖 4B 與 4C 所示 的 第二 金屬鍍層 26 4 可以 在 圖 4H 的 形成 封裝膠體 250 的 步驟 之後 才 被 形成 於 導電基板 20 2 的 底面 20 2b 。 此外 ， 已知的 各種 製程方法 可 被 考慮 應用 於 前述 步驟 中 ， 以 達到 相同 或 類似的效果 。 
 圖 5A - 5J 繪示 依照 本 發明 之 又 一 實施例 的 半導體封裝 製程 。 本 實施例 與前 述圖 3A - 3J 所示 的 實施例 相似 ， 兩者 的 主要 差 異在於 ： 本 實施例 是 以 光阻 來 作為 形成 凹陷 20 8 的 蝕刻罩幕 。 此外 ， 本 實施例 所 形成的 第一 金屬鍍層 26 2 的 圖案 也 與前 述 實施例 不同 。 更 詳細 而言 ， 由於 是 採用 光阻 來 作為 蝕刻罩幕 ， 因此 本 實施例 僅需 形成 作為 接點 的 第一 引腳 金屬圖案 26 2a 以及 接墊 金屬圖案 26 2b ， 而 可 省略 第二 引腳 金屬圖案 26 2c 以及 重 佈線 路 金屬圖案 26 2d 。 相較 於 前述 實施例 以 第一 金屬鍍層 26 2 來 作為 蝕刻罩幕 的 方法 ， 本 實施例 形成 凹陷 20 8 時 ， 導電基板 20 2 的 上下 兩側 可以 覆蓋 相同的 光阻材料 ， 因此 蝕刻液 的 選擇 較 為 簡單 。 
 圖 5A - 5J 的 製程 簡述 如下 ： 首先 ， 如圖 5A - 5C 所示 ， 提供 導電基板 20 2 ， 並且 藉由 第一 圖案化 罩幕 28 2 電鍍 形成 圖案化 的 第一 金屬鍍層 26 2 於 導電基板 20 2 的 頂面 20 2a 。 第一 金屬鍍層 26 2 包括 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 金屬圖案 26 2a 以及 位於 晶片 接著 區域 20 4 之外 的 接墊 金屬圖案 26 2b 。 此外 ， 藉由 第二 圖案化 罩幕 28 4 電鍍 形成 圖案化 的 第二 金屬鍍層 26 4 於 導電基板 20 2 的 底面 20 2b 。 
 然後 ， 如圖 5D 所示 ， 形成 圖案化 的 光阻層 2 94 於 導電基板 20 2 的 頂面 20 2a ， 以及 形成光阻層 2 92 於 導電基板 20 2 的 底面 20 2b 。 光阻層 2 94 包括 位於 晶片 接著 區域 20 4 之外 的 多個 第一 引腳 光阻圖案 2 94 a 、 位於 晶片 接著 區域 20 4 之外 的 多個 接墊 光阻圖案 2 94 b 、 位於 晶片 接著 區域 24 0 內的 多個第二 引腳 光阻圖案 2 94 c 以及 分別 連接於 第二 引腳 光阻圖案 2 94 c 以及 接墊 光阻圖案 2 94 b 之間 的 多個 重 佈線 路 光阻圖案 2 94 d 。 
 之後 ， 如圖 5E 所示 ， 以 光阻層 2 94 為 罩幕 來 半 蝕刻 導電基板 20 2 ， 以 在 導電基板 20 2 未 被 光阻層 2 94 覆蓋 的 區域 上 形成 凹陷 20 8 。 接著 ， 如圖 5F 所示 ， 移除 光阻層 2 92 與 2 94 。 並且 ， 如圖 5G 所示 ， 形成 填充材 24 0 於 晶片 接著 區域 20 4 內的 凹陷 20 8 內 。 
 然後 ， 如圖 5H 所示 ， 接合晶片 210 至 導電基板 20 2 的 晶片 接著 區域 20 4 。 晶片 210 被 放置 於 填充材 24 0 上 ， 並且 藉由 銲線 23 0 分別 連接 晶片 210 與 接墊 金屬圖案 26 2b 以及 分別 連接 晶片 210 與第一 引腳 金屬圖案 26 2a 。 之後 ， 如圖 5I 所示 ， 形成 封裝膠體 250 於 導電基板 20 2 的 頂面 20 2a 上 ， 以 使 封裝膠體 250 包封 晶片 210 以及 銲線 23 0 ， 且 封裝膠體 250 填滿 凹陷 20 8 的 其餘 部分 。 接著 ， 如圖 5J 所示 ， 以 第二 金屬鍍層 26 4 為 罩幕 來 蝕刻 導電基板 20 2 ， 以 形成 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 22 2 、 位於 晶片 接著 區域 20 4 之外 的 接墊 226 、 位於 晶片 接著 區域 20 4 內的 第二 引腳 22 4 以及 分別 連接於 第二 引腳 22 4 以及 接墊 226 之間 的 重 佈線 路 22 8 。 
 圖 5B 與 5C 所示 的 第二 金屬鍍層 26 4 可以 在 圖 5I 的 形成 封裝膠體 250 的 步驟 之後 才 被 形成 於 導電基板 20 2 的 底面 20 2b 。 此外 ， 已知的 各種 製程方法 可 被 考慮 應用 於 前述 步驟 中 ， 以 達到 相同 或 類似的效果 。 
 圖6 A - 6I 繪示 依照 本 發明 之 再 一 實施例 的 半導體封裝 製程 。 本 實施例 與前 述圖 5A - 5J 所示 的 實施例 相似 ， 兩者 主要 差 異在於 ： 本 實施例 省略 了 形成 填充材 24 0的 步驟 ， 且 在 後續 的 步驟 中使 封裝膠體 250 填入 所有的 凹陷 20 8 ， 包括 晶片 210 下方 的 凹陷 20 8 中 。 
 圖6 A - 6I 的 製程 簡述 如下 ： 首先 ， 如 圖6 A - 6C 所示 ， 提供 導電基板 20 2 ， 並且 藉由 第一 圖案化 罩幕 28 2 電鍍 形成 圖案化 的 第一 金屬鍍層 26 2 於 導電基板 20 2 的 頂面 20 2a 。 第一 金屬鍍層 26 2 包括 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 金屬圖案 26 2a 以及 位於 晶片 接著 區域 20 4 之外 的 接墊 金屬圖案 26 2b 。 此外 ， 藉由 第二 圖案化 罩幕 28 4 電鍍 形成 圖案化 的 第二 金屬鍍層 26 4 於 導電基板 20 2 的 底面 20 2b 。 
 然後 ， 如 圖6 D 所示 ， 形成 圖案化 的 光阻層 2 94 於 導電基板 20 2 的 頂面 20 2a ， 以及 形成光阻層 2 92 於 導電基板 20 2 的 底面 20 2b 。 光阻層 2 94 包括 位於 晶片 接著 區域 20 4 之外 的 多個 第一 引腳 光阻圖案 2 94 a 、 位於 晶片 接著 區域 20 4 之外 的 多個 接墊 光阻圖案 2 94 b 、 位於 晶片 接著 區域 24 0 內的 多個第二 引腳 光阻圖案 2 94 c 以及 分別 連接於 第二 引腳 光阻圖案 2 94 c 以及 接墊 光阻圖案 2 94 b 之間 的 多個 重 佈線 路 光阻圖案 2 94 d 。 
 之後 ， 如 圖6 E 所示 ， 以 光阻層 2 94 為 罩幕 來 半 蝕刻 導電基板 20 2 ， 以 在 導電基板 20 2 未 被 光阻層 2 94 覆蓋 的 區域 上 形成 凹陷 20 8 。 接著 ， 如 圖6 F 所示 ， 移除 光阻層 2 92 與 2 94 。 並且 ， 如 圖6 G 所示 ， 打線接合 晶片 210 至 導電基板 20 2 的 晶片 接著 區域 20 4 。 此外 ， 本 實施例 的 半導體封裝結構 可能 包括 一 黏著層 27 0 ， 其 配置 於 晶片 210 的 底面 與 第二 引腳 之間 。 
 然後 ， 如圖 6H 所示 ， 形成 封裝膠體 250 於 導電基板 20 2 的 頂面 20 2a 上 ， 以 使 封裝膠體 250 包封 晶片 210 以及 銲線 23 0 ， 且 封裝膠體 250 填滿 晶片 210 下方 的 凹陷 20 8 以及 晶片 210 外圍的 凹陷 20 8 。 之後 ， 如 圖6 I 所示 ， 以 第二 金屬鍍層 26 4 為 罩幕 來 蝕刻 導電基板 20 2 ， 以 形成 位於 晶片 接著 區域 20 4 之外 的 第一 引腳 22 2 、 位於 晶片 接著 區域 20 4 之外 的 接墊 226 、 位於 晶片 接著 區域 20 4 內的 第二 引腳 22 4 以及 分別 連接於 第二 引腳 22 4 以及 接墊 226 之間 的 重 佈線 路 22 8 。 
 圖6 B 與 6C 所示 的 第二 金屬鍍層 26 4 可以 在 圖 6H 的 形成 封裝膠體 250 的 步驟 之後 才 被 形成 於 導電基板 20 2 的 底面 20 2b 。 此外 ， 已知的 各種 製程方法 可 被 考慮 應用 於 前述 步驟 中 ， 以 達到 相同 或 類似的效果 。 
 綜上 所述 ， 本 發明 提出 的 半導體封裝結構 具有 滿 球墊 的 設計 ， 除了 在 晶片 外圍 具有 第一 引腳 ， 晶片 下方 更 具有 可 作為 接點 的 第二 引腳 ， 使得 晶片 下方 的空間 得以 被 有效 利用 ， 而 有助於 提高 半導體封裝結構 的 接 點密度 。 
 雖 然本 發明 已以 實施例 揭露 如 上 ， 然其 並非 用以 限定 本 發明 ， 任何 所屬技 術領域 中 具有通 常知識者 ， 在 不 脫離 本 發明 之 精神 和範 圍內 ， 當可作 些許 之 更動 與 潤飾 ， 故本 發明 之 保護範圍 當視後附 之 申請專利範圍 所 界定者 為準 。 
 一種 微電子封裝 ， 包含 ： 晶粒 ， 該 晶粒 具有 第一 複數個 導電焊墊 附著 於 其 上 ， 該 等 焊墊 具有 不 超過 100 微米 之 第一 間距 ； 第一層 ， 該 第一層 具有 第一 複數個 導電通孔 形成 於 其中 ， 每一 個 該 導電通孔 電連接 至該 第一 複數個 導電焊墊 其中 之一 個 導電焊墊 ； 第二層 ， 位於 該 第一層 上且 具有 環繞 於 該 第二層 之 周圍 之 第二 複數個 導電焊墊 形成 於 其中 ， 該 第二 層並 進 一步 具有 複數個 導電線 跡 形成 於 其中 ， 每一 該 導電線 跡 電連接 至該 第一 複數個 導電通孔 其中 之一 個 導電通孔 且 電連接 至該 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 ； 以及 複數個 打線接合 ， 每一 個 該 打線接合 電連接 至該 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 ， 其中 ， 該 微電子封裝 是 無凸塊 式 增 層封裝 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ， 該 第二層 之 周圍 係 由 位於 該 晶粒 的 覆蓋區 之 外部的 該 第二層 之一 部份 所 構成 ， 該 晶粒 的 覆蓋區 係 投射 於 該 第二層 之上 。 
 
 
 根據 申請專利範圍 第2 項 之 微電子封裝 ， 其中 ， 該 第二 複數個 導電焊墊 係 以 多重 同心環狀 配置 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ， 該 第一 層係 由 介電材料 所 構成 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ， 
 該 第二 層係 由 光阻材料 所 構成 。 
 
 
 根據 申請專利範圍 第1 項 之 微電子封裝 ， 其中 ， 該 第二 複數個 導電焊墊 具有 大於 該 第一 間距 之 第二 間距 。 
 
 
 根據 申請專利範圍 第 6 項 之 微電子封裝 ， 其中 ， 第 一組 該 第二 複數個 導電焊墊 具有 該 第二 間距 ； 以及 第 二組 該 第二 複數個 導電焊墊 具有 大於 該 第二 間距 之 第三 間距 。 
 
 
 一種 無凸塊 式 增 層封裝 ， 包含 ： 晶粒 ， 該 晶粒 至少部份 地封 裝於 模製合成 物中 ， 且 具有 第一 複數個 導電焊墊 附著 於 其 上 ， 該 等 焊墊 具有 不 超過 100 微米 之 第一 間距 ； 第一層 ， 該 第一層 具有 第一 複數個 導電通孔 形成 於 其中 ， 每一 個 該 導電通孔 電連接 至該 第一 複數個 導電焊墊 其中 之一 個 導電焊墊 ； 第二層 ， 位於 該 第一層 上且 具有 環繞 於 該 第二層 之 周圍 之 第二 複數個 導電焊墊 形成 於 其中 ， 該 第二 層並 進 一步 具有 複數個 導電線 跡 形成 於 其中 ， 每一 該 導電線 跡 電連接 至該 第一 複數個 導電通孔 其中 之一 個 導電通孔 且 電連接 至該 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 ； 以及 複數個 打線接合 ， 每一 個 該 打線接合 電連接 至該 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 。 
 
 
 根據 申請專利範圍 第 8 項 之 無凸塊 式 增 層封裝 ， 其中 ， 
 該 模製合成 物 內含 第二 複數個 導電通孔 。 
 
 
 根據 申請專利範圍 第 8 項 之 無凸塊 式 增 層封裝 ， 其中 ， 該 第二層 之 周圍 係 由 位於 該 晶粒 的 覆蓋區 之 外部的 該 第二層 之一 部份 所 構成 ， 該 晶粒 的 覆蓋區 係 投射 於 該 第二層 之上 。 
 
 
 根據 申請專利範圍 第 10 項 之 無凸塊 式 增 層封裝 ， 其中 ， 該 第二 複數個 導電焊墊 係 以 多重 同心環狀 配置 。 
 
 
 根據 申請專利範圍 第 8 項 之 無凸塊 式 增 層封裝 ， 其中 ， 該 第一 層係 由 介電材料 所 構成 ； 以及 該 第二 層係 由 光阻材料 所 構成 。 
 
 
 根據 申請專利範圍 第 8 項 之 無凸塊 式 增 層封裝 ， 其中 ， 該 第二 複數個 導電焊墊 具有 大於 該 第一 間距 之 第二 間距 。 
 
 
 根據 申請專利範圍 第 13 項 之 無凸塊 式 增 層封裝 ， 其中 ， 第 一組 該 第二 複數個 導電焊墊 具有 該 第二 間距 ； 以及 第 二組 該 第二 複數個 導電焊墊 具有 大於 該 第二 間距 之 第三 間距 。 
 
 
 一種 製造 微電子封裝 之 方法 ， 該 方法 包含 ： 提供 具有 第一 導電焊墊 形成 於 其 上之 晶粒 ； 
 封裝 該 晶粒 之 至少 一部 份 於 模製合成 物中 ， 藉以 曝露出 該 第一 導電焊墊 ； 形成 第一層 於 該 第一 導電焊墊 上 ； 形成 導電通孔 於 該 第一層 中 ， 以 使該 導電通孔 連接於 該 第一 導電焊墊 ； 形成 第二層 於 該 第一層 上 ， 該 第二層 包含 在 該 第二層 之 周圍 之 第二 導電焊墊 ， 其中 該 第二 導電焊墊 電連接 至該 導電通孔 且 電連接 至該 第一 導電焊墊 ； 以及 附著 打線接合 於 該 第二 導電焊墊 。 
 
 
 根據 申請專利範圍 第 15 項 之 方法 ， 其中 ， 形成 該 第一層 包含 形成 介電層 ； 以及 形成 該 第二層 包含 形成光阻層 。 
 
 
 根據 申請專利範圍 第 15 項 之 方法 ， 其中 ， 該 第二層 之 周圍 係 由 位於 該 晶粒 的 覆蓋區 之 外部的 該 第二層 之一 部份 所 構成 ， 該 晶粒 的 覆蓋區 係 投射 於 該 第二層 之上 ； 該 第一 導電焊墊 是 第一 複數個 導電焊墊 其中 之一 個 導電焊墊 ； 該 第二 導電焊墊 是 第二 複數個 導電焊墊 其中 之一 個 導電焊墊 ； 以及 形成 該 第二層 包含 以 多重 同心環狀 配置 該 第二 複數個 導電焊墊 於 該 第二層 之 周圍 之內 。 
 
 
 根據 申請專利範圍 第 17 項 之 方法 ， 其中 ， 該 第一 複數個 導電焊墊 具有 第一 間距 ， 以及 
 形成 該 第二層 包含 配置 該 第二 複數個 導電焊墊 使該 第二 複數個 導電焊墊 具有 大於 該 第一 間距 之 第二 間距 。 
 
 
 根據 申請專利範圍 第 18 項 之 方法 ， 其中 ， 形成 該 第二層 包含 配置 該 第二 複數個 導電焊墊 成為 具有 該 第二 間距 之 第 一組 以及 具有 大於 該 第二 間距 之 第三 間距 之 第 二組 。 
 