// ****************************************************************************** 
// Copyright     :  Copyright (C) 2018, Hisilicon Technologies Co. Ltd.
// File name     :  io_reg_offset.h
// Project line  :  ICT
// Department    :  ICT Processor Chipset Development Dep
// Author        :  huawei
// Version       :  1.0
// Date          :  2017/11/13
// Description   :  The description of Hi1910 project
// Others        :  Generated automatically by nManager V4.2 
// History       :  huawei 2018/05/16 10:46:15 Create file
// ******************************************************************************

#ifndef __IO_REG_OFFSET_H__
#define __IO_REG_OFFSET_H__

/* IO Base address of Module's Register */
#define SOC_IO_BASE                       (0x0)

/******************************************************************************/
/*                      SOC IO Registers' Definitions                            */
/******************************************************************************/

#define SOC_IO_USB_3D0_REG_REG    (SOC_IO_BASE + 0x110600000) /* 基地址 */
#define SOC_IO_SERDES_REG_1_REG   (SOC_IO_BASE + 0x110510000) /* 基地址 */
#define SOC_IO_SERDES_REG_0_REG   (SOC_IO_BASE + 0x110500000) /* 基地址 */
#define SOC_IO_BOOTROM_REG1_REG   (SOC_IO_BASE + 0x110430000) /* 基地址 */
#define SOC_IO_BOOTROM_REG0_REG   (SOC_IO_BASE + 0x110420000) /* 基地址 */
#define SOC_IO_RGMII_REG_REG      (SOC_IO_BASE + 0x110400000) /* 基地址 */
#define SOC_IO_PWM_REG_REG        (SOC_IO_BASE + 0x1101A0000) /* 基地址 */
#define SOC_IO_TIMER0_REG_REG     (SOC_IO_BASE + 0x110150000) /* 基地址 */
#define SOC_IO_SMBUS_REG          (SOC_IO_BASE + 0x110140000) /* 基地址 */
#define SOC_IO_I2C0_REG_REG       (SOC_IO_BASE + 0x110130000) /* 基地址 */
#define SOC_IO_GPIO0_REG_REG      (SOC_IO_BASE + 0x110100000) /* 基地址 */
#define SOC_IO_SYSCTRL_REG_REG    (SOC_IO_BASE + 0x1100C0000) /* 基地址 */
#define SOC_IO_SPMI_REG_REG       (SOC_IO_BASE + 0x1100A0000) /* 基地址 */
#define SOC_IO_SYSTEM_COUNTER_REG (SOC_IO_BASE + 0x110090000) /* 基地址 */
#define SOC_IO_IOMUX_REG_REG      (SOC_IO_BASE + 0x110080000) /* 基地址 */
#define SOC_IO_DISP_REG_REG       (SOC_IO_BASE + 0x110060000) /* 基地址 */
#define SOC_IO_SCHE_REG_REG       (SOC_IO_BASE + 0x110050000) /* 基地址 */
#define SOC_IO_FTE_REG_REG        (SOC_IO_BASE + 0x110040000) /* 基地址 */
#define SOC_IO_SMMU_REG3_REG      (SOC_IO_BASE + 0x110030000) /* 基地址 */
#define SOC_IO_SMMU_REG2_REG      (SOC_IO_BASE + 0x110020000) /* 基地址 */
#define SOC_IO_SMMU_REG1_REG      (SOC_IO_BASE + 0x110010000) /* 基地址 */
#define SOC_IO_SMMU_REG0_REG      (SOC_IO_BASE + 0x110000000) /* 基地址 */
#define SOC_IO_SRAM_REG           (SOC_IO_BASE + 0x112000000) /* 基地址 */

#endif // __IO_REG_OFFSET_H__
