Fitter report for core
Thu Mar 18 08:23:14 2021
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Thu Mar 18 08:23:14 2021      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; core                                       ;
; Top-level Entity Name           ; core                                       ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEBA4F23C7                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 1,413 / 18,480 ( 8 % )                     ;
; Total registers                 ; 1165                                       ;
; Total pins                      ; 119 / 224 ( 53 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                      ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; I/O Assignment Warnings                                      ;
+------------------------------+-------------------------------+
; Pin Name                     ; Reason                        ;
+------------------------------+-------------------------------+
; we_mem_data_o                ; Incomplete set of assignments ;
; addr_mem_data_o[0]           ; Incomplete set of assignments ;
; addr_mem_data_o[1]           ; Incomplete set of assignments ;
; addr_mem_data_o[2]           ; Incomplete set of assignments ;
; addr_mem_data_o[3]           ; Incomplete set of assignments ;
; addr_mem_data_o[4]           ; Incomplete set of assignments ;
; addr_mem_data_o[5]           ; Incomplete set of assignments ;
; addr_mem_data_o[6]           ; Incomplete set of assignments ;
; addr_mem_data_o[7]           ; Incomplete set of assignments ;
; val_mem_data_write_o[0]      ; Incomplete set of assignments ;
; val_mem_data_write_o[1]      ; Incomplete set of assignments ;
; val_mem_data_write_o[2]      ; Incomplete set of assignments ;
; val_mem_data_write_o[3]      ; Incomplete set of assignments ;
; val_mem_data_write_o[4]      ; Incomplete set of assignments ;
; val_mem_data_write_o[5]      ; Incomplete set of assignments ;
; val_mem_data_write_o[6]      ; Incomplete set of assignments ;
; val_mem_data_write_o[7]      ; Incomplete set of assignments ;
; val_mem_data_write_o[8]      ; Incomplete set of assignments ;
; val_mem_data_write_o[9]      ; Incomplete set of assignments ;
; val_mem_data_write_o[10]     ; Incomplete set of assignments ;
; val_mem_data_write_o[11]     ; Incomplete set of assignments ;
; val_mem_data_write_o[12]     ; Incomplete set of assignments ;
; val_mem_data_write_o[13]     ; Incomplete set of assignments ;
; val_mem_data_write_o[14]     ; Incomplete set of assignments ;
; val_mem_data_write_o[15]     ; Incomplete set of assignments ;
; val_mem_data_write_o[16]     ; Incomplete set of assignments ;
; val_mem_data_write_o[17]     ; Incomplete set of assignments ;
; val_mem_data_write_o[18]     ; Incomplete set of assignments ;
; val_mem_data_write_o[19]     ; Incomplete set of assignments ;
; val_mem_data_write_o[20]     ; Incomplete set of assignments ;
; val_mem_data_write_o[21]     ; Incomplete set of assignments ;
; val_mem_data_write_o[22]     ; Incomplete set of assignments ;
; val_mem_data_write_o[23]     ; Incomplete set of assignments ;
; val_mem_data_write_o[24]     ; Incomplete set of assignments ;
; val_mem_data_write_o[25]     ; Incomplete set of assignments ;
; val_mem_data_write_o[26]     ; Incomplete set of assignments ;
; val_mem_data_write_o[27]     ; Incomplete set of assignments ;
; val_mem_data_write_o[28]     ; Incomplete set of assignments ;
; val_mem_data_write_o[29]     ; Incomplete set of assignments ;
; val_mem_data_write_o[30]     ; Incomplete set of assignments ;
; val_mem_data_write_o[31]     ; Incomplete set of assignments ;
; addr_mem_prog_o[0]           ; Incomplete set of assignments ;
; addr_mem_prog_o[1]           ; Incomplete set of assignments ;
; addr_mem_prog_o[2]           ; Incomplete set of assignments ;
; addr_mem_prog_o[3]           ; Incomplete set of assignments ;
; addr_mem_prog_o[4]           ; Incomplete set of assignments ;
; addr_mem_prog_o[5]           ; Incomplete set of assignments ;
; addr_mem_prog_o[6]           ; Incomplete set of assignments ;
; addr_mem_prog_o[7]           ; Incomplete set of assignments ;
; write_transfer_mem_data_o[0] ; Incomplete set of assignments ;
; write_transfer_mem_data_o[1] ; Incomplete set of assignments ;
; write_transfer_mem_data_o[2] ; Incomplete set of assignments ;
; write_transfer_mem_data_o[3] ; Incomplete set of assignments ;
; val_mem_prog_i[4]            ; Incomplete set of assignments ;
; val_mem_prog_i[3]            ; Incomplete set of assignments ;
; val_mem_prog_i[6]            ; Incomplete set of assignments ;
; val_mem_prog_i[5]            ; Incomplete set of assignments ;
; val_mem_prog_i[2]            ; Incomplete set of assignments ;
; val_mem_prog_i[0]            ; Incomplete set of assignments ;
; val_mem_prog_i[1]            ; Incomplete set of assignments ;
; val_mem_prog_i[13]           ; Incomplete set of assignments ;
; val_mem_prog_i[14]           ; Incomplete set of assignments ;
; val_mem_prog_i[12]           ; Incomplete set of assignments ;
; val_mem_prog_i[30]           ; Incomplete set of assignments ;
; val_mem_prog_i[20]           ; Incomplete set of assignments ;
; val_mem_prog_i[21]           ; Incomplete set of assignments ;
; val_mem_prog_i[23]           ; Incomplete set of assignments ;
; val_mem_prog_i[22]           ; Incomplete set of assignments ;
; val_mem_prog_i[24]           ; Incomplete set of assignments ;
; val_mem_prog_i[31]           ; Incomplete set of assignments ;
; val_mem_prog_i[15]           ; Incomplete set of assignments ;
; val_mem_prog_i[16]           ; Incomplete set of assignments ;
; val_mem_prog_i[17]           ; Incomplete set of assignments ;
; val_mem_prog_i[18]           ; Incomplete set of assignments ;
; val_mem_prog_i[19]           ; Incomplete set of assignments ;
; val_mem_prog_i[7]            ; Incomplete set of assignments ;
; val_mem_prog_i[29]           ; Incomplete set of assignments ;
; val_mem_prog_i[28]           ; Incomplete set of assignments ;
; val_mem_prog_i[27]           ; Incomplete set of assignments ;
; val_mem_prog_i[26]           ; Incomplete set of assignments ;
; val_mem_prog_i[8]            ; Incomplete set of assignments ;
; val_mem_prog_i[10]           ; Incomplete set of assignments ;
; val_mem_prog_i[9]            ; Incomplete set of assignments ;
; val_mem_prog_i[25]           ; Incomplete set of assignments ;
; val_mem_prog_i[11]           ; Incomplete set of assignments ;
; val_mem_data_read_i[7]       ; Incomplete set of assignments ;
; val_mem_data_read_i[15]      ; Incomplete set of assignments ;
; val_mem_data_read_i[21]      ; Incomplete set of assignments ;
; clk                          ; Incomplete set of assignments ;
; rst_n                        ; Incomplete set of assignments ;
; val_mem_data_read_i[20]      ; Incomplete set of assignments ;
; val_mem_data_read_i[19]      ; Incomplete set of assignments ;
; val_mem_data_read_i[18]      ; Incomplete set of assignments ;
; val_mem_data_read_i[17]      ; Incomplete set of assignments ;
; val_mem_data_read_i[16]      ; Incomplete set of assignments ;
; val_mem_data_read_i[14]      ; Incomplete set of assignments ;
; val_mem_data_read_i[11]      ; Incomplete set of assignments ;
; val_mem_data_read_i[10]      ; Incomplete set of assignments ;
; val_mem_data_read_i[13]      ; Incomplete set of assignments ;
; val_mem_data_read_i[12]      ; Incomplete set of assignments ;
; val_mem_data_read_i[9]       ; Incomplete set of assignments ;
; val_mem_data_read_i[8]       ; Incomplete set of assignments ;
; val_mem_data_read_i[6]       ; Incomplete set of assignments ;
; val_mem_data_read_i[1]       ; Incomplete set of assignments ;
; val_mem_data_read_i[0]       ; Incomplete set of assignments ;
; val_mem_data_read_i[3]       ; Incomplete set of assignments ;
; val_mem_data_read_i[2]       ; Incomplete set of assignments ;
; val_mem_data_read_i[5]       ; Incomplete set of assignments ;
; val_mem_data_read_i[4]       ; Incomplete set of assignments ;
; val_mem_data_read_i[25]      ; Incomplete set of assignments ;
; val_mem_data_read_i[28]      ; Incomplete set of assignments ;
; val_mem_data_read_i[27]      ; Incomplete set of assignments ;
; val_mem_data_read_i[26]      ; Incomplete set of assignments ;
; val_mem_data_read_i[24]      ; Incomplete set of assignments ;
; val_mem_data_read_i[23]      ; Incomplete set of assignments ;
; val_mem_data_read_i[22]      ; Incomplete set of assignments ;
; val_mem_data_read_i[31]      ; Incomplete set of assignments ;
; val_mem_data_read_i[30]      ; Incomplete set of assignments ;
; val_mem_data_read_i[29]      ; Incomplete set of assignments ;
+------------------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                        ;
+--------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; Node                                             ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                            ;                  ;                       ;
; rst_n~inputCLKENA0                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                            ;                  ;                       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; crs_unit:crs_unit_inst|timer:timer_inst|val_o[0]~DUPLICATE ;                  ;                       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; crs_unit:crs_unit_inst|timer:timer_inst|val_o[2]~DUPLICATE ;                  ;                       ;
+--------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3059 ) ; 0.00 % ( 0 / 3059 )        ; 0.00 % ( 0 / 3059 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3059 ) ; 0.00 % ( 0 / 3059 )        ; 0.00 % ( 0 / 3059 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3059 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/freddy gabbay/Documents/Riscv for DE0/RV32i-Verilog-master/Quartus/CORE_Project/output_files/core.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,413 / 18,480        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 1,413                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,575 / 18,480        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 80                    ;       ;
;         [b] ALMs used for LUT logic                         ; 998                   ;       ;
;         [c] ALMs used for registers                         ; 497                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 176 / 18,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 14 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 14                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 204 / 1,848           ; 11 %  ;
;     -- Logic LABs                                           ; 204                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,656                 ;       ;
;     -- 7 input functions                                    ; 27                    ;       ;
;     -- 6 input functions                                    ; 1,026                 ;       ;
;     -- 5 input functions                                    ; 201                   ;       ;
;     -- 4 input functions                                    ; 129                   ;       ;
;     -- <=3 input functions                                  ; 273                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 309                   ;       ;
; Dedicated logic registers                                   ; 1,165                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,154 / 36,960        ; 3 %   ;
;         -- Secondary logic registers                        ; 11 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,163                 ;       ;
;         -- Routing optimization registers                   ; 2                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 119 / 224             ; 53 %  ;
;     -- Clock pins                                           ; 7 / 9                 ; 78 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 2                     ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.3% / 4.0% / 5.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.5% / 29.8% / 37.1% ;       ;
; Maximum fan-out                                             ; 1165                  ;       ;
; Highest non-global fan-out                                  ; 162                   ;       ;
; Total fan-out                                               ; 13829                 ;       ;
; Average fan-out                                             ; 4.10                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1413 / 18480 ( 8 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1413                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1575 / 18480 ( 9 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 80                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 998                   ; 0                              ;
;         [c] ALMs used for registers                         ; 497                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 176 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 14 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 14                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 204 / 1848 ( 11 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 204                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1656                  ; 0                              ;
;     -- 7 input functions                                    ; 27                    ; 0                              ;
;     -- 6 input functions                                    ; 1026                  ; 0                              ;
;     -- 5 input functions                                    ; 201                   ; 0                              ;
;     -- 4 input functions                                    ; 129                   ; 0                              ;
;     -- <=3 input functions                                  ; 273                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 309                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1154 / 36960 ( 3 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 11 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1163                  ; 0                              ;
;         -- Routing optimization registers                   ; 2                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 119                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13829                 ; 0                              ;
;     -- Registered Connections                               ; 2404                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 66                    ; 0                              ;
;     -- Output Ports                                         ; 53                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk                     ; N16   ; 5B       ; 54           ; 18           ; 43           ; 1165                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst_n                   ; M16   ; 5B       ; 54           ; 18           ; 60           ; 1134                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[0]  ; K7    ; 8A       ; 22           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[10] ; K21   ; 5B       ; 54           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[11] ; N1    ; 2A       ; 0            ; 19           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[12] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[13] ; M21   ; 5B       ; 54           ; 20           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[14] ; K9    ; 7A       ; 34           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[15] ; L7    ; 8A       ; 22           ; 45           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[16] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[17] ; L19   ; 5B       ; 54           ; 21           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[18] ; T7    ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[19] ; C8    ; 8A       ; 10           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[1]  ; G13   ; 7A       ; 38           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[20] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[21] ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[22] ; D9    ; 8A       ; 10           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[23] ; M18   ; 5B       ; 54           ; 19           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[24] ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[25] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[26] ; R11   ; 3B       ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[27] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[28] ; A9    ; 8A       ; 18           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[29] ; AB7   ; 3B       ; 18           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[2]  ; G10   ; 8A       ; 22           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[30] ; H16   ; 7A       ; 44           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[31] ; A5    ; 8A       ; 16           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[3]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[4]  ; R7    ; 3A       ; 14           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[5]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[7]  ; M20   ; 5B       ; 54           ; 20           ; 37           ; 10                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[8]  ; L1    ; 2A       ; 0            ; 20           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_data_read_i[9]  ; M8    ; 3B       ; 22           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[0]       ; A8    ; 8A       ; 12           ; 45           ; 0            ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[10]      ; L17   ; 5B       ; 54           ; 20           ; 20           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[11]      ; T14   ; 4A       ; 43           ; 0            ; 17           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[12]      ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 17                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[13]      ; D7    ; 8A       ; 10           ; 45           ; 34           ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[14]      ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[15]      ; M6    ; 3A       ; 14           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[16]      ; U22   ; 4A       ; 51           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[17]      ; T8    ; 3A       ; 12           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[18]      ; B7    ; 8A       ; 14           ; 45           ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[19]      ; C6    ; 8A       ; 12           ; 45           ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[1]       ; U12   ; 3B       ; 24           ; 0            ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[20]      ; AB21  ; 4A       ; 40           ; 0            ; 74           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[21]      ; U15   ; 4A       ; 43           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[22]      ; AB5   ; 3B       ; 16           ; 0            ; 74           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[23]      ; E10   ; 8A       ; 14           ; 45           ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[24]      ; T22   ; 5A       ; 54           ; 15           ; 37           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[25]      ; R9    ; 3B       ; 23           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[26]      ; H9    ; 8A       ; 18           ; 45           ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[27]      ; V6    ; 3A       ; 12           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[28]      ; H10   ; 7A       ; 40           ; 45           ; 91           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[29]      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[2]       ; T20   ; 5A       ; 54           ; 14           ; 94           ; 36                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[30]      ; N6    ; 3A       ; 11           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[31]      ; C1    ; 2A       ; 0            ; 21           ; 54           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[3]       ; G8    ; 8A       ; 20           ; 45           ; 51           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[4]       ; L22   ; 5B       ; 54           ; 19           ; 54           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[5]       ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[6]       ; N2    ; 2A       ; 0            ; 19           ; 37           ; 24                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[7]       ; J8    ; 8A       ; 20           ; 45           ; 17           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[8]       ; H8    ; 8A       ; 20           ; 45           ; 34           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; val_mem_prog_i[9]       ; B12   ; 7A       ; 36           ; 45           ; 34           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; addr_mem_data_o[0]           ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[1]           ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[2]           ; Y11   ; 3B       ; 29           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[3]           ; F13   ; 7A       ; 40           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[4]           ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[5]           ; E15   ; 7A       ; 46           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[6]           ; V15   ; 4A       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_data_o[7]           ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[0]           ; T9    ; 3B       ; 19           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[1]           ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[2]           ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[3]           ; B5    ; 8A       ; 16           ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[4]           ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[5]           ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[6]           ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; addr_mem_prog_o[7]           ; B11   ; 7A       ; 32           ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[0]      ; A12   ; 7A       ; 36           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[10]     ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[11]     ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[12]     ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[13]     ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[14]     ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[15]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[16]     ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[17]     ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[18]     ; V13   ; 4A       ; 33           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[19]     ; J13   ; 7A       ; 42           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[1]      ; R10   ; 3B       ; 25           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[20]     ; T18   ; 5A       ; 54           ; 14           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[21]     ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[22]     ; AA12  ; 3B       ; 29           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[23]     ; B13   ; 7A       ; 42           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[24]     ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[25]     ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[26]     ; U13   ; 4A       ; 33           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[27]     ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[28]     ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[29]     ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[2]      ; AB15  ; 4A       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[30]     ; T19   ; 5A       ; 54           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[31]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[3]      ; T13   ; 4A       ; 34           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[4]      ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[5]      ; D12   ; 7A       ; 32           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[6]      ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[7]      ; J11   ; 7A       ; 40           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[8]      ; C11   ; 7A       ; 32           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; val_mem_data_write_o[9]      ; J9    ; 8A       ; 18           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; we_mem_data_o                ; D13   ; 7A       ; 36           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; write_transfer_mem_data_o[0] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; write_transfer_mem_data_o[1] ; G12   ; 7A       ; 34           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; write_transfer_mem_data_o[2] ; C13   ; 7A       ; 36           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; write_transfer_mem_data_o[3] ; H13   ; 7A       ; 38           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 24 / 32 ( 75 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 17 / 48 ( 35 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 21 / 48 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 21 / 32 ( 66 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; val_mem_data_read_i[31]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; val_mem_prog_i[0]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; val_mem_data_read_i[28]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; val_mem_data_write_o[0]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; val_mem_data_write_o[4]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; val_mem_data_write_o[6]         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; val_mem_data_read_i[27]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; val_mem_data_read_i[20]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; val_mem_data_write_o[22]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; val_mem_prog_i[14]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; write_transfer_mem_data_o[0]    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; val_mem_prog_i[22]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; addr_mem_prog_o[1]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; val_mem_data_read_i[29]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; val_mem_data_read_i[24]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; val_mem_prog_i[5]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; val_mem_prog_i[29]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; val_mem_data_write_o[15]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; val_mem_data_write_o[31]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; val_mem_data_write_o[2]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; val_mem_data_write_o[24]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; val_mem_data_read_i[12]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; val_mem_prog_i[20]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; addr_mem_prog_o[3]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; val_mem_prog_i[18]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; addr_mem_data_o[0]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; addr_mem_prog_o[7]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; val_mem_prog_i[9]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; val_mem_data_write_o[23]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; val_mem_prog_i[31]              ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; val_mem_prog_i[19]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; val_mem_data_read_i[19]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 265        ; 8A       ; val_mem_data_write_o[25]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; val_mem_data_write_o[8]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; write_transfer_mem_data_o[2]    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; val_mem_prog_i[13]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; val_mem_data_read_i[22]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; val_mem_data_write_o[5]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; we_mem_data_o                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; val_mem_prog_i[23]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; val_mem_data_read_i[5]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; addr_mem_data_o[5]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; addr_mem_data_o[3]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; val_mem_prog_i[3]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; val_mem_data_read_i[2]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; write_transfer_mem_data_o[1]    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; val_mem_data_read_i[1]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; val_mem_prog_i[8]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; val_mem_prog_i[26]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 234        ; 7A       ; val_mem_prog_i[28]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; val_mem_data_write_o[14]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; write_transfer_mem_data_o[3]    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; val_mem_data_read_i[30]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; addr_mem_prog_o[6]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; val_mem_prog_i[7]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; val_mem_data_write_o[9]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; val_mem_data_write_o[7]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; val_mem_data_write_o[19]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; val_mem_data_read_i[0]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; val_mem_data_read_i[14]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; val_mem_data_read_i[10]         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; val_mem_data_read_i[8]          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; val_mem_data_read_i[15]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; val_mem_prog_i[10]              ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; val_mem_data_write_o[10]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; val_mem_data_read_i[17]         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; val_mem_prog_i[4]               ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; val_mem_prog_i[15]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; addr_mem_prog_o[4]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; val_mem_data_read_i[9]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; rst_n                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; val_mem_data_read_i[23]         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; val_mem_data_read_i[7]          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; val_mem_data_read_i[13]         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; val_mem_data_read_i[11]         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; val_mem_prog_i[6]               ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; val_mem_prog_i[30]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; val_mem_data_write_o[16]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; val_mem_data_read_i[3]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; addr_mem_data_o[1]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; val_mem_data_read_i[4]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; val_mem_prog_i[25]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; val_mem_data_write_o[1]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; val_mem_data_read_i[26]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; val_mem_data_read_i[6]          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; val_mem_data_write_o[28]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; val_mem_data_write_o[29]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; val_mem_data_write_o[21]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; val_mem_data_read_i[18]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; val_mem_prog_i[17]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; addr_mem_prog_o[0]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; val_mem_data_write_o[3]         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; val_mem_prog_i[11]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; val_mem_data_write_o[27]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; val_mem_data_write_o[20]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; val_mem_data_write_o[30]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; val_mem_prog_i[2]               ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; val_mem_prog_i[24]              ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; val_mem_data_write_o[11]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; addr_mem_prog_o[2]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; addr_mem_data_o[4]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; val_mem_data_read_i[16]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; addr_mem_data_o[7]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; val_mem_prog_i[1]               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; val_mem_data_write_o[26]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; val_mem_prog_i[21]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; val_mem_prog_i[16]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; val_mem_prog_i[27]              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; addr_mem_prog_o[5]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; val_mem_data_write_o[18]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; addr_mem_data_o[6]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; val_mem_data_write_o[13]        ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; val_mem_prog_i[12]              ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; val_mem_data_read_i[25]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; val_mem_data_read_i[21]         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; addr_mem_data_o[2]              ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; val_mem_data_write_o[17]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; val_mem_data_write_o[12]        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                           ; Library Name ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------+--------------+
; |core                                    ; 1412.5 (75.2)        ; 1575.0 (75.5)                    ; 176.5 (0.5)                                       ; 14.0 (0.2)                       ; 0.0 (0.0)            ; 1656 (88)           ; 1165 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 119  ; 0            ; |core                                         ; work         ;
;    |controlUnit:controlUnit_inst|        ; 48.6 (48.6)          ; 48.6 (48.6)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|controlUnit:controlUnit_inst            ; work         ;
;    |crs_unit:crs_unit_inst|              ; 68.0 (31.0)          ; 66.2 (29.2)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 86 (22)             ; 109 (43)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|crs_unit:crs_unit_inst                  ; work         ;
;       |timer:timer_inst|                 ; 37.0 (37.0)          ; 37.0 (37.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|crs_unit:crs_unit_inst|timer:timer_inst ; work         ;
;    |executionUnit:exec_unit_inst|        ; 663.8 (321.1)        ; 687.4 (354.2)                    ; 34.3 (34.8)                                       ; 10.6 (1.8)                       ; 0.0 (0.0)            ; 979 (478)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|executionUnit:exec_unit_inst            ; work         ;
;       |alu:ALU|                          ; 313.4 (313.4)        ; 304.5 (304.5)                    ; 0.0 (0.0)                                         ; 8.9 (8.9)                        ; 0.0 (0.0)            ; 427 (427)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|executionUnit:exec_unit_inst|alu:ALU    ; work         ;
;       |br:BR|                            ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|executionUnit:exec_unit_inst|br:BR      ; work         ;
;       |lis:LIS|                          ; 17.8 (17.8)          ; 17.8 (17.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|executionUnit:exec_unit_inst|lis:LIS    ; work         ;
;    |programCounter:program_counter_inst| ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|programCounter:program_counter_inst     ; work         ;
;    |regFile:reg_file_inst|               ; 546.1 (546.1)        ; 688.8 (688.8)                    ; 144.0 (144.0)                                     ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 413 (413)           ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |core|regFile:reg_file_inst                   ; work         ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                         ;
+------------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; we_mem_data_o                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_data_o[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[18]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[19]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[20]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[21]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[22]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[23]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[24]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[25]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[26]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[27]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[28]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[29]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[30]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_data_write_o[31]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr_mem_prog_o[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; write_transfer_mem_data_o[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; write_transfer_mem_data_o[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; write_transfer_mem_data_o[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; write_transfer_mem_data_o[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; val_mem_prog_i[4]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[3]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[6]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[5]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[2]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[0]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[1]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[13]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[14]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[12]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[30]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[20]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[21]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[23]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[22]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[24]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[31]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[15]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[16]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[17]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[18]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[19]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[7]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[29]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[28]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[27]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[26]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[8]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[10]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[9]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[25]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_prog_i[11]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[15]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[21]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk                          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst_n                        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[20]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[19]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[18]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[17]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[16]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[14]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[11]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[10]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[13]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[12]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[9]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[8]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[4]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[25]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[28]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[27]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[26]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[24]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[23]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[22]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[31]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[30]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; val_mem_data_read_i[29]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; val_mem_prog_i[4]                                         ;                   ;         ;
;      - controlUnit:controlUnit_inst|Decoder3~1            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~2            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr10~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~1    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~0           ; 1                 ; 0       ;
;      - rtl~133                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr23~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~1          ; 1                 ; 0       ;
;      - rtl~135                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~1           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr11~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector25~0          ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|lis:LIS|WideOr0~0     ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector29~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~1          ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|lis:LIS|Decoder0~1    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~0    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr8~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr7~0             ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~2               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~3               ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector26~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~6            ; 1                 ; 0       ;
; val_mem_prog_i[3]                                         ;                   ;         ;
;      - executionUnit:exec_unit_inst|lis:LIS|Decoder0~0    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~3            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~1    ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|s2_ALU~0              ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~1            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~0           ; 1                 ; 0       ;
;      - rtl~133                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|r1_addr[0]~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|r1_addr[1]~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|r1_addr[2]~2          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|r1_addr[3]~3          ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Decoder0~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|r1_addr[4]~4          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~1          ; 1                 ; 0       ;
;      - rtl~134                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~1           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr11~0            ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|lis:LIS|WideOr0~0     ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~1    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr8~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr7~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr9~0             ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Mux22~3       ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr10~1            ; 1                 ; 0       ;
; val_mem_prog_i[6]                                         ;                   ;         ;
;      - executionUnit:exec_unit_inst|lis:LIS|Decoder0~0    ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~2            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~2          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr10~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~1    ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~0           ; 0                 ; 0       ;
;      - rtl~133                                            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr23~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~4            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~1           ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr11~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~0    ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux1~1                ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr7~0             ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector26~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~6            ; 0                 ; 0       ;
; val_mem_prog_i[5]                                         ;                   ;         ;
;      - controlUnit:controlUnit_inst|Decoder3~1            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~2            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr10~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~1    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~1            ; 1                 ; 0       ;
;      - rtl~133                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr23~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~1          ; 1                 ; 0       ;
;      - rtl~135                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~4            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr11~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector31~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector29~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~0    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr7~0             ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~1               ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~6            ; 1                 ; 0       ;
; val_mem_prog_i[2]                                         ;                   ;         ;
;      - controlUnit:controlUnit_inst|Decoder3~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~3            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr10~0            ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|s2_ALU~0              ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~1            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector9~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr23~0            ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Decoder0~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector10~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector11~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~2          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector13~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector14~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector15~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector16~0          ; 1                 ; 0       ;
;      - rtl~134                                            ; 1                 ; 0       ;
;      - rtl~135                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector17~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector18~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~1           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~1           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector7~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector8~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr11~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector31~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~1    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr8~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr7~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr9~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~2    ; 1                 ; 0       ;
; val_mem_prog_i[0]                                         ;                   ;         ;
;      - controlUnit:controlUnit_inst|Decoder3~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~3            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~0    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector11~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~0            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~1           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~0    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr8~0             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr9~0             ; 1                 ; 0       ;
; val_mem_prog_i[1]                                         ;                   ;         ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~61         ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~57         ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~53         ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~49         ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Decoder3~3            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_origin_o[1]~0    ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr24~0            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~0           ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector11~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr13~1            ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|imm_val_o[5]~1        ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~1           ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|data_target_o[0]~1    ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr8~0             ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|WideOr9~0             ; 0                 ; 0       ;
; val_mem_prog_i[13]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector26~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector17~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~2          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector25~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector31~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector29~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[0]~0 ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[1]~1 ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[2]~2 ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~1               ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Mux22~3       ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|offset[18]~1    ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|csr_val_o[31]~0             ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|csr_val_o[31]~1             ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|csr_data_o[2]~0       ; 0                 ; 0       ;
; val_mem_prog_i[14]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector26~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~1          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector16~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~2          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector25~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector31~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector29~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[0]~0 ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[1]~1 ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[2]~2 ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~1               ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Mux22~3       ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|offset[18]~1    ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|csr_val_o[31]~1             ; 0                 ; 0       ;
; val_mem_prog_i[12]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector26~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector18~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector27~2          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector30~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector31~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector29~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[0]~0 ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[1]~1 ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|write_transfer_o[2]~2 ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~1               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Mux22~3       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|offset[18]~1    ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|csr_val_o[31]~0             ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|csr_val_o[31]~1             ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|csr_data_o[2]~0       ; 1                 ; 0       ;
; val_mem_prog_i[30]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~69       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~37         ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector28~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|imm_val_o[10]~0       ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector0~3           ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~0                    ; 1                 ; 0       ;
; val_mem_prog_i[20]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r2_addr[0]~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector10~0          ; 1                 ; 0       ;
;      - rtl~134                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~0          ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|WideNor0~0                  ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|WideNor0~1                  ; 1                 ; 0       ;
; val_mem_prog_i[21]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r2_addr[1]~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector9~0           ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector23~2          ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|WideNor0~0                  ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|WideNor0~1                  ; 1                 ; 0       ;
; val_mem_prog_i[23]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r2_addr[3]~2          ; 1                 ; 0       ;
;      - regFile:reg_file_inst|rs2[15]~5                    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector21~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector7~0           ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~2                    ; 1                 ; 0       ;
; val_mem_prog_i[22]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r2_addr[2]~3          ; 0                 ; 0       ;
;      - regFile:reg_file_inst|rs2[15]~5                    ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector22~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector8~0           ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~2                    ; 0                 ; 0       ;
; val_mem_prog_i[24]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r2_addr[4]~4          ; 1                 ; 0       ;
;      - regFile:reg_file_inst|rs2[15]~5                    ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector20~0          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector6~1           ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~2                    ; 1                 ; 0       ;
; val_mem_prog_i[31]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~117      ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~117        ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector11~0          ; 1                 ; 0       ;
;      - rtl~134                                            ; 1                 ; 0       ;
;      - rtl~135                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|imm_val_o[31]~2       ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~0                    ; 1                 ; 0       ;
; val_mem_prog_i[15]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r1_addr[0]~0          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector15~0          ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal2~0                    ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~4               ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~5               ; 0                 ; 0       ;
; val_mem_prog_i[16]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r1_addr[1]~1          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector14~0          ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal2~0                    ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~0               ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~2               ; 1                 ; 0       ;
; val_mem_prog_i[17]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r1_addr[2]~2          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector13~0          ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal2~0                    ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~8               ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~9               ; 1                 ; 0       ;
; val_mem_prog_i[18]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r1_addr[3]~3          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector12~2          ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal2~0                    ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~6               ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~7               ; 1                 ; 0       ;
; val_mem_prog_i[19]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|r1_addr[4]~4          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector11~1          ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal2~0                    ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~10              ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|timer_val_o~11              ; 0                 ; 0       ;
; val_mem_prog_i[7]                                         ;                   ;         ;
;      - rtl~134                                            ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector24~0          ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~0                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~1                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~2                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~3                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~4                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~5                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~6                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~7                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~8                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~9                   ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~10                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~11                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~12                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~13                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~14                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~15                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~16                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~17                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~18                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~19                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~20                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~21                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~22                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~23                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~24                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~25                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~26                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~27                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~28                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~29                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~30                  ; 1                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~31                  ; 1                 ; 0       ;
; val_mem_prog_i[29]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~81       ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add0~81       ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~49         ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|s2_ALU[9]~12          ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector1~0           ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~1                    ; 0                 ; 0       ;
; val_mem_prog_i[28]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~85       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add0~85       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~53         ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|s2_ALU[8]~46          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector2~0           ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~1                    ; 1                 ; 0       ;
; val_mem_prog_i[27]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~29       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add0~29       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~57         ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|s2_ALU[7]~42          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector3~0           ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|WideNor0~0                  ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|WideNor0~1                  ; 1                 ; 0       ;
; val_mem_prog_i[26]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~25       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add0~25       ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~61         ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|s2_ALU[6]~38          ; 1                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector4~0           ; 1                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~1                    ; 1                 ; 0       ;
; val_mem_prog_i[8]                                         ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector23~2          ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~0                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~1                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~2                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~3                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~4                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~5                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~6                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~7                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~8                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~9                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~10                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~11                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~12                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~13                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~14                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~15                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~16                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~17                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~18                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~19                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~20                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~21                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~22                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~23                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~24                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~25                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~26                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~27                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~28                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~29                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~30                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~31                  ; 0                 ; 0       ;
; val_mem_prog_i[10]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector21~0          ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~0                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~1                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~2                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~3                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~4                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~5                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~6                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~7                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~8                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~9                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~10                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~11                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~12                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~13                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~14                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~15                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~16                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~17                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~18                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~19                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~20                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~21                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~22                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~23                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~24                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~25                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~26                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~27                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~28                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~29                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~30                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~31                  ; 0                 ; 0       ;
; val_mem_prog_i[9]                                         ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector22~0          ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~0                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~1                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~2                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~3                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~4                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~5                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~6                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~7                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~8                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~9                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~10                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~11                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~12                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~13                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~14                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~15                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~16                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~17                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~18                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~19                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~20                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~21                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~22                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~23                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~24                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~25                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~26                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~27                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~28                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~29                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~30                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~31                  ; 0                 ; 0       ;
; val_mem_prog_i[25]                                        ;                   ;         ;
;      - executionUnit:exec_unit_inst|alu:ALU|Add1~21       ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|br:BR|Add0~81         ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|imm_val_o[5]~1        ; 0                 ; 0       ;
;      - controlUnit:controlUnit_inst|Selector5~0           ; 0                 ; 0       ;
;      - crs_unit:crs_unit_inst|Equal3~2                    ; 0                 ; 0       ;
; val_mem_prog_i[11]                                        ;                   ;         ;
;      - controlUnit:controlUnit_inst|Selector20~0          ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~0                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~1                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~2                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~3                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~4                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~5                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~6                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~7                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~8                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~9                   ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~10                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~11                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~12                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~13                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~14                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~15                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~16                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~17                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~18                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~19                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~20                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~21                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~22                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~23                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~24                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~25                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~26                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~27                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~28                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~29                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~30                  ; 0                 ; 0       ;
;      - regFile:reg_file_inst|Decoder0~31                  ; 0                 ; 0       ;
; val_mem_data_read_i[7]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux24~0               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux0~1                ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux16~0               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux17~0               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux20~4               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux21~0               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux19~0               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux22~0               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux18~1               ; 1                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux23~1               ; 1                 ; 0       ;
; val_mem_data_read_i[15]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux0~1                ; 0                 ; 0       ;
;      - executionUnit:exec_unit_inst|Mux16~0               ; 0                 ; 0       ;
; val_mem_data_read_i[21]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux10~0               ; 1                 ; 0       ;
; clk                                                       ;                   ;         ;
; rst_n                                                     ;                   ;         ;
;      - crs_unit:crs_unit_inst|csr_val_o[31]~2             ; 0                 ; 0       ;
; val_mem_data_read_i[20]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux11~0               ; 1                 ; 0       ;
; val_mem_data_read_i[19]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux12~0               ; 1                 ; 0       ;
; val_mem_data_read_i[18]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux13~0               ; 1                 ; 0       ;
; val_mem_data_read_i[17]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux14~0               ; 1                 ; 0       ;
; val_mem_data_read_i[16]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux15~0               ; 1                 ; 0       ;
; val_mem_data_read_i[14]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux17~0               ; 1                 ; 0       ;
; val_mem_data_read_i[11]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux20~4               ; 1                 ; 0       ;
; val_mem_data_read_i[10]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux21~0               ; 1                 ; 0       ;
; val_mem_data_read_i[13]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux18~1               ; 1                 ; 0       ;
; val_mem_data_read_i[12]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux19~0               ; 1                 ; 0       ;
; val_mem_data_read_i[9]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux22~0               ; 1                 ; 0       ;
; val_mem_data_read_i[8]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux23~1               ; 0                 ; 0       ;
; val_mem_data_read_i[6]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux25~0               ; 1                 ; 0       ;
; val_mem_data_read_i[1]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux30~0               ; 1                 ; 0       ;
; val_mem_data_read_i[0]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux31~0               ; 1                 ; 0       ;
; val_mem_data_read_i[3]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux28~0               ; 1                 ; 0       ;
; val_mem_data_read_i[2]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux29~0               ; 1                 ; 0       ;
; val_mem_data_read_i[5]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux26~0               ; 1                 ; 0       ;
; val_mem_data_read_i[4]                                    ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux27~0               ; 1                 ; 0       ;
; val_mem_data_read_i[25]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux6~0                ; 0                 ; 0       ;
; val_mem_data_read_i[28]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux3~0                ; 1                 ; 0       ;
; val_mem_data_read_i[27]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux4~0                ; 1                 ; 0       ;
; val_mem_data_read_i[26]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux5~0                ; 1                 ; 0       ;
; val_mem_data_read_i[24]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux7~0                ; 0                 ; 0       ;
; val_mem_data_read_i[23]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux8~0                ; 1                 ; 0       ;
; val_mem_data_read_i[22]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux9~0                ; 0                 ; 0       ;
; val_mem_data_read_i[31]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux0~2                ; 0                 ; 0       ;
; val_mem_data_read_i[30]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux1~2                ; 0                 ; 0       ;
; val_mem_data_read_i[29]                                   ;                   ;         ;
;      - executionUnit:exec_unit_inst|Mux2~0                ; 0                 ; 0       ;
+-----------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+----------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                                          ; PIN_N16              ; 1165    ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; crs_unit:crs_unit_inst|WideNor0~0            ; LABCELL_X17_Y18_N12  ; 36      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; crs_unit:crs_unit_inst|csr_val_o[31]~2       ; LABCELL_X17_Y18_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; crs_unit:crs_unit_inst|timer_val_o[2]~3      ; LABCELL_X17_Y18_N42  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; crs_unit:crs_unit_inst|timer_val_o[32]~1     ; LABCELL_X17_Y18_N33  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; crs_unit:crs_unit_inst|timer_we_o            ; FF_X17_Y18_N32       ; 67      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; programCounter:program_counter_inst|pc[20]~0 ; LABCELL_X25_Y20_N0   ; 32      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~0             ; LABCELL_X29_Y26_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~1             ; LABCELL_X29_Y26_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~10            ; LABCELL_X17_Y24_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~11            ; LABCELL_X29_Y26_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~12            ; LABCELL_X29_Y26_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~13            ; LABCELL_X29_Y26_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~14            ; MLABCELL_X18_Y24_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~15            ; MLABCELL_X18_Y24_N57 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~16            ; LABCELL_X17_Y24_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~17            ; LABCELL_X29_Y26_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~18            ; LABCELL_X17_Y24_N57  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~19            ; LABCELL_X29_Y26_N48  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~2             ; LABCELL_X29_Y26_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~20            ; LABCELL_X29_Y26_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~21            ; LABCELL_X17_Y20_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~22            ; LABCELL_X29_Y26_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~23            ; LABCELL_X17_Y20_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~24            ; LABCELL_X17_Y20_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~25            ; LABCELL_X29_Y26_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~26            ; LABCELL_X17_Y20_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~27            ; LABCELL_X29_Y26_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~28            ; LABCELL_X17_Y24_N21  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~29            ; LABCELL_X32_Y25_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~3             ; LABCELL_X29_Y26_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~30            ; LABCELL_X32_Y25_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~31            ; MLABCELL_X18_Y24_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~4             ; LABCELL_X29_Y26_N33  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~5             ; LABCELL_X29_Y26_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~6             ; LABCELL_X21_Y25_N36  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~7             ; LABCELL_X17_Y24_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~8             ; LABCELL_X17_Y24_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; regFile:reg_file_inst|Decoder0~9             ; LABCELL_X17_Y24_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rst_n                                        ; PIN_M16              ; 1133    ; Async. clear            ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_N16  ; 1165    ; Global Clock         ; GCLK10           ; --                        ;
; rst_n ; PIN_M16  ; 1133    ; Global Clock         ; GCLK9            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; controlUnit:controlUnit_inst|r2_addr[2]~3                  ; 162     ;
; controlUnit:controlUnit_inst|r2_addr[3]~2                  ; 162     ;
; controlUnit:controlUnit_inst|r2_addr[1]~1                  ; 162     ;
; controlUnit:controlUnit_inst|r2_addr[0]~0                  ; 162     ;
; controlUnit:controlUnit_inst|r1_addr[3]~3                  ; 161     ;
; controlUnit:controlUnit_inst|r1_addr[2]~2                  ; 161     ;
; controlUnit:controlUnit_inst|r1_addr[1]~1                  ; 161     ;
; controlUnit:controlUnit_inst|r1_addr[0]~0                  ; 161     ;
; executionUnit:exec_unit_inst|s2_ALU[3]~16                  ; 86      ;
; executionUnit:exec_unit_inst|s2_ALU[2]~17                  ; 80      ;
; executionUnit:exec_unit_inst|s2_ALU[0]~15                  ; 80      ;
; executionUnit:exec_unit_inst|s2_ALU[1]~14                  ; 80      ;
; executionUnit:exec_unit_inst|Decoder0~0                    ; 69      ;
; crs_unit:crs_unit_inst|timer_we_o                          ; 67      ;
; controlUnit:controlUnit_inst|Selector28~2                  ; 66      ;
; executionUnit:exec_unit_inst|s2_ALU~0                      ; 60      ;
; executionUnit:exec_unit_inst|s2_ALU[4]~19                  ; 58      ;
; executionUnit:exec_unit_inst|s1_ALU[0]~0                   ; 57      ;
; controlUnit:controlUnit_inst|Selector27~2                  ; 54      ;
; controlUnit:controlUnit_inst|r2_addr[4]~4                  ; 54      ;
; controlUnit:controlUnit_inst|data_origin_o[1]~2            ; 53      ;
; controlUnit:controlUnit_inst|WideOr10~1                    ; 53      ;
; controlUnit:controlUnit_inst|Selector26~0                  ; 43      ;
; executionUnit:exec_unit_inst|s1_ALU[0]~1                   ; 40      ;
; regFile:reg_file_inst|rs2[15]~6                            ; 37      ;
; regFile:reg_file_inst|rs2[15]~5                            ; 37      ;
; val_mem_prog_i[2]~input                                    ; 36      ;
; crs_unit:crs_unit_inst|WideNor0~0                          ; 36      ;
; controlUnit:controlUnit_inst|data_target_o[0]~1            ; 36      ;
; executionUnit:exec_unit_inst|s1_ALU[31]~335                ; 36      ;
; val_mem_prog_i[7]~input                                    ; 34      ;
; val_mem_prog_i[11]~input                                   ; 33      ;
; val_mem_prog_i[9]~input                                    ; 33      ;
; val_mem_prog_i[10]~input                                   ; 33      ;
; val_mem_prog_i[8]~input                                    ; 33      ;
; val_mem_prog_i[4]~input                                    ; 33      ;
; crs_unit:crs_unit_inst|csr_val_o[31]~2                     ; 32      ;
; executionUnit:exec_unit_inst|Mux2~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux1~3                        ; 32      ;
; executionUnit:exec_unit_inst|Mux0~3                        ; 32      ;
; executionUnit:exec_unit_inst|Mux9~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux8~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux7~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux5~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux4~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux3~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux6~1                        ; 32      ;
; executionUnit:exec_unit_inst|Mux23~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux22~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux19~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux18~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux21~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux20~5                       ; 32      ;
; executionUnit:exec_unit_inst|Mux17~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux16~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux15~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux14~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux13~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux12~1                       ; 32      ;
; executionUnit:exec_unit_inst|Mux11~1                       ; 32      ;
; programCounter:program_counter_inst|pc[20]~0               ; 32      ;
; regFile:reg_file_inst|Decoder0~31                          ; 32      ;
; regFile:reg_file_inst|Decoder0~30                          ; 32      ;
; regFile:reg_file_inst|Decoder0~29                          ; 32      ;
; regFile:reg_file_inst|Decoder0~28                          ; 32      ;
; regFile:reg_file_inst|Decoder0~27                          ; 32      ;
; regFile:reg_file_inst|Decoder0~26                          ; 32      ;
; regFile:reg_file_inst|Decoder0~25                          ; 32      ;
; regFile:reg_file_inst|Decoder0~24                          ; 32      ;
; regFile:reg_file_inst|Decoder0~23                          ; 32      ;
; regFile:reg_file_inst|Decoder0~22                          ; 32      ;
; regFile:reg_file_inst|Decoder0~21                          ; 32      ;
; regFile:reg_file_inst|Decoder0~20                          ; 32      ;
; regFile:reg_file_inst|Decoder0~19                          ; 32      ;
; regFile:reg_file_inst|Decoder0~18                          ; 32      ;
; regFile:reg_file_inst|Decoder0~17                          ; 32      ;
; regFile:reg_file_inst|Decoder0~16                          ; 32      ;
; regFile:reg_file_inst|Decoder0~15                          ; 32      ;
; regFile:reg_file_inst|Decoder0~14                          ; 32      ;
; regFile:reg_file_inst|Decoder0~13                          ; 32      ;
; regFile:reg_file_inst|Decoder0~12                          ; 32      ;
; regFile:reg_file_inst|Decoder0~11                          ; 32      ;
; regFile:reg_file_inst|Decoder0~10                          ; 32      ;
; regFile:reg_file_inst|Decoder0~9                           ; 32      ;
; regFile:reg_file_inst|Decoder0~8                           ; 32      ;
; regFile:reg_file_inst|Decoder0~7                           ; 32      ;
; regFile:reg_file_inst|Decoder0~6                           ; 32      ;
; regFile:reg_file_inst|Decoder0~5                           ; 32      ;
; regFile:reg_file_inst|Decoder0~4                           ; 32      ;
; regFile:reg_file_inst|Decoder0~3                           ; 32      ;
; regFile:reg_file_inst|Decoder0~2                           ; 32      ;
; regFile:reg_file_inst|Decoder0~1                           ; 32      ;
; regFile:reg_file_inst|Decoder0~0                           ; 32      ;
; controlUnit:controlUnit_inst|WideOr7~0                     ; 32      ;
; executionUnit:exec_unit_inst|Mux10~1                       ; 32      ;
; controlUnit:controlUnit_inst|WideOr8~0                     ; 32      ;
; executionUnit:exec_unit_inst|Mux24~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux25~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux30~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux31~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux28~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux29~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux26~0                       ; 32      ;
; executionUnit:exec_unit_inst|Mux27~0                       ; 32      ;
; val_mem_prog_i[3]~input                                    ; 31      ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~1               ; 31      ;
; executionUnit:exec_unit_inst|br:BR|offset[18]~0            ; 27      ;
; regFile:reg_file_inst|rs2[31]~9                            ; 27      ;
; executionUnit:exec_unit_inst|alu:ALU|Mux29~2               ; 25      ;
; executionUnit:exec_unit_inst|alu:ALU|Mux29~1               ; 25      ;
; val_mem_prog_i[5]~input                                    ; 24      ;
; val_mem_prog_i[6]~input                                    ; 24      ;
; executionUnit:exec_unit_inst|br:BR|offset[18]~1            ; 22      ;
; executionUnit:exec_unit_inst|alu:ALU|Equal0~9              ; 20      ;
; controlUnit:controlUnit_inst|Selector25~0                  ; 19      ;
; controlUnit:controlUnit_inst|data_origin_o[1]~0            ; 19      ;
; val_mem_prog_i[13]~input                                   ; 18      ;
; val_mem_prog_i[1]~input                                    ; 18      ;
; rtl~133                                                    ; 18      ;
; controlUnit:controlUnit_inst|Selector11~0                  ; 18      ;
; val_mem_prog_i[12]~input                                   ; 17      ;
; controlUnit:controlUnit_inst|WideOr13~1                    ; 17      ;
; val_mem_prog_i[14]~input                                   ; 16      ;
; executionUnit:exec_unit_inst|Mux0~1                        ; 16      ;
; executionUnit:exec_unit_inst|Mux0~0                        ; 16      ;
; executionUnit:exec_unit_inst|lis:LIS|Decoder0~2            ; 16      ;
; executionUnit:exec_unit_inst|lis:LIS|WideOr0~1             ; 16      ;
; controlUnit:controlUnit_inst|r1_addr[4]~4                  ; 15      ;
; rtl~137                                                    ; 14      ;
; executionUnit:exec_unit_inst|alu:ALU|Mux31~12              ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[30]~360                ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[5]~232                 ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[3]~210                 ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[6]~177                 ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[7]~166                 ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[9]~144                 ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[12]~133                ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[10]~111                ; 14      ;
; executionUnit:exec_unit_inst|s1_ALU[16]~67                 ; 14      ;
; val_mem_prog_i[0]~input                                    ; 13      ;
; executionUnit:exec_unit_inst|alu:ALU|Mux29~0               ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[29]~361                ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[25]~287                ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[26]~276                ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[28]~254                ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[4]~243                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[2]~221                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[8]~155                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[13]~122                ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[11]~100                ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[14]~89                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[15]~78                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[17]~56                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[18]~45                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[19]~34                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[20]~23                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[21]~12                 ; 13      ;
; executionUnit:exec_unit_inst|s1_ALU[24]~324                ; 12      ;
; executionUnit:exec_unit_inst|s1_ALU[27]~265                ; 12      ;
; controlUnit:controlUnit_inst|Selector22~0                  ; 12      ;
; controlUnit:controlUnit_inst|csr_data_o[2]~0               ; 11      ;
; regFile:reg_file_inst|rs2[2]~352                           ; 11      ;
; executionUnit:exec_unit_inst|s1_ALU[23]~363                ; 11      ;
; executionUnit:exec_unit_inst|s1_ALU[22]~362                ; 11      ;
; executionUnit:exec_unit_inst|lis:LIS|Decoder0~0            ; 11      ;
; val_mem_data_read_i[7]~input                               ; 10      ;
; executionUnit:exec_unit_inst|s1_ALU[1]~188                 ; 10      ;
; controlUnit:controlUnit_inst|Decoder3~2                    ; 10      ;
; executionUnit:exec_unit_inst|s1_ALU[31]~365                ; 9       ;
; executionUnit:exec_unit_inst|s1_ALU[0]~199                 ; 9       ;
; executionUnit:exec_unit_inst|br:BR|offset[18]~2            ; 8       ;
; executionUnit:exec_unit_inst|Mux20~3                       ; 8       ;
; executionUnit:exec_unit_inst|Mux20~2                       ; 8       ;
; executionUnit:exec_unit_inst|lis:LIS|Decoder1~0            ; 8       ;
; rtl~52                                                     ; 8       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux29~3               ; 8       ;
; rtl~31                                                     ; 8       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~0         ; 8       ;
; controlUnit:controlUnit_inst|Selector12~1                  ; 8       ;
; controlUnit:controlUnit_inst|Selector12~0                  ; 8       ;
; controlUnit:controlUnit_inst|Decoder3~0                    ; 8       ;
; programCounter:program_counter_inst|pc[31]                 ; 8       ;
; val_mem_prog_i[27]~input                                   ; 7       ;
; val_mem_prog_i[31]~input                                   ; 7       ;
; rtl~43                                                     ; 7       ;
; rtl~30                                                     ; 7       ;
; rtl~23                                                     ; 7       ;
; controlUnit:controlUnit_inst|Selector0~1                   ; 7       ;
; controlUnit:controlUnit_inst|Selector0~0                   ; 7       ;
; regFile:reg_file_inst|rs2[10]~112                          ; 7       ;
; controlUnit:controlUnit_inst|Decoder3~3                    ; 7       ;
; val_mem_prog_i[26]~input                                   ; 6       ;
; val_mem_prog_i[28]~input                                   ; 6       ;
; val_mem_prog_i[29]~input                                   ; 6       ;
; val_mem_prog_i[20]~input                                   ; 6       ;
; val_mem_prog_i[30]~input                                   ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux4~0                ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~1                ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~0                ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux29~12              ; 6       ;
; rtl~54                                                     ; 6       ;
; rtl~46                                                     ; 6       ;
; rtl~42                                                     ; 6       ;
; rtl~140                                                    ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~8               ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~6               ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~5               ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~4               ; 6       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~0               ; 6       ;
; controlUnit:controlUnit_inst|Decoder3~4                    ; 6       ;
; controlUnit:controlUnit_inst|WideOr13~0                    ; 6       ;
; controlUnit:controlUnit_inst|WideOr24~1                    ; 6       ;
; controlUnit:controlUnit_inst|WideOr24~0                    ; 6       ;
; val_mem_prog_i[25]~input                                   ; 5       ;
; val_mem_prog_i[19]~input                                   ; 5       ;
; val_mem_prog_i[18]~input                                   ; 5       ;
; val_mem_prog_i[17]~input                                   ; 5       ;
; val_mem_prog_i[16]~input                                   ; 5       ;
; val_mem_prog_i[15]~input                                   ; 5       ;
; val_mem_prog_i[24]~input                                   ; 5       ;
; val_mem_prog_i[22]~input                                   ; 5       ;
; val_mem_prog_i[23]~input                                   ; 5       ;
; val_mem_prog_i[21]~input                                   ; 5       ;
; crs_unit:crs_unit_inst|timer_val_o[2]~3                    ; 5       ;
; crs_unit:crs_unit_inst|timer_val_o[32]~1                   ; 5       ;
; controlUnit:controlUnit_inst|Decoder3~6                    ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~2                ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux22~3               ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux4~1                ; 5       ;
; rtl~108                                                    ; 5       ;
; rtl~101                                                    ; 5       ;
; controlUnit:controlUnit_inst|Decoder3~5                    ; 5       ;
; controlUnit:controlUnit_inst|Selector29~1                  ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux24~6               ; 5       ;
; rtl~78                                                     ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux24~2               ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux24~0               ; 5       ;
; rtl~70                                                     ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftLeft0~0          ; 5       ;
; rtl~50                                                     ; 5       ;
; rtl~51                                                     ; 5       ;
; rtl~41                                                     ; 5       ;
; rtl~141                                                    ; 5       ;
; rtl~29                                                     ; 5       ;
; rtl~138                                                    ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux31~11              ; 5       ;
; executionUnit:exec_unit_inst|s1_ALU[31]~364                ; 5       ;
; rtl~22                                                     ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~33          ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~32          ; 5       ;
; controlUnit:controlUnit_inst|Selector24~1                  ; 5       ;
; controlUnit:controlUnit_inst|imm_val_o[10]~0               ; 5       ;
; controlUnit:controlUnit_inst|WideOr23~0                    ; 5       ;
; controlUnit:controlUnit_inst|Selector6~0                   ; 5       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~78          ; 5       ;
; programCounter:program_counter_inst|pc[29]                 ; 5       ;
; programCounter:program_counter_inst|pc[30]                 ; 5       ;
; programCounter:program_counter_inst|pc[0]                  ; 5       ;
; executionUnit:exec_unit_inst|br:BR|offset[18]~3            ; 4       ;
; crs_unit:crs_unit_inst|csr_val_o[31]~1                     ; 4       ;
; crs_unit:crs_unit_inst|WideNor0~1                          ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~3                ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux20~3               ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~1               ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux4~2                ; 4       ;
; rtl~89                                                     ; 4       ;
; rtl~88                                                     ; 4       ;
; rtl~87                                                     ; 4       ;
; rtl~106                                                    ; 4       ;
; rtl~105                                                    ; 4       ;
; rtl~100                                                    ; 4       ;
; rtl~99                                                     ; 4       ;
; controlUnit:controlUnit_inst|WideOr9~0                     ; 4       ;
; rtl~95                                                     ; 4       ;
; rtl~94                                                     ; 4       ;
; rtl~93                                                     ; 4       ;
; regFile:reg_file_inst|rs2[0]~350                           ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux24~8               ; 4       ;
; executionUnit:exec_unit_inst|s1_ALU[31]~368                ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux25~4               ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux26~4               ; 4       ;
; rtl~62                                                     ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux27~3               ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux28~6               ; 4       ;
; rtl~49                                                     ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux29~10              ; 4       ;
; rtl~40                                                     ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~10              ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux30~9               ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~0         ; 4       ;
; rtl~28                                                     ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux31~15              ; 4       ;
; rtl~21                                                     ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux0~0                ; 4       ;
; rtl~19                                                     ; 4       ;
; controlUnit:controlUnit_inst|Selector1~0                   ; 4       ;
; controlUnit:controlUnit_inst|Selector0~3                   ; 4       ;
; controlUnit:controlUnit_inst|Selector8~0                   ; 4       ;
; controlUnit:controlUnit_inst|Selector7~0                   ; 4       ;
; controlUnit:controlUnit_inst|Selector6~1                   ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[26]~23                 ; 4       ;
; controlUnit:controlUnit_inst|Selector4~0                   ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[27]~22                 ; 4       ;
; controlUnit:controlUnit_inst|Selector3~0                   ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[28]~21                 ; 4       ;
; controlUnit:controlUnit_inst|Selector2~0                   ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[25]~20                 ; 4       ;
; controlUnit:controlUnit_inst|Selector5~0                   ; 4       ;
; controlUnit:controlUnit_inst|Selector20~0                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[5]~18                  ; 4       ;
; controlUnit:controlUnit_inst|Selector21~0                  ; 4       ;
; controlUnit:controlUnit_inst|Selector23~2                  ; 4       ;
; controlUnit:controlUnit_inst|Selector23~1                  ; 4       ;
; controlUnit:controlUnit_inst|Selector23~0                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[9]~13                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[9]~12                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[12]~11                 ; 4       ;
; controlUnit:controlUnit_inst|Selector18~0                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[13]~10                 ; 4       ;
; controlUnit:controlUnit_inst|Selector17~0                  ; 4       ;
; rtl~136                                                    ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[14]~8                  ; 4       ;
; controlUnit:controlUnit_inst|Selector16~0                  ; 4       ;
; controlUnit:controlUnit_inst|Selector15~0                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[16]~6                  ; 4       ;
; controlUnit:controlUnit_inst|Selector14~0                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[17]~5                  ; 4       ;
; controlUnit:controlUnit_inst|Selector13~0                  ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~1           ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[18]~4                  ; 4       ;
; controlUnit:controlUnit_inst|Selector12~2                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[19]~3                  ; 4       ;
; controlUnit:controlUnit_inst|Selector11~1                  ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~0           ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[20]~2                  ; 4       ;
; controlUnit:controlUnit_inst|Selector10~0                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[21]~1                  ; 4       ;
; controlUnit:controlUnit_inst|Selector9~0                   ; 4       ;
; controlUnit:controlUnit_inst|Decoder3~1                    ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[8]~46                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[7]~42                  ; 4       ;
; executionUnit:exec_unit_inst|s2_ALU[6]~38                  ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~82          ; 4       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~74          ; 4       ;
; programCounter:program_counter_inst|pc[22]                 ; 4       ;
; programCounter:program_counter_inst|pc[23]                 ; 4       ;
; programCounter:program_counter_inst|pc[27]                 ; 4       ;
; programCounter:program_counter_inst|pc[28]                 ; 4       ;
; programCounter:program_counter_inst|pc[4]                  ; 4       ;
; programCounter:program_counter_inst|pc[1]                  ; 4       ;
; crs_unit:crs_unit_inst|Equal2~0                            ; 3       ;
; controlUnit:controlUnit_inst|Decoder3~7                    ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Equal0~7              ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Equal0~6              ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Equal0~4              ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Equal0~0              ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux0~5                ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~7                ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux5~7                ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux5~6                ; 3       ;
; rtl~86                                                     ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux4~9                ; 3       ;
; rtl~104                                                    ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux6~4                ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux6~3                ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux22~9               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux18~7               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~9         ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~8         ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux21~4               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux22~1               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux16~8               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux16~5               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux15~7               ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux15~2               ; 3       ;
; rtl~98                                                     ; 3       ;
; rtl~146                                                    ; 3       ;
; rtl~92                                                     ; 3       ;
; regFile:reg_file_inst|rs2[31]~380                          ; 3       ;
; regFile:reg_file_inst|rs2[30]~379                          ; 3       ;
; regFile:reg_file_inst|rs2[29]~378                          ; 3       ;
; regFile:reg_file_inst|rs2[28]~377                          ; 3       ;
; regFile:reg_file_inst|rs2[27]~376                          ; 3       ;
; regFile:reg_file_inst|rs2[26]~375                          ; 3       ;
; regFile:reg_file_inst|rs2[25]~374                          ; 3       ;
; regFile:reg_file_inst|rs2[24]~373                          ; 3       ;
; regFile:reg_file_inst|rs2[23]~372                          ; 3       ;
; regFile:reg_file_inst|rs2[22]~371                          ; 3       ;
; regFile:reg_file_inst|rs2[21]~370                          ; 3       ;
; regFile:reg_file_inst|rs2[20]~369                          ; 3       ;
; regFile:reg_file_inst|rs2[19]~368                          ; 3       ;
; regFile:reg_file_inst|rs2[18]~367                          ; 3       ;
; regFile:reg_file_inst|rs2[17]~366                          ; 3       ;
; executionUnit:exec_unit_inst|lis:LIS|Decoder0~1            ; 3       ;
; regFile:reg_file_inst|rs2[16]~365                          ; 3       ;
; regFile:reg_file_inst|rs2[15]~364                          ; 3       ;
; regFile:reg_file_inst|rs2[14]~363                          ; 3       ;
; regFile:reg_file_inst|rs2[13]~362                          ; 3       ;
; regFile:reg_file_inst|rs2[12]~361                          ; 3       ;
; regFile:reg_file_inst|rs2[11]~360                          ; 3       ;
; regFile:reg_file_inst|rs2[9]~359                           ; 3       ;
; controlUnit:controlUnit_inst|Selector30~1                  ; 3       ;
; regFile:reg_file_inst|rs2[8]~358                           ; 3       ;
; regFile:reg_file_inst|rs2[7]~357                           ; 3       ;
; regFile:reg_file_inst|rs2[6]~356                           ; 3       ;
; regFile:reg_file_inst|rs2[5]~355                           ; 3       ;
; regFile:reg_file_inst|rs2[4]~354                           ; 3       ;
; regFile:reg_file_inst|rs2[3]~353                           ; 3       ;
; regFile:reg_file_inst|rs2[1]~351                           ; 3       ;
; controlUnit:controlUnit_inst|Selector30~0                  ; 3       ;
; rtl~143                                                    ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~3         ; 3       ;
; rtl~48                                                     ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~3         ; 3       ;
; rtl~39                                                     ; 3       ;
; rtl~139                                                    ; 3       ;
; rtl~27                                                     ; 3       ;
; rtl~18                                                     ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux31~2               ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[29]~359                ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[29]~353                ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[30]~347                ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[30]~341                ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[31]~329                ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[31]~31                 ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[31]~30                 ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[31]~29                 ; 3       ;
; controlUnit:controlUnit_inst|WideOr11~0                    ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[22]~27                 ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[22]~314                ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~29          ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[23]~26                 ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[23]~303                ; 3       ;
; executionUnit:exec_unit_inst|s1_ALU[28]~248                ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[11]~9                  ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~3           ; 3       ;
; executionUnit:exec_unit_inst|s2_ALU[15]~7                  ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~2           ; 3       ;
; controlUnit:controlUnit_inst|data_origin_o[1]~1            ; 3       ;
; controlUnit:controlUnit_inst|WideOr10~0                    ; 3       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux23~6               ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[4]           ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[36]          ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[34]          ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[3]           ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[35]          ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[32]          ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[1]           ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[33]          ; 3       ;
; programCounter:program_counter_inst|pc[24]                 ; 3       ;
; programCounter:program_counter_inst|pc[25]                 ; 3       ;
; programCounter:program_counter_inst|pc[26]                 ; 3       ;
; programCounter:program_counter_inst|pc[5]                  ; 3       ;
; programCounter:program_counter_inst|pc[2]                  ; 3       ;
; programCounter:program_counter_inst|pc[3]                  ; 3       ;
; programCounter:program_counter_inst|pc[6]                  ; 3       ;
; programCounter:program_counter_inst|pc[7]                  ; 3       ;
; programCounter:program_counter_inst|pc[8]                  ; 3       ;
; programCounter:program_counter_inst|pc[13]                 ; 3       ;
; programCounter:program_counter_inst|pc[14]                 ; 3       ;
; programCounter:program_counter_inst|pc[17]                 ; 3       ;
; programCounter:program_counter_inst|pc[18]                 ; 3       ;
; programCounter:program_counter_inst|pc[19]                 ; 3       ;
; programCounter:program_counter_inst|pc[20]                 ; 3       ;
; programCounter:program_counter_inst|pc[21]                 ; 3       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[2]~DUPLICATE ; 2       ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[0]~DUPLICATE ; 2       ;
; val_mem_data_read_i[15]~input                              ; 2       ;
; rtl~151                                                    ; 2       ;
; rtl~150                                                    ; 2       ;
; crs_unit:crs_unit_inst|timer_val_o[2]                      ; 2       ;
; crs_unit:crs_unit_inst|timer_val_o[0]                      ; 2       ;
; crs_unit:crs_unit_inst|Equal3~2                            ; 2       ;
; crs_unit:crs_unit_inst|Equal3~1                            ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Equal0~8              ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux2~7                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux2~6                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux2~5                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux1~6                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux1~5                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux1~4                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux9~5                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux9~4                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux9~3                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux8~5                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux8~4                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux8~3                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~11               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~10               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux7~9                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux5~8                ; 2       ;
; rtl~85                                                     ; 2       ;
; rtl~103                                                    ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux3~6                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux3~5                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux3~4                ; 2       ;
; rtl~97                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux6~5                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux5~2                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux5~1                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux5~0                ; 2       ;
; rtl~91                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~12        ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~11        ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux19~6               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux19~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux19~0               ; 2       ;
; rtl~102                                                    ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~10              ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~10        ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~9               ; 2       ;
; rtl~96                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux22~0               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~6         ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~5         ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux20~8               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux20~7               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux20~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~7               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~6               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~3               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~7         ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux17~0               ; 2       ;
; rtl~90                                                     ; 2       ;
; rtl~126                                                    ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~6         ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux16~1               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux16~0               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftLeft0~1          ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux14~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux14~4               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux14~3               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux13~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux13~4               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux13~3               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux12~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux12~4               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux12~3               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux11~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux11~4               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux11~3               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux10~5               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux10~4               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|Mux10~3               ; 2       ;
; executionUnit:exec_unit_inst|Mux1~1                        ; 2       ;
; executionUnit:exec_unit_inst|Mux1~0                        ; 2       ;
; controlUnit:controlUnit_inst|write_transfer_o[2]~2         ; 2       ;
; controlUnit:controlUnit_inst|Selector29~0                  ; 2       ;
; executionUnit:exec_unit_inst|lis:LIS|WideOr0~0             ; 2       ;
; executionUnit:exec_unit_inst|Mux20~0                       ; 2       ;
; controlUnit:controlUnit_inst|Selector31~0                  ; 2       ;
; rtl~145                                                    ; 2       ;
; rtl~144                                                    ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~5         ; 2       ;
; rtl~77                                                     ; 2       ;
; rtl~76                                                     ; 2       ;
; rtl~142                                                    ; 2       ;
; rtl~69                                                     ; 2       ;
; rtl~61                                                     ; 2       ;
; rtl~60                                                     ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[0]~367                 ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[0]~366                 ; 2       ;
; rtl~53                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~4         ; 2       ;
; rtl~47                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~4         ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~2         ; 2       ;
; rtl~38                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~2         ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight0~1         ; 2       ;
; rtl~26                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|ShiftRight1~1         ; 2       ;
; rtl~17                                                     ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~45          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[29]~37                 ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[30]~36                 ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~44          ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~43          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[29]~35                 ; 2       ;
; regFile:reg_file_inst|rs2[29]~349                          ; 2       ;
; regFile:reg_file_inst|rs2[29]~348                          ; 2       ;
; regFile:reg_file_inst|rs2[29]~343                          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[29]~34                 ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[29]~358                ; 2       ;
; regFile:reg_file_inst|regFile[31][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][29]                      ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[29]~352                ; 2       ;
; regFile:reg_file_inst|regFile[15][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[11][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][29]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[3][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][29]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][29]                       ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~42          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[30]~33                 ; 2       ;
; regFile:reg_file_inst|rs2[30]~339                          ; 2       ;
; regFile:reg_file_inst|rs2[30]~338                          ; 2       ;
; regFile:reg_file_inst|rs2[30]~333                          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[30]~32                 ; 2       ;
; controlUnit:controlUnit_inst|Selector0~2                   ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[30]~346                ; 2       ;
; regFile:reg_file_inst|regFile[31][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][30]                      ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[30]~340                ; 2       ;
; regFile:reg_file_inst|regFile[15][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[11][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][30]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[3][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][30]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][30]                       ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[31]~334                ; 2       ;
; regFile:reg_file_inst|rs2[31]~329                          ; 2       ;
; regFile:reg_file_inst|regFile[11][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][31]                       ; 2       ;
; regFile:reg_file_inst|rs2[31]~328                          ; 2       ;
; regFile:reg_file_inst|regFile[31][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][31]                      ; 2       ;
; regFile:reg_file_inst|rs2[31]~323                          ; 2       ;
; regFile:reg_file_inst|regFile[3][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][31]                       ; 2       ;
; regFile:reg_file_inst|regFile[15][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][31]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][31]                      ; 2       ;
; controlUnit:controlUnit_inst|imm_val_o[31]~2               ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~41          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[24]~28                 ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[27]~323                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[27]~322                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[28]~321                ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~31          ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~30          ; 2       ;
; regFile:reg_file_inst|rs2[22]~319                          ; 2       ;
; regFile:reg_file_inst|rs2[22]~315                          ; 2       ;
; regFile:reg_file_inst|rs2[22]~313                          ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[22]~320                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[22]~319                ; 2       ;
; regFile:reg_file_inst|regFile[31][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[15][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[11][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][22]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[3][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][22]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][22]                       ; 2       ;
; regFile:reg_file_inst|rs2[23]~308                          ; 2       ;
; regFile:reg_file_inst|rs2[23]~304                          ; 2       ;
; regFile:reg_file_inst|rs2[23]~302                          ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[23]~309                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[23]~308                ; 2       ;
; regFile:reg_file_inst|regFile[31][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[15][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[11][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][23]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[3][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][23]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][23]                       ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[24]~25                 ; 2       ;
; regFile:reg_file_inst|rs2[24]~297                          ; 2       ;
; regFile:reg_file_inst|rs2[24]~296                          ; 2       ;
; regFile:reg_file_inst|rs2[24]~291                          ; 2       ;
; executionUnit:exec_unit_inst|s2_ALU[24]~24                 ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[24]~298                ; 2       ;
; regFile:reg_file_inst|regFile[31][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][24]                      ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[24]~292                ; 2       ;
; regFile:reg_file_inst|regFile[15][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[11][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][24]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[3][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][24]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][24]                       ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[25]~286                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[25]~281                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[26]~275                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[26]~270                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[27]~264                ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[27]~259                ; 2       ;
; regFile:reg_file_inst|rs2[26]~287                          ; 2       ;
; regFile:reg_file_inst|regFile[3][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[15][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][26]                      ; 2       ;
; regFile:reg_file_inst|rs2[26]~283                          ; 2       ;
; regFile:reg_file_inst|regFile[11][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][26]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][26]                       ; 2       ;
; regFile:reg_file_inst|rs2[26]~281                          ; 2       ;
; regFile:reg_file_inst|regFile[31][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][26]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][26]                      ; 2       ;
; regFile:reg_file_inst|rs2[27]~276                          ; 2       ;
; regFile:reg_file_inst|regFile[3][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[15][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][27]                      ; 2       ;
; regFile:reg_file_inst|rs2[27]~272                          ; 2       ;
; regFile:reg_file_inst|regFile[11][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][27]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][27]                       ; 2       ;
; regFile:reg_file_inst|rs2[27]~270                          ; 2       ;
; regFile:reg_file_inst|regFile[31][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][27]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][27]                      ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[28]~253                ; 2       ;
; regFile:reg_file_inst|rs2[28]~265                          ; 2       ;
; regFile:reg_file_inst|regFile[3][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[15][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][28]                      ; 2       ;
; regFile:reg_file_inst|rs2[28]~261                          ; 2       ;
; regFile:reg_file_inst|regFile[11][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][28]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][28]                       ; 2       ;
; regFile:reg_file_inst|rs2[28]~259                          ; 2       ;
; regFile:reg_file_inst|regFile[31][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][28]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][28]                      ; 2       ;
; regFile:reg_file_inst|rs2[25]~254                          ; 2       ;
; regFile:reg_file_inst|regFile[3][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[2][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[1][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[0][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[7][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[6][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[5][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[4][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[15][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[14][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[13][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[12][25]                      ; 2       ;
; regFile:reg_file_inst|rs2[25]~250                          ; 2       ;
; regFile:reg_file_inst|regFile[11][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[10][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[9][25]                       ; 2       ;
; regFile:reg_file_inst|regFile[8][25]                       ; 2       ;
; regFile:reg_file_inst|rs2[25]~248                          ; 2       ;
; regFile:reg_file_inst|regFile[31][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[27][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[23][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[19][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[30][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[26][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[22][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[18][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[29][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[25][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[21][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[17][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[28][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[24][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[20][25]                      ; 2       ;
; regFile:reg_file_inst|regFile[16][25]                      ; 2       ;
; executionUnit:exec_unit_inst|alu:ALU|LessThan0~27          ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[4]~242                 ; 2       ;
; executionUnit:exec_unit_inst|s1_ALU[4]~237                 ; 2       ;
; regFile:reg_file_inst|rs2[4]~243                           ; 2       ;
; regFile:reg_file_inst|regFile[3][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[2][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[1][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[0][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[7][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[6][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[5][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[4][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[15][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[14][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[13][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[12][4]                       ; 2       ;
; regFile:reg_file_inst|rs2[4]~239                           ; 2       ;
; regFile:reg_file_inst|regFile[11][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[10][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[9][4]                        ; 2       ;
; regFile:reg_file_inst|regFile[8][4]                        ; 2       ;
; regFile:reg_file_inst|rs2[4]~237                           ; 2       ;
; regFile:reg_file_inst|regFile[31][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[27][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[23][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[19][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[30][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[26][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[22][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[18][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[29][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[25][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[21][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[17][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[28][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[24][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[20][4]                       ; 2       ;
; regFile:reg_file_inst|regFile[16][4]                       ; 2       ;
+------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 5,584 / 140,056 ( 4 % ) ;
; C12 interconnects            ; 346 / 6,048 ( 6 % )     ;
; C2 interconnects             ; 2,254 / 54,648 ( 4 % )  ;
; C4 interconnects             ; 1,395 / 25,920 ( 5 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 213 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Local interconnects          ; 1,256 / 36,960 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 336 / 5,984 ( 6 % )     ;
; R14/C12 interconnect drivers ; 578 / 9,504 ( 6 % )     ;
; R3 interconnects             ; 2,636 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 4,850 / 127,072 ( 4 % ) ;
; Spine clocks                 ; 8 / 120 ( 7 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                    ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                   ; 0            ; 0            ; 0            ; 0            ; 0            ; 119       ; 0            ; 0            ; 119       ; 119       ; 0            ; 53           ; 0            ; 0            ; 0            ; 0            ; 53           ; 0            ; 0            ; 0            ; 0            ; 53           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable           ; 119          ; 119          ; 119          ; 119          ; 119          ; 0         ; 119          ; 119          ; 0         ; 0         ; 119          ; 66           ; 119          ; 119          ; 119          ; 119          ; 66           ; 119          ; 119          ; 119          ; 119          ; 66           ; 119          ; 119          ; 119          ; 119          ; 119          ; 119          ;
; Total Fail                   ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; we_mem_data_o                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_data_o[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_write_o[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; addr_mem_prog_o[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_transfer_mem_data_o[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_transfer_mem_data_o[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_transfer_mem_data_o[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; write_transfer_mem_data_o[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_prog_i[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; val_mem_data_read_i[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                  ;
+---------------------------------------------------+----------------------------------------+-------------------+
; Source Register                                   ; Destination Register                   ; Delay Added in ns ;
+---------------------------------------------------+----------------------------------------+-------------------+
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[35] ; crs_unit:crs_unit_inst|timer_val_o[35] ; 0.344             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[3]  ; crs_unit:crs_unit_inst|timer_val_o[3]  ; 0.279             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[0]  ; crs_unit:crs_unit_inst|timer_val_o[0]  ; 0.279             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[34] ; crs_unit:crs_unit_inst|timer_val_o[34] ; 0.276             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[32] ; crs_unit:crs_unit_inst|timer_val_o[32] ; 0.276             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[2]  ; crs_unit:crs_unit_inst|timer_val_o[2]  ; 0.264             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[1]  ; crs_unit:crs_unit_inst|timer_val_o[1]  ; 0.264             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[4]  ; crs_unit:crs_unit_inst|timer_val_o[4]  ; 0.263             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[33] ; crs_unit:crs_unit_inst|timer_val_o[33] ; 0.261             ;
; crs_unit:crs_unit_inst|timer:timer_inst|val_o[36] ; crs_unit:crs_unit_inst|timer_val_o[36] ; 0.233             ;
+---------------------------------------------------+----------------------------------------+-------------------+
Note: This table only shows the top 10 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "core"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 119 pins of 119 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1163 fanout uses global clock CLKCTRL_G10
    Info (11162): rst_n~inputCLKENA0 with 1131 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:29
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/freddy gabbay/Documents/Riscv for DE0/RV32i-Verilog-master/Quartus/CORE_Project/output_files/core.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5524 megabytes
    Info: Processing ended: Thu Mar 18 08:23:15 2021
    Info: Elapsed time: 00:01:12
    Info: Total CPU time (on all processors): 00:01:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/freddy gabbay/Documents/Riscv for DE0/RV32i-Verilog-master/Quartus/CORE_Project/output_files/core.fit.smsg.


