Simulator report for lab3_qsim
Sun Nov 14 22:07:47 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 2.0 us       ;
; Simulation Netlist Size     ; 128 nodes    ;
; Simulation Coverage         ;      21.09 % ;
; Total Number of Transitions ; 894          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                   ;
+--------------------------------------------------------------------------------------------+-------------------------+---------------+
; Option                                                                                     ; Setting                 ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------+---------------+
; Simulation mode                                                                            ; Functional              ; Timing        ;
; Start time                                                                                 ; 0 ns                    ; 0 ns          ;
; Simulation results format                                                                  ; VWF                     ;               ;
; Vector input source                                                                        ; H:/ceg3155lab3/lab3.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                      ; On            ;
; Check outputs                                                                              ; Off                     ; Off           ;
; Report simulation coverage                                                                 ; On                      ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                      ; On            ;
; Display missing 1-value coverage report                                                    ; On                      ; On            ;
; Display missing 0-value coverage report                                                    ; On                      ; On            ;
; Detect setup and hold time violations                                                      ; Off                     ; Off           ;
; Detect glitches                                                                            ; Off                     ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                     ; Off           ;
; Generate Signal Activity File                                                              ; Off                     ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                     ; Off           ;
; Group bus channels in simulation results                                                   ; Off                     ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                      ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE              ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                     ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                     ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                    ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport               ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport               ; Transport     ;
+--------------------------------------------------------------------------------------------+-------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      21.09 % ;
; Total nodes checked                                 ; 128          ;
; Total output ports checked                          ; 128          ;
; Total output ports with complete 1/0-value coverage ; 27           ;
; Total output ports with no 1/0-value coverage       ; 93           ;
; Total output ports with no 1-value coverage         ; 97           ;
; Total output ports with no 0-value coverage         ; 97           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                            ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; Node Name                                                ; Output Port Name                                         ; Output Port Type ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; |lab3|GClock                                             ; |lab3|GClock                                             ; out              ;
; |lab3|debouncer:car_sensor_debouncer|int_currentState[0] ; |lab3|debouncer:car_sensor_debouncer|int_currentState[0] ; regout           ;
; |lab3|debouncer:car_sensor_debouncer|int_nextState[0]    ; |lab3|debouncer:car_sensor_debouncer|int_nextState[0]    ; out              ;
; |lab3|clk_div:clk_divider|count_1Mhz~0                   ; |lab3|clk_div:clk_divider|count_1Mhz~0                   ; out              ;
; |lab3|clk_div:clk_divider|count_1Mhz~1                   ; |lab3|clk_div:clk_divider|count_1Mhz~1                   ; out              ;
; |lab3|clk_div:clk_divider|count_1Mhz~2                   ; |lab3|clk_div:clk_divider|count_1Mhz~2                   ; out              ;
; |lab3|clk_div:clk_divider|count_1Mhz~3                   ; |lab3|clk_div:clk_divider|count_1Mhz~3                   ; out              ;
; |lab3|clk_div:clk_divider|count_1Mhz~4                   ; |lab3|clk_div:clk_divider|count_1Mhz~4                   ; out              ;
; |lab3|clk_div:clk_divider|clock_1MHz                     ; |lab3|clk_div:clk_divider|clock_1MHz                     ; regout           ;
; |lab3|clk_div:clk_divider|clock_1Mhz_int                 ; |lab3|clk_div:clk_divider|clock_1Mhz_int                 ; regout           ;
; |lab3|clk_div:clk_divider|count_1Mhz[0]                  ; |lab3|clk_div:clk_divider|count_1Mhz[0]                  ; regout           ;
; |lab3|clk_div:clk_divider|count_1Mhz[1]                  ; |lab3|clk_div:clk_divider|count_1Mhz[1]                  ; regout           ;
; |lab3|clk_div:clk_divider|count_1Mhz[2]                  ; |lab3|clk_div:clk_divider|count_1Mhz[2]                  ; regout           ;
; |lab3|clk_div:clk_divider|count_1Mhz[3]                  ; |lab3|clk_div:clk_divider|count_1Mhz[3]                  ; regout           ;
; |lab3|clk_div:clk_divider|count_1Mhz[4]                  ; |lab3|clk_div:clk_divider|count_1Mhz[4]                  ; regout           ;
; |lab3|clk_div:clk_divider|LessThan0~0                    ; |lab3|clk_div:clk_divider|LessThan0~0                    ; out0             ;
; |lab3|clk_div:clk_divider|LessThan0~1                    ; |lab3|clk_div:clk_divider|LessThan0~1                    ; out0             ;
; |lab3|clk_div:clk_divider|LessThan1~0                    ; |lab3|clk_div:clk_divider|LessThan1~0                    ; out0             ;
; |lab3|clk_div:clk_divider|LessThan1~1                    ; |lab3|clk_div:clk_divider|LessThan1~1                    ; out0             ;
; |lab3|clk_div:clk_divider|LessThan1~2                    ; |lab3|clk_div:clk_divider|LessThan1~2                    ; out0             ;
; |lab3|clk_div:clk_divider|Add0~0                         ; |lab3|clk_div:clk_divider|Add0~0                         ; out0             ;
; |lab3|clk_div:clk_divider|Add0~1                         ; |lab3|clk_div:clk_divider|Add0~1                         ; out0             ;
; |lab3|clk_div:clk_divider|Add0~2                         ; |lab3|clk_div:clk_divider|Add0~2                         ; out0             ;
; |lab3|clk_div:clk_divider|Add0~3                         ; |lab3|clk_div:clk_divider|Add0~3                         ; out0             ;
; |lab3|clk_div:clk_divider|Add0~4                         ; |lab3|clk_div:clk_divider|Add0~4                         ; out0             ;
; |lab3|clk_div:clk_divider|Add0~5                         ; |lab3|clk_div:clk_divider|Add0~5                         ; out0             ;
; |lab3|clk_div:clk_divider|Add0~6                         ; |lab3|clk_div:clk_divider|Add0~6                         ; out0             ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                     ;
+-----------------------------------------------------+-----------------------------------------------------+------------------+
; Node Name                                           ; Output Port Name                                    ; Output Port Type ;
+-----------------------------------------------------+-----------------------------------------------------+------------------+
; |lab3|st3~0                                         ; |lab3|st3~0                                         ; out0             ;
; |lab3|st3~1                                         ; |lab3|st3~1                                         ; out0             ;
; |lab3|st3~2                                         ; |lab3|st3~2                                         ; out0             ;
; |lab3|st2~0                                         ; |lab3|st2~0                                         ; out0             ;
; |lab3|st2~1                                         ; |lab3|st2~1                                         ; out0             ;
; |lab3|st2~2                                         ; |lab3|st2~2                                         ; out0             ;
; |lab3|st1~0                                         ; |lab3|st1~0                                         ; out0             ;
; |lab3|st1~1                                         ; |lab3|st1~1                                         ; out0             ;
; |lab3|st1~2                                         ; |lab3|st1~2                                         ; out0             ;
; |lab3|st0~0                                         ; |lab3|st0~0                                         ; out0             ;
; |lab3|st0~1                                         ; |lab3|st0~1                                         ; out0             ;
; |lab3|st0~2                                         ; |lab3|st0~2                                         ; out0             ;
; |lab3|Y3~0                                          ; |lab3|Y3~0                                          ; out0             ;
; |lab3|Y3~1                                          ; |lab3|Y3~1                                          ; out0             ;
; |lab3|Y3~2                                          ; |lab3|Y3~2                                          ; out0             ;
; |lab3|Y3~3                                          ; |lab3|Y3~3                                          ; out0             ;
; |lab3|Y3~4                                          ; |lab3|Y3~4                                          ; out0             ;
; |lab3|Y3~5                                          ; |lab3|Y3~5                                          ; out0             ;
; |lab3|Y3                                            ; |lab3|Y3                                            ; out0             ;
; |lab3|Y2~0                                          ; |lab3|Y2~0                                          ; out0             ;
; |lab3|Y2~1                                          ; |lab3|Y2~1                                          ; out0             ;
; |lab3|Y2~2                                          ; |lab3|Y2~2                                          ; out0             ;
; |lab3|Y2~3                                          ; |lab3|Y2~3                                          ; out0             ;
; |lab3|Y2~4                                          ; |lab3|Y2~4                                          ; out0             ;
; |lab3|Y2~5                                          ; |lab3|Y2~5                                          ; out0             ;
; |lab3|Y2                                            ; |lab3|Y2                                            ; out0             ;
; |lab3|Y1~0                                          ; |lab3|Y1~0                                          ; out0             ;
; |lab3|Y1~1                                          ; |lab3|Y1~1                                          ; out0             ;
; |lab3|Y1~2                                          ; |lab3|Y1~2                                          ; out0             ;
; |lab3|Y1~3                                          ; |lab3|Y1~3                                          ; out0             ;
; |lab3|Y1~4                                          ; |lab3|Y1~4                                          ; out0             ;
; |lab3|Y1~5                                          ; |lab3|Y1~5                                          ; out0             ;
; |lab3|Y1~6                                          ; |lab3|Y1~6                                          ; out0             ;
; |lab3|Y1                                            ; |lab3|Y1                                            ; out0             ;
; |lab3|Y0~0                                          ; |lab3|Y0~0                                          ; out0             ;
; |lab3|Y0~1                                          ; |lab3|Y0~1                                          ; out0             ;
; |lab3|Y0~2                                          ; |lab3|Y0~2                                          ; out0             ;
; |lab3|Y0                                            ; |lab3|Y0                                            ; out0             ;
; |lab3|reset_c                                       ; |lab3|reset_c                                       ; out0             ;
; |lab3|reset_timer                                   ; |lab3|reset_timer                                   ; out0             ;
; |lab3|mstl~0                                        ; |lab3|mstl~0                                        ; out0             ;
; |lab3|sstl~0                                        ; |lab3|sstl~0                                        ; out0             ;
; |lab3|msc[0]                                        ; |lab3|msc[0]                                        ; out              ;
; |lab3|msc[1]                                        ; |lab3|msc[1]                                        ; out              ;
; |lab3|msc[2]                                        ; |lab3|msc[2]                                        ; out              ;
; |lab3|msc[3]                                        ; |lab3|msc[3]                                        ; out              ;
; |lab3|ssc[0]                                        ; |lab3|ssc[0]                                        ; out              ;
; |lab3|ssc[1]                                        ; |lab3|ssc[1]                                        ; out              ;
; |lab3|ssc[2]                                        ; |lab3|ssc[2]                                        ; out              ;
; |lab3|ssc[3]                                        ; |lab3|ssc[3]                                        ; out              ;
; |lab3|GReset_raw                                    ; |lab3|GReset_raw                                    ; out              ;
; |lab3|mstl[0]                                       ; |lab3|mstl[0]                                       ; pin_out          ;
; |lab3|mstl[1]                                       ; |lab3|mstl[1]                                       ; pin_out          ;
; |lab3|mstl[2]                                       ; |lab3|mstl[2]                                       ; pin_out          ;
; |lab3|sstl[0]                                       ; |lab3|sstl[0]                                       ; pin_out          ;
; |lab3|sstl[1]                                       ; |lab3|sstl[1]                                       ; pin_out          ;
; |lab3|sstl[2]                                       ; |lab3|sstl[2]                                       ; pin_out          ;
; |lab3|dFF_2:state_sig4|int_q                        ; |lab3|dFF_2:state_sig4|int_q                        ; regout           ;
; |lab3|dFF_2:state_sig3|int_q                        ; |lab3|dFF_2:state_sig3|int_q                        ; regout           ;
; |lab3|dFF_2:state_sig2|int_q                        ; |lab3|dFF_2:state_sig2|int_q                        ; regout           ;
; |lab3|dFF_2:state_sig1|int_q                        ; |lab3|dFF_2:state_sig1|int_q                        ; regout           ;
; |lab3|counter:yellow_timer|o~2                      ; |lab3|counter:yellow_timer|o~2                      ; out0             ;
; |lab3|counter:yellow_timer|o~4                      ; |lab3|counter:yellow_timer|o~4                      ; out0             ;
; |lab3|counter:yellow_timer|o                        ; |lab3|counter:yellow_timer|o                        ; out0             ;
; |lab3|counter:yellow_timer|enARdFF_2:lsb|int_q      ; |lab3|counter:yellow_timer|enARdFF_2:lsb|int_q      ; regout           ;
; |lab3|counter:yellow_timer|enARdFF_2:b3|int_q       ; |lab3|counter:yellow_timer|enARdFF_2:b3|int_q       ; regout           ;
; |lab3|counter:yellow_timer|enARdFF_2:b2|int_q       ; |lab3|counter:yellow_timer|enARdFF_2:b2|int_q       ; regout           ;
; |lab3|counter:yellow_timer|enARdFF_2:msb|int_q      ; |lab3|counter:yellow_timer|enARdFF_2:msb|int_q      ; regout           ;
; |lab3|counter:side_timer|o~0                        ; |lab3|counter:side_timer|o~0                        ; out0             ;
; |lab3|counter:side_timer|o~1                        ; |lab3|counter:side_timer|o~1                        ; out0             ;
; |lab3|counter:side_timer|o~2                        ; |lab3|counter:side_timer|o~2                        ; out0             ;
; |lab3|counter:side_timer|o~3                        ; |lab3|counter:side_timer|o~3                        ; out0             ;
; |lab3|counter:side_timer|o~4                        ; |lab3|counter:side_timer|o~4                        ; out0             ;
; |lab3|counter:side_timer|o~5                        ; |lab3|counter:side_timer|o~5                        ; out0             ;
; |lab3|counter:side_timer|o                          ; |lab3|counter:side_timer|o                          ; out0             ;
; |lab3|counter:side_timer|enARdFF_2:lsb|int_q        ; |lab3|counter:side_timer|enARdFF_2:lsb|int_q        ; regout           ;
; |lab3|counter:side_timer|enARdFF_2:b3|int_q         ; |lab3|counter:side_timer|enARdFF_2:b3|int_q         ; regout           ;
; |lab3|counter:side_timer|enARdFF_2:b2|int_q         ; |lab3|counter:side_timer|enARdFF_2:b2|int_q         ; regout           ;
; |lab3|counter:side_timer|enARdFF_2:msb|int_q        ; |lab3|counter:side_timer|enARdFF_2:msb|int_q        ; regout           ;
; |lab3|counter:main_timer|o~0                        ; |lab3|counter:main_timer|o~0                        ; out0             ;
; |lab3|counter:main_timer|o~1                        ; |lab3|counter:main_timer|o~1                        ; out0             ;
; |lab3|counter:main_timer|o~2                        ; |lab3|counter:main_timer|o~2                        ; out0             ;
; |lab3|counter:main_timer|o~3                        ; |lab3|counter:main_timer|o~3                        ; out0             ;
; |lab3|counter:main_timer|o~4                        ; |lab3|counter:main_timer|o~4                        ; out0             ;
; |lab3|counter:main_timer|o~5                        ; |lab3|counter:main_timer|o~5                        ; out0             ;
; |lab3|counter:main_timer|o                          ; |lab3|counter:main_timer|o                          ; out0             ;
; |lab3|counter:main_timer|enARdFF_2:lsb|int_q        ; |lab3|counter:main_timer|enARdFF_2:lsb|int_q        ; regout           ;
; |lab3|counter:main_timer|enARdFF_2:b3|int_q         ; |lab3|counter:main_timer|enARdFF_2:b3|int_q         ; regout           ;
; |lab3|counter:main_timer|enARdFF_2:b2|int_q         ; |lab3|counter:main_timer|enARdFF_2:b2|int_q         ; regout           ;
; |lab3|counter:main_timer|enARdFF_2:msb|int_q        ; |lab3|counter:main_timer|enARdFF_2:msb|int_q        ; regout           ;
; |lab3|debouncer:reset_debouncer|int_currentState[0] ; |lab3|debouncer:reset_debouncer|int_currentState[0] ; regout           ;
; |lab3|debouncer:reset_debouncer|int_nextState[1]    ; |lab3|debouncer:reset_debouncer|int_nextState[1]    ; out              ;
; |lab3|debouncer:reset_debouncer|int_nextState[0]    ; |lab3|debouncer:reset_debouncer|int_nextState[0]    ; out              ;
; |lab3|debouncer:reset_debouncer|int_currentState[1] ; |lab3|debouncer:reset_debouncer|int_currentState[1] ; regout           ;
; |lab3|debouncer:reset_debouncer|Equal0~0            ; |lab3|debouncer:reset_debouncer|Equal0~0            ; out0             ;
; |lab3|debouncer:reset_debouncer|Equal1~0            ; |lab3|debouncer:reset_debouncer|Equal1~0            ; out0             ;
; |lab3|debouncer:car_sensor_debouncer|Equal0~0       ; |lab3|debouncer:car_sensor_debouncer|Equal0~0       ; out0             ;
+-----------------------------------------------------+-----------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                               ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; Node Name                                                ; Output Port Name                                         ; Output Port Type ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; |lab3|st3~0                                              ; |lab3|st3~0                                              ; out0             ;
; |lab3|st3~1                                              ; |lab3|st3~1                                              ; out0             ;
; |lab3|st3~2                                              ; |lab3|st3~2                                              ; out0             ;
; |lab3|st2~0                                              ; |lab3|st2~0                                              ; out0             ;
; |lab3|st2~1                                              ; |lab3|st2~1                                              ; out0             ;
; |lab3|st2~2                                              ; |lab3|st2~2                                              ; out0             ;
; |lab3|st1~0                                              ; |lab3|st1~0                                              ; out0             ;
; |lab3|st1~1                                              ; |lab3|st1~1                                              ; out0             ;
; |lab3|st1~2                                              ; |lab3|st1~2                                              ; out0             ;
; |lab3|st0~0                                              ; |lab3|st0~0                                              ; out0             ;
; |lab3|st0~1                                              ; |lab3|st0~1                                              ; out0             ;
; |lab3|st0~2                                              ; |lab3|st0~2                                              ; out0             ;
; |lab3|Y3~0                                               ; |lab3|Y3~0                                               ; out0             ;
; |lab3|Y3~2                                               ; |lab3|Y3~2                                               ; out0             ;
; |lab3|Y3~3                                               ; |lab3|Y3~3                                               ; out0             ;
; |lab3|Y3~4                                               ; |lab3|Y3~4                                               ; out0             ;
; |lab3|Y3~5                                               ; |lab3|Y3~5                                               ; out0             ;
; |lab3|Y3                                                 ; |lab3|Y3                                                 ; out0             ;
; |lab3|Y2~0                                               ; |lab3|Y2~0                                               ; out0             ;
; |lab3|Y2~2                                               ; |lab3|Y2~2                                               ; out0             ;
; |lab3|Y2~3                                               ; |lab3|Y2~3                                               ; out0             ;
; |lab3|Y2~4                                               ; |lab3|Y2~4                                               ; out0             ;
; |lab3|Y2~5                                               ; |lab3|Y2~5                                               ; out0             ;
; |lab3|Y2                                                 ; |lab3|Y2                                                 ; out0             ;
; |lab3|Y1~0                                               ; |lab3|Y1~0                                               ; out0             ;
; |lab3|Y1~2                                               ; |lab3|Y1~2                                               ; out0             ;
; |lab3|Y1~3                                               ; |lab3|Y1~3                                               ; out0             ;
; |lab3|Y1~4                                               ; |lab3|Y1~4                                               ; out0             ;
; |lab3|Y1~5                                               ; |lab3|Y1~5                                               ; out0             ;
; |lab3|Y1~6                                               ; |lab3|Y1~6                                               ; out0             ;
; |lab3|Y1                                                 ; |lab3|Y1                                                 ; out0             ;
; |lab3|Y0~0                                               ; |lab3|Y0~0                                               ; out0             ;
; |lab3|Y0~1                                               ; |lab3|Y0~1                                               ; out0             ;
; |lab3|Y0~2                                               ; |lab3|Y0~2                                               ; out0             ;
; |lab3|Y0                                                 ; |lab3|Y0                                                 ; out0             ;
; |lab3|reset_c                                            ; |lab3|reset_c                                            ; out0             ;
; |lab3|reset_timer                                        ; |lab3|reset_timer                                        ; out0             ;
; |lab3|mstl~0                                             ; |lab3|mstl~0                                             ; out0             ;
; |lab3|sstl~0                                             ; |lab3|sstl~0                                             ; out0             ;
; |lab3|sscs_raw                                           ; |lab3|sscs_raw                                           ; out              ;
; |lab3|msc[0]                                             ; |lab3|msc[0]                                             ; out              ;
; |lab3|msc[1]                                             ; |lab3|msc[1]                                             ; out              ;
; |lab3|msc[2]                                             ; |lab3|msc[2]                                             ; out              ;
; |lab3|msc[3]                                             ; |lab3|msc[3]                                             ; out              ;
; |lab3|ssc[0]                                             ; |lab3|ssc[0]                                             ; out              ;
; |lab3|ssc[1]                                             ; |lab3|ssc[1]                                             ; out              ;
; |lab3|ssc[2]                                             ; |lab3|ssc[2]                                             ; out              ;
; |lab3|ssc[3]                                             ; |lab3|ssc[3]                                             ; out              ;
; |lab3|GReset_raw                                         ; |lab3|GReset_raw                                         ; out              ;
; |lab3|mstl[0]                                            ; |lab3|mstl[0]                                            ; pin_out          ;
; |lab3|mstl[1]                                            ; |lab3|mstl[1]                                            ; pin_out          ;
; |lab3|mstl[2]                                            ; |lab3|mstl[2]                                            ; pin_out          ;
; |lab3|sstl[0]                                            ; |lab3|sstl[0]                                            ; pin_out          ;
; |lab3|sstl[1]                                            ; |lab3|sstl[1]                                            ; pin_out          ;
; |lab3|sstl[2]                                            ; |lab3|sstl[2]                                            ; pin_out          ;
; |lab3|dFF_2:state_sig4|int_q                             ; |lab3|dFF_2:state_sig4|int_q                             ; regout           ;
; |lab3|dFF_2:state_sig3|int_q                             ; |lab3|dFF_2:state_sig3|int_q                             ; regout           ;
; |lab3|dFF_2:state_sig2|int_q                             ; |lab3|dFF_2:state_sig2|int_q                             ; regout           ;
; |lab3|dFF_2:state_sig1|int_q                             ; |lab3|dFF_2:state_sig1|int_q                             ; regout           ;
; |lab3|counter:yellow_timer|o~2                           ; |lab3|counter:yellow_timer|o~2                           ; out0             ;
; |lab3|counter:yellow_timer|o~4                           ; |lab3|counter:yellow_timer|o~4                           ; out0             ;
; |lab3|counter:yellow_timer|o                             ; |lab3|counter:yellow_timer|o                             ; out0             ;
; |lab3|counter:yellow_timer|enARdFF_2:lsb|int_q           ; |lab3|counter:yellow_timer|enARdFF_2:lsb|int_q           ; regout           ;
; |lab3|counter:yellow_timer|enARdFF_2:b3|int_q            ; |lab3|counter:yellow_timer|enARdFF_2:b3|int_q            ; regout           ;
; |lab3|counter:yellow_timer|enARdFF_2:b2|int_q            ; |lab3|counter:yellow_timer|enARdFF_2:b2|int_q            ; regout           ;
; |lab3|counter:yellow_timer|enARdFF_2:msb|int_q           ; |lab3|counter:yellow_timer|enARdFF_2:msb|int_q           ; regout           ;
; |lab3|counter:side_timer|o~0                             ; |lab3|counter:side_timer|o~0                             ; out0             ;
; |lab3|counter:side_timer|o~1                             ; |lab3|counter:side_timer|o~1                             ; out0             ;
; |lab3|counter:side_timer|o~2                             ; |lab3|counter:side_timer|o~2                             ; out0             ;
; |lab3|counter:side_timer|o~3                             ; |lab3|counter:side_timer|o~3                             ; out0             ;
; |lab3|counter:side_timer|o~4                             ; |lab3|counter:side_timer|o~4                             ; out0             ;
; |lab3|counter:side_timer|o~5                             ; |lab3|counter:side_timer|o~5                             ; out0             ;
; |lab3|counter:side_timer|o                               ; |lab3|counter:side_timer|o                               ; out0             ;
; |lab3|counter:side_timer|enARdFF_2:lsb|int_q             ; |lab3|counter:side_timer|enARdFF_2:lsb|int_q             ; regout           ;
; |lab3|counter:side_timer|enARdFF_2:b3|int_q              ; |lab3|counter:side_timer|enARdFF_2:b3|int_q              ; regout           ;
; |lab3|counter:side_timer|enARdFF_2:b2|int_q              ; |lab3|counter:side_timer|enARdFF_2:b2|int_q              ; regout           ;
; |lab3|counter:side_timer|enARdFF_2:msb|int_q             ; |lab3|counter:side_timer|enARdFF_2:msb|int_q             ; regout           ;
; |lab3|counter:main_timer|o~0                             ; |lab3|counter:main_timer|o~0                             ; out0             ;
; |lab3|counter:main_timer|o~1                             ; |lab3|counter:main_timer|o~1                             ; out0             ;
; |lab3|counter:main_timer|o~2                             ; |lab3|counter:main_timer|o~2                             ; out0             ;
; |lab3|counter:main_timer|o~3                             ; |lab3|counter:main_timer|o~3                             ; out0             ;
; |lab3|counter:main_timer|o~4                             ; |lab3|counter:main_timer|o~4                             ; out0             ;
; |lab3|counter:main_timer|o~5                             ; |lab3|counter:main_timer|o~5                             ; out0             ;
; |lab3|counter:main_timer|o                               ; |lab3|counter:main_timer|o                               ; out0             ;
; |lab3|counter:main_timer|enARdFF_2:lsb|int_q             ; |lab3|counter:main_timer|enARdFF_2:lsb|int_q             ; regout           ;
; |lab3|counter:main_timer|enARdFF_2:b3|int_q              ; |lab3|counter:main_timer|enARdFF_2:b3|int_q              ; regout           ;
; |lab3|counter:main_timer|enARdFF_2:b2|int_q              ; |lab3|counter:main_timer|enARdFF_2:b2|int_q              ; regout           ;
; |lab3|counter:main_timer|enARdFF_2:msb|int_q             ; |lab3|counter:main_timer|enARdFF_2:msb|int_q             ; regout           ;
; |lab3|debouncer:reset_debouncer|int_currentState[0]      ; |lab3|debouncer:reset_debouncer|int_currentState[0]      ; regout           ;
; |lab3|debouncer:reset_debouncer|int_nextState[1]         ; |lab3|debouncer:reset_debouncer|int_nextState[1]         ; out              ;
; |lab3|debouncer:reset_debouncer|int_nextState[0]         ; |lab3|debouncer:reset_debouncer|int_nextState[0]         ; out              ;
; |lab3|debouncer:reset_debouncer|int_currentState[1]      ; |lab3|debouncer:reset_debouncer|int_currentState[1]      ; regout           ;
; |lab3|debouncer:car_sensor_debouncer|int_nextState[1]    ; |lab3|debouncer:car_sensor_debouncer|int_nextState[1]    ; out              ;
; |lab3|debouncer:car_sensor_debouncer|int_currentState[1] ; |lab3|debouncer:car_sensor_debouncer|int_currentState[1] ; regout           ;
; |lab3|debouncer:reset_debouncer|Equal0~0                 ; |lab3|debouncer:reset_debouncer|Equal0~0                 ; out0             ;
; |lab3|debouncer:reset_debouncer|Equal1~0                 ; |lab3|debouncer:reset_debouncer|Equal1~0                 ; out0             ;
; |lab3|debouncer:car_sensor_debouncer|Equal1~0            ; |lab3|debouncer:car_sensor_debouncer|Equal1~0            ; out0             ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 14 22:07:46 2021
Info: Command: quartus_sim --simulation_results_format=VWF lab3 -c lab3_qsim
Info (324025): Using vector source file "H:/ceg3155lab3/lab3.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      21.09 %
Info (328052): Number of transitions in simulation is 894
Info (324045): Vector file lab3_qsim.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 328 megabytes
    Info: Processing ended: Sun Nov 14 22:07:47 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


