---
title: "Chapter06_Behavioral Design"
excerpt: "Chapter06. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter06_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---


# Chapter 6: Behavioral Design 목차 정리

## 1. Introduction
- 1-1. Behavioral Level Design 개념

## 2. Structured Procedures
- 2-1. initial Block
- 2-2. always Block
- 2-3. 초기화 및 모니터링 예시

## 3. Procedural Assignments
- 3-1. Blocking Assignment (=)
- 3-2. Non-Blocking Assignment (<=)
- 3-3. 블로킹/논블로킹 차이 및 사용 가이드라인

## 4. Timing Controls
- 4-1. Delay-based Timing Control
- 4-2. Intra-Assignment Delay
- 4-3. Event-based Timing Control
- 4-4. Level-sensitive Timing Control
- 4-5. Combinational vs Sequential Blocks

## 5. Conditional Statements
- 5-1. if-else Statements
- 5-2. Conditional 하드웨어 생성

## 6. Multi-way Branching
- 6-1. case, casex, casez Statements
- 6-2. case와 if-else 비교
- 6-3. Encoder, Priority Encoder 예제
- 6-4. 7-Segment Display 예제

## 7. Loops
- 7-1. while Loop
- 7-2. for Loop
- 7-3. repeat Loop
- 7-4. forever Loop

## 8. Sequential and Parallel Blocks
- 8-1. Sequential Block (begin-end)
- 8-2. Parallel Block (fork-join)
- 8-3. Named Block, Disabling Block

## 9. Generate Blocks
- 9-1. Generate Loop
- 9-2. Generate Conditional
- 9-3. Generate Case
- 9-4. generate 사용 예시 (Adder, Multiplier 등)

## 10. Examples
- 10-1. Traffic Signal Controller
- 10-2. Stimulus Module 작성

## 11. Summary
- 11-1. Behavioral Design 요약

---

# 1. Introduction

---

## 1-1. Behavioral Level Design 개념

---

### Behavioral Level Design이란?

- **하드웨어의 동작(Behavior)**을  
  **절차적 기술(procedural description)**을 통해 표현하는 설계 방식
- **어떻게(How)** 회로가 동작하는지를 코드로 작성
- 주로 **always 블록** 또는 **initial 블록** 사용

---

### 특징

- 조합 논리뿐 아니라 **순차 논리(Sequential Logic)**도 표현 가능
- 하드웨어의 **조건, 반복, 시간 제어** 등을 자연스럽게 기술
- 동기식 회로 (클럭 기반) 설계에 필수적
- **Hardware Modeling Language (HDL)**의 진정한 파워를 발휘하는 영역

---

### Behavioral Level Design vs Dataflow Design

| 항목 | Dataflow Design | Behavioral Level Design |
|:---|:---|:---|
| 설계 방법 | 수학적 표현 중심 (assign) | 절차적 표현 (always, initial) |
| 주요 목적 | 조합 논리 표현 | 순차 논리 및 조합 논리 표현 |
| 사용 키워드 | assign | always, initial, if-else, case, loop |
| 모델링 범위 | 제한적 | 매우 넓음 (FSM, Controller 등) |

---

### Behavioral Design 주요 요소

- **initial block**: 시뮬레이션 시작 시 한 번 실행
- **always block**: 조건 변화에 따라 무한 반복 실행
- **Blocking(=) / Non-blocking(<=) Assignment**: 동기/비동기 처리 구분
- **Timing Control**: #delay, @posedge clk 등 시간 제어
- **Conditional Statements**: if-else, case 문
- **Loop Constructs**: for, while, repeat, forever
- **Parallelism**: fork-join 블록 사용

---

### Behavioral Design의 대표 예시

- FSM(Finite State Machine) 설계
- Controller Design (트래픽 신호 제어기 등)
- FIFO, Counter, Shift Register 설계
- Testbench Stimulus 생성

---

### Behavioral Level 설계의 강력한 이유

- **복잡한 제어 로직**을 간단하게 표현 가능
- **동기화된 동작**을 명확하게 모델링 가능
- **클럭 기반 회로**의 기본적인 동작 원리와 직결
- 코드를 통해 **하드웨어의 구조를 직관적으로 이해**할 수 있게 해줌

---

### 정리

| 항목 | 설명 |
|:---|:---|
| Behavioral Design | 절차적으로 하드웨어 동작 기술 |
| 사용 키워드 | always, initial, if, case, loop 등 |
| 표현 가능한 회로 | 조합 논리 + 순차 논리 |
| 중요성 | 복잡한 시스템 제어 설계에 필수적 |

---

### 핵심 포인트

- Behavioral Level Design은 **어떻게 동작하는지**를 명확히 기술하는 것이다.
- 단순한 논리 연산을 넘어, **시간, 상태, 제어 흐름**까지 모델링할 수 있다.

---

# 2. Structured Procedures

---

## 2-1. initial Block

**initial 블록이란?**

- **시뮬레이션 시작 시 한 번만** 실행되는 블록
- 보통 **초기화(Initialization)** 작업이나  
  **Testbench 자극 생성(Stimulus)**에 사용

---

### 문법

```verilog
initial begin
  // 초기화 작업
end
```

---

### 특징

- 한 번만 실행 후 종료
- 여러 `initial` 블록을 작성할 수 있으며, **병렬적으로** 동작

---

### 예시

```verilog
initial begin
  a = 0;
  b = 1;
  #10 a = 1;
  #20 b = 0;
end
```

- 시뮬레이션 0ns에서 a=0, b=1
- 10ns 후 a=1
- 20ns 후 b=0

---

## 2-2. always Block

**always 블록이란?**

- **지정된 조건이 발생할 때마다 무한히 반복** 실행되는 블록
- 조합 논리와 순차 논리를 모두 표현할 수 있음

---

### 문법

```verilog
always @(sensitivity_list) begin
  // 반복 실행할 동작
end
```

- `sensitivity_list`에 변화를 감지할 신호를 지정

---

### 예시

**조합 논리용**

```verilog
always @(a or b) begin
  out = a & b;
end
```

**순차 논리용 (동기식 회로)**

```verilog
always @(posedge clk) begin
  q <= d;
end
```

---

### 주요 always 블록 형태

| 형태 | 설명 |
|:---|:---|
| always @(*) | 입력 신호 변화에 즉시 반응 (조합 논리) |
| always @(posedge clk) | 클럭 상승 엣지에만 동작 (순차 논리) |
| always @(negedge clk) | 클럭 하강 엣지에만 동작 (순차 논리) |

---

## 2-3. 초기화 및 모니터링 예시

**초기화(initial) + 모니터링(initial) 동시 사용 예시**

```verilog
initial begin
  clk = 0;
  reset = 1;
  #5 reset = 0;
end

initial begin
  $monitor($time, " clk=%b reset=%b", clk, reset);
end

always #10 clk = ~clk;  // 10ns마다 clk 토글
```

- clk를 계속 토글하는 always 블록
- 초기값 설정은 initial 블록
- 상태 변화 모니터링은 $monitor 사용

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| initial block | 시뮬레이션 시작 시 1회 실행 |
| always block | 조건 발생 시 무한 반복 실행 |
| 용도 구분 | 초기화 vs 지속 동작 |

---

### 정리

- **initial 블록**은 "시작할 때 한 번" 필요한 작업에 사용
- **always 블록**은 "계속 반복"해야 하는 동작에 사용
- 시뮬레이션과 하드웨어 모델링 모두에 중요한 구조이다

---

# 3. Procedural Assignments

---

## 3-1. Blocking Assignment (=)

**Blocking Assignment란?**

- `=` 기호를 사용
- **코드 순서대로** 실행됨 (순차적)
- **이전 연산이 끝나야 다음 연산으로 넘어감**

---

### 문법

```verilog
a = b + c;
d = a + 1;
```
- b와 c를 더한 결과를 a에 저장한 다음,
- a에 1을 더해서 d에 저장

---

### 특징

- **조합 논리 회로 표현**에 주로 사용
- 항상 **순서**에 의존하여 동작
- **simulation time** 동안 즉시 완료된다고 가정

---

## 3-2. Non-Blocking Assignment (<=)

**Non-Blocking Assignment란?**

- `<=` 기호를 사용
- **모든 할당이 동시에 병렬로 스케줄링**
- 연산은 **모두 예약(reserve)되고**,  
  블록 끝날 때 한꺼번에 반영(commit)

---

### 문법

```verilog
a <= b + c;
d <= a + 1;
```
- b와 c를 더한 값이 a에 스케줄링되고
- 현재 a 값을 읽어서 d 계산 (동시성 유지)

---

### 특징

- **순차 논리 회로(Flip-Flop)** 표현에 사용
- 동기식 회로를 모델링할 때 필수
- 코드 순서에 상관없이 "이전 상태" 기준으로 평가

---

## 3-3. 블로킹 vs 논블로킹 차이 요약

| 항목 | Blocking (`=`) | Non-Blocking (`<=`) |
|:---|:---|:---|
| 실행 순서 | 순차적 실행 | 병렬 스케줄링 |
| 용도 | 조합 논리 모델링 | 순차 논리(플립플롭) 모델링 |
| 타이밍 | 바로 반영 | 블록 끝에 한꺼번에 반영 |
| 예시 사용 | always @(*) | always @(posedge clk) |

---

### 블로킹/논블로킹 사용 가이드라인

- **조합 논리** → `=` (blocking)
- **순차 논리(클럭 동기화)** → `<=` (non-blocking)

---

### 사용 시 주의할 점

- 순차 논리 회로에서 blocking을 사용하면  
  **타이밍 문제**나 **레이스 컨디션(Race Condition)** 발생할 수 있음
- 항상 **순차 회로에서는 non-blocking (`<=`)**을 쓰는 습관 들이자!

---

### 정리

- **Blocking `=`**: 순서대로 진행 (Combinational Logic)
- **Non-Blocking `<=`**: 병렬 예약 후 동시 반영 (Sequential Logic)

**→ 코드만 봐도 하드웨어 동작 흐름이 눈에 보여야 한다!**

---

# 4. Timing Controls

---

## 4-1. Delay-based Timing Control

**Delay 기반 시간 제어**

- **#(지연시간)** 구문을 사용해 동작을 지연시킴
- 시뮬레이션 시간 단위로 동작 예약

---

### 문법

```verilog
#delay_time <statement>;
```

### 예시

```verilog
initial begin
  a = 0;
  #5 a = 1;  // 5시간 후 a = 1
end
```

- a가 0에서 5ns 후 1로 변함

---

## 4-2. Intra-Assignment Delay

**할당문 내부에서 Delay 삽입**

- RHS(오른쪽 수식)를 먼저 평가한 뒤, Delay 후 LHS(왼쪽 변수)에 대입

---

### 문법

```verilog
lhs = #delay rhs;
```

### 예시

```verilog
a = #3 b + c;
```
- b+c를 즉시 계산하고,
- 3단위 시간 후 결과를 a에 할당

---

## 4-3. Event-based Timing Control

**이벤트(신호 변화)를 트리거로 동작 제어**

- `@` 기호를 사용
- 신호의 변화에 반응해서 블록 실행

---

### 문법

```verilog
@(signal) <statement>;
@(posedge signal) <statement>;
@(negedge signal) <statement>;
```

---

### 예시

```verilog
always @(posedge clk) begin
  q <= d;
end
```
- clk 상승 에지마다 d를 q에 저장

```verilog
@(reset) begin
  q = 0;
end
```
- reset 신호가 변화할 때마다 q를 0으로 설정

---

## 4-4. Level-sensitive Timing Control

**Level-sensitive란?**

- 특정 신호가 **High(1)** 또는 **Low(0)** 레벨에 있을 때  
  블록 실행을 기다리는 방법

- Verilog 기본 always @(*)는 모든 입력 변화 감지 기반이라,  
  사실상 레벨 센시티브 블록처럼 동작

---

## 4-5. Combinational vs Sequential Blocks

| 항목 | Combinational Block | Sequential Block |
|:---|:---|:---|
| Sensitivity List | `always @(*)` | `always @(posedge clk)` |
| 용도 | 조합 논리 | 순차 논리 |
| 타이밍 제어 | 필요 없음 | 엣지 트리거 |

- 조합 논리 블록에서는 모든 입력이 민감도 리스트에 포함되어야 함
- 순차 논리 블록에서는 보통 클럭 엣지만 감지

---

### 핵심 요약

| 타이밍 제어 방식 | 사용 예 |
|:---|:---|
| Delay-based | #delay 문법으로 시간 지연 |
| Intra-Assignment Delay | 계산 → Delay → 대입 |
| Event-based | 신호 변화 감지 (`@`) |
| Level-sensitive | 신호 레벨을 감지하여 반응 |

---

### 정리

- **#delay**는 단순 지연
- **@event**는 조건 발생 시 즉시 반응
- 클럭 기반 순차 회로 설계에서는 **@posedge clk**를 가장 많이 사용한다!

---

# 5. Conditional Statements

---

## 5-1. if-else Statements

**조건문(if-else)**은 입력 조건에 따라  
**하드웨어의 동작 또는 경로를 분기**시키는 데 사용됨

---

### 기본 문법

```verilog
if (condition)
  statement1;
else
  statement2;
```

또는

```verilog
if (cond1)
  statement1;
else if (cond2)
  statement2;
else
  default_statement;
```

---

### 예시 1: 간단한 조건문

```verilog
always @(*) begin
  if (sel)
    y = a;
  else
    y = b;
end
```

- sel이 1이면 y = a, 아니면 y = b

---

### 예시 2: 다중 조건 분기

```verilog
always @(*) begin
  if (x < 3)
    out = 0;
  else if (x < 6)
    out = 1;
  else
    out = 2;
end
```

---

## 5-2. Conditional 하드웨어 생성

**주의점: 조건문도 실제 하드웨어 회로로 구현됨!**

- `if-else`는 내부적으로 **MUX**로 해석됨
- 모든 조건을 커버하지 않으면 **래치(latch)**가 생길 수 있음

---

### 예시: 래치가 생기는 경우 (BAD ❌)

```verilog
always @(*) begin
  if (enable)
    y = a;
  // else 없음 → y의 이전 상태가 유지되어야 함 → 래치 생성
end
```

### 예시: 래치 방지 (GOOD ✅)

```verilog
always @(*) begin
  if (enable)
    y = a;
  else
    y = 0;  // 모든 조건에 대해 y가 명확히 결정됨
end
```

---

## 조건문 정리

| 항목 | 설명 |
|:---|:---|
| 기본 형태 | if / else if / else |
| 하드웨어 구조 | 다중 조건 → MUX로 구현됨 |
| 래치 발생 조건 | 일부 조건에서 출력이 정의되지 않은 경우 |
| 해결 방법 | 모든 조건에 대해 출력을 **명시적으로** 정의할 것 |

---

### 핵심 포인트

- `if-else`는 **조합 논리 또는 제어 논리** 구현 시 필수 도구
- 하지만 **모든 경우의 출력 정의**가 없으면 **래치(Latch)**가 생긴다
- ⇒ 항상 **else 또는 default 처리**를 해주는 습관을 들이자!

---

# 6. Multi-way Branching

---

## 6-1. case, casex, casez Statements

**case 문**은 하나의 신호를 기준으로  
**다수의 경우를 분기**하는 구문

---

### 기본 case 문법

```verilog
case (expression)
  value1: statement1;
  value2: statement2;
  default: statement_default;
endcase
```

- **expression**을 평가해서
- **value1, value2** 중 매칭되는 것을 실행
- 매칭 없으면 **default** 실행

---

### casex

- `x` (don't care) 비트를 무시하고 비교

```verilog
casex (expression)
  4'b1x00: ...;  // x는 0 or 1 상관 없음
endcase
```

---

### casez

- `z` (high-impedance) 비트만 무시하고 비교

```verilog
casez (expression)
  4'b1z00: ...;  // z는 0 or 1로 무시
endcase
```

---

## 6-2. case와 if-else 비교

| 항목 | case 문 | if-else 문 |
|:---|:---|:---|
| 사용 목적 | 다중 값 비교 | 범위 비교, 복잡한 조건 분기 |
| 표현 방식 | 간결 | 유연하지만 길어질 수 있음 |
| 하드웨어 결과 | 병렬 비교(MUX) | 연쇄 비교(우선순위 결정) |

- **값(Value) 기반 분기**는 case 문
- **조건(범위, 조합) 기반 분기**는 if-else 사용 추천

---

## 6-3. Encoder, Priority Encoder 예제

### Encoder 예시 (4-to-2 Encoder)

```verilog
always @(*) begin
  case (in)
    4'b0001: out = 2'b00;
    4'b0010: out = 2'b01;
    4'b0100: out = 2'b10;
    4'b1000: out = 2'b11;
    default: out = 2'b00;
  endcase
end
```

- 한 번에 하나의 1만 입력되는 경우 가정

---

### Priority Encoder 예시

```verilog
always @(*) begin
  casex (in)
    4'b1xxx: out = 2'b11;
    4'b01xx: out = 2'b10;
    4'b001x: out = 2'b01;
    4'b0001: out = 2'b00;
    default: out = 2'b00;
  endcase
end
```

- 가장 높은 비트 1부터 우선순위로 선택

---

## 6-4. 7-Segment Display 예제

**BCD 입력(0~9)을 7-segment 표시기로 변환**

```verilog
always @(*) begin
  case (digit)
    4'd0: seg = 7'b1111110;
    4'd1: seg = 7'b0110000;
    4'd2: seg = 7'b1101101;
    4'd3: seg = 7'b1111001;
    4'd4: seg = 7'b0110011;
    4'd5: seg = 7'b1011011;
    4'd6: seg = 7'b1011111;
    4'd7: seg = 7'b1110000;
    4'd8: seg = 7'b1111111;
    4'd9: seg = 7'b1111011;
    default: seg = 7'b0000000;
  endcase
end
```

- 각 입력 digit에 대해 seg 출력 패턴 결정

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| case | 다중 값 비교, 구조 명확 |
| casex | x(don't care) 무시 |
| casez | z(high-impedance) 무시 |
| 사용 팁 | case는 항상 default 구문 포함 |

---

### 정리

- `case` 구문은 **다수의 고정된 값**을 간결하게 처리하는 데 최적
- **casex, casez**는 **don't care** 상황을 깔끔하게 처리할 수 있다
- 항상 **default 문**을 추가해 **래치 생성 방지**할 것

---

# 7. Loops

---

## 7-1. while Loop

**while 문**은 조건이 참(`true`)인 동안  
**계속 반복**하는 루프

---

### 문법

```verilog
while (condition) begin
  // 반복할 문장
end
```

---

### 예시

```verilog
integer i;
initial begin
  i = 0;
  while (i < 5) begin
    $display("i = %d", i);
    i = i + 1;
  end
end
```

- i가 5보다 작을 동안 계속 출력

---

## 7-2. for Loop

**for 문**은 고정된 횟수만큼 반복

---

### 문법

```verilog
for (initialization; condition; increment) begin
  // 반복할 문장
end
```

---

### 예시

```verilog
integer j;
initial begin
  for (j = 0; j < 8; j = j + 1) begin
    $display("j = %d", j);
  end
end
```

- j를 0부터 7까지 출력

---

## 7-3. repeat Loop

**repeat 문**은 지정된 횟수만큼 반복  
(조건문이 아님)

---

### 문법

```verilog
repeat (count) begin
  // 반복할 문장
end
```

---

### 예시

```verilog
initial begin
  repeat (4) begin
    $display("Hello");
  end
end
```

- Hello를 4번 출력

---

## 7-4. forever Loop

**forever 문**은 조건 없이  
**영원히 반복**하는 루프

---

### 문법

```verilog
forever begin
  // 무한 반복할 문장
end
```

---

### 예시

```verilog
initial begin
  forever #5 clk = ~clk;
end
```

- clk 신호를 5ns마다 토글 (시뮬레이션용 클럭 생성)

- 주의: forever는 반드시 **stop 조건**을 별도로 설계해야 함
  (아니면 시뮬레이션 무한 루프 걸림)

---

### 루프 구문 요약

| 루프 종류 | 설명 |
|:---|:---|
| while | 조건이 참일 때 반복 |
| for | 초기값 ~ 조건 만족까지 반복 |
| repeat | 지정 횟수만큼 반복 |
| forever | 무한 반복 (주의 필요) |

---

### 정리

- Verilog에서는 **루프 구문**을 사용해  
  반복적인 작업(초기화, 테스트벤치 생성 등)을 쉽게 처리할 수 있다.
- 하드웨어 합성 대상이 아닌 코드(TB 등)에서는 자유롭게 사용 가능하지만,  
  합성 대상 코드에서는 루프 길이를 고정하거나 주의해서 사용해야 한다.

---

# 8. Sequential and Parallel Blocks

---

## 8-1. Sequential Block (begin-end)

**Sequential Block이란?**

- 여러 문장을 **순서대로 실행**하는 블록
- `begin ... end`로 묶음

---

### 문법

```verilog
begin
  statement1;
  statement2;
end
```

- **Blocking Assignment(`=`)**를 사용하면  
  위에서 아래로 순차적으로 실행

---

### 예시

```verilog
always @(posedge clk) begin
  a = b + c;
  d = a + 1;  // b+c 결과를 이용하여 d 계산
end
```

- `a` 계산 완료 후 `d` 계산

---

## 8-2. Parallel Block (fork-join)

**Parallel Block이란?**

- 여러 문장을 **동시에 병렬 실행**하는 블록
- `fork ... join`으로 묶음

---

### 문법

```verilog
fork
  statement1;
  statement2;
join
```

- 문장들이 동시에 실행되며,  
  **모든 문장이 완료될 때까지 대기** 후 다음으로 넘어감

---

### 예시

```verilog
initial begin
  fork
    #5 a = 1;
    #10 b = 1;
  join
end
```

- a는 5ns 후, b는 10ns 후에 각각 값이 변함

---

### 주의사항

- fork-join 안에서는 서로 다른 지연(#delay)을 가질 수 있음
- 시뮬레이션에서는 유용하지만,  
  **합성(Synthesis)** 용 Verilog에서는 잘 사용되지 않음

---

## 8-3. Named Block, Disabling Block

**Named Block**

- 블록에 이름을 붙여 관리할 수 있음

```verilog
begin : block_name
  statements;
end
```

- 디버깅, 에러 메시지 명확화에 유용

---

**Disabling Block**

- 특정 조건에서 실행 중인 블록을 중지시키는 방법
- Verilog-2001 이후 지원

```verilog
disable block_name;
```

- 주로 **timeout 처리**, **에러 복구** 등에 사용

---

### Sequential vs Parallel Blocks 요약

| 항목 | Sequential (begin-end) | Parallel (fork-join) |
|:---|:---|:---|
| 실행 방식 | 순차 실행 | 병렬 실행 |
| 주 사용처 | 순차적 제어 흐름 | 병렬 동작 시뮬레이션 |
| 합성 가능성 | 가능 | 거의 불가능 (TB 전용) |

---

### 핵심 요약

- **begin-end**: 순차적 동작 (Blocking Assignment와 궁합)
- **fork-join**: 병렬적 동작 (Testbench에서 자주 사용)
- **Named Block**: 가독성과 디버깅 향상

---

### 정리

- 구조를 깔끔하게 구분하여 코딩하면  
  **디버깅, 유지보수, 시뮬레이션**이 훨씬 쉬워진다.
- 합성 대상 코드는 되도록 **begin-end** 중심으로 작성하고,  
  fork-join은 **Testbench 전용**으로 사용한다!

---

# 9. Generate Blocks

---

## 9-1. Generate Loop

**Generate Loop란?**

- Verilog에서 **반복적인 구조를 자동으로 생성**하는 방법
- **for 루프**와 비슷하지만, 하드웨어 구조를 반복 생성하는 것

---

### 문법

```verilog
genvar i;
generate
  for (i = 0; i < N; i = i + 1) begin : block_name
    // 하드웨어 구조 생성
  end
endgenerate
```

- `genvar`: generate 전용 변수
- `block_name`: 생성되는 블록에 이름 부여

---

### 예시

```verilog
genvar k;
generate
  for (k = 0; k < 4; k = k + 1) begin : gen_block
    assign y[k] = a[k] & b[k];
  end
endgenerate
```
- 4개의 AND 게이트 생성

---

## 9-2. Generate Conditional

**조건에 따라 하드웨어를 생성**

- if 문을 generate 안에서 사용할 수 있음

### 문법

```verilog
generate
  if (condition) begin
    // 구조1
  end else begin
    // 구조2
  end
endgenerate
```

---

### 예시

```verilog
generate
  if (WIDTH == 8) begin
    assign out = a + b;
  end else begin
    assign out = a - b;
  end
endgenerate
```
- WIDTH 값에 따라 다른 회로 생성

---

## 9-3. Generate Case

**case 문을 이용해 하드웨어 선택 생성**

### 문법

```verilog
generate
  case (expression)
    value1: begin
      // 구조1
    end
    value2: begin
      // 구조2
    end
    default: begin
      // 기본 구조
    end
  endcase
endgenerate
```

---

### 예시

```verilog
generate
  case (MODE)
    2'b00: assign y = a & b;
    2'b01: assign y = a | b;
    default: assign y = a ^ b;
  endcase
endgenerate
```

---

## 9-4. generate 사용 예시

### (1) Adder Array

- 8비트 벡터를 bit-by-bit로 더하는 구조 생성

```verilog
genvar i;
generate
  for (i = 0; i < 8; i = i + 1) begin
    assign sum[i] = a[i] ^ b[i] ^ carry[i];
    assign carry[i+1] = (a[i] & b[i]) | (carry[i] & (a[i] ^ b[i]));
  end
endgenerate
```

---

### (2) Multiplier 구조

- for-generate를 통해 행렬 곱 형태로 곱셈 회로 생성 가능

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Generate Loop | 반복적인 하드웨어 구조 생성 |
| Generate Conditional | 조건에 따라 다른 구조 생성 |
| Generate Case | 여러 선택지 중 하나를 구조화 |

---

### 정리

- **generate 문**은 복잡한 반복 구조나 조건 구조를 **깔끔하고 재사용성 높게** 설계할 수 있게 해준다.
- 하드웨어 자원 낭비 없이, **설계 유연성**을 극대화하는 기법이다.

---

# 10. Examples

---

## 10-1. Traffic Signal Controller

**교통 신호 제어기 (Traffic Light Controller)**

- 신호등 상태를 순차적으로 제어하는 FSM(Finite State Machine) 설계
- 기본 상태:
  - Green → Yellow → Red

---

### 상태 정의

```verilog
parameter GREEN = 2'b00,
          YELLOW = 2'b01,
          RED = 2'b10;
```

---

### Verilog 코드 예시

```verilog
module traffic_controller(
    input clk,
    input reset,
    output reg [1:0] light
);

reg [1:0] state, next_state;

// 상태 전이 로직
always @(posedge clk or posedge reset) begin
  if (reset)
    state <= GREEN;
  else
    state <= next_state;
end

// 다음 상태 결정 로직
always @(*) begin
  case (state)
    GREEN: next_state = YELLOW;
    YELLOW: next_state = RED;
    RED: next_state = GREEN;
    default: next_state = GREEN;
  endcase
end

// 출력 결정 로직
always @(*) begin
  light = state;
end

endmodule
```

---

### 동작 흐름

| 현재 상태 | 다음 상태 |
|:---|:---|
| GREEN | YELLOW |
| YELLOW | RED |
| RED | GREEN |

- 클럭 신호에 맞춰 주기적으로 상태 전이

---

## 10-2. Stimulus Module 작성

**Stimulus (Testbench)란?**

- 설계된 모듈(DUT: Design Under Test)을 테스트하기 위한 입력 제공 및 출력 관찰 모듈

---

### Verilog Testbench 예시

```verilog
module tb_traffic_controller;

reg clk, reset;
wire [1:0] light;

// DUT 인스턴스화
traffic_controller uut(
  .clk(clk),
  .reset(reset),
  .light(light)
);

// 클럭 생성
initial begin
  clk = 0;
  forever #5 clk = ~clk;  // 5ns마다 토글
end

// 자극(stimulus) 적용
initial begin
  reset = 1;
  #10 reset = 0;
  
  #100 $finish;  // 시뮬레이션 종료
end

// 출력 모니터링
initial begin
  $monitor($time, " clk=%b reset=%b light=%b", clk, reset, light);
end

endmodule
```

---

### Testbench 핵심 흐름

1. clk 신호 생성 (forever loop)
2. reset 신호를 초기에 1 → 0으로 변화
3. 시간 경과에 따른 light 출력 확인
4. 일정 시간 후 시뮬레이션 종료

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Traffic Controller | FSM을 이용한 순차 제어 회로 |
| Stimulus Module | 테스트를 위한 입력 생성 및 출력 모니터링 |
| 사용 기술 | always 블록, case문, 초기화(initial) 블록 |

---

### 정리

- **FSM 기반 설계 + Testbench 작성**은  
  **Behavioral Design**에서 매우 중요한 실전 스킬이다.
- 실제 하드웨어 개발에서도 필수 과정이다.

---

# 11. Summary

---

## Chapter 6: Behavioral Design 요약

---

### 1. Behavioral Level Design 개념

- **Behavioral Design**은 하드웨어의 **동작(Behavior)**을  
  절차적 방식으로 기술하는 방법
- **always 블록**, **initial 블록**을 이용해 동작을 기술

---

### 2. Structured Procedures

- **initial 블록**: 시뮬레이션 시작 시 한 번만 실행
- **always 블록**: 지정된 이벤트 발생 시 반복 실행
- **Testbench 생성, 초기화, 자극 제공 등에 사용**

---

### 3. Procedural Assignments

| 구분 | 설명 |
|:---|:---|
| Blocking Assignment (`=`) | 순차 실행, 조합 논리 적합 |
| Non-Blocking Assignment (`<=`) | 병렬 실행, 순차 논리(FF) 적합 |

- **조합 논리**에서는 `=`
- **순차 논리**에서는 `<=` 사용

---

### 4. Timing Controls

- **#delay**: 일정 시간 지연
- **@(event)**: 신호 변화 감지
- **@posedge clk / @negedge clk**: 클럭 엣지 기반 동작

- 순차 논리 설계의 핵심: **클럭 엣지 감지 사용**

---

### 5. Conditional Statements

- **if-else 문**으로 조건 분기
- **모든 조건을 커버**하지 않으면 **래치(latch)** 발생 위험
- 항상 **else 또는 default 처리**로 래치 방지

---

### 6. Multi-way Branching

- **case, casex, casez** 구문을 이용해 다중 선택 구조 표현
- 값 기반 분기는 `case`, 범위 기반 분기는 `if-else`가 적합

---

### 7. Loops

- **for**, **while**, **repeat**, **forever** 루프 제공
- Testbench에서 반복 구조를 쉽게 생성 가능
- 합성 대상 코드에서는 루프 깊이 주의 필요

---

### 8. Sequential and Parallel Blocks

- **begin-end**: 순차 실행 블록
- **fork-join**: 병렬 실행 블록 (Testbench 전용)

---

### 9. Generate Blocks

- **generate for, if, case**를 통해
  - 반복적인 구조
  - 조건부 구조
  - 선택 구조
  - 깔끔하고 유연하게 하드웨어 생성 가능

---

### 10. Examples

- **Traffic Signal Controller**: FSM 기반 순차 제어
- **Stimulus Module 작성**: 입력 생성 및 출력 모니터링 Testbench 작성

---

### 최종 핵심 정리

| 항목 | 설명 |
|:---|:---|
| Behavioral Design 핵심 | always, initial 블록 활용 |
| 동기식 설계 | posedge clk 기반 always 사용 |
| 상태 제어 | FSM (if-else, case) |
| Testbench 작성 | initial, $monitor, forever 활용 |

---

### Chapter 6를 통해 배운 것

- 하드웨어를 **순차적 흐름**으로 설계하고
- 조건, 반복, 병렬성까지 자유자재로 활용하는 방법을 익혔다.
- **하드웨어 제어 설계(Controller Design)**의 기본기를 완성했다!

---