add r0, r1, r2, ror 1
mvn r2, r3
bic r1, r2, r0, lsl 1
