TimeQuest Timing Analyzer report for pro
Sun Oct 30 15:48:07 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'mod_dac:p5|dac_clk_src:m0|pck'
 14. Slow 1200mV 85C Model Setup: 'mod_dac:p4|dac_clk_src:m0|pck'
 15. Slow 1200mV 85C Model Setup: 'mod_dac:p3|dac_clk_src:m0|pck'
 16. Slow 1200mV 85C Model Setup: 'clkdiv:p1|cd'
 17. Slow 1200mV 85C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Setup: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
 19. Slow 1200mV 85C Model Setup: 'mod_dac:p3|dac_clk_src:m0|nck'
 20. Slow 1200mV 85C Model Setup: 'mod_dac:p5|dac_clk_src:m0|nck'
 21. Slow 1200mV 85C Model Setup: 'mod_dac:p4|dac_clk_src:m0|nck'
 22. Slow 1200mV 85C Model Setup: 'adc_module:p7|adc_driver:a1|adccs'
 23. Slow 1200mV 85C Model Setup: 'wr'
 24. Slow 1200mV 85C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[3]'
 25. Slow 1200mV 85C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[1]'
 26. Slow 1200mV 85C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 85C Model Hold: 'adc_module:p7|adc_driver:a1|adccs'
 28. Slow 1200mV 85C Model Hold: 'mod_dac:p4|dac_clk_src:m0|nck'
 29. Slow 1200mV 85C Model Hold: 'mod_dac:p3|dac_clk_src:m0|nck'
 30. Slow 1200mV 85C Model Hold: 'mod_dac:p5|dac_clk_src:m0|nck'
 31. Slow 1200mV 85C Model Hold: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
 32. Slow 1200mV 85C Model Hold: 'clkdiv:p1|cd'
 33. Slow 1200mV 85C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[3]'
 34. Slow 1200mV 85C Model Hold: 'wr'
 35. Slow 1200mV 85C Model Hold: 'mod_dac:p5|dac_clk_src:m0|pck'
 36. Slow 1200mV 85C Model Hold: 'mod_dac:p3|dac_clk_src:m0|pck'
 37. Slow 1200mV 85C Model Hold: 'mod_dac:p4|dac_clk_src:m0|pck'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'wr'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:p1|cd'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adccs'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|nck'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|nck'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|nck'
 45. Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|pck'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|pck'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|pck'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adcrd'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[1]'
 50. Slow 1200mV 85C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[0]'
 51. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[3]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Slow 1200mV 85C Model Metastability Report
 60. Slow 1200mV 0C Model Fmax Summary
 61. Slow 1200mV 0C Model Setup Summary
 62. Slow 1200mV 0C Model Hold Summary
 63. Slow 1200mV 0C Model Recovery Summary
 64. Slow 1200mV 0C Model Removal Summary
 65. Slow 1200mV 0C Model Minimum Pulse Width Summary
 66. Slow 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[1]'
 67. Slow 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|pck'
 68. Slow 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|pck'
 69. Slow 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|pck'
 70. Slow 1200mV 0C Model Setup: 'clkdiv:p1|cd'
 71. Slow 1200mV 0C Model Setup: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
 72. Slow 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[0]'
 73. Slow 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|nck'
 74. Slow 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|nck'
 75. Slow 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|nck'
 76. Slow 1200mV 0C Model Setup: 'adc_module:p7|adc_driver:a1|adccs'
 77. Slow 1200mV 0C Model Setup: 'wr'
 78. Slow 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[3]'
 79. Slow 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[1]'
 80. Slow 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[0]'
 81. Slow 1200mV 0C Model Hold: 'adc_module:p7|adc_driver:a1|adccs'
 82. Slow 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|nck'
 83. Slow 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|nck'
 84. Slow 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|nck'
 85. Slow 1200mV 0C Model Hold: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
 86. Slow 1200mV 0C Model Hold: 'clkdiv:p1|cd'
 87. Slow 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[3]'
 88. Slow 1200mV 0C Model Hold: 'wr'
 89. Slow 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|pck'
 90. Slow 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|pck'
 91. Slow 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|pck'
 92. Slow 1200mV 0C Model Minimum Pulse Width: 'wr'
 93. Slow 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
 94. Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:p1|cd'
 95. Slow 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adccs'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|nck'
 97. Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|nck'
 98. Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|nck'
 99. Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|pck'
100. Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|pck'
101. Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|pck'
102. Slow 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adcrd'
103. Slow 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[1]'
104. Slow 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[0]'
105. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
106. Slow 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[3]'
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Propagation Delay
112. Minimum Propagation Delay
113. Slow 1200mV 0C Model Metastability Report
114. Fast 1200mV 0C Model Setup Summary
115. Fast 1200mV 0C Model Hold Summary
116. Fast 1200mV 0C Model Recovery Summary
117. Fast 1200mV 0C Model Removal Summary
118. Fast 1200mV 0C Model Minimum Pulse Width Summary
119. Fast 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[1]'
120. Fast 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|pck'
121. Fast 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|pck'
122. Fast 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|pck'
123. Fast 1200mV 0C Model Setup: 'clkdiv:p1|cd'
124. Fast 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[0]'
125. Fast 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|nck'
126. Fast 1200mV 0C Model Setup: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
127. Fast 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|nck'
128. Fast 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|nck'
129. Fast 1200mV 0C Model Setup: 'adc_module:p7|adc_driver:a1|adccs'
130. Fast 1200mV 0C Model Setup: 'wr'
131. Fast 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[3]'
132. Fast 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|nck'
133. Fast 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|nck'
134. Fast 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|nck'
135. Fast 1200mV 0C Model Hold: 'adc_module:p7|adc_driver:a1|adccs'
136. Fast 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[1]'
137. Fast 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[0]'
138. Fast 1200mV 0C Model Hold: 'clkdiv:p1|cd'
139. Fast 1200mV 0C Model Hold: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
140. Fast 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[3]'
141. Fast 1200mV 0C Model Hold: 'wr'
142. Fast 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|pck'
143. Fast 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|pck'
144. Fast 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|pck'
145. Fast 1200mV 0C Model Minimum Pulse Width: 'wr'
146. Fast 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_clk_div:a9|cnt[4]'
147. Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:p1|cd'
148. Fast 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adccs'
149. Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|nck'
150. Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|nck'
151. Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|nck'
152. Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|pck'
153. Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|pck'
154. Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|pck'
155. Fast 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adcrd'
156. Fast 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[1]'
157. Fast 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[0]'
158. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
159. Fast 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[3]'
160. Setup Times
161. Hold Times
162. Clock to Output Times
163. Minimum Clock to Output Times
164. Propagation Delay
165. Minimum Propagation Delay
166. Fast 1200mV 0C Model Metastability Report
167. Multicorner Timing Analysis Summary
168. Setup Times
169. Hold Times
170. Clock to Output Times
171. Minimum Clock to Output Times
172. Propagation Delay
173. Minimum Propagation Delay
174. Board Trace Model Assignments
175. Input Transition Times
176. Signal Integrity Metrics (Slow 1200mv 0c Model)
177. Signal Integrity Metrics (Slow 1200mv 85c Model)
178. Signal Integrity Metrics (Fast 1200mv 0c Model)
179. Setup Transfers
180. Hold Transfers
181. Report TCCS
182. Report RSKM
183. Unconstrained Paths
184. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; pro                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { adc_module:p7|adc_clk_div:a9|cnt[4] }            ;
; adc_module:p7|adc_driver:a1|adccs              ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { adc_module:p7|adc_driver:a1|adccs }              ;
; adc_module:p7|adc_driver:a1|adcrd              ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { adc_module:p7|adc_driver:a1|adcrd }              ;
; clk                                            ; Base      ; 40.000  ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; clkdiv:p1|cd                                   ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clkdiv:p1|cd }                                   ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { mod_dac:p3|dac_clk_src:m0|nck }                  ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { mod_dac:p3|dac_clk_src:m0|pck }                  ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { mod_dac:p4|dac_clk_src:m0|nck }                  ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { mod_dac:p4|dac_clk_src:m0|pck }                  ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { mod_dac:p5|dac_clk_src:m0|nck }                  ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { mod_dac:p5|dac_clk_src:m0|pck }                  ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk    ; p0|altpll_component|auto_generated|pll1|inclk[0] ; { p0|altpll_component|auto_generated|pll1|clk[0] } ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 11.111  ; 90.0 MHz   ; 0.000 ; 5.555  ; 50.00      ; 5         ; 18          ;       ;        ;           ;            ; false    ; clk    ; p0|altpll_component|auto_generated|pll1|inclk[0] ; { p0|altpll_component|auto_generated|pll1|clk[1] } ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; Generated ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ; 50.00      ; 5         ; 2           ;       ;        ;           ;            ; false    ; clk    ; p0|altpll_component|auto_generated|pll1|inclk[0] ; { p0|altpll_component|auto_generated|pll1|clk[3] } ;
; wr                                             ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { wr }                                             ;
+------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                            ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 153.82 MHz ; 153.82 MHz      ; p0|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 234.36 MHz ; 234.36 MHz      ; p0|altpll_component|auto_generated|pll1|clk[3] ;                                                               ;
; 339.79 MHz ; 339.79 MHz      ; clkdiv:p1|cd                                   ;                                                               ;
; 448.83 MHz ; 402.09 MHz      ; adc_module:p7|adc_clk_div:a9|cnt[4]            ; limit due to minimum period restriction (tmin)                ;
; 454.75 MHz ; 402.09 MHz      ; mod_dac:p3|dac_clk_src:m0|nck                  ; limit due to minimum period restriction (tmin)                ;
; 465.55 MHz ; 402.09 MHz      ; mod_dac:p5|dac_clk_src:m0|nck                  ; limit due to minimum period restriction (tmin)                ;
; 465.98 MHz ; 402.09 MHz      ; mod_dac:p4|dac_clk_src:m0|nck                  ; limit due to minimum period restriction (tmin)                ;
; 493.83 MHz ; 402.09 MHz      ; p0|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin)                ;
; 498.01 MHz ; 402.09 MHz      ; adc_module:p7|adc_driver:a1|adccs              ; limit due to minimum period restriction (tmin)                ;
; 565.93 MHz ; 250.0 MHz       ; wr                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p0|altpll_component|auto_generated|pll1|clk[1] ; -8.580 ; -177.880      ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; -4.329 ; -4.329        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; -4.315 ; -4.315        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; -4.142 ; -4.142        ;
; clkdiv:p1|cd                                   ; -1.943 ; -91.352       ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; -1.325 ; -13.125       ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; -1.228 ; -440.758      ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; -1.199 ; -4.625        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; -1.148 ; -4.386        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; -1.146 ; -4.382        ;
; adc_module:p7|adc_driver:a1|adccs              ; -1.008 ; -3.147        ;
; wr                                             ; -0.767 ; -6.321        ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 95.733 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p0|altpll_component|auto_generated|pll1|clk[1] ; -0.232 ; -0.232        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.209 ; -1.063        ;
; adc_module:p7|adc_driver:a1|adccs              ; -0.026 ; -0.026        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; 0.028  ; 0.000         ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; 0.029  ; 0.000         ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; 0.043  ; 0.000         ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 0.336  ; 0.000         ;
; clkdiv:p1|cd                                   ; 0.452  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.452  ; 0.000         ;
; wr                                             ; 0.547  ; 0.000         ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; 0.855  ; 0.000         ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; 1.014  ; 0.000         ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; 1.038  ; 0.000         ;
+------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; wr                                             ; -3.000 ; -95.194       ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; -1.487 ; -2284.032     ;
; clkdiv:p1|cd                                   ; -1.487 ; -84.759       ;
; adc_module:p7|adc_driver:a1|adccs              ; -1.487 ; -7.435        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; -1.487 ; -7.435        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; -1.487 ; -7.435        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; -1.487 ; -7.435        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; -1.487 ; -1.487        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; -1.487 ; -1.487        ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; -1.487 ; -1.487        ;
; adc_module:p7|adc_driver:a1|adcrd              ; 0.205  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; 5.275  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; 9.718  ; 0.000         ;
; clk                                            ; 19.934 ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 49.718 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                            ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -8.580 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.767      ;
; -8.525 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.712      ;
; -8.503 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.534     ; 5.911      ;
; -8.383 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.570      ;
; -8.175 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.362      ;
; -8.124 ; trsfrm:p6|dcnt[5]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.311      ;
; -8.025 ; trsfrm:p6|dcnt[6]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.212      ;
; -7.979 ; trsfrm:p6|dcnt[7]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.166      ;
; -7.879 ; trsfrm:p6|dcnt[8]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.066      ;
; -7.855 ; trsfrm:p6|dcnt[11] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.875      ;
; -7.854 ; trsfrm:p6|dcnt[10] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.041      ;
; -7.830 ; trsfrm:p6|dcnt[9]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.755     ; 5.017      ;
; -7.819 ; trsfrm:p6|dcnt[13] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.839      ;
; -7.757 ; trsfrm:p6|dcnt[12] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.777      ;
; -7.674 ; trsfrm:p6|dcnt[15] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.694      ;
; -7.608 ; trsfrm:p6|dcnt[14] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.628      ;
; -7.525 ; trsfrm:p6|dcnt[17] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.545      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.484 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.648      ;
; -7.463 ; trsfrm:p6|dcnt[16] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.483      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.394 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.558      ;
; -7.382 ; trsfrm:p6|dcnt[19] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.402      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.342 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.506      ;
; -7.320 ; trsfrm:p6|dcnt[18] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.340      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.317 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.557     ; 4.702      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[20] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.248 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[21] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.412      ;
; -7.236 ; trsfrm:p6|dcnt[21] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.256      ;
; -7.174 ; trsfrm:p6|dcnt[20] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.922     ; 4.194      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[20] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.107 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[21] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.271      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
; -7.106 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.778     ; 4.270      ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mod_dac:p5|dac_clk_src:m0|pck'                                                                                                                        ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.329 ; chdiv:p2|ins2[17]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.510      ;
; -4.097 ; chdiv:p2|ins2[9]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.278      ;
; -4.020 ; chdiv:p2|ins2[19]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.201      ;
; -3.947 ; chdiv:p2|ins2[5]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.128      ;
; -3.943 ; chdiv:p2|ins2[11]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.124      ;
; -3.906 ; chdiv:p2|ins2[18]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.087      ;
; -3.858 ; chdiv:p2|ins2[16]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 3.039      ;
; -3.773 ; chdiv:p2|ins2[7]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.954      ;
; -3.749 ; chdiv:p2|ins2[10]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.930      ;
; -3.712 ; chdiv:p2|ins2[4]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.893      ;
; -3.604 ; chdiv:p2|ins2[21]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.785      ;
; -3.589 ; chdiv:p2|ins2[6]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.770      ;
; -3.551 ; chdiv:p2|ins2[14]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.732      ;
; -3.515 ; chdiv:p2|ins2[12]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.696      ;
; -3.446 ; chdiv:p2|ins2[8]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.627      ;
; -3.357 ; chdiv:p2|ins2[15]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.538      ;
; -3.109 ; chdiv:p2|ins2[13]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.830     ; 2.290      ;
; -2.147 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.167      ; 3.335      ;
; -1.966 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.167      ; 3.154      ;
; -1.358 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.167      ; 2.546      ;
; -1.103 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.167      ; 2.291      ;
; -0.715 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.167      ; 1.903      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mod_dac:p4|dac_clk_src:m0|pck'                                                                                                                        ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.315 ; chdiv:p2|ins1[10]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.468      ;
; -4.261 ; chdiv:p2|ins1[19]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.414      ;
; -4.256 ; chdiv:p2|ins1[9]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.857     ; 3.410      ;
; -4.187 ; chdiv:p2|ins1[6]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.340      ;
; -4.060 ; chdiv:p2|ins1[11]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.213      ;
; -4.053 ; chdiv:p2|ins1[17]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.857     ; 3.207      ;
; -3.941 ; chdiv:p2|ins1[15]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.094      ;
; -3.892 ; chdiv:p2|ins1[4]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.045      ;
; -3.888 ; chdiv:p2|ins1[8]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.041      ;
; -3.871 ; chdiv:p2|ins1[16]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 3.024      ;
; -3.786 ; chdiv:p2|ins1[7]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 2.939      ;
; -3.781 ; chdiv:p2|ins1[18]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 2.934      ;
; -3.740 ; chdiv:p2|ins1[14]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.857     ; 2.894      ;
; -3.573 ; chdiv:p2|ins1[13]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.859     ; 2.725      ;
; -3.510 ; chdiv:p2|ins1[5]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.857     ; 2.664      ;
; -3.472 ; chdiv:p2|ins1[21]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.858     ; 2.625      ;
; -2.844 ; chdiv:p2|ins1[12]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.857     ; 1.998      ;
; -2.172 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.138      ; 3.331      ;
; -1.846 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.138      ; 3.005      ;
; -1.400 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.138      ; 2.559      ;
; -1.394 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.138      ; 2.553      ;
; -1.052 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.138      ; 2.211      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mod_dac:p3|dac_clk_src:m0|pck'                                                                                                                        ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.142 ; chdiv:p2|ins0[17]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 3.315      ;
; -3.996 ; chdiv:p2|ins0[9]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 3.169      ;
; -3.934 ; chdiv:p2|ins0[19]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 3.107      ;
; -3.862 ; chdiv:p2|ins0[18]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 3.035      ;
; -3.819 ; chdiv:p2|ins0[11]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 2.992      ;
; -3.808 ; chdiv:p2|ins0[15]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.839     ; 2.980      ;
; -3.680 ; chdiv:p2|ins0[7]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.839     ; 2.852      ;
; -3.680 ; chdiv:p2|ins0[8]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 2.853      ;
; -3.664 ; chdiv:p2|ins0[16]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 2.837      ;
; -3.613 ; chdiv:p2|ins0[6]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.839     ; 2.785      ;
; -3.562 ; chdiv:p2|ins0[10]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 2.735      ;
; -3.423 ; chdiv:p2|ins0[14]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.834     ; 2.600      ;
; -3.377 ; chdiv:p2|ins0[5]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.839     ; 2.549      ;
; -3.365 ; chdiv:p2|ins0[21]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.838     ; 2.538      ;
; -3.324 ; chdiv:p2|ins0[4]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.839     ; 2.496      ;
; -3.282 ; chdiv:p2|ins0[12]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.834     ; 2.459      ;
; -2.816 ; chdiv:p2|ins0[13]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.839     ; 1.988      ;
; -2.362 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.161      ; 3.544      ;
; -2.221 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.161      ; 3.403      ;
; -1.576 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.161      ; 2.758      ;
; -1.185 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.161      ; 2.367      ;
; -0.725 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.161      ; 1.907      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:p1|cd'                                                                         ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+
; -1.943 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.866      ;
; -1.943 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.866      ;
; -1.943 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.866      ;
; -1.943 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.866      ;
; -1.943 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.866      ;
; -1.943 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.866      ;
; -1.896 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.083     ; 2.814      ;
; -1.896 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.083     ; 2.814      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.878 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.800      ;
; -1.877 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.080     ; 2.798      ;
; -1.877 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.080     ; 2.798      ;
; -1.716 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.639      ;
; -1.716 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.639      ;
; -1.716 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.639      ;
; -1.716 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.639      ;
; -1.716 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.639      ;
; -1.716 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.639      ;
; -1.712 ; chdiv:p2|cnt[1] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.080     ; 2.633      ;
; -1.712 ; chdiv:p2|cnt[1] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.080     ; 2.633      ;
; -1.669 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.083     ; 2.587      ;
; -1.669 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.083     ; 2.587      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.651 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.573      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.629 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.549      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.610 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.530      ;
; -1.594 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.513      ;
; -1.594 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.513      ;
; -1.594 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.513      ;
; -1.594 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.513      ;
; -1.594 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.513      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.507      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.510      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.510      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.510      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.510      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.510      ;
; -1.587 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.078     ; 2.510      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.581 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.501      ;
; -1.580 ; chdiv:p2|cnt[0] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.080     ; 2.501      ;
; -1.580 ; chdiv:p2|cnt[0] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.080     ; 2.501      ;
; -1.546 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.465      ;
; -1.546 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.465      ;
; -1.546 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.465      ;
; -1.546 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.465      ;
; -1.546 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.082     ; 2.465      ;
; -1.540 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.083     ; 2.458      ;
; -1.540 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.083     ; 2.458      ;
; -1.539 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.081     ; 2.459      ;
; -1.522 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.444      ;
; -1.522 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.444      ;
; -1.522 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.444      ;
; -1.522 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.444      ;
; -1.522 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.444      ;
; -1.522 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.079     ; 2.444      ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -1.325 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.019     ; 1.257      ;
; -1.276 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.019     ; 1.208      ;
; -1.275 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.021     ; 1.205      ;
; -1.271 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.006     ; 1.216      ;
; -1.183 ; mod_dac:p3|dac_seq_crt:m1|dreg   ; mod_dac:p3|dac_seq_crt:m1|sdo    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.252     ; 0.882      ;
; -1.175 ; mod_dac:p5|dac_seq_crt:m1|dreg   ; mod_dac:p5|dac_seq_crt:m1|sdo    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.245     ; 0.881      ;
; -1.161 ; mod_dac:p4|dac_seq_crt:m1|dreg   ; mod_dac:p4|dac_seq_crt:m1|sdo    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.231     ; 0.881      ;
; -1.155 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.021     ; 1.085      ;
; -1.155 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.006     ; 1.100      ;
; -1.150 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.006     ; 1.095      ;
; -1.140 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.021     ; 1.070      ;
; -1.017 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.019     ; 0.949      ;
; -1.007 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.019     ; 0.939      ;
; -1.006 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.021     ; 0.936      ;
; -1.004 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.006     ; 0.949      ;
; -0.414 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.010     ; 1.116      ;
; -0.394 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.010     ; 1.096      ;
; -0.375 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.003      ; 1.090      ;
; -0.221 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.012     ; 0.921      ;
; -0.219 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.003      ; 0.934      ;
; -0.218 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.012     ; 0.918      ;
; -0.115 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.012     ; 0.815      ;
; -0.113 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.010     ; 0.815      ;
; -0.100 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.003      ; 0.815      ;
; 0.084  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.010     ; 1.118      ;
; 0.125  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.003      ; 1.090      ;
; 0.190  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.010     ; 1.012      ;
; 0.331  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.012     ; 0.869      ;
; 0.331  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.003      ; 0.884      ;
; 0.334  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.012     ; 0.866      ;
; 0.342  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.012     ; 0.858      ;
; 0.344  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.010     ; 0.858      ;
; 0.357  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.003      ; 0.858      ;
; 17.975 ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 1.944      ;
; 18.017 ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 1.902      ;
; 18.548 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.370      ;
; 18.556 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.362      ;
; 18.585 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 1.334      ;
; 18.597 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.321      ;
; 18.620 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.300      ;
; 18.644 ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.274      ;
; 18.649 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 1.270      ;
; 18.654 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.266      ;
; 18.658 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.260      ;
; 18.793 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.125      ;
; 18.800 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.120      ;
; 18.803 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.117      ;
; 18.840 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.080      ;
; 18.844 ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.076      ;
; 18.852 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 1.066      ;
; 18.856 ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 1.064      ;
; 18.968 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 0.951      ;
; 18.970 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 0.949      ;
; 19.013 ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 0.905      ;
; 19.013 ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 0.906      ;
; 19.024 ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 0.894      ;
; 19.026 ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 0.893      ;
; 19.096 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.083     ; 0.822      ;
; 19.097 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.082     ; 0.822      ;
; 19.098 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 0.822      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.228 ; adc_module:p7|adc_fir:a6|r12[11] ; adc_module:p7|adc_fir:a6|r13[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.615      ;
; -1.122 ; adc_module:p7|adc_fir:a6|r0[0]   ; adc_module:p7|adc_fir:a6|r1[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.509      ;
; -1.084 ; adc_module:p7|adc_fir:a6|r0[13]  ; adc_module:p7|adc_fir:a6|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.578     ; 1.507      ;
; -1.077 ; adc_module:p7|adc_fir:a5|r2[5]   ; adc_module:p7|adc_fir:a5|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.578     ; 1.500      ;
; -0.994 ; adc_module:p7|adc_fir:a6|r0[5]   ; adc_module:p7|adc_fir:a6|r1[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.381      ;
; -0.947 ; adc_module:p7|adc_fir:a6|r2[7]   ; adc_module:p7|adc_fir:a6|r3[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.097     ; 1.851      ;
; -0.935 ; adc_module:p7|adc_fir:a6|r0[11]  ; adc_module:p7|adc_fir:a6|r1[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.084     ; 1.852      ;
; -0.932 ; adc_module:p7|adc_fir:a4|r1[6]   ; adc_module:p7|adc_fir:a4|r2[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.081     ; 1.852      ;
; -0.902 ; adc_module:p7|adc_fir:a4|r0[12]  ; adc_module:p7|adc_fir:a4|r1[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.610     ; 1.293      ;
; -0.902 ; adc_module:p7|adc_fir:a6|r0[6]   ; adc_module:p7|adc_fir:a6|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.599     ; 1.304      ;
; -0.888 ; adc_module:p7|adc_fir:a4|r0[7]   ; adc_module:p7|adc_fir:a4|r1[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.081     ; 1.808      ;
; -0.879 ; adc_module:p7|adc_fir:a5|r0[5]   ; adc_module:p7|adc_fir:a5|r1[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.304      ;
; -0.878 ; adc_module:p7|adc_fir:a6|r0[10]  ; adc_module:p7|adc_fir:a6|r1[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.578     ; 1.301      ;
; -0.875 ; adc_module:p7|adc_fir:a4|r0[9]   ; adc_module:p7|adc_fir:a4|r1[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.612     ; 1.264      ;
; -0.872 ; adc_module:p7|adc_fir:a4|r0[13]  ; adc_module:p7|adc_fir:a4|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.612     ; 1.261      ;
; -0.872 ; adc_module:p7|adc_fir:a7|r0[1]   ; adc_module:p7|adc_fir:a7|r1[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.613     ; 1.260      ;
; -0.853 ; adc_module:p7|adc_fir:a5|r0[0]   ; adc_module:p7|adc_fir:a5|r1[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.278      ;
; -0.850 ; adc_module:p7|adc_fir:a4|r0[6]   ; adc_module:p7|adc_fir:a4|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.573     ; 1.278      ;
; -0.849 ; adc_module:p7|adc_fir:a5|r0[4]   ; adc_module:p7|adc_fir:a5|r1[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.274      ;
; -0.847 ; adc_module:p7|adc_fir:a4|r0[3]   ; adc_module:p7|adc_fir:a4|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.573     ; 1.275      ;
; -0.843 ; adc_module:p7|adc_fir:a5|r0[6]   ; adc_module:p7|adc_fir:a5|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.268      ;
; -0.841 ; adc_module:p7|adc_fir:a5|r0[3]   ; adc_module:p7|adc_fir:a5|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.266      ;
; -0.837 ; adc_module:p7|adc_fir:a3|r0[2]   ; adc_module:p7|adc_fir:a3|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.575     ; 1.263      ;
; -0.806 ; adc_module:p7|adc_fir:a5|r1[10]  ; adc_module:p7|adc_fir:a5|r2[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.095     ; 1.712      ;
; -0.790 ; adc_module:p7|adc_fir:a5|r3[9]   ; adc_module:p7|adc_fir:a5|r4[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.084     ; 1.707      ;
; -0.786 ; adc_module:p7|adc_fir:a4|r3[13]  ; adc_module:p7|adc_fir:a4|r4[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.082     ; 1.705      ;
; -0.786 ; adc_module:p7|adc_fir:a7|r9[11]  ; adc_module:p7|adc_fir:a7|r10[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.095     ; 1.692      ;
; -0.772 ; adc_module:p7|adc_fir:a7|r7[10]  ; adc_module:p7|adc_fir:a7|r8[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.093     ; 1.680      ;
; -0.768 ; adc_module:p7|adc_fir:a3|r2[5]   ; adc_module:p7|adc_fir:a3|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.069     ; 1.700      ;
; -0.758 ; adc_module:p7|adc_fir:a7|r3[4]   ; adc_module:p7|adc_fir:a7|r4[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.067     ; 1.692      ;
; -0.754 ; adc_module:p7|adc_fir:a5|r0[8]   ; adc_module:p7|adc_fir:a5|r1[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.430      ; 2.185      ;
; -0.751 ; adc_module:p7|adc_fir:a3|r4[10]  ; adc_module:p7|adc_fir:a3|r5[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.093     ; 1.659      ;
; -0.751 ; adc_module:p7|adc_fir:a2|r2[1]   ; adc_module:p7|adc_fir:a2|r3[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.085     ; 1.667      ;
; -0.744 ; adc_module:p7|adc_fir:a5|r1[11]  ; adc_module:p7|adc_fir:a5|r2[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.084     ; 1.661      ;
; -0.735 ; adc_module:p7|adc_fir:a4|r3[10]  ; adc_module:p7|adc_fir:a4|r4[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.082     ; 1.654      ;
; -0.733 ; adc_module:p7|adc_fir:a3|r13[6]  ; adc_module:p7|adc_fir:a3|r14[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.112     ; 1.622      ;
; -0.731 ; adc_module:p7|adc_fir:a2|r14[11] ; adc_module:p7|adc_fir:a2|r15[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.118      ;
; -0.728 ; adc_module:p7|adc_fir:a2|r3[0]   ; adc_module:p7|adc_fir:a2|r4[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.096     ; 1.633      ;
; -0.724 ; adc_module:p7|adc_fir:a4|r1[5]   ; adc_module:p7|adc_fir:a4|r2[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.081     ; 1.644      ;
; -0.724 ; adc_module:p7|adc_fir:a3|r9[1]   ; adc_module:p7|adc_fir:a3|r10[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.609     ; 1.116      ;
; -0.721 ; adc_module:p7|adc_fir:a6|r0[3]   ; adc_module:p7|adc_fir:a6|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.108      ;
; -0.718 ; adc_module:p7|adc_fir:a7|r6[8]   ; adc_module:p7|adc_fir:a7|r7[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.105      ;
; -0.718 ; adc_module:p7|adc_fir:a6|r14[12] ; adc_module:p7|adc_fir:a6|r15[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.105      ;
; -0.717 ; adc_module:p7|adc_fir:a7|r4[9]   ; adc_module:p7|adc_fir:a7|r5[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.088     ; 1.630      ;
; -0.707 ; adc_module:p7|adc_fir:a7|r4[14]  ; adc_module:p7|adc_fir:a7|r5[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.614     ; 1.094      ;
; -0.706 ; adc_module:p7|adc_fir:a5|r1[5]   ; adc_module:p7|adc_fir:a5|r2[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.393      ; 2.100      ;
; -0.705 ; adc_module:p7|adc_fir:a7|r1[6]   ; adc_module:p7|adc_fir:a7|r2[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.613     ; 1.093      ;
; -0.705 ; adc_module:p7|adc_fir:a2|r5[0]   ; adc_module:p7|adc_fir:a2|r6[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.612     ; 1.094      ;
; -0.705 ; adc_module:p7|adc_fir:a7|r7[1]   ; adc_module:p7|adc_fir:a7|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.611     ; 1.095      ;
; -0.704 ; adc_module:p7|adc_fir:a7|r7[7]   ; adc_module:p7|adc_fir:a7|r8[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.611     ; 1.094      ;
; -0.704 ; adc_module:p7|adc_fir:a3|r3[4]   ; adc_module:p7|adc_fir:a3|r4[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.050     ; 1.655      ;
; -0.703 ; adc_module:p7|adc_fir:a7|r9[8]   ; adc_module:p7|adc_fir:a7|r10[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.611     ; 1.093      ;
; -0.703 ; adc_module:p7|adc_fir:a3|r7[7]   ; adc_module:p7|adc_fir:a3|r8[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.087     ; 1.617      ;
; -0.703 ; adc_module:p7|adc_fir:a3|r7[1]   ; adc_module:p7|adc_fir:a3|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.611     ; 1.093      ;
; -0.697 ; adc_module:p7|adc_fir:a4|r6[0]   ; adc_module:p7|adc_fir:a4|r7[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.083     ; 1.615      ;
; -0.697 ; adc_module:p7|adc_fir:a3|r7[12]  ; adc_module:p7|adc_fir:a3|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.092     ; 1.606      ;
; -0.696 ; adc_module:p7|adc_fir:a3|r3[9]   ; adc_module:p7|adc_fir:a3|r4[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.082     ; 1.615      ;
; -0.695 ; adc_module:p7|adc_fir:a5|r1[7]   ; adc_module:p7|adc_fir:a5|r2[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.081     ; 1.615      ;
; -0.695 ; adc_module:p7|adc_fir:a6|r1[9]   ; adc_module:p7|adc_fir:a6|r2[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.100     ; 1.596      ;
; -0.694 ; adc_module:p7|adc_fir:a2|r7[10]  ; adc_module:p7|adc_fir:a2|r8[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.615     ; 1.080      ;
; -0.694 ; adc_module:p7|adc_fir:a6|r12[8]  ; adc_module:p7|adc_fir:a6|r13[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.615     ; 1.080      ;
; -0.693 ; adc_module:p7|adc_fir:a5|r0[13]  ; adc_module:p7|adc_fir:a5|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.118      ;
; -0.693 ; adc_module:p7|adc_fir:a5|r1[12]  ; adc_module:p7|adc_fir:a5|r2[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.118      ;
; -0.693 ; adc_module:p7|adc_fir:a7|r3[1]   ; adc_module:p7|adc_fir:a7|r4[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.067     ; 1.627      ;
; -0.692 ; adc_module:p7|adc_fir:a5|r3[6]   ; adc_module:p7|adc_fir:a5|r4[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.117      ;
; -0.692 ; adc_module:p7|adc_fir:a4|r8[6]   ; adc_module:p7|adc_fir:a4|r9[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.117      ;
; -0.692 ; adc_module:p7|adc_fir:a6|r2[5]   ; adc_module:p7|adc_fir:a6|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.117      ;
; -0.691 ; adc_module:p7|adc_fir:a7|r7[15]  ; adc_module:p7|adc_fir:a7|r8[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.575     ; 1.117      ;
; -0.691 ; adc_module:p7|adc_fir:a4|r0[10]  ; adc_module:p7|adc_fir:a4|r1[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.574     ; 1.118      ;
; -0.691 ; adc_module:p7|adc_fir:a3|r11[0]  ; adc_module:p7|adc_fir:a3|r12[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.609     ; 1.083      ;
; -0.690 ; adc_module:p7|adc_fir:a4|r0[2]   ; adc_module:p7|adc_fir:a4|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.099     ; 1.592      ;
; -0.690 ; adc_module:p7|adc_fir:a7|r9[0]   ; adc_module:p7|adc_fir:a7|r10[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.611     ; 1.080      ;
; -0.689 ; adc_module:p7|adc_fir:a4|r5[9]   ; adc_module:p7|adc_fir:a4|r6[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.573     ; 1.117      ;
; -0.688 ; adc_module:p7|adc_fir:a3|r5[6]   ; adc_module:p7|adc_fir:a3|r6[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.050     ; 1.639      ;
; -0.684 ; adc_module:p7|adc_fir:a5|r5[2]   ; adc_module:p7|adc_fir:a5|r6[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.082     ; 1.603      ;
; -0.683 ; adc_module:p7|adc_fir:a7|r6[3]   ; adc_module:p7|adc_fir:a7|r7[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.089     ; 1.595      ;
; -0.682 ; adc_module:p7|adc_fir:a7|r10[0]  ; adc_module:p7|adc_fir:a7|r11[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.058     ; 1.625      ;
; -0.681 ; adc_module:p7|adc_fir:a3|r9[13]  ; adc_module:p7|adc_fir:a3|r10[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.072     ; 1.610      ;
; -0.680 ; adc_module:p7|adc_fir:a7|r6[2]   ; adc_module:p7|adc_fir:a7|r7[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.089     ; 1.592      ;
; -0.680 ; adc_module:p7|adc_fir:a6|r3[12]  ; adc_module:p7|adc_fir:a6|r4[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.101     ; 1.580      ;
; -0.679 ; adc_module:p7|adc_fir:a7|r6[4]   ; adc_module:p7|adc_fir:a7|r7[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.089     ; 1.591      ;
; -0.679 ; adc_module:p7|adc_fir:a3|r2[1]   ; adc_module:p7|adc_fir:a3|r3[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.051     ; 1.629      ;
; -0.678 ; adc_module:p7|adc_fir:a4|r5[13]  ; adc_module:p7|adc_fir:a4|r6[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.599      ;
; -0.678 ; adc_module:p7|adc_fir:a4|r7[3]   ; adc_module:p7|adc_fir:a4|r8[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.575     ; 1.104      ;
; -0.678 ; adc_module:p7|adc_fir:a2|r6[14]  ; adc_module:p7|adc_fir:a2|r7[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.065     ; 1.614      ;
; -0.675 ; adc_module:p7|adc_fir:a7|r14[15] ; adc_module:p7|adc_fir:a7|r15[15] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.082     ; 1.594      ;
; -0.674 ; adc_module:p7|adc_fir:a7|r6[11]  ; adc_module:p7|adc_fir:a7|r7[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.088     ; 1.587      ;
; -0.674 ; adc_module:p7|adc_fir:a2|r7[3]   ; adc_module:p7|adc_fir:a2|r8[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.571     ; 1.104      ;
; -0.672 ; adc_module:p7|adc_fir:a4|r2[6]   ; adc_module:p7|adc_fir:a4|r3[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.593      ;
; -0.672 ; adc_module:p7|adc_fir:a2|r9[14]  ; adc_module:p7|adc_fir:a2|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.085     ; 1.588      ;
; -0.671 ; adc_module:p7|adc_fir:a4|r8[7]   ; adc_module:p7|adc_fir:a4|r9[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.086     ; 1.586      ;
; -0.669 ; adc_module:p7|adc_fir:a2|r12[12] ; adc_module:p7|adc_fir:a2|r13[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.060     ; 1.610      ;
; -0.669 ; adc_module:p7|adc_fir:a2|r4[8]   ; adc_module:p7|adc_fir:a2|r5[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.094      ;
; -0.666 ; adc_module:p7|adc_fir:a5|r9[10]  ; adc_module:p7|adc_fir:a5|r10[10] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.082     ; 1.585      ;
; -0.666 ; adc_module:p7|adc_fir:a4|r0[1]   ; adc_module:p7|adc_fir:a4|r1[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.573     ; 1.094      ;
; -0.666 ; adc_module:p7|adc_fir:a7|r11[4]  ; adc_module:p7|adc_fir:a7|r12[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.575     ; 1.092      ;
; -0.665 ; adc_module:p7|adc_fir:a4|r4[8]   ; adc_module:p7|adc_fir:a4|r5[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.573     ; 1.093      ;
; -0.665 ; adc_module:p7|adc_fir:a6|r4[11]  ; adc_module:p7|adc_fir:a6|r5[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.102     ; 1.564      ;
; -0.663 ; adc_module:p7|adc_fir:a2|r6[2]   ; adc_module:p7|adc_fir:a2|r7[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.087     ; 1.577      ;
; -0.662 ; adc_module:p7|adc_fir:a3|r13[10] ; adc_module:p7|adc_fir:a3|r14[10] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.072     ; 1.591      ;
+--------+----------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -1.199 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.166      ;
; -1.112 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.079      ;
; -1.071 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.038      ;
; -1.053 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.020      ;
; -1.023 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.990      ;
; -1.017 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.984      ;
; -0.966 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.933      ;
; -0.925 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.892      ;
; -0.905 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.872      ;
; -0.888 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.855      ;
; -0.377 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.349      ;
; -0.350 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.322      ;
; -0.315 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.287      ;
; -0.313 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.285      ;
; -0.049 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.530      ; 1.510      ;
; -0.049 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.530      ; 1.510      ;
; -0.049 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.530      ; 1.510      ;
; -0.049 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.530      ; 1.510      ;
; -0.049 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.530      ; 1.510      ;
; 0.024  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 0.948      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -1.148 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.115      ;
; -1.050 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.017      ;
; -1.036 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.003      ;
; -1.034 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 2.001      ;
; -1.002 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.969      ;
; -0.972 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.939      ;
; -0.904 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.871      ;
; -0.904 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.871      ;
; -0.888 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.855      ;
; -0.888 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.054     ; 1.855      ;
; -0.333 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.305      ;
; -0.314 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.286      ;
; -0.314 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.286      ;
; -0.298 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.270      ;
; -0.058 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.515      ; 1.504      ;
; -0.058 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.515      ; 1.504      ;
; -0.058 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.515      ; 1.504      ;
; -0.058 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.515      ; 1.504      ;
; -0.058 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.515      ; 1.504      ;
; 0.025  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 0.947      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                                                                                           ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -1.146 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 2.112      ;
; -1.051 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 2.017      ;
; -1.034 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 2.000      ;
; -1.017 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.983      ;
; -1.000 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.966      ;
; -0.970 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.936      ;
; -0.913 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.879      ;
; -0.905 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.871      ;
; -0.888 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.854      ;
; -0.885 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.055     ; 1.851      ;
; -0.482 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.454      ;
; -0.323 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.295      ;
; -0.314 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.286      ;
; -0.312 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.284      ;
; -0.296 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.049     ; 1.268      ;
; -0.043 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.531      ; 1.505      ;
; -0.043 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.531      ; 1.505      ;
; -0.043 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.531      ; 1.505      ;
; -0.043 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.531      ; 1.505      ;
; -0.043 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.531      ; 1.505      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc_module:p7|adc_driver:a1|adccs'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.008 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.974      ;
; -1.006 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.972      ;
; -0.973 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.939      ;
; -0.943 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.909      ;
; -0.888 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.854      ;
; -0.878 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.844      ;
; -0.862 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.828      ;
; -0.862 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.828      ;
; -0.860 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.826      ;
; -0.304 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.055     ; 1.270      ;
; -0.287 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.049     ; 1.259      ;
; -0.287 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.049     ; 1.259      ;
; -0.269 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.049     ; 1.241      ;
; 0.090  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 0.500        ; 0.972      ; 1.654      ;
; 0.114  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.049     ; 0.858      ;
; 0.569  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; 0.972      ; 1.675      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wr'                                                                                       ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.767 ; trsfrm:p6|Ireg0[6]  ; trsfrm:p6|dcnt[6]  ; wr           ; wr          ; 1.000        ; -0.177     ; 1.611      ;
; -0.699 ; trsfrm:p6|Ireg0[4]  ; trsfrm:p6|dcnt[4]  ; wr           ; wr          ; 1.000        ; -0.177     ; 1.543      ;
; -0.608 ; trsfrm:p6|Ireg0[15] ; trsfrm:p6|dcnt[15] ; wr           ; wr          ; 1.000        ; -0.075     ; 1.554      ;
; -0.445 ; trsfrm:p6|Ireg0[1]  ; trsfrm:p6|dcnt[1]  ; wr           ; wr          ; 1.000        ; -0.177     ; 1.289      ;
; -0.422 ; trsfrm:p6|Ireg0[3]  ; trsfrm:p6|dcnt[3]  ; wr           ; wr          ; 1.000        ; 0.142      ; 1.585      ;
; -0.406 ; trsfrm:p6|Ireg0[8]  ; trsfrm:p6|dcnt[8]  ; wr           ; wr          ; 1.000        ; 0.142      ; 1.569      ;
; -0.389 ; trsfrm:p6|Ireg0[10] ; trsfrm:p6|dcnt[10] ; wr           ; wr          ; 1.000        ; -0.177     ; 1.233      ;
; -0.350 ; trsfrm:p6|Ireg0[13] ; trsfrm:p6|dcnt[13] ; wr           ; wr          ; 1.000        ; -0.075     ; 1.296      ;
; -0.335 ; trsfrm:p6|Ireg1[5]  ; trsfrm:p6|dcnt[21] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.676      ;
; -0.254 ; trsfrm:p6|Ireg0[9]  ; trsfrm:p6|dcnt[9]  ; wr           ; wr          ; 1.000        ; 0.142      ; 1.417      ;
; -0.250 ; trsfrm:p6|Ireg1[6]  ; trsfrm:p6|dcnt[22] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.591      ;
; -0.244 ; trsfrm:p6|Ireg0[5]  ; trsfrm:p6|dcnt[5]  ; wr           ; wr          ; 1.000        ; -0.177     ; 1.088      ;
; -0.240 ; trsfrm:p6|Ireg0[14] ; trsfrm:p6|dcnt[14] ; wr           ; wr          ; 1.000        ; 0.353      ; 1.614      ;
; -0.236 ; trsfrm:p6|Ireg0[0]  ; trsfrm:p6|dcnt[0]  ; wr           ; wr          ; 1.000        ; 0.142      ; 1.399      ;
; -0.215 ; trsfrm:p6|Ireg0[7]  ; trsfrm:p6|dcnt[7]  ; wr           ; wr          ; 1.000        ; 0.142      ; 1.378      ;
; -0.213 ; trsfrm:p6|Ireg0[12] ; trsfrm:p6|dcnt[12] ; wr           ; wr          ; 1.000        ; 0.353      ; 1.587      ;
; -0.105 ; trsfrm:p6|Ireg0[2]  ; trsfrm:p6|dcnt[2]  ; wr           ; wr          ; 1.000        ; -0.051     ; 1.075      ;
; -0.045 ; trsfrm:p6|Ireg1[4]  ; trsfrm:p6|dcnt[20] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.386      ;
; -0.042 ; trsfrm:p6|Ireg1[1]  ; trsfrm:p6|dcnt[17] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.383      ;
; -0.037 ; trsfrm:p6|Ireg1[2]  ; trsfrm:p6|dcnt[18] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.378      ;
; -0.010 ; trsfrm:p6|Ireg1[3]  ; trsfrm:p6|dcnt[19] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.351      ;
; -0.009 ; trsfrm:p6|Ireg1[0]  ; trsfrm:p6|dcnt[16] ; wr           ; wr          ; 1.000        ; 0.320      ; 1.350      ;
; 0.000  ; trsfrm:p6|Ireg0[11] ; trsfrm:p6|dcnt[11] ; wr           ; wr          ; 1.000        ; 0.353      ; 1.374      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 95.733 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 4.195      ;
; 95.842 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.053     ; 4.106      ;
; 95.979 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 3.949      ;
; 95.988 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 3.940      ;
; 96.307 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.649      ;
; 96.314 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.642      ;
; 96.535 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.421      ;
; 96.542 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.414      ;
; 96.712 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.244      ;
; 96.719 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.237      ;
; 96.781 ; adc_module:p7|adc_driver:a1|st.s17   ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.064     ; 3.156      ;
; 96.851 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.105      ;
; 96.858 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.098      ;
; 96.920 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.036      ;
; 96.922 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.034      ;
; 96.927 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.029      ;
; 96.929 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 3.027      ;
; 97.011 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.910      ;
; 97.014 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.090     ; 2.897      ;
; 97.019 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.902      ;
; 97.107 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 2.849      ;
; 97.117 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 2.839      ;
; 97.124 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.045     ; 2.832      ;
; 97.192 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.729      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.223 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.660      ;
; 97.239 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.682      ;
; 97.242 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.679      ;
; 97.248 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.673      ;
; 97.251 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.670      ;
; 97.325 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.596      ;
; 97.336 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.118     ; 2.547      ;
; 97.363 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.090     ; 2.548      ;
; 97.390 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.531      ;
; 97.419 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.502      ;
; 97.441 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|st.s7    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.074     ; 2.486      ;
; 97.457 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.464      ;
; 97.466 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.455      ;
; 97.536 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.090     ; 2.375      ;
; 97.656 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.264      ;
; 97.676 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.090     ; 2.235      ;
; 97.745 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.176      ;
; 97.771 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.149      ;
; 97.772 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.149      ;
; 97.791 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.129      ;
; 97.801 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.090     ; 2.110      ;
; 97.802 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.118      ;
; 97.805 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.116      ;
; 97.809 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.111      ;
; 97.814 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.106      ;
; 97.830 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.091      ;
; 97.832 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.088      ;
; 97.859 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 2.062      ;
; 97.903 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.017      ;
; 97.917 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.003      ;
; 97.920 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.000      ;
; 97.937 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.983      ;
; 97.938 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.982      ;
; 97.948 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.972      ;
; 97.955 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.965      ;
; 97.978 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.942      ;
; 97.985 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.935      ;
; 97.990 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.930      ;
; 98.027 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 1.894      ;
; 98.043 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.877      ;
; 98.049 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.871      ;
; 98.063 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.857      ;
; 98.066 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.854      ;
; 98.080 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.840      ;
; 98.083 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.837      ;
; 98.102 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.818      ;
; 98.127 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.793      ;
; 98.136 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 1.785      ;
; 98.169 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 1.752      ;
; 98.174 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.080     ; 1.747      ;
; 98.190 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.729      ;
; 98.191 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.728      ;
; 98.192 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.727      ;
; 98.212 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.707      ;
; 98.279 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.641      ;
; 98.312 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.608      ;
; 98.400 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.520      ;
; 98.416 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.504      ;
; 98.568 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.351      ;
; 98.569 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.350      ;
; 98.570 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.349      ;
; 98.584 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.336      ;
; 98.594 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.325      ;
; 98.601 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.319      ;
; 98.611 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.308      ;
; 98.614 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.305      ;
; 98.616 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.304      ;
; 98.621 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.082     ; 1.298      ;
; 98.627 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.293      ;
; 98.634 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 1.286      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                              ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.232 ; clkdiv:p1|cd      ; clkdiv:p1|cd      ; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.405      ; 0.746      ;
; -0.214 ; clkdiv:p1|cd      ; clkdiv:p1|cd      ; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.405      ; 0.764      ;
; 0.762  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[1]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; clkdiv:p1|cnt[21] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.059      ;
; 0.768  ; clkdiv:p1|cnt[22] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.060      ;
; 0.781  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[0]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.073      ;
; 1.117  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119  ; clkdiv:p1|cnt[21] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.411      ;
; 1.124  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.416      ;
; 1.125  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[1]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.419      ;
; 1.128  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.420      ;
; 1.128  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.420      ;
; 1.133  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.425      ;
; 1.134  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.426      ;
; 1.135  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.427      ;
; 1.135  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.427      ;
; 1.135  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.427      ;
; 1.136  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.428      ;
; 1.137  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.429      ;
; 1.137  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.429      ;
; 1.248  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.540      ;
; 1.248  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.540      ;
; 1.248  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.540      ;
; 1.249  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.541      ;
; 1.250  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.542      ;
; 1.257  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.549      ;
; 1.257  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.549      ;
; 1.257  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.549      ;
; 1.258  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.551      ;
; 1.264  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.556      ;
; 1.265  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.557      ;
; 1.265  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.557      ;
; 1.265  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.557      ;
; 1.266  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.558      ;
; 1.266  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.558      ;
; 1.266  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.558      ;
; 1.267  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.559      ;
; 1.267  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.559      ;
; 1.268  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.560      ;
; 1.273  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.565      ;
; 1.274  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.566      ;
; 1.274  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.566      ;
; 1.274  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.566      ;
; 1.275  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.567      ;
; 1.275  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.567      ;
; 1.275  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.567      ;
; 1.276  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.568      ;
; 1.276  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.568      ;
; 1.277  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.569      ;
; 1.388  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.680      ;
; 1.388  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.680      ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.209 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.785      ;
; -0.194 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 0.785      ;
; -0.193 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 0.785      ;
; -0.152 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 0.826      ;
; -0.150 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.844      ;
; -0.149 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 0.829      ;
; -0.016 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.416      ; 0.963      ;
; 0.046  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.040      ;
; 0.088  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.068      ;
; 0.264  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.431      ; 0.758      ;
; 0.279  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.416      ; 0.758      ;
; 0.280  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.415      ; 0.758      ;
; 0.385  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.415      ; 0.863      ;
; 0.385  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.431      ; 0.879      ;
; 0.389  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.415      ; 0.867      ;
; 0.451  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.746      ;
; 0.452  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.490  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.785      ;
; 0.491  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.785      ;
; 0.508  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.803      ;
; 0.508  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.802      ;
; 0.535  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.431      ; 1.029      ;
; 0.549  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.843      ;
; 0.551  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.845      ;
; 0.555  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.416      ; 1.034      ;
; 0.574  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.417      ; 1.054      ;
; 0.668  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.961      ;
; 0.682  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.977      ;
; 0.682  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.975      ;
; 0.684  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.977      ;
; 0.702  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.996      ;
; 0.710  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.004      ;
; 0.711  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.005      ;
; 0.740  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.035      ;
; 0.799  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.094      ;
; 0.815  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.109      ;
; 0.848  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.143      ;
; 0.868  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.162      ;
; 0.905  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.199      ;
; 0.923  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.217      ;
; 0.959  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.252      ;
; 0.967  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.261      ;
; 1.029  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.530     ; 0.801      ;
; 1.032  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.515     ; 0.819      ;
; 1.039  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.531     ; 0.810      ;
; 1.047  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.530     ; 0.819      ;
; 1.183  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.531     ; 0.954      ;
; 1.191  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.515     ; 0.978      ;
; 1.225  ; mod_dac:p4|dac_seq_crt:m1|dreg   ; mod_dac:p4|dac_seq_crt:m1|sdo    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.733     ; 0.794      ;
; 1.234  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.515     ; 1.021      ;
; 1.239  ; mod_dac:p5|dac_seq_crt:m1|dreg   ; mod_dac:p5|dac_seq_crt:m1|sdo    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.746     ; 0.795      ;
; 1.246  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.531     ; 1.017      ;
; 1.246  ; mod_dac:p3|dac_seq_crt:m1|dreg   ; mod_dac:p3|dac_seq_crt:m1|sdo    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.753     ; 0.795      ;
; 1.312  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.530     ; 1.084      ;
; 1.313  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.515     ; 1.100      ;
; 1.322  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.531     ; 1.093      ;
; 1.330  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.530     ; 1.102      ;
; 1.381  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.675      ;
; 1.410  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.703      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc_module:p7|adc_driver:a1|adccs'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.026 ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 1.036      ; 1.493      ;
; 0.455  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; -0.500       ; 1.036      ; 1.474      ;
; 0.497  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.049      ; 0.758      ;
; 0.769  ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.049      ; 1.030      ;
; 0.773  ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.049      ; 1.034      ;
; 0.786  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.053      ;
; 0.791  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.049      ; 1.052      ;
; 1.118  ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.385      ;
; 1.128  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.395      ;
; 1.128  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.395      ;
; 1.128  ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.395      ;
; 1.137  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.404      ;
; 1.137  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.404      ;
; 1.249  ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.516      ;
; 1.268  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.535      ;
; 1.268  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.055      ; 1.535      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                                                                                           ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.028 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 1.021      ; 1.331      ;
; 0.028 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 1.021      ; 1.331      ;
; 0.028 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 1.021      ; 1.331      ;
; 0.028 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 1.021      ; 1.331      ;
; 0.028 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 1.021      ; 1.331      ;
; 0.794 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.055      ;
; 0.797 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.058      ;
; 0.805 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.066      ;
; 0.821 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.082      ;
; 1.008 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.269      ;
; 1.143 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.410      ;
; 1.152 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.419      ;
; 1.153 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.420      ;
; 1.153 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.420      ;
; 1.161 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.428      ;
; 1.162 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.429      ;
; 1.274 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.541      ;
; 1.283 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.550      ;
; 1.293 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.560      ;
; 1.302 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.055      ; 1.569      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                                                                                           ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.029 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 1.019      ; 1.330      ;
; 0.029 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 1.019      ; 1.330      ;
; 0.029 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 1.019      ; 1.330      ;
; 0.029 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 1.019      ; 1.330      ;
; 0.029 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 1.019      ; 1.330      ;
; 0.557 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 0.818      ;
; 0.795 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.056      ;
; 0.798 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.059      ;
; 0.834 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.095      ;
; 0.853 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.114      ;
; 1.144 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.410      ;
; 1.154 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.420      ;
; 1.163 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.429      ;
; 1.184 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.450      ;
; 1.192 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.458      ;
; 1.201 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.467      ;
; 1.315 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.581      ;
; 1.324 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.590      ;
; 1.332 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.598      ;
; 1.341 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.607      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                                                                                           ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.043 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 1.006      ; 1.331      ;
; 0.043 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 1.006      ; 1.331      ;
; 0.043 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 1.006      ; 1.331      ;
; 0.043 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 1.006      ; 1.331      ;
; 0.043 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 1.006      ; 1.331      ;
; 0.557 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 0.818      ;
; 0.796 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.057      ;
; 0.798 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.059      ;
; 0.821 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.082      ;
; 0.826 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.049      ; 1.087      ;
; 1.145 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.411      ;
; 1.154 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.420      ;
; 1.154 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.420      ;
; 1.163 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.429      ;
; 1.163 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.429      ;
; 1.176 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.442      ;
; 1.276 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.542      ;
; 1.285 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.551      ;
; 1.294 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.560      ;
; 1.303 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.054      ; 1.569      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                                                                                                             ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.336 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ; adc_module:p7|adc_fir:a3|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.489     ; 0.079      ;
; 0.342 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ; adc_module:p7|adc_fir:a2|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.495     ; 0.079      ;
; 0.343 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ; adc_module:p7|adc_fir:a2|r0[14]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.496     ; 0.079      ;
; 0.344 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ; adc_module:p7|adc_fir:a2|r0[2]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.497     ; 0.079      ;
; 0.348 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ; adc_module:p7|adc_fir:a3|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.501     ; 0.079      ;
; 0.355 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ; adc_module:p7|adc_fir:a2|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.508     ; 0.079      ;
; 0.365 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ; adc_module:p7|adc_fir:a3|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.518     ; 0.079      ;
; 0.371 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ; adc_module:p7|adc_fir:a3|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.524     ; 0.079      ;
; 0.372 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ; adc_module:p7|adc_fir:a3|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.525     ; 0.079      ;
; 0.373 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ; adc_module:p7|adc_fir:a2|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.526     ; 0.079      ;
; 0.375 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ; adc_module:p7|adc_fir:a2|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.528     ; 0.079      ;
; 0.376 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ; adc_module:p7|adc_fir:a2|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.529     ; 0.079      ;
; 0.376 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ; adc_module:p7|adc_fir:a2|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.529     ; 0.079      ;
; 0.383 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ; adc_module:p7|adc_fir:a6|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.536     ; 0.079      ;
; 0.386 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ; adc_module:p7|adc_fir:a6|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.539     ; 0.079      ;
; 0.386 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ; adc_module:p7|adc_fir:a2|r0[0]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.539     ; 0.079      ;
; 0.387 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ; adc_module:p7|adc_fir:a2|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.540     ; 0.079      ;
; 0.419 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ; adc_module:p7|adc_fir:a7|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.572     ; 0.079      ;
; 0.420 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ; adc_module:p7|adc_fir:a6|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.573     ; 0.079      ;
; 0.424 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][4]  ; adc_module:p7|adc_fir:a3|r0[4]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.577     ; 0.079      ;
; 0.425 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][3]  ; adc_module:p7|adc_fir:a3|r0[3]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.578     ; 0.079      ;
; 0.425 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][1]  ; adc_module:p7|adc_fir:a3|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.578     ; 0.079      ;
; 0.445 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][7]  ; adc_module:p7|adc_fir:a7|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.598     ; 0.079      ;
; 0.448 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][15] ; adc_module:p7|adc_fir:a3|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.005      ; 0.685      ;
; 0.453 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][8]  ; adc_module:p7|adc_fir:a4|r0[8]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.212     ; 0.473      ;
; 0.453 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ; adc_module:p7|adc_fir:a2|r0[8]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.001      ; 0.686      ;
; 0.454 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][12] ; adc_module:p7|adc_fir:a4|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.214     ; 0.472      ;
; 0.457 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ; adc_module:p7|adc_fir:a6|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.610     ; 0.079      ;
; 0.457 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ; adc_module:p7|adc_fir:a6|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.610     ; 0.079      ;
; 0.475 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][9]  ; adc_module:p7|adc_fir:a7|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.628     ; 0.079      ;
; 0.475 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ; adc_module:p7|adc_fir:a4|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.024     ; 0.683      ;
; 0.475 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ; adc_module:p7|adc_fir:a4|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.023     ; 0.684      ;
; 0.475 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ; adc_module:p7|adc_fir:a4|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.023     ; 0.684      ;
; 0.477 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][15] ; adc_module:p7|adc_fir:a7|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.630     ; 0.079      ;
; 0.477 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][13] ; adc_module:p7|adc_fir:a7|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.630     ; 0.079      ;
; 0.478 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][10] ; adc_module:p7|adc_fir:a7|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.631     ; 0.079      ;
; 0.479 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][1]  ; adc_module:p7|adc_fir:a4|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.237     ; 0.474      ;
; 0.485 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][5]  ; adc_module:p7|adc_fir:a7|r0[5]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.638     ; 0.079      ;
; 0.488 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][6]  ; adc_module:p7|adc_fir:a7|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.641     ; 0.079      ;
; 0.489 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][0]  ; adc_module:p7|adc_fir:a7|r0[0]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.642     ; 0.079      ;
; 0.501 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ; adc_module:p7|adc_fir:a4|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.049     ; 0.684      ;
; 0.505 ; adc_module:p7|adc_fir:a6|r10[15]              ; adc_module:p7|adc_fir:a6|r11[15] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.799      ;
; 0.506 ; adc_module:p7|adc_fir:a5|r0[14]               ; adc_module:p7|adc_fir:a5|r1[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a4|r12[14]              ; adc_module:p7|adc_fir:a4|r13[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a4|r12[11]              ; adc_module:p7|adc_fir:a4|r13[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a7|r5[10]               ; adc_module:p7|adc_fir:a7|r6[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a5|r4[0]                ; adc_module:p7|adc_fir:a5|r5[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a7|r5[2]                ; adc_module:p7|adc_fir:a7|r6[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a2|r5[10]               ; adc_module:p7|adc_fir:a2|r6[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.799      ;
; 0.506 ; adc_module:p7|adc_fir:a2|r6[8]                ; adc_module:p7|adc_fir:a2|r7[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a6|r13[0]               ; adc_module:p7|adc_fir:a6|r14[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_fir:a7|r13[4]               ; adc_module:p7|adc_fir:a7|r14[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.800      ;
; 0.506 ; adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ; adc_module:p7|adc_fir:a5|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.114     ; 0.624      ;
; 0.507 ; adc_module:p7|adc_fir:a5|r6[13]               ; adc_module:p7|adc_fir:a5|r7[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a5|r12[8]               ; adc_module:p7|adc_fir:a5|r13[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a7|r2[8]                ; adc_module:p7|adc_fir:a7|r3[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a5|r10[4]               ; adc_module:p7|adc_fir:a5|r11[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a6|r8[15]               ; adc_module:p7|adc_fir:a6|r9[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a3|r12[14]              ; adc_module:p7|adc_fir:a3|r13[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a3|r4[14]               ; adc_module:p7|adc_fir:a3|r5[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a6|r8[14]               ; adc_module:p7|adc_fir:a6|r9[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a2|r13[13]              ; adc_module:p7|adc_fir:a2|r14[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a6|r12[13]              ; adc_module:p7|adc_fir:a6|r13[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a2|r8[12]               ; adc_module:p7|adc_fir:a2|r9[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a2|r5[7]                ; adc_module:p7|adc_fir:a2|r6[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a3|r12[7]               ; adc_module:p7|adc_fir:a3|r13[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a6|r13[7]               ; adc_module:p7|adc_fir:a6|r14[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a2|r7[5]                ; adc_module:p7|adc_fir:a2|r8[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a2|r11[1]               ; adc_module:p7|adc_fir:a2|r12[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a2|r6[1]                ; adc_module:p7|adc_fir:a2|r7[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.800      ;
; 0.507 ; adc_module:p7|adc_fir:a3|r9[5]                ; adc_module:p7|adc_fir:a3|r10[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a3|r9[0]                ; adc_module:p7|adc_fir:a3|r10[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a6|r7[1]                ; adc_module:p7|adc_fir:a6|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.507 ; adc_module:p7|adc_fir:a7|r12[4]               ; adc_module:p7|adc_fir:a7|r13[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a7|r9[14]               ; adc_module:p7|adc_fir:a7|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a5|r7[12]               ; adc_module:p7|adc_fir:a5|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a5|r8[11]               ; adc_module:p7|adc_fir:a5|r9[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a5|r9[6]                ; adc_module:p7|adc_fir:a5|r10[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a5|r9[5]                ; adc_module:p7|adc_fir:a5|r10[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a4|r3[3]                ; adc_module:p7|adc_fir:a4|r4[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a7|r3[5]                ; adc_module:p7|adc_fir:a7|r4[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a3|r3[15]               ; adc_module:p7|adc_fir:a3|r4[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a2|r10[14]              ; adc_module:p7|adc_fir:a2|r11[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a6|r7[12]               ; adc_module:p7|adc_fir:a6|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a2|r3[7]                ; adc_module:p7|adc_fir:a2|r4[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a6|r12[7]               ; adc_module:p7|adc_fir:a6|r13[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a3|r12[6]               ; adc_module:p7|adc_fir:a3|r13[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a2|r6[5]                ; adc_module:p7|adc_fir:a2|r7[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a2|r5[3]                ; adc_module:p7|adc_fir:a2|r6[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a2|r12[0]               ; adc_module:p7|adc_fir:a2|r13[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a3|r10[4]               ; adc_module:p7|adc_fir:a3|r11[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.801      ;
; 0.508 ; adc_module:p7|adc_fir:a3|r13[1]               ; adc_module:p7|adc_fir:a3|r14[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a6|r11[5]               ; adc_module:p7|adc_fir:a6|r12[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a6|r11[4]               ; adc_module:p7|adc_fir:a6|r12[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.508 ; adc_module:p7|adc_fir:a6|r9[2]                ; adc_module:p7|adc_fir:a6|r10[2]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.802      ;
; 0.509 ; adc_module:p7|adc_fir:a4|r8[15]               ; adc_module:p7|adc_fir:a4|r9[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; adc_module:p7|adc_fir:a4|r10[13]              ; adc_module:p7|adc_fir:a4|r11[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; adc_module:p7|adc_fir:a7|r7[9]                ; adc_module:p7|adc_fir:a7|r8[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; adc_module:p7|adc_fir:a5|r12[1]               ; adc_module:p7|adc_fir:a5|r13[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; adc_module:p7|adc_fir:a5|r10[1]               ; adc_module:p7|adc_fir:a5|r11[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.082      ; 0.803      ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:p1|cd'                                                                             ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node           ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+
; 0.452 ; chdiv:p2|ins2[21]   ; chdiv:p2|ins2[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; chdiv:p2|ins1[21]   ; chdiv:p2|ins1[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins1[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.028      ;
; 0.465 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 0.758      ;
; 0.476 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins1[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.040      ;
; 0.477 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins1[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.314      ; 1.033      ;
; 0.496 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins1[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.321      ; 1.059      ;
; 0.497 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins1[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.321      ; 1.060      ;
; 0.499 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins1[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.321      ; 1.062      ;
; 0.506 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins1[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.314      ; 1.062      ;
; 0.525 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins0[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.314      ; 1.081      ;
; 0.527 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins0[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.314      ; 1.083      ;
; 0.611 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins1[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.175      ;
; 0.631 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins1[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.195      ;
; 0.647 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins1[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.211      ;
; 0.652 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins1[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.216      ;
; 0.657 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins0[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.224      ;
; 0.670 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins0[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.237      ;
; 0.671 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins2[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.236      ;
; 0.680 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins0[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.137      ; 1.059      ;
; 0.682 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins0[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.137      ; 1.061      ;
; 0.687 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins2[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.252      ;
; 0.687 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins0[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.254      ;
; 0.689 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins2[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.316      ; 1.247      ;
; 0.691 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins2[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.256      ;
; 0.691 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins0[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.258      ;
; 0.691 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins0[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.258      ;
; 0.692 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins2[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.316      ; 1.250      ;
; 0.696 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins2[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.261      ;
; 0.696 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins2[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.261      ;
; 0.696 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins0[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.263      ;
; 0.703 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins2[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.268      ;
; 0.704 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins0[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.137      ; 1.083      ;
; 0.714 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins2[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.279      ;
; 0.733 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins2[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.298      ;
; 0.735 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins2[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.300      ;
; 0.744 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.037      ;
; 0.816 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins0[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.325      ; 1.383      ;
; 0.839 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins2[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.323      ; 1.404      ;
; 0.841 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins1[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.322      ; 1.405      ;
; 0.847 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins2[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.285      ; 1.374      ;
; 0.853 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.146      ;
; 0.855 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.148      ;
; 0.856 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.149      ;
; 0.860 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.153      ;
; 0.863 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.156      ;
; 0.881 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins0[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.326      ; 1.449      ;
; 0.900 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins1[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.284      ; 1.426      ;
; 0.905 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins0[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.287      ; 1.434      ;
; 0.908 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins1[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.134      ; 1.284      ;
; 0.909 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins2[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.134      ; 1.285      ;
; 0.913 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins1[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.133      ; 1.288      ;
; 0.917 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins1[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.133      ; 1.292      ;
; 0.929 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins0[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.326      ; 1.497      ;
; 0.940 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins0[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.326      ; 1.508      ;
; 0.968 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.260      ;
; 0.972 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.264      ;
; 0.972 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.264      ;
; 0.975 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.267      ;
; 0.977 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.269      ;
; 1.000 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.293      ;
; 1.038 ; chdiv:p2|cnt[1]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.334      ;
; 1.059 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins2[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.134      ; 1.435      ;
; 1.061 ; chdiv:p2|cnt[1]     ; chdiv:p2|c1       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.357      ;
; 1.062 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.358      ;
; 1.063 ; chdiv:p2|cnt[1]     ; chdiv:p2|c2       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.359      ;
; 1.069 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.362      ;
; 1.100 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins2[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.134      ; 1.476      ;
; 1.137 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.430      ;
; 1.140 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.433      ;
; 1.140 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.433      ;
; 1.146 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.439      ;
; 1.148 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.441      ;
; 1.149 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.081      ; 1.442      ;
; 1.155 ; chdiv:p2|cnt[0]     ; chdiv:p2|c2       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.451      ;
; 1.183 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.475      ;
; 1.184 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.080      ; 1.476      ;
; 1.184 ; chdiv:p2|cnt[0]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.480      ;
; 1.184 ; chdiv:p2|cnt[0]     ; chdiv:p2|c1       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.480      ;
; 1.204 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.500      ;
; 1.204 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.500      ;
; 1.204 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.500      ;
; 1.204 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.500      ;
; 1.205 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.501      ;
; 1.205 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.084      ; 1.501      ;
; 1.265 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.559      ;
; 1.275 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.569      ;
; 1.276 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.570      ;
; 1.277 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.571      ;
; 1.280 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.574      ;
; 1.280 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.574      ;
; 1.283 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.577      ;
; 1.285 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.579      ;
; 1.285 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.579      ;
; 1.287 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.581      ;
; 1.288 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.582      ;
; 1.289 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.082      ; 1.583      ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                   ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.452 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.746      ;
; 0.506 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|st.s9    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.799      ;
; 0.508 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|st.s16   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|st.s17   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|st.s10   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.803      ;
; 0.516 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|st.s4    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 0.810      ;
; 0.518 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|st.s12   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.811      ;
; 0.519 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|st.s15   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.812      ;
; 0.639 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 0.933      ;
; 0.657 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 0.951      ;
; 0.670 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 0.963      ;
; 0.714 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|st.s13   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.007      ;
; 0.723 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|st.s11   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.016      ;
; 0.730 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|st.s8    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.023      ;
; 0.754 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.048      ;
; 0.762 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.059      ;
; 0.772 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.068      ;
; 0.798 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.092      ;
; 0.901 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.195      ;
; 0.902 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.196      ;
; 0.903 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.197      ;
; 0.907 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|st.s14   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.200      ;
; 0.907 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.200      ;
; 0.924 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.217      ;
; 0.940 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.234      ;
; 1.048 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.341      ;
; 1.064 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.357      ;
; 1.108 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.403      ;
; 1.115 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.409      ;
; 1.119 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.412      ;
; 1.124 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.417      ;
; 1.127 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.420      ;
; 1.136 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.429      ;
; 1.180 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.473      ;
; 1.230 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.533      ;
; 1.243 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.537      ;
; 1.245 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.539      ;
; 1.246 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.541      ;
; 1.248 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.543      ;
; 1.259 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.552      ;
; 1.267 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.560      ;
; 1.276 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.569      ;
; 1.312 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.606      ;
; 1.315 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.609      ;
; 1.320 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.613      ;
; 1.334 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.628      ;
; 1.379 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.672      ;
; 1.388 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.681      ;
; 1.390 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.683      ;
; 1.399 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.692      ;
; 1.434 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.727      ;
; 1.486 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.779      ;
; 1.490 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.784      ;
; 1.590 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.884      ;
; 1.611 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.896      ;
; 1.620 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.914      ;
; 1.681 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.975      ;
; 1.683 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.977      ;
; 1.694 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 1.988      ;
; 1.703 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.081      ; 1.996      ;
; 1.762 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.047      ;
; 1.846 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.131      ;
; 1.927 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|st.s7    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.100      ; 2.239      ;
; 1.946 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.240      ;
; 2.014 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.308      ;
; 2.014 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.308      ;
; 2.028 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.322      ;
; 2.043 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.337      ;
; 2.073 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.330      ;
; 2.113 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.398      ;
; 2.182 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.476      ;
; 2.182 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.476      ;
; 2.198 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.492      ;
; 2.198 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.492      ;
; 2.207 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.082      ; 2.501      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.257 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.045      ; 2.514      ;
; 2.278 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.118      ; 2.608      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wr'                                                                                       ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.547 ; trsfrm:p6|Ireg1[0]  ; trsfrm:p6|dcnt[16] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.258      ;
; 0.557 ; trsfrm:p6|Ireg0[11] ; trsfrm:p6|dcnt[11] ; wr           ; wr          ; 0.000        ; 0.531      ; 1.300      ;
; 0.560 ; trsfrm:p6|Ireg1[3]  ; trsfrm:p6|dcnt[19] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.271      ;
; 0.587 ; trsfrm:p6|Ireg1[2]  ; trsfrm:p6|dcnt[18] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.298      ;
; 0.594 ; trsfrm:p6|Ireg1[1]  ; trsfrm:p6|dcnt[17] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.305      ;
; 0.596 ; trsfrm:p6|Ireg1[4]  ; trsfrm:p6|dcnt[20] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.307      ;
; 0.676 ; trsfrm:p6|Ireg0[2]  ; trsfrm:p6|dcnt[2]  ; wr           ; wr          ; 0.000        ; 0.112      ; 1.000      ;
; 0.731 ; trsfrm:p6|Ireg0[7]  ; trsfrm:p6|dcnt[7]  ; wr           ; wr          ; 0.000        ; 0.352      ; 1.295      ;
; 0.759 ; trsfrm:p6|Ireg0[5]  ; trsfrm:p6|dcnt[5]  ; wr           ; wr          ; 0.000        ; 0.045      ; 1.016      ;
; 0.760 ; trsfrm:p6|Ireg0[0]  ; trsfrm:p6|dcnt[0]  ; wr           ; wr          ; 0.000        ; 0.352      ; 1.324      ;
; 0.766 ; trsfrm:p6|Ireg0[12] ; trsfrm:p6|dcnt[12] ; wr           ; wr          ; 0.000        ; 0.531      ; 1.509      ;
; 0.773 ; trsfrm:p6|Ireg0[9]  ; trsfrm:p6|dcnt[9]  ; wr           ; wr          ; 0.000        ; 0.352      ; 1.337      ;
; 0.794 ; trsfrm:p6|Ireg0[14] ; trsfrm:p6|dcnt[14] ; wr           ; wr          ; 0.000        ; 0.531      ; 1.537      ;
; 0.807 ; trsfrm:p6|Ireg1[6]  ; trsfrm:p6|dcnt[22] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.518      ;
; 0.880 ; trsfrm:p6|Ireg1[5]  ; trsfrm:p6|dcnt[21] ; wr           ; wr          ; 0.000        ; 0.499      ; 1.591      ;
; 0.907 ; trsfrm:p6|Ireg0[10] ; trsfrm:p6|dcnt[10] ; wr           ; wr          ; 0.000        ; 0.045      ; 1.164      ;
; 0.938 ; trsfrm:p6|Ireg0[13] ; trsfrm:p6|dcnt[13] ; wr           ; wr          ; 0.000        ; 0.091      ; 1.241      ;
; 0.945 ; trsfrm:p6|Ireg0[3]  ; trsfrm:p6|dcnt[3]  ; wr           ; wr          ; 0.000        ; 0.352      ; 1.509      ;
; 0.946 ; trsfrm:p6|Ireg0[8]  ; trsfrm:p6|dcnt[8]  ; wr           ; wr          ; 0.000        ; 0.352      ; 1.510      ;
; 0.984 ; trsfrm:p6|Ireg0[1]  ; trsfrm:p6|dcnt[1]  ; wr           ; wr          ; 0.000        ; 0.045      ; 1.241      ;
; 1.175 ; trsfrm:p6|Ireg0[15] ; trsfrm:p6|dcnt[15] ; wr           ; wr          ; 0.000        ; 0.091      ; 1.478      ;
; 1.216 ; trsfrm:p6|Ireg0[4]  ; trsfrm:p6|dcnt[4]  ; wr           ; wr          ; 0.000        ; 0.045      ; 1.473      ;
; 1.271 ; trsfrm:p6|Ireg0[6]  ; trsfrm:p6|dcnt[6]  ; wr           ; wr          ; 0.000        ; 0.045      ; 1.528      ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mod_dac:p5|dac_clk_src:m0|pck'                                                                                                                        ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.855 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.302      ; 1.369      ;
; 1.162 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.302      ; 1.676      ;
; 1.432 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.302      ; 1.946      ;
; 1.545 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.302      ; 2.059      ;
; 1.762 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.302      ; 2.276      ;
; 3.528 ; chdiv:p2|ins2[13]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.135      ;
; 3.727 ; chdiv:p2|ins2[8]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.616     ; 2.333      ;
; 3.739 ; chdiv:p2|ins2[15]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.346      ;
; 3.946 ; chdiv:p2|ins2[14]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.553      ;
; 3.960 ; chdiv:p2|ins2[21]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.567      ;
; 3.964 ; chdiv:p2|ins2[12]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.571      ;
; 3.975 ; chdiv:p2|ins2[6]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.582      ;
; 4.014 ; chdiv:p2|ins2[10]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.621      ;
; 4.110 ; chdiv:p2|ins2[4]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.717      ;
; 4.128 ; chdiv:p2|ins2[16]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.735      ;
; 4.168 ; chdiv:p2|ins2[18]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.775      ;
; 4.177 ; chdiv:p2|ins2[7]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.784      ;
; 4.184 ; chdiv:p2|ins2[11]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.616     ; 2.790      ;
; 4.263 ; chdiv:p2|ins2[19]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.870      ;
; 4.272 ; chdiv:p2|ins2[5]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.879      ;
; 4.323 ; chdiv:p2|ins2[9]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 2.930      ;
; 4.532 ; chdiv:p2|ins2[17]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.615     ; 3.139      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mod_dac:p3|dac_clk_src:m0|pck'                                                                                                                        ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 1.014 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.296      ; 1.522      ;
; 1.174 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.296      ; 1.682      ;
; 1.271 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.296      ; 1.779      ;
; 1.472 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.296      ; 1.980      ;
; 1.600 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.296      ; 2.108      ;
; 3.269 ; chdiv:p2|ins0[13]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.624     ; 1.867      ;
; 3.663 ; chdiv:p2|ins0[12]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.619     ; 2.266      ;
; 3.722 ; chdiv:p2|ins0[4]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.624     ; 2.320      ;
; 3.723 ; chdiv:p2|ins0[21]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.322      ;
; 3.769 ; chdiv:p2|ins0[14]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.619     ; 2.372      ;
; 3.779 ; chdiv:p2|ins0[5]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.624     ; 2.377      ;
; 3.835 ; chdiv:p2|ins0[10]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.434      ;
; 3.893 ; chdiv:p2|ins0[6]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.624     ; 2.491      ;
; 3.951 ; chdiv:p2|ins0[8]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.550      ;
; 3.958 ; chdiv:p2|ins0[7]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.624     ; 2.556      ;
; 3.980 ; chdiv:p2|ins0[16]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.579      ;
; 4.040 ; chdiv:p2|ins0[11]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.639      ;
; 4.077 ; chdiv:p2|ins0[15]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.624     ; 2.675      ;
; 4.136 ; chdiv:p2|ins0[18]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.735      ;
; 4.184 ; chdiv:p2|ins0[19]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.783      ;
; 4.208 ; chdiv:p2|ins0[9]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.807      ;
; 4.380 ; chdiv:p2|ins0[17]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.623     ; 2.979      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mod_dac:p4|dac_clk_src:m0|pck'                                                                                                                        ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 1.038 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.272      ; 1.522      ;
; 1.441 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.272      ; 1.925      ;
; 1.443 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.272      ; 1.927      ;
; 1.713 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.272      ; 2.197      ;
; 1.754 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.272      ; 2.238      ;
; 3.293 ; chdiv:p2|ins1[12]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.644     ; 1.871      ;
; 3.864 ; chdiv:p2|ins1[21]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.441      ;
; 3.911 ; chdiv:p2|ins1[13]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.488      ;
; 3.914 ; chdiv:p2|ins1[5]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.644     ; 2.492      ;
; 4.060 ; chdiv:p2|ins1[18]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.637      ;
; 4.063 ; chdiv:p2|ins1[14]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.644     ; 2.641      ;
; 4.087 ; chdiv:p2|ins1[16]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.664      ;
; 4.191 ; chdiv:p2|ins1[8]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.768      ;
; 4.193 ; chdiv:p2|ins1[7]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.770      ;
; 4.205 ; chdiv:p2|ins1[15]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.782      ;
; 4.214 ; chdiv:p2|ins1[4]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.791      ;
; 4.309 ; chdiv:p2|ins1[17]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.644     ; 2.887      ;
; 4.324 ; chdiv:p2|ins1[11]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 2.901      ;
; 4.456 ; chdiv:p2|ins1[19]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 3.033      ;
; 4.497 ; chdiv:p2|ins1[6]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 3.074      ;
; 4.504 ; chdiv:p2|ins1[10]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.645     ; 3.081      ;
; 4.524 ; chdiv:p2|ins1[9]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.644     ; 3.102      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'wr'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; wr    ; Rise       ; wr                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[9]   ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[11] ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[3]  ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[9]  ;
; 0.160  ; 0.380        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[13] ;
; 0.160  ; 0.380        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[15] ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[10] ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[1]  ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[4]  ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[5]  ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[6]  ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[12] ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[11]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[12]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[13]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[14]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[15]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[16]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[17]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[18]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[19]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[20]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[21]  ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[22]  ;
; 0.174  ; 0.394        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[10] ;
; 0.174  ; 0.394        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[8]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[0]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[13] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[14] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[15] ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[1]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[2]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[4]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[5]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[6]  ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[7]  ;
; 0.197  ; 0.417        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[2]   ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[0]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                          ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                               ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[12] ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:p1|cd'                                                 ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[9]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c0       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c1       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c2       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[10] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[11] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[13] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[15] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[16] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[17] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[18] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[19] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[21] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[4]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[5]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[6]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[7]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[8]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[9]  ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[13] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[10] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[12] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[13] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[14] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[15] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[16] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[17] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[18] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[19] ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[4]  ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[5]  ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[6]  ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[7]  ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[9]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[0]   ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[1]   ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[2]   ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[12] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[14] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[10] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[11] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[12] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[14] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[15] ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adccs'                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[0]|clk                    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[1]|clk                    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[2]|clk                    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[3]|clk                    ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a1|adccs|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a1|adccs|q                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[0]|clk                    ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[1]|clk                    ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[2]|clk                    ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[3]|clk                    ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[4]|clk                    ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; 0.290  ; 0.478        ; 0.188          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[0]|clk                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[1]|clk                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[2]|clk                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[3]|clk                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m0|nck|q                      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[0]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[1]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[2]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[3]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[0]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[1]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[2]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[3]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m0|nck|q                      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[0]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[1]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[2]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[3]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; 0.300  ; 0.520        ; 0.220          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[0]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[1]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[2]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[3]|clk                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m0|nck|q                      ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[0]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[1]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[2]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[3]|clk                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|pck'                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.343  ; 0.531        ; 0.188          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m0|pck|q                    ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|pck'                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.347  ; 0.535        ; 0.188          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m0|pck|q                    ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|pck'                                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m0|pck|q                    ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adcrd'                                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.205 ; 0.205        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][13] ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][12] ;
; 0.240 ; 0.240        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][3]  ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][0]  ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][1]  ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][2]  ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][4]  ;
; 0.241 ; 0.241        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][6]  ;
; 0.243 ; 0.243        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ;
; 0.243 ; 0.243        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][8]  ;
; 0.243 ; 0.243        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][13]|datad                 ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][5]  ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][14] ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][11] ;
; 0.266 ; 0.266        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][12]|datad                 ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][3]|datad                  ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][0]|datad                  ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][1]|datad                  ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][2]|datad                  ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][4]|datad                  ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][6]|datad                  ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][15]|datad                 ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][8]|datad                  ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][5]|datad                  ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][14]|datad                 ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][11]|datad                 ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][9]  ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][10] ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][9]|datac                  ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][10]|datac                 ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][11] ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][5]  ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][8]  ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][4]  ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][2]  ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][0]  ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][15] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][5]  ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][13] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][14] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][10] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][9]  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][15] ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][2]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][3]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][4]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][6]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][7]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][0]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][3]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][5]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][6]  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][1]  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][3]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][2]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][4]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][5]  ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][7]  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][2]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][7]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][7]  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][13] ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][15] ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][8]  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][9]  ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][10] ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][0]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][1]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][3]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][4]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][5]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][6]  ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~4clkctrl|inclk[0]              ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~4clkctrl|outclk                ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 5.275 ; 5.495        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cd                                                         ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[11]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[12]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[13]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[14]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[15]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[16]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[17]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[18]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[19]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[20]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[21]                                                    ;
; 5.277 ; 5.497        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[22]                                                    ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[0]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[10]                                                    ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[1]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[2]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[3]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[4]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[5]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[6]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[7]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[8]                                                     ;
; 5.278 ; 5.498        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[9]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[0]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[10]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[11]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[12]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[13]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[14]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[15]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[16]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[17]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[18]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[19]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[1]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[20]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[21]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[22]                                                    ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[2]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[3]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[4]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[5]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[6]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[7]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[8]                                                     ;
; 5.424 ; 5.612        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[9]                                                     ;
; 5.427 ; 5.615        ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cd                                                         ;
; 5.522 ; 5.522        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 5.522 ; 5.522        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.544 ; 5.544        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cd|clk                                                            ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[11]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[12]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[13]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[14]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[15]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[16]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[17]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[18]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[19]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[20]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[21]|clk                                                       ;
; 5.546 ; 5.546        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[22]|clk                                                       ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[0]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[10]|clk                                                       ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[1]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[2]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[3]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[4]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[5]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[6]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[7]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[8]|clk                                                        ;
; 5.547 ; 5.547        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[9]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[0]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[10]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[11]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[12]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[13]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[14]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[15]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[16]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[17]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[18]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[19]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[1]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[20]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[21]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[22]|clk                                                       ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[2]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[3]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[4]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[5]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[6]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[7]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[8]|clk                                                        ;
; 5.564 ; 5.564        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[9]|clk                                                        ;
; 5.567 ; 5.567        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cd|clk                                                            ;
; 5.587 ; 5.587        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 5.587 ; 5.587        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 9.718 ; 9.938        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|ldac                                       ;
; 9.718 ; 9.938        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|scl                                        ;
; 9.718 ; 9.938        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sdo                                        ;
; 9.718 ; 9.938        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s1                                      ;
; 9.719 ; 9.939        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|nck                                        ;
; 9.719 ; 9.939        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|pck                                        ;
; 9.719 ; 9.939        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt_en                                     ;
; 9.719 ; 9.939        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s0                                      ;
; 9.719 ; 9.939        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s2                                      ;
; 9.719 ; 9.939        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sync                                       ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|nck                                        ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|pck                                        ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt_en                                     ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|ldac                                       ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|scl                                        ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sdo                                        ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s0                                      ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s1                                      ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s2                                      ;
; 9.720 ; 9.940        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sync                                       ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|drst                                       ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|nck                                        ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|pck                                        ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt_en                                     ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|ldac                                       ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|scl                                        ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s0                                      ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s1                                      ;
; 9.722 ; 9.942        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s2                                      ;
; 9.723 ; 9.943        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|drst                                       ;
; 9.723 ; 9.943        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sdo                                        ;
; 9.723 ; 9.943        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sync                                       ;
; 9.726 ; 9.946        ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|drst                                       ;
; 9.864 ; 10.052       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|drst                                       ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|nck                                        ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|pck                                        ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt_en                                     ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|ldac                                       ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|scl                                        ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s0                                      ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s1                                      ;
; 9.867 ; 10.055       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s2                                      ;
; 9.868 ; 10.056       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|drst                                       ;
; 9.868 ; 10.056       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|drst                                       ;
; 9.868 ; 10.056       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sdo                                        ;
; 9.868 ; 10.056       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sync                                       ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|nck                                        ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|pck                                        ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt_en                                     ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|ldac                                       ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|scl                                        ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sdo                                        ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s0                                      ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s1                                      ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s2                                      ;
; 9.870 ; 10.058       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sync                                       ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|nck                                        ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|pck                                        ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt_en                                     ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|ldac                                       ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|scl                                        ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sdo                                        ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s0                                      ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s1                                      ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s2                                      ;
; 9.872 ; 10.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sync                                       ;
; 9.967 ; 9.967        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9.967 ; 9.967        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|ldac|clk                                                       ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|scl|clk                                                        ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|sdo|clk                                                        ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s1|clk                                                      ;
; 9.988 ; 9.988        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m0|nck|clk                                                        ;
; 9.988 ; 9.988        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m0|pck|clk                                                        ;
; 9.988 ; 9.988        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|cnt_en|clk                                                     ;
; 9.988 ; 9.988        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s0|clk                                                      ;
; 9.988 ; 9.988        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s2|clk                                                      ;
; 9.988 ; 9.988        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|sync|clk                                                       ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m0|nck|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m0|pck|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|cnt_en|clk                                                     ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|ldac|clk                                                       ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|scl|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|sdo|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s0|clk                                                      ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s1|clk                                                      ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s2|clk                                                      ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|sync|clk                                                       ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|drst|clk                                                       ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m0|nck|clk                                                        ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m0|pck|clk                                                        ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|cnt_en|clk                                                     ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|ldac|clk                                                       ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|scl|clk                                                        ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s0|clk                                                      ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s1|clk                                                      ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s2|clk                                                      ;
; 9.992 ; 9.992        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|drst|clk                                                       ;
; 9.992 ; 9.992        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|sdo|clk                                                        ;
; 9.992 ; 9.992        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|sync|clk                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3]           ;
; 19.934 ; 19.934       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 20.022 ; 20.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.046 ; 20.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1]           ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3]           ;
; 20.066 ; 20.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrd                                    ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[0]                                  ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[1]                                  ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[2]                                  ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s10                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s11                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s12                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s13                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s14                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s15                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s16                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s17                                   ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s7                                    ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s8                                    ;
; 49.718 ; 49.938       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s9                                    ;
; 49.720 ; 49.940       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adccs                                    ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrst                                   ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[0]                                   ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[1]                                   ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[2]                                   ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay_en                                 ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s0                                    ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s1                                    ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s2                                    ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s3                                    ;
; 49.725 ; 49.945       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s4                                    ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[0]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[1]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[2]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[3]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[4]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[5]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[6]                                 ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s5                                    ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s6                                    ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[0]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[1]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[2]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[3]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[4]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[5]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[6]                                 ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s5                                    ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s6                                    ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrst                                   ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[0]                                   ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[1]                                   ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[2]                                   ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay_en                                 ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s0                                    ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s1                                    ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s2                                    ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s3                                    ;
; 49.865 ; 50.053       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s4                                    ;
; 49.871 ; 50.059       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adccs                                    ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrd                                    ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[0]                                  ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[1]                                  ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[2]                                  ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s10                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s11                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s12                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s13                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s14                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s15                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s16                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s17                                   ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s7                                    ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s8                                    ;
; 49.872 ; 50.060       ; 0.188          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s9                                    ;
; 49.967 ; 49.967       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl|inclk[0] ;
; 49.967 ; 49.967       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl|outclk   ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adcrd|clk                                                      ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[0]|clk                                                    ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[1]|clk                                                    ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[2]|clk                                                    ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s10|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s11|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s12|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s13|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s14|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s15|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s16|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s17|clk                                                     ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s7|clk                                                      ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s8|clk                                                      ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s9|clk                                                      ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adccs|clk                                                      ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adcrst|clk                                                     ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[0]|clk                                                     ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[1]|clk                                                     ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[2]|clk                                                     ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay_en|clk                                                   ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s0|clk                                                      ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s1|clk                                                      ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s2|clk                                                      ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s3|clk                                                      ;
; 49.994 ; 49.994       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s4|clk                                                      ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[0]|clk                                                   ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[1]|clk                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; 5.620 ; 5.755 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.623 ; 3.882 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.831 ; 4.118 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.497 ; 4.734 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.889 ; 5.089 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.587 ; 4.946 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.223 ; 4.508 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; 5.620 ; 5.651 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; 5.467 ; 5.755 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.797 ; 4.005 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.664 ; 4.829 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; 4.513 ; 4.775 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; 4.180 ; 4.348 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; 3.529 ; 3.812 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; 3.591 ; 3.876 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; 3.690 ; 3.991 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; 3.982 ; 4.200 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; 6.604 ; 6.775 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; 5.155 ; 5.546 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; 5.155 ; 5.546 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; 4.601 ; 5.043 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; 3.198 ; 3.497 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; 3.144 ; 3.472 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; 3.198 ; 3.497 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; 2.859 ; 2.979 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; 2.871 ; 2.986 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; 2.889 ; 3.148 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; 2.592 ; 2.836 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; 3.037 ; 3.251 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; 2.307 ; 2.518 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; 2.660 ; 2.908 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; 2.640 ; 2.875 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; 2.432 ; 2.687 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; 2.535 ; 2.762 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; 2.311 ; 2.526 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; 2.055 ; 2.267 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; 2.312 ; 2.529 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; 2.262 ; 2.531 ; Rise       ; wr                                             ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; -1.352 ; -1.602 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.513 ; -1.693 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.576 ; -1.758 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.380 ; -1.652 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.815 ; -1.976 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.637 ; -1.864 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.546 ; -1.778 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; -2.153 ; -2.218 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.544 ; -1.731 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.509 ; -1.690 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.909 ; -2.056 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; -1.864 ; -2.021 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; -1.681 ; -1.887 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; -1.352 ; -1.612 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; -1.413 ; -1.602 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; -1.509 ; -1.704 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; -1.497 ; -1.751 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; -5.664 ; -5.803 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; -2.621 ; -2.899 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; -2.822 ; -2.984 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; -2.621 ; -2.899 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; -1.198 ; -1.419 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; -2.489 ; -2.770 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; -1.812 ; -2.041 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; -1.807 ; -1.953 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; -1.414 ; -1.630 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; -1.783 ; -2.011 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; -1.802 ; -2.009 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; -2.015 ; -2.269 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; -1.735 ; -1.952 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; -1.928 ; -2.151 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; -1.652 ; -1.870 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; -1.424 ; -1.602 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; -1.476 ; -1.628 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; -1.335 ; -1.592 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; -1.381 ; -1.638 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; -1.198 ; -1.419 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; -1.432 ; -1.624 ; Rise       ; wr                                             ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 28.130 ; 27.944 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.069 ; 23.845 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.760 ; 24.492 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.950 ; 24.663 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.032 ; 24.801 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.945 ; 26.595 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 28.130 ; 27.944 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.921 ; 26.656 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.617 ; 27.351 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.885 ; 26.598 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.515 ; 27.272 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.368 ; 27.124 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.773 ; 26.514 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.690 ; 27.487 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.424 ; 27.301 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.597 ; 27.397 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 4.121  ;        ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;        ; 4.084  ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;        ; 5.795  ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 5.680  ;        ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 10.178 ; 10.614 ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 7.923  ; 8.018  ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 7.452  ; 7.330  ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 4.524  ; 4.427  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 4.512  ; 4.415  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 4.781  ; 4.646  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 4.870  ; 4.757  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 5.818  ; 5.554  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 5.211  ; 5.018  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 4.608  ; 4.528  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 5.194  ; 5.017  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 5.997  ; 5.996  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 5.129  ; 4.979  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 4.872  ; 4.721  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 4.538  ; 4.449  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 4.717  ; 4.840  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 5.502  ; 5.666  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 4.691  ; 4.838  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 4.773  ; 4.894  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 4.869  ; 4.750  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 4.573  ; 4.486  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 5.411  ; 5.207  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.626 ; 11.417 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.626 ; 11.417 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.425 ; 12.136 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.477 ; 12.234 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.261 ; 12.009 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 13.560 ; 13.116 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 14.199 ; 14.011 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 13.102 ; 12.880 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 13.500 ; 13.202 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.929 ; 12.685 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 13.601 ; 13.351 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.827 ; 12.583 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.164 ; 11.926 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.392 ; 12.234 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.377 ; 12.168 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.326 ; 12.138 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 3.977  ;        ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;        ; 3.940  ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;        ; 5.584  ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 5.472  ;        ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 9.779  ; 10.200 ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 7.615  ; 7.708  ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 7.164  ; 7.044  ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 3.965  ; 3.870  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 3.953  ; 3.858  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 4.212  ; 4.080  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 4.297  ; 4.187  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 5.207  ; 4.951  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 4.624  ; 4.436  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 4.046  ; 3.967  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 4.608  ; 4.435  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 5.436  ; 5.437  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 4.540  ; 4.394  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 4.298  ; 4.151  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 3.979  ; 3.891  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 4.148  ; 4.268  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 4.901  ; 5.061  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 4.123  ; 4.266  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 4.202  ; 4.320  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 4.296  ; 4.179  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 4.007  ; 3.922  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 4.816  ; 4.617  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; DB[0]       ; 16.149 ; 15.925 ; 16.477 ; 16.253 ;
; A[0]       ; DB[1]       ; 16.688 ; 16.451 ; 16.985 ; 16.779 ;
; A[0]       ; DB[2]       ; 16.959 ; 16.672 ; 17.287 ; 17.000 ;
; A[0]       ; DB[3]       ; 16.518 ; 16.318 ; 16.815 ; 16.646 ;
; A[0]       ; DB[4]       ; 18.183 ; 17.714 ; 18.511 ; 18.042 ;
; A[0]       ; DB[5]       ; 18.787 ; 18.632 ; 19.084 ; 18.960 ;
; A[0]       ; DB[6]       ; 17.611 ; 17.346 ; 17.939 ; 17.674 ;
; A[0]       ; DB[7]       ; 18.274 ; 18.039 ; 18.571 ; 18.367 ;
; A[0]       ; DB[8]       ; 17.575 ; 17.288 ; 17.903 ; 17.616 ;
; A[0]       ; DB[9]       ; 18.172 ; 17.960 ; 18.469 ; 18.288 ;
; A[0]       ; DB[10]      ; 18.058 ; 17.814 ; 18.386 ; 18.142 ;
; A[0]       ; DB[11]      ; 16.888 ; 16.673 ; 17.185 ; 17.001 ;
; A[0]       ; DB[12]      ; 17.341 ; 17.138 ; 17.669 ; 17.466 ;
; A[0]       ; DB[13]      ; 17.106 ; 16.952 ; 17.403 ; 17.280 ;
; A[0]       ; DB[14]      ; 17.248 ; 17.048 ; 17.576 ; 17.376 ;
; A[1]       ; DB[0]       ; 15.710 ; 15.486 ; 15.973 ; 15.749 ;
; A[1]       ; DB[1]       ; 16.218 ; 16.012 ; 16.481 ; 16.275 ;
; A[1]       ; DB[2]       ; 16.520 ; 16.233 ; 16.783 ; 16.496 ;
; A[1]       ; DB[3]       ; 16.048 ; 15.879 ; 16.311 ; 16.142 ;
; A[1]       ; DB[4]       ; 17.744 ; 17.275 ; 18.007 ; 17.538 ;
; A[1]       ; DB[5]       ; 18.317 ; 18.193 ; 18.580 ; 18.456 ;
; A[1]       ; DB[6]       ; 17.172 ; 16.907 ; 17.435 ; 17.170 ;
; A[1]       ; DB[7]       ; 17.804 ; 17.600 ; 18.067 ; 17.863 ;
; A[1]       ; DB[8]       ; 17.136 ; 16.849 ; 17.399 ; 17.112 ;
; A[1]       ; DB[9]       ; 17.702 ; 17.521 ; 17.965 ; 17.784 ;
; A[1]       ; DB[10]      ; 17.619 ; 17.375 ; 17.882 ; 17.638 ;
; A[1]       ; DB[11]      ; 16.418 ; 16.234 ; 16.681 ; 16.497 ;
; A[1]       ; DB[12]      ; 16.902 ; 16.699 ; 17.165 ; 16.962 ;
; A[1]       ; DB[13]      ; 16.636 ; 16.513 ; 16.899 ; 16.776 ;
; A[1]       ; DB[14]      ; 16.809 ; 16.609 ; 17.072 ; 16.872 ;
; A[1]       ; DB[15]      ; 10.713 ;        ;        ; 10.765 ;
; A[2]       ; DB[0]       ; 15.017 ; 14.793 ; 14.794 ; 14.632 ;
; A[2]       ; DB[1]       ; 15.525 ; 15.319 ; 15.604 ; 15.336 ;
; A[2]       ; DB[2]       ; 15.827 ; 15.540 ; 15.604 ; 15.379 ;
; A[2]       ; DB[3]       ; 15.355 ; 15.186 ; 15.434 ; 15.203 ;
; A[2]       ; DB[4]       ; 17.051 ; 16.582 ; 16.828 ; 16.421 ;
; A[2]       ; DB[5]       ; 17.624 ; 17.500 ; 17.703 ; 17.517 ;
; A[2]       ; DB[6]       ; 16.479 ; 16.214 ; 16.256 ; 16.053 ;
; A[2]       ; DB[7]       ; 17.111 ; 16.907 ; 17.190 ; 16.924 ;
; A[2]       ; DB[8]       ; 16.443 ; 16.156 ; 16.220 ; 15.995 ;
; A[2]       ; DB[9]       ; 17.009 ; 16.828 ; 17.088 ; 16.845 ;
; A[2]       ; DB[10]      ; 16.926 ; 16.682 ; 16.703 ; 16.521 ;
; A[2]       ; DB[11]      ; 15.725 ; 15.541 ; 15.804 ; 15.558 ;
; A[2]       ; DB[12]      ; 16.209 ; 16.006 ; 15.986 ; 15.845 ;
; A[2]       ; DB[13]      ; 15.943 ; 15.820 ; 16.022 ; 15.837 ;
; A[2]       ; DB[14]      ; 16.116 ; 15.916 ; 15.893 ; 15.755 ;
; A[2]       ; DB[15]      ; 9.980  ;        ;        ; 10.052 ;
; rd         ; DB[0]       ; 7.867  ; 7.753  ; 8.060  ; 7.946  ;
; rd         ; DB[1]       ; 7.867  ; 7.753  ; 8.060  ; 7.946  ;
; rd         ; DB[2]       ; 7.872  ; 7.758  ; 8.047  ; 7.933  ;
; rd         ; DB[3]       ; 7.872  ; 7.758  ; 8.047  ; 7.933  ;
; rd         ; DB[4]       ; 7.919  ; 7.805  ; 8.173  ; 8.059  ;
; rd         ; DB[5]       ; 9.348  ; 9.326  ; 9.600  ; 9.578  ;
; rd         ; DB[6]       ; 7.939  ; 7.825  ; 8.188  ; 8.074  ;
; rd         ; DB[7]       ; 8.109  ; 7.995  ; 8.383  ; 8.269  ;
; rd         ; DB[8]       ; 8.109  ; 7.995  ; 8.383  ; 8.269  ;
; rd         ; DB[9]       ; 8.109  ; 7.995  ; 8.383  ; 8.269  ;
; rd         ; DB[10]      ; 7.893  ; 7.779  ; 8.145  ; 8.031  ;
; rd         ; DB[11]      ; 7.906  ; 7.792  ; 8.067  ; 7.953  ;
; rd         ; DB[12]      ; 7.906  ; 7.792  ; 8.067  ; 7.953  ;
; rd         ; DB[13]      ; 7.906  ; 7.792  ; 8.067  ; 7.953  ;
; rd         ; DB[14]      ; 7.879  ; 7.765  ; 8.042  ; 7.928  ;
; rd         ; DB[15]      ; 7.858  ; 7.744  ; 8.045  ; 7.931  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; DB[0]       ; 11.919 ; 11.710 ; 12.223 ; 12.014 ;
; A[0]       ; DB[1]       ; 12.178 ; 11.876 ; 12.506 ; 12.204 ;
; A[0]       ; DB[2]       ; 12.460 ; 12.175 ; 12.747 ; 12.462 ;
; A[0]       ; DB[3]       ; 11.822 ; 11.574 ; 12.084 ; 11.819 ;
; A[0]       ; DB[4]       ; 13.620 ; 13.218 ; 13.865 ; 13.463 ;
; A[0]       ; DB[5]       ; 13.997 ; 13.809 ; 14.312 ; 14.124 ;
; A[0]       ; DB[6]       ; 12.937 ; 12.715 ; 13.236 ; 13.014 ;
; A[0]       ; DB[7]       ; 13.173 ; 12.875 ; 13.475 ; 13.177 ;
; A[0]       ; DB[8]       ; 12.602 ; 12.358 ; 12.904 ; 12.660 ;
; A[0]       ; DB[9]       ; 13.357 ; 13.125 ; 13.664 ; 13.427 ;
; A[0]       ; DB[10]      ; 13.065 ; 12.863 ; 13.367 ; 13.165 ;
; A[0]       ; DB[11]      ; 11.460 ; 11.222 ; 11.762 ; 11.524 ;
; A[0]       ; DB[12]      ; 11.933 ; 11.775 ; 12.235 ; 12.077 ;
; A[0]       ; DB[13]      ; 11.918 ; 11.709 ; 12.220 ; 12.011 ;
; A[0]       ; DB[14]      ; 11.867 ; 11.679 ; 12.169 ; 11.981 ;
; A[1]       ; DB[0]       ; 9.572  ; 11.501 ; 11.996 ; 9.650  ;
; A[1]       ; DB[1]       ; 9.715  ; 11.890 ; 12.494 ; 9.716  ;
; A[1]       ; DB[2]       ; 9.148  ; 12.122 ; 12.693 ; 9.268  ;
; A[1]       ; DB[3]       ; 9.260  ; 11.384 ; 11.918 ; 9.331  ;
; A[1]       ; DB[4]       ; 10.077 ; 12.589 ; 13.259 ; 10.062 ;
; A[1]       ; DB[5]       ; 10.929 ; 13.820 ; 14.212 ; 11.122 ;
; A[1]       ; DB[6]       ; 9.492  ; 12.438 ; 12.980 ; 9.636  ;
; A[1]       ; DB[7]       ; 9.826  ; 13.181 ; 13.683 ; 9.935  ;
; A[1]       ; DB[8]       ; 9.276  ; 11.730 ; 12.331 ; 9.402  ;
; A[1]       ; DB[9]       ; 9.984  ; 12.772 ; 13.332 ; 10.140 ;
; A[1]       ; DB[10]      ; 9.635  ; 12.533 ; 13.001 ; 9.799  ;
; A[1]       ; DB[11]      ; 9.562  ; 11.302 ; 11.713 ; 9.708  ;
; A[1]       ; DB[12]      ; 8.861  ; 11.842 ; 12.180 ; 9.037  ;
; A[1]       ; DB[13]      ; 9.600  ; 11.704 ; 12.165 ; 9.657  ;
; A[1]       ; DB[14]      ; 9.551  ; 11.746 ; 12.114 ; 9.593  ;
; A[1]       ; DB[15]      ; 10.303 ;        ;        ; 10.343 ;
; A[2]       ; DB[0]       ; 9.754  ; 11.028 ; 11.620 ; 9.760  ;
; A[2]       ; DB[1]       ; 10.400 ; 11.551 ; 12.121 ; 10.359 ;
; A[2]       ; DB[2]       ; 9.692  ; 11.521 ; 12.137 ; 9.730  ;
; A[2]       ; DB[3]       ; 9.551  ; 10.659 ; 11.260 ; 9.631  ;
; A[2]       ; DB[4]       ; 10.847 ; 12.174 ; 12.839 ; 10.721 ;
; A[2]       ; DB[5]       ; 11.473 ; 13.264 ; 13.704 ; 11.585 ;
; A[2]       ; DB[6]       ; 10.035 ; 11.854 ; 12.477 ; 10.098 ;
; A[2]       ; DB[7]       ; 9.999  ; 11.856 ; 12.417 ; 10.127 ;
; A[2]       ; DB[8]       ; 9.819  ; 11.339 ; 11.917 ; 9.865  ;
; A[2]       ; DB[9]       ; 10.528 ; 11.654 ; 12.159 ; 10.602 ;
; A[2]       ; DB[10]      ; 10.179 ; 11.715 ; 12.199 ; 10.261 ;
; A[2]       ; DB[11]      ; 9.257  ; 10.704 ; 11.230 ; 9.440  ;
; A[2]       ; DB[12]      ; 9.405  ; 11.069 ; 11.547 ; 9.499  ;
; A[2]       ; DB[13]      ; 9.315  ; 11.003 ; 11.388 ; 9.382  ;
; A[2]       ; DB[14]      ; 9.265  ; 10.715 ; 11.297 ; 9.317  ;
; A[2]       ; DB[15]      ; 9.623  ;        ;        ; 9.690  ;
; rd         ; DB[0]       ; 7.568  ; 7.454  ; 7.753  ; 7.639  ;
; rd         ; DB[1]       ; 7.568  ; 7.454  ; 7.753  ; 7.639  ;
; rd         ; DB[2]       ; 7.572  ; 7.458  ; 7.741  ; 7.627  ;
; rd         ; DB[3]       ; 7.572  ; 7.458  ; 7.741  ; 7.627  ;
; rd         ; DB[4]       ; 7.617  ; 7.503  ; 7.862  ; 7.748  ;
; rd         ; DB[5]       ; 9.048  ; 9.026  ; 9.290  ; 9.268  ;
; rd         ; DB[6]       ; 7.637  ; 7.523  ; 7.876  ; 7.762  ;
; rd         ; DB[7]       ; 7.800  ; 7.686  ; 8.064  ; 7.950  ;
; rd         ; DB[8]       ; 7.800  ; 7.686  ; 8.064  ; 7.950  ;
; rd         ; DB[9]       ; 7.800  ; 7.686  ; 8.064  ; 7.950  ;
; rd         ; DB[10]      ; 7.593  ; 7.479  ; 7.835  ; 7.721  ;
; rd         ; DB[11]      ; 7.605  ; 7.491  ; 7.760  ; 7.646  ;
; rd         ; DB[12]      ; 7.605  ; 7.491  ; 7.760  ; 7.646  ;
; rd         ; DB[13]      ; 7.605  ; 7.491  ; 7.760  ; 7.646  ;
; rd         ; DB[14]      ; 7.579  ; 7.465  ; 7.736  ; 7.622  ;
; rd         ; DB[15]      ; 7.558  ; 7.444  ; 7.739  ; 7.625  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                             ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 168.98 MHz ; 168.98 MHz      ; p0|altpll_component|auto_generated|pll1|clk[1] ;                                                               ;
; 243.78 MHz ; 243.78 MHz      ; p0|altpll_component|auto_generated|pll1|clk[3] ;                                                               ;
; 364.43 MHz ; 364.43 MHz      ; clkdiv:p1|cd                                   ;                                                               ;
; 476.64 MHz ; 402.09 MHz      ; adc_module:p7|adc_clk_div:a9|cnt[4]            ; limit due to minimum period restriction (tmin)                ;
; 507.36 MHz ; 402.09 MHz      ; mod_dac:p3|dac_clk_src:m0|nck                  ; limit due to minimum period restriction (tmin)                ;
; 516.8 MHz  ; 402.09 MHz      ; p0|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin)                ;
; 519.21 MHz ; 402.09 MHz      ; mod_dac:p5|dac_clk_src:m0|nck                  ; limit due to minimum period restriction (tmin)                ;
; 520.29 MHz ; 402.09 MHz      ; mod_dac:p4|dac_clk_src:m0|nck                  ; limit due to minimum period restriction (tmin)                ;
; 548.25 MHz ; 402.09 MHz      ; adc_module:p7|adc_driver:a1|adccs              ; limit due to minimum period restriction (tmin)                ;
; 596.66 MHz ; 250.0 MHz       ; wr                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p0|altpll_component|auto_generated|pll1|clk[1] ; -7.816 ; -159.213      ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; -4.007 ; -4.007        ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; -3.976 ; -3.976        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; -3.828 ; -3.828        ;
; clkdiv:p1|cd                                   ; -1.744 ; -80.733       ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; -1.098 ; -325.595      ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.994 ; -8.716        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; -0.971 ; -3.693        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; -0.926 ; -3.476        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; -0.922 ; -3.467        ;
; adc_module:p7|adc_driver:a1|adccs              ; -0.824 ; -2.470        ;
; wr                                             ; -0.676 ; -4.795        ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 95.898 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p0|altpll_component|auto_generated|pll1|clk[1] ; -0.351 ; -0.351        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.328 ; -1.916        ;
; adc_module:p7|adc_driver:a1|adccs              ; 0.009  ; 0.000         ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; 0.193  ; 0.000         ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; 0.195  ; 0.000         ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; 0.204  ; 0.000         ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 0.292  ; 0.000         ;
; clkdiv:p1|cd                                   ; 0.400  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.401  ; 0.000         ;
; wr                                             ; 0.472  ; 0.000         ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; 0.751  ; 0.000         ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; 0.879  ; 0.000         ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; 0.903  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; wr                                             ; -3.000 ; -95.194       ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; -1.487 ; -2284.032     ;
; clkdiv:p1|cd                                   ; -1.487 ; -84.759       ;
; adc_module:p7|adc_driver:a1|adccs              ; -1.487 ; -7.435        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; -1.487 ; -7.435        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; -1.487 ; -7.435        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; -1.487 ; -7.435        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; -1.487 ; -1.487        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; -1.487 ; -1.487        ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; -1.487 ; -1.487        ;
; adc_module:p7|adc_driver:a1|adcrd              ; 0.078  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; 5.271  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; 9.716  ; 0.000         ;
; clk                                            ; 19.943 ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 49.717 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                             ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -7.816 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 5.285      ;
; -7.745 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.276     ; 5.412      ;
; -7.586 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 5.055      ;
; -7.486 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.955      ;
; -7.464 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.933      ;
; -7.355 ; trsfrm:p6|dcnt[6]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.824      ;
; -7.350 ; trsfrm:p6|dcnt[5]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.819      ;
; -7.229 ; trsfrm:p6|dcnt[8]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.698      ;
; -7.225 ; trsfrm:p6|dcnt[7]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.694      ;
; -7.190 ; trsfrm:p6|dcnt[10] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.659      ;
; -7.151 ; trsfrm:p6|dcnt[12] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.450      ;
; -7.144 ; trsfrm:p6|dcnt[11] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.443      ;
; -7.106 ; trsfrm:p6|dcnt[9]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.474     ; 4.575      ;
; -7.021 ; trsfrm:p6|dcnt[14] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.320      ;
; -7.003 ; trsfrm:p6|dcnt[13] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.302      ;
; -6.895 ; trsfrm:p6|dcnt[16] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.194      ;
; -6.878 ; trsfrm:p6|dcnt[15] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.177      ;
; -6.774 ; trsfrm:p6|dcnt[18] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.073      ;
; -6.748 ; trsfrm:p6|dcnt[17] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 4.047      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.691 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.141      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.687 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.137      ;
; -6.648 ; trsfrm:p6|dcnt[20] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 3.947      ;
; -6.627 ; trsfrm:p6|dcnt[19] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 3.926      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.616 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.264      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.569 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 4.019      ;
; -6.500 ; trsfrm:p6|dcnt[21] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.644     ; 3.799      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[20] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.483 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[21] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.933      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[20] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.406 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[21] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.493     ; 3.856      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
; -6.385 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -2.295     ; 4.033      ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|pck'                                                                                                                         ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.007 ; chdiv:p2|ins1[10]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 3.304      ;
; -3.950 ; chdiv:p2|ins1[19]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 3.247      ;
; -3.938 ; chdiv:p2|ins1[9]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.714     ; 3.236      ;
; -3.887 ; chdiv:p2|ins1[6]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 3.184      ;
; -3.753 ; chdiv:p2|ins1[17]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.714     ; 3.051      ;
; -3.721 ; chdiv:p2|ins1[11]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 3.018      ;
; -3.612 ; chdiv:p2|ins1[15]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.909      ;
; -3.607 ; chdiv:p2|ins1[4]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.904      ;
; -3.580 ; chdiv:p2|ins1[8]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.877      ;
; -3.580 ; chdiv:p2|ins1[16]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.877      ;
; -3.492 ; chdiv:p2|ins1[7]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.789      ;
; -3.471 ; chdiv:p2|ins1[18]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.768      ;
; -3.418 ; chdiv:p2|ins1[14]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.714     ; 2.716      ;
; -3.313 ; chdiv:p2|ins1[13]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.715     ; 2.610      ;
; -3.223 ; chdiv:p2|ins1[5]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.714     ; 2.521      ;
; -3.197 ; chdiv:p2|ins1[21]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.717     ; 2.492      ;
; -2.610 ; chdiv:p2|ins1[12]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -1.714     ; 1.908      ;
; -1.923 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.144      ; 3.089      ;
; -1.652 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.144      ; 2.818      ;
; -1.262 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.144      ; 2.428      ;
; -1.230 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.144      ; 2.396      ;
; -0.909 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.144      ; 2.075      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|pck'                                                                                                                         ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -3.976 ; chdiv:p2|ins2[17]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 3.297      ;
; -3.796 ; chdiv:p2|ins2[9]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 3.117      ;
; -3.714 ; chdiv:p2|ins2[19]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 3.035      ;
; -3.674 ; chdiv:p2|ins2[5]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.995      ;
; -3.629 ; chdiv:p2|ins2[11]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.694     ; 2.947      ;
; -3.585 ; chdiv:p2|ins2[18]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.906      ;
; -3.562 ; chdiv:p2|ins2[16]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.883      ;
; -3.481 ; chdiv:p2|ins2[7]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.802      ;
; -3.459 ; chdiv:p2|ins2[10]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.780      ;
; -3.437 ; chdiv:p2|ins2[4]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.758      ;
; -3.327 ; chdiv:p2|ins2[21]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.693     ; 2.646      ;
; -3.315 ; chdiv:p2|ins2[6]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.636      ;
; -3.232 ; chdiv:p2|ins2[14]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.553      ;
; -3.231 ; chdiv:p2|ins2[12]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.552      ;
; -3.175 ; chdiv:p2|ins2[8]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.694     ; 2.493      ;
; -3.048 ; chdiv:p2|ins2[15]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.369      ;
; -2.783 ; chdiv:p2|ins2[13]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -1.691     ; 2.104      ;
; -1.894 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.168      ; 3.084      ;
; -1.763 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.168      ; 2.953      ;
; -1.197 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.168      ; 2.387      ;
; -0.953 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.168      ; 2.143      ;
; -0.587 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.168      ; 1.777      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|pck'                                                                                                                         ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -3.828 ; chdiv:p2|ins0[17]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 3.142      ;
; -3.694 ; chdiv:p2|ins0[9]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 3.008      ;
; -3.645 ; chdiv:p2|ins0[19]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.959      ;
; -3.544 ; chdiv:p2|ins0[11]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.858      ;
; -3.541 ; chdiv:p2|ins0[18]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.855      ;
; -3.526 ; chdiv:p2|ins0[15]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.699     ; 2.839      ;
; -3.405 ; chdiv:p2|ins0[8]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.719      ;
; -3.380 ; chdiv:p2|ins0[16]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.694      ;
; -3.332 ; chdiv:p2|ins0[7]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.699     ; 2.645      ;
; -3.297 ; chdiv:p2|ins0[10]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.611      ;
; -3.267 ; chdiv:p2|ins0[6]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.699     ; 2.580      ;
; -3.163 ; chdiv:p2|ins0[14]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.696     ; 2.479      ;
; -3.109 ; chdiv:p2|ins0[5]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.699     ; 2.422      ;
; -3.106 ; chdiv:p2|ins0[21]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.698     ; 2.420      ;
; -3.057 ; chdiv:p2|ins0[4]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.699     ; 2.370      ;
; -3.038 ; chdiv:p2|ins0[12]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.696     ; 2.354      ;
; -2.552 ; chdiv:p2|ins0[13]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -1.699     ; 1.865      ;
; -2.127 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.162      ; 3.311      ;
; -1.982 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.162      ; 3.166      ;
; -1.437 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.162      ; 2.621      ;
; -1.019 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.162      ; 2.203      ;
; -0.597 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.162      ; 1.781      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:p1|cd'                                                                          ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+
; -1.744 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.675      ;
; -1.744 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.675      ;
; -1.744 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.675      ;
; -1.744 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.675      ;
; -1.744 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.675      ;
; -1.744 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.675      ;
; -1.690 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.075     ; 2.617      ;
; -1.690 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.075     ; 2.617      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.680 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.610      ;
; -1.669 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.600      ;
; -1.669 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.600      ;
; -1.550 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.481      ;
; -1.550 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.481      ;
; -1.550 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.481      ;
; -1.550 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.481      ;
; -1.550 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.481      ;
; -1.550 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.481      ;
; -1.532 ; chdiv:p2|cnt[1] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.463      ;
; -1.532 ; chdiv:p2|cnt[1] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.463      ;
; -1.496 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.075     ; 2.423      ;
; -1.496 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.075     ; 2.423      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.486 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.416      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.433 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.362      ;
; -1.428 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.359      ;
; -1.428 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.359      ;
; -1.428 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.359      ;
; -1.428 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.359      ;
; -1.428 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.359      ;
; -1.428 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.359      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.414 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.343      ;
; -1.408 ; chdiv:p2|cnt[0] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.339      ;
; -1.408 ; chdiv:p2|cnt[0] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.071     ; 2.339      ;
; -1.396 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.324      ;
; -1.396 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.324      ;
; -1.396 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.324      ;
; -1.396 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.324      ;
; -1.396 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.324      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.391 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.320      ;
; -1.386 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.073     ; 2.315      ;
; -1.374 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.075     ; 2.301      ;
; -1.374 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.075     ; 2.301      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.364 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.072     ; 2.294      ;
; -1.354 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.282      ;
; -1.354 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.282      ;
; -1.354 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.074     ; 2.282      ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                                                                                                 ;
+--------+----------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.098 ; adc_module:p7|adc_fir:a6|r12[11] ; adc_module:p7|adc_fir:a6|r13[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.524      ;
; -1.005 ; adc_module:p7|adc_fir:a6|r0[0]   ; adc_module:p7|adc_fir:a6|r1[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 1.430      ;
; -0.965 ; adc_module:p7|adc_fir:a6|r0[13]  ; adc_module:p7|adc_fir:a6|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.429      ;
; -0.964 ; adc_module:p7|adc_fir:a5|r2[5]   ; adc_module:p7|adc_fir:a5|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.539     ; 1.427      ;
; -0.901 ; adc_module:p7|adc_fir:a6|r0[5]   ; adc_module:p7|adc_fir:a6|r1[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 1.326      ;
; -0.856 ; adc_module:p7|adc_fir:a6|r2[7]   ; adc_module:p7|adc_fir:a6|r3[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.085     ; 1.773      ;
; -0.846 ; adc_module:p7|adc_fir:a4|r1[6]   ; adc_module:p7|adc_fir:a4|r2[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.775      ;
; -0.845 ; adc_module:p7|adc_fir:a6|r0[11]  ; adc_module:p7|adc_fir:a6|r1[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.075     ; 1.772      ;
; -0.801 ; adc_module:p7|adc_fir:a4|r0[7]   ; adc_module:p7|adc_fir:a4|r1[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.730      ;
; -0.774 ; adc_module:p7|adc_fir:a6|r0[6]   ; adc_module:p7|adc_fir:a6|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.566     ; 1.210      ;
; -0.771 ; adc_module:p7|adc_fir:a4|r0[12]  ; adc_module:p7|adc_fir:a4|r1[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.569     ; 1.204      ;
; -0.751 ; adc_module:p7|adc_fir:a6|r0[10]  ; adc_module:p7|adc_fir:a6|r1[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.215      ;
; -0.751 ; adc_module:p7|adc_fir:a5|r0[5]   ; adc_module:p7|adc_fir:a5|r1[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.215      ;
; -0.739 ; adc_module:p7|adc_fir:a4|r0[9]   ; adc_module:p7|adc_fir:a4|r1[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.571     ; 1.170      ;
; -0.739 ; adc_module:p7|adc_fir:a7|r0[1]   ; adc_module:p7|adc_fir:a7|r1[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.575     ; 1.166      ;
; -0.734 ; adc_module:p7|adc_fir:a4|r0[13]  ; adc_module:p7|adc_fir:a4|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.570     ; 1.166      ;
; -0.718 ; adc_module:p7|adc_fir:a5|r0[0]   ; adc_module:p7|adc_fir:a5|r1[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.537     ; 1.183      ;
; -0.715 ; adc_module:p7|adc_fir:a5|r0[4]   ; adc_module:p7|adc_fir:a5|r1[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.179      ;
; -0.711 ; adc_module:p7|adc_fir:a4|r0[6]   ; adc_module:p7|adc_fir:a4|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.532     ; 1.181      ;
; -0.708 ; adc_module:p7|adc_fir:a3|r0[2]   ; adc_module:p7|adc_fir:a3|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.542     ; 1.168      ;
; -0.707 ; adc_module:p7|adc_fir:a5|r0[6]   ; adc_module:p7|adc_fir:a5|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.171      ;
; -0.705 ; adc_module:p7|adc_fir:a5|r1[10]  ; adc_module:p7|adc_fir:a5|r2[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.086     ; 1.621      ;
; -0.704 ; adc_module:p7|adc_fir:a5|r0[3]   ; adc_module:p7|adc_fir:a5|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.168      ;
; -0.704 ; adc_module:p7|adc_fir:a4|r0[3]   ; adc_module:p7|adc_fir:a4|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.532     ; 1.174      ;
; -0.687 ; adc_module:p7|adc_fir:a5|r3[9]   ; adc_module:p7|adc_fir:a5|r4[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.075     ; 1.614      ;
; -0.684 ; adc_module:p7|adc_fir:a4|r3[13]  ; adc_module:p7|adc_fir:a4|r4[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.074     ; 1.612      ;
; -0.682 ; adc_module:p7|adc_fir:a7|r9[11]  ; adc_module:p7|adc_fir:a7|r10[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.086     ; 1.598      ;
; -0.674 ; adc_module:p7|adc_fir:a5|r0[8]   ; adc_module:p7|adc_fir:a5|r1[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.411      ; 2.087      ;
; -0.672 ; adc_module:p7|adc_fir:a3|r2[5]   ; adc_module:p7|adc_fir:a3|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.064     ; 1.610      ;
; -0.666 ; adc_module:p7|adc_fir:a7|r7[10]  ; adc_module:p7|adc_fir:a7|r8[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.084     ; 1.584      ;
; -0.664 ; adc_module:p7|adc_fir:a5|r1[5]   ; adc_module:p7|adc_fir:a5|r2[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.372      ; 2.038      ;
; -0.656 ; adc_module:p7|adc_fir:a7|r3[4]   ; adc_module:p7|adc_fir:a7|r4[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.059     ; 1.599      ;
; -0.647 ; adc_module:p7|adc_fir:a2|r2[1]   ; adc_module:p7|adc_fir:a2|r3[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.076     ; 1.573      ;
; -0.644 ; adc_module:p7|adc_fir:a3|r4[10]  ; adc_module:p7|adc_fir:a3|r5[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.081     ; 1.565      ;
; -0.643 ; adc_module:p7|adc_fir:a2|r3[0]   ; adc_module:p7|adc_fir:a2|r4[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.086     ; 1.559      ;
; -0.643 ; adc_module:p7|adc_fir:a5|r1[11]  ; adc_module:p7|adc_fir:a5|r2[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.075     ; 1.570      ;
; -0.636 ; adc_module:p7|adc_fir:a4|r3[10]  ; adc_module:p7|adc_fir:a4|r4[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.074     ; 1.564      ;
; -0.634 ; adc_module:p7|adc_fir:a5|r1[7]   ; adc_module:p7|adc_fir:a5|r2[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.072     ; 1.564      ;
; -0.626 ; adc_module:p7|adc_fir:a4|r1[5]   ; adc_module:p7|adc_fir:a4|r2[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.555      ;
; -0.622 ; adc_module:p7|adc_fir:a3|r13[6]  ; adc_module:p7|adc_fir:a3|r14[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.099     ; 1.525      ;
; -0.619 ; adc_module:p7|adc_fir:a7|r4[9]   ; adc_module:p7|adc_fir:a7|r5[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.541      ;
; -0.610 ; adc_module:p7|adc_fir:a3|r3[4]   ; adc_module:p7|adc_fir:a3|r4[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.047     ; 1.565      ;
; -0.604 ; adc_module:p7|adc_fir:a3|r7[7]   ; adc_module:p7|adc_fir:a3|r8[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.078     ; 1.528      ;
; -0.603 ; adc_module:p7|adc_fir:a6|r1[9]   ; adc_module:p7|adc_fir:a6|r2[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.090     ; 1.515      ;
; -0.601 ; adc_module:p7|adc_fir:a2|r14[11] ; adc_module:p7|adc_fir:a2|r15[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 1.026      ;
; -0.600 ; adc_module:p7|adc_fir:a4|r0[2]   ; adc_module:p7|adc_fir:a4|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.089     ; 1.513      ;
; -0.599 ; adc_module:p7|adc_fir:a3|r9[1]   ; adc_module:p7|adc_fir:a3|r10[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 1.024      ;
; -0.597 ; adc_module:p7|adc_fir:a3|r2[1]   ; adc_module:p7|adc_fir:a3|r3[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.047     ; 1.552      ;
; -0.593 ; adc_module:p7|adc_fir:a3|r7[12]  ; adc_module:p7|adc_fir:a3|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.515      ;
; -0.593 ; adc_module:p7|adc_fir:a3|r5[6]   ; adc_module:p7|adc_fir:a3|r6[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.047     ; 1.548      ;
; -0.593 ; adc_module:p7|adc_fir:a6|r0[3]   ; adc_module:p7|adc_fir:a6|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 1.018      ;
; -0.593 ; adc_module:p7|adc_fir:a5|r5[2]   ; adc_module:p7|adc_fir:a5|r6[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.522      ;
; -0.593 ; adc_module:p7|adc_fir:a4|r6[0]   ; adc_module:p7|adc_fir:a4|r7[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.074     ; 1.521      ;
; -0.591 ; adc_module:p7|adc_fir:a3|r3[9]   ; adc_module:p7|adc_fir:a3|r4[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.074     ; 1.519      ;
; -0.588 ; adc_module:p7|adc_fir:a6|r14[12] ; adc_module:p7|adc_fir:a6|r15[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.014      ;
; -0.588 ; adc_module:p7|adc_fir:a7|r3[1]   ; adc_module:p7|adc_fir:a7|r4[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.059     ; 1.531      ;
; -0.587 ; adc_module:p7|adc_fir:a4|r5[13]  ; adc_module:p7|adc_fir:a4|r6[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.072     ; 1.517      ;
; -0.587 ; adc_module:p7|adc_fir:a7|r6[8]   ; adc_module:p7|adc_fir:a7|r7[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 1.013      ;
; -0.585 ; adc_module:p7|adc_fir:a3|r9[13]  ; adc_module:p7|adc_fir:a3|r10[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.067     ; 1.520      ;
; -0.585 ; adc_module:p7|adc_fir:a4|r8[7]   ; adc_module:p7|adc_fir:a4|r9[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.079     ; 1.508      ;
; -0.582 ; adc_module:p7|adc_fir:a2|r9[14]  ; adc_module:p7|adc_fir:a2|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.077     ; 1.507      ;
; -0.582 ; adc_module:p7|adc_fir:a4|r2[6]   ; adc_module:p7|adc_fir:a4|r3[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.072     ; 1.512      ;
; -0.580 ; adc_module:p7|adc_fir:a2|r12[12] ; adc_module:p7|adc_fir:a2|r13[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.054     ; 1.528      ;
; -0.580 ; adc_module:p7|adc_fir:a5|r9[10]  ; adc_module:p7|adc_fir:a5|r10[10] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.509      ;
; -0.580 ; adc_module:p7|adc_fir:a7|r6[3]   ; adc_module:p7|adc_fir:a7|r7[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.502      ;
; -0.579 ; adc_module:p7|adc_fir:a6|r3[12]  ; adc_module:p7|adc_fir:a6|r4[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.091     ; 1.490      ;
; -0.578 ; adc_module:p7|adc_fir:a7|r14[15] ; adc_module:p7|adc_fir:a7|r15[15] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.507      ;
; -0.578 ; adc_module:p7|adc_fir:a7|r10[0]  ; adc_module:p7|adc_fir:a7|r11[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.050     ; 1.530      ;
; -0.578 ; adc_module:p7|adc_fir:a7|r6[2]   ; adc_module:p7|adc_fir:a7|r7[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.500      ;
; -0.577 ; adc_module:p7|adc_fir:a7|r6[4]   ; adc_module:p7|adc_fir:a7|r7[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.080     ; 1.499      ;
; -0.575 ; adc_module:p7|adc_fir:a2|r8[8]   ; adc_module:p7|adc_fir:a2|r9[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.076     ; 1.501      ;
; -0.575 ; adc_module:p7|adc_fir:a2|r6[2]   ; adc_module:p7|adc_fir:a2|r7[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.077     ; 1.500      ;
; -0.575 ; adc_module:p7|adc_fir:a7|r6[11]  ; adc_module:p7|adc_fir:a7|r7[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.079     ; 1.498      ;
; -0.574 ; adc_module:p7|adc_fir:a2|r6[14]  ; adc_module:p7|adc_fir:a2|r7[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.058     ; 1.518      ;
; -0.573 ; adc_module:p7|adc_fir:a3|r13[10] ; adc_module:p7|adc_fir:a3|r14[10] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.067     ; 1.508      ;
; -0.570 ; adc_module:p7|adc_fir:a4|r9[14]  ; adc_module:p7|adc_fir:a4|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.078     ; 1.494      ;
; -0.568 ; adc_module:p7|adc_fir:a6|r4[11]  ; adc_module:p7|adc_fir:a6|r5[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.092     ; 1.478      ;
; -0.566 ; adc_module:p7|adc_fir:a2|r7[13]  ; adc_module:p7|adc_fir:a2|r8[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.079     ; 1.489      ;
; -0.566 ; adc_module:p7|adc_fir:a7|r4[14]  ; adc_module:p7|adc_fir:a7|r5[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 0.991      ;
; -0.565 ; adc_module:p7|adc_fir:a3|r7[1]   ; adc_module:p7|adc_fir:a3|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 0.990      ;
; -0.564 ; adc_module:p7|adc_fir:a7|r7[1]   ; adc_module:p7|adc_fir:a7|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.574     ; 0.992      ;
; -0.564 ; adc_module:p7|adc_fir:a7|r1[6]   ; adc_module:p7|adc_fir:a7|r2[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.576     ; 0.990      ;
; -0.563 ; adc_module:p7|adc_fir:a7|r7[7]   ; adc_module:p7|adc_fir:a7|r8[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.574     ; 0.991      ;
; -0.563 ; adc_module:p7|adc_fir:a4|r0[10]  ; adc_module:p7|adc_fir:a4|r1[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.539     ; 1.026      ;
; -0.562 ; adc_module:p7|adc_fir:a7|r9[8]   ; adc_module:p7|adc_fir:a7|r10[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.574     ; 0.990      ;
; -0.562 ; adc_module:p7|adc_fir:a5|r0[13]  ; adc_module:p7|adc_fir:a5|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.026      ;
; -0.561 ; adc_module:p7|adc_fir:a5|r1[12]  ; adc_module:p7|adc_fir:a5|r2[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.537     ; 1.026      ;
; -0.561 ; adc_module:p7|adc_fir:a5|r3[6]   ; adc_module:p7|adc_fir:a5|r4[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.025      ;
; -0.561 ; adc_module:p7|adc_fir:a4|r8[6]   ; adc_module:p7|adc_fir:a4|r9[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.538     ; 1.025      ;
; -0.560 ; adc_module:p7|adc_fir:a2|r10[11] ; adc_module:p7|adc_fir:a2|r11[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.077     ; 1.485      ;
; -0.560 ; adc_module:p7|adc_fir:a6|r2[5]   ; adc_module:p7|adc_fir:a6|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.537     ; 1.025      ;
; -0.560 ; adc_module:p7|adc_fir:a7|r7[15]  ; adc_module:p7|adc_fir:a7|r8[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.537     ; 1.025      ;
; -0.559 ; adc_module:p7|adc_fir:a2|r5[0]   ; adc_module:p7|adc_fir:a2|r6[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.570     ; 0.991      ;
; -0.559 ; adc_module:p7|adc_fir:a3|r3[0]   ; adc_module:p7|adc_fir:a3|r4[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.047     ; 1.514      ;
; -0.557 ; adc_module:p7|adc_fir:a3|r11[0]  ; adc_module:p7|adc_fir:a3|r12[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.577     ; 0.982      ;
; -0.556 ; adc_module:p7|adc_fir:a3|r6[10]  ; adc_module:p7|adc_fir:a3|r7[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.072     ; 1.486      ;
; -0.556 ; adc_module:p7|adc_fir:a6|r6[3]   ; adc_module:p7|adc_fir:a6|r7[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.074     ; 1.484      ;
; -0.555 ; adc_module:p7|adc_fir:a4|r5[9]   ; adc_module:p7|adc_fir:a4|r6[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.532     ; 1.025      ;
; -0.555 ; adc_module:p7|adc_fir:a5|r0[2]   ; adc_module:p7|adc_fir:a5|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.092     ; 1.465      ;
; -0.555 ; adc_module:p7|adc_fir:a4|r0[4]   ; adc_module:p7|adc_fir:a4|r1[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.073     ; 1.484      ;
+--------+----------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.994 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.812     ; 1.134      ;
; -0.950 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.812     ; 1.090      ;
; -0.949 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.811     ; 1.090      ;
; -0.947 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.801     ; 1.098      ;
; -0.884 ; mod_dac:p3|dac_seq_crt:m1|dreg   ; mod_dac:p3|dac_seq_crt:m1|sdo    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.040     ; 0.796      ;
; -0.880 ; mod_dac:p5|dac_seq_crt:m1|dreg   ; mod_dac:p5|dac_seq_crt:m1|sdo    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.037     ; 0.795      ;
; -0.867 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.811     ; 1.008      ;
; -0.865 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.801     ; 1.016      ;
; -0.864 ; mod_dac:p4|dac_seq_crt:m1|dreg   ; mod_dac:p4|dac_seq_crt:m1|sdo    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -1.021     ; 0.795      ;
; -0.847 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.801     ; 0.998      ;
; -0.833 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.811     ; 0.974      ;
; -0.721 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.812     ; 0.861      ;
; -0.711 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.812     ; 0.851      ;
; -0.710 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.801     ; 0.861      ;
; -0.709 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.811     ; 0.850      ;
; -0.188 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.121      ; 1.001      ;
; -0.180 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.121      ; 0.993      ;
; -0.155 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.132      ; 0.979      ;
; -0.017 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.132      ; 0.841      ;
; -0.016 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.122      ; 0.830      ;
; -0.012 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.122      ; 0.826      ;
; 0.077  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.121      ; 0.736      ;
; 0.078  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.122      ; 0.736      ;
; 0.088  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.132      ; 0.736      ;
; 0.255  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.121      ; 1.058      ;
; 0.292  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.132      ; 1.032      ;
; 0.376  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.121      ; 0.937      ;
; 0.503  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.132      ; 0.821      ;
; 0.508  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.122      ; 0.806      ;
; 0.512  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.122      ; 0.802      ;
; 0.543  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.121      ; 0.770      ;
; 0.544  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.122      ; 0.770      ;
; 0.554  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.132      ; 0.770      ;
; 18.065 ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.864      ;
; 18.114 ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.815      ;
; 18.662 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.075     ; 1.265      ;
; 18.671 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 1.257      ;
; 18.728 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.201      ;
; 18.730 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.199      ;
; 18.738 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 1.190      ;
; 18.741 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.188      ;
; 18.776 ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 1.152      ;
; 18.785 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.144      ;
; 18.792 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 1.136      ;
; 18.909 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 1.019      ;
; 18.916 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.013      ;
; 18.919 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.075     ; 1.008      ;
; 18.919 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.010      ;
; 18.925 ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 1.004      ;
; 18.939 ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.990      ;
; 18.946 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.983      ;
; 19.075 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.854      ;
; 19.077 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.852      ;
; 19.104 ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 0.824      ;
; 19.105 ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.824      ;
; 19.122 ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 0.806      ;
; 19.124 ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.805      ;
; 19.183 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.074     ; 0.745      ;
; 19.184 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.745      ;
; 19.184 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.073     ; 0.745      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                                                                                            ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.971 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.943      ;
; -0.891 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.863      ;
; -0.882 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.854      ;
; -0.845 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.817      ;
; -0.810 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.782      ;
; -0.806 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.778      ;
; -0.765 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.737      ;
; -0.756 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.728      ;
; -0.721 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.693      ;
; -0.710 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.682      ;
; -0.239 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.217      ;
; -0.218 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.196      ;
; -0.184 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.162      ;
; -0.181 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.159      ;
; -0.076 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.380      ; 1.388      ;
; -0.076 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.380      ; 1.388      ;
; -0.076 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.380      ; 1.388      ;
; -0.076 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.380      ; 1.388      ;
; -0.076 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.380      ; 1.388      ;
; 0.118  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 0.860      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                                                                                            ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.926 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.898      ;
; -0.846 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.818      ;
; -0.836 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.808      ;
; -0.829 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.801      ;
; -0.800 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.772      ;
; -0.761 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.733      ;
; -0.720 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.692      ;
; -0.720 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.692      ;
; -0.710 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.682      ;
; -0.710 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.682      ;
; -0.202 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.180      ;
; -0.184 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.162      ;
; -0.184 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.162      ;
; -0.171 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.149      ;
; -0.085 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.368      ; 1.385      ;
; -0.085 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.368      ; 1.385      ;
; -0.085 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.368      ; 1.385      ;
; -0.085 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.368      ; 1.385      ;
; -0.085 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.368      ; 1.385      ;
; 0.119  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 0.859      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                                                                                            ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.922 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.894      ;
; -0.846 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.818      ;
; -0.835 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.807      ;
; -0.811 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.783      ;
; -0.796 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.768      ;
; -0.757 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.729      ;
; -0.720 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.692      ;
; -0.717 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.689      ;
; -0.716 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.688      ;
; -0.709 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.050     ; 1.681      ;
; -0.377 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.355      ;
; -0.191 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.169      ;
; -0.183 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.161      ;
; -0.182 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.160      ;
; -0.169 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.044     ; 1.147      ;
; -0.074 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.379      ; 1.385      ;
; -0.074 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.379      ; 1.385      ;
; -0.074 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.379      ; 1.385      ;
; -0.074 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.379      ; 1.385      ;
; -0.074 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.379      ; 1.385      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc_module:p7|adc_driver:a1|adccs'                                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.824 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.796      ;
; -0.821 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.793      ;
; -0.773 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.745      ;
; -0.734 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.706      ;
; -0.698 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.670      ;
; -0.698 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.670      ;
; -0.695 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.667      ;
; -0.695 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.667      ;
; -0.687 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.659      ;
; -0.175 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.050     ; 1.147      ;
; -0.161 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.044     ; 1.139      ;
; -0.160 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.044     ; 1.138      ;
; -0.146 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.044     ; 1.124      ;
; 0.166  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 0.500        ; 0.897      ; 1.483      ;
; 0.208  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.044     ; 0.770      ;
; 0.568  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; 0.897      ; 1.581      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wr'                                                                                        ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.676 ; trsfrm:p6|Ireg0[6]  ; trsfrm:p6|dcnt[6]  ; wr           ; wr          ; 1.000        ; -0.168     ; 1.530      ;
; -0.607 ; trsfrm:p6|Ireg0[4]  ; trsfrm:p6|dcnt[4]  ; wr           ; wr          ; 1.000        ; -0.168     ; 1.461      ;
; -0.514 ; trsfrm:p6|Ireg0[15] ; trsfrm:p6|dcnt[15] ; wr           ; wr          ; 1.000        ; -0.066     ; 1.470      ;
; -0.352 ; trsfrm:p6|Ireg0[1]  ; trsfrm:p6|dcnt[1]  ; wr           ; wr          ; 1.000        ; -0.168     ; 1.206      ;
; -0.341 ; trsfrm:p6|Ireg0[3]  ; trsfrm:p6|dcnt[3]  ; wr           ; wr          ; 1.000        ; 0.129      ; 1.492      ;
; -0.326 ; trsfrm:p6|Ireg0[8]  ; trsfrm:p6|dcnt[8]  ; wr           ; wr          ; 1.000        ; 0.129      ; 1.477      ;
; -0.309 ; trsfrm:p6|Ireg0[10] ; trsfrm:p6|dcnt[10] ; wr           ; wr          ; 1.000        ; -0.168     ; 1.163      ;
; -0.259 ; trsfrm:p6|Ireg1[5]  ; trsfrm:p6|dcnt[21] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.587      ;
; -0.251 ; trsfrm:p6|Ireg0[13] ; trsfrm:p6|dcnt[13] ; wr           ; wr          ; 1.000        ; -0.066     ; 1.207      ;
; -0.190 ; trsfrm:p6|Ireg0[9]  ; trsfrm:p6|dcnt[9]  ; wr           ; wr          ; 1.000        ; 0.129      ; 1.341      ;
; -0.176 ; trsfrm:p6|Ireg0[0]  ; trsfrm:p6|dcnt[0]  ; wr           ; wr          ; 1.000        ; 0.129      ; 1.327      ;
; -0.172 ; trsfrm:p6|Ireg1[6]  ; trsfrm:p6|dcnt[22] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.500      ;
; -0.161 ; trsfrm:p6|Ireg0[5]  ; trsfrm:p6|dcnt[5]  ; wr           ; wr          ; 1.000        ; -0.168     ; 1.015      ;
; -0.158 ; trsfrm:p6|Ireg0[14] ; trsfrm:p6|dcnt[14] ; wr           ; wr          ; 1.000        ; 0.343      ; 1.523      ;
; -0.152 ; trsfrm:p6|Ireg0[7]  ; trsfrm:p6|dcnt[7]  ; wr           ; wr          ; 1.000        ; 0.129      ; 1.303      ;
; -0.129 ; trsfrm:p6|Ireg0[12] ; trsfrm:p6|dcnt[12] ; wr           ; wr          ; 1.000        ; 0.343      ; 1.494      ;
; -0.022 ; trsfrm:p6|Ireg0[2]  ; trsfrm:p6|dcnt[2]  ; wr           ; wr          ; 1.000        ; -0.044     ; 1.000      ;
; 0.063  ; trsfrm:p6|Ireg1[4]  ; trsfrm:p6|dcnt[20] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.265      ;
; 0.065  ; trsfrm:p6|Ireg1[1]  ; trsfrm:p6|dcnt[17] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.263      ;
; 0.069  ; trsfrm:p6|Ireg0[11] ; trsfrm:p6|dcnt[11] ; wr           ; wr          ; 1.000        ; 0.343      ; 1.296      ;
; 0.071  ; trsfrm:p6|Ireg1[2]  ; trsfrm:p6|dcnt[18] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.257      ;
; 0.096  ; trsfrm:p6|Ireg1[3]  ; trsfrm:p6|dcnt[19] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.232      ;
; 0.096  ; trsfrm:p6|Ireg1[0]  ; trsfrm:p6|dcnt[16] ; wr           ; wr          ; 1.000        ; 0.306      ; 1.232      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 95.898 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.065     ; 4.039      ;
; 95.994 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.046     ; 3.962      ;
; 96.160 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.065     ; 3.777      ;
; 96.171 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.065     ; 3.766      ;
; 96.452 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 3.512      ;
; 96.466 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 3.498      ;
; 96.682 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 3.282      ;
; 96.696 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 3.268      ;
; 96.845 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 3.119      ;
; 96.859 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 3.105      ;
; 96.927 ; adc_module:p7|adc_driver:a1|st.s17   ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.055     ; 3.020      ;
; 96.972 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.992      ;
; 96.986 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.978      ;
; 97.042 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.922      ;
; 97.045 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.919      ;
; 97.056 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.908      ;
; 97.059 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.905      ;
; 97.159 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.771      ;
; 97.164 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.766      ;
; 97.182 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.739      ;
; 97.222 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.742      ;
; 97.228 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.736      ;
; 97.242 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.038     ; 2.722      ;
; 97.326 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.604      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.340 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.555      ;
; 97.399 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.531      ;
; 97.402 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.528      ;
; 97.410 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.520      ;
; 97.413 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.517      ;
; 97.437 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.493      ;
; 97.493 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.107     ; 2.402      ;
; 97.495 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.426      ;
; 97.530 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.400      ;
; 97.549 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.381      ;
; 97.551 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|st.s7    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.066     ; 2.385      ;
; 97.603 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.327      ;
; 97.614 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.316      ;
; 97.650 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.271      ;
; 97.786 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.135      ;
; 97.854 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.076      ;
; 97.897 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.033      ;
; 97.900 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.081     ; 2.021      ;
; 97.906 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.024      ;
; 97.921 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 2.009      ;
; 97.939 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.991      ;
; 97.959 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.971      ;
; 97.969 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.961      ;
; 97.999 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.931      ;
; 98.009 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.921      ;
; 98.032 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.898      ;
; 98.036 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.894      ;
; 98.071 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.859      ;
; 98.112 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.818      ;
; 98.123 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.807      ;
; 98.124 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.806      ;
; 98.125 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.805      ;
; 98.135 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.795      ;
; 98.150 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.780      ;
; 98.158 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.772      ;
; 98.162 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.768      ;
; 98.181 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.749      ;
; 98.197 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.733      ;
; 98.201 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.729      ;
; 98.214 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.716      ;
; 98.228 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.702      ;
; 98.238 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.692      ;
; 98.244 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.686      ;
; 98.249 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.681      ;
; 98.249 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.681      ;
; 98.251 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.679      ;
; 98.258 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.672      ;
; 98.261 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.669      ;
; 98.262 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.668      ;
; 98.308 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.622      ;
; 98.352 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.577      ;
; 98.352 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.577      ;
; 98.353 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.576      ;
; 98.390 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.539      ;
; 98.436 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.494      ;
; 98.480 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.450      ;
; 98.547 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.383      ;
; 98.568 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.362      ;
; 98.685 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.244      ;
; 98.685 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.244      ;
; 98.686 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.243      ;
; 98.723 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.206      ;
; 98.723 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.207      ;
; 98.735 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.195      ;
; 98.752 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.177      ;
; 98.752 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.177      ;
; 98.755 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.175      ;
; 98.757 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.172      ;
; 98.764 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.072     ; 1.166      ;
; 98.768 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|st.s14   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.073     ; 1.161      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                               ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.351 ; clkdiv:p1|cd      ; clkdiv:p1|cd      ; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.485      ; 0.669      ;
; -0.327 ; clkdiv:p1|cd      ; clkdiv:p1|cd      ; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.485      ; 0.693      ;
; 0.706  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[1]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.709  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710  ; clkdiv:p1|cnt[21] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; clkdiv:p1|cnt[22] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.978      ;
; 0.712  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.980      ;
; 0.729  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[0]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.996      ;
; 1.026  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.293      ;
; 1.026  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.293      ;
; 1.027  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[1]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.294      ;
; 1.028  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.296      ;
; 1.030  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.297      ;
; 1.031  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.299      ;
; 1.032  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.299      ;
; 1.032  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.299      ;
; 1.033  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.300      ;
; 1.034  ; clkdiv:p1|cnt[21] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.034  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.301      ;
; 1.041  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.308      ;
; 1.041  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.308      ;
; 1.042  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.309      ;
; 1.042  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.309      ;
; 1.042  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.309      ;
; 1.043  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.310      ;
; 1.045  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.312      ;
; 1.046  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.313      ;
; 1.046  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.314      ;
; 1.047  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.314      ;
; 1.121  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.388      ;
; 1.122  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.389      ;
; 1.126  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.393      ;
; 1.126  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.393      ;
; 1.127  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.394      ;
; 1.127  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.394      ;
; 1.127  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.394      ;
; 1.128  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.395      ;
; 1.128  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.395      ;
; 1.129  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.396      ;
; 1.148  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.415      ;
; 1.148  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.415      ;
; 1.149  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.416      ;
; 1.149  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.416      ;
; 1.149  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.416      ;
; 1.150  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.150  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.417      ;
; 1.151  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.418      ;
; 1.151  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.418      ;
; 1.152  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.419      ;
; 1.153  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.153  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.420      ;
; 1.154  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.421      ;
; 1.154  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.421      ;
; 1.154  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.421      ;
; 1.155  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.422      ;
; 1.155  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.422      ;
; 1.155  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.422      ;
; 1.156  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.423      ;
; 1.163  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.430      ;
; 1.163  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.430      ;
; 1.164  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.431      ;
; 1.164  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.431      ;
; 1.164  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.431      ;
; 1.165  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.432      ;
; 1.167  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.434      ;
; 1.168  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.435      ;
; 1.168  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.435      ;
; 1.169  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.436      ;
; 1.243  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.510      ;
; 1.244  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.511      ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.328 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.508      ; 0.705      ;
; -0.317 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 0.705      ;
; -0.316 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 0.705      ;
; -0.258 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 0.764      ;
; -0.255 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.497      ; 0.767      ;
; -0.251 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.508      ; 0.782      ;
; -0.131 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 0.890      ;
; -0.049 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.508      ; 0.984      ;
; -0.011 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 1.010      ;
; 0.151  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.508      ; 0.684      ;
; 0.162  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.497      ; 0.684      ;
; 0.163  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.496      ; 0.684      ;
; 0.256  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.497      ; 0.778      ;
; 0.259  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.497      ; 0.781      ;
; 0.259  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.508      ; 0.792      ;
; 0.391  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.508      ; 0.924      ;
; 0.400  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.415  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.496      ; 0.936      ;
; 0.425  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.496      ; 0.946      ;
; 0.453  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.722      ;
; 0.455  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.723      ;
; 0.476  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.477  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.514  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.782      ;
; 0.516  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.784      ;
; 0.617  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.885      ;
; 0.631  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.899      ;
; 0.634  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.902      ;
; 0.634  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.902      ;
; 0.636  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.904      ;
; 0.638  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.907      ;
; 0.660  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.928      ;
; 0.688  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.957      ;
; 0.748  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.017      ;
; 0.760  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.028      ;
; 0.795  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.064      ;
; 0.811  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.079      ;
; 0.823  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.091      ;
; 0.836  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.380     ; 0.741      ;
; 0.836  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.368     ; 0.753      ;
; 0.840  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.379     ; 0.746      ;
; 0.842  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.110      ;
; 0.848  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.380     ; 0.753      ;
; 0.859  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.127      ;
; 0.866  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.134      ;
; 0.973  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.379     ; 0.879      ;
; 0.985  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.368     ; 0.902      ;
; 1.027  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.379     ; 0.933      ;
; 1.032  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.368     ; 0.949      ;
; 1.033  ; mod_dac:p4|dac_seq_crt:m1|dreg   ; mod_dac:p4|dac_seq_crt:m1|sdo    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.580     ; 0.738      ;
; 1.047  ; mod_dac:p5|dac_seq_crt:m1|dreg   ; mod_dac:p5|dac_seq_crt:m1|sdo    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.594     ; 0.738      ;
; 1.053  ; mod_dac:p3|dac_seq_crt:m1|dreg   ; mod_dac:p3|dac_seq_crt:m1|sdo    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.599     ; 0.739      ;
; 1.102  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.368     ; 1.019      ;
; 1.104  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.380     ; 1.009      ;
; 1.107  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.379     ; 1.013      ;
; 1.116  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.380     ; 1.021      ;
; 1.226  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.494      ;
; 1.250  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc_module:p7|adc_driver:a1|adccs'                                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.009 ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.955      ; 1.409      ;
; 0.416 ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; -0.500       ; 0.955      ; 1.316      ;
; 0.445 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.044      ; 0.684      ;
; 0.714 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.044      ; 0.953      ;
; 0.719 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.044      ; 0.958      ;
; 0.734 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 0.979      ;
; 0.738 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.044      ; 0.977      ;
; 1.030 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.275      ;
; 1.030 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.275      ;
; 1.030 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.275      ;
; 1.031 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.276      ;
; 1.045 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.290      ;
; 1.047 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.292      ;
; 1.123 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.368      ;
; 1.152 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.397      ;
; 1.153 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.050      ; 1.398      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                                                                                            ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.193 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.812      ; 1.270      ;
; 0.193 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.812      ; 1.270      ;
; 0.193 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.812      ; 1.270      ;
; 0.193 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.812      ; 1.270      ;
; 0.193 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.812      ; 1.270      ;
; 0.513 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.752      ;
; 0.741 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.980      ;
; 0.741 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.980      ;
; 0.775 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 1.014      ;
; 0.797 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 1.036      ;
; 1.053 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.298      ;
; 1.059 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.304      ;
; 1.069 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.314      ;
; 1.089 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.334      ;
; 1.091 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.336      ;
; 1.104 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.349      ;
; 1.192 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.437      ;
; 1.211 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.456      ;
; 1.213 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.458      ;
; 1.226 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.471      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                                                                                            ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.195 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.811      ; 1.271      ;
; 0.195 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.811      ; 1.271      ;
; 0.195 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.811      ; 1.271      ;
; 0.195 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.811      ; 1.271      ;
; 0.195 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.811      ; 1.271      ;
; 0.735 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.974      ;
; 0.737 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.976      ;
; 0.746 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.985      ;
; 0.764 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 1.003      ;
; 0.906 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 1.145      ;
; 1.050 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.295      ;
; 1.051 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.296      ;
; 1.052 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.297      ;
; 1.064 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.309      ;
; 1.065 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.310      ;
; 1.068 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.313      ;
; 1.145 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.390      ;
; 1.173 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.418      ;
; 1.174 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.419      ;
; 1.190 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.435      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                                                                                            ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.204 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.801      ; 1.270      ;
; 0.204 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.801      ; 1.270      ;
; 0.204 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.801      ; 1.270      ;
; 0.204 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.801      ; 1.270      ;
; 0.204 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.801      ; 1.270      ;
; 0.513 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.752      ;
; 0.738 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.977      ;
; 0.741 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 0.980      ;
; 0.764 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 1.003      ;
; 0.765 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.044      ; 1.004      ;
; 1.053 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.298      ;
; 1.053 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.298      ;
; 1.056 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.301      ;
; 1.069 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.314      ;
; 1.069 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.314      ;
; 1.080 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.325      ;
; 1.151 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.396      ;
; 1.175 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.420      ;
; 1.178 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.423      ;
; 1.191 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.050      ; 1.436      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                                                                                                              ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.292 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ; adc_module:p7|adc_fir:a3|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.437     ; 0.070      ;
; 0.296 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ; adc_module:p7|adc_fir:a2|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.441     ; 0.070      ;
; 0.300 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ; adc_module:p7|adc_fir:a2|r0[14]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.445     ; 0.070      ;
; 0.300 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ; adc_module:p7|adc_fir:a2|r0[2]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.445     ; 0.070      ;
; 0.304 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ; adc_module:p7|adc_fir:a3|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.449     ; 0.070      ;
; 0.309 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ; adc_module:p7|adc_fir:a2|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.454     ; 0.070      ;
; 0.317 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ; adc_module:p7|adc_fir:a3|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.462     ; 0.070      ;
; 0.324 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ; adc_module:p7|adc_fir:a2|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.469     ; 0.070      ;
; 0.325 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ; adc_module:p7|adc_fir:a3|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.470     ; 0.070      ;
; 0.325 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ; adc_module:p7|adc_fir:a3|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.470     ; 0.070      ;
; 0.326 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ; adc_module:p7|adc_fir:a2|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.471     ; 0.070      ;
; 0.327 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ; adc_module:p7|adc_fir:a2|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.472     ; 0.070      ;
; 0.327 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ; adc_module:p7|adc_fir:a2|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.472     ; 0.070      ;
; 0.336 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ; adc_module:p7|adc_fir:a6|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.481     ; 0.070      ;
; 0.338 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ; adc_module:p7|adc_fir:a2|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.483     ; 0.070      ;
; 0.338 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ; adc_module:p7|adc_fir:a2|r0[0]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.483     ; 0.070      ;
; 0.341 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ; adc_module:p7|adc_fir:a6|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.486     ; 0.070      ;
; 0.366 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ; adc_module:p7|adc_fir:a6|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.511     ; 0.070      ;
; 0.369 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][4]  ; adc_module:p7|adc_fir:a3|r0[4]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.514     ; 0.070      ;
; 0.370 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][8]  ; adc_module:p7|adc_fir:a4|r0[8]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.163     ; 0.422      ;
; 0.370 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][3]  ; adc_module:p7|adc_fir:a3|r0[3]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.515     ; 0.070      ;
; 0.370 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][1]  ; adc_module:p7|adc_fir:a3|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.515     ; 0.070      ;
; 0.371 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ; adc_module:p7|adc_fir:a7|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.516     ; 0.070      ;
; 0.371 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][12] ; adc_module:p7|adc_fir:a4|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.164     ; 0.422      ;
; 0.388 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ; adc_module:p7|adc_fir:a2|r0[8]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.033      ; 0.636      ;
; 0.390 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][15] ; adc_module:p7|adc_fir:a3|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.030      ; 0.635      ;
; 0.392 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][7]  ; adc_module:p7|adc_fir:a7|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.537     ; 0.070      ;
; 0.399 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][1]  ; adc_module:p7|adc_fir:a4|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.191     ; 0.423      ;
; 0.403 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ; adc_module:p7|adc_fir:a6|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.548     ; 0.070      ;
; 0.403 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ; adc_module:p7|adc_fir:a6|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.548     ; 0.070      ;
; 0.409 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ; adc_module:p7|adc_fir:a4|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.010      ; 0.634      ;
; 0.409 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ; adc_module:p7|adc_fir:a4|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.010      ; 0.634      ;
; 0.410 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ; adc_module:p7|adc_fir:a4|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.009      ; 0.634      ;
; 0.416 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][9]  ; adc_module:p7|adc_fir:a7|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.561     ; 0.070      ;
; 0.417 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][15] ; adc_module:p7|adc_fir:a7|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.562     ; 0.070      ;
; 0.417 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][13] ; adc_module:p7|adc_fir:a7|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.562     ; 0.070      ;
; 0.418 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][10] ; adc_module:p7|adc_fir:a7|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.563     ; 0.070      ;
; 0.425 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][5]  ; adc_module:p7|adc_fir:a7|r0[5]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.570     ; 0.070      ;
; 0.428 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][6]  ; adc_module:p7|adc_fir:a7|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.573     ; 0.070      ;
; 0.429 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][0]  ; adc_module:p7|adc_fir:a7|r0[0]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.574     ; 0.070      ;
; 0.433 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ; adc_module:p7|adc_fir:a4|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.014     ; 0.634      ;
; 0.436 ; adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ; adc_module:p7|adc_fir:a5|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.066     ; 0.585      ;
; 0.439 ; adc_module:p7|adc_driver:a1|v_adc_strg[3][5]  ; adc_module:p7|adc_fir:a5|r0[5]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.119      ; 0.773      ;
; 0.459 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][5]  ; adc_module:p7|adc_fir:a6|r0[5]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.041     ; 0.633      ;
; 0.460 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][5]  ; adc_module:p7|adc_fir:a3|r0[5]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.042     ; 0.633      ;
; 0.464 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][7]  ; adc_module:p7|adc_fir:a3|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.044     ; 0.635      ;
; 0.465 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][2]  ; adc_module:p7|adc_fir:a3|r0[2]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.045     ; 0.635      ;
; 0.466 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][3]  ; adc_module:p7|adc_fir:a6|r0[3]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.046     ; 0.635      ;
; 0.467 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][9]  ; adc_module:p7|adc_fir:a3|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.612     ; 0.070      ;
; 0.469 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][14] ; adc_module:p7|adc_fir:a3|r0[14]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.614     ; 0.070      ;
; 0.469 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][8]  ; adc_module:p7|adc_fir:a3|r0[8]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.614     ; 0.070      ;
; 0.475 ; adc_module:p7|adc_fir:a5|r12[8]               ; adc_module:p7|adc_fir:a5|r13[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; adc_module:p7|adc_fir:a5|r4[0]                ; adc_module:p7|adc_fir:a5|r5[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; adc_module:p7|adc_fir:a7|r5[2]                ; adc_module:p7|adc_fir:a7|r6[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; adc_module:p7|adc_fir:a6|r10[15]              ; adc_module:p7|adc_fir:a6|r11[15] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.743      ;
; 0.475 ; adc_module:p7|adc_fir:a7|r13[4]               ; adc_module:p7|adc_fir:a7|r14[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a5|r0[14]               ; adc_module:p7|adc_fir:a5|r1[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a4|r12[14]              ; adc_module:p7|adc_fir:a4|r13[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a4|r12[11]              ; adc_module:p7|adc_fir:a4|r13[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a7|r5[10]               ; adc_module:p7|adc_fir:a7|r6[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a7|r2[8]                ; adc_module:p7|adc_fir:a7|r3[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a6|r8[15]               ; adc_module:p7|adc_fir:a6|r9[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; adc_module:p7|adc_fir:a6|r8[14]               ; adc_module:p7|adc_fir:a6|r9[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; adc_module:p7|adc_fir:a2|r13[13]              ; adc_module:p7|adc_fir:a2|r14[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; adc_module:p7|adc_fir:a2|r8[12]               ; adc_module:p7|adc_fir:a2|r9[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a2|r5[10]               ; adc_module:p7|adc_fir:a2|r6[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.743      ;
; 0.476 ; adc_module:p7|adc_fir:a2|r6[8]                ; adc_module:p7|adc_fir:a2|r7[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a2|r7[5]                ; adc_module:p7|adc_fir:a2|r8[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a2|r6[1]                ; adc_module:p7|adc_fir:a2|r7[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a6|r13[0]               ; adc_module:p7|adc_fir:a6|r14[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; adc_module:p7|adc_fir:a7|r12[4]               ; adc_module:p7|adc_fir:a7|r13[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a5|r6[13]               ; adc_module:p7|adc_fir:a5|r7[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a5|r8[11]               ; adc_module:p7|adc_fir:a5|r9[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a5|r9[6]                ; adc_module:p7|adc_fir:a5|r10[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a5|r9[5]                ; adc_module:p7|adc_fir:a5|r10[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a5|r10[4]               ; adc_module:p7|adc_fir:a5|r11[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a3|r3[15]               ; adc_module:p7|adc_fir:a3|r4[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a2|r10[14]              ; adc_module:p7|adc_fir:a2|r11[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a3|r12[14]              ; adc_module:p7|adc_fir:a3|r13[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.744      ;
; 0.477 ; adc_module:p7|adc_fir:a6|r12[13]              ; adc_module:p7|adc_fir:a6|r13[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a6|r7[12]               ; adc_module:p7|adc_fir:a6|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a2|r5[7]                ; adc_module:p7|adc_fir:a2|r6[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.744      ;
; 0.477 ; adc_module:p7|adc_fir:a2|r3[7]                ; adc_module:p7|adc_fir:a2|r4[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a2|r11[1]               ; adc_module:p7|adc_fir:a2|r12[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.744      ;
; 0.477 ; adc_module:p7|adc_fir:a3|r9[5]                ; adc_module:p7|adc_fir:a3|r10[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_fir:a6|r11[5]               ; adc_module:p7|adc_fir:a6|r12[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a6|r11[4]               ; adc_module:p7|adc_fir:a6|r12[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a6|r9[2]                ; adc_module:p7|adc_fir:a6|r10[2]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; adc_module:p7|adc_fir:a6|r7[1]                ; adc_module:p7|adc_fir:a6|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; adc_module:p7|adc_driver:a1|v_adc_strg[2][6]  ; adc_module:p7|adc_fir:a4|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.058     ; 0.634      ;
; 0.478 ; adc_module:p7|adc_fir:a4|r8[15]               ; adc_module:p7|adc_fir:a4|r9[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; adc_module:p7|adc_fir:a7|r9[14]               ; adc_module:p7|adc_fir:a7|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; adc_module:p7|adc_fir:a4|r10[13]              ; adc_module:p7|adc_fir:a4|r11[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; adc_module:p7|adc_fir:a5|r7[12]               ; adc_module:p7|adc_fir:a5|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; adc_module:p7|adc_fir:a5|r12[1]               ; adc_module:p7|adc_fir:a5|r13[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; adc_module:p7|adc_fir:a4|r8[4]                ; adc_module:p7|adc_fir:a4|r9[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; adc_module:p7|adc_fir:a4|r5[1]                ; adc_module:p7|adc_fir:a4|r6[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; adc_module:p7|adc_fir:a7|r3[5]                ; adc_module:p7|adc_fir:a7|r4[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; adc_module:p7|adc_fir:a3|r4[14]               ; adc_module:p7|adc_fir:a3|r5[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; adc_module:p7|adc_fir:a2|r13[12]              ; adc_module:p7|adc_fir:a2|r14[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.074      ; 0.747      ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:p1|cd'                                                                              ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node           ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+
; 0.400 ; chdiv:p2|ins1[21]   ; chdiv:p2|ins1[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; chdiv:p2|ins2[21]   ; chdiv:p2|ins2[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 0.684      ;
; 0.460 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins1[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 0.924      ;
; 0.469 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins1[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 0.933      ;
; 0.474 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins1[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.231      ; 0.930      ;
; 0.498 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins1[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.231      ; 0.954      ;
; 0.515 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins1[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.238      ; 0.978      ;
; 0.516 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins1[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.238      ; 0.979      ;
; 0.518 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins1[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.238      ; 0.981      ;
; 0.542 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins0[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.231      ; 0.998      ;
; 0.545 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins0[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.231      ; 1.001      ;
; 0.621 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins1[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.085      ;
; 0.627 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins1[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.091      ;
; 0.628 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins0[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.093      ;
; 0.633 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins1[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.097      ;
; 0.638 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins0[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.103      ;
; 0.638 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins1[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.102      ;
; 0.639 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins2[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.103      ;
; 0.652 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins2[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.116      ;
; 0.654 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins0[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.119      ;
; 0.655 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins2[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.119      ;
; 0.655 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins0[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.120      ;
; 0.657 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins2[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.232      ; 1.114      ;
; 0.657 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins2[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.121      ;
; 0.658 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins2[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.122      ;
; 0.659 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins0[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.124      ;
; 0.659 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins0[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.124      ;
; 0.662 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins2[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.232      ; 1.119      ;
; 0.666 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 0.934      ;
; 0.668 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins2[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.132      ;
; 0.676 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins2[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.140      ;
; 0.694 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 0.962      ;
; 0.698 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins2[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.242      ; 1.165      ;
; 0.699 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins2[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.242      ; 1.166      ;
; 0.717 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins0[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.979      ;
; 0.718 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins0[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.980      ;
; 0.739 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins0[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 1.001      ;
; 0.775 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins0[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.240      ; 1.240      ;
; 0.795 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins1[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.259      ;
; 0.795 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins2[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.239      ; 1.259      ;
; 0.804 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins2[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.203      ; 1.232      ;
; 0.806 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.074      ;
; 0.808 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.076      ;
; 0.809 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.077      ;
; 0.814 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.082      ;
; 0.817 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.085      ;
; 0.824 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins0[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.241      ; 1.290      ;
; 0.849 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins1[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.203      ; 1.277      ;
; 0.856 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins0[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.204      ; 1.285      ;
; 0.863 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins0[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.241      ; 1.329      ;
; 0.877 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins0[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.241      ; 1.343      ;
; 0.884 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins1[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 1.144      ;
; 0.886 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins2[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 1.146      ;
; 0.892 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins1[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 1.152      ;
; 0.892 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.159      ;
; 0.893 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.160      ;
; 0.896 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins1[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 1.156      ;
; 0.898 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.165      ;
; 0.900 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.167      ;
; 0.901 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.168      ;
; 0.913 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.181      ;
; 0.921 ; chdiv:p2|cnt[1]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.190      ;
; 0.948 ; chdiv:p2|cnt[1]     ; chdiv:p2|c1       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.217      ;
; 0.949 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.218      ;
; 0.950 ; chdiv:p2|cnt[1]     ; chdiv:p2|c2       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.219      ;
; 0.976 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.244      ;
; 1.032 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins2[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 1.292      ;
; 1.037 ; chdiv:p2|cnt[0]     ; chdiv:p2|c2       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.306      ;
; 1.046 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.314      ;
; 1.049 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.317      ;
; 1.056 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.324      ;
; 1.058 ; chdiv:p2|cnt[0]     ; chdiv:p2|c1       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.327      ;
; 1.059 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.327      ;
; 1.059 ; chdiv:p2|cnt[0]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.328      ;
; 1.060 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.328      ;
; 1.063 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins2[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 1.323      ;
; 1.063 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.330      ;
; 1.064 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.072      ; 1.331      ;
; 1.077 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.346      ;
; 1.077 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.346      ;
; 1.078 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.347      ;
; 1.078 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.347      ;
; 1.078 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.347      ;
; 1.078 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.347      ;
; 1.143 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.411      ;
; 1.157 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.425      ;
; 1.158 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.426      ;
; 1.159 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.427      ;
; 1.162 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.430      ;
; 1.163 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.431      ;
; 1.166 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.434      ;
; 1.166 ; chdiv:p2|cnt[2]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.074      ; 1.435      ;
; 1.168 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.436      ;
; 1.169 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.437      ;
; 1.171 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.439      ;
; 1.172 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.073      ; 1.440      ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.669      ;
; 0.475 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|st.s9    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.743      ;
; 0.478 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|st.s17   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|st.s16   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|st.s10   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.747      ;
; 0.483 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|st.s4    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.751      ;
; 0.484 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|st.s12   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.752      ;
; 0.485 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|st.s15   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.753      ;
; 0.594 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.862      ;
; 0.615 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.883      ;
; 0.623 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.890      ;
; 0.662 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|st.s13   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.930      ;
; 0.671 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|st.s11   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.939      ;
; 0.673 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|st.s8    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.941      ;
; 0.702 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.969      ;
; 0.702 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.969      ;
; 0.705 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.972      ;
; 0.709 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.978      ;
; 0.713 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.982      ;
; 0.720 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 0.988      ;
; 0.723 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 0.990      ;
; 0.746 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.014      ;
; 0.822 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.090      ;
; 0.823 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.091      ;
; 0.823 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.091      ;
; 0.841 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|st.s14   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.109      ;
; 0.854 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.121      ;
; 0.859 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.126      ;
; 0.863 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.131      ;
; 0.985 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.252      ;
; 1.005 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.272      ;
; 1.018 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.285      ;
; 1.021 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.288      ;
; 1.026 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.293      ;
; 1.029 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.300      ;
; 1.035 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.302      ;
; 1.036 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.303      ;
; 1.047 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.314      ;
; 1.110 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.377      ;
; 1.125 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.392      ;
; 1.129 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.396      ;
; 1.139 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.407      ;
; 1.148 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.417      ;
; 1.151 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.420      ;
; 1.155 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.422      ;
; 1.163 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.431      ;
; 1.165 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.433      ;
; 1.167 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.435      ;
; 1.169 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.436      ;
; 1.185 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.453      ;
; 1.240 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.507      ;
; 1.251 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.518      ;
; 1.262 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.529      ;
; 1.273 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.540      ;
; 1.277 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.544      ;
; 1.287 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.554      ;
; 1.329 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.597      ;
; 1.397 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.664      ;
; 1.412 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.680      ;
; 1.441 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.065      ; 1.701      ;
; 1.442 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.710      ;
; 1.497 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.765      ;
; 1.498 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.766      ;
; 1.510 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.778      ;
; 1.545 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.072      ; 1.812      ;
; 1.578 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.065      ; 1.838      ;
; 1.646 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.065      ; 1.906      ;
; 1.724 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|st.s7    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.089      ; 2.008      ;
; 1.729 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 1.997      ;
; 1.813 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.081      ;
; 1.814 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.082      ;
; 1.824 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.092      ;
; 1.825 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.093      ;
; 1.857 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.090      ;
; 1.886 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.065      ; 2.146      ;
; 1.964 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.232      ;
; 1.965 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.233      ;
; 1.967 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.235      ;
; 1.976 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.244      ;
; 1.977 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.073      ; 2.245      ;
; 2.032 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.107      ; 2.334      ;
; 2.033 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.107      ; 2.335      ;
; 2.053 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.286      ;
; 2.053 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.286      ;
; 2.053 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.286      ;
; 2.053 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.286      ;
; 2.053 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.286      ;
; 2.053 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.038      ; 2.286      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wr'                                                                                        ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.472 ; trsfrm:p6|Ireg0[11] ; trsfrm:p6|dcnt[11] ; wr           ; wr          ; 0.000        ; 0.507      ; 1.174      ;
; 0.508 ; trsfrm:p6|Ireg1[0]  ; trsfrm:p6|dcnt[16] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.174      ;
; 0.518 ; trsfrm:p6|Ireg1[3]  ; trsfrm:p6|dcnt[19] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.184      ;
; 0.547 ; trsfrm:p6|Ireg1[2]  ; trsfrm:p6|dcnt[18] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.213      ;
; 0.552 ; trsfrm:p6|Ireg1[1]  ; trsfrm:p6|dcnt[17] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.218      ;
; 0.554 ; trsfrm:p6|Ireg1[4]  ; trsfrm:p6|dcnt[20] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.220      ;
; 0.619 ; trsfrm:p6|Ireg0[2]  ; trsfrm:p6|dcnt[2]  ; wr           ; wr          ; 0.000        ; 0.107      ; 0.921      ;
; 0.650 ; trsfrm:p6|Ireg0[7]  ; trsfrm:p6|dcnt[7]  ; wr           ; wr          ; 0.000        ; 0.322      ; 1.167      ;
; 0.670 ; trsfrm:p6|Ireg0[12] ; trsfrm:p6|dcnt[12] ; wr           ; wr          ; 0.000        ; 0.507      ; 1.372      ;
; 0.673 ; trsfrm:p6|Ireg0[0]  ; trsfrm:p6|dcnt[0]  ; wr           ; wr          ; 0.000        ; 0.322      ; 1.190      ;
; 0.685 ; trsfrm:p6|Ireg0[9]  ; trsfrm:p6|dcnt[9]  ; wr           ; wr          ; 0.000        ; 0.322      ; 1.202      ;
; 0.694 ; trsfrm:p6|Ireg0[14] ; trsfrm:p6|dcnt[14] ; wr           ; wr          ; 0.000        ; 0.507      ; 1.396      ;
; 0.705 ; trsfrm:p6|Ireg0[5]  ; trsfrm:p6|dcnt[5]  ; wr           ; wr          ; 0.000        ; 0.037      ; 0.937      ;
; 0.714 ; trsfrm:p6|Ireg1[6]  ; trsfrm:p6|dcnt[22] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.380      ;
; 0.777 ; trsfrm:p6|Ireg1[5]  ; trsfrm:p6|dcnt[21] ; wr           ; wr          ; 0.000        ; 0.471      ; 1.443      ;
; 0.825 ; trsfrm:p6|Ireg0[10] ; trsfrm:p6|dcnt[10] ; wr           ; wr          ; 0.000        ; 0.037      ; 1.057      ;
; 0.855 ; trsfrm:p6|Ireg0[3]  ; trsfrm:p6|dcnt[3]  ; wr           ; wr          ; 0.000        ; 0.322      ; 1.372      ;
; 0.857 ; trsfrm:p6|Ireg0[8]  ; trsfrm:p6|dcnt[8]  ; wr           ; wr          ; 0.000        ; 0.322      ; 1.374      ;
; 0.864 ; trsfrm:p6|Ireg0[13] ; trsfrm:p6|dcnt[13] ; wr           ; wr          ; 0.000        ; 0.084      ; 1.143      ;
; 0.905 ; trsfrm:p6|Ireg0[1]  ; trsfrm:p6|dcnt[1]  ; wr           ; wr          ; 0.000        ; 0.037      ; 1.137      ;
; 1.059 ; trsfrm:p6|Ireg0[15] ; trsfrm:p6|dcnt[15] ; wr           ; wr          ; 0.000        ; 0.084      ; 1.338      ;
; 1.101 ; trsfrm:p6|Ireg0[4]  ; trsfrm:p6|dcnt[4]  ; wr           ; wr          ; 0.000        ; 0.037      ; 1.333      ;
; 1.149 ; trsfrm:p6|Ireg0[6]  ; trsfrm:p6|dcnt[6]  ; wr           ; wr          ; 0.000        ; 0.037      ; 1.381      ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|pck'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.751 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.292      ; 1.238      ;
; 1.011 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.292      ; 1.498      ;
; 1.264 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.292      ; 1.751      ;
; 1.375 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.292      ; 1.862      ;
; 1.600 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.292      ; 2.087      ;
; 3.253 ; chdiv:p2|ins2[13]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 1.965      ;
; 3.383 ; chdiv:p2|ins2[8]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.495     ; 2.093      ;
; 3.421 ; chdiv:p2|ins2[15]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.133      ;
; 3.588 ; chdiv:p2|ins2[12]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.300      ;
; 3.591 ; chdiv:p2|ins2[21]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.495     ; 2.301      ;
; 3.609 ; chdiv:p2|ins2[14]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.321      ;
; 3.609 ; chdiv:p2|ins2[6]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.321      ;
; 3.641 ; chdiv:p2|ins2[10]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.353      ;
; 3.719 ; chdiv:p2|ins2[4]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.431      ;
; 3.746 ; chdiv:p2|ins2[16]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.458      ;
; 3.786 ; chdiv:p2|ins2[18]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.498      ;
; 3.795 ; chdiv:p2|ins2[7]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.507      ;
; 3.804 ; chdiv:p2|ins2[11]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.495     ; 2.514      ;
; 3.869 ; chdiv:p2|ins2[19]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.581      ;
; 3.872 ; chdiv:p2|ins2[5]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.584      ;
; 3.915 ; chdiv:p2|ins2[9]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.627      ;
; 4.110 ; chdiv:p2|ins2[17]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -1.493     ; 2.822      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|pck'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.879 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.285      ; 1.359      ;
; 1.028 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.285      ; 1.508      ;
; 1.151 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.285      ; 1.631      ;
; 1.301 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.285      ; 1.781      ;
; 1.464 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.285      ; 1.944      ;
; 2.976 ; chdiv:p2|ins0[13]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.502     ; 1.679      ;
; 3.322 ; chdiv:p2|ins0[12]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.498     ; 2.029      ;
; 3.374 ; chdiv:p2|ins0[21]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.078      ;
; 3.377 ; chdiv:p2|ins0[4]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.502     ; 2.080      ;
; 3.418 ; chdiv:p2|ins0[14]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.498     ; 2.125      ;
; 3.428 ; chdiv:p2|ins0[5]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.502     ; 2.131      ;
; 3.479 ; chdiv:p2|ins0[10]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.183      ;
; 3.573 ; chdiv:p2|ins0[6]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.502     ; 2.276      ;
; 3.576 ; chdiv:p2|ins0[8]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.280      ;
; 3.617 ; chdiv:p2|ins0[16]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.321      ;
; 3.632 ; chdiv:p2|ins0[7]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.502     ; 2.335      ;
; 3.659 ; chdiv:p2|ins0[11]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.363      ;
; 3.692 ; chdiv:p2|ins0[15]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.502     ; 2.395      ;
; 3.755 ; chdiv:p2|ins0[18]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.459      ;
; 3.796 ; chdiv:p2|ins0[19]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.500      ;
; 3.823 ; chdiv:p2|ins0[9]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.527      ;
; 3.982 ; chdiv:p2|ins0[17]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -1.501     ; 2.686      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|pck'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.903 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.266      ; 1.364      ;
; 1.262 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.266      ; 1.723      ;
; 1.275 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.266      ; 1.736      ;
; 1.507 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.266      ; 1.968      ;
; 1.576 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.266      ; 2.037      ;
; 2.992 ; chdiv:p2|ins1[12]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.518     ; 1.679      ;
; 3.510 ; chdiv:p2|ins1[21]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.520     ; 2.195      ;
; 3.544 ; chdiv:p2|ins1[13]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.230      ;
; 3.548 ; chdiv:p2|ins1[5]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.518     ; 2.235      ;
; 3.684 ; chdiv:p2|ins1[18]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.370      ;
; 3.692 ; chdiv:p2|ins1[14]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.518     ; 2.379      ;
; 3.708 ; chdiv:p2|ins1[16]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.394      ;
; 3.799 ; chdiv:p2|ins1[8]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.485      ;
; 3.807 ; chdiv:p2|ins1[7]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.493      ;
; 3.815 ; chdiv:p2|ins1[15]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.501      ;
; 3.822 ; chdiv:p2|ins1[4]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.508      ;
; 3.909 ; chdiv:p2|ins1[17]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.518     ; 2.596      ;
; 3.928 ; chdiv:p2|ins1[11]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.614      ;
; 4.042 ; chdiv:p2|ins1[19]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.728      ;
; 4.064 ; chdiv:p2|ins1[6]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.750      ;
; 4.085 ; chdiv:p2|ins1[10]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.519     ; 2.771      ;
; 4.104 ; chdiv:p2|ins1[9]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -1.518     ; 2.791      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'wr'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; wr    ; Rise       ; wr                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|Ireg2[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wr    ; Rise       ; trsfrm:p6|dcnt[9]   ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[11] ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[3]  ;
; 0.016  ; 0.232        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[9]  ;
; 0.064  ; 0.280        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[13] ;
; 0.064  ; 0.280        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[15] ;
; 0.070  ; 0.286        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[12] ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[11]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[12]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[13]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[14]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[15]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[16]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[17]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[18]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[19]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[20]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[21]  ;
; 0.071  ; 0.287        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[22]  ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[10] ;
; 0.078  ; 0.294        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[8]  ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[10] ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[1]  ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[4]  ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[5]  ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[6]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[0]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[13] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[14] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[15] ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[1]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[2]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[4]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[5]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[6]  ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[7]  ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[2]   ;
; 0.121  ; 0.337        ; 0.216          ; High Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[0]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                           ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                               ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[12] ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:p1|cd'                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[9]  ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[11] ;
; 0.109  ; 0.325        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[8]  ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[21] ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[21] ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[12] ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[14] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c0       ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c1       ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c2       ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[0]   ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[1]   ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[2]   ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[10] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[11] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[16] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[17] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[18] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[19] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[21] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[8]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[9]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[10] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[11] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[12] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[14] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[15] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[16] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[17] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[18] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[19] ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[4]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[5]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[6]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[7]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[8]  ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[9]  ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[13] ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[15] ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[4]  ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[5]  ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[6]  ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[7]  ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[13] ;
+--------+--------------+----------------+------------------+--------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adccs'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[0]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[1]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[2]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[3]|clk                    ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a1|adccs|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a1|adccs|q                       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[0]|clk                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[1]|clk                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[2]|clk                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[3]|clk                    ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[4]|clk                    ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[0]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[1]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[2]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[3]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m0|nck|q                      ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[0]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[1]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[2]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[3]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[0]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[1]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[2]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[3]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m0|nck|q                      ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[0]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[1]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[2]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[3]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[0]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[1]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[2]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[3]|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m0|nck|q                      ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[0]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[1]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[2]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[3]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|pck'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m0|pck|q                    ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|pck'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m0|pck|q                    ;
; 0.524  ; 0.524        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|pck'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m0|pck|q                    ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adcrd'                                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.078 ; 0.078        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][13] ;
; 0.095 ; 0.095        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][12] ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][0]  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][3]  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][4]  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][6]  ;
; 0.099 ; 0.099        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][1]  ;
; 0.099 ; 0.099        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][2]  ;
; 0.120 ; 0.120        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ;
; 0.120 ; 0.120        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][8]  ;
; 0.124 ; 0.124        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][13]|datad                 ;
; 0.141 ; 0.141        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][12]|datad                 ;
; 0.144 ; 0.144        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][0]|datad                  ;
; 0.144 ; 0.144        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][3]|datad                  ;
; 0.144 ; 0.144        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][4]|datad                  ;
; 0.144 ; 0.144        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][6]|datad                  ;
; 0.145 ; 0.145        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][1]|datad                  ;
; 0.145 ; 0.145        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][2]|datad                  ;
; 0.153 ; 0.153        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][5]  ;
; 0.157 ; 0.157        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][11] ;
; 0.157 ; 0.157        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][14] ;
; 0.166 ; 0.166        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][15]|datad                 ;
; 0.166 ; 0.166        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][8]|datad                  ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][5]|datad                  ;
; 0.203 ; 0.203        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][11]|datad                 ;
; 0.203 ; 0.203        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][14]|datad                 ;
; 0.204 ; 0.204        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][9]  ;
; 0.205 ; 0.205        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][10] ;
; 0.226 ; 0.226        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][9]|datac                  ;
; 0.227 ; 0.227        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][10]|datac                 ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][11] ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][5]  ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][5]  ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][15] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][8]  ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][2]  ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][4]  ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][0]  ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][2]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][3]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][4]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][6]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][7]  ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][10] ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][13] ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][14] ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][9]  ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][15] ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][5]  ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][0]  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][3]  ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][6]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][1]  ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][3]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][2]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][4]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][5]  ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][7]  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][2]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][7]  ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][10] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][13] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][15] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][8]  ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][9]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][0]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][1]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][3]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][4]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][5]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][6]  ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][1]  ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][3]  ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][4]  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 5.271 ; 5.487        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cd                                                         ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[0]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[10]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[11]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[12]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[13]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[14]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[15]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[16]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[17]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[18]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[19]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[1]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[20]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[21]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[22]                                                    ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[2]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[3]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[4]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[5]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[6]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[7]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[8]                                                     ;
; 5.272 ; 5.488        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[9]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[0]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[10]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[11]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[12]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[13]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[14]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[15]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[16]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[17]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[18]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[19]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[1]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[20]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[21]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[22]                                                    ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[2]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[3]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[4]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[5]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[6]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[7]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[8]                                                     ;
; 5.435 ; 5.619        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[9]                                                     ;
; 5.436 ; 5.620        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cd                                                         ;
; 5.520 ; 5.520        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 5.520 ; 5.520        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.541 ; 5.541        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cd|clk                                                            ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[0]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[10]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[11]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[12]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[13]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[14]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[15]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[16]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[17]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[18]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[19]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[1]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[20]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[21]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[22]|clk                                                       ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[2]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[3]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[4]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[5]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[6]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[7]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[8]|clk                                                        ;
; 5.542 ; 5.542        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[9]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[0]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[10]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[11]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[12]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[13]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[14]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[15]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[16]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[17]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[18]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[19]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[1]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[20]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[21]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[22]|clk                                                       ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[2]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[3]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[4]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[5]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[6]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[7]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[8]|clk                                                        ;
; 5.568 ; 5.568        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[9]|clk                                                        ;
; 5.569 ; 5.569        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cd|clk                                                            ;
; 5.589 ; 5.589        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 5.589 ; 5.589        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 9.716 ; 9.932        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sdo                                        ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|nck                                        ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|pck                                        ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt_en                                     ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|ldac                                       ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|scl                                        ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s0                                      ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s1                                      ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s2                                      ;
; 9.717 ; 9.933        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sync                                       ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|nck                                        ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|pck                                        ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt_en                                     ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|ldac                                       ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|scl                                        ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sdo                                        ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s0                                      ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s1                                      ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s2                                      ;
; 9.719 ; 9.935        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sync                                       ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|drst                                       ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|nck                                        ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|pck                                        ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt_en                                     ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|ldac                                       ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|scl                                        ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s0                                      ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s1                                      ;
; 9.720 ; 9.936        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s2                                      ;
; 9.721 ; 9.937        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|drst                                       ;
; 9.721 ; 9.937        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sdo                                        ;
; 9.721 ; 9.937        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sync                                       ;
; 9.723 ; 9.939        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|drst                                       ;
; 9.873 ; 10.057       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|drst                                       ;
; 9.875 ; 10.059       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|drst                                       ;
; 9.875 ; 10.059       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sdo                                        ;
; 9.875 ; 10.059       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sync                                       ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|drst                                       ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|nck                                        ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|pck                                        ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt_en                                     ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|ldac                                       ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|scl                                        ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s0                                      ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s1                                      ;
; 9.876 ; 10.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s2                                      ;
; 9.877 ; 10.061       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|ldac                                       ;
; 9.877 ; 10.061       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|scl                                        ;
; 9.877 ; 10.061       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sdo                                        ;
; 9.877 ; 10.061       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s1                                      ;
; 9.878 ; 10.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|nck                                        ;
; 9.878 ; 10.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|pck                                        ;
; 9.878 ; 10.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt_en                                     ;
; 9.878 ; 10.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s0                                      ;
; 9.878 ; 10.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s2                                      ;
; 9.878 ; 10.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sync                                       ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|nck                                        ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|pck                                        ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt_en                                     ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|ldac                                       ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|scl                                        ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sdo                                        ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s0                                      ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s1                                      ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s2                                      ;
; 9.879 ; 10.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sync                                       ;
; 9.965 ; 9.965        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9.965 ; 9.965        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9.986 ; 9.986        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|sdo|clk                                                        ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m0|nck|clk                                                        ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m0|pck|clk                                                        ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|cnt_en|clk                                                     ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|ldac|clk                                                       ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|scl|clk                                                        ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s0|clk                                                      ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s1|clk                                                      ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s2|clk                                                      ;
; 9.987 ; 9.987        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|sync|clk                                                       ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m0|nck|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m0|pck|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|cnt_en|clk                                                     ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|ldac|clk                                                       ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|scl|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|sdo|clk                                                        ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s0|clk                                                      ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s1|clk                                                      ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s2|clk                                                      ;
; 9.989 ; 9.989        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|sync|clk                                                       ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|drst|clk                                                       ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m0|nck|clk                                                        ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m0|pck|clk                                                        ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|cnt_en|clk                                                     ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|ldac|clk                                                       ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|scl|clk                                                        ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s0|clk                                                      ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s1|clk                                                      ;
; 9.990 ; 9.990        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s2|clk                                                      ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|drst|clk                                                       ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|sdo|clk                                                        ;
; 9.991 ; 9.991        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|sync|clk                                                       ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3]           ;
; 19.943 ; 19.943       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 19.992 ; 19.992       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 20.008 ; 20.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.025 ; 20.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1]           ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3]           ;
; 20.056 ; 20.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 49.717 ; 49.933       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adccs                                    ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrd                                    ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[0]                                  ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[1]                                  ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[2]                                  ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s10                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s11                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s12                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s13                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s14                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s15                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s16                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s17                                   ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s7                                    ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s8                                    ;
; 49.718 ; 49.934       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s9                                    ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrst                                   ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[0]                                   ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[1]                                   ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[2]                                   ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay_en                                 ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s0                                    ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s1                                    ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s2                                    ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s3                                    ;
; 49.720 ; 49.936       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s4                                    ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[0]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[1]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[2]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[3]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[4]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[5]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[6]                                 ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s5                                    ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s6                                    ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[0]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[1]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[2]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[3]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[4]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[5]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[6]                                 ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s5                                    ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s6                                    ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrst                                   ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[0]                                   ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[1]                                   ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[2]                                   ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay_en                                 ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s0                                    ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s1                                    ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s2                                    ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s3                                    ;
; 49.876 ; 50.060       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s4                                    ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrd                                    ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[0]                                  ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[1]                                  ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[2]                                  ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s10                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s11                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s12                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s13                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s14                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s15                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s16                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s17                                   ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s7                                    ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s8                                    ;
; 49.878 ; 50.062       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s9                                    ;
; 49.879 ; 50.063       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adccs                                    ;
; 49.965 ; 49.965       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl|inclk[0] ;
; 49.965 ; 49.965       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[3]~clkctrl|outclk   ;
; 49.987 ; 49.987       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adccs|clk                                                      ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adcrd|clk                                                      ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[0]|clk                                                    ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[1]|clk                                                    ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[2]|clk                                                    ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s10|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s11|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s12|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s13|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s14|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s15|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s16|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s17|clk                                                     ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s7|clk                                                      ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s8|clk                                                      ;
; 49.988 ; 49.988       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s9|clk                                                      ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adcrst|clk                                                     ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[0]|clk                                                     ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[1]|clk                                                     ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[2]|clk                                                     ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay_en|clk                                                   ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s0|clk                                                      ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s1|clk                                                      ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s2|clk                                                      ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s3|clk                                                      ;
; 49.990 ; 49.990       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s4|clk                                                      ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[0]|clk                                                   ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[1]|clk                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; 5.316 ; 5.057 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.336 ; 3.373 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.556 ; 3.594 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.215 ; 4.203 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.631 ; 4.501 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.256 ; 4.316 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.914 ; 3.917 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; 5.316 ; 4.936 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.990 ; 5.057 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.488 ; 3.475 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.323 ; 4.229 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; 4.206 ; 4.178 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; 3.873 ; 3.791 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; 3.261 ; 3.317 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; 3.317 ; 3.360 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; 3.406 ; 3.470 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; 3.676 ; 3.648 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; 5.950 ; 5.839 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; 4.583 ; 4.899 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; 4.583 ; 4.899 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; 4.043 ; 4.428 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; 2.793 ; 2.931 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; 2.750 ; 2.897 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; 2.793 ; 2.931 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; 2.509 ; 2.447 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; 2.512 ; 2.444 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; 2.518 ; 2.602 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; 2.245 ; 2.306 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; 2.679 ; 2.676 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; 1.975 ; 2.000 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; 2.283 ; 2.390 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; 2.298 ; 2.340 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; 2.091 ; 2.155 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; 2.177 ; 2.268 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; 1.967 ; 2.038 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; 1.719 ; 1.779 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; 1.977 ; 2.041 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; 1.927 ; 2.014 ; Rise       ; wr                                             ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; -1.217 ; -1.311 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.351 ; -1.386 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.433 ; -1.448 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.246 ; -1.370 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.657 ; -1.634 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.508 ; -1.552 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.382 ; -1.465 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.987 ; -1.851 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.391 ; -1.418 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.347 ; -1.384 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; -1.739 ; -1.708 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; -1.701 ; -1.683 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; -1.521 ; -1.573 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; -1.217 ; -1.315 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; -1.281 ; -1.311 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; -1.359 ; -1.395 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; -1.354 ; -1.451 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; -5.105 ; -4.975 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; -2.246 ; -2.418 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; -2.467 ; -2.477 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; -2.246 ; -2.418 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; -0.926 ; -1.023 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; -2.157 ; -2.257 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; -1.548 ; -1.586 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; -1.519 ; -1.496 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; -1.104 ; -1.192 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; -1.513 ; -1.559 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; -1.528 ; -1.559 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; -1.729 ; -1.793 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; -1.448 ; -1.519 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; -1.615 ; -1.699 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; -1.353 ; -1.383 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; -1.164 ; -1.193 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; -1.190 ; -1.163 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; -1.043 ; -1.194 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; -1.087 ; -1.237 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; -0.926 ; -1.023 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; -1.155 ; -1.202 ; Rise       ; wr                                             ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.978 ; 25.618 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 22.500 ; 22.121 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 22.974 ; 22.594 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 23.243 ; 22.788 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 23.132 ; 22.768 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.060 ; 24.482 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.978 ; 25.618 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.991 ; 24.529 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.557 ; 25.176 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.938 ; 24.474 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.458 ; 25.141 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.402 ; 24.975 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.945 ; 24.526 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.744 ; 25.409 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.482 ; 25.241 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.652 ; 25.320 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 3.746  ;        ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;        ; 3.638  ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;        ; 5.376  ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 5.054  ;        ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 9.206  ; 9.893  ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 7.189  ; 7.373  ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 6.826  ; 6.653  ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 4.214  ; 4.076  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 4.204  ; 4.066  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 4.469  ; 4.268  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 4.547  ; 4.371  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 5.456  ; 5.093  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 4.872  ; 4.600  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 4.286  ; 4.171  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 4.860  ; 4.603  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 5.502  ; 5.413  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 4.810  ; 4.561  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 4.549  ; 4.343  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 4.222  ; 4.094  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 4.335  ; 4.519  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 5.034  ; 5.309  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 4.307  ; 4.523  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 4.381  ; 4.576  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 4.547  ; 4.361  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 4.262  ; 4.126  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 5.063  ; 4.770  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 10.600 ; 10.245 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 10.600 ; 10.245 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.327 ; 10.881 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.372 ; 10.966 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.149 ; 10.770 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.411 ; 11.761 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.891 ; 12.491 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.949 ; 11.534 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.322 ; 11.866 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.787 ; 11.373 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.355 ; 11.991 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.697 ; 11.283 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.078 ; 10.691 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.258 ; 10.967 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.224 ; 10.911 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.195 ; 10.877 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 3.595  ;        ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;        ; 3.490  ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;        ; 5.160  ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 4.849  ;        ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 8.824  ; 9.486  ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 6.889  ; 7.068  ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 6.541  ; 6.373  ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 3.697  ; 3.563  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 3.687  ; 3.554  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 3.942  ; 3.748  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 4.017  ; 3.847  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 4.890  ; 4.540  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 4.328  ; 4.066  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 3.767  ; 3.655  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 4.317  ; 4.068  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 4.983  ; 4.899  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 4.265  ; 4.025  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 4.017  ; 3.818  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 3.705  ; 3.581  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 3.811  ; 3.990  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 4.483  ; 4.749  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 3.784  ; 3.993  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 3.857  ; 4.046  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 4.017  ; 3.836  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 3.741  ; 3.609  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 4.511  ; 4.229  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; DB[0]       ; 14.935 ; 14.556 ; 15.020 ; 14.641 ;
; A[0]       ; DB[1]       ; 15.409 ; 15.029 ; 15.494 ; 15.114 ;
; A[0]       ; DB[2]       ; 15.678 ; 15.223 ; 15.763 ; 15.308 ;
; A[0]       ; DB[3]       ; 15.222 ; 14.911 ; 15.307 ; 14.996 ;
; A[0]       ; DB[4]       ; 16.835 ; 16.149 ; 16.920 ; 16.234 ;
; A[0]       ; DB[5]       ; 17.263 ; 16.903 ; 17.348 ; 16.988 ;
; A[0]       ; DB[6]       ; 16.276 ; 15.814 ; 16.361 ; 15.899 ;
; A[0]       ; DB[7]       ; 16.842 ; 16.461 ; 16.927 ; 16.546 ;
; A[0]       ; DB[8]       ; 16.223 ; 15.759 ; 16.308 ; 15.844 ;
; A[0]       ; DB[9]       ; 16.717 ; 16.400 ; 16.802 ; 16.485 ;
; A[0]       ; DB[10]      ; 16.661 ; 16.234 ; 16.746 ; 16.319 ;
; A[0]       ; DB[11]      ; 15.542 ; 15.189 ; 15.627 ; 15.274 ;
; A[0]       ; DB[12]      ; 15.960 ; 15.625 ; 16.045 ; 15.710 ;
; A[0]       ; DB[13]      ; 15.698 ; 15.457 ; 15.783 ; 15.542 ;
; A[0]       ; DB[14]      ; 15.868 ; 15.536 ; 15.953 ; 15.621 ;
; A[1]       ; DB[0]       ; 14.572 ; 14.193 ; 14.642 ; 14.263 ;
; A[1]       ; DB[1]       ; 15.046 ; 14.666 ; 15.116 ; 14.736 ;
; A[1]       ; DB[2]       ; 15.315 ; 14.860 ; 15.385 ; 14.930 ;
; A[1]       ; DB[3]       ; 14.859 ; 14.548 ; 14.929 ; 14.618 ;
; A[1]       ; DB[4]       ; 16.472 ; 15.786 ; 16.542 ; 15.856 ;
; A[1]       ; DB[5]       ; 16.900 ; 16.540 ; 16.970 ; 16.610 ;
; A[1]       ; DB[6]       ; 15.913 ; 15.451 ; 15.983 ; 15.521 ;
; A[1]       ; DB[7]       ; 16.479 ; 16.098 ; 16.549 ; 16.168 ;
; A[1]       ; DB[8]       ; 15.860 ; 15.396 ; 15.930 ; 15.466 ;
; A[1]       ; DB[9]       ; 16.354 ; 16.037 ; 16.424 ; 16.107 ;
; A[1]       ; DB[10]      ; 16.298 ; 15.871 ; 16.368 ; 15.941 ;
; A[1]       ; DB[11]      ; 15.179 ; 14.826 ; 15.249 ; 14.896 ;
; A[1]       ; DB[12]      ; 15.597 ; 15.262 ; 15.667 ; 15.332 ;
; A[1]       ; DB[13]      ; 15.335 ; 15.094 ; 15.405 ; 15.164 ;
; A[1]       ; DB[14]      ; 15.505 ; 15.173 ; 15.575 ; 15.243 ;
; A[1]       ; DB[15]      ; 9.819  ;        ;        ; 9.528  ;
; A[2]       ; DB[0]       ; 13.881 ; 13.502 ; 13.300 ; 12.974 ;
; A[2]       ; DB[1]       ; 14.355 ; 13.975 ; 14.046 ; 13.613 ;
; A[2]       ; DB[2]       ; 14.624 ; 14.169 ; 14.043 ; 13.641 ;
; A[2]       ; DB[3]       ; 14.168 ; 13.857 ; 13.859 ; 13.495 ;
; A[2]       ; DB[4]       ; 15.781 ; 15.095 ; 15.200 ; 14.567 ;
; A[2]       ; DB[5]       ; 16.209 ; 15.849 ; 15.900 ; 15.487 ;
; A[2]       ; DB[6]       ; 15.222 ; 14.760 ; 14.641 ; 14.232 ;
; A[2]       ; DB[7]       ; 15.788 ; 15.407 ; 15.479 ; 15.045 ;
; A[2]       ; DB[8]       ; 15.169 ; 14.705 ; 14.588 ; 14.177 ;
; A[2]       ; DB[9]       ; 15.663 ; 15.346 ; 15.354 ; 14.984 ;
; A[2]       ; DB[10]      ; 15.607 ; 15.180 ; 15.026 ; 14.652 ;
; A[2]       ; DB[11]      ; 14.488 ; 14.135 ; 14.179 ; 13.773 ;
; A[2]       ; DB[12]      ; 14.906 ; 14.571 ; 14.325 ; 14.043 ;
; A[2]       ; DB[13]      ; 14.644 ; 14.403 ; 14.335 ; 14.041 ;
; A[2]       ; DB[14]      ; 14.814 ; 14.482 ; 14.233 ; 13.954 ;
; A[2]       ; DB[15]      ; 9.127  ;        ;        ; 8.884  ;
; rd         ; DB[0]       ; 7.050  ; 6.957  ; 7.082  ; 6.989  ;
; rd         ; DB[1]       ; 7.050  ; 6.957  ; 7.082  ; 6.989  ;
; rd         ; DB[2]       ; 7.045  ; 6.952  ; 7.072  ; 6.979  ;
; rd         ; DB[3]       ; 7.045  ; 6.952  ; 7.072  ; 6.979  ;
; rd         ; DB[4]       ; 7.097  ; 7.004  ; 7.189  ; 7.096  ;
; rd         ; DB[5]       ; 8.343  ; 8.295  ; 8.430  ; 8.382  ;
; rd         ; DB[6]       ; 7.120  ; 7.027  ; 7.200  ; 7.107  ;
; rd         ; DB[7]       ; 7.263  ; 7.170  ; 7.381  ; 7.288  ;
; rd         ; DB[8]       ; 7.263  ; 7.170  ; 7.381  ; 7.288  ;
; rd         ; DB[9]       ; 7.263  ; 7.170  ; 7.381  ; 7.288  ;
; rd         ; DB[10]      ; 7.074  ; 6.981  ; 7.161  ; 7.068  ;
; rd         ; DB[11]      ; 7.068  ; 6.975  ; 7.089  ; 6.996  ;
; rd         ; DB[12]      ; 7.068  ; 6.975  ; 7.089  ; 6.996  ;
; rd         ; DB[13]      ; 7.068  ; 6.975  ; 7.089  ; 6.996  ;
; rd         ; DB[14]      ; 7.040  ; 6.947  ; 7.065  ; 6.972  ;
; rd         ; DB[15]      ; 7.036  ; 6.943  ; 7.068  ; 6.975  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; DB[0]       ; 10.837 ; 10.482 ; 10.968 ; 10.613 ;
; A[0]       ; DB[1]       ; 11.117 ; 10.664 ; 11.242 ; 10.789 ;
; A[0]       ; DB[2]       ; 11.362 ; 10.922 ; 11.456 ; 11.016 ;
; A[0]       ; DB[3]       ; 10.790 ; 10.404 ; 10.841 ; 10.455 ;
; A[0]       ; DB[4]       ; 12.483 ; 11.867 ; 12.534 ; 11.918 ;
; A[0]       ; DB[5]       ; 12.722 ; 12.322 ; 12.836 ; 12.435 ;
; A[0]       ; DB[6]       ; 11.819 ; 11.404 ; 11.923 ; 11.508 ;
; A[0]       ; DB[7]       ; 12.025 ; 11.569 ; 12.138 ; 11.682 ;
; A[0]       ; DB[8]       ; 11.490 ; 11.076 ; 11.603 ; 11.189 ;
; A[0]       ; DB[9]       ; 12.157 ; 11.801 ; 12.270 ; 11.914 ;
; A[0]       ; DB[10]      ; 11.912 ; 11.532 ; 12.025 ; 11.645 ;
; A[0]       ; DB[11]      ; 10.443 ; 10.056 ; 10.556 ; 10.169 ;
; A[0]       ; DB[12]      ; 10.852 ; 10.561 ; 10.965 ; 10.674 ;
; A[0]       ; DB[13]      ; 10.818 ; 10.505 ; 10.931 ; 10.618 ;
; A[0]       ; DB[14]      ; 10.789 ; 10.471 ; 10.902 ; 10.584 ;
; A[1]       ; DB[0]       ; 8.732  ; 10.300 ; 10.790 ; 8.504  ;
; A[1]       ; DB[1]       ; 8.871  ; 10.638 ; 11.254 ; 8.570  ;
; A[1]       ; DB[2]       ; 8.303  ; 10.852 ; 11.427 ; 8.188  ;
; A[1]       ; DB[3]       ; 8.411  ; 10.210 ; 10.694 ; 8.234  ;
; A[1]       ; DB[4]       ; 9.179  ; 11.302 ; 12.045 ; 8.874  ;
; A[1]       ; DB[5]       ; 9.886  ; 12.368 ; 12.817 ; 9.780  ;
; A[1]       ; DB[6]       ; 8.634  ; 11.161 ; 11.714 ; 8.513  ;
; A[1]       ; DB[7]       ; 8.889  ; 11.885 ; 12.389 ; 8.798  ;
; A[1]       ; DB[8]       ; 8.418  ; 10.528 ; 11.097 ; 8.307  ;
; A[1]       ; DB[9]       ; 9.052  ; 11.498 ; 11.989 ; 9.005  ;
; A[1]       ; DB[10]      ; 8.755  ; 11.253 ; 11.700 ; 8.667  ;
; A[1]       ; DB[11]      ; 8.697  ; 10.148 ; 10.517 ; 8.577  ;
; A[1]       ; DB[12]      ; 8.019  ; 10.645 ; 10.917 ; 7.982  ;
; A[1]       ; DB[13]      ; 8.731  ; 10.589 ; 10.883 ; 8.524  ;
; A[1]       ; DB[14]      ; 8.702  ; 10.536 ; 10.854 ; 8.458  ;
; A[1]       ; DB[15]      ; 9.420  ;        ;        ; 9.138  ;
; A[2]       ; DB[0]       ; 8.919  ; 9.876  ; 10.497 ; 8.599  ;
; A[2]       ; DB[1]       ; 9.518  ; 10.343 ; 10.967 ; 9.140  ;
; A[2]       ; DB[2]       ; 8.835  ; 10.339 ; 10.953 ; 8.586  ;
; A[2]       ; DB[3]       ; 8.687  ; 9.565  ; 10.157 ; 8.497  ;
; A[2]       ; DB[4]       ; 9.935  ; 10.940 ; 11.644 ; 9.464  ;
; A[2]       ; DB[5]       ; 10.417 ; 11.825 ; 12.356 ; 10.177 ;
; A[2]       ; DB[6]       ; 9.166  ; 10.618 ; 11.293 ; 8.910  ;
; A[2]       ; DB[7]       ; 9.069  ; 10.660 ; 11.228 ; 8.980  ;
; A[2]       ; DB[8]       ; 8.949  ; 10.167 ; 10.757 ; 8.704  ;
; A[2]       ; DB[9]       ; 9.583  ; 10.494 ; 10.961 ; 9.403  ;
; A[2]       ; DB[10]      ; 9.286  ; 10.514 ; 11.019 ; 9.065  ;
; A[2]       ; DB[11]      ; 8.401  ; 9.605  ; 10.129 ; 8.324  ;
; A[2]       ; DB[12]      ; 8.550  ; 9.929  ; 10.378 ; 8.380  ;
; A[2]       ; DB[13]      ; 8.464  ; 9.873  ; 10.222 ; 8.275  ;
; A[2]       ; DB[14]      ; 8.436  ; 9.579  ; 10.247 ; 8.209  ;
; A[2]       ; DB[15]      ; 8.782  ;        ;        ; 8.546  ;
; rd         ; DB[0]       ; 6.772  ; 6.679  ; 6.804  ; 6.711  ;
; rd         ; DB[1]       ; 6.772  ; 6.679  ; 6.804  ; 6.711  ;
; rd         ; DB[2]       ; 6.767  ; 6.674  ; 6.794  ; 6.701  ;
; rd         ; DB[3]       ; 6.767  ; 6.674  ; 6.794  ; 6.701  ;
; rd         ; DB[4]       ; 6.817  ; 6.724  ; 6.906  ; 6.813  ;
; rd         ; DB[5]       ; 8.064  ; 8.016  ; 8.149  ; 8.101  ;
; rd         ; DB[6]       ; 6.839  ; 6.746  ; 6.917  ; 6.824  ;
; rd         ; DB[7]       ; 6.977  ; 6.884  ; 7.091  ; 6.998  ;
; rd         ; DB[8]       ; 6.977  ; 6.884  ; 7.091  ; 6.998  ;
; rd         ; DB[9]       ; 6.977  ; 6.884  ; 7.091  ; 6.998  ;
; rd         ; DB[10]      ; 6.795  ; 6.702  ; 6.880  ; 6.787  ;
; rd         ; DB[11]      ; 6.790  ; 6.697  ; 6.811  ; 6.718  ;
; rd         ; DB[12]      ; 6.790  ; 6.697  ; 6.811  ; 6.718  ;
; rd         ; DB[13]      ; 6.790  ; 6.697  ; 6.811  ; 6.718  ;
; rd         ; DB[14]      ; 6.762  ; 6.669  ; 6.788  ; 6.695  ;
; rd         ; DB[15]      ; 6.758  ; 6.665  ; 6.791  ; 6.698  ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p0|altpll_component|auto_generated|pll1|clk[1] ; -4.008 ; -81.747       ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; -1.359 ; -1.359        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; -1.326 ; -1.326        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; -1.240 ; -1.240        ;
; clkdiv:p1|cd                                   ; -0.267 ; -7.924        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.157 ; -1.023        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; 0.057  ; 0.000         ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 0.066  ; 0.000         ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; 0.079  ; 0.000         ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; 0.083  ; 0.000         ;
; adc_module:p7|adc_driver:a1|adccs              ; 0.159  ; 0.000         ;
; wr                                             ; 0.292  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 98.127 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; mod_dac:p3|dac_clk_src:m0|nck                  ; -0.203 ; -1.015        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; -0.202 ; -1.010        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; -0.195 ; -0.975        ;
; adc_module:p7|adc_driver:a1|adccs              ; -0.062 ; -0.062        ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; -0.056 ; -0.056        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.045 ; -0.214        ;
; clkdiv:p1|cd                                   ; 0.121  ; 0.000         ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 0.159  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.186  ; 0.000         ;
; wr                                             ; 0.202  ; 0.000         ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; 0.354  ; 0.000         ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; 0.413  ; 0.000         ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; 0.419  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; wr                                             ; -3.000 ; -72.145       ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; -1.000 ; -1536.000     ;
; clkdiv:p1|cd                                   ; -1.000 ; -57.000       ;
; adc_module:p7|adc_driver:a1|adccs              ; -1.000 ; -5.000        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; -1.000 ; -5.000        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; -1.000 ; -5.000        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; -1.000 ; -5.000        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; -1.000 ; -1.000        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; -1.000 ; -1.000        ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; -1.000 ; -1.000        ;
; adc_module:p7|adc_driver:a1|adcrd              ; 0.402  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; 5.353  ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; 9.796  ; 0.000         ;
; clk                                            ; 19.594 ; 0.000         ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; 49.796 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                             ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.008 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.609      ;
; -3.944 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.545      ;
; -3.918 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.519      ;
; -3.835 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.180     ; 2.583      ;
; -3.828 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.429      ;
; -3.801 ; trsfrm:p6|dcnt[5]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.402      ;
; -3.759 ; trsfrm:p6|dcnt[6]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.360      ;
; -3.734 ; trsfrm:p6|dcnt[7]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.335      ;
; -3.692 ; trsfrm:p6|dcnt[8]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.293      ;
; -3.666 ; trsfrm:p6|dcnt[9]  ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.267      ;
; -3.636 ; trsfrm:p6|dcnt[13] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.206      ;
; -3.630 ; trsfrm:p6|dcnt[11] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.200      ;
; -3.587 ; trsfrm:p6|dcnt[12] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.157      ;
; -3.581 ; trsfrm:p6|dcnt[10] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.327     ; 2.182      ;
; -3.568 ; trsfrm:p6|dcnt[15] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.138      ;
; -3.519 ; trsfrm:p6|dcnt[14] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.089      ;
; -3.496 ; trsfrm:p6|dcnt[17] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.066      ;
; -3.451 ; trsfrm:p6|dcnt[16] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.021      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.441 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 2.027      ;
; -3.432 ; trsfrm:p6|dcnt[19] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 2.002      ;
; -3.384 ; trsfrm:p6|dcnt[18] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 1.954      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.377 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.963      ;
; -3.364 ; trsfrm:p6|dcnt[21] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 1.934      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.355 ; trsfrm:p6|dcnt[0]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.941      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[20] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.324 ; trsfrm:p6|dcnt[1]  ; clkdiv:p1|cnt[21] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.910      ;
; -3.316 ; trsfrm:p6|dcnt[20] ; clkdiv:p1|cd      ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.358     ; 1.886      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.290 ; trsfrm:p6|dcnt[2]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.195     ; 2.023      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[0]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[1]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[2]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[3]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[4]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[5]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[6]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[7]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[8]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[9]  ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.261 ; trsfrm:p6|dcnt[4]  ; clkdiv:p1|cnt[10] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.847      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[22] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[11] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[12] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[13] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[14] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[15] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[16] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[17] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[18] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[19] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
; -3.260 ; trsfrm:p6|dcnt[3]  ; clkdiv:p1|cnt[20] ; wr           ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.001        ; -1.342     ; 1.846      ;
+--------+--------------------+-------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|pck'                                                                                                                         ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.359 ; chdiv:p2|ins2[17]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.527      ;
; -1.247 ; chdiv:p2|ins2[9]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.415      ;
; -1.205 ; chdiv:p2|ins2[19]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.373      ;
; -1.186 ; chdiv:p2|ins2[5]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.354      ;
; -1.176 ; chdiv:p2|ins2[18]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.344      ;
; -1.169 ; chdiv:p2|ins2[11]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.830     ; 1.336      ;
; -1.161 ; chdiv:p2|ins2[16]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.329      ;
; -1.114 ; chdiv:p2|ins2[10]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.282      ;
; -1.114 ; chdiv:p2|ins2[7]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.282      ;
; -1.101 ; chdiv:p2|ins2[4]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.269      ;
; -1.053 ; chdiv:p2|ins2[21]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.221      ;
; -1.041 ; chdiv:p2|ins2[12]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.209      ;
; -1.027 ; chdiv:p2|ins2[14]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.195      ;
; -1.026 ; chdiv:p2|ins2[6]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.194      ;
; -0.965 ; chdiv:p2|ins2[8]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.830     ; 1.132      ;
; -0.938 ; chdiv:p2|ins2[15]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.106      ;
; -0.846 ; chdiv:p2|ins2[13]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.014      ;
; -0.374 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.054      ; 1.435      ;
; -0.296 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.054      ; 1.357      ;
; -0.022 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.054      ; 1.083      ;
; 0.084  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.054      ; 0.977      ;
; 0.245  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 1.000        ; 0.054      ; 0.816      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|pck'                                                                                                                         ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.326 ; chdiv:p2|ins1[10]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.482      ;
; -1.309 ; chdiv:p2|ins1[9]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.840     ; 1.466      ;
; -1.308 ; chdiv:p2|ins1[19]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.464      ;
; -1.274 ; chdiv:p2|ins1[6]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.430      ;
; -1.219 ; chdiv:p2|ins1[17]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.840     ; 1.376      ;
; -1.216 ; chdiv:p2|ins1[11]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.372      ;
; -1.176 ; chdiv:p2|ins1[15]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.332      ;
; -1.170 ; chdiv:p2|ins1[8]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.326      ;
; -1.148 ; chdiv:p2|ins1[4]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.304      ;
; -1.134 ; chdiv:p2|ins1[18]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.290      ;
; -1.123 ; chdiv:p2|ins1[16]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.279      ;
; -1.119 ; chdiv:p2|ins1[7]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.275      ;
; -1.092 ; chdiv:p2|ins1[14]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.840     ; 1.249      ;
; -1.014 ; chdiv:p2|ins1[13]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.170      ;
; -1.007 ; chdiv:p2|ins1[5]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.840     ; 1.164      ;
; -0.977 ; chdiv:p2|ins1[21]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.841     ; 1.133      ;
; -0.715 ; chdiv:p2|ins1[12]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; -0.840     ; 0.872      ;
; -0.374 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.042      ; 1.423      ;
; -0.231 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.042      ; 1.280      ;
; -0.047 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.042      ; 1.096      ;
; -0.044 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.042      ; 1.093      ;
; 0.112  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 1.000        ; 0.042      ; 0.937      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|pck'                                                                                                                         ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.240 ; chdiv:p2|ins0[17]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.405      ;
; -1.169 ; chdiv:p2|ins0[9]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.334      ;
; -1.152 ; chdiv:p2|ins0[19]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.317      ;
; -1.150 ; chdiv:p2|ins0[18]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.315      ;
; -1.106 ; chdiv:p2|ins0[15]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.833     ; 1.270      ;
; -1.095 ; chdiv:p2|ins0[11]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.260      ;
; -1.062 ; chdiv:p2|ins0[8]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.227      ;
; -1.052 ; chdiv:p2|ins0[16]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.217      ;
; -1.037 ; chdiv:p2|ins0[7]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.833     ; 1.201      ;
; -1.008 ; chdiv:p2|ins0[6]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.833     ; 1.172      ;
; -0.995 ; chdiv:p2|ins0[10]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.160      ;
; -0.941 ; chdiv:p2|ins0[14]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.109      ;
; -0.936 ; chdiv:p2|ins0[5]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.833     ; 1.100      ;
; -0.921 ; chdiv:p2|ins0[21]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.832     ; 1.086      ;
; -0.912 ; chdiv:p2|ins0[4]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.833     ; 1.076      ;
; -0.904 ; chdiv:p2|ins0[12]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.829     ; 1.072      ;
; -0.699 ; chdiv:p2|ins0[13]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; -0.833     ; 0.863      ;
; -0.457 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.050      ; 1.514      ;
; -0.384 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.050      ; 1.441      ;
; -0.105 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.050      ; 1.162      ;
; 0.068  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.050      ; 0.989      ;
; 0.241  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 1.000        ; 0.050      ; 0.816      ;
+--------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:p1|cd'                                                                          ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+
; -0.267 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.218      ;
; -0.267 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.218      ;
; -0.226 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.178      ;
; -0.226 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.178      ;
; -0.226 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.178      ;
; -0.226 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.178      ;
; -0.226 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.178      ;
; -0.226 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.178      ;
; -0.211 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.039     ; 1.159      ;
; -0.211 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.039     ; 1.159      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.210 ; chdiv:p2|cnt[2] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.161      ;
; -0.156 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.108      ;
; -0.156 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.108      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.142 ; chdiv:p2|cnt[2] ; chdiv:p2|ins2[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.092      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.134 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.085      ;
; -0.129 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.039     ; 1.077      ;
; -0.129 ; chdiv:p2|cnt[1] ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.039     ; 1.077      ;
; -0.126 ; chdiv:p2|cnt[1] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.077      ;
; -0.126 ; chdiv:p2|cnt[1] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.077      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.112 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.062      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.107 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.057      ;
; -0.103 ; chdiv:p2|cnt[0] ; chdiv:p2|ins2[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.054      ;
; -0.103 ; chdiv:p2|cnt[0] ; chdiv:p2|ins2[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.054      ;
; -0.099 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.048      ;
; -0.099 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.048      ;
; -0.099 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.048      ;
; -0.099 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.048      ;
; -0.099 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.048      ;
; -0.098 ; chdiv:p2|cnt[0] ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.048      ;
; -0.087 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.039      ;
; -0.087 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.035     ; 1.039      ;
; -0.086 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.037     ; 1.036      ;
; -0.083 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.032      ;
; -0.083 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.032      ;
; -0.083 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.032      ;
; -0.083 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.032      ;
; -0.083 ; chdiv:p2|cnt[2] ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.038     ; 1.032      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; chdiv:p2|cnt[0] ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 1.000        ; -0.036     ; 1.016      ;
+--------+-----------------+-------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.157 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.557     ; 0.537      ;
; -0.130 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.557     ; 0.510      ;
; -0.125 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.555     ; 0.507      ;
; -0.124 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.548     ; 0.513      ;
; -0.079 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.555     ; 0.461      ;
; -0.078 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.548     ; 0.467      ;
; -0.074 ; mod_dac:p3|dac_seq_crt:m1|dreg   ; mod_dac:p3|dac_seq_crt:m1|sdo    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.637     ; 0.374      ;
; -0.070 ; mod_dac:p5|dac_seq_crt:m1|dreg   ; mod_dac:p5|dac_seq_crt:m1|sdo    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.634     ; 0.373      ;
; -0.067 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.123     ; 0.486      ;
; -0.065 ; mod_dac:p4|dac_seq_crt:m1|dreg   ; mod_dac:p4|dac_seq_crt:m1|sdo    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.629     ; 0.373      ;
; -0.062 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.548     ; 0.451      ;
; -0.056 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.555     ; 0.438      ;
; -0.049 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.117     ; 0.474      ;
; -0.044 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.124     ; 0.462      ;
; -0.015 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.557     ; 0.395      ;
; -0.010 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.557     ; 0.390      ;
; -0.006 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.548     ; 0.395      ;
; -0.005 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.555     ; 0.387      ;
; 0.025  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.124     ; 0.393      ;
; 0.027  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.117     ; 0.398      ;
; 0.029  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.124     ; 0.389      ;
; 0.080  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.124     ; 0.338      ;
; 0.080  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.124     ; 0.338      ;
; 0.087  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.117     ; 0.338      ;
; 0.491  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.123     ; 0.428      ;
; 0.502  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.117     ; 0.423      ;
; 0.514  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.124     ; 0.404      ;
; 0.559  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.124     ; 0.359      ;
; 0.559  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.124     ; 0.359      ;
; 0.566  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.117     ; 0.359      ;
; 0.572  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.117     ; 0.353      ;
; 0.573  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.124     ; 0.345      ;
; 0.576  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.124     ; 0.342      ;
; 19.101 ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 0.848      ;
; 19.119 ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.831      ;
; 19.349 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 0.600      ;
; 19.353 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 0.596      ;
; 19.377 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.573      ;
; 19.380 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.570      ;
; 19.389 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 0.562      ;
; 19.405 ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.545      ;
; 19.408 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.542      ;
; 19.408 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.542      ;
; 19.417 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 0.534      ;
; 19.472 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.478      ;
; 19.476 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.474      ;
; 19.479 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.471      ;
; 19.487 ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 0.464      ;
; 19.489 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 0.460      ;
; 19.491 ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 0.460      ;
; 19.506 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.444      ;
; 19.544 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.406      ;
; 19.547 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.403      ;
; 19.571 ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.379      ;
; 19.572 ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.378      ;
; 19.576 ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.374      ;
; 19.577 ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.373      ;
; 19.600 ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.350      ;
; 19.600 ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.350      ;
; 19.600 ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 0.350      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                                                                                           ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.057 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.926      ;
; 0.101 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.882      ;
; 0.121 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.862      ;
; 0.125 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.858      ;
; 0.135 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.848      ;
; 0.139 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.844      ;
; 0.169 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.814      ;
; 0.194 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.789      ;
; 0.203 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.780      ;
; 0.225 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.758      ;
; 0.406 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.579      ;
; 0.419 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.566      ;
; 0.432 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.553      ;
; 0.434 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.551      ;
; 0.589 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.396      ;
; 0.630 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.323      ; 0.610      ;
; 0.630 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.323      ; 0.610      ;
; 0.630 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.323      ; 0.610      ;
; 0.630 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.323      ; 0.610      ;
; 0.630 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 1.000        ; 0.323      ; 0.610      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                                                                                                             ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.066 ; adc_module:p7|adc_fir:a6|r12[11]              ; adc_module:p7|adc_fir:a6|r13[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.249     ; 0.672      ;
; 0.082 ; adc_module:p7|adc_fir:a5|r2[5]                ; adc_module:p7|adc_fir:a5|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.240     ; 0.665      ;
; 0.109 ; adc_module:p7|adc_fir:a6|r0[0]                ; adc_module:p7|adc_fir:a6|r1[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.630      ;
; 0.119 ; adc_module:p7|adc_fir:a6|r0[13]               ; adc_module:p7|adc_fir:a6|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.238     ; 0.630      ;
; 0.150 ; adc_module:p7|adc_fir:a6|r0[5]                ; adc_module:p7|adc_fir:a6|r1[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.589      ;
; 0.176 ; adc_module:p7|adc_fir:a6|r0[11]               ; adc_module:p7|adc_fir:a6|r1[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.038     ; 0.773      ;
; 0.181 ; adc_module:p7|adc_fir:a6|r2[7]                ; adc_module:p7|adc_fir:a6|r3[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.043     ; 0.763      ;
; 0.182 ; adc_module:p7|adc_driver:a1|v_adc_strg[3][8]  ; adc_module:p7|adc_fir:a5|r0[8]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.511     ; 0.294      ;
; 0.189 ; adc_module:p7|adc_fir:a4|r1[6]                ; adc_module:p7|adc_fir:a4|r2[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.036     ; 0.762      ;
; 0.193 ; adc_module:p7|adc_fir:a4|r0[7]                ; adc_module:p7|adc_fir:a4|r1[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.036     ; 0.758      ;
; 0.198 ; adc_module:p7|adc_fir:a7|r9[11]               ; adc_module:p7|adc_fir:a7|r10[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.744      ;
; 0.198 ; adc_module:p7|adc_fir:a5|r0[0]                ; adc_module:p7|adc_fir:a5|r1[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.237     ; 0.552      ;
; 0.199 ; adc_module:p7|adc_fir:a5|r1[10]               ; adc_module:p7|adc_fir:a5|r2[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.743      ;
; 0.201 ; adc_module:p7|adc_driver:a1|v_adc_strg[3][1]  ; adc_module:p7|adc_fir:a5|r0[1]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.492     ; 0.294      ;
; 0.202 ; adc_module:p7|adc_fir:a6|r0[6]                ; adc_module:p7|adc_fir:a6|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.242     ; 0.543      ;
; 0.203 ; adc_module:p7|adc_fir:a5|r0[5]                ; adc_module:p7|adc_fir:a5|r1[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.238     ; 0.546      ;
; 0.204 ; adc_module:p7|adc_fir:a4|r0[12]               ; adc_module:p7|adc_fir:a4|r1[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.245     ; 0.538      ;
; 0.205 ; adc_module:p7|adc_fir:a6|r0[10]               ; adc_module:p7|adc_fir:a6|r1[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.238     ; 0.544      ;
; 0.209 ; adc_module:p7|adc_fir:a5|r3[9]                ; adc_module:p7|adc_fir:a5|r4[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.738      ;
; 0.212 ; adc_module:p7|adc_fir:a4|r3[13]               ; adc_module:p7|adc_fir:a4|r4[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.039     ; 0.736      ;
; 0.212 ; adc_module:p7|adc_fir:a2|r3[0]                ; adc_module:p7|adc_fir:a2|r4[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.730      ;
; 0.214 ; adc_module:p7|adc_fir:a7|r7[10]               ; adc_module:p7|adc_fir:a7|r8[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.042     ; 0.731      ;
; 0.217 ; adc_module:p7|adc_fir:a4|r0[9]                ; adc_module:p7|adc_fir:a4|r1[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.246     ; 0.524      ;
; 0.218 ; adc_module:p7|adc_fir:a7|r0[1]                ; adc_module:p7|adc_fir:a7|r1[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.521      ;
; 0.221 ; adc_module:p7|adc_fir:a4|r0[13]               ; adc_module:p7|adc_fir:a4|r1[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.245     ; 0.521      ;
; 0.223 ; adc_module:p7|adc_fir:a5|r0[6]                ; adc_module:p7|adc_fir:a5|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.238     ; 0.526      ;
; 0.223 ; adc_module:p7|adc_fir:a7|r3[4]                ; adc_module:p7|adc_fir:a7|r4[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.028     ; 0.736      ;
; 0.223 ; adc_module:p7|adc_fir:a2|r2[1]                ; adc_module:p7|adc_fir:a2|r3[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.724      ;
; 0.224 ; adc_module:p7|adc_fir:a5|r0[4]                ; adc_module:p7|adc_fir:a5|r1[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.238     ; 0.525      ;
; 0.225 ; adc_module:p7|adc_fir:a4|r0[6]                ; adc_module:p7|adc_fir:a4|r1[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.235     ; 0.527      ;
; 0.225 ; adc_module:p7|adc_fir:a5|r0[3]                ; adc_module:p7|adc_fir:a5|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.238     ; 0.524      ;
; 0.225 ; adc_module:p7|adc_fir:a4|r0[3]                ; adc_module:p7|adc_fir:a4|r1[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.235     ; 0.527      ;
; 0.225 ; adc_module:p7|adc_fir:a3|r2[5]                ; adc_module:p7|adc_fir:a3|r3[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.034     ; 0.728      ;
; 0.229 ; adc_module:p7|adc_fir:a3|r0[2]                ; adc_module:p7|adc_fir:a3|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.236     ; 0.522      ;
; 0.232 ; adc_module:p7|adc_fir:a3|r4[10]               ; adc_module:p7|adc_fir:a3|r5[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.715      ;
; 0.233 ; adc_module:p7|adc_fir:a5|r1[11]               ; adc_module:p7|adc_fir:a5|r2[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.714      ;
; 0.233 ; adc_module:p7|adc_fir:a4|r3[10]               ; adc_module:p7|adc_fir:a4|r4[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.038     ; 0.716      ;
; 0.233 ; adc_module:p7|adc_fir:a3|r13[6]               ; adc_module:p7|adc_fir:a3|r14[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.053     ; 0.701      ;
; 0.234 ; adc_module:p7|adc_fir:a7|r4[9]                ; adc_module:p7|adc_fir:a7|r5[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.708      ;
; 0.238 ; adc_module:p7|adc_fir:a4|r1[5]                ; adc_module:p7|adc_fir:a4|r2[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.037     ; 0.712      ;
; 0.238 ; adc_module:p7|adc_fir:a3|r2[1]                ; adc_module:p7|adc_fir:a3|r3[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.022     ; 0.727      ;
; 0.240 ; adc_module:p7|adc_fir:a4|r6[0]                ; adc_module:p7|adc_fir:a4|r7[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.039     ; 0.708      ;
; 0.240 ; adc_module:p7|adc_fir:a6|r4[4]                ; adc_module:p7|adc_fir:a6|r5[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.041     ; 0.706      ;
; 0.241 ; adc_module:p7|adc_fir:a6|r3[3]                ; adc_module:p7|adc_fir:a6|r4[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.706      ;
; 0.243 ; adc_module:p7|adc_fir:a5|r0[8]                ; adc_module:p7|adc_fir:a5|r1[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.167      ; 0.911      ;
; 0.246 ; adc_module:p7|adc_fir:a3|r7[7]                ; adc_module:p7|adc_fir:a3|r8[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.041     ; 0.700      ;
; 0.248 ; adc_module:p7|adc_fir:a2|r11[6]               ; adc_module:p7|adc_fir:a2|r12[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.018     ; 0.721      ;
; 0.249 ; adc_module:p7|adc_fir:a7|r6[4]                ; adc_module:p7|adc_fir:a7|r7[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.044     ; 0.694      ;
; 0.249 ; adc_module:p7|adc_fir:a2|r6[14]               ; adc_module:p7|adc_fir:a2|r7[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.027     ; 0.711      ;
; 0.250 ; adc_module:p7|adc_fir:a7|r11[6]               ; adc_module:p7|adc_fir:a7|r12[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.026     ; 0.711      ;
; 0.251 ; adc_module:p7|adc_fir:a6|r1[9]                ; adc_module:p7|adc_fir:a6|r2[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.048     ; 0.688      ;
; 0.251 ; adc_module:p7|adc_fir:a2|r8[8]                ; adc_module:p7|adc_fir:a2|r9[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.696      ;
; 0.251 ; adc_module:p7|adc_fir:a6|r3[0]                ; adc_module:p7|adc_fir:a6|r4[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.041     ; 0.695      ;
; 0.252 ; adc_module:p7|adc_fir:a7|r6[3]                ; adc_module:p7|adc_fir:a7|r7[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.044     ; 0.691      ;
; 0.252 ; adc_module:p7|adc_fir:a3|r3[9]                ; adc_module:p7|adc_fir:a3|r4[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.037     ; 0.698      ;
; 0.253 ; adc_module:p7|adc_fir:a7|r3[1]                ; adc_module:p7|adc_fir:a7|r4[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.028     ; 0.706      ;
; 0.254 ; adc_module:p7|adc_fir:a2|r9[7]                ; adc_module:p7|adc_fir:a2|r10[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.018     ; 0.715      ;
; 0.254 ; adc_module:p7|adc_fir:a3|r5[6]                ; adc_module:p7|adc_fir:a3|r6[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.022     ; 0.711      ;
; 0.255 ; adc_module:p7|adc_fir:a3|r7[12]               ; adc_module:p7|adc_fir:a3|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.692      ;
; 0.256 ; adc_module:p7|adc_fir:a7|r6[2]                ; adc_module:p7|adc_fir:a7|r7[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.044     ; 0.687      ;
; 0.256 ; adc_module:p7|adc_driver:a1|v_adc_strg[3][10] ; adc_module:p7|adc_fir:a5|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.425     ; 0.306      ;
; 0.257 ; adc_module:p7|adc_fir:a7|r6[11]               ; adc_module:p7|adc_fir:a7|r7[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.044     ; 0.686      ;
; 0.258 ; adc_module:p7|adc_fir:a3|r9[13]               ; adc_module:p7|adc_fir:a3|r10[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.035     ; 0.694      ;
; 0.258 ; adc_module:p7|adc_fir:a3|r13[10]              ; adc_module:p7|adc_fir:a3|r14[10] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.035     ; 0.694      ;
; 0.258 ; adc_module:p7|adc_fir:a3|r3[4]                ; adc_module:p7|adc_fir:a3|r4[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.022     ; 0.707      ;
; 0.260 ; adc_module:p7|adc_fir:a2|r12[12]              ; adc_module:p7|adc_fir:a2|r13[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.026     ; 0.701      ;
; 0.260 ; adc_module:p7|adc_fir:a7|r10[0]               ; adc_module:p7|adc_fir:a7|r11[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.026     ; 0.701      ;
; 0.263 ; adc_module:p7|adc_fir:a7|r6[12]               ; adc_module:p7|adc_fir:a7|r7[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.044     ; 0.680      ;
; 0.264 ; adc_module:p7|adc_fir:a6|r3[12]               ; adc_module:p7|adc_fir:a6|r4[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.050     ; 0.673      ;
; 0.266 ; adc_module:p7|adc_fir:a7|r10[12]              ; adc_module:p7|adc_fir:a7|r11[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.039     ; 0.682      ;
; 0.266 ; adc_module:p7|adc_fir:a6|r4[11]               ; adc_module:p7|adc_fir:a6|r5[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.050     ; 0.671      ;
; 0.268 ; adc_module:p7|adc_fir:a5|r1[7]                ; adc_module:p7|adc_fir:a5|r2[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.036     ; 0.683      ;
; 0.271 ; adc_module:p7|adc_fir:a3|r3[0]                ; adc_module:p7|adc_fir:a3|r4[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.022     ; 0.694      ;
; 0.272 ; adc_module:p7|adc_fir:a7|r12[1]               ; adc_module:p7|adc_fir:a7|r13[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.670      ;
; 0.273 ; adc_module:p7|adc_fir:a2|r4[6]                ; adc_module:p7|adc_fir:a2|r5[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.157      ; 0.871      ;
; 0.273 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][3]  ; adc_module:p7|adc_fir:a7|r0[3]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.413     ; 0.301      ;
; 0.274 ; adc_module:p7|adc_fir:a2|r1[15]               ; adc_module:p7|adc_fir:a2|r2[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.668      ;
; 0.276 ; adc_module:p7|adc_fir:a4|r10[9]               ; adc_module:p7|adc_fir:a4|r11[9]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.032     ; 0.679      ;
; 0.276 ; adc_module:p7|adc_fir:a5|r1[5]                ; adc_module:p7|adc_fir:a5|r2[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; 0.156      ; 0.867      ;
; 0.277 ; adc_module:p7|adc_fir:a7|r9[4]                ; adc_module:p7|adc_fir:a7|r10[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.048     ; 0.662      ;
; 0.278 ; adc_module:p7|adc_fir:a3|r6[15]               ; adc_module:p7|adc_fir:a3|r7[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.046     ; 0.663      ;
; 0.278 ; adc_module:p7|adc_fir:a7|r7[1]                ; adc_module:p7|adc_fir:a7|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.461      ;
; 0.279 ; adc_module:p7|adc_fir:a7|r4[14]               ; adc_module:p7|adc_fir:a7|r5[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.460      ;
; 0.279 ; adc_module:p7|adc_fir:a2|r7[13]               ; adc_module:p7|adc_fir:a2|r8[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.044     ; 0.664      ;
; 0.279 ; adc_module:p7|adc_fir:a7|r7[7]                ; adc_module:p7|adc_fir:a7|r8[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.247     ; 0.461      ;
; 0.279 ; adc_module:p7|adc_fir:a6|r13[6]               ; adc_module:p7|adc_fir:a6|r14[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.045     ; 0.663      ;
; 0.280 ; adc_module:p7|adc_fir:a4|r14[3]               ; adc_module:p7|adc_fir:a4|r15[3]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.024     ; 0.683      ;
; 0.280 ; adc_module:p7|adc_fir:a7|r13[12]              ; adc_module:p7|adc_fir:a7|r14[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.032     ; 0.675      ;
; 0.281 ; adc_module:p7|adc_fir:a5|r1[0]                ; adc_module:p7|adc_fir:a5|r2[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.039     ; 0.667      ;
; 0.281 ; adc_module:p7|adc_fir:a7|r9[8]                ; adc_module:p7|adc_fir:a7|r10[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.458      ;
; 0.281 ; adc_module:p7|adc_fir:a2|r5[0]                ; adc_module:p7|adc_fir:a2|r6[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.246     ; 0.460      ;
; 0.282 ; adc_module:p7|adc_fir:a7|r1[6]                ; adc_module:p7|adc_fir:a7|r2[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.457      ;
; 0.282 ; adc_module:p7|adc_fir:a5|r5[2]                ; adc_module:p7|adc_fir:a5|r6[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.037     ; 0.668      ;
; 0.282 ; adc_module:p7|adc_fir:a4|r0[2]                ; adc_module:p7|adc_fir:a4|r1[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.043     ; 0.662      ;
; 0.283 ; adc_module:p7|adc_fir:a3|r7[1]                ; adc_module:p7|adc_fir:a3|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.247     ; 0.457      ;
; 0.284 ; adc_module:p7|adc_fir:a3|r8[14]               ; adc_module:p7|adc_fir:a3|r9[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.040     ; 0.663      ;
; 0.284 ; adc_module:p7|adc_fir:a3|r11[0]               ; adc_module:p7|adc_fir:a3|r12[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.246     ; 0.457      ;
; 0.284 ; adc_module:p7|adc_fir:a7|r9[0]                ; adc_module:p7|adc_fir:a7|r10[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.248     ; 0.455      ;
; 0.285 ; adc_module:p7|adc_fir:a4|r9[14]               ; adc_module:p7|adc_fir:a4|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.042     ; 0.660      ;
; 0.285 ; adc_module:p7|adc_fir:a6|r12[8]               ; adc_module:p7|adc_fir:a6|r13[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 1.000        ; -0.249     ; 0.453      ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                                                                                           ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.079 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.904      ;
; 0.127 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.856      ;
; 0.133 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.850      ;
; 0.143 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.840      ;
; 0.147 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.836      ;
; 0.157 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.826      ;
; 0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.788      ;
; 0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.788      ;
; 0.225 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.758      ;
; 0.225 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.024     ; 0.758      ;
; 0.427 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.558      ;
; 0.433 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.552      ;
; 0.433 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.552      ;
; 0.442 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.543      ;
; 0.589 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.396      ;
; 0.623 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.314      ; 0.608      ;
; 0.623 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.314      ; 0.608      ;
; 0.623 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.314      ; 0.608      ;
; 0.623 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.314      ; 0.608      ;
; 0.623 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 1.000        ; 0.314      ; 0.608      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                                                                                           ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; 0.083 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.901      ;
; 0.128 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.856      ;
; 0.140 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.844      ;
; 0.147 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.837      ;
; 0.151 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.833      ;
; 0.158 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.826      ;
; 0.196 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.788      ;
; 0.197 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.787      ;
; 0.226 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.758      ;
; 0.226 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.023     ; 0.758      ;
; 0.356 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.629      ;
; 0.433 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.552      ;
; 0.433 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.552      ;
; 0.434 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.551      ;
; 0.444 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; -0.022     ; 0.541      ;
; 0.631 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.322      ; 0.608      ;
; 0.631 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.322      ; 0.608      ;
; 0.631 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.322      ; 0.608      ;
; 0.631 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.322      ; 0.608      ;
; 0.631 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 1.000        ; 0.322      ; 0.608      ;
+-------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc_module:p7|adc_driver:a1|adccs'                                                                                                                                      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.159 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.824      ;
; 0.163 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.820      ;
; 0.167 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.816      ;
; 0.168 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.815      ;
; 0.205 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.778      ;
; 0.207 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.776      ;
; 0.235 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.748      ;
; 0.236 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.747      ;
; 0.237 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.746      ;
; 0.289 ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 0.500        ; 0.415      ; 0.728      ;
; 0.440 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.024     ; 0.543      ;
; 0.445 ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.022     ; 0.540      ;
; 0.445 ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.022     ; 0.540      ;
; 0.457 ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.022     ; 0.528      ;
; 0.626 ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; -0.022     ; 0.359      ;
; 0.855 ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 1.000        ; 0.415      ; 0.662      ;
+-------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wr'                                                                                       ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.292 ; trsfrm:p6|Ireg0[6]  ; trsfrm:p6|dcnt[6]  ; wr           ; wr          ; 1.000        ; -0.038     ; 0.677      ;
; 0.323 ; trsfrm:p6|Ireg0[4]  ; trsfrm:p6|dcnt[4]  ; wr           ; wr          ; 1.000        ; -0.038     ; 0.646      ;
; 0.327 ; trsfrm:p6|Ireg0[15] ; trsfrm:p6|dcnt[15] ; wr           ; wr          ; 1.000        ; -0.030     ; 0.650      ;
; 0.417 ; trsfrm:p6|Ireg1[5]  ; trsfrm:p6|dcnt[21] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.724      ;
; 0.427 ; trsfrm:p6|Ireg0[8]  ; trsfrm:p6|dcnt[8]  ; wr           ; wr          ; 1.000        ; 0.100      ; 0.680      ;
; 0.427 ; trsfrm:p6|Ireg0[3]  ; trsfrm:p6|dcnt[3]  ; wr           ; wr          ; 1.000        ; 0.100      ; 0.680      ;
; 0.433 ; trsfrm:p6|Ireg0[1]  ; trsfrm:p6|dcnt[1]  ; wr           ; wr          ; 1.000        ; -0.038     ; 0.536      ;
; 0.436 ; trsfrm:p6|Ireg0[13] ; trsfrm:p6|dcnt[13] ; wr           ; wr          ; 1.000        ; -0.030     ; 0.541      ;
; 0.453 ; trsfrm:p6|Ireg0[10] ; trsfrm:p6|dcnt[10] ; wr           ; wr          ; 1.000        ; -0.038     ; 0.516      ;
; 0.456 ; trsfrm:p6|Ireg1[6]  ; trsfrm:p6|dcnt[22] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.685      ;
; 0.458 ; trsfrm:p6|Ireg0[14] ; trsfrm:p6|dcnt[14] ; wr           ; wr          ; 1.000        ; 0.145      ; 0.694      ;
; 0.470 ; trsfrm:p6|Ireg0[12] ; trsfrm:p6|dcnt[12] ; wr           ; wr          ; 1.000        ; 0.145      ; 0.682      ;
; 0.478 ; trsfrm:p6|Ireg0[9]  ; trsfrm:p6|dcnt[9]  ; wr           ; wr          ; 1.000        ; 0.100      ; 0.629      ;
; 0.487 ; trsfrm:p6|Ireg0[0]  ; trsfrm:p6|dcnt[0]  ; wr           ; wr          ; 1.000        ; 0.100      ; 0.620      ;
; 0.502 ; trsfrm:p6|Ireg0[7]  ; trsfrm:p6|dcnt[7]  ; wr           ; wr          ; 1.000        ; 0.100      ; 0.605      ;
; 0.506 ; trsfrm:p6|Ireg0[5]  ; trsfrm:p6|dcnt[5]  ; wr           ; wr          ; 1.000        ; -0.038     ; 0.463      ;
; 0.519 ; trsfrm:p6|Ireg0[2]  ; trsfrm:p6|dcnt[2]  ; wr           ; wr          ; 1.000        ; -0.032     ; 0.456      ;
; 0.543 ; trsfrm:p6|Ireg0[11] ; trsfrm:p6|dcnt[11] ; wr           ; wr          ; 1.000        ; 0.145      ; 0.609      ;
; 0.548 ; trsfrm:p6|Ireg1[4]  ; trsfrm:p6|dcnt[20] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.593      ;
; 0.548 ; trsfrm:p6|Ireg1[1]  ; trsfrm:p6|dcnt[17] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.593      ;
; 0.551 ; trsfrm:p6|Ireg1[2]  ; trsfrm:p6|dcnt[18] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.590      ;
; 0.564 ; trsfrm:p6|Ireg1[3]  ; trsfrm:p6|dcnt[19] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.577      ;
; 0.565 ; trsfrm:p6|Ireg1[0]  ; trsfrm:p6|dcnt[16] ; wr           ; wr          ; 1.000        ; 0.134      ; 0.576      ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 98.127 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.015     ; 1.845      ;
; 98.131 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.029     ; 1.827      ;
; 98.234 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.029     ; 1.724      ;
; 98.237 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.029     ; 1.721      ;
; 98.344 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.630      ;
; 98.350 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.624      ;
; 98.426 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.548      ;
; 98.432 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.542      ;
; 98.444 ; adc_module:p7|adc_driver:a1|st.s17   ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.028     ; 1.515      ;
; 98.530 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.444      ;
; 98.536 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.438      ;
; 98.595 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.379      ;
; 98.599 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.375      ;
; 98.601 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.373      ;
; 98.605 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.369      ;
; 98.607 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.367      ;
; 98.613 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.361      ;
; 98.636 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.039     ; 1.312      ;
; 98.692 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.282      ;
; 98.698 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.276      ;
; 98.701 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.250      ;
; 98.701 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.013     ; 1.273      ;
; 98.706 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.245      ;
; 98.726 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.201      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.752 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.060     ; 1.175      ;
; 98.794 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.157      ;
; 98.806 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.039     ; 1.142      ;
; 98.817 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.134      ;
; 98.820 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.131      ;
; 98.825 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.126      ;
; 98.828 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.123      ;
; 98.830 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|st.s7    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.029     ; 1.128      ;
; 98.857 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.094      ;
; 98.882 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.069      ;
; 98.902 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.049      ;
; 98.911 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.040      ;
; 98.914 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 1.037      ;
; 98.928 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.039     ; 1.020      ;
; 98.944 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.039     ; 1.004      ;
; 98.977 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.974      ;
; 99.003 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.039     ; 0.945      ;
; 99.028 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.923      ;
; 99.032 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.919      ;
; 99.032 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.919      ;
; 99.038 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.913      ;
; 99.038 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.913      ;
; 99.041 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.910      ;
; 99.045 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.906      ;
; 99.048 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.903      ;
; 99.049 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.902      ;
; 99.064 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.887      ;
; 99.066 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.885      ;
; 99.095 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.856      ;
; 99.100 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.851      ;
; 99.108 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.843      ;
; 99.109 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.842      ;
; 99.112 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.839      ;
; 99.113 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.838      ;
; 99.116 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.835      ;
; 99.125 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.826      ;
; 99.126 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.825      ;
; 99.129 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.822      ;
; 99.132 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.819      ;
; 99.158 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.793      ;
; 99.163 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.788      ;
; 99.163 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.788      ;
; 99.168 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.783      ;
; 99.189 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.762      ;
; 99.193 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.758      ;
; 99.193 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.758      ;
; 99.195 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.756      ;
; 99.198 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.753      ;
; 99.200 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.751      ;
; 99.205 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.746      ;
; 99.210 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.740      ;
; 99.227 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.723      ;
; 99.227 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.723      ;
; 99.229 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.721      ;
; 99.246 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.705      ;
; 99.265 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.686      ;
; 99.309 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.642      ;
; 99.312 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.639      ;
; 99.380 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.570      ;
; 99.385 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.566      ;
; 99.388 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.562      ;
; 99.388 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.563      ;
; 99.390 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.560      ;
; 99.393 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.558      ;
; 99.394 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.556      ;
; 99.398 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.553      ;
; 99.399 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.552      ;
; 99.401 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.036     ; 0.550      ;
; 99.402 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.548      ;
; 99.402 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 100.000      ; -0.037     ; 0.548      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                                                                                             ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.203 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.557      ; 0.508      ;
; -0.203 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.557      ; 0.508      ;
; -0.203 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.557      ; 0.508      ;
; -0.203 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.557      ; 0.508      ;
; -0.203 ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.557      ; 0.508      ;
; 0.227  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.333      ;
; 0.321  ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.427      ;
; 0.322  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.428      ;
; 0.341  ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.447      ;
; 0.351  ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.457      ;
; 0.469  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.577      ;
; 0.477  ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.585      ;
; 0.480  ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.588      ;
; 0.488  ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.596      ;
; 0.498  ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.606      ;
; 0.501  ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.609      ;
; 0.551  ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.659      ;
; 0.554  ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.662      ;
; 0.564  ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.672      ;
; 0.567  ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.675      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                                                                                             ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.202 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.555      ; 0.507      ;
; -0.202 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.555      ; 0.507      ;
; -0.202 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.555      ; 0.507      ;
; -0.202 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.555      ; 0.507      ;
; -0.202 ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.555      ; 0.507      ;
; 0.319  ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.425      ;
; 0.320  ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.426      ;
; 0.325  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.431      ;
; 0.333  ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.439      ;
; 0.392  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.498      ;
; 0.467  ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.574      ;
; 0.473  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.580      ;
; 0.477  ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.584      ;
; 0.479  ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.586      ;
; 0.480  ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.587      ;
; 0.482  ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.589      ;
; 0.530  ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.637      ;
; 0.533  ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.640      ;
; 0.545  ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.652      ;
; 0.548  ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck ; 0.000        ; 0.023      ; 0.655      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                                                                                             ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+
; -0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.548      ; 0.507      ;
; -0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.548      ; 0.507      ;
; -0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.548      ; 0.507      ;
; -0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.548      ; 0.507      ;
; -0.195 ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.548      ; 0.507      ;
; 0.227  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.333      ;
; 0.321  ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.427      ;
; 0.322  ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.428      ;
; 0.332  ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.438      ;
; 0.336  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.022      ; 0.442      ;
; 0.468  ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.576      ;
; 0.477  ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.585      ;
; 0.478  ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.586      ;
; 0.480  ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.588      ;
; 0.481  ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.589      ;
; 0.483  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.591      ;
; 0.531  ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.639      ;
; 0.534  ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.642      ;
; 0.543  ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.651      ;
; 0.546  ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck ; 0.000        ; 0.024      ; 0.654      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc_module:p7|adc_driver:a1|adccs'                                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.062 ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.443      ; 0.580      ;
; 0.208  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.022      ; 0.314      ;
; 0.308  ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.022      ; 0.414      ;
; 0.310  ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.022      ; 0.416      ;
; 0.314  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.422      ;
; 0.315  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.022      ; 0.421      ;
; 0.455  ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.563      ;
; 0.466  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.574      ;
; 0.466  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.574      ;
; 0.466  ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.574      ;
; 0.469  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.577      ;
; 0.469  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[3] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.577      ;
; 0.506  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs ; -0.500       ; 0.443      ; 0.648      ;
; 0.518  ; adc_module:p7|adc_clk_div:a9|cnt[2] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.626      ;
; 0.532  ; adc_module:p7|adc_clk_div:a9|cnt[0] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.640      ;
; 0.532  ; adc_module:p7|adc_clk_div:a9|cnt[1] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_driver:a1|adccs   ; adc_module:p7|adc_driver:a1|adccs ; 0.000        ; 0.024      ; 0.640      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                               ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.056 ; clkdiv:p1|cd      ; clkdiv:p1|cd      ; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.307      ;
; -0.049 ; clkdiv:p1|cd      ; clkdiv:p1|cd      ; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.314      ;
; 0.304  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[1]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; clkdiv:p1|cnt[22] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; clkdiv:p1|cnt[21] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.314  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[0]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.453  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; clkdiv:p1|cnt[21] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.576      ;
; 0.463  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[1]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[2]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; clkdiv:p1|cnt[20] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.589      ;
; 0.516  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.636      ;
; 0.517  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clkdiv:p1|cnt[11] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; clkdiv:p1|cnt[17] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; clkdiv:p1|cnt[7]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clkdiv:p1|cnt[15] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clkdiv:p1|cnt[5]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clkdiv:p1|cnt[13] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clkdiv:p1|cnt[3]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clkdiv:p1|cnt[19] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.529  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[3]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.529  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[11] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.529  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[19] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[9]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[17] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[15] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[7]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.651      ;
; 0.531  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[21] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532  ; clkdiv:p1|cnt[0]  ; clkdiv:p1|cnt[4]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; clkdiv:p1|cnt[8]  ; clkdiv:p1|cnt[12] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; clkdiv:p1|cnt[10] ; clkdiv:p1|cnt[14] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.533  ; clkdiv:p1|cnt[16] ; clkdiv:p1|cnt[20] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; clkdiv:p1|cnt[6]  ; clkdiv:p1|cnt[10] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; clkdiv:p1|cnt[14] ; clkdiv:p1|cnt[18] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; clkdiv:p1|cnt[12] ; clkdiv:p1|cnt[16] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; clkdiv:p1|cnt[2]  ; clkdiv:p1|cnt[6]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534  ; clkdiv:p1|cnt[4]  ; clkdiv:p1|cnt[8]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.654      ;
; 0.534  ; clkdiv:p1|cnt[18] ; clkdiv:p1|cnt[22] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.654      ;
; 0.582  ; clkdiv:p1|cnt[1]  ; clkdiv:p1|cnt[5]  ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.702      ;
; 0.583  ; clkdiv:p1|cnt[9]  ; clkdiv:p1|cnt[13] ; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.703      ;
+--------+-------------------+-------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.045 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.323      ;
; -0.038 ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.323      ;
; -0.038 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.323      ;
; -0.033 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.328      ;
; -0.030 ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.331      ;
; -0.030 ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.338      ;
; 0.026  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.387      ;
; 0.037  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.405      ;
; 0.048  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.410      ;
; 0.186  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.197  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.318      ;
; 0.200  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.321      ;
; 0.201  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.322      ;
; 0.217  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.338      ;
; 0.218  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.339      ;
; 0.267  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|ldac   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.389      ;
; 0.270  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.391      ;
; 0.271  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.393      ;
; 0.272  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sync   ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.393      ;
; 0.272  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.393      ;
; 0.274  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.395      ;
; 0.276  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|cnt_en ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.397      ;
; 0.296  ; mod_dac:p5|dac_seq_crt:m1|st.s1  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.327  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.448      ;
; 0.331  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.452      ;
; 0.347  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.469      ;
; 0.348  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.469      ;
; 0.349  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.471      ;
; 0.352  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|scl    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.372  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.492      ;
; 0.375  ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_seq_crt:m1|sdo    ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.496      ;
; 0.446  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.089      ; 0.314      ;
; 0.453  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.082      ; 0.314      ;
; 0.453  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.082      ; 0.314      ;
; 0.479  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.314     ; 0.339      ;
; 0.481  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.323     ; 0.332      ;
; 0.482  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 0.334      ;
; 0.487  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.323     ; 0.338      ;
; 0.505  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_seq_crt:m1|scl    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.082      ; 0.366      ;
; 0.507  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_clk_src:m0|nck    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.089      ; 0.375      ;
; 0.509  ; mod_dac:p4|dac_clk_src:m0|pck    ; mod_dac:p4|dac_clk_src:m0|nck    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.082      ; 0.370      ;
; 0.532  ; mod_dac:p4|dac_seq_crt:m1|dreg   ; mod_dac:p4|dac_seq_crt:m1|sdo    ; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.392     ; 0.314      ;
; 0.536  ; mod_dac:p5|dac_seq_crt:m1|dreg   ; mod_dac:p5|dac_seq_crt:m1|sdo    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.396     ; 0.314      ;
; 0.537  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s0  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 0.389      ;
; 0.541  ; mod_dac:p3|dac_seq_crt:m1|dreg   ; mod_dac:p3|dac_seq_crt:m1|sdo    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.400     ; 0.315      ;
; 0.542  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s0  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.314     ; 0.402      ;
; 0.547  ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.314     ; 0.407      ;
; 0.549  ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 0.401      ;
; 0.551  ; mod_dac:p4|dac_seq_crt:m1|st.s1  ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.672      ;
; 0.567  ; mod_dac:p3|dac_seq_crt:m1|st.s1  ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.687      ;
; 0.575  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_clk_src:m0|nck    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.082      ; 0.436      ;
; 0.580  ; mod_dac:p5|dac_clk_src:m0|pck    ; mod_dac:p5|dac_seq_crt:m1|scl    ; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.089      ; 0.448      ;
; 0.586  ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|st.s2  ; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.314     ; 0.446      ;
; 0.591  ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|st.s2  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.323     ; 0.442      ;
; 0.591  ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|st.s2  ; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.322     ; 0.443      ;
; 0.597  ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|st.s0  ; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.323     ; 0.448      ;
; 0.598  ; mod_dac:p3|dac_clk_src:m0|pck    ; mod_dac:p3|dac_seq_crt:m1|scl    ; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.083      ; 0.460      ;
+--------+----------------------------------+----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:p1|cd'                                                                              ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node           ; To Node           ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+
; 0.121 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins1[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.400      ;
; 0.124 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins1[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.403      ;
; 0.127 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins1[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.164      ; 0.405      ;
; 0.136 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins1[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.164      ; 0.414      ;
; 0.149 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins1[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.164      ; 0.427      ;
; 0.149 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins1[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.164      ; 0.427      ;
; 0.151 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins1[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.164      ; 0.429      ;
; 0.160 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins0[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.163      ; 0.437      ;
; 0.162 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins0[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.163      ; 0.439      ;
; 0.180 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins1[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.459      ;
; 0.182 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins1[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.461      ;
; 0.185 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins0[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.128      ; 0.427      ;
; 0.186 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins0[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.128      ; 0.428      ;
; 0.186 ; chdiv:p2|ins2[21]   ; chdiv:p2|ins2[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chdiv:p2|ins1[21]   ; chdiv:p2|ins1[21] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins1[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.466      ;
; 0.189 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins1[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.468      ;
; 0.193 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins0[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.128      ; 0.438      ;
; 0.213 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins0[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.493      ;
; 0.217 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins2[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.496      ;
; 0.219 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins2[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.498      ;
; 0.220 ; trsfrm:p6|Ireg2[13] ; chdiv:p2|ins0[17] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.500      ;
; 0.221 ; trsfrm:p6|Ireg2[14] ; chdiv:p2|ins0[18] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.501      ;
; 0.223 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins0[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.503      ;
; 0.224 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins2[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.503      ;
; 0.225 ; trsfrm:p6|Ireg2[8]  ; chdiv:p2|ins2[12] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.504      ;
; 0.225 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins2[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.504      ;
; 0.226 ; trsfrm:p6|Ireg2[10] ; chdiv:p2|ins2[14] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.505      ;
; 0.226 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins2[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.505      ;
; 0.226 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins0[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.506      ;
; 0.226 ; trsfrm:p6|Ireg2[5]  ; chdiv:p2|ins0[9]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.506      ;
; 0.229 ; trsfrm:p6|Ireg2[6]  ; chdiv:p2|ins2[10] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.508      ;
; 0.232 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins2[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.511      ;
; 0.245 ; trsfrm:p6|Ireg2[7]  ; chdiv:p2|ins2[11] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.525      ;
; 0.246 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins2[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.526      ;
; 0.267 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins2[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.160      ; 0.541      ;
; 0.267 ; trsfrm:p6|Ireg2[4]  ; chdiv:p2|ins0[8]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.166      ; 0.547      ;
; 0.271 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins1[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.550      ;
; 0.273 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins1[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.126      ; 0.513      ;
; 0.274 ; trsfrm:p6|Ireg2[9]  ; chdiv:p2|ins2[13] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.126      ; 0.514      ;
; 0.276 ; trsfrm:p6|Ireg2[15] ; chdiv:p2|ins2[19] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.165      ; 0.555      ;
; 0.279 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins1[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.126      ; 0.519      ;
; 0.282 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins1[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.126      ; 0.522      ;
; 0.282 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins1[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.160      ; 0.556      ;
; 0.288 ; trsfrm:p6|Ireg2[12] ; chdiv:p2|ins0[16] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.161      ; 0.563      ;
; 0.289 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.410      ;
; 0.293 ; chdiv:p2|cnt[1]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.414      ;
; 0.313 ; trsfrm:p6|Ireg2[1]  ; chdiv:p2|ins0[5]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.167      ; 0.594      ;
; 0.331 ; trsfrm:p6|Ireg2[0]  ; chdiv:p2|ins0[4]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.167      ; 0.612      ;
; 0.331 ; trsfrm:p6|Ireg2[3]  ; chdiv:p2|ins2[7]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.126      ; 0.571      ;
; 0.334 ; trsfrm:p6|Ireg2[2]  ; chdiv:p2|ins0[6]  ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.167      ; 0.615      ;
; 0.343 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.464      ;
; 0.345 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.467      ;
; 0.350 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.471      ;
; 0.354 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.475      ;
; 0.369 ; trsfrm:p6|Ireg2[11] ; chdiv:p2|ins2[15] ; wr           ; clkdiv:p1|cd ; 0.000        ; 0.126      ; 0.609      ;
; 0.385 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.036      ; 0.505      ;
; 0.387 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.036      ; 0.507      ;
; 0.390 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.036      ; 0.510      ;
; 0.393 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.036      ; 0.513      ;
; 0.393 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[2]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.514      ;
; 0.394 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.036      ; 0.514      ;
; 0.414 ; chdiv:p2|cnt[1]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.536      ;
; 0.418 ; chdiv:p2|cnt[1]     ; chdiv:p2|c1       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.540      ;
; 0.420 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.542      ;
; 0.420 ; chdiv:p2|cnt[1]     ; chdiv:p2|c2       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.542      ;
; 0.426 ; chdiv:p2|cnt[0]     ; chdiv:p2|cnt[1]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.547      ;
; 0.452 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; chdiv:p2|cnt[2]     ; chdiv:p2|cnt[0]   ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.576      ;
; 0.460 ; chdiv:p2|cnt[0]     ; chdiv:p2|c2       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.582      ;
; 0.461 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[7]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[16] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[8]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; chdiv:p2|cnt[0]     ; chdiv:p2|c1       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; chdiv:p2|cnt[0]     ; chdiv:p2|c0       ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.588      ;
; 0.477 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 0.596      ;
; 0.478 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.035      ; 0.597      ;
; 0.481 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.603      ;
; 0.481 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.603      ;
; 0.481 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[19] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.603      ;
; 0.481 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.603      ;
; 0.481 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.603      ;
; 0.481 ; chdiv:p2|cnt[1]     ; chdiv:p2|ins0[11] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.038      ; 0.603      ;
; 0.501 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[12] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.622      ;
; 0.502 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[5]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.623      ;
; 0.503 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[4]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.624      ;
; 0.505 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins1[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[10] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[6]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.628      ;
; 0.509 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[13] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[18] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[14] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[17] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[15] ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; chdiv:p2|cnt[2]     ; chdiv:p2|ins2[9]  ; clkdiv:p1|cd ; clkdiv:p1|cd ; 0.000        ; 0.037      ; 0.637      ;
+-------+---------------------+-------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                                                                                                              ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.159 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ; adc_module:p7|adc_fir:a3|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.232     ; 0.031      ;
; 0.165 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ; adc_module:p7|adc_fir:a2|r0[14]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.238     ; 0.031      ;
; 0.165 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ; adc_module:p7|adc_fir:a2|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.238     ; 0.031      ;
; 0.166 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ; adc_module:p7|adc_fir:a3|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.239     ; 0.031      ;
; 0.166 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ; adc_module:p7|adc_fir:a2|r0[2]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.239     ; 0.031      ;
; 0.171 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ; adc_module:p7|adc_fir:a2|r0[7]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.244     ; 0.031      ;
; 0.172 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ; adc_module:p7|adc_fir:a3|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.245     ; 0.031      ;
; 0.178 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ; adc_module:p7|adc_fir:a3|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.251     ; 0.031      ;
; 0.178 ; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ; adc_module:p7|adc_fir:a3|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.251     ; 0.031      ;
; 0.180 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ; adc_module:p7|adc_fir:a2|r0[10]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.253     ; 0.031      ;
; 0.182 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ; adc_module:p7|adc_fir:a6|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.255     ; 0.031      ;
; 0.182 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ; adc_module:p7|adc_fir:a2|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.255     ; 0.031      ;
; 0.182 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ; adc_module:p7|adc_fir:a2|r0[13]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.255     ; 0.031      ;
; 0.182 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ; adc_module:p7|adc_fir:a2|r0[9]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.255     ; 0.031      ;
; 0.184 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ; adc_module:p7|adc_fir:a6|r0[15]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.257     ; 0.031      ;
; 0.184 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ; adc_module:p7|adc_fir:a2|r0[0]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.257     ; 0.031      ;
; 0.185 ; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ; adc_module:p7|adc_fir:a2|r0[6]   ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.258     ; 0.031      ;
; 0.196 ; adc_module:p7|adc_fir:a4|r12[11]              ; adc_module:p7|adc_fir:a4|r13[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a7|r5[10]               ; adc_module:p7|adc_fir:a7|r6[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a5|r12[8]               ; adc_module:p7|adc_fir:a5|r13[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a5|r4[0]                ; adc_module:p7|adc_fir:a5|r5[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a7|r5[2]                ; adc_module:p7|adc_fir:a7|r6[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a6|r10[15]              ; adc_module:p7|adc_fir:a6|r11[15] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a2|r5[10]               ; adc_module:p7|adc_fir:a2|r6[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; adc_module:p7|adc_fir:a2|r5[7]                ; adc_module:p7|adc_fir:a2|r6[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; adc_module:p7|adc_fir:a6|r13[0]               ; adc_module:p7|adc_fir:a6|r14[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; adc_module:p7|adc_fir:a4|r8[15]               ; adc_module:p7|adc_fir:a4|r9[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a5|r0[14]               ; adc_module:p7|adc_fir:a5|r1[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a4|r12[14]              ; adc_module:p7|adc_fir:a4|r13[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a5|r6[13]               ; adc_module:p7|adc_fir:a5|r7[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a7|r2[8]                ; adc_module:p7|adc_fir:a7|r3[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a5|r10[4]               ; adc_module:p7|adc_fir:a5|r11[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r8[15]               ; adc_module:p7|adc_fir:a6|r9[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r8[14]               ; adc_module:p7|adc_fir:a6|r9[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a2|r13[13]              ; adc_module:p7|adc_fir:a2|r14[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r12[13]              ; adc_module:p7|adc_fir:a6|r13[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a2|r6[8]                ; adc_module:p7|adc_fir:a2|r7[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; adc_module:p7|adc_fir:a3|r12[7]               ; adc_module:p7|adc_fir:a3|r13[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r13[7]               ; adc_module:p7|adc_fir:a6|r14[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r12[7]               ; adc_module:p7|adc_fir:a6|r13[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a2|r7[5]                ; adc_module:p7|adc_fir:a2|r8[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; adc_module:p7|adc_fir:a2|r5[3]                ; adc_module:p7|adc_fir:a2|r6[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a2|r11[1]               ; adc_module:p7|adc_fir:a2|r12[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; adc_module:p7|adc_fir:a2|r12[0]               ; adc_module:p7|adc_fir:a2|r13[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a3|r13[1]               ; adc_module:p7|adc_fir:a3|r14[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a3|r9[0]                ; adc_module:p7|adc_fir:a3|r10[0]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r11[5]               ; adc_module:p7|adc_fir:a6|r12[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a6|r7[1]                ; adc_module:p7|adc_fir:a6|r8[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a7|r13[4]               ; adc_module:p7|adc_fir:a7|r14[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_fir:a7|r12[4]               ; adc_module:p7|adc_fir:a7|r13[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ; adc_module:p7|adc_fir:a7|r0[11]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.270     ; 0.031      ;
; 0.198 ; adc_module:p7|adc_fir:a7|r9[14]               ; adc_module:p7|adc_fir:a7|r10[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a4|r10[13]              ; adc_module:p7|adc_fir:a4|r11[13] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a5|r7[12]               ; adc_module:p7|adc_fir:a5|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a5|r8[11]               ; adc_module:p7|adc_fir:a5|r9[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a4|r8[11]               ; adc_module:p7|adc_fir:a4|r9[11]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a5|r9[6]                ; adc_module:p7|adc_fir:a5|r10[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a5|r12[1]               ; adc_module:p7|adc_fir:a5|r13[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a4|r8[4]                ; adc_module:p7|adc_fir:a4|r9[4]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a4|r3[3]                ; adc_module:p7|adc_fir:a4|r4[3]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a4|r8[2]                ; adc_module:p7|adc_fir:a4|r9[2]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a4|r5[1]                ; adc_module:p7|adc_fir:a4|r6[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a7|r3[5]                ; adc_module:p7|adc_fir:a7|r4[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r3[15]               ; adc_module:p7|adc_fir:a3|r4[15]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a2|r10[14]              ; adc_module:p7|adc_fir:a2|r11[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r12[14]              ; adc_module:p7|adc_fir:a3|r13[14] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r4[14]               ; adc_module:p7|adc_fir:a3|r5[14]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a2|r8[12]               ; adc_module:p7|adc_fir:a2|r9[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a6|r7[12]               ; adc_module:p7|adc_fir:a6|r8[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r11[11]              ; adc_module:p7|adc_fir:a3|r12[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a2|r3[7]                ; adc_module:p7|adc_fir:a2|r4[7]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a7|r11[7]               ; adc_module:p7|adc_fir:a7|r12[7]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r12[6]               ; adc_module:p7|adc_fir:a3|r13[6]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a2|r6[5]                ; adc_module:p7|adc_fir:a2|r7[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a2|r6[1]                ; adc_module:p7|adc_fir:a2|r7[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r9[5]                ; adc_module:p7|adc_fir:a3|r10[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r4[5]                ; adc_module:p7|adc_fir:a3|r5[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a3|r10[4]               ; adc_module:p7|adc_fir:a3|r11[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; adc_module:p7|adc_fir:a6|r11[4]               ; adc_module:p7|adc_fir:a6|r12[4]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; adc_module:p7|adc_fir:a7|r8[1]                ; adc_module:p7|adc_fir:a7|r9[1]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a4|r8[12]               ; adc_module:p7|adc_fir:a4|r9[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a7|r7[9]                ; adc_module:p7|adc_fir:a7|r8[9]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a5|r9[5]                ; adc_module:p7|adc_fir:a5|r10[5]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a5|r10[1]               ; adc_module:p7|adc_fir:a5|r11[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a4|r6[5]                ; adc_module:p7|adc_fir:a4|r7[5]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a4|r11[1]               ; adc_module:p7|adc_fir:a4|r12[1]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a7|r13[15]              ; adc_module:p7|adc_fir:a7|r14[15] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a2|r3[13]               ; adc_module:p7|adc_fir:a2|r4[13]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a2|r13[12]              ; adc_module:p7|adc_fir:a2|r14[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a2|r5[12]               ; adc_module:p7|adc_fir:a2|r6[12]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a3|r12[12]              ; adc_module:p7|adc_fir:a3|r13[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a7|r12[12]              ; adc_module:p7|adc_fir:a7|r13[12] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a2|r9[11]               ; adc_module:p7|adc_fir:a2|r10[11] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a3|r7[10]               ; adc_module:p7|adc_fir:a3|r8[10]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a2|r10[8]               ; adc_module:p7|adc_fir:a2|r11[8]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a3|r3[8]                ; adc_module:p7|adc_fir:a3|r4[8]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a7|r8[6]                ; adc_module:p7|adc_fir:a7|r9[6]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_fir:a3|r2[0]                ; adc_module:p7|adc_fir:a3|r3[0]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_fir:a6|r9[2]                ; adc_module:p7|adc_fir:a6|r10[2]  ; adc_module:p7|adc_clk_div:a9|cnt[4] ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ; adc_module:p7|adc_fir:a6|r0[12]  ; adc_module:p7|adc_driver:a1|adcrd   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.000        ; -0.272     ; 0.031      ;
+-------+-----------------------------------------------+----------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.186 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|st.s9    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.316      ;
; 0.199 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|st.s17   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|st.s16   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|st.s10   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|st.s4    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.322      ;
; 0.202 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|st.s12   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|st.s15   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.324      ;
; 0.260 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.381      ;
; 0.262 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|st.s2    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.383      ;
; 0.267 ; adc_module:p7|adc_driver:a1|st.s5    ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.387      ;
; 0.277 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|st.s13   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.397      ;
; 0.281 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|st.s11   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.401      ;
; 0.282 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|st.s8    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.402      ;
; 0.303 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|st.s3    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adcrst   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.433      ;
; 0.323 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|st.s1    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.444      ;
; 0.339 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|st.s14   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.459      ;
; 0.361 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.481      ;
; 0.365 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.485      ;
; 0.367 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.488      ;
; 0.381 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.502      ;
; 0.382 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.503      ;
; 0.383 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.504      ;
; 0.422 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.542      ;
; 0.426 ; adc_module:p7|adc_driver:a1|delay[6] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.546      ;
; 0.452 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.573      ;
; 0.457 ; adc_module:p7|adc_driver:a1|delay[5] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.589      ;
; 0.491 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.611      ;
; 0.499 ; adc_module:p7|adc_driver:a1|st.s1    ; adc_module:p7|adc_driver:a1|delay_en ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.620      ;
; 0.515 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[1]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[2]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|con[0]   ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; adc_module:p7|adc_driver:a1|delay[3] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.641      ;
; 0.524 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.646      ;
; 0.527 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; adc_module:p7|adc_driver:a1|st.s14   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; adc_module:p7|adc_driver:a1|delay[4] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.655      ;
; 0.565 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s6    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.685      ;
; 0.580 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.701      ;
; 0.582 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.702      ;
; 0.585 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.705      ;
; 0.590 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.710      ;
; 0.593 ; adc_module:p7|adc_driver:a1|delay[0] ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.713      ;
; 0.598 ; adc_module:p7|adc_driver:a1|delay[1] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.718      ;
; 0.642 ; adc_module:p7|adc_driver:a1|st.s16   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.763      ;
; 0.655 ; adc_module:p7|adc_driver:a1|st.s15   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.776      ;
; 0.658 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.779      ;
; 0.663 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.784      ;
; 0.672 ; adc_module:p7|adc_driver:a1|delay[2] ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.036      ; 0.792      ;
; 0.672 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.793      ;
; 0.690 ; adc_module:p7|adc_driver:a1|st.s2    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.035      ; 0.809      ;
; 0.737 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.035      ; 0.856      ;
; 0.777 ; adc_module:p7|adc_driver:a1|st.s0    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.035      ; 0.896      ;
; 0.791 ; adc_module:p7|adc_driver:a1|st.s11   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.912      ;
; 0.807 ; adc_module:p7|adc_driver:a1|st.s9    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.928      ;
; 0.812 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.933      ;
; 0.814 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.935      ;
; 0.822 ; adc_module:p7|adc_driver:a1|st.s6    ; adc_module:p7|adc_driver:a1|st.s7    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.051      ; 0.957      ;
; 0.828 ; adc_module:p7|adc_driver:a1|st.s13   ; adc_module:p7|adc_driver:a1|radd[1]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.949      ;
; 0.844 ; adc_module:p7|adc_driver:a1|st.s3    ; adc_module:p7|adc_driver:a1|adccs    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.035      ; 0.963      ;
; 0.868 ; adc_module:p7|adc_driver:a1|st.s4    ; adc_module:p7|adc_driver:a1|st.s5    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 0.965      ;
; 0.880 ; adc_module:p7|adc_driver:a1|st.s7    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 1.001      ;
; 0.890 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 1.011      ;
; 0.891 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|radd[2]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 1.012      ;
; 0.892 ; adc_module:p7|adc_driver:a1|st.s8    ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 1.013      ;
; 0.893 ; adc_module:p7|adc_driver:a1|st.s12   ; adc_module:p7|adc_driver:a1|adcrd    ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 1.014      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[4] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[5] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[6] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[2] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[1] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.910 ; adc_module:p7|adc_driver:a1|delay_en ; adc_module:p7|adc_driver:a1|delay[0] ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.013      ; 1.007      ;
; 0.949 ; adc_module:p7|adc_driver:a1|st.s10   ; adc_module:p7|adc_driver:a1|radd[0]  ; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 1.070      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wr'                                                                                        ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.202 ; trsfrm:p6|Ireg1[0]  ; trsfrm:p6|dcnt[16] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.498      ;
; 0.205 ; trsfrm:p6|Ireg1[3]  ; trsfrm:p6|dcnt[19] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.501      ;
; 0.212 ; trsfrm:p6|Ireg1[2]  ; trsfrm:p6|dcnt[18] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.508      ;
; 0.215 ; trsfrm:p6|Ireg1[1]  ; trsfrm:p6|dcnt[17] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.511      ;
; 0.216 ; trsfrm:p6|Ireg1[4]  ; trsfrm:p6|dcnt[20] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.512      ;
; 0.220 ; trsfrm:p6|Ireg0[11] ; trsfrm:p6|dcnt[11] ; wr           ; wr          ; 0.000        ; 0.223      ; 0.527      ;
; 0.249 ; trsfrm:p6|Ireg0[5]  ; trsfrm:p6|dcnt[5]  ; wr           ; wr          ; 0.000        ; 0.062      ; 0.395      ;
; 0.249 ; trsfrm:p6|Ireg0[7]  ; trsfrm:p6|dcnt[7]  ; wr           ; wr          ; 0.000        ; 0.194      ; 0.527      ;
; 0.256 ; trsfrm:p6|Ireg0[0]  ; trsfrm:p6|dcnt[0]  ; wr           ; wr          ; 0.000        ; 0.194      ; 0.534      ;
; 0.264 ; trsfrm:p6|Ireg0[9]  ; trsfrm:p6|dcnt[9]  ; wr           ; wr          ; 0.000        ; 0.194      ; 0.542      ;
; 0.269 ; trsfrm:p6|Ireg0[2]  ; trsfrm:p6|dcnt[2]  ; wr           ; wr          ; 0.000        ; 0.038      ; 0.391      ;
; 0.295 ; trsfrm:p6|Ireg0[12] ; trsfrm:p6|dcnt[12] ; wr           ; wr          ; 0.000        ; 0.223      ; 0.602      ;
; 0.300 ; trsfrm:p6|Ireg0[14] ; trsfrm:p6|dcnt[14] ; wr           ; wr          ; 0.000        ; 0.223      ; 0.607      ;
; 0.305 ; trsfrm:p6|Ireg0[10] ; trsfrm:p6|dcnt[10] ; wr           ; wr          ; 0.000        ; 0.062      ; 0.451      ;
; 0.310 ; trsfrm:p6|Ireg1[6]  ; trsfrm:p6|dcnt[22] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.606      ;
; 0.318 ; trsfrm:p6|Ireg0[8]  ; trsfrm:p6|dcnt[8]  ; wr           ; wr          ; 0.000        ; 0.194      ; 0.596      ;
; 0.322 ; trsfrm:p6|Ireg0[1]  ; trsfrm:p6|dcnt[1]  ; wr           ; wr          ; 0.000        ; 0.062      ; 0.468      ;
; 0.323 ; trsfrm:p6|Ireg0[3]  ; trsfrm:p6|dcnt[3]  ; wr           ; wr          ; 0.000        ; 0.194      ; 0.601      ;
; 0.332 ; trsfrm:p6|Ireg1[5]  ; trsfrm:p6|dcnt[21] ; wr           ; wr          ; 0.000        ; 0.212      ; 0.628      ;
; 0.347 ; trsfrm:p6|Ireg0[13] ; trsfrm:p6|dcnt[13] ; wr           ; wr          ; 0.000        ; 0.041      ; 0.472      ;
; 0.424 ; trsfrm:p6|Ireg0[4]  ; trsfrm:p6|dcnt[4]  ; wr           ; wr          ; 0.000        ; 0.062      ; 0.570      ;
; 0.442 ; trsfrm:p6|Ireg0[6]  ; trsfrm:p6|dcnt[6]  ; wr           ; wr          ; 0.000        ; 0.062      ; 0.588      ;
; 0.448 ; trsfrm:p6|Ireg0[15] ; trsfrm:p6|dcnt[15] ; wr           ; wr          ; 0.000        ; 0.041      ; 0.573      ;
+-------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mod_dac:p5|dac_clk_src:m0|pck'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.354 ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.113      ; 0.551      ;
; 0.467 ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.113      ; 0.664      ;
; 0.574 ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.113      ; 0.771      ;
; 0.628 ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.113      ; 0.825      ;
; 0.713 ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ; mod_dac:p5|dac_seq_crt:m1|dreg ; mod_dac:p5|dac_clk_src:m0|nck ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; 0.113      ; 0.910      ;
; 1.487 ; chdiv:p2|ins2[13]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 0.846      ;
; 1.564 ; chdiv:p2|ins2[8]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.736     ; 0.922      ;
; 1.576 ; chdiv:p2|ins2[15]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 0.935      ;
; 1.647 ; chdiv:p2|ins2[14]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.006      ;
; 1.648 ; chdiv:p2|ins2[12]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.007      ;
; 1.669 ; chdiv:p2|ins2[6]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.028      ;
; 1.670 ; chdiv:p2|ins2[21]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.029      ;
; 1.690 ; chdiv:p2|ins2[10]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.049      ;
; 1.719 ; chdiv:p2|ins2[4]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.078      ;
; 1.731 ; chdiv:p2|ins2[16]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.090      ;
; 1.739 ; chdiv:p2|ins2[7]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.098      ;
; 1.742 ; chdiv:p2|ins2[18]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.101      ;
; 1.745 ; chdiv:p2|ins2[11]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.736     ; 1.103      ;
; 1.790 ; chdiv:p2|ins2[19]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.149      ;
; 1.804 ; chdiv:p2|ins2[5]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.163      ;
; 1.810 ; chdiv:p2|ins2[9]                 ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.169      ;
; 1.876 ; chdiv:p2|ins2[17]                ; mod_dac:p5|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p5|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 1.235      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mod_dac:p3|dac_clk_src:m0|pck'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.413 ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.109      ; 0.606      ;
; 0.469 ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.109      ; 0.662      ;
; 0.505 ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.109      ; 0.698      ;
; 0.591 ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.109      ; 0.784      ;
; 0.637 ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ; mod_dac:p3|dac_seq_crt:m1|dreg ; mod_dac:p3|dac_clk_src:m0|nck ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; 0.109      ; 0.830      ;
; 1.373 ; chdiv:p2|ins0[13]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.739     ; 0.728      ;
; 1.546 ; chdiv:p2|ins0[12]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 0.905      ;
; 1.558 ; chdiv:p2|ins0[4]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.739     ; 0.913      ;
; 1.574 ; chdiv:p2|ins0[21]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 0.930      ;
; 1.581 ; chdiv:p2|ins0[5]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.739     ; 0.936      ;
; 1.593 ; chdiv:p2|ins0[14]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.735     ; 0.952      ;
; 1.605 ; chdiv:p2|ins0[10]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 0.961      ;
; 1.642 ; chdiv:p2|ins0[6]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.739     ; 0.997      ;
; 1.651 ; chdiv:p2|ins0[16]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.007      ;
; 1.653 ; chdiv:p2|ins0[8]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.009      ;
; 1.671 ; chdiv:p2|ins0[7]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.739     ; 1.026      ;
; 1.699 ; chdiv:p2|ins0[11]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.055      ;
; 1.716 ; chdiv:p2|ins0[15]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.739     ; 1.071      ;
; 1.717 ; chdiv:p2|ins0[18]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.073      ;
; 1.745 ; chdiv:p2|ins0[19]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.101      ;
; 1.760 ; chdiv:p2|ins0[9]                 ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.116      ;
; 1.816 ; chdiv:p2|ins0[17]                ; mod_dac:p3|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p3|dac_clk_src:m0|pck ; 0.000        ; -0.738     ; 1.172      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mod_dac:p4|dac_clk_src:m0|pck'                                                                                                                         ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.419 ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.100      ; 0.603      ;
; 0.576 ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.100      ; 0.760      ;
; 0.588 ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.100      ; 0.772      ;
; 0.701 ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.100      ; 0.885      ;
; 0.701 ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ; mod_dac:p4|dac_seq_crt:m1|dreg ; mod_dac:p4|dac_clk_src:m0|nck ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; 0.100      ; 0.885      ;
; 1.389 ; chdiv:p2|ins1[12]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.746     ; 0.737      ;
; 1.627 ; chdiv:p2|ins1[21]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 0.974      ;
; 1.633 ; chdiv:p2|ins1[5]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.746     ; 0.981      ;
; 1.653 ; chdiv:p2|ins1[13]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.000      ;
; 1.687 ; chdiv:p2|ins1[14]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.746     ; 1.035      ;
; 1.705 ; chdiv:p2|ins1[18]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.052      ;
; 1.725 ; chdiv:p2|ins1[16]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.072      ;
; 1.741 ; chdiv:p2|ins1[8]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.088      ;
; 1.745 ; chdiv:p2|ins1[7]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.092      ;
; 1.765 ; chdiv:p2|ins1[15]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.112      ;
; 1.780 ; chdiv:p2|ins1[4]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.127      ;
; 1.798 ; chdiv:p2|ins1[17]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.746     ; 1.146      ;
; 1.800 ; chdiv:p2|ins1[11]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.147      ;
; 1.872 ; chdiv:p2|ins1[9]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.746     ; 1.220      ;
; 1.882 ; chdiv:p2|ins1[19]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.229      ;
; 1.897 ; chdiv:p2|ins1[10]                ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.244      ;
; 1.897 ; chdiv:p2|ins1[6]                 ; mod_dac:p4|dac_seq_crt:m1|dreg ; clkdiv:p1|cd                  ; mod_dac:p4|dac_clk_src:m0|pck ; 0.000        ; -0.747     ; 1.244      ;
+-------+----------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'wr'                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; wr    ; Rise       ; wr                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg0[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|Ireg2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wr    ; Rise       ; trsfrm:p6|dcnt[9]   ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[11] ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[3]  ;
; -0.131 ; 0.053        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[9]  ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[0]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[10]  ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[1]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[3]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[4]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[5]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[6]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[7]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[8]   ;
; -0.130 ; 0.054        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[9]   ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[11]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[12]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[13]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[14]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[15]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[16]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[17]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[18]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[19]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[20]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[21]  ;
; -0.127 ; 0.057        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|dcnt[22]  ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[13] ;
; -0.122 ; 0.062        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg0[15] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[12] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[0]  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[13] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[14] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[15] ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[1]  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[2]  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[4]  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[5]  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width ; wr    ; Rise       ; trsfrm:p6|Ireg2[6]  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_clk_div:a9|cnt[4]'                                                           ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                               ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r0[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r10[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r11[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r12[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r13[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r14[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc_module:p7|adc_clk_div:a9|cnt[4] ; Rise       ; adc_module:p7|adc_fir:a2|r15[12] ;
+--------+--------------+----------------+------------+-------------------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:p1|cd'                                                 ;
+--------+--------------+----------------+-----------------+--------------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock        ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+--------------+------------+-------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[9]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c0       ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c1       ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|c2       ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[0]   ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[1]   ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|cnt[2]   ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[10] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[11] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[12] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[13] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[14] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[15] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[16] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[17] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[18] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[19] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[21] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[4]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[5]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[6]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[7]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[8]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins0[9]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[10] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[11] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[12] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[13] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[14] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[15] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[16] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[17] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[18] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[19] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[21] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[4]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[5]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[6]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[7]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[8]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins1[9]  ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[10] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[12] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width ; clkdiv:p1|cd ; Rise       ; chdiv:p2|ins2[13] ;
+--------+--------------+----------------+-----------------+--------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adccs'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[0] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[1] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[2] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[3] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[0]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[1]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[2]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[3]|clk                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a1|adccs|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a1|adccs|q                       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[0]|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[1]|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[2]|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[3]|clk                    ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adccs ; Rise       ; p7|a9|cnt[4]|clk                    ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|nck'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[0] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[1] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[2] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[3] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt[4] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[0]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[1]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[2]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[3]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m0|nck|q                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[0]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[1]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[2]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[3]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|nck ; Rise       ; p3|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|nck'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[0] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[1] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[2] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[3] ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt[4] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[0]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[1]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[2]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[3]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m0|nck|q                      ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[0]|clk                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[1]|clk                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[2]|clk                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[3]|clk                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|nck ; Rise       ; p4|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|nck'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[0] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[1] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[2] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[3] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt[4] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[0]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[1]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[2]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[3]|clk                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m0|nck|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m0|nck|q                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[0]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[1]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[2]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[3]|clk                 ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|nck ; Rise       ; p5|m1|cnt[4]|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p3|dac_clk_src:m0|pck'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; mod_dac:p3|dac_seq_crt:m1|dreg ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m0|pck|q                    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; mod_dac:p3|dac_clk_src:m0|pck ; Rise       ; p3|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p4|dac_clk_src:m0|pck'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; mod_dac:p4|dac_seq_crt:m1|dreg ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m0|pck|q                    ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; mod_dac:p4|dac_clk_src:m0|pck ; Rise       ; p4|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mod_dac:p5|dac_clk_src:m0|pck'                                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; mod_dac:p5|dac_seq_crt:m1|dreg ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m1|dreg|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m0|pck|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m0|pck|q                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; mod_dac:p5|dac_clk_src:m0|pck ; Rise       ; p5|m1|dreg|clk                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'adc_module:p7|adc_driver:a1|adcrd'                                                                             ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][0]|datad                  ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][1]|datad                  ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][2]|datad                  ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][6]|datad                  ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][3]|datad                  ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][4]|datad                  ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][0]  ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][1]  ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][2]  ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][6]  ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][3]  ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][4]  ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][13]|datad                 ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][12]|datad                 ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][13] ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][11]|datad                 ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][14]|datad                 ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][12] ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][11] ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][10] ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][14] ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][9]  ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][15]|datad                 ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][8]|datad                  ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][10]|datac                 ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][9]|datac                  ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][8]  ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][5]|datad                  ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~5|combout                      ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~4|combout                      ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~1|combout                      ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][5]  ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~2|combout                      ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~3|combout                      ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~0|combout                      ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; p7|a1|Decoder0~2|dataa                        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; p7|a1|Decoder0~3|dataa                        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; p7|a1|Decoder0~0|dataa                        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; p7|a1|Decoder0~1|dataa                        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; p7|a1|Decoder0~4|dataa                        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; p7|a1|Decoder0~5|dataa                        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[3][7]  ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~4clkctrl|inclk[0]              ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~4clkctrl|outclk                ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~1clkctrl|inclk[0]              ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~1clkctrl|outclk                ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~2clkctrl|inclk[0]              ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~2clkctrl|outclk                ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~3clkctrl|inclk[0]              ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~3clkctrl|outclk                ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[3][7]|datad                  ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~0clkctrl|inclk[0]              ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|Decoder0~0clkctrl|outclk                ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][4]  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][8]  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][2]  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][11] ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][5]  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][0]  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][5]  ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][15] ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][13] ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[0][14]|datad                 ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[4][15]|datad                 ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[4][4]|datad                  ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[4][8]|datad                  ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][10] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][14] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][9]  ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[0][2]|datad                  ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[4][11]|datad                 ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; adc_module:p7|adc_driver:a1|adcrd ; Fall       ; p7|a1|v_adc_strg[4][2]|datad                  ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][5]  ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; adc_module:p7|adc_driver:a1|adcrd ; Rise       ; adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[1]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 5.353 ; 5.537        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cd                                                         ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[0]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[10]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[11]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[12]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[13]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[14]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[15]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[16]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[17]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[18]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[19]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[1]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[20]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[21]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[22]                                                    ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[2]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[3]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[4]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[5]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[6]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[7]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[8]                                                     ;
; 5.353 ; 5.569        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[9]                                                     ;
; 5.354 ; 5.570        ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cd                                                         ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[0]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[10]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[11]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[12]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[13]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[14]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[15]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[16]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[17]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[18]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[19]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[1]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[20]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[21]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[22]                                                    ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[2]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[3]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[4]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[5]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[6]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[7]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[8]                                                     ;
; 5.355 ; 5.539        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clkdiv:p1|cnt[9]                                                     ;
; 5.533 ; 5.533        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cd|clk                                                            ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[0]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[10]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[11]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[12]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[13]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[14]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[15]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[16]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[17]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[18]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[19]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[1]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[20]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[21]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[22]|clk                                                       ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[2]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[3]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[4]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[5]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[6]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[7]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[8]|clk                                                        ;
; 5.535 ; 5.535        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[9]|clk                                                        ;
; 5.554 ; 5.554        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 5.554 ; 5.554        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.557 ; 5.557        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 5.557 ; 5.557        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[0]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[10]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[11]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[12]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[13]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[14]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[15]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[16]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[17]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[18]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[19]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[1]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[20]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[21]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[22]|clk                                                       ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[2]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[3]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[4]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[5]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[6]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[7]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[8]|clk                                                        ;
; 5.575 ; 5.575        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cnt[9]|clk                                                        ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; p1|cd|clk                                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 9.796 ; 9.980        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|drst                                       ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|drst                                       ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|nck                                        ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|pck                                        ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt_en                                     ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|drst                                       ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|ldac                                       ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|scl                                        ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sdo                                        ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s0                                      ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s1                                      ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s2                                      ;
; 9.797 ; 9.981        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sync                                       ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|nck                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|pck                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt_en                                     ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|ldac                                       ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|scl                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sdo                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s0                                      ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s1                                      ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s2                                      ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sync                                       ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|nck                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|pck                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt_en                                     ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|ldac                                       ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|scl                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sdo                                        ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s0                                      ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s1                                      ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s2                                      ;
; 9.798 ; 10.014       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sync                                       ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|nck                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_clk_src:m0|pck                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|cnt_en                                     ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|ldac                                       ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|scl                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sdo                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s0                                      ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s1                                      ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|st.s2                                      ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|sync                                       ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|nck                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_clk_src:m0|pck                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|cnt_en                                     ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|ldac                                       ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|scl                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sdo                                        ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s0                                      ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s1                                      ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|st.s2                                      ;
; 9.799 ; 9.983        ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|sync                                       ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p4|dac_seq_crt:m1|drst                                       ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|nck                                        ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_clk_src:m0|pck                                        ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|cnt_en                                     ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|ldac                                       ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|scl                                        ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s0                                      ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s1                                      ;
; 9.800 ; 10.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|st.s2                                      ;
; 9.801 ; 10.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p3|dac_seq_crt:m1|drst                                       ;
; 9.801 ; 10.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|drst                                       ;
; 9.801 ; 10.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sdo                                        ;
; 9.801 ; 10.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mod_dac:p5|dac_seq_crt:m1|sync                                       ;
; 9.976 ; 9.976        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|drst|clk                                                       ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|drst|clk                                                       ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m0|nck|clk                                                        ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m0|pck|clk                                                        ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|cnt_en|clk                                                     ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|drst|clk                                                       ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|ldac|clk                                                       ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|scl|clk                                                        ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|sdo|clk                                                        ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s0|clk                                                      ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s1|clk                                                      ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|st.s2|clk                                                      ;
; 9.977 ; 9.977        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p5|m1|sync|clk                                                       ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m0|nck|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m0|pck|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|cnt_en|clk                                                     ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|ldac|clk                                                       ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|scl|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|sdo|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s0|clk                                                      ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s1|clk                                                      ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|st.s2|clk                                                      ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p3|m1|sync|clk                                                       ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m0|nck|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m0|pck|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|cnt_en|clk                                                     ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|ldac|clk                                                       ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|scl|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|sdo|clk                                                        ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s0|clk                                                      ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s1|clk                                                      ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|st.s2|clk                                                      ;
; 9.979 ; 9.979        ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p4|m1|sync|clk                                                       ;
; 9.999 ; 9.999        ; 0.000          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; p0|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3]           ;
; 19.594 ; 19.594       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 19.622 ; 19.622       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 20.377 ; 20.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.380 ; 20.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1]           ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3]           ;
; 20.404 ; 20.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; p0|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p0|altpll_component|auto_generated|pll1|clk[3]'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrst   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[0]   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[1]   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[2]   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay_en ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s0    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s1    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s10   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s11   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s12   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s13   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s14   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s15   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s16   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s17   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s2    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s3    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s4    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s7    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s8    ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s9    ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrd    ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[0] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[1] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[2] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[3] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[4] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[5] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[6] ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[0]  ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[1]  ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[2]  ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s5    ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s6    ;
; 49.798 ; 49.982       ; 0.184          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adccs    ;
; 49.799 ; 50.015       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adccs    ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[0] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[1] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[2] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[3] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[4] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[5] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay[6] ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s10   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s11   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s12   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s13   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s14   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s15   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s16   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s17   ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s5    ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s6    ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s7    ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s8    ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s9    ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrd    ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|adcrst   ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[0]   ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[1]   ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|con[2]   ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|delay_en ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[0]  ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[1]  ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|radd[2]  ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s0    ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s1    ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s2    ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s3    ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; adc_module:p7|adc_driver:a1|st.s4    ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adcrst|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[0]|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[1]|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|con[2]|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay_en|clk                   ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s0|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s10|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s11|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s12|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s13|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s14|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s15|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s16|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s17|clk                     ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s1|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s2|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s3|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s4|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s7|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s8|clk                      ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|st.s9|clk                      ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|adcrd|clk                      ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[0]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[1]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[2]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[3]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[4]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[5]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|delay[6]|clk                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; p0|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; p7|a1|radd[0]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; 2.511 ; 3.181 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; 1.644 ; 2.313 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; 1.748 ; 2.461 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; 1.975 ; 2.669 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; 2.071 ; 2.803 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; 2.065 ; 2.826 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; 1.877 ; 2.579 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; 2.407 ; 3.169 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; 2.511 ; 3.181 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; 1.679 ; 2.338 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; 2.053 ; 2.778 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; 2.007 ; 2.746 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; 1.834 ; 2.527 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; 1.600 ; 2.284 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; 1.599 ; 2.279 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; 1.671 ; 2.361 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; 1.772 ; 2.452 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; 3.077 ; 3.783 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; 2.504 ; 3.034 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; 2.504 ; 3.034 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; 2.262 ; 2.750 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; 1.577 ; 2.288 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; 1.577 ; 2.288 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; 1.554 ; 2.229 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; 1.372 ; 1.973 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; 1.383 ; 1.985 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; 1.369 ; 2.004 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; 1.252 ; 1.879 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; 1.454 ; 2.111 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; 1.144 ; 1.749 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; 1.350 ; 1.992 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; 1.279 ; 1.910 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; 1.182 ; 1.832 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; 1.245 ; 1.828 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; 1.154 ; 1.741 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; 1.061 ; 1.666 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; 1.162 ; 1.744 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; 1.133 ; 1.773 ; Rise       ; wr                                             ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; -0.539 ; -1.114 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.667 ; -1.271 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.709 ; -1.299 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.562 ; -1.159 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.798 ; -1.392 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.662 ; -1.260 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.700 ; -1.292 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.914 ; -1.520 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.691 ; -1.270 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.673 ; -1.245 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.832 ; -1.426 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; -0.754 ; -1.340 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; -0.667 ; -1.249 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; -0.642 ; -1.238 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; -0.539 ; -1.114 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; -0.698 ; -1.288 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; -0.603 ; -1.198 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; -2.647 ; -3.334 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; -1.294 ; -1.837 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; -1.341 ; -1.909 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; -1.294 ; -1.837 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; -0.664 ; -1.222 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; -1.228 ; -1.886 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; -0.931 ; -1.548 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; -0.900 ; -1.486 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; -0.787 ; -1.351 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; -0.893 ; -1.516 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; -0.921 ; -1.530 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; -0.990 ; -1.630 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; -0.908 ; -1.475 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; -1.040 ; -1.670 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; -0.883 ; -1.498 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; -0.755 ; -1.320 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; -0.818 ; -1.389 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; -0.728 ; -1.284 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; -0.736 ; -1.291 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; -0.664 ; -1.222 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; -0.757 ; -1.319 ; Rise       ; wr                                             ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.904 ; 13.102 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 10.483 ; 10.593 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 10.855 ; 10.975 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 10.895 ; 11.005 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.038 ; 11.150 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.992 ; 12.112 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.904 ; 13.102 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.985 ; 12.164 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.446 ; 12.677 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.966 ; 12.136 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.449 ; 12.661 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.207 ; 12.402 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 11.801 ; 11.927 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.097 ; 12.244 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.119 ; 12.223 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 12.050 ; 12.178 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 2.004  ;        ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;        ; 2.098  ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;        ; 2.720  ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 2.909  ;        ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 4.950  ; 4.740  ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 3.805  ; 3.695  ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 3.417  ; 3.476  ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 2.038  ; 2.079  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 2.039  ; 2.080  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 2.144  ; 2.193  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 2.191  ; 2.254  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 2.575  ; 2.671  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 2.315  ; 2.384  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 2.096  ; 2.149  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 2.309  ; 2.375  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 2.971  ; 3.070  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 2.267  ; 2.348  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 2.166  ; 2.225  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 2.053  ; 2.096  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 2.227  ; 2.167  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 2.614  ; 2.509  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 2.202  ; 2.148  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 2.255  ; 2.195  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 2.176  ; 2.234  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 2.060  ; 2.116  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 2.391  ; 2.467  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-----------+-------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+-------+-------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.123 ; 5.217 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.123 ; 5.217 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.440 ; 5.554 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.509 ; 5.630 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.388 ; 5.497 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.893 ; 6.056 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 6.490 ; 6.689 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.751 ; 5.891 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.953 ; 6.173 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.666 ; 5.798 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 6.040 ; 6.246 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.627 ; 5.790 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.282 ; 5.403 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.483 ; 5.598 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.428 ; 5.527 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.445 ; 5.530 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 1.946 ;       ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;       ; 2.038 ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;       ; 2.634 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 2.816 ;       ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 4.765 ; 4.564 ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 3.667 ; 3.562 ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 3.293 ; 3.350 ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 1.777 ; 1.816 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 1.778 ; 1.817 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 1.878 ; 1.926 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 1.924 ; 1.984 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 2.293 ; 2.384 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 2.043 ; 2.109 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 1.833 ; 1.884 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 2.036 ; 2.100 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 2.710 ; 2.807 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 1.997 ; 2.075 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 1.899 ; 1.955 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 1.791 ; 1.832 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 1.958 ; 1.900 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 2.330 ; 2.229 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 1.933 ; 1.881 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 1.985 ; 1.927 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 1.908 ; 1.965 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 1.800 ; 1.854 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 2.114 ; 2.187 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; DB[0]       ; 7.399 ; 7.509 ; 8.110 ; 8.220 ;
; A[0]       ; DB[1]       ; 7.745 ; 7.865 ; 8.456 ; 8.576 ;
; A[0]       ; DB[2]       ; 7.738 ; 7.895 ; 8.449 ; 8.606 ;
; A[0]       ; DB[3]       ; 7.691 ; 7.803 ; 8.402 ; 8.514 ;
; A[0]       ; DB[4]       ; 8.239 ; 8.421 ; 8.950 ; 9.132 ;
; A[0]       ; DB[5]       ; 8.960 ; 9.158 ; 9.671 ; 9.869 ;
; A[0]       ; DB[6]       ; 8.041 ; 8.220 ; 8.752 ; 8.931 ;
; A[0]       ; DB[7]       ; 8.502 ; 8.733 ; 9.213 ; 9.444 ;
; A[0]       ; DB[8]       ; 8.022 ; 8.192 ; 8.733 ; 8.903 ;
; A[0]       ; DB[9]       ; 8.505 ; 8.717 ; 9.216 ; 9.428 ;
; A[0]       ; DB[10]      ; 8.263 ; 8.458 ; 8.974 ; 9.169 ;
; A[0]       ; DB[11]      ; 7.857 ; 7.969 ; 8.568 ; 8.680 ;
; A[0]       ; DB[12]      ; 7.961 ; 8.108 ; 8.672 ; 8.819 ;
; A[0]       ; DB[13]      ; 7.983 ; 8.087 ; 8.694 ; 8.798 ;
; A[0]       ; DB[14]      ; 7.914 ; 8.042 ; 8.625 ; 8.753 ;
; A[1]       ; DB[0]       ; 7.006 ; 7.116 ; 7.656 ; 7.766 ;
; A[1]       ; DB[1]       ; 7.352 ; 7.472 ; 8.002 ; 8.122 ;
; A[1]       ; DB[2]       ; 7.345 ; 7.502 ; 7.995 ; 8.152 ;
; A[1]       ; DB[3]       ; 7.298 ; 7.410 ; 7.948 ; 8.060 ;
; A[1]       ; DB[4]       ; 7.846 ; 8.028 ; 8.496 ; 8.678 ;
; A[1]       ; DB[5]       ; 8.680 ; 8.878 ; 9.339 ; 9.537 ;
; A[1]       ; DB[6]       ; 7.761 ; 7.940 ; 8.420 ; 8.599 ;
; A[1]       ; DB[7]       ; 8.222 ; 8.453 ; 8.881 ; 9.112 ;
; A[1]       ; DB[8]       ; 7.742 ; 7.912 ; 8.401 ; 8.571 ;
; A[1]       ; DB[9]       ; 8.225 ; 8.437 ; 8.884 ; 9.096 ;
; A[1]       ; DB[10]      ; 7.983 ; 8.178 ; 8.642 ; 8.837 ;
; A[1]       ; DB[11]      ; 7.577 ; 7.689 ; 8.236 ; 8.348 ;
; A[1]       ; DB[12]      ; 7.681 ; 7.828 ; 8.340 ; 8.487 ;
; A[1]       ; DB[13]      ; 7.703 ; 7.807 ; 8.362 ; 8.466 ;
; A[1]       ; DB[14]      ; 7.634 ; 7.762 ; 8.293 ; 8.421 ;
; A[1]       ; DB[15]      ; 4.944 ;       ;       ; 5.734 ;
; A[2]       ; DB[0]       ; 6.683 ; 6.768 ; 7.400 ; 7.510 ;
; A[2]       ; DB[1]       ; 6.919 ; 7.064 ; 7.746 ; 7.866 ;
; A[2]       ; DB[2]       ; 7.022 ; 7.154 ; 7.739 ; 7.896 ;
; A[2]       ; DB[3]       ; 6.865 ; 7.002 ; 7.692 ; 7.804 ;
; A[2]       ; DB[4]       ; 7.523 ; 7.680 ; 8.240 ; 8.422 ;
; A[2]       ; DB[5]       ; 8.134 ; 8.357 ; 8.961 ; 9.159 ;
; A[2]       ; DB[6]       ; 7.325 ; 7.479 ; 8.042 ; 8.221 ;
; A[2]       ; DB[7]       ; 7.676 ; 7.932 ; 8.503 ; 8.734 ;
; A[2]       ; DB[8]       ; 7.306 ; 7.451 ; 8.023 ; 8.193 ;
; A[2]       ; DB[9]       ; 7.679 ; 7.916 ; 8.506 ; 8.718 ;
; A[2]       ; DB[10]      ; 7.547 ; 7.717 ; 8.264 ; 8.459 ;
; A[2]       ; DB[11]      ; 7.031 ; 7.168 ; 7.858 ; 7.970 ;
; A[2]       ; DB[12]      ; 7.245 ; 7.367 ; 7.962 ; 8.109 ;
; A[2]       ; DB[13]      ; 7.157 ; 7.286 ; 7.984 ; 8.088 ;
; A[2]       ; DB[14]      ; 7.198 ; 7.301 ; 7.915 ; 8.043 ;
; A[2]       ; DB[15]      ; 4.614 ;       ;       ; 5.355 ;
; rd         ; DB[0]       ; 3.786 ; 3.772 ; 4.356 ; 4.342 ;
; rd         ; DB[1]       ; 3.786 ; 3.772 ; 4.356 ; 4.342 ;
; rd         ; DB[2]       ; 3.780 ; 3.766 ; 4.356 ; 4.342 ;
; rd         ; DB[3]       ; 3.780 ; 3.766 ; 4.356 ; 4.342 ;
; rd         ; DB[4]       ; 3.816 ; 3.802 ; 4.425 ; 4.411 ;
; rd         ; DB[5]       ; 4.732 ; 4.767 ; 5.336 ; 5.371 ;
; rd         ; DB[6]       ; 3.822 ; 3.808 ; 4.429 ; 4.415 ;
; rd         ; DB[7]       ; 3.906 ; 3.892 ; 4.535 ; 4.521 ;
; rd         ; DB[8]       ; 3.906 ; 3.892 ; 4.535 ; 4.521 ;
; rd         ; DB[9]       ; 3.906 ; 3.892 ; 4.535 ; 4.521 ;
; rd         ; DB[10]      ; 3.798 ; 3.784 ; 4.402 ; 4.388 ;
; rd         ; DB[11]      ; 3.778 ; 3.764 ; 4.348 ; 4.334 ;
; rd         ; DB[12]      ; 3.778 ; 3.764 ; 4.348 ; 4.334 ;
; rd         ; DB[13]      ; 3.778 ; 3.764 ; 4.348 ; 4.334 ;
; rd         ; DB[14]      ; 3.764 ; 3.750 ; 4.332 ; 4.318 ;
; rd         ; DB[15]      ; 3.782 ; 3.768 ; 4.358 ; 4.344 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; DB[0]       ; 5.388 ; 5.484 ; 6.029 ; 6.125 ;
; A[0]       ; DB[1]       ; 5.504 ; 5.612 ; 6.140 ; 6.248 ;
; A[0]       ; DB[2]       ; 5.608 ; 5.735 ; 6.241 ; 6.368 ;
; A[0]       ; DB[3]       ; 5.340 ; 5.443 ; 6.014 ; 6.117 ;
; A[0]       ; DB[4]       ; 6.071 ; 6.230 ; 6.728 ; 6.893 ;
; A[0]       ; DB[5]       ; 6.596 ; 6.795 ; 7.256 ; 7.455 ;
; A[0]       ; DB[6]       ; 5.850 ; 5.990 ; 6.517 ; 6.657 ;
; A[0]       ; DB[7]       ; 5.987 ; 6.207 ; 6.635 ; 6.855 ;
; A[0]       ; DB[8]       ; 5.700 ; 5.832 ; 6.348 ; 6.480 ;
; A[0]       ; DB[9]       ; 6.081 ; 6.293 ; 6.729 ; 6.941 ;
; A[0]       ; DB[10]      ; 5.931 ; 6.088 ; 6.579 ; 6.736 ;
; A[0]       ; DB[11]      ; 5.210 ; 5.331 ; 5.858 ; 5.979 ;
; A[0]       ; DB[12]      ; 5.453 ; 5.568 ; 6.101 ; 6.216 ;
; A[0]       ; DB[13]      ; 5.398 ; 5.497 ; 6.046 ; 6.145 ;
; A[0]       ; DB[14]      ; 5.415 ; 5.500 ; 6.063 ; 6.148 ;
; A[1]       ; DB[0]       ; 4.459 ; 5.404 ; 5.941 ; 5.153 ;
; A[1]       ; DB[1]       ; 4.527 ; 5.650 ; 6.133 ; 5.226 ;
; A[1]       ; DB[2]       ; 4.281 ; 5.727 ; 6.231 ; 4.987 ;
; A[1]       ; DB[3]       ; 4.353 ; 5.383 ; 5.911 ; 5.044 ;
; A[1]       ; DB[4]       ; 4.647 ; 5.992 ; 6.445 ; 5.366 ;
; A[1]       ; DB[5]       ; 5.360 ; 6.791 ; 7.202 ; 6.132 ;
; A[1]       ; DB[6]       ; 4.441 ; 5.891 ; 6.367 ; 5.168 ;
; A[1]       ; DB[7]       ; 4.631 ; 6.343 ; 6.733 ; 5.368 ;
; A[1]       ; DB[8]       ; 4.342 ; 5.571 ; 6.063 ; 5.056 ;
; A[1]       ; DB[9]       ; 4.747 ; 6.171 ; 6.589 ; 5.535 ;
; A[1]       ; DB[10]      ; 4.515 ; 5.911 ; 6.425 ; 5.258 ;
; A[1]       ; DB[11]      ; 4.484 ; 5.321 ; 5.877 ; 5.221 ;
; A[1]       ; DB[12]      ; 4.177 ; 5.558 ; 6.103 ; 4.872 ;
; A[1]       ; DB[13]      ; 4.482 ; 5.487 ; 6.065 ; 5.176 ;
; A[1]       ; DB[14]      ; 4.436 ; 5.490 ; 6.065 ; 5.131 ;
; A[1]       ; DB[15]      ; 4.768 ;       ;       ; 5.528 ;
; A[2]       ; DB[0]       ; 4.494 ; 5.254 ; 5.772 ; 5.212 ;
; A[2]       ; DB[1]       ; 4.774 ; 5.531 ; 5.993 ; 5.516 ;
; A[2]       ; DB[2]       ; 4.488 ; 5.503 ; 5.965 ; 5.223 ;
; A[2]       ; DB[3]       ; 4.463 ; 5.127 ; 5.633 ; 5.159 ;
; A[2]       ; DB[4]       ; 4.970 ; 5.822 ; 6.294 ; 5.722 ;
; A[2]       ; DB[5]       ; 5.566 ; 6.592 ; 6.978 ; 6.368 ;
; A[2]       ; DB[6]       ; 4.647 ; 5.680 ; 6.143 ; 5.404 ;
; A[2]       ; DB[7]       ; 4.743 ; 5.788 ; 6.184 ; 5.516 ;
; A[2]       ; DB[8]       ; 4.549 ; 5.420 ; 5.897 ; 5.292 ;
; A[2]       ; DB[9]       ; 4.955 ; 5.710 ; 6.115 ; 5.771 ;
; A[2]       ; DB[10]      ; 4.722 ; 5.600 ; 6.059 ; 5.494 ;
; A[2]       ; DB[11]      ; 4.350 ; 5.114 ; 5.609 ; 5.049 ;
; A[2]       ; DB[12]      ; 4.385 ; 5.282 ; 5.772 ; 5.108 ;
; A[2]       ; DB[13]      ; 4.348 ; 5.241 ; 5.717 ; 5.041 ;
; A[2]       ; DB[14]      ; 4.301 ; 5.166 ; 5.594 ; 4.995 ;
; A[2]       ; DB[15]      ; 4.457 ;       ;       ; 5.183 ;
; rd         ; DB[0]       ; 3.662 ; 3.648 ; 4.224 ; 4.210 ;
; rd         ; DB[1]       ; 3.662 ; 3.648 ; 4.224 ; 4.210 ;
; rd         ; DB[2]       ; 3.657 ; 3.643 ; 4.224 ; 4.210 ;
; rd         ; DB[3]       ; 3.657 ; 3.643 ; 4.224 ; 4.210 ;
; rd         ; DB[4]       ; 3.691 ; 3.677 ; 4.290 ; 4.276 ;
; rd         ; DB[5]       ; 4.607 ; 4.642 ; 5.203 ; 5.238 ;
; rd         ; DB[6]       ; 3.697 ; 3.683 ; 4.294 ; 4.280 ;
; rd         ; DB[7]       ; 3.777 ; 3.763 ; 4.396 ; 4.382 ;
; rd         ; DB[8]       ; 3.777 ; 3.763 ; 4.396 ; 4.382 ;
; rd         ; DB[9]       ; 3.777 ; 3.763 ; 4.396 ; 4.382 ;
; rd         ; DB[10]      ; 3.673 ; 3.659 ; 4.269 ; 4.255 ;
; rd         ; DB[11]      ; 3.654 ; 3.640 ; 4.217 ; 4.203 ;
; rd         ; DB[12]      ; 3.654 ; 3.640 ; 4.217 ; 4.203 ;
; rd         ; DB[13]      ; 3.654 ; 3.640 ; 4.217 ; 4.203 ;
; rd         ; DB[14]      ; 3.641 ; 3.627 ; 4.201 ; 4.187 ;
; rd         ; DB[15]      ; 3.659 ; 3.645 ; 4.226 ; 4.212 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+-------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                ; -8.580   ; -0.351 ; N/A      ; N/A     ; -3.000              ;
;  adc_module:p7|adc_clk_div:a9|cnt[4]            ; -1.228   ; 0.159  ; N/A      ; N/A     ; -1.487              ;
;  adc_module:p7|adc_driver:a1|adccs              ; -1.008   ; -0.062 ; N/A      ; N/A     ; -1.487              ;
;  adc_module:p7|adc_driver:a1|adcrd              ; N/A      ; N/A    ; N/A      ; N/A     ; 0.078               ;
;  clk                                            ; N/A      ; N/A    ; N/A      ; N/A     ; 19.594              ;
;  clkdiv:p1|cd                                   ; -1.943   ; 0.121  ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p3|dac_clk_src:m0|nck                  ; -1.199   ; -0.203 ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p3|dac_clk_src:m0|pck                  ; -4.142   ; 0.413  ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p4|dac_clk_src:m0|nck                  ; -1.146   ; -0.202 ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p4|dac_clk_src:m0|pck                  ; -4.315   ; 0.419  ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p5|dac_clk_src:m0|nck                  ; -1.148   ; -0.195 ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p5|dac_clk_src:m0|pck                  ; -4.329   ; 0.354  ; N/A      ; N/A     ; -1.487              ;
;  p0|altpll_component|auto_generated|pll1|clk[0] ; -1.325   ; -0.328 ; N/A      ; N/A     ; 9.716               ;
;  p0|altpll_component|auto_generated|pll1|clk[1] ; -8.580   ; -0.351 ; N/A      ; N/A     ; 5.271               ;
;  p0|altpll_component|auto_generated|pll1|clk[3] ; 95.733   ; 0.186  ; N/A      ; N/A     ; 49.717              ;
;  wr                                             ; -0.767   ; 0.202  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                 ; -758.762 ; -3.332 ; 0.0      ; 0.0     ; -2498.186           ;
;  adc_module:p7|adc_clk_div:a9|cnt[4]            ; -440.758 ; 0.000  ; N/A      ; N/A     ; -2284.032           ;
;  adc_module:p7|adc_driver:a1|adccs              ; -3.147   ; -0.062 ; N/A      ; N/A     ; -7.435              ;
;  adc_module:p7|adc_driver:a1|adcrd              ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  clk                                            ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  clkdiv:p1|cd                                   ; -91.352  ; 0.000  ; N/A      ; N/A     ; -84.759             ;
;  mod_dac:p3|dac_clk_src:m0|nck                  ; -4.625   ; -1.015 ; N/A      ; N/A     ; -7.435              ;
;  mod_dac:p3|dac_clk_src:m0|pck                  ; -4.142   ; 0.000  ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p4|dac_clk_src:m0|nck                  ; -4.382   ; -1.010 ; N/A      ; N/A     ; -7.435              ;
;  mod_dac:p4|dac_clk_src:m0|pck                  ; -4.315   ; 0.000  ; N/A      ; N/A     ; -1.487              ;
;  mod_dac:p5|dac_clk_src:m0|nck                  ; -4.386   ; -0.975 ; N/A      ; N/A     ; -7.435              ;
;  mod_dac:p5|dac_clk_src:m0|pck                  ; -4.329   ; 0.000  ; N/A      ; N/A     ; -1.487              ;
;  p0|altpll_component|auto_generated|pll1|clk[0] ; -13.125  ; -1.916 ; N/A      ; N/A     ; 0.000               ;
;  p0|altpll_component|auto_generated|pll1|clk[1] ; -177.880 ; -0.351 ; N/A      ; N/A     ; 0.000               ;
;  p0|altpll_component|auto_generated|pll1|clk[3] ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  wr                                             ; -6.321   ; 0.000  ; N/A      ; N/A     ; -95.194             ;
+-------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; 5.620 ; 5.755 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.623 ; 3.882 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.831 ; 4.118 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.497 ; 4.734 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.889 ; 5.089 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.587 ; 4.946 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.223 ; 4.508 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; 5.620 ; 5.651 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; 5.467 ; 5.755 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; 3.797 ; 4.005 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; 4.664 ; 4.829 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; 4.513 ; 4.775 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; 4.180 ; 4.348 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; 3.529 ; 3.812 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; 3.591 ; 3.876 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; 3.690 ; 3.991 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; 3.982 ; 4.200 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; 6.604 ; 6.775 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; 5.155 ; 5.546 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; 5.155 ; 5.546 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; 4.601 ; 5.043 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; 3.198 ; 3.497 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; 3.144 ; 3.472 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; 3.198 ; 3.497 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; 2.859 ; 2.979 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; 2.871 ; 2.986 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; 2.889 ; 3.148 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; 2.592 ; 2.836 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; 3.037 ; 3.251 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; 2.307 ; 2.518 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; 2.660 ; 2.908 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; 2.640 ; 2.875 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; 2.432 ; 2.687 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; 2.535 ; 2.762 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; 2.311 ; 2.526 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; 2.055 ; 2.267 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; 2.312 ; 2.529 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; 2.262 ; 2.531 ; Rise       ; wr                                             ;
+------------+-----------------------------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port  ; Clock Port                        ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+
; adcdb[*]   ; adc_module:p7|adc_driver:a1|adcrd ; -0.539 ; -1.114 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[0]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.667 ; -1.271 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[1]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.709 ; -1.299 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[2]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.562 ; -1.159 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[3]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.798 ; -1.392 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[4]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.662 ; -1.260 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[5]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.700 ; -1.292 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[6]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.914 ; -1.520 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[7]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.691 ; -1.270 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[8]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.673 ; -1.245 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[9]  ; adc_module:p7|adc_driver:a1|adcrd ; -0.832 ; -1.426 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[10] ; adc_module:p7|adc_driver:a1|adcrd ; -0.754 ; -1.340 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[11] ; adc_module:p7|adc_driver:a1|adcrd ; -0.667 ; -1.249 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[12] ; adc_module:p7|adc_driver:a1|adcrd ; -0.642 ; -1.238 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[13] ; adc_module:p7|adc_driver:a1|adcrd ; -0.539 ; -1.114 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[14] ; adc_module:p7|adc_driver:a1|adcrd ; -0.698 ; -1.288 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
;  adcdb[15] ; adc_module:p7|adc_driver:a1|adcrd ; -0.603 ; -1.198 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; rst        ; clk                               ; -2.647 ; -3.334 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; A[*]       ; wr                                ; -1.294 ; -1.837 ; Rise       ; wr                                             ;
;  A[0]      ; wr                                ; -1.341 ; -1.909 ; Rise       ; wr                                             ;
;  A[1]      ; wr                                ; -1.294 ; -1.837 ; Rise       ; wr                                             ;
; DB[*]      ; wr                                ; -0.664 ; -1.023 ; Rise       ; wr                                             ;
;  DB[0]     ; wr                                ; -1.228 ; -1.886 ; Rise       ; wr                                             ;
;  DB[1]     ; wr                                ; -0.931 ; -1.548 ; Rise       ; wr                                             ;
;  DB[2]     ; wr                                ; -0.900 ; -1.486 ; Rise       ; wr                                             ;
;  DB[3]     ; wr                                ; -0.787 ; -1.192 ; Rise       ; wr                                             ;
;  DB[4]     ; wr                                ; -0.893 ; -1.516 ; Rise       ; wr                                             ;
;  DB[5]     ; wr                                ; -0.921 ; -1.530 ; Rise       ; wr                                             ;
;  DB[6]     ; wr                                ; -0.990 ; -1.630 ; Rise       ; wr                                             ;
;  DB[7]     ; wr                                ; -0.908 ; -1.475 ; Rise       ; wr                                             ;
;  DB[8]     ; wr                                ; -1.040 ; -1.670 ; Rise       ; wr                                             ;
;  DB[9]     ; wr                                ; -0.883 ; -1.383 ; Rise       ; wr                                             ;
;  DB[10]    ; wr                                ; -0.755 ; -1.193 ; Rise       ; wr                                             ;
;  DB[11]    ; wr                                ; -0.818 ; -1.163 ; Rise       ; wr                                             ;
;  DB[12]    ; wr                                ; -0.728 ; -1.194 ; Rise       ; wr                                             ;
;  DB[13]    ; wr                                ; -0.736 ; -1.237 ; Rise       ; wr                                             ;
;  DB[14]    ; wr                                ; -0.664 ; -1.023 ; Rise       ; wr                                             ;
;  DB[15]    ; wr                                ; -0.757 ; -1.202 ; Rise       ; wr                                             ;
+------------+-----------------------------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 28.130 ; 27.944 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.069 ; 23.845 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.760 ; 24.492 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 24.950 ; 24.663 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 25.032 ; 24.801 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.945 ; 26.595 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 28.130 ; 27.944 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.921 ; 26.656 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.617 ; 27.351 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.885 ; 26.598 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.515 ; 27.272 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.368 ; 27.124 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 26.773 ; 26.514 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.690 ; 27.487 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.424 ; 27.301 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 27.597 ; 27.397 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 4.121  ;        ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;        ; 4.084  ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;        ; 5.795  ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 5.680  ;        ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 10.178 ; 10.614 ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 7.923  ; 8.018  ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 7.452  ; 7.330  ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 4.524  ; 4.427  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 4.512  ; 4.415  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 4.781  ; 4.646  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 4.870  ; 4.757  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 5.818  ; 5.554  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 5.211  ; 5.018  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 4.608  ; 4.528  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 5.194  ; 5.017  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 5.997  ; 5.996  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 5.129  ; 4.979  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 4.872  ; 4.721  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 4.538  ; 4.449  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 4.717  ; 4.840  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 5.502  ; 5.666  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 4.691  ; 4.838  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 4.773  ; 4.894  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 4.869  ; 4.750  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 4.573  ; 4.486  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 5.411  ; 5.207  ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-----------+-------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+-------------------------------------+-------+-------+------------+------------------------------------------------+
; DB[*]     ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.123 ; 5.217 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[0]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.123 ; 5.217 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[1]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.440 ; 5.554 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[2]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.509 ; 5.630 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[3]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.388 ; 5.497 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[4]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.893 ; 6.056 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[5]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 6.490 ; 6.689 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[6]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.751 ; 5.891 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[7]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.953 ; 6.173 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[8]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.666 ; 5.798 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[9]    ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 6.040 ; 6.246 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[10]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.627 ; 5.790 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[11]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.282 ; 5.403 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[12]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.483 ; 5.598 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[13]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.428 ; 5.527 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
;  DB[14]   ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 5.445 ; 5.530 ; Rise       ; adc_module:p7|adc_clk_div:a9|cnt[4]            ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ; 1.946 ;       ; Rise       ; adc_module:p7|adc_driver:a1|adccs              ;
; adccs     ; adc_module:p7|adc_driver:a1|adccs   ;       ; 2.038 ; Fall       ; adc_module:p7|adc_driver:a1|adccs              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ;       ; 2.634 ; Rise       ; adc_module:p7|adc_driver:a1|adcrd              ;
; adcrd     ; adc_module:p7|adc_driver:a1|adcrd   ; 2.816 ;       ; Fall       ; adc_module:p7|adc_driver:a1|adcrd              ;
; ch0       ; clkdiv:p1|cd                        ; 4.765 ; 4.564 ; Rise       ; clkdiv:p1|cd                                   ;
; ch1       ; clkdiv:p1|cd                        ; 3.667 ; 3.562 ; Rise       ; clkdiv:p1|cd                                   ;
; ch2       ; clkdiv:p1|cd                        ; 3.293 ; 3.350 ; Rise       ; clkdiv:p1|cd                                   ;
; drst0     ; clk                                 ; 1.777 ; 1.816 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst1     ; clk                                 ; 1.778 ; 1.817 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; drst2     ; clk                                 ; 1.878 ; 1.926 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac0     ; clk                                 ; 1.924 ; 1.984 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac1     ; clk                                 ; 2.293 ; 2.384 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; ldac2     ; clk                                 ; 2.043 ; 2.109 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl0      ; clk                                 ; 1.833 ; 1.884 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl1      ; clk                                 ; 2.036 ; 2.100 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; scl2      ; clk                                 ; 2.710 ; 2.807 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo0      ; clk                                 ; 1.997 ; 2.075 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo1      ; clk                                 ; 1.899 ; 1.955 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sdo2      ; clk                                 ; 1.791 ; 1.832 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync0     ; clk                                 ; 1.958 ; 1.900 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync1     ; clk                                 ; 2.330 ; 2.229 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; sync2     ; clk                                 ; 1.933 ; 1.881 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; adcrst    ; clk                                 ; 1.985 ; 1.927 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conA      ; clk                                 ; 1.908 ; 1.965 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conB      ; clk                                 ; 1.800 ; 1.854 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
; conC      ; clk                                 ; 2.114 ; 2.187 ; Rise       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+-----------+-------------------------------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; DB[0]       ; 16.149 ; 15.925 ; 16.477 ; 16.253 ;
; A[0]       ; DB[1]       ; 16.688 ; 16.451 ; 16.985 ; 16.779 ;
; A[0]       ; DB[2]       ; 16.959 ; 16.672 ; 17.287 ; 17.000 ;
; A[0]       ; DB[3]       ; 16.518 ; 16.318 ; 16.815 ; 16.646 ;
; A[0]       ; DB[4]       ; 18.183 ; 17.714 ; 18.511 ; 18.042 ;
; A[0]       ; DB[5]       ; 18.787 ; 18.632 ; 19.084 ; 18.960 ;
; A[0]       ; DB[6]       ; 17.611 ; 17.346 ; 17.939 ; 17.674 ;
; A[0]       ; DB[7]       ; 18.274 ; 18.039 ; 18.571 ; 18.367 ;
; A[0]       ; DB[8]       ; 17.575 ; 17.288 ; 17.903 ; 17.616 ;
; A[0]       ; DB[9]       ; 18.172 ; 17.960 ; 18.469 ; 18.288 ;
; A[0]       ; DB[10]      ; 18.058 ; 17.814 ; 18.386 ; 18.142 ;
; A[0]       ; DB[11]      ; 16.888 ; 16.673 ; 17.185 ; 17.001 ;
; A[0]       ; DB[12]      ; 17.341 ; 17.138 ; 17.669 ; 17.466 ;
; A[0]       ; DB[13]      ; 17.106 ; 16.952 ; 17.403 ; 17.280 ;
; A[0]       ; DB[14]      ; 17.248 ; 17.048 ; 17.576 ; 17.376 ;
; A[1]       ; DB[0]       ; 15.710 ; 15.486 ; 15.973 ; 15.749 ;
; A[1]       ; DB[1]       ; 16.218 ; 16.012 ; 16.481 ; 16.275 ;
; A[1]       ; DB[2]       ; 16.520 ; 16.233 ; 16.783 ; 16.496 ;
; A[1]       ; DB[3]       ; 16.048 ; 15.879 ; 16.311 ; 16.142 ;
; A[1]       ; DB[4]       ; 17.744 ; 17.275 ; 18.007 ; 17.538 ;
; A[1]       ; DB[5]       ; 18.317 ; 18.193 ; 18.580 ; 18.456 ;
; A[1]       ; DB[6]       ; 17.172 ; 16.907 ; 17.435 ; 17.170 ;
; A[1]       ; DB[7]       ; 17.804 ; 17.600 ; 18.067 ; 17.863 ;
; A[1]       ; DB[8]       ; 17.136 ; 16.849 ; 17.399 ; 17.112 ;
; A[1]       ; DB[9]       ; 17.702 ; 17.521 ; 17.965 ; 17.784 ;
; A[1]       ; DB[10]      ; 17.619 ; 17.375 ; 17.882 ; 17.638 ;
; A[1]       ; DB[11]      ; 16.418 ; 16.234 ; 16.681 ; 16.497 ;
; A[1]       ; DB[12]      ; 16.902 ; 16.699 ; 17.165 ; 16.962 ;
; A[1]       ; DB[13]      ; 16.636 ; 16.513 ; 16.899 ; 16.776 ;
; A[1]       ; DB[14]      ; 16.809 ; 16.609 ; 17.072 ; 16.872 ;
; A[1]       ; DB[15]      ; 10.713 ;        ;        ; 10.765 ;
; A[2]       ; DB[0]       ; 15.017 ; 14.793 ; 14.794 ; 14.632 ;
; A[2]       ; DB[1]       ; 15.525 ; 15.319 ; 15.604 ; 15.336 ;
; A[2]       ; DB[2]       ; 15.827 ; 15.540 ; 15.604 ; 15.379 ;
; A[2]       ; DB[3]       ; 15.355 ; 15.186 ; 15.434 ; 15.203 ;
; A[2]       ; DB[4]       ; 17.051 ; 16.582 ; 16.828 ; 16.421 ;
; A[2]       ; DB[5]       ; 17.624 ; 17.500 ; 17.703 ; 17.517 ;
; A[2]       ; DB[6]       ; 16.479 ; 16.214 ; 16.256 ; 16.053 ;
; A[2]       ; DB[7]       ; 17.111 ; 16.907 ; 17.190 ; 16.924 ;
; A[2]       ; DB[8]       ; 16.443 ; 16.156 ; 16.220 ; 15.995 ;
; A[2]       ; DB[9]       ; 17.009 ; 16.828 ; 17.088 ; 16.845 ;
; A[2]       ; DB[10]      ; 16.926 ; 16.682 ; 16.703 ; 16.521 ;
; A[2]       ; DB[11]      ; 15.725 ; 15.541 ; 15.804 ; 15.558 ;
; A[2]       ; DB[12]      ; 16.209 ; 16.006 ; 15.986 ; 15.845 ;
; A[2]       ; DB[13]      ; 15.943 ; 15.820 ; 16.022 ; 15.837 ;
; A[2]       ; DB[14]      ; 16.116 ; 15.916 ; 15.893 ; 15.755 ;
; A[2]       ; DB[15]      ; 9.980  ;        ;        ; 10.052 ;
; rd         ; DB[0]       ; 7.867  ; 7.753  ; 8.060  ; 7.946  ;
; rd         ; DB[1]       ; 7.867  ; 7.753  ; 8.060  ; 7.946  ;
; rd         ; DB[2]       ; 7.872  ; 7.758  ; 8.047  ; 7.933  ;
; rd         ; DB[3]       ; 7.872  ; 7.758  ; 8.047  ; 7.933  ;
; rd         ; DB[4]       ; 7.919  ; 7.805  ; 8.173  ; 8.059  ;
; rd         ; DB[5]       ; 9.348  ; 9.326  ; 9.600  ; 9.578  ;
; rd         ; DB[6]       ; 7.939  ; 7.825  ; 8.188  ; 8.074  ;
; rd         ; DB[7]       ; 8.109  ; 7.995  ; 8.383  ; 8.269  ;
; rd         ; DB[8]       ; 8.109  ; 7.995  ; 8.383  ; 8.269  ;
; rd         ; DB[9]       ; 8.109  ; 7.995  ; 8.383  ; 8.269  ;
; rd         ; DB[10]      ; 7.893  ; 7.779  ; 8.145  ; 8.031  ;
; rd         ; DB[11]      ; 7.906  ; 7.792  ; 8.067  ; 7.953  ;
; rd         ; DB[12]      ; 7.906  ; 7.792  ; 8.067  ; 7.953  ;
; rd         ; DB[13]      ; 7.906  ; 7.792  ; 8.067  ; 7.953  ;
; rd         ; DB[14]      ; 7.879  ; 7.765  ; 8.042  ; 7.928  ;
; rd         ; DB[15]      ; 7.858  ; 7.744  ; 8.045  ; 7.931  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; DB[0]       ; 5.388 ; 5.484 ; 6.029 ; 6.125 ;
; A[0]       ; DB[1]       ; 5.504 ; 5.612 ; 6.140 ; 6.248 ;
; A[0]       ; DB[2]       ; 5.608 ; 5.735 ; 6.241 ; 6.368 ;
; A[0]       ; DB[3]       ; 5.340 ; 5.443 ; 6.014 ; 6.117 ;
; A[0]       ; DB[4]       ; 6.071 ; 6.230 ; 6.728 ; 6.893 ;
; A[0]       ; DB[5]       ; 6.596 ; 6.795 ; 7.256 ; 7.455 ;
; A[0]       ; DB[6]       ; 5.850 ; 5.990 ; 6.517 ; 6.657 ;
; A[0]       ; DB[7]       ; 5.987 ; 6.207 ; 6.635 ; 6.855 ;
; A[0]       ; DB[8]       ; 5.700 ; 5.832 ; 6.348 ; 6.480 ;
; A[0]       ; DB[9]       ; 6.081 ; 6.293 ; 6.729 ; 6.941 ;
; A[0]       ; DB[10]      ; 5.931 ; 6.088 ; 6.579 ; 6.736 ;
; A[0]       ; DB[11]      ; 5.210 ; 5.331 ; 5.858 ; 5.979 ;
; A[0]       ; DB[12]      ; 5.453 ; 5.568 ; 6.101 ; 6.216 ;
; A[0]       ; DB[13]      ; 5.398 ; 5.497 ; 6.046 ; 6.145 ;
; A[0]       ; DB[14]      ; 5.415 ; 5.500 ; 6.063 ; 6.148 ;
; A[1]       ; DB[0]       ; 4.459 ; 5.404 ; 5.941 ; 5.153 ;
; A[1]       ; DB[1]       ; 4.527 ; 5.650 ; 6.133 ; 5.226 ;
; A[1]       ; DB[2]       ; 4.281 ; 5.727 ; 6.231 ; 4.987 ;
; A[1]       ; DB[3]       ; 4.353 ; 5.383 ; 5.911 ; 5.044 ;
; A[1]       ; DB[4]       ; 4.647 ; 5.992 ; 6.445 ; 5.366 ;
; A[1]       ; DB[5]       ; 5.360 ; 6.791 ; 7.202 ; 6.132 ;
; A[1]       ; DB[6]       ; 4.441 ; 5.891 ; 6.367 ; 5.168 ;
; A[1]       ; DB[7]       ; 4.631 ; 6.343 ; 6.733 ; 5.368 ;
; A[1]       ; DB[8]       ; 4.342 ; 5.571 ; 6.063 ; 5.056 ;
; A[1]       ; DB[9]       ; 4.747 ; 6.171 ; 6.589 ; 5.535 ;
; A[1]       ; DB[10]      ; 4.515 ; 5.911 ; 6.425 ; 5.258 ;
; A[1]       ; DB[11]      ; 4.484 ; 5.321 ; 5.877 ; 5.221 ;
; A[1]       ; DB[12]      ; 4.177 ; 5.558 ; 6.103 ; 4.872 ;
; A[1]       ; DB[13]      ; 4.482 ; 5.487 ; 6.065 ; 5.176 ;
; A[1]       ; DB[14]      ; 4.436 ; 5.490 ; 6.065 ; 5.131 ;
; A[1]       ; DB[15]      ; 4.768 ;       ;       ; 5.528 ;
; A[2]       ; DB[0]       ; 4.494 ; 5.254 ; 5.772 ; 5.212 ;
; A[2]       ; DB[1]       ; 4.774 ; 5.531 ; 5.993 ; 5.516 ;
; A[2]       ; DB[2]       ; 4.488 ; 5.503 ; 5.965 ; 5.223 ;
; A[2]       ; DB[3]       ; 4.463 ; 5.127 ; 5.633 ; 5.159 ;
; A[2]       ; DB[4]       ; 4.970 ; 5.822 ; 6.294 ; 5.722 ;
; A[2]       ; DB[5]       ; 5.566 ; 6.592 ; 6.978 ; 6.368 ;
; A[2]       ; DB[6]       ; 4.647 ; 5.680 ; 6.143 ; 5.404 ;
; A[2]       ; DB[7]       ; 4.743 ; 5.788 ; 6.184 ; 5.516 ;
; A[2]       ; DB[8]       ; 4.549 ; 5.420 ; 5.897 ; 5.292 ;
; A[2]       ; DB[9]       ; 4.955 ; 5.710 ; 6.115 ; 5.771 ;
; A[2]       ; DB[10]      ; 4.722 ; 5.600 ; 6.059 ; 5.494 ;
; A[2]       ; DB[11]      ; 4.350 ; 5.114 ; 5.609 ; 5.049 ;
; A[2]       ; DB[12]      ; 4.385 ; 5.282 ; 5.772 ; 5.108 ;
; A[2]       ; DB[13]      ; 4.348 ; 5.241 ; 5.717 ; 5.041 ;
; A[2]       ; DB[14]      ; 4.301 ; 5.166 ; 5.594 ; 4.995 ;
; A[2]       ; DB[15]      ; 4.457 ;       ;       ; 5.183 ;
; rd         ; DB[0]       ; 3.662 ; 3.648 ; 4.224 ; 4.210 ;
; rd         ; DB[1]       ; 3.662 ; 3.648 ; 4.224 ; 4.210 ;
; rd         ; DB[2]       ; 3.657 ; 3.643 ; 4.224 ; 4.210 ;
; rd         ; DB[3]       ; 3.657 ; 3.643 ; 4.224 ; 4.210 ;
; rd         ; DB[4]       ; 3.691 ; 3.677 ; 4.290 ; 4.276 ;
; rd         ; DB[5]       ; 4.607 ; 4.642 ; 5.203 ; 5.238 ;
; rd         ; DB[6]       ; 3.697 ; 3.683 ; 4.294 ; 4.280 ;
; rd         ; DB[7]       ; 3.777 ; 3.763 ; 4.396 ; 4.382 ;
; rd         ; DB[8]       ; 3.777 ; 3.763 ; 4.396 ; 4.382 ;
; rd         ; DB[9]       ; 3.777 ; 3.763 ; 4.396 ; 4.382 ;
; rd         ; DB[10]      ; 3.673 ; 3.659 ; 4.269 ; 4.255 ;
; rd         ; DB[11]      ; 3.654 ; 3.640 ; 4.217 ; 4.203 ;
; rd         ; DB[12]      ; 3.654 ; 3.640 ; 4.217 ; 4.203 ;
; rd         ; DB[13]      ; 3.654 ; 3.640 ; 4.217 ; 4.203 ;
; rd         ; DB[14]      ; 3.641 ; 3.627 ; 4.201 ; 4.187 ;
; rd         ; DB[15]      ; 3.659 ; 3.645 ; 4.226 ; 4.212 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ch0    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ch1    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ch2    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drst0  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ldac0  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl0   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdo0   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync0  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drst1  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ldac1  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdo1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync1  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; drst2  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ldac2  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl2   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdo2   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync2  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; conA   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; conB   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; conC   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcrst ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adccs  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adcrd  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------+
; Input Transition Times                                       ;
+-----------+--------------+-----------------+-----------------+
; Pin       ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------+--------------+-----------------+-----------------+
; busy      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[8]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[9]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[10] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[11] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[12] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[13] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[14] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdb[15] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ch0    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ch1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ch2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; drst0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ldac0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; scl0   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdo0   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sync0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; drst1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ldac1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; scl1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sdo1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sync1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; drst2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ldac2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; scl2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sdo2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sync2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; conA   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; conB   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; conC   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adcrst ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adccs  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; adcrd  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DB[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DB[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ch0    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ch1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ch2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; drst0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ldac0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; scl0   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdo0   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sync0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; drst1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ldac1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; scl1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sdo1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sync1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; drst2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ldac2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; scl2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sdo2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sync2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; conA   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; conB   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; conC   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adcrst ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adccs  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; adcrd  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DB[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DB[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ch0    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ch1    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ch2    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; drst0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ldac0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl0   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdo0   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sync0  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; drst1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ldac1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sdo1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sync1  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; drst2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ldac2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sdo2   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sync2  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; conA   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; conB   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; conC   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adcrst ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adccs  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; adcrd  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DB[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DB[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DB[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 1440     ; 0        ; 0        ; 0        ;
; adc_module:p7|adc_driver:a1|adcrd              ; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 96       ; 0        ; 0        ; 0        ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; adc_module:p7|adc_driver:a1|adccs              ; 1        ; 1        ; 0        ; 0        ;
; adc_module:p7|adc_driver:a1|adccs              ; adc_module:p7|adc_driver:a1|adccs              ; 14       ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; clkdiv:p1|cd                                   ; 221      ; 0        ; 0        ; 0        ;
; wr                                             ; clkdiv:p1|cd                                   ; 48       ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck                  ; 15       ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; 5        ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; mod_dac:p3|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck                  ; 15       ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; 5        ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; mod_dac:p4|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck                  ; 15       ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; 5        ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; mod_dac:p5|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 3        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 3        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 3        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 27       ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 828      ; 0        ; 0        ; 0        ;
; wr                                             ; p0|altpll_component|auto_generated|pll1|clk[1] ; 552      ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 122      ; 0        ; 0        ; 0        ;
; wr                                             ; wr                                             ; 23       ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 1440     ; 0        ; 0        ; 0        ;
; adc_module:p7|adc_driver:a1|adcrd              ; adc_module:p7|adc_clk_div:a9|cnt[4]            ; 96       ; 0        ; 0        ; 0        ;
; adc_module:p7|adc_clk_div:a9|cnt[4]            ; adc_module:p7|adc_driver:a1|adccs              ; 1        ; 1        ; 0        ; 0        ;
; adc_module:p7|adc_driver:a1|adccs              ; adc_module:p7|adc_driver:a1|adccs              ; 14       ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; clkdiv:p1|cd                                   ; 221      ; 0        ; 0        ; 0        ;
; wr                                             ; clkdiv:p1|cd                                   ; 48       ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|nck                  ; 15       ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p3|dac_clk_src:m0|nck                  ; 5        ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; mod_dac:p3|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; mod_dac:p3|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|nck                  ; 15       ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p4|dac_clk_src:m0|nck                  ; 5        ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; mod_dac:p4|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; mod_dac:p4|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|nck                  ; 15       ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; mod_dac:p5|dac_clk_src:m0|nck                  ; 5        ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; mod_dac:p5|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; mod_dac:p5|dac_clk_src:m0|pck                  ; 25       ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; mod_dac:p3|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 3        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; mod_dac:p4|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 3        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|nck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 0        ; 0        ; 0        ;
; mod_dac:p5|dac_clk_src:m0|pck                  ; p0|altpll_component|auto_generated|pll1|clk[0] ; 4        ; 3        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[0] ; p0|altpll_component|auto_generated|pll1|clk[0] ; 27       ; 0        ; 0        ; 0        ;
; clkdiv:p1|cd                                   ; p0|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[1] ; p0|altpll_component|auto_generated|pll1|clk[1] ; 828      ; 0        ; 0        ; 0        ;
; wr                                             ; p0|altpll_component|auto_generated|pll1|clk[1] ; 552      ; 0        ; 0        ; 0        ;
; p0|altpll_component|auto_generated|pll1|clk[3] ; p0|altpll_component|auto_generated|pll1|clk[3] ; 122      ; 0        ; 0        ; 0        ;
; wr                                             ; wr                                             ; 23       ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 37    ; 37    ;
; Unconstrained Input Port Paths  ; 2092  ; 2092  ;
; Unconstrained Output Ports      ; 40    ; 40    ;
; Unconstrained Output Port Paths ; 17847 ; 17847 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sun Oct 30 15:47:52 2016
Info: Command: quartus_sta pro -c pro
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 96 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk clk
    Info (332110): create_generated_clock -source {p0|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {p0|altpll_component|auto_generated|pll1|clk[0]} {p0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {p0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 18 -duty_cycle 50.00 -name {p0|altpll_component|auto_generated|pll1|clk[1]} {p0|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {p0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {p0|altpll_component|auto_generated|pll1|clk[3]} {p0|altpll_component|auto_generated|pll1|clk[3]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name wr wr
    Info (332105): create_clock -period 1.000 -name mod_dac:p3|dac_clk_src:m0|nck mod_dac:p3|dac_clk_src:m0|nck
    Info (332105): create_clock -period 1.000 -name mod_dac:p4|dac_clk_src:m0|nck mod_dac:p4|dac_clk_src:m0|nck
    Info (332105): create_clock -period 1.000 -name mod_dac:p5|dac_clk_src:m0|nck mod_dac:p5|dac_clk_src:m0|nck
    Info (332105): create_clock -period 1.000 -name adc_module:p7|adc_clk_div:a9|cnt[4] adc_module:p7|adc_clk_div:a9|cnt[4]
    Info (332105): create_clock -period 1.000 -name adc_module:p7|adc_driver:a1|adcrd adc_module:p7|adc_driver:a1|adcrd
    Info (332105): create_clock -period 1.000 -name adc_module:p7|adc_driver:a1|adccs adc_module:p7|adc_driver:a1|adccs
    Info (332105): create_clock -period 1.000 -name clkdiv:p1|cd clkdiv:p1|cd
    Info (332105): create_clock -period 1.000 -name mod_dac:p3|dac_clk_src:m0|pck mod_dac:p3|dac_clk_src:m0|pck
    Info (332105): create_clock -period 1.000 -name mod_dac:p4|dac_clk_src:m0|pck mod_dac:p4|dac_clk_src:m0|pck
    Info (332105): create_clock -period 1.000 -name mod_dac:p5|dac_clk_src:m0|pck mod_dac:p5|dac_clk_src:m0|pck
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.580            -177.880 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -4.329              -4.329 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):    -4.315              -4.315 mod_dac:p4|dac_clk_src:m0|pck 
    Info (332119):    -4.142              -4.142 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):    -1.943             -91.352 clkdiv:p1|cd 
    Info (332119):    -1.325             -13.125 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.228            -440.758 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):    -1.199              -4.625 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):    -1.148              -4.386 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):    -1.146              -4.382 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):    -1.008              -3.147 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):    -0.767              -6.321 wr 
    Info (332119):    95.733               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case hold slack is -0.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.232              -0.232 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.209              -1.063 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.026              -0.026 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):     0.028               0.000 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):     0.029               0.000 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):     0.043               0.000 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):     0.336               0.000 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):     0.452               0.000 clkdiv:p1|cd 
    Info (332119):     0.452               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.547               0.000 wr 
    Info (332119):     0.855               0.000 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):     1.014               0.000 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):     1.038               0.000 mod_dac:p4|dac_clk_src:m0|pck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.194 wr 
    Info (332119):    -1.487           -2284.032 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):    -1.487             -84.759 clkdiv:p1|cd 
    Info (332119):    -1.487              -7.435 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):    -1.487              -7.435 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):    -1.487              -7.435 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):    -1.487              -7.435 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):    -1.487              -1.487 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):    -1.487              -1.487 mod_dac:p4|dac_clk_src:m0|pck 
    Info (332119):    -1.487              -1.487 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):     0.205               0.000 adc_module:p7|adc_driver:a1|adcrd 
    Info (332119):     5.275               0.000 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.718               0.000 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.934               0.000 clk 
    Info (332119):    49.718               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.816            -159.213 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -4.007              -4.007 mod_dac:p4|dac_clk_src:m0|pck 
    Info (332119):    -3.976              -3.976 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):    -3.828              -3.828 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):    -1.744             -80.733 clkdiv:p1|cd 
    Info (332119):    -1.098            -325.595 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):    -0.994              -8.716 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.971              -3.693 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):    -0.926              -3.476 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):    -0.922              -3.467 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):    -0.824              -2.470 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):    -0.676              -4.795 wr 
    Info (332119):    95.898               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case hold slack is -0.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.351              -0.351 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.328              -1.916 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.009               0.000 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):     0.193               0.000 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):     0.195               0.000 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):     0.204               0.000 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):     0.292               0.000 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):     0.400               0.000 clkdiv:p1|cd 
    Info (332119):     0.401               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.472               0.000 wr 
    Info (332119):     0.751               0.000 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):     0.879               0.000 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):     0.903               0.000 mod_dac:p4|dac_clk_src:m0|pck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -95.194 wr 
    Info (332119):    -1.487           -2284.032 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):    -1.487             -84.759 clkdiv:p1|cd 
    Info (332119):    -1.487              -7.435 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):    -1.487              -7.435 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):    -1.487              -7.435 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):    -1.487              -7.435 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):    -1.487              -1.487 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):    -1.487              -1.487 mod_dac:p4|dac_clk_src:m0|pck 
    Info (332119):    -1.487              -1.487 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):     0.078               0.000 adc_module:p7|adc_driver:a1|adcrd 
    Info (332119):     5.271               0.000 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.716               0.000 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.943               0.000 clk 
    Info (332119):    49.717               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.008             -81.747 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.359              -1.359 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):    -1.326              -1.326 mod_dac:p4|dac_clk_src:m0|pck 
    Info (332119):    -1.240              -1.240 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):    -0.267              -7.924 clkdiv:p1|cd 
    Info (332119):    -0.157              -1.023 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.057               0.000 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):     0.066               0.000 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):     0.079               0.000 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):     0.083               0.000 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):     0.159               0.000 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):     0.292               0.000 wr 
    Info (332119):    98.127               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case hold slack is -0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.203              -1.015 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):    -0.202              -1.010 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):    -0.195              -0.975 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):    -0.062              -0.062 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):    -0.056              -0.056 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.045              -0.214 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.121               0.000 clkdiv:p1|cd 
    Info (332119):     0.159               0.000 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):     0.186               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.202               0.000 wr 
    Info (332119):     0.354               0.000 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):     0.413               0.000 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):     0.419               0.000 mod_dac:p4|dac_clk_src:m0|pck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.145 wr 
    Info (332119):    -1.000           -1536.000 adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (332119):    -1.000             -57.000 clkdiv:p1|cd 
    Info (332119):    -1.000              -5.000 adc_module:p7|adc_driver:a1|adccs 
    Info (332119):    -1.000              -5.000 mod_dac:p3|dac_clk_src:m0|nck 
    Info (332119):    -1.000              -5.000 mod_dac:p4|dac_clk_src:m0|nck 
    Info (332119):    -1.000              -5.000 mod_dac:p5|dac_clk_src:m0|nck 
    Info (332119):    -1.000              -1.000 mod_dac:p3|dac_clk_src:m0|pck 
    Info (332119):    -1.000              -1.000 mod_dac:p4|dac_clk_src:m0|pck 
    Info (332119):    -1.000              -1.000 mod_dac:p5|dac_clk_src:m0|pck 
    Info (332119):     0.402               0.000 adc_module:p7|adc_driver:a1|adcrd 
    Info (332119):     5.353               0.000 p0|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.796               0.000 p0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.594               0.000 clk 
    Info (332119):    49.796               0.000 p0|altpll_component|auto_generated|pll1|clk[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 607 megabytes
    Info: Processing ended: Sun Oct 30 15:48:07 2016
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:11


