#Substrate Graph
# noVertices
30
# noArcs
90
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 550 550 1
2 350 350 1
3 261 261 1
4 474 474 1
5 150 150 0
6 261 261 1
7 474 474 1
8 150 150 0
9 150 150 0
10 262 262 1
11 150 150 0
12 274 274 0
13 150 150 0
14 150 150 0
15 261 261 1
16 150 150 0
17 468 468 1
18 243 243 1
19 125 125 0
20 623 623 1
21 150 150 0
22 243 243 1
23 150 150 0
24 150 150 0
25 368 368 1
26 450 450 1
27 150 150 0
28 261 261 1
29 150 150 0
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 2 75
3 4 1 93
3 5 1 75
3 6 2 93
4 7 2 156
4 8 29 75
4 9 29 75
4 3 1 93
4 5 1 75
10 11 2 75
10 12 1 112
10 13 2 75
15 16 1 75
15 17 7 93
15 18 15 93
16 18 15 75
16 15 1 75
11 1 1 75
11 10 2 75
12 19 2 50
12 10 1 112
12 20 2 112
5 3 1 75
5 4 1 75
18 16 15 75
18 21 1 75
18 15 15 93
21 22 8 75
21 18 1 75
22 23 3 75
22 21 8 75
22 20 13 93
6 24 1 75
6 7 1 93
6 3 2 93
27 26 4 75
27 28 2 75
7 24 1 75
7 8 29 75
7 9 29 75
7 4 2 156
7 6 1 93
17 1 1 125
17 2 1 125
17 15 7 93
17 20 1 125
8 7 29 75
8 4 29 75
1 26 1 125
1 14 1 75
1 17 1 125
1 11 1 75
1 0 2 75
1 13 1 75
9 7 29 75
9 4 29 75
2 17 1 125
2 14 1 75
2 19 1 75
2 0 2 75
14 1 1 75
14 2 1 75
19 12 2 50
19 2 1 75
25 26 4 125
25 29 4 75
25 28 1 93
25 23 11 75
28 27 2 75
28 25 1 93
28 20 4 93
23 25 11 75
23 22 3 75
20 26 1 125
20 17 1 125
20 29 1 75
20 12 2 112
20 22 13 93
20 28 4 93
24 7 1 75
24 6 1 75
26 27 4 75
26 1 1 125
26 25 4 125
26 20 1 125
29 25 4 75
29 20 1 75
13 1 1 75
13 10 2 75
