0.7
2020.2
Oct 13 2023
20:21:30
/home/franco/Desktop/Arqui/tb_top_pipeline/tb_top_pipeline.sim/sim_1/behav/xsim/glbl.v,1697210495,verilog,,,,glbl,,,,,,,,
/home/franco/Desktop/Arquitectura-de-computadoras/TP3/src/Misc/debug_unit.v,1740294217,verilog,,/home/franco/Desktop/Arquitectura-de-computadoras/TP3/src/top.v,,debug_unit,,,,,,,,
/home/franco/Desktop/Arquitectura-de-computadoras/TP3/src/UART/baud_rate_gen.v,1740603136,verilog,,/home/franco/Desktop/Arquitectura-de-computadoras/TP3/src/Misc/debug_unit.v,,baud_rate_gen,,,,,,,,
/home/franco/Desktop/Arquitectura-de-computadoras/TP3/src/UART/uart_rx.v,1740603381,verilog,,/home/franco/Desktop/Arquitectura-de-computadoras/TP3/tb/top_tb.v,,uart_receiver,,,,,,,,
/home/franco/Desktop/Arquitectura-de-computadoras/TP3/src/top.v,1740601370,verilog,,/home/franco/Desktop/Arquitectura-de-computadoras/TP3/tb/top_tb.v,,top_pipeline,,,,,,,,
/home/franco/Desktop/Arquitectura-de-computadoras/TP3/tb/top_tb.v,1740604345,verilog,,,,tb_top_pipeline,,,,,,,,
