# VHDL-projects
All master VHDL work

Semester work and project for lesson "Ανάπτυξη Τηλεπικοινωνιακών Συστημάτων σε Υλικό"
