set tool_name "ModelSim (Verilog)"
set corner_file_list {
	{{"Slow Model"} {som_2_bits_af.vo som_2_bits_af_v.sdo}}
}
