A4XX_CGC_HLSQ_EARLY_CYC__MASK,VAR_0
A4XX_CGC_HLSQ_EARLY_CYC__SHIFT,VAR_1
A4XX_INT0_MASK,VAR_2
ADRENO_FW_PFP,VAR_3
ADRENO_FW_PM4,VAR_4
BUG,FUNC_0
CP_ALWAYS_COUNT,VAR_5
DBG,FUNC_1
EINVAL,VAR_6
REG_A4XX_CP_DEBUG,VAR_7
REG_A4XX_CP_ME_CNTL,VAR_8
REG_A4XX_CP_ME_RAM_DATA,VAR_9
REG_A4XX_CP_ME_RAM_WADDR,VAR_10
REG_A4XX_CP_PERFCTR_CP_SEL_0,VAR_11
REG_A4XX_CP_PFP_UCODE_ADDR,VAR_12
REG_A4XX_CP_PFP_UCODE_DATA,VAR_13
REG_A4XX_CP_PROTECT,FUNC_2
REG_A4XX_CP_PROTECT_CTRL,VAR_14
REG_A4XX_RBBM_AHB_CTL0,VAR_15
REG_A4XX_RBBM_AHB_CTL1,VAR_16
REG_A4XX_RBBM_CLOCK_DELAY_HLSQ,VAR_17
REG_A4XX_RBBM_GPU_BUSY_MASKED,VAR_18
REG_A4XX_RBBM_INTERFACE_HANG_INT_CTL,VAR_19
REG_A4XX_RBBM_INT_0_MASK,VAR_20
REG_A4XX_RBBM_PERFCTR_CTL,VAR_21
REG_A4XX_RBBM_RBBM_CTL,VAR_22
REG_A4XX_RBBM_SP_HYST_CNT,VAR_23
REG_A4XX_RBBM_SP_REGFILE_SLEEP_CNTL_0,VAR_24
REG_A4XX_RBBM_SP_REGFILE_SLEEP_CNTL_1,VAR_25
REG_A4XX_RBBM_WAIT_IDLE_CLOCKS_CTL,VAR_26
REG_A4XX_RBBM_WAIT_IDLE_CLOCKS_CTL2,VAR_27
REG_A4XX_RB_GMEM_BASE_ADDR,VAR_28
REG_A4XX_UCHE_CACHE_WAYS_VFD,VAR_29
REG_A4XX_UCHE_TRAP_BASE_HI,VAR_30
REG_A4XX_UCHE_TRAP_BASE_LO,VAR_31
REG_A4XX_VBIF_ABIT_SORT,VAR_32
REG_A4XX_VBIF_ABIT_SORT_CONF,VAR_33
REG_A4XX_VBIF_GATE_OFF_WRREQ_EN,VAR_34
REG_A4XX_VBIF_IN_RD_LIM_CONF0,VAR_35
REG_A4XX_VBIF_IN_RD_LIM_CONF1,VAR_36
REG_A4XX_VBIF_IN_WR_LIM_CONF0,VAR_37
REG_A4XX_VBIF_IN_WR_LIM_CONF1,VAR_38
REG_A4XX_VBIF_ROUND_ROBIN_QOS_ARB,VAR_39
a4xx_enable_hwcg,FUNC_3
a4xx_me_init,FUNC_4
adreno_hw_init,FUNC_5
adreno_is_a420,FUNC_6
adreno_is_a430,FUNC_7
gpu_read,FUNC_8
gpu_write,FUNC_9
to_a4xx_gpu,FUNC_10
to_adreno_gpu,FUNC_11
a4xx_hw_init,FUNC_12
gpu,VAR_40
adreno_gpu,VAR_41
a4xx_gpu,VAR_42
ptr,VAR_43
len,VAR_44
i,VAR_45
ret,VAR_46
val,VAR_47
