可 改善 畫面閃爍 之 液晶顯示器 和 相關 驅動方法 L IQ UID   CR Y ST AL   
 DIS PLA Y   CAP ABLE   OF   R ED U CIN G   IM AGE   FL IC K ER   AND   ME TH OD   F OR   DR IV IN G   T HE   SA ME 
 液晶顯示器 之 驅動方法 調整 閘極驅動 訊號 之 削角 幅度 以 降低 畫面閃爍 ， 包含 依據 一 第一 和 第二 像素 之 寄生電容值 來 分別 提供 一 第一 和 第二 閘極驅動 訊號 。 第一 閘極驅動 訊號 包含 從 高 電位降 至 一 第一 電位 之 波形 下降邊緣 ， 而 第二 閘極驅動 訊號 包含 從 高 電位降 至 一 第二 電位 之 波形 下降邊緣 。 當 第一 像素 之 寄生電容值 大於第 二 像素 之 寄生電容值 時 ， 第一 電位 低於 該 第二 電位 ； 當 第一 像素 之 寄生電容值 實質上 等於 第二 像素 之 寄生電容值 時 ， 第一 電位 實質上 等於 該 第二 電位 ； 當 第一 像素 之 寄生電容值 小於 第二 像素 之 寄生電容值 時 ， 第一 電位 高於 該 第二 電位 。 A   method   for   driving   a   liquid   crystal   display   ad just s   the   falling   edge s   of   the   gate   driving   signals   for   reducing   image   flicker .   The   method   in clu des   provi di ng   a   first   gate   driving   
 signal   based   on   a   parasitic   capacitance   of   a   first   pixel   and   provi di ng   a   second   gate   driving   signal   based   on   a   parasitic   capacitance   of   a   second   pixel .   The   first   gate   driving   signal   fall s   from   a   high   level   to   a   first   level   at   the   signal   falling   edge ,   and   the   second   gate   driving   signal   fall s   from   the   high   level   to   a   second   level   at   the   signal   falling   edge .   Wh en   the   parasitic   capacitance   of   the   first   pixel   is   gr eat er   t han   th at   of   the   second   pixel ,   the   first   level   is   lower   t han   the   second   level ;   w hen   the   parasitic   capacitance   of   the   first   pixel   is   subs tan ti all y   the   sa me   as   th at   of   the   second   pixel ,   the   first   level   is   the   sa me   as   the   second   level ;   w hen   the   parasitic   capacitance   of   the   first   pixel   is   small er   t han   th at   of   the   second   pixel ,   the   first   level   is   higher   t han   the   second   level . 
 本 發明 相 關於 一種 液晶顯示器 和 相關 驅動方法 ， 尤指 一種 可 改善 畫面閃爍 之 液晶顯示器 和 相關 驅動方法 。 
 液晶顯示器 ( liquid   crystal   display , LCD ) 具有 低輻射 、 體積小 及 低耗能 等 優點 ， 已 逐漸 取代傳統 的 陰極射線管顯示器 ( cathode   ray   tube   display , CRT ) ， 因而 被 廣泛地 應用 在 筆記型電腦 、 個人數位助理 ( personal   digital   assistant ， PDA ) 、 平面電視 ， 或 行動電話 等 資訊產品 上 。 傳統液晶顯示 器 之 驅動方式 是 利用 源極驅動電路 ( source   driver ) 和 閘極驅動電路 ( gate   driver ) 來 驅動面 板上的 像素 以 顯示影像 ， 由於 源極驅動電路 之 成本 較 閘極驅動電路 高 ， 為 了 降低 源極驅動電路 的 使用量 ， 因而 衍生出 像素 共用資料線 結構 之半 源極驅動電路 ( half   source   driver , HS D ) 驅動方式 。 換 而言 之 ， 針對 相同 數目 的 像素 ， 將 源極驅動電路 的 資料線 減半 ， 而將 閘極驅動電路 的 閘極線 加倍 ， 如此 可 減少 生產成本 。 
 請 參考第 1 圖 ， 第1 圖為 先前技術 中一 採用 HS D驅動 架構 之 液晶顯示裝置 100 的 示意圖 。 液晶顯示裝置 100 包含一 時序控制電路 13 0 、 一 源極驅動電路 110 、 一 閘極驅動電路 120 、 複數條資料線 D L1 
 ～ D Lm 
 、 複數條 閘極線 GL 1 
 ～ GL n 
 ， 以及 一 像素 矩陣 。 像素 矩陣 包含 複數個像素 單元 PXL 
 和 PXR 
 ， 每一 像素單元 包含一 薄膜電晶體 ( thin   film   transistor , TFT ) 開關 TFT 、 一 液晶 電容 CL C 
 和 一 儲存電容 CST 
 ， 分別 耦接 於 相對應 之 資料線 、 相對應 之 閘極線 ， 以及 一 共同電壓 。 時序控制電路 13 0 可 產生源 極驅動電路 110 和 閘極驅動電路 120 運作 所 需 之 控制訊號 Y OE 、 YV1C 、 輸入時脈訊號 CK 、 C KB 或 輸出 致能 訊號 OE 等 。 源極驅動電路 110 可 產生 對應 於 顯示影像 之 資料驅動訊號 SD 1 
 ～ SD m 
 。 若 閘極驅動電路 120 為 外部 驅動電路 ， 則會 依據 控制訊號 Y OE 和 YV1C 來 產生 開啟 電晶體開關 所 需 之 閘極驅動 訊號 SG 1 
 ～ SG n 
 ； 若 閘極驅動電路 120 係 利用 整合 於 液晶面板 ( gate   on   array , GO A ) 之 技術 來 製作 ， 則會 依據 輸入時脈訊號 CK 、 C KB 和 輸出 致能 訊號 OE 來 產生 開啟 電晶體開關 所 需 之 閘極驅動 訊號 SG 1 
 ～ SG n 
 。 
 當 薄膜電晶體 TFT 關閉 時 ， 像素電極 並未 連接 至 任何 電壓源 ， 而是 處 在 浮動 ( floating ) 狀態 ， 此時 像素電極 的 周圍 若有 任何 電壓變動 ， 將會 透過 其 寄生 電容耦合 至 像素電極 ， 並且 改變 其 電壓 ， 如此 會 讓 施加 在 液晶 電容 CL C 
 和 儲存電容 CST 
 上的 電壓偏 離 原先 設定值 。 此 種因 寄生電容 造成的 電壓變動 量 稱為 饋通電壓 ( feed - through   voltage ) ， 其值 VFD 
 可 表示 為 ： 
 VFD 
 = [ CG D 
 / ( CL C 
 + CST 
 + CG D 
 ) ] * Δ VG 
 = K * Δ VG 
 
 其中 ， CG D 
 代表 薄膜 電晶體開關 TFT 之 閘極 與 汲極 之間 的 寄生電容 ， K 代表 CG D 
 佔 所有 電容 總合 的 比例 ， 而 Δ VG 
 則 代表 閘極驅動 訊號 在 關閉 薄膜 電晶體開關 TFT 時 在 其 閘極 所 造成 之 壓差 。 饋通電壓 VFD 
 會 造成 畫面閃爍 ( image   flicker ) 的 情形 ， 由於 薄膜 電晶體開關 TFT 無法 避免 地 存在 著 寄生電容 ， 一般 驅動方式 會 設法 降低 Δ VG 
 之值 ， 同時 再 透過 調整 共同端 之 共同電壓 V co m 來 補償 ， 如此 才能 有效 地 減少 畫面閃爍 。 
 請 參考第 2 圖 和 第3 圖 ， 第2 圖 和 第3 圖為 先前技術 液晶顯示裝置 100 之 驅動方法 的 示意圖 。 第2 圖顯示 了當 閘極驅動電路 120 為 外部 驅動電路 時 ， 控制訊號 Y OE 和 閘極驅動 訊號 SG 1 
 ～ SG 4 
 之 波形 ； 第3 圖顯示 了當 閘極驅動電路 120 以 GO A 技術 來 製作 時 ， 時脈訊號 CK 、 C KB 、 CK 和 C KB 、 輸出 致能 訊號 OE ， 以及 閘極驅動 訊號 SG 1 
 ～ SG 4 
 之 波形 。 
 在 第2 圖 所示 之 驅動方法 中 ， 閘極驅動 訊號 SG 1 
 ～ SG 4 
 內 致能 週期的 長度 由 控制訊號 Y OE 之 脈波寬度 來 決定 ， 而 閘極驅動 訊號 SG 1 
 ～ SG 4 
 在 波形 下降時 的 時間 長度 則由 控制訊號 Y OE 和 YV1 C波 形 下降的 起始 時間點 來 決定 。 控制訊號 Y OE 在 每一週 期內具 高電位 的 時間 長度 固定 ， 且 控制訊號 YV1C 在 每一週 期 之 波形 下降 起始 時間點 相同 。 因此 ， 在 關閉 相對應 薄膜 電晶體開關 TFT 時 ， 閘極驅動 訊號 SG 1 
 ～ SG 4 
 在 其 閘極 所 造成 之 壓差 皆 為 Δ VG 
 ’ 。 如前所述 ， 饋通電壓 之值 正比 於 閘極 壓差 ， 由於 進行 電壓 削角 後 之 Δ VG 
 ’ 小於 未 進行 電壓 削角 時之 Δ VG 
 ， 因此 能 降低 饋通電壓 的 效應 。 
 在 第3 圖 所示 之 驅動方法 中 ， 時脈訊號 CK 和 C KB 具 相反 相位 ， 以一 預定週期 在 高 低電位 之間 切換 ， 而此 預定週期 則 決定 閘極驅動 訊號 SG 1 
 ～ SG 4 
 內 致能 週期的 長度 。 當 輸出 致能 訊號 OE 具 高電位 時 ， 閘極驅動電路 120 會 輸出時脈訊號 CK 和 C KB 以 提供 相對應 之 時脈訊號 O _ CK 和 O _ C KB ； 當 輸出 致能 訊號 OE 具 低電位 時 ， 閘極驅動電路 120 停止 輸出 ， 此時 時脈訊號 O _ CK 和 O _ C KB 之間 會 進行 電荷分享 ， 進而 在 波形 下降邊緣 達到 削角 的 效果 ， 接著 再 依據 時脈訊號 O _ CK 和 O _ C KB 來 提供 閘極驅動 訊號 SG 1 
 ～ SG 4 
 。 由於 輸出 致能 訊號 OE 在 每一週 期內具 低電位 的 時間 長度 皆 為 T ， 會 對 閘極驅動 訊號 SG 1 
 ～ SG 4 
 造成 相同的 削角 幅度 。 因此 ， 在 關閉 相對應 薄膜 電晶體開關 TFT 時 ， 閘極驅動 訊號 SG 1 
 ～ SG 4 
 在 其 閘極 所 造成 之 壓差 皆 為 Δ VG 
 ’ 。 如前所述 ， 饋通電壓 之值 正比 於 閘極 壓差 ， 由於 進行 電壓 削角 後 之 Δ VG 
 ’ 小於 未 進行 電壓 削角 時之 Δ VG 
 ， 因此 能 降低 饋通電壓 的 效應 。 
 在 先前技術 之 液晶顯示裝置 100 中 ， 每 一資料線 之 兩側 皆 設有 像素 ， 其中 像素單元 PXL 
 設 於 資料線 左側 且 由 奇數 條 閘極線 傳來 之 閘極驅動 訊號 SG 1 
 、 SG 3 
 、 .. . 、 SG n - 1 
 來控制 ， 而 像素單元 PXR 
 設 於 資料線 右側 且 由 偶數 條 閘極線 傳來 之 閘極驅動 訊號 SG 2 
 、 SG 4 
 、 .. . 、 SG n 
 來控制 。 兩種類型 之 像素單元 PXL 
 和 PXR 
 通常 具 不同 設計 ， 其 CL C 
 、 CST 
 、 CGS 
 或 CG D 
 之值 也 會 有所 差異 ， 因此 會 產生不同 大小 之 饋通電壓 VFD 
 。 即使 兩種類型 之 像素單元 PXL 
 和 PXR 
 具 相同 設計 ， 也 容易 因為 製程偏移 造成 不同 表現 ( 例如 第一 金屬層 Metal   1 和 第二 金屬層 Metal   2 的 偏移 會 導致 像素單元 PXL 
 和 PXR 
 有 不同的 CG D 
 ) ， 仍會 產生不同 大小 之 饋通電壓 VFD 
 。 
 在 第2 圖 和 第3 圖 所示 之 先前技術 驅動方法 以 相同 幅度 降低 閘極 跨壓 ， 雖能 減少 饋通電壓 的 效應 ， 但 每一 像素單元 之 饋通電壓 仍會 有所 差異 ， 因此 無法 有效 地 透過 調整 共同電壓 V co m 來 消除 畫面閃爍 的 情形 。 
 本 發明 提供 一種 可 改善 畫面閃爍 之 液晶顯示器 ， 包含一 第一 閘極線 ， 用來 傳送 一 第一 閘極驅動 訊號 ； 一 第二 閘極線 ， 相鄰 且 平行 於 該 第一 閘極線 ， 用來 傳送 一 第二 閘極驅動 訊號 ； 一資料線 ， 垂直於 該 第一 和 第二 閘極線 ， 用來 傳輸資料 驅動訊號 ； 一 第一 像素 ， 設 於 該 資料線 和 該 第一 閘極線 之 交會處 且 位於 該 資料線 之 第一 側 ， 用來 依據 該 第一 閘極驅動 訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 一 第二 像素 ， 設 於 該 資料線 和 該 第二 閘極線 之 交會處 且 位於 該 資料線 之 第 二側 ， 用來 依據 該 第二 閘極驅動 訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 一 削角 電路 ， 用來 依據 該 第一 和 第二 像素 之 寄生電容值 來 產生 一 削角 訊號 ； 及 一 閘極電路 ， 用來 依據 該 削角 訊號調 整一 閘極脈 波訊號 於 波形 下降邊緣 之 特性 以 產生 該 第一 和 第二 閘極驅動 訊號 ， 其中 該 第一 閘極驅動 訊號 包含 從 一高 電位降 至 一 第一 電位 之 波形 下降邊緣 ， 而 該 第二 閘極驅動 訊號 包含 從 該 高 電位降 至 一 第二 電位 之 波形 下降邊緣 。 
 本 發明 另 提供 一種 驅動液晶顯示器 之 方法 ， 該 液晶顯示器 包含 一資料線 、 兩 相鄰 之 第一 和 第二 閘極線 、 一設 於 該 資料線 和 該 第一 閘極線 之 交會處 且 位於 該 資料線 之 第一 側之 第一 像素 ， 以及 一設 於 該 資料線 和 該 第二 閘極線 之 交會處 且 位於 該 資料線 之 第 二側 之 第二 像素 ， 該 方法 包含提供 一 閘極脈 波訊號 ； 依據 該 第一 像素 之 寄生電容值 來 調整 該 閘極脈 波訊號 以 產生 一 第一 閘極驅動 訊號 ， 其中 該 第一 閘極驅動 訊號 包含 從 一高 電位降 至 一 第一 電位 之 波形 下降邊緣 ； 依據 該 第二 像素 之 寄生電容值 來 調整 該 閘極脈 波訊號 以 產生 一 第二 閘極驅動 訊號 ， 其中 該 第二 閘極驅動 訊號 包含 從 該 高 電位降 至 一 第二 電位 之 波形 下降邊緣 ； 及 分別 輸出 該 第一 和 第二 閘極驅動 訊號 至該 第一 和 第二 閘極線 以 驅動 該 第一 和 第二 像素 。 
 R1 ． ． ． 電阻 
 74 、 94 ． ． ． 斜率 調整電路 
 R2 ． ． ． 可變電阻 
 110 、 210 ． ． ． 源極驅動電路 
 CL C 
 ． ． ． 液晶 電容 
 13 0 、 23 0 ． ． ． 時序控制電路 
 CST 
 ． ． ． 儲存電容 
 QP 、 QN ． ． ． 電晶體開關 
 70 ． ． ． 變壓器 
 S1 、 S2 ． ． ． 開關 
 72 ． ． ． 電位 轉換器 
 D L1 
 ～ D Lm 
 ． ． ． 資料線 
 24 0 ． ． ． 削角 電路 
 GL 1 
 ～ GL n 
 ． ． ． 閘極線 
 TFT ． ． ． 薄膜 電晶體開關 
 120 、 22 0 ． ． ． 閘極驅動電路 
 100 、 200 、 30 0 ． ． ． 液晶顯示裝置 
 PXL 
 、 PXR 
 、 PX LU 
 、 PX LB 
 、 PXRU 
 、 PX RB 
 ． ． ． 像素單元 
 Y OE 、 YV1C 、 CK 、 C KB 、 OC K 、 O _ C KB 、 OE 、 OE TR IM 
 、 VTR IM 
 、 SD 1 
 ～ SD m 
 、 SG 1 
 ～ SG n 
 ． ． ． 訊號 
 
 第1 圖為 先前技術 中一 採用 HS D驅動 架構 之 液晶顯示裝置 的 示意圖 。 
 第2 圖 和 第3 圖為 先前技術 液晶顯示裝置 之 驅動方法 的 示意圖 。 
 第 4 圖 和 第 5 圖為 本 發明 中 採用 HS D驅動 架構 之 液晶顯示裝置 的 示意圖 。 
 第 6 圖為 本 發明 第一 實施例 中 一種 液晶 顯示裝置驅動方法 之 示意圖 。 
 第 7 圖為 可 實現 本 發明 第一 實施例 驅動方法 的 削角 電路 之 示意圖 。 
 第 8 圖為 本 發明 第二 實施例 中 一種 液晶 顯示裝置驅動方法 之 示意圖 。 
 第 9 圖為 可 實現 本 發明 第二 實施例 驅動方法 的 削角 電路 之 示意圖 。 
 第 10 圖為 可 實現 本 發明 第三實施例 驅動方法 的 削角 電路 之 示意圖 。 
 請 參考第 4 圖 和 第 5 圖 ， 第 4 圖 和 第 5 圖 分別 為本 發明 中 採用 HS D驅動 架構 之 液晶顯示裝置 200 和 30 0的 示意圖 。 液晶顯示裝置 200 和 30 0 各 包含一 源極驅動電路 210 、 一 閘極驅動電路 22 0 、 一 時序控制電路 23 0 、 一 削角 電路 24 0 、 複數條資料線 D L1 
 ～ D Lm 
 、 複數條 閘極線 GL 1 
 ～ GL n 
 ， 以及 一 像素 矩陣 。 液晶顯示裝置 200 之 像素 矩陣 包含 複數個像素 單元 PXL 
 和 PXR 
 ， 液晶顯示裝置 30 0 之 像素 矩陣 包含 複數個像素 單元 PX LU 
 、 PX LB 
 、 PXRU 
 和 PX RB 
 ， 而 每一 像素單元 包含一 薄膜 電晶體開關 TFT 、 一 液晶 電容 CL C 
 和 一 儲存電容 CST 
 ， 分別 耦接 於 相對應 之 資料線 、 相對應 之 閘極線 ， 以及 一 共同端 。 時序控制電路 23 0 可 產生源 極驅動電路 210 和 閘極驅動電路 22 0 運作 所 需 之 控制訊號 Y OE 、 YV1C 、 時脈訊號 CK 、 C KB 或 輸出 致能 訊號 OE 等 。 源極驅動電路 210 可 產生 對應 於 顯示影像 之 資料驅動訊號 SD 1 
 ～ SD m 
 。 若 閘極驅動電路 22 0 為 外部 驅動電路 ， 削角 電路 24 0 會 依據 控制訊號 YV1C 和 像素單元 之 寄生電容值 來 產生 一 削角 訊號 VTR IM 
 ， 閘極驅動電路 22 0 再 依據 控制訊號 Y OE 和 削角 訊號 VTR IM 
 來 產生 開啟 電晶體開關 所 需 之 閘極驅動 訊號 SG 1 
 ～ SG n 
 ； 若 閘極驅動電路 22 0 係 利用 GO A 之 技術 來 製作 ， 削角 電路 24 0 會 依據 輸出 致能 訊號 OE 和 像素單元 之 寄生電容值 來 產生 一 削角 訊號 OE TR IM 
 ， 閘極驅動電路 22 0 再 依據 時脈訊號 CK 、 C KB 和 削角 訊號 OE TR IM 
 來 產生 開啟 電晶體開關 所 需 之 閘極驅動 訊號 SG 1 
 ～ SG n 
 。 
 在 本 發明 之 液晶顯示裝置 200 中 ， 每 一資料線 之 兩側 分別 設有 不同類型 的 像素單元 ， 其中 第一 類型 之 像素單元 PXL 
 設 於 資料線 左側 且 由 奇數 條 閘極線 傳來 之 閘極驅動 訊號 SG 1 
 、 SG 3 
 、 .. . 、 SG n - 1 
 來控制 ， 而 第二類 型 之 像素單元 PXR 
 設 於 資料線 右側 且 由 偶數 條 閘極線 傳來 之 閘極驅動 訊號 SG 2 
 、 SG 4 
 、 .. . 、 SG n 
 來控制 ( 假設 n 為 偶數 ) 。 這 兩種類型 之 像素單元 PXL 
 和 PXR 
 通常 具 不同 設計 ， CL C 
 、 CST 
 、 CGS 
 或 CG D 
 之值 也 會 有所 差異 ， 因此 會 產生不同 大小 之 饋通電壓 VFD 
 。 即使 兩種類型 之 像素單元 PXL 
 和 PXR 
 具 相同 設計 ， 也 容易 因為 製程偏移 而 造成 不同大小 之 饋通電壓 VFD 
 。 
 在 本 發明 之 液晶顯示裝置 30 0 中 ， 每 一資料線 之 兩側 分別 設有 不同類型 的 像素單元 ， 其中 第一 類型 之 像素單元 PX LU 
 設 於 資料線 左側 且 由 閘極線 GL 1 
 、 GL 5 
 、 .. . 、 GL n - 3 
 傳來 之 閘極驅動 訊號 SG 1 
 、 SG 5 
 、 .. . 、 SG n - 3 
 來控制 ， 第二類 型 之 像素單元 PX RB 
 設 於 資料線 右側 且 由 閘極線 GL 2 
 、 GL 6 
 、 .. . 、 GL n - 2 
 傳來 之 閘極驅動 訊號 SG 2 
 、 SG 6 
 、 .. . 、 SG n - 2 
 來控制 ， 第三類型 之 像素單元 PXRU 
 設 於 資料線 右側 且 由 閘極線 GL 3 
 、 GL 7 
 、 .. . 、 GL n - 1 
 傳來 之 閘極驅動 訊號 SG 3 
 、 SG 7 
 、 .. . 、 SG n - 1 
 來控制 ， 而 第四類 型 之 像素單元 PX LB 
 設 於 資料線 左側 且 由 閘極線 GL 4 
 、 GL 8 
 、 .. . 、 GL n 
 傳來 之 閘極驅動 訊號 SG 4 
 、 SG 8 
 、 .. . 、 SG n 
 來控制 ( 假設 n 為 4 的 倍數 ) 。 這四 種類 型 之 像素單元 PX LU 
 、 PX LB 
 、 PXRU 
 和 PX RB 
 通常 具 不同 設計 ， CL C 
 、 CST 
 、 CGS 
 或 CG D 
 之值 也 會 有所 差異 ， 因此 會 產生不同 大小 之 饋通電壓 VFD 
 。 即使 四 種類 型 之 像素單元 PX LU 
 、 PX LB 
 、 PXRU 
 和 PX RB 
 具 相同 設計 ， 也 容易 因為 製程偏移 造成 不同大小 之 饋通電壓 VFD 
 。 
 本 發明 使用 具 削角 波形 下降邊緣 之 閘極驅動 訊號 SG 1 
 ～ SG n 
 來 降低 閘極 壓差 ， 同時 依據 不同類型 像素單元 之 寄生電容值 來 改變 閘極驅動 訊號 SG 1 
 ～ SG n 
 在 其 波形 下降邊緣 之 削角 幅度 ， 如此 在 關閉 相對應 薄膜 電晶體開關 TFT 時 ， 閘極驅動 訊號 SG 1 
 ～ SG n 
 能 在 其 閘極 造成 不同 壓差 Δ V G1 
 ～ Δ V Gn 
 。 以 液晶顯示裝置 30 0 為例 ， 本 發明 使用 在 波形 下降邊緣 削角 幅度 相異 之 閘極驅動 訊號 SG 1 
 ～ SG 4 
 來 驅動 四 種類 型 之 像素單元 ， 因此 在 關閉 相對應 電晶體開關 時能 造成 不同 大 小的閘極 壓差 Δ V G1 
 ～ Δ VG4 
 ， 以 補償 四 種類 型 像素單元 之 不同 電容 比例值 KI 
 ～ K4 
 對 饋通電壓 所 造成的 影響 ， 使得 四 種類 型 像素單元 之 饋通電壓 VFD 1 
 ～ VFD 4 
 約 莫 相同 ， 如此 可 透過 調整 共同電壓 V co m 來 有效 地 減少 畫面閃爍 。 
 請 參考第 6 圖 ， 第 6 圖為 本 發明 第一 實施例 中 一種 液晶顯示裝置 之 驅動方法 ， 可 用來 驅動源 極驅動電路 3 10 為 外部 驅動電路 時之 液晶顯示裝置 200 或 30 0 。 第 6 圖顯示 了 控制訊號 Y OE 、 YV1C 、 削角 訊號 VTR IM 
 以及 閘極驅動 訊號 SG 1 
 ~ SG 4 
 之 波形 。 在 第 6 圖 所示 之 驅動方法 中 ， 控制訊號 Y OE 在 每一週 期內具 高電位 的 時間 長度 固定 ， 其 脈波寬度決定 閘極驅動 訊號 SG 1 
 ~ SG 4 
 內 致能 週期的 長度 。 控制訊號 YV1C 在 每一週 期內 其 波形 下降的 起始 時間點 則 依據 像素單元 之 寄生電容值 而 有所不同 ， 而 閘極驅動 訊號 SG 1 
 ~ SG 4 
 之 波形 下降 總時間 長度 T1 ~ T4 則由 控制訊號 Y OE 和 YV1C 在 相對應 週期 內其 波形 下降的 起始 時間點 來 決定 。 削角 電路 3 40 首先 依據 控制訊號 YV1C 和 電容 比例值 K1 
 ~ K4 
 來 產生 在 相對應 週期 內波 形 下降 時間點 相異 之 削角 訊號 VTR IM 
 。 閘極驅動電路 32 0 再 依據 控制訊號 Y OE 和 削角 訊號 VTR IM 
 來 產生 具 不同 削角 幅度 之 閘極驅動 訊號 SG 1 
 ~ SG 4 
 ， 其 分別 在 控制訊號 Y OE 由 高電位 切換至 低電位 時 造成 閘極 壓差 △ V G1 
 ~ △ VG4 
 。 假設 寄生電容 比例值 之 大小 關係 為 K1 
 < K2 
 < K3 
 < K4 
 ， 則 閘極驅動 訊號 之 波形 下降 總時間 長度 其 大小 關係 為 T1 < T2 < T3 < T4 ， 因此 閘極 壓差 之 大小 關係 為 △ V G1 
 > △ V G2 
 > △ V G3 
 > △ VG4 
 。 如前所述 ， 饋通電壓 之值 正比 於 像素單元 之電容 比例值 和 閘極 壓差 之 乘積 ， 在 K1 
 < K2 
 < K3 
 < K4 
 的 情況 下 ， 本 發明 第一 實施例 之 閘極驅動 訊號 SG 1 
 ~ SG 4 
 提供 具 △ V G1 
 > △ V G2 
 > △ V G3 
 > △ VG4 
 大小 關係 之 壓差 ， 讓 每一 類型 像素單元 之 饋通電壓 具 相同 值 ， 因此 可 有效 地 透過 調整 共同電壓 V co m 來 消除 畫面閃爍 的 情形 。 
 請 參考第 7 圖 ， 第 7 圖 之 示意圖 說明 了 可 實現 本 發明 第一 實施例 之 驅動方法 的 削角 電路 3 40 。 第 7 圖 之 削角 電路 3 40 包含一 變壓器 ( inverter ) 70 、 一 電位 轉換器 ( level   shifter ) 72 、 一 斜率 調整電路 74 ， 以及 電晶體開關 QP 和 QN ， 可 依據 控制訊號 YV1C 來 產生 削角 訊號 VTR IM 
 。 當 控制訊號 YV1C 具 高電位 時 ， 電晶體開關 QP 呈 導通 而 電晶體開關 QN 呈 關閉 ， 此時 削角 訊號 VTR IM 
 具 高電位 VGH ； 當 控制訊號 YV1C 具 低電位 時 ， 電晶體開關 QP 呈 關閉 而 電晶體開關 QN 呈 導通 ， 此時 削角 訊號 VTR IM 
 之 電位 會 被 斜率 調整電路 74 中 之 電阻 R1 拉至 低電位 。 因此 ， 在 第 6 圖 和 第 7 圖的 實施例 中 ， 削角 電路 3 40 接收 具 相異 波形 下降 起始 時間點 之 控制訊號 YV1C ， 再 透過 斜率 調整電路 74 提供 波形 下降邊緣 具一 斜率 之 削角 訊號 VTR IM 
 ， 其中 斜率 調整電路 74 可為 阻抗元件 ， 例如 電阻 或 可變電阻 。 
 請 參考第 8 圖 ， 第 8 圖為 本 發明 第二 實施例 中 一種 液晶顯示裝置 之 驅動方法 ， 可 用來 驅動源 極驅動電路 3 10 為 外部 驅動電路 時之 液晶顯示裝置 200 或 30 0 。 第 6 圖顯示 了 控制訊號 Y OE 、 YV1C 、 削角 訊號 VTR IM 
 和 閘極驅動 訊號 SG 1 
 ～ SG 4 
 之 波形 。 在 第 8 圖 所示 之 驅動方法 中 ， 控制訊號 Y OE 在 每一週 期內具 高電位 的 時間 長度 固定 ， 其 脈波寬度決定 閘極驅動 訊號 SG 1 
 ～ SG 4 
 內 致能 週期的 長度 。 控制訊號 YV1C 之 波形 下降 起始 時間點 相同 ， 因此 閘極驅動 訊號 SG 1 
 ～ SG 4 
 之 波形 下降時間 長度 皆 為 T ， 而 閘極驅動 訊號 SG 1 
 ～ SG 4 
 之 波形 下降斜率 m1 
 ～ m4 
 則由 削角 電路 3 40 來控制 。 削角 電路 3 40 首先 依據 控制訊號 YV1C 和 電容 比例值 K1 
 ～ K4 
 來 產生 波形 下降斜率 相異 之 削角 訊號 VTR IM 
 。 閘極驅動電路 32 0 再 依據 控制訊號 Y OE 和 削角 訊號 VTR IM 
 來 產生 具 不同 削角 幅度 之 閘極驅動 訊號 SG 1 
 ～ SG 4 
 ， 其 分別 在 控制訊號 Y OE 由 高電位 切換至 低電位 時 造成 閘極 壓差 Δ V G1 
 ～ Δ VG4 
 。 假設 寄生電容值 之 大小 關係 為 K1 
 < K2 
 < K3 
 < K4 
 ， 則 閘極驅動 訊號波形 下降斜率 之 大小 關係 係 為 m1 
 < m2 
 < m3 
 < m4 
 ， 因此 閘極 壓差 之 大小 關係 為 Δ V G1 
 > Δ V G2 
 > Δ V G3 
 > Δ VG4 
 。 如前所述 ， 饋通電壓 之值 正比 於 像素單元 之 寄生電容 和 閘極 壓差 之 乘積 ， 在 K1 
 < K2 
 < K3 
 < K4 
 的 情況 下 ， 本 發明 第二 實施例 之 閘極驅動 訊號 SG 1 
 ～ SG 4 
 提供 具 Δ V G1 
 > Δ V G2 
 > Δ V G3 
 > Δ VG4 
 大小 關係 之 壓差 ， 讓 每一 類型 像素單元 之 饋通電壓 具 相同 值 ， 因此 能 有效 地 透過 調整 共同電壓 V co m 來 消除 畫面閃爍 的 情形 。 
 請 參考第 9 圖 ， 第 9 圖 之 示意圖 說明 了 可 實現 本 發明 第二 實施例 之 驅動方法 的 削角 電路 3 40 。 第 9 圖 之 削角 電路 3 40 包含 變壓器 70 、 電位 轉換器 72 、 一 斜率 調整電路 94 ， 以及 電晶體開關 QP 和 QN ， 可 依據 控制訊號 YV1C 來 產生 削角 訊號 VTR IM 
 。 當 控制訊號 YV1C 具 高電位 時 ， 電晶體開關 QP 呈 導通 而 電晶體開關 QN 呈 關閉 ， 此時 削角 訊號 VTR IM 
 具 高電位 VGH ； 當 控制訊號 YV1C 具 低電位 時 ， 電晶體開關 QP 呈 關閉 而 電晶體開關 QN 呈 導通 ， 此時 削角 訊號 VTR IM 
 之 電位 會 被 斜率 調整電路 94 拉至 低電位 。 斜率 調整電路 94 包含一 電阻 R1 、 一 可變電阻 R2 ， 以及 開關 S1 和 S2 ， 因此 能 依據 寄生電容值 K1 
 ～ K4 
 來 提供 不同 等效電阻 ， 使得 斜率 調整電路 94 能以 合適的 斜率 拉低 削角 訊號 VTR IM 
 之 電位 。 因此 ， 在 第 8 圖 和 第 9 圖的 實施例 中 ， 削角 電路 3 40 接收 具 相同 波形 下降 起始 時間點 之 控制訊號 YV1C ， 再 透過 斜率 調整電路 94 提供 波形 下降邊緣 具 不同斜率 之 削角 訊號 VTR IM 
 。 
 請 參考第 10 圖 ， 第 10 圖為 本 發明 第三實施例 中 一種 液晶顯示裝置 之 驅動方法 ， 可 用來 驅動源 極驅動電路 3 10 採用 GO A 技術 來 製作 時之 液晶顯示裝置 200 或 30 0 。 第 10 圖顯示 了 時脈訊號 CK 、 C KB 、 O _ CK 和 O _ C KB 、 輸出 致能 訊號 OE ， 以及 閘極驅動 訊號 SG 1 
 ～ SG 4 
 之 波形 。 在 第 8 圖 所示 之 驅動方法 中 ， 由 時序控制電路 23 0 產生 之 時脈訊號 CK 和 C KB 具 相反 相位 ， 並以 一 預定週期 在 高 低電位 之間 切換 ， 而此 預定週期 決定 閘極驅動 訊號 SG 1 
 ～ SG 4 
 內 致能 週期的 長度 。 削角 電路 3 40 首先 依據 輸出 致能 訊號 OE 和 寄生電容值 K1 
 ～ K4 
 來 產生 除能 時間 ( 具 低電位 ) 長度 T1 ～ T4 相異 之 削角 訊號 OE TR IM 
 。 當 削角 訊號 OE TR IM 
 具 高電位 時 ， 閘極驅動電路 22 0 會 輸出時脈訊號 CK 和 C KB 以 提供 相對應 之 時脈訊號 O _ CK 和 O _ C KB ； 當 削角 訊號 OE TR IM 
 具 低電位 時 ， 閘極驅動電路 22 0 停止 輸出 ， 此時 時脈訊號 O _ CK 和 O _ C KB 之間 會 進行 電荷分享 ， 進而 在 波形 下降邊緣 達到 削角 的 效果 。 閘極驅動電路 32 0 再 依據 時脈訊號 O _ CK 和 O _ C KB 來 產生 具 不同 削角 幅度 之 閘極驅動 訊號 SG 1 
 ～ SG 4 
 ， 分別 於 相對應 時脈訊號 CK 和 C KB 在 高 低電位 之間 切換 時 造成 閘極 壓差 Δ V G1 
 ～ Δ VG4 
 。 假設 寄生電容 CG D 
 佔 總電容 值 比例 之 大小 關係 為 K1 
 < K2 
 < K3 
 < K4 
 ， 則 削角 訊號 OE TR IM 
 除能 時間 長度 之 大小 關係 為 T1 < T2 < T3 < T4 ， 因此 閘極 壓差 Δ V G1 
 > Δ V G2 
 > Δ V G3 
 > Δ VG4 
 。 如前所述 ， 饋通電壓 之值 正比 於 像素單元 之 寄生電容 和 閘極 壓差 之 乘積 ， 在 K1 
 < K2 
 < K3 
 < K4 
 的 情況 下 ， 本 發明 第三實施例 之 閘極驅動 訊號 SG 1 
 ～ SG 4 
 提供 具 Δ V G1 
 > Δ V G2 
 > Δ V G3 
 > Δ VG4 
 大小 關係 之 壓差 ， 讓 每一 類型 像素單元 之 饋通電壓 具 相同 值 ， 因此 可 有效 地 透過 調整 共同電壓 V co m 來 消除 畫面閃爍 的 情形 。 
 依據 像素單元 之電容 比例值 K1 
 ～ Kn 
 ， 本 發明 可 彈性調整 閘極驅動 訊號 G1 
 ～ Gn 
 在 波形 下降時 的 時間 長度 或波形 下降斜率 。 透過 不同 壓差 Δ V G1 
 ～ Δ V Gn 
 來 補償 不同 寄生電容值 ， 使得 每一 類型 像素單元 之 饋通電壓 具 相同 值 ， 因此 可 有效 地 透過 調整 共同電壓 V co m 來 消除 畫面閃爍 的 情形 ， 改善 顯示品質 。 
 以上 所述 僅為 本 發明 之較 佳 實施例 ， 凡 依本 發明 申請專利範圍 所 做 之 均等 變化 與 修飾 ， 皆 應屬 本 發明 之 涵蓋範圍 。 
 一種 可 改善 畫面閃爍 之 液晶顯示器 ， 包含 ： 一 第一 閘極線 ， 用來 傳送 一 第一 閘極驅動 訊號 ； 一 第二 閘極線 ， 相鄰 且 平行 於 該 第一 閘極線 ， 用來 傳送 一 第二 閘極驅動 訊號 ； 一資料線 ， 垂直於 該 第一 和 第二 閘極線 ， 用來 傳輸資料 驅動訊號 ； 一 第一 像素 ， 設 於 該 資料線 和 該 第一 閘極線 之 交會處 且 位於 該 資料線 之 第一 側 ， 用來 依據 該 第一 閘極驅動 訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 一 第二 像素 ， 設 於 該 資料線 和 該 第二 閘極線 之 交會處 且 位於 該 資料線 之 第 二側 ， 用來 依據 該 第二 閘極驅動 訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 一 削角 電路 ， 用來 依據 該 第一 和 第二 像素 之 寄生電容值 來 產生 一 削角 訊號 ； 及 一 閘極電路 ， 用來 依據 該 削角 訊號調 整一 閘極脈 波訊號 於 波形 下降邊緣 之 特性 以 產生 該 第一 和 第二 閘極驅動 訊號 ， 其中 ： 該 第一 閘極驅動 訊號 包含 從 一高 電位降 至 一 第一 電位 之 波形 下降邊緣 ， 而 該 第二 閘極驅動 訊號 包含 從 該 高 電位降 至 一 第二 電位 之 波形 下降邊緣 ； 
 當該 第一 像素 之 寄生電容值 大於 該 第二 像素 之 寄生電容值 時 ， 該 第一 電位 低於 該 第二 電位 ； 當該 第一 像素 之 寄生電容值 實質上 等於 該 第二 像素 之 寄生電容值 時 ， 該 第一 電位 實質上 等於 該 第二 電位 ； 而 當該 第一 像素 之 寄生電容值 小於 該 第二 像素 之 寄生電容值 時 ， 該 第一 電位 高於 該 第二 電位 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 其中 ： 該 第一 像素 包含 ： 一 第一 開關 ， 包含 ： 一 第一 端 ， 耦接 於 該 資料線 ； 一 第二 端 ； 以及 一 控制端 ， 耦接 於 該 第一 閘極線 ； 一 第一 液晶 電容 ， 耦接 於 該 第一 開關 之 第二 端 與 一 共同端 之間 ； 及 一 第一 儲存電容 ， 並聯 於 該 第一 液晶 電容 ； 且 該 第二 像素 包含 ： 一 第二 開關 ， 包含 ： 一 第一 端 ， 耦接 於 該 資料線 ； 一 第二 端 ； 以及 一 控制端 ， 耦接 於 該 第二 閘極線 ； 一 第二 液晶 電容 ， 耦接 於 該 第二 開關 之 第二 端 與 該 共 
 同端 之間 ； 及 一 第二 儲存電容 ， 並聯 於 該 第二 液晶 電容 。 
 
 
 如 請求 項2 所述 之 液晶顯示器 ， 其中 該 第一 和 第二 開關包含 薄膜電晶體 ， 且 該些 像素 之 寄生電容值 係 為 該些 薄膜電晶體 之 閘極 - 汲極電容 ( gate - to - drain   capacitance ) 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 另 包含 ： 一 第三 閘極線 ， 相鄰 且 平行 於 該 第二 閘極線 ， 用來 傳送 一 第三閘極 驅動訊號 ； 一 第四 閘極線 ， 相鄰 且 平行 於 該 第三 閘極線 ， 用來 傳送 一 第四 閘極驅動 訊號 ； 一 第三 像素 ， 設 於 該 資料線 和 該 第三 閘極線 之 交會處 且 位於 該 資料線 之 第一 側 ， 用來 依據 該 第三閘極 驅動訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 及 一 第四 像素 ， 設 於 該 資料線 和 該 第四 閘極線 之 交會處 且 位於 該 資料線 之 第 二側 ， 用來 依據 該 第四 閘極驅動 訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 其中 該 削角 電路 另 依據 該 第三 和 第四 像素 之 寄生電容值 來 產生 該 削角 訊號 ， 且 該 閘極電路 另 依據 該 削角 訊號 來 調整 該 閘極脈 波訊號 於 波形 下降邊緣 之 特性 以 產生 該 第三 和 第四 閘極驅動 訊號 ， 其中 ： 該 第三閘極 驅動訊號 包含 從 該 高 電位降 至 一 第三電 
 位 之 波形 下降邊緣 ； 該 第四 閘極驅動 訊號 包含 從 該 高 電位降 至 一 第四 電位 之 波形 下降邊緣 ； 當該 第三 像素 之 寄生電容值 大於 該 第四 像素 之 寄生電容值 時 ， 該 第三電位 低於 該 第四 電位 ； 當該 第三 像素 之 寄生電容值 實質上 等於 該 第四 像素 之 寄生電容值 時 ， 該 第三電位 實質上 等於 該 第四 電位 ； 而 當該 第三 像素 之 寄生電容值 小於 該 第四 像素 之 寄生電容值 時 ， 該 第三電位 高於 該 第四 電位 。 
 
 
 如 請求 項 4 所述 之 液晶顯示器 ， 其中 ： 該 第三 像素 包含 ： 一 第三開關 ， 包含 ： 一 第一 端 ， 耦接 於 該 資料線 ； 一 第二 端 ； 以及 一 控制端 ， 耦接 於 該 第三 閘極線 ； 一 第三 液晶 電容 ， 耦接 於 該 第三開關 之 第二 端 與 一 共同端 之間 ； 及 一 第三 儲存電容 ， 並聯 於 該 第三 液晶 電容 ； 且 該 第四 像素 包含 ： 一 第四 開關 ， 包含 ： 一 第一 端 ， 耦接 於 該 資料線 ； 
 一 第二 端 ； 以及 一 控制端 ， 耦接 於 該 第四 閘極線 ； 一 第四 液晶 電容 ， 耦接 於 該 第四 開關 之 第二 端 與 該 共同端 之間 ； 及 一 第四 儲存電容 ， 並聯 於 該 第四 液晶 電容 。 
 
 
 如 請求 項 5 所述 之 液晶顯示器 ， 其中 該 第三 和 第四 開關包含 薄膜電晶體 ， 且 該些 像素 之 寄生電容值 係 為 該些 薄膜電晶體 之 閘極 - 汲極電容 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 另 包含 ： 一 第三 閘極線 ， 相鄰 且 平行 於 該 第二 閘極線 ， 用來 傳送 一 第三閘極 驅動訊號 ； 一 第四 閘極線 ， 相鄰 且 平行 於 該 第三 閘極線 ， 用來 傳送 一 第四 閘極驅動 訊號 ； 一 第三 像素 ， 設 於 該 資料線 和 該 第三 閘極線 之 交會處 且 位於 該 資料線 之 第 二側 ， 用來 依據 該 第三閘極 驅動訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 及 一 第四 像素 ， 設 於 該 資料線 和 該 第四 閘極線 之 交會處 且 位於 該 資料線 之 第一 側 ， 用來 依據 該 第四 閘極驅動 訊號 與 所 接收到 之 資料驅動訊號 以 顯示畫面 ； 其中 該 削角 電路 另 依據 該 第三 和 第四 像素 之 寄生電容值 來 產生 該 削角 訊號 ， 且 該 閘極電路 另 依據 該 削角 訊 
 號 調整 該 閘極脈 波訊號 於 波形 下降邊緣 之 特性 以 產生 該 第三 和 第四 閘極驅動 訊號 ， 其中 ： 該 第三閘極 驅動訊號 包含 從 該 高 電位降 至 一 第三電位 之 波形 下降邊緣 ； 該 第四 閘極驅動 訊號 包含 從 該 高 電位降 至 一 第四 電位 之 波形 下降邊緣 ； 當該 第三 像素 之 寄生電容值 大於 該 第四 像素 之 寄生電容值 時 ， 該 第三電位 低於 該 第四 電位 ； 當該 第三 像素 之 寄生電容值 實質上 等於 該 第四 像素 之 寄生電容值 時 ， 該 第三電位 實質上 等於 該 第四 電位 ； 而 當該 第三 像素 之 寄生電容值 小於 該 第四 像素 之 寄生電容值 時 ， 該 第三電位 高於 該 第四 電位 。 
 
 
 如 請求 項7 所述 之 液晶顯示器 ， 其中 ： 該 第三 像素 包含 ： 一 第三開關 ， 包含 ： 一 第一 端 ， 耦接 於 該 資料線 ； 一 第二 端 ； 以及 一 控制端 ， 耦接 於 該 第三 閘極線 ； 一 第三 液晶 電容 ， 耦接 於 該 第三開關 之 第二 端 與 一 共同端 之間 ； 及 一 第三 儲存電容 ， 並聯 於 該 第三 液晶 電容 ； 且 
 該 第四 像素 包含 ： 一 第四 開關 ， 包含 ： 一 第一 端 ， 耦接 於 該 資料線 ； 一 第二 端 ； 以及 一 控制端 ， 耦接 於 該 第四 閘極線 ； 一 第四 液晶 電容 ， 耦接 於 該 第四 開關 之 第二 端 與 該 共同端 之間 ； 及 一 第四 儲存電容 ， 並聯 於 該 第四 液晶 電容 。 
 
 
 如 請求 項8 所述 之 液晶顯示器 ， 其中 該 第三 和 第四 開關包含 薄膜電晶體 ， 且 該些 像素 之 寄生電容值 係 為 該些 薄膜電晶體 之 閘極 - 汲極電容 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 其中 該 削角 電路包含 ： 一 開關 ， 用 來控制 該 削角 訊號 於 不同 週期 內其 波形 下降邊緣 之 起始 時間點 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 其中 該 削角 電路包含 ： 一 電阻 ， 用 來控制 該 削角 訊號 於 不同 週期 內其 波形 下降時 之 斜率 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 其中 該 削角 電路 和 該 閘極電路 係 以 整合 於 面板 之 積體電路 ( gate   on   oxide , GO A ) 
 技術 來 製作 。 
 
 
 如 請求 項1 所述 之 液晶顯示器 ， 另 包含 ： 一 時序控制電路 ， 用來 提供 該 閘極脈 波訊號 。 
 
 
 一種 驅動液晶顯示器 之 方法 ， 該 液晶顯示器 包含 一資料線 、 兩 相鄰 之 第一 和 第二 閘極線 、 一設 於 該 資料線 和 該 第一 閘極線 之 交會處 且 位於 該 資料線 之 第一 側之 第一 像素 ， 以及 一設 於 該 資料線 和 該 第二 閘極線 之 交會處 且 位於 該 資料線 之 第 二側 之 第二 像素 ， 該 方法 包含 ： 提供 一 閘極脈 波訊號 ； 依據 該 第一 像素 之 寄生電容值 來 調整 該 閘極脈 波訊號 以 產生 一 第一 閘極驅動 訊號 ， 其中 該 第一 閘極驅動 訊號 包含 從 一高 電位降 至 一 第一 電位 之 波形 下降邊緣 ； 依據 該 第二 像素 之 寄生電容值 來 調整 該 閘極脈 波訊號 以 產生 一 第二 閘極驅動 訊號 ， 其中 該 第二 閘極驅動 訊號 包含 從 該 高 電位降 至 一 第二 電位 之 波形 下降邊緣 ； 及 分別 輸出 該 第一 和 第二 閘極驅動 訊號 至該 第一 和 第二 閘極線 以 驅動 該 第一 和 第二 像素 ， 其中 ： 當該 第一 像素 之 寄生電容值 大於 該 第二 像素 之 寄生電容值 時 ， 該 第一 電位 低於 該 第二 電位 ； 當該 第一 像素 之 寄生電容值 實質上 等於 該 第二 像素 之 寄生電容值 時 ， 該 第一 電位 實質上 等於 該 第 
 二 電位 ； 而 當該 第一 像素 之 寄生電容值 小於 該 第二 像素 之 寄生電容值 時 ， 該 第一 電位 高於 該 第二 電位 。 
 
 
 如 請求 項 14 所述 之 方法 ， 其中 ： 產生 該 第一 閘極驅動 訊號 包含 將該 第一 閘極驅動 訊號 從 該 高 電位下降 一 第一 時間 長度 以 達到 該 第一 電位 ； 而 產生 該 第二 閘極驅動 訊號 包含 將該 第二 閘極驅動 訊號 從 該 高 電位下降 一 第二 時間 長度 以 達到 該 第二 電位 。 
 
 
 如 請求 項 15 所述 之 方法 ， 其中 ： 當該 第一 像素 之 寄生電容值 大於 該 第二 像素 之 寄生電容值 時 ， 該 第一 時間 長度大於 該 第二 時間 長度 ； 當該 第一 像素 之 寄生電容值 實質上 等於 該 第二 像素 之 寄生電容值 時 ， 該 第一 時間 長 度實質上 等於 該 第二 時間 長度 ； 而 當該 第一 像素 之 寄生電容值 小於 該 第二 像素 之 寄生電容值 時 ， 該 第一 時間 長 度小於 該 第二 時間 長度 。 
 
 
 如 請求 項 14 所述 之 方法 ， 其中 ： 產生 該 第一 閘極驅動 訊號 包含 將該 第一 閘極驅動 訊號 從 該 高電位 以一 第一 斜率 下降 以 達到 該 第一 電位 ； 而 產生 該 第二 閘極驅動 訊號 包含 將該 第二 閘極驅動 訊號 從 
 該 高電位 以一 第二 斜率 下降 以 達到 該 第二 電位 。 
 
 
 如 請求 項 17 所述 之 方法 ， 其中 ： 當該 第一 像素 之 寄生電容值 大於 該 第二 像素 之 寄生電容值 時 ， 該 第一 斜 率大於 該 第二 斜率 ； 當該 第一 像素 之 寄生電容值 實質上 等於 該 第二 像素 之 寄生電容值 時 ， 該 第一 斜率 實質上 等於 該 第二 斜率 ； 而 當該 第一 像素 之 寄生電容值 小於 該 第二 像素 之 寄生電容值 時該 第一 斜率 小於 該 第二 斜率 。 
 
 
 如 請求 項 14 所述 之 方法 ， 另 包含 ： 提供 一 第一 時脈訊號 和 一 第二 時脈訊號 ， 其中 該 第一 和 第二 時脈訊號 之 極性 以一 預定週期 反轉 ， 且 在 同一 時間 該 第一 和 第二 時脈訊號 具 相反極性 ； 依據 該 第一 像素 之 寄生電容值 來 決定 一 第一 時間 長度 ； 依據 該 第二 像素 之 寄生電容值 來 決定 一 第二 時間 長度 ； 在 對應 於 該 第一 像素 之 週期 內 ， 於 該 第一 時間 長度 內 對 該 第一 和 第二 時脈訊號 進行 電荷分享 ； 在 對應 於 該 第二 像素 之 週期 內 ， 於 該 第二 時間 長度 內 對 該 第一 和 第二 時脈訊號 進行 電荷分享 ； 及 依據 進行 電荷分享 後 之 該 第一 或 第二 時脈訊號 來 調整 該 閘極脈 波訊號 以 產生 該 第一 或 該 第二 閘極驅動 訊號 。 
 
 
 如 請求 項 19 所述 之 方法 ， 其中 ： 當該 第一 像素 之 寄生電容值 大於 該 第二 像素 之 寄生電容值 時 ， 該 第一 時間 長度大於 該 第二 時間 長度 ； 當該 第一 像素 之 寄生電容值 實質上 等於 該 第二 像素 之 寄生電容值 時 ， 該 第一 時間 長 度實質上 等於 該 第二 時間 長度 ； 而 當該 第一 像素 之 寄生電容值 小於 該 第二 像素 之 寄生電容值 時 ， 該 第一 時間 長 度小於 該 第二 時間 長度 。 
 