# KienTrucMayTinh
Bài số 5: Thiết kế bộ vi xử lý RISC-V pipeline sử dụng ngôn ngữ Verilog

Chưa implement pipeline 
Hỗ trợ các lệnh 32-bit của RV32I gồm: add,sub,addi, lw,sw,beq,bne, jal
