\documentclass[]{book}
\usepackage[english]{babel}
\usepackage{graphicx}
\usepackage{amsmath}


\begin{document}
 % glosario: SNR Sinal to Noise Ratio

\chapter*{Teoría}

\section{GEM Physics}

% Tal es el caso de los detectores GEM. Tras las generaci´on de pares de electrones
% y iones en el interior de la c´amara de gas por su interacci´on con part´ıculas
% cargadas incidentes, Los electrones libres generados en la ionizaci´on primaria
% son atra´ıdos hacia los agujeros de la hoja de GEM debido al campo el´ectrico.
% Al pasar a trav´es de los agujeros, los electrones experimentan un fuerte campo
% el´ectrico local dentro de estos, lo que causa una avalancha de electrones (multi-
% plicaci´on de electrones), de tal manera que un solo electr´on puede generar varios
% ´ordenes de magnitud de electrones secundarios (ganancia). Los electrones mul-
% tiplicados son recogidos en un conjunto de electrodos o en una segunda capa de
% multiplicaci´on, resultando una se˜nal de corriente el´ectrica que puede ser medida
% y analizada.

\section{Electrónica}

\noindent Como se expuso anteriormente, los electrones multiplicados son recogidos en los electrodos de salida del GEM, resultando una señal de corriente eléctrica que puede ser medida y analizada. Dependiendo de los objetivos del experimento, distintas etapas electrónicas pueden ser implementadas a continuación. Sin embargo, el objetivo de estas converge a preservar y transportar la información física de interés contenida en la señal. \\

\subsection{Electrónica de Front-end}

\noindent Próxima al detector, se encuentra la etapa denominada front-end, que típicamente comprende electrónica analógica para la amplificación de la señal, shaping y discriminación, así como digitalización y transporte. A continuación pueden encontrarse sistemas de más alto nivel como procesadores digitales y de adquisición de datos, que permiten transformar las señales y extraer la información necesaria para su posterior estudio. En la figura \ref{fig:generic_frontend} se observa un esquema genérico de la electrónica de front-end de un detector [1].\\

\begin{figure}[h]
    \centering
    \includegraphics[width=0.7\textwidth]{typical_readout_electronics.PNG}
    \caption{Un esquema de electrónica de front-end típico, utilizado a menudo para la lectura de un
    detector, que incluye amplificación, conformación de impulsos, discriminación
    (aquí analógica) y digitalización (representada aquí por un ADC).}
    \label{fig:generic_frontend}

\end{figure}

\noindent Los sistemas involucrados en la electrónica de front-end, deben cumplir con tres características: (a) ser causales, (b) invariantes en el tiempo, y (c) lineales al menos en la primera etapa de amplificación. Un sistema se considera causal si, en cualquier momento, solo depende del valor de su entrada en ese instante. Es invariante en el tiempo si la relación entre la salida y la entrada, por ejemplo, el ratio $\text{señal}_{\text{entrada}}/\text{señal}_{\text{salida}}$ no varía con el tiempo [1]. La linealidad del sistema implica que el pulso de salida (por ejemplo, $v_{out(t)}$) no depende del tamaño de la señal de entrada (por ejemplo, $i_{in(t)}$), esto es, 

$$
v_{\text {out }}\left(\alpha \times i_{\text {in }}(t)\right)=\alpha \times v_{\text {out }}\left(i_{\text {in }}(t)\right)
$$

\noindent Tal es el caso de los detectores GEM. Las corrientes típicas medidas en su salida pueden ser muy pequeñas, del orden de nanoamperios [citar]. Por lo tanto, es necesario implementar etapas de preamplificación y amplificación, hasta lograr señales con características adecuadas para su digitalización y el subsecuente procesamiento. Sin embargo, si se busca procesar señales de voltaje, es necesario conectar una resistencia $R$ en serie con la salida del detector para medir una señal de voltaje $V$ en sus terminales, de acuerdo a la ley de Ohm, $$V = R I$$ 

\subsubsection{Preamplificador}

\noindent Como expone [2], La función principal del preamplificador es captar la señal del detector sin deteriorar notablemente la SNR inherente. Por ello, el preamplificador se ubica generalmente lo más cerca posible del detector para reducir la carga capacitiva $(C)$ sobre este. El preamplificador de voltaje amplifica directamente la señal de voltaje $V_{\text{in}}$, manteniendo una alta impedancia de entrada $Z_{\text{in}}$ y una baja impedancia de salida $Z_{\text{out}}$ para asegurar una transferencia eficiente y reducir la influencia del ruido. En ambos casos, la linealidad del preamplificador es crucial para que la relación $V_{\text{out}}/ V_{\text{in}}$ se mantenga constante, lo cual es esencial para la precisión en la medición [9].\\

\noindent Por otro lado, un preamplificador de carga convierte una señal de carga $Q$ generada por el detector en un voltaje proporcional $V$, dada la relación: $$V = \frac{Q}{C}$$

\noindent Como explica [3], la amplificación por etapas de una señal ofrece numerosas ventajas significativas. Principalmente, permite reducir el ruido generado en cada etapa individual, resultando en una señal final más limpia y menos propensa a la distorsión. Este método también mejora la estabilidad del sistema al distribuir la amplificación, evitando la saturación que podría ocurrir con una amplificación intensa en una sola etapa. Además, facilita el control preciso de la ganancia y la adaptación de impedancias entre diferentes componentes, lo cual mejora la eficiencia y la transferencia de la señal. La amplificación gradual es particularmente útil para manejar señales débiles, amplificándolas sin riesgo de distorsión. Asimismo, distribuye la carga térmica generada, disminuyendo el riesgo de sobrecalentamiento de los componentes. \\

\subsubsection{Amplificador}

\noindent En general, se realiza mediante un amplificador operacional con una resistencia en realimentación. Como modelo matemático, el detector, representado como una capacitancia a descargar, suministra la señal de corriente $i_{s}$ a través de la resistencia $R_{s}$ a un nivel de referencia en un tiempo $\Delta t$. Si el tiempo de descarga es grande comparado al tiempo de duración de la señal $$\left(\tau=R_S C_D \gg\right. \Delta t)$$ en cierto sentido, el detector integra la señal de corriente en la capacitancia del detector $$\left(V_D=Q_S / C_D\right)$$ y a la entrada del amplificador se tiene el voltaje $$v_{\text{in}}(t)=V_D \exp \left(-t / R_S C_D\right)$$ El voltaje de salida es proporcional a $v_{i n}$ y el sistema opera como un amplificador de voltaje [1]:
$$
v_{\text {out }}(t)=-\frac{R_f}{R_S} v_{\text {in }}(t)=-\frac{R_f V_D}{R_S} \exp \left(-t / R_S C_D\right) .
$$

\subsubsection{Signal Shaping}

\noindent En la cadena de modulación de señales de la electrónica de front-end, la etapa de shaping es un circuito electrónico diseñado para modificar la forma de una señal de pulso para mejorar su calidad y adecuarla a las necesidades de procesamiento posterior. Está encargado de transformar las señales pulsadas del detector, que pueden tener formas variadas, en pulsos uniformes y bien definidos. Esto es crucial para evitar la superposición de pulsos (pile-up) y reducir el ruido mediante filtrado de frecuencia [9].\\

\noindent Los pulsos electrónicos generados por el preamplificador tienen tiempos de decaimiento típicos que varían entre unos pocos nanosegundos y varios microsegundos. Si llegan señales adicionales durante el tiempo de decaimiento, puede ocurrir pile-up a pesar de que el capacitor de retroalimentación del preamplificador se descargue. Para mitigar esto, se utilizan filtros pasa-altos y pasa-bajos, que permiten separar las señales superpuestas y moldear los pulsos de salida en formas más Gaussianas. Además, los filtros ayudan a reducir el ruido blanco que afecta a todas las frecuencias, mejorando así la SNR [1].\\

\subsubsection{Digitalización}

\noindent De acuerdo a [2], la digitalización de las señales provenientes de un detector es crucial debido a la precisión y flexibilidad que ofrece frente a los métodos analógicos tradicionales. Con el avance de los convertidores analógico-digitales (ADC) de alta velocidad y buena resolución desde los años 90, la posibilidad de procesar digitalmente los pulsos de los detectores se ha consolidado. Las ventajas de este enfoque incluyen una flexibilidad ilimitada en la elección de parámetros de conformación, mayor estabilidad al eliminar el riesgo de derivas debido a cambios de temperatura o voltaje, y la capacidad de realizar análisis más detallados con múltiples salidas de un mismo detector. Además, la manipulación digital no introduce ruido adicional y permite la implementación precisa de formas de pulso que serían difíciles o imposibles de lograr en circuitos analógicos. Sin embargo, una desventaja potencial es la limitación en la precisión del tiempo de detección, ya que los sistemas digitales están restringidos a la frecuencia de muestreo más cercana, lo que puede ser menos exacto que los métodos analógicos simples en aplicaciones que requieren una temporización muy rápida.\\

\noindent La función principal de un ADC es generar un código digital o número en su salida, que sea proporcional a la tensión analógica suministrada a su entrada. En un ADC genérico, las conversiones se realizan de forma continua a una frecuencia de reloj fija. Por ejemplo, un reloj de 500 MHz producirá 500 MSPS, lo que equivale a una muestra cada 2 ns. En un ADC ideal, cada conversión de voltaje de entrada a código de salida es independiente, perfectamente lineal y ocurre instantáneamente. Sin embargo, las imperfecciones en los ADCs reales limitan tanto la frecuencia máxima de muestreo como la linealidad y la precisión de la conversión. \\

\noindent En este trabajo, se utilizó la tarjeta ICTP-INFN ADC500 como plataforma de digitalización, en adelante referida como ADC500 (véase fig \ref*{fig:adc500}). Esta tarjeta está basada en un Texas Instruments ADC08500 [4] de alta velocidad, con una frecuencia de muestreo de 500 MHz y 8 bits de resolución. Cumple con las especificaciones ANSI/VITA 57.1 y está equipada con un conector de tarjeta mezzanine FPGA (FMC) de bajo número de pines (LPC) [5].\\

\begin{figure}[h]
    \centering
    \includegraphics[width=0.8\textwidth]{ADC500.png}
    \caption{Plataforma de digitalización de señales ICTP-INFN ADC500. Tomada de [7].}
    \label{fig:adc500}

\end{figure}

\noindent Según el fabricante, el ADC cuenta con un demultiplexor 1:2 que alimenta dos buses de salida LVDS (Low-Voltage Differential Signaling). Los datos de estos buses se entregan a una tasa de palabras de salida en cada bus equivalente a la mitad de la tasa de muestreo del ADC, y deben ser intercalados por el usuario para proporcionar palabras de salida a la tasa de conversión completa. Esto implica que, una vez digitalizada la señal, esta es enviada mediante el protocolo LVDS a través del conector FMC hacia una plataforma digital compatible con las capacidades técnicas para realizar procesamiento paralelizado en tiempo real y a alta frecuencia. Para este fin,en este trabajo se propone el uso de la tarjeta de desarrollo Avnet Digilent Zedboard, que se basa en un SoC (System on Chip) Xilinx Zynq-7000, compuesto por una FPGA Artix-7 y un procesador ARM Cortex-A9 [6].

%incluir fotografía de la tarjeta

\subsection*{Sistema de adquisición y procesamiento}

\noindent Si bien existen diversos tipos de hardware programable para el despliegue de sistemas embebidos como los microcontroladores y procesadores, en función de los requerimientos impuestos por el ADC500 y la necesidad de contar con una plataforma flexible para la evolución de un sistema experimental como el que se propone en este trabajo, es necesaria la implementación de un dispositivo basado en FPGA (Field-Programmable Gate Array). Este tipo de arquitectura ofrece una capacidad de procesamiento en paralelo significativa y baja latencia, lo cual es esencial para manejar el alto volumen de datos generados por los ADCs de alta velocidad en tiempo real. Esta capacidad de procesamiento paralelo permite el manejo eficiente de altas tasas de muestreo, asegurando que los datos provenientes del detector se procesen sin pérdidas ni retrasos. Además, las FPGA proporcionan una flexibilidad considerable en el diseño y la implementación de algoritmos de procesamiento de señales, permitiendo la reconfiguración y actualización del hardware según sea necesario, adaptándose a nuevas necesidades sin requerir cambios físicos en el circuito [8].\\

\noindent El procesamiento digital en la FPGA es inherentemente modular, lo que permite activar o desactivar módulos y añadir nuevos módulos en el futuro.

\noindent Conectar al uso de FPGA. Que es una fpga y por que usalas en daq de particulas. Cual es el fin de todo esto?    

\subsection*{References}
\begin{enumerate}

    \item Kolanoski, H., and Wermes, N. (2020). Particle Detectors: Fundamentals and Applications. Oxford University Press, USA.
    \item Knoll, G F. (2000) Radiation Detection and Measurement, 3rd edition, John Wiley, New
    York.
    \item "Digital Signal Processing: Principles, Algorithms, and Applications" de John G. Proakis y Dimitris K. Manolakis.
    \item DC08500 High Performance, Low Power 8-Bit 500 MSPS A/D Converter. Rev. 3. Available online: https://www.ti.com/lit/ds/symlink/adc08500.pdf (accessed on 07 August 2024).
    \item Crespo, M. L., Foulon, F., Cicuttin, A., Bogovac, M., Onime, C., Sisterna, C., ... and Valinoti, B. (2021). Remote laboratory for e-learning of systems on chip and their applications to nuclear and scientific instrumentation. Electronics, 10(18), 2191.
    \item Avnet. (2012). Zedboard: Zynq-7000 ARM/FPGA SoC Development Board. Recuperado de https://www.zedboard.org/product/zedboard (accessed on 07 August 2024).
    \item https://gitlab.com/ictp-mlab/smr3765/-/wikis/uploads/d6f86235c15669356a9567b2aa0363c4/image.png
    \item Meyer-Baese, U. (2020). Digital Signal Processing with Field Programmable Gate Arrays. Springer.
    \item Leo, William R. Techniques for Nuclear and Particle Physics Experiments: A How-To Approach. 2nd ed., Springer, 1994.
\end{enumerate}

\end{document}