> In a digital system, a datapath and a control unit are frequently present at the upper levels of the design hierarchy. 
>
> A **datapath** consists of processing logic and a collection of registers that performs data processing. A ***control unit*** is made up of logic that determines the sequence of data-processing operations performed by the datapath. Register transfer notation describes elementary data-processing actions referred to as ***microoperations***. `Register transfers` move information between registers, between registers and memory, and through processing logic. Dedicated transfer hardware using multiplexers and shared transfer hardware called *buses* implement these movements of data. The design of the control unit for controlling register transfers is also covered in this chapter. 
>
> <img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241907377.png" alt="image-20231224190754272" style="zoom:50%;" />

##  Register | 寄存器

- 寄存器其实就是存储数据用的触发器部分和控制不同状态转换的组合电路部分组成

`Notation`

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231212112620339.png" alt="image-20231212112620339" style="zoom:50%;" />

- K1 : R1 <- R2  相当于条件约束

- 如果在左边条件中出现  `A + B` 表示逻辑运算，右边表示算术运算   如：`A + B : R1 + R2`

  <img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241908101.png" alt="image-20231224190840991" style="zoom: 50%;" />

`Example`

一个简单的加减法实现

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241910367.png" alt="image-20231224191058307" style="zoom:50%;" />

一些可能用不到的细节：

- 大写字母表示功能，`AR` 地址寄存器：保留存储单元地址；`PC`程序计数器；`IR`指令寄存器；`R2`寄存器2；
- 最低位 0 位右端 **小端格式**；左端 **大端格式**

## Load Enable

> 我们期望中的寄存器需要有一个信号来控制他的“Load”或者“Store”，而单纯的触发器在每个时钟周期都会重新读入

两种思路（还有一种是使用JK触发器，在00状态进行锁存）

1. **Clock Gating | 门控时钟 :**`Clock`进行约束，类似于之前的`Reset`操作

一种门控的思路，但是要注意这之中存在着`时钟偏移【clock skew】`,将导致到达触发器的时钟信号并不同步

2. 对`Input`进行约束

- 思路很简单，就是利用一个二选一的多路复用器对input处理，于是便形成了 b 中的带有EN端的D触发器

![image-20231224185432694](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241854849.png)

# Transfer | 传输

## **基于 Multiplexer**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241927014.png" alt="image-20231224192746930" style="zoom:33%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241925552.png" alt="image-20231224192546446" style="zoom:50%;" />

## **基于多路复用和总线**

**Dedicated**

- 为每一个寄存器都提供一个专属的选择器

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241939616.png" alt="image-20231224193937500" style="zoom:33%;" />

- 好处与缺点同样明显：能够同时提供不同的传输值（R0<-R1,R1<-R2），但耗费更多的cost

**Shared**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241940623.png" alt="image-20231224194028515" style="zoom:33%;" />

- 三态门实现

![image-20240109113112346](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091131452.png)

# **Microoperations**



## Shift Register | 移位寄存器

- ' 0 Filled'

**串行 | Serial**

![image-20231219102550178](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231219102550178.png)

- 常常用于串行、并行的转换
- 有时钟偏移的风险
  - 当数据刚进入的时候，后几个寄存器内的值是无法确定的状态


**并行加载的移位寄存器 | Parallel Load Shift Registers**

![image-20231219102902142](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231219102902142.png)
<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312241949161.png" alt="image-20231224194901026" style="zoom:67%;" />

- 每个寄存器前三个AND 
  - 用于Shift
  - 用于并行加载
  - 用于保持原来的值

**双向移位寄存器**

- 注意，下图是在上面的6-10基础上完成的——它在每一个寄存器前多加了一个MUX（每个寄存器前都有一个MUX）

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231219103427404.png" alt="image-20231219103427404" style="zoom:50%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312252026416.png" style="zoom:33%;" />

# Part 2:**Counters, register cells, buses, & serial** operations

# Counter

## ripple Counter | 行波计数器

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231219104138993.png" alt="image-20231219104138993" style="zoom:50%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312242001586.png" alt="image-20231224200141506" style="zoom:50%;" />

**工作原理**

- 在每个时钟周期反转（默认是在时钟信号的上升沿触发）
- 但是，第一个触发器之外的触发器所使用的时钟信号都是上一个触发器的输出

**问题**

- `Timing Delay`
  这个时序图要注意

![image-20240111092527628](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401110925781.png)

- 好处是功耗低



## **Synchronous Counters** | 同步二进制计数器

<img src="C:/Users/orz20/AppData/Roaming/Typora/typora-user-images/image-20231219110357803.png" alt="image-20231219110357803" style="zoom:50%;" />

- $Q_n翻转的条件：Q_1 - Q_{n-1}均等于1$

- `serial counter`

## Other Counters

### With Parallel Load 

<img src="C:/Users/orz20/AppData/Roaming/Typora/typora-user-images/image-20231219110647444.png" alt="image-20231219110647444" style="zoom: 67%;" />

| Load  | Count | Action |
| :---: | :---: | :----: |
|   0   |   0   |  Hold  |
|   0   |   1   | Count  |
|   1   |   X   |  Load  |

可以看出来，当Load == 1时，Count是被抑制了的；这样设计有一个好处，就是输入为 1 1 的状态不会发生冲突

### BCD code Counter

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312242022641.png" alt="image-20231224202203517" style="zoom:67%;" />



### module N Counter

<img src="C:/Users/orz20/AppData/Roaming/Typora/typora-user-images/image-20231219112453514.png" alt="image-20231219112453514" style="zoom:50%;" />

-  `LOAD`是并行进行的。6 - 0110  ReLOAD
- 一种不可行的方法是在 7-0111 时进行`Clear`
  - Clear 操作不是同步的，可能将D0 Reset 到1时，clear信号已经发生变化，但clear过程并未完成



# **Serial Transfers and Microoperations** | 串行

![image-20231224204019100](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312242040205.png)

- SRG4 为四位串行行波计数器

**串行加法**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312242045376.png" alt="image-20231224204503256" style="zoom:50%;" />

- 好处在于用的空间更少
- A 保存运算结果；B 用于加载加数；
- Shift 为 1，Clock脉冲恒为1，一直移位；Shift 0，Clock脉冲正常，根据脉冲进行运算

#  Register Cell  | 寄存器单元设计





 # Part 3 – Control of Register Transfers | 寄存器传输控制

> 设计控制单元
> 寄存器级别进行设计也就是 RTL

## Design Procedure

书上的两个例子

![image-20231225191837570](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202312251918888.png)
