\section{スケーリングパラメータの推移}
トランジスタの微細化は、従来「Dennardスケーリング」に基づき、  
チャネル長、酸化膜厚、電源電圧を一定の比率で縮小することで性能と消費電力の両立を図ってきた。  
しかし、90\,nm世代以降ではリーク電流と電界強度の増大により、この単純な比例則が崩壊し、  
電気的・構造的な新しいスケーリング指標が求められるようになった。

表\ref{tab:scaling}に主要プロセスノードにおけるスケーリングパラメータの推移を示す。  
電源電圧$V_{DD}$は130\,nm世代の1.2\,Vから、2\,nm世代では0.6\,V付近まで低下した。  
一方で、ゲート酸化膜厚$T_\text{ox}$は物理的に1.5\,nmを下回る領域に突入し、  
トンネル電流によるゲートリークが急増するため、High-$k$/Metal Gate（HKMG）技術が導入された。  
これにより、実効酸化膜厚（EOT: Equivalent Oxide Thickness）を維持しつつ、  
リーク電流$I_\text{G}$を数桁低減できるようになった。

さらに、FinFETおよびGAA構造の採用により、静電的なゲート制御性が強化され、  
短チャネル効果（SCE）に対する耐性が飛躍的に向上した。  
電源電圧の低下による駆動電流$I_\text{ON}$の減少は、  
チャネル形状の三次元化とキャリア移動度改善によって補償されている。  
これらの構造的最適化が、物理限界に接近するスケーリングを可能にしている。

\input{tables/tab_process_evolution}

図示されるように、$V_{DD}$の低下と$T_\text{ox}$の薄膜化はもはや線形関係を持たず、  
熱雑音限界およびトンネルリーク限界がスケーリングの支配要因となっている。  
この結果、今後の微細化では、単なる寸法縮小ではなく、  
電気・材料・構造パラメータを同時最適化する「More-than-Moore型スケーリング」への転換が進行している。

CFET世代以降では、  
\begin{itemize}
    \item 高移動度チャネル材料（SiGe, Ge, III–V）による$I_\text{ON}/I_\text{OFF}$改善、  
    \item BPRと低抵抗BEOLによる電圧降下抑制、  
    \item 電界集中を抑制する多層ゲート絶縁膜構造、  
\end{itemize}
などの多次元設計が必要となる。  
これにより、スケーリングパラメータの概念は幾何学的な寸法値から、  
「電気的・熱的・構造的設計空間の最適化指標」へと拡張されつつある。
