+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; data_repeat_align                                                        ; 27    ; 17             ; 0            ; 17             ; 1      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_align                                                               ; 13    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|decoder                                                        ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|l_mux6a            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|h_mux5a            ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|bitslip_cntr|cmpr9 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|bitslip_cntr       ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|l_dffpipe          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|h_dffpipe          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated|ddio_in            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx|ALTLVDS_RX_component|auto_generated                    ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv|lvds_rx                                                        ; 3     ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lvds_recv                                                                ; 4     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|shift_reg13       ; 8     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|shift_reg12       ; 8     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|cntr2|cmpr14      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|cntr2             ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|cmpr9             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|cmpr10            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|outclock_ddio     ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated|ddio_out          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins|ALTLVDS_TX_component|auto_generated                   ; 11    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|ser_ins                                                       ; 11    ; 9              ; 0            ; 9              ; 4      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|encoder                                                       ; 11    ; 9              ; 0            ; 9              ; 11     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|rx_pll|altpll_component|auto_generated                        ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst|rx_pll                                                        ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; trans_inst                                                               ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
