<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="north"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="appear" val="center"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate">
      <a name="facing" val="north"/>
    </tool>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(270,280)" to="(340,280)"/>
    <wire from="(390,260)" to="(470,260)"/>
    <wire from="(300,150)" to="(340,150)"/>
    <wire from="(240,150)" to="(300,150)"/>
    <wire from="(300,150)" to="(300,240)"/>
    <wire from="(270,190)" to="(270,280)"/>
    <wire from="(270,190)" to="(340,190)"/>
    <wire from="(240,190)" to="(270,190)"/>
    <wire from="(300,240)" to="(340,240)"/>
    <wire from="(390,170)" to="(470,170)"/>
    <comp lib="0" loc="(470,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(390,260)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(390,170)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(240,190)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(240,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(470,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
  <circuit name="LU_and/or_1b">
    <a name="circuit" val="LU_and/or_1b"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(370,290)" to="(440,290)"/>
    <wire from="(220,230)" to="(220,240)"/>
    <wire from="(370,190)" to="(440,190)"/>
    <wire from="(520,170)" to="(520,200)"/>
    <wire from="(520,240)" to="(520,270)"/>
    <wire from="(350,310)" to="(350,320)"/>
    <wire from="(370,230)" to="(370,250)"/>
    <wire from="(300,220)" to="(370,220)"/>
    <wire from="(300,230)" to="(370,230)"/>
    <wire from="(370,320)" to="(370,340)"/>
    <wire from="(350,150)" to="(350,280)"/>
    <wire from="(170,200)" to="(220,200)"/>
    <wire from="(370,290)" to="(370,320)"/>
    <wire from="(220,230)" to="(270,230)"/>
    <wire from="(490,170)" to="(520,170)"/>
    <wire from="(220,200)" to="(220,220)"/>
    <wire from="(170,240)" to="(220,240)"/>
    <wire from="(620,220)" to="(710,220)"/>
    <wire from="(520,200)" to="(570,200)"/>
    <wire from="(520,240)" to="(570,240)"/>
    <wire from="(370,250)" to="(440,250)"/>
    <wire from="(220,220)" to="(270,220)"/>
    <wire from="(350,150)" to="(440,150)"/>
    <wire from="(350,320)" to="(370,320)"/>
    <wire from="(370,190)" to="(370,220)"/>
    <wire from="(490,270)" to="(520,270)"/>
    <comp lib="0" loc="(710,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(620,220)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(490,170)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp loc="(300,220)" name="main"/>
    <comp lib="6" loc="(130,67)" name="Text">
      <a name="text" val="Átila Martins Silva Júnior - 449014"/>
    </comp>
    <comp lib="6" loc="(284,199)" name="Text">
      <a name="text" val="and/or"/>
    </comp>
    <comp lib="6" loc="(421,352)" name="Text">
      <a name="text" val="0_AND"/>
    </comp>
    <comp lib="1" loc="(350,280)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(170,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(490,270)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(421,375)" name="Text">
      <a name="text" val="1_OR"/>
    </comp>
    <comp lib="0" loc="(170,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(370,340)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(85,46)" name="Text">
      <a name="text" val="Exercicio_ 0032"/>
    </comp>
  </circuit>
  <circuit name="nand/nor">
    <a name="circuit" val="nand/nor"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(390,160)" to="(490,160)"/>
    <wire from="(170,180)" to="(170,190)"/>
    <wire from="(300,230)" to="(330,230)"/>
    <wire from="(390,250)" to="(490,250)"/>
    <wire from="(240,180)" to="(330,180)"/>
    <wire from="(300,140)" to="(300,230)"/>
    <wire from="(300,140)" to="(330,140)"/>
    <wire from="(170,180)" to="(240,180)"/>
    <wire from="(240,270)" to="(330,270)"/>
    <wire from="(240,180)" to="(240,270)"/>
    <wire from="(170,140)" to="(300,140)"/>
    <comp lib="1" loc="(390,160)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(490,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(170,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(490,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(170,140)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(390,250)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
  <circuit name="LU_and/or/nand/nor">
    <a name="circuit" val="LU_and/or/nand/nor"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(410,220)" to="(450,220)"/>
    <wire from="(290,300)" to="(290,310)"/>
    <wire from="(260,220)" to="(360,220)"/>
    <wire from="(170,80)" to="(170,100)"/>
    <wire from="(290,120)" to="(370,120)"/>
    <wire from="(170,80)" to="(220,80)"/>
    <wire from="(490,100)" to="(490,150)"/>
    <wire from="(190,130)" to="(190,220)"/>
    <wire from="(160,230)" to="(230,230)"/>
    <wire from="(190,90)" to="(220,90)"/>
    <wire from="(250,80)" to="(370,80)"/>
    <wire from="(190,220)" to="(230,220)"/>
    <wire from="(450,180)" to="(450,220)"/>
    <wire from="(240,240)" to="(240,260)"/>
    <wire from="(340,240)" to="(340,310)"/>
    <wire from="(570,170)" to="(620,170)"/>
    <wire from="(140,100)" to="(160,100)"/>
    <wire from="(160,100)" to="(160,230)"/>
    <wire from="(290,120)" to="(290,270)"/>
    <wire from="(140,130)" to="(190,130)"/>
    <wire from="(490,150)" to="(520,150)"/>
    <wire from="(230,40)" to="(230,70)"/>
    <wire from="(450,180)" to="(520,180)"/>
    <wire from="(310,310)" to="(340,310)"/>
    <wire from="(340,240)" to="(360,240)"/>
    <wire from="(190,90)" to="(190,130)"/>
    <wire from="(310,310)" to="(310,330)"/>
    <wire from="(290,310)" to="(310,310)"/>
    <wire from="(160,100)" to="(170,100)"/>
    <wire from="(420,100)" to="(490,100)"/>
    <comp lib="6" loc="(198,260)" name="Text">
      <a name="text" val="0_AND"/>
    </comp>
    <comp lib="0" loc="(140,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(48,22)" name="Text">
      <a name="text" val="Exercicio0033"/>
    </comp>
    <comp lib="6" loc="(100,45)" name="Text">
      <a name="text" val="Átila Martins Silva Júnior - 449014"/>
    </comp>
    <comp lib="6" loc="(385,330)" name="Text">
      <a name="text" val="0_NAND/NOR"/>
    </comp>
    <comp lib="6" loc="(288,40)" name="Text">
      <a name="text" val="1_NOR"/>
    </comp>
    <comp loc="(260,220)" name="LU_and/or_1b"/>
    <comp lib="0" loc="(240,260)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(288,21)" name="Text">
      <a name="text" val="0_NAND"/>
    </comp>
    <comp lib="0" loc="(230,40)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(570,170)" name="OR Gate"/>
    <comp loc="(250,80)" name="LU_nand/nor"/>
    <comp lib="1" loc="(290,270)" name="NOT Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="6" loc="(384,350)" name="Text">
      <a name="text" val="1_AND/OR"/>
    </comp>
    <comp lib="6" loc="(195,279)" name="Text">
      <a name="text" val="1_OR"/>
    </comp>
    <comp lib="0" loc="(140,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(620,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(420,100)" name="AND Gate"/>
    <comp lib="1" loc="(410,220)" name="AND Gate"/>
    <comp lib="0" loc="(310,330)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
  <circuit name="LU_nand/nor">
    <a name="circuit" val="LU_nand/nor"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(290,220)" to="(360,220)"/>
    <wire from="(420,60)" to="(420,280)"/>
    <wire from="(580,190)" to="(650,190)"/>
    <wire from="(540,160)" to="(580,160)"/>
    <wire from="(270,190)" to="(290,190)"/>
    <wire from="(580,160)" to="(580,190)"/>
    <wire from="(580,230)" to="(580,260)"/>
    <wire from="(430,60)" to="(450,60)"/>
    <wire from="(290,190)" to="(290,210)"/>
    <wire from="(290,220)" to="(290,240)"/>
    <wire from="(420,60)" to="(430,60)"/>
    <wire from="(290,210)" to="(360,210)"/>
    <wire from="(450,140)" to="(490,140)"/>
    <wire from="(390,210)" to="(440,210)"/>
    <wire from="(700,210)" to="(790,210)"/>
    <wire from="(540,260)" to="(580,260)"/>
    <wire from="(270,240)" to="(290,240)"/>
    <wire from="(440,240)" to="(490,240)"/>
    <wire from="(580,230)" to="(650,230)"/>
    <wire from="(440,180)" to="(440,210)"/>
    <wire from="(390,220)" to="(440,220)"/>
    <wire from="(420,280)" to="(490,280)"/>
    <wire from="(440,180)" to="(490,180)"/>
    <wire from="(450,60)" to="(450,70)"/>
    <wire from="(450,100)" to="(450,140)"/>
    <wire from="(430,50)" to="(430,60)"/>
    <wire from="(440,220)" to="(440,240)"/>
    <comp lib="1" loc="(450,100)" name="NOT Gate">
      <a name="facing" val="south"/>
    </comp>
    <comp lib="1" loc="(540,160)" name="AND Gate"/>
    <comp lib="0" loc="(270,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(270,190)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(430,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(790,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(540,260)" name="AND Gate"/>
    <comp lib="6" loc="(488,54)" name="Text">
      <a name="text" val="1_NOR"/>
    </comp>
    <comp lib="6" loc="(492,28)" name="Text">
      <a name="text" val="0_NAND"/>
    </comp>
    <comp lib="1" loc="(700,210)" name="OR Gate"/>
    <comp loc="(390,210)" name="nand/nor"/>
  </circuit>
</project>
