---
title: Partie 4 - L'assembleur
date: 2023-10-27 10:00:00
categories: [Reverse, Introduction au reverse]
tags: [x86, reverse, linux]     # TAG names should always be lowercase
author: kabeche
toc: true
---

# L'assembleur

## Introduction 

> On peut enfin commencer √† faire de l'assembleur ouuu üôÑ ?
{: .prompt-info }

Nous y voil√† ! Dans ce long chapitre nous allons aborder l'assembleur sous divers aspects. Tout d'abord, nous n'allons pas voir directement toutes les instructions assembleur existantes et imaginables mais nous allons poursuivre notre lanc√©e afin de continuer √† faire **des liens** entre *reverse* et fonctionnement d'un programme. 

Ainsi, nous allons nous int√©resser dans un premier temps √† la repr√©sentation assembleur des principaux √©l√©ments d'un programme, par exemple :

- les fonctions
- les variables (locales, dynamiques, globales, statiques ...)
- les structures, tableaux et objets
- le passage des arguments
- la r√©cup√©ration de la valeur de retour
- les boucles
- les conditions
- etc.

Je vous propose √©galement de nous int√©resser dans ce chapitre et les suivants aux outils que l'on utilise quasi-syst√©matiquement en *reverse* comme les **d√©sassembleurs**, **d√©compilateurs** et **d√©bogueurs**.

En fait c'est √† partir de ce chapitre que l'on entre de plus en plus dans le monde de la **r√©tro-ing√©nierie**. C'est vrai que de prime abord les notions que nous allons voir vont para√Ætre complexes voire bizarres. Mais au fur et √† mesure que nous avan√ßons vous allez vous y habituer et, je l'esp√®re üòÖ, trouver √ßa int√©ressant et amusant ü§©ü•≥ !

## Qu'est-ce que l'assembleur ?

**L'assembleur** ou **langage machine**, est le langage le plus bas niveau qu'il puisse y avoir. Par "plus bas niveau" on entend qu'il s'agit d'un langage compris **directement** par l'ordinateur et plus pr√©cis√©ment par le **processeur**.

En fait, c'est le **processeur** qui se charge **d'ex√©cuter** toutes les instructions assembleur. Que ce soit les acc√®s en m√©moire vive (RAM), les calculs, les appels de fonctions, bref, c'est lui **LE cerveau** de l'ordinateur.

Avant de pouvoir coder dans des langages plut√¥t facilement compr√©hensible par des humains, les programmes √©taient d√©velopp√©s en assembleur, ce qui permettait de faire ex√©cuter le processeur les instructions que l'on voulait.

De nos jours, les d√©veloppeurs privil√©gient des langages plus **haut niveau** qui offrent de nouveaux paradigmes de programmation comme la programmation orient√©e objet (ou [POO](https://fr.wikipedia.org/wiki/Programmation_orient%C3%A9e_objet)),  la programmation parall√®le et concurrente ...

Ainsi, l'assembleur est beaucoup moins utilis√© en tant que langage de programmation qu'il ne l'√©tait auparavant. Si, en tant que *reverser*, on s'emb√™te √† apprendre l'assembleur c'est parce que l'on doit pouvoir **comprendre**, en mettant la main dans le cambouis, ce que fait un **programme compil√©** lorsque les outils de *reverse* ne nous permettent pas d'aller plus loin. Cela arrive notamment avec les programmes fortement **obfusqu√©s** (ou prot√©g√©s).

Cependant, l'assembleur √©tant le langage le plus bas niveau, il est utilis√© dans les projets o√π il est n√©cessaire d'√™tre **le plus performant possible** en termes d'op√©rations, calculs etc. Exemple : les projets orient√©s "temps r√©el" ou les projets li√©s au d√©codage d'audio/vid√©o.

A titre d'exemple, le r√©cent projet [dav1d](https://github.com/videolan/dav1d) qui est un d√©codeur du codec **AV1** dispose de plus de 200 000 lignes d'assembleur ü§Ø ! 

![](/assets/images/introduction_au_reverse/lot_of_asm.png)

Sur l'√©mission **Underscore_** de Micode, ils [expliquent](https://youtu.be/Kv4FzAdxclA?feature=shared&t=900) que ce choix leur permet d'atteindre un facteur **x10** en termes de rapidit√©.

Comme quoi, l'assembleur a de beaux jours devant lui üòé !

## üî¢ Une assembl√©e d'assembleurs

Etant donn√© que l'assembleur est le langage machine ex√©cut√©e directement par le processeur, il faut que le processeur puisse le comprendre. On pourrait donc penser qu'il n'y a qu'un seul type d'assembleur mais ce n'est pas aussi simple que cela.

En effet, de la m√™me mani√®re qu'il y a **diff√©rents carburants** (diesel, essence, k√©ros√®ne ...) pour les moteurs, il existe diff√©rents **langages assembleur** (x86, ARM, MIPS, RISC-V ...) selon le processeur. Pour pousser l'analogie un peu plus loin, il faut voir un **langage assembleur** un peu comme un **carburant**.

C'est-√†-dire que c'est une source que l'on donne en entr√©e au moteur (processeur) afin qu'il puisse fonctionner. De mani√®re g√©n√©rale, on sait qu'un carburant est br√ªl√© afin de produire des explosions qui font tourner le moteur. 

Il peut y avoir tout de m√™me de petites diff√©rences : un **moteur diesel** est plus "long √† la d√©tente" qu'un **moteur essence** qui est plus nerveux. Un moteur essence allum√© a encore besoin d'utiliser les bougies pour provoquer des explosions alors que le moteur diesel peut provoquer les explosions qu'avec des compressions.

Ainsi, d'un point de vu "macro", il n' y a pas tellement de diff√©rence entre un programme compil√© pour x86 ( processeurs utilis√©s par AMD et Intel) ou ARM (processeurs utilis√©s sur la majorit√© des smartphones, Mac ...) du point de vue d'un programmeur ou de l'utilisateur (quoique peut √™tre la taille de l'ex√©cutable final).

Mais en termes d'ex√©cution, √† l‚Äô≈ìil nu, personne ne pourrait savoir de quel processeur il s'agit. Par contre, si on fait le *reverse* üßê de deux applications , l'une compil√© en x86 et l'autre en ARM, nous verrons que **l'assembleur utilis√© n'est pas le m√™me** !

Pour vous illustrer ces propos, prenons l'exemple d'une fonction tr√®s simple qui ne fait que retourner 0 :

```cpp
int rien() 
{
	return 0;
}
```
Voici comment va √™tre compil√©e cette fonction selon diff√©rents langages assembleurs (vous pouvez essayer aussi sur [ce site](https://godbolt.org/)) :

- **x86_64** :
```nasm
		push rbp
		mov rbp, rsp
		mov eax, 0
		pop rbp
		ret
```
- **ARM** :
```nasm
        mov     w0, 0
        ret
```
- **MIPS** : 
```nasm
        addiu   $sp,$sp,-8
        sw      $fp,4($sp)
        move    $fp,$sp
        move    $2,$0
        move    $sp,$fp
        lw      $fp,4($sp)
        addiu   $sp,$sp,8
        jr      $31
        nop
```
- **RISC-V** : 
```nasm
        addi    sp,sp,-16
        sd      s0,8(sp)
        addi    s0,sp,16
        li      a5,0
        mv      a0,a5
        ld      s0,8(sp)
        addi    sp,sp,16
        jr      ra
```

Ce sont les 4 langages d'assembleur les plus utilis√©s. Il y en a plein d'autres mais qui ne sont pas forc√©ment encore tr√®s utilis√©s, autant ne pas nous y attarder (exemple : [l'assembleur de votre TI-82](https://fr.wikibooks.org/wiki/Programmation_Assembleur_Z80) ü§ì).

> On parle √©galement de **d'architectures** pour parler des **diff√©rents langages** d'assembleur.
{: .prompt-tip }

Comme vous pouvez le constater, certains assembleurs sont plus verbeux que d'autres üòÖ. Nous aurons l'occasion de comprendre pourquoi il y a de telles diff√©rences.

> Vous pouvez voir quelle est l'architecture de votre PC en utilisant les commandes :
> - `lscpu | grep Arch` sous **Linux**
> - `$env:PROCESSOR_ARCHITECTURE` dans Power Shell sous **Windows**
{: .prompt-tip }

## Une question de taille

Comme s'il n'y avait pas d√©j√† assez de soucis comme √ßa, sachez qu'il y a √©galement au sein d'une m√™me architecture **diff√©rentes versions** notamment li√©es √† la taille des donn√©es que le processeur peut traiter directement.

Par exemple l'assembleur **x86** d'Intel et AMD est une version **32 bits** alors que la version **x86_64** est une version **64 bits**.

> On appelle souvent l'architecture **x86_64** : **AMD64** (m√™me s'il s'agit d'un processeur Intel)
{: .prompt-tip }

> Quelles est la diff√©rence entre de l'assembleur **32 bits et 64 bits** ?
{: .prompt-info }

La principale diff√©rence est qu'un processeur va pouvoir directement traiter des donn√©es de **64 bits d'un coup**, l√† o√π un processeur 32 bits va devoir traiter **32 bits par 32 bits**. 

En effet un processeur dispose de **registres** qui sont en quelque sorte de petites zones m√©moire **dans le processeur**. Cela lui permet de faire certaines op√©rations (calculs, d√©placement de valeurs, stockage ...) sans avoir √† passer par la RAM qui se situe plus loin, ce qui implique des performances moins √©lev√©es dans le cas o√π la m√©moire serait utilis√©e. 

L'avantage de ces registres est qu'ils permettent au processeur d'√™tre plus performant. Leur principale inconv√©nient est qu'il n'y en a pas beaucoup, de l'ordre de la **dizaine** voire **vingtaine**.

Les constructeurs **ne savaient pas** r√©aliser des registres de 64 bits √† l'√©poque, c'est pourquoi les anciens processeurs utilisent 32 bits alors que les plus r√©cents utilisent 64 bits car leurs registres sont d√©sormais de 64 bits.

C'est un peu comme la diff√©rence entre un **moteur essence V8** et un **moteur essence V12**. Certes le carburant peut √™tre plus ou moins le m√™me mais les performances ne seront pas pareilles.

C'est pourquoi de nos jours nous avons des OS 64 bits et des applications 64 bits : c'est plus rapide üöÄ ! De plus, un OS 64 bits est **r√©trocompatible**. Cela signifie qu'il pourra ex√©cuter des programmes compil√©s en assembleur 32 bits. Evidemment l'inverse n'est pas possible.

Ainsi, les **principales diff√©rences** qu'il est possible de constater entre deux assembleurs de tailles diff√©rentes est la taille des registres utilis√©s.

Voici quelques exemples :

- Diff√©rences entre **x86** (32 bits) et **x86_64** (64 bits) :
	- **x86** :
	```nasm
		push    ebp
		mov     ebp, esp
		xor     eax, eax
		pop     ebp
		ret
	```
	- **x86_64** :
	```nasm
		push    rbp
		mov     rbp, rsp
		xor     rax, rax
		pop     rbp
		ret
	```
- Diff√©rences entre **ARM 32** et **ARM 64** :
	- **ARM 32** :
	```nasm
	    push    {r7}
        add     r7, sp, #0
        movs    r3, #0
        mov     r0, r3
        mov     sp, r7
        ldr     r7, [sp], #4
        bx      lr
	```
	- **ARM 64** :
	```nasm
		mov     x0, 0
		ret
	```
- Diff√©rences entre **RISC-V 32** et **RISC-V 64** :
	- **RISC-V 32** :
	```nasm
	    addi    sp,sp,-16
        sw      s0,12(sp)
        addi    s0,sp,16
        li      a5,0
        mv      a0,a5
        lw      s0,12(sp)
        addi    sp,sp,16
        jr      ra
	```
	- **RISC-V 64** :
	```nasm
		addi    sp,sp,-16
        sd      s0,8(sp)
        addi    s0,sp,16
        li      a5,0
        mv      a0,a5
        ld      s0,8(sp)
        addi    sp,sp,16
        jr      ra 	
	```
Finalement, on remarque que les principales diff√©rences subsistent dans les noms des registres utilis√©s : `eax`/`rax`, `r0`/`x0` o√π le registre de gauche est de 32 bits alors que celui de droite est de 64 bits.

> La version **ARM 64** a effectivement effectu√© pas mal d'optimisations pour en arriver √† limiter drastiquement le nombre d'instructions n√©cessaires pour une t√¢che donn√©e.
{: .prompt-tip }

## CISC vs RISC

Toutes ces architectures peuvent √™tre class√©es en **deux cat√©gories** :

- **CISC** (Complex Instruction Set Computer) : Microprocesseur √† jeu d'instruction √©tendu. Cela signifie que le nombre d'octets pour repr√©senter une instruction **n'est pas fixe**. Cela peut √™tre 1 octets, 3 octets voire 15 octets
- **RISC** (Reduced Instruction Set Computer) : Microprocesseur √† jeu d'instructions r√©duit. Cela signifie que le nombre d'octets pour repr√©senter une instruction **est fixe**. Par exemple pour :
	- **ARM** : 2 ou 4 octets
	- **RISC-V** : 4, 8 ou 16 octets

> Je ne comprends pas ce que veut dire "le nombre d'octets pour repr√©senter une instruction". C'est quoi la taille d'une instruction ? Le nombre de caract√®res dans `push    rbp` par exemple ü§î ?
{: .prompt-info }

En fait, il faut que vous sachiez une chose. Quand on dit que l'assembleur est un langage machine ce **n'est pas totalement vrai**. En r√©alit√©, le processeur ne va pas ex√©cuter une instruction qui lui dit de mettre la valeur `0` dans le registre `eax` avec `mov eax, 0` : il ne sait ni ce qu'est `mov`, ni ce que l'on appelle `eax`. 

Par contre, si le processeur re√ßoit les 5 octets suivants `b8 00 00 00 00`, eh bien il saura directement qu'il doit mettre la valeur `0` dans un certain registre (que nous appelons, nous humains, `eax`).

Vous vous demandez s√ªrement d'o√π sort cette suite de 5 octets. Je ne l'ai pas sortie de mon chapeau. En effet, le code d'op√©ration de l'instruction `mov eax, 0` est `b8 00 00 00 00`. Ces octets, c'est ce que l'on appelle les **opcodes**. Ce sont les donn√©es que le processeur va r√©ellement **ex√©cuter**. Vous vous souvenez, quand vous √©tiez petits, on vous disait "l'ordinateur ne comprend que les suites de 0 et de 1". 

√áa tombe bien ! `b8 00 00 00 00` est la suite de 0 et de 1 suivante : `10111000 00000000 00000000 00000000 00000000`. En tant qu'humain, on pr√©f√®re √©videmment que cela reste affich√© en hexad√©cimal et m√™me sous la forme `mov eax, 0` ü§ó.

![](/assets/images/introduction_au_reverse/accnet_proc.png)

Pour revenir √† la notion de RISC et CISC, prenons l'exemple d'une fonction main (qui ne fait que retourner 0) compil√©e pour **x86_64** et **ARM 32**.

- **x86_64** :

![](/assets/images/introduction_au_reverse/x86_main.png)

- **ARM 32** :

![](/assets/images/introduction_au_reverse/arm32_main.png)

- ‚ö™ : adresses
- üîµ : opcodes
- üü¢ : instructions

Ce qui est encadr√© en bleu repr√©sente les **opcodes** g√©n√©r√©s apr√®s compilation. Afin d'obtenir du code compr√©hensible pour un humain, une √©tape de **d√©sassemblage** est r√©alis√©e. On obtient alors le code encadr√© en vert. 

Le **d√©sassemblage** est l'√©tape qui consiste √† passer des **opcodes** aux **instructions assembleur** associ√©es, compr√©hensibles par des humains.

Enfin, les adresses des instructions en m√©moire sont encadr√©es en gris.

Finalement, ce que re√ßoit r√©ellement un processeur n'est pas ce qui est encadr√© en vert mais plut√¥t ce qui l'est **en bleu** ! Ainsi, afin d'ex√©cuter la fonction `main`, un processeur x86 ex√©cutera la suite d'octets suivante : `f3 0f 1e fa 55 48 89 e5 b8 00 00 00 00 5d c3`.

On remarque √©galement la diff√©rence entre le type **CISC de x86** et **RISC d'ARM** : les instructions en ARM sont soit cod√©es sur 2 ou 4 octets, ni plus ni moins alors qu'en x86, il n'y a, presque, pas de contraintes ! 

> Le fait d'utiliser des tailles d'instructions qui varient dans les architectures CISC comme x86 permet d'utiliser des **opcodes plus petits pour les instructions les plus courantes**.
> 
> Par exemple, les instructions `push rbp`, `pop rbp` et `ret` sont pr√©sentes dans quasiment toutes les fonctions d'un programme C / C++. Elles sont donc repr√©sent√©es avec un opcode d'un seul octet, ce qui permet de **r√©duire la taille du programme**.
> 
> En effet, une cons√©quence d'utiliser un jeu d'instruction r√©duit dans RISC est qu'il faudra **plus d'instructions** pour r√©aliser une t√¢che. Qui dit plus d'instructions dit plus d'opcodes et donc dit un programme (l√©g√®rement) **plus volumineux**.
> 
> C'est pourquoi dans les pr√©c√©dents exemples, ARM, MIPS et RISC-V semblaient plus verbeux.
{: .prompt-tip }

## Le boutisme 

Le **boutisme** (ou **endianness** üá¨üáß) est une mani√®re de repr√©senter les donn√©es en m√©moire. En fait, quand on se penche sur la question du stockage de donn√©es en m√©moire, on fait rapidement face √† un probl√®me.

**Le probl√®me** : J'ai l'entier de 4 octets (32 bits donc) suivant `0xaabbccdd` que je souhaite stocker dans la zone m√©moire suivante constitu√©e seulement de 4 octets :

```
M√©moire :

[0] -> ?
[1] -> ?
[2] -> ?
[3] -> ?
```

La question que l'on peut l√©gitimement se poser est : quel est l'indice 0 dans  `0xaabbccdd`, `'0xaa'` ou `'0xdd'` ? 

En gros, par quel bout commence-t-on ? Par l'octet de poids fort `0xaa`, de gauche √† droite ? Ou l'octet de poids faible `0xdd` de droite √† gauche ?

Il y a ainsi **deux mani√®res** de faire. Ceux qui ont r√©pondu `0xaa` √† la pr√©c√©dente question vont stocker la *string* en m√©moire de cette mani√®re :

```
BE -> Big Endian

[0] -> 0xaa
[1] -> 0xbb
[2] -> 0xcc
[3] -> 0xdd
```

La seconde mani√®re, pour ceux qui ont r√©pondu `0xdd` est :

```
LE -> Little Endian

[0] -> 0xdd
[1] -> 0xcc
[2] -> 0xbb
[3] -> 0xaa
```

La premi√®re m√©thode est le ***Big Endian*** (Grand Boutiste üá´üá∑) abr√©g√© en **BE**.
La seconde m√©thode est le ***Little Endian*** (Petit Boutiste üá´üá∑) abr√©g√© en **LE**. 

Il faut savoir que c'est le *Little Endian* qui est le plus utilis√© (en ARM, x86, MIPSel, ...) bien que la valeur affich√©e en m√©moire semble √™tre "√† l'envers" contrairement au *Big Endian*.

> Alors l√†, je suis perdu !
> 
> On parlait d'assembleur il y a quelques instants et d'un coup, on parle de big indien et petit bouddhiste ü§®
{: .prompt-info }

Vous en faites pas, c'est normal si vous n'√™tes pas encore totalement √† l'aise avec le boutisme ! Il s'agit d'une notion qu'il faut garder dans un coin de la t√™te afin de ne pas s'√©tonner que certaines valeurs soient stock√©es "√† l'envers" en m√©moire. 

C'est √† force d'utiliser un *debugger* et de d√©cortiquer la m√©moire d'un programme que l'on s'y habitue petit √† petit.

## R√©sum√© de chaque architecture

Apr√®s avoir r√©alis√© ces diff√©rentes comparaisons, voici un petit r√©sum√© des sp√©cificit√©s et diff√©rences entre les diff√©rentes architectures.

### x86

- **Principales √©volutions** : x86 (version 32 bits), x87 (permet le calcul en virgule flottante) et x86_64 (version 64 bits)
- **Jeu d'instructions** : CISC
- **Taille des opcodes** : Variable. De 1 √† 15 octets 
- **Boutisme** : Little Endian (LE)
- **Sp√©cificit√©s** : Utilis√© par Intel et AMD
- **Noms des principaux registres** : En version 32 bits : `eax`,`ebx`,`ecx`,`edx`,`edi`,`esi`,`eip`,`esp`,`ebp` ... Remplacer le `e` du d√©but du nom du registre par un `r` pour avoir la version 64 bits (ex : `rax`)
- **Utilis√© dans** : la majorit√© des PC, serveurs et stations de travail

### ARM

- **Principales √©volutions** : ARMv1 √† ARMv7 (versions 32 bits) puis ARMv8 (versions 64 bits)
- **Jeu d'instructions** : RISC
- **Taille des opcodes** : 2 ou 4 octets
- **Boutisme** : Little Endian (LE)
- **Sp√©cificit√©s** : Un mode "Thumb" qui peut √™tre activ√© et d√©sactiv√© √† tout moment. Il s'agit d'un mode qui utilise des instructions de plus petite taille (2 octets). Il est initialement utilis√© pour des appareils dont l'espace m√©moire est limit√© (ex: IoT).
- **Noms des principaux registres** : En version 32 bits : `r0`, `r1`, `r2`, `r3`, `sp`, `lr` ,`pc` ... Remplacer le `r` de d√©but des noms de registres par `x` pour avoir la version 64 bits
- **Utilis√© dans** : les smartphones, tablettes, IoT, Macbook, iMac ...

### MIPS

- **Principales √©volutions** : MIPS I √† MIPS V, MIPS32, MIPS64 ...
- **Jeu d'instructions** : RISC
- **Taille des opcodes** : 4 octets
- **Boutisme** : MIPSel Little Endian (LE) ou Big Endian (BE)
- **Noms des principaux registres** : 1. `$zero`, `$at`, `$v0-$v1`, `$a0-$a3`, `$t0-$t9`, `$s0-$s7`, `$t8-$t9`, `$k0-$k1`, `$gp`, `$sp`, `$fp`
- **Utilis√© dans** : Consoles (Playstation 1 et 2, Nintendo 64 ...), routeurs, syst√®mes embarqu√©s
- **Sp√©cificit√©s** : [Branch delay](https://en.wikipedia.org/wiki/Delay_slot): les instructions de sauts sont ex√©cut√©es avec l'instruction situ√©e imm√©diatement apr√®s (en-dessous) du saut. 

Par exemple, si on se situe dans une zone de code **A** et qu'il y a un saut vers une zone de code **B**, en ARM ou x86, lorsque le saut est effectu√©, la prochaine instruction ex√©cut√©e est dans la zone **B**. 

Tandis qu'en MIPS, sachant qu'il y a une sorte de "**retard**" lors d'un saut, la prochaine instruction ex√©cut√©e apr√®s le saut est celle qui √©tait en dessous de l‚Äôinstruction de saut dans la zone A. 

Prenons l'exemple suivant (m√™me si on ne sait pas ce que fait chacune de ces instructions) :

![](/assets/images/introduction_au_reverse/delay_branch_bis.png)

Dans cet exemple, lors du saut (ou branchement) `bne`, l'instruction `nop` est ex√©cut√©e avant `li`. Alors que dans les autres architectures (ARM, x86 ...), les instructions ex√©cut√©es seraient tout simplement `bne` puis `li`.

Pour r√©sumer, en MIPS, √† chaque fois qu'un branchement est r√©alis√©, l'instruction situ√©e **imm√©diatement apr√®s** l'instruction de saut est **d'abord ex√©cut√©e** avant l'instruction "de destination".

### RISC-V

- **Jeu d'instructions** : RISC (merci Sherlock üïµÔ∏è‚Äç‚ôÇÔ∏è !)
- **Taille des opcodes** : 4, 8 ou 16 octets
- **Boutisme** : *Little Endian* (LE)
- **Sp√©cificit√©s** : *Open source*. Assez r√©cent (2014). 
- **Noms des principaux registres** : `x0-x31`
- **Utilis√© dans** : de plus en plus d'appareils m√™me si la part du march√© repr√©sent√©e est, √† ce jour, encore tr√®s faible face √† ARM ou x86

## üìã Synth√®se

- L'assembleur est le **langage le plus bas niveau** permettant de donner des instructions au processeur afin qu'il les ex√©cute
- Il existe plusieurs assembleurs (ou **architectures**) en fonction du processeur utilis√©
- Plusieurs **√©volutions** ont eu lieu dont l'augmentation de tailles des donn√©es manipul√©es (32, 64 bits ...)
- Le processeur n'ex√©cute "r√©ellement" que les **opcodes** qui sont des valeurs souvent repr√©sent√©es en hexad√©cimal
- La taille des opcodes peut √™tre fixe (**RISC**) ou variable (**CISC**)
- Il existe diff√©rentes mani√®res de repr√©senter des donn√©es en m√©moire, en commen√ßant par l'octet de poids faible, c'est le ***Little Endian***, le plus utilis√©. Ou en commen√ßant par l'octet de poids fort, c'est le ***Big Endian***.