Fitter report for UART
Mon Dec  4 08:40:50 2023
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |UART_PR|NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0tg1:auto_generated|ALTSYNCRAM
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec  4 08:40:50 2023          ;
; Quartus Prime Version              ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                      ; UART                                           ;
; Top-level Entity Name              ; UART_PR                                        ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6E22C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 5,639 / 6,272 ( 90 % )                         ;
;     Total combinational functions  ; 5,115 / 6,272 ( 82 % )                         ;
;     Dedicated logic registers      ; 3,119 / 6,272 ( 50 % )                         ;
; Total registers                    ; 3119                                           ;
; Total pins                         ; 31 / 92 ( 34 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 161,472 / 276,480 ( 58 % )                     ;
; Embedded Multiplier 9-bit elements ; 6 / 30 ( 20 % )                                ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processor 3            ;   2.4%      ;
;     Processor 4            ;   2.3%      ;
;     Processor 5            ;   2.3%      ;
;     Processor 6            ;   2.3%      ;
;     Processor 7            ;   2.3%      ;
;     Processor 8            ;   2.3%      ;
;     Processors 9-16        ;   2.2%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8660 ) ; 0.00 % ( 0 / 8660 )        ; 0.00 % ( 0 / 8660 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8660 ) ; 0.00 % ( 0 / 8660 )        ; 0.00 % ( 0 / 8660 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8199 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 198 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 251 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/output_files/UART.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,639 / 6,272 ( 90 % )     ;
;     -- Combinational with no register       ; 2520                       ;
;     -- Register only                        ; 524                        ;
;     -- Combinational with a register        ; 2595                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2873                       ;
;     -- 3 input functions                    ; 1230                       ;
;     -- <=2 input functions                  ; 1012                       ;
;     -- Register only                        ; 524                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4778                       ;
;     -- arithmetic mode                      ; 337                        ;
;                                             ;                            ;
; Total registers*                            ; 3,119 / 6,684 ( 47 % )     ;
;     -- Dedicated logic registers            ; 3,119 / 6,272 ( 50 % )     ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 392 / 392 ( 100 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 31 / 92 ( 34 % )           ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 29 / 30 ( 97 % )           ;
; Total block memory bits                     ; 161,472 / 276,480 ( 58 % ) ;
; Total block memory implementation bits      ; 267,264 / 276,480 ( 97 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 30 ( 20 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 10                         ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 24.0% / 24.5% / 23.4%      ;
; Peak interconnect usage (total/H/V)         ; 48.2% / 51.7% / 43.3%      ;
; Maximum fan-out                             ; 2662                       ;
; Highest non-global fan-out                  ; 884                        ;
; Total fan-out                               ; 29393                      ;
; Average fan-out                             ; 3.36                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                   ;
+---------------------------------------------+----------------------+--------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                  ; pzdyqx:nabboc      ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                ; Low                            ;
;                                             ;                      ;                    ;                    ;                                ;
; Total logic elements                        ; 5332 / 6272 ( 85 % ) ; 129 / 6272 ( 2 % ) ; 178 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2377                 ; 54                 ; 89                 ; 0                              ;
;     -- Register only                        ; 500                  ; 8                  ; 16                 ; 0                              ;
;     -- Combinational with a register        ; 2455                 ; 67                 ; 73                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                    ;                                ;
;     -- 4 input functions                    ; 2743                 ; 54                 ; 76                 ; 0                              ;
;     -- 3 input functions                    ; 1169                 ; 18                 ; 43                 ; 0                              ;
;     -- <=2 input functions                  ; 920                  ; 49                 ; 43                 ; 0                              ;
;     -- Register only                        ; 500                  ; 8                  ; 16                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Logic elements by mode                      ;                      ;                    ;                    ;                                ;
;     -- normal mode                          ; 4508                 ; 117                ; 153                ; 0                              ;
;     -- arithmetic mode                      ; 324                  ; 4                  ; 9                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Total registers                             ; 2955                 ; 75                 ; 89                 ; 0                              ;
;     -- Dedicated logic registers            ; 2955 / 6272 ( 47 % ) ; 75 / 6272 ( 1 % )  ; 89 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Total LABs:  partially or completely used   ; 366 / 392 ( 93 % )   ; 14 / 392 ( 4 % )   ; 16 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                    ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                  ; 0                              ;
; I/O pins                                    ; 31                   ; 0                  ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 30 ( 20 % )      ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 161472               ; 0                  ; 0                  ; 0                              ;
; Total RAM block bits                        ; 267264               ; 0                  ; 0                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 29 / 30 ( 96 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 7 / 12 ( 58 % )      ; 2 / 12 ( 16 % )    ; 0 / 12 ( 0 % )     ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                    ;                    ;                                ;
; Connections                                 ;                      ;                    ;                    ;                                ;
;     -- Input Connections                    ; 2939                 ; 73                 ; 135                ; 2                              ;
;     -- Registered Input Connections         ; 2757                 ; 30                 ; 98                 ; 0                              ;
;     -- Output Connections                   ; 263                  ; 4                  ; 220                ; 2662                           ;
;     -- Registered Output Connections        ; 4                    ; 3                  ; 220                ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Internal Connections                        ;                      ;                    ;                    ;                                ;
;     -- Total Connections                    ; 28336                ; 585                ; 1045               ; 2671                           ;
;     -- Registered Connections               ; 13650                ; 305                ; 733                ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; External Connections                        ;                      ;                    ;                    ;                                ;
;     -- Top                                  ; 200                  ; 31                 ; 307                ; 2664                           ;
;     -- pzdyqx:nabboc                        ; 31                   ; 0                  ; 46                 ; 0                              ;
;     -- sld_hub:auto_hub                     ; 307                  ; 46                 ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2664                 ; 0                  ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Partition Interface                         ;                      ;                    ;                    ;                                ;
;     -- Input Ports                          ; 53                   ; 11                 ; 87                 ; 2                              ;
;     -- Output Ports                         ; 22                   ; 4                  ; 104                ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Registered Ports                            ;                      ;                    ;                    ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                  ; 3                  ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 3                  ; 60                 ; 0                              ;
;                                             ;                      ;                    ;                    ;                                ;
; Port Connectivity                           ;                      ;                    ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                  ; 3                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                  ; 29                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                  ; 68                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 2                  ; 73                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                  ; 72                 ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; i_CLK             ; 23    ; 1        ; 0            ; 11           ; 7            ; 250                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_Control_Port[0] ; 88    ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_Control_Port[1] ; 89    ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_Control_Port[2] ; 90    ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_Control_Port[3] ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_RX              ; 115   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_Reset           ; 25    ; 2        ; 0            ; 11           ; 21           ; 5                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[0]      ; 72    ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[1]      ; 73    ; 5        ; 34           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[2]      ; 74    ; 5        ; 34           ; 2            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[3]      ; 75    ; 5        ; 34           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[4]      ; 76    ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[5]      ; 77    ; 5        ; 34           ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[6]      ; 80    ; 5        ; 34           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_TX_Data[7]      ; 83    ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DATA_LCD[0]      ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[1]      ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[2]      ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[3]      ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[4]      ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[5]      ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[6]      ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_LCD[7]      ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENA              ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RS               ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RW               ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_Status_Leds[0] ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_Status_Leds[1] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_Status_Leds[2] ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_Status_Leds[3] ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_TX             ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; o_Status_Leds[2]        ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; o_Status_Leds[3]        ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; RW                      ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 1 / 14 ( 7 % )    ; 2.5V          ; --           ;
; 5        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 3 / 10 ( 30 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 13 ( 15 % )   ; 2.5V          ; --           ;
; 8        ; 5 / 12 ( 42 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; DATA_LCD[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; DATA_LCD[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; DATA_LCD[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; DATA_LCD[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; DATA_LCD[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; DATA_LCD[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; i_CLK                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; i_Reset                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; i_TX_Data[0]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; i_TX_Data[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; i_TX_Data[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; i_TX_Data[3]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; i_TX_Data[4]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; i_TX_Data[5]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; i_TX_Data[6]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; i_TX_Data[7]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; o_Status_Leds[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; o_Status_Leds[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; o_Status_Leds[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; o_Status_Leds[3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; i_Control_Port[0]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; i_Control_Port[1]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; i_Control_Port[2]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; i_Control_Port[3]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; o_TX                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; i_RX                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RW                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RS                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; DATA_LCD[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; ENA                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; DATA_LCD[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; i_CLK                                                               ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; o_Status_Leds[0]  ; Incomplete set of assignments ;
; o_Status_Leds[1]  ; Incomplete set of assignments ;
; o_Status_Leds[2]  ; Incomplete set of assignments ;
; o_Status_Leds[3]  ; Incomplete set of assignments ;
; o_TX              ; Incomplete set of assignments ;
; RS                ; Incomplete set of assignments ;
; RW                ; Incomplete set of assignments ;
; ENA               ; Incomplete set of assignments ;
; DATA_LCD[0]       ; Incomplete set of assignments ;
; DATA_LCD[1]       ; Incomplete set of assignments ;
; DATA_LCD[2]       ; Incomplete set of assignments ;
; DATA_LCD[3]       ; Incomplete set of assignments ;
; DATA_LCD[4]       ; Incomplete set of assignments ;
; DATA_LCD[5]       ; Incomplete set of assignments ;
; DATA_LCD[6]       ; Incomplete set of assignments ;
; DATA_LCD[7]       ; Incomplete set of assignments ;
; i_CLK             ; Incomplete set of assignments ;
; i_Reset           ; Incomplete set of assignments ;
; i_Control_Port[0] ; Incomplete set of assignments ;
; i_TX_Data[0]      ; Incomplete set of assignments ;
; i_TX_Data[7]      ; Incomplete set of assignments ;
; i_TX_Data[6]      ; Incomplete set of assignments ;
; i_TX_Data[5]      ; Incomplete set of assignments ;
; i_TX_Data[4]      ; Incomplete set of assignments ;
; i_Control_Port[3] ; Incomplete set of assignments ;
; i_TX_Data[3]      ; Incomplete set of assignments ;
; i_Control_Port[2] ; Incomplete set of assignments ;
; i_TX_Data[2]      ; Incomplete set of assignments ;
; i_Control_Port[1] ; Incomplete set of assignments ;
; i_TX_Data[1]      ; Incomplete set of assignments ;
; i_RX              ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; |UART_PR                                                                                                                                ; 5639 (189)  ; 3119 (39)                 ; 0 (0)         ; 161472      ; 29   ; 6            ; 0       ; 3         ; 31   ; 0            ; 2520 (147)   ; 524 (1)           ; 2595 (43)        ; |UART_PR                                                                                                                                                                                                                                                                                                                                                                                               ; UART_PR                                       ; work         ;
;    |HexToAscii:rx1|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |UART_PR|HexToAscii:rx1                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx2|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:rx2                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx3|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:rx3                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx4|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:rx4                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx5|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:rx5                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx6|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:rx6                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx7|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:rx7                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:rx8|                                                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |UART_PR|HexToAscii:rx8                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx1|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:tx1                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx2|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:tx2                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx3|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:tx3                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx4|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:tx4                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx5|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |UART_PR|HexToAscii:tx5                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx6|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |UART_PR|HexToAscii:tx6                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx7|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |UART_PR|HexToAscii:tx7                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |HexToAscii:tx8|                                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |UART_PR|HexToAscii:tx8                                                                                                                                                                                                                                                                                                                                                                                ; HexToAscii                                    ; work         ;
;    |NIOS2:U_SoftProcessor|                                                                                                              ; 4522 (0)    ; 2706 (0)                  ; 0 (0)         ; 161472      ; 29   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1816 (0)     ; 485 (0)           ; 2221 (0)         ; |UART_PR|NIOS2:U_SoftProcessor                                                                                                                                                                                                                                                                                                                                                                         ; NIOS2                                         ; nios2        ;
;       |NIOS2_Control_PIO:control_pio|                                                                                                   ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_Control_PIO:control_pio                                                                                                                                                                                                                                                                                                                                           ; NIOS2_Control_PIO                             ; NIOS2        ;
;       |NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|                                                                                           ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio                                                                                                                                                                                                                                                                                                                                   ; NIOS2_DIP_TX_Data_PIO                         ; NIOS2        ;
;       |NIOS2_DIP_TX_Data_PIO:uart_rx_data_reg|                                                                                          ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:uart_rx_data_reg                                                                                                                                                                                                                                                                                                                                  ; NIOS2_DIP_TX_Data_PIO                         ; NIOS2        ;
;       |NIOS2_ParsedLoop_IRQ:parsedloop_irq|                                                                                             ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_ParsedLoop_IRQ:parsedloop_irq                                                                                                                                                                                                                                                                                                                                     ; NIOS2_ParsedLoop_IRQ                          ; NIOS2        ;
;       |NIOS2_ParsedLoop_IRQ:uart_rx|                                                                                                    ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_ParsedLoop_IRQ:uart_rx                                                                                                                                                                                                                                                                                                                                            ; NIOS2_ParsedLoop_IRQ                          ; NIOS2        ;
;       |NIOS2_ParsedLoop_IRQ:uart_tx|                                                                                                    ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_ParsedLoop_IRQ:uart_tx                                                                                                                                                                                                                                                                                                                                            ; NIOS2_ParsedLoop_IRQ                          ; NIOS2        ;
;       |NIOS2_Start_Timer:start_timer|                                                                                                   ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_Start_Timer:start_timer                                                                                                                                                                                                                                                                                                                                           ; NIOS2_Start_Timer                             ; NIOS2        ;
;       |NIOS2_Start_Timer:uart_tx_start|                                                                                                 ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_Start_Timer:uart_tx_start                                                                                                                                                                                                                                                                                                                                         ; NIOS2_Start_Timer                             ; NIOS2        ;
;       |NIOS2_Status_LEDS_PIO:status_leds_pio|                                                                                           ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_Status_LEDS_PIO:status_leds_pio                                                                                                                                                                                                                                                                                                                                   ; NIOS2_Status_LEDS_PIO                         ; NIOS2        ;
;       |NIOS2_UART_RX_32_PO:uart_rx_32_po|                                                                                               ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 62 (62)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_UART_RX_32_PO:uart_rx_32_po                                                                                                                                                                                                                                                                                                                                       ; NIOS2_UART_RX_32_PO                           ; NIOS2        ;
;       |NIOS2_UART_RX_32_PO:uart_tx_32_po|                                                                                               ; 67 (67)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 64 (64)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_UART_RX_32_PO:uart_tx_32_po                                                                                                                                                                                                                                                                                                                                       ; NIOS2_UART_RX_32_PO                           ; NIOS2        ;
;       |NIOS2_UART_RX_STATUS_REG:uart_rx_status_reg|                                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_UART_RX_STATUS_REG:uart_rx_status_reg                                                                                                                                                                                                                                                                                                                             ; NIOS2_UART_RX_STATUS_REG                      ; NIOS2        ;
;       |NIOS2_UART_TX_DATA_REG:uart_tx_data_reg|                                                                                         ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_UART_TX_DATA_REG:uart_tx_data_reg                                                                                                                                                                                                                                                                                                                                 ; NIOS2_UART_TX_DATA_REG                        ; NIOS2        ;
;       |NIOS2_jtag_uart_0:jtag_uart_0|                                                                                                   ; 163 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (16)      ; 20 (1)            ; 97 (22)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                           ; NIOS2_jtag_uart_0                             ; NIOS2        ;
;          |NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                 ; NIOS2_jtag_uart_0_scfifo_r                    ; NIOS2        ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                    ; scfifo                                        ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                         ; scfifo_jr21                                   ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 21 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                    ; a_dpfifo_l011                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                            ; a_fefifo_7cf                                  ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                       ; cntr_do7                                      ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                            ; altsyncram_nio1                               ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                              ; cntr_1ob                                      ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                    ; cntr_1ob                                      ; work         ;
;          |NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                 ; NIOS2_jtag_uart_0_scfifo_w                    ; NIOS2        ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                    ; scfifo                                        ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                         ; scfifo_jr21                                   ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                    ; a_dpfifo_l011                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                            ; a_fefifo_7cf                                  ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                       ; cntr_do7                                      ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                            ; altsyncram_nio1                               ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                              ; cntr_1ob                                      ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                    ; cntr_1ob                                      ; work         ;
;          |alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|                                                                        ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 34 (34)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                             ; work         ;
;       |NIOS2_mm_interconnect_0:mm_interconnect_0|                                                                                       ; 1178 (0)    ; 449 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 595 (0)      ; 15 (0)            ; 568 (0)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0                       ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                  ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                   ; NIOS2_mm_interconnect_0_cmd_demux             ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                          ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_cmd_demux_001         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                              ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 50 (47)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                              ; 55 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 12 (8)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_004|                                                                              ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 5 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_004                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                              ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 4 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_006|                                                                              ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_006                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_007|                                                                              ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 0 (0)             ; 5 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_007                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_008|                                                                              ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_008                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_009|                                                                              ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 4 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_009                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_010|                                                                              ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 4 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_010                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_011|                                                                              ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 5 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_011                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_012|                                                                              ; 9 (7)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_012                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_013|                                                                              ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_013                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_014|                                                                              ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_014                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_015|                                                                              ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_015                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_016|                                                                              ; 13 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (7)        ; 1 (1)             ; 4 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_016                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_cmd_mux_002           ; NIOS2        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                      ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_router:router|                                                                                        ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 17 (17)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                         ; NIOS2_mm_interconnect_0_router                ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_router_001:router_001|                                                                                ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 14 (14)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                 ; NIOS2_mm_interconnect_0_router_001            ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_003|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_003                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_004|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_004                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_005|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_005                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_006|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_006                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_007|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_007                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_008|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_008                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_009|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_009                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_010|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_010                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_011|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_011                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_012|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_012                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_013|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_013                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_014|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_014                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_015|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_015                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_016|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_demux_002:rsp_demux_016                                                                                                                                                                                                                                                                           ; NIOS2_mm_interconnect_0_rsp_demux_002         ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                      ; 215 (215)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 59 (59)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                       ; NIOS2_mm_interconnect_0_rsp_mux               ; NIOS2        ;
;          |NIOS2_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                              ; 141 (141)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 100 (100)        ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                               ; NIOS2_mm_interconnect_0_rsp_mux_001           ; NIOS2        ;
;          |altera_avalon_sc_fifo:control_pio_s1_agent_rsp_fifo|                                                                          ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:control_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:dip_tx_data_pio_s1_agent_rsp_fifo|                                                                      ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dip_tx_data_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:parsedloop_irq_s1_agent_rsp_fifo|                                                                       ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:parsedloop_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:start_timer_s1_agent_rsp_fifo|                                                                          ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:status_leds_pio_s1_agent_rsp_fifo|                                                                      ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:status_leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_rx_32_po_s1_agent_rsp_fifo|                                                                        ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_32_po_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_rx_data_reg_s1_agent_rsp_fifo|                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_data_reg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_rx_s1_agent_rsp_fifo|                                                                              ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_rx_status_reg_s1_agent_rsp_fifo|                                                                   ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_status_reg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_tx_32_po_s1_agent_rsp_fifo|                                                                        ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_32_po_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_tx_data_reg_s1_agent_rsp_fifo|                                                                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_data_reg_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_tx_s1_agent_rsp_fifo|                                                                              ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:uart_tx_start_s1_agent_rsp_fifo|                                                                        ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_start_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_avalon_sc_fifo:vic_0_csr_access_agent_rsp_fifo|                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vic_0_csr_access_agent_rsp_fifo                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                         ; NIOS2        ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                    ; NIOS2        ;
;          |altera_merlin_slave_agent:control_pio_s1_agent|                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:control_pio_s1_agent                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:dip_tx_data_pio_s1_agent|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dip_tx_data_pio_s1_agent                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:parsedloop_irq_s1_agent|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:parsedloop_irq_s1_agent                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:start_timer_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_timer_s1_agent                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:status_leds_pio_s1_agent|                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:status_leds_pio_s1_agent                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_rx_32_po_s1_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_rx_32_po_s1_agent                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_rx_data_reg_s1_agent|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_rx_data_reg_s1_agent                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_rx_s1_agent|                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_rx_s1_agent                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_rx_status_reg_s1_agent|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_rx_status_reg_s1_agent                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_tx_32_po_s1_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_tx_32_po_s1_agent                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_tx_data_reg_s1_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_tx_data_reg_s1_agent                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_tx_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_tx_s1_agent                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:uart_tx_start_s1_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:uart_tx_start_s1_agent                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_agent:vic_0_csr_access_agent|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vic_0_csr_access_agent                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                     ; NIOS2        ;
;          |altera_merlin_slave_translator:control_pio_s1_translator|                                                                     ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:control_pio_s1_translator                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:dip_tx_data_pio_s1_translator|                                                                 ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dip_tx_data_pio_s1_translator                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 21 (21)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:parsedloop_irq_s1_translator|                                                                  ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:parsedloop_irq_s1_translator                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:start_timer_s1_translator|                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:start_timer_s1_translator                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:status_leds_pio_s1_translator|                                                                 ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:status_leds_pio_s1_translator                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_rx_32_po_s1_translator|                                                                   ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_rx_32_po_s1_translator                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_rx_data_reg_s1_translator|                                                                ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_rx_data_reg_s1_translator                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_rx_s1_translator|                                                                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_rx_s1_translator                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_rx_status_reg_s1_translator|                                                              ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_rx_status_reg_s1_translator                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_tx_32_po_s1_translator|                                                                   ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 36 (36)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_tx_32_po_s1_translator                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_tx_data_reg_s1_translator|                                                                ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_tx_data_reg_s1_translator                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_tx_s1_translator|                                                                         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_tx_s1_translator                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:uart_tx_start_s1_translator|                                                                   ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_tx_start_s1_translator                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_slave_translator:vic_0_csr_access_translator|                                                                   ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vic_0_csr_access_translator                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                ; NIOS2        ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                               ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 21 (21)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                ; altera_merlin_traffic_limiter                 ; NIOS2        ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                        ; 27 (27)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 21 (21)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                         ; altera_merlin_traffic_limiter                 ; NIOS2        ;
;       |NIOS2_nios2_gen2_0:nios2_gen2_0|                                                                                                 ; 2760 (0)    ; 1675 (0)                  ; 0 (0)         ; 94912       ; 19   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1080 (0)     ; 313 (0)           ; 1367 (0)         ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                         ; NIOS2_nios2_gen2_0                            ; NIOS2        ;
;          |NIOS2_nios2_gen2_0_cpu:cpu|                                                                                                   ; 2760 (2272) ; 1675 (1382)               ; 0 (0)         ; 94912       ; 19   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1080 (895)   ; 313 (253)         ; 1367 (1105)      ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                              ; NIOS2_nios2_gen2_0_cpu                        ; NIOS2        ;
;             |NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                 ; NIOS2_nios2_gen2_0_cpu_bht_module             ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                    ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                        ; altsyncram_97d1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_dc_data_module:NIOS2_nios2_gen2_0_cpu_dc_data|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_data_module:NIOS2_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                         ; NIOS2_nios2_gen2_0_cpu_dc_data_module         ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_data_module:NIOS2_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_kdf1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_data_module:NIOS2_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                                                ; altsyncram_kdf1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_dc_tag_module:NIOS2_nios2_gen2_0_cpu_dc_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_tag_module:NIOS2_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                           ; NIOS2_nios2_gen2_0_cpu_dc_tag_module          ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_tag_module:NIOS2_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                    ; work         ;
;                   |altsyncram_vfc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_tag_module:NIOS2_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_vfc1:auto_generated                                                                                                                                                                                  ; altsyncram_vfc1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_dc_victim_module:NIOS2_nios2_gen2_0_cpu_dc_victim|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_victim_module:NIOS2_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                     ; NIOS2_nios2_gen2_0_cpu_dc_victim_module       ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_victim_module:NIOS2_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                    ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_victim_module:NIOS2_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                            ; altsyncram_r3d1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_ic_data_module:NIOS2_nios2_gen2_0_cpu_ic_data|                                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_data_module:NIOS2_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                         ; NIOS2_nios2_gen2_0_cpu_ic_data_module         ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_data_module:NIOS2_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_data_module:NIOS2_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                ; altsyncram_cjd1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_ic_tag_module:NIOS2_nios2_gen2_0_cpu_ic_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_tag_module:NIOS2_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                           ; NIOS2_nios2_gen2_0_cpu_ic_tag_module          ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_tag_module:NIOS2_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                    ; work         ;
;                   |altsyncram_5ad1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_tag_module:NIOS2_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_5ad1:auto_generated                                                                                                                                                                                  ; altsyncram_5ad1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                        ; NIOS2_nios2_gen2_0_cpu_mult_cell              ; NIOS2        ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_jp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                       ; mult_jp01                                     ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; mult_j011                                     ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                     ; altera_mult_add                               ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                 ; altera_mult_add_vkp2                          ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                        ; altera_mult_add_rtl                           ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                               ; ama_multiplier_function                       ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                ; lpm_mult                                      ; work         ;
;                               |mult_j011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                       ; mult_j011                                     ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|                                                     ; 429 (84)    ; 284 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (4)      ; 58 (4)            ; 230 (76)         ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                        ; NIOS2_nios2_gen2_0_cpu_nios2_oci              ; NIOS2        ;
;                |NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|                              ; 162 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 49 (0)            ; 51 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                              ; NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper    ; NIOS2        ;
;                   |NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|                             ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 42 (38)           ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk     ; NIOS2        ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer5|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer5 ; altera_std_synchronizer                       ; work         ;
;                   |NIOS2_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS2_nios2_gen2_0_cpu_debug_slave_tck|                                   ; 110 (106)   ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 7 (3)             ; 46 (46)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS2_nios2_gen2_0_cpu_debug_slave_tck                                                            ; NIOS2_nios2_gen2_0_cpu_debug_slave_tck        ; NIOS2        ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS2_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS2_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                       ; work         ;
;                   |sld_virtual_jtag_basic:NIOS2_nios2_gen2_0_cpu_debug_slave_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS2_nios2_gen2_0_cpu_debug_slave_phy                                                                                ; sld_virtual_jtag_basic                        ; work         ;
;                |NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg|                                    ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                    ; NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg       ; NIOS2        ;
;                |NIOS2_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_break|                                      ; 35 (35)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                      ; NIOS2_nios2_gen2_0_cpu_nios2_oci_break        ; NIOS2        ;
;                |NIOS2_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_debug|                                      ; 13 (9)      ; 11 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (0)             ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                      ; NIOS2_nios2_gen2_0_cpu_nios2_oci_debug        ; NIOS2        ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                 ; altera_std_synchronizer                       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                  ; altera_std_synchronizer                       ; work         ;
;                |NIOS2_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_im|                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_im                                                                                                                                                            ; NIOS2_nios2_gen2_0_cpu_nios2_oci_im           ; NIOS2        ;
;                |NIOS2_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_itrace|                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                                                                                    ; NIOS2_nios2_gen2_0_cpu_nios2_oci_itrace       ; NIOS2        ;
;                |NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|                                            ; 118 (118)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 52 (52)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                            ; NIOS2_nios2_gen2_0_cpu_nios2_ocimem           ; NIOS2        ;
;                   |NIOS2_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS2_nios2_gen2_0_cpu_ociram_sp_ram|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|NIOS2_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS2_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; NIOS2_nios2_gen2_0_cpu_ociram_sp_ram_module   ; NIOS2        ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|NIOS2_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS2_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                    ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|NIOS2_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS2_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_register_bank_a_module:NIOS2_nios2_gen2_0_cpu_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17408       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_a_module:NIOS2_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                         ; NIOS2_nios2_gen2_0_cpu_register_bank_a_module ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17408       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_a_module:NIOS2_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_noc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17408       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_a_module:NIOS2_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_noc1:auto_generated                                                                                                                                                                ; altsyncram_noc1                               ; work         ;
;             |NIOS2_nios2_gen2_0_cpu_register_bank_b_module:NIOS2_nios2_gen2_0_cpu_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17408       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_b_module:NIOS2_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                         ; NIOS2_nios2_gen2_0_cpu_register_bank_b_module ; NIOS2        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17408       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_b_module:NIOS2_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_noc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 17408       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_b_module:NIOS2_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_noc1:auto_generated                                                                                                                                                                ; altsyncram_noc1                               ; work         ;
;             |altera_nios2_gen2_rtl_module:the_nios2_rtl|                                                                                ; 76 (76)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 2 (2)             ; 31 (31)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl                                                                                                                                                                                                                                                                   ; altera_nios2_gen2_rtl_module                  ; NIOS2        ;
;       |NIOS2_onchip_memory2_0:onchip_memory2_0|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                 ; NIOS2_onchip_memory2_0                        ; NIOS2        ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                       ; altsyncram                                    ; work         ;
;             |altsyncram_0tg1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0tg1:auto_generated                                                                                                                                                                                                                                                                        ; altsyncram_0tg1                               ; work         ;
;       |NIOS2_vic_0:vic_0|                                                                                                               ; 404 (0)     ; 340 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 109 (0)           ; 232 (0)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0                                                                                                                                                                                                                                                                                                                                                       ; NIOS2_vic_0                                   ; NIOS2        ;
;          |altera_vic_csr:vic_csr|                                                                                                       ; 288 (148)   ; 249 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (25)      ; 73 (67)           ; 176 (73)         ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr                                                                                                                                                                                                                                                                                                                                ; altera_vic_csr                                ; NIOS2        ;
;             |altera_vic_config_reg:REG_CONFIG[0].U|                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 9 (9)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U                                                                                                                                                                                                                                                                                          ; altera_vic_config_reg                         ; NIOS2        ;
;             |altera_vic_config_reg:REG_CONFIG[1].U|                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U                                                                                                                                                                                                                                                                                          ; altera_vic_config_reg                         ; NIOS2        ;
;             |altera_vic_config_reg:REG_CONFIG[2].U|                                                                                     ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 9 (9)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U                                                                                                                                                                                                                                                                                          ; altera_vic_config_reg                         ; NIOS2        ;
;             |altera_vic_config_reg:REG_CONFIG[3].U|                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 7 (7)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U                                                                                                                                                                                                                                                                                          ; altera_vic_config_reg                         ; NIOS2        ;
;             |altera_vic_reg:VEC_TABLE_BASE|                                                                                             ; 40 (40)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 39 (39)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE                                                                                                                                                                                                                                                                                                  ; altera_vic_reg                                ; NIOS2        ;
;             |altera_vic_reg:VIC_CONFIG|                                                                                                 ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VIC_CONFIG                                                                                                                                                                                                                                                                                                      ; altera_vic_reg                                ; NIOS2        ;
;             |altera_vic_reg_ro:INT_PENDING|                                                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:INT_PENDING                                                                                                                                                                                                                                                                                                  ; altera_vic_reg_ro                             ; NIOS2        ;
;             |altera_vic_reg_ro:INT_RAW_STATUS|                                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:INT_RAW_STATUS                                                                                                                                                                                                                                                                                               ; altera_vic_reg_ro                             ; NIOS2        ;
;             |altera_vic_reg_ro:VEC_TABLE_ADDR|                                                                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:VEC_TABLE_ADDR                                                                                                                                                                                                                                                                                               ; altera_vic_reg_ro                             ; NIOS2        ;
;             |altera_vic_reg_ro:VIC_STATUS|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:VIC_STATUS                                                                                                                                                                                                                                                                                                   ; altera_vic_reg_ro                             ; NIOS2        ;
;             |altera_vic_reg_set_clear:INT_ENABLE|                                                                                       ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE                                                                                                                                                                                                                                                                                            ; altera_vic_reg_set_clear                      ; NIOS2        ;
;             |altera_vic_reg_set_clear:SW_TRIGGER|                                                                                       ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER                                                                                                                                                                                                                                                                                            ; altera_vic_reg_set_clear                      ; NIOS2        ;
;          |altera_vic_priority:vic_priority|                                                                                             ; 36 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 23 (0)           ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_priority:vic_priority                                                                                                                                                                                                                                                                                                                      ; altera_vic_priority                           ; NIOS2        ;
;             |altera_vic_compare4:port2_4.A0|                                                                                            ; 36 (36)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 23 (23)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port2_4.A0                                                                                                                                                                                                                                                                                       ; altera_vic_compare4                           ; NIOS2        ;
;          |altera_vic_vector:vic_vector|                                                                                                 ; 92 (92)     ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 36 (36)           ; 45 (45)          ; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_vector:vic_vector                                                                                                                                                                                                                                                                                                                          ; altera_vic_vector                             ; NIOS2        ;
;       |nios2_rst_controller:rst_controller|                                                                                             ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 8 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                                     ; nios2_rst_controller                          ; nios2        ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                              ; altera_reset_controller                       ; NIOS2        ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                               ; altera_reset_synchronizer                     ; NIOS2        ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                     ; NIOS2        ;
;       |nios2_rst_controller_001:rst_controller_001|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                                                             ; nios2_rst_controller_001                      ; nios2        ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                  ; altera_reset_controller                       ; NIOS2        ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |UART_PR|NIOS2:U_SoftProcessor|nios2_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                       ; altera_reset_synchronizer                     ; NIOS2        ;
;    |PLL:PLL_inst|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|PLL:PLL_inst                                                                                                                                                                                                                                                                                                                                                                                  ; PLL                                           ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|PLL:PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                          ; altpll                                        ; work         ;
;          |PLL_altpll:auto_generated|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UART_PR|PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                ; PLL_altpll                                    ; work         ;
;    |PROCESADOR_LCD_REVC:u_PROCESADOR|                                                                                                   ; 503 (503)   ; 154 (154)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (349)    ; 8 (8)             ; 146 (146)        ; |UART_PR|PROCESADOR_LCD_REVC:u_PROCESADOR                                                                                                                                                                                                                                                                                                                                                              ; PROCESADOR_LCD_REVC                           ; work         ;
;    |UART:U_UART|                                                                                                                        ; 98 (98)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 6 (6)             ; 50 (50)          ; |UART_PR|UART:U_UART                                                                                                                                                                                                                                                                                                                                                                                   ; UART                                          ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 8 (0)             ; 67 (0)           ; |UART_PR|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (14)    ; 75 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (4)       ; 8 (1)             ; 67 (9)           ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                    ; pzdyqx_impl                                   ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                      ; GHVD5181                                      ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                    ; LQYT7093                                      ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                  ; KIFI3548                                      ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                  ; LQYT7093                                      ; work         ;
;          |LQYT7093:\JKWY9152:RUGG7005|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:\JKWY9152:RUGG7005                                                                                                                                                                                                                                                                                                                        ; LQYT7093                                      ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |UART_PR|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                  ; PUDL0439                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 178 (1)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 16 (0)            ; 73 (0)           ; |UART_PR|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub                                       ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 177 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 16 (0)            ; 73 (0)           ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                              ; alt_sld_fab_with_jtag_input                   ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 177 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 16 (0)            ; 73 (0)           ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                           ; alt_sld_fab                                   ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 177 (8)     ; 89 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 16 (4)            ; 73 (0)           ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab                       ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 172 (0)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 12 (0)            ; 73 (0)           ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                           ; alt_sld_fab_alt_sld_fab_sldfabric             ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 172 (123)   ; 82 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (67)      ; 12 (11)           ; 73 (47)          ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                              ; sld_jtag_hub                                  ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                      ; sld_rom_sr                                    ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |UART_PR|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                    ; sld_shadow_jsm                                ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; o_Status_Leds[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Status_Leds[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Status_Leds[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_Status_Leds[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_TX              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RS                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RW                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ENA               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_LCD[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_CLK             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_Reset           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_Control_Port[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_TX_Data[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_TX_Data[7]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_TX_Data[6]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_TX_Data[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_TX_Data[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Control_Port[3] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_TX_Data[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_Control_Port[2] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_TX_Data[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Control_Port[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_TX_Data[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_RX              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; i_CLK                                                                              ;                   ;         ;
; i_Reset                                                                            ;                   ;         ;
; i_Control_Port[0]                                                                  ;                   ;         ;
; i_TX_Data[0]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[0] ; 0                 ; 6       ;
; i_TX_Data[7]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[7] ; 1                 ; 6       ;
; i_TX_Data[6]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[6] ; 1                 ; 6       ;
; i_TX_Data[5]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[5] ; 0                 ; 6       ;
; i_TX_Data[4]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[4] ; 0                 ; 6       ;
; i_Control_Port[3]                                                                  ;                   ;         ;
; i_TX_Data[3]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[3] ; 1                 ; 6       ;
; i_Control_Port[2]                                                                  ;                   ;         ;
; i_TX_Data[2]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[2] ; 0                 ; 6       ;
; i_Control_Port[1]                                                                  ;                   ;         ;
; i_TX_Data[1]                                                                       ;                   ;         ;
;      - NIOS2:U_SoftProcessor|NIOS2_DIP_TX_Data_PIO:dip_tx_data_pio|read_mux_out[1] ; 1                 ; 6       ;
; i_RX                                                                               ;                   ;         ;
;      - UART:U_UART|r_RX_Bit_R~0                                                    ; 0                 ; 6       ;
+------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                            ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~4                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X30_Y21_N12 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; LessThan1~4                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y21_N26 ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_Start_Timer:start_timer|data_out                                                                                                                                                                                                                                                                                                    ; FF_X12_Y21_N1      ; 39      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_Status_LEDS_PIO:status_leds_pio|always1~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X8_Y18_N30  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_UART_RX_32_PO:uart_rx_32_po|always0~1                                                                                                                                                                                                                                                                                               ; LCCOMB_X22_Y14_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_UART_RX_32_PO:uart_tx_32_po|always0~1                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y14_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_UART_TX_DATA_REG:uart_tx_data_reg|always0~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y16_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                          ; LCCOMB_X17_Y12_N24 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                          ; LCCOMB_X14_Y15_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                               ; LCCOMB_X14_Y15_N28 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                         ; LCCOMB_X10_Y19_N12 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                       ; LCCOMB_X13_Y19_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:NIOS2_jtag_uart_0_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                               ; LCCOMB_X13_Y19_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y12_N22 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                     ; FF_X14_Y15_N1      ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y11_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y15_N24 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                      ; FF_X17_Y12_N17     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y12_N18 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X14_Y13_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X14_Y13_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X23_Y16_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X19_Y17_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X11_Y14_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X17_Y14_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X21_Y14_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X22_Y14_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X4_Y18_N8   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X4_Y18_N12  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                              ; LCCOMB_X12_Y18_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X12_Y16_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X11_Y18_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X11_Y18_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X9_Y21_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X9_Y21_N2   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X11_Y13_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X11_Y13_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                              ; LCCOMB_X11_Y16_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_011|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X8_Y18_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X13_Y17_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_012|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X8_Y19_N22  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X9_Y17_N28  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_013|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X7_Y18_N28  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X10_Y17_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_014|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X7_Y17_N22  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X10_Y13_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_015|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X11_Y17_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                              ; LCCOMB_X8_Y17_N14  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|NIOS2_mm_interconnect_0_cmd_mux_002:cmd_mux_016|update_grant~1                                                                                                                                                                                                                                  ; LCCOMB_X12_Y20_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:control_pio_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                               ; LCCOMB_X14_Y16_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dip_tx_data_pio_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                           ; LCCOMB_X14_Y20_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                 ; LCCOMB_X17_Y13_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                          ; LCCOMB_X19_Y17_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:parsedloop_irq_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                            ; LCCOMB_X9_Y20_N20  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_timer_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                               ; LCCOMB_X12_Y19_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:status_leds_pio_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                           ; LCCOMB_X11_Y20_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_32_po_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                             ; LCCOMB_X21_Y13_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_data_reg_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                          ; LCCOMB_X12_Y14_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                   ; LCCOMB_X6_Y20_N22  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_rx_status_reg_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                        ; LCCOMB_X10_Y18_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_32_po_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                             ; LCCOMB_X18_Y13_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_data_reg_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                          ; LCCOMB_X13_Y16_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                   ; LCCOMB_X11_Y17_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_tx_start_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                             ; LCCOMB_X10_Y20_N30 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest                                                                                                                                                                                                                      ; FF_X11_Y18_N9      ; 66      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                   ; LCCOMB_X13_Y14_N14 ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                            ; LCCOMB_X8_Y17_N28  ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y9_N2    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y10_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y12_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y11_N24 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                        ; LCCOMB_X13_Y11_N12 ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[0]~2                                                                                                                                                                                                                                                          ; LCCOMB_X13_Y11_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                     ; FF_X12_Y10_N19     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                            ; FF_X10_Y10_N17     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_exc_ext_intr_active~0                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y6_N28  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_exc_shadow_active~0                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y6_N10  ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                    ; FF_X9_Y10_N1       ; 884     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y10_N22  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y6_N18  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                         ; FF_X4_Y7_N5        ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y7_N28   ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                        ; FF_X2_Y7_N17       ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_src2[0]~4                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y6_N26  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_src2[16]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y2_N14  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y2_N0   ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                    ; FF_X3_Y7_N17       ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|F_stall~1                                                                                                                                                                                                                                                                      ; LCCOMB_X3_Y5_N8    ; 146     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                         ; LCCOMB_X3_Y5_N6    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                   ; LCCOMB_X3_Y5_N30   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|M_ctrl_rd_ctl_reg                                                                                                                                                                                                                                                              ; FF_X9_Y7_N21       ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|M_exc_any                                                                                                                                                                                                                                                                      ; LCCOMB_X10_Y9_N16  ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_data_module:NIOS2_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                   ; LCCOMB_X23_Y3_N14  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X28_Y17_N9      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X29_Y17_N20 ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X29_Y17_N26 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X28_Y17_N22 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS2_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X32_Y16_N5      ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS2_nios2_gen2_0_cpu_debug_slave_tck|sr[20]~32                    ; LCCOMB_X30_Y15_N12 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS2_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS2_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~22                     ; LCCOMB_X32_Y15_N10 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS2_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                              ; LCCOMB_X32_Y15_N4  ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS2_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS2_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                              ; LCCOMB_X32_Y15_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS2_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                      ; LCCOMB_X26_Y13_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_break|break_readreg~0                                                                                                        ; LCCOMB_X29_Y17_N0  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                ; LCCOMB_X29_Y17_N22 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]~31                                                                                                               ; LCCOMB_X29_Y17_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                             ; LCCOMB_X30_Y15_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                               ; LCCOMB_X29_Y17_N28 ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                               ; FF_X22_Y13_N3      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|W_bstatus_reg_crs[1]~3                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y7_N6   ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|W_estatus_reg_crs[0]~1                                                                                                                                                                                                                                                         ; LCCOMB_X22_Y7_N14  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|W_exception_reg_cause_nxt~0                                                                                                                                                                                                                                                    ; LCCOMB_X16_Y6_N4   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|W_status_reg_crs[3]~3                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y7_N2   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|W_status_reg_il[4]~5                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y6_N14  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|W_status_reg_prs[0]~3                                                                                                                                                                                                                                                          ; LCCOMB_X22_Y5_N4   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl|A_wr_dst_reg~0                                                                                                                                                                                                                      ; LCCOMB_X22_Y5_N18  ; 10      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                   ; LCCOMB_X23_Y14_N24 ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|d_address_offset_field[2]~0                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y11_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|d_writedata[16]~32                                                                                                                                                                                                                                                             ; LCCOMB_X13_Y11_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                           ; LCCOMB_X14_Y12_N30 ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y12_N22 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                               ; LCCOMB_X13_Y11_N14 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                             ; FF_X18_Y13_N25     ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y16_N18 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y7_N8   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y7_N28  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                    ; LCCOMB_X8_Y7_N16   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0|wren~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y13_N20 ; 8       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|ConfRegReset                                                                                                                                                                                                                                                                                     ; FF_X26_Y11_N13     ; 91      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata[7]~0                                                                                                                                                                                                                                          ; LCCOMB_X24_Y7_N28  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U|reg_readdata[7]~1                                                                                                                                                                                                                                          ; LCCOMB_X24_Y7_N0   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U|reg_readdata[8]~0                                                                                                                                                                                                                                          ; LCCOMB_X24_Y7_N10  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U|reg_readdata[6]~0                                                                                                                                                                                                                                          ; LCCOMB_X24_Y7_N30  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE|reg_readdata[31]~1                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y11_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VIC_CONFIG|reg_readdata[0]~1                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y11_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE|reg_readdata[0]~2                                                                                                                                                                                                                                            ; LCCOMB_X26_Y11_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER|reg_readdata[0]~2                                                                                                                                                                                                                                            ; LCCOMB_X29_Y11_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_csr:vic_csr|control_valid                                                                                                                                                                                                                                                                                    ; FF_X26_Y11_N29     ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port2_4.A0|Add2~8                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y7_N30  ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|NIOS2_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port2_4.A0|int_validZ                                                                                                                                                                                                                                              ; FF_X28_Y7_N1       ; 44      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y18_N22 ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                    ; FF_X33_Y14_N1      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                     ; FF_X33_Y14_N9      ; 1968    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; NIOS2:U_SoftProcessor|nios2_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                 ; FF_X1_Y10_N1       ; 94      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                 ; PLL_1              ; 2654    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|DATA_A[6]~32                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y21_N16 ; 8       ; Latch enable                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.BUCLE_FIN                                                                                                                                                                                                                                                                                                               ; FF_X23_Y20_N11     ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.BUCLE_INI                                                                                                                                                                                                                                                                                                               ; FF_X23_Y20_N1      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.CHAR_ASCII                                                                                                                                                                                                                                                                                                              ; FF_X23_Y23_N3      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.CORRIMIENTO_DERECHA                                                                                                                                                                                                                                                                                                     ; FF_X23_Y23_N19     ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.ESCRIBIR_LCD                                                                                                                                                                                                                                                                                                            ; FF_X23_Y20_N29     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|Equal21~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y21_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|INC_DIR_S[6]~18                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y23_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|VEC_C_CHAR[30]~8                                                                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y22_N8  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|VEC_L_RAM[2]~7                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X24_Y19_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|VEC_POS[0]~8                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y20_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|VEC_SHIFT[2]~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y20_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|WideOr36                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y21_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|process_0~21                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y21_N0  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|process_0~23                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y21_N6  ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|Selector16~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y20_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|r_RX_CLK_Count[8]~27                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y20_N18 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|r_RX_CLK_Count[8]~28                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y20_N12 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|r_SM_TX.s_Cleanup_TX                                                                                                                                                                                                                                                                                                                                ; FF_X13_Y18_N1      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:U_UART|r_TX_CLK_Count[3]~11                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X13_Y18_N8  ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y12_N0     ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y12_N0     ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; i_CLK                                                                                                                                                                                                                                                                                                                                                           ; PIN_23             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; i_CLK                                                                                                                                                                                                                                                                                                                                                           ; PIN_23             ; 249     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; i_Reset                                                                                                                                                                                                                                                                                                                                                         ; PIN_25             ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                             ; LCCOMB_X33_Y12_N4  ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                             ; FF_X31_Y5_N1       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                             ; FF_X28_Y6_N17      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                             ; FF_X29_Y4_N19      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                             ; FF_X29_Y4_N17      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                             ; FF_X30_Y4_N19      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                             ; FF_X30_Y4_N17      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                             ; FF_X33_Y8_N19      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                             ; FF_X33_Y8_N25      ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                          ; FF_X33_Y12_N15     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                ; LCCOMB_X31_Y5_N0   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                        ; FF_X17_Y18_N25     ; 16      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y18_N30 ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y19_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                           ; FF_X18_Y18_N13     ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                          ; FF_X19_Y18_N9      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y19_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y18_N24 ; 14      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y18_N12 ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y18_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; r_Parsed_Loop~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y21_N2  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                        ; FF_X5_Y18_N1       ; 62      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                             ; LCCOMB_X6_Y17_N14  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                               ; LCCOMB_X6_Y17_N28  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                             ; LCCOMB_X17_Y22_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                ; LCCOMB_X6_Y18_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                ; LCCOMB_X16_Y18_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                               ; LCCOMB_X16_Y18_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                 ; LCCOMB_X18_Y19_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                  ; LCCOMB_X7_Y21_N8   ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                  ; LCCOMB_X6_Y17_N24  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                    ; LCCOMB_X5_Y18_N20  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                        ; LCCOMB_X17_Y19_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                         ; LCCOMB_X16_Y19_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~21          ; LCCOMB_X11_Y15_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~17     ; LCCOMB_X11_Y15_N16 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~24     ; LCCOMB_X11_Y15_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]             ; FF_X5_Y18_N19      ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]            ; FF_X5_Y18_N3       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]             ; FF_X16_Y18_N27     ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]             ; FF_X17_Y22_N25     ; 70      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                      ; LCCOMB_X5_Y18_N14  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                            ; FF_X5_Y18_N7       ; 37      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                          ; LCCOMB_X6_Y17_N12  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; NIOS2:U_SoftProcessor|NIOS2_Start_Timer:start_timer|data_out                                                                                                                                    ; FF_X12_Y21_N1      ; 39      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                     ; FF_X33_Y14_N9      ; 1968    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; NIOS2:U_SoftProcessor|nios2_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X1_Y10_N1       ; 94      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                 ; PLL_1              ; 2654    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PROCESADOR_LCD_REVC:u_PROCESADOR|DATA_A[6]~32                                                                                                                                                   ; LCCOMB_X21_Y21_N16 ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                    ; JTAG_X1_Y12_N0     ; 204     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; i_CLK                                                                                                                                                                                           ; PIN_23             ; 249     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; i_Reset                                                                                                                                                                                         ; PIN_25             ; 4       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                             ; LCCOMB_X33_Y12_N4  ; 20      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                             ; FF_X33_Y8_N25      ; 20      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|A_mem_stall ; 884     ;
+----------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                        ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_r:the_NIOS2_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                       ; M9K_X15_Y15_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_jtag_uart_0:jtag_uart_0|NIOS2_jtag_uart_0_scfifo_w:the_NIOS2_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                       ; M9K_X15_Y17_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_bht_module:NIOS2_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                       ; M9K_X15_Y6_N0                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_data_module:NIOS2_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                       ; M9K_X15_Y10_N0, M9K_X15_Y11_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_tag_module:NIOS2_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_vfc1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 7            ; 64           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 448   ; 64                          ; 7                           ; 64                          ; 7                           ; 448                 ; 1    ; None                       ; M9K_X15_Y12_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_dc_victim_module:NIOS2_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                       ; M9K_X15_Y8_N0                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_data_module:NIOS2_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                       ; M9K_X27_Y7_N0, M9K_X27_Y9_N0, M9K_X15_Y9_N0, M9K_X27_Y8_N0                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_ic_tag_module:NIOS2_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_5ad1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 12           ; 128          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 1536  ; 128                         ; 12                          ; 128                         ; 12                          ; 1536                ; 1    ; None                       ; M9K_X15_Y7_N0                                                                                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS2_nios2_gen2_0_cpu_nios2_ocimem|NIOS2_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS2_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                       ; M9K_X27_Y15_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_a_module:NIOS2_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_noc1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 544          ; 32           ; 544          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 17408 ; 544                         ; 32                          ; 544                         ; 32                          ; 17408               ; 4    ; None                       ; M9K_X15_Y5_N0, M9K_X27_Y4_N0, M9K_X15_Y3_N0, M9K_X27_Y1_N0                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_register_bank_b_module:NIOS2_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_noc1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 544          ; 32           ; 544          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 17408 ; 544                         ; 32                          ; 544                         ; 32                          ; 17408               ; 4    ; None                       ; M9K_X15_Y1_N0, M9K_X15_Y4_N0, M9K_X15_Y2_N0, M9K_X27_Y3_N0                                                                     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0tg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                       ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; NIOS2_onchip_memory2_0.hex ; M9K_X27_Y11_N0, M9K_X27_Y13_N0, M9K_X27_Y17_N0, M9K_X15_Y13_N0, M9K_X27_Y12_N0, M9K_X27_Y16_N0, M9K_X27_Y14_N0, M9K_X27_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |UART_PR|NIOS2:U_SoftProcessor|NIOS2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_0tg1:auto_generated|ALTSYNCRAM                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                               ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y3_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y2_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_mult_cell:the_NIOS2_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y5_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,468 / 32,401 ( 26 % ) ;
; C16 interconnects     ; 46 / 1,326 ( 3 % )      ;
; C4 interconnects      ; 5,217 / 21,816 ( 24 % ) ;
; Direct links          ; 926 / 32,401 ( 3 % )    ;
; Global clocks         ; 10 / 10 ( 100 % )       ;
; Local interconnects   ; 2,954 / 10,320 ( 29 % ) ;
; R24 interconnects     ; 140 / 1,289 ( 11 % )    ;
; R4 interconnects      ; 6,789 / 28,186 ( 24 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.39) ; Number of LABs  (Total = 392) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 2                             ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 7                             ;
; 12                                          ; 11                            ;
; 13                                          ; 22                            ;
; 14                                          ; 43                            ;
; 15                                          ; 53                            ;
; 16                                          ; 223                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.44) ; Number of LABs  (Total = 392) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 273                           ;
; 1 Clock                            ; 359                           ;
; 1 Clock enable                     ; 196                           ;
; 1 Sync. clear                      ; 20                            ;
; 1 Sync. load                       ; 35                            ;
; 2 Async. clears                    ; 10                            ;
; 2 Clock enables                    ; 51                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.92) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 7                             ;
; 16                                           ; 20                            ;
; 17                                           ; 14                            ;
; 18                                           ; 16                            ;
; 19                                           ; 26                            ;
; 20                                           ; 21                            ;
; 21                                           ; 23                            ;
; 22                                           ; 37                            ;
; 23                                           ; 30                            ;
; 24                                           ; 25                            ;
; 25                                           ; 27                            ;
; 26                                           ; 32                            ;
; 27                                           ; 24                            ;
; 28                                           ; 19                            ;
; 29                                           ; 13                            ;
; 30                                           ; 11                            ;
; 31                                           ; 6                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.87) ; Number of LABs  (Total = 392) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 10                            ;
; 2                                               ; 7                             ;
; 3                                               ; 10                            ;
; 4                                               ; 11                            ;
; 5                                               ; 17                            ;
; 6                                               ; 33                            ;
; 7                                               ; 28                            ;
; 8                                               ; 37                            ;
; 9                                               ; 47                            ;
; 10                                              ; 30                            ;
; 11                                              ; 33                            ;
; 12                                              ; 32                            ;
; 13                                              ; 18                            ;
; 14                                              ; 17                            ;
; 15                                              ; 12                            ;
; 16                                              ; 26                            ;
; 17                                              ; 10                            ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.74) ; Number of LABs  (Total = 392) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 12                            ;
; 9                                            ; 7                             ;
; 10                                           ; 8                             ;
; 11                                           ; 18                            ;
; 12                                           ; 10                            ;
; 13                                           ; 16                            ;
; 14                                           ; 17                            ;
; 15                                           ; 10                            ;
; 16                                           ; 13                            ;
; 17                                           ; 17                            ;
; 18                                           ; 25                            ;
; 19                                           ; 23                            ;
; 20                                           ; 21                            ;
; 21                                           ; 22                            ;
; 22                                           ; 17                            ;
; 23                                           ; 22                            ;
; 24                                           ; 12                            ;
; 25                                           ; 17                            ;
; 26                                           ; 10                            ;
; 27                                           ; 13                            ;
; 28                                           ; 8                             ;
; 29                                           ; 7                             ;
; 30                                           ; 11                            ;
; 31                                           ; 5                             ;
; 32                                           ; 6                             ;
; 33                                           ; 7                             ;
; 34                                           ; 4                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
; 37                                           ; 0                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 31           ; 31           ; 0            ; 0            ; 35        ; 31           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 15           ; 16           ; 0            ; 15           ; 0            ; 0            ; 16           ; 0            ; 35        ; 35        ; 35        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 35           ; 4            ; 4            ; 35           ; 35           ; 0         ; 4            ; 35           ; 35           ; 35           ; 35           ; 35           ; 35           ; 19           ; 35           ; 35           ; 35           ; 20           ; 19           ; 35           ; 20           ; 35           ; 35           ; 19           ; 35           ; 0         ; 0         ; 0         ; 35           ; 35           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; o_Status_Leds[0]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; o_Status_Leds[1]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; o_Status_Leds[2]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; o_Status_Leds[3]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; o_TX                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RS                  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RW                  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ENA                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_LCD[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_CLK               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_Reset             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_Control_Port[0]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_Control_Port[3]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_Control_Port[2]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_Control_Port[1]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_TX_Data[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i_RX                ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "UART"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/db/PLL_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/db/PLL_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'NIOS2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'NIOS2/synthesis/submodules/NIOS2_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: i_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register PROCESADOR_LCD_REVC:u_PROCESADOR|INC_DIR_S[4] is being clocked by i_CLK
Warning (332060): Node: PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.BUCLE_FIN was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch PROCESADOR_LCD_REVC:u_PROCESADOR|DATA_A[1] is being clocked by PROCESADOR_LCD_REVC:u_PROCESADOR|ESTADO.BUCLE_FIN
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node i_CLK~input (placed in PIN 23 (CLK1, DIFFCLK_0n)) File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/UART_PR.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/db/PLL_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: /opt/intelFPGA_lite/22.1.2/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: /opt/intelFPGA_lite/22.1.2/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: /opt/intelFPGA_lite/22.1.2/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node PROCESADOR_LCD_REVC:u_PROCESADOR|DATA_A[6]~32  File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/PROCESADOR_LCD_REVC.vhd Line: 786
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node i_Reset~input (placed in PIN 25 (CLK3, DIFFCLK_1n)) File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/UART_PR.vhd Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0 File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/altera_reset_controller.v Line: 134
Info (176353): Automatically promoted node NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst  File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOS2:U_SoftProcessor|nios2_rst_controller:rst_controller|altera_reset_controller:rst_controller|WideOr0~0 File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|NIOS2_nios2_gen2_0_cpu_nios2_oci:the_NIOS2_nios2_gen2_0_cpu_nios2_oci|NIOS2_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS2_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /opt/intelFPGA_lite/22.1.2/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
        Info (176357): Destination node NIOS2:U_SoftProcessor|NIOS2_nios2_gen2_0:nios2_gen2_0|NIOS2_nios2_gen2_0_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl|hq3myc14108phmpo7y7qmhbp98hy0vq~0
Info (176353): Automatically promoted node NIOS2:U_SoftProcessor|nios2_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOS2:U_SoftProcessor|NIOS2_Start_Timer:start_timer|data_out  File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/NIOS2_Start_Timer.v Line: 58
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOS2:U_SoftProcessor|NIOS2_Start_Timer:start_timer|data_out~0 File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/NIOS2_Start_Timer.v Line: 58
        Info (176357): Destination node NIOS2:U_SoftProcessor|NIOS2_Start_Timer:start_timer|readdata[0] File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/NIOS2/synthesis/submodules/NIOS2_Start_Timer.v Line: 37
        Info (176357): Destination node o_Status_Leds[3]~output File: /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/UART_PR.vhd Line: 16
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 48 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/output_files/UART.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2053 megabytes
    Info: Processing ended: Mon Dec  4 08:40:51 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/lord448/Documentos/TEC/9no/Hardware/Repo/Practica3/UART/output_files/UART.fit.smsg.


