> **[๐ฌ๐ง English Version](README.md)**

# ูุงูโูุง ุณูุชุฒ (`synthesis/`)

ุงู ุฏุงุฑฺฉุชูุฑ ุจุฑุง ุฎุฑูุฌโูุง ุณูุชุฒ ููฺฏุงู ูุฏูโฺฏุฐุงุฑ FPGA ุงุณุช.

---

## ูุฏู

ููฺฏุงู ุณูุชุฒ ุทุฑุงุญ ุจุฑุง ุณุฎุชโุงูุฒุงุฑ ูุงูุนุ ูุงูโูุง ุฎุฑูุฌ ุงูุฌุง ูุฑุงุฑ ูโฺฏุฑูุฏ:
- ูุงูโูุง ูุญุฏูุฏุช (`.xdc`ุ `.qsf`)
- Netlists
- Bitstreams
- ฺฏุฒุงุฑุดโูุง

---

## ุดุฑูุน ุณุฑุน: ุจุฑุฑุณ ูุงุจูุช ุณูุชุฒ

```bash
# ุชุฃุฏ ุงูฺฉู ุทุฑุงุญ ูุงุจู ุณูุชุฒ ุงุณุช
ghdl --synth --std=08 -e top_level
```

ุงฺฏุฑ ุงู ุจุฏูู ุฎุทุง ฺฉุงูู ุดูุฏุ ุทุฑุงุญ ูุงุจู ุณูุชุฒ ุงุณุช.

<details>
<summary>ุณูุชุฒ ฺุณุชุ</summary>

**ุณูุชุฒ** ฺฉุฏ VHDL ุฑุง ุจู ุณุฎุชโุงูุฒุงุฑ ูุงูุน ุชุจุฏู ูโฺฉูุฏ:

1. **ุชุญูู**: ุชุฌุฒู ฺฉุฏ VHDL
2. **ุชูุณุนู**: ฺฏุณุชุฑุด genericsุ ุงุชุตุงู ฺฉุงููพูููุชโูุง
3. **ุณูุชุฒ**: ูฺฏุงุดุช ุจู ฺฏุชโูุง ููุทู (LUTุ ูููพโููุงูพ)
4. **Place & Route**: ุชุฎุตุต ุจู ููุงุจุน ูุฒฺฉ FPGA
5. **ุชููุฏ Bitstream**: ุงุฌุงุฏ ูุงู ุจุฑุง ุจุฑูุงููโุฑุฒ FPGA

`--synth` GHDL ูุฑุงุญู ฑ-ณ ุฑุง ุจุฑุฑุณ ูโฺฉูุฏ. ุณูุชุฒ ฺฉุงูู ูุงุฒ ุจู ุงุจุฒุงุฑูุง ุชููุฏฺฉููุฏู ูุงููุฏ Vivado ุง Quartus ุฏุงุฑุฏ.

</details>

---

## ุงุจุฒุงุฑูุง ุชููุฏฺฉููุฏฺฏุงู FPGA

### Xilinx Vivado (ูพุดููุงุฏ ุจุฑุง FPGAูุง Xilinx)

1. ูพุฑูฺู ุฌุฏุฏ ุงุฌุงุฏ ฺฉูุฏ
2. ูุงูโูุง ููุจุน ุงุฒ `src/` ุฑุง ุงุถุงูู ฺฉูุฏ
3. `top_level` ุฑุง ุจู ุนููุงู ูุงฺูู ุจุงูุง ุชูุธู ฺฉูุฏ
4. ูุงู ูุญุฏูุฏุช ุงุถุงูู ฺฉูุฏ (ุจู ุฒุฑ ูุฑุงุฌุนู ฺฉูุฏ)
5. Synthesis โ Implementation โ Generate Bitstream ุฑุง ุงุฌุฑุง ฺฉูุฏ

### Intel Quartus (ุจุฑุง FPGAูุง Intel/Altera)

1. ูพุฑูฺู ุฌุฏุฏ ุงุฌุงุฏ ฺฉูุฏ
2. ูุงูโูุง ููุจุน ุงุฒ `src/` ุฑุง ุงุถุงูู ฺฉูุฏ
3. `top_level` ุฑุง ุจู ุนููุงู entity ุจุงูุง ุชูุธู ฺฉูุฏ
4. ูุญุฏูุฏุชโูุง (ูุงู `.qsf`) ุฑุง ุงุถุงูู ฺฉูุฏ
5. Compile ุฑุง ุงุฌุฑุง ฺฉูุฏ

---

## ูุงูโูุง ูุญุฏูุฏุช

### Xilinx (ูุฑูุช .xdc)

ูุงู `constraints.xdc` ุงุฌุงุฏ ฺฉูุฏ:

```tcl
# ฺฉูุงฺฉ (100 ูฺฏุงูุฑุชุฒ)
set_property PACKAGE_PIN W5 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
create_clock -period 10.000 [get_ports clk]

# ุฏฺฉูู ุฑุณุช
set_property PACKAGE_PIN U18 [get_ports reset]
set_property IOSTANDARD LVCMOS33 [get_ports reset]

# ุฏฺฉูู A
set_property PACKAGE_PIN T18 [get_ports button_A_raw]
set_property IOSTANDARD LVCMOS33 [get_ports button_A_raw]

# ุฏฺฉูู B
set_property PACKAGE_PIN W19 [get_ports button_B_raw]
set_property IOSTANDARD LVCMOS33 [get_ports button_B_raw]

# ุฏฺฉูู C
set_property PACKAGE_PIN T17 [get_ports button_C_raw]
set_property IOSTANDARD LVCMOS33 [get_ports button_C_raw]

# ุฏฺฉูู D
set_property PACKAGE_PIN U17 [get_ports button_D_raw]
set_property IOSTANDARD LVCMOS33 [get_ports button_D_raw]

# LED ูุถุนุช ููู
set_property PACKAGE_PIN U16 [get_ports lock_status]
set_property IOSTANDARD LVCMOS33 [get_ports lock_status]

# ุฎุฑูุฌ LED
set_property PACKAGE_PIN E19 [get_ports led]
set_property IOSTANDARD LVCMOS33 [get_ports led]
```

<details>
<summary>ฺฺฏููู ุชุฎุตุต ูพูโูุง ุฑุง ุจุฑุง ุจุฑุฏ ุฎูุฏ ูพุฏุง ฺฉูุฏ</summary>

ูุฑ ุจุฑุฏ FPGA ูฺฏุงุดุช ูพู ูุชูุงูุช ุฏุงุฑุฏ. ูพุฏุง ฺฉูุฏ:

1. ูุณุชูุฏุงุช/ุดูุงุชฺฉ ุจุฑุฏ ุฑุง ุจุฑุฑุณ ฺฉูุฏ
2. ูุงู "Master XDC" ุง "Pin Constraints" ุฑุง ุฌุณุชุฌู ฺฉูุฏ
3. "[ูุงู ุจุฑุฏ] xdc file" ุฑุง ุฌุณุชุฌู ฺฉูุฏ

ุจุฑุฏูุง ุฑุงุฌ:
- Basys 3: [ูุฑุฌุน Digilent](https://digilent.com/reference/programmable-logic/basys-3/start)
- Nexys A7: [ูุฑุฌุน Digilent](https://digilent.com/reference/programmable-logic/nexys-a7/start)
- DE10-Lite: [ููุงุจุน Terasic](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=1021)

</details>

### Intel Quartus (ูุฑูุช .qsf)

```tcl
set_location_assignment PIN_R8 -to clk
set_location_assignment PIN_J15 -to reset
set_location_assignment PIN_H21 -to button_A_raw
set_location_assignment PIN_H22 -to button_B_raw
set_location_assignment PIN_G20 -to button_C_raw
set_location_assignment PIN_G21 -to button_D_raw
set_location_assignment PIN_L21 -to lock_status
set_location_assignment PIN_L22 -to led
```

---

## ูพฺฉุฑุจูุฏ ุจุฑุง ุณุฎุชโุงูุฒุงุฑ ูุงูุน

ูุจู ุงุฒ ุณูุชุฒุ generics `top_level.vhd` ุฑุง ุจูโุฑูุฒ ฺฉูุฏ:

```vhdl
-- ุจุฑุง ฺฉูุงฺฉ 100 ูฺฏุงูุฑุชุฒ:
DEBOUNCE_TIME => 2_000_000,  -- debounce 20 ููโุซุงูู
UNLOCK_TIME   => 500_000_000 -- ุจุงุฒ ุจูุฏู 5 ุซุงูู
```

<details>
<summary>ูุญุงุณุจุงุช ุฒูุงูโุจูุฏ</summary>

ูุฑููู: `ุณฺฉู = ุซุงูู ร ูุฑฺฉุงูุณ`

**ฺฉูุงฺฉ 100 ูฺฏุงูุฑุชุฒ** (ูพุฑูุฏ 10 ูุงููุซุงูู):
- debounce 20 ููโุซุงูู: 0.020 ร 100,000,000 = 2,000,000
- ุจุงุฒ ุจูุฏู 5 ุซุงูู: 5.0 ร 100,000,000 = 500,000,000

**ฺฉูุงฺฉ 50 ูฺฏุงูุฑุชุฒ** (ูพุฑูุฏ 20 ูุงููุซุงูู):
- debounce 20 ููโุซุงูู: 0.020 ร 50,000,000 = 1,000,000
- ุจุงุฒ ุจูุฏู 5 ุซุงูู: 5.0 ร 50,000,000 = 250,000,000

</details>

---

## ููุงุจุน ููุฑุฏ ุงูุชุธุงุฑ

ุชุฎูู ุงุณุชูุงุฏู ุงุฒ ููุงุจุน (ูุชูุงูุช ุจุฑ ุงุณุงุณ FPGA):

| ููุจุน | ุงุณุชูุงุฏู |
|------|---------|
| LUT | ~50-100 |
| ูููพโููุงูพ | ~30-50 |
| ูุฑฺฉุงูุณ ฺฉูุงฺฉ | >200 ูฺฏุงูุฑุชุฒ |

ุงู ฺฉ ุทุฑุงุญ ุจุณุงุฑ ฺฉูฺฺฉ ุงุณุช - ุฑู ูุฑ FPGA ุฌุง ูโุดูุฏ.

---

## ูุงูโูุง ุฎุฑูุฌ

ูพุณ ุงุฒ ุณูุชุฒุ ุฎูุงูุฏ ุฏุงุดุช:

| ููุน ูุงู | ุชูุถุญุงุช |
|----------|---------|
| `.bit` (Xilinx) | Bitstream ุจุฑุง ุจุฑูุงููโุฑุฒ FPGA |
| `.sof` (Intel) | ูุงู SRAM Object |
| `.rpt` | ฺฏุฒุงุฑุดโูุง ููุงุจุน/ุฒูุงูโุจูุฏ |
| `.dcp` | ููุทู ุจุงุฒุฑุณ ุทุฑุงุญ |

---

## ุนุจโุงุจ

### "Cannot find entity"

ูุงูโูุง ููุจุน ุฑุง ูุจู ุงุฒ ุณูุชุฒ ฺฉุงููพุงู ฺฉูุฏ:
```bash
ghdl -a --std=08 src/digital_lock.vhd
ghdl -a --std=08 src/button_debouncer.vhd
ghdl -a --std=08 src/top_level.vhd
```

### "Timing not met"

ุทุฑุงุญ ุณุงุฏู ุงุณุช ู ุจุงุฏ ุจู ุฑุงุญุช ุฒูุงูโุจูุฏ ุฑุง ุฑุนุงุช ฺฉูุฏ. ุงฺฏุฑ ูู:
- ูุญุฏูุฏุช ฺฉูุงฺฉ ุฑุง ุจุฑุฑุณ ฺฉูุฏ
- ูุทูุฆู ุดูุฏ ูพุฑูุฏ ฺฉูุงฺฉ ุจุง ุงุณูุงุชูุฑ FPGA ุดูุง ูุทุงุจูุช ุฏุงุฑุฏ

### "Pin not found"

ุชุฎุตุต ูพูโูุง ูุฎุชุต ุจุฑุฏ ุงุณุช. ูุณุชูุฏุงุช ุจุฑุฏ ุฎูุฏ ุฑุง ุจุฑุง ุดูุงุฑู ูพูโูุง ุตุญุญ ุจุฑุฑุณ ฺฉูุฏ.
