<title>Synthesis&nbsp;Report</title><PRE><FONT&nbsp;FACE="Courier&nbsp;New",&nbsp;monotype><p&nbsp;align=left><b>Synthesis&nbsp;Report</b></p><b><center>lun&nbsp;6.&nbsp;ago&nbsp;14:18:32&nbsp;2018</center></b><br><hr><br>Release&nbsp;14.7&nbsp;-&nbsp;xst&nbsp;P.20131013&nbsp;(nt64)<br>Copyright&nbsp;(c)&nbsp;1995-2013&nbsp;Xilinx,&nbsp;Inc.&nbsp;&nbsp;All&nbsp;rights&nbsp;reserved.<br>-->&nbsp;Parameter&nbsp;TMPDIR&nbsp;set&nbsp;to&nbsp;xst/projnav.tmp<br><br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.00&nbsp;secs<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.14&nbsp;secs<br>&nbsp;<br>-->&nbsp;Parameter&nbsp;xsthdpdir&nbsp;set&nbsp;to&nbsp;xst<br><br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.00&nbsp;secs<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.15&nbsp;secs<br>&nbsp;<br>-->&nbsp;Reading&nbsp;design:&nbsp;tp4.prj<br><br>TABLE&nbsp;OF&nbsp;CONTENTS<br>&nbsp;&nbsp;1)&nbsp;Synthesis&nbsp;Options&nbsp;Summary<br>&nbsp;&nbsp;2)&nbsp;HDL&nbsp;Compilation<br>&nbsp;&nbsp;3)&nbsp;Design&nbsp;Hierarchy&nbsp;Analysis<br>&nbsp;&nbsp;4)&nbsp;HDL&nbsp;Analysis<br>&nbsp;&nbsp;5)&nbsp;HDL&nbsp;Synthesis<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.1)&nbsp;HDL&nbsp;Synthesis&nbsp;Report<br>&nbsp;&nbsp;6)&nbsp;Advanced&nbsp;HDL&nbsp;Synthesis<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.1)&nbsp;Advanced&nbsp;HDL&nbsp;Synthesis&nbsp;Report<br>&nbsp;&nbsp;7)&nbsp;Low&nbsp;Level&nbsp;Synthesis<br>&nbsp;&nbsp;8)&nbsp;Partition&nbsp;Report<br>&nbsp;&nbsp;9)&nbsp;Final&nbsp;Report<br>	9.1)&nbsp;Device&nbsp;utilization&nbsp;summary<br>	9.2)&nbsp;Partition&nbsp;Resource&nbsp;Summary<br>	9.3)&nbsp;TIMING&nbsp;REPORT<br><br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Synthesis&nbsp;Options&nbsp;Summary&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>----&nbsp;Source&nbsp;Parameters<br>Input&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;"tp4.prj"<br>Input&nbsp;Format&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;mixed<br>Ignore&nbsp;Synthesis&nbsp;Constraint&nbsp;File&nbsp;&nbsp;&nbsp;:&nbsp;NO<br><br>----&nbsp;Target&nbsp;Parameters<br>Output&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;"tp4"<br>Output&nbsp;Format&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NGC<br>Target&nbsp;Device&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;xc3s500e-5-fg320<br><br>----&nbsp;Source&nbsp;Options<br>Top&nbsp;Module&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;tp4<br>Automatic&nbsp;FSM&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>FSM&nbsp;Encoding&nbsp;Algorithm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Safe&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br>FSM&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;LUT<br>RAM&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>RAM&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>ROM&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Mux&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Decoder&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Priority&nbsp;Encoder&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Shift&nbsp;Register&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Logical&nbsp;Shifter&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>XOR&nbsp;Collapsing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>ROM&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Mux&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Resource&nbsp;Sharing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Asynchronous&nbsp;To&nbsp;Synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Multiplier&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Automatic&nbsp;Register&nbsp;Balancing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br><br>----&nbsp;Target&nbsp;Options<br>Add&nbsp;IO&nbsp;Buffers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Global&nbsp;Maximum&nbsp;Fanout&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100000<br>Add&nbsp;Generic&nbsp;Clock&nbsp;Buffer(BUFG)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;24<br>Register&nbsp;Duplication&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Slice&nbsp;Packing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Optimize&nbsp;Instantiated&nbsp;Primitives&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Use&nbsp;Clock&nbsp;Enable&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Use&nbsp;Synchronous&nbsp;Set&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Use&nbsp;Synchronous&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Pack&nbsp;IO&nbsp;Registers&nbsp;into&nbsp;IOBs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Equivalent&nbsp;register&nbsp;Removal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br><br>----&nbsp;General&nbsp;Options<br>Optimization&nbsp;Goal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Speed<br>Optimization&nbsp;Effort&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>Keep&nbsp;Hierarchy&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br>Netlist&nbsp;Hierarchy&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;As_Optimized<br>RTL&nbsp;Output&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Global&nbsp;Optimization&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;AllClockNets<br>Read&nbsp;Cores&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Write&nbsp;Timing&nbsp;Constraints&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Cross&nbsp;Clock&nbsp;Analysis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Hierarchy&nbsp;Separator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;/<br>Bus&nbsp;Delimiter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;<><br>Case&nbsp;Specifier&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Maintain<br>Slice&nbsp;Utilization&nbsp;Ratio&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100<br>BRAM&nbsp;Utilization&nbsp;Ratio&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100<br>Verilog&nbsp;2001&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Auto&nbsp;BRAM&nbsp;Packing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Slice&nbsp;Utilization&nbsp;Ratio&nbsp;Delta&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br><br>=========================================================================<br><br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;Compilation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/ffd.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;ffd_arq&nbsp;of&nbsp;Entity&nbsp;ffd&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/registroNb.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;registronb_arq&nbsp;of&nbsp;Entity&nbsp;registronb&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/cordic/cordic_lib.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/barrel_shifterNb.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;barrel_shifternb_arq&nbsp;of&nbsp;Entity&nbsp;barrel_shifternb&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/fixed_float_types_c.vhdl"&nbsp;in&nbsp;Library&nbsp;floatfixlib.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/receive.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;arch&nbsp;of&nbsp;Entity&nbsp;receive&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/transmit.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;arch&nbsp;of&nbsp;Entity&nbsp;transmit&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/timing.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;timing_arq&nbsp;of&nbsp;Entity&nbsp;timing&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/dual_port_ram.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;dual_port_ram_arq&nbsp;of&nbsp;Entity&nbsp;dual_port_ram&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/cordic/cordic.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;cordic_arq&nbsp;of&nbsp;Entity&nbsp;cordic&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/delay.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;delay_arch&nbsp;of&nbsp;Entity&nbsp;delay_reg&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/counter.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;counter_arch&nbsp;of&nbsp;Entity&nbsp;counter&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/fixed_pkg_c.vhdl"&nbsp;in&nbsp;Library&nbsp;floatfixlib.<br>WARNING:HDLParsers:3350&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/fixed_pkg_c.vhdl"&nbsp;Line&nbsp;1476.&nbsp;Null&nbsp;range:&nbsp;0&nbsp;downto&nbsp;1<br>WARNING:HDLParsers:3350&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/fixed_pkg_c.vhdl"&nbsp;Line&nbsp;1477.&nbsp;Null&nbsp;range:&nbsp;0&nbsp;downto&nbsp;1<br>WARNING:HDLParsers:3350&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/fixed_pkg_c.vhdl"&nbsp;Line&nbsp;1478.&nbsp;Null&nbsp;range:&nbsp;0&nbsp;downto&nbsp;1<br>Architecture&nbsp;fixed_pkg&nbsp;of&nbsp;Entity&nbsp;fixed_pkg&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/float_pkg_c.vhdl"&nbsp;in&nbsp;Library&nbsp;floatfixlib.<br>WARNING:HDLParsers:3350&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/float_pkg_c.vhdl"&nbsp;Line&nbsp;1029.&nbsp;Null&nbsp;range:&nbsp;0&nbsp;downto&nbsp;1<br>WARNING:HDLParsers:3350&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/fix_floating_point_files/float_pkg_c.vhdl"&nbsp;Line&nbsp;1030.&nbsp;Null&nbsp;range:&nbsp;0&nbsp;downto&nbsp;1<br>Architecture&nbsp;float_pkg&nbsp;of&nbsp;Entity&nbsp;float_pkg&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ctrl_global.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;global_ctrl_arq&nbsp;of&nbsp;Entity&nbsp;global_ctrl&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/clear_video_ram.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;clear_video_ram_arch&nbsp;of&nbsp;Entity&nbsp;clear_video_ram&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ext_ram/extRam_loader.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;extram_loader_arq&nbsp;of&nbsp;Entity&nbsp;extram_loader&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/ffd_serie.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;ffd_serie_arq&nbsp;of&nbsp;Entity&nbsp;ffd_serie&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ext_ram/pos_loader.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;pos_loader_arq&nbsp;of&nbsp;Entity&nbsp;pos_loader&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/pos_rotator.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;pos_rotator_arq&nbsp;of&nbsp;Entity&nbsp;pos_rotator&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/video_ram.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;video_ram_arq&nbsp;of&nbsp;Entity&nbsp;video_ram&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/VGActrl.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;vga_ctrl_arq&nbsp;of&nbsp;Entity&nbsp;vga_ctrl&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/uart.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;uart_arq&nbsp;of&nbsp;Entity&nbsp;uart&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ext_ram/MemoryController.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;behavioral&nbsp;of&nbsp;Entity&nbsp;memorycontroller&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br>Compiling&nbsp;vhdl&nbsp;file&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/tp4.vhd"&nbsp;in&nbsp;Library&nbsp;work.<br>Architecture&nbsp;tp4_arq&nbsp;of&nbsp;Entity&nbsp;tp4&nbsp;is&nbsp;up&nbsp;to&nbsp;date.<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Design&nbsp;Hierarchy&nbsp;Analysis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<tp4>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<tp4_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<global_ctrl>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<global_ctrl_arq>)&nbsp;with&nbsp;generics.<br>	Nangle&nbsp;=&nbsp;16<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<clear_video_ram>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<clear_video_ram_arch>)&nbsp;with&nbsp;generics.<br>	N_COLS&nbsp;=&nbsp;64<br>	N_ROWS&nbsp;=&nbsp;64<br>	N_bits_col&nbsp;=&nbsp;6<br>	N_bits_row&nbsp;=&nbsp;6<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<extRam_loader>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<extRam_loader_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd_serie>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_serie_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;5<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<counter>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<counter_arch>)&nbsp;with&nbsp;generics.<br>	MAX_COUNT&nbsp;=&nbsp;8388607<br>	N_bits&nbsp;=&nbsp;23<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<counter>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<counter_arch>)&nbsp;with&nbsp;generics.<br>	MAX_COUNT&nbsp;=&nbsp;8388608<br>	N_bits&nbsp;=&nbsp;23<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<pos_loader>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<pos_loader_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<pos_rotator>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<pos_rotator_arq>)&nbsp;with&nbsp;generics.<br>	Nangle&nbsp;=&nbsp;16<br>	Nits&nbsp;=&nbsp;14<br>	Nxy&nbsp;=&nbsp;16<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<video_ram>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<video_ram_arq>)&nbsp;with&nbsp;generics.<br>	N_bits_col&nbsp;=&nbsp;6<br>	N_bits_row&nbsp;=&nbsp;6<br>	N_cols&nbsp;=&nbsp;64<br>	N_rows&nbsp;=&nbsp;64<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<vga_ctrl>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<vga_ctrl_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<uart>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<uart_arq>)&nbsp;with&nbsp;generics.<br>	F&nbsp;=&nbsp;50000<br>	min_baud&nbsp;=&nbsp;1200<br>	num_data_bits&nbsp;=&nbsp;8<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<MemoryController>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<Behavioral>)&nbsp;with&nbsp;generics.<br>	clock_frec&nbsp;=&nbsp;50<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<counter>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<counter_arch>)&nbsp;with&nbsp;generics.<br>	MAX_COUNT&nbsp;=&nbsp;63<br>	N_bits&nbsp;=&nbsp;6<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<registroNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<registroNb_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;97<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<cordic>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<cordic_arq>)&nbsp;with&nbsp;generics.<br>	P&nbsp;=&nbsp;14<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<delay_reg>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<delay_arch>)&nbsp;with&nbsp;generics.<br>	DELAY&nbsp;=&nbsp;15<br>	N&nbsp;=&nbsp;16<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<registroNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<registroNb_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;49<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<dual_port_ram>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<dual_port_ram_arq>)&nbsp;with&nbsp;generics.<br>	ADDRESS_WIDTH&nbsp;=&nbsp;12<br>	DATA_WIDTH&nbsp;=&nbsp;1<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<receive>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<arch>)&nbsp;with&nbsp;generics.<br>	NDBits&nbsp;=&nbsp;8<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<transmit>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<arch>)&nbsp;with&nbsp;generics.<br>	NDBits&nbsp;=&nbsp;8<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<timing>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<timing_arq>)&nbsp;with&nbsp;generics.<br>	F&nbsp;=&nbsp;50000<br>	min_baud&nbsp;=&nbsp;1200<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<registroNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<registroNb_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;18<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<registroNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<registroNb_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;16<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<barrel_shifterNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<barrel_shifterNb_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;18<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<registroNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<registroNb_arq>)&nbsp;with&nbsp;generics.<br>	N&nbsp;=&nbsp;16<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br>Analyzing&nbsp;hierarchy&nbsp;for&nbsp;entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(architecture&nbsp;<ffd_arq>).<br><br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;Analysis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>Analyzing&nbsp;Entity&nbsp;<tp4>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<tp4_arq>).<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;B8"&nbsp;for&nbsp;signal&nbsp;<clk_i>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;L15"&nbsp;for&nbsp;signal&nbsp;<data_i>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;H13"&nbsp;for&nbsp;signal&nbsp;<write_rst_i>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;E18"&nbsp;for&nbsp;signal&nbsp;<read_rst_i>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;R17&nbsp;N17"&nbsp;for&nbsp;signal&nbsp;<speed>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;L13&nbsp;L14&nbsp;K17&nbsp;K18&nbsp;H18&nbsp;G18"&nbsp;for&nbsp;signal&nbsp;<rot_switches_i>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;T4"&nbsp;for&nbsp;signal&nbsp;<hs>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;U3"&nbsp;for&nbsp;signal&nbsp;<vs>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;R8&nbsp;T8&nbsp;R9"&nbsp;for&nbsp;signal&nbsp;<red_o>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;P6&nbsp;P8&nbsp;N8"&nbsp;for&nbsp;signal&nbsp;<grn_o>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;U4&nbsp;U5"&nbsp;for&nbsp;signal&nbsp;<blu_o>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;L18"&nbsp;for&nbsp;signal&nbsp;<a>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;F18"&nbsp;for&nbsp;signal&nbsp;<b>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;D17"&nbsp;for&nbsp;signal&nbsp;<c>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;D16"&nbsp;for&nbsp;signal&nbsp;<d>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;G14"&nbsp;for&nbsp;signal&nbsp;<e>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;J17"&nbsp;for&nbsp;signal&nbsp;<f>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;H14"&nbsp;for&nbsp;signal&nbsp;<g>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;C17"&nbsp;for&nbsp;signal&nbsp;<dp>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;H5"&nbsp;for&nbsp;signal&nbsp;<clock_out>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;K6&nbsp;D1&nbsp;K3&nbsp;D2&nbsp;C1&nbsp;C2&nbsp;E2&nbsp;M5&nbsp;E1&nbsp;F2&nbsp;G4&nbsp;G5&nbsp;G6&nbsp;G3&nbsp;F1&nbsp;H6&nbsp;H3&nbsp;J5&nbsp;H2&nbsp;H1&nbsp;H4&nbsp;J2&nbsp;J1"&nbsp;for&nbsp;signal&nbsp;<ADDRESS>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;J4"&nbsp;for&nbsp;signal&nbsp;<ADV>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;P7"&nbsp;for&nbsp;signal&nbsp;<CRE>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;R6"&nbsp;for&nbsp;signal&nbsp;<CE>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;T2"&nbsp;for&nbsp;signal&nbsp;<OE>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;N7"&nbsp;for&nbsp;signal&nbsp;<WE>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;K5"&nbsp;for&nbsp;signal&nbsp;<LB>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;K4"&nbsp;for&nbsp;signal&nbsp;<UB>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;user-defined&nbsp;property&nbsp;"LOC&nbsp;=&nbsp;&nbsp;T1&nbsp;R3&nbsp;N4&nbsp;L2&nbsp;M6&nbsp;M3&nbsp;L5&nbsp;L3&nbsp;R2&nbsp;P2&nbsp;P1&nbsp;N5&nbsp;M4&nbsp;L6&nbsp;L4&nbsp;L1"&nbsp;for&nbsp;signal&nbsp;<DATA>&nbsp;in&nbsp;unit&nbsp;<tp4>.<br>WARNING:Xst:753&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/tp4.vhd"&nbsp;line&nbsp;310:&nbsp;Unconnected&nbsp;output&nbsp;port&nbsp;'carry_out'&nbsp;of&nbsp;component&nbsp;'counter'.<br>WARNING:Xst:753&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/tp4.vhd"&nbsp;line&nbsp;328:&nbsp;Unconnected&nbsp;output&nbsp;port&nbsp;'carry_out'&nbsp;of&nbsp;component&nbsp;'counter'.<br>Entity&nbsp;<tp4>&nbsp;analyzed.&nbsp;Unit&nbsp;<tp4>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<global_ctrl>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<global_ctrl_arq>).<br>	Nangle&nbsp;=&nbsp;16<br>Entity&nbsp;<global_ctrl>&nbsp;analyzed.&nbsp;Unit&nbsp;<global_ctrl>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<clear_video_ram>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<clear_video_ram_arch>).<br>	N_COLS&nbsp;=&nbsp;64<br>	N_ROWS&nbsp;=&nbsp;64<br>	N_bits_col&nbsp;=&nbsp;6<br>	N_bits_row&nbsp;=&nbsp;6<br>Entity&nbsp;<clear_video_ram>&nbsp;analyzed.&nbsp;Unit&nbsp;<clear_video_ram>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<counter.3>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<counter_arch>).<br>	MAX_COUNT&nbsp;=&nbsp;63<br>	N_bits&nbsp;=&nbsp;6<br>Entity&nbsp;<counter.3>&nbsp;analyzed.&nbsp;Unit&nbsp;<counter.3>&nbsp;generated.<br><br>Analyzing&nbsp;Entity&nbsp;<extRam_loader>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<extRam_loader_arq>).<br>Entity&nbsp;<extRam_loader>&nbsp;analyzed.&nbsp;Unit&nbsp;<extRam_loader>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<ffd_serie>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<ffd_serie_arq>).<br>	N&nbsp;=&nbsp;5<br>Entity&nbsp;<ffd_serie>&nbsp;analyzed.&nbsp;Unit&nbsp;<ffd_serie>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<counter.1>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<counter_arch>).<br>	MAX_COUNT&nbsp;=&nbsp;8388607<br>	N_bits&nbsp;=&nbsp;23<br>Entity&nbsp;<counter.1>&nbsp;analyzed.&nbsp;Unit&nbsp;<counter.1>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<counter.2>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<counter_arch>).<br>	MAX_COUNT&nbsp;=&nbsp;8388608<br>	N_bits&nbsp;=&nbsp;23<br>INFO:Xst:2679&nbsp;-&nbsp;Register&nbsp;<carry_out>&nbsp;in&nbsp;unit&nbsp;<counter.2>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;during&nbsp;circuit&nbsp;operation.&nbsp;The&nbsp;register&nbsp;is&nbsp;replaced&nbsp;by&nbsp;logic.<br>Entity&nbsp;<counter.2>&nbsp;analyzed.&nbsp;Unit&nbsp;<counter.2>&nbsp;generated.<br><br>Analyzing&nbsp;Entity&nbsp;<pos_loader>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<pos_loader_arq>).<br>Entity&nbsp;<pos_loader>&nbsp;analyzed.&nbsp;Unit&nbsp;<pos_loader>&nbsp;generated.<br><br>Analyzing&nbsp;Entity&nbsp;<ffd>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<ffd_arq>).<br>Entity&nbsp;<ffd>&nbsp;analyzed.&nbsp;Unit&nbsp;<ffd>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<pos_rotator>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<pos_rotator_arq>).<br>	Nangle&nbsp;=&nbsp;16<br>	Nits&nbsp;=&nbsp;14<br>	Nxy&nbsp;=&nbsp;16<br>Entity&nbsp;<pos_rotator>&nbsp;analyzed.&nbsp;Unit&nbsp;<pos_rotator>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<registroNb.1>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<registroNb_arq>).<br>	N&nbsp;=&nbsp;97<br>Entity&nbsp;<registroNb.1>&nbsp;analyzed.&nbsp;Unit&nbsp;<registroNb.1>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<cordic>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<cordic_arq>).<br>	P&nbsp;=&nbsp;14<br>Entity&nbsp;<cordic>&nbsp;analyzed.&nbsp;Unit&nbsp;<cordic>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<registroNb.3>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<registroNb_arq>).<br>	N&nbsp;=&nbsp;18<br>Entity&nbsp;<registroNb.3>&nbsp;analyzed.&nbsp;Unit&nbsp;<registroNb.3>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<registroNb.4>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<registroNb_arq>).<br>	N&nbsp;=&nbsp;16<br>Entity&nbsp;<registroNb.4>&nbsp;analyzed.&nbsp;Unit&nbsp;<registroNb.4>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<barrel_shifterNb>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<barrel_shifterNb_arq>).<br>	N&nbsp;=&nbsp;18<br>INFO:Xst:1433&nbsp;-&nbsp;Contents&nbsp;of&nbsp;array&nbsp;<shs>&nbsp;may&nbsp;be&nbsp;accessed&nbsp;with&nbsp;an&nbsp;index&nbsp;that&nbsp;exceeds&nbsp;the&nbsp;array&nbsp;size.&nbsp;This&nbsp;could&nbsp;cause&nbsp;simulation&nbsp;mismatch.<br>Entity&nbsp;<barrel_shifterNb>&nbsp;analyzed.&nbsp;Unit&nbsp;<barrel_shifterNb>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<delay_reg>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<delay_arch>).<br>	DELAY&nbsp;=&nbsp;15<br>	N&nbsp;=&nbsp;16<br>Entity&nbsp;<delay_reg>&nbsp;analyzed.&nbsp;Unit&nbsp;<delay_reg>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<registroNb.5>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<registroNb_arq>).<br>	N&nbsp;=&nbsp;16<br>Entity&nbsp;<registroNb.5>&nbsp;analyzed.&nbsp;Unit&nbsp;<registroNb.5>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<registroNb.2>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<registroNb_arq>).<br>	N&nbsp;=&nbsp;49<br>Entity&nbsp;<registroNb.2>&nbsp;analyzed.&nbsp;Unit&nbsp;<registroNb.2>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<video_ram>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<video_ram_arq>).<br>	N_bits_col&nbsp;=&nbsp;6<br>	N_bits_row&nbsp;=&nbsp;6<br>	N_cols&nbsp;=&nbsp;64<br>	N_rows&nbsp;=&nbsp;64<br>Entity&nbsp;<video_ram>&nbsp;analyzed.&nbsp;Unit&nbsp;<video_ram>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<dual_port_ram>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<dual_port_ram_arq>).<br>	ADDRESS_WIDTH&nbsp;=&nbsp;12<br>	DATA_WIDTH&nbsp;=&nbsp;1<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"ram_style&nbsp;=&nbsp;block"&nbsp;for&nbsp;signal&nbsp;<RAM>.<br>WARNING:Xst:790&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/dual_port_ram.vhd"&nbsp;line&nbsp;51:&nbsp;Index&nbsp;value(s)&nbsp;does&nbsp;not&nbsp;match&nbsp;array&nbsp;range,&nbsp;simulation&nbsp;mismatch.<br>INFO:Xst:1432&nbsp;-&nbsp;Contents&nbsp;of&nbsp;array&nbsp;<RAM>&nbsp;may&nbsp;be&nbsp;accessed&nbsp;with&nbsp;a&nbsp;negative&nbsp;index,&nbsp;causing&nbsp;simulation&nbsp;mismatch.<br>INFO:Xst:1433&nbsp;-&nbsp;Contents&nbsp;of&nbsp;array&nbsp;<RAM>&nbsp;may&nbsp;be&nbsp;accessed&nbsp;with&nbsp;an&nbsp;index&nbsp;that&nbsp;exceeds&nbsp;the&nbsp;array&nbsp;size.&nbsp;This&nbsp;could&nbsp;cause&nbsp;simulation&nbsp;mismatch.<br>WARNING:Xst:790&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/dual_port_ram.vhd"&nbsp;line&nbsp;53:&nbsp;Index&nbsp;value(s)&nbsp;does&nbsp;not&nbsp;match&nbsp;array&nbsp;range,&nbsp;simulation&nbsp;mismatch.<br>INFO:Xst:1432&nbsp;-&nbsp;Contents&nbsp;of&nbsp;array&nbsp;<RAM>&nbsp;may&nbsp;be&nbsp;accessed&nbsp;with&nbsp;a&nbsp;negative&nbsp;index,&nbsp;causing&nbsp;simulation&nbsp;mismatch.<br>INFO:Xst:1433&nbsp;-&nbsp;Contents&nbsp;of&nbsp;array&nbsp;<RAM>&nbsp;may&nbsp;be&nbsp;accessed&nbsp;with&nbsp;an&nbsp;index&nbsp;that&nbsp;exceeds&nbsp;the&nbsp;array&nbsp;size.&nbsp;This&nbsp;could&nbsp;cause&nbsp;simulation&nbsp;mismatch.<br>Entity&nbsp;<dual_port_ram>&nbsp;analyzed.&nbsp;Unit&nbsp;<dual_port_ram>&nbsp;generated.<br><br>Analyzing&nbsp;Entity&nbsp;<vga_ctrl>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<vga_ctrl_arq>).<br>Entity&nbsp;<vga_ctrl>&nbsp;analyzed.&nbsp;Unit&nbsp;<vga_ctrl>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<uart>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<uart_arq>).<br>	F&nbsp;=&nbsp;50000<br>	min_baud&nbsp;=&nbsp;1200<br>	num_data_bits&nbsp;=&nbsp;8<br>INFO:Xst:1739&nbsp;-&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/uart.vhd"&nbsp;line&nbsp;16:&nbsp;declaration&nbsp;of&nbsp;a&nbsp;buffer&nbsp;port&nbsp;will&nbsp;make&nbsp;it&nbsp;difficult&nbsp;for&nbsp;you&nbsp;to&nbsp;validate&nbsp;this&nbsp;design&nbsp;by&nbsp;simulation.&nbsp;It&nbsp;is&nbsp;preferable&nbsp;to&nbsp;declare&nbsp;it&nbsp;as&nbsp;output.<br>Entity&nbsp;<uart>&nbsp;analyzed.&nbsp;Unit&nbsp;<uart>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<receive>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<arch>).<br>	NDBits&nbsp;=&nbsp;8<br>INFO:Xst:1749&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/receive.vhd"&nbsp;line&nbsp;68:&nbsp;report:&nbsp;Start&nbsp;bit&nbsp;error.<br>INFO:Xst:1749&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/receive.vhd"&nbsp;line&nbsp;99:&nbsp;report:&nbsp;Report&nbsp;statement&nbsp;with&nbsp;non&nbsp;static&nbsp;report&nbsp;message<br>Entity&nbsp;<receive>&nbsp;analyzed.&nbsp;Unit&nbsp;<receive>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<transmit>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<arch>).<br>	NDBits&nbsp;=&nbsp;8<br>Entity&nbsp;<transmit>&nbsp;analyzed.&nbsp;Unit&nbsp;<transmit>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<timing>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<timing_arq>).<br>	F&nbsp;=&nbsp;50000<br>	min_baud&nbsp;=&nbsp;1200<br>Entity&nbsp;<timing>&nbsp;analyzed.&nbsp;Unit&nbsp;<timing>&nbsp;generated.<br><br>Analyzing&nbsp;generic&nbsp;Entity&nbsp;<MemoryController>&nbsp;in&nbsp;library&nbsp;<work>&nbsp;(Architecture&nbsp;<Behavioral>).<br>	clock_frec&nbsp;=&nbsp;50<br>Entity&nbsp;<MemoryController>&nbsp;analyzed.&nbsp;Unit&nbsp;<MemoryController>&nbsp;generated.<br><br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;Synthesis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Performing&nbsp;bidirectional&nbsp;port&nbsp;resolution...<br><br>Synthesizing&nbsp;Unit&nbsp;<global_ctrl>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ctrl_global.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_0>&nbsp;for&nbsp;signal&nbsp;<estado>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;9&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Power&nbsp;Up&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;automatic&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<clear_reset>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;up&nbsp;accumulator&nbsp;for&nbsp;signal&nbsp;<alfa_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;up&nbsp;accumulator&nbsp;for&nbsp;signal&nbsp;<beta_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<delta_alfa>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<delta_beta>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<delta_gama>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;up&nbsp;accumulator&nbsp;for&nbsp;signal&nbsp;<gama_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<minus_delta_angle>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<refresh_subestado<0>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>	inferred&nbsp;&nbsp;&nbsp;3&nbsp;Accumulator(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;48&nbsp;Multiplexer(s).<br>Unit&nbsp;<global_ctrl>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<extRam_loader>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ext_ram/extRam_loader.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<RxRdy_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<data_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<estado<0>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;18&nbsp;D-type&nbsp;flip-flop(s).<br>Unit&nbsp;<extRam_loader>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<counter_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/counter.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<carry_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;23-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<counter_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Counter(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;D-type&nbsp;flip-flop(s).<br>Unit&nbsp;<counter_1>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<counter_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/counter.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;23-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<counter_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Counter(s).<br>Unit&nbsp;<counter_2>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<pos_loader>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ext_ram/pos_loader.vhd".<br>WARNING:Xst:1305&nbsp;-&nbsp;Output&nbsp;<z>&nbsp;is&nbsp;never&nbsp;assigned.&nbsp;Tied&nbsp;to&nbsp;value&nbsp;0000000000000000.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_1>&nbsp;for&nbsp;signal&nbsp;<estado>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;9&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;asynchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Power&nbsp;Up&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;automatic&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<RxRdy_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<x>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<y>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<go_ram>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>	inferred&nbsp;&nbsp;34&nbsp;D-type&nbsp;flip-flop(s).<br>Unit&nbsp;<pos_loader>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<ffd>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/ffd.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<q>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;D-type&nbsp;flip-flop(s).<br>Unit&nbsp;<ffd>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<vga_ctrl>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/VGActrl.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<clkdiv_flag>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<hc>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<hs$cmp_lt0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;96.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<pixel_col$addsub0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;104.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<pixel_col$addsub0001>&nbsp;created&nbsp;at&nbsp;line&nbsp;104.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<pixel_row$addsub0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;105.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<pixel_row$addsub0001>&nbsp;created&nbsp;at&nbsp;line&nbsp;105.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<vc>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<vidon$cmp_gt0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;108.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<vidon$cmp_gt0001>&nbsp;created&nbsp;at&nbsp;line&nbsp;108.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<vidon$cmp_lt0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;108.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<vidon$cmp_lt0001>&nbsp;created&nbsp;at&nbsp;line&nbsp;108.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<vs$cmp_lt0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;97.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<vsenable>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Counter(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;&nbsp;6&nbsp;Comparator(s).<br>Unit&nbsp;<vga_ctrl>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<MemoryController>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/ext_ram/MemoryController.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_2>&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Power&nbsp;Up&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;init&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;automatic&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<data_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<read_ready_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<DATA>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;23-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<address_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;13-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<counter>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;13-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<counter$share0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;98.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<data_in_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;13-bit&nbsp;comparator&nbsp;greatequal&nbsp;for&nbsp;signal&nbsp;<state$cmp_ge0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;103.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;13-bit&nbsp;comparator&nbsp;greatequal&nbsp;for&nbsp;signal&nbsp;<state$cmp_ge0001>&nbsp;created&nbsp;at&nbsp;line&nbsp;122.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>	inferred&nbsp;&nbsp;69&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;16&nbsp;Tristate(s).<br>Unit&nbsp;<MemoryController>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<counter_3>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/counter.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<carry_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<counter_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Counter(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;D-type&nbsp;flip-flop(s).<br>Unit&nbsp;<counter_3>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<barrel_shifterNb>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/barrel_shifterNb.vhd".<br>WARNING:Xst:647&nbsp;-&nbsp;Input&nbsp;<M<30:5>>&nbsp;is&nbsp;never&nbsp;used.&nbsp;This&nbsp;port&nbsp;will&nbsp;be&nbsp;preserved&nbsp;and&nbsp;left&nbsp;unconnected&nbsp;if&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;top-level&nbsp;block&nbsp;or&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;sub-block&nbsp;and&nbsp;the&nbsp;hierarchy&nbsp;of&nbsp;this&nbsp;sub-block&nbsp;is&nbsp;preserved.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;19-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;18&nbsp;Multiplexer(s).<br>Unit&nbsp;<barrel_shifterNb>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<dual_port_ram>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/dual_port_ram.vhd".<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<address_B_int<31:12>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<address_A_int<31:12>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>INFO:Xst:1439&nbsp;-&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;You&nbsp;may&nbsp;have&nbsp;used&nbsp;signed&nbsp;signal(s)&nbsp;to&nbsp;address&nbsp;this&nbsp;RAM.&nbsp;If&nbsp;that&nbsp;is&nbsp;the&nbsp;case,&nbsp;negative&nbsp;values&nbsp;being&nbsp;out&nbsp;of&nbsp;range,&nbsp;sign&nbsp;bits&nbsp;were&nbsp;ignored.&nbsp;As&nbsp;a&nbsp;result&nbsp;only&nbsp;the&nbsp;first&nbsp;half&nbsp;of&nbsp;the&nbsp;RAM&nbsp;is&nbsp;actually&nbsp;accessed.&nbsp;Please&nbsp;check&nbsp;your&nbsp;source&nbsp;code.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4096x1-bit&nbsp;dual-port&nbsp;RAM&nbsp;<Mram_RAM>&nbsp;for&nbsp;signal&nbsp;<RAM>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<data_B<0>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;RAM(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;D-type&nbsp;flip-flop(s).<br>Unit&nbsp;<dual_port_ram>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<receive>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/receive.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_3>&nbsp;for&nbsp;signal&nbsp;<RxFsm>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;15&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;rst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;asynchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Power&nbsp;Up&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;automatic&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<RxErr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<ClrDiv>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<Dout>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<Rx_Reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<RxBitCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<RxBitCnt$addsub0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;86.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<Sig_RxRdy>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>	inferred&nbsp;&nbsp;51&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>Unit&nbsp;<receive>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<transmit>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/transmit.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_4>&nbsp;for&nbsp;signal&nbsp;<TxFsm>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;9&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;rst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;asynchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Power&nbsp;Up&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;automatic&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<TxBusy>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<RegDin>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;9-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<Tx_Reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<TxBitCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<TxBitCnt$addsub0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;65.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>	inferred&nbsp;&nbsp;22&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>Unit&nbsp;<transmit>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<timing>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/timing.vhd".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<Top16>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<TopRx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<TopTx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<ClkDiv>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;12-bit&nbsp;up&nbsp;counter&nbsp;for&nbsp;signal&nbsp;<Div16>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<RxDiv>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<RxDiv$addsub0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;111.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<RxDiv$mux0001>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Counter(s).<br>	inferred&nbsp;&nbsp;35&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;32&nbsp;Multiplexer(s).<br>Unit&nbsp;<timing>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<clear_video_ram>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/clear_video_ram.vhd".<br>Unit&nbsp;<clear_video_ram>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<ffd_serie>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/ffd_serie.vhd".<br>Unit&nbsp;<ffd_serie>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<video_ram>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/video_ram/video_ram.vhd".<br>Unit&nbsp;<video_ram>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<uart>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/uart/uart.vhd".<br>Unit&nbsp;<uart>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<registroNb_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/registroNb.vhd".<br>Unit&nbsp;<registroNb_1>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<registroNb_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/registroNb.vhd".<br>Unit&nbsp;<registroNb_2>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<registroNb_3>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/registroNb.vhd".<br>Unit&nbsp;<registroNb_3>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<registroNb_4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/registroNb.vhd".<br>Unit&nbsp;<registroNb_4>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<registroNb_5>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/registroNb.vhd".<br>Unit&nbsp;<registroNb_5>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<cordic>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/cordic/cordic.vhd".<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<y_5<25:24>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<y_5<7:0>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<x_5<25:24>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<x_5<7:0>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32x26-bit&nbsp;ROM&nbsp;for&nbsp;signal&nbsp;<x_5$rom0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;287.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32x26-bit&nbsp;ROM&nbsp;for&nbsp;signal&nbsp;<y_5$rom0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;288.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32x16-bit&nbsp;ROM&nbsp;for&nbsp;signal&nbsp;<angle_i$rom0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;244.<br>&nbsp;&nbsp;&nbsp;&nbsp;Using&nbsp;one-hot&nbsp;encoding&nbsp;for&nbsp;signal&nbsp;<estado>.<br>WARNING:Xst:643&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/cordic/cordic.vhd"&nbsp;line&nbsp;287:&nbsp;The&nbsp;result&nbsp;of&nbsp;a&nbsp;26x18-bit&nbsp;multiplication&nbsp;is&nbsp;partially&nbsp;used.&nbsp;Only&nbsp;the&nbsp;26&nbsp;least&nbsp;significant&nbsp;bits&nbsp;are&nbsp;used.&nbsp;If&nbsp;you&nbsp;are&nbsp;doing&nbsp;this&nbsp;on&nbsp;purpose,&nbsp;you&nbsp;may&nbsp;safely&nbsp;ignore&nbsp;this&nbsp;warning.&nbsp;Otherwise,&nbsp;make&nbsp;sure&nbsp;you&nbsp;are&nbsp;not&nbsp;losing&nbsp;information,&nbsp;leading&nbsp;to&nbsp;unexpected&nbsp;circuit&nbsp;behavior.<br>WARNING:Xst:643&nbsp;-&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/cordic/cordic.vhd"&nbsp;line&nbsp;288:&nbsp;The&nbsp;result&nbsp;of&nbsp;a&nbsp;26x18-bit&nbsp;multiplication&nbsp;is&nbsp;partially&nbsp;used.&nbsp;Only&nbsp;the&nbsp;26&nbsp;least&nbsp;significant&nbsp;bits&nbsp;are&nbsp;used.&nbsp;If&nbsp;you&nbsp;are&nbsp;doing&nbsp;this&nbsp;on&nbsp;purpose,&nbsp;you&nbsp;may&nbsp;safely&nbsp;ignore&nbsp;this&nbsp;warning.&nbsp;Otherwise,&nbsp;make&nbsp;sure&nbsp;you&nbsp;are&nbsp;not&nbsp;losing&nbsp;information,&nbsp;leading&nbsp;to&nbsp;unexpected&nbsp;circuit&nbsp;behavior.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;addsub&nbsp;for&nbsp;signal&nbsp;<angle_3>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<estado>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<i>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<i$addsub0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;148.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<i$cmp_lt0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;144.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<x0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;addsub&nbsp;for&nbsp;signal&nbsp;<x_3>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;26x18-bit&nbsp;multiplier&nbsp;for&nbsp;signal&nbsp;<x_5>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<x_in_n>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<y0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;addsub&nbsp;for&nbsp;signal&nbsp;<y_3>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;26x18-bit&nbsp;multiplier&nbsp;for&nbsp;signal&nbsp;<y_5>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;18-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<y_in_n>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;3&nbsp;ROM(s).<br>	inferred&nbsp;&nbsp;&nbsp;6&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplier(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;36&nbsp;Multiplexer(s).<br>Unit&nbsp;<cordic>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<delay_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/comps/delay.vhd".<br>Unit&nbsp;<delay_reg>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<pos_rotator>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/pos_rotator.vhd".<br>Unit&nbsp;<pos_rotator>&nbsp;synthesized.<br><br><br>Synthesizing&nbsp;Unit&nbsp;<tp4>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:/Users/Martin/Documents/SistDig/SistDig-TP4/reh/tp4.vhd".<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<z>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<y_screen_aux<14:0>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<y_screen<21:6>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<x_screen_aux<14:0>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<x_screen<21:6>>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<tx>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<sig_TxBusy>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:653&nbsp;-&nbsp;Signal&nbsp;<sig_StartTx>&nbsp;is&nbsp;used&nbsp;but&nbsp;never&nbsp;assigned.&nbsp;This&nbsp;sourceless&nbsp;signal&nbsp;will&nbsp;be&nbsp;automatically&nbsp;connected&nbsp;to&nbsp;value&nbsp;0.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<sig_RxErr>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:653&nbsp;-&nbsp;Signal&nbsp;<sig_Din>&nbsp;is&nbsp;used&nbsp;but&nbsp;never&nbsp;assigned.&nbsp;This&nbsp;sourceless&nbsp;signal&nbsp;will&nbsp;be&nbsp;automatically&nbsp;connected&nbsp;to&nbsp;value&nbsp;00000000.<br>WARNING:Xst:1780&nbsp;-&nbsp;Signal&nbsp;<reset_xyz>&nbsp;is&nbsp;never&nbsp;used&nbsp;or&nbsp;assigned.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1780&nbsp;-&nbsp;Signal&nbsp;<extRam_reset>&nbsp;is&nbsp;never&nbsp;used&nbsp;or&nbsp;assigned.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:646&nbsp;-&nbsp;Signal&nbsp;<button_down>&nbsp;is&nbsp;assigned&nbsp;but&nbsp;never&nbsp;used.&nbsp;This&nbsp;unconnected&nbsp;signal&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4x16-bit&nbsp;ROM&nbsp;for&nbsp;signal&nbsp;<delta_angle>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<A_col_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<A_row_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<enable_vga$cmp_lt0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;490.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<enable_vga$cmp_lt0001>&nbsp;created&nbsp;at&nbsp;line&nbsp;490.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<enable_vga$cmp_lt0002>&nbsp;created&nbsp;at&nbsp;line&nbsp;490.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;for&nbsp;signal&nbsp;<enable_vga$cmp_lt0003>&nbsp;created&nbsp;at&nbsp;line&nbsp;490.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<pixel_col_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<pixel_row_aux>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;23-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<read_stop$cmp_eq0000>&nbsp;created&nbsp;at&nbsp;line&nbsp;253.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;ROM(s).<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;&nbsp;5&nbsp;Comparator(s).<br>Unit&nbsp;<tp4>&nbsp;synthesized.<br><br>INFO:Xst:1767&nbsp;-&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;Resource&nbsp;sharing&nbsp;has&nbsp;identified&nbsp;that&nbsp;some&nbsp;arithmetic&nbsp;operations&nbsp;in&nbsp;this&nbsp;design&nbsp;can&nbsp;share&nbsp;the&nbsp;same&nbsp;physical&nbsp;resources&nbsp;for&nbsp;reduced&nbsp;device&nbsp;utilization.&nbsp;For&nbsp;improved&nbsp;clock&nbsp;frequency&nbsp;you&nbsp;may&nbsp;try&nbsp;to&nbsp;disable&nbsp;resource&nbsp;sharing.<br><br>=========================================================================<br>HDL&nbsp;Synthesis&nbsp;Report<br><br>Macro&nbsp;Statistics<br>#&nbsp;RAMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4096x1-bit&nbsp;dual-port&nbsp;RAM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;ROMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>&nbsp;32x16-bit&nbsp;ROM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;32x26-bit&nbsp;ROM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;4x16-bit&nbsp;ROM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Multipliers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;26x18-bit&nbsp;multiplier&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>#&nbsp;Adders/Subtractors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;31<br>&nbsp;10-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;13-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;addsub&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;18-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;18-bit&nbsp;addsub&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;32-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;4-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;5-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;6-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;6-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Counters&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;8<br>&nbsp;10-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;12-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;23-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;6-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Accumulators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;16-bit&nbsp;up&nbsp;accumulator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1195<br>&nbsp;1-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1176<br>&nbsp;13-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;23-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;4-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;5-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;8-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;9-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Comparators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>&nbsp;10-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;13-bit&nbsp;comparator&nbsp;greatequal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;23-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;5-bit&nbsp;comparator&nbsp;less&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;Multiplexers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>&nbsp;16-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;18-bit&nbsp;19-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;18-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;32-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Tristates&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;tristate&nbsp;buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br><br>=========================================================================<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Advanced&nbsp;HDL&nbsp;Synthesis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Analyzing&nbsp;FSM&nbsp;<FSM_4>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<UART_receiver/transmission_unit/TxFsm/FSM>&nbsp;on&nbsp;signal&nbsp;<TxFsm[1:2]>&nbsp;with&nbsp;gray&nbsp;encoding.<br>----------------------<br>&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding<br>----------------------<br>&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;load_tx&nbsp;&nbsp;|&nbsp;01<br>&nbsp;shift_tx&nbsp;|&nbsp;11<br>&nbsp;stop_tx&nbsp;&nbsp;|&nbsp;10<br>----------------------<br>Analyzing&nbsp;FSM&nbsp;<FSM_3>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<UART_receiver/reception_unit/RxFsm/FSM>&nbsp;on&nbsp;signal&nbsp;<RxFsm[1:3]>&nbsp;with&nbsp;sequential&nbsp;encoding.<br>----------------------<br>&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding<br>----------------------<br>&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;000<br>&nbsp;start_rx&nbsp;|&nbsp;001<br>&nbsp;edge_rx&nbsp;&nbsp;|&nbsp;011<br>&nbsp;shift_rx&nbsp;|&nbsp;101<br>&nbsp;stop_rx&nbsp;&nbsp;|&nbsp;100<br>&nbsp;rx_ovf&nbsp;&nbsp;&nbsp;|&nbsp;010<br>----------------------<br>Analyzing&nbsp;FSM&nbsp;<FSM_2>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<ext_RAM/state/FSM>&nbsp;on&nbsp;signal&nbsp;<state[1:2]>&nbsp;with&nbsp;user&nbsp;encoding.<br>---------------------<br>&nbsp;State&nbsp;&nbsp;&nbsp;|&nbsp;Encoding<br>---------------------<br>&nbsp;init&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;01<br>&nbsp;writing&nbsp;|&nbsp;10<br>&nbsp;reading&nbsp;|&nbsp;11<br>---------------------<br>Analyzing&nbsp;FSM&nbsp;<FSM_1>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<pos_loader_inst/estado/FSM>&nbsp;on&nbsp;signal&nbsp;<estado[1:2]>&nbsp;with&nbsp;gray&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;idle&nbsp;&nbsp;|&nbsp;00<br>&nbsp;x_st&nbsp;&nbsp;|&nbsp;01<br>&nbsp;y_st&nbsp;&nbsp;|&nbsp;11<br>&nbsp;z_st&nbsp;&nbsp;|&nbsp;10<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<FSM_0>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<control_global/estado/FSM>&nbsp;on&nbsp;signal&nbsp;<estado[1:2]>&nbsp;with&nbsp;gray&nbsp;encoding.<br>------------------------<br>&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding<br>------------------------<br>&nbsp;idle&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;clearing&nbsp;&nbsp;&nbsp;|&nbsp;01<br>&nbsp;reading&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;11<br>&nbsp;refreshing&nbsp;|&nbsp;10<br>------------------------<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<pipe_reg_x>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<Y_rot>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<Z_del>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<rotator>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[0].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[1].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[2].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[3].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[4].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[5].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[6].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[7].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[8].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[9].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[10].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[11].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[12].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[13].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[14].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[15].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[16].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[17].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[18].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[19].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[20].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[21].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[22].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[23].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[24].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[31].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[32].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[33].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[34].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[35].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[36].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[37].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[38].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[39].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[40].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<FFD_i[47].FFD_inst>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<pipe_reg_out>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1290&nbsp;-&nbsp;Hierarchical&nbsp;block&nbsp;<transmission_unit>&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<UART_receiver>.<br>&nbsp;&nbsp;&nbsp;It&nbsp;will&nbsp;be&nbsp;removed&nbsp;from&nbsp;the&nbsp;design.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[48].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[49].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[50].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[51].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[52].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[53].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[54].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[55].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[56].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[57].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[58].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[59].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[60].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[61].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[62].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<FFD_i[63].FFD_inst>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<dual_port_ram>.<br>INFO:Xst:3226&nbsp;-&nbsp;The&nbsp;RAM&nbsp;<Mram_RAM>&nbsp;will&nbsp;be&nbsp;implemented&nbsp;as&nbsp;a&nbsp;BLOCK&nbsp;RAM,&nbsp;absorbing&nbsp;the&nbsp;following&nbsp;register(s):&nbsp;<data_B_0><br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;ram_type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Block&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Port&nbsp;A&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;aspect&nbsp;ratio&nbsp;&nbsp;&nbsp;|&nbsp;4096-word&nbsp;x&nbsp;1-bit&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;read-first&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clkA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<clock>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;rise&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;weA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<write_enable>&nbsp;&nbsp;|&nbsp;high&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;addrA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<address_A>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;diA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<data_A>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;optimization&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;speed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Port&nbsp;B&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;aspect&nbsp;ratio&nbsp;&nbsp;&nbsp;|&nbsp;4096-word&nbsp;x&nbsp;1-bit&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;mode&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;write-first&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clkB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<clock>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;rise&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;addrB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<address_B>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;doB&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;connected&nbsp;to&nbsp;signal&nbsp;<data_B>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;optimization&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;speed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>Unit&nbsp;<dual_port_ram>&nbsp;synthesized&nbsp;(advanced).<br><br>=========================================================================<br>Advanced&nbsp;HDL&nbsp;Synthesis&nbsp;Report<br><br>Macro&nbsp;Statistics<br>#&nbsp;FSMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>#&nbsp;RAMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4096x1-bit&nbsp;dual-port&nbsp;block&nbsp;RAM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;ROMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>&nbsp;32x16-bit&nbsp;ROM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;32x26-bit&nbsp;ROM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;4x16-bit&nbsp;ROM&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Multipliers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;26x18-bit&nbsp;multiplier&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>#&nbsp;Adders/Subtractors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;29<br>&nbsp;10-bit&nbsp;subtractor&nbsp;borrow&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;13-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;addsub&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;18-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;18-bit&nbsp;addsub&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;32-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;4-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;5-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;6-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;6-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Counters&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;8<br>&nbsp;10-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;12-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;23-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;6-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Accumulators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;16-bit&nbsp;up&nbsp;accumulator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1403<br>&nbsp;Flip-Flops&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1403<br>#&nbsp;Comparators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>&nbsp;10-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;10-bit&nbsp;comparator&nbsp;less&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;13-bit&nbsp;comparator&nbsp;greatequal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;23-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;5-bit&nbsp;comparator&nbsp;less&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;Multiplexers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>&nbsp;16-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;18-bit&nbsp;19-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;18-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;32-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br><br>=========================================================================<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Low&nbsp;Level&nbsp;Synthesis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<RegDin_0>&nbsp;in&nbsp;Unit&nbsp;<transmit>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;7&nbsp;FFs/Latches,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<RegDin_1>&nbsp;<RegDin_2>&nbsp;<RegDin_3>&nbsp;<RegDin_4>&nbsp;<RegDin_5>&nbsp;<RegDin_6>&nbsp;<RegDin_7>&nbsp;<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<RegDin_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<estado_0>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<cordic>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<write_extram_counter/carry_out>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>INFO:Xst:2146&nbsp;-&nbsp;In&nbsp;block&nbsp;<cordic>,&nbsp;ROM&nbsp;<Mrom_y_5_rom0000>&nbsp;<Mrom_x_5_rom0000>&nbsp;are&nbsp;equivalent,&nbsp;XST&nbsp;will&nbsp;keep&nbsp;only&nbsp;<Mrom_y_5_rom0000>.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<TxFsm_FSM_FFd2>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<TxBusy>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<Tx_Reg_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<TxFsm_FSM_FFd1>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<transmit>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<TxBitCnt_0>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<transmit>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<TxBitCnt_1>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<transmit>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<TxBitCnt_2>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<transmit>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<TxBitCnt_3>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<transmit>.<br><br>Optimizing&nbsp;unit&nbsp;<tp4>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<global_ctrl>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<extRam_loader>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<pos_loader>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<vga_ctrl>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<barrel_shifterNb>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<receive>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<timing>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<registroNb_1>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<registroNb_2>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<registroNb_3>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<registroNb_4>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<registroNb_5>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<cordic>&nbsp;...<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<i_4>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<cordic>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<i_4>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<cordic>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br><br>Optimizing&nbsp;unit&nbsp;<delay_reg>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<pos_rotator>&nbsp;...<br>WARNING:Xst:1293&nbsp;-&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[63].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[62].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[61].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[60].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[59].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[58].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[57].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[56].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[55].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[54].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[53].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[52].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[51].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[50].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[49].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1896&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<rotator/pipe_reg_in/FFD_i[48].FFD_inst/q>&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<tp4>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/reception_unit/RxErr>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_31>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_30>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_29>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_28>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_27>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_26>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_25>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_24>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_23>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_22>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_21>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_20>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_19>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_18>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_17>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_16>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_13>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_12>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_11>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_10>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_9>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_8>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_7>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_6>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_5>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_4>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_3>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_2>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_1>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/ClkDiv_0>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<UART_receiver/timings_unit/TopTx>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[15].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[14].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[13].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[12].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[11].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[10].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[9].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[8].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[7].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[6].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[5].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[4].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[3].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[2].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Z_del/gen_retardo[1].con_retardo.reg/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/Mmult_x_5>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/Mmult_x_51>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[16].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/Y_rot/pipe_reg_x/FFD_i[17].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[47].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[40].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[39].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[38].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[37].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[36].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[35].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[34].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[33].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[32].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[31].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[24].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[23].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[22].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[21].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[20].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[19].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[18].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[17].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[16].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[15].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[14].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[13].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[12].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[11].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[10].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[9].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[8].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[7].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[6].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[5].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[4].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[3].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[2].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[1].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rotator/pipe_reg_out/FFD_i[0].FFD_inst/q>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<tp4>.<br><br>Mapping&nbsp;all&nbsp;equations...<br>Building&nbsp;and&nbsp;optimizing&nbsp;final&nbsp;netlist&nbsp;...<br>Found&nbsp;area&nbsp;constraint&nbsp;ratio&nbsp;of&nbsp;100&nbsp;(+&nbsp;5)&nbsp;on&nbsp;block&nbsp;tp4,&nbsp;actual&nbsp;ratio&nbsp;is&nbsp;31.<br>FlipFlop&nbsp;rotator/X_rot/i_0&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/X_rot/i_1&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/X_rot/i_2&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/X_rot/i_3&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/Y_rot/i_0&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/Y_rot/i_1&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/Y_rot/i_2&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br>FlipFlop&nbsp;rotator/Y_rot/i_3&nbsp;has&nbsp;been&nbsp;replicated&nbsp;1&nbsp;time(s)<br><br>Final&nbsp;Macro&nbsp;Processing&nbsp;...<br><br>Processing&nbsp;Unit&nbsp;<tp4>&nbsp;:<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[0].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[1].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[2].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[3].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[4].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[5].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[6].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[7].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[8].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[9].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[10].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[11].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[12].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[13].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[14].FFD_inst/q>.<br>	Found&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/X_del/gen_retardo[15].con_retardo.reg/FFD_i[15].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[0].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[1].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[2].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[3].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[4].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[5].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[6].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[7].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[8].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[9].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[10].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[11].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[12].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[13].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[14].FFD_inst/q>.<br>	Found&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rotator/Y_del/gen_retardo[15].con_retardo.reg/FFD_i[15].FFD_inst/q>.<br>INFO:Xst:741&nbsp;-&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;A&nbsp;5-bit&nbsp;shift&nbsp;register&nbsp;was&nbsp;found&nbsp;for&nbsp;signal&nbsp;<RdRdy_delay/delay_i[5].ffd_delay/q>&nbsp;and&nbsp;currently&nbsp;occupies&nbsp;5&nbsp;logic&nbsp;cells&nbsp;(2&nbsp;slices).&nbsp;Removing&nbsp;the&nbsp;set/reset&nbsp;logic&nbsp;would&nbsp;take&nbsp;advantage&nbsp;of&nbsp;SRL16&nbsp;(and&nbsp;derived)&nbsp;primitives&nbsp;and&nbsp;reduce&nbsp;this&nbsp;to&nbsp;1&nbsp;logic&nbsp;cells&nbsp;(1&nbsp;slices).&nbsp;Evaluate&nbsp;if&nbsp;the&nbsp;set/reset&nbsp;can&nbsp;be&nbsp;removed&nbsp;for&nbsp;this&nbsp;simple&nbsp;shift&nbsp;register.&nbsp;The&nbsp;majority&nbsp;of&nbsp;simple&nbsp;pipeline&nbsp;structures&nbsp;do&nbsp;not&nbsp;need&nbsp;to&nbsp;be&nbsp;set/reset&nbsp;operationally.<br>Unit&nbsp;<tp4>&nbsp;processed.<br><br>=========================================================================<br>Final&nbsp;Register&nbsp;Report<br><br>Macro&nbsp;Statistics<br>#&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;721<br>&nbsp;Flip-Flops&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;721<br>#&nbsp;Shift&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;32<br>&nbsp;15-bit&nbsp;shift&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>&nbsp;16-bit&nbsp;shift&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br><br>=========================================================================<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Partition&nbsp;Report&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Partition&nbsp;Implementation&nbsp;Status<br>-------------------------------<br><br>&nbsp;&nbsp;No&nbsp;Partitions&nbsp;were&nbsp;found&nbsp;in&nbsp;this&nbsp;design.<br><br>-------------------------------<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Final&nbsp;Report&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>Final&nbsp;Results<br>RTL&nbsp;Top&nbsp;Level&nbsp;Output&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;tp4.ngr<br>Top&nbsp;Level&nbsp;Output&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;tp4<br>Output&nbsp;Format&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NGC<br>Optimization&nbsp;Goal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Speed<br>Keep&nbsp;Hierarchy&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br><br>Design&nbsp;Statistics<br>#&nbsp;IOs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;77<br><br>Cell&nbsp;Usage&nbsp;:<br>#&nbsp;BELS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4105<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;GND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INV&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;103<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;468<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;164<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2_D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;924<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3_D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;22<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;560<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4_D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4_L&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;507<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXF5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;516<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXF6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;216<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXF7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;108<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VCC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;503<br>#&nbsp;FlipFlops/Latches&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;800<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;31<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;62<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDCE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;513<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;153<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDPE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;15<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDRE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;20<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>#&nbsp;RAMS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RAMB16_S1_S1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Shift&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;32<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SRL16E&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;32<br>#&nbsp;Clock&nbsp;Buffers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;BUFGP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;IO&nbsp;Buffers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;76<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;11<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IOBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;49<br>#&nbsp;MULTs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MULT18X18SIO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>=========================================================================<br><br>Device&nbsp;utilization&nbsp;summary:<br>---------------------------<br><br>Selected&nbsp;Device&nbsp;:&nbsp;3s500efg320-5&nbsp;<br><br>&nbsp;Number&nbsp;of&nbsp;Slices:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1260&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;4656&nbsp;&nbsp;&nbsp;&nbsp;27%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;Slice&nbsp;Flip&nbsp;Flops:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;800&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9312&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;4&nbsp;input&nbsp;LUTs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2285&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9312&nbsp;&nbsp;&nbsp;&nbsp;24%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;logic:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2253<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Shift&nbsp;registers:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;32<br>&nbsp;Number&nbsp;of&nbsp;IOs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;77<br>&nbsp;Number&nbsp;of&nbsp;bonded&nbsp;IOBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;77&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;232&nbsp;&nbsp;&nbsp;&nbsp;33%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;BRAMs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;20&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;MULT18X18SIOs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;10&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;20&nbsp;&nbsp;&nbsp;&nbsp;50%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;GCLKs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;24&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4%&nbsp;&nbsp;<br><br>---------------------------<br>Partition&nbsp;Resource&nbsp;Summary:<br>---------------------------<br><br>&nbsp;&nbsp;No&nbsp;Partitions&nbsp;were&nbsp;found&nbsp;in&nbsp;this&nbsp;design.<br><br>---------------------------<br><br><br>=========================================================================<br>TIMING&nbsp;REPORT<br><br>NOTE:&nbsp;THESE&nbsp;TIMING&nbsp;NUMBERS&nbsp;ARE&nbsp;ONLY&nbsp;A&nbsp;SYNTHESIS&nbsp;ESTIMATE.<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FOR&nbsp;ACCURATE&nbsp;TIMING&nbsp;INFORMATION&nbsp;PLEASE&nbsp;REFER&nbsp;TO&nbsp;THE&nbsp;TRACE&nbsp;REPORT<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;GENERATED&nbsp;AFTER&nbsp;PLACE-and-ROUTE.<br><br>Clock&nbsp;Information:<br>------------------<br>-----------------------------------+------------------------+-------+<br>Clock&nbsp;Signal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;buffer(FF&nbsp;name)&nbsp;&nbsp;|&nbsp;Load&nbsp;&nbsp;|<br>-----------------------------------+------------------------+-------+<br>clk_i&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;BUFGP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;833&nbsp;&nbsp;&nbsp;|<br>-----------------------------------+------------------------+-------+<br><br>Asynchronous&nbsp;Control&nbsp;Signals&nbsp;Information:<br>----------------------------------------<br>--------------------------------------------------------+--------------------------------------------+-------+<br>Control&nbsp;Signal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Buffer(FF&nbsp;name)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Load&nbsp;&nbsp;|<br>--------------------------------------------------------+--------------------------------------------+-------+<br>clear_enable(control_global/estado_FSM_Out11:O)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;NONE(clear_enable_shift1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;403&nbsp;&nbsp;&nbsp;|<br>write_rst_i&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;IBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;145&nbsp;&nbsp;&nbsp;|<br>reset_read_extram_counter(reset_read_extram_counter1:O)&nbsp;|&nbsp;NONE(read_extram_counter/counter_aux_0)&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;23&nbsp;&nbsp;&nbsp;&nbsp;|<br>control_global/clear_reset(control_global/clear_reset:Q)|&nbsp;NONE(clear_inst/col_counter_inst/carry_out)|&nbsp;14&nbsp;&nbsp;&nbsp;&nbsp;|<br>read_stop_ffd/q(read_stop_ffd/q:Q)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;NONE(pos_loader_inst/estado_FSM_FFd1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>Mrom_delta_angle10(XST_GND:G)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;NONE(delay_vga/q)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>--------------------------------------------------------+--------------------------------------------+-------+<br><br>Timing&nbsp;Summary:<br>---------------<br>Speed&nbsp;Grade:&nbsp;-5<br><br>&nbsp;&nbsp;&nbsp;Minimum&nbsp;period:&nbsp;13.538ns&nbsp;(Maximum&nbsp;Frequency:&nbsp;73.864MHz)<br>&nbsp;&nbsp;&nbsp;Minimum&nbsp;input&nbsp;arrival&nbsp;time&nbsp;before&nbsp;clock:&nbsp;7.962ns<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;output&nbsp;required&nbsp;time&nbsp;after&nbsp;clock:&nbsp;10.071ns<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;combinational&nbsp;path&nbsp;delay:&nbsp;No&nbsp;path&nbsp;found<br><br>Timing&nbsp;Detail:<br>--------------<br>All&nbsp;values&nbsp;displayed&nbsp;in&nbsp;nanoseconds&nbsp;(ns)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'clk_i'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;13.538ns&nbsp;(frequency:&nbsp;73.864MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;160374&nbsp;/&nbsp;1325<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.538ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;15)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;rotator/X_rot/i_1_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;rotator/Y_rot/reg_y/FFD_i[16].FFD_inst/q&nbsp;(FF)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_i&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;clk_i&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;rotator/X_rot/i_1_1&nbsp;to&nbsp;rotator/Y_rot/reg_y/FFD_i[16].FFD_inst/q<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDPE:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6&nbsp;&nbsp;&nbsp;0.514&nbsp;&nbsp;&nbsp;0.721&nbsp;&nbsp;rotator/X_rot/i_1_1&nbsp;(rotator/X_rot/i_1_1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.380&nbsp;&nbsp;rotator/X_rot/Mrom_y_5_rom0000511&nbsp;(rotator/X_rot/Mrom_y_5_rom00005)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MULT18X18SIO:A5->P17&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;4.331&nbsp;&nbsp;&nbsp;0.426&nbsp;&nbsp;rotator/X_rot/Mmult_y_5&nbsp;(rotator/X_rot/Mmult_y_5_P_to_Adder_A_17)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2:I1->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_lut<17>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_lut<17>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.404&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_cy<17>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_cy<17>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_cy<18>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_cy<18>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_cy<19>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_cy<19>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_cy<20>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_cy<20>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_cy<21>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_cy<21>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_cy<22>&nbsp;(rotator/X_rot/Mmult_y_50_Madd_cy<22>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5&nbsp;&nbsp;&nbsp;0.699&nbsp;&nbsp;&nbsp;0.538&nbsp;&nbsp;rotator/X_rot/Mmult_y_50_Madd_xor<23>&nbsp;(rotator/xrot_y1<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INV:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/Y_rot/Madd_x_in_n_not0000<15>11_INV_0&nbsp;(rotator/Y_rot/Madd_x_in_n_not0000<15>1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;0.404&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/Y_rot/Madd_x_in_n_cy<15>&nbsp;(rotator/Y_rot/Madd_x_in_n_cy<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3&nbsp;&nbsp;&nbsp;0.699&nbsp;&nbsp;&nbsp;0.454&nbsp;&nbsp;rotator/Y_rot/Madd_x_in_n_xor<16>&nbsp;(rotator/Y_rot/x_in_n<16>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I3->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.383&nbsp;&nbsp;rotator/Y_rot/y_1<17>12&nbsp;(rotator/Y_rot/y_1<16>12)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I3->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;rotator/Y_rot/y_1<17>38&nbsp;(rotator/Y_rot/y_1<17>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDCE:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.268&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;rotator/Y_rot/reg_y/FFD_i[17].FFD_inst/q<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.538ns&nbsp;(10.637ns&nbsp;logic,&nbsp;2.902ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(78.6%&nbsp;logic,&nbsp;21.4%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;IN&nbsp;BEFORE&nbsp;for&nbsp;Clock&nbsp;'clk_i'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;4259&nbsp;/&nbsp;70<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.962ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;21)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;speed<0>&nbsp;(PAD)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;control_global/gama_aux_15&nbsp;(FF)<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;clk_i&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;speed<0>&nbsp;to&nbsp;control_global/gama_aux_15<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;12&nbsp;&nbsp;&nbsp;1.106&nbsp;&nbsp;&nbsp;0.969&nbsp;&nbsp;speed_0_IBUF&nbsp;(speed_0_IBUF)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;Mrom_delta_angle12&nbsp;(Mrom_delta_angle11)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.404&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<0>&nbsp;(control_global/Madd_minus_delta_angle_cy<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<1>&nbsp;(control_global/Madd_minus_delta_angle_cy<1>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<2>&nbsp;(control_global/Madd_minus_delta_angle_cy<2>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<3>&nbsp;(control_global/Madd_minus_delta_angle_cy<3>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<4>&nbsp;(control_global/Madd_minus_delta_angle_cy<4>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<5>&nbsp;(control_global/Madd_minus_delta_angle_cy<5>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Madd_minus_delta_angle_cy<6>&nbsp;(control_global/Madd_minus_delta_angle_cy<6>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3&nbsp;&nbsp;&nbsp;0.699&nbsp;&nbsp;&nbsp;0.481&nbsp;&nbsp;control_global/Madd_minus_delta_angle_xor<7>&nbsp;(control_global/minus_delta_angle<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.426&nbsp;&nbsp;control_global/Mmux_delta_gama141&nbsp;(control_global/delta_gama<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2:I1->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_lut<7>&nbsp;(control_global/Maccum_gama_aux_lut<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.404&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<7>&nbsp;(control_global/Maccum_gama_aux_cy<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<8>&nbsp;(control_global/Maccum_gama_aux_cy<8>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<9>&nbsp;(control_global/Maccum_gama_aux_cy<9>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<10>&nbsp;(control_global/Maccum_gama_aux_cy<10>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<11>&nbsp;(control_global/Maccum_gama_aux_cy<11>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<12>&nbsp;(control_global/Maccum_gama_aux_cy<12>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<13>&nbsp;(control_global/Maccum_gama_aux_cy<13>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;0.051&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_cy<14>&nbsp;(control_global/Maccum_gama_aux_cy<14>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.699&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;control_global/Maccum_gama_aux_xor<15>&nbsp;(control_global/Result<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.268&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;control_global/gama_aux_15<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;7.962ns&nbsp;(6.085ns&nbsp;logic,&nbsp;1.876ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(76.4%&nbsp;logic,&nbsp;23.6%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;OUT&nbsp;AFTER&nbsp;for&nbsp;Clock&nbsp;'clk_i'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;356&nbsp;/&nbsp;55<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;10.071ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;6)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;vga/hc_7&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;grn_o<2>&nbsp;(PAD)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;clk_i&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;vga/hc_7&nbsp;to&nbsp;grn_o<2><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDRE:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6&nbsp;&nbsp;&nbsp;0.514&nbsp;&nbsp;&nbsp;0.721&nbsp;&nbsp;vga/hc_7&nbsp;(vga/hc_7)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3_L:I0->LO&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.103&nbsp;&nbsp;vga/vsenable_cmp_eq000011&nbsp;(vga/N5)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I3->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.360&nbsp;&nbsp;vga/vidon_and000088&nbsp;(vga/vidon_and000088)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I3->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.360&nbsp;&nbsp;vga/vidon_and000090&nbsp;(vga/vidon_and000090)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I3->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;28&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;1.141&nbsp;&nbsp;vga/vidon_and0000122&nbsp;(vga/vidon)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3:I1->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8&nbsp;&nbsp;&nbsp;0.612&nbsp;&nbsp;&nbsp;0.643&nbsp;&nbsp;vga/blu_o<0>1&nbsp;(blu_o_0_OBUF)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.169&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;grn_o_2_OBUF&nbsp;(grn_o<2>)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;10.071ns&nbsp;(6.743ns&nbsp;logic,&nbsp;3.328ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(67.0%&nbsp;logic,&nbsp;33.0%&nbsp;route)<br><br>=========================================================================<br><br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;27.00&nbsp;secs<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;27.50&nbsp;secs<br>&nbsp;<br>-->&nbsp;<br><br>Total&nbsp;memory&nbsp;usage&nbsp;is&nbsp;353748&nbsp;kilobytes<br><br>Number&nbsp;of&nbsp;errors&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;(&nbsp;&nbsp;&nbsp;0&nbsp;filtered)<br>Number&nbsp;of&nbsp;warnings&nbsp;:&nbsp;&nbsp;454&nbsp;(&nbsp;&nbsp;&nbsp;0&nbsp;filtered)<br>Number&nbsp;of&nbsp;infos&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;15&nbsp;(&nbsp;&nbsp;&nbsp;0&nbsp;filtered)<br><br></PRE></FONT>