

================================================================
== Vivado HLS Report for 'matrixmul'
================================================================
* Date:           Mon Mar 27 21:02:47 2017

* Version:        2016.4 (Build 1733598 on Wed Dec 14 22:59:20 MST 2016)
* Project:        hls_matmul
* Solution:       matrixmul_6b
* Product family: artix7
* Target device:  xc7a100tcsg324-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.05|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |   73|   73|   74|   74|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |          |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name| min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+-----+-----+----------+-----------+-----------+------+----------+
        |- L_col   |   71|   71|        12|          4|          1|    16|    yes   |
        +----------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|   2087|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     16|       0|    128|
|Memory           |        -|      -|       -|      -|
|Multiplexer      |        -|      -|       -|    160|
|Register         |        -|      -|    1081|      2|
+-----------------+---------+-------+--------+-------+
|Total            |        0|     16|    1081|   2377|
+-----------------+---------+-------+--------+-------+
|Available        |      270|    240|  126800|  63400|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        0|      6|   ~0   |      3|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+---+----+
    |         Instance        |        Module        | BRAM_18K| DSP48E| FF| LUT|
    +-------------------------+----------------------+---------+-------+---+----+
    |matrixmul_mul_32scud_U2  |matrixmul_mul_32scud  |        0|      4|  0|   0|
    |matrixmul_mul_32scud_U6  |matrixmul_mul_32scud  |        0|      4|  0|   0|
    |matrixmul_mul_32scud_U7  |matrixmul_mul_32scud  |        0|      4|  0|   0|
    |matrixmul_mul_32scud_U8  |matrixmul_mul_32scud  |        0|      4|  0|   0|
    |matrixmul_mux_42_bkb_U1  |matrixmul_mux_42_bkb  |        0|      0|  0|  32|
    |matrixmul_mux_42_bkb_U3  |matrixmul_mux_42_bkb  |        0|      0|  0|  32|
    |matrixmul_mux_42_bkb_U4  |matrixmul_mux_42_bkb  |        0|      0|  0|  32|
    |matrixmul_mux_42_bkb_U5  |matrixmul_mux_42_bkb  |        0|      0|  0|  32|
    +-------------------------+----------------------+---------+-------+---+----+
    |Total                    |                      |        0|     16|  0| 128|
    +-------------------------+----------------------+---------+-------+---+----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------+----------+-------+---+----+------------+------------+
    |         Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------+----------+-------+---+----+------------+------------+
    |i_1_fu_418_p2                  |     +    |      0|  0|   3|           1|           3|
    |indvar_flatten_next_fu_412_p2  |     +    |      0|  0|   5|           5|           1|
    |j_1_fu_746_p2                  |     +    |      0|  0|   3|           3|           1|
    |tmp10_fu_1300_p2               |     +    |      0|  0|  32|          32|          32|
    |tmp11_fu_1309_p2               |     +    |      0|  0|  16|          32|          32|
    |tmp_12_3_fu_1313_p2            |     +    |      0|  0|  16|          32|          32|
    |tmp_20_fu_586_p2               |     +    |      0|  0|   4|           3|           4|
    |tmp_21_fu_1232_p2              |     +    |      0|  0|   4|           4|           4|
    |sel_tmp1_fu_578_p2             |    and   |      0|  0|   1|           1|           1|
    |cond_fu_400_p2                 |   icmp   |      0|  0|   2|           4|           5|
    |cond_mid1_fu_522_p2            |   icmp   |      0|  0|   2|           4|           5|
    |exitcond_flatten_fu_406_p2     |   icmp   |      0|  0|   3|           5|           6|
    |exitcond_fu_424_p2             |   icmp   |      0|  0|   2|           3|           4|
    |icmp8_fu_482_p2                |   icmp   |      0|  0|   1|           2|           1|
    |icmp_fu_368_p2                 |   icmp   |      0|  0|   1|           2|           1|
    |sel_tmp5_fu_598_p2             |   icmp   |      0|  0|   2|           2|           3|
    |sel_tmp7_fu_611_p2             |   icmp   |      0|  0|   1|           2|           1|
    |sel_tmp9_fu_624_p2             |   icmp   |      0|  0|   1|           2|           1|
    |tmp_5_fu_573_p2                |   icmp   |      0|  0|   2|           3|           1|
    |tmp_fu_352_p2                  |   icmp   |      0|  0|   2|           3|           1|
    |tmp_mid1_fu_438_p2             |   icmp   |      0|  0|   2|           3|           1|
    |arrayNo92_mask_fu_394_p2       |    or    |      0|  0|   6|           4|           5|
    |arrayNo92_mask_mid1_fu_516_p2  |    or    |      0|  0|   6|           4|           5|
    |tmp_13_fu_558_p2               |    or    |      0|  0|   3|           3|           1|
    |tmp_15_fu_790_p2               |    or    |      0|  0|   3|           3|           2|
    |tmp_17_fu_1203_p2              |    or    |      0|  0|   3|           3|           2|
    |a_row_0_1_fu_805_p3            |  select  |      0|  0|  32|           1|          32|
    |a_row_0_2_fu_812_p3            |  select  |      0|  0|  32|           1|          32|
    |a_row_1_1_fu_1218_p3           |  select  |      0|  0|  32|           1|          32|
    |a_row_1_2_fu_1225_p3           |  select  |      0|  0|  32|           1|          32|
    |a_row_2_1_fu_1267_p3           |  select  |      0|  0|  32|           1|          32|
    |a_row_2_2_fu_1274_p3           |  select  |      0|  0|  32|           1|          32|
    |a_row_3_2_fu_1260_p3           |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_14_fu_669_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_15_fu_677_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_16_fu_692_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_17_fu_699_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_18_fu_706_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_2_fu_629_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_3_fu_685_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_4_fu_616_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_5_fu_637_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_6_fu_645_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_7_fu_653_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_9_fu_661_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_0_3_fu_603_p3           |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_14_fu_868_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_15_fu_875_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_16_fu_1067_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_17_fu_1074_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_18_fu_1081_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_2_fu_833_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_3_fu_1060_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_4_fu_826_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_5_fu_840_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_6_fu_847_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_7_fu_854_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_9_fu_861_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_1_3_fu_819_p3           |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_14_fu_928_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_15_fu_935_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_16_fu_1039_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_17_fu_1046_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_18_fu_1053_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_2_fu_895_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_3_fu_1032_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_4_fu_888_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_5_fu_902_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_6_fu_908_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_7_fu_915_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_9_fu_922_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_2_3_fu_882_p3           |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_14_fu_990_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_15_fu_997_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_16_fu_1011_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_17_fu_1018_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_18_fu_1025_p3       |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_2_fu_955_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_3_fu_1004_p3        |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_4_fu_948_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_5_fu_962_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_6_fu_969_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_7_fu_976_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_9_fu_983_p3         |  select  |      0|  0|  32|           1|          32|
    |b_copy_3_3_fu_941_p3           |  select  |      0|  0|  32|           1|          32|
    |cond1_mid2_fu_488_p3           |  select  |      0|  0|   1|           1|           1|
    |cond_mid2_fu_528_p3            |  select  |      0|  0|   1|           1|           1|
    |grp_fu_341_p3                  |  select  |      0|  0|  32|           1|          32|
    |j_mid2_fu_430_p3               |  select  |      0|  0|   3|           1|           1|
    |newIndex1_mid2_v_v_fu_452_p3   |  select  |      0|  0|   3|           1|           3|
    |sel_tmp_fu_1253_p3             |  select  |      0|  0|  32|           1|          32|
    |tmp_mid2_fu_444_p3             |  select  |      0|  0|   1|           1|           1|
    +-------------------------------+----------+-------+---+----+------------+------------+
    |Total                          |          |      0|  0|2087|         231|        2114|
    +-------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------+----+-----------+-----+-----------+
    |             Name             | LUT| Input Size| Bits| Total Bits|
    +------------------------------+----+-----------+-----+-----------+
    |a_0_Addr_A_orig               |  32|          5|   32|        160|
    |a_1_Addr_A_orig               |  32|          5|   32|        160|
    |a_2_Addr_A_orig               |  32|          3|   32|         96|
    |a_3_Addr_A_orig               |  32|          3|   32|         96|
    |a_4_WEN_A                     |   4|          2|    4|          8|
    |a_5_WEN_A                     |   4|          2|    4|          8|
    |ap_NS_fsm                     |   1|          7|    1|          7|
    |ap_enable_reg_pp0_iter2       |   1|          2|    1|          2|
    |i_phi_fu_323_p4               |   3|          2|    3|          6|
    |i_reg_319                     |   3|          2|    3|          6|
    |indvar_flatten_phi_fu_312_p4  |   5|          2|    5|         10|
    |indvar_flatten_reg_308        |   5|          2|    5|         10|
    |j_phi_fu_334_p4               |   3|          2|    3|          6|
    |j_reg_330                     |   3|          2|    3|          6|
    +------------------------------+----+-----------+-----+-----------+
    |Total                         | 160|         41|  160|        581|
    +------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------+----+----+-----+-----------+
    |                    Name                   | FF | LUT| Bits| Const Bits|
    +-------------------------------------------+----+----+-----+-----------+
    |a_row_0_3_fu_92                            |  32|   0|   32|          0|
    |a_row_1_3_fu_96                            |  32|   0|   32|          0|
    |a_row_2_3_fu_100                           |  32|   0|   32|          0|
    |a_row_3_1_fu_104                           |  32|   0|   32|          0|
    |a_row_3_2_reg_1678                         |  32|   0|   32|          0|
    |ap_CS_fsm                                  |   6|   0|    6|          0|
    |ap_enable_reg_pp0_iter0                    |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                    |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                    |   1|   0|    1|          0|
    |ap_pipeline_reg_pp0_iter1_tmp_21_reg_1673  |   4|   0|    4|          0|
    |b_copy_0_3_11_fu_108                       |  32|   0|   32|          0|
    |b_copy_0_3_12_fu_116                       |  32|   0|   32|          0|
    |b_copy_0_3_1_fu_120                        |  32|   0|   32|          0|
    |b_copy_0_3_8_fu_112                        |  32|   0|   32|          0|
    |b_copy_1_3_11_fu_124                       |  32|   0|   32|          0|
    |b_copy_1_3_12_fu_132                       |  32|   0|   32|          0|
    |b_copy_1_3_1_fu_136                        |  32|   0|   32|          0|
    |b_copy_1_3_8_fu_128                        |  32|   0|   32|          0|
    |b_copy_2_3_11_fu_140                       |  32|   0|   32|          0|
    |b_copy_2_3_12_fu_148                       |  32|   0|   32|          0|
    |b_copy_2_3_19_reg_1610                     |  32|   0|   32|          0|
    |b_copy_2_3_1_fu_152                        |  32|   0|   32|          0|
    |b_copy_2_3_8_fu_144                        |  32|   0|   32|          0|
    |b_copy_3_3_11_fu_156                       |  32|   0|   32|          0|
    |b_copy_3_3_12_fu_164                       |  32|   0|   32|          0|
    |b_copy_3_3_1_fu_168                        |  32|   0|   32|          0|
    |b_copy_3_3_8_fu_160                        |  32|   0|   32|          0|
    |cond1_mid2_reg_1499                        |   1|   0|    1|          0|
    |cond_mid2_reg_1505                         |   1|   0|    1|          0|
    |exitcond_flatten_reg_1440                  |   1|   0|    1|          0|
    |i_reg_319                                  |   3|   0|    3|          0|
    |indvar_flatten_next_reg_1444               |   5|   0|    5|          0|
    |indvar_flatten_reg_308                     |   5|   0|    5|          0|
    |j_1_reg_1623                               |   3|   0|    3|          0|
    |j_mid2_reg_1449                            |   3|   0|    3|          0|
    |j_reg_330                                  |   3|   0|    3|          0|
    |newIndex1_mid2_v_v_reg_1476                |   3|   0|    3|          0|
    |reg_348                                    |  32|   0|   32|          0|
    |sel_tmp1_reg_1548                          |   1|   0|    1|          0|
    |sel_tmp5_reg_1571                          |   1|   0|    1|          0|
    |sel_tmp7_reg_1581                          |   1|   0|    1|          0|
    |sel_tmp9_reg_1594                          |   1|   0|    1|          0|
    |tmp10_reg_1708                             |  32|   0|   32|          0|
    |tmp_11_1_reg_1693                          |  32|   0|   32|          0|
    |tmp_11_2_reg_1698                          |  32|   0|   32|          0|
    |tmp_11_3_reg_1703                          |  32|   0|   32|          0|
    |tmp_11_reg_1481                            |   1|   0|    3|          2|
    |tmp_21_reg_1673                            |   4|   0|    4|          0|
    |tmp_23_reg_1519                            |   2|   0|    2|          0|
    |tmp_2_reg_1618                             |  32|   0|   32|          0|
    |tmp_5_reg_1540                             |   1|   0|    1|          0|
    |tmp_6_reg_1643                             |  32|   0|   32|          0|
    |tmp_7_reg_1648                             |  32|   0|   32|          0|
    |tmp_8_cast_reg_1556                        |   3|   0|    4|          1|
    |tmp_9_reg_1653                             |  32|   0|   32|          0|
    |tmp_mid2_reg_1456                          |   1|   0|    1|          0|
    |tmp_s_reg_1688                             |  32|   0|   32|          0|
    |cond_mid2_reg_1505                         |   0|   1|    1|          0|
    |exitcond_flatten_reg_1440                  |   0|   1|    1|          0|
    +-------------------------------------------+----+----+-----+-----------+
    |Total                                      |1081|   2| 1086|          3|
    +-------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------+-----+-----+------------+--------------+--------------+
|  RTL Ports | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------+-----+-----+------------+--------------+--------------+
|ap_clk      |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_rst      |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_start    |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_done     | out |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_idle     | out |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_ready    | out |    1| ap_ctrl_hs |   matrixmul  | return value |
|a_0_Addr_A  | out |   32|    bram    |      a_0     |     array    |
|a_0_EN_A    | out |    1|    bram    |      a_0     |     array    |
|a_0_WEN_A   | out |    4|    bram    |      a_0     |     array    |
|a_0_Din_A   | out |   32|    bram    |      a_0     |     array    |
|a_0_Dout_A  |  in |   32|    bram    |      a_0     |     array    |
|a_0_Clk_A   | out |    1|    bram    |      a_0     |     array    |
|a_0_Rst_A   | out |    1|    bram    |      a_0     |     array    |
|a_1_Addr_A  | out |   32|    bram    |      a_1     |     array    |
|a_1_EN_A    | out |    1|    bram    |      a_1     |     array    |
|a_1_WEN_A   | out |    4|    bram    |      a_1     |     array    |
|a_1_Din_A   | out |   32|    bram    |      a_1     |     array    |
|a_1_Dout_A  |  in |   32|    bram    |      a_1     |     array    |
|a_1_Clk_A   | out |    1|    bram    |      a_1     |     array    |
|a_1_Rst_A   | out |    1|    bram    |      a_1     |     array    |
|a_2_Addr_A  | out |   32|    bram    |      a_2     |     array    |
|a_2_EN_A    | out |    1|    bram    |      a_2     |     array    |
|a_2_WEN_A   | out |    4|    bram    |      a_2     |     array    |
|a_2_Din_A   | out |   32|    bram    |      a_2     |     array    |
|a_2_Dout_A  |  in |   32|    bram    |      a_2     |     array    |
|a_2_Clk_A   | out |    1|    bram    |      a_2     |     array    |
|a_2_Rst_A   | out |    1|    bram    |      a_2     |     array    |
|a_3_Addr_A  | out |   32|    bram    |      a_3     |     array    |
|a_3_EN_A    | out |    1|    bram    |      a_3     |     array    |
|a_3_WEN_A   | out |    4|    bram    |      a_3     |     array    |
|a_3_Din_A   | out |   32|    bram    |      a_3     |     array    |
|a_3_Dout_A  |  in |   32|    bram    |      a_3     |     array    |
|a_3_Clk_A   | out |    1|    bram    |      a_3     |     array    |
|a_3_Rst_A   | out |    1|    bram    |      a_3     |     array    |
|a_4_Addr_A  | out |   32|    bram    |      a_4     |     array    |
|a_4_EN_A    | out |    1|    bram    |      a_4     |     array    |
|a_4_WEN_A   | out |    4|    bram    |      a_4     |     array    |
|a_4_Din_A   | out |   32|    bram    |      a_4     |     array    |
|a_4_Dout_A  |  in |   32|    bram    |      a_4     |     array    |
|a_4_Clk_A   | out |    1|    bram    |      a_4     |     array    |
|a_4_Rst_A   | out |    1|    bram    |      a_4     |     array    |
|a_5_Addr_A  | out |   32|    bram    |      a_5     |     array    |
|a_5_EN_A    | out |    1|    bram    |      a_5     |     array    |
|a_5_WEN_A   | out |    4|    bram    |      a_5     |     array    |
|a_5_Din_A   | out |   32|    bram    |      a_5     |     array    |
|a_5_Dout_A  |  in |   32|    bram    |      a_5     |     array    |
|a_5_Clk_A   | out |    1|    bram    |      a_5     |     array    |
|a_5_Rst_A   | out |    1|    bram    |      a_5     |     array    |
+------------+-----+-----+------------+--------------+--------------+

