# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 115
attribute \top 1
attribute \src "dut.sv:2.1-48.10"
attribute \keep 1
module \enum_simple
  attribute \src "dut.sv:2.26-2.29"
  wire input 1 \clk
  attribute \src "dut.sv:2.37-2.40"
  wire input 2 \rst
  attribute \src "dut.sv:4.24-4.33"
  attribute \enum_type "$enum0"
  attribute \enum_value_00000000000000000000000000000000 "\\s0"
  attribute \enum_value_00000000000000000000000000000001 "\\s1"
  attribute \enum_value_00000000000000000000000000000010 "\\s2"
  attribute \enum_value_00000000000000000000000000000011 "\\s3"
  wire width 32 \test_enum
  attribute \src "dut.sv:8.11-8.16"
  attribute \wiretype "\\states_t"
  attribute \enum_type "$enum0"
  attribute \enum_value_00 "\\ts0"
  attribute \enum_value_01 "\\ts1"
  attribute \enum_value_10 "\\ts2"
  attribute \enum_value_11 "\\ts3"
  wire width 2 \state
  wire $auto$opt_dff.cc:234:make_patterns_logic$113
  attribute \src "dut.sv:10.11-10.21"
  attribute \wiretype "\\states_t"
  attribute \enum_type "$enum0"
  attribute \enum_value_00 "\\ts0"
  attribute \enum_value_01 "\\ts1"
  attribute \enum_value_10 "\\ts2"
  attribute \enum_value_11 "\\ts3"
  attribute \init 2'01
  wire width 2 \enum_const
  wire $auto$opt_dff.cc:234:make_patterns_logic$110
  wire $auto$opt_dff.cc:275:combine_resets$106
  attribute \src "dut.sv:18.8-18.23"
  wire $eq$dut.sv:18$2_Y
  attribute \src "dut.sv:20.13-20.28"
  wire $eq$dut.sv:20$4_Y
  attribute \src "dut.sv:22.13-22.28"
  wire $eq$dut.sv:22$6_Y
  attribute \src "dut.sv:24.13-24.28"
  wire $eq$dut.sv:24$8_Y
  wire $auto$process.cpp:44:import_immediate_assert$10
  attribute \src "dut.sv:30.8-30.20"
  wire $eq$dut.sv:30$12_Y
  attribute \src "dut.sv:32.13-32.25"
  wire $eq$dut.sv:32$14_Y
  attribute \src "dut.sv:34.13-34.25"
  wire $eq$dut.sv:34$16_Y
  wire $auto$process.cpp:44:import_immediate_assert$18
  wire $auto$rtlil.cc:3394:Ne$22
  wire $auto$opt_dff.cc:234:make_patterns_logic$102
  wire $auto$opt_dff.cc:234:make_patterns_logic$99
  wire $auto$opt_dff.cc:275:combine_resets$95
  wire $procmux$75_Y
  attribute \src "dut.sv:45.10-45.27"
  wire $eq$dut.sv:45$31_Y
  wire width 2 $procmux$54_Y
  wire $procmux$69_Y
  wire width 32 $procmux$36_Y
  wire $procmux$84_Y
  wire width 32 $procmux$39_Y
  attribute \unused_bits "1"
  wire width 2 $procmux$57_Y
  wire width 32 $procmux$42_Y
  wire $procmux$81_Y
  attribute \unused_bits "0 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $procmux$45_Y
  wire $procmux$63_Y
  wire $procmux$78_Y
  wire $procmux$66_Y
  wire width 2 $procmux$51_Y
  attribute \src "dut.sv:18.8-18.23"
  cell $logic_not $eq$dut.sv:18$3
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 32
    connect \A { 30'000000000000000000000000000000 \test_enum [1:0] }
    connect \Y $eq$dut.sv:18$2_Y
  end
  attribute \src "dut.sv:20.13-20.28"
  cell $eq $eq$dut.sv:20$5
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \test_enum [1:0]
    connect \B 2'01
    connect \Y $eq$dut.sv:20$4_Y
  end
  attribute \src "dut.sv:22.13-22.28"
  cell $eq $eq$dut.sv:22$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \test_enum [1:0]
    connect \B 2'10
    connect \Y $eq$dut.sv:22$6_Y
  end
  attribute \src "dut.sv:24.13-24.28"
  cell $eq $eq$dut.sv:24$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \test_enum [1:0]
    connect \B 2'11
    connect \Y $eq$dut.sv:24$8_Y
  end
  attribute \src "dut.sv:27.5-27.18"
  cell $check $auto$process.cpp:51:import_immediate_assert$11
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A 1'0
    connect \ARGS { }
    connect \EN $auto$process.cpp:44:import_immediate_assert$10
    connect \TRG \clk
  end
  attribute \src "dut.sv:30.8-30.20"
  cell $logic_not $eq$dut.sv:30$13
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    connect \A \state
    connect \Y $eq$dut.sv:30$12_Y
  end
  attribute \src "dut.sv:32.13-32.25"
  cell $eq $eq$dut.sv:32$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \B 2'01
    connect \Y $eq$dut.sv:32$14_Y
  end
  attribute \src "dut.sv:34.13-34.25"
  cell $eq $eq$dut.sv:34$17
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \B 2'10
    connect \Y $eq$dut.sv:34$16_Y
  end
  attribute \src "dut.sv:37.5-37.18"
  cell $check $auto$process.cpp:51:import_immediate_assert$19
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A 1'0
    connect \ARGS { }
    connect \EN $auto$process.cpp:44:import_immediate_assert$18
    connect \TRG \clk
  end
  cell $ne $ne$dut.sv:42$21
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \state
    connect \B 2'11
    connect \Y $auto$rtlil.cc:3394:Ne$22
  end
  attribute \src "dut.sv:42.3-42.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$24
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $auto$rtlil.cc:3394:Ne$22
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:12.2-39.5"
  attribute \always_ff 1
  cell $sdffe $auto$ff.cc:337:slice$98
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \EN $auto$opt_dff.cc:234:make_patterns_logic$99
    connect \SRST \rst
    connect \D $procmux$45_Y [1]
    connect \Q \test_enum [1]
  end
  attribute \src "dut.sv:12.2-39.5"
  attribute \always_ff 1
  cell $sdffe $auto$ff.cc:337:slice$109
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'0
    parameter \WIDTH 1
    connect \CLK \clk
    connect \EN $auto$opt_dff.cc:234:make_patterns_logic$110
    connect \SRST \rst
    connect \D $procmux$57_Y [0]
    connect \Q \state [0]
  end
  attribute \src "dut.sv:44.3-44.21"
  cell $check $auto$process.cpp:51:import_immediate_assert$30
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'1
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:45.10-45.27"
  cell $eq $eq$dut.sv:45$32
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \B_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A \enum_const
    connect \B 2'01
    connect \Y $eq$dut.sv:45$31_Y
  end
  attribute \src "dut.sv:45.3-45.29"
  cell $check $auto$process.cpp:51:import_immediate_assert$34
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:45$31_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:24.9-27.18"
  attribute \full_case 1
  cell $mux $procmux$36
    parameter \WIDTH 32
    connect \A 32'000000000000000000000000000000xx
    connect \B 0
    connect \S $eq$dut.sv:24$8_Y
    connect \Y $procmux$36_Y
  end
  attribute \src "dut.sv:22.9-27.18"
  attribute \full_case 1
  cell $mux $procmux$39
    parameter \WIDTH 32
    connect \A $procmux$36_Y
    connect \B 3
    connect \S $eq$dut.sv:22$6_Y
    connect \Y $procmux$39_Y
  end
  attribute \src "dut.sv:20.9-27.18"
  attribute \full_case 1
  cell $mux $procmux$42
    parameter \WIDTH 32
    connect \A $procmux$39_Y
    connect \B 2
    connect \S $eq$dut.sv:20$4_Y
    connect \Y $procmux$42_Y
  end
  attribute \src "dut.sv:18.4-27.18"
  attribute \full_case 1
  cell $mux $procmux$45
    parameter \WIDTH 32
    connect \A $procmux$42_Y
    connect \B 1
    connect \S $eq$dut.sv:18$2_Y
    connect \Y $procmux$45_Y
  end
  attribute \src "dut.sv:12.2-39.5"
  attribute \always_ff 1
  cell $sdffe $auto$ff.cc:337:slice$112
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'0
    parameter \WIDTH 1
    connect \CLK \clk
    connect \EN $auto$opt_dff.cc:234:make_patterns_logic$113
    connect \SRST $auto$opt_dff.cc:275:combine_resets$106
    connect \D $procmux$54_Y [1]
    connect \Q \state [1]
  end
  attribute \src "dut.sv:34.9-37.18"
  attribute \full_case 1
  cell $mux $procmux$51
    parameter \WIDTH 2
    connect \A 2'x
    connect \B 2'00
    connect \S $eq$dut.sv:34$16_Y
    connect \Y $procmux$51_Y
  end
  attribute \src "dut.sv:32.9-37.18"
  attribute \full_case 1
  cell $mux $procmux$54
    parameter \WIDTH 2
    connect \A $procmux$51_Y
    connect \B 2'10
    connect \S $eq$dut.sv:32$14_Y
    connect \Y $procmux$54_Y
  end
  attribute \src "dut.sv:30.4-37.18"
  attribute \full_case 1
  cell $mux $procmux$57
    parameter \WIDTH 2
    connect \A $procmux$54_Y
    connect \B 2'01
    connect \S $eq$dut.sv:30$12_Y
    connect \Y $procmux$57_Y
  end
  cell $reduce_or $auto$opt_dff.cc:277:combine_resets$107
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { $eq$dut.sv:30$12_Y \rst }
    connect \Y $auto$opt_dff.cc:275:combine_resets$106
  end
  attribute \src "dut.sv:34.9-37.18"
  attribute \full_case 1
  cell $mux $procmux$63
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S $eq$dut.sv:34$16_Y
    connect \Y $procmux$63_Y
  end
  attribute \src "dut.sv:32.9-37.18"
  attribute \full_case 1
  cell $mux $procmux$66
    parameter \WIDTH 1
    connect \A $procmux$63_Y
    connect \B 1'0
    connect \S $eq$dut.sv:32$14_Y
    connect \Y $procmux$66_Y
  end
  attribute \src "dut.sv:30.4-37.18"
  attribute \full_case 1
  cell $mux $procmux$69
    parameter \WIDTH 1
    connect \A $procmux$66_Y
    connect \B 1'0
    connect \S $eq$dut.sv:30$12_Y
    connect \Y $procmux$69_Y
  end
  attribute \src "dut.sv:13.12-16.6|dut.sv:13.3-38.6"
  attribute \full_case 1
  cell $mux $procmux$72
    parameter \WIDTH 1
    connect \A $procmux$69_Y
    connect \B 1'0
    connect \S \rst
    connect \Y $auto$process.cpp:44:import_immediate_assert$18
  end
  attribute \src "dut.sv:24.9-27.18"
  attribute \full_case 1
  cell $mux $procmux$75
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S $eq$dut.sv:24$8_Y
    connect \Y $procmux$75_Y
  end
  attribute \src "dut.sv:22.9-27.18"
  attribute \full_case 1
  cell $mux $procmux$78
    parameter \WIDTH 1
    connect \A $procmux$75_Y
    connect \B 1'0
    connect \S $eq$dut.sv:22$6_Y
    connect \Y $procmux$78_Y
  end
  attribute \src "dut.sv:20.9-27.18"
  attribute \full_case 1
  cell $mux $procmux$81
    parameter \WIDTH 1
    connect \A $procmux$78_Y
    connect \B 1'0
    connect \S $eq$dut.sv:20$4_Y
    connect \Y $procmux$81_Y
  end
  attribute \src "dut.sv:18.4-27.18"
  attribute \full_case 1
  cell $mux $procmux$84
    parameter \WIDTH 1
    connect \A $procmux$81_Y
    connect \B 1'0
    connect \S $eq$dut.sv:18$2_Y
    connect \Y $procmux$84_Y
  end
  attribute \src "dut.sv:13.12-16.6|dut.sv:13.3-38.6"
  attribute \full_case 1
  cell $mux $procmux$87
    parameter \WIDTH 1
    connect \A $procmux$84_Y
    connect \B 1'0
    connect \S \rst
    connect \Y $auto$process.cpp:44:import_immediate_assert$10
  end
  cell $reduce_bool $auto$opt_dff.cc:235:make_patterns_logic$111
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    connect \A { $eq$dut.sv:34$16_Y $eq$dut.sv:32$14_Y $eq$dut.sv:30$12_Y }
    connect \Y $auto$opt_dff.cc:234:make_patterns_logic$110
  end
  cell $reduce_bool $auto$opt_dff.cc:235:make_patterns_logic$114
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 2
    connect \A { $eq$dut.sv:34$16_Y $eq$dut.sv:32$14_Y }
    connect \Y $auto$opt_dff.cc:234:make_patterns_logic$113
  end
  cell $reduce_or $auto$opt_dff.cc:277:combine_resets$96
    parameter \A_SIGNED 0
    parameter \A_WIDTH 2
    parameter \Y_WIDTH 1
    connect \A { $eq$dut.sv:18$2_Y \rst }
    connect \Y $auto$opt_dff.cc:275:combine_resets$95
  end
  attribute \src "dut.sv:12.2-39.5"
  attribute \always_ff 1
  cell $sdffe $auto$ff.cc:337:slice$101
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \EN $auto$opt_dff.cc:234:make_patterns_logic$102
    connect \SRST $auto$opt_dff.cc:275:combine_resets$95
    connect \D $procmux$42_Y [0]
    connect \Q \test_enum [0]
  end
  cell $reduce_bool $auto$opt_dff.cc:235:make_patterns_logic$100
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 4
    connect \A { $eq$dut.sv:24$8_Y $eq$dut.sv:22$6_Y $eq$dut.sv:20$4_Y $eq$dut.sv:18$2_Y }
    connect \Y $auto$opt_dff.cc:234:make_patterns_logic$99
  end
  cell $reduce_bool $auto$opt_dff.cc:235:make_patterns_logic$103
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 3
    connect \A { $eq$dut.sv:24$8_Y $eq$dut.sv:22$6_Y $eq$dut.sv:20$4_Y }
    connect \Y $auto$opt_dff.cc:234:make_patterns_logic$102
  end
  connect \test_enum [31:2] 30'000000000000000000000000000000
end
