TimeQuest Timing Analyzer report for full_uart
Fri Feb 09 12:49:02 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; full_uart                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 314.86 MHz ; 314.86 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.176 ; -98.166       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                    ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.176 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.213      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.141 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.178      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -2.001 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.037      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.985 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.022      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.983 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.019      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.950 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.987      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.938 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.974      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.906 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.943      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.894 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.930      ;
; -1.892 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.928      ;
; -1.892 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.928      ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.779      ;
; 0.529 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.534 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.553 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.663 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.722 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.988      ;
; 0.775 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.041      ;
; 0.775 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.041      ;
; 0.778 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.044      ;
; 0.782 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.800 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.805 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.831 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.838 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.854 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.875 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.141      ;
; 0.945 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.211      ;
; 0.949 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.215      ;
; 0.963 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.227      ;
; 0.968 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.234      ;
; 0.978 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 0.990 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.256      ;
; 0.998 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.260      ;
; 1.008 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 1.018 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.284      ;
; 1.031 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.035 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.303      ;
; 1.053 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.321      ;
; 1.061 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.327      ;
; 1.063 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.329      ;
; 1.159 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.425      ;
; 1.166 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.432      ;
; 1.169 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.435      ;
; 1.188 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.191 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.224 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.231 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.240 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.256 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.520      ;
; 1.259 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.282 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.548      ;
; 1.284 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.550      ;
; 1.285 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.551      ;
; 1.298 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.303 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.330 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.333 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
; 1.355 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.621      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.940 ; 6.940 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.940 ; 6.940 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.802 ; 4.802 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 5.435 ; 5.435 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.979 ; 2.979 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 5.273 ; 5.273 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 5.435 ; 5.435 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 4.828 ; 4.828 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 4.857 ; 4.857 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 5.163 ; 5.163 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 5.304 ; 5.304 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 5.134 ; 5.134 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.435 ; 6.435 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -3.920 ; -3.920 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -3.920 ; -3.920 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -4.572 ; -4.572 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.364  ; 0.364  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.787 ; -0.787 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.458 ; -0.458 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.134 ; -1.134 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.732 ; -0.732 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.196 ; -0.196 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.105 ; -0.105 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.052  ; 0.052  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.364  ; 0.364  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -5.016 ; -5.016 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 7.782  ; 7.782  ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 7.787  ; 7.787  ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 7.566  ; 7.566  ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 7.539  ; 7.539  ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 7.556  ; 7.556  ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 7.550  ; 7.550  ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 9.933  ; 9.933  ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 9.639  ; 9.639  ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 9.595  ; 9.595  ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 9.657  ; 9.657  ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 9.884  ; 9.884  ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 9.900  ; 9.900  ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 11.950 ; 11.950 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.581  ; 7.581  ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.581  ; 7.581  ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 10.198 ; 10.198 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 10.198 ; 10.198 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.453  ; 8.453  ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.816  ; 7.816  ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.350  ; 6.350  ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.409  ; 6.409  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.388  ; 6.388  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 8.489  ; 8.489  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 7.256  ; 7.256  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 7.569  ; 7.569  ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 8.953  ; 8.953  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.863  ; 6.863  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.379  ; 6.379  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.767  ; 6.767  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.629  ; 6.629  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 8.953  ; 8.953  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 7.256  ; 7.256  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 7.559  ; 7.559  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.359  ; 6.359  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 7.105  ; 7.105  ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.974  ; 6.974  ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.974  ; 6.974  ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.910  ; 6.910  ; Rise       ; CLOCK_50        ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 7.270  ; 7.270  ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 7.540  ; 7.540  ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 7.508  ; 7.508  ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 7.516  ; 7.516  ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 7.294  ; 7.294  ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 7.286  ; 7.286  ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 7.270  ; 7.270  ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 7.278  ; 7.278  ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 8.451  ; 8.451  ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 8.789  ; 8.789  ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 8.889  ; 8.889  ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 8.452  ; 8.452  ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 8.451  ; 8.451  ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 8.515  ; 8.515  ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 8.711  ; 8.711  ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 8.727  ; 8.727  ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 11.376 ; 11.376 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.581  ; 7.581  ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.581  ; 7.581  ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 9.381  ; 9.381  ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 9.381  ; 9.381  ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.453  ; 8.453  ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.426  ; 7.426  ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.350  ; 6.350  ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 6.388  ; 6.388  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.409  ; 6.409  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.388  ; 6.388  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 8.489  ; 8.489  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 7.256  ; 7.256  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 7.569  ; 7.569  ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 6.359  ; 6.359  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.863  ; 6.863  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.379  ; 6.379  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.767  ; 6.767  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.629  ; 6.629  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 8.953  ; 8.953  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 7.256  ; 7.256  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 7.559  ; 7.559  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.359  ; 6.359  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 7.105  ; 7.105  ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.910  ; 6.910  ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.974  ; 6.974  ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.910  ; 6.910  ; Rise       ; CLOCK_50        ;
+----------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+------------+----------------------+--------+-------+-------+--------+
; Input Port ; Output Port          ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------------+--------+-------+-------+--------+
; SW[0]      ; IRDA_TXD             ; 10.898 ;       ;       ; 10.898 ;
; SW[0]      ; UART_TXD             ; 7.818  ;       ;       ; 7.818  ;
; SW[0]      ; rx_ctrl_load_counter ; 7.794  ; 7.794 ; 7.794 ; 7.794  ;
; SW[2]      ; HEX4[0]              ; 7.024  ; 7.024 ; 7.024 ; 7.024  ;
; SW[2]      ; HEX4[1]              ; 7.017  ; 7.017 ; 7.017 ; 7.017  ;
; SW[2]      ; HEX4[2]              ;        ; 7.016 ; 7.016 ;        ;
; SW[2]      ; HEX4[3]              ; 6.871  ; 6.871 ; 6.871 ; 6.871  ;
; SW[2]      ; HEX4[4]              ; 7.011  ;       ;       ; 7.011  ;
; SW[2]      ; HEX4[5]              ; 7.007  ;       ;       ; 7.007  ;
; SW[2]      ; HEX4[6]              ; 6.731  ; 6.731 ; 6.731 ; 6.731  ;
; SW[3]      ; HEX4[0]              ; 7.147  ; 7.147 ; 7.147 ; 7.147  ;
; SW[3]      ; HEX4[1]              ; 7.182  ; 7.182 ; 7.182 ; 7.182  ;
; SW[3]      ; HEX4[2]              ; 7.181  ;       ;       ; 7.181  ;
; SW[3]      ; HEX4[3]              ; 7.023  ; 7.023 ; 7.023 ; 7.023  ;
; SW[3]      ; HEX4[4]              ;        ; 7.133 ; 7.133 ;        ;
; SW[3]      ; HEX4[5]              ; 7.170  ; 7.170 ; 7.170 ; 7.170  ;
; SW[3]      ; HEX4[6]              ; 6.892  ; 6.892 ; 6.892 ; 6.892  ;
; SW[4]      ; HEX4[0]              ; 6.823  ; 6.823 ; 6.823 ; 6.823  ;
; SW[4]      ; HEX4[1]              ; 6.814  ;       ;       ; 6.814  ;
; SW[4]      ; HEX4[2]              ; 6.811  ; 6.811 ; 6.811 ; 6.811  ;
; SW[4]      ; HEX4[3]              ; 6.674  ; 6.674 ; 6.674 ; 6.674  ;
; SW[4]      ; HEX4[4]              ; 6.812  ; 6.812 ; 6.812 ; 6.812  ;
; SW[4]      ; HEX4[5]              ; 6.802  ; 6.802 ; 6.802 ; 6.802  ;
; SW[4]      ; HEX4[6]              ; 6.533  ; 6.533 ; 6.533 ; 6.533  ;
; SW[5]      ; HEX4[0]              ; 7.147  ; 7.147 ; 7.147 ; 7.147  ;
; SW[5]      ; HEX4[1]              ; 7.177  ; 7.177 ; 7.177 ; 7.177  ;
; SW[5]      ; HEX4[2]              ; 7.176  ; 7.176 ; 7.176 ; 7.176  ;
; SW[5]      ; HEX4[3]              ; 7.011  ; 7.011 ; 7.011 ; 7.011  ;
; SW[5]      ; HEX4[4]              ;        ; 7.127 ; 7.127 ;        ;
; SW[5]      ; HEX4[5]              ; 7.144  ; 7.144 ; 7.144 ; 7.144  ;
; SW[5]      ; HEX4[6]              ; 6.886  ; 6.886 ; 6.886 ; 6.886  ;
; SW[6]      ; HEX5[0]              ; 6.318  ; 6.318 ; 6.318 ; 6.318  ;
; SW[6]      ; HEX5[1]              ; 6.288  ; 6.288 ; 6.288 ; 6.288  ;
; SW[6]      ; HEX5[2]              ;        ; 6.282 ; 6.282 ;        ;
; SW[6]      ; HEX5[3]              ; 6.601  ; 6.601 ; 6.601 ; 6.601  ;
; SW[6]      ; HEX5[4]              ; 6.453  ;       ;       ; 6.453  ;
; SW[6]      ; HEX5[5]              ; 6.581  ;       ;       ; 6.581  ;
; SW[6]      ; HEX5[6]              ; 6.613  ;       ;       ; 6.613  ;
; SW[7]      ; HEX5[0]              ;        ; 6.752 ; 6.752 ;        ;
; SW[7]      ; HEX5[1]              ; 6.734  ; 6.734 ; 6.734 ; 6.734  ;
; SW[7]      ; HEX5[2]              ; 6.719  ;       ;       ; 6.719  ;
; SW[7]      ; HEX5[3]              ; 7.050  ; 7.050 ; 7.050 ; 7.050  ;
; SW[7]      ; HEX5[4]              ;        ; 6.899 ; 6.899 ;        ;
; SW[7]      ; HEX5[5]              ; 7.026  ;       ;       ; 7.026  ;
; SW[7]      ; HEX5[6]              ; 7.046  ; 7.046 ; 7.046 ; 7.046  ;
; SW[8]      ; HEX5[0]              ; 6.976  ; 6.976 ; 6.976 ; 6.976  ;
; SW[8]      ; HEX5[1]              ; 6.947  ;       ;       ; 6.947  ;
; SW[8]      ; HEX5[2]              ;        ; 6.897 ; 6.897 ;        ;
; SW[8]      ; HEX5[3]              ; 7.245  ; 7.245 ; 7.245 ; 7.245  ;
; SW[8]      ; HEX5[4]              ; 7.098  ;       ;       ; 7.098  ;
; SW[8]      ; HEX5[5]              ;        ; 7.214 ; 7.214 ;        ;
; SW[8]      ; HEX5[6]              ; 7.243  ; 7.243 ; 7.243 ; 7.243  ;
+------------+----------------------+--------+-------+-------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+------------+----------------------+--------+-------+-------+--------+
; Input Port ; Output Port          ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------------+--------+-------+-------+--------+
; SW[0]      ; IRDA_TXD             ; 10.898 ;       ;       ; 10.898 ;
; SW[0]      ; UART_TXD             ; 7.818  ;       ;       ; 7.818  ;
; SW[0]      ; rx_ctrl_load_counter ; 7.794  ; 7.794 ; 7.794 ; 7.794  ;
; SW[2]      ; HEX4[0]              ; 7.024  ; 7.024 ; 7.024 ; 7.024  ;
; SW[2]      ; HEX4[1]              ; 7.017  ; 7.017 ; 7.017 ; 7.017  ;
; SW[2]      ; HEX4[2]              ;        ; 7.016 ; 7.016 ;        ;
; SW[2]      ; HEX4[3]              ; 6.871  ; 6.871 ; 6.871 ; 6.871  ;
; SW[2]      ; HEX4[4]              ; 7.011  ;       ;       ; 7.011  ;
; SW[2]      ; HEX4[5]              ; 7.007  ;       ;       ; 7.007  ;
; SW[2]      ; HEX4[6]              ; 6.731  ; 6.731 ; 6.731 ; 6.731  ;
; SW[3]      ; HEX4[0]              ; 7.147  ; 7.147 ; 7.147 ; 7.147  ;
; SW[3]      ; HEX4[1]              ; 7.182  ; 7.182 ; 7.182 ; 7.182  ;
; SW[3]      ; HEX4[2]              ; 7.181  ;       ;       ; 7.181  ;
; SW[3]      ; HEX4[3]              ; 7.023  ; 7.023 ; 7.023 ; 7.023  ;
; SW[3]      ; HEX4[4]              ;        ; 7.133 ; 7.133 ;        ;
; SW[3]      ; HEX4[5]              ; 7.170  ; 7.170 ; 7.170 ; 7.170  ;
; SW[3]      ; HEX4[6]              ; 6.892  ; 6.892 ; 6.892 ; 6.892  ;
; SW[4]      ; HEX4[0]              ; 6.823  ; 6.823 ; 6.823 ; 6.823  ;
; SW[4]      ; HEX4[1]              ; 6.814  ;       ;       ; 6.814  ;
; SW[4]      ; HEX4[2]              ; 6.811  ; 6.811 ; 6.811 ; 6.811  ;
; SW[4]      ; HEX4[3]              ; 6.674  ; 6.674 ; 6.674 ; 6.674  ;
; SW[4]      ; HEX4[4]              ; 6.812  ; 6.812 ; 6.812 ; 6.812  ;
; SW[4]      ; HEX4[5]              ; 6.802  ; 6.802 ; 6.802 ; 6.802  ;
; SW[4]      ; HEX4[6]              ; 6.533  ; 6.533 ; 6.533 ; 6.533  ;
; SW[5]      ; HEX4[0]              ; 7.147  ; 7.147 ; 7.147 ; 7.147  ;
; SW[5]      ; HEX4[1]              ; 7.177  ; 7.177 ; 7.177 ; 7.177  ;
; SW[5]      ; HEX4[2]              ; 7.176  ; 7.176 ; 7.176 ; 7.176  ;
; SW[5]      ; HEX4[3]              ; 7.011  ; 7.011 ; 7.011 ; 7.011  ;
; SW[5]      ; HEX4[4]              ;        ; 7.127 ; 7.127 ;        ;
; SW[5]      ; HEX4[5]              ; 7.144  ; 7.144 ; 7.144 ; 7.144  ;
; SW[5]      ; HEX4[6]              ; 6.886  ; 6.886 ; 6.886 ; 6.886  ;
; SW[6]      ; HEX5[0]              ; 6.318  ; 6.318 ; 6.318 ; 6.318  ;
; SW[6]      ; HEX5[1]              ; 6.288  ; 6.288 ; 6.288 ; 6.288  ;
; SW[6]      ; HEX5[2]              ;        ; 6.282 ; 6.282 ;        ;
; SW[6]      ; HEX5[3]              ; 6.601  ; 6.601 ; 6.601 ; 6.601  ;
; SW[6]      ; HEX5[4]              ; 6.453  ;       ;       ; 6.453  ;
; SW[6]      ; HEX5[5]              ; 6.581  ;       ;       ; 6.581  ;
; SW[6]      ; HEX5[6]              ; 6.613  ;       ;       ; 6.613  ;
; SW[7]      ; HEX5[0]              ;        ; 6.752 ; 6.752 ;        ;
; SW[7]      ; HEX5[1]              ; 6.734  ; 6.734 ; 6.734 ; 6.734  ;
; SW[7]      ; HEX5[2]              ; 6.719  ;       ;       ; 6.719  ;
; SW[7]      ; HEX5[3]              ; 7.050  ; 7.050 ; 7.050 ; 7.050  ;
; SW[7]      ; HEX5[4]              ;        ; 6.899 ; 6.899 ;        ;
; SW[7]      ; HEX5[5]              ; 7.026  ;       ;       ; 7.026  ;
; SW[7]      ; HEX5[6]              ; 7.046  ; 7.046 ; 7.046 ; 7.046  ;
; SW[8]      ; HEX5[0]              ; 6.976  ; 6.976 ; 6.976 ; 6.976  ;
; SW[8]      ; HEX5[1]              ; 6.947  ;       ;       ; 6.947  ;
; SW[8]      ; HEX5[2]              ;        ; 6.897 ; 6.897 ;        ;
; SW[8]      ; HEX5[3]              ; 7.245  ; 7.245 ; 7.245 ; 7.245  ;
; SW[8]      ; HEX5[4]              ; 7.098  ;       ;       ; 7.098  ;
; SW[8]      ; HEX5[5]              ;        ; 7.214 ; 7.214 ;        ;
; SW[8]      ; HEX5[6]              ; 7.243  ; 7.243 ; 7.243 ; 7.243  ;
+------------+----------------------+--------+-------+-------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.516 ; -17.020       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                    ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.516 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.550      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.511 ; tx_uart:tx|tx_baud_counter:baud|count[10]      ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.545      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[0]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.466      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.455      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.453      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; tx_uart:tx|tx_baud_counter:baud|count[2]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.452      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.417 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.449      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.441      ;
; -0.406 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.438      ;
; -0.406 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.438      ;
; -0.406 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.438      ;
; -0.406 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.438      ;
; -0.406 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.438      ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.244 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.258 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.321 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.330 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.361 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.390 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.406 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.558      ;
; 0.422 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.574      ;
; 0.424 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.576      ;
; 0.436 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.436 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.442 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.447 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.598      ;
; 0.448 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.452 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.607      ;
; 0.460 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.618      ;
; 0.470 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.623      ;
; 0.472 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.625      ;
; 0.500 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.514 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.672      ;
; 0.533 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.549 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.703      ;
; 0.553 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.567 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.663 ; 3.663 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.663 ; 3.663 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.641 ; 2.641 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.171 ; 1.171 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 2.258 ; 2.258 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 2.122 ; 2.122 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.110 ; 2.110 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 2.211 ; 2.211 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 2.332 ; 2.332 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 2.242 ; 2.242 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 3.419 ; 3.419 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.178 ; -2.178 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.178 ; -2.178 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.521 ; -2.521 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.461  ; 0.461  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.122 ; -0.122 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.052  ; 0.052  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.401 ; -0.401 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.136  ; 0.136  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.190  ; 0.190  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.291  ; 0.291  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.461  ; 0.461  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.738 ; -2.738 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.299 ; 4.299 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.299 ; 4.299 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.282 ; 4.282 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.181 ; 4.181 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.183 ; 4.183 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.172 ; 4.172 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.168 ; 4.168 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 5.468 ; 5.468 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 5.414 ; 5.414 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 5.468 ; 5.468 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 5.242 ; 5.242 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 5.217 ; 5.217 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 5.262 ; 5.262 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 5.352 ; 5.352 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 5.368 ; 5.368 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 6.273 ; 6.273 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 5.344 ; 5.344 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 5.344 ; 5.344 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.269 ; 4.269 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.630 ; 3.630 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.664 ; 3.664 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 4.266 ; 4.266 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.659 ; 3.659 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.863 ; 3.863 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.777 ; 3.777 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.639 ; 3.639 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.983 ; 3.983 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.908 ; 3.908 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.908 ; 3.908 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.877 ; 3.877 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.051 ; 4.051 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.192 ; 4.192 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.162 ; 4.162 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.169 ; 4.169 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.076 ; 4.076 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.051 ; 4.051 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.062 ; 4.062 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.777 ; 4.777 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.835 ; 4.835 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.623 ; 4.623 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.714 ; 4.714 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.730 ; 4.730 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 6.004 ; 6.004 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.130 ; 4.130 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.630 ; 3.630 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.664 ; 3.664 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.664 ; 3.664 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 4.266 ; 4.266 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.639 ; 3.639 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.659 ; 3.659 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.863 ; 3.863 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.777 ; 3.777 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.639 ; 3.639 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.983 ; 3.983 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.877 ; 3.877 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.908 ; 3.908 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.877 ; 3.877 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+------------+----------------------+-------+-------+-------+-------+
; Input Port ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD             ; 5.540 ;       ;       ; 5.540 ;
; SW[0]      ; UART_TXD             ; 4.013 ;       ;       ; 4.013 ;
; SW[0]      ; rx_ctrl_load_counter ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; SW[2]      ; HEX4[0]              ; 3.624 ; 3.624 ; 3.624 ; 3.624 ;
; SW[2]      ; HEX4[1]              ; 3.624 ; 3.624 ; 3.624 ; 3.624 ;
; SW[2]      ; HEX4[2]              ;       ; 3.623 ; 3.623 ;       ;
; SW[2]      ; HEX4[3]              ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[2]      ; HEX4[4]              ; 3.620 ;       ;       ; 3.620 ;
; SW[2]      ; HEX4[5]              ; 3.613 ;       ;       ; 3.613 ;
; SW[2]      ; HEX4[6]              ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; SW[3]      ; HEX4[0]              ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[3]      ; HEX4[1]              ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; SW[3]      ; HEX4[2]              ; 3.764 ;       ;       ; 3.764 ;
; SW[3]      ; HEX4[3]              ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; SW[3]      ; HEX4[4]              ;       ; 3.742 ; 3.742 ;       ;
; SW[3]      ; HEX4[5]              ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[3]      ; HEX4[6]              ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; SW[4]      ; HEX4[0]              ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[4]      ; HEX4[1]              ; 3.574 ;       ;       ; 3.574 ;
; SW[4]      ; HEX4[2]              ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]              ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[4]      ; HEX4[4]              ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; SW[4]      ; HEX4[5]              ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; SW[4]      ; HEX4[6]              ; 3.446 ; 3.446 ; 3.446 ; 3.446 ;
; SW[5]      ; HEX4[0]              ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; SW[5]      ; HEX4[1]              ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[5]      ; HEX4[2]              ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[3]              ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[5]      ; HEX4[4]              ;       ; 3.712 ; 3.712 ;       ;
; SW[5]      ; HEX4[5]              ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[5]      ; HEX4[6]              ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; SW[6]      ; HEX5[0]              ; 3.317 ; 3.317 ; 3.317 ; 3.317 ;
; SW[6]      ; HEX5[1]              ; 3.288 ; 3.288 ; 3.288 ; 3.288 ;
; SW[6]      ; HEX5[2]              ;       ; 3.285 ; 3.285 ;       ;
; SW[6]      ; HEX5[3]              ; 3.439 ; 3.439 ; 3.439 ; 3.439 ;
; SW[6]      ; HEX5[4]              ; 3.365 ;       ;       ; 3.365 ;
; SW[6]      ; HEX5[5]              ; 3.424 ;       ;       ; 3.424 ;
; SW[6]      ; HEX5[6]              ; 3.447 ;       ;       ; 3.447 ;
; SW[7]      ; HEX5[0]              ;       ; 3.556 ; 3.556 ;       ;
; SW[7]      ; HEX5[1]              ; 3.536 ; 3.536 ; 3.536 ; 3.536 ;
; SW[7]      ; HEX5[2]              ; 3.557 ;       ;       ; 3.557 ;
; SW[7]      ; HEX5[3]              ; 3.693 ; 3.693 ; 3.693 ; 3.693 ;
; SW[7]      ; HEX5[4]              ;       ; 3.619 ; 3.619 ;       ;
; SW[7]      ; HEX5[5]              ; 3.673 ;       ;       ; 3.673 ;
; SW[7]      ; HEX5[6]              ; 3.689 ; 3.689 ; 3.689 ; 3.689 ;
; SW[8]      ; HEX5[0]              ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[8]      ; HEX5[1]              ; 3.610 ;       ;       ; 3.610 ;
; SW[8]      ; HEX5[2]              ;       ; 3.610 ; 3.610 ;       ;
; SW[8]      ; HEX5[3]              ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; SW[8]      ; HEX5[4]              ; 3.674 ;       ;       ; 3.674 ;
; SW[8]      ; HEX5[5]              ;       ; 3.740 ; 3.740 ;       ;
; SW[8]      ; HEX5[6]              ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
+------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+------------+----------------------+-------+-------+-------+-------+
; Input Port ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD             ; 5.540 ;       ;       ; 5.540 ;
; SW[0]      ; UART_TXD             ; 4.013 ;       ;       ; 4.013 ;
; SW[0]      ; rx_ctrl_load_counter ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; SW[2]      ; HEX4[0]              ; 3.624 ; 3.624 ; 3.624 ; 3.624 ;
; SW[2]      ; HEX4[1]              ; 3.624 ; 3.624 ; 3.624 ; 3.624 ;
; SW[2]      ; HEX4[2]              ;       ; 3.623 ; 3.623 ;       ;
; SW[2]      ; HEX4[3]              ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[2]      ; HEX4[4]              ; 3.620 ;       ;       ; 3.620 ;
; SW[2]      ; HEX4[5]              ; 3.613 ;       ;       ; 3.613 ;
; SW[2]      ; HEX4[6]              ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; SW[3]      ; HEX4[0]              ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[3]      ; HEX4[1]              ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; SW[3]      ; HEX4[2]              ; 3.764 ;       ;       ; 3.764 ;
; SW[3]      ; HEX4[3]              ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; SW[3]      ; HEX4[4]              ;       ; 3.742 ; 3.742 ;       ;
; SW[3]      ; HEX4[5]              ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[3]      ; HEX4[6]              ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; SW[4]      ; HEX4[0]              ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[4]      ; HEX4[1]              ; 3.574 ;       ;       ; 3.574 ;
; SW[4]      ; HEX4[2]              ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]              ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[4]      ; HEX4[4]              ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; SW[4]      ; HEX4[5]              ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; SW[4]      ; HEX4[6]              ; 3.446 ; 3.446 ; 3.446 ; 3.446 ;
; SW[5]      ; HEX4[0]              ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; SW[5]      ; HEX4[1]              ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[5]      ; HEX4[2]              ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[3]              ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[5]      ; HEX4[4]              ;       ; 3.712 ; 3.712 ;       ;
; SW[5]      ; HEX4[5]              ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[5]      ; HEX4[6]              ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; SW[6]      ; HEX5[0]              ; 3.317 ; 3.317 ; 3.317 ; 3.317 ;
; SW[6]      ; HEX5[1]              ; 3.288 ; 3.288 ; 3.288 ; 3.288 ;
; SW[6]      ; HEX5[2]              ;       ; 3.285 ; 3.285 ;       ;
; SW[6]      ; HEX5[3]              ; 3.439 ; 3.439 ; 3.439 ; 3.439 ;
; SW[6]      ; HEX5[4]              ; 3.365 ;       ;       ; 3.365 ;
; SW[6]      ; HEX5[5]              ; 3.424 ;       ;       ; 3.424 ;
; SW[6]      ; HEX5[6]              ; 3.447 ;       ;       ; 3.447 ;
; SW[7]      ; HEX5[0]              ;       ; 3.556 ; 3.556 ;       ;
; SW[7]      ; HEX5[1]              ; 3.536 ; 3.536 ; 3.536 ; 3.536 ;
; SW[7]      ; HEX5[2]              ; 3.557 ;       ;       ; 3.557 ;
; SW[7]      ; HEX5[3]              ; 3.693 ; 3.693 ; 3.693 ; 3.693 ;
; SW[7]      ; HEX5[4]              ;       ; 3.619 ; 3.619 ;       ;
; SW[7]      ; HEX5[5]              ; 3.673 ;       ;       ; 3.673 ;
; SW[7]      ; HEX5[6]              ; 3.689 ; 3.689 ; 3.689 ; 3.689 ;
; SW[8]      ; HEX5[0]              ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[8]      ; HEX5[1]              ; 3.610 ;       ;       ; 3.610 ;
; SW[8]      ; HEX5[2]              ;       ; 3.610 ; 3.610 ;       ;
; SW[8]      ; HEX5[3]              ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; SW[8]      ; HEX5[4]              ; 3.674 ;       ;       ; 3.674 ;
; SW[8]      ; HEX5[5]              ;       ; 3.740 ; 3.740 ;       ;
; SW[8]      ; HEX5[6]              ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
+------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.176  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.176  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -98.166 ; 0.0   ; 0.0      ; 0.0     ; -59.38              ;
;  CLOCK_50        ; -98.166 ; 0.000 ; N/A      ; N/A     ; -59.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.940 ; 6.940 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.940 ; 6.940 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.802 ; 4.802 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 5.435 ; 5.435 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.979 ; 2.979 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 5.273 ; 5.273 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 5.435 ; 5.435 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 4.828 ; 4.828 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 4.857 ; 4.857 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 5.163 ; 5.163 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 5.304 ; 5.304 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 5.134 ; 5.134 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.435 ; 6.435 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.178 ; -2.178 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.178 ; -2.178 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.521 ; -2.521 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.461  ; 0.461  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.122 ; -0.122 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.052  ; 0.052  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.401 ; -0.401 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.136  ; 0.136  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.190  ; 0.190  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.291  ; 0.291  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.461  ; 0.461  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.738 ; -2.738 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 7.782  ; 7.782  ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 7.787  ; 7.787  ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 7.566  ; 7.566  ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 7.539  ; 7.539  ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 7.556  ; 7.556  ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 7.550  ; 7.550  ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 9.933  ; 9.933  ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 10.036 ; 10.036 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 9.639  ; 9.639  ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 9.595  ; 9.595  ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 9.657  ; 9.657  ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 9.884  ; 9.884  ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 9.900  ; 9.900  ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 11.950 ; 11.950 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 7.581  ; 7.581  ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 7.581  ; 7.581  ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 10.198 ; 10.198 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 10.198 ; 10.198 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.453  ; 8.453  ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.816  ; 7.816  ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.350  ; 6.350  ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 6.409  ; 6.409  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.388  ; 6.388  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 8.489  ; 8.489  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 7.256  ; 7.256  ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 7.569  ; 7.569  ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 8.953  ; 8.953  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.863  ; 6.863  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.379  ; 6.379  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 6.767  ; 6.767  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 8.914  ; 8.914  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 6.629  ; 6.629  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 8.953  ; 8.953  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 7.256  ; 7.256  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 7.559  ; 7.559  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.359  ; 6.359  ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 7.105  ; 7.105  ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.974  ; 6.974  ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.974  ; 6.974  ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.910  ; 6.910  ; Rise       ; CLOCK_50        ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.051 ; 4.051 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.192 ; 4.192 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.162 ; 4.162 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.169 ; 4.169 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.076 ; 4.076 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.069 ; 4.069 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.051 ; 4.051 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.062 ; 4.062 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.777 ; 4.777 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.835 ; 4.835 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 4.578 ; 4.578 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.623 ; 4.623 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.714 ; 4.714 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.730 ; 4.730 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 6.004 ; 6.004 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 4.252 ; 4.252 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.130 ; 4.130 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.630 ; 3.630 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.664 ; 3.664 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.664 ; 3.664 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 4.266 ; 4.266 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.639 ; 3.639 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.659 ; 3.659 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.881 ; 3.881 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 3.863 ; 3.863 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 3.777 ; 3.777 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 5.004 ; 5.004 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 4.079 ; 4.079 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 4.256 ; 4.256 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.639 ; 3.639 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.983 ; 3.983 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.877 ; 3.877 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.908 ; 3.908 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.877 ; 3.877 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Progagation Delay                                                   ;
+------------+----------------------+--------+-------+-------+--------+
; Input Port ; Output Port          ; RR     ; RF    ; FR    ; FF     ;
+------------+----------------------+--------+-------+-------+--------+
; SW[0]      ; IRDA_TXD             ; 10.898 ;       ;       ; 10.898 ;
; SW[0]      ; UART_TXD             ; 7.818  ;       ;       ; 7.818  ;
; SW[0]      ; rx_ctrl_load_counter ; 7.794  ; 7.794 ; 7.794 ; 7.794  ;
; SW[2]      ; HEX4[0]              ; 7.024  ; 7.024 ; 7.024 ; 7.024  ;
; SW[2]      ; HEX4[1]              ; 7.017  ; 7.017 ; 7.017 ; 7.017  ;
; SW[2]      ; HEX4[2]              ;        ; 7.016 ; 7.016 ;        ;
; SW[2]      ; HEX4[3]              ; 6.871  ; 6.871 ; 6.871 ; 6.871  ;
; SW[2]      ; HEX4[4]              ; 7.011  ;       ;       ; 7.011  ;
; SW[2]      ; HEX4[5]              ; 7.007  ;       ;       ; 7.007  ;
; SW[2]      ; HEX4[6]              ; 6.731  ; 6.731 ; 6.731 ; 6.731  ;
; SW[3]      ; HEX4[0]              ; 7.147  ; 7.147 ; 7.147 ; 7.147  ;
; SW[3]      ; HEX4[1]              ; 7.182  ; 7.182 ; 7.182 ; 7.182  ;
; SW[3]      ; HEX4[2]              ; 7.181  ;       ;       ; 7.181  ;
; SW[3]      ; HEX4[3]              ; 7.023  ; 7.023 ; 7.023 ; 7.023  ;
; SW[3]      ; HEX4[4]              ;        ; 7.133 ; 7.133 ;        ;
; SW[3]      ; HEX4[5]              ; 7.170  ; 7.170 ; 7.170 ; 7.170  ;
; SW[3]      ; HEX4[6]              ; 6.892  ; 6.892 ; 6.892 ; 6.892  ;
; SW[4]      ; HEX4[0]              ; 6.823  ; 6.823 ; 6.823 ; 6.823  ;
; SW[4]      ; HEX4[1]              ; 6.814  ;       ;       ; 6.814  ;
; SW[4]      ; HEX4[2]              ; 6.811  ; 6.811 ; 6.811 ; 6.811  ;
; SW[4]      ; HEX4[3]              ; 6.674  ; 6.674 ; 6.674 ; 6.674  ;
; SW[4]      ; HEX4[4]              ; 6.812  ; 6.812 ; 6.812 ; 6.812  ;
; SW[4]      ; HEX4[5]              ; 6.802  ; 6.802 ; 6.802 ; 6.802  ;
; SW[4]      ; HEX4[6]              ; 6.533  ; 6.533 ; 6.533 ; 6.533  ;
; SW[5]      ; HEX4[0]              ; 7.147  ; 7.147 ; 7.147 ; 7.147  ;
; SW[5]      ; HEX4[1]              ; 7.177  ; 7.177 ; 7.177 ; 7.177  ;
; SW[5]      ; HEX4[2]              ; 7.176  ; 7.176 ; 7.176 ; 7.176  ;
; SW[5]      ; HEX4[3]              ; 7.011  ; 7.011 ; 7.011 ; 7.011  ;
; SW[5]      ; HEX4[4]              ;        ; 7.127 ; 7.127 ;        ;
; SW[5]      ; HEX4[5]              ; 7.144  ; 7.144 ; 7.144 ; 7.144  ;
; SW[5]      ; HEX4[6]              ; 6.886  ; 6.886 ; 6.886 ; 6.886  ;
; SW[6]      ; HEX5[0]              ; 6.318  ; 6.318 ; 6.318 ; 6.318  ;
; SW[6]      ; HEX5[1]              ; 6.288  ; 6.288 ; 6.288 ; 6.288  ;
; SW[6]      ; HEX5[2]              ;        ; 6.282 ; 6.282 ;        ;
; SW[6]      ; HEX5[3]              ; 6.601  ; 6.601 ; 6.601 ; 6.601  ;
; SW[6]      ; HEX5[4]              ; 6.453  ;       ;       ; 6.453  ;
; SW[6]      ; HEX5[5]              ; 6.581  ;       ;       ; 6.581  ;
; SW[6]      ; HEX5[6]              ; 6.613  ;       ;       ; 6.613  ;
; SW[7]      ; HEX5[0]              ;        ; 6.752 ; 6.752 ;        ;
; SW[7]      ; HEX5[1]              ; 6.734  ; 6.734 ; 6.734 ; 6.734  ;
; SW[7]      ; HEX5[2]              ; 6.719  ;       ;       ; 6.719  ;
; SW[7]      ; HEX5[3]              ; 7.050  ; 7.050 ; 7.050 ; 7.050  ;
; SW[7]      ; HEX5[4]              ;        ; 6.899 ; 6.899 ;        ;
; SW[7]      ; HEX5[5]              ; 7.026  ;       ;       ; 7.026  ;
; SW[7]      ; HEX5[6]              ; 7.046  ; 7.046 ; 7.046 ; 7.046  ;
; SW[8]      ; HEX5[0]              ; 6.976  ; 6.976 ; 6.976 ; 6.976  ;
; SW[8]      ; HEX5[1]              ; 6.947  ;       ;       ; 6.947  ;
; SW[8]      ; HEX5[2]              ;        ; 6.897 ; 6.897 ;        ;
; SW[8]      ; HEX5[3]              ; 7.245  ; 7.245 ; 7.245 ; 7.245  ;
; SW[8]      ; HEX5[4]              ; 7.098  ;       ;       ; 7.098  ;
; SW[8]      ; HEX5[5]              ;        ; 7.214 ; 7.214 ;        ;
; SW[8]      ; HEX5[6]              ; 7.243  ; 7.243 ; 7.243 ; 7.243  ;
+------------+----------------------+--------+-------+-------+--------+


+-------------------------------------------------------------------+
; Minimum Progagation Delay                                         ;
+------------+----------------------+-------+-------+-------+-------+
; Input Port ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD             ; 5.540 ;       ;       ; 5.540 ;
; SW[0]      ; UART_TXD             ; 4.013 ;       ;       ; 4.013 ;
; SW[0]      ; rx_ctrl_load_counter ; 4.015 ; 4.015 ; 4.015 ; 4.015 ;
; SW[2]      ; HEX4[0]              ; 3.624 ; 3.624 ; 3.624 ; 3.624 ;
; SW[2]      ; HEX4[1]              ; 3.624 ; 3.624 ; 3.624 ; 3.624 ;
; SW[2]      ; HEX4[2]              ;       ; 3.623 ; 3.623 ;       ;
; SW[2]      ; HEX4[3]              ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[2]      ; HEX4[4]              ; 3.620 ;       ;       ; 3.620 ;
; SW[2]      ; HEX4[5]              ; 3.613 ;       ;       ; 3.613 ;
; SW[2]      ; HEX4[6]              ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; SW[3]      ; HEX4[0]              ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[3]      ; HEX4[1]              ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; SW[3]      ; HEX4[2]              ; 3.764 ;       ;       ; 3.764 ;
; SW[3]      ; HEX4[3]              ; 3.666 ; 3.666 ; 3.666 ; 3.666 ;
; SW[3]      ; HEX4[4]              ;       ; 3.742 ; 3.742 ;       ;
; SW[3]      ; HEX4[5]              ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; SW[3]      ; HEX4[6]              ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; SW[4]      ; HEX4[0]              ; 3.577 ; 3.577 ; 3.577 ; 3.577 ;
; SW[4]      ; HEX4[1]              ; 3.574 ;       ;       ; 3.574 ;
; SW[4]      ; HEX4[2]              ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]              ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[4]      ; HEX4[4]              ; 3.572 ; 3.572 ; 3.572 ; 3.572 ;
; SW[4]      ; HEX4[5]              ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; SW[4]      ; HEX4[6]              ; 3.446 ; 3.446 ; 3.446 ; 3.446 ;
; SW[5]      ; HEX4[0]              ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; SW[5]      ; HEX4[1]              ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[5]      ; HEX4[2]              ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[3]              ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[5]      ; HEX4[4]              ;       ; 3.712 ; 3.712 ;       ;
; SW[5]      ; HEX4[5]              ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[5]      ; HEX4[6]              ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; SW[6]      ; HEX5[0]              ; 3.317 ; 3.317 ; 3.317 ; 3.317 ;
; SW[6]      ; HEX5[1]              ; 3.288 ; 3.288 ; 3.288 ; 3.288 ;
; SW[6]      ; HEX5[2]              ;       ; 3.285 ; 3.285 ;       ;
; SW[6]      ; HEX5[3]              ; 3.439 ; 3.439 ; 3.439 ; 3.439 ;
; SW[6]      ; HEX5[4]              ; 3.365 ;       ;       ; 3.365 ;
; SW[6]      ; HEX5[5]              ; 3.424 ;       ;       ; 3.424 ;
; SW[6]      ; HEX5[6]              ; 3.447 ;       ;       ; 3.447 ;
; SW[7]      ; HEX5[0]              ;       ; 3.556 ; 3.556 ;       ;
; SW[7]      ; HEX5[1]              ; 3.536 ; 3.536 ; 3.536 ; 3.536 ;
; SW[7]      ; HEX5[2]              ; 3.557 ;       ;       ; 3.557 ;
; SW[7]      ; HEX5[3]              ; 3.693 ; 3.693 ; 3.693 ; 3.693 ;
; SW[7]      ; HEX5[4]              ;       ; 3.619 ; 3.619 ;       ;
; SW[7]      ; HEX5[5]              ; 3.673 ;       ;       ; 3.673 ;
; SW[7]      ; HEX5[6]              ; 3.689 ; 3.689 ; 3.689 ; 3.689 ;
; SW[8]      ; HEX5[0]              ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[8]      ; HEX5[1]              ; 3.610 ;       ;       ; 3.610 ;
; SW[8]      ; HEX5[2]              ;       ; 3.610 ; 3.610 ;       ;
; SW[8]      ; HEX5[3]              ; 3.748 ; 3.748 ; 3.748 ; 3.748 ;
; SW[8]      ; HEX5[4]              ; 3.674 ;       ;       ; 3.674 ;
; SW[8]      ; HEX5[5]              ;       ; 3.740 ; 3.740 ;       ;
; SW[8]      ; HEX5[6]              ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
+------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 919      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 919      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 163   ; 163  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 156   ; 156  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 09 12:49:00 2024
Info: Command: quartus_sta full_uart -c full_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.176       -98.166 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.516       -17.020 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Fri Feb 09 12:49:02 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


