# Projet ASIC â€“ Conception dâ€™un compteur 8 bits avec TinyTapeout

Ce projet a pour objectif de concevoir un composant simple (compteur 8 bits) en VHDL et Verilog, de le tester sur FPGA (Artix-7), puis de lâ€™implÃ©menter dans un flot de fabrication ASIC via la plateforme open source [TinyTapeout](https://tinytapeout.com/).

Il s'agit d'une premiÃ¨re Ã©tape dans notre dÃ©marche de dÃ©veloppement d'un processeur 16 bits compatible avec TinyTapeout.

---

## 1.1.  Premiers essais : Compteur 8 bits

###  ImplÃ©mentation en VHDL

Nous avons conÃ§u un compteur 8 bits synchrone en VHDL avec remise Ã  zÃ©ro asynchrone. Ce module a Ã©tÃ© :

- simulÃ© sous **Vivado**.
- testÃ© sur **carte FPGA Artix-7**.
- et retenu comme point de comparaison pour la version Verilog.

### ImplÃ©mentation en Verilog

Nous avons Ã©galement dÃ©veloppÃ© une version Ã©quivalente du compteur en Verilog. Les Ã©tapes suivantes ont Ã©tÃ© rÃ©alisÃ©es :

1. **Ã‰criture manuelle** du code Verilog, Ã©quivalent fonctionnel au design VHDL.
2. **Simulation** du module sous **Vivado** pour valider le comportement RTL.
3. **ImplÃ©mentation sur carte FPGA Artix-7**.

Cette double implÃ©mentation (VHDL et Verilog) nous a permis de mieux comprendre les contraintes de portabilitÃ© et les exigences de la plateforme TinyTapeout.

---

###  SynthÃ¨se via TinyTapeout

Nous avons intÃ©grÃ© les deux versions du compteur dans le flot de fabrication de TinyTapeout.

####  Liens des projets
- ğŸ”— **Compteur VHDL** : [github.com/MalekBejaoui/tto-counter-vhdl](https://github.com/Maleek-Bejaoui/tto-counter-vhdl)
- ğŸ”— **Compteur Verilog** : [github.com/Malek-Bejaoui/tto-counter-verilog](https://github.com/Maleek-Bejaoui/tto-counter-verilog/actions/runs/14937893261)
- ğŸ”— **Template TinyTapeout de base** : [github.com/TinyTapeout/tt-template](https://github.com/TinyTapeout/tt-template)

#### âš™ï¸ Ã‰tapes dâ€™intÃ©gration du design dans le template TinyTapeout

Pour chaque version :

1. CrÃ©ation dâ€™un dÃ©pÃ´t GitHub Ã  partir du template `tt-template`.
2. Ajout du fichier source (`counter.vhdl` ou `counter.v`) dans `/src`.
3. CrÃ©ation dâ€™un fichier `tt_um_<nom>.v` pour lier les ports au standard TinyTapeout.
4. Instanciation du compteur dans ce top module :
   ```verilog
   counter my_counter (
       .clk(clk),
       .rst(io_in[0]),
       .out(io_out)
   );
