# 多总线分级结构

总线结构可分为**单总线结构**和**多总线分级结构**。一个计算机系统**采用两个以上总线**的情况就是**多总线分层结构**。

## 单总线结构

早期的计算机采用单总线结构方式。它将**CPU、主存（MM）、I/O模块都挂接在一个总线上**，CPU与主存、CPU与I/O模块、主存与I/O模块之间的数据传送都通过一组总线进行。如图7.25所示。例如，PDP-11机和国产DJS 183机都采用这种单总线结构。

<img src="https://i.loli.net/2021/09/28/N9j7VC61n3zWUMl.png" alt="image-20210928103346368" style="zoom:50%;" />

图 单总线结构

这种总线体系结构简单、便于扩充，但**所有传送都共享一组总线，极易使总线成为整个系统的瓶颈**。因为**一个线上某一时刻只能有一对设备进行传输**，所以所有设备只能**分时共享总线**。随着计算机应用领域的扩大，挂接在系统中的外设种类和数量越来越多，对数据传输速度的要求也越来越高，如果还用这种单总线结构，那么大量设备接到总线后，性能就会急剧下降。因为**总线上连接的设备越多，传输延迟就会越大**。当控制频繁地从一个设备传递到另一个设备时，这种传输延迟就会明显地影响性能。**在数据传输需求量和速度要求不高的情况下，可以通过增加总线宽度和提高总线的时钟频率来解决总线瓶颈问题**。但**当总线上挂接了大量的高速设备**（如视频和图形控制器、LAN控制器等）后，**单一总线就再也无法满足系统的要求**了。因此，**要解决既能为键盘、Modem等慢速设备传送数据，也能为高速设备传送数据，而且要把CPU从数据传送操作中解放出来，只有采用多总线结构，并根据数据传输的不同要求采用分层次的总线结构。**

## 双总线结构

可以**在单总线的基础上再开辟一条CPU与主存之间的通路，形成以主存储器为中心的双总线结构**，==如图7.26（a）所示。==

CPU与主存间的通路称为**主存总线**。它速度快，效率高，又**减轻了系统总线的负担**。并且保证**主存与I/O之间也能直接传送，而不需通过CPU**。例如，国产DJS 184机就采用该总线结构。

图7.26（b）也是一种双总线结构，它主要用在**采用输入/输出处理器（IOP）方式进行I/O传送**的计算机系统中。其基本思想是，**将I/O设备从单总线上分离出来**，将原先的**单总线分成主存总线和I/O总线**。

* CPU、主存和输入/输出处理器之间的信息传送在主存总线上进行；
* 而各种I/O设备与主机之间的信息交换通过I/O总线和主存总线进行。

输入/输出处理器是一种专门用于输入/输出控制的特殊处理器，它**将CPU中大部分I/O控制任务接管过来，从而具有对各种I/O设备进行统一管理的功能**。这种总线结构是一种分层总线结构，**通过IOP将CPU和I/O分离开来，减轻了CPU参与I/O处理的负担。**一般地，具有这种结构的系统会将不同特性的外设分类挂接在输入/输出处理器的不同通道上。

<img src="https://i.loli.net/2021/09/28/PpFRgC5xTzdObsV.png" alt="image-20210928103831799" style="zoom: 33%;" />

图7.26 双总线结构

## 三总线结构

如果在上述以主存为中心的双总线结构中，将I/O设备和主存从系统总线上分离出来，将原先的系统总线分成主存总线和I/O总线，而在主存和高速磁盘等设备之间引入一个专门的DMA总线，那么可将系统构造成一种三总线结构，如图7.27所示。在这种总线结构中，**主存总线用于CPU和主存之间的信息传送，I/O总线用于CPU和各个I/O之间进行信息传输，DMA总线用于高速外设和主存之间的信息交换。**在这种三总线结构中，**DMA总线和主存总线不能同时用于访问主存**。

<img src="https://i.loli.net/2021/09/28/fl8dD1F4IWEXyQG.png" alt="image-20210928104607324" style="zoom:50%;" />

图7.27 三总线结构

还有一种传统的总线结构采用**“CPU—Cache”局部总线、主存总线、扩展I/O总线**三级总线结构，如图7.28所示。CPU和高速缓存之间通过专门的局部总线相连，并且可将其他靠近CPU的局部设备连接到该总线。高速缓存同时还与主存储器一起连接到主存总线上，它们之间通过主存总线进行数据传输。这种结构引入了一条或多条**扩展I/O总线（如ISA，EISA，MCA总线**等），**主存总线和扩展I/O总线上I/O设备之间的数据传送可以通过扩展总线接口来缓冲，**这种设置使得系统能够支持更广泛的I/O设备，并且将“I/O设备—主存”间的通信与处理器的活动隔离开来。

**这种传统的总线结构在I/O设备性能相差不大的情况下比较有效**，但随着计算机应用水平的不断提高，大量的高性能外设不断涌现，高速的视频图形设备、LAN和SCSI设备等如果还和低速的串行接口、打印机等连在同一个总线上，势必会影响系统的效率。

因此典型的做法是，**在主存总线和扩展I/O总线之间引入一种高速总线（如VL总线、PCI总线等**），**将那些高速的大容量I/O设备挂接在这种高速总线上，而低速I/O设备仍然由扩展I/O总线支持**。如图7.29所示是高性能总线结构示意图。

<img src="https://i.loli.net/2021/09/28/dI4obuqRJOVGYrD.png" alt="image-20210928104852906" style="zoom:33%;" />

图7.28 传统的三级总线结构

<img src="https://i.loli.net/2021/09/28/l7WDImSCqzefbr4.png" alt="image-20210928104941820" style="zoom:33%;" />

图7.29 高性能多级总线结构

## 多总线分级结构举例

图7.30是一个典型的多处理器系统的PCI配置。它反映了PCI总线、扩展总线、处理器与主存间总线的基本关系。**Host/PCI桥，常称为北桥（North Bridge）**，用于**连接主处理器总线和第一级PCI总线**。**PCI/E（ISA）桥，常称为南桥（South Bridge），用于连接PCI总线和E （ISA）总线**。南桥中通常含有中断控制器（Interrupt Controller）、IDE控制器、USB主控制器和DMA控制器。北桥和南桥构成一个芯片组。在PCI总线和PCI总线之间可以嵌入一个或多个PCI/PCI桥。

图7.31是Pentium Pro服务器系统体系结构框图。它是一种典型的多总线分级结构。以下简要说明图7.31所示结构。

1．何为处理器簇

所谓“**处理器簇”（Processor Cluster）**是指挂接在Pentium Pro处理器总线上的所有处理器的集合，它由1～4个处理器组成。

2．什么是BSP处理器

**BSP（Boot Strap Processor）**处理器是指**系统启动时读取并执行POST（Power-On Self-Test）程序的那个处理器**。BSP将执行POST程序，对系统板上的设备进行配置并使它们处于使能状态，然后检测存在的其他处理器，并**执行引导程序将操作系统读入内存**，然后**将控制权交给操作系统（即开始执行操作系统程序）**。

处理器簇中的处理器必须在第一条指令从存储器取出之前进行协商，以决定哪个处理器为BSP。这种协商过程并不是通过主处理器总线进行的，而是在APIC（Advanced Programmable Interrupt Controller）总线上进行的。

<img src="https://i.loli.net/2021/09/28/nYDod2UfIN8v3hX.png" alt="image-20210928105640756" style="zoom: 25%;" />

图7.30 典型的多处理器系统的PCI配置

3．BSP如何启动其他处理器

根据Intel公司所提出的多处理器规范，**在BSP执行的代码中有部分代码是用来检测存在的其他处理器的**。检测到的信息以MP（多处理器）表的形式被存储到一个非易失性存储器中，一个多处理器操作系统用这个信息来确定可用的处理器及其类型和特征。一个非多处理器操作系统（如DOS）只能使用BSP，而不能使用其他处理器。

假定有一个多处理器操作系统，那么BSP将用下列方式向其他处理器分配任务：

（1）它会指示一个总线主控设备（即磁盘控制器）装入一个任务到主存。

==图7．31 Pentium Pro服务器系统体系结构框图==

（2）一旦任务在主存中，在BSP中执行的操作系统内核就会让BSP的内部APIC通过APIC总线向其他某个处理器发出一个StartupIPI（Intel-Processor Interrupt）中断或消息，在这个消息包中包含了刚装入到主存中的程序的起始地址。

（3）接收到StartupIPI消息的处理器立即退出等待IPI状态，开始读取并执行主存中的程序。

4.处理器和主存的关系

每个处理器都含有L2 Cache及L1数据Cache和L1代码Cache。一旦软件使处理器的Cache处于使能状态，那么Cache就开始从主存储器复制信息（一般处理器只允许Cache从主存储器复制信息，而不允许从PCI总线或其他总线上的存储器复制信息）。在从主存复制信息时，处理器总是每次传送32B的数据块。每个数据块称为一页。
处理器的L2 Cache和L1数据Cache中的每一页必须是以下4种状态之一。它们通常为MESI Cache一致性协议所用。

（1）I（Invalid）态。表明该页无效或在Cache中不存在相应副本。
（2）S（Shared）态。表明该页数据与主存中一样，并且在其他Cache中有同样的副本。
（3）E（Exclusive）态。表明该页数据与主存中一样，并且在其他Cache中没有同样的副本。
（4）M（Modified）态。表明该页数据中已有一字节或多字节被修改，并且只在本Cache有效。该页对应的主存数据是陈旧的（即过时的）。

L1代码Cache中行的状态只有两种情况：I（Invalid）态或S（Shared或Valid）态。

5.处理器之间的关系

处理器从主存把信息读到自己的Cache中，在一页数据取到Cache以后，程序可能会执行一个存储器写操作来修改这页数据中的某一或某几字节，这样这页副本数据就和主存中的原数据不同了。如果采用回写（Write-back）方式，那么处理器就将这些新的数据字节写到这页中，然后对这一页置M态，表示已被修改过。因为修改在处理器内部而不通过总线进行，所以主存中的这页数据不被更新。
当一个设备在处理器总线上执行一个存储器读/写事务时，所有的处理器必须在它们各自的Cache中侦听这个主存单元的地址，并向事务的发起者和主存控制器报告该主存单元在Cache中的副本状态，这样事务发起者才能根据侦听的结果决定下一步该如何做。例如，如果其他处理器报告自己的Cache中有一个具有S或E态的副本，那么从主存读这页数据的处理器必须将自己Cache中新读的这页状态置为S态；同时，具有E态Cache页的那个处理器在侦听时，知道有另一个处理器在读相同的页，所以它必须将原来的E态改为S态。

6．Host/PCI桥

（1）桥与处理器的关系

**Host/PCI桥是介于处理器总线和一个PCI总线之间的桥**。当处理器发出一个总线事务后，Host/PCI桥必须根据事务的性质进行相应的动作。例如，当处理器发出一个主存读/写事务时，Host/PCI桥忽略该事务，因为主存直接挂接在处理器总线上；当处理器发出一个PCI总线的存储器读/写事务时，Host/PCI桥则必须充当该事务的目标（这里所讲的目标是指事务中的从设备）。为此，Host/PCI桥必须知道从它开始的所有下级总线上挂接的存储器空间的地址范围，然后Host/PCI桥再在PCI总线上作为其主控设备请求总线使用权，在PCI总线上重新发起该事务。

（2）桥与PCI主控设备及主存的关系

当一个PCI主控设备在PCI总线上发起一个事务时，Host/PCI桥将根据不同情况进行动作。例如，当事务为主存读/写时，则Host/PCI桥就作为处理器总线的主控设备申请该总线的使用权，控制总线对主存进行访问。若是读事务，则从主存获取数据，再通过PCI总线将数据传送给请求数据的PCI主控设备。为此，Host/PCI桥也必须知道主存空间的地址范围；当事务是一个I/O读/写时，采用不同芯片组的桥的做法不同。若在PCI主控设备访问的桥中不存在要访问的I/O端口，有的就忽略它，有的就通过桥将该I/O事务传递到处理器总线上。

（3）桥与EISA或ISA从设备的关系

桥必须知道是否有EISA或ISA总线挂接在它的下面。如果有，当处理器对一个可能落在EISA或ISA目标范围内的存储空间或I/O地址空间进行访问时，桥就必须作为一个目标参与到处理器发出的事务中。

（4）桥与桥之间的关系

如果系统中有两个Host/PCI桥，那么它们将共享使用一个BPRI信号来请求对处理器总线的使用权，某一时刻只能允许一个桥使用该信号。如果某一时刻两个桥都需要访问主存，那么必须在它们之间裁决出谁能使用BPRI#信号。在450GX芯片组中，IOREQ#和IOGNT#这两个信号用于此目的。一般情况下，兼容PB（下级中挂接EISA或ISA总线的桥）比辅助PB具有更高优先权。

（5）桥与EISA或ISA主控设备及DMA的关系

当一个EISA或ISA主控设备或E（ISA）桥中的DMA通道要访问主存时，E（ISA）桥就会在PCI总线上发出一个主存读/写的总线事务，这样处在E（ISA）桥和主存之间的Host/PCI桥就必须申请处理器总线的使用权，控制对主存进行访问。因为EISA或ISA主控设备和DMA通道对存储器访问时间非常敏感，所以一般情况下，介于E（ISA）桥和主存之间的Host/PCI桥（兼容PB）比其他Host/PCI桥（辅助PB）的优先级要高。