Der elektrochemische Random-Access-Speicher (ECRAM) ist eine Art nichtflüchtiger Speicher (NVM) mit mehreren Ebenen pro Zelle (MLC), die für das Tiefenlernen analoger Beschleunigung ausgelegt sind. Eine ECRAM-Zelle ist eine Drei-End-Einrichtung aus einem leitenden Kanal, einem isolierenden Elektrolyten, einem ionischen Reservoir und Metallkontakten. Der Widerstand des Kanals wird durch Ionenaustausch an der Grenzfläche zwischen Kanal und Elektrolyt bei Anlegen eines elektrischen Feldes moduliert. Das Ladungsübertragungsverfahren ermöglicht sowohl eine Zustandsretention in Abwesenheit von angelegter Leistung, als auch eine Programmierung mehrerer unterschiedlicher Pegel, wobei beide ECRAM-Betrieb von einem Feldeffekttransistor (FET) unterschieden werden. Der Schreibvorgang ist deterministisch und kann zu symmetrischer Potentiation und Depression führen, wodurch ECRAM-Arrays attraktiv sind, um in physikalischen Implementierungen künstlicher neuronaler Netzwerke (ANN) als künstliche synaptische Gewichte zu wirken. Die Technologie-Herausforderungen umfassen offene Schaltpotentiale (OCP) und Halbleitergießkompatibilität im Zusammenhang mit Energiematerialien. Universitäten, Regierungslabore und Unternehmensforschungsteams haben zur Entwicklung von ECRAM für Analog Computing beigetragen. Insbesondere Sandia National Laboratories entwarf eine Lithium-basierte Zelle, die von Festkörper-Akku-Materialien inspiriert wurde, die Stanford University baute eine organische protonbasierte Zelle, und International Business Machines (IBM) demonstrierten in-memory selector-free parallele Programmierung für eine logistische Regressionsaufgabe in einer Reihe von Metalloxid ECRAM für die Einfügung in das hintere Ende der Linie (BEOL.) Operation Write Stress an das Gate, relativ zu Kanalelektroden, kann in Form von festem Strom oder Vorspannung angelegt werden, treiben Ionen in Richtung - oder weg von - der Elektrolyt-Kanal-Schnittstelle, wo die Ladungsübertragung mit freien Trägern erfolgt. Beim Einsetzen in den Kanal wird die ionische Ladung neutralisiert und die atomaren Spezies interkalieren oder an die leitende Wirtsmatrix binden, in manchen Fällen nach Stamm und lokalisierter Phasentransformation. Solche reversiblen Verfahren entsprechen anodisch/kathodischen Reaktionen in Batteriezellen oder elektrochromen Geräten. Obwohl in ECRAM die Programmierung des Speicherelements nicht als Kapazitäts- oder Opazitätsänderung definiert ist, sondern durch eine Änderung der Kanalleitfähigkeit, die mit atomaren Spezies verbunden ist, durch das Spannungssignal eingeführt oder entfernt wird. Weiterlesen Durch das Vorhandensein von drei Elektroden wird der Lesevorgang vom Schreibvorgang entkoppelt, wodurch Lesestörungen begrenzt werden. Zwischen den Kanalelektroden wird eine kleine Vorspannung angelegt, wobei der resultierende Lesestrom proportional zur Kanalleitfähigkeit ist, wodurch der programmierte Zustand der Vorrichtung erfasst wird. Geschwindigkeit Die Programmiergeschwindigkeit von ECRAM-Zellen ist nicht durch die Massendiffusion von Ionen begrenzt. Sie müssen in der Tat nur die Grenzebene zwischen dem Elektrolyten und dem Kanal überqueren, um eine Leitfähigkeitsänderung zu bewirken. Nanosekunden-Schreibimpulse können tatsächlich die Programmierung auslösen. Trade-offs zwischen Gate-Kapazität, elektronische Leitfähigkeit usw. können Setztransienten nachgeben, wodurch die maximale Schreib-Lesefrequenz begrenzt wird. Arrays ECRAM-Arrays sind in einem Pseudo-Crossbar-Layout integriert, wobei die Gate Access Line allen Geräten in einer Zeile oder Spalte gemeinsam ist. Wenn beim Ionenaustausch zwischen Kanal und Gateelektrode eine Veränderung des elektrochemischen Potentials, der Antriebskraft einer Batterie, auftritt, besteht am Gatekontakt ein offenes Schaltungspotential (OCP) und wird je nach programmiertem Zustand die Vorrichtung zum Gerät unterscheiden. Um ein Übersprechen zwischen Zellen, die eine Gate-Leitung teilen, zu verhindern, wird in Reihe mit dem Speicherelement eine Zugangsvorrichtung zur Isolierung hinzugefügt. Suppressing OCP im ECRAM-Design minimiert die Zellgröße/Komplexität und ermöglicht eine wahlfreie parallele Lese/Programmierung von Gerätearrays. Synaptische Funktion Prinzip Nichtflüchtiger Speicher (NVM) kann zur In-Memory-Rechnung genutzt werden, wodurch die Frequenz der Datenübertragung zwischen Speicher- und Verarbeitungseinheiten reduziert wird. Dies kann letztendlich die Rechenzeit und Energieeffizienz gegenüber hierarchischen Systemarchitekturen verbessern, indem der von Neumann Engpass beseitigt wird. Bei der Verwendung von Multi-Level-Zellen (MLC) an den Knoten von Cross-Bar-Arrays können daher analoge Operationen auf Zeit oder spannungscodierte Daten wie Vektor (row Eingangssignal) × Matrix (Memory-Array) multipliziert durchgeführt werden. Nach Kirchoffs und Ohms Gesetzen erhält man dann den resultierenden Vektor, indem man den an jeder Spalte gesammelten Strom integriert. Für ECRAM-Zellen wird an jeder Zeile eine zusätzliche Zeile hinzugefügt, um die Zellen während der Programmierungszyklen zu schreiben, wodurch eine Pseudo-crossbar-Architektur entsteht. Im Bereich der künstlichen Intelligenz (A.I) werden tiefe neuronale Netzwerke (DNN) zur Klassifikation und Lernaufgaben verwendet, die sich auf eine Vielzahl von Matrix-multiply Operationen verlassen. Daher sind analoge Berechnung mit NVM-Technologie für solche Aufgaben äußerst attraktiv. ECRAM-Zellen sind aufgrund ihrer inhärenten deterministischen und symmetrischen Programmierart im Vergleich zu anderen Geräten wie resistivem RAM (ReRAM oder RRAM) und Phasenwechselspeicher (PCM) eindeutig für den Einsatz in analogen Tiefenlernbeschleunigern positioniert. Anforderungen Die physische Umsetzung von künstlichen neuronalen Netzwerken (ANN) muss bei der Isogenauigkeit durchgeführt werden, wenn sie auf die Floating-Point-Präzisionsgewichte in der Software zugeschnitten sind. Dies setzt die Grenze für Geräteeigenschaften, die für analoge Tiefenlernbeschleuniger benötigt werden. Bei der Gestaltung ihrer resistiven Verarbeitungseinheit (RPU) hat IBM Research solche Anforderungen veröffentlicht, deren Teilmenge hier aufgeführt ist. Algorithm und Hardware Co-Design können sie etwas entspannen, aber nicht ohne andere Trade-offs. Die Verwendung von NVM als synaptische Gewichte anstelle von Speichern bedeutet deutlich unterschiedliche Anforderungen, wenn es um den Zielwiderstandsbereich, die Anzahl der Pegel und die Programmiergeschwindigkeit und die Symmetrie geht. Da die In-Memory-Rechnung parallel durch das Array erfolgt, werden viele Geräte gleichzeitig angesprochen und müssen daher einen hohen mittleren Widerstand zur Begrenzung der Energieableitung aufweisen. Um eine hochgenaue Berechnung durchzuführen und geräuschelastisch zu sein, benötigt die NVM-Zelle eine Vielzahl von unterschiedlichen Zuständen. Die Programmierzeit muss nur zwischen Ebenen schnell sein, nicht von den höchsten bis zu den niedrigsten Widerstandszuständen. Während jedes Programmzyklus (Back-Propagation) können Gewichtsaktualisierungen negativ oder positiv sein, und die Up/Down-Tracks benötigen daher Symmetrie, um Lernalgorithmen zu konvergieren. Alle NVM-Technologien kämpfen mit diesen Zielen. ECRAM Einzelzellen können solche stringenten Metriken erfüllen, müssen aber auch hochdichte Array-Ausbeute und Stochastik demonstrieren. Demos mit ECRAM Synaptic Arrays Sandia National Laboratories Wie in einer 2019 veröffentlichten Publikation in Science, von Elliot J. Fuller, Alec A. Talin, et al.from Sandia National Laboratories, in Zusammenarbeit mit der Stanford University, und der University of Massachusetts Amherst: Verwendung von co-planaren organischen Multilevel-Zellen, isoliert durch leitfähige Brückenspeicher (CBM)-Geräte, zeigt das Team parallele Programmierung und Adressierung in bis zu 3×3 Arrays. Insbesondere wird ein 2-schichtiges neuronales Netz durch Übertragung der zur Durchführung einer Inferenzaufgabe erforderlichen Gewichte auf das Array abgebildet, was zu einer XOR-Operation auf dem binären Eingangsvektor führt. Einzelne Zellen haben folgende Eigenschaften (nicht alle erreicht in der gleichen Gerätekonfiguration); Geschwindigkeit = 1 MHz Schreib-Lese-Zyklen, Anzahl der Zustände > 50 (tunable,) Widerstandsbereich = 50-100 nS (tunable,) Dauer > 108 Schreib-Oberflächen, Größe = 50 x 50 μm2. IBM ResearchAs berichtete in einem Jahr über das IEEE International Electron Device Meeting (IEDM,) von Seyoung Kim, John Rozen, et al.from IBM Research: Mit ECRAM-Zellen aus Metalloxid, wählerfrei, demonstriert das Team parallele Programmierung und Adressierung in 2 x 2 Arrays. Insbesondere wird eine logistische Regressionsaufgabe in-Memory mit 1.000 2×1 Vektoren als Trainingsset durchgeführt. 2D-Kurvensitz wird in einem Dutzend Epochen erreicht. Einzelne Zellen haben folgende Eigenschaften (nicht alle erreicht in der gleichen Gerätekonfiguration); Geschwindigkeit = 10 ns Schreibimpulse, Anzahl der Zustände > 1000 (tunable,) Widerstandsbereich = 0-50 μS (tunable,) Dauer > 107 Schreib-Oberflächen, Größe < 1 x 1 μm2. Zellimplementierungen Verschiedene Institutionen haben ECRAM-Zellen mit unterschiedlichen Materialien, Layouts und Performances demonstriert. In der Tabelle ist ein Beispielsatz für diskrete Zellen aufgeführt. Li-ECRAM Basierend auf Lithium-Ionen haben Li-ECRAM-Geräte eine wiederholbare und kontrollierte Schaltung gezeigt, indem bekannte Materialien aus der Batterietechnologie auf das Speicherdesign aufgebracht werden. Entsprechend können solche Zellen je nach programmiertem Zustand ein OCP aufweisen, das über mehrere Volt variiert. H-ECRAM Basierend auf Wasserstoffionen haben sich H-ECRAM-Geräte als schnell erwiesen, wodurch kleine Antriebskräfte die Programmierung induzieren. Hohe Diffusionskoeffizienten in verschiedenen Materialien können von mangelnder Retention innerhalb der Speicherzelle begleitet werden, was die Ausdauer beeinflusst. Die meisten H-ECRAM-Designs verwenden flüssige und/oder organische Elektrolyte. MO-ECRAM ECRAM auf Metalloxidbasis, inspiriert von OxRam-Materialien und High-K/Metall-Gate-Technologie, die in kommerziellen Halbleiter-Angeboten verwendet wird. MO-ECRAM ermöglichen vernachlässigbare OCP- und Sub-μs-Schreibvorgänge. VLSI Für fortgeschrittene Halbleiterspeicher- oder Rechenanwendungen muss eine Technologie mit sehr großer Integration (VLSI) kompatibel sein. Dies setzt Einschränkungen auf verwendete Materialien und die Techniken zur Herstellung von Funktionsgeräten. Die Auswirkungen auf ECRAM werden hier beschrieben. Halbleitergießerei Eine Halbleitergießerei kann mehrere Technologien handhaben und hat strenge Regeln, wenn es um Materialien geht, die in seinem teuren Toolet eingeführt werden, um Kreuzkontamination und Verlust der Geräteausbeute zu vermeiden. Insbesondere können metallische bewegliche Ionen, wenn sie in aktiven Bereichen vorhanden sind, die Gerätedrift induzieren und die Zuverlässigkeit beeinträchtigen. Es gibt mehrere andere Überlegungen für die Gießereien; einschließlich Sicherheit, Kosten, Volumen, etc. Li-ECRAM auf Lithium-Ionenbasis steht somit vor einzigartigen Herausforderungen, die über die Präsenz von OCP hinausgehen. Zurück Ende der Linie (BEOL)Memory-Arrays erfordern logische Peripherie zu bedienen und Schnittstelle mit dem Rest des Rechensystems. Diese Peripherie basiert auf Feldeffekttransistoren (FETs), die auf der Oberfläche von Silizium-Wafersubstraten mit einem hohen thermischen Budget am vorderen Ende der Leitung (FEOL) aufgebaut sind. Zwischen den oberen Metallebenen am hinteren Ende der Leitung (BEOL) können Speicherzellen eingesetzt werden, die jedoch noch durch Temperaturen bis zu ~400 °C, die in nachfolgenden Schritten verwendet werden, unbeeinflusst bleiben müssen. Zusammen mit den Herausforderungen bei der Strukturierung hoher Dichte machen diese Einschränkungen organische Geräte für diese Integration ungeeignet. Heterogene Integration (HI) Eine Möglichkeit zur Einführung neuer Speichermaterialien kann darin bestehen, heterogene Integration (HI) zu verwenden, bei der das Gerätearray unabhängig von den Logiksteuerungen hergestellt wird und dann an den FET-haltigen Chip gebunden wird, um seine Verwendung als hoher Bandbreitenspeicher (HBM) zu ermöglichen. Die mit einem solchen Schema verbundenen Kosten und Komplexität beeinflussen jedoch die Wertvorstellung zur Verschiebung bestehender Speichertechnologien negativ. Referenzen =Externe Links =Kapitalstrafe ist legal in Syrien. Die syrische Regierung hält einen retentionsistischen Blick auf die Todesstrafe für Verrat; Spionage; Mord; Brandstiftung, die zum Tode führt; Versuch eines tödungswürdigen Verbrechens; Reziditivismus für eine Straftat, die durch Zwangsarbeit für das Leben bestraft werden kann; politische Handlungen und militärische Vergehen, wie Waffen gegen Syrien in den Reihen des Feindes, Wüstenbildung der Streitkräfte gegen den Feind, Inhaftung, Rebellion, = Referenzen ==