Timing Analyzer report for fp32_uart_tx
Wed Oct 12 23:51:01 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_i'
 13. Slow 1200mV 85C Model Hold: 'clk_i'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_i'
 22. Slow 1200mV 0C Model Hold: 'clk_i'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_i'
 30. Fast 1200mV 0C Model Hold: 'clk_i'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_uart_tx                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk_i      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_i } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 222.92 MHz ; 222.92 MHz      ; clk_i      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk_i ; -3.486 ; -221.936           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk_i ; 0.492 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk_i ; -3.000 ; -116.012                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_i'                                                                              ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.486 ; clk_count[19] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.486 ; clk_count[19] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.400      ;
; -3.433 ; clk_count[19] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.433 ; clk_count[19] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.353      ;
; -3.416 ; clk_count[20] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.416 ; clk_count[20] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.330      ;
; -3.398 ; clk_count[21] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.398 ; clk_count[21] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.312      ;
; -3.378 ; clk_count[23] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.378 ; clk_count[23] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.087     ; 4.292      ;
; -3.363 ; clk_count[20] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.363 ; clk_count[20] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.283      ;
; -3.345 ; clk_count[21] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.345 ; clk_count[21] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.265      ;
; -3.325 ; clk_count[23] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.325 ; clk_count[23] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.081     ; 4.245      ;
; -3.324 ; clk_count[12] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
; -3.324 ; clk_count[12] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.086     ; 4.239      ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_i'                                                                                   ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.492 ; tx_state.IDLE0_ST  ; tx_state.START0_ST ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.785      ;
; 0.501 ; tx_state.D25_ST    ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.D13_ST    ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.D12_ST    ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.D11_ST    ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; tx_state.D5_ST     ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; tx_state.D27_ST    ; tx_state.D28_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; tx_state.STOP1_ST  ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; tx_state.D28_ST    ; tx_state.D29_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; tx_state.START1_ST ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.796      ;
; 0.507 ; tx_state.D6_ST     ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.800      ;
; 0.511 ; tx_state.D16_ST    ; tx_state.D17_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.804      ;
; 0.527 ; tx_state.D14_ST    ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.820      ;
; 0.641 ; tx_state.D22_ST    ; tx_state.D23_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; tx_state.D24_ST    ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; tx_state.D10_ST    ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; tx_state.D1_ST     ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; tx_state.D8_ST     ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.936      ;
; 0.649 ; tx_state.D9_ST     ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.942      ;
; 0.687 ; tx_state.D18_ST    ; tx_state.D19_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.980      ;
; 0.690 ; tx_state.D20_ST    ; tx_state.D21_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.983      ;
; 0.694 ; tx_state.START2_ST ; tx_state.D16_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.987      ;
; 0.699 ; tx_state.D15_ST    ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; tx_state.D21_ST    ; tx_state.D22_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; tx_state.D0_ST     ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 0.995      ;
; 0.720 ; tx_state.STOP2_ST  ; tx_state.IDLE3_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.575      ; 1.507      ;
; 0.760 ; clk_count[15]      ; clk_count[15]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clk_count[3]       ; clk_count[3]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clk_count[19]      ; clk_count[19]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_count[13]      ; clk_count[13]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_count[11]      ; clk_count[11]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clk_count[17]      ; clk_count[17]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_count[29]      ; clk_count[29]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_count[27]      ; clk_count[27]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_count[21]      ; clk_count[21]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clk_count[31]      ; clk_count[31]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_count[16]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_count[9]       ; clk_count[9]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_count[6]       ; clk_count[6]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_count[2]       ; clk_count[2]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_count[18]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_count[22]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_count[23]      ; clk_count[23]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_count[25]      ; clk_count[25]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_count[14]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_count[12]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clk_count[30]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_count[20]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_count[10]      ; clk_count[10]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clk_count[28]      ; clk_count[28]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_count[26]      ; clk_count[26]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clk_count[24]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.059      ;
; 0.786 ; clk_count[0]       ; clk_count[0]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.079      ;
; 0.841 ; tx_state.D19_ST    ; tx_state.D20_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.134      ;
; 0.845 ; tx_state.D30_ST    ; tx_state.D31_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.138      ;
; 0.856 ; tx_state.D17_ST    ; tx_state.D18_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.149      ;
; 0.898 ; tx_state.D23_ST    ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.084      ; 1.194      ;
; 0.902 ; tx_state.D29_ST    ; tx_state.D30_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.195      ;
; 0.902 ; tx_state.D2_ST     ; tx_state.D3_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.194      ;
; 0.906 ; tx_state.START0_ST ; tx_state.D0_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.198      ;
; 0.912 ; tx_state.D26_ST    ; tx_state.D27_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.084      ; 1.208      ;
; 0.912 ; tx_state.STOP0_ST  ; tx_state.IDLE1_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.205      ;
; 0.931 ; tx_state.D4_ST     ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 1.225      ;
; 0.941 ; tx_state.START3_ST ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.078      ; 1.231      ;
; 0.951 ; tx_state.D7_ST     ; tx_state.STOP0_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.080      ; 1.243      ;
; 0.968 ; tx_state.IDLE2_ST  ; tx_state.START2_ST ; clk_i        ; clk_i       ; 0.000        ; 0.084      ; 1.264      ;
; 0.980 ; tx_state.IDLE3_ST  ; tx_state.START3_ST ; clk_i        ; clk_i       ; 0.000        ; -0.397     ; 0.795      ;
; 1.015 ; tx_state.IDLE1_ST  ; tx_state.START1_ST ; clk_i        ; clk_i       ; 0.000        ; 0.076      ; 1.303      ;
; 1.114 ; clk_count[15]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 1.408      ;
; 1.116 ; clk_count[17]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_count[13]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_count[11]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_count[19]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clk_count[21]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_count[29]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_count[9]       ; clk_count[10]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_count[27]      ; clk_count[28]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clk_count[25]      ; clk_count[26]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_count[23]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; clk_count[2]       ; clk_count[3]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; clk_count[16]      ; clk_count[17]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; clk_count[14]      ; clk_count[15]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_count[18]      ; clk_count[19]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_count[12]      ; clk_count[13]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; clk_count[22]      ; clk_count[23]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; clk_count[10]      ; clk_count[11]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clk_count[20]      ; clk_count[21]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clk_count[30]      ; clk_count[31]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; clk_count[28]      ; clk_count[29]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; clk_count[26]      ; clk_count[27]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; clk_count[24]      ; clk_count[25]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; clk_count[0]       ; clk_count[2]       ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; clk_count[14]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; clk_count[16]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; clk_count[12]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; clk_count[18]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; clk_count[22]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; clk_count[10]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; clk_count[20]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; clk_count[28]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.081      ; 1.429      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.38 MHz ; 240.38 MHz      ; clk_i      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -3.160 ; -197.058          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.457 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -116.012                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_i'                                                                               ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.160 ; clk_count[19] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.160 ; clk_count[19] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.084      ;
; -3.097 ; clk_count[19] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.097 ; clk_count[19] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 4.027      ;
; -3.096 ; clk_count[20] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.096 ; clk_count[20] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.020      ;
; -3.092 ; clk_count[21] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.092 ; clk_count[21] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 4.016      ;
; -3.065 ; clk_count[23] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.065 ; clk_count[23] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.078     ; 3.989      ;
; -3.033 ; clk_count[20] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.033 ; clk_count[20] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.963      ;
; -3.029 ; clk_count[21] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.029 ; clk_count[21] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.072     ; 3.959      ;
; -3.026 ; clk_count[12] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.026 ; clk_count[12] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.951      ;
; -3.017 ; clk_count[15] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.942      ;
; -3.017 ; clk_count[15] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.942      ;
; -3.017 ; clk_count[15] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.942      ;
; -3.017 ; clk_count[15] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.942      ;
; -3.017 ; clk_count[15] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.942      ;
; -3.017 ; clk_count[15] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.077     ; 3.942      ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_i'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.457 ; tx_state.IDLE0_ST  ; tx_state.START0_ST ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.724      ;
; 0.470 ; tx_state.D12_ST    ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; tx_state.D5_ST     ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; tx_state.D25_ST    ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D13_ST    ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; tx_state.D11_ST    ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; tx_state.D28_ST    ; tx_state.D29_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; tx_state.D27_ST    ; tx_state.D28_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; tx_state.STOP1_ST  ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; tx_state.START1_ST ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.740      ;
; 0.476 ; tx_state.D6_ST     ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.743      ;
; 0.480 ; tx_state.D16_ST    ; tx_state.D17_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.747      ;
; 0.492 ; tx_state.D14_ST    ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.759      ;
; 0.598 ; tx_state.D22_ST    ; tx_state.D23_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.865      ;
; 0.599 ; tx_state.D1_ST     ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; tx_state.D24_ST    ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; tx_state.D10_ST    ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; tx_state.D8_ST     ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.868      ;
; 0.607 ; tx_state.D9_ST     ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.874      ;
; 0.611 ; tx_state.D18_ST    ; tx_state.D19_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.878      ;
; 0.616 ; tx_state.D20_ST    ; tx_state.D21_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.883      ;
; 0.619 ; tx_state.START2_ST ; tx_state.D16_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.886      ;
; 0.623 ; tx_state.STOP2_ST  ; tx_state.IDLE3_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.541      ; 1.359      ;
; 0.623 ; tx_state.D0_ST     ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 0.891      ;
; 0.646 ; tx_state.D15_ST    ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; tx_state.D21_ST    ; tx_state.D22_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.915      ;
; 0.705 ; clk_count[15]      ; clk_count[15]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_count[13]      ; clk_count[13]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clk_count[3]       ; clk_count[3]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clk_count[19]      ; clk_count[19]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_count[29]      ; clk_count[29]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_count[21]      ; clk_count[21]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_count[11]      ; clk_count[11]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clk_count[17]      ; clk_count[17]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_count[27]      ; clk_count[27]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; clk_count[22]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_count[31]      ; clk_count[31]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_count[9]       ; clk_count[9]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_count[6]       ; clk_count[6]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; clk_count[23]      ; clk_count[23]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_count[25]      ; clk_count[25]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; clk_count[16]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_count[14]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; clk_count[2]       ; clk_count[2]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; clk_count[18]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_count[12]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_count[10]      ; clk_count[10]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clk_count[30]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_count[28]      ; clk_count[28]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_count[26]      ; clk_count[26]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_count[20]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; clk_count[24]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 0.980      ;
; 0.733 ; clk_count[0]       ; clk_count[0]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.000      ;
; 0.779 ; tx_state.D30_ST    ; tx_state.D31_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.046      ;
; 0.780 ; tx_state.D19_ST    ; tx_state.D20_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.047      ;
; 0.784 ; tx_state.D17_ST    ; tx_state.D18_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.051      ;
; 0.800 ; tx_state.D23_ST    ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.075      ; 1.070      ;
; 0.812 ; tx_state.D26_ST    ; tx_state.D27_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.075      ; 1.082      ;
; 0.827 ; tx_state.D4_ST     ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.095      ;
; 0.835 ; tx_state.D29_ST    ; tx_state.D30_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.102      ;
; 0.837 ; tx_state.START3_ST ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 1.101      ;
; 0.842 ; tx_state.STOP0_ST  ; tx_state.IDLE1_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.109      ;
; 0.846 ; tx_state.D2_ST     ; tx_state.D3_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.112      ;
; 0.846 ; tx_state.START0_ST ; tx_state.D0_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.112      ;
; 0.857 ; tx_state.IDLE2_ST  ; tx_state.START2_ST ; clk_i        ; clk_i       ; 0.000        ; 0.075      ; 1.127      ;
; 0.879 ; tx_state.D7_ST     ; tx_state.STOP0_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.071      ; 1.145      ;
; 0.899 ; tx_state.IDLE1_ST  ; tx_state.START1_ST ; clk_i        ; clk_i       ; 0.000        ; 0.067      ; 1.161      ;
; 0.925 ; tx_state.IDLE3_ST  ; tx_state.START3_ST ; clk_i        ; clk_i       ; 0.000        ; -0.381     ; 0.739      ;
; 1.025 ; tx_state.D31_ST    ; tx_state.STOP3_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.543      ; 1.763      ;
; 1.026 ; clk_count[15]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; clk_count[13]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; clk_count[22]      ; clk_count[23]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; clk_count[14]      ; clk_count[15]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_count[2]       ; clk_count[3]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_count[16]      ; clk_count[17]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_count[21]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_count[11]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_count[29]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_count[19]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; clk_count[12]      ; clk_count[13]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_count[18]      ; clk_count[19]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_count[20]      ; clk_count[21]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_count[10]      ; clk_count[11]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_count[27]      ; clk_count[28]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clk_count[28]      ; clk_count[29]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_count[26]      ; clk_count[27]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_count[30]      ; clk_count[31]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; tx_state.D3_ST     ; tx_state.D4_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; clk_count[24]      ; clk_count[25]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; clk_count[17]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; clk_count[9]       ; clk_count[10]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; clk_count[25]      ; clk_count[26]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; clk_count[23]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; clk_count[22]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; clk_count[0]       ; clk_count[2]       ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.310      ;
; 1.043 ; clk_count[14]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; clk_count[16]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; clk_count[12]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; clk_count[10]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; clk_count[18]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.072      ; 1.312      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -0.931 ; -53.261           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -83.883                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_i'                                                                               ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.931 ; clk_count[1]  ; clk_count[31]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.882      ;
; -0.927 ; clk_count[1]  ; clk_count[30]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.878      ;
; -0.908 ; clk_count[19] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.908 ; clk_count[19] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.852      ;
; -0.883 ; clk_count[19] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; clk_count[19] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.834      ;
; -0.863 ; clk_count[1]  ; clk_count[29]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.814      ;
; -0.861 ; clk_count[20] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.861 ; clk_count[20] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.805      ;
; -0.859 ; clk_count[1]  ; clk_count[28]      ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.810      ;
; -0.856 ; clk_count[21] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.856 ; clk_count[21] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.800      ;
; -0.848 ; clk_count[23] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.848 ; clk_count[23] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.792      ;
; -0.836 ; clk_count[20] ; tx_state.IDLE0_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; clk_count[20] ; tx_state.START0_ST ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.787      ;
; -0.835 ; clk_count[12] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_count[12] ; tx_state.START1_ST ; clk_i        ; clk_i       ; 1.000        ; -0.042     ; 1.780      ;
; -0.834 ; clk_count[29] ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
; -0.834 ; clk_count[29] ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 1.000        ; -0.043     ; 1.778      ;
+--------+---------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_i'                                                                                    ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; tx_state.D12_ST    ; tx_state.D13_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; tx_state.D5_ST     ; tx_state.D6_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; tx_state.D25_ST    ; tx_state.D26_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_state.STOP1_ST  ; tx_state.IDLE2_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_state.D13_ST    ; tx_state.D14_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_state.D11_ST    ; tx_state.D12_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; tx_state.D27_ST    ; tx_state.D28_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; tx_state.D28_ST    ; tx_state.D29_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; tx_state.START1_ST ; tx_state.D8_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; tx_state.D6_ST     ; tx_state.D7_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.316      ;
; 0.200 ; tx_state.D16_ST    ; tx_state.D17_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.320      ;
; 0.203 ; tx_state.IDLE0_ST  ; tx_state.START0_ST ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.323      ;
; 0.205 ; tx_state.D14_ST    ; tx_state.D15_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.325      ;
; 0.253 ; tx_state.D22_ST    ; tx_state.D23_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; tx_state.D10_ST    ; tx_state.D11_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; tx_state.D1_ST     ; tx_state.D2_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; tx_state.D24_ST    ; tx_state.D25_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; tx_state.D8_ST     ; tx_state.D9_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.375      ;
; 0.258 ; tx_state.D9_ST     ; tx_state.D10_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.378      ;
; 0.260 ; tx_state.D18_ST    ; tx_state.D19_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; tx_state.D20_ST    ; tx_state.D21_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.381      ;
; 0.263 ; tx_state.STOP2_ST  ; tx_state.IDLE3_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.234      ; 0.581      ;
; 0.263 ; tx_state.START2_ST ; tx_state.D16_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.383      ;
; 0.267 ; tx_state.D15_ST    ; tx_state.STOP1_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; tx_state.D0_ST     ; tx_state.D1_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.388      ;
; 0.269 ; tx_state.D21_ST    ; tx_state.D22_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.389      ;
; 0.303 ; clk_count[15]      ; clk_count[15]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clk_count[31]      ; clk_count[31]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[13]      ; clk_count[13]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[3]       ; clk_count[3]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clk_count[17]      ; clk_count[17]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[19]      ; clk_count[19]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[29]      ; clk_count[29]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[27]      ; clk_count[27]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[21]      ; clk_count[21]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[11]      ; clk_count[11]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[6]       ; clk_count[6]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clk_count[22]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[23]      ; clk_count[23]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[25]      ; clk_count[25]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[16]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[14]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[9]       ; clk_count[9]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[2]       ; clk_count[2]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clk_count[18]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[30]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[24]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[20]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[12]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[10]      ; clk_count[10]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clk_count[28]      ; clk_count[28]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_count[26]      ; clk_count[26]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; clk_count[0]       ; clk_count[0]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.436      ;
; 0.321 ; tx_state.D30_ST    ; tx_state.D31_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; tx_state.D19_ST    ; tx_state.D20_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.441      ;
; 0.325 ; tx_state.D17_ST    ; tx_state.D18_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.445      ;
; 0.335 ; tx_state.D29_ST    ; tx_state.D30_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; tx_state.D2_ST     ; tx_state.D3_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.455      ;
; 0.337 ; tx_state.START0_ST ; tx_state.D0_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.456      ;
; 0.339 ; tx_state.STOP0_ST  ; tx_state.IDLE1_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.459      ;
; 0.353 ; tx_state.D7_ST     ; tx_state.STOP0_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.472      ;
; 0.355 ; tx_state.D23_ST    ; tx_state.STOP2_ST  ; clk_i        ; clk_i       ; 0.000        ; 0.039      ; 0.478      ;
; 0.360 ; tx_state.D26_ST    ; tx_state.D27_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.040      ; 0.484      ;
; 0.368 ; tx_state.D4_ST     ; tx_state.D5_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.489      ;
; 0.374 ; tx_state.START3_ST ; tx_state.D24_ST    ; clk_i        ; clk_i       ; 0.000        ; 0.032      ; 0.490      ;
; 0.377 ; tx_state.IDLE2_ST  ; tx_state.START2_ST ; clk_i        ; clk_i       ; 0.000        ; 0.040      ; 0.501      ;
; 0.388 ; tx_state.IDLE3_ST  ; tx_state.START3_ST ; clk_i        ; clk_i       ; 0.000        ; -0.157     ; 0.315      ;
; 0.405 ; tx_state.IDLE1_ST  ; tx_state.START1_ST ; clk_i        ; clk_i       ; 0.000        ; 0.030      ; 0.519      ;
; 0.436 ; tx_state.D3_ST     ; tx_state.D4_ST     ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.556      ;
; 0.451 ; clk_count[15]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.572      ;
; 0.453 ; clk_count[13]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; clk_count[21]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[17]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[29]      ; clk_count[30]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[19]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[11]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[27]      ; clk_count[28]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; clk_count[23]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[9]       ; clk_count[10]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[25]      ; clk_count[26]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; clk_count[14]      ; clk_count[15]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_count[2]       ; clk_count[3]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_count[16]      ; clk_count[17]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_count[22]      ; clk_count[23]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; clk_count[30]      ; clk_count[31]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[12]      ; clk_count[13]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[18]      ; clk_count[19]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[20]      ; clk_count[21]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[10]      ; clk_count[11]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_count[24]      ; clk_count[25]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; clk_count[28]      ; clk_count[29]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_count[26]      ; clk_count[27]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_count[0]       ; clk_count[2]       ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_count[14]      ; clk_count[16]      ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; clk_count[16]      ; clk_count[18]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; clk_count[22]      ; clk_count[24]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; clk_count[12]      ; clk_count[14]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[20]      ; clk_count[22]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[18]      ; clk_count[20]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_count[10]      ; clk_count[12]      ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.588      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.486   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clk_i           ; -3.486   ; 0.193 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -221.936 ; 0.0   ; 0.0      ; 0.0     ; -116.012            ;
;  clk_i           ; -221.936 ; 0.000 ; N/A      ; N/A     ; -116.012            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_o        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_o        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn1_i                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led1_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led2_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led1_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led2_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led1_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led2_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 2140     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 2140     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk_i  ; clk_i ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx_o   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Oct 12 23:50:59 2022
Info: Command: quartus_sta fp32_uart_tx -c fp32_uart_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_uart_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_i clk_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.486            -221.936 clk_i 
Info (332146): Worst-case hold slack is 0.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.492               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.012 clk_i 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.160            -197.058 clk_i 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.457               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.012 clk_i 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.931
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.931             -53.261 clk_i 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.883 clk_i 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Wed Oct 12 23:51:01 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


