<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.9.0" version="1.0">
  This file is intended to be loaded by Logisim-evolution v3.9.0(https://github.com/logisim-evolution/).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Pin">
      <a name="appearance" val="classic"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7"/>
  <lib desc="#Base" name="8"/>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Poke Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool"/>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop"/>
    <tool lib="4" name="Register"/>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="64.0"/>
    <comp lib="0" loc="(180,180)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
    </comp>
    <comp lib="0" loc="(270,360)" name="Pin">
      <a name="appearance" val="classic"/>
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="0" loc="(470,230)" name="Splitter"/>
    <comp lib="0" loc="(50,110)" name="Pin">
      <a name="appearance" val="classic"/>
      <a name="label" val="P"/>
    </comp>
    <comp lib="0" loc="(900,190)" name="Pin">
      <a name="appearance" val="classic"/>
      <a name="facing" val="west"/>
      <a name="label" val="Delay"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(800,190)" name="AND Gate"/>
    <comp lib="4" loc="(200,170)" name="ROM">
      <a name="addrWidth" val="3"/>
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 3 2
0 1 2 2 3 3 0 3
</a>
      <a name="dataWidth" val="2"/>
    </comp>
    <comp lib="4" loc="(580,160)" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
      <a name="label" val="FF1"/>
    </comp>
    <comp lib="4" loc="(580,270)" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
      <a name="label" val="FF0"/>
    </comp>
    <wire from="(100,110)" to="(100,190)"/>
    <wire from="(100,190)" to="(160,190)"/>
    <wire from="(110,110)" to="(110,210)"/>
    <wire from="(110,110)" to="(680,110)"/>
    <wire from="(110,210)" to="(160,210)"/>
    <wire from="(120,120)" to="(120,200)"/>
    <wire from="(120,120)" to="(670,120)"/>
    <wire from="(120,200)" to="(160,200)"/>
    <wire from="(180,180)" to="(200,180)"/>
    <wire from="(270,360)" to="(560,360)"/>
    <wire from="(430,230)" to="(440,230)"/>
    <wire from="(440,230)" to="(470,230)"/>
    <wire from="(490,210)" to="(520,210)"/>
    <wire from="(490,220)" to="(530,220)"/>
    <wire from="(50,110)" to="(100,110)"/>
    <wire from="(520,210)" to="(520,280)"/>
    <wire from="(520,280)" to="(570,280)"/>
    <wire from="(530,170)" to="(530,220)"/>
    <wire from="(530,170)" to="(570,170)"/>
    <wire from="(560,210)" to="(560,320)"/>
    <wire from="(560,210)" to="(570,210)"/>
    <wire from="(560,320)" to="(560,360)"/>
    <wire from="(560,320)" to="(570,320)"/>
    <wire from="(630,170)" to="(680,170)"/>
    <wire from="(630,280)" to="(670,280)"/>
    <wire from="(670,120)" to="(670,210)"/>
    <wire from="(670,210)" to="(670,280)"/>
    <wire from="(670,210)" to="(750,210)"/>
    <wire from="(680,110)" to="(680,170)"/>
    <wire from="(680,170)" to="(750,170)"/>
    <wire from="(800,190)" to="(900,190)"/>
  </circuit>
  <circuit name="cycle_counter_six">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="cycle_counter_six"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="64.0"/>
    <comp lib="0" loc="(150,380)" name="Pin">
      <a name="appearance" val="classic"/>
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="0" loc="(160,250)" name="Pin">
      <a name="appearance" val="classic"/>
    </comp>
    <comp lib="0" loc="(760,250)" name="Pin">
      <a name="appearance" val="classic"/>
      <a name="facing" val="west"/>
      <a name="label" val="delay"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(480,180)" name="AND Gate"/>
    <comp loc="(430,250)" name="main"/>
    <comp loc="(680,250)" name="main"/>
    <wire from="(150,380)" to="(190,380)"/>
    <wire from="(160,250)" to="(190,250)"/>
    <wire from="(190,160)" to="(190,250)"/>
    <wire from="(190,160)" to="(430,160)"/>
    <wire from="(190,250)" to="(210,250)"/>
    <wire from="(190,270)" to="(190,380)"/>
    <wire from="(190,270)" to="(210,270)"/>
    <wire from="(190,380)" to="(450,380)"/>
    <wire from="(400,200)" to="(400,220)"/>
    <wire from="(400,200)" to="(430,200)"/>
    <wire from="(400,220)" to="(430,220)"/>
    <wire from="(430,220)" to="(430,250)"/>
    <wire from="(450,220)" to="(450,250)"/>
    <wire from="(450,220)" to="(520,220)"/>
    <wire from="(450,250)" to="(460,250)"/>
    <wire from="(450,270)" to="(450,380)"/>
    <wire from="(450,270)" to="(460,270)"/>
    <wire from="(480,180)" to="(520,180)"/>
    <wire from="(520,180)" to="(520,220)"/>
    <wire from="(680,250)" to="(760,250)"/>
  </circuit>
  <circuit name="semaforo">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="semaforo"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="64.0"/>
    <comp loc="(490,220)" name="main"/>
  </circuit>
</project>
