---
title: 01.Verilog HDL语言基本要素
date: 2025-07-12 17:00:49
permalink: /pages/Verilog_01/
---

# Verilog HDL语言基本要素

## 1、空白符

- 包括空格符（`\b`）、制表符（`\t`）、换行符和换页符，编译时被忽略。

- 示例：

  ```verilog
  initial begin a = 3'b100; b = 3'b010; end
  ```

- 在加入空白符之后，代码变得更加可读：

  ```verilog
  initial 
  begin 
      a = 3'b100; 
      b = 3'b010; 
  end
  ```

## 2、注释

- **作用**：用来写说明文字，**不会被编译**，是给可爱的同学们看的笔记，防止一觉睡醒看不懂了（汇编程序员的痛）。

- **两种写法**：

  - **单行注释**：用 `//`，直到行尾都算注释。

    ```verilog
    assign a = b & c;  // 这是单行注释：计算a等于b和c的按位与
    ```

  - **多行注释**：用 `/* */`，中间可以跨多行。

    ```verilog
    /* 这是多行注释：
       可以写很长的说明，
       比如这个模块的功能是XXX */**重要规则**：
    ```

  + 重要规则

    + 多行注释**不能嵌套**！比如 `/* 注释1 /* 注释2 */ 注释1 */` 会报错。

    + 但多行注释里可以包含单行注释：`/* // 这是合法的 */`。

## 3、标识符（给变量/模块起名字）

<u>作为一个类C语言，verilog十分有素养，所以它的标识符命名方式以及注意点和C语言的变量几乎没有区别</u>

- 组成：字母、数字、`$`、`_`，区分大小写，首字符必须为字母或下划线。

- 示例：`count`、`_CC_G5`（合法）；`30count`、`out*`（非法）。

- **转义标识符**：以 `\` 开头，以空白结尾，可包含任意可打印字符（如 `\a+b=c`）。

- **合法示例**：

  ```verilog
  counter    // 纯字母
  _data_in   // 下划线开头
  $signal    // 美元符号开头（较少用）
  ```

- **非法示例**：

  ```verilog
  3state     // 数字开头
  out#put    // 包含非法字符#
  a+b        // 包含运算符+
  ```

+ **特殊技巧：转义标识符**

  - 如果非要起一个奇怪的名字（比如包含空格、符号），可以用 `\` 开头，空格结尾。

  - 示例：

    ```verilog
    \7400      // 实际名字是 "7400"（通常用于和传统电路编号兼容）
    \a+b=c     // 实际名字是 "a+b=c"
    \***       // 实际名字是 "***"
    ```

  - 但**不建议滥用**，尽量用常规命名（如 `and_gate` 而不是 `\a&b`）。

## 4、关键字

**就是说verilog里面已经用于设计的“标识符”不能让它换工作，这就是关键字，这点和C语言没有任何区别。总之有点：咱们是兄弟，你的就是我的，我的还是我的，那种味儿……**

- **特点**：

  - 全部是**小写**，比如 `always` 是关键字，但 `ALWAYS` 不是。
  - 不能用来起名字！比如定义一个变量叫 `module` 会报错。

- **常见关键字列表**（不止这点，因为我用的框架不行）：

  |  关键字  |       作用        |
  | :------: | :---------------: |
  | `module` |   定义模块开头    |
  | `input`  |   声明输入端口    |
  | `output` |   声明输出端口    |
  |  `reg`   |  声明寄存器变量   |
  |  `wire`  |     声明连线      |
  | `always` | 描述时序/组合逻辑 |

## 5、数字（如何表示0、1、不定、高阻态？）

四种基本逻辑状态：

| 状态 |       含义        |
| :--: | :---------------: |
|  0   | 低电平、逻辑0或假 |
|  1   | 高电平、逻辑1或真 |
| x/X  | 不确定或未知状态  |
| z/Z  |      高阻态       |

- **整数表示法**：`<位宽>'<基数><数值>`

  - **位宽**：二进制位的总数（如 `4'b1011` 表示4位二进制数）。

  - **基数**：

    | 基数符号 | 进制     | 合法字符                           |
    | :------- | :------- | :--------------------------------- |
    | `b`/`B`  | 二进制   | `0,1,x,X,z,Z,?, _`（下划线可忽略） |
    | `o`/`O`  | 八进制   | `0-7,x,X,z,Z,?, _`                 |
    | `d`/`D`  | 十进制   | `0-9, _`                           |
    | `h`/`H`  | 十六进制 | `0-9, a-f, A-F, x,X,z,Z,?, _`      |

  - **示例**：

    ```verilog
    8'b1010_1101    // 8位二进制，下划线提高可读性
    16'hFF00        // 16位十六进制，等于65535
    4'd10           // 4位十进制，实际存储为1010
    3'b1x0          // 3位二进制，第二位未知
    ```

  - **易错点**：

    - 位宽不能是表达式：`(2+2)'b11` ❌
    - 负号必须在最左边：`-4'd3` ✅，`4'd-3` ❌

+ **实数（浮点数）表示法**：
  - 两种写法：
    1. 直接写小数：`3.14`、`0.5`（注意：`.5` 是错的，必须写 `0.5`）。
    2. 科学计数法：`2.5e3`（=2500）、`1E-6`（=0.000001）。