- 예전에 했던 대학교 과제 vivado(verilog), FPGA로 미니 프로젝트 진행했던 것 정리해놓은 것
- 프로젝트 폴더 전체 업로드
- 그때 고생해서 했던거, 그냥 지우기엔 아쉬워서 기록용으로 남겨 놓음.

- source 코드는 project123.src/sources_1/new 에 들어있음.
