
Brazo_robotico.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  00000cf8  00000d8c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000cf8  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000c  00800104  00800104  00000d90  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000d90  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000dc0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  00000e00  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001404  00000000  00000000  00000f38  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a9b  00000000  00000000  0000233c  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000ec6  00000000  00000000  00002dd7  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000338  00000000  00000000  00003ca0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000625  00000000  00000000  00003fd8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000aa1  00000000  00000000  000045fd  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  0000509e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 4b 00 	jmp	0x96	; 0x96 <__ctors_end>
   4:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   8:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   c:	0c 94 0d 02 	jmp	0x41a	; 0x41a <__vector_3>
  10:	0c 94 26 02 	jmp	0x44c	; 0x44c <__vector_4>
  14:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  18:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  1c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  20:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  24:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  28:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  2c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  30:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  34:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  38:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  3c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  40:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  44:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  48:	0c 94 54 03 	jmp	0x6a8	; 0x6a8 <__vector_18>
  4c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  50:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  54:	0c 94 7c 03 	jmp	0x6f8	; 0x6f8 <__vector_21>
  58:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  5c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  60:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  64:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  68:	c2 00       	.word	0x00c2	; ????
  6a:	93 00       	.word	0x0093	; ????
  6c:	99 00       	.word	0x0099	; ????
  6e:	9f 00       	.word	0x009f	; ????
  70:	a5 00       	.word	0x00a5	; ????
  72:	ab 00       	.word	0x00ab	; ????
  74:	b1 00       	.word	0x00b1	; ????
  76:	b7 00       	.word	0x00b7	; ????
  78:	5d 04       	cpc	r5, r13
  7a:	63 04       	cpc	r6, r3
  7c:	69 04       	cpc	r6, r9
  7e:	cd 04       	cpc	r12, r13
  80:	6f 04       	cpc	r6, r15
  82:	7a 04       	cpc	r7, r10
  84:	85 04       	cpc	r8, r5
  86:	90 04       	cpc	r9, r0
  88:	96 04       	cpc	r9, r6
  8a:	a1 04       	cpc	r10, r1
  8c:	ac 04       	cpc	r10, r12
  8e:	cd 04       	cpc	r12, r13
  90:	cd 04       	cpc	r12, r13
  92:	b7 04       	cpc	r11, r7
  94:	c2 04       	cpc	r12, r2

00000096 <__ctors_end>:
  96:	11 24       	eor	r1, r1
  98:	1f be       	out	0x3f, r1	; 63
  9a:	cf ef       	ldi	r28, 0xFF	; 255
  9c:	d8 e0       	ldi	r29, 0x08	; 8
  9e:	de bf       	out	0x3e, r29	; 62
  a0:	cd bf       	out	0x3d, r28	; 61

000000a2 <__do_copy_data>:
  a2:	11 e0       	ldi	r17, 0x01	; 1
  a4:	a0 e0       	ldi	r26, 0x00	; 0
  a6:	b1 e0       	ldi	r27, 0x01	; 1
  a8:	e8 ef       	ldi	r30, 0xF8	; 248
  aa:	fc e0       	ldi	r31, 0x0C	; 12
  ac:	02 c0       	rjmp	.+4      	; 0xb2 <__do_copy_data+0x10>
  ae:	05 90       	lpm	r0, Z+
  b0:	0d 92       	st	X+, r0
  b2:	a4 30       	cpi	r26, 0x04	; 4
  b4:	b1 07       	cpc	r27, r17
  b6:	d9 f7       	brne	.-10     	; 0xae <__do_copy_data+0xc>

000000b8 <__do_clear_bss>:
  b8:	21 e0       	ldi	r18, 0x01	; 1
  ba:	a4 e0       	ldi	r26, 0x04	; 4
  bc:	b1 e0       	ldi	r27, 0x01	; 1
  be:	01 c0       	rjmp	.+2      	; 0xc2 <.do_clear_bss_start>

000000c0 <.do_clear_bss_loop>:
  c0:	1d 92       	st	X+, r1

000000c2 <.do_clear_bss_start>:
  c2:	a0 31       	cpi	r26, 0x10	; 16
  c4:	b2 07       	cpc	r27, r18
  c6:	e1 f7       	brne	.-8      	; 0xc0 <.do_clear_bss_loop>
  c8:	0e 94 57 01 	call	0x2ae	; 0x2ae <main>
  cc:	0c 94 7a 06 	jmp	0xcf4	; 0xcf4 <_exit>

000000d0 <__bad_interrupt>:
  d0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000d4 <ADC_init>:
#include <avr/io.h>
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

void ADC_init(uint8_t justi, uint8_t V_ref, uint8_t canal, uint8_t interrupt, uint8_t prescaler){
  d4:	0f 93       	push	r16
	ADMUX = 0;
  d6:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	if (!justi){
  da:	81 11       	cpse	r24, r1
  dc:	06 c0       	rjmp	.+12     	; 0xea <ADC_init+0x16>
		ADMUX &= ~(1<<ADLAR);
  de:	ac e7       	ldi	r26, 0x7C	; 124
  e0:	b0 e0       	ldi	r27, 0x00	; 0
  e2:	8c 91       	ld	r24, X
  e4:	8f 7d       	andi	r24, 0xDF	; 223
  e6:	8c 93       	st	X, r24
  e8:	05 c0       	rjmp	.+10     	; 0xf4 <ADC_init+0x20>
	}
	else {
		ADMUX |= (1<<ADLAR);
  ea:	ac e7       	ldi	r26, 0x7C	; 124
  ec:	b0 e0       	ldi	r27, 0x00	; 0
  ee:	8c 91       	ld	r24, X
  f0:	80 62       	ori	r24, 0x20	; 32
  f2:	8c 93       	st	X, r24
	}
	
	switch (V_ref){
  f4:	61 30       	cpi	r22, 0x01	; 1
  f6:	19 f0       	breq	.+6      	; 0xfe <ADC_init+0x2a>
  f8:	65 30       	cpi	r22, 0x05	; 5
  fa:	39 f0       	breq	.+14     	; 0x10a <ADC_init+0x36>
  fc:	0b c0       	rjmp	.+22     	; 0x114 <ADC_init+0x40>
		case 1:
		ADMUX |= (1<<REFS0)|(1<<REFS1);
  fe:	ac e7       	ldi	r26, 0x7C	; 124
 100:	b0 e0       	ldi	r27, 0x00	; 0
 102:	8c 91       	ld	r24, X
 104:	80 6c       	ori	r24, 0xC0	; 192
 106:	8c 93       	st	X, r24
		break;
 108:	05 c0       	rjmp	.+10     	; 0x114 <ADC_init+0x40>
		case 5:
		ADMUX |= (1<<REFS0);
 10a:	ac e7       	ldi	r26, 0x7C	; 124
 10c:	b0 e0       	ldi	r27, 0x00	; 0
 10e:	8c 91       	ld	r24, X
 110:	80 64       	ori	r24, 0x40	; 64
 112:	8c 93       	st	X, r24
		default:
		break;
	}
	
	switch(canal){
 114:	50 e0       	ldi	r21, 0x00	; 0
 116:	48 30       	cpi	r20, 0x08	; 8
 118:	51 05       	cpc	r21, r1
 11a:	78 f5       	brcc	.+94     	; 0x17a <ADC_init+0xa6>
 11c:	fa 01       	movw	r30, r20
 11e:	ec 5c       	subi	r30, 0xCC	; 204
 120:	ff 4f       	sbci	r31, 0xFF	; 255
 122:	0c 94 65 06 	jmp	0xcca	; 0xcca <__tablejump2__>
		case 0:
		break;
		case 1:
		ADMUX |= (1<<MUX0);
 126:	ec e7       	ldi	r30, 0x7C	; 124
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	81 60       	ori	r24, 0x01	; 1
 12e:	80 83       	st	Z, r24
		break;
 130:	29 c0       	rjmp	.+82     	; 0x184 <ADC_init+0xb0>
		case 2:
		ADMUX |= (1<<MUX1);
 132:	ec e7       	ldi	r30, 0x7C	; 124
 134:	f0 e0       	ldi	r31, 0x00	; 0
 136:	80 81       	ld	r24, Z
 138:	82 60       	ori	r24, 0x02	; 2
 13a:	80 83       	st	Z, r24
		break;
 13c:	23 c0       	rjmp	.+70     	; 0x184 <ADC_init+0xb0>
		case 3:
		ADMUX |= (1<<MUX0)|(1<<MUX1);
 13e:	ec e7       	ldi	r30, 0x7C	; 124
 140:	f0 e0       	ldi	r31, 0x00	; 0
 142:	80 81       	ld	r24, Z
 144:	83 60       	ori	r24, 0x03	; 3
 146:	80 83       	st	Z, r24
		break;
 148:	1d c0       	rjmp	.+58     	; 0x184 <ADC_init+0xb0>
		case 4:
		ADMUX |= (1<<MUX2);
 14a:	ec e7       	ldi	r30, 0x7C	; 124
 14c:	f0 e0       	ldi	r31, 0x00	; 0
 14e:	80 81       	ld	r24, Z
 150:	84 60       	ori	r24, 0x04	; 4
 152:	80 83       	st	Z, r24
		break;
 154:	17 c0       	rjmp	.+46     	; 0x184 <ADC_init+0xb0>
		case 5:
		ADMUX |= (1<<MUX0)|(1<<MUX2);
 156:	ec e7       	ldi	r30, 0x7C	; 124
 158:	f0 e0       	ldi	r31, 0x00	; 0
 15a:	80 81       	ld	r24, Z
 15c:	85 60       	ori	r24, 0x05	; 5
 15e:	80 83       	st	Z, r24
		break;
 160:	11 c0       	rjmp	.+34     	; 0x184 <ADC_init+0xb0>
		case 6:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 162:	ec e7       	ldi	r30, 0x7C	; 124
 164:	f0 e0       	ldi	r31, 0x00	; 0
 166:	80 81       	ld	r24, Z
 168:	86 60       	ori	r24, 0x06	; 6
 16a:	80 83       	st	Z, r24
		break;
 16c:	0b c0       	rjmp	.+22     	; 0x184 <ADC_init+0xb0>
		case 7:
		ADMUX |= (1<<MUX0)|(1<<MUX1)|(1<<MUX2);
 16e:	ec e7       	ldi	r30, 0x7C	; 124
 170:	f0 e0       	ldi	r31, 0x00	; 0
 172:	80 81       	ld	r24, Z
 174:	87 60       	ori	r24, 0x07	; 7
 176:	80 83       	st	Z, r24
		break;
 178:	05 c0       	rjmp	.+10     	; 0x184 <ADC_init+0xb0>
		default:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 17a:	ec e7       	ldi	r30, 0x7C	; 124
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	86 60       	ori	r24, 0x06	; 6
 182:	80 83       	st	Z, r24
		break;
	}
	
	ADCSRA = 0;
 184:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	if (!interrupt){
 188:	21 11       	cpse	r18, r1
 18a:	06 c0       	rjmp	.+12     	; 0x198 <ADC_init+0xc4>
		ADCSRA &= ~(1<<ADIE);
 18c:	ea e7       	ldi	r30, 0x7A	; 122
 18e:	f0 e0       	ldi	r31, 0x00	; 0
 190:	80 81       	ld	r24, Z
 192:	87 7f       	andi	r24, 0xF7	; 247
 194:	80 83       	st	Z, r24
 196:	05 c0       	rjmp	.+10     	; 0x1a2 <ADC_init+0xce>
	}
	else {
		ADCSRA |= (1<<ADIE);	//	Habilitar interrupciones
 198:	ea e7       	ldi	r30, 0x7A	; 122
 19a:	f0 e0       	ldi	r31, 0x00	; 0
 19c:	80 81       	ld	r24, Z
 19e:	88 60       	ori	r24, 0x08	; 8
 1a0:	80 83       	st	Z, r24
	}
	
	switch (prescaler){
 1a2:	00 31       	cpi	r16, 0x10	; 16
 1a4:	d9 f0       	breq	.+54     	; 0x1dc <ADC_init+0x108>
 1a6:	38 f4       	brcc	.+14     	; 0x1b6 <ADC_init+0xe2>
 1a8:	04 30       	cpi	r16, 0x04	; 4
 1aa:	61 f0       	breq	.+24     	; 0x1c4 <ADC_init+0xf0>
 1ac:	08 30       	cpi	r16, 0x08	; 8
 1ae:	81 f0       	breq	.+32     	; 0x1d0 <ADC_init+0xfc>
 1b0:	02 30       	cpi	r16, 0x02	; 2
 1b2:	61 f5       	brne	.+88     	; 0x20c <ADC_init+0x138>
 1b4:	30 c0       	rjmp	.+96     	; 0x216 <ADC_init+0x142>
 1b6:	00 34       	cpi	r16, 0x40	; 64
 1b8:	e9 f0       	breq	.+58     	; 0x1f4 <ADC_init+0x120>
 1ba:	00 38       	cpi	r16, 0x80	; 128
 1bc:	09 f1       	breq	.+66     	; 0x200 <ADC_init+0x12c>
 1be:	00 32       	cpi	r16, 0x20	; 32
 1c0:	29 f5       	brne	.+74     	; 0x20c <ADC_init+0x138>
 1c2:	12 c0       	rjmp	.+36     	; 0x1e8 <ADC_init+0x114>
		case 2:
		break;
		case 4:
		ADCSRA |= (1<<ADPS1);
 1c4:	ea e7       	ldi	r30, 0x7A	; 122
 1c6:	f0 e0       	ldi	r31, 0x00	; 0
 1c8:	80 81       	ld	r24, Z
 1ca:	82 60       	ori	r24, 0x02	; 2
 1cc:	80 83       	st	Z, r24
		break;
 1ce:	23 c0       	rjmp	.+70     	; 0x216 <ADC_init+0x142>
		case 8:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0);
 1d0:	ea e7       	ldi	r30, 0x7A	; 122
 1d2:	f0 e0       	ldi	r31, 0x00	; 0
 1d4:	80 81       	ld	r24, Z
 1d6:	83 60       	ori	r24, 0x03	; 3
 1d8:	80 83       	st	Z, r24
		break;
 1da:	1d c0       	rjmp	.+58     	; 0x216 <ADC_init+0x142>
		case 16:
		ADCSRA |= (1<<ADPS2);
 1dc:	ea e7       	ldi	r30, 0x7A	; 122
 1de:	f0 e0       	ldi	r31, 0x00	; 0
 1e0:	80 81       	ld	r24, Z
 1e2:	84 60       	ori	r24, 0x04	; 4
 1e4:	80 83       	st	Z, r24
		break;
 1e6:	17 c0       	rjmp	.+46     	; 0x216 <ADC_init+0x142>
		case 32:
		ADCSRA |= (1<<ADPS2)| (1<<ADPS0);
 1e8:	ea e7       	ldi	r30, 0x7A	; 122
 1ea:	f0 e0       	ldi	r31, 0x00	; 0
 1ec:	80 81       	ld	r24, Z
 1ee:	85 60       	ori	r24, 0x05	; 5
 1f0:	80 83       	st	Z, r24
		break;
 1f2:	11 c0       	rjmp	.+34     	; 0x216 <ADC_init+0x142>
		case 64:
		ADCSRA |= (1<<ADPS1) |(1<<ADPS2);
 1f4:	ea e7       	ldi	r30, 0x7A	; 122
 1f6:	f0 e0       	ldi	r31, 0x00	; 0
 1f8:	80 81       	ld	r24, Z
 1fa:	86 60       	ori	r24, 0x06	; 6
 1fc:	80 83       	st	Z, r24
		break;
 1fe:	0b c0       	rjmp	.+22     	; 0x216 <ADC_init+0x142>
		case 128:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 200:	ea e7       	ldi	r30, 0x7A	; 122
 202:	f0 e0       	ldi	r31, 0x00	; 0
 204:	80 81       	ld	r24, Z
 206:	87 60       	ori	r24, 0x07	; 7
 208:	80 83       	st	Z, r24
		break;
 20a:	05 c0       	rjmp	.+10     	; 0x216 <ADC_init+0x142>
		default:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 20c:	ea e7       	ldi	r30, 0x7A	; 122
 20e:	f0 e0       	ldi	r31, 0x00	; 0
 210:	80 81       	ld	r24, Z
 212:	87 60       	ori	r24, 0x07	; 7
 214:	80 83       	st	Z, r24
		break;
	}
	
	
	//ADCSRA |= (1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0); //Interrupciones - Prescaler 128
	ADCSRA |= (1<<ADEN)|(1<<ADSC); //Habilitar ADC e iniciar conversión
 216:	ea e7       	ldi	r30, 0x7A	; 122
 218:	f0 e0       	ldi	r31, 0x00	; 0
 21a:	80 81       	ld	r24, Z
 21c:	80 6c       	ori	r24, 0xC0	; 192
 21e:	80 83       	st	Z, r24
 220:	0f 91       	pop	r16
 222:	08 95       	ret

00000224 <setup>:
}



/*********Subrutinas NON Interrupts*********/
void setup(void){
 224:	0f 93       	push	r16
 226:	1f 93       	push	r17
	cli();
 228:	f8 94       	cli
	//Configuraci?n de pinC
	//Puerto C como entrada y pullup deshabilitado.
	//CLKPR |= (1<< CLKPCE);
	//CLKPR |= (1<<CLKPS2);	//Configurar prescaler principal a 16 para frecuencia de 1Mhz
	
	DDRC=0x00;
 22a:	17 b8       	out	0x07, r1	; 7
	PORTC=0;
 22c:	18 b8       	out	0x08, r1	; 8
	PORTC |= (1<<PORTC0)|(1<<PORTC1)|(1<<PORTC2)|(1<<PORTC3);
 22e:	88 b1       	in	r24, 0x08	; 8
 230:	8f 60       	ori	r24, 0x0F	; 15
 232:	88 b9       	out	0x08, r24	; 8
	
	//COnfiguraci?n del puertoB		
	DDRB = 0;
 234:	14 b8       	out	0x04, r1	; 4
	DDRB |= (1 << DDB3)|(1 << DDB2)|(1 << DDB1); //Configurar el puerto de Led
 236:	84 b1       	in	r24, 0x04	; 4
 238:	8e 60       	ori	r24, 0x0E	; 14
 23a:	84 b9       	out	0x04, r24	; 4
	PORTB=0;
 23c:	15 b8       	out	0x05, r1	; 5
	PORTB |= (1<<PORTB4); //Habilitar pullup en PB5
 23e:	85 b1       	in	r24, 0x05	; 5
 240:	80 61       	ori	r24, 0x10	; 16
 242:	85 b9       	out	0x05, r24	; 5
	
	//COnfiguraci?n del puerto D
	DDRD=0;
 244:	1a b8       	out	0x0a, r1	; 10
	DDRD|= (1<<PORTD1)|(1<<PORTD3)|(1<<PORTD4)|(1<<PORTD5)|(1<<PORTD6);
 246:	8a b1       	in	r24, 0x0a	; 10
 248:	8a 67       	ori	r24, 0x7A	; 122
 24a:	8a b9       	out	0x0a, r24	; 10
	PORTD=0;
 24c:	1b b8       	out	0x0b, r1	; 11
	
	//Interrupciones de pin change
	PCICR =0;
 24e:	e8 e6       	ldi	r30, 0x68	; 104
 250:	f0 e0       	ldi	r31, 0x00	; 0
 252:	10 82       	st	Z, r1
	PCICR |= (1<<PCIE0)|(1<<PCIE1); //Pin change habilitado en Puerto B y Puerto C
 254:	80 81       	ld	r24, Z
 256:	83 60       	ori	r24, 0x03	; 3
 258:	80 83       	st	Z, r24
	
	PCMSK1=0;
 25a:	ec e6       	ldi	r30, 0x6C	; 108
 25c:	f0 e0       	ldi	r31, 0x00	; 0
 25e:	10 82       	st	Z, r1
	PCMSK0=0;
 260:	ab e6       	ldi	r26, 0x6B	; 107
 262:	b0 e0       	ldi	r27, 0x00	; 0
 264:	1c 92       	st	X, r1
	PCMSK0 |= (1<<PCINT4); //Pinchange en pin PINB5
 266:	8c 91       	ld	r24, X
 268:	80 61       	ori	r24, 0x10	; 16
 26a:	8c 93       	st	X, r24
	PCMSK1 |= (1<<PCINT8)|(1<<PCINT9)|(1<<PCINT10)|(1<<PCINT11);
 26c:	80 81       	ld	r24, Z
 26e:	8f 60       	ori	r24, 0x0F	; 15
 270:	80 83       	st	Z, r24
	
	initPWM1(comparador, OFF, mode_PWM1, prescaler_PWM, periodo);	//Servos de los brazos
 272:	0f e3       	ldi	r16, 0x3F	; 63
 274:	1c e9       	ldi	r17, 0x9C	; 156
 276:	28 e0       	ldi	r18, 0x08	; 8
 278:	30 e0       	ldi	r19, 0x00	; 0
 27a:	4e e0       	ldi	r20, 0x0E	; 14
 27c:	60 e0       	ldi	r22, 0x00	; 0
 27e:	82 e0       	ldi	r24, 0x02	; 2
 280:	0e 94 1d 04 	call	0x83a	; 0x83a <initPWM1>
	initPWM2(comparador,OFF, mode_PWM2, 1024); //Servo de la garra
 284:	20 e0       	ldi	r18, 0x00	; 0
 286:	34 e0       	ldi	r19, 0x04	; 4
 288:	43 e0       	ldi	r20, 0x03	; 3
 28a:	60 e0       	ldi	r22, 0x00	; 0
 28c:	82 e0       	ldi	r24, 0x02	; 2
 28e:	0e 94 4a 05 	call	0xa94	; 0xa94 <initPWM2>
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 292:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 296:	00 e8       	ldi	r16, 0x80	; 128
 298:	21 e0       	ldi	r18, 0x01	; 1
 29a:	65 e0       	ldi	r22, 0x05	; 5
 29c:	81 e0       	ldi	r24, 0x01	; 1
 29e:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
	initUSART_9600();
 2a2:	0e 94 28 06 	call	0xc50	; 0xc50 <initUSART_9600>
	
	sei();
 2a6:	78 94       	sei
}
 2a8:	1f 91       	pop	r17
 2aa:	0f 91       	pop	r16
 2ac:	08 95       	ret

000002ae <main>:


/*********main*********/
int main(void)
{
    setup();
 2ae:	0e 94 12 01 	call	0x224	; 0x224 <setup>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2b2:	8f e9       	ldi	r24, 0x9F	; 159
 2b4:	9f e0       	ldi	r25, 0x0F	; 15
 2b6:	01 97       	sbiw	r24, 0x01	; 1
 2b8:	f1 f7       	brne	.-4      	; 0x2b6 <main+0x8>
 2ba:	00 c0       	rjmp	.+0      	; 0x2bc <main+0xe>
 2bc:	00 00       	nop
    while (1) 
    {
		 _delay_ms(1);  // Peque?o retardo para estabilidad
		 
		 switch (modo){
 2be:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 2c2:	81 30       	cpi	r24, 0x01	; 1
 2c4:	e9 f0       	breq	.+58     	; 0x300 <main+0x52>
 2c6:	18 f0       	brcs	.+6      	; 0x2ce <main+0x20>
 2c8:	82 30       	cpi	r24, 0x02	; 2
 2ca:	b1 f1       	breq	.+108    	; 0x338 <main+0x8a>
 2cc:	f2 cf       	rjmp	.-28     	; 0x2b2 <main+0x4>
			 case 0:	//modo manual
			 PORTD &= ~((1<<PORTD4)|(1<<PORTD5));	//LEDs de estado apagadas
 2ce:	8b b1       	in	r24, 0x0b	; 11
 2d0:	8f 7c       	andi	r24, 0xCF	; 207
 2d2:	8b b9       	out	0x0b, r24	; 11
			 
			 if (Save_Position>1){
 2d4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 2d8:	82 30       	cpi	r24, 0x02	; 2
 2da:	58 f3       	brcs	.-42     	; 0x2b2 <main+0x4>
				 PORTD |= (1<<PORTD6);
 2dc:	8b b1       	in	r24, 0x0b	; 11
 2de:	80 64       	ori	r24, 0x40	; 64
 2e0:	8b b9       	out	0x0b, r24	; 11
 2e2:	9f ef       	ldi	r25, 0xFF	; 255
 2e4:	21 ee       	ldi	r18, 0xE1	; 225
 2e6:	84 e0       	ldi	r24, 0x04	; 4
 2e8:	91 50       	subi	r25, 0x01	; 1
 2ea:	20 40       	sbci	r18, 0x00	; 0
 2ec:	80 40       	sbci	r24, 0x00	; 0
 2ee:	e1 f7       	brne	.-8      	; 0x2e8 <main+0x3a>
 2f0:	00 c0       	rjmp	.+0      	; 0x2f2 <main+0x44>
 2f2:	00 00       	nop
				 _delay_ms(100);
				 PORTD &= ~(1<<PORTD6);
 2f4:	8b b1       	in	r24, 0x0b	; 11
 2f6:	8f 7b       	andi	r24, 0xBF	; 191
 2f8:	8b b9       	out	0x0b, r24	; 11
				 Save_Position=0;
 2fa:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <Save_Position>
 2fe:	d9 cf       	rjmp	.-78     	; 0x2b2 <main+0x4>
			 }
			 break;
			 
			 case 1:	//Modo eprom
			 PORTD &= ~((1<<PORTD5));			//LED azul encendida -->EEPROM
 300:	8b b1       	in	r24, 0x0b	; 11
 302:	8f 7d       	andi	r24, 0xDF	; 223
 304:	8b b9       	out	0x0b, r24	; 11
			 PORTD |= (1<<PORTD4);
 306:	8b b1       	in	r24, 0x0b	; 11
 308:	80 61       	ori	r24, 0x10	; 16
 30a:	8b b9       	out	0x0b, r24	; 11
			 
			 if (Execute_Position>1){
 30c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 310:	82 30       	cpi	r24, 0x02	; 2
 312:	78 f2       	brcs	.-98     	; 0x2b2 <main+0x4>
				 PORTD |= (1<<PORTD6);
 314:	8b b1       	in	r24, 0x0b	; 11
 316:	80 64       	ori	r24, 0x40	; 64
 318:	8b b9       	out	0x0b, r24	; 11
 31a:	9f ef       	ldi	r25, 0xFF	; 255
 31c:	21 ee       	ldi	r18, 0xE1	; 225
 31e:	84 e0       	ldi	r24, 0x04	; 4
 320:	91 50       	subi	r25, 0x01	; 1
 322:	20 40       	sbci	r18, 0x00	; 0
 324:	80 40       	sbci	r24, 0x00	; 0
 326:	e1 f7       	brne	.-8      	; 0x320 <main+0x72>
 328:	00 c0       	rjmp	.+0      	; 0x32a <main+0x7c>
 32a:	00 00       	nop
				 _delay_ms(100);
				 PORTD &= ~(1<<PORTD6);
 32c:	8b b1       	in	r24, 0x0b	; 11
 32e:	8f 7b       	andi	r24, 0xBF	; 191
 330:	8b b9       	out	0x0b, r24	; 11
				 Execute_Position=0;
 332:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 336:	bd cf       	rjmp	.-134    	; 0x2b2 <main+0x4>
			 }
			 
			 break;
			 
			 case 2:	//Modo UART
			 PORTD &= ~(1<<PORTD4);				////LED amarilla encendida -->Adafruit
 338:	8b b1       	in	r24, 0x0b	; 11
 33a:	8f 7e       	andi	r24, 0xEF	; 239
 33c:	8b b9       	out	0x0b, r24	; 11
			 PORTD |= (1<<PORTD5); 
 33e:	8b b1       	in	r24, 0x0b	; 11
 340:	80 62       	ori	r24, 0x20	; 32
 342:	8b b9       	out	0x0b, r24	; 11
			 break;
 344:	b6 cf       	rjmp	.-148    	; 0x2b2 <main+0x4>

00000346 <SaveinEEPROM_Position>:
	
	sei();
}

//Funcion para guardar la posicion de los servos
void SaveinEEPROM_Position(unsigned int direction0,unsigned int direction1,unsigned int direction2,unsigned int direction3,unsigned int direction4,unsigned int direction5) {
 346:	af 92       	push	r10
 348:	bf 92       	push	r11
 34a:	cf 92       	push	r12
 34c:	df 92       	push	r13
 34e:	ef 92       	push	r14
 350:	ff 92       	push	r15
 352:	0f 93       	push	r16
 354:	1f 93       	push	r17
 356:	cf 93       	push	r28
 358:	df 93       	push	r29
 35a:	5b 01       	movw	r10, r22
 35c:	6a 01       	movw	r12, r20
 35e:	e9 01       	movw	r28, r18
	write_EEPROM(direction0, OCR1AL);
 360:	60 91 88 00 	lds	r22, 0x0088	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 364:	0e 94 1c 06 	call	0xc38	; 0xc38 <write_EEPROM>
	write_EEPROM(direction1, OCR1AH);
 368:	60 91 89 00 	lds	r22, 0x0089	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 36c:	c5 01       	movw	r24, r10
 36e:	0e 94 1c 06 	call	0xc38	; 0xc38 <write_EEPROM>
	write_EEPROM(direction2, OCR1BL);
 372:	60 91 8a 00 	lds	r22, 0x008A	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 376:	c6 01       	movw	r24, r12
 378:	0e 94 1c 06 	call	0xc38	; 0xc38 <write_EEPROM>
	write_EEPROM(direction3, OCR1BH);
 37c:	60 91 8b 00 	lds	r22, 0x008B	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 380:	ce 01       	movw	r24, r28
 382:	0e 94 1c 06 	call	0xc38	; 0xc38 <write_EEPROM>
	write_EEPROM(direction4, OCR2A);
 386:	60 91 b3 00 	lds	r22, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 38a:	c8 01       	movw	r24, r16
 38c:	0e 94 1c 06 	call	0xc38	; 0xc38 <write_EEPROM>
	write_EEPROM(direction5, OCR2B);
 390:	60 91 b4 00 	lds	r22, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 394:	c7 01       	movw	r24, r14
 396:	0e 94 1c 06 	call	0xc38	; 0xc38 <write_EEPROM>
}
 39a:	df 91       	pop	r29
 39c:	cf 91       	pop	r28
 39e:	1f 91       	pop	r17
 3a0:	0f 91       	pop	r16
 3a2:	ff 90       	pop	r15
 3a4:	ef 90       	pop	r14
 3a6:	df 90       	pop	r13
 3a8:	cf 90       	pop	r12
 3aa:	bf 90       	pop	r11
 3ac:	af 90       	pop	r10
 3ae:	08 95       	ret

000003b0 <ExcuteEEPROM_Position>:

//Funci?n para ejecutar una posicion guardada
void ExcuteEEPROM_Position(unsigned int direction0,unsigned int direction1,unsigned int direction2,unsigned int direction3,unsigned int direction4,unsigned int direction5) {
 3b0:	af 92       	push	r10
 3b2:	bf 92       	push	r11
 3b4:	cf 92       	push	r12
 3b6:	df 92       	push	r13
 3b8:	ef 92       	push	r14
 3ba:	ff 92       	push	r15
 3bc:	0f 93       	push	r16
 3be:	1f 93       	push	r17
 3c0:	cf 93       	push	r28
 3c2:	df 93       	push	r29
 3c4:	5b 01       	movw	r10, r22
 3c6:	6a 01       	movw	r12, r20
 3c8:	e9 01       	movw	r28, r18
	OCR1AL =read_EEPROM(direction0);
 3ca:	0e 94 13 06 	call	0xc26	; 0xc26 <read_EEPROM>
 3ce:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
	OCR1AH =read_EEPROM(direction1);
 3d2:	c5 01       	movw	r24, r10
 3d4:	0e 94 13 06 	call	0xc26	; 0xc26 <read_EEPROM>
 3d8:	80 93 89 00 	sts	0x0089, r24	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
	OCR1BL =read_EEPROM(direction2);
 3dc:	c6 01       	movw	r24, r12
 3de:	0e 94 13 06 	call	0xc26	; 0xc26 <read_EEPROM>
 3e2:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
	OCR1BH =read_EEPROM(direction3);
 3e6:	ce 01       	movw	r24, r28
 3e8:	0e 94 13 06 	call	0xc26	; 0xc26 <read_EEPROM>
 3ec:	80 93 8b 00 	sts	0x008B, r24	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
	OCR2A =read_EEPROM(direction4);
 3f0:	c8 01       	movw	r24, r16
 3f2:	0e 94 13 06 	call	0xc26	; 0xc26 <read_EEPROM>
 3f6:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
	OCR2B =read_EEPROM(direction5);
 3fa:	c7 01       	movw	r24, r14
 3fc:	0e 94 13 06 	call	0xc26	; 0xc26 <read_EEPROM>
 400:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
}
 404:	df 91       	pop	r29
 406:	cf 91       	pop	r28
 408:	1f 91       	pop	r17
 40a:	0f 91       	pop	r16
 40c:	ff 90       	pop	r15
 40e:	ef 90       	pop	r14
 410:	df 90       	pop	r13
 412:	cf 90       	pop	r12
 414:	bf 90       	pop	r11
 416:	af 90       	pop	r10
 418:	08 95       	ret

0000041a <__vector_3>:



/**************Subrutinas de interrupcion*************/
//Controla el estado
ISR(PCINT0_vect){
 41a:	1f 92       	push	r1
 41c:	0f 92       	push	r0
 41e:	0f b6       	in	r0, 0x3f	; 63
 420:	0f 92       	push	r0
 422:	11 24       	eor	r1, r1
 424:	8f 93       	push	r24
	//Antirebote
	if ((PINB&(1<<PINB4)) ==0){
 426:	1c 99       	sbic	0x03, 4	; 3
 428:	05 c0       	rjmp	.+10     	; 0x434 <__vector_3+0x1a>
		//_delay_ms(50);
		//if ((PINB&(1<<PINB4)) ==0){
			//Boton presionado
			modo++;
 42a:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 42e:	8f 5f       	subi	r24, 0xFF	; 255
 430:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <modo>
		//}
	}
	
	//Overflow de modo
	if (modo==3){
 434:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 438:	83 30       	cpi	r24, 0x03	; 3
 43a:	11 f4       	brne	.+4      	; 0x440 <__vector_3+0x26>
		modo=0;
 43c:	10 92 0f 01 	sts	0x010F, r1	; 0x80010f <modo>
	}
}
 440:	8f 91       	pop	r24
 442:	0f 90       	pop	r0
 444:	0f be       	out	0x3f, r0	; 63
 446:	0f 90       	pop	r0
 448:	1f 90       	pop	r1
 44a:	18 95       	reti

0000044c <__vector_4>:
bot?n 2 --> posici?n 2
bot?n 3 --> posici?n 3
bot?n 4 --> posici?n 4
 */

ISR(PCINT1_vect){
 44c:	1f 92       	push	r1
 44e:	0f 92       	push	r0
 450:	0f b6       	in	r0, 0x3f	; 63
 452:	0f 92       	push	r0
 454:	11 24       	eor	r1, r1
 456:	ef 92       	push	r14
 458:	ff 92       	push	r15
 45a:	0f 93       	push	r16
 45c:	1f 93       	push	r17
 45e:	2f 93       	push	r18
 460:	3f 93       	push	r19
 462:	4f 93       	push	r20
 464:	5f 93       	push	r21
 466:	6f 93       	push	r22
 468:	7f 93       	push	r23
 46a:	8f 93       	push	r24
 46c:	9f 93       	push	r25
 46e:	af 93       	push	r26
 470:	bf 93       	push	r27
 472:	ef 93       	push	r30
 474:	ff 93       	push	r31
	switch(modo){
 476:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 47a:	88 23       	and	r24, r24
 47c:	21 f0       	breq	.+8      	; 0x486 <__vector_4+0x3a>
 47e:	81 30       	cpi	r24, 0x01	; 1
 480:	09 f4       	brne	.+2      	; 0x484 <__vector_4+0x38>
 482:	80 c0       	rjmp	.+256    	; 0x584 <__vector_4+0x138>
 484:	fc c0       	rjmp	.+504    	; 0x67e <__vector_4+0x232>
		case 0:		//Modo manual guardar el Dutycycle de los 4 servos
		if (Save_Position==0){
 486:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 48a:	81 11       	cpse	r24, r1
 48c:	09 c0       	rjmp	.+18     	; 0x4a0 <__vector_4+0x54>
			if ((PINC&(0x0F))==0x0F){
 48e:	86 b1       	in	r24, 0x06	; 6
 490:	8f 70       	andi	r24, 0x0F	; 15
 492:	8f 30       	cpi	r24, 0x0F	; 15
 494:	09 f0       	breq	.+2      	; 0x498 <__vector_4+0x4c>
 496:	f3 c0       	rjmp	.+486    	; 0x67e <__vector_4+0x232>
				Save_Position=1;
 498:	81 e0       	ldi	r24, 0x01	; 1
 49a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
 49e:	ef c0       	rjmp	.+478    	; 0x67e <__vector_4+0x232>
				
			}
		}
		else if (Save_Position==1){
 4a0:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 4a4:	81 30       	cpi	r24, 0x01	; 1
 4a6:	09 f0       	breq	.+2      	; 0x4aa <__vector_4+0x5e>
 4a8:	ea c0       	rjmp	.+468    	; 0x67e <__vector_4+0x232>
			//Parpadeo que confirma que se guardo la posici?n
			if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 4aa:	30 99       	sbic	0x06, 0	; 6
 4ac:	19 c0       	rjmp	.+50     	; 0x4e0 <__vector_4+0x94>
 4ae:	86 b1       	in	r24, 0x06	; 6
 4b0:	8e 70       	andi	r24, 0x0E	; 14
 4b2:	8e 30       	cpi	r24, 0x0E	; 14
 4b4:	a9 f4       	brne	.+42     	; 0x4e0 <__vector_4+0x94>
				Save_Position =2;
 4b6:	82 e0       	ldi	r24, 0x02	; 2
 4b8:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 1
				SaveinEEPROM_Position(0,1,2,3,4,5);
 4bc:	0f 2e       	mov	r0, r31
 4be:	f5 e0       	ldi	r31, 0x05	; 5
 4c0:	ef 2e       	mov	r14, r31
 4c2:	f1 2c       	mov	r15, r1
 4c4:	f0 2d       	mov	r31, r0
 4c6:	04 e0       	ldi	r16, 0x04	; 4
 4c8:	10 e0       	ldi	r17, 0x00	; 0
 4ca:	23 e0       	ldi	r18, 0x03	; 3
 4cc:	30 e0       	ldi	r19, 0x00	; 0
 4ce:	42 e0       	ldi	r20, 0x02	; 2
 4d0:	50 e0       	ldi	r21, 0x00	; 0
 4d2:	61 e0       	ldi	r22, 0x01	; 1
 4d4:	70 e0       	ldi	r23, 0x00	; 0
 4d6:	80 e0       	ldi	r24, 0x00	; 0
 4d8:	90 e0       	ldi	r25, 0x00	; 0
 4da:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 4de:	cf c0       	rjmp	.+414    	; 0x67e <__vector_4+0x232>
			}
			else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 4e0:	31 99       	sbic	0x06, 1	; 6
 4e2:	19 c0       	rjmp	.+50     	; 0x516 <__vector_4+0xca>
 4e4:	86 b1       	in	r24, 0x06	; 6
 4e6:	8d 70       	andi	r24, 0x0D	; 13
 4e8:	8d 30       	cpi	r24, 0x0D	; 13
 4ea:	a9 f4       	brne	.+42     	; 0x516 <__vector_4+0xca>
				Save_Position =3;
 4ec:	83 e0       	ldi	r24, 0x03	; 3
 4ee:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 2
				SaveinEEPROM_Position(6,7,8,9,10,11);
 4f2:	0f 2e       	mov	r0, r31
 4f4:	fb e0       	ldi	r31, 0x0B	; 11
 4f6:	ef 2e       	mov	r14, r31
 4f8:	f1 2c       	mov	r15, r1
 4fa:	f0 2d       	mov	r31, r0
 4fc:	0a e0       	ldi	r16, 0x0A	; 10
 4fe:	10 e0       	ldi	r17, 0x00	; 0
 500:	29 e0       	ldi	r18, 0x09	; 9
 502:	30 e0       	ldi	r19, 0x00	; 0
 504:	48 e0       	ldi	r20, 0x08	; 8
 506:	50 e0       	ldi	r21, 0x00	; 0
 508:	67 e0       	ldi	r22, 0x07	; 7
 50a:	70 e0       	ldi	r23, 0x00	; 0
 50c:	86 e0       	ldi	r24, 0x06	; 6
 50e:	90 e0       	ldi	r25, 0x00	; 0
 510:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 514:	b4 c0       	rjmp	.+360    	; 0x67e <__vector_4+0x232>
			}
			else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 516:	32 99       	sbic	0x06, 2	; 6
 518:	19 c0       	rjmp	.+50     	; 0x54c <__vector_4+0x100>
 51a:	86 b1       	in	r24, 0x06	; 6
 51c:	8b 70       	andi	r24, 0x0B	; 11
 51e:	8b 30       	cpi	r24, 0x0B	; 11
 520:	a9 f4       	brne	.+42     	; 0x54c <__vector_4+0x100>
				Save_Position =4;
 522:	84 e0       	ldi	r24, 0x04	; 4
 524:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 3
				SaveinEEPROM_Position(12,13,14,15,16,17);
 528:	0f 2e       	mov	r0, r31
 52a:	f1 e1       	ldi	r31, 0x11	; 17
 52c:	ef 2e       	mov	r14, r31
 52e:	f1 2c       	mov	r15, r1
 530:	f0 2d       	mov	r31, r0
 532:	00 e1       	ldi	r16, 0x10	; 16
 534:	10 e0       	ldi	r17, 0x00	; 0
 536:	2f e0       	ldi	r18, 0x0F	; 15
 538:	30 e0       	ldi	r19, 0x00	; 0
 53a:	4e e0       	ldi	r20, 0x0E	; 14
 53c:	50 e0       	ldi	r21, 0x00	; 0
 53e:	6d e0       	ldi	r22, 0x0D	; 13
 540:	70 e0       	ldi	r23, 0x00	; 0
 542:	8c e0       	ldi	r24, 0x0C	; 12
 544:	90 e0       	ldi	r25, 0x00	; 0
 546:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 54a:	99 c0       	rjmp	.+306    	; 0x67e <__vector_4+0x232>
			}
			else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 54c:	33 99       	sbic	0x06, 3	; 6
 54e:	97 c0       	rjmp	.+302    	; 0x67e <__vector_4+0x232>
 550:	86 b1       	in	r24, 0x06	; 6
 552:	87 70       	andi	r24, 0x07	; 7
 554:	87 30       	cpi	r24, 0x07	; 7
 556:	09 f0       	breq	.+2      	; 0x55a <__vector_4+0x10e>
 558:	92 c0       	rjmp	.+292    	; 0x67e <__vector_4+0x232>
				Save_Position =5;
 55a:	85 e0       	ldi	r24, 0x05	; 5
 55c:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 4
				SaveinEEPROM_Position(18,19,20,21,22,23);
 560:	0f 2e       	mov	r0, r31
 562:	f7 e1       	ldi	r31, 0x17	; 23
 564:	ef 2e       	mov	r14, r31
 566:	f1 2c       	mov	r15, r1
 568:	f0 2d       	mov	r31, r0
 56a:	06 e1       	ldi	r16, 0x16	; 22
 56c:	10 e0       	ldi	r17, 0x00	; 0
 56e:	25 e1       	ldi	r18, 0x15	; 21
 570:	30 e0       	ldi	r19, 0x00	; 0
 572:	44 e1       	ldi	r20, 0x14	; 20
 574:	50 e0       	ldi	r21, 0x00	; 0
 576:	63 e1       	ldi	r22, 0x13	; 19
 578:	70 e0       	ldi	r23, 0x00	; 0
 57a:	82 e1       	ldi	r24, 0x12	; 18
 57c:	90 e0       	ldi	r25, 0x00	; 0
 57e:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 582:	7d c0       	rjmp	.+250    	; 0x67e <__vector_4+0x232>
			}
		}
		break;
		
		case 1:
		if (Execute_Position==0){
 584:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 588:	81 11       	cpse	r24, r1
 58a:	09 c0       	rjmp	.+18     	; 0x59e <__vector_4+0x152>
			if ((PINC&(0x0F))==0x0F){
 58c:	86 b1       	in	r24, 0x06	; 6
 58e:	8f 70       	andi	r24, 0x0F	; 15
 590:	8f 30       	cpi	r24, 0x0F	; 15
 592:	09 f0       	breq	.+2      	; 0x596 <__vector_4+0x14a>
 594:	74 c0       	rjmp	.+232    	; 0x67e <__vector_4+0x232>
				Execute_Position=1;
 596:	81 e0       	ldi	r24, 0x01	; 1
 598:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 59c:	70 c0       	rjmp	.+224    	; 0x67e <__vector_4+0x232>
				
			}
		}
		else if (Execute_Position==1){
 59e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 5a2:	81 30       	cpi	r24, 0x01	; 1
 5a4:	09 f0       	breq	.+2      	; 0x5a8 <__vector_4+0x15c>
 5a6:	6b c0       	rjmp	.+214    	; 0x67e <__vector_4+0x232>
			//Parpadeo que confirma que se guardo la posici?n
			if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 5a8:	30 99       	sbic	0x06, 0	; 6
 5aa:	19 c0       	rjmp	.+50     	; 0x5de <__vector_4+0x192>
 5ac:	86 b1       	in	r24, 0x06	; 6
 5ae:	8e 70       	andi	r24, 0x0E	; 14
 5b0:	8e 30       	cpi	r24, 0x0E	; 14
 5b2:	a9 f4       	brne	.+42     	; 0x5de <__vector_4+0x192>
				Execute_Position =2;
 5b4:	82 e0       	ldi	r24, 0x02	; 2
 5b6:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 1
				ExcuteEEPROM_Position(0,1,2,3,4,5);
 5ba:	0f 2e       	mov	r0, r31
 5bc:	f5 e0       	ldi	r31, 0x05	; 5
 5be:	ef 2e       	mov	r14, r31
 5c0:	f1 2c       	mov	r15, r1
 5c2:	f0 2d       	mov	r31, r0
 5c4:	04 e0       	ldi	r16, 0x04	; 4
 5c6:	10 e0       	ldi	r17, 0x00	; 0
 5c8:	23 e0       	ldi	r18, 0x03	; 3
 5ca:	30 e0       	ldi	r19, 0x00	; 0
 5cc:	42 e0       	ldi	r20, 0x02	; 2
 5ce:	50 e0       	ldi	r21, 0x00	; 0
 5d0:	61 e0       	ldi	r22, 0x01	; 1
 5d2:	70 e0       	ldi	r23, 0x00	; 0
 5d4:	80 e0       	ldi	r24, 0x00	; 0
 5d6:	90 e0       	ldi	r25, 0x00	; 0
 5d8:	0e 94 d8 01 	call	0x3b0	; 0x3b0 <ExcuteEEPROM_Position>
 5dc:	50 c0       	rjmp	.+160    	; 0x67e <__vector_4+0x232>
			}
			else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 5de:	31 99       	sbic	0x06, 1	; 6
 5e0:	19 c0       	rjmp	.+50     	; 0x614 <__vector_4+0x1c8>
 5e2:	86 b1       	in	r24, 0x06	; 6
 5e4:	8d 70       	andi	r24, 0x0D	; 13
 5e6:	8d 30       	cpi	r24, 0x0D	; 13
 5e8:	a9 f4       	brne	.+42     	; 0x614 <__vector_4+0x1c8>
				Execute_Position =3;
 5ea:	83 e0       	ldi	r24, 0x03	; 3
 5ec:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 2
				ExcuteEEPROM_Position(6,7,8,9,10,11);
 5f0:	0f 2e       	mov	r0, r31
 5f2:	fb e0       	ldi	r31, 0x0B	; 11
 5f4:	ef 2e       	mov	r14, r31
 5f6:	f1 2c       	mov	r15, r1
 5f8:	f0 2d       	mov	r31, r0
 5fa:	0a e0       	ldi	r16, 0x0A	; 10
 5fc:	10 e0       	ldi	r17, 0x00	; 0
 5fe:	29 e0       	ldi	r18, 0x09	; 9
 600:	30 e0       	ldi	r19, 0x00	; 0
 602:	48 e0       	ldi	r20, 0x08	; 8
 604:	50 e0       	ldi	r21, 0x00	; 0
 606:	67 e0       	ldi	r22, 0x07	; 7
 608:	70 e0       	ldi	r23, 0x00	; 0
 60a:	86 e0       	ldi	r24, 0x06	; 6
 60c:	90 e0       	ldi	r25, 0x00	; 0
 60e:	0e 94 d8 01 	call	0x3b0	; 0x3b0 <ExcuteEEPROM_Position>
 612:	35 c0       	rjmp	.+106    	; 0x67e <__vector_4+0x232>
			}
			else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 614:	32 99       	sbic	0x06, 2	; 6
 616:	19 c0       	rjmp	.+50     	; 0x64a <__vector_4+0x1fe>
 618:	86 b1       	in	r24, 0x06	; 6
 61a:	8b 70       	andi	r24, 0x0B	; 11
 61c:	8b 30       	cpi	r24, 0x0B	; 11
 61e:	a9 f4       	brne	.+42     	; 0x64a <__vector_4+0x1fe>
				Execute_Position =4;
 620:	84 e0       	ldi	r24, 0x04	; 4
 622:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 3
				ExcuteEEPROM_Position(12,13,14,15,16,17);
 626:	0f 2e       	mov	r0, r31
 628:	f1 e1       	ldi	r31, 0x11	; 17
 62a:	ef 2e       	mov	r14, r31
 62c:	f1 2c       	mov	r15, r1
 62e:	f0 2d       	mov	r31, r0
 630:	00 e1       	ldi	r16, 0x10	; 16
 632:	10 e0       	ldi	r17, 0x00	; 0
 634:	2f e0       	ldi	r18, 0x0F	; 15
 636:	30 e0       	ldi	r19, 0x00	; 0
 638:	4e e0       	ldi	r20, 0x0E	; 14
 63a:	50 e0       	ldi	r21, 0x00	; 0
 63c:	6d e0       	ldi	r22, 0x0D	; 13
 63e:	70 e0       	ldi	r23, 0x00	; 0
 640:	8c e0       	ldi	r24, 0x0C	; 12
 642:	90 e0       	ldi	r25, 0x00	; 0
 644:	0e 94 d8 01 	call	0x3b0	; 0x3b0 <ExcuteEEPROM_Position>
 648:	1a c0       	rjmp	.+52     	; 0x67e <__vector_4+0x232>
			}
			else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 64a:	33 99       	sbic	0x06, 3	; 6
 64c:	18 c0       	rjmp	.+48     	; 0x67e <__vector_4+0x232>
 64e:	86 b1       	in	r24, 0x06	; 6
 650:	87 70       	andi	r24, 0x07	; 7
 652:	87 30       	cpi	r24, 0x07	; 7
 654:	a1 f4       	brne	.+40     	; 0x67e <__vector_4+0x232>
				Execute_Position =5;
 656:	85 e0       	ldi	r24, 0x05	; 5
 658:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 4
				ExcuteEEPROM_Position(18,19,20,21,22,23);
 65c:	0f 2e       	mov	r0, r31
 65e:	f7 e1       	ldi	r31, 0x17	; 23
 660:	ef 2e       	mov	r14, r31
 662:	f1 2c       	mov	r15, r1
 664:	f0 2d       	mov	r31, r0
 666:	06 e1       	ldi	r16, 0x16	; 22
 668:	10 e0       	ldi	r17, 0x00	; 0
 66a:	25 e1       	ldi	r18, 0x15	; 21
 66c:	30 e0       	ldi	r19, 0x00	; 0
 66e:	44 e1       	ldi	r20, 0x14	; 20
 670:	50 e0       	ldi	r21, 0x00	; 0
 672:	63 e1       	ldi	r22, 0x13	; 19
 674:	70 e0       	ldi	r23, 0x00	; 0
 676:	82 e1       	ldi	r24, 0x12	; 18
 678:	90 e0       	ldi	r25, 0x00	; 0
 67a:	0e 94 d8 01 	call	0x3b0	; 0x3b0 <ExcuteEEPROM_Position>
		
		default:
		break;
	}
	
}
 67e:	ff 91       	pop	r31
 680:	ef 91       	pop	r30
 682:	bf 91       	pop	r27
 684:	af 91       	pop	r26
 686:	9f 91       	pop	r25
 688:	8f 91       	pop	r24
 68a:	7f 91       	pop	r23
 68c:	6f 91       	pop	r22
 68e:	5f 91       	pop	r21
 690:	4f 91       	pop	r20
 692:	3f 91       	pop	r19
 694:	2f 91       	pop	r18
 696:	1f 91       	pop	r17
 698:	0f 91       	pop	r16
 69a:	ff 90       	pop	r15
 69c:	ef 90       	pop	r14
 69e:	0f 90       	pop	r0
 6a0:	0f be       	out	0x3f, r0	; 63
 6a2:	0f 90       	pop	r0
 6a4:	1f 90       	pop	r1
 6a6:	18 95       	reti

000006a8 <__vector_18>:


ISR(USART_RX_vect){
 6a8:	1f 92       	push	r1
 6aa:	0f 92       	push	r0
 6ac:	0f b6       	in	r0, 0x3f	; 63
 6ae:	0f 92       	push	r0
 6b0:	11 24       	eor	r1, r1
 6b2:	8f 93       	push	r24
 6b4:	9f 93       	push	r25
	if (modo==1){
 6b6:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 6ba:	81 30       	cpi	r24, 0x01	; 1
 6bc:	b1 f4       	brne	.+44     	; 0x6ea <__vector_18+0x42>
		switch(canal_UART){
 6be:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <__data_end>
 6c2:	88 23       	and	r24, r24
 6c4:	19 f0       	breq	.+6      	; 0x6cc <__vector_18+0x24>
 6c6:	81 30       	cpi	r24, 0x01	; 1
 6c8:	49 f0       	breq	.+18     	; 0x6dc <__vector_18+0x34>
 6ca:	0f c0       	rjmp	.+30     	; 0x6ea <__vector_18+0x42>
			case 0:
			OCR1A = DUT_UART;            // Actualizamos el duty cycle
 6cc:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <DUT_UART>
 6d0:	90 e0       	ldi	r25, 0x00	; 0
 6d2:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 6d6:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			break;
 6da:	07 c0       	rjmp	.+14     	; 0x6ea <__vector_18+0x42>
			case 1:
			OCR1B = DUT_UART;			// Actualizamos el duty cycle
 6dc:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <DUT_UART>
 6e0:	90 e0       	ldi	r25, 0x00	; 0
 6e2:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 6e6:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			break;
			default:
			break;
		}
	}
}
 6ea:	9f 91       	pop	r25
 6ec:	8f 91       	pop	r24
 6ee:	0f 90       	pop	r0
 6f0:	0f be       	out	0x3f, r0	; 63
 6f2:	0f 90       	pop	r0
 6f4:	1f 90       	pop	r1
 6f6:	18 95       	reti

000006f8 <__vector_21>:


ISR(ADC_vect){
 6f8:	1f 92       	push	r1
 6fa:	0f 92       	push	r0
 6fc:	0f b6       	in	r0, 0x3f	; 63
 6fe:	0f 92       	push	r0
 700:	11 24       	eor	r1, r1
 702:	0f 93       	push	r16
 704:	2f 93       	push	r18
 706:	3f 93       	push	r19
 708:	4f 93       	push	r20
 70a:	5f 93       	push	r21
 70c:	6f 93       	push	r22
 70e:	7f 93       	push	r23
 710:	8f 93       	push	r24
 712:	9f 93       	push	r25
 714:	af 93       	push	r26
 716:	bf 93       	push	r27
 718:	ef 93       	push	r30
 71a:	ff 93       	push	r31
	if (modo==0){
 71c:	80 91 0f 01 	lds	r24, 0x010F	; 0x80010f <modo>
 720:	81 11       	cpse	r24, r1
 722:	5f c0       	rjmp	.+190    	; 0x7e2 <__vector_21+0xea>
		//Actualizamos el valor del Dutty cycle
		valorADC = ADCH;        // Leemos solo ADCH por justificaci?n izquierda
 724:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 728:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <valorADC>
		DTC1 = DutyCycle1(valorADC);	//rotor
 72c:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 730:	0e 94 0b 04 	call	0x816	; 0x816 <DutyCycle1>
 734:	90 93 0d 01 	sts	0x010D, r25	; 0x80010d <DTC1+0x1>
 738:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <DTC1>
		DTC2= DutyCycle2(valorADC);		//codo
 73c:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 740:	0e 94 12 04 	call	0x824	; 0x824 <DutyCycle2>
 744:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <DTC2+0x1>
 748:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <DTC2>
		DTC3= DutyCycle3(valorADC);		//mu?eca
 74c:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 750:	0e 94 14 05 	call	0xa28	; 0xa28 <DutyCycle3>
 754:	90 e0       	ldi	r25, 0x00	; 0
 756:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <DTC3+0x1>
 75a:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <DTC3>
		DTC4= DutyCycle4(valorADC);		//Garra
 75e:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <valorADC>
 762:	0e 94 23 05 	call	0xa46	; 0xa46 <DutyCycle4>
 766:	90 e0       	ldi	r25, 0x00	; 0
 768:	90 93 07 01 	sts	0x0107, r25	; 0x800107 <DTC4+0x1>
 76c:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <DTC4>
		//Actualizamos el DutyCycle dependiendo de que canal se haya leido
		switch(canal_ADC){
 770:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 774:	85 30       	cpi	r24, 0x05	; 5
 776:	91 f0       	breq	.+36     	; 0x79c <__vector_21+0xa4>
 778:	18 f4       	brcc	.+6      	; 0x780 <__vector_21+0x88>
 77a:	84 30       	cpi	r24, 0x04	; 4
 77c:	31 f0       	breq	.+12     	; 0x78a <__vector_21+0x92>
 77e:	24 c0       	rjmp	.+72     	; 0x7c8 <__vector_21+0xd0>
 780:	86 30       	cpi	r24, 0x06	; 6
 782:	a9 f0       	breq	.+42     	; 0x7ae <__vector_21+0xb6>
 784:	87 30       	cpi	r24, 0x07	; 7
 786:	d1 f0       	breq	.+52     	; 0x7bc <__vector_21+0xc4>
 788:	1f c0       	rjmp	.+62     	; 0x7c8 <__vector_21+0xd0>
			case 4:
			OCR1A = DTC1;			// Actualizamos el duty cycle
 78a:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <DTC1>
 78e:	90 91 0d 01 	lds	r25, 0x010D	; 0x80010d <DTC1+0x1>
 792:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 796:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			break;
 79a:	16 c0       	rjmp	.+44     	; 0x7c8 <__vector_21+0xd0>
			
			case 5:
			OCR1B = DTC2;			// Actualizamos el duty cycle
 79c:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <DTC2>
 7a0:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <DTC2+0x1>
 7a4:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 7a8:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			break;
 7ac:	0d c0       	rjmp	.+26     	; 0x7c8 <__vector_21+0xd0>
			
			case 6:
			OCR2A = DTC3;			// Actualizamos el duty cycle
 7ae:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <DTC3>
 7b2:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <DTC3+0x1>
 7b6:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			break;
 7ba:	06 c0       	rjmp	.+12     	; 0x7c8 <__vector_21+0xd0>
			
			case 7:
			OCR2B = DTC4;			// Actualizamos el duty cycle
 7bc:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <DTC4>
 7c0:	90 91 07 01 	lds	r25, 0x0107	; 0x800107 <DTC4+0x1>
 7c4:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
			break;
		}
		

		//Multiplexeo de canales de ADC para la proxuma lectura.
		if (canal_ADC>=7){
 7c8:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 7cc:	87 30       	cpi	r24, 0x07	; 7
 7ce:	20 f0       	brcs	.+8      	; 0x7d8 <__vector_21+0xe0>
			canal_ADC=4;
 7d0:	84 e0       	ldi	r24, 0x04	; 4
 7d2:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
 7d6:	05 c0       	rjmp	.+10     	; 0x7e2 <__vector_21+0xea>
		}
		else {
			canal_ADC++;	//pasamos al siguiente canal
 7d8:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 7dc:	8f 5f       	subi	r24, 0xFF	; 255
 7de:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
		}
	}
	
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 7e2:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 7e6:	00 e8       	ldi	r16, 0x80	; 128
 7e8:	21 e0       	ldi	r18, 0x01	; 1
 7ea:	65 e0       	ldi	r22, 0x05	; 5
 7ec:	81 e0       	ldi	r24, 0x01	; 1
 7ee:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
}
 7f2:	ff 91       	pop	r31
 7f4:	ef 91       	pop	r30
 7f6:	bf 91       	pop	r27
 7f8:	af 91       	pop	r26
 7fa:	9f 91       	pop	r25
 7fc:	8f 91       	pop	r24
 7fe:	7f 91       	pop	r23
 800:	6f 91       	pop	r22
 802:	5f 91       	pop	r21
 804:	4f 91       	pop	r20
 806:	3f 91       	pop	r19
 808:	2f 91       	pop	r18
 80a:	0f 91       	pop	r16
 80c:	0f 90       	pop	r0
 80e:	0f be       	out	0x3f, r0	; 63
 810:	0f 90       	pop	r0
 812:	1f 90       	pop	r1
 814:	18 95       	reti

00000816 <DutyCycle1>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

uint16_t DutyCycle1(uint8_t lec_ADC){ //Rotor
	return (1010UL + lec_ADC * (4000UL/255));  //Mapeo para el dutycycle del PWM
 816:	2f e0       	ldi	r18, 0x0F	; 15
 818:	82 9f       	mul	r24, r18
 81a:	c0 01       	movw	r24, r0
 81c:	11 24       	eor	r1, r1
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 81e:	8e 50       	subi	r24, 0x0E	; 14
 820:	9c 4f       	sbci	r25, 0xFC	; 252
 822:	08 95       	ret

00000824 <DutyCycle2>:

uint16_t DutyCycle2(uint8_t lec_ADC){	//codo
	return (1345UL + lec_ADC * (1490UL/255));  //Mapeo para el dutycycle del PWM
 824:	90 e0       	ldi	r25, 0x00	; 0
 826:	9c 01       	movw	r18, r24
 828:	22 0f       	add	r18, r18
 82a:	33 1f       	adc	r19, r19
 82c:	22 0f       	add	r18, r18
 82e:	33 1f       	adc	r19, r19
 830:	82 0f       	add	r24, r18
 832:	93 1f       	adc	r25, r19
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 834:	8f 5b       	subi	r24, 0xBF	; 191
 836:	9a 4f       	sbci	r25, 0xFA	; 250
 838:	08 95       	ret

0000083a <initPWM1>:

	void initPWM1(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler, uint16_t periodo) {
 83a:	0f 93       	push	r16
 83c:	1f 93       	push	r17
		TCCR1A = 0;
 83e:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
		TCCR1B = 0;
 842:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
		//OCR1B
		if (compare==0){
 846:	81 11       	cpse	r24, r1
 848:	0e c0       	rjmp	.+28     	; 0x866 <initPWM1+0x2c>
			if (inv==0) {
 84a:	61 11       	cpse	r22, r1
 84c:	06 c0       	rjmp	.+12     	; 0x85a <initPWM1+0x20>
				TCCR1A |= (1<<COM1B1);	//No invertido
 84e:	a0 e8       	ldi	r26, 0x80	; 128
 850:	b0 e0       	ldi	r27, 0x00	; 0
 852:	8c 91       	ld	r24, X
 854:	80 62       	ori	r24, 0x20	; 32
 856:	8c 93       	st	X, r24
 858:	25 c0       	rjmp	.+74     	; 0x8a4 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1B1) | (1<<COM1B0); 
 85a:	a0 e8       	ldi	r26, 0x80	; 128
 85c:	b0 e0       	ldi	r27, 0x00	; 0
 85e:	8c 91       	ld	r24, X
 860:	80 63       	ori	r24, 0x30	; 48
 862:	8c 93       	st	X, r24
 864:	1f c0       	rjmp	.+62     	; 0x8a4 <initPWM1+0x6a>
			}
		}
		//OCR1A
		else if (compare==1) {
 866:	81 30       	cpi	r24, 0x01	; 1
 868:	71 f4       	brne	.+28     	; 0x886 <initPWM1+0x4c>
			if (inv==0) {
 86a:	61 11       	cpse	r22, r1
 86c:	06 c0       	rjmp	.+12     	; 0x87a <initPWM1+0x40>
				TCCR1A |= (1<<COM1A1); //No invertido
 86e:	a0 e8       	ldi	r26, 0x80	; 128
 870:	b0 e0       	ldi	r27, 0x00	; 0
 872:	8c 91       	ld	r24, X
 874:	80 68       	ori	r24, 0x80	; 128
 876:	8c 93       	st	X, r24
 878:	15 c0       	rjmp	.+42     	; 0x8a4 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0);
 87a:	a0 e8       	ldi	r26, 0x80	; 128
 87c:	b0 e0       	ldi	r27, 0x00	; 0
 87e:	8c 91       	ld	r24, X
 880:	80 6c       	ori	r24, 0xC0	; 192
 882:	8c 93       	st	X, r24
 884:	0f c0       	rjmp	.+30     	; 0x8a4 <initPWM1+0x6a>
			}
		}
		//Esta es util para inicializar el timer1 con las dos se?ales PWM 
		else if (compare==2){
 886:	82 30       	cpi	r24, 0x02	; 2
 888:	69 f4       	brne	.+26     	; 0x8a4 <initPWM1+0x6a>
			if (inv==0) {
 88a:	61 11       	cpse	r22, r1
 88c:	06 c0       	rjmp	.+12     	; 0x89a <initPWM1+0x60>
				TCCR1A |= (1<<COM1A1)|(1<<COM1B1); //No invertido
 88e:	a0 e8       	ldi	r26, 0x80	; 128
 890:	b0 e0       	ldi	r27, 0x00	; 0
 892:	8c 91       	ld	r24, X
 894:	80 6a       	ori	r24, 0xA0	; 160
 896:	8c 93       	st	X, r24
 898:	05 c0       	rjmp	.+10     	; 0x8a4 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0)|(1<<COM1B1) | (1<<COM1B0);
 89a:	a0 e8       	ldi	r26, 0x80	; 128
 89c:	b0 e0       	ldi	r27, 0x00	; 0
 89e:	8c 91       	ld	r24, X
 8a0:	80 6f       	ori	r24, 0xF0	; 240
 8a2:	8c 93       	st	X, r24
			}
		}
	
		switch (mode)
 8a4:	50 e0       	ldi	r21, 0x00	; 0
 8a6:	fa 01       	movw	r30, r20
 8a8:	31 97       	sbiw	r30, 0x01	; 1
 8aa:	ef 30       	cpi	r30, 0x0F	; 15
 8ac:	f1 05       	cpc	r31, r1
 8ae:	08 f0       	brcs	.+2      	; 0x8b2 <initPWM1+0x78>
 8b0:	74 c0       	rjmp	.+232    	; 0x99a <__stack+0x9b>
 8b2:	e4 5c       	subi	r30, 0xC4	; 196
 8b4:	ff 4f       	sbci	r31, 0xFF	; 255
 8b6:	0c 94 65 06 	jmp	0xcca	; 0xcca <__tablejump2__>
		{
			case 1:	 //PWM Phase correct 8 bits
			TCCR1A |= (1<<WGM10);						
 8ba:	e0 e8       	ldi	r30, 0x80	; 128
 8bc:	f0 e0       	ldi	r31, 0x00	; 0
 8be:	80 81       	ld	r24, Z
 8c0:	81 60       	ori	r24, 0x01	; 1
 8c2:	80 83       	st	Z, r24
			break;
 8c4:	74 c0       	rjmp	.+232    	; 0x9ae <__stack+0xaf>
		
			case 2:	//PWM Phase correct 9 bits		
			TCCR1A |= (1<<WGM11);
 8c6:	e0 e8       	ldi	r30, 0x80	; 128
 8c8:	f0 e0       	ldi	r31, 0x00	; 0
 8ca:	80 81       	ld	r24, Z
 8cc:	82 60       	ori	r24, 0x02	; 2
 8ce:	80 83       	st	Z, r24
			break;
 8d0:	6e c0       	rjmp	.+220    	; 0x9ae <__stack+0xaf>
		
			case 3:	//PWM Phase correct 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);     
 8d2:	e0 e8       	ldi	r30, 0x80	; 128
 8d4:	f0 e0       	ldi	r31, 0x00	; 0
 8d6:	80 81       	ld	r24, Z
 8d8:	83 60       	ori	r24, 0x03	; 3
 8da:	80 83       	st	Z, r24
			break;
 8dc:	68 c0       	rjmp	.+208    	; 0x9ae <__stack+0xaf>
		
			case 5:	//PWM Fast 8 bits
			TCCR1A |=  (1<<WGM10);
 8de:	e0 e8       	ldi	r30, 0x80	; 128
 8e0:	f0 e0       	ldi	r31, 0x00	; 0
 8e2:	80 81       	ld	r24, Z
 8e4:	81 60       	ori	r24, 0x01	; 1
 8e6:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 8e8:	e1 e8       	ldi	r30, 0x81	; 129
 8ea:	f0 e0       	ldi	r31, 0x00	; 0
 8ec:	80 81       	ld	r24, Z
 8ee:	88 60       	ori	r24, 0x08	; 8
 8f0:	80 83       	st	Z, r24
			break;
 8f2:	5d c0       	rjmp	.+186    	; 0x9ae <__stack+0xaf>
		
			case 6: //PWM Fast 9 bits
			TCCR1A |= (1<<WGM11);
 8f4:	e0 e8       	ldi	r30, 0x80	; 128
 8f6:	f0 e0       	ldi	r31, 0x00	; 0
 8f8:	80 81       	ld	r24, Z
 8fa:	82 60       	ori	r24, 0x02	; 2
 8fc:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 8fe:	e1 e8       	ldi	r30, 0x81	; 129
 900:	f0 e0       	ldi	r31, 0x00	; 0
 902:	80 81       	ld	r24, Z
 904:	88 60       	ori	r24, 0x08	; 8
 906:	80 83       	st	Z, r24
			break;
 908:	52 c0       	rjmp	.+164    	; 0x9ae <__stack+0xaf>
		
			case 7: //PWM Fast 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 90a:	e0 e8       	ldi	r30, 0x80	; 128
 90c:	f0 e0       	ldi	r31, 0x00	; 0
 90e:	80 81       	ld	r24, Z
 910:	83 60       	ori	r24, 0x03	; 3
 912:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 914:	e1 e8       	ldi	r30, 0x81	; 129
 916:	f0 e0       	ldi	r31, 0x00	; 0
 918:	80 81       	ld	r24, Z
 91a:	88 60       	ori	r24, 0x08	; 8
 91c:	80 83       	st	Z, r24
			break;
 91e:	47 c0       	rjmp	.+142    	; 0x9ae <__stack+0xaf>
		
			case 8: //PWM Phase and frecuency correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 920:	e1 e8       	ldi	r30, 0x81	; 129
 922:	f0 e0       	ldi	r31, 0x00	; 0
 924:	80 81       	ld	r24, Z
 926:	80 61       	ori	r24, 0x10	; 16
 928:	80 83       	st	Z, r24
			break;
 92a:	41 c0       	rjmp	.+130    	; 0x9ae <__stack+0xaf>
		
			case 9:	//PWM Phase and frecuency correct TOP=OCR1A 
			TCCR1B |= (1<<WGM13);
 92c:	e1 e8       	ldi	r30, 0x81	; 129
 92e:	f0 e0       	ldi	r31, 0x00	; 0
 930:	80 81       	ld	r24, Z
 932:	80 61       	ori	r24, 0x10	; 16
 934:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM10);
 936:	e0 e8       	ldi	r30, 0x80	; 128
 938:	f0 e0       	ldi	r31, 0x00	; 0
 93a:	80 81       	ld	r24, Z
 93c:	81 60       	ori	r24, 0x01	; 1
 93e:	80 83       	st	Z, r24
			break;
 940:	36 c0       	rjmp	.+108    	; 0x9ae <__stack+0xaf>
		
			case 10: //PWM Phase correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 942:	e1 e8       	ldi	r30, 0x81	; 129
 944:	f0 e0       	ldi	r31, 0x00	; 0
 946:	80 81       	ld	r24, Z
 948:	80 61       	ori	r24, 0x10	; 16
 94a:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM11);
 94c:	e0 e8       	ldi	r30, 0x80	; 128
 94e:	f0 e0       	ldi	r31, 0x00	; 0
 950:	80 81       	ld	r24, Z
 952:	82 60       	ori	r24, 0x02	; 2
 954:	80 83       	st	Z, r24
			break;
 956:	2b c0       	rjmp	.+86     	; 0x9ae <__stack+0xaf>
		
			case 11: //PWM Phase correct TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 958:	e0 e8       	ldi	r30, 0x80	; 128
 95a:	f0 e0       	ldi	r31, 0x00	; 0
 95c:	80 81       	ld	r24, Z
 95e:	83 60       	ori	r24, 0x03	; 3
 960:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM13);
 962:	e1 e8       	ldi	r30, 0x81	; 129
 964:	f0 e0       	ldi	r31, 0x00	; 0
 966:	80 81       	ld	r24, Z
 968:	80 61       	ori	r24, 0x10	; 16
 96a:	80 83       	st	Z, r24
			break;
 96c:	20 c0       	rjmp	.+64     	; 0x9ae <__stack+0xaf>
		
			case 14: //PWM Fast TOP=ICR1
			TCCR1A |= (1<<WGM11);
 96e:	e0 e8       	ldi	r30, 0x80	; 128
 970:	f0 e0       	ldi	r31, 0x00	; 0
 972:	80 81       	ld	r24, Z
 974:	82 60       	ori	r24, 0x02	; 2
 976:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 978:	e1 e8       	ldi	r30, 0x81	; 129
 97a:	f0 e0       	ldi	r31, 0x00	; 0
 97c:	80 81       	ld	r24, Z
 97e:	88 61       	ori	r24, 0x18	; 24
 980:	80 83       	st	Z, r24
			break;
 982:	15 c0       	rjmp	.+42     	; 0x9ae <__stack+0xaf>
		
			case 15: //PWM Fast TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 984:	e0 e8       	ldi	r30, 0x80	; 128
 986:	f0 e0       	ldi	r31, 0x00	; 0
 988:	80 81       	ld	r24, Z
 98a:	83 60       	ori	r24, 0x03	; 3
 98c:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 98e:	e1 e8       	ldi	r30, 0x81	; 129
 990:	f0 e0       	ldi	r31, 0x00	; 0
 992:	80 81       	ld	r24, Z
 994:	88 61       	ori	r24, 0x18	; 24
 996:	80 83       	st	Z, r24
			break;
 998:	0a c0       	rjmp	.+20     	; 0x9ae <__stack+0xaf>
		
			default:	
			TCCR1A |= (1<<WGM11);
 99a:	e0 e8       	ldi	r30, 0x80	; 128
 99c:	f0 e0       	ldi	r31, 0x00	; 0
 99e:	80 81       	ld	r24, Z
 9a0:	82 60       	ori	r24, 0x02	; 2
 9a2:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 9a4:	e1 e8       	ldi	r30, 0x81	; 129
 9a6:	f0 e0       	ldi	r31, 0x00	; 0
 9a8:	80 81       	ld	r24, Z
 9aa:	88 61       	ori	r24, 0x18	; 24
 9ac:	80 83       	st	Z, r24
			break;
		}
	
		switch (prescaler){
 9ae:	20 34       	cpi	r18, 0x40	; 64
 9b0:	31 05       	cpc	r19, r1
 9b2:	e1 f0       	breq	.+56     	; 0x9ec <__stack+0xed>
 9b4:	38 f4       	brcc	.+14     	; 0x9c4 <__stack+0xc5>
 9b6:	21 30       	cpi	r18, 0x01	; 1
 9b8:	31 05       	cpc	r19, r1
 9ba:	61 f0       	breq	.+24     	; 0x9d4 <__stack+0xd5>
 9bc:	28 30       	cpi	r18, 0x08	; 8
 9be:	31 05       	cpc	r19, r1
 9c0:	79 f0       	breq	.+30     	; 0x9e0 <__stack+0xe1>
 9c2:	26 c0       	rjmp	.+76     	; 0xa10 <__stack+0x111>
 9c4:	21 15       	cp	r18, r1
 9c6:	81 e0       	ldi	r24, 0x01	; 1
 9c8:	38 07       	cpc	r19, r24
 9ca:	b1 f0       	breq	.+44     	; 0x9f8 <__stack+0xf9>
 9cc:	21 15       	cp	r18, r1
 9ce:	34 40       	sbci	r19, 0x04	; 4
 9d0:	c9 f0       	breq	.+50     	; 0xa04 <__stack+0x105>
 9d2:	1e c0       	rjmp	.+60     	; 0xa10 <__stack+0x111>
			case 1:
			TCCR1B |= (1<<CS10);
 9d4:	e1 e8       	ldi	r30, 0x81	; 129
 9d6:	f0 e0       	ldi	r31, 0x00	; 0
 9d8:	80 81       	ld	r24, Z
 9da:	81 60       	ori	r24, 0x01	; 1
 9dc:	80 83       	st	Z, r24
			break;
 9de:	1d c0       	rjmp	.+58     	; 0xa1a <__stack+0x11b>
			case 8:
			TCCR1B |= (1<<CS11);
 9e0:	e1 e8       	ldi	r30, 0x81	; 129
 9e2:	f0 e0       	ldi	r31, 0x00	; 0
 9e4:	80 81       	ld	r24, Z
 9e6:	82 60       	ori	r24, 0x02	; 2
 9e8:	80 83       	st	Z, r24
			break;
 9ea:	17 c0       	rjmp	.+46     	; 0xa1a <__stack+0x11b>
			case 64:
			TCCR1B |= (1<<CS10)|(1<<CS11);
 9ec:	e1 e8       	ldi	r30, 0x81	; 129
 9ee:	f0 e0       	ldi	r31, 0x00	; 0
 9f0:	80 81       	ld	r24, Z
 9f2:	83 60       	ori	r24, 0x03	; 3
 9f4:	80 83       	st	Z, r24
			break;
 9f6:	11 c0       	rjmp	.+34     	; 0xa1a <__stack+0x11b>
			case 256:
			TCCR1B |= (1<<CS12);
 9f8:	e1 e8       	ldi	r30, 0x81	; 129
 9fa:	f0 e0       	ldi	r31, 0x00	; 0
 9fc:	80 81       	ld	r24, Z
 9fe:	84 60       	ori	r24, 0x04	; 4
 a00:	80 83       	st	Z, r24
			break;
 a02:	0b c0       	rjmp	.+22     	; 0xa1a <__stack+0x11b>
			case 1024:
			TCCR1B |= (1<<CS10)|(1<<CS12);
 a04:	e1 e8       	ldi	r30, 0x81	; 129
 a06:	f0 e0       	ldi	r31, 0x00	; 0
 a08:	80 81       	ld	r24, Z
 a0a:	85 60       	ori	r24, 0x05	; 5
 a0c:	80 83       	st	Z, r24
			break;
 a0e:	05 c0       	rjmp	.+10     	; 0xa1a <__stack+0x11b>
			default:
			TCCR1B &= ~((1<<CS10)|(1<<CS12)|(1<<CS11));
 a10:	e1 e8       	ldi	r30, 0x81	; 129
 a12:	f0 e0       	ldi	r31, 0x00	; 0
 a14:	80 81       	ld	r24, Z
 a16:	88 7f       	andi	r24, 0xF8	; 248
 a18:	80 83       	st	Z, r24
			break;
			}	
	
		ICR1 = periodo;   // TOP value para 50Hz
 a1a:	10 93 87 00 	sts	0x0087, r17	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 a1e:	00 93 86 00 	sts	0x0086, r16	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 a22:	1f 91       	pop	r17
 a24:	0f 91       	pop	r16
 a26:	08 95       	ret

00000a28 <DutyCycle3>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

	uint8_t DutyCycle3( uint8_t valor_ADC){ //muñeca
		return (11UL+(valor_ADC*50UL)/255);
 a28:	28 2f       	mov	r18, r24
 a2a:	30 e0       	ldi	r19, 0x00	; 0
 a2c:	a2 e3       	ldi	r26, 0x32	; 50
 a2e:	b0 e0       	ldi	r27, 0x00	; 0
 a30:	0e 94 6b 06 	call	0xcd6	; 0xcd6 <__umulhisi3>
 a34:	2f ef       	ldi	r18, 0xFF	; 255
 a36:	30 e0       	ldi	r19, 0x00	; 0
 a38:	40 e0       	ldi	r20, 0x00	; 0
 a3a:	50 e0       	ldi	r21, 0x00	; 0
 a3c:	0e 94 43 06 	call	0xc86	; 0xc86 <__udivmodsi4>
	}
 a40:	8b e0       	ldi	r24, 0x0B	; 11
 a42:	82 0f       	add	r24, r18
 a44:	08 95       	ret

00000a46 <DutyCycle4>:

	uint8_t DutyCycle4( uint8_t valor_ADC){
 a46:	0f 93       	push	r16
 a48:	1f 93       	push	r17
		return (6UL+(valor_ADC*9UL)/255);
 a4a:	48 2f       	mov	r20, r24
 a4c:	50 e0       	ldi	r21, 0x00	; 0
 a4e:	60 e0       	ldi	r22, 0x00	; 0
 a50:	70 e0       	ldi	r23, 0x00	; 0
 a52:	db 01       	movw	r26, r22
 a54:	ca 01       	movw	r24, r20
 a56:	88 0f       	add	r24, r24
 a58:	99 1f       	adc	r25, r25
 a5a:	aa 1f       	adc	r26, r26
 a5c:	bb 1f       	adc	r27, r27
 a5e:	88 0f       	add	r24, r24
 a60:	99 1f       	adc	r25, r25
 a62:	aa 1f       	adc	r26, r26
 a64:	bb 1f       	adc	r27, r27
 a66:	88 0f       	add	r24, r24
 a68:	99 1f       	adc	r25, r25
 a6a:	aa 1f       	adc	r26, r26
 a6c:	bb 1f       	adc	r27, r27
 a6e:	8c 01       	movw	r16, r24
 a70:	9d 01       	movw	r18, r26
 a72:	04 0f       	add	r16, r20
 a74:	15 1f       	adc	r17, r21
 a76:	26 1f       	adc	r18, r22
 a78:	37 1f       	adc	r19, r23
 a7a:	c9 01       	movw	r24, r18
 a7c:	b8 01       	movw	r22, r16
 a7e:	2f ef       	ldi	r18, 0xFF	; 255
 a80:	30 e0       	ldi	r19, 0x00	; 0
 a82:	40 e0       	ldi	r20, 0x00	; 0
 a84:	50 e0       	ldi	r21, 0x00	; 0
 a86:	0e 94 43 06 	call	0xc86	; 0xc86 <__udivmodsi4>
		/*Servo de la garra
		
		*/
	}
 a8a:	86 e0       	ldi	r24, 0x06	; 6
 a8c:	82 0f       	add	r24, r18
 a8e:	1f 91       	pop	r17
 a90:	0f 91       	pop	r16
 a92:	08 95       	ret

00000a94 <initPWM2>:

	void initPWM2(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler) {
		TCCR2A = 0;
 a94:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
		TCCR2B = 0;
 a98:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
		
		//OCR2B
		if (compare==0){
 a9c:	81 11       	cpse	r24, r1
 a9e:	0e c0       	rjmp	.+28     	; 0xabc <initPWM2+0x28>
			if (inv==0) {
 aa0:	61 11       	cpse	r22, r1
 aa2:	06 c0       	rjmp	.+12     	; 0xab0 <initPWM2+0x1c>
				TCCR2A |= (1<<COM2B1);	//No invertido
 aa4:	e0 eb       	ldi	r30, 0xB0	; 176
 aa6:	f0 e0       	ldi	r31, 0x00	; 0
 aa8:	80 81       	ld	r24, Z
 aaa:	80 62       	ori	r24, 0x20	; 32
 aac:	80 83       	st	Z, r24
 aae:	25 c0       	rjmp	.+74     	; 0xafa <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2B1) | (1<<COM2B0);
 ab0:	e0 eb       	ldi	r30, 0xB0	; 176
 ab2:	f0 e0       	ldi	r31, 0x00	; 0
 ab4:	80 81       	ld	r24, Z
 ab6:	80 63       	ori	r24, 0x30	; 48
 ab8:	80 83       	st	Z, r24
 aba:	1f c0       	rjmp	.+62     	; 0xafa <initPWM2+0x66>
			}
		}
		//OCR2A
		else if (compare==1) {
 abc:	81 30       	cpi	r24, 0x01	; 1
 abe:	71 f4       	brne	.+28     	; 0xadc <initPWM2+0x48>
			if (inv==0) {
 ac0:	61 11       	cpse	r22, r1
 ac2:	06 c0       	rjmp	.+12     	; 0xad0 <initPWM2+0x3c>
				TCCR2A |= (1<<COM2A1); //No invertido
 ac4:	e0 eb       	ldi	r30, 0xB0	; 176
 ac6:	f0 e0       	ldi	r31, 0x00	; 0
 ac8:	80 81       	ld	r24, Z
 aca:	80 68       	ori	r24, 0x80	; 128
 acc:	80 83       	st	Z, r24
 ace:	15 c0       	rjmp	.+42     	; 0xafa <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0);
 ad0:	e0 eb       	ldi	r30, 0xB0	; 176
 ad2:	f0 e0       	ldi	r31, 0x00	; 0
 ad4:	80 81       	ld	r24, Z
 ad6:	80 6c       	ori	r24, 0xC0	; 192
 ad8:	80 83       	st	Z, r24
 ada:	0f c0       	rjmp	.+30     	; 0xafa <initPWM2+0x66>
			}
		}
		//Esta es util para inicializar el timer1 con las dos señales PWM
		else if (compare==2){
 adc:	82 30       	cpi	r24, 0x02	; 2
 ade:	69 f4       	brne	.+26     	; 0xafa <initPWM2+0x66>
			if (inv==0) {
 ae0:	61 11       	cpse	r22, r1
 ae2:	06 c0       	rjmp	.+12     	; 0xaf0 <initPWM2+0x5c>
				TCCR2A |= (1<<COM2A1)|(1<<COM2B1); //No invertido
 ae4:	e0 eb       	ldi	r30, 0xB0	; 176
 ae6:	f0 e0       	ldi	r31, 0x00	; 0
 ae8:	80 81       	ld	r24, Z
 aea:	80 6a       	ori	r24, 0xA0	; 160
 aec:	80 83       	st	Z, r24
 aee:	05 c0       	rjmp	.+10     	; 0xafa <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0)|(1<<COM2B1) | (1<<COM2B0);
 af0:	e0 eb       	ldi	r30, 0xB0	; 176
 af2:	f0 e0       	ldi	r31, 0x00	; 0
 af4:	80 81       	ld	r24, Z
 af6:	80 6f       	ori	r24, 0xF0	; 240
 af8:	80 83       	st	Z, r24
			}
		}
		
		switch (mode)
 afa:	43 30       	cpi	r20, 0x03	; 3
 afc:	c9 f0       	breq	.+50     	; 0xb30 <initPWM2+0x9c>
 afe:	28 f4       	brcc	.+10     	; 0xb0a <initPWM2+0x76>
 b00:	41 30       	cpi	r20, 0x01	; 1
 b02:	51 f0       	breq	.+20     	; 0xb18 <initPWM2+0x84>
 b04:	42 30       	cpi	r20, 0x02	; 2
 b06:	71 f0       	breq	.+28     	; 0xb24 <initPWM2+0x90>
 b08:	3a c0       	rjmp	.+116    	; 0xb7e <initPWM2+0xea>
 b0a:	46 30       	cpi	r20, 0x06	; 6
 b0c:	11 f1       	breq	.+68     	; 0xb52 <initPWM2+0xbe>
 b0e:	47 30       	cpi	r20, 0x07	; 7
 b10:	59 f1       	breq	.+86     	; 0xb68 <initPWM2+0xd4>
 b12:	45 30       	cpi	r20, 0x05	; 5
 b14:	a1 f5       	brne	.+104    	; 0xb7e <initPWM2+0xea>
 b16:	12 c0       	rjmp	.+36     	; 0xb3c <initPWM2+0xa8>
		{
			case 1:	 //normal
			TCCR2A |= (1<<WGM20);
 b18:	e0 eb       	ldi	r30, 0xB0	; 176
 b1a:	f0 e0       	ldi	r31, 0x00	; 0
 b1c:	80 81       	ld	r24, Z
 b1e:	81 60       	ori	r24, 0x01	; 1
 b20:	80 83       	st	Z, r24
			break;
 b22:	37 c0       	rjmp	.+110    	; 0xb92 <initPWM2+0xfe>
			
			case 2:	//PWM Phase correct 9 bits
			TCCR2A |= (1<<WGM21);
 b24:	e0 eb       	ldi	r30, 0xB0	; 176
 b26:	f0 e0       	ldi	r31, 0x00	; 0
 b28:	80 81       	ld	r24, Z
 b2a:	82 60       	ori	r24, 0x02	; 2
 b2c:	80 83       	st	Z, r24
			break;
 b2e:	31 c0       	rjmp	.+98     	; 0xb92 <initPWM2+0xfe>
			
			case 3:	//PWM Phase correct 10 bits
			TCCR2A |= (1<<WGM21) | (1<<WGM20);
 b30:	e0 eb       	ldi	r30, 0xB0	; 176
 b32:	f0 e0       	ldi	r31, 0x00	; 0
 b34:	80 81       	ld	r24, Z
 b36:	83 60       	ori	r24, 0x03	; 3
 b38:	80 83       	st	Z, r24
			break;
 b3a:	2b c0       	rjmp	.+86     	; 0xb92 <initPWM2+0xfe>
			
			case 5: //PWM Fast  bits
			TCCR2A |= (1<<WGM20);
 b3c:	e0 eb       	ldi	r30, 0xB0	; 176
 b3e:	f0 e0       	ldi	r31, 0x00	; 0
 b40:	80 81       	ld	r24, Z
 b42:	81 60       	ori	r24, 0x01	; 1
 b44:	80 83       	st	Z, r24
			TCCR2B |= (1<<WGM22);
 b46:	e1 eb       	ldi	r30, 0xB1	; 177
 b48:	f0 e0       	ldi	r31, 0x00	; 0
 b4a:	80 81       	ld	r24, Z
 b4c:	88 60       	ori	r24, 0x08	; 8
 b4e:	80 83       	st	Z, r24
			break;
 b50:	20 c0       	rjmp	.+64     	; 0xb92 <initPWM2+0xfe>
			
			case 6: //PWM Fast 10 bits
			TCCR2A |= (1<<WGM21)|(1<<WGM20);
 b52:	e0 eb       	ldi	r30, 0xB0	; 176
 b54:	f0 e0       	ldi	r31, 0x00	; 0
 b56:	80 81       	ld	r24, Z
 b58:	83 60       	ori	r24, 0x03	; 3
 b5a:	80 83       	st	Z, r24
			TCCR2B |= (1<<WGM22);
 b5c:	e1 eb       	ldi	r30, 0xB1	; 177
 b5e:	f0 e0       	ldi	r31, 0x00	; 0
 b60:	80 81       	ld	r24, Z
 b62:	88 60       	ori	r24, 0x08	; 8
 b64:	80 83       	st	Z, r24
			break;
 b66:	15 c0       	rjmp	.+42     	; 0xb92 <initPWM2+0xfe>
			
			case 7:	//PWM Phase and frecuency correct TOP=OCR1A
			TCCR2B |= (1<<WGM12);
 b68:	e1 eb       	ldi	r30, 0xB1	; 177
 b6a:	f0 e0       	ldi	r31, 0x00	; 0
 b6c:	80 81       	ld	r24, Z
 b6e:	88 60       	ori	r24, 0x08	; 8
 b70:	80 83       	st	Z, r24
			TCCR2A |= (1<<WGM10);
 b72:	e0 eb       	ldi	r30, 0xB0	; 176
 b74:	f0 e0       	ldi	r31, 0x00	; 0
 b76:	80 81       	ld	r24, Z
 b78:	81 60       	ori	r24, 0x01	; 1
 b7a:	80 83       	st	Z, r24
			break;
 b7c:	0a c0       	rjmp	.+20     	; 0xb92 <initPWM2+0xfe>

			default:
			TCCR2B &= ~(1<<WGM22);
 b7e:	e1 eb       	ldi	r30, 0xB1	; 177
 b80:	f0 e0       	ldi	r31, 0x00	; 0
 b82:	80 81       	ld	r24, Z
 b84:	87 7f       	andi	r24, 0xF7	; 247
 b86:	80 83       	st	Z, r24
			TCCR2A &= ~((1<<WGM21) | (1<<WGM20));
 b88:	e0 eb       	ldi	r30, 0xB0	; 176
 b8a:	f0 e0       	ldi	r31, 0x00	; 0
 b8c:	80 81       	ld	r24, Z
 b8e:	8c 7f       	andi	r24, 0xFC	; 252
 b90:	80 83       	st	Z, r24
			break;
		}
		
		switch (prescaler){
 b92:	20 34       	cpi	r18, 0x40	; 64
 b94:	31 05       	cpc	r19, r1
 b96:	49 f1       	breq	.+82     	; 0xbea <initPWM2+0x156>
 b98:	50 f4       	brcc	.+20     	; 0xbae <initPWM2+0x11a>
 b9a:	28 30       	cpi	r18, 0x08	; 8
 b9c:	31 05       	cpc	r19, r1
 b9e:	c9 f0       	breq	.+50     	; 0xbd2 <initPWM2+0x13e>
 ba0:	20 32       	cpi	r18, 0x20	; 32
 ba2:	31 05       	cpc	r19, r1
 ba4:	e1 f0       	breq	.+56     	; 0xbde <initPWM2+0x14a>
 ba6:	21 30       	cpi	r18, 0x01	; 1
 ba8:	31 05       	cpc	r19, r1
 baa:	b9 f5       	brne	.+110    	; 0xc1a <initPWM2+0x186>
 bac:	0c c0       	rjmp	.+24     	; 0xbc6 <initPWM2+0x132>
 bae:	21 15       	cp	r18, r1
 bb0:	81 e0       	ldi	r24, 0x01	; 1
 bb2:	38 07       	cpc	r19, r24
 bb4:	31 f1       	breq	.+76     	; 0xc02 <initPWM2+0x16e>
 bb6:	21 15       	cp	r18, r1
 bb8:	84 e0       	ldi	r24, 0x04	; 4
 bba:	38 07       	cpc	r19, r24
 bbc:	41 f1       	breq	.+80     	; 0xc0e <initPWM2+0x17a>
 bbe:	20 38       	cpi	r18, 0x80	; 128
 bc0:	31 05       	cpc	r19, r1
 bc2:	59 f5       	brne	.+86     	; 0xc1a <initPWM2+0x186>
 bc4:	18 c0       	rjmp	.+48     	; 0xbf6 <initPWM2+0x162>
			case 1:
			TCCR2B |= (1<<CS20);
 bc6:	e1 eb       	ldi	r30, 0xB1	; 177
 bc8:	f0 e0       	ldi	r31, 0x00	; 0
 bca:	80 81       	ld	r24, Z
 bcc:	81 60       	ori	r24, 0x01	; 1
 bce:	80 83       	st	Z, r24
			break;
 bd0:	08 95       	ret
			case 8:
			TCCR2B |= (1<<CS21);
 bd2:	e1 eb       	ldi	r30, 0xB1	; 177
 bd4:	f0 e0       	ldi	r31, 0x00	; 0
 bd6:	80 81       	ld	r24, Z
 bd8:	82 60       	ori	r24, 0x02	; 2
 bda:	80 83       	st	Z, r24
			break;
 bdc:	08 95       	ret
			case 32:
			TCCR2B |= (1<<CS20)|(1<<CS21);
 bde:	e1 eb       	ldi	r30, 0xB1	; 177
 be0:	f0 e0       	ldi	r31, 0x00	; 0
 be2:	80 81       	ld	r24, Z
 be4:	83 60       	ori	r24, 0x03	; 3
 be6:	80 83       	st	Z, r24
			break;
 be8:	08 95       	ret
			case 64:
			TCCR2B |= (1<<CS22);
 bea:	e1 eb       	ldi	r30, 0xB1	; 177
 bec:	f0 e0       	ldi	r31, 0x00	; 0
 bee:	80 81       	ld	r24, Z
 bf0:	84 60       	ori	r24, 0x04	; 4
 bf2:	80 83       	st	Z, r24
			break;
 bf4:	08 95       	ret
			case 128:
			TCCR2B |= (1<<CS22)|(1<<CS20);
 bf6:	e1 eb       	ldi	r30, 0xB1	; 177
 bf8:	f0 e0       	ldi	r31, 0x00	; 0
 bfa:	80 81       	ld	r24, Z
 bfc:	85 60       	ori	r24, 0x05	; 5
 bfe:	80 83       	st	Z, r24
			break;
 c00:	08 95       	ret
			case 256:
			TCCR2B |= (1<<CS22)|(1<<CS21);
 c02:	e1 eb       	ldi	r30, 0xB1	; 177
 c04:	f0 e0       	ldi	r31, 0x00	; 0
 c06:	80 81       	ld	r24, Z
 c08:	86 60       	ori	r24, 0x06	; 6
 c0a:	80 83       	st	Z, r24
			break;
 c0c:	08 95       	ret
			case 1024:
			TCCR2B |= (1<<CS20)|(1<<CS22)|(1<<CS21);
 c0e:	e1 eb       	ldi	r30, 0xB1	; 177
 c10:	f0 e0       	ldi	r31, 0x00	; 0
 c12:	80 81       	ld	r24, Z
 c14:	87 60       	ori	r24, 0x07	; 7
 c16:	80 83       	st	Z, r24
			break;
 c18:	08 95       	ret
			default:
			TCCR2B &= ~((1<<CS20)|(1<<CS22)|(1<<CS21));
 c1a:	e1 eb       	ldi	r30, 0xB1	; 177
 c1c:	f0 e0       	ldi	r31, 0x00	; 0
 c1e:	80 81       	ld	r24, Z
 c20:	88 7f       	andi	r24, 0xF8	; 248
 c22:	80 83       	st	Z, r24
 c24:	08 95       	ret

00000c26 <read_EEPROM>:
#include <util/delay.h>
#include <stdint.h>

unsigned char read_EEPROM(unsigned int uiAddress) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 c26:	f9 99       	sbic	0x1f, 1	; 31
 c28:	fe cf       	rjmp	.-4      	; 0xc26 <read_EEPROM>
	
	// Configurar el registro de direcci?n
	EEAR = uiAddress;
 c2a:	92 bd       	out	0x22, r25	; 34
 c2c:	81 bd       	out	0x21, r24	; 33
	
	// Iniciar la lectura de la EEPROM escribiendo EERE
	EECR |= (1 << EERE);
 c2e:	8f b3       	in	r24, 0x1f	; 31
 c30:	81 60       	ori	r24, 0x01	; 1
 c32:	8f bb       	out	0x1f, r24	; 31
	
	// Devolver los datos del registro de datos
	return EEDR;
 c34:	80 b5       	in	r24, 0x20	; 32
}
 c36:	08 95       	ret

00000c38 <write_EEPROM>:

void write_EEPROM(unsigned int uiAddress, unsigned char ucData) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 c38:	f9 99       	sbic	0x1f, 1	; 31
 c3a:	fe cf       	rjmp	.-4      	; 0xc38 <write_EEPROM>
	
	// Configurar los registros de direcci?n y datos
	EEAR = uiAddress;
 c3c:	92 bd       	out	0x22, r25	; 34
 c3e:	81 bd       	out	0x21, r24	; 33
	EEDR = ucData;
 c40:	60 bd       	out	0x20, r22	; 32
	
	// Escribir un uno l?gico en EEMPE
	EECR |= (1 << EEMPE);
 c42:	8f b3       	in	r24, 0x1f	; 31
 c44:	84 60       	ori	r24, 0x04	; 4
 c46:	8f bb       	out	0x1f, r24	; 31
	
	// Iniciar la escritura de la EEPROM estableciendo EEPE
	EECR |= (1 << EEPE);
 c48:	8f b3       	in	r24, 0x1f	; 31
 c4a:	82 60       	ori	r24, 0x02	; 2
 c4c:	8f bb       	out	0x1f, r24	; 31
 c4e:	08 95       	ret

00000c50 <initUSART_9600>:
	return grados;
}

void initUSART_9600(){
	//Configurar los pines PD1 Tx y PD0 Rx
	DDRD |= (1<<PORTD1);
 c50:	8a b1       	in	r24, 0x0a	; 10
 c52:	82 60       	ori	r24, 0x02	; 2
 c54:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1<<PORTD0);
 c56:	8a b1       	in	r24, 0x0a	; 10
 c58:	8e 7f       	andi	r24, 0xFE	; 254
 c5a:	8a b9       	out	0x0a, r24	; 10
	UCSR0A = 0;		//No se utiliza doble speed.
 c5c:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 c60:	e1 ec       	ldi	r30, 0xC1	; 193
 c62:	f0 e0       	ldi	r31, 0x00	; 0
 c64:	10 82       	st	Z, r1
	UCSR0B |= (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);  //Habilitamos interrupciones al recibir, habilitar recepci?n y transmisi?n
 c66:	80 81       	ld	r24, Z
 c68:	88 69       	ori	r24, 0x98	; 152
 c6a:	80 83       	st	Z, r24
	UCSR0C = 0;
 c6c:	e2 ec       	ldi	r30, 0xC2	; 194
 c6e:	f0 e0       	ldi	r31, 0x00	; 0
 c70:	10 82       	st	Z, r1
	UCSR0C |= (1<<UCSZ00)|(1<<UCSZ01);	//Asincrono, deshabilitado el bit de paridad, un stop bit, 8 bits de datos.
 c72:	80 81       	ld	r24, Z
 c74:	86 60       	ori	r24, 0x06	; 6
 c76:	80 83       	st	Z, r24
	UBRR0=103;	//UBBRR0=103; -> 9600 con frecuencia de 16MHz
 c78:	87 e6       	ldi	r24, 0x67	; 103
 c7a:	90 e0       	ldi	r25, 0x00	; 0
 c7c:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 c80:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 c84:	08 95       	ret

00000c86 <__udivmodsi4>:
 c86:	a1 e2       	ldi	r26, 0x21	; 33
 c88:	1a 2e       	mov	r1, r26
 c8a:	aa 1b       	sub	r26, r26
 c8c:	bb 1b       	sub	r27, r27
 c8e:	fd 01       	movw	r30, r26
 c90:	0d c0       	rjmp	.+26     	; 0xcac <__udivmodsi4_ep>

00000c92 <__udivmodsi4_loop>:
 c92:	aa 1f       	adc	r26, r26
 c94:	bb 1f       	adc	r27, r27
 c96:	ee 1f       	adc	r30, r30
 c98:	ff 1f       	adc	r31, r31
 c9a:	a2 17       	cp	r26, r18
 c9c:	b3 07       	cpc	r27, r19
 c9e:	e4 07       	cpc	r30, r20
 ca0:	f5 07       	cpc	r31, r21
 ca2:	20 f0       	brcs	.+8      	; 0xcac <__udivmodsi4_ep>
 ca4:	a2 1b       	sub	r26, r18
 ca6:	b3 0b       	sbc	r27, r19
 ca8:	e4 0b       	sbc	r30, r20
 caa:	f5 0b       	sbc	r31, r21

00000cac <__udivmodsi4_ep>:
 cac:	66 1f       	adc	r22, r22
 cae:	77 1f       	adc	r23, r23
 cb0:	88 1f       	adc	r24, r24
 cb2:	99 1f       	adc	r25, r25
 cb4:	1a 94       	dec	r1
 cb6:	69 f7       	brne	.-38     	; 0xc92 <__udivmodsi4_loop>
 cb8:	60 95       	com	r22
 cba:	70 95       	com	r23
 cbc:	80 95       	com	r24
 cbe:	90 95       	com	r25
 cc0:	9b 01       	movw	r18, r22
 cc2:	ac 01       	movw	r20, r24
 cc4:	bd 01       	movw	r22, r26
 cc6:	cf 01       	movw	r24, r30
 cc8:	08 95       	ret

00000cca <__tablejump2__>:
 cca:	ee 0f       	add	r30, r30
 ccc:	ff 1f       	adc	r31, r31
 cce:	05 90       	lpm	r0, Z+
 cd0:	f4 91       	lpm	r31, Z
 cd2:	e0 2d       	mov	r30, r0
 cd4:	09 94       	ijmp

00000cd6 <__umulhisi3>:
 cd6:	a2 9f       	mul	r26, r18
 cd8:	b0 01       	movw	r22, r0
 cda:	b3 9f       	mul	r27, r19
 cdc:	c0 01       	movw	r24, r0
 cde:	a3 9f       	mul	r26, r19
 ce0:	70 0d       	add	r23, r0
 ce2:	81 1d       	adc	r24, r1
 ce4:	11 24       	eor	r1, r1
 ce6:	91 1d       	adc	r25, r1
 ce8:	b2 9f       	mul	r27, r18
 cea:	70 0d       	add	r23, r0
 cec:	81 1d       	adc	r24, r1
 cee:	11 24       	eor	r1, r1
 cf0:	91 1d       	adc	r25, r1
 cf2:	08 95       	ret

00000cf4 <_exit>:
 cf4:	f8 94       	cli

00000cf6 <__stop_program>:
 cf6:	ff cf       	rjmp	.-2      	; 0xcf6 <__stop_program>
