../verilog/core_tb.sv
