# üîí Funcionalidad: Secciones Cr√≠ticas

## Introducci√≥n

Las **secciones cr√≠ticas** protegen recursos compartidos entre c√≥digo de usuario (main loop) e ISRs. En este proyecto se usan para:
- Proteger acceso a la cola FIFO
- Evitar race conditions
- Garantizar atomicidad en operaciones multi-paso

## Arquitectura en Capas

```mermaid
graph TB
    APP[Aplicaci√≥n<br/>rt_GE, rt_FIFO] --> DRV[drv_SC.c]
    DRV --> SVC[svc_SC.c<br/>L√≥gica gen√©rica]
    SVC --> HAL[hal_SC.c<br/>ARM PRIMASK/BASEPRI]
    
    style DRV fill:#E91E63,color:#fff
```

## Archivos

| Archivo | Capa | Descripci√≥n |
|---------|------|-------------|
| `drv_SC.c` | Driver | Wrapper simple sobre servicio |
| `svc_SC.c` | Servicio | L√≥gica de entrada/salida |
| `hal_SC.c` | HAL | Manipulaci√≥n de registros ARM |

## API

### Funciones Principales

```c
uint32_t drv_SC_entrar_disable_irq(void);
void drv_SC_salir_enable_irq(void);
```

**Uso T√≠pico**:
```c
uint32_t estado_anterior = drv_SC_entrar_disable_irq();
// C√≥digo cr√≠tico (no interrumpible)
drv_SC_salir_enable_irq();
```

## Implementaci√≥n HAL (ARM Cortex)

### Usando PRIMASK (Deshabilitar TODAS las IRQs)

```c
// hal_SC.c
uint32_t hal_SC_entrar() {
    uint32_t primask;
    __asm volatile ("MRS %0, PRIMASK" : "=r" (primask));
    __asm volatile ("CPSID I");  // Disable IRQs
    return primask;
}

void hal_SC_salir() {
    __asm volatile ("CPSIE I");  // Enable IRQs
}
```

**Ventaja**: Simple, r√°pido  
**Desventaja**: Deshabilitainterrupciones cr√≠ticas (NMI sigue activa)

### Alternativa: BASEPRI (Deshabilitar por Prioridad)

```c
uint32_t hal_SC_entrar_basepri(uint8_t umbral_prioridad) {
    uint32_t basepri;
    __asm volatile ("MRS %0, BASEPRI" : "=r" (basepri));
    __asm volatile ("MSR BASEPRI, %0" :: "r" (umbral_prioridad << 4));
    return basepri;
}
```

**Ventaja**: Permite interrupciones de alta prioridad  
**Desventaja**: M√°s complejo

## Uso en el Proyecto

### rt_FIFO_encolar

```c
void rt_FIFO_encolar(uint32_t ID_evento, uint32_t auxData) {
    uint32_t sc = drv_SC_entrar_disable_irq();
    
    s_rt_fifo.eventos_a_tratar++;
    s_rt_fifo.cola[indice] = evento;
    
    drv_SC_salir_enable_irq();
}
```

**Protege**: Modificaci√≥n concurrente de `eventos_a_tratar` y escribir en el buffer

### rt_GE_lanzador

```c
while (1) {
    uint32_t sc = drv_SC_entrar_disable_irq();
    bool hay_evento = rt_FIFO_extraer(...);
    drv_SC_salir_enable_irq();
    
    if (hay_evento) {
        // Procesar...
    }
}
```

## Observaciones T√©cnicas

### 1. **No Anidar Secciones Cr√≠ticas**
```c
// ‚ùå EVITAR
sc1 = drv_SC_entrar();
sc2 = drv_SC_entrar();  // Problem√°tico
drv_SC_salir();
drv_SC_salir();
```

### 2. **Minimizar Tiempo en SC**
```c
// ‚úÖ CORRECTO
sc = drv_SC_entrar();
dato = buffer[i];  // Lectura r√°pida
drv_SC_salir();
procesar(dato);    // Procesamiento fuera de SC

// ‚ùå INCORRECTO
sc = drv_SC_entrar();
dato = buffer[i];
procesar(dato);    // Bloquea IRQs innecesariamente
drv_SC_salir();
```

### 3. **Portable entre LPC y NRF**
El HAL abstrae diferencias de hardware ‚Üí mismo c√≥digo funciona en ambas plataformas

---

[‚Üê Anterior: FIFO](12_FIFO.md) | [Volver al √≠ndice](00_INDICE.md)
