Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 10:38:37 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/koios/tpu_like.small_submodules/matmul_16x16_systolic/post_route_timing.rpt
| Design       : matmul_16x16_systolic
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[8]/D
                                                              1.779         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[11]/D
                                                              1.784         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[10]/D
                                                              1.825         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[13]/D
                                                              1.831         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[9]/D
                                                              1.834         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[8]/D
                                                              1.838         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[15]/D
                                                              1.845         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[14]/D
                                                              1.854         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[10]/D
                                                              1.861         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[13]/D
                                                              1.863         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[9]/D
                                                              1.870         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[9]/D
                                                              1.873         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[10]/D
                                                              1.874         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[13]/D
                                                              1.876         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[11]/D
                                                              1.878         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[15]/D
                                                              1.879         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[8]/D
                                                              1.880         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[13]/D
                                                              1.882         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[15]/D
                                                              1.883         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[12]/D
                                                              1.883         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[11]/D
                                                              1.885         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[12]/D
                                                              1.887         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[16]/D
                                                              1.896         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[21]/D
                                                              1.902         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[6]/D
                                                              1.904         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[5]/D
                                                              1.917         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[15]/D
                                                              1.918         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[2]/D
                                                              1.919         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[2]/D
                                                              1.940         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[11]/D
                                                              1.942         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[12]/D
                                                              1.944         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[21]/D
                                                              1.958         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[3]/D
                                                              1.959         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[0]/D
                                                              1.960         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[16]/D
                                                              1.961         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[1]/D
                                                              1.962         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[2]/D
                                                              1.963         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_2_reg[5]/R
                                                              1.965         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[19]/D
                                                              1.965         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[7]/D
                                                              1.967         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[18]/D
                                                              1.967         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[7]/D
                                                              1.970         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[12]/D
                                                              1.970         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[14]/D
                                                              1.974         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[4]/D
                                                              1.977         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[20]/D
                                                              1.981         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[22]/D
                                                              1.985         
clk_cnt_reg[3]/C               u_systolic_data_setup/a1_data_delayed_1_reg[2]/R
                                                              1.986         
clk_cnt_reg[3]/C               u_systolic_data_setup/a1_data_delayed_1_reg[3]/R
                                                              1.986         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[0]/D
                                                              1.986         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[17]/D
                                                              1.989         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[7]/D
                                                              1.990         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[4]/D
                                                              1.992         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[20]/D
                                                              1.993         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[3]/D
                                                              1.996         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[62]/D
                                                              2.002         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[61]/D
                                                              2.005         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[27]/D
                                                              2.008         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[27]/D
                                                              2.011         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[3]/D
                                                              2.014         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[28]/D
                                                              2.015         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[6]/D
                                                              2.019         
clk_cnt_reg[3]/C               u_systolic_data_setup/a1_data_delayed_1_reg[0]/R
                                                              2.019         
clk_cnt_reg[3]/C               u_systolic_data_setup/a1_data_delayed_1_reg[1]/R
                                                              2.019         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[5]/D
                                                              2.022         
clk_cnt_reg[3]/C               u_systolic_data_setup/b3_data_delayed_1_reg[6]/R
                                                              2.022         
clk_cnt_reg[3]/C               u_systolic_data_setup/b3_data_delayed_1_reg[7]/R
                                                              2.022         
clk_cnt_reg[3]/C               u_systolic_data_setup/b3_data_delayed_2_reg[6]/R
                                                              2.022         
clk_cnt_reg[3]/C               u_systolic_data_setup/b3_data_delayed_2_reg[7]/R
                                                              2.022         
clk_cnt_reg[3]/C               u_systolic_data_setup/b3_data_delayed_3_reg[6]/R
                                                              2.022         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_1_reg[4]/R
                                                              2.024         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_1_reg[5]/R
                                                              2.024         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[58]/D
                                                              2.027         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[58]/D
                                                              2.030         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[57]/D
                                                              2.034         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[56]/D
                                                              2.036         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[0]/D
                                                              2.037         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[1]/D
                                                              2.041         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_10_reg[7]/D
                                                              2.044         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_2_reg[3]/R
                                                              2.045         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[3]/D
                                                              2.045         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[6]/D
                                                              2.047         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_9_reg[7]/D
                                                              2.048         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_1_reg[2]/R
                                                              2.048         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_1_reg[3]/R
                                                              2.048         
clk_cnt_reg[3]/C               u_systolic_data_setup/a2_data_delayed_2_reg[2]/R
                                                              2.048         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[7]/D
                                                              2.062         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[29]/D
                                                              2.065         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[36]/D
                                                              2.066         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[2]/D
                                                              2.067         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[29]/D
                                                              2.069         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_14_reg[35]/D
                                                              2.069         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[5]/D
                                                              2.071         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[6]/D
                                                              2.072         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_11_reg[4]/D
                                                              2.073         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_13_reg[7]/D
                                                              2.077         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[36]/D
                                                              2.078         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[10]/D
                                                              2.080         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_15_reg[41]/D
                                                              2.084         
clk_cnt_reg[3]/C               u_output_logic/c_data_out_12_reg[8]/D
                                                              2.084         



