// Generated by CIRCT firtool-1.66.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module SimAXIMem(
  input          clock,
                 reset,
  output         io_axi4_0_aw_ready,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_aw_valid,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [3:0]   io_axi4_0_aw_bits_id,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [31:0]  io_axi4_0_aw_bits_addr,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [7:0]   io_axi4_0_aw_bits_len,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [2:0]   io_axi4_0_aw_bits_size,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [1:0]   io_axi4_0_aw_bits_burst,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_aw_bits_lock,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [3:0]   io_axi4_0_aw_bits_cache,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [2:0]   io_axi4_0_aw_bits_prot,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [3:0]   io_axi4_0_aw_bits_qos,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output         io_axi4_0_w_ready,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_w_valid,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [255:0] io_axi4_0_w_bits_data,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [31:0]  io_axi4_0_w_bits_strb,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_w_bits_last,	// src/main/scala/diplomacy/Nodes.scala:1649:17
                 io_axi4_0_b_ready,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output         io_axi4_0_b_valid,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output [3:0]   io_axi4_0_b_bits_id,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output [1:0]   io_axi4_0_b_bits_resp,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output         io_axi4_0_ar_ready,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_ar_valid,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [3:0]   io_axi4_0_ar_bits_id,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [31:0]  io_axi4_0_ar_bits_addr,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [7:0]   io_axi4_0_ar_bits_len,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [2:0]   io_axi4_0_ar_bits_size,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [1:0]   io_axi4_0_ar_bits_burst,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_ar_bits_lock,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [3:0]   io_axi4_0_ar_bits_cache,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [2:0]   io_axi4_0_ar_bits_prot,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input  [3:0]   io_axi4_0_ar_bits_qos,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  input          io_axi4_0_r_ready,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output         io_axi4_0_r_valid,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output [3:0]   io_axi4_0_r_bits_id,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output [255:0] io_axi4_0_r_bits_data,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output [1:0]   io_axi4_0_r_bits_resp,	// src/main/scala/diplomacy/Nodes.scala:1649:17
  output         io_axi4_0_r_bits_last	// src/main/scala/diplomacy/Nodes.scala:1649:17
);

  wire         _axi4frag_auto_in_aw_ready;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_in_w_ready;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_in_b_valid;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_in_b_bits_id;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [1:0]   _axi4frag_auto_in_b_bits_resp;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_in_ar_ready;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_in_r_valid;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_in_r_bits_id;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [255:0] _axi4frag_auto_in_r_bits_data;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [1:0]   _axi4frag_auto_in_r_bits_resp;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_in_r_bits_last;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_aw_valid;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_out_aw_bits_id;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [31:0]  _axi4frag_auto_out_aw_bits_addr;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [2:0]   _axi4frag_auto_out_aw_bits_size;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [1:0]   _axi4frag_auto_out_aw_bits_burst;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_aw_bits_lock;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_out_aw_bits_cache;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [2:0]   _axi4frag_auto_out_aw_bits_prot;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_out_aw_bits_qos;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_aw_bits_echo_real_last;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_w_valid;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [255:0] _axi4frag_auto_out_w_bits_data;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [31:0]  _axi4frag_auto_out_w_bits_strb;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_w_bits_last;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_b_ready;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_ar_valid;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_out_ar_bits_id;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [31:0]  _axi4frag_auto_out_ar_bits_addr;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [2:0]   _axi4frag_auto_out_ar_bits_size;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [1:0]   _axi4frag_auto_out_ar_bits_burst;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_ar_bits_lock;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_out_ar_bits_cache;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [2:0]   _axi4frag_auto_out_ar_bits_prot;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire [3:0]   _axi4frag_auto_out_ar_bits_qos;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_ar_bits_echo_real_last;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4frag_auto_out_r_ready;	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  wire         _axi4buf_auto_in_aw_ready;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_w_ready;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_b_valid;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_in_b_bits_id;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [1:0]   _axi4buf_auto_in_b_bits_resp;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_b_bits_echo_real_last;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_ar_ready;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_r_valid;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_in_r_bits_id;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [255:0] _axi4buf_auto_in_r_bits_data;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [1:0]   _axi4buf_auto_in_r_bits_resp;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_r_bits_echo_real_last;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_in_r_bits_last;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_aw_valid;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_out_aw_bits_id;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [31:0]  _axi4buf_auto_out_aw_bits_addr;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [7:0]   _axi4buf_auto_out_aw_bits_len;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [2:0]   _axi4buf_auto_out_aw_bits_size;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [1:0]   _axi4buf_auto_out_aw_bits_burst;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_aw_bits_lock;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_out_aw_bits_cache;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [2:0]   _axi4buf_auto_out_aw_bits_prot;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_out_aw_bits_qos;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_aw_bits_echo_real_last;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_w_valid;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [255:0] _axi4buf_auto_out_w_bits_data;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [31:0]  _axi4buf_auto_out_w_bits_strb;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_w_bits_last;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_b_ready;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_ar_valid;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_out_ar_bits_id;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [31:0]  _axi4buf_auto_out_ar_bits_addr;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [7:0]   _axi4buf_auto_out_ar_bits_len;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [2:0]   _axi4buf_auto_out_ar_bits_size;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [1:0]   _axi4buf_auto_out_ar_bits_burst;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_ar_bits_lock;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_out_ar_bits_cache;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [2:0]   _axi4buf_auto_out_ar_bits_prot;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire [3:0]   _axi4buf_auto_out_ar_bits_qos;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_ar_bits_echo_real_last;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4buf_auto_out_r_ready;	// src/main/scala/amba/axi4/Buffer.scala:63:29
  wire         _axi4xbar_auto_out_aw_valid;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [3:0]   _axi4xbar_auto_out_aw_bits_id;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [31:0]  _axi4xbar_auto_out_aw_bits_addr;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [7:0]   _axi4xbar_auto_out_aw_bits_len;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [2:0]   _axi4xbar_auto_out_aw_bits_size;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [1:0]   _axi4xbar_auto_out_aw_bits_burst;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_aw_bits_lock;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [3:0]   _axi4xbar_auto_out_aw_bits_cache;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [2:0]   _axi4xbar_auto_out_aw_bits_prot;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [3:0]   _axi4xbar_auto_out_aw_bits_qos;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_w_valid;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [255:0] _axi4xbar_auto_out_w_bits_data;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [31:0]  _axi4xbar_auto_out_w_bits_strb;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_w_bits_last;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_b_ready;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_ar_valid;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [3:0]   _axi4xbar_auto_out_ar_bits_id;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [31:0]  _axi4xbar_auto_out_ar_bits_addr;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [7:0]   _axi4xbar_auto_out_ar_bits_len;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [2:0]   _axi4xbar_auto_out_ar_bits_size;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [1:0]   _axi4xbar_auto_out_ar_bits_burst;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_ar_bits_lock;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [3:0]   _axi4xbar_auto_out_ar_bits_cache;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [2:0]   _axi4xbar_auto_out_ar_bits_prot;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire [3:0]   _axi4xbar_auto_out_ar_bits_qos;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _axi4xbar_auto_out_r_ready;	// src/main/scala/amba/axi4/Xbar.scala:230:30
  wire         _srams_auto_in_aw_ready;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         _srams_auto_in_w_ready;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         _srams_auto_in_b_valid;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire [3:0]   _srams_auto_in_b_bits_id;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire [1:0]   _srams_auto_in_b_bits_resp;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         _srams_auto_in_b_bits_echo_real_last;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         _srams_auto_in_ar_ready;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         _srams_auto_in_r_valid;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire [3:0]   _srams_auto_in_r_bits_id;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire [255:0] _srams_auto_in_r_bits_data;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire [1:0]   _srams_auto_in_r_bits_resp;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         _srams_auto_in_r_bits_echo_real_last;	// src/main/scala/system/SimAXIMem.scala:19:15
  wire         io_axi4_0_aw_valid_0 = io_axi4_0_aw_valid;
  wire [3:0]   io_axi4_0_aw_bits_id_0 = io_axi4_0_aw_bits_id;
  wire [31:0]  io_axi4_0_aw_bits_addr_0 = io_axi4_0_aw_bits_addr;
  wire [7:0]   io_axi4_0_aw_bits_len_0 = io_axi4_0_aw_bits_len;
  wire [2:0]   io_axi4_0_aw_bits_size_0 = io_axi4_0_aw_bits_size;
  wire [1:0]   io_axi4_0_aw_bits_burst_0 = io_axi4_0_aw_bits_burst;
  wire         io_axi4_0_aw_bits_lock_0 = io_axi4_0_aw_bits_lock;
  wire [3:0]   io_axi4_0_aw_bits_cache_0 = io_axi4_0_aw_bits_cache;
  wire [2:0]   io_axi4_0_aw_bits_prot_0 = io_axi4_0_aw_bits_prot;
  wire [3:0]   io_axi4_0_aw_bits_qos_0 = io_axi4_0_aw_bits_qos;
  wire         io_axi4_0_w_valid_0 = io_axi4_0_w_valid;
  wire [255:0] io_axi4_0_w_bits_data_0 = io_axi4_0_w_bits_data;
  wire [31:0]  io_axi4_0_w_bits_strb_0 = io_axi4_0_w_bits_strb;
  wire         io_axi4_0_w_bits_last_0 = io_axi4_0_w_bits_last;
  wire         io_axi4_0_b_ready_0 = io_axi4_0_b_ready;
  wire         io_axi4_0_ar_valid_0 = io_axi4_0_ar_valid;
  wire [3:0]   io_axi4_0_ar_bits_id_0 = io_axi4_0_ar_bits_id;
  wire [31:0]  io_axi4_0_ar_bits_addr_0 = io_axi4_0_ar_bits_addr;
  wire [7:0]   io_axi4_0_ar_bits_len_0 = io_axi4_0_ar_bits_len;
  wire [2:0]   io_axi4_0_ar_bits_size_0 = io_axi4_0_ar_bits_size;
  wire [1:0]   io_axi4_0_ar_bits_burst_0 = io_axi4_0_ar_bits_burst;
  wire         io_axi4_0_ar_bits_lock_0 = io_axi4_0_ar_bits_lock;
  wire [3:0]   io_axi4_0_ar_bits_cache_0 = io_axi4_0_ar_bits_cache;
  wire [2:0]   io_axi4_0_ar_bits_prot_0 = io_axi4_0_ar_bits_prot;
  wire [3:0]   io_axi4_0_ar_bits_qos_0 = io_axi4_0_ar_bits_qos;
  wire         io_axi4_0_r_ready_0 = io_axi4_0_r_ready;
  wire         nodeOut_aw_ready;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_aw_valid = io_axi4_0_aw_valid_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_aw_bits_id = io_axi4_0_aw_bits_id_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [31:0]  nodeOut_aw_bits_addr = io_axi4_0_aw_bits_addr_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [7:0]   nodeOut_aw_bits_len = io_axi4_0_aw_bits_len_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [2:0]   nodeOut_aw_bits_size = io_axi4_0_aw_bits_size_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [1:0]   nodeOut_aw_bits_burst = io_axi4_0_aw_bits_burst_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_aw_bits_lock = io_axi4_0_aw_bits_lock_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_aw_bits_cache = io_axi4_0_aw_bits_cache_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [2:0]   nodeOut_aw_bits_prot = io_axi4_0_aw_bits_prot_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_aw_bits_qos = io_axi4_0_aw_bits_qos_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_w_ready;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_w_valid = io_axi4_0_w_valid_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [255:0] nodeOut_w_bits_data = io_axi4_0_w_bits_data_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [31:0]  nodeOut_w_bits_strb = io_axi4_0_w_bits_strb_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_w_bits_last = io_axi4_0_w_bits_last_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_b_ready = io_axi4_0_b_ready_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_b_valid;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_b_bits_id;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [1:0]   nodeOut_b_bits_resp;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_ar_ready;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_ar_valid = io_axi4_0_ar_valid_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_ar_bits_id = io_axi4_0_ar_bits_id_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [31:0]  nodeOut_ar_bits_addr = io_axi4_0_ar_bits_addr_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [7:0]   nodeOut_ar_bits_len = io_axi4_0_ar_bits_len_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [2:0]   nodeOut_ar_bits_size = io_axi4_0_ar_bits_size_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [1:0]   nodeOut_ar_bits_burst = io_axi4_0_ar_bits_burst_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_ar_bits_lock = io_axi4_0_ar_bits_lock_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_ar_bits_cache = io_axi4_0_ar_bits_cache_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [2:0]   nodeOut_ar_bits_prot = io_axi4_0_ar_bits_prot_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_ar_bits_qos = io_axi4_0_ar_bits_qos_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_r_ready = io_axi4_0_r_ready_0;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_r_valid;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   nodeOut_r_bits_id;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [255:0] nodeOut_r_bits_data;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [1:0]   nodeOut_r_bits_resp;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         nodeOut_r_bits_last;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         io_axi4_0_aw_ready_0 = nodeOut_aw_ready;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         io_axi4_0_w_ready_0 = nodeOut_w_ready;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         io_axi4_0_b_valid_0 = nodeOut_b_valid;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   io_axi4_0_b_bits_id_0 = nodeOut_b_bits_id;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [1:0]   io_axi4_0_b_bits_resp_0 = nodeOut_b_bits_resp;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         io_axi4_0_ar_ready_0 = nodeOut_ar_ready;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         io_axi4_0_r_valid_0 = nodeOut_r_valid;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [3:0]   io_axi4_0_r_bits_id_0 = nodeOut_r_bits_id;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [255:0] io_axi4_0_r_bits_data_0 = nodeOut_r_bits_data;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire [1:0]   io_axi4_0_r_bits_resp_0 = nodeOut_r_bits_resp;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  wire         io_axi4_0_r_bits_last_0 = nodeOut_r_bits_last;	// src/main/scala/diplomacy/Nodes.scala:1205:17
  AXI4RAM srams (	// src/main/scala/system/SimAXIMem.scala:19:15
    .clock                          (clock),
    .reset                          (reset),
    .auto_in_aw_ready               (_srams_auto_in_aw_ready),
    .auto_in_aw_valid               (_axi4buf_auto_out_aw_valid),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_id             (_axi4buf_auto_out_aw_bits_id),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_addr           (_axi4buf_auto_out_aw_bits_addr),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_len            (_axi4buf_auto_out_aw_bits_len),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_size           (_axi4buf_auto_out_aw_bits_size),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_burst          (_axi4buf_auto_out_aw_bits_burst),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_lock           (_axi4buf_auto_out_aw_bits_lock),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_cache          (_axi4buf_auto_out_aw_bits_cache),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_prot           (_axi4buf_auto_out_aw_bits_prot),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_qos            (_axi4buf_auto_out_aw_bits_qos),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_aw_bits_echo_real_last (_axi4buf_auto_out_aw_bits_echo_real_last),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_w_ready                (_srams_auto_in_w_ready),
    .auto_in_w_valid                (_axi4buf_auto_out_w_valid),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_w_bits_data            (_axi4buf_auto_out_w_bits_data),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_w_bits_strb            (_axi4buf_auto_out_w_bits_strb),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_w_bits_last            (_axi4buf_auto_out_w_bits_last),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_b_ready                (_axi4buf_auto_out_b_ready),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_b_valid                (_srams_auto_in_b_valid),
    .auto_in_b_bits_id              (_srams_auto_in_b_bits_id),
    .auto_in_b_bits_resp            (_srams_auto_in_b_bits_resp),
    .auto_in_b_bits_echo_real_last  (_srams_auto_in_b_bits_echo_real_last),
    .auto_in_ar_ready               (_srams_auto_in_ar_ready),
    .auto_in_ar_valid               (_axi4buf_auto_out_ar_valid),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_id             (_axi4buf_auto_out_ar_bits_id),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_addr           (_axi4buf_auto_out_ar_bits_addr),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_len            (_axi4buf_auto_out_ar_bits_len),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_size           (_axi4buf_auto_out_ar_bits_size),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_burst          (_axi4buf_auto_out_ar_bits_burst),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_lock           (_axi4buf_auto_out_ar_bits_lock),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_cache          (_axi4buf_auto_out_ar_bits_cache),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_prot           (_axi4buf_auto_out_ar_bits_prot),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_qos            (_axi4buf_auto_out_ar_bits_qos),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_ar_bits_echo_real_last (_axi4buf_auto_out_ar_bits_echo_real_last),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_r_ready                (_axi4buf_auto_out_r_ready),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_in_r_valid                (_srams_auto_in_r_valid),
    .auto_in_r_bits_id              (_srams_auto_in_r_bits_id),
    .auto_in_r_bits_data            (_srams_auto_in_r_bits_data),
    .auto_in_r_bits_resp            (_srams_auto_in_r_bits_resp),
    .auto_in_r_bits_echo_real_last  (_srams_auto_in_r_bits_echo_real_last)
  );	// src/main/scala/system/SimAXIMem.scala:19:15
  AXI4Xbar axi4xbar (	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .clock                  (clock),
    .reset                  (reset),
    .auto_in_aw_ready       (nodeOut_aw_ready),
    .auto_in_aw_valid       (nodeOut_aw_valid),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_id     (nodeOut_aw_bits_id),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_addr   (nodeOut_aw_bits_addr),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_len    (nodeOut_aw_bits_len),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_size   (nodeOut_aw_bits_size),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_burst  (nodeOut_aw_bits_burst),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_lock   (nodeOut_aw_bits_lock),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_cache  (nodeOut_aw_bits_cache),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_prot   (nodeOut_aw_bits_prot),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_aw_bits_qos    (nodeOut_aw_bits_qos),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_w_ready        (nodeOut_w_ready),
    .auto_in_w_valid        (nodeOut_w_valid),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_w_bits_data    (nodeOut_w_bits_data),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_w_bits_strb    (nodeOut_w_bits_strb),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_w_bits_last    (nodeOut_w_bits_last),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_b_ready        (nodeOut_b_ready),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_b_valid        (nodeOut_b_valid),
    .auto_in_b_bits_id      (nodeOut_b_bits_id),
    .auto_in_b_bits_resp    (nodeOut_b_bits_resp),
    .auto_in_ar_ready       (nodeOut_ar_ready),
    .auto_in_ar_valid       (nodeOut_ar_valid),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_id     (nodeOut_ar_bits_id),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_addr   (nodeOut_ar_bits_addr),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_len    (nodeOut_ar_bits_len),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_size   (nodeOut_ar_bits_size),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_burst  (nodeOut_ar_bits_burst),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_lock   (nodeOut_ar_bits_lock),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_cache  (nodeOut_ar_bits_cache),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_prot   (nodeOut_ar_bits_prot),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_ar_bits_qos    (nodeOut_ar_bits_qos),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_r_ready        (nodeOut_r_ready),	// src/main/scala/diplomacy/Nodes.scala:1205:17
    .auto_in_r_valid        (nodeOut_r_valid),
    .auto_in_r_bits_id      (nodeOut_r_bits_id),
    .auto_in_r_bits_data    (nodeOut_r_bits_data),
    .auto_in_r_bits_resp    (nodeOut_r_bits_resp),
    .auto_in_r_bits_last    (nodeOut_r_bits_last),
    .auto_out_aw_ready      (_axi4frag_auto_in_aw_ready),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_aw_valid      (_axi4xbar_auto_out_aw_valid),
    .auto_out_aw_bits_id    (_axi4xbar_auto_out_aw_bits_id),
    .auto_out_aw_bits_addr  (_axi4xbar_auto_out_aw_bits_addr),
    .auto_out_aw_bits_len   (_axi4xbar_auto_out_aw_bits_len),
    .auto_out_aw_bits_size  (_axi4xbar_auto_out_aw_bits_size),
    .auto_out_aw_bits_burst (_axi4xbar_auto_out_aw_bits_burst),
    .auto_out_aw_bits_lock  (_axi4xbar_auto_out_aw_bits_lock),
    .auto_out_aw_bits_cache (_axi4xbar_auto_out_aw_bits_cache),
    .auto_out_aw_bits_prot  (_axi4xbar_auto_out_aw_bits_prot),
    .auto_out_aw_bits_qos   (_axi4xbar_auto_out_aw_bits_qos),
    .auto_out_w_ready       (_axi4frag_auto_in_w_ready),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_w_valid       (_axi4xbar_auto_out_w_valid),
    .auto_out_w_bits_data   (_axi4xbar_auto_out_w_bits_data),
    .auto_out_w_bits_strb   (_axi4xbar_auto_out_w_bits_strb),
    .auto_out_w_bits_last   (_axi4xbar_auto_out_w_bits_last),
    .auto_out_b_ready       (_axi4xbar_auto_out_b_ready),
    .auto_out_b_valid       (_axi4frag_auto_in_b_valid),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_b_bits_id     (_axi4frag_auto_in_b_bits_id),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_b_bits_resp   (_axi4frag_auto_in_b_bits_resp),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_ar_ready      (_axi4frag_auto_in_ar_ready),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_ar_valid      (_axi4xbar_auto_out_ar_valid),
    .auto_out_ar_bits_id    (_axi4xbar_auto_out_ar_bits_id),
    .auto_out_ar_bits_addr  (_axi4xbar_auto_out_ar_bits_addr),
    .auto_out_ar_bits_len   (_axi4xbar_auto_out_ar_bits_len),
    .auto_out_ar_bits_size  (_axi4xbar_auto_out_ar_bits_size),
    .auto_out_ar_bits_burst (_axi4xbar_auto_out_ar_bits_burst),
    .auto_out_ar_bits_lock  (_axi4xbar_auto_out_ar_bits_lock),
    .auto_out_ar_bits_cache (_axi4xbar_auto_out_ar_bits_cache),
    .auto_out_ar_bits_prot  (_axi4xbar_auto_out_ar_bits_prot),
    .auto_out_ar_bits_qos   (_axi4xbar_auto_out_ar_bits_qos),
    .auto_out_r_ready       (_axi4xbar_auto_out_r_ready),
    .auto_out_r_valid       (_axi4frag_auto_in_r_valid),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_r_bits_id     (_axi4frag_auto_in_r_bits_id),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_r_bits_data   (_axi4frag_auto_in_r_bits_data),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_r_bits_resp   (_axi4frag_auto_in_r_bits_resp),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_out_r_bits_last   (_axi4frag_auto_in_r_bits_last)	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  );	// src/main/scala/amba/axi4/Xbar.scala:230:30
  AXI4Buffer_1 axi4buf (	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .clock                           (clock),
    .reset                           (reset),
    .auto_in_aw_ready                (_axi4buf_auto_in_aw_ready),
    .auto_in_aw_valid                (_axi4frag_auto_out_aw_valid),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_id              (_axi4frag_auto_out_aw_bits_id),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_addr            (_axi4frag_auto_out_aw_bits_addr),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_size            (_axi4frag_auto_out_aw_bits_size),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_burst           (_axi4frag_auto_out_aw_bits_burst),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_lock            (_axi4frag_auto_out_aw_bits_lock),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_cache           (_axi4frag_auto_out_aw_bits_cache),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_prot            (_axi4frag_auto_out_aw_bits_prot),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_qos             (_axi4frag_auto_out_aw_bits_qos),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_aw_bits_echo_real_last  (_axi4frag_auto_out_aw_bits_echo_real_last),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_w_ready                 (_axi4buf_auto_in_w_ready),
    .auto_in_w_valid                 (_axi4frag_auto_out_w_valid),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_w_bits_data             (_axi4frag_auto_out_w_bits_data),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_w_bits_strb             (_axi4frag_auto_out_w_bits_strb),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_w_bits_last             (_axi4frag_auto_out_w_bits_last),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_b_ready                 (_axi4frag_auto_out_b_ready),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_b_valid                 (_axi4buf_auto_in_b_valid),
    .auto_in_b_bits_id               (_axi4buf_auto_in_b_bits_id),
    .auto_in_b_bits_resp             (_axi4buf_auto_in_b_bits_resp),
    .auto_in_b_bits_echo_real_last   (_axi4buf_auto_in_b_bits_echo_real_last),
    .auto_in_ar_ready                (_axi4buf_auto_in_ar_ready),
    .auto_in_ar_valid                (_axi4frag_auto_out_ar_valid),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_id              (_axi4frag_auto_out_ar_bits_id),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_addr            (_axi4frag_auto_out_ar_bits_addr),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_size            (_axi4frag_auto_out_ar_bits_size),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_burst           (_axi4frag_auto_out_ar_bits_burst),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_lock            (_axi4frag_auto_out_ar_bits_lock),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_cache           (_axi4frag_auto_out_ar_bits_cache),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_prot            (_axi4frag_auto_out_ar_bits_prot),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_qos             (_axi4frag_auto_out_ar_bits_qos),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_ar_bits_echo_real_last  (_axi4frag_auto_out_ar_bits_echo_real_last),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_r_ready                 (_axi4frag_auto_out_r_ready),	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .auto_in_r_valid                 (_axi4buf_auto_in_r_valid),
    .auto_in_r_bits_id               (_axi4buf_auto_in_r_bits_id),
    .auto_in_r_bits_data             (_axi4buf_auto_in_r_bits_data),
    .auto_in_r_bits_resp             (_axi4buf_auto_in_r_bits_resp),
    .auto_in_r_bits_echo_real_last   (_axi4buf_auto_in_r_bits_echo_real_last),
    .auto_in_r_bits_last             (_axi4buf_auto_in_r_bits_last),
    .auto_out_aw_ready               (_srams_auto_in_aw_ready),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_aw_valid               (_axi4buf_auto_out_aw_valid),
    .auto_out_aw_bits_id             (_axi4buf_auto_out_aw_bits_id),
    .auto_out_aw_bits_addr           (_axi4buf_auto_out_aw_bits_addr),
    .auto_out_aw_bits_len            (_axi4buf_auto_out_aw_bits_len),
    .auto_out_aw_bits_size           (_axi4buf_auto_out_aw_bits_size),
    .auto_out_aw_bits_burst          (_axi4buf_auto_out_aw_bits_burst),
    .auto_out_aw_bits_lock           (_axi4buf_auto_out_aw_bits_lock),
    .auto_out_aw_bits_cache          (_axi4buf_auto_out_aw_bits_cache),
    .auto_out_aw_bits_prot           (_axi4buf_auto_out_aw_bits_prot),
    .auto_out_aw_bits_qos            (_axi4buf_auto_out_aw_bits_qos),
    .auto_out_aw_bits_echo_real_last (_axi4buf_auto_out_aw_bits_echo_real_last),
    .auto_out_w_ready                (_srams_auto_in_w_ready),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_w_valid                (_axi4buf_auto_out_w_valid),
    .auto_out_w_bits_data            (_axi4buf_auto_out_w_bits_data),
    .auto_out_w_bits_strb            (_axi4buf_auto_out_w_bits_strb),
    .auto_out_w_bits_last            (_axi4buf_auto_out_w_bits_last),
    .auto_out_b_ready                (_axi4buf_auto_out_b_ready),
    .auto_out_b_valid                (_srams_auto_in_b_valid),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_b_bits_id              (_srams_auto_in_b_bits_id),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_b_bits_resp            (_srams_auto_in_b_bits_resp),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_b_bits_echo_real_last  (_srams_auto_in_b_bits_echo_real_last),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_ar_ready               (_srams_auto_in_ar_ready),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_ar_valid               (_axi4buf_auto_out_ar_valid),
    .auto_out_ar_bits_id             (_axi4buf_auto_out_ar_bits_id),
    .auto_out_ar_bits_addr           (_axi4buf_auto_out_ar_bits_addr),
    .auto_out_ar_bits_len            (_axi4buf_auto_out_ar_bits_len),
    .auto_out_ar_bits_size           (_axi4buf_auto_out_ar_bits_size),
    .auto_out_ar_bits_burst          (_axi4buf_auto_out_ar_bits_burst),
    .auto_out_ar_bits_lock           (_axi4buf_auto_out_ar_bits_lock),
    .auto_out_ar_bits_cache          (_axi4buf_auto_out_ar_bits_cache),
    .auto_out_ar_bits_prot           (_axi4buf_auto_out_ar_bits_prot),
    .auto_out_ar_bits_qos            (_axi4buf_auto_out_ar_bits_qos),
    .auto_out_ar_bits_echo_real_last (_axi4buf_auto_out_ar_bits_echo_real_last),
    .auto_out_r_ready                (_axi4buf_auto_out_r_ready),
    .auto_out_r_valid                (_srams_auto_in_r_valid),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_r_bits_id              (_srams_auto_in_r_bits_id),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_r_bits_data            (_srams_auto_in_r_bits_data),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_r_bits_resp            (_srams_auto_in_r_bits_resp),	// src/main/scala/system/SimAXIMem.scala:19:15
    .auto_out_r_bits_echo_real_last  (_srams_auto_in_r_bits_echo_real_last)	// src/main/scala/system/SimAXIMem.scala:19:15
  );	// src/main/scala/amba/axi4/Buffer.scala:63:29
  AXI4Fragmenter_1 axi4frag (	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
    .clock                           (clock),
    .reset                           (reset),
    .auto_in_aw_ready                (_axi4frag_auto_in_aw_ready),
    .auto_in_aw_valid                (_axi4xbar_auto_out_aw_valid),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_id              (_axi4xbar_auto_out_aw_bits_id),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_addr            (_axi4xbar_auto_out_aw_bits_addr),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_len             (_axi4xbar_auto_out_aw_bits_len),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_size            (_axi4xbar_auto_out_aw_bits_size),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_burst           (_axi4xbar_auto_out_aw_bits_burst),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_lock            (_axi4xbar_auto_out_aw_bits_lock),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_cache           (_axi4xbar_auto_out_aw_bits_cache),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_prot            (_axi4xbar_auto_out_aw_bits_prot),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_aw_bits_qos             (_axi4xbar_auto_out_aw_bits_qos),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_w_ready                 (_axi4frag_auto_in_w_ready),
    .auto_in_w_valid                 (_axi4xbar_auto_out_w_valid),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_w_bits_data             (_axi4xbar_auto_out_w_bits_data),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_w_bits_strb             (_axi4xbar_auto_out_w_bits_strb),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_w_bits_last             (_axi4xbar_auto_out_w_bits_last),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_b_ready                 (_axi4xbar_auto_out_b_ready),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_b_valid                 (_axi4frag_auto_in_b_valid),
    .auto_in_b_bits_id               (_axi4frag_auto_in_b_bits_id),
    .auto_in_b_bits_resp             (_axi4frag_auto_in_b_bits_resp),
    .auto_in_ar_ready                (_axi4frag_auto_in_ar_ready),
    .auto_in_ar_valid                (_axi4xbar_auto_out_ar_valid),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_id              (_axi4xbar_auto_out_ar_bits_id),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_addr            (_axi4xbar_auto_out_ar_bits_addr),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_len             (_axi4xbar_auto_out_ar_bits_len),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_size            (_axi4xbar_auto_out_ar_bits_size),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_burst           (_axi4xbar_auto_out_ar_bits_burst),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_lock            (_axi4xbar_auto_out_ar_bits_lock),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_cache           (_axi4xbar_auto_out_ar_bits_cache),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_prot            (_axi4xbar_auto_out_ar_bits_prot),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_ar_bits_qos             (_axi4xbar_auto_out_ar_bits_qos),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_r_ready                 (_axi4xbar_auto_out_r_ready),	// src/main/scala/amba/axi4/Xbar.scala:230:30
    .auto_in_r_valid                 (_axi4frag_auto_in_r_valid),
    .auto_in_r_bits_id               (_axi4frag_auto_in_r_bits_id),
    .auto_in_r_bits_data             (_axi4frag_auto_in_r_bits_data),
    .auto_in_r_bits_resp             (_axi4frag_auto_in_r_bits_resp),
    .auto_in_r_bits_last             (_axi4frag_auto_in_r_bits_last),
    .auto_out_aw_ready               (_axi4buf_auto_in_aw_ready),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_aw_valid               (_axi4frag_auto_out_aw_valid),
    .auto_out_aw_bits_id             (_axi4frag_auto_out_aw_bits_id),
    .auto_out_aw_bits_addr           (_axi4frag_auto_out_aw_bits_addr),
    .auto_out_aw_bits_size           (_axi4frag_auto_out_aw_bits_size),
    .auto_out_aw_bits_burst          (_axi4frag_auto_out_aw_bits_burst),
    .auto_out_aw_bits_lock           (_axi4frag_auto_out_aw_bits_lock),
    .auto_out_aw_bits_cache          (_axi4frag_auto_out_aw_bits_cache),
    .auto_out_aw_bits_prot           (_axi4frag_auto_out_aw_bits_prot),
    .auto_out_aw_bits_qos            (_axi4frag_auto_out_aw_bits_qos),
    .auto_out_aw_bits_echo_real_last (_axi4frag_auto_out_aw_bits_echo_real_last),
    .auto_out_w_ready                (_axi4buf_auto_in_w_ready),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_w_valid                (_axi4frag_auto_out_w_valid),
    .auto_out_w_bits_data            (_axi4frag_auto_out_w_bits_data),
    .auto_out_w_bits_strb            (_axi4frag_auto_out_w_bits_strb),
    .auto_out_w_bits_last            (_axi4frag_auto_out_w_bits_last),
    .auto_out_b_ready                (_axi4frag_auto_out_b_ready),
    .auto_out_b_valid                (_axi4buf_auto_in_b_valid),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_b_bits_id              (_axi4buf_auto_in_b_bits_id),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_b_bits_resp            (_axi4buf_auto_in_b_bits_resp),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_b_bits_echo_real_last  (_axi4buf_auto_in_b_bits_echo_real_last),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_ar_ready               (_axi4buf_auto_in_ar_ready),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_ar_valid               (_axi4frag_auto_out_ar_valid),
    .auto_out_ar_bits_id             (_axi4frag_auto_out_ar_bits_id),
    .auto_out_ar_bits_addr           (_axi4frag_auto_out_ar_bits_addr),
    .auto_out_ar_bits_size           (_axi4frag_auto_out_ar_bits_size),
    .auto_out_ar_bits_burst          (_axi4frag_auto_out_ar_bits_burst),
    .auto_out_ar_bits_lock           (_axi4frag_auto_out_ar_bits_lock),
    .auto_out_ar_bits_cache          (_axi4frag_auto_out_ar_bits_cache),
    .auto_out_ar_bits_prot           (_axi4frag_auto_out_ar_bits_prot),
    .auto_out_ar_bits_qos            (_axi4frag_auto_out_ar_bits_qos),
    .auto_out_ar_bits_echo_real_last (_axi4frag_auto_out_ar_bits_echo_real_last),
    .auto_out_r_ready                (_axi4frag_auto_out_r_ready),
    .auto_out_r_valid                (_axi4buf_auto_in_r_valid),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_r_bits_id              (_axi4buf_auto_in_r_bits_id),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_r_bits_data            (_axi4buf_auto_in_r_bits_data),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_r_bits_resp            (_axi4buf_auto_in_r_bits_resp),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_r_bits_echo_real_last  (_axi4buf_auto_in_r_bits_echo_real_last),	// src/main/scala/amba/axi4/Buffer.scala:63:29
    .auto_out_r_bits_last            (_axi4buf_auto_in_r_bits_last)	// src/main/scala/amba/axi4/Buffer.scala:63:29
  );	// src/main/scala/amba/axi4/Fragmenter.scala:220:30
  assign io_axi4_0_aw_ready = io_axi4_0_aw_ready_0;
  assign io_axi4_0_w_ready = io_axi4_0_w_ready_0;
  assign io_axi4_0_b_valid = io_axi4_0_b_valid_0;
  assign io_axi4_0_b_bits_id = io_axi4_0_b_bits_id_0;
  assign io_axi4_0_b_bits_resp = io_axi4_0_b_bits_resp_0;
  assign io_axi4_0_ar_ready = io_axi4_0_ar_ready_0;
  assign io_axi4_0_r_valid = io_axi4_0_r_valid_0;
  assign io_axi4_0_r_bits_id = io_axi4_0_r_bits_id_0;
  assign io_axi4_0_r_bits_data = io_axi4_0_r_bits_data_0;
  assign io_axi4_0_r_bits_resp = io_axi4_0_r_bits_resp_0;
  assign io_axi4_0_r_bits_last = io_axi4_0_r_bits_last_0;
endmodule

