# Descrição da Atividade A003

:white_check_mark: Substituir ​o​ ​módulo​ ​**inv​** ​na​ ​testbench​ ​pela​ ​porta​ ​lógica​ **​NOT**​ ​nativa​ ​da​ linguagem​ ​Verilog.​ ​Qual​ ​é​ ​a​ ​diferença​ ​entre​ ​o​ ​módulo​ ​que​ ​utiliza​ ​a​ atribuição assign com o operador​​ **∼​​** e utilizar a porta​​ **NOT**​ ​?​


- ;


​:white_check_mark: Descreva​ ​em​ ​Verilog​ ​um​ ​módulo​ ​que​ ​implemente​ ​uma​ ​porta​ ​**AND**​ ​com​ duas​ ​entradas​ ​e​ ​uma​ ​saída.​ ​Escreva​ ​uma​ ​testbench​ ​para​ ​testar​ ​o​ comportamento​ ​dessa​ ​porta​ ​para​ ​todas​ ​as​ ​combinações​ ​possíveis​ ​de​ entrada.​


- []() 


## fluxograma

[]()


