{
    "data": [
        {
            "mem": 0,
            "val": "h"
        },
        {
            "mem": 1,
            "val": "i"
        },
        {
            "mem": 2,
            "val": ","
        },
        {
            "mem": 3,
            "val": "/0"
        },
        {
            "mem": 4,
            "val": "8"
        }
    ],
    "ops": [
        {
            "inx": 0,
            "cmd": "LD",
            "type": "ltrl",
            "arg": ""
        },
        {
            "inx": 1,
            "cmd": "ADD",
            "type": "ltrl",
            "arg": ""
        },
        {
            "inx": 2,
            "cmd": "ST",
            "type": "",
            "arg": "4"
        },
        {
            "inx": 3,
            "cmd": "OUTR",
            "type": "",
            "arg": ""
        },
        {
            "inx": 4,
            "cmd": "INR",
            "type": "",
            "arg": ""
        },
        {
            "inx": 5,
            "cmd": "HLT",
            "type": "",
            "arg": ""
        },
        {
            "inx": 6,
            "cmd": "LD",
            "type": "",
            "arg": ""
        },
        {
            "inx": 7,
            "cmd": "OUT",
            "type": "",
            "arg": ""
        },
        {
            "inx": 8,
            "cmd": "LD",
            "type": "",
            "arg": "1"
        },
        {
            "inx": 9,
            "cmd": "OUT",
            "type": "",
            "arg": ""
        },
        {
            "inx": 10,
            "cmd": "IRET",
            "type": "",
            "arg": ""
        },
        {
            "inx": 11,
            "cmd": "IN",
            "type": "",
            "arg": ""
        },
        {
            "inx": 12,
            "cmd": "ST",
            "type": "",
            "arg": "4"
        },
        {
            "inx": 13,
            "cmd": "IRET",
            "type": "",
            "arg": ""
        }
    ]
}