{
  "module_name": "phy-qcom-qmp-pcs-pcie-v4.h",
  "hash_id": "5d4d1ca573d7cc539188984f0f578c09e9e45bb519752975124a86290019546a",
  "original_prompt": "Ingested from linux-6.6.14/drivers/phy/qualcomm/phy-qcom-qmp-pcs-pcie-v4.h",
  "human_readable_source": " \n \n\n#ifndef QCOM_PHY_QMP_PCS_PCIE_V4_H_\n#define QCOM_PHY_QMP_PCS_PCIE_V4_H_\n\n \n#define QPHY_V4_PCS_PCIE_INT_AUX_CLK_STATUS\t\t0x00\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_STATUS\t\t0x04\n#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG1\t\t0x08\n#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG2\t\t0x0c\n#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG3\t\t0x10\n#define QPHY_V4_PCS_PCIE_POWER_STATE_CONFIG4\t\t0x14\n#define QPHY_V4_PCS_PCIE_PCS_TX_RX_CONFIG\t\t0x18\n#define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE\t\t0x1c\n#define QPHY_V4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL\t\t0x20\n#define QPHY_V4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK\t0x24\n#define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L\t\t0x28\n#define QPHY_V4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H\t\t0x2c\n#define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1\t\t0x30\n#define QPHY_V4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2\t\t0x34\n#define QPHY_V4_PCS_PCIE_SIGDET_CNTRL\t\t\t0x38\n#define QPHY_V4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME\t\t0x3c\n#define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L\t0x40\n#define QPHY_V4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H\t0x44\n#define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L\t0x48\n#define QPHY_V4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H\t0x4c\n#define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG1\t\t0x50\n#define QPHY_V4_PCS_PCIE_INT_AUX_CLK_CONFIG2\t\t0x54\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG1\t\t0x58\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG2\t\t0x5c\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG3\t\t0x60\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG4\t\t0x64\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG5\t\t0x68\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG6\t\t0x6c\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_CONFIG7\t\t0x70\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1\t\t0x74\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2\t\t0x78\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3\t\t0x7c\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4\t\t0x80\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5\t\t0x84\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6\t\t0x88\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7\t\t0x8c\n#define QPHY_V4_PCS_PCIE_OSC_DTCT_ACTIONS\t\t0x90\n#define QPHY_V4_PCS_PCIE_LOCAL_FS\t\t\t0x94\n#define QPHY_V4_PCS_PCIE_LOCAL_LF\t\t\t0x98\n#define QPHY_V4_PCS_PCIE_LOCAL_FS_RS\t\t\t0x9c\n#define QPHY_V4_PCS_PCIE_EQ_CONFIG1\t\t\t0xa0\n#define QPHY_V4_PCS_PCIE_EQ_CONFIG2\t\t\t0xa4\n#define QPHY_V4_PCS_PCIE_PRESET_P0_P1_PRE\t\t0xa8\n#define QPHY_V4_PCS_PCIE_PRESET_P2_P3_PRE\t\t0xac\n#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE\t\t0xb0\n#define QPHY_V4_PCS_PCIE_PRESET_P6_P7_PRE\t\t0xb4\n#define QPHY_V4_PCS_PCIE_PRESET_P8_P9_PRE\t\t0xb8\n#define QPHY_V4_PCS_PCIE_PRESET_P10_PRE\t\t\t0xbc\n#define QPHY_V4_PCS_PCIE_PRESET_P1_P3_PRE_RS\t\t0xc0\n#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_PRE_RS\t\t0xc4\n#define QPHY_V4_PCS_PCIE_PRESET_P6_P9_PRE_RS\t\t0xc8\n#define QPHY_V4_PCS_PCIE_PRESET_P0_P1_POST\t\t0xcc\n#define QPHY_V4_PCS_PCIE_PRESET_P2_P3_POST\t\t0xd0\n#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST\t\t0xd4\n#define QPHY_V4_PCS_PCIE_PRESET_P6_P7_POST\t\t0xd8\n#define QPHY_V4_PCS_PCIE_PRESET_P8_P9_POST\t\t0xdc\n#define QPHY_V4_PCS_PCIE_PRESET_P10_POST\t\t0xe0\n#define QPHY_V4_PCS_PCIE_PRESET_P1_P3_POST_RS\t\t0xe4\n#define QPHY_V4_PCS_PCIE_PRESET_P4_P5_POST_RS\t\t0xe8\n#define QPHY_V4_PCS_PCIE_PRESET_P6_P9_POST_RS\t\t0xec\n#define QPHY_V4_PCS_PCIE_RXEQEVAL_TIME\t\t\t0xf0\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}