ENTITY reg4 IS
    PORT (
	d : in std_logic_vector (3 downto 0) ; 
	clk : in std_logic  ; 
	en : in std_logic  ; 
	q : inout std_logic_vector (3 downto 0)
    ) ;
END reg4 ;
