TimeQuest Timing Analyzer report for M6800_MIKBUG
Fri Jun 25 15:59:02 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClock'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Hold: 'i_CLOCK_50'
 14. Slow Model Hold: 'w_cpuClock'
 15. Slow Model Recovery: 'i_CLOCK_50'
 16. Slow Model Recovery: 'w_cpuClock'
 17. Slow Model Removal: 'w_cpuClock'
 18. Slow Model Removal: 'i_CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'w_cpuClock'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'w_cpuClock'
 35. Fast Model Setup: 'i_CLOCK_50'
 36. Fast Model Hold: 'i_CLOCK_50'
 37. Fast Model Hold: 'w_cpuClock'
 38. Fast Model Recovery: 'i_CLOCK_50'
 39. Fast Model Recovery: 'w_cpuClock'
 40. Fast Model Removal: 'w_cpuClock'
 41. Fast Model Removal: 'i_CLOCK_50'
 42. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'w_cpuClock'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; i_CLOCK_50 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 } ;
; w_cpuClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.38 MHz ; 47.38 MHz       ; w_cpuClock ;      ;
; 51.62 MHz ; 51.62 MHz       ; i_CLOCK_50 ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; w_cpuClock ; -18.432 ; -2479.932     ;
; i_CLOCK_50 ; -18.372 ; -7518.090     ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.998 ; -3.476        ;
; w_cpuClock ; -0.428 ; -1.561        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -2.430 ; -115.847      ;
; w_cpuClock ; 0.538  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Slow Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.178 ; 0.000         ;
; i_CLOCK_50 ; 1.344 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.567 ; -2783.841        ;
; w_cpuClock ; -0.742 ; -359.128         ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                                         ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -18.432 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 19.092     ;
; -18.378 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 20.529     ;
; -18.346 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 19.006     ;
; -18.260 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.920     ;
; -18.212 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 20.363     ;
; -18.212 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 20.363     ;
; -18.174 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.834     ;
; -18.141 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.167      ; 20.348     ;
; -18.102 ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.874     ;
; -18.088 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.748     ;
; -18.046 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 20.197     ;
; -18.041 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.702     ;
; -18.002 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.662     ;
; -17.984 ; cpu68:cpu1|state.jmp_state         ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 20.135     ;
; -17.975 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.167      ; 20.182     ;
; -17.968 ; cpu68:cpu1|state.indexed_state     ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.167      ; 20.175     ;
; -17.963 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.430     ; 18.573     ;
; -17.955 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.616     ;
; -17.936 ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.708     ;
; -17.919 ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.691     ;
; -17.916 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.576     ;
; -17.915 ; cpu68:cpu1|state.vect_hi_state     ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.138      ; 20.093     ;
; -17.908 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.680     ;
; -17.869 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.530     ;
; -17.847 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.091      ; 19.978     ;
; -17.846 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.873     ;
; -17.843 ; cpu68:cpu1|state.read16_state      ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.994     ;
; -17.830 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.490     ;
; -17.818 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.845     ;
; -17.818 ; cpu68:cpu1|state.branch_state      ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.969     ;
; -17.818 ; cpu68:cpu1|state.jmp_state         ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.969     ;
; -17.802 ; cpu68:cpu1|state.indexed_state     ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.167      ; 20.009     ;
; -17.797 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.430     ; 18.407     ;
; -17.783 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.444     ;
; -17.762 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.534     ;
; -17.753 ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.525     ;
; -17.749 ; cpu68:cpu1|state.vect_hi_state     ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.138      ; 19.927     ;
; -17.742 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.514     ;
; -17.726 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.374     ; 18.392     ;
; -17.722 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.494     ;
; -17.710 ; cpu68:cpu1|state.mulea_state       ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.861     ;
; -17.697 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.358     ;
; -17.687 ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.809     ; 17.918     ;
; -17.681 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.091      ; 19.812     ;
; -17.680 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.707     ;
; -17.677 ; cpu68:cpu1|state.read16_state      ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.828     ;
; -17.676 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.703     ;
; -17.675 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.116      ; 19.831     ;
; -17.652 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.679     ;
; -17.652 ; cpu68:cpu1|state.branch_state      ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.803     ;
; -17.642 ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.107      ; 19.789     ;
; -17.640 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[7]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.300     ;
; -17.617 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 18.652     ;
; -17.611 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.272     ;
; -17.596 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.368     ;
; -17.569 ; cpu68:cpu1|state.jmp_state         ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.430     ; 18.179     ;
; -17.556 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.732      ; 19.328     ;
; -17.554 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[6]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.214     ;
; -17.553 ; cpu68:cpu1|state.indexed_state     ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.374     ; 18.219     ;
; -17.544 ; cpu68:cpu1|state.mulea_state       ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.111      ; 19.695     ;
; -17.525 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.186     ;
; -17.519 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 18.554     ;
; -17.510 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.537     ;
; -17.509 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.116      ; 19.665     ;
; -17.504 ; cpu68:cpu1|state.read8_state       ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.470      ; 20.014     ;
; -17.504 ; cpu68:cpu1|state.mul2_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.809     ; 17.735     ;
; -17.502 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.533     ;
; -17.500 ; cpu68:cpu1|state.vect_hi_state     ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.403     ; 18.137     ;
; -17.493 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.809     ; 17.724     ;
; -17.476 ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.107      ; 19.623     ;
; -17.466 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.126     ;
; -17.452 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 18.486     ;
; -17.451 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 18.486     ;
; -17.439 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.379     ; 18.100     ;
; -17.438 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|md[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.172      ; 19.650     ;
; -17.432 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.450     ; 18.022     ;
; -17.431 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.554     ; 16.917     ;
; -17.428 ; cpu68:cpu1|state.read16_state      ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.430     ; 18.038     ;
; -17.423 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|cc[1]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.133      ; 19.596     ;
; -17.419 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.167      ; 19.626     ;
; -17.411 ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.383     ; 18.068     ;
; -17.411 ; cpu68:cpu1|state.write16_state     ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.470      ; 19.921     ;
; -17.403 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -1.554     ; 16.889     ;
; -17.403 ; cpu68:cpu1|state.branch_state      ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.430     ; 18.013     ;
; -17.401 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|cc[3]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.124      ; 19.565     ;
; -17.399 ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.737      ; 19.176     ;
; -17.383 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.007     ; 18.416     ;
; -17.381 ; cpu68:cpu1|state.read16_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.410     ; 18.011     ;
; -17.380 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 18.040     ;
; -17.353 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.005     ; 18.388     ;
; -17.347 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.809     ; 17.578     ;
; -17.340 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.006     ; 18.374     ;
; -17.338 ; cpu68:cpu1|state.read8_state       ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.470      ; 19.848     ;
; -17.336 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.009     ; 18.367     ;
; -17.325 ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.383     ; 17.982     ;
; -17.307 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.809     ; 17.538     ;
; -17.295 ; cpu68:cpu1|state.read16_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.410     ; 17.925     ;
; -17.295 ; cpu68:cpu1|state.mulea_state       ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.430     ; 17.905     ;
; -17.294 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.380     ; 17.954     ;
; -17.293 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.007     ; 18.326     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.372 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.436     ;
; -18.332 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.396     ;
; -18.331 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.395     ;
; -18.316 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.115      ; 19.385     ;
; -18.308 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 19.366     ;
; -18.291 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.355     ;
; -18.276 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.115      ; 19.345     ;
; -18.267 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 19.325     ;
; -18.252 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 19.315     ;
; -18.160 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 19.258     ;
; -18.119 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 19.217     ;
; -18.118 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.107      ; 19.179     ;
; -18.104 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 19.207     ;
; -18.088 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 19.151     ;
; -18.078 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.107      ; 19.139     ;
; -18.054 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 19.109     ;
; -18.048 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 19.111     ;
; -18.024 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 19.081     ;
; -18.006 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 19.064     ;
; -17.965 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 19.037     ;
; -17.965 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 19.023     ;
; -17.950 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 19.022     ;
; -17.950 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 19.013     ;
; -17.927 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 19.005     ;
; -17.924 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 18.996     ;
; -17.919 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.997     ;
; -17.911 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.994     ;
; -17.909 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.123      ; 18.986     ;
; -17.909 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 18.981     ;
; -17.906 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.141      ; 19.001     ;
; -17.903 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 18.997     ;
; -17.897 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.980     ;
; -17.894 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.123      ; 18.971     ;
; -17.886 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.964     ;
; -17.883 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.979     ;
; -17.878 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.956     ;
; -17.876 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 18.974     ;
; -17.876 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.143      ; 18.973     ;
; -17.871 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.954     ;
; -17.870 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.953     ;
; -17.868 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.932     ;
; -17.863 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.946     ;
; -17.862 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 18.956     ;
; -17.856 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.939     ;
; -17.855 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.134      ; 18.943     ;
; -17.847 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 18.946     ;
; -17.842 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.938     ;
; -17.841 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.134      ; 18.929     ;
; -17.835 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 18.933     ;
; -17.828 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.892     ;
; -17.827 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 18.928     ;
; -17.820 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.923     ;
; -17.809 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 18.907     ;
; -17.804 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.862     ;
; -17.783 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.847     ;
; -17.773 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 18.867     ;
; -17.772 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.855     ;
; -17.770 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.828     ;
; -17.768 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 18.866     ;
; -17.765 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.861     ;
; -17.758 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.836     ;
; -17.755 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.813     ;
; -17.753 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.811     ;
; -17.753 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.856     ;
; -17.752 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.101      ; 18.807     ;
; -17.748 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.812     ;
; -17.745 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.809     ;
; -17.742 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.806     ;
; -17.732 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 18.826     ;
; -17.731 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.814     ;
; -17.729 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.787     ;
; -17.728 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 18.800     ;
; -17.727 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.115      ; 18.796     ;
; -17.726 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.784     ;
; -17.724 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.820     ;
; -17.723 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.787     ;
; -17.722 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.786     ;
; -17.722 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.779     ;
; -17.719 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 18.791     ;
; -17.718 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.118      ; 18.790     ;
; -17.717 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 18.816     ;
; -17.717 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.795     ;
; -17.716 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.134      ; 18.804     ;
; -17.714 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 18.777     ;
; -17.714 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.772     ;
; -17.713 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.777     ;
; -17.712 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.770     ;
; -17.711 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.115      ; 18.780     ;
; -17.710 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.104      ; 18.768     ;
; -17.709 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 18.810     ;
; -17.707 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.771     ;
; -17.704 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 18.767     ;
; -17.704 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.768     ;
; -17.703 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.781     ;
; -17.702 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.785     ;
; -17.699 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 18.762     ;
; -17.697 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.109      ; 18.760     ;
; -17.696 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.144      ; 18.794     ;
; -17.696 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.774     ;
; -17.696 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.115      ; 18.765     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.998 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.736      ; 2.348      ;
; -0.810 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.736      ; 2.536      ;
; -0.498 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.736      ; 2.348      ;
; -0.417 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.729      ; 2.922      ;
; -0.417 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.729      ; 2.922      ;
; -0.417 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.729      ; 2.922      ;
; -0.417 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.729      ; 2.922      ;
; -0.310 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.736      ; 2.536      ;
; 0.083  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.729      ; 2.922      ;
; 0.083  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.729      ; 2.922      ;
; 0.083  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.729      ; 2.922      ;
; 0.083  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.729      ; 2.922      ;
; 0.233  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.731      ; 3.574      ;
; 0.233  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.731      ; 3.574      ;
; 0.233  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.731      ; 3.574      ;
; 0.233  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.731      ; 3.574      ;
; 0.251  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.726      ; 3.587      ;
; 0.251  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.726      ; 3.587      ;
; 0.251  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.726      ; 3.587      ;
; 0.270  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.727      ; 3.607      ;
; 0.270  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.727      ; 3.607      ;
; 0.270  ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.727      ; 3.607      ;
; 0.281  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.732      ; 3.623      ;
; 0.499  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; w_cpuClkCt[1]                             ; w_cpuClkCt[1]                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.428 ; bufferedUART:acia|txByteSent                 ; bufferedUART:acia|dataOut[1]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.318      ; 2.196      ;
; -0.308 ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[0]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.316      ; 2.314      ;
; -0.264 ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[4]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.819      ; 2.361      ;
; -0.264 ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[6]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.819      ; 2.361      ;
; -0.261 ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[2]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.819      ; 2.364      ;
; -0.036 ; bufferedUART:acia|rxBuffer~140               ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.304      ; 2.574      ;
; 0.012  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.320      ; 2.638      ;
; 0.041  ; bufferedUART:acia|rxBuffer~103               ; bufferedUART:acia|dataOut[2]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.302      ; 2.649      ;
; 0.042  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[1]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.319      ; 2.667      ;
; 0.043  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[3]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.305      ; 2.654      ;
; 0.130  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.811      ; 2.747      ;
; 0.183  ; bufferedUART:acia|rxBuffer~107               ; bufferedUART:acia|dataOut[6]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.302      ; 2.791      ;
; 0.321  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.807      ; 2.934      ;
; 0.331  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.222      ; 2.859      ;
; 0.356  ; bufferedUART:acia|rxBuffer~133               ; bufferedUART:acia|dataOut[0]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.300      ; 2.962      ;
; 0.375  ; bufferedUART:acia|txByteSent                 ; bufferedUART:acia|txByteWritten              ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 1.624      ; 1.805      ;
; 0.427  ; SBCTextDisplayRGB:vdu|kbBuffer~49            ; SBCTextDisplayRGB:vdu|dataOut[3]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.260      ; 2.993      ;
; 0.447  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[4]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 3.017      ;
; 0.447  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 3.017      ;
; 0.447  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 3.017      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[0]  ; debounce:DebounceResetSwitch|counter_out[0]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[1]  ; debounce:DebounceResetSwitch|counter_out[1]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[2]  ; debounce:DebounceResetSwitch|counter_out[2]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[3]  ; debounce:DebounceResetSwitch|counter_out[3]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[4]  ; debounce:DebounceResetSwitch|counter_out[4]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[5]  ; debounce:DebounceResetSwitch|counter_out[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[6]  ; debounce:DebounceResetSwitch|counter_out[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[7]  ; debounce:DebounceResetSwitch|counter_out[7]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[8]  ; debounce:DebounceResetSwitch|counter_out[8]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[9]  ; debounce:DebounceResetSwitch|counter_out[9]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[10] ; debounce:DebounceResetSwitch|counter_out[10] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[11] ; debounce:DebounceResetSwitch|counter_out[11] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[12] ; debounce:DebounceResetSwitch|counter_out[12] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[13] ; debounce:DebounceResetSwitch|counter_out[13] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[14] ; debounce:DebounceResetSwitch|counter_out[14] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[15] ; debounce:DebounceResetSwitch|counter_out[15] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[16] ; debounce:DebounceResetSwitch|counter_out[16] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[17] ; debounce:DebounceResetSwitch|counter_out[17] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[18] ; debounce:DebounceResetSwitch|counter_out[18] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[19] ; debounce:DebounceResetSwitch|counter_out[19] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[9]                             ; cpu68:cpu1|sp[9]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[8]                             ; cpu68:cpu1|sp[8]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[1]                             ; cpu68:cpu1|sp[1]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[2]                             ; cpu68:cpu1|sp[2]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[3]                             ; cpu68:cpu1|sp[3]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[4]                             ; cpu68:cpu1|sp[4]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[5]                             ; cpu68:cpu1|sp[5]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[13]                            ; cpu68:cpu1|sp[13]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[15]                            ; cpu68:cpu1|sp[15]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[12]                            ; cpu68:cpu1|sp[12]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[14]                            ; cpu68:cpu1|sp[14]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[6]                             ; cpu68:cpu1|sp[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[7]                             ; cpu68:cpu1|sp[7]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[10]                            ; cpu68:cpu1|sp[10]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[11]                            ; cpu68:cpu1|sp[11]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|state.int_wai_state               ; cpu68:cpu1|state.int_wai_state               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|op_code[0]                        ; cpu68:cpu1|op_code[0]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[0]                             ; cpu68:cpu1|sp[0]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|cc[6]                             ; cpu68:cpu1|cc[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.504  ; SBCTextDisplayRGB:vdu|kbBuffer~37            ; SBCTextDisplayRGB:vdu|dataOut[5]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.251      ; 3.061      ;
; 0.535  ; SBCTextDisplayRGB:vdu|kbBuffer~64            ; SBCTextDisplayRGB:vdu|dataOut[4]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.283      ; 3.124      ;
; 0.549  ; SBCTextDisplayRGB:vdu|kbBuffer~60            ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.283      ; 3.138      ;
; 0.554  ; bufferedUART:acia|rxBuffer~66                ; bufferedUART:acia|dataOut[5]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.297      ; 3.157      ;
; 0.561  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.762      ; 3.129      ;
; 0.564  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[3]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.803      ; 3.173      ;
; 0.565  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.762      ; 3.133      ;
; 0.568  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.762      ; 3.136      ;
; 0.571  ; cpu68:cpu1|state.int_wai_state               ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.838      ; 3.215      ;
; 0.578  ; SBCTextDisplayRGB:vdu|kbBuffer~34            ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.237      ; 3.121      ;
; 0.584  ; SBCTextDisplayRGB:vdu|kbBuffer~31            ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.254      ; 3.144      ;
; 0.591  ; bufferedUART:acia|rxBuffer~129               ; bufferedUART:acia|dataOut[4]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.302      ; 3.199      ;
; 0.620  ; bufferedUART:acia|rxBuffer~57                ; bufferedUART:acia|dataOut[4]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.297      ; 3.223      ;
; 0.621  ; bufferedUART:acia|rxBuffer~100               ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.301      ; 3.228      ;
; 0.630  ; SBCTextDisplayRGB:vdu|kbBuffer~48            ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.266      ; 3.202      ;
; 0.649  ; SBCTextDisplayRGB:vdu|kbBuffer~47            ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.260      ; 3.215      ;
; 0.649  ; SBCTextDisplayRGB:vdu|kbBuffer~52            ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.283      ; 3.238      ;
; 0.650  ; SBCTextDisplayRGB:vdu|kbBuffer~36            ; SBCTextDisplayRGB:vdu|dataOut[4]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.254      ; 3.210      ;
; 0.672  ; SBCTextDisplayRGB:vdu|kbBuffer~33            ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.231      ; 3.209      ;
; 0.701  ; bufferedUART:acia|rxBuffer~62                ; bufferedUART:acia|dataOut[1]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 3.314      ;
; 0.703  ; SBCTextDisplayRGB:vdu|kbBuffer~65            ; SBCTextDisplayRGB:vdu|dataOut[5]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.280      ; 3.289      ;
; 0.725  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 1.798      ; 2.329      ;
; 0.729  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[2]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.823      ; 3.358      ;
; 0.733  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[4]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.823      ; 3.362      ;
; 0.733  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[6]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.823      ; 3.362      ;
; 0.764  ; cpu68:cpu1|state.mul_state                   ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.807      ; 3.377      ;
; 0.770  ; cpu68:cpu1|state.rti_accb_state              ; cpu68:cpu1|state.rti_acca_state              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 1.076      ;
; 0.774  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|state.decode_state                ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 1.080      ;
; 0.775  ; bufferedUART:acia|rxReadPointer[5]           ; bufferedUART:acia|rxReadPointer[5]           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 1.081      ;
; 0.782  ; debounce:DebounceResetSwitch|flipflops[0]    ; debounce:DebounceResetSwitch|flipflops[1]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 1.088      ;
; 0.782  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|dataOut[7]             ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.769      ; 3.357      ;
; 0.785  ; debounce:DebounceResetSwitch|flipflops[1]    ; debounce:DebounceResetSwitch|counter_out[19] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 1.091      ;
; 0.795  ; bufferedUART:acia|rxBuffer~96                ; bufferedUART:acia|dataOut[3]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.286      ; 3.387      ;
; 0.820  ; cpu68:cpu1|state.mulea_state                 ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 2.811      ; 3.437      ;
; 0.825  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[5]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.309      ; 3.440      ;
; 0.841  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[7]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.271      ; 3.418      ;
; 0.850  ; bufferedUART:acia|rxBuffer~67                ; bufferedUART:acia|dataOut[6]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.309      ; 3.465      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.430 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.644     ; 2.826      ;
; -2.429 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.643     ; 2.826      ;
; -2.429 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.643     ; 2.826      ;
; -2.429 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.643     ; 2.826      ;
; -2.410 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.638     ; 2.812      ;
; -2.410 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.638     ; 2.812      ;
; -2.404 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.639     ; 2.805      ;
; -2.404 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.639     ; 2.805      ;
; -2.404 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.639     ; 2.805      ;
; -2.404 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.639     ; 2.805      ;
; -2.404 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.639     ; 2.805      ;
; -2.403 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.641     ; 2.802      ;
; -2.403 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.641     ; 2.802      ;
; -2.403 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.641     ; 2.802      ;
; -2.403 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.641     ; 2.802      ;
; -2.360 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.621     ; 2.779      ;
; -2.345 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.622     ; 2.763      ;
; -2.345 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.622     ; 2.763      ;
; -2.345 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.611     ; 2.774      ;
; -2.345 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.611     ; 2.774      ;
; -2.345 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.622     ; 2.763      ;
; -2.345 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.622     ; 2.763      ;
; -2.309 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.627     ; 2.722      ;
; -2.014 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.638     ; 2.416      ;
; -2.014 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.638     ; 2.416      ;
; -1.994 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.623     ; 2.411      ;
; -1.667 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 2.723      ;
; -1.667 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 2.723      ;
; -1.667 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 2.723      ;
; -1.667 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 2.723      ;
; -1.667 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 2.723      ;
; -1.667 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 2.723      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.404      ;
; -1.336 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 2.391      ;
; -1.336 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 2.391      ;
; -1.336 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 2.391      ;
; -1.336 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 2.391      ;
; -1.336 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 2.391      ;
; -1.336 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 2.391      ;
; -1.334 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.375      ;
; -1.283 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.323      ;
; -1.283 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.323      ;
; -1.283 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.323      ;
; -1.283 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.323      ;
; -0.926 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.966      ;
; -0.926 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.966      ;
; -0.926 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.966      ;
; -0.610 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.650      ;
; -0.610 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.650      ;
; -0.610 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.650      ;
; -0.610 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.650      ;
; -0.610 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.650      ;
; -0.610 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.650      ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.538 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.264      ; 2.766      ;
; 0.538 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.264      ; 2.766      ;
; 0.538 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.264      ; 2.766      ;
; 0.538 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.264      ; 2.766      ;
; 0.549 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.317      ; 2.808      ;
; 0.549 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.317      ; 2.808      ;
; 0.549 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.317      ; 2.808      ;
; 0.556 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.316      ; 2.800      ;
; 0.556 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.316      ; 2.800      ;
; 0.556 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.316      ; 2.800      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                        ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.316      ; 2.800      ;
; 0.178 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.316      ; 2.800      ;
; 0.178 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.316      ; 2.800      ;
; 0.185 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.317      ; 2.808      ;
; 0.185 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.317      ; 2.808      ;
; 0.185 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.317      ; 2.808      ;
; 0.196 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 2.766      ;
; 0.196 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 2.766      ;
; 0.196 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 2.766      ;
; 0.196 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.264      ; 2.766      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.344 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.650      ;
; 1.344 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.650      ;
; 1.344 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.650      ;
; 1.344 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.650      ;
; 1.344 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.650      ;
; 1.344 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.650      ;
; 1.660 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.966      ;
; 1.660 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.966      ;
; 2.017 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.323      ;
; 2.017 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.323      ;
; 2.017 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.323      ;
; 2.017 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.323      ;
; 2.068 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.375      ;
; 2.070 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 2.391      ;
; 2.070 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 2.391      ;
; 2.070 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 2.391      ;
; 2.070 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 2.391      ;
; 2.070 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 2.391      ;
; 2.070 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 2.391      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.404      ;
; 2.401 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 2.723      ;
; 2.401 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 2.723      ;
; 2.401 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 2.723      ;
; 2.401 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 2.723      ;
; 2.401 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 2.723      ;
; 2.401 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 2.723      ;
; 2.728 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.623     ; 2.411      ;
; 2.748 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.638     ; 2.416      ;
; 2.748 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.638     ; 2.416      ;
; 3.043 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.627     ; 2.722      ;
; 3.079 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.622     ; 2.763      ;
; 3.079 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.622     ; 2.763      ;
; 3.079 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.611     ; 2.774      ;
; 3.079 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.611     ; 2.774      ;
; 3.079 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.622     ; 2.763      ;
; 3.079 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.622     ; 2.763      ;
; 3.094 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.621     ; 2.779      ;
; 3.137 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.641     ; 2.802      ;
; 3.137 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.641     ; 2.802      ;
; 3.137 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.641     ; 2.802      ;
; 3.137 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.641     ; 2.802      ;
; 3.138 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.639     ; 2.805      ;
; 3.138 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.639     ; 2.805      ;
; 3.138 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.639     ; 2.805      ;
; 3.138 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.639     ; 2.805      ;
; 3.138 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.639     ; 2.805      ;
; 3.144 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.638     ; 2.812      ;
; 3.144 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.638     ; 2.812      ;
; 3.163 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.643     ; 2.826      ;
; 3.163 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.643     ; 2.826      ;
; 3.163 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.643     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
; 3.164 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.644     ; 2.826      ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 8.660  ; 8.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 8.660  ; 8.660  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 6.927  ; 6.927  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 8.312  ; 8.312  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 5.475  ; 5.475  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 4.259  ; 4.259  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 16.492 ; 16.492 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 16.492 ; 16.492 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.475 ; 11.475 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 10.635 ; 10.635 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.848 ; 10.848 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.940 ; 10.940 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 11.031 ; 11.031 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.720 ; 10.720 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 11.475 ; 11.475 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.395 ; 10.395 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.356 ; 10.356 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+--------------------+------------+---------+---------+------------+-----------------+
; Data Port          ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------------+------------+---------+---------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -8.121  ; -8.121  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -8.121  ; -8.121  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -4.693  ; -4.693  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -5.017  ; -5.017  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -5.209  ; -5.209  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -3.993  ; -3.993  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -10.797 ; -10.797 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -10.797 ; -10.797 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -6.319  ; -6.319  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -6.319  ; -6.319  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -6.637  ; -6.637  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -7.130  ; -7.130  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -7.033  ; -7.033  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -6.824  ; -6.824  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -7.210  ; -7.210  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -6.724  ; -6.724  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -6.338  ; -6.338  ; Fall       ; w_cpuClock      ;
+--------------------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.289  ; 8.289  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.542  ; 8.542  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.745  ; 9.745  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 9.448  ; 9.448  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 9.284  ; 9.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 9.554  ; 9.554  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 9.151  ; 9.151  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 9.497  ; 9.497  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.745  ; 9.745  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 9.202  ; 9.202  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 9.554  ; 9.554  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.112  ; 8.112  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.952  ; 9.952  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.455  ; 9.455  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 9.453  ; 9.453  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 9.052  ; 9.052  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.559  ; 8.559  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.087  ; 8.087  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.573  ; 7.573  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.403  ; 8.403  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.438  ; 8.438  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.775  ; 8.775  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.409  ; 8.409  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 8.591  ; 8.591  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.274  ; 8.274  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 10.318 ; 10.318 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 6.042  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 6.384  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 7.390  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 10.318 ; 10.318 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 8.798  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.998  ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 15.852 ; 15.852 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 6.042  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 15.852 ; 15.852 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 14.745 ; 14.745 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 13.834 ; 13.834 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 12.792 ; 12.792 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 16.569 ; 16.569 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 14.816 ; 14.816 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.910 ; 15.910 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 15.437 ; 15.437 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 15.880 ; 15.880 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 15.552 ; 15.552 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 15.343 ; 15.343 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 16.569 ; 16.569 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 15.706 ; 15.706 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 16.135 ; 16.135 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 14.651 ; 14.651 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 13.794 ; 13.794 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 14.394 ; 14.394 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 15.906 ; 15.906 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 16.083 ; 16.083 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 15.819 ; 15.819 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 15.093 ; 15.093 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 15.872 ; 15.872 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 15.621 ; 15.621 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 15.331 ; 15.331 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 14.634 ; 14.634 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 16.135 ; 16.135 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 14.617 ; 14.617 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.346 ; 13.346 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 14.250 ; 14.250 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 14.614 ; 14.614 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 15.431 ; 15.431 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 17.516 ; 17.516 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 17.708 ; 17.708 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.289  ; 8.289  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.542  ; 8.542  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.151  ; 9.151  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 9.448  ; 9.448  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 9.284  ; 9.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 9.554  ; 9.554  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 9.151  ; 9.151  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 9.497  ; 9.497  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.745  ; 9.745  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 9.202  ; 9.202  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 9.554  ; 9.554  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.112  ; 8.112  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.952  ; 9.952  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.455  ; 9.455  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 9.453  ; 9.453  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 9.052  ; 9.052  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.559  ; 8.559  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.087  ; 8.087  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.573  ; 7.573  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.403  ; 8.403  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.438  ; 8.438  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.775  ; 8.775  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.409  ; 8.409  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 8.591  ; 8.591  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.274  ; 8.274  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 6.042  ; 10.318 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 6.042  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 6.384  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 7.390  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 10.318 ; 10.318 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 8.798  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.998  ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 8.891  ; 6.042  ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 6.042  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 11.221 ; 11.221 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 10.306 ; 6.384  ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 8.891  ; 7.390  ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 8.945  ; 8.945  ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 11.170 ; 11.170 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 11.338 ; 11.338 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 11.619 ; 11.619 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 11.449 ; 11.449 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 12.284 ; 12.284 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 11.649 ; 11.649 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 11.319 ; 11.319 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 12.500 ; 12.500 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 11.170 ; 11.170 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 8.934  ; 8.934  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 9.806  ; 9.806  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 8.934  ; 8.934  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 9.392  ; 9.392  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 11.925 ; 11.925 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 12.357 ; 12.357 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 12.393 ; 12.393 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 11.468 ; 11.468 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 11.885 ; 11.885 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 11.600 ; 11.600 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 11.493 ; 11.493 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 10.792 ; 10.792 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 12.111 ; 12.111 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 10.479 ; 10.479 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 9.706  ; 9.706  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 10.613 ; 10.613 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 10.183 ; 10.183 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 10.800 ; 10.800 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 8.798  ; 11.013 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 8.998  ; 11.204 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 15.517 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 16.257 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 16.648 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 16.663 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 16.663 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 16.663 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 16.247 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 15.517 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 15.517 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 9.166  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 9.906  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.297 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.312 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.312 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.312 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 9.896  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 9.166  ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.166  ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 15.517    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 16.257    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 16.648    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 16.663    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 16.663    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 16.663    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 16.247    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 15.517    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 15.517    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 9.166     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 9.906     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.297    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.312    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.312    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.312    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 9.896     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 9.166     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.166     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -5.157 ; -623.060      ;
; i_CLOCK_50 ; -5.149 ; -1839.716     ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.910 ; -12.078       ;
; w_cpuClock ; -0.061 ; -0.255        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.218 ; -5.878        ;
; w_cpuClock ; 0.535  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.323 ; 0.000         ;
; i_CLOCK_50 ; 0.585 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.000 ; -1978.820        ;
; w_cpuClock ; -0.500 ; -242.000         ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.157 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.825     ; 5.364      ;
; -5.114 ; cpu68:cpu1|op_code[4]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.825     ; 5.321      ;
; -5.100 ; cpu68:cpu1|op_code[7]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.825     ; 5.307      ;
; -5.077 ; cpu68:cpu1|op_code[3]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.817     ; 5.292      ;
; -5.042 ; cpu68:cpu1|op_code[1]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.819     ; 5.255      ;
; -5.027 ; cpu68:cpu1|op_code[2]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.817     ; 5.242      ;
; -5.025 ; cpu68:cpu1|op_code[6]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.823     ; 5.234      ;
; -5.007 ; cpu68:cpu1|op_code[0]                                                                                                  ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.819     ; 5.220      ;
; -4.949 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.864      ;
; -4.947 ; cpu68:cpu1|state.mul5_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.153     ; 5.826      ;
; -4.914 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.829      ;
; -4.909 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.814      ;
; -4.901 ; cpu68:cpu1|state.mul4_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.153     ; 5.780      ;
; -4.889 ; cpu68:cpu1|state.immediate16_state                                                                                     ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.112     ; 5.809      ;
; -4.880 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.235      ;
; -4.879 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.794      ;
; -4.874 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.779      ;
; -4.872 ; cpu68:cpu1|state.mul7_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.269     ; 5.635      ;
; -4.857 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.212      ;
; -4.844 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.759      ;
; -4.841 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.196      ;
; -4.841 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.012     ; 5.861      ;
; -4.839 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.744      ;
; -4.837 ; cpu68:cpu1|op_code[4]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.192      ;
; -4.836 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.012     ; 5.856      ;
; -4.823 ; cpu68:cpu1|op_code[7]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.178      ;
; -4.814 ; cpu68:cpu1|op_code[4]                                                                                                  ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.169      ;
; -4.809 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.724      ;
; -4.807 ; cpu68:cpu1|ea[0]                                                                                                       ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.818     ; 5.021      ;
; -4.804 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.709      ;
; -4.800 ; cpu68:cpu1|op_code[3]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.669     ; 5.163      ;
; -4.800 ; cpu68:cpu1|op_code[7]                                                                                                  ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.155      ;
; -4.799 ; cpu68:cpu1|state.indexed_state                                                                                         ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.112     ; 5.719      ;
; -4.798 ; cpu68:cpu1|op_code[4]                                                                                                  ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.153      ;
; -4.798 ; cpu68:cpu1|op_code[4]                                                                                                  ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.012     ; 5.818      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg0  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg1  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg2  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg3  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg4  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg5  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg6  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg7  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg8  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg9  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg10 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.796 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg11 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.568      ;
; -4.793 ; cpu68:cpu1|op_code[4]                                                                                                  ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.012     ; 5.813      ;
; -4.791 ; cpu68:cpu1|state.mul2_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.269     ; 5.554      ;
; -4.787 ; cpu68:cpu1|state.jmp_state                                                                                             ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.153     ; 5.666      ;
; -4.786 ; cpu68:cpu1|state.mul1_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.269     ; 5.549      ;
; -4.784 ; cpu68:cpu1|op_code[7]                                                                                                  ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.677     ; 5.139      ;
; -4.784 ; cpu68:cpu1|op_code[7]                                                                                                  ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.012     ; 5.804      ;
; -4.781 ; cpu68:cpu1|state.read16_state                                                                                          ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.153     ; 5.660      ;
; -4.779 ; cpu68:cpu1|op_code[7]                                                                                                  ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.012     ; 5.799      ;
; -4.774 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.689      ;
; -4.773 ; cpu68:cpu1|state.vect_hi_state                                                                                         ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.137     ; 5.668      ;
; -4.772 ; cpu68:cpu1|ea[0]                                                                                                       ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.818     ; 4.986      ;
; -4.769 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.674      ;
; -4.765 ; cpu68:cpu1|ea[0]                                                                                                       ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.808     ; 4.989      ;
; -4.765 ; cpu68:cpu1|op_code[1]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.671     ; 5.126      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg0  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg1  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg2  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg3  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg4  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg5  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg6  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg7  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg8  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg9  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg10 ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a5~porta_address_reg11 ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.760     ; 4.533      ;
; -4.761 ; cpu68:cpu1|op_code[3]                                                                                                  ; cpu68:cpu1|sp[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.669     ; 5.124      ;
; -4.761 ; cpu68:cpu1|op_code[3]                                                                                                  ; cpu68:cpu1|cc[0]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.004     ; 5.789      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg0  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg1  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg2  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg3  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg4  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg5  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg6  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg7  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg8  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg9  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg10 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.757 ; M6800_MIKBUG_60KB:rom1|altsyncram:altsyncram_component|altsyncram_kuf1:auto_generated|ram_block1a1~porta_address_reg11 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.791     ; 4.498      ;
; -4.756 ; cpu68:cpu1|op_code[3]                                                                                                  ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.004     ; 5.784      ;
; -4.750 ; cpu68:cpu1|op_code[2]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.669     ; 5.113      ;
; -4.748 ; cpu68:cpu1|op_code[6]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.675     ; 5.105      ;
; -4.747 ; cpu68:cpu1|state.mul6_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.269     ; 5.510      ;
; -4.742 ; cpu68:cpu1|op_code[1]                                                                                                  ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.671     ; 5.103      ;
; -4.741 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|md[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 5.763      ;
; -4.741 ; cpu68:cpu1|state.branch_state                                                                                          ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.153     ; 5.620      ;
; -4.739 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|ea[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.117     ; 5.654      ;
; -4.737 ; cpu68:cpu1|ea[0]                                                                                                       ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.818     ; 4.951      ;
; -4.734 ; cpu68:cpu1|state.pula_state                                                                                            ; cpu68:cpu1|pc[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.127     ; 5.639      ;
; -4.731 ; cpu68:cpu1|state.mul0_state                                                                                            ; cpu68:cpu1|sp[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.162     ; 5.601      ;
; -4.730 ; cpu68:cpu1|ea[0]                                                                                                       ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.808     ; 4.954      ;
; -4.730 ; cpu68:cpu1|op_code[0]                                                                                                  ; cpu68:cpu1|sp[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.671     ; 5.091      ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.149 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.183      ;
; -5.142 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.176      ;
; -5.124 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.154      ;
; -5.106 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.140      ;
; -5.099 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.133      ;
; -5.096 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 6.136      ;
; -5.089 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 6.129      ;
; -5.081 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.111      ;
; -5.079 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.145      ;
; -5.071 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 6.107      ;
; -5.040 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.070      ;
; -5.040 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.034      ; 6.073      ;
; -5.036 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.102      ;
; -5.033 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.034      ; 6.066      ;
; -5.026 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.073      ; 6.098      ;
; -5.015 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 6.044      ;
; -5.014 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.033      ; 6.046      ;
; -5.012 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.056      ;
; -5.012 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.056      ;
; -5.007 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.033      ; 6.039      ;
; -4.997 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.027      ;
; -4.995 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 6.045      ;
; -4.989 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.019      ;
; -4.989 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.023      ;
; -4.989 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 6.017      ;
; -4.987 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 6.023      ;
; -4.986 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.016      ;
; -4.984 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.018      ;
; -4.983 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 6.033      ;
; -4.981 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.035      ;
; -4.978 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.012      ;
; -4.973 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 6.003      ;
; -4.973 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.007      ;
; -4.971 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 6.005      ;
; -4.970 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.035      ;
; -4.969 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.013      ;
; -4.969 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.013      ;
; -4.968 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.998      ;
; -4.967 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.029      ;
; -4.963 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.017      ;
; -4.961 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.005      ;
; -4.959 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 6.009      ;
; -4.959 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 6.009      ;
; -4.958 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.020      ;
; -4.958 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.988      ;
; -4.956 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.000      ;
; -4.956 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.990      ;
; -4.955 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.020      ;
; -4.954 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.008      ;
; -4.953 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.019      ;
; -4.952 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.017      ;
; -4.952 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 6.002      ;
; -4.949 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.983      ;
; -4.946 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.976      ;
; -4.946 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.980      ;
; -4.944 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 6.008      ;
; -4.943 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.973      ;
; -4.942 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 5.998      ;
; -4.941 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.991      ;
; -4.941 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.975      ;
; -4.940 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.006      ;
; -4.940 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.990      ;
; -4.938 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.988      ;
; -4.938 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.992      ;
; -4.937 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.003      ;
; -4.936 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 5.972      ;
; -4.936 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 5.976      ;
; -4.935 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.969      ;
; -4.934 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.984      ;
; -4.933 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 5.969      ;
; -4.932 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.997      ;
; -4.932 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.976      ;
; -4.931 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.030      ; 5.960      ;
; -4.931 ; SBCTextDisplayRGB:vdu|cursorVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.961      ;
; -4.931 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 5.971      ;
; -4.930 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.995      ;
; -4.930 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 5.986      ;
; -4.930 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.960      ;
; -4.930 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.964      ;
; -4.928 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.988      ;
; -4.928 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.962      ;
; -4.926 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.034      ; 5.959      ;
; -4.925 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 5.965      ;
; -4.925 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.955      ;
; -4.924 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.986      ;
; -4.922 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.984      ;
; -4.920 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 5.986      ;
; -4.920 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 5.956      ;
; -4.920 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 5.960      ;
; -4.920 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.974      ;
; -4.919 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.034      ; 5.952      ;
; -4.918 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.041      ; 5.958      ;
; -4.918 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.962      ;
; -4.915 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.977      ;
; -4.915 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.037      ; 5.951      ;
; -4.915 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.977      ;
; -4.915 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.031      ; 5.945      ;
; -4.914 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.982      ;
; -4.913 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.957      ;
; -4.912 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.977      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                  ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.910 ; w_cpuClock                             ; bufferedUART:acia|func_reset           ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.419      ; 0.802      ;
; -0.875 ; w_cpuClock                             ; SBCTextDisplayRGB:vdu|func_reset       ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.419      ; 0.837      ;
; -0.617 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.414      ; 1.090      ;
; -0.617 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.414      ; 1.090      ;
; -0.617 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.414      ; 1.090      ;
; -0.617 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.414      ; 1.090      ;
; -0.432 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.276      ;
; -0.432 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.276      ;
; -0.432 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.276      ;
; -0.432 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.276      ;
; -0.420 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.285      ;
; -0.420 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.285      ;
; -0.420 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.285      ;
; -0.417 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.413      ; 1.289      ;
; -0.417 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.413      ; 1.289      ;
; -0.417 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.413      ; 1.289      ;
; -0.410 ; w_cpuClock                             ; bufferedUART:acia|func_reset           ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.419      ; 0.802      ;
; -0.404 ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.414      ; 1.303      ;
; -0.375 ; w_cpuClock                             ; SBCTextDisplayRGB:vdu|func_reset       ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.419      ; 0.837      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.337      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.337      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.337      ;
; -0.368 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.337      ;
; -0.364 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.416      ; 1.345      ;
; -0.364 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.416      ; 1.345      ;
; -0.343 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.414      ; 1.364      ;
; -0.333 ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.429      ; 1.389      ;
; -0.306 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.402      ;
; -0.117 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.414      ; 1.090      ;
; -0.117 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.414      ; 1.090      ;
; -0.117 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.414      ; 1.090      ;
; -0.117 ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.414      ; 1.090      ;
; 0.068  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.415      ; 1.276      ;
; 0.068  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.415      ; 1.276      ;
; 0.068  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.415      ; 1.276      ;
; 0.068  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.415      ; 1.276      ;
; 0.080  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.285      ;
; 0.080  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.285      ;
; 0.080  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.285      ;
; 0.083  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.413      ; 1.289      ;
; 0.083  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.413      ; 1.289      ;
; 0.083  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.413      ; 1.289      ;
; 0.096  ; w_cpuClock                             ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.414      ; 1.303      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.337      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.337      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.337      ;
; 0.132  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.412      ; 1.337      ;
; 0.136  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.416      ; 1.345      ;
; 0.136  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.416      ; 1.345      ;
; 0.157  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.414      ; 1.364      ;
; 0.167  ; w_cpuClock                             ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.429      ; 1.389      ;
; 0.194  ; w_cpuClock                             ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.415      ; 1.402      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive          ; SBCTextDisplayRGB:vdu|hActive          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive          ; SBCTextDisplayRGB:vdu|vActive          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]  ; SBCTextDisplayRGB:vdu|charScanLine[0]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]  ; SBCTextDisplayRGB:vdu|charScanLine[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]  ; SBCTextDisplayRGB:vdu|charScanLine[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]  ; SBCTextDisplayRGB:vdu|charScanLine[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10] ; SBCTextDisplayRGB:vdu|kbWriteTimer[10] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11] ; SBCTextDisplayRGB:vdu|kbWriteTimer[11] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12] ; SBCTextDisplayRGB:vdu|kbWriteTimer[12] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13] ; SBCTextDisplayRGB:vdu|kbWriteTimer[13] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14] ; SBCTextDisplayRGB:vdu|kbWriteTimer[14] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15] ; SBCTextDisplayRGB:vdu|kbWriteTimer[15] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16] ; SBCTextDisplayRGB:vdu|kbWriteTimer[16] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17] ; SBCTextDisplayRGB:vdu|kbWriteTimer[17] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18] ; SBCTextDisplayRGB:vdu|kbWriteTimer[18] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19] ; SBCTextDisplayRGB:vdu|kbWriteTimer[19] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21] ; SBCTextDisplayRGB:vdu|kbWriteTimer[21] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22] ; SBCTextDisplayRGB:vdu|kbWriteTimer[22] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23] ; SBCTextDisplayRGB:vdu|kbWriteTimer[23] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24] ; SBCTextDisplayRGB:vdu|kbWriteTimer[24] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25] ; SBCTextDisplayRGB:vdu|kbWriteTimer[25] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut        ; SBCTextDisplayRGB:vdu|ps2ClkOut        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered   ; SBCTextDisplayRGB:vdu|ps2ClkFiltered   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3] ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps          ; SBCTextDisplayRGB:vdu|ps2Caps          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll        ; SBCTextDisplayRGB:vdu|ps2Scroll        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num           ; SBCTextDisplayRGB:vdu|ps2Num           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity       ; SBCTextDisplayRGB:vdu|kbWRParity       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR           ; SBCTextDisplayRGB:vdu|n_kbWR           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20] ; SBCTextDisplayRGB:vdu|kbWriteTimer[20] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]   ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift         ; SBCTextDisplayRGB:vdu|ps2Shift         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; SBCTextDisplayRGB:vdu|kbInPointer[0]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; SBCTextDisplayRGB:vdu|kbInPointer[1]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; SBCTextDisplayRGB:vdu|kbInPointer[2]   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.061 ; bufferedUART:acia|txByteSent                 ; bufferedUART:acia|dataOut[1]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.634      ; 0.725      ;
; -0.060 ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[4]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.200      ; 0.792      ;
; -0.060 ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[6]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.200      ; 0.792      ;
; -0.056 ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[2]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.200      ; 0.796      ;
; -0.010 ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[7]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.713      ; 0.855      ;
; -0.008 ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[5]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.713      ; 0.857      ;
; 0.017  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[6]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.711      ; 0.880      ;
; 0.036  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[4]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.713      ; 0.901      ;
; 0.051  ; cpu68:cpu1|state.pula_state                  ; cpu68:cpu1|acca[3]                           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.695      ; 0.898      ;
; 0.062  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[2]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.705      ; 0.919      ;
; 0.066  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.193      ; 0.911      ;
; 0.108  ; bufferedUART:acia|rxBuffer~140               ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.619      ; 0.879      ;
; 0.109  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[3]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.705      ; 0.966      ;
; 0.113  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[0]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.631      ; 0.896      ;
; 0.130  ; cpu68:cpu1|state.rti_cc_state                ; cpu68:cpu1|cc[4]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.697      ; 0.979      ;
; 0.131  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.191      ; 0.974      ;
; 0.146  ; bufferedUART:acia|rxBuffer~103               ; bufferedUART:acia|dataOut[2]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.615      ; 0.913      ;
; 0.148  ; cpu68:cpu1|state.reset_state                 ; cpu68:cpu1|op_code[0]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.664      ; 0.964      ;
; 0.178  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[1]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.707      ; 1.037      ;
; 0.179  ; bufferedUART:acia|rxBuffer~107               ; bufferedUART:acia|dataOut[6]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.615      ; 0.946      ;
; 0.193  ; cpu68:cpu1|state.rti_accb_state              ; cpu68:cpu1|accb[0]                           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.686      ; 1.031      ;
; 0.202  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.162      ; 1.016      ;
; 0.203  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.162      ; 1.017      ;
; 0.204  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.636      ; 0.992      ;
; 0.206  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.162      ; 1.020      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[0]  ; debounce:DebounceResetSwitch|counter_out[0]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[1]  ; debounce:DebounceResetSwitch|counter_out[1]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[2]  ; debounce:DebounceResetSwitch|counter_out[2]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[3]  ; debounce:DebounceResetSwitch|counter_out[3]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[4]  ; debounce:DebounceResetSwitch|counter_out[4]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[5]  ; debounce:DebounceResetSwitch|counter_out[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[6]  ; debounce:DebounceResetSwitch|counter_out[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[7]  ; debounce:DebounceResetSwitch|counter_out[7]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[8]  ; debounce:DebounceResetSwitch|counter_out[8]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[9]  ; debounce:DebounceResetSwitch|counter_out[9]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[10] ; debounce:DebounceResetSwitch|counter_out[10] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[11] ; debounce:DebounceResetSwitch|counter_out[11] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[12] ; debounce:DebounceResetSwitch|counter_out[12] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[13] ; debounce:DebounceResetSwitch|counter_out[13] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[14] ; debounce:DebounceResetSwitch|counter_out[14] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[15] ; debounce:DebounceResetSwitch|counter_out[15] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[16] ; debounce:DebounceResetSwitch|counter_out[16] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[17] ; debounce:DebounceResetSwitch|counter_out[17] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[18] ; debounce:DebounceResetSwitch|counter_out[18] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; debounce:DebounceResetSwitch|counter_out[19] ; debounce:DebounceResetSwitch|counter_out[19] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[9]                             ; cpu68:cpu1|sp[9]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[8]                             ; cpu68:cpu1|sp[8]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[1]                             ; cpu68:cpu1|sp[1]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[2]                             ; cpu68:cpu1|sp[2]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[3]                             ; cpu68:cpu1|sp[3]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[4]                             ; cpu68:cpu1|sp[4]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[5]                             ; cpu68:cpu1|sp[5]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[13]                            ; cpu68:cpu1|sp[13]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[15]                            ; cpu68:cpu1|sp[15]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[12]                            ; cpu68:cpu1|sp[12]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[14]                            ; cpu68:cpu1|sp[14]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[6]                             ; cpu68:cpu1|sp[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[7]                             ; cpu68:cpu1|sp[7]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[10]                            ; cpu68:cpu1|sp[10]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[11]                            ; cpu68:cpu1|sp[11]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|state.int_wai_state               ; cpu68:cpu1|state.int_wai_state               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|sp[0]                             ; cpu68:cpu1|sp[0]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|cc[6]                             ; cpu68:cpu1|cc[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu68:cpu1|op_code[0]                        ; cpu68:cpu1|op_code[0]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; cpu68:cpu1|state.int_wai_state               ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.209      ; 1.079      ;
; 0.222  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[1]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.634      ; 1.008      ;
; 0.223  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[3]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.620      ; 0.995      ;
; 0.223  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[2]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.202      ; 1.077      ;
; 0.227  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[4]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.202      ; 1.081      ;
; 0.227  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|dataOut[6]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.202      ; 1.081      ;
; 0.230  ; bufferedUART:acia|rxBuffer~133               ; bufferedUART:acia|dataOut[0]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.614      ; 0.996      ;
; 0.237  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|dataOut[3]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.185      ; 1.074      ;
; 0.251  ; cpu68:cpu1|state.rti_accb_state              ; cpu68:cpu1|state.rti_acca_state              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|state.decode_state                ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; bufferedUART:acia|rxReadPointer[5]           ; bufferedUART:acia|rxReadPointer[5]           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; cpu68:cpu1|state.rti_acca_state              ; cpu68:cpu1|acca[3]                           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.695      ; 1.100      ;
; 0.256  ; debounce:DebounceResetSwitch|flipflops[0]    ; debounce:DebounceResetSwitch|flipflops[1]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.408      ;
; 0.259  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.558      ; 0.969      ;
; 0.260  ; debounce:DebounceResetSwitch|flipflops[1]    ; debounce:DebounceResetSwitch|counter_out[19] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.412      ;
; 0.263  ; cpu68:cpu1|state.mul_state                   ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.191      ; 1.106      ;
; 0.277  ; cpu68:cpu1|state.rti_cc_state                ; cpu68:cpu1|cc[5]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.696      ; 1.125      ;
; 0.285  ; SBCTextDisplayRGB:vdu|kbBuffer~49            ; SBCTextDisplayRGB:vdu|dataOut[3]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.588      ; 1.025      ;
; 0.285  ; bufferedUART:acia|rxBuffer~66                ; bufferedUART:acia|dataOut[5]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.614      ; 1.051      ;
; 0.293  ; cpu68:cpu1|state.pulx_hi_state               ; cpu68:cpu1|xreg[12]                          ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.686      ; 1.131      ;
; 0.300  ; cpu68:cpu1|md[8]                             ; cpu68:cpu1|md[9]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.452      ;
; 0.301  ; bufferedUART:acia|rxBuffer~129               ; bufferedUART:acia|dataOut[4]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.615      ; 1.068      ;
; 0.301  ; cpu68:cpu1|state.write16_state               ; cpu68:cpu1|state.write8_state                ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.453      ;
; 0.302  ; cpu68:cpu1|state.mulea_state                 ; bufferedUART:acia|dataOut[5]                 ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.193      ; 1.147      ;
; 0.308  ; cpu68:cpu1|state.decode_state                ; cpu68:cpu1|pc[0]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.712      ; 1.172      ;
; 0.308  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[0]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.707      ; 1.167      ;
; 0.317  ; bufferedUART:acia|rxBuffer~100               ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.616      ; 1.085      ;
; 0.317  ; cpu68:cpu1|state.mul4_state                  ; cpu68:cpu1|state.mul5_state                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.469      ;
; 0.321  ; cpu68:cpu1|state.rti_state                   ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.164      ; 1.137      ;
; 0.322  ; cpu68:cpu1|state.rti_state                   ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.164      ; 1.138      ;
; 0.323  ; cpu68:cpu1|state.vect_lo_state               ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; w_cpuClock   ; w_cpuClock  ; -0.500       ; 1.162      ; 1.137      ;
; 0.325  ; SBCTextDisplayRGB:vdu|kbBuffer~31            ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.585      ; 1.062      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.218 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.121     ; 1.129      ;
; -0.217 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.120     ; 1.129      ;
; -0.217 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.120     ; 1.129      ;
; -0.217 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.120     ; 1.129      ;
; -0.204 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.117     ; 1.119      ;
; -0.204 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.117     ; 1.119      ;
; -0.198 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.119     ; 1.111      ;
; -0.198 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.119     ; 1.111      ;
; -0.198 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.119     ; 1.111      ;
; -0.198 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.119     ; 1.111      ;
; -0.196 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.118     ; 1.110      ;
; -0.196 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.118     ; 1.110      ;
; -0.196 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.118     ; 1.110      ;
; -0.196 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.118     ; 1.110      ;
; -0.196 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.118     ; 1.110      ;
; -0.163 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.107     ; 1.088      ;
; -0.153 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.101     ; 1.084      ;
; -0.152 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.097     ; 1.087      ;
; -0.152 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.097     ; 1.087      ;
; -0.152 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.097     ; 1.087      ;
; -0.152 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.097     ; 1.087      ;
; -0.149 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.092     ; 1.089      ;
; -0.149 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.092     ; 1.089      ;
; -0.077 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.119     ; 0.990      ;
; -0.077 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.119     ; 0.990      ;
; -0.055 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.104     ; 0.983      ;
; -0.015 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.064      ;
; -0.015 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.064      ;
; -0.015 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.064      ;
; -0.015 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.064      ;
; -0.015 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.064      ;
; -0.015 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.064      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.071  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.020      ; 0.981      ;
; 0.072  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.960      ;
; 0.076  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.973      ;
; 0.076  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.973      ;
; 0.076  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.973      ;
; 0.076  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.973      ;
; 0.076  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.973      ;
; 0.076  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 0.973      ;
; 0.099  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.934      ;
; 0.099  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.934      ;
; 0.099  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.934      ;
; 0.099  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.934      ;
; 0.206  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.827      ;
; 0.206  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.827      ;
; 0.206  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.827      ;
; 0.295  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.737      ;
; 0.295  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.737      ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.535 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.597      ; 1.094      ;
; 0.535 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.597      ; 1.094      ;
; 0.535 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.597      ; 1.094      ;
; 0.535 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.597      ; 1.094      ;
; 0.555 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.631      ; 1.108      ;
; 0.555 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.631      ; 1.108      ;
; 0.555 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.631      ; 1.108      ;
; 0.557 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.632      ; 1.107      ;
; 0.557 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.632      ; 1.107      ;
; 0.557 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.632      ; 1.107      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                        ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.632      ; 1.107      ;
; 0.323 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.632      ; 1.107      ;
; 0.323 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.632      ; 1.107      ;
; 0.325 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.631      ; 1.108      ;
; 0.325 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.631      ; 1.108      ;
; 0.325 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.631      ; 1.108      ;
; 0.345 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.597      ; 1.094      ;
; 0.345 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.597      ; 1.094      ;
; 0.345 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.597      ; 1.094      ;
; 0.345 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.597      ; 1.094      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.737      ;
; 0.674 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.827      ;
; 0.674 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.827      ;
; 0.674 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.827      ;
; 0.781 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.934      ;
; 0.781 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.934      ;
; 0.781 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.934      ;
; 0.781 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.934      ;
; 0.804 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.973      ;
; 0.804 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.973      ;
; 0.804 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.973      ;
; 0.804 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.973      ;
; 0.804 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.973      ;
; 0.804 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 0.973      ;
; 0.808 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.960      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.809 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.020      ; 0.981      ;
; 0.895 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.064      ;
; 0.895 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.064      ;
; 0.895 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.064      ;
; 0.895 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.064      ;
; 0.895 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.064      ;
; 0.895 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.064      ;
; 0.935 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.104     ; 0.983      ;
; 0.957 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.119     ; 0.990      ;
; 0.957 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.119     ; 0.990      ;
; 1.029 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.092     ; 1.089      ;
; 1.029 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.092     ; 1.089      ;
; 1.032 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.097     ; 1.087      ;
; 1.032 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.097     ; 1.087      ;
; 1.032 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.097     ; 1.087      ;
; 1.032 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.097     ; 1.087      ;
; 1.033 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.101     ; 1.084      ;
; 1.043 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.107     ; 1.088      ;
; 1.076 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.118     ; 1.110      ;
; 1.076 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.118     ; 1.110      ;
; 1.076 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.118     ; 1.110      ;
; 1.076 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.118     ; 1.110      ;
; 1.076 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.118     ; 1.110      ;
; 1.078 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.119     ; 1.111      ;
; 1.078 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.119     ; 1.111      ;
; 1.078 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.119     ; 1.111      ;
; 1.078 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.119     ; 1.111      ;
; 1.084 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.117     ; 1.119      ;
; 1.084 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.117     ; 1.119      ;
; 1.097 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.120     ; 1.129      ;
; 1.097 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.120     ; 1.129      ;
; 1.097 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.120     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
; 1.098 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.121     ; 1.129      ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 3.325 ; 3.325 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 3.325 ; 3.325 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 2.944 ; 2.944 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 3.408 ; 3.408 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 2.468 ; 2.468 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 2.053 ; 2.053 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 6.274 ; 6.274 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 6.274 ; 6.274 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 4.688 ; 4.688 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.483 ; 4.483 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.582 ; 4.582 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.571 ; 4.571 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.605 ; 4.605 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.486 ; 4.486 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.688 ; 4.688 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.378 ; 4.378 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.323 ; 4.323 ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.139 ; -3.139 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.139 ; -3.139 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.092 ; -2.092 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.267 ; -2.267 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.348 ; -2.348 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.933 ; -1.933 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -4.018 ; -4.018 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -4.018 ; -4.018 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.666 ; -2.666 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.666 ; -2.666 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.818 ; -2.818 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.937 ; -2.937 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.911 ; -2.911 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.863 ; -2.863 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.951 ; -2.951 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.852 ; -2.852 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.700 ; -2.700 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.785 ; 3.785 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.833 ; 3.833 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 4.250 ; 4.250 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 4.166 ; 4.166 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 4.088 ; 4.088 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 4.173 ; 4.173 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 4.039 ; 4.039 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 4.140 ; 4.140 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.250 ; 4.250 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 4.072 ; 4.072 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 4.172 ; 4.172 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.755 ; 3.755 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.255 ; 4.255 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.068 ; 4.068 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 4.067 ; 4.067 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 4.093 ; 4.093 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.880 ; 3.880 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.706 ; 3.706 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.540 ; 3.540 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.801 ; 3.801 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.824 ; 3.824 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.915 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.808 ; 3.808 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.889 ; 3.889 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.779 ; 3.779 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 4.350 ; 4.350 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.505 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.568 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 2.919 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.350 ; 4.350 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 3.365 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.383 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 5.631 ; 5.631 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.505 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 5.631 ; 5.631 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 5.357 ; 5.357 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 5.085 ; 5.085 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 4.762 ; 4.762 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 6.027 ; 6.027 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 5.343 ; 5.343 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 5.832 ; 5.832 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 5.504 ; 5.504 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 5.658 ; 5.658 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 5.569 ; 5.569 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 5.552 ; 5.552 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 6.027 ; 6.027 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 5.536 ; 5.536 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 5.760 ; 5.760 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 5.242 ; 5.242 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 4.983 ; 4.983 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 5.217 ; 5.217 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 5.651 ; 5.651 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 5.760 ; 5.760 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 5.676 ; 5.676 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 5.404 ; 5.404 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 5.655 ; 5.655 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 5.600 ; 5.600 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 5.479 ; 5.479 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 5.282 ; 5.282 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 5.745 ; 5.745 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 5.228 ; 5.228 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 4.813 ; 4.813 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 5.071 ; 5.071 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 5.177 ; 5.177 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 5.478 ; 5.478 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 6.132 ; 6.132 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 6.150 ; 6.150 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.785 ; 3.785 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.833 ; 3.833 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 4.039 ; 4.039 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 4.166 ; 4.166 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 4.088 ; 4.088 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 4.173 ; 4.173 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 4.039 ; 4.039 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 4.140 ; 4.140 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.250 ; 4.250 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 4.072 ; 4.072 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 4.172 ; 4.172 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.755 ; 3.755 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.255 ; 4.255 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.068 ; 4.068 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 4.067 ; 4.067 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 4.093 ; 4.093 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.880 ; 3.880 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.706 ; 3.706 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.540 ; 3.540 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.801 ; 3.801 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.824 ; 3.824 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.915 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.808 ; 3.808 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.889 ; 3.889 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.779 ; 3.779 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 2.505 ; 4.350 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.505 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.568 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 2.919 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.350 ; 4.350 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 3.365 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.383 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 3.586 ; 2.505 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.505 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 4.281 ; 4.281 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 3.997 ; 2.568 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 3.589 ; 2.919 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 3.586 ; 3.586 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 4.255 ; 4.255 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.264 ; 4.264 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.726 ; 4.726 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.255 ; 4.255 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.583 ; 4.583 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.333 ; 4.333 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.331 ; 4.331 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 4.681 ; 4.681 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.505 ; 4.505 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.553 ; 3.553 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.825 ; 3.825 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.553 ; 3.553 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.730 ; 3.730 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.468 ; 4.468 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.656 ; 4.656 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.667 ; 4.667 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.327 ; 4.327 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.473 ; 4.473 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.413 ; 4.413 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 4.342 ; 4.342 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.108 ; 4.108 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.548 ; 4.548 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.016 ; 4.016 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.730 ; 3.730 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.992 ; 3.992 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.829 ; 3.829 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 4.128 ; 4.128 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 3.365 ; 4.232 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.383 ; 4.250 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 5.490 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.703 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 5.828 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 5.838 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 5.838 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 5.838 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 5.693 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 5.490 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 5.490 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 3.655 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.868 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.993 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.003 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.003 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.003 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.858 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 3.655 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 3.655 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 5.490     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.703     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 5.828     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 5.838     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 5.838     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 5.838     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 5.693     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 5.490     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 5.490     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 3.655     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.868     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.993     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.003     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.003     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.003     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.858     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 3.655     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 3.655     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -18.432   ; -0.998  ; -2.430   ; 0.178   ; -2.567              ;
;  i_CLOCK_50      ; -18.372   ; -0.998  ; -2.430   ; 0.585   ; -2.567              ;
;  w_cpuClock      ; -18.432   ; -0.428  ; 0.535    ; 0.178   ; -0.742              ;
; Design-wide TNS  ; -9998.022 ; -12.333 ; -115.847 ; 0.0     ; -3142.969           ;
;  i_CLOCK_50      ; -7518.090 ; -12.078 ; -115.847 ; 0.000   ; -2783.841           ;
;  w_cpuClock      ; -2479.932 ; -1.561  ; 0.000    ; 0.000   ; -359.128            ;
+------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 8.660  ; 8.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 8.660  ; 8.660  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 6.927  ; 6.927  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 8.312  ; 8.312  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 5.475  ; 5.475  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 4.259  ; 4.259  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 16.492 ; 16.492 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 16.492 ; 16.492 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.475 ; 11.475 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 10.635 ; 10.635 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.848 ; 10.848 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.940 ; 10.940 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 11.031 ; 11.031 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.720 ; 10.720 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 11.475 ; 11.475 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.395 ; 10.395 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.356 ; 10.356 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.139 ; -3.139 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.139 ; -3.139 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.092 ; -2.092 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.267 ; -2.267 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.348 ; -2.348 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.933 ; -1.933 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -4.018 ; -4.018 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -4.018 ; -4.018 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.666 ; -2.666 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.666 ; -2.666 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.818 ; -2.818 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.937 ; -2.937 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.911 ; -2.911 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.863 ; -2.863 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.951 ; -2.951 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.852 ; -2.852 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.700 ; -2.700 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.289  ; 8.289  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.542  ; 8.542  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.745  ; 9.745  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 9.448  ; 9.448  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 9.284  ; 9.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 9.554  ; 9.554  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 9.151  ; 9.151  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 9.497  ; 9.497  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.745  ; 9.745  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 9.202  ; 9.202  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 9.554  ; 9.554  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.112  ; 8.112  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.952  ; 9.952  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.455  ; 9.455  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 9.453  ; 9.453  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 9.052  ; 9.052  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.559  ; 8.559  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.087  ; 8.087  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.573  ; 7.573  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.403  ; 8.403  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.438  ; 8.438  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 8.775  ; 8.775  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 8.409  ; 8.409  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 8.591  ; 8.591  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 8.274  ; 8.274  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 10.318 ; 10.318 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 6.042  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 6.384  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 7.390  ;        ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 10.318 ; 10.318 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 8.798  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.998  ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 15.852 ; 15.852 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;        ; 6.042  ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 15.852 ; 15.852 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 14.745 ; 14.745 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 13.834 ; 13.834 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 12.792 ; 12.792 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 16.569 ; 16.569 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 14.816 ; 14.816 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.910 ; 15.910 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 15.437 ; 15.437 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 15.880 ; 15.880 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 15.552 ; 15.552 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 15.343 ; 15.343 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 16.569 ; 16.569 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 15.706 ; 15.706 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 16.135 ; 16.135 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 14.651 ; 14.651 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 13.794 ; 13.794 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 14.394 ; 14.394 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 15.906 ; 15.906 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 16.083 ; 16.083 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 15.819 ; 15.819 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 15.093 ; 15.093 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 15.872 ; 15.872 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 15.621 ; 15.621 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 15.331 ; 15.331 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 14.634 ; 14.634 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 16.135 ; 16.135 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 14.617 ; 14.617 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.346 ; 13.346 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 14.250 ; 14.250 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 14.614 ; 14.614 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 15.431 ; 15.431 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 17.516 ; 17.516 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 17.708 ; 17.708 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.785 ; 3.785 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.833 ; 3.833 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 4.039 ; 4.039 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 4.166 ; 4.166 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 4.088 ; 4.088 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 4.173 ; 4.173 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 4.039 ; 4.039 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 4.140 ; 4.140 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.250 ; 4.250 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 4.072 ; 4.072 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 4.172 ; 4.172 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.755 ; 3.755 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.255 ; 4.255 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.068 ; 4.068 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 4.067 ; 4.067 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 4.093 ; 4.093 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.880 ; 3.880 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.706 ; 3.706 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.540 ; 3.540 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.801 ; 3.801 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.824 ; 3.824 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.915 ; 3.915 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.808 ; 3.808 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.889 ; 3.889 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.779 ; 3.779 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; w_cpuClock ; 2.505 ; 4.350 ; Rise       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ; 2.505 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 2.568 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 2.919 ;       ; Rise       ; w_cpuClock      ;
;  J8IO8[5]             ; w_cpuClock ; 4.350 ; 4.350 ; Rise       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 3.365 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.383 ; Rise       ; w_cpuClock      ;
; J8IO8[*]              ; w_cpuClock ; 3.586 ; 2.505 ; Fall       ; w_cpuClock      ;
;  J8IO8[0]             ; w_cpuClock ;       ; 2.505 ; Fall       ; w_cpuClock      ;
;  J8IO8[1]             ; w_cpuClock ; 4.281 ; 4.281 ; Fall       ; w_cpuClock      ;
;  J8IO8[2]             ; w_cpuClock ; 3.997 ; 2.568 ; Fall       ; w_cpuClock      ;
;  J8IO8[3]             ; w_cpuClock ; 3.589 ; 2.919 ; Fall       ; w_cpuClock      ;
;  J8IO8[4]             ; w_cpuClock ; 3.586 ; 3.586 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 4.255 ; 4.255 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.264 ; 4.264 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.726 ; 4.726 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.255 ; 4.255 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.583 ; 4.583 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.333 ; 4.333 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.331 ; 4.331 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 4.681 ; 4.681 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.505 ; 4.505 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.553 ; 3.553 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.825 ; 3.825 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.553 ; 3.553 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.730 ; 3.730 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.468 ; 4.468 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.656 ; 4.656 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.667 ; 4.667 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.327 ; 4.327 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.473 ; 4.473 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.413 ; 4.413 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 4.342 ; 4.342 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.108 ; 4.108 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.548 ; 4.548 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.016 ; 4.016 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.730 ; 3.730 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 3.992 ; 3.992 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.829 ; 3.829 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 4.128 ; 4.128 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 3.365 ; 4.232 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.383 ; 4.250 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141692 ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36771    ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; w_cpuClock ; w_cpuClock ; 666      ; 1576     ; 640      ; 3069664  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141692 ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36771    ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; w_cpuClock ; w_cpuClock ; 666      ; 1576     ; 640      ; 3069664  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 362   ; 362  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 1604  ; 1604 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 15:58:59 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.432     -2479.932 w_cpuClock 
    Info (332119):   -18.372     -7518.090 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.998        -3.476 i_CLOCK_50 
    Info (332119):    -0.428        -1.561 w_cpuClock 
Info (332146): Worst-case recovery slack is -2.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.430      -115.847 i_CLOCK_50 
    Info (332119):     0.538         0.000 w_cpuClock 
Info (332146): Worst-case removal slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 w_cpuClock 
    Info (332119):     1.344         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2783.841 i_CLOCK_50 
    Info (332119):    -0.742      -359.128 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.157      -623.060 w_cpuClock 
    Info (332119):    -5.149     -1839.716 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.910
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.910       -12.078 i_CLOCK_50 
    Info (332119):    -0.061        -0.255 w_cpuClock 
Info (332146): Worst-case recovery slack is -0.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.218        -5.878 i_CLOCK_50 
    Info (332119):     0.535         0.000 w_cpuClock 
Info (332146): Worst-case removal slack is 0.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.323         0.000 w_cpuClock 
    Info (332119):     0.585         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1978.820 i_CLOCK_50 
    Info (332119):    -0.500      -242.000 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4571 megabytes
    Info: Processing ended: Fri Jun 25 15:59:02 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


