TimeQuest Timing Analyzer report for memory
Tue May 28 20:14:50 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 178.51 MHz ; 178.51 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.602 ; -34.224            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.653 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                      ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.602 ; ram96x8sync:paso2|RW~1845 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.897      ;
; -4.490 ; ram96x8sync:paso2|RW~1069 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.779      ;
; -4.455 ; ram96x8sync:paso2|RW~861  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.742      ;
; -4.394 ; ram96x8sync:paso2|RW~1013 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.696      ;
; -4.390 ; ram96x8sync:paso2|RW~1570 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.678      ;
; -4.387 ; ram96x8sync:paso2|RW~493  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.684      ;
; -4.346 ; ram96x8sync:paso2|RW~1701 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.628      ;
; -4.344 ; ram96x8sync:paso2|RW~1133 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.629      ;
; -4.325 ; ram96x8sync:paso2|RW~303  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.621      ;
; -4.314 ; ram96x8sync:paso2|RW~1397 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.608      ;
; -4.309 ; ram96x8sync:paso2|RW~891  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.588      ;
; -4.306 ; ram96x8sync:paso2|RW~977  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.575      ;
; -4.276 ; ram96x8sync:paso2|RW~1073 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.532      ;
; -4.265 ; ram96x8sync:paso2|RW~1077 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.547      ;
; -4.253 ; ram96x8sync:paso2|RW~787  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.327      ; 5.575      ;
; -4.237 ; ram96x8sync:paso2|RW~77   ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.525      ;
; -4.231 ; ram96x8sync:paso2|RW~1618 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.514      ;
; -4.228 ; ram96x8sync:paso2|RW~1185 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.482      ;
; -4.226 ; ram96x8sync:paso2|RW~935  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.530      ;
; -4.219 ; ram96x8sync:paso2|RW~760  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.501      ;
; -4.218 ; ram96x8sync:paso2|RW~803  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.324      ; 5.537      ;
; -4.208 ; ram96x8sync:paso2|RW~323  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.486      ;
; -4.201 ; ram96x8sync:paso2|RW~2037 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.496      ;
; -4.181 ; ram96x8sync:paso2|RW~299  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.488      ;
; -4.178 ; ram96x8sync:paso2|RW~338  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.471      ;
; -4.176 ; ram96x8sync:paso2|RW~1353 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.437      ;
; -4.170 ; ram96x8sync:paso2|RW~547  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.324      ; 5.489      ;
; -4.160 ; ram96x8sync:paso2|RW~1112 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.453      ;
; -4.158 ; ram96x8sync:paso2|RW~1461 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.450      ;
; -4.150 ; ram96x8sync:paso2|RW~1787 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.426      ;
; -4.149 ; ram96x8sync:paso2|RW~1746 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.429      ;
; -4.148 ; ram96x8sync:paso2|RW~1193 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.402      ;
; -4.144 ; ram96x8sync:paso2|RW~1059 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.409      ;
; -4.138 ; ram96x8sync:paso2|RW~363  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.311      ; 5.444      ;
; -4.138 ; ram96x8sync:paso2|RW~1433 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.405      ;
; -4.137 ; ram96x8sync:paso2|RW~1477 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.426      ;
; -4.123 ; ram96x8sync:paso2|RW~1402 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.410      ;
; -4.116 ; ram96x8sync:paso2|RW~1460 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.411      ;
; -4.107 ; ram96x8sync:paso2|RW~2002 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.400      ;
; -4.107 ; ram96x8sync:paso2|RW~827  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.404      ;
; -4.104 ; ram96x8sync:paso2|RW~1345 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.237      ; 5.336      ;
; -4.102 ; ram96x8sync:paso2|RW~1269 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.390      ;
; -4.098 ; ram96x8sync:paso2|RW~309  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.390      ;
; -4.093 ; ram96x8sync:paso2|RW~1265 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.355      ;
; -4.091 ; ram96x8sync:paso2|RW~1813 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.401      ;
; -4.091 ; ram96x8sync:paso2|RW~268  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.379      ;
; -4.089 ; ram96x8sync:paso2|RW~1141 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.360      ;
; -4.085 ; ram96x8sync:paso2|RW~427  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.381      ;
; -4.080 ; ram96x8sync:paso2|RW~1497 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.346      ;
; -4.077 ; ram96x8sync:paso2|RW~1165 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.365      ;
; -4.068 ; ram96x8sync:paso2|RW~1908 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.365      ;
; -4.062 ; ram96x8sync:paso2|RW~821  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.365      ;
; -4.061 ; ram96x8sync:paso2|RW~531  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.326      ; 5.382      ;
; -4.058 ; ram96x8sync:paso2|RW~571  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.355      ;
; -4.051 ; ram96x8sync:paso2|RW~117  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.352      ;
; -4.048 ; ram96x8sync:paso2|RW~1203 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.342      ;
; -4.039 ; ram96x8sync:paso2|RW~919  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.344      ;
; -4.038 ; ram96x8sync:paso2|RW~245  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.317      ;
; -4.036 ; ram96x8sync:paso2|RW~394  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.332      ;
; -4.035 ; ram96x8sync:paso2|RW~1909 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.329      ;
; -4.033 ; ram96x8sync:paso2|RW~88   ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.330      ;
; -4.032 ; ram96x8sync:paso2|RW~673  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.291      ;
; -4.028 ; ram96x8sync:paso2|RW~416  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.313      ;
; -4.025 ; ram96x8sync:paso2|RW~1658 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.308      ;
; -4.024 ; ram96x8sync:paso2|RW~810  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.317      ;
; -4.024 ; ram96x8sync:paso2|RW~2016 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.313      ;
; -4.021 ; ram96x8sync:paso2|RW~170  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.305      ;
; -4.020 ; ram96x8sync:paso2|RW~1856 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.303      ;
; -4.019 ; ram96x8sync:paso2|RW~1333 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.309      ;
; -4.018 ; ram96x8sync:paso2|RW~461  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.314      ;
; -4.016 ; ram96x8sync:paso2|RW~1525 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.273      ;
; -4.015 ; ram96x8sync:paso2|RW~565  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.311      ;
; -4.014 ; ram96x8sync:paso2|RW~1330 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.305      ;
; -4.008 ; ram96x8sync:paso2|RW~1448 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.261      ;
; -4.000 ; ram96x8sync:paso2|RW~657  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.259      ;
; -3.999 ; ram96x8sync:paso2|RW~1524 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.304      ;
; -3.998 ; ram96x8sync:paso2|RW~938  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.278      ;
; -3.997 ; ram96x8sync:paso2|RW~955  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.293      ;
; -3.989 ; ram96x8sync:paso2|RW~459  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.297      ;
; -3.985 ; ram96x8sync:paso2|RW~1394 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.277      ;
; -3.985 ; ram96x8sync:paso2|RW~1842 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.278      ;
; -3.984 ; ram96x8sync:paso2|RW~1898 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.250      ;
; -3.983 ; ram96x8sync:paso2|RW~1329 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.250      ;
; -3.981 ; ram96x8sync:paso2|RW~347  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.274      ;
; -3.976 ; ram96x8sync:paso2|RW~383  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.304      ; 5.275      ;
; -3.975 ; ram96x8sync:paso2|RW~1458 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.265      ;
; -3.974 ; ram96x8sync:paso2|RW~466  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.270      ;
; -3.973 ; ram96x8sync:paso2|RW~1344 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.256      ;
; -3.972 ; ram96x8sync:paso2|RW~1361 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.225      ;
; -3.972 ; ram96x8sync:paso2|RW~1301 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.262      ;
; -3.969 ; ram96x8sync:paso2|RW~1834 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.248      ;
; -3.968 ; ram96x8sync:paso2|RW~939  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.262      ;
; -3.966 ; ram96x8sync:paso2|RW~1091 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.231      ;
; -3.966 ; ram96x8sync:paso2|RW~1177 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.227      ;
; -3.965 ; ram96x8sync:paso2|RW~533  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.261      ;
; -3.962 ; ram96x8sync:paso2|RW~155  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.256      ;
; -3.958 ; ram96x8sync:paso2|RW~307  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.320      ; 5.273      ;
; -3.957 ; ram96x8sync:paso2|RW~430  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.248      ;
; -3.946 ; ram96x8sync:paso2|RW~1326 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.242      ;
; -3.943 ; ram96x8sync:paso2|RW~1559 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.229      ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                      ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.653 ; ram96x8sync:paso2|RW~1950 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.252      ;
; 1.750 ; ram96x8sync:paso2|RW~1622 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.341      ;
; 1.890 ; ram96x8sync:paso2|RW~2022 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.483      ;
; 1.898 ; ram96x8sync:paso2|RW~457  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.466      ;
; 1.923 ; ram96x8sync:paso2|RW~521  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.491      ;
; 1.924 ; ram96x8sync:paso2|RW~2029 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.511      ;
; 1.927 ; ram96x8sync:paso2|RW~1200 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.508      ;
; 1.930 ; ram96x8sync:paso2|RW~879  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.519      ;
; 1.952 ; ram96x8sync:paso2|RW~2040 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.548      ;
; 1.962 ; ram96x8sync:paso2|RW~780  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.547      ;
; 1.963 ; ram96x8sync:paso2|RW~2063 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.553      ;
; 1.965 ; ram96x8sync:paso2|RW~369  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.532      ;
; 1.970 ; ram96x8sync:paso2|RW~741  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.555      ;
; 1.979 ; ram96x8sync:paso2|RW~1539 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.576      ;
; 1.979 ; ram96x8sync:paso2|RW~1123 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.576      ;
; 1.981 ; ram96x8sync:paso2|RW~578  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.563      ;
; 1.985 ; ram96x8sync:paso2|RW~1574 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.581      ;
; 1.992 ; ram96x8sync:paso2|RW~1262 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.584      ;
; 1.994 ; ram96x8sync:paso2|RW~1548 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.580      ;
; 2.006 ; ram96x8sync:paso2|RW~1468 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.590      ;
; 2.022 ; ram96x8sync:paso2|RW~1966 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.622      ;
; 2.032 ; ram96x8sync:paso2|RW~1586 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.634      ;
; 2.033 ; ram96x8sync:paso2|RW~738  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.615      ;
; 2.036 ; ram96x8sync:paso2|RW~1958 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.629      ;
; 2.051 ; ram96x8sync:paso2|RW~1980 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.638      ;
; 2.058 ; ram96x8sync:paso2|RW~1804 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.101      ; 2.316      ;
; 2.067 ; ram96x8sync:paso2|RW~1508 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.654      ;
; 2.077 ; ram96x8sync:paso2|RW~505  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.647      ;
; 2.097 ; ram96x8sync:paso2|RW~2062 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.688      ;
; 2.104 ; ram96x8sync:paso2|RW~1798 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.690      ;
; 2.107 ; ram96x8sync:paso2|RW~1965 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.701      ;
; 2.116 ; ram96x8sync:paso2|RW~724  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.700      ;
; 2.117 ; ram96x8sync:paso2|RW~2051 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.717      ;
; 2.129 ; ram96x8sync:paso2|RW~2021 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.716      ;
; 2.129 ; ram96x8sync:paso2|RW~1773 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.715      ;
; 2.131 ; ram96x8sync:paso2|RW~1795 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.723      ;
; 2.139 ; ram96x8sync:paso2|RW~2047 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.101      ; 2.397      ;
; 2.141 ; ram96x8sync:paso2|RW~441  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.712      ;
; 2.144 ; ram96x8sync:paso2|RW~1836 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.728      ;
; 2.146 ; ram96x8sync:paso2|RW~2061 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.736      ;
; 2.148 ; ram96x8sync:paso2|RW~1446 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.103      ; 2.408      ;
; 2.150 ; ram96x8sync:paso2|RW~1730 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.752      ;
; 2.153 ; ram96x8sync:paso2|RW~1996 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.742      ;
; 2.154 ; ram96x8sync:paso2|RW~1740 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.740      ;
; 2.156 ; ram96x8sync:paso2|RW~1765 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.736      ;
; 2.157 ; ram96x8sync:paso2|RW~2030 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.750      ;
; 2.165 ; ram96x8sync:paso2|RW~1267 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.105      ; 2.427      ;
; 2.172 ; ram96x8sync:paso2|RW~1528 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.760      ;
; 2.174 ; ram96x8sync:paso2|RW~1163 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.474      ; 2.805      ;
; 2.184 ; ram96x8sync:paso2|RW~772  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.766      ;
; 2.196 ; ram96x8sync:paso2|RW~1682 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.797      ;
; 2.199 ; ram96x8sync:paso2|RW~2053 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.787      ;
; 2.200 ; ram96x8sync:paso2|RW~892  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.800      ;
; 2.200 ; ram96x8sync:paso2|RW~1766 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.071      ; 2.428      ;
; 2.206 ; ram96x8sync:paso2|RW~1646 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.796      ;
; 2.207 ; ram96x8sync:paso2|RW~2024 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.794      ;
; 2.208 ; ram96x8sync:paso2|RW~1852 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.793      ;
; 2.212 ; ram96x8sync:paso2|RW~773  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.792      ;
; 2.212 ; ram96x8sync:paso2|RW~1005 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.809      ;
; 2.215 ; ram96x8sync:paso2|RW~1742 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.805      ;
; 2.216 ; ram96x8sync:paso2|RW~388  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.813      ;
; 2.217 ; ram96x8sync:paso2|RW~488  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.811      ;
; 2.218 ; ram96x8sync:paso2|RW~1015 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.077      ; 2.452      ;
; 2.219 ; ram96x8sync:paso2|RW~633  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.788      ;
; 2.219 ; ram96x8sync:paso2|RW~740  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.806      ;
; 2.219 ; ram96x8sync:paso2|RW~348  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.811      ;
; 2.221 ; ram96x8sync:paso2|RW~1748 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.805      ;
; 2.222 ; ram96x8sync:paso2|RW~1948 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.817      ;
; 2.224 ; ram96x8sync:paso2|RW~1285 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.809      ;
; 2.225 ; ram96x8sync:paso2|RW~2020 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.814      ;
; 2.228 ; ram96x8sync:paso2|RW~646  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.825      ;
; 2.231 ; ram96x8sync:paso2|RW~360  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.825      ;
; 2.235 ; ram96x8sync:paso2|RW~1606 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.465      ; 2.857      ;
; 2.236 ; ram96x8sync:paso2|RW~987  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.841      ;
; 2.238 ; ram96x8sync:paso2|RW~590  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.833      ;
; 2.238 ; ram96x8sync:paso2|RW~1712 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.850      ;
; 2.239 ; ram96x8sync:paso2|RW~732  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.831      ;
; 2.242 ; ram96x8sync:paso2|RW~975  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.830      ;
; 2.245 ; ram96x8sync:paso2|RW~365  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.839      ;
; 2.245 ; ram96x8sync:paso2|RW~2035 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.853      ;
; 2.246 ; ram96x8sync:paso2|RW~1706 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.452      ; 2.855      ;
; 2.251 ; ram96x8sync:paso2|RW~1363 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.843      ;
; 2.251 ; ram96x8sync:paso2|RW~1195 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.844      ;
; 2.254 ; ram96x8sync:paso2|RW~1351 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.843      ;
; 2.254 ; ram96x8sync:paso2|RW~444  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.075      ; 2.486      ;
; 2.257 ; ram96x8sync:paso2|RW~1669 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.841      ;
; 2.263 ; ram96x8sync:paso2|RW~722  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.845      ;
; 2.264 ; ram96x8sync:paso2|RW~1594 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.455      ; 2.876      ;
; 2.268 ; ram96x8sync:paso2|RW~228  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.851      ;
; 2.268 ; ram96x8sync:paso2|RW~881  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.835      ;
; 2.274 ; ram96x8sync:paso2|RW~1993 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.833      ;
; 2.281 ; ram96x8sync:paso2|RW~1922 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.867      ;
; 2.281 ; ram96x8sync:paso2|RW~993  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.847      ;
; 2.283 ; ram96x8sync:paso2|RW~2057 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.844      ;
; 2.285 ; ram96x8sync:paso2|RW~1228 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.871      ;
; 2.288 ; ram96x8sync:paso2|RW~1663 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.873      ;
; 2.288 ; ram96x8sync:paso2|RW~706  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.870      ;
; 2.288 ; ram96x8sync:paso2|RW~1582 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.878      ;
; 2.292 ; ram96x8sync:paso2|RW~759  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.107      ; 2.556      ;
; 2.294 ; ram96x8sync:paso2|RW~1840 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.876      ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                           ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~100          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1002         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1003         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1004         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1005         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1006         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1007         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1008         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1009         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~101          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1012         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1013         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1014         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1015         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1016         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1017         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1018         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1019         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~102          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1020         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1021         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1022         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1023         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1024         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1025         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1026         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1027         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1028         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1029         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~103          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1030         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1031         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1032         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1033         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1034         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1035         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1036         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1037         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1038         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1039         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~104          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1040         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1041         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1042         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1043         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1044         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1045         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1046         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1047         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1048         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1049         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~105          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1050         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1051         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1052         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1053         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1054         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1055         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1056         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1057         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1058         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1059         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~106          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1060         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1061         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1062         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1063         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1064         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1065         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1066         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1067         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1068         ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.607 ; 10.124 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.875 ; 9.532  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.434 ; 8.919  ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.293 ; 8.592  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.607 ; 10.124 ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.401 ; 10.007 ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.819 ; 6.875  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.791 ; 9.337  ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.080 ; 6.849  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.706 ; 5.304  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.017 ; 4.582  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.214 ; 3.788  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.897 ; 4.442  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.728 ; 4.333  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.428 ; 5.030  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.538 ; 5.215  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.346 ; 3.947  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.706 ; 5.304  ; Rise       ; clock           ;
; writen      ; clock      ; 5.421 ; 6.113  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.051  ; 0.004  ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.981 ; -2.515 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.865 ; -2.390 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.581 ; -2.089 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.193 ; -2.627 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.379 ; -2.848 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.366 ; -0.422 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.879 ; -2.350 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.051  ; 0.004  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.909 ; -1.317 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.118 ; -1.518 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.909 ; -1.317 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.940 ; -1.343 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.265 ; -1.738 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.986 ; -1.396 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.118 ; -1.567 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.235 ; -1.700 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.111 ; -1.523 ; Rise       ; clock           ;
; writen      ; clock      ; -2.017 ; -2.465 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.535 ; 8.478 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.926 ; 7.985 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.943 ; 7.944 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.076 ; 8.031 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.535 ; 8.478 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.750 ; 7.728 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.446 ; 7.368 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.890 ; 7.864 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.500 ; 8.450 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.191 ; 6.210 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.854 ; 5.848 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.900 ; 5.949 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.957 ; 5.993 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.704 ; 5.743 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.191 ; 6.210 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 6.084 ; 6.135 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.875 ; 5.891 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.836 ; 5.837 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.878 ; 5.916 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.834 ; 5.874 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.878 ; 5.903 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.833 ; 5.842 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.832 ; 5.875 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.681 ; 5.719 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.875 ; 5.916 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.836 ; 5.885 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.595 ; 5.625 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.852 ; 5.784 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.717 ; 7.773 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.313 ; 6.260 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.064 ; 5.990 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.322 ; 6.274 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.056 ; 6.020 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 5.852 ; 5.784 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.298 ; 6.247 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 6.119 ; 6.065 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.585 ; 5.622 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.723 ; 5.716 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.767 ; 5.813 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.821 ; 5.854 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.585 ; 5.622 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.053 ; 6.071 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.944 ; 5.992 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.743 ; 5.756 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.712 ; 5.712 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.475 ; 5.501 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.703 ; 5.740 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.747 ; 5.768 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.709 ; 5.717 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.702 ; 5.741 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.563 ; 5.599 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.745 ; 5.781 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.705 ; 5.750 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.475 ; 5.501 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.720  ; 8.693  ; 9.297  ; 9.302  ;
; address[0]    ; data_out[1] ; 9.108  ; 9.109  ; 9.700  ; 9.680  ;
; address[0]    ; data_out[2] ; 9.222  ; 9.177  ; 9.773  ; 9.728  ;
; address[0]    ; data_out[3] ; 9.535  ; 9.474  ; 10.140 ; 10.083 ;
; address[0]    ; data_out[4] ; 9.259  ; 9.237  ; 9.809  ; 9.787  ;
; address[0]    ; data_out[5] ; 8.943  ; 8.874  ; 9.525  ; 9.447  ;
; address[0]    ; data_out[6] ; 9.020  ; 8.989  ; 9.606  ; 9.580  ;
; address[0]    ; data_out[7] ; 9.047  ; 8.997  ; 9.642  ; 9.592  ;
; address[1]    ; data_out[0] ;        ; 9.253  ; 9.827  ;        ;
; address[1]    ; data_out[1] ; 9.071  ; 9.072  ; 9.639  ; 9.619  ;
; address[1]    ; data_out[2] ; 9.185  ; 9.140  ; 9.712  ; 9.667  ;
; address[1]    ; data_out[3] ; 9.498  ; 9.437  ; 10.079 ; 10.022 ;
; address[1]    ; data_out[4] ; 9.222  ; 9.200  ; 9.748  ; 9.726  ;
; address[1]    ; data_out[5] ; 8.906  ; 8.837  ; 9.464  ; 9.386  ;
; address[1]    ; data_out[6] ; 8.983  ; 8.952  ; 9.545  ; 9.519  ;
; address[1]    ; data_out[7] ; 9.010  ; 8.960  ; 9.581  ; 9.531  ;
; address[2]    ; data_out[0] ;        ; 10.586 ; 11.091 ;        ;
; address[2]    ; data_out[1] ; 10.404 ; 10.405 ; 10.903 ; 10.883 ;
; address[2]    ; data_out[2] ; 10.518 ; 10.473 ; 10.976 ; 10.931 ;
; address[2]    ; data_out[3] ; 10.831 ; 10.770 ; 11.343 ; 11.286 ;
; address[2]    ; data_out[4] ; 10.555 ; 10.533 ; 11.012 ; 10.990 ;
; address[2]    ; data_out[5] ; 10.239 ; 10.170 ; 10.728 ; 10.650 ;
; address[2]    ; data_out[6] ; 10.316 ; 10.285 ; 10.809 ; 10.783 ;
; address[2]    ; data_out[7] ; 10.343 ; 10.293 ; 10.845 ; 10.795 ;
; address[3]    ; data_out[0] ;        ; 10.957 ; 11.575 ;        ;
; address[3]    ; data_out[1] ; 10.775 ; 10.776 ; 11.387 ; 11.367 ;
; address[3]    ; data_out[2] ; 10.889 ; 10.844 ; 11.460 ; 11.415 ;
; address[3]    ; data_out[3] ; 11.202 ; 11.141 ; 11.827 ; 11.770 ;
; address[3]    ; data_out[4] ; 10.926 ; 10.904 ; 11.496 ; 11.474 ;
; address[3]    ; data_out[5] ; 10.610 ; 10.541 ; 11.212 ; 11.134 ;
; address[3]    ; data_out[6] ; 10.687 ; 10.656 ; 11.293 ; 11.267 ;
; address[3]    ; data_out[7] ; 10.714 ; 10.664 ; 11.329 ; 11.279 ;
; address[4]    ; data_out[0] ; 10.643 ;        ;        ; 11.308 ;
; address[4]    ; data_out[1] ; 10.455 ; 10.435 ; 11.126 ; 11.127 ;
; address[4]    ; data_out[2] ; 10.528 ; 10.483 ; 11.240 ; 11.195 ;
; address[4]    ; data_out[3] ; 10.895 ; 10.838 ; 11.553 ; 11.492 ;
; address[4]    ; data_out[4] ; 10.564 ; 10.542 ; 11.277 ; 11.255 ;
; address[4]    ; data_out[5] ; 10.280 ; 10.202 ; 10.961 ; 10.892 ;
; address[4]    ; data_out[6] ; 10.361 ; 10.335 ; 11.038 ; 11.007 ;
; address[4]    ; data_out[7] ; 10.397 ; 10.347 ; 11.065 ; 11.015 ;
; address[5]    ; data_out[0] ; 8.469  ; 8.768  ; 8.726  ; 8.532  ;
; address[5]    ; data_out[1] ; 8.281  ; 8.261  ; 8.350  ; 8.351  ;
; address[5]    ; data_out[2] ; 8.354  ; 8.309  ; 8.464  ; 8.419  ;
; address[5]    ; data_out[3] ; 8.721  ; 8.664  ; 8.777  ; 8.716  ;
; address[5]    ; data_out[4] ; 8.390  ; 8.368  ; 8.501  ; 8.479  ;
; address[5]    ; data_out[5] ; 8.106  ; 8.028  ; 8.185  ; 8.116  ;
; address[5]    ; data_out[6] ; 8.187  ; 8.161  ; 8.262  ; 8.231  ;
; address[5]    ; data_out[7] ; 8.223  ; 8.173  ; 8.289  ; 8.239  ;
; address[6]    ; data_out[0] ; 10.401 ; 10.660 ; 11.110 ; 11.031 ;
; address[6]    ; data_out[1] ; 10.371 ; 10.351 ; 11.037 ; 11.038 ;
; address[6]    ; data_out[2] ; 10.444 ; 10.399 ; 11.151 ; 11.106 ;
; address[6]    ; data_out[3] ; 10.811 ; 10.754 ; 11.464 ; 11.403 ;
; address[6]    ; data_out[4] ; 10.480 ; 10.458 ; 11.188 ; 11.166 ;
; address[6]    ; data_out[5] ; 10.196 ; 10.118 ; 10.872 ; 10.803 ;
; address[6]    ; data_out[6] ; 10.277 ; 10.251 ; 10.949 ; 10.918 ;
; address[6]    ; data_out[7] ; 10.313 ; 10.263 ; 10.976 ; 10.926 ;
; address[7]    ; data_out[0] ; 9.047  ;        ;        ; 9.141  ;
; address[7]    ; data_out[1] ; 7.701  ; 7.681  ; 7.710  ; 7.711  ;
; address[7]    ; data_out[2] ; 7.774  ; 7.729  ; 7.824  ; 7.779  ;
; address[7]    ; data_out[3] ; 8.141  ; 8.084  ; 8.137  ; 8.076  ;
; address[7]    ; data_out[4] ; 7.810  ; 7.788  ; 7.861  ; 7.839  ;
; address[7]    ; data_out[5] ; 7.526  ; 7.448  ; 7.545  ; 7.476  ;
; address[7]    ; data_out[6] ; 7.607  ; 7.581  ; 7.622  ; 7.591  ;
; address[7]    ; data_out[7] ; 7.643  ; 7.593  ; 7.649  ; 7.599  ;
; port_in_00[0] ; data_out[0] ; 7.521  ;        ;        ; 7.917  ;
; port_in_00[1] ; data_out[1] ; 6.834  ;        ;        ; 7.208  ;
; port_in_00[2] ; data_out[2] ; 6.647  ;        ;        ; 7.017  ;
; port_in_00[3] ; data_out[3] ; 6.981  ;        ;        ; 7.337  ;
; port_in_00[4] ; data_out[4] ; 6.258  ;        ;        ; 6.624  ;
; port_in_00[5] ; data_out[5] ; 6.851  ;        ;        ; 7.291  ;
; port_in_00[6] ; data_out[6] ; 6.900  ;        ;        ; 7.261  ;
; port_in_00[7] ; data_out[7] ; 6.489  ;        ;        ; 6.847  ;
; port_in_01[0] ; data_out[0] ; 7.518  ;        ;        ; 7.957  ;
; port_in_01[1] ; data_out[1] ; 6.499  ;        ;        ; 6.847  ;
; port_in_01[2] ; data_out[2] ; 6.400  ;        ;        ; 6.730  ;
; port_in_01[3] ; data_out[3] ; 6.832  ;        ;        ; 7.164  ;
; port_in_01[4] ; data_out[4] ; 6.384  ;        ;        ; 6.735  ;
; port_in_01[5] ; data_out[5] ; 6.635  ;        ;        ; 7.013  ;
; port_in_01[6] ; data_out[6] ; 6.550  ;        ;        ; 6.881  ;
; port_in_01[7] ; data_out[7] ; 6.727  ;        ;        ; 7.060  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.480  ; 8.452  ; 9.042  ; 9.044  ;
; address[0]    ; data_out[1] ; 8.771  ; 8.718  ; 9.356  ; 9.303  ;
; address[0]    ; data_out[2] ; 8.878  ; 8.832  ; 9.432  ; 9.358  ;
; address[0]    ; data_out[3] ; 9.191  ; 9.068  ; 9.694  ; 9.646  ;
; address[0]    ; data_out[4] ; 8.910  ; 8.805  ; 9.427  ; 9.391  ;
; address[0]    ; data_out[5] ; 8.601  ; 8.524  ; 9.162  ; 9.094  ;
; address[0]    ; data_out[6] ; 8.713  ; 8.647  ; 9.280  ; 9.223  ;
; address[0]    ; data_out[7] ; 8.739  ; 8.672  ; 9.310  ; 9.252  ;
; address[1]    ; data_out[0] ;        ; 8.935  ; 9.512  ;        ;
; address[1]    ; data_out[1] ; 8.304  ; 8.220  ; 8.868  ; 8.793  ;
; address[1]    ; data_out[2] ; 8.430  ; 8.350  ; 8.942  ; 8.889  ;
; address[1]    ; data_out[3] ; 8.628  ; 8.516  ; 9.133  ; 9.080  ;
; address[1]    ; data_out[4] ; 8.052  ; 7.978  ; 8.616  ; 8.551  ;
; address[1]    ; data_out[5] ; 8.193  ; 8.152  ; 8.744  ; 8.660  ;
; address[1]    ; data_out[6] ; 8.177  ; 8.091  ; 8.724  ; 8.647  ;
; address[1]    ; data_out[7] ; 8.444  ; 8.338  ; 8.949  ; 8.902  ;
; address[2]    ; data_out[0] ;        ; 10.215 ; 10.726 ;        ;
; address[2]    ; data_out[1] ; 9.584  ; 9.500  ; 10.082 ; 10.007 ;
; address[2]    ; data_out[2] ; 9.710  ; 9.630  ; 10.156 ; 10.103 ;
; address[2]    ; data_out[3] ; 9.908  ; 9.796  ; 10.347 ; 10.294 ;
; address[2]    ; data_out[4] ; 9.332  ; 9.258  ; 9.830  ; 9.765  ;
; address[2]    ; data_out[5] ; 9.473  ; 9.432  ; 9.958  ; 9.874  ;
; address[2]    ; data_out[6] ; 9.457  ; 9.371  ; 9.938  ; 9.861  ;
; address[2]    ; data_out[7] ; 9.724  ; 9.618  ; 10.163 ; 10.116 ;
; address[3]    ; data_out[0] ;        ; 10.570 ; 11.190 ;        ;
; address[3]    ; data_out[1] ; 9.939  ; 9.855  ; 10.546 ; 10.471 ;
; address[3]    ; data_out[2] ; 10.065 ; 9.985  ; 10.620 ; 10.567 ;
; address[3]    ; data_out[3] ; 10.263 ; 10.151 ; 10.811 ; 10.758 ;
; address[3]    ; data_out[4] ; 9.687  ; 9.613  ; 10.294 ; 10.229 ;
; address[3]    ; data_out[5] ; 9.828  ; 9.787  ; 10.422 ; 10.338 ;
; address[3]    ; data_out[6] ; 9.812  ; 9.726  ; 10.402 ; 10.325 ;
; address[3]    ; data_out[7] ; 10.079 ; 9.973  ; 10.627 ; 10.580 ;
; address[4]    ; data_out[0] ; 10.288 ;        ;        ; 10.916 ;
; address[4]    ; data_out[1] ; 9.644  ; 9.569  ; 10.285 ; 10.201 ;
; address[4]    ; data_out[2] ; 9.718  ; 9.665  ; 10.411 ; 10.331 ;
; address[4]    ; data_out[3] ; 9.909  ; 9.856  ; 10.609 ; 10.497 ;
; address[4]    ; data_out[4] ; 9.392  ; 9.327  ; 10.033 ; 9.959  ;
; address[4]    ; data_out[5] ; 9.520  ; 9.436  ; 10.174 ; 10.133 ;
; address[4]    ; data_out[6] ; 9.500  ; 9.423  ; 10.158 ; 10.072 ;
; address[4]    ; data_out[7] ; 9.725  ; 9.678  ; 10.425 ; 10.319 ;
; address[5]    ; data_out[0] ; 7.138  ; 8.466  ; 8.462  ; 7.220  ;
; address[5]    ; data_out[1] ; 6.891  ; 6.816  ; 6.974  ; 6.890  ;
; address[5]    ; data_out[2] ; 6.965  ; 6.912  ; 7.100  ; 7.020  ;
; address[5]    ; data_out[3] ; 7.156  ; 7.103  ; 7.298  ; 7.186  ;
; address[5]    ; data_out[4] ; 6.639  ; 6.574  ; 6.722  ; 6.648  ;
; address[5]    ; data_out[5] ; 6.767  ; 6.683  ; 6.863  ; 6.822  ;
; address[5]    ; data_out[6] ; 6.747  ; 6.670  ; 6.847  ; 6.761  ;
; address[5]    ; data_out[7] ; 6.972  ; 6.925  ; 7.114  ; 7.008  ;
; address[6]    ; data_out[0] ; 9.398  ; 10.273 ; 10.745 ; 10.029 ;
; address[6]    ; data_out[1] ; 8.558  ; 8.483  ; 9.190  ; 9.106  ;
; address[6]    ; data_out[2] ; 8.632  ; 8.579  ; 9.316  ; 9.236  ;
; address[6]    ; data_out[3] ; 8.823  ; 8.770  ; 9.514  ; 9.402  ;
; address[6]    ; data_out[4] ; 8.306  ; 8.241  ; 8.938  ; 8.864  ;
; address[6]    ; data_out[5] ; 8.434  ; 8.350  ; 9.079  ; 9.038  ;
; address[6]    ; data_out[6] ; 8.414  ; 8.337  ; 9.063  ; 8.977  ;
; address[6]    ; data_out[7] ; 8.639  ; 8.592  ; 9.330  ; 9.224  ;
; address[7]    ; data_out[0] ; 6.755  ;        ;        ; 6.843  ;
; address[7]    ; data_out[1] ; 6.482  ; 6.407  ; 6.508  ; 6.424  ;
; address[7]    ; data_out[2] ; 6.556  ; 6.503  ; 6.634  ; 6.554  ;
; address[7]    ; data_out[3] ; 6.747  ; 6.694  ; 6.832  ; 6.720  ;
; address[7]    ; data_out[4] ; 6.230  ; 6.165  ; 6.256  ; 6.182  ;
; address[7]    ; data_out[5] ; 6.358  ; 6.274  ; 6.397  ; 6.356  ;
; address[7]    ; data_out[6] ; 6.338  ; 6.261  ; 6.381  ; 6.295  ;
; address[7]    ; data_out[7] ; 6.563  ; 6.516  ; 6.648  ; 6.542  ;
; port_in_00[0] ; data_out[0] ; 7.328  ;        ;        ; 7.712  ;
; port_in_00[1] ; data_out[1] ; 6.661  ;        ;        ; 7.019  ;
; port_in_00[2] ; data_out[2] ; 6.447  ;        ;        ; 6.808  ;
; port_in_00[3] ; data_out[3] ; 6.804  ;        ;        ; 7.152  ;
; port_in_00[4] ; data_out[4] ; 6.109  ;        ;        ; 6.466  ;
; port_in_00[5] ; data_out[5] ; 6.677  ;        ;        ; 7.099  ;
; port_in_00[6] ; data_out[6] ; 6.725  ;        ;        ; 7.077  ;
; port_in_00[7] ; data_out[7] ; 6.331  ;        ;        ; 6.680  ;
; port_in_01[0] ; data_out[0] ; 7.289  ;        ;        ; 7.713  ;
; port_in_01[1] ; data_out[1] ; 6.340  ;        ;        ; 6.680  ;
; port_in_01[2] ; data_out[2] ; 6.245  ;        ;        ; 6.567  ;
; port_in_01[3] ; data_out[3] ; 6.663  ;        ;        ; 6.987  ;
; port_in_01[4] ; data_out[4] ; 6.230  ;        ;        ; 6.567  ;
; port_in_01[5] ; data_out[5] ; 6.471  ;        ;        ; 6.840  ;
; port_in_01[6] ; data_out[6] ; 6.387  ;        ;        ; 6.709  ;
; port_in_01[7] ; data_out[7] ; 6.561  ;        ;        ; 6.886  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 197.32 MHz ; 197.32 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.068 ; -30.234           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.512 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                       ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.068 ; ram96x8sync:paso2|RW~1845 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.331      ;
; -3.949 ; ram96x8sync:paso2|RW~1069 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.206      ;
; -3.888 ; ram96x8sync:paso2|RW~1570 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.147      ;
; -3.879 ; ram96x8sync:paso2|RW~493  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.145      ;
; -3.877 ; ram96x8sync:paso2|RW~1701 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.131      ;
; -3.875 ; ram96x8sync:paso2|RW~861  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.131      ;
; -3.849 ; ram96x8sync:paso2|RW~1133 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.104      ;
; -3.845 ; ram96x8sync:paso2|RW~1013 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.114      ;
; -3.824 ; ram96x8sync:paso2|RW~977  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.068      ;
; -3.813 ; ram96x8sync:paso2|RW~303  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.073      ;
; -3.801 ; ram96x8sync:paso2|RW~891  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.050      ;
; -3.760 ; ram96x8sync:paso2|RW~1077 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.014      ;
; -3.749 ; ram96x8sync:paso2|RW~1397 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.012      ;
; -3.728 ; ram96x8sync:paso2|RW~1073 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.240      ; 4.963      ;
; -3.727 ; ram96x8sync:paso2|RW~787  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.016      ;
; -3.721 ; ram96x8sync:paso2|RW~1618 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.974      ;
; -3.712 ; ram96x8sync:paso2|RW~935  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.980      ;
; -3.709 ; ram96x8sync:paso2|RW~1112 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.970      ;
; -3.704 ; ram96x8sync:paso2|RW~77   ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.962      ;
; -3.681 ; ram96x8sync:paso2|RW~760  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.932      ;
; -3.670 ; ram96x8sync:paso2|RW~1460 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.935      ;
; -3.668 ; ram96x8sync:paso2|RW~1746 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.918      ;
; -3.666 ; ram96x8sync:paso2|RW~338  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.929      ;
; -3.660 ; ram96x8sync:paso2|RW~363  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.934      ;
; -3.657 ; ram96x8sync:paso2|RW~1185 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.235      ; 4.887      ;
; -3.657 ; ram96x8sync:paso2|RW~803  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.291      ; 4.943      ;
; -3.656 ; ram96x8sync:paso2|RW~323  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.903      ;
; -3.650 ; ram96x8sync:paso2|RW~2037 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.913      ;
; -3.642 ; ram96x8sync:paso2|RW~299  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.916      ;
; -3.640 ; ram96x8sync:paso2|RW~1813 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.283      ; 4.918      ;
; -3.638 ; ram96x8sync:paso2|RW~268  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.896      ;
; -3.632 ; ram96x8sync:paso2|RW~547  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.291      ; 4.918      ;
; -3.613 ; ram96x8sync:paso2|RW~1141 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.855      ;
; -3.612 ; ram96x8sync:paso2|RW~1353 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.849      ;
; -3.607 ; ram96x8sync:paso2|RW~1402 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.864      ;
; -3.606 ; ram96x8sync:paso2|RW~427  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.870      ;
; -3.601 ; ram96x8sync:paso2|RW~1477 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.861      ;
; -3.599 ; ram96x8sync:paso2|RW~1787 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.845      ;
; -3.598 ; ram96x8sync:paso2|RW~1461 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.860      ;
; -3.590 ; ram96x8sync:paso2|RW~1059 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.240      ; 4.825      ;
; -3.582 ; ram96x8sync:paso2|RW~2002 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.844      ;
; -3.578 ; ram96x8sync:paso2|RW~1193 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.235      ; 4.808      ;
; -3.572 ; ram96x8sync:paso2|RW~531  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.294      ; 4.861      ;
; -3.570 ; ram96x8sync:paso2|RW~309  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.830      ;
; -3.567 ; ram96x8sync:paso2|RW~1269 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.825      ;
; -3.567 ; ram96x8sync:paso2|RW~919  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.835      ;
; -3.562 ; ram96x8sync:paso2|RW~1203 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.827      ;
; -3.562 ; ram96x8sync:paso2|RW~1433 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.805      ;
; -3.560 ; ram96x8sync:paso2|RW~1497 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.803      ;
; -3.556 ; ram96x8sync:paso2|RW~1908 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.822      ;
; -3.553 ; ram96x8sync:paso2|RW~1345 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.215      ; 4.763      ;
; -3.548 ; ram96x8sync:paso2|RW~821  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.821      ;
; -3.548 ; ram96x8sync:paso2|RW~416  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.802      ;
; -3.545 ; ram96x8sync:paso2|RW~88   ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.810      ;
; -3.541 ; ram96x8sync:paso2|RW~1165 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.800      ;
; -3.540 ; ram96x8sync:paso2|RW~1525 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.233      ; 4.768      ;
; -3.538 ; ram96x8sync:paso2|RW~394  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.804      ;
; -3.537 ; ram96x8sync:paso2|RW~827  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.805      ;
; -3.533 ; ram96x8sync:paso2|RW~1265 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.772      ;
; -3.531 ; ram96x8sync:paso2|RW~673  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.767      ;
; -3.529 ; ram96x8sync:paso2|RW~170  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.784      ;
; -3.529 ; ram96x8sync:paso2|RW~117  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.800      ;
; -3.526 ; ram96x8sync:paso2|RW~657  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.762      ;
; -3.522 ; ram96x8sync:paso2|RW~1909 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.785      ;
; -3.519 ; ram96x8sync:paso2|RW~245  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.768      ;
; -3.516 ; ram96x8sync:paso2|RW~1658 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.769      ;
; -3.511 ; ram96x8sync:paso2|RW~1524 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.786      ;
; -3.507 ; ram96x8sync:paso2|RW~571  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.775      ;
; -3.506 ; ram96x8sync:paso2|RW~810  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.769      ;
; -3.500 ; ram96x8sync:paso2|RW~459  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.281      ; 4.776      ;
; -3.499 ; ram96x8sync:paso2|RW~1448 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.230      ; 4.724      ;
; -3.499 ; ram96x8sync:paso2|RW~1856 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.752      ;
; -3.495 ; ram96x8sync:paso2|RW~565  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.760      ;
; -3.494 ; ram96x8sync:paso2|RW~2016 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.751      ;
; -3.492 ; ram96x8sync:paso2|RW~127  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.753      ;
; -3.491 ; ram96x8sync:paso2|RW~1330 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.752      ;
; -3.490 ; ram96x8sync:paso2|RW~1394 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.752      ;
; -3.487 ; ram96x8sync:paso2|RW~466  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.753      ;
; -3.486 ; ram96x8sync:paso2|RW~533  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.751      ;
; -3.485 ; ram96x8sync:paso2|RW~383  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.749      ;
; -3.484 ; ram96x8sync:paso2|RW~461  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.749      ;
; -3.480 ; ram96x8sync:paso2|RW~938  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.730      ;
; -3.473 ; ram96x8sync:paso2|RW~955  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.738      ;
; -3.472 ; ram96x8sync:paso2|RW~347  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.733      ;
; -3.468 ; ram96x8sync:paso2|RW~1329 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.711      ;
; -3.467 ; ram96x8sync:paso2|RW~1458 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.728      ;
; -3.466 ; ram96x8sync:paso2|RW~1745 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.698      ;
; -3.461 ; ram96x8sync:paso2|RW~1326 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.722      ;
; -3.461 ; ram96x8sync:paso2|RW~1834 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.711      ;
; -3.460 ; ram96x8sync:paso2|RW~939  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.722      ;
; -3.460 ; ram96x8sync:paso2|RW~1333 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.719      ;
; -3.460 ; ram96x8sync:paso2|RW~1559 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.714      ;
; -3.458 ; ram96x8sync:paso2|RW~65   ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.701      ;
; -3.458 ; ram96x8sync:paso2|RW~430  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.715      ;
; -3.456 ; ram96x8sync:paso2|RW~1344 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.709      ;
; -3.449 ; ram96x8sync:paso2|RW~1361 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.235      ; 4.679      ;
; -3.448 ; ram96x8sync:paso2|RW~198  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.234      ; 4.677      ;
; -3.448 ; ram96x8sync:paso2|RW~95   ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.709      ;
; -3.445 ; ram96x8sync:paso2|RW~1842 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.707      ;
; -3.444 ; ram96x8sync:paso2|RW~155  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.706      ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                       ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.512 ; ram96x8sync:paso2|RW~1950 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.049      ;
; 1.590 ; ram96x8sync:paso2|RW~1622 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.120      ;
; 1.721 ; ram96x8sync:paso2|RW~2022 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.253      ;
; 1.736 ; ram96x8sync:paso2|RW~457  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.252      ;
; 1.745 ; ram96x8sync:paso2|RW~2029 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.274      ;
; 1.746 ; ram96x8sync:paso2|RW~521  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.262      ;
; 1.762 ; ram96x8sync:paso2|RW~1200 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.284      ;
; 1.769 ; ram96x8sync:paso2|RW~879  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.296      ;
; 1.778 ; ram96x8sync:paso2|RW~2040 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.313      ;
; 1.785 ; ram96x8sync:paso2|RW~741  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.311      ;
; 1.794 ; ram96x8sync:paso2|RW~2063 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.319      ;
; 1.795 ; ram96x8sync:paso2|RW~1574 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.330      ;
; 1.798 ; ram96x8sync:paso2|RW~578  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.323      ;
; 1.798 ; ram96x8sync:paso2|RW~369  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.371      ; 2.313      ;
; 1.802 ; ram96x8sync:paso2|RW~1123 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.336      ;
; 1.805 ; ram96x8sync:paso2|RW~780  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.331      ;
; 1.811 ; ram96x8sync:paso2|RW~1539 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.345      ;
; 1.822 ; ram96x8sync:paso2|RW~1548 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.350      ;
; 1.825 ; ram96x8sync:paso2|RW~1262 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.356      ;
; 1.825 ; ram96x8sync:paso2|RW~1468 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.350      ;
; 1.847 ; ram96x8sync:paso2|RW~738  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.371      ;
; 1.848 ; ram96x8sync:paso2|RW~1586 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.389      ;
; 1.849 ; ram96x8sync:paso2|RW~1958 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.381      ;
; 1.859 ; ram96x8sync:paso2|RW~1966 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.397      ;
; 1.884 ; ram96x8sync:paso2|RW~1508 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.410      ;
; 1.884 ; ram96x8sync:paso2|RW~1804 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.121      ;
; 1.885 ; ram96x8sync:paso2|RW~1980 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.413      ;
; 1.890 ; ram96x8sync:paso2|RW~505  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.408      ;
; 1.890 ; ram96x8sync:paso2|RW~724  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.416      ;
; 1.894 ; ram96x8sync:paso2|RW~1798 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.419      ;
; 1.908 ; ram96x8sync:paso2|RW~2062 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.437      ;
; 1.910 ; ram96x8sync:paso2|RW~1965 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.445      ;
; 1.922 ; ram96x8sync:paso2|RW~1765 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.444      ;
; 1.935 ; ram96x8sync:paso2|RW~2021 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.464      ;
; 1.935 ; ram96x8sync:paso2|RW~1773 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.463      ;
; 1.941 ; ram96x8sync:paso2|RW~441  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.460      ;
; 1.941 ; ram96x8sync:paso2|RW~2047 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.087      ; 2.172      ;
; 1.943 ; ram96x8sync:paso2|RW~1446 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.180      ;
; 1.944 ; ram96x8sync:paso2|RW~1996 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.475      ;
; 1.949 ; ram96x8sync:paso2|RW~2051 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.486      ;
; 1.952 ; ram96x8sync:paso2|RW~1795 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.484      ;
; 1.955 ; ram96x8sync:paso2|RW~1730 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.496      ;
; 1.957 ; ram96x8sync:paso2|RW~1267 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.197      ;
; 1.961 ; ram96x8sync:paso2|RW~1163 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.529      ;
; 1.963 ; ram96x8sync:paso2|RW~1836 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.488      ;
; 1.965 ; ram96x8sync:paso2|RW~1740 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.493      ;
; 1.970 ; ram96x8sync:paso2|RW~1528 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.497      ;
; 1.971 ; ram96x8sync:paso2|RW~2030 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.503      ;
; 1.974 ; ram96x8sync:paso2|RW~2061 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.503      ;
; 1.984 ; ram96x8sync:paso2|RW~1748 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.510      ;
; 1.987 ; ram96x8sync:paso2|RW~772  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.512      ;
; 1.989 ; ram96x8sync:paso2|RW~1766 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.196      ;
; 1.991 ; ram96x8sync:paso2|RW~1682 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.532      ;
; 2.008 ; ram96x8sync:paso2|RW~2053 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.535      ;
; 2.010 ; ram96x8sync:paso2|RW~1742 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.539      ;
; 2.014 ; ram96x8sync:paso2|RW~2024 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.542      ;
; 2.015 ; ram96x8sync:paso2|RW~1015 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.069      ; 2.228      ;
; 2.018 ; ram96x8sync:paso2|RW~590  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.551      ;
; 2.018 ; ram96x8sync:paso2|RW~1646 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.547      ;
; 2.018 ; ram96x8sync:paso2|RW~348  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.551      ;
; 2.019 ; ram96x8sync:paso2|RW~773  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.542      ;
; 2.021 ; ram96x8sync:paso2|RW~646  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.557      ;
; 2.022 ; ram96x8sync:paso2|RW~488  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.556      ;
; 2.023 ; ram96x8sync:paso2|RW~1005 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.562      ;
; 2.024 ; ram96x8sync:paso2|RW~740  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.552      ;
; 2.026 ; ram96x8sync:paso2|RW~1852 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.552      ;
; 2.027 ; ram96x8sync:paso2|RW~1948 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.563      ;
; 2.031 ; ram96x8sync:paso2|RW~892  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.570      ;
; 2.032 ; ram96x8sync:paso2|RW~1606 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.592      ;
; 2.034 ; ram96x8sync:paso2|RW~633  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.550      ;
; 2.039 ; ram96x8sync:paso2|RW~1285 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.563      ;
; 2.039 ; ram96x8sync:paso2|RW~365  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.575      ;
; 2.040 ; ram96x8sync:paso2|RW~228  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.565      ;
; 2.040 ; ram96x8sync:paso2|RW~388  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.577      ;
; 2.040 ; ram96x8sync:paso2|RW~1706 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.591      ;
; 2.041 ; ram96x8sync:paso2|RW~360  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.575      ;
; 2.041 ; ram96x8sync:paso2|RW~2020 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.572      ;
; 2.046 ; ram96x8sync:paso2|RW~1712 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.598      ;
; 2.047 ; ram96x8sync:paso2|RW~1363 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.579      ;
; 2.047 ; ram96x8sync:paso2|RW~732  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.580      ;
; 2.048 ; ram96x8sync:paso2|RW~444  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.066      ; 2.258      ;
; 2.050 ; ram96x8sync:paso2|RW~1669 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.574      ;
; 2.053 ; ram96x8sync:paso2|RW~1195 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.586      ;
; 2.057 ; ram96x8sync:paso2|RW~975  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.582      ;
; 2.059 ; ram96x8sync:paso2|RW~1351 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.584      ;
; 2.059 ; ram96x8sync:paso2|RW~722  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.583      ;
; 2.059 ; ram96x8sync:paso2|RW~987  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.602      ;
; 2.060 ; ram96x8sync:paso2|RW~2035 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.606      ;
; 2.066 ; ram96x8sync:paso2|RW~881  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.371      ; 2.581      ;
; 2.069 ; ram96x8sync:paso2|RW~1663 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.592      ;
; 2.069 ; ram96x8sync:paso2|RW~993  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.369      ; 2.582      ;
; 2.070 ; ram96x8sync:paso2|RW~1594 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.623      ;
; 2.073 ; ram96x8sync:paso2|RW~706  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.598      ;
; 2.080 ; ram96x8sync:paso2|RW~759  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.321      ;
; 2.083 ; ram96x8sync:paso2|RW~1922 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.610      ;
; 2.083 ; ram96x8sync:paso2|RW~1993 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.364      ; 2.591      ;
; 2.086 ; ram96x8sync:paso2|RW~1614 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.646      ;
; 2.087 ; ram96x8sync:paso2|RW~329  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.053      ; 2.284      ;
; 2.088 ; ram96x8sync:paso2|RW~1228 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.616      ;
; 2.089 ; ram96x8sync:paso2|RW~1001 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.607      ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~100          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1002         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1003         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1004         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1005         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1006         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1007         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1008         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1009         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~101          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1012         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1013         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1014         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1015         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1016         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1017         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1018         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1019         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~102          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1020         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1021         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1022         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1023         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1024         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1025         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1026         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1027         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1028         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1029         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~103          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1030         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1031         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1032         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1033         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1034         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1035         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1036         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1037         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1038         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1039         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~104          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1040         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1041         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1042         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1043         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1044         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1045         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1046         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1047         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1048         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1049         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~105          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1050         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1051         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1052         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1053         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1054         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1055         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1056         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1057         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1058         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1059         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~106          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1060         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1061         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1062         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1063         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1064         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1065         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1066         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1067         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1068         ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 8.571 ; 9.107 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.052 ; 8.418 ; Rise       ; clock           ;
;  address[1] ; clock      ; 7.498 ; 8.020 ; Rise       ; clock           ;
;  address[2] ; clock      ; 7.430 ; 7.700 ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.571 ; 9.107 ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.407 ; 8.993 ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.255 ; 6.254 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.832 ; 8.404 ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.354 ; 6.229 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.240 ; 4.661 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.580 ; 4.022 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.851 ; 3.310 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.466 ; 3.901 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.305 ; 3.778 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.967 ; 4.399 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.056 ; 4.563 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.971 ; 3.441 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.240 ; 4.661 ; Rise       ; clock           ;
; writen      ; clock      ; 4.873 ; 5.392 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.033  ; -0.062 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.726 ; -2.140 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.611 ; -2.041 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.346 ; -1.752 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.918 ; -2.240 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.096 ; -2.435 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.340 ; -0.432 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.612 ; -2.011 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.033  ; -0.062 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.732 ; -1.070 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.915 ; -1.260 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.732 ; -1.070 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.757 ; -1.094 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.060 ; -1.456 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.799 ; -1.147 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.928 ; -1.292 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.032 ; -1.421 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.909 ; -1.258 ; Rise       ; clock           ;
; writen      ; clock      ; -1.732 ; -2.114 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 7.949 ; 7.871 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.478 ; 7.470 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.420 ; 7.380 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.538 ; 7.463 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.949 ; 7.871 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.197 ; 7.156 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.961 ; 6.864 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.347 ; 7.295 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.911 ; 7.845 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.878 ; 5.850 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.552 ; 5.553 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.592 ; 5.579 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.658 ; 5.646 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.424 ; 5.430 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.878 ; 5.850 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.771 ; 5.745 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.584 ; 5.566 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.556 ; 5.524 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.590 ; 5.561 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.535 ; 5.514 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.590 ; 5.561 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.549 ; 5.524 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.529 ; 5.511 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.405 ; 5.406 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.577 ; 5.554 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.537 ; 5.521 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.322 ; 5.302 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.561 ; 5.473 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.288 ; 7.281 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 5.967 ; 5.895 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.746 ; 5.643 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.986 ; 5.909 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.736 ; 5.668 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 5.561 ; 5.473 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.956 ; 5.877 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.790 ; 5.708 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.319 ; 5.324 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.437 ; 5.435 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.475 ; 5.460 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.537 ; 5.523 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.319 ; 5.324 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.755 ; 5.728 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.647 ; 5.620 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.466 ; 5.447 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.446 ; 5.414 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.215 ; 5.193 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.419 ; 5.397 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.473 ; 5.443 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.439 ; 5.415 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.414 ; 5.394 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.301 ; 5.301 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.461 ; 5.437 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.421 ; 5.404 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.215 ; 5.193 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.109  ; 8.046  ; 8.545  ; 8.512  ;
; address[0]    ; data_out[1] ; 8.411  ; 8.382  ; 8.890  ; 8.832  ;
; address[0]    ; data_out[2] ; 8.515  ; 8.440  ; 8.950  ; 8.875  ;
; address[0]    ; data_out[3] ; 8.805  ; 8.713  ; 9.271  ; 9.193  ;
; address[0]    ; data_out[4] ; 8.516  ; 8.473  ; 8.972  ; 8.909  ;
; address[0]    ; data_out[5] ; 8.268  ; 8.179  ; 8.716  ; 8.619  ;
; address[0]    ; data_out[6] ; 8.337  ; 8.269  ; 8.791  ; 8.731  ;
; address[0]    ; data_out[7] ; 8.364  ; 8.285  ; 8.818  ; 8.747  ;
; address[1]    ; data_out[0] ;        ; 8.516  ; 9.049  ;        ;
; address[1]    ; data_out[1] ; 8.362  ; 8.333  ; 8.859  ; 8.801  ;
; address[1]    ; data_out[2] ; 8.466  ; 8.391  ; 8.919  ; 8.844  ;
; address[1]    ; data_out[3] ; 8.756  ; 8.664  ; 9.240  ; 9.162  ;
; address[1]    ; data_out[4] ; 8.467  ; 8.424  ; 8.941  ; 8.878  ;
; address[1]    ; data_out[5] ; 8.219  ; 8.130  ; 8.685  ; 8.588  ;
; address[1]    ; data_out[6] ; 8.288  ; 8.220  ; 8.760  ; 8.700  ;
; address[1]    ; data_out[7] ; 8.315  ; 8.236  ; 8.787  ; 8.716  ;
; address[2]    ; data_out[0] ;        ; 9.730  ; 10.204 ;        ;
; address[2]    ; data_out[1] ; 9.576  ; 9.547  ; 10.014 ; 9.956  ;
; address[2]    ; data_out[2] ; 9.680  ; 9.605  ; 10.074 ; 9.999  ;
; address[2]    ; data_out[3] ; 9.970  ; 9.878  ; 10.395 ; 10.317 ;
; address[2]    ; data_out[4] ; 9.681  ; 9.638  ; 10.096 ; 10.033 ;
; address[2]    ; data_out[5] ; 9.433  ; 9.344  ; 9.840  ; 9.743  ;
; address[2]    ; data_out[6] ; 9.502  ; 9.434  ; 9.915  ; 9.855  ;
; address[2]    ; data_out[7] ; 9.529  ; 9.450  ; 9.942  ; 9.871  ;
; address[3]    ; data_out[0] ;        ; 10.063 ; 10.643 ;        ;
; address[3]    ; data_out[1] ; 9.909  ; 9.880  ; 10.453 ; 10.395 ;
; address[3]    ; data_out[2] ; 10.013 ; 9.938  ; 10.513 ; 10.438 ;
; address[3]    ; data_out[3] ; 10.303 ; 10.211 ; 10.834 ; 10.756 ;
; address[3]    ; data_out[4] ; 10.014 ; 9.971  ; 10.535 ; 10.472 ;
; address[3]    ; data_out[5] ; 9.766  ; 9.677  ; 10.279 ; 10.182 ;
; address[3]    ; data_out[6] ; 9.835  ; 9.767  ; 10.354 ; 10.294 ;
; address[3]    ; data_out[7] ; 9.862  ; 9.783  ; 10.381 ; 10.310 ;
; address[4]    ; data_out[0] ; 9.847  ;        ;        ; 10.302 ;
; address[4]    ; data_out[1] ; 9.657  ; 9.599  ; 10.148 ; 10.119 ;
; address[4]    ; data_out[2] ; 9.717  ; 9.642  ; 10.252 ; 10.177 ;
; address[4]    ; data_out[3] ; 10.038 ; 9.960  ; 10.542 ; 10.450 ;
; address[4]    ; data_out[4] ; 9.739  ; 9.676  ; 10.253 ; 10.210 ;
; address[4]    ; data_out[5] ; 9.483  ; 9.386  ; 10.005 ; 9.916  ;
; address[4]    ; data_out[6] ; 9.558  ; 9.498  ; 10.074 ; 10.006 ;
; address[4]    ; data_out[7] ; 9.585  ; 9.514  ; 10.101 ; 10.022 ;
; address[5]    ; data_out[0] ; 7.950  ; 8.170  ; 8.264  ; 8.028  ;
; address[5]    ; data_out[1] ; 7.760  ; 7.702  ; 7.874  ; 7.845  ;
; address[5]    ; data_out[2] ; 7.820  ; 7.745  ; 7.978  ; 7.903  ;
; address[5]    ; data_out[3] ; 8.141  ; 8.063  ; 8.268  ; 8.176  ;
; address[5]    ; data_out[4] ; 7.842  ; 7.779  ; 7.979  ; 7.936  ;
; address[5]    ; data_out[5] ; 7.586  ; 7.489  ; 7.731  ; 7.642  ;
; address[5]    ; data_out[6] ; 7.661  ; 7.601  ; 7.800  ; 7.732  ;
; address[5]    ; data_out[7] ; 7.688  ; 7.617  ; 7.827  ; 7.748  ;
; address[6]    ; data_out[0] ; 9.637  ; 9.808  ; 10.231 ; 10.068 ;
; address[6]    ; data_out[1] ; 9.607  ; 9.549  ; 10.096 ; 10.067 ;
; address[6]    ; data_out[2] ; 9.667  ; 9.592  ; 10.200 ; 10.125 ;
; address[6]    ; data_out[3] ; 9.988  ; 9.910  ; 10.490 ; 10.398 ;
; address[6]    ; data_out[4] ; 9.689  ; 9.626  ; 10.201 ; 10.158 ;
; address[6]    ; data_out[5] ; 9.433  ; 9.336  ; 9.953  ; 9.864  ;
; address[6]    ; data_out[6] ; 9.508  ; 9.448  ; 10.022 ; 9.954  ;
; address[6]    ; data_out[7] ; 9.535  ; 9.464  ; 10.049 ; 9.970  ;
; address[7]    ; data_out[0] ; 8.516  ;        ;        ; 8.595  ;
; address[7]    ; data_out[1] ; 7.239  ; 7.181  ; 7.280  ; 7.251  ;
; address[7]    ; data_out[2] ; 7.299  ; 7.224  ; 7.384  ; 7.309  ;
; address[7]    ; data_out[3] ; 7.620  ; 7.542  ; 7.674  ; 7.582  ;
; address[7]    ; data_out[4] ; 7.321  ; 7.258  ; 7.385  ; 7.342  ;
; address[7]    ; data_out[5] ; 7.065  ; 6.968  ; 7.137  ; 7.048  ;
; address[7]    ; data_out[6] ; 7.140  ; 7.080  ; 7.206  ; 7.138  ;
; address[7]    ; data_out[7] ; 7.167  ; 7.096  ; 7.233  ; 7.154  ;
; port_in_00[0] ; data_out[0] ; 6.997  ;        ;        ; 7.282  ;
; port_in_00[1] ; data_out[1] ; 6.349  ;        ;        ; 6.615  ;
; port_in_00[2] ; data_out[2] ; 6.173  ;        ;        ; 6.440  ;
; port_in_00[3] ; data_out[3] ; 6.485  ;        ;        ; 6.751  ;
; port_in_00[4] ; data_out[4] ; 5.805  ;        ;        ; 6.094  ;
; port_in_00[5] ; data_out[5] ; 6.358  ;        ;        ; 6.678  ;
; port_in_00[6] ; data_out[6] ; 6.423  ;        ;        ; 6.680  ;
; port_in_00[7] ; data_out[7] ; 6.027  ;        ;        ; 6.311  ;
; port_in_01[0] ; data_out[0] ; 6.978  ;        ;        ; 7.320  ;
; port_in_01[1] ; data_out[1] ; 6.033  ;        ;        ; 6.304  ;
; port_in_01[2] ; data_out[2] ; 5.946  ;        ;        ; 6.190  ;
; port_in_01[3] ; data_out[3] ; 6.351  ;        ;        ; 6.593  ;
; port_in_01[4] ; data_out[4] ; 5.920  ;        ;        ; 6.189  ;
; port_in_01[5] ; data_out[5] ; 6.166  ;        ;        ; 6.451  ;
; port_in_01[6] ; data_out[6] ; 6.084  ;        ;        ; 6.328  ;
; port_in_01[7] ; data_out[7] ; 6.267  ;        ;        ; 6.490  ;
+---------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+---------------+-------------+-------+-------+--------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+---------------+-------------+-------+-------+--------+-------+
; address[0]    ; data_out[0] ; 7.896 ; 7.836 ; 8.323  ; 8.291 ;
; address[0]    ; data_out[1] ; 8.122 ; 8.050 ; 8.587  ; 8.515 ;
; address[0]    ; data_out[2] ; 8.213 ; 8.136 ; 8.649  ; 8.546 ;
; address[0]    ; data_out[3] ; 8.492 ; 8.355 ; 8.891  ; 8.814 ;
; address[0]    ; data_out[4] ; 8.212 ; 8.094 ; 8.642  ; 8.582 ;
; address[0]    ; data_out[5] ; 7.950 ; 7.856 ; 8.417  ; 8.329 ;
; address[0]    ; data_out[6] ; 8.067 ; 7.969 ; 8.509  ; 8.417 ;
; address[0]    ; data_out[7] ; 8.094 ; 8.004 ; 8.536  ; 8.452 ;
; address[1]    ; data_out[0] ;       ; 8.240 ; 8.771  ;       ;
; address[1]    ; data_out[1] ; 7.683 ; 7.580 ; 8.178  ; 8.081 ;
; address[1]    ; data_out[2] ; 7.800 ; 7.693 ; 8.230  ; 8.152 ;
; address[1]    ; data_out[3] ; 7.986 ; 7.856 ; 8.410  ; 8.329 ;
; address[1]    ; data_out[4] ; 7.442 ; 7.353 ; 7.937  ; 7.854 ;
; address[1]    ; data_out[5] ; 7.580 ; 7.519 ; 8.043  ; 7.947 ;
; address[1]    ; data_out[6] ; 7.578 ; 7.473 ; 8.038  ; 7.939 ;
; address[1]    ; data_out[7] ; 7.813 ; 7.696 ; 8.237  ; 8.169 ;
; address[2]    ; data_out[0] ;       ; 9.404 ; 9.880  ;       ;
; address[2]    ; data_out[1] ; 8.847 ; 8.744 ; 9.287  ; 9.190 ;
; address[2]    ; data_out[2] ; 8.964 ; 8.857 ; 9.339  ; 9.261 ;
; address[2]    ; data_out[3] ; 9.150 ; 9.020 ; 9.519  ; 9.438 ;
; address[2]    ; data_out[4] ; 8.606 ; 8.517 ; 9.046  ; 8.963 ;
; address[2]    ; data_out[5] ; 8.744 ; 8.683 ; 9.152  ; 9.056 ;
; address[2]    ; data_out[6] ; 8.742 ; 8.637 ; 9.147  ; 9.048 ;
; address[2]    ; data_out[7] ; 8.977 ; 8.860 ; 9.346  ; 9.278 ;
; address[3]    ; data_out[0] ;       ; 9.724 ; 10.300 ;       ;
; address[3]    ; data_out[1] ; 9.167 ; 9.064 ; 9.707  ; 9.610 ;
; address[3]    ; data_out[2] ; 9.284 ; 9.177 ; 9.759  ; 9.681 ;
; address[3]    ; data_out[3] ; 9.470 ; 9.340 ; 9.939  ; 9.858 ;
; address[3]    ; data_out[4] ; 8.926 ; 8.837 ; 9.466  ; 9.383 ;
; address[3]    ; data_out[5] ; 9.064 ; 9.003 ; 9.572  ; 9.476 ;
; address[3]    ; data_out[6] ; 9.062 ; 8.957 ; 9.567  ; 9.468 ;
; address[3]    ; data_out[7] ; 9.297 ; 9.180 ; 9.766  ; 9.698 ;
; address[4]    ; data_out[0] ; 9.532 ;       ;        ; 9.960 ;
; address[4]    ; data_out[1] ; 8.939 ; 8.842 ; 9.403  ; 9.300 ;
; address[4]    ; data_out[2] ; 8.991 ; 8.913 ; 9.520  ; 9.413 ;
; address[4]    ; data_out[3] ; 9.171 ; 9.090 ; 9.706  ; 9.576 ;
; address[4]    ; data_out[4] ; 8.698 ; 8.615 ; 9.162  ; 9.073 ;
; address[4]    ; data_out[5] ; 8.804 ; 8.708 ; 9.300  ; 9.239 ;
; address[4]    ; data_out[6] ; 8.799 ; 8.700 ; 9.298  ; 9.193 ;
; address[4]    ; data_out[7] ; 8.998 ; 8.930 ; 9.533  ; 9.416 ;
; address[5]    ; data_out[0] ; 6.774 ; 7.899 ; 8.026  ; 6.843 ;
; address[5]    ; data_out[1] ; 6.500 ; 6.403 ; 6.646  ; 6.543 ;
; address[5]    ; data_out[2] ; 6.552 ; 6.474 ; 6.763  ; 6.656 ;
; address[5]    ; data_out[3] ; 6.732 ; 6.651 ; 6.949  ; 6.819 ;
; address[5]    ; data_out[4] ; 6.259 ; 6.176 ; 6.405  ; 6.316 ;
; address[5]    ; data_out[5] ; 6.365 ; 6.269 ; 6.543  ; 6.482 ;
; address[5]    ; data_out[6] ; 6.360 ; 6.261 ; 6.541  ; 6.436 ;
; address[5]    ; data_out[7] ; 6.559 ; 6.491 ; 6.776  ; 6.659 ;
; address[6]    ; data_out[0] ; 8.735 ; 9.466 ; 9.908  ; 9.202 ;
; address[6]    ; data_out[1] ; 7.951 ; 7.854 ; 8.432  ; 8.329 ;
; address[6]    ; data_out[2] ; 8.003 ; 7.925 ; 8.549  ; 8.442 ;
; address[6]    ; data_out[3] ; 8.183 ; 8.102 ; 8.735  ; 8.605 ;
; address[6]    ; data_out[4] ; 7.710 ; 7.627 ; 8.191  ; 8.102 ;
; address[6]    ; data_out[5] ; 7.816 ; 7.720 ; 8.329  ; 8.268 ;
; address[6]    ; data_out[6] ; 7.811 ; 7.712 ; 8.327  ; 8.222 ;
; address[6]    ; data_out[7] ; 8.010 ; 7.942 ; 8.562  ; 8.445 ;
; address[7]    ; data_out[0] ; 6.421 ;       ;        ; 6.505 ;
; address[7]    ; data_out[1] ; 6.144 ; 6.047 ; 6.216  ; 6.113 ;
; address[7]    ; data_out[2] ; 6.196 ; 6.118 ; 6.333  ; 6.226 ;
; address[7]    ; data_out[3] ; 6.376 ; 6.295 ; 6.519  ; 6.389 ;
; address[7]    ; data_out[4] ; 5.903 ; 5.820 ; 5.975  ; 5.886 ;
; address[7]    ; data_out[5] ; 6.009 ; 5.913 ; 6.113  ; 6.052 ;
; address[7]    ; data_out[6] ; 6.004 ; 5.905 ; 6.111  ; 6.006 ;
; address[7]    ; data_out[7] ; 6.203 ; 6.135 ; 6.346  ; 6.229 ;
; port_in_00[0] ; data_out[0] ; 6.827 ;       ;        ; 7.109 ;
; port_in_00[1] ; data_out[1] ; 6.199 ;       ;        ; 6.457 ;
; port_in_00[2] ; data_out[2] ; 6.002 ;       ;        ; 6.262 ;
; port_in_00[3] ; data_out[3] ; 6.332 ;       ;        ; 6.591 ;
; port_in_00[4] ; data_out[4] ; 5.679 ;       ;        ; 5.959 ;
; port_in_00[5] ; data_out[5] ; 6.208 ;       ;        ; 6.517 ;
; port_in_00[6] ; data_out[6] ; 6.271 ;       ;        ; 6.521 ;
; port_in_00[7] ; data_out[7] ; 5.890 ;       ;        ; 6.169 ;
; port_in_01[0] ; data_out[0] ; 6.779 ;       ;        ; 7.109 ;
; port_in_01[1] ; data_out[1] ; 5.897 ;       ;        ; 6.161 ;
; port_in_01[2] ; data_out[2] ; 5.814 ;       ;        ; 6.053 ;
; port_in_01[3] ; data_out[3] ; 6.205 ;       ;        ; 6.443 ;
; port_in_01[4] ; data_out[4] ; 5.788 ;       ;        ; 6.045 ;
; port_in_01[5] ; data_out[5] ; 6.025 ;       ;        ; 6.303 ;
; port_in_01[6] ; data_out[6] ; 5.943 ;       ;        ; 6.180 ;
; port_in_01[7] ; data_out[7] ; 6.123 ;       ;        ; 6.343 ;
+---------------+-------------+-------+-------+--------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.338 ; -17.191           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.876 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2203.036                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                       ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.338 ; ram96x8sync:paso2|RW~1845 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.483      ;
; -2.257 ; ram96x8sync:paso2|RW~1570 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.402      ;
; -2.249 ; ram96x8sync:paso2|RW~1069 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.392      ;
; -2.248 ; ram96x8sync:paso2|RW~861  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.390      ;
; -2.241 ; ram96x8sync:paso2|RW~493  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.389      ;
; -2.216 ; ram96x8sync:paso2|RW~891  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.351      ;
; -2.214 ; ram96x8sync:paso2|RW~1133 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.355      ;
; -2.206 ; ram96x8sync:paso2|RW~303  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.352      ;
; -2.203 ; ram96x8sync:paso2|RW~1701 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.339      ;
; -2.181 ; ram96x8sync:paso2|RW~1013 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.333      ;
; -2.135 ; ram96x8sync:paso2|RW~1397 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.279      ;
; -2.132 ; ram96x8sync:paso2|RW~977  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.261      ;
; -2.129 ; ram96x8sync:paso2|RW~363  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.282      ;
; -2.113 ; ram96x8sync:paso2|RW~1073 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.232      ;
; -2.110 ; ram96x8sync:paso2|RW~760  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.249      ;
; -2.110 ; ram96x8sync:paso2|RW~787  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.180      ; 3.277      ;
; -2.100 ; ram96x8sync:paso2|RW~77   ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.243      ;
; -2.098 ; ram96x8sync:paso2|RW~1618 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.238      ;
; -2.097 ; ram96x8sync:paso2|RW~299  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.251      ;
; -2.090 ; ram96x8sync:paso2|RW~1353 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.216      ;
; -2.083 ; ram96x8sync:paso2|RW~1746 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.220      ;
; -2.081 ; ram96x8sync:paso2|RW~1402 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.225      ;
; -2.077 ; ram96x8sync:paso2|RW~2037 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.222      ;
; -2.076 ; ram96x8sync:paso2|RW~1787 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.209      ;
; -2.074 ; ram96x8sync:paso2|RW~1185 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.192      ;
; -2.073 ; ram96x8sync:paso2|RW~1193 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.191      ;
; -2.066 ; ram96x8sync:paso2|RW~1077 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.201      ;
; -2.063 ; ram96x8sync:paso2|RW~323  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.197      ;
; -2.063 ; ram96x8sync:paso2|RW~2002 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.211      ;
; -2.051 ; ram96x8sync:paso2|RW~935  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.205      ;
; -2.046 ; ram96x8sync:paso2|RW~1461 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.189      ;
; -2.044 ; ram96x8sync:paso2|RW~1433 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.173      ;
; -2.040 ; ram96x8sync:paso2|RW~1658 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.180      ;
; -2.030 ; ram96x8sync:paso2|RW~1477 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.171      ;
; -2.029 ; ram96x8sync:paso2|RW~803  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.177      ; 3.193      ;
; -2.028 ; ram96x8sync:paso2|RW~1813 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.186      ;
; -2.025 ; ram96x8sync:paso2|RW~1345 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.117      ; 3.129      ;
; -2.025 ; ram96x8sync:paso2|RW~1265 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.153      ;
; -2.024 ; ram96x8sync:paso2|RW~827  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.171      ;
; -2.023 ; ram96x8sync:paso2|RW~1141 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.151      ;
; -2.016 ; ram96x8sync:paso2|RW~1909 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.160      ;
; -2.016 ; ram96x8sync:paso2|RW~1165 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.158      ;
; -2.013 ; ram96x8sync:paso2|RW~1497 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.142      ;
; -2.012 ; ram96x8sync:paso2|RW~1269 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.156      ;
; -2.007 ; ram96x8sync:paso2|RW~547  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.177      ; 3.171      ;
; -2.003 ; ram96x8sync:paso2|RW~309  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.145      ;
; -2.003 ; ram96x8sync:paso2|RW~571  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.150      ;
; -2.002 ; ram96x8sync:paso2|RW~531  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.179      ; 3.168      ;
; -2.000 ; ram96x8sync:paso2|RW~268  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.145      ;
; -1.999 ; ram96x8sync:paso2|RW~338  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.145      ;
; -1.999 ; ram96x8sync:paso2|RW~1460 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.146      ;
; -1.993 ; ram96x8sync:paso2|RW~1112 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.139      ;
; -1.989 ; ram96x8sync:paso2|RW~1908 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.137      ;
; -1.988 ; ram96x8sync:paso2|RW~1856 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.129      ;
; -1.983 ; ram96x8sync:paso2|RW~1059 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.108      ;
; -1.981 ; ram96x8sync:paso2|RW~821  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.132      ;
; -1.977 ; ram96x8sync:paso2|RW~459  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.133      ;
; -1.975 ; ram96x8sync:paso2|RW~427  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.122      ;
; -1.969 ; ram96x8sync:paso2|RW~383  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.119      ;
; -1.968 ; ram96x8sync:paso2|RW~1898 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.096      ;
; -1.967 ; ram96x8sync:paso2|RW~117  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.116      ;
; -1.967 ; ram96x8sync:paso2|RW~1344 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.108      ;
; -1.964 ; ram96x8sync:paso2|RW~2016 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.109      ;
; -1.963 ; ram96x8sync:paso2|RW~1525 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.133      ; 3.083      ;
; -1.953 ; ram96x8sync:paso2|RW~1834 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.090      ;
; -1.953 ; ram96x8sync:paso2|RW~1524 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.107      ;
; -1.952 ; ram96x8sync:paso2|RW~170  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.093      ;
; -1.951 ; ram96x8sync:paso2|RW~1448 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.070      ;
; -1.951 ; ram96x8sync:paso2|RW~2026 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.093      ;
; -1.951 ; ram96x8sync:paso2|RW~461  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.098      ;
; -1.950 ; ram96x8sync:paso2|RW~347  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.094      ;
; -1.949 ; ram96x8sync:paso2|RW~1394 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.093      ;
; -1.949 ; ram96x8sync:paso2|RW~394  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.098      ;
; -1.948 ; ram96x8sync:paso2|RW~1842 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.093      ;
; -1.947 ; ram96x8sync:paso2|RW~919  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.102      ;
; -1.944 ; ram96x8sync:paso2|RW~1329 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.072      ;
; -1.944 ; ram96x8sync:paso2|RW~416  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.086      ;
; -1.943 ; ram96x8sync:paso2|RW~1203 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.087      ;
; -1.940 ; ram96x8sync:paso2|RW~955  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.087      ;
; -1.938 ; ram96x8sync:paso2|RW~245  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.072      ;
; -1.934 ; ram96x8sync:paso2|RW~466  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.083      ;
; -1.933 ; ram96x8sync:paso2|RW~938  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.070      ;
; -1.933 ; ram96x8sync:paso2|RW~127  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.081      ;
; -1.932 ; ram96x8sync:paso2|RW~1326 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.077      ;
; -1.916 ; ram96x8sync:paso2|RW~1739 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.064      ;
; -1.916 ; ram96x8sync:paso2|RW~1233 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.135      ; 3.038      ;
; -1.915 ; ram96x8sync:paso2|RW~1745 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.134      ; 3.036      ;
; -1.915 ; ram96x8sync:paso2|RW~1241 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.042      ;
; -1.913 ; ram96x8sync:paso2|RW~939  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.059      ;
; -1.913 ; ram96x8sync:paso2|RW~95   ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.061      ;
; -1.911 ; ram96x8sync:paso2|RW~1361 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.029      ;
; -1.910 ; ram96x8sync:paso2|RW~1177 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.035      ;
; -1.908 ; ram96x8sync:paso2|RW~88   ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.058      ;
; -1.907 ; ram96x8sync:paso2|RW~198  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.026      ;
; -1.904 ; ram96x8sync:paso2|RW~1721 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.132      ; 3.023      ;
; -1.904 ; ram96x8sync:paso2|RW~1369 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.032      ;
; -1.901 ; ram96x8sync:paso2|RW~1091 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.027      ;
; -1.901 ; ram96x8sync:paso2|RW~65   ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.028      ;
; -1.901 ; ram96x8sync:paso2|RW~1337 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.024      ;
; -1.900 ; ram96x8sync:paso2|RW~1920 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.043      ;
+--------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                       ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.876 ; ram96x8sync:paso2|RW~1950 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.201      ;
; 0.931 ; ram96x8sync:paso2|RW~1622 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.250      ;
; 0.997 ; ram96x8sync:paso2|RW~457  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.304      ;
; 1.004 ; ram96x8sync:paso2|RW~2022 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.325      ;
; 1.008 ; ram96x8sync:paso2|RW~521  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.315      ;
; 1.015 ; ram96x8sync:paso2|RW~2029 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.334      ;
; 1.023 ; ram96x8sync:paso2|RW~1200 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.336      ;
; 1.026 ; ram96x8sync:paso2|RW~2040 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.350      ;
; 1.031 ; ram96x8sync:paso2|RW~780  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.349      ;
; 1.034 ; ram96x8sync:paso2|RW~879  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.354      ;
; 1.035 ; ram96x8sync:paso2|RW~741  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.350      ;
; 1.040 ; ram96x8sync:paso2|RW~369  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.221      ; 1.345      ;
; 1.044 ; ram96x8sync:paso2|RW~1574 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.367      ;
; 1.051 ; ram96x8sync:paso2|RW~1548 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.370      ;
; 1.055 ; ram96x8sync:paso2|RW~1468 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.371      ;
; 1.060 ; ram96x8sync:paso2|RW~738  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.374      ;
; 1.061 ; ram96x8sync:paso2|RW~2063 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.380      ;
; 1.062 ; ram96x8sync:paso2|RW~1539 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.385      ;
; 1.063 ; ram96x8sync:paso2|RW~1123 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.386      ;
; 1.068 ; ram96x8sync:paso2|RW~1966 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.394      ;
; 1.068 ; ram96x8sync:paso2|RW~1262 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.387      ;
; 1.069 ; ram96x8sync:paso2|RW~578  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.383      ;
; 1.075 ; ram96x8sync:paso2|RW~1980 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.394      ;
; 1.079 ; ram96x8sync:paso2|RW~1958 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.398      ;
; 1.079 ; ram96x8sync:paso2|RW~1804 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.221      ;
; 1.089 ; ram96x8sync:paso2|RW~1586 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.415      ;
; 1.095 ; ram96x8sync:paso2|RW~505  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.404      ;
; 1.109 ; ram96x8sync:paso2|RW~724  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.427      ;
; 1.110 ; ram96x8sync:paso2|RW~1965 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.434      ;
; 1.113 ; ram96x8sync:paso2|RW~1508 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.431      ;
; 1.122 ; ram96x8sync:paso2|RW~1773 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.440      ;
; 1.123 ; ram96x8sync:paso2|RW~1798 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.435      ;
; 1.124 ; ram96x8sync:paso2|RW~441  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.433      ;
; 1.128 ; ram96x8sync:paso2|RW~2021 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.447      ;
; 1.131 ; ram96x8sync:paso2|RW~2047 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.055      ; 1.270      ;
; 1.135 ; ram96x8sync:paso2|RW~1996 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.456      ;
; 1.135 ; ram96x8sync:paso2|RW~1446 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.057      ; 1.276      ;
; 1.143 ; ram96x8sync:paso2|RW~2051 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.469      ;
; 1.144 ; ram96x8sync:paso2|RW~2062 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.461      ;
; 1.144 ; ram96x8sync:paso2|RW~1765 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.454      ;
; 1.145 ; ram96x8sync:paso2|RW~1795 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.464      ;
; 1.146 ; ram96x8sync:paso2|RW~1740 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.465      ;
; 1.147 ; ram96x8sync:paso2|RW~1267 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.289      ;
; 1.153 ; ram96x8sync:paso2|RW~1730 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.479      ;
; 1.156 ; ram96x8sync:paso2|RW~2030 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.477      ;
; 1.163 ; ram96x8sync:paso2|RW~1528 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.483      ;
; 1.165 ; ram96x8sync:paso2|RW~1836 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.481      ;
; 1.166 ; ram96x8sync:paso2|RW~1015 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.044      ; 1.294      ;
; 1.169 ; ram96x8sync:paso2|RW~1748 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.487      ;
; 1.170 ; ram96x8sync:paso2|RW~2024 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.491      ;
; 1.171 ; ram96x8sync:paso2|RW~772  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.486      ;
; 1.173 ; ram96x8sync:paso2|RW~2061 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.492      ;
; 1.174 ; ram96x8sync:paso2|RW~646  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.498      ;
; 1.174 ; ram96x8sync:paso2|RW~1163 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.264      ; 1.522      ;
; 1.175 ; ram96x8sync:paso2|RW~1742 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.492      ;
; 1.175 ; ram96x8sync:paso2|RW~488  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.497      ;
; 1.177 ; ram96x8sync:paso2|RW~1195 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.497      ;
; 1.177 ; ram96x8sync:paso2|RW~590  ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.498      ;
; 1.178 ; ram96x8sync:paso2|RW~633  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.223      ; 1.485      ;
; 1.179 ; ram96x8sync:paso2|RW~1682 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.505      ;
; 1.180 ; ram96x8sync:paso2|RW~388  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.505      ;
; 1.181 ; ram96x8sync:paso2|RW~1005 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.506      ;
; 1.181 ; ram96x8sync:paso2|RW~740  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.500      ;
; 1.182 ; ram96x8sync:paso2|RW~1852 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.500      ;
; 1.182 ; ram96x8sync:paso2|RW~360  ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.504      ;
; 1.184 ; ram96x8sync:paso2|RW~1646 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.501      ;
; 1.185 ; ram96x8sync:paso2|RW~444  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.312      ;
; 1.187 ; ram96x8sync:paso2|RW~1766 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.308      ;
; 1.190 ; ram96x8sync:paso2|RW~722  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.504      ;
; 1.191 ; ram96x8sync:paso2|RW~2053 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.508      ;
; 1.192 ; ram96x8sync:paso2|RW~975  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.510      ;
; 1.192 ; ram96x8sync:paso2|RW~1712 ; ram96x8sync:paso2|SalidaRam[7] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.526      ;
; 1.192 ; ram96x8sync:paso2|RW~1606 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.255      ; 1.531      ;
; 1.193 ; ram96x8sync:paso2|RW~228  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.508      ;
; 1.194 ; ram96x8sync:paso2|RW~892  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.521      ;
; 1.194 ; ram96x8sync:paso2|RW~732  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.518      ;
; 1.196 ; ram96x8sync:paso2|RW~365  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.516      ;
; 1.196 ; ram96x8sync:paso2|RW~2020 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.519      ;
; 1.197 ; ram96x8sync:paso2|RW~987  ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.529      ;
; 1.197 ; ram96x8sync:paso2|RW~348  ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.521      ;
; 1.201 ; ram96x8sync:paso2|RW~773  ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.227      ; 1.512      ;
; 1.201 ; ram96x8sync:paso2|RW~1948 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.528      ;
; 1.202 ; ram96x8sync:paso2|RW~1228 ; ram96x8sync:paso2|SalidaRam[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.521      ;
; 1.203 ; ram96x8sync:paso2|RW~1993 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.216      ; 1.503      ;
; 1.204 ; ram96x8sync:paso2|RW~1363 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.524      ;
; 1.207 ; ram96x8sync:paso2|RW~1285 ; ram96x8sync:paso2|SalidaRam[4] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.521      ;
; 1.207 ; ram96x8sync:paso2|RW~1706 ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.538      ;
; 1.210 ; ram96x8sync:paso2|RW~1351 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.527      ;
; 1.210 ; ram96x8sync:paso2|RW~1663 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.527      ;
; 1.210 ; ram96x8sync:paso2|RW~2035 ; ram96x8sync:paso2|SalidaRam[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.541      ;
; 1.210 ; ram96x8sync:paso2|RW~759  ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.353      ;
; 1.210 ; ram96x8sync:paso2|RW~881  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.221      ; 1.515      ;
; 1.214 ; ram96x8sync:paso2|RW~1001 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.522      ;
; 1.217 ; ram96x8sync:paso2|RW~706  ; ram96x8sync:paso2|SalidaRam[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.531      ;
; 1.219 ; ram96x8sync:paso2|RW~329  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.034      ; 1.337      ;
; 1.224 ; ram96x8sync:paso2|RW~993  ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.527      ;
; 1.225 ; ram96x8sync:paso2|RW~2057 ; ram96x8sync:paso2|SalidaRam[0] ; clock        ; clock       ; 0.000        ; 0.219      ; 1.528      ;
; 1.227 ; ram96x8sync:paso2|RW~1319 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.542      ;
; 1.230 ; ram96x8sync:paso2|RW~2039 ; ram96x8sync:paso2|SalidaRam[6] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.552      ;
; 1.231 ; ram96x8sync:paso2|RW~1582 ; ram96x8sync:paso2|SalidaRam[5] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.548      ;
+-------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ROMsync128x8:paso1|SalidaROM[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:paso3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~100          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1002         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1003         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1004         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1005         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1006         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1007         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1008         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1009         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~101          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1012         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1013         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1014         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1015         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1016         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1017         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1018         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1019         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~102          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1020         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1021         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1022         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1023         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1024         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1025         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1026         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1027         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1028         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1029         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~103          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1030         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1031         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1032         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1033         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1034         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1035         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1036         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1037         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1038         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1039         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~104          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1040         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1041         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1042         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1043         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1044         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1045         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1046         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1047         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1048         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1049         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~105          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1050         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1051         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1052         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1053         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1054         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1055         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1056         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1057         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1058         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1059         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~106          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1060         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1061         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1062         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1063         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1064         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1065         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1066         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1067         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; ram96x8sync:paso2|RW~1068         ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 5.815 ; 6.306 ; Rise       ; clock           ;
;  address[0] ; clock      ; 5.028 ; 6.141 ; Rise       ; clock           ;
;  address[1] ; clock      ; 5.108 ; 5.602 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.014 ; 5.401 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.815 ; 6.306 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.654 ; 6.138 ; Rise       ; clock           ;
;  address[5] ; clock      ; 3.968 ; 4.396 ; Rise       ; clock           ;
;  address[6] ; clock      ; 5.229 ; 5.674 ; Rise       ; clock           ;
;  address[7] ; clock      ; 4.448 ; 4.431 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.660 ; 3.531 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.272 ; 3.136 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.849 ; 2.611 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.233 ; 3.046 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.134 ; 2.952 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.559 ; 3.389 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.613 ; 3.513 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 1.880 ; 2.694 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.660 ; 3.531 ; Rise       ; clock           ;
; writen      ; clock      ; 3.108 ; 4.057 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.028 ; -0.244 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.149 ; -1.826 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.037 ; -1.703 ; Rise       ; clock           ;
;  address[2] ; clock      ; -0.889 ; -1.558 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.236 ; -1.918 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.313 ; -1.960 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.171 ; -0.421 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.036 ; -1.685 ; Rise       ; clock           ;
;  address[7] ; clock      ; -0.028 ; -0.244 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.505 ; -1.066 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.622 ; -1.172 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.505 ; -1.066 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.523 ; -1.084 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.700 ; -1.339 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.563 ; -1.131 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.624 ; -1.223 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.692 ; -1.318 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.611 ; -1.166 ; Rise       ; clock           ;
; writen      ; clock      ; -1.092 ; -1.712 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.058 ; 5.088 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.661 ; 4.834 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.707 ; 4.772 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 4.760 ; 4.808 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.058 ; 5.088 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.556 ; 4.589 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.385 ; 4.392 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.648 ; 4.695 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.048 ; 5.077 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.708 ; 3.781 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.493 ; 3.598 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.533 ; 3.617 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.540 ; 3.652 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.438 ; 3.495 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.708 ; 3.781 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.638 ; 3.728 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.492 ; 3.579 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.512 ; 3.562 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.526 ; 3.603 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.482 ; 3.563 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.510 ; 3.588 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.503 ; 3.560 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.485 ; 3.562 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.425 ; 3.474 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.526 ; 3.603 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.491 ; 3.569 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.341 ; 3.403 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.423 ; 3.438 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.544 ; 4.710 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.696 ; 3.732 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.551 ; 3.579 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.711 ; 3.748 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.532 ; 3.558 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.423 ; 3.438 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.678 ; 3.713 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.602 ; 3.639 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.370 ; 3.424 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.417 ; 3.517 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.455 ; 3.536 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.461 ; 3.568 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.370 ; 3.424 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.629 ; 3.699 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.556 ; 3.643 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.416 ; 3.498 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.441 ; 3.489 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.271 ; 3.330 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.406 ; 3.484 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.434 ; 3.508 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.432 ; 3.486 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.409 ; 3.482 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.358 ; 3.404 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.450 ; 3.523 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.415 ; 3.489 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.271 ; 3.330 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.161 ; 5.230 ; 5.855 ; 5.943 ;
; address[0]    ; data_out[1] ; 5.339 ; 5.404 ; 6.026 ; 6.091 ;
; address[0]    ; data_out[2] ; 5.394 ; 5.442 ; 6.055 ; 6.103 ;
; address[0]    ; data_out[3] ; 5.595 ; 5.625 ; 6.291 ; 6.321 ;
; address[0]    ; data_out[4] ; 5.430 ; 5.463 ; 6.092 ; 6.125 ;
; address[0]    ; data_out[5] ; 5.230 ; 5.244 ; 5.933 ; 5.940 ;
; address[0]    ; data_out[6] ; 5.283 ; 5.330 ; 5.975 ; 6.022 ;
; address[0]    ; data_out[7] ; 5.327 ; 5.356 ; 6.017 ; 6.046 ;
; address[1]    ; data_out[0] ;       ; 5.530 ; 6.132 ;       ;
; address[1]    ; data_out[1] ; 5.295 ; 5.360 ; 5.964 ; 6.029 ;
; address[1]    ; data_out[2] ; 5.350 ; 5.398 ; 5.993 ; 6.041 ;
; address[1]    ; data_out[3] ; 5.551 ; 5.581 ; 6.229 ; 6.259 ;
; address[1]    ; data_out[4] ; 5.386 ; 5.419 ; 6.030 ; 6.063 ;
; address[1]    ; data_out[5] ; 5.186 ; 5.200 ; 5.871 ; 5.878 ;
; address[1]    ; data_out[6] ; 5.239 ; 5.286 ; 5.913 ; 5.960 ;
; address[1]    ; data_out[7] ; 5.283 ; 5.312 ; 5.955 ; 5.984 ;
; address[2]    ; data_out[0] ;       ; 6.298 ; 6.923 ;       ;
; address[2]    ; data_out[1] ; 6.063 ; 6.128 ; 6.755 ; 6.820 ;
; address[2]    ; data_out[2] ; 6.118 ; 6.166 ; 6.784 ; 6.832 ;
; address[2]    ; data_out[3] ; 6.319 ; 6.349 ; 7.020 ; 7.050 ;
; address[2]    ; data_out[4] ; 6.154 ; 6.187 ; 6.821 ; 6.854 ;
; address[2]    ; data_out[5] ; 5.954 ; 5.968 ; 6.662 ; 6.669 ;
; address[2]    ; data_out[6] ; 6.007 ; 6.054 ; 6.704 ; 6.751 ;
; address[2]    ; data_out[7] ; 6.051 ; 6.080 ; 6.746 ; 6.775 ;
; address[3]    ; data_out[0] ;       ; 6.553 ; 7.241 ;       ;
; address[3]    ; data_out[1] ; 6.318 ; 6.383 ; 7.073 ; 7.138 ;
; address[3]    ; data_out[2] ; 6.373 ; 6.421 ; 7.102 ; 7.150 ;
; address[3]    ; data_out[3] ; 6.574 ; 6.604 ; 7.338 ; 7.368 ;
; address[3]    ; data_out[4] ; 6.409 ; 6.442 ; 7.139 ; 7.172 ;
; address[3]    ; data_out[5] ; 6.209 ; 6.223 ; 6.980 ; 6.987 ;
; address[3]    ; data_out[6] ; 6.262 ; 6.309 ; 7.022 ; 7.069 ;
; address[3]    ; data_out[7] ; 6.306 ; 6.335 ; 7.064 ; 7.093 ;
; address[4]    ; data_out[0] ; 6.259 ;       ;       ; 7.181 ;
; address[4]    ; data_out[1] ; 6.091 ; 6.156 ; 6.946 ; 7.011 ;
; address[4]    ; data_out[2] ; 6.120 ; 6.168 ; 7.001 ; 7.049 ;
; address[4]    ; data_out[3] ; 6.356 ; 6.386 ; 7.202 ; 7.232 ;
; address[4]    ; data_out[4] ; 6.157 ; 6.190 ; 7.037 ; 7.070 ;
; address[4]    ; data_out[5] ; 5.998 ; 6.005 ; 6.837 ; 6.851 ;
; address[4]    ; data_out[6] ; 6.040 ; 6.087 ; 6.890 ; 6.937 ;
; address[4]    ; data_out[7] ; 6.082 ; 6.111 ; 6.934 ; 6.963 ;
; address[5]    ; data_out[0] ; 5.058 ; 5.415 ; 5.389 ; 5.328 ;
; address[5]    ; data_out[1] ; 4.890 ; 4.955 ; 5.093 ; 5.158 ;
; address[5]    ; data_out[2] ; 4.919 ; 4.967 ; 5.148 ; 5.196 ;
; address[5]    ; data_out[3] ; 5.155 ; 5.185 ; 5.349 ; 5.379 ;
; address[5]    ; data_out[4] ; 4.956 ; 4.989 ; 5.184 ; 5.217 ;
; address[5]    ; data_out[5] ; 4.797 ; 4.804 ; 4.984 ; 4.998 ;
; address[5]    ; data_out[6] ; 4.839 ; 4.886 ; 5.037 ; 5.084 ;
; address[5]    ; data_out[7] ; 4.881 ; 4.910 ; 5.081 ; 5.110 ;
; address[6]    ; data_out[0] ; 6.095 ; 6.477 ; 6.919 ; 6.988 ;
; address[6]    ; data_out[1] ; 6.025 ; 6.090 ; 6.863 ; 6.928 ;
; address[6]    ; data_out[2] ; 6.054 ; 6.102 ; 6.918 ; 6.966 ;
; address[6]    ; data_out[3] ; 6.290 ; 6.320 ; 7.119 ; 7.149 ;
; address[6]    ; data_out[4] ; 6.091 ; 6.124 ; 6.954 ; 6.987 ;
; address[6]    ; data_out[5] ; 5.932 ; 5.939 ; 6.754 ; 6.768 ;
; address[6]    ; data_out[6] ; 5.974 ; 6.021 ; 6.807 ; 6.854 ;
; address[6]    ; data_out[7] ; 6.016 ; 6.045 ; 6.851 ; 6.880 ;
; address[7]    ; data_out[0] ; 5.457 ;       ;       ; 5.878 ;
; address[7]    ; data_out[1] ; 4.568 ; 4.633 ; 4.796 ; 4.861 ;
; address[7]    ; data_out[2] ; 4.597 ; 4.645 ; 4.851 ; 4.899 ;
; address[7]    ; data_out[3] ; 4.833 ; 4.863 ; 5.052 ; 5.082 ;
; address[7]    ; data_out[4] ; 4.634 ; 4.667 ; 4.887 ; 4.920 ;
; address[7]    ; data_out[5] ; 4.475 ; 4.482 ; 4.687 ; 4.701 ;
; address[7]    ; data_out[6] ; 4.517 ; 4.564 ; 4.740 ; 4.787 ;
; address[7]    ; data_out[7] ; 4.559 ; 4.588 ; 4.784 ; 4.813 ;
; port_in_00[0] ; data_out[0] ; 4.429 ;       ;       ; 5.075 ;
; port_in_00[1] ; data_out[1] ; 3.991 ;       ;       ; 4.636 ;
; port_in_00[2] ; data_out[2] ; 3.896 ;       ;       ; 4.515 ;
; port_in_00[3] ; data_out[3] ; 4.095 ;       ;       ; 4.720 ;
; port_in_00[4] ; data_out[4] ; 3.677 ;       ;       ; 4.268 ;
; port_in_00[5] ; data_out[5] ; 3.984 ;       ;       ; 4.648 ;
; port_in_00[6] ; data_out[6] ; 4.031 ;       ;       ; 4.649 ;
; port_in_00[7] ; data_out[7] ; 3.819 ;       ;       ; 4.418 ;
; port_in_01[0] ; data_out[0] ; 4.430 ;       ;       ; 5.094 ;
; port_in_01[1] ; data_out[1] ; 3.812 ;       ;       ; 4.408 ;
; port_in_01[2] ; data_out[2] ; 3.748 ;       ;       ; 4.343 ;
; port_in_01[3] ; data_out[3] ; 4.021 ;       ;       ; 4.631 ;
; port_in_01[4] ; data_out[4] ; 3.740 ;       ;       ; 4.330 ;
; port_in_01[5] ; data_out[5] ; 3.893 ;       ;       ; 4.518 ;
; port_in_01[6] ; data_out[6] ; 3.832 ;       ;       ; 4.425 ;
; port_in_01[7] ; data_out[7] ; 3.941 ;       ;       ; 4.540 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.025 ; 5.091 ; 5.706 ; 5.791 ;
; address[0]    ; data_out[1] ; 5.133 ; 5.169 ; 5.827 ; 5.863 ;
; address[0]    ; data_out[2] ; 5.200 ; 5.247 ; 5.859 ; 5.887 ;
; address[0]    ; data_out[3] ; 5.405 ; 5.397 ; 6.023 ; 6.060 ;
; address[0]    ; data_out[4] ; 5.207 ; 5.217 ; 5.844 ; 5.870 ;
; address[0]    ; data_out[5] ; 5.049 ; 5.057 ; 5.704 ; 5.719 ;
; address[0]    ; data_out[6] ; 5.097 ; 5.132 ; 5.769 ; 5.804 ;
; address[0]    ; data_out[7] ; 5.138 ; 5.174 ; 5.808 ; 5.845 ;
; address[1]    ; data_out[0] ;       ; 5.345 ; 5.951 ;       ;
; address[1]    ; data_out[1] ; 4.866 ; 4.889 ; 5.527 ; 5.557 ;
; address[1]    ; data_out[2] ; 4.935 ; 4.956 ; 5.575 ; 5.613 ;
; address[1]    ; data_out[3] ; 5.063 ; 5.062 ; 5.698 ; 5.734 ;
; address[1]    ; data_out[4] ; 4.720 ; 4.729 ; 5.380 ; 5.396 ;
; address[1]    ; data_out[5] ; 4.801 ; 4.826 ; 5.467 ; 5.466 ;
; address[1]    ; data_out[6] ; 4.787 ; 4.806 ; 5.450 ; 5.476 ;
; address[1]    ; data_out[7] ; 4.968 ; 4.967 ; 5.600 ; 5.636 ;
; address[2]    ; data_out[0] ;       ; 6.083 ; 6.711 ;       ;
; address[2]    ; data_out[1] ; 5.604 ; 5.627 ; 6.287 ; 6.317 ;
; address[2]    ; data_out[2] ; 5.673 ; 5.694 ; 6.335 ; 6.373 ;
; address[2]    ; data_out[3] ; 5.801 ; 5.800 ; 6.458 ; 6.494 ;
; address[2]    ; data_out[4] ; 5.458 ; 5.467 ; 6.140 ; 6.156 ;
; address[2]    ; data_out[5] ; 5.539 ; 5.564 ; 6.227 ; 6.226 ;
; address[2]    ; data_out[6] ; 5.525 ; 5.544 ; 6.210 ; 6.236 ;
; address[2]    ; data_out[7] ; 5.706 ; 5.705 ; 6.360 ; 6.396 ;
; address[3]    ; data_out[0] ;       ; 6.327 ; 7.016 ;       ;
; address[3]    ; data_out[1] ; 5.848 ; 5.871 ; 6.592 ; 6.622 ;
; address[3]    ; data_out[2] ; 5.917 ; 5.938 ; 6.640 ; 6.678 ;
; address[3]    ; data_out[3] ; 6.045 ; 6.044 ; 6.763 ; 6.799 ;
; address[3]    ; data_out[4] ; 5.702 ; 5.711 ; 6.445 ; 6.461 ;
; address[3]    ; data_out[5] ; 5.783 ; 5.808 ; 6.532 ; 6.531 ;
; address[3]    ; data_out[6] ; 5.769 ; 5.788 ; 6.515 ; 6.541 ;
; address[3]    ; data_out[7] ; 5.950 ; 5.949 ; 6.665 ; 6.701 ;
; address[4]    ; data_out[0] ; 6.060 ;       ;       ; 6.946 ;
; address[4]    ; data_out[1] ; 5.636 ; 5.666 ; 6.467 ; 6.490 ;
; address[4]    ; data_out[2] ; 5.684 ; 5.722 ; 6.536 ; 6.557 ;
; address[4]    ; data_out[3] ; 5.807 ; 5.843 ; 6.664 ; 6.663 ;
; address[4]    ; data_out[4] ; 5.489 ; 5.505 ; 6.321 ; 6.330 ;
; address[4]    ; data_out[5] ; 5.576 ; 5.575 ; 6.402 ; 6.427 ;
; address[4]    ; data_out[6] ; 5.559 ; 5.585 ; 6.388 ; 6.407 ;
; address[4]    ; data_out[7] ; 5.709 ; 5.745 ; 6.569 ; 6.568 ;
; address[5]    ; data_out[0] ; 4.323 ; 5.232 ; 5.243 ; 4.636 ;
; address[5]    ; data_out[1] ; 4.138 ; 4.168 ; 4.319 ; 4.342 ;
; address[5]    ; data_out[2] ; 4.186 ; 4.224 ; 4.388 ; 4.409 ;
; address[5]    ; data_out[3] ; 4.309 ; 4.345 ; 4.516 ; 4.515 ;
; address[5]    ; data_out[4] ; 3.991 ; 4.007 ; 4.173 ; 4.182 ;
; address[5]    ; data_out[5] ; 4.053 ; 4.068 ; 4.254 ; 4.279 ;
; address[5]    ; data_out[6] ; 4.061 ; 4.087 ; 4.240 ; 4.259 ;
; address[5]    ; data_out[7] ; 4.211 ; 4.247 ; 4.421 ; 4.420 ;
; address[6]    ; data_out[0] ; 5.579 ; 6.247 ; 6.709 ; 6.411 ;
; address[6]    ; data_out[1] ; 5.034 ; 5.064 ; 5.814 ; 5.837 ;
; address[6]    ; data_out[2] ; 5.082 ; 5.120 ; 5.883 ; 5.904 ;
; address[6]    ; data_out[3] ; 5.205 ; 5.241 ; 6.011 ; 6.010 ;
; address[6]    ; data_out[4] ; 4.887 ; 4.903 ; 5.668 ; 5.677 ;
; address[6]    ; data_out[5] ; 4.974 ; 4.973 ; 5.749 ; 5.774 ;
; address[6]    ; data_out[6] ; 4.957 ; 4.983 ; 5.735 ; 5.754 ;
; address[6]    ; data_out[7] ; 5.107 ; 5.143 ; 5.916 ; 5.915 ;
; address[7]    ; data_out[0] ; 4.077 ;       ;       ; 4.431 ;
; address[7]    ; data_out[1] ; 3.896 ; 3.926 ; 4.095 ; 4.118 ;
; address[7]    ; data_out[2] ; 3.944 ; 3.982 ; 4.164 ; 4.185 ;
; address[7]    ; data_out[3] ; 4.067 ; 4.103 ; 4.292 ; 4.291 ;
; address[7]    ; data_out[4] ; 3.749 ; 3.765 ; 3.949 ; 3.958 ;
; address[7]    ; data_out[5] ; 3.807 ; 3.822 ; 4.030 ; 4.055 ;
; address[7]    ; data_out[6] ; 3.819 ; 3.845 ; 4.016 ; 4.035 ;
; address[7]    ; data_out[7] ; 3.969 ; 4.005 ; 4.197 ; 4.196 ;
; port_in_00[0] ; data_out[0] ; 4.321 ;       ;       ; 4.957 ;
; port_in_00[1] ; data_out[1] ; 3.895 ;       ;       ; 4.527 ;
; port_in_00[2] ; data_out[2] ; 3.784 ;       ;       ; 4.395 ;
; port_in_00[3] ; data_out[3] ; 3.998 ;       ;       ; 4.612 ;
; port_in_00[4] ; data_out[4] ; 3.594 ;       ;       ; 4.176 ;
; port_in_00[5] ; data_out[5] ; 3.887 ;       ;       ; 4.539 ;
; port_in_00[6] ; data_out[6] ; 3.934 ;       ;       ; 4.541 ;
; port_in_00[7] ; data_out[7] ; 3.732 ;       ;       ; 4.323 ;
; port_in_01[0] ; data_out[0] ; 4.301 ;       ;       ; 4.955 ;
; port_in_01[1] ; data_out[1] ; 3.724 ;       ;       ; 4.310 ;
; port_in_01[2] ; data_out[2] ; 3.660 ;       ;       ; 4.248 ;
; port_in_01[3] ; data_out[3] ; 3.927 ;       ;       ; 4.527 ;
; port_in_01[4] ; data_out[4] ; 3.654 ;       ;       ; 4.234 ;
; port_in_01[5] ; data_out[5] ; 3.801 ;       ;       ; 4.417 ;
; port_in_01[6] ; data_out[6] ; 3.742 ;       ;       ; 4.324 ;
; port_in_01[7] ; data_out[7] ; 3.849 ;       ;       ; 4.439 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.602  ; 0.876 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.602  ; 0.876 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.224 ; 0.0   ; 0.0      ; 0.0     ; -2203.036           ;
;  clock           ; -34.224 ; 0.000 ; N/A      ; N/A     ; -2203.036           ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+-------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+--------+------------+-----------------+
; address[*]  ; clock      ; 9.607 ; 10.124 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.875 ; 9.532  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.434 ; 8.919  ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.293 ; 8.592  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.607 ; 10.124 ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.401 ; 10.007 ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.819 ; 6.875  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.791 ; 9.337  ; Rise       ; clock           ;
;  address[7] ; clock      ; 7.080 ; 6.849  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.706 ; 5.304  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.017 ; 4.582  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.214 ; 3.788  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.897 ; 4.442  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.728 ; 4.333  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.428 ; 5.030  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.538 ; 5.215  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.346 ; 3.947  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.706 ; 5.304  ; Rise       ; clock           ;
; writen      ; clock      ; 5.421 ; 6.113  ; Rise       ; clock           ;
+-------------+------------+-------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.051  ; 0.004  ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.149 ; -1.826 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.037 ; -1.703 ; Rise       ; clock           ;
;  address[2] ; clock      ; -0.889 ; -1.558 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.236 ; -1.918 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.313 ; -1.960 ; Rise       ; clock           ;
;  address[5] ; clock      ; -0.171 ; -0.421 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.036 ; -1.685 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.051  ; 0.004  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.505 ; -1.066 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.622 ; -1.172 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.505 ; -1.066 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.523 ; -1.084 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.700 ; -1.339 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.563 ; -1.131 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.624 ; -1.223 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.692 ; -1.318 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.611 ; -1.166 ; Rise       ; clock           ;
; writen      ; clock      ; -1.092 ; -1.712 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.535 ; 8.478 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.926 ; 7.985 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.943 ; 7.944 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.076 ; 8.031 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.535 ; 8.478 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.750 ; 7.728 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.446 ; 7.368 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.890 ; 7.864 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.500 ; 8.450 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 6.191 ; 6.210 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.854 ; 5.848 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.900 ; 5.949 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.957 ; 5.993 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.704 ; 5.743 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 6.191 ; 6.210 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 6.084 ; 6.135 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.875 ; 5.891 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.836 ; 5.837 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.878 ; 5.916 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.834 ; 5.874 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.878 ; 5.903 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.833 ; 5.842 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.832 ; 5.875 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.681 ; 5.719 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.875 ; 5.916 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.836 ; 5.885 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.595 ; 5.625 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.423 ; 3.438 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.544 ; 4.710 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.696 ; 3.732 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.551 ; 3.579 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.711 ; 3.748 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.532 ; 3.558 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.423 ; 3.438 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.678 ; 3.713 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.602 ; 3.639 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.370 ; 3.424 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.417 ; 3.517 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.455 ; 3.536 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.461 ; 3.568 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.370 ; 3.424 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.629 ; 3.699 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.556 ; 3.643 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.416 ; 3.498 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.441 ; 3.489 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.271 ; 3.330 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.406 ; 3.484 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.434 ; 3.508 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.432 ; 3.486 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.409 ; 3.482 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.358 ; 3.404 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.450 ; 3.523 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.415 ; 3.489 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.271 ; 3.330 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.720  ; 8.693  ; 9.297  ; 9.302  ;
; address[0]    ; data_out[1] ; 9.108  ; 9.109  ; 9.700  ; 9.680  ;
; address[0]    ; data_out[2] ; 9.222  ; 9.177  ; 9.773  ; 9.728  ;
; address[0]    ; data_out[3] ; 9.535  ; 9.474  ; 10.140 ; 10.083 ;
; address[0]    ; data_out[4] ; 9.259  ; 9.237  ; 9.809  ; 9.787  ;
; address[0]    ; data_out[5] ; 8.943  ; 8.874  ; 9.525  ; 9.447  ;
; address[0]    ; data_out[6] ; 9.020  ; 8.989  ; 9.606  ; 9.580  ;
; address[0]    ; data_out[7] ; 9.047  ; 8.997  ; 9.642  ; 9.592  ;
; address[1]    ; data_out[0] ;        ; 9.253  ; 9.827  ;        ;
; address[1]    ; data_out[1] ; 9.071  ; 9.072  ; 9.639  ; 9.619  ;
; address[1]    ; data_out[2] ; 9.185  ; 9.140  ; 9.712  ; 9.667  ;
; address[1]    ; data_out[3] ; 9.498  ; 9.437  ; 10.079 ; 10.022 ;
; address[1]    ; data_out[4] ; 9.222  ; 9.200  ; 9.748  ; 9.726  ;
; address[1]    ; data_out[5] ; 8.906  ; 8.837  ; 9.464  ; 9.386  ;
; address[1]    ; data_out[6] ; 8.983  ; 8.952  ; 9.545  ; 9.519  ;
; address[1]    ; data_out[7] ; 9.010  ; 8.960  ; 9.581  ; 9.531  ;
; address[2]    ; data_out[0] ;        ; 10.586 ; 11.091 ;        ;
; address[2]    ; data_out[1] ; 10.404 ; 10.405 ; 10.903 ; 10.883 ;
; address[2]    ; data_out[2] ; 10.518 ; 10.473 ; 10.976 ; 10.931 ;
; address[2]    ; data_out[3] ; 10.831 ; 10.770 ; 11.343 ; 11.286 ;
; address[2]    ; data_out[4] ; 10.555 ; 10.533 ; 11.012 ; 10.990 ;
; address[2]    ; data_out[5] ; 10.239 ; 10.170 ; 10.728 ; 10.650 ;
; address[2]    ; data_out[6] ; 10.316 ; 10.285 ; 10.809 ; 10.783 ;
; address[2]    ; data_out[7] ; 10.343 ; 10.293 ; 10.845 ; 10.795 ;
; address[3]    ; data_out[0] ;        ; 10.957 ; 11.575 ;        ;
; address[3]    ; data_out[1] ; 10.775 ; 10.776 ; 11.387 ; 11.367 ;
; address[3]    ; data_out[2] ; 10.889 ; 10.844 ; 11.460 ; 11.415 ;
; address[3]    ; data_out[3] ; 11.202 ; 11.141 ; 11.827 ; 11.770 ;
; address[3]    ; data_out[4] ; 10.926 ; 10.904 ; 11.496 ; 11.474 ;
; address[3]    ; data_out[5] ; 10.610 ; 10.541 ; 11.212 ; 11.134 ;
; address[3]    ; data_out[6] ; 10.687 ; 10.656 ; 11.293 ; 11.267 ;
; address[3]    ; data_out[7] ; 10.714 ; 10.664 ; 11.329 ; 11.279 ;
; address[4]    ; data_out[0] ; 10.643 ;        ;        ; 11.308 ;
; address[4]    ; data_out[1] ; 10.455 ; 10.435 ; 11.126 ; 11.127 ;
; address[4]    ; data_out[2] ; 10.528 ; 10.483 ; 11.240 ; 11.195 ;
; address[4]    ; data_out[3] ; 10.895 ; 10.838 ; 11.553 ; 11.492 ;
; address[4]    ; data_out[4] ; 10.564 ; 10.542 ; 11.277 ; 11.255 ;
; address[4]    ; data_out[5] ; 10.280 ; 10.202 ; 10.961 ; 10.892 ;
; address[4]    ; data_out[6] ; 10.361 ; 10.335 ; 11.038 ; 11.007 ;
; address[4]    ; data_out[7] ; 10.397 ; 10.347 ; 11.065 ; 11.015 ;
; address[5]    ; data_out[0] ; 8.469  ; 8.768  ; 8.726  ; 8.532  ;
; address[5]    ; data_out[1] ; 8.281  ; 8.261  ; 8.350  ; 8.351  ;
; address[5]    ; data_out[2] ; 8.354  ; 8.309  ; 8.464  ; 8.419  ;
; address[5]    ; data_out[3] ; 8.721  ; 8.664  ; 8.777  ; 8.716  ;
; address[5]    ; data_out[4] ; 8.390  ; 8.368  ; 8.501  ; 8.479  ;
; address[5]    ; data_out[5] ; 8.106  ; 8.028  ; 8.185  ; 8.116  ;
; address[5]    ; data_out[6] ; 8.187  ; 8.161  ; 8.262  ; 8.231  ;
; address[5]    ; data_out[7] ; 8.223  ; 8.173  ; 8.289  ; 8.239  ;
; address[6]    ; data_out[0] ; 10.401 ; 10.660 ; 11.110 ; 11.031 ;
; address[6]    ; data_out[1] ; 10.371 ; 10.351 ; 11.037 ; 11.038 ;
; address[6]    ; data_out[2] ; 10.444 ; 10.399 ; 11.151 ; 11.106 ;
; address[6]    ; data_out[3] ; 10.811 ; 10.754 ; 11.464 ; 11.403 ;
; address[6]    ; data_out[4] ; 10.480 ; 10.458 ; 11.188 ; 11.166 ;
; address[6]    ; data_out[5] ; 10.196 ; 10.118 ; 10.872 ; 10.803 ;
; address[6]    ; data_out[6] ; 10.277 ; 10.251 ; 10.949 ; 10.918 ;
; address[6]    ; data_out[7] ; 10.313 ; 10.263 ; 10.976 ; 10.926 ;
; address[7]    ; data_out[0] ; 9.047  ;        ;        ; 9.141  ;
; address[7]    ; data_out[1] ; 7.701  ; 7.681  ; 7.710  ; 7.711  ;
; address[7]    ; data_out[2] ; 7.774  ; 7.729  ; 7.824  ; 7.779  ;
; address[7]    ; data_out[3] ; 8.141  ; 8.084  ; 8.137  ; 8.076  ;
; address[7]    ; data_out[4] ; 7.810  ; 7.788  ; 7.861  ; 7.839  ;
; address[7]    ; data_out[5] ; 7.526  ; 7.448  ; 7.545  ; 7.476  ;
; address[7]    ; data_out[6] ; 7.607  ; 7.581  ; 7.622  ; 7.591  ;
; address[7]    ; data_out[7] ; 7.643  ; 7.593  ; 7.649  ; 7.599  ;
; port_in_00[0] ; data_out[0] ; 7.521  ;        ;        ; 7.917  ;
; port_in_00[1] ; data_out[1] ; 6.834  ;        ;        ; 7.208  ;
; port_in_00[2] ; data_out[2] ; 6.647  ;        ;        ; 7.017  ;
; port_in_00[3] ; data_out[3] ; 6.981  ;        ;        ; 7.337  ;
; port_in_00[4] ; data_out[4] ; 6.258  ;        ;        ; 6.624  ;
; port_in_00[5] ; data_out[5] ; 6.851  ;        ;        ; 7.291  ;
; port_in_00[6] ; data_out[6] ; 6.900  ;        ;        ; 7.261  ;
; port_in_00[7] ; data_out[7] ; 6.489  ;        ;        ; 6.847  ;
; port_in_01[0] ; data_out[0] ; 7.518  ;        ;        ; 7.957  ;
; port_in_01[1] ; data_out[1] ; 6.499  ;        ;        ; 6.847  ;
; port_in_01[2] ; data_out[2] ; 6.400  ;        ;        ; 6.730  ;
; port_in_01[3] ; data_out[3] ; 6.832  ;        ;        ; 7.164  ;
; port_in_01[4] ; data_out[4] ; 6.384  ;        ;        ; 6.735  ;
; port_in_01[5] ; data_out[5] ; 6.635  ;        ;        ; 7.013  ;
; port_in_01[6] ; data_out[6] ; 6.550  ;        ;        ; 6.881  ;
; port_in_01[7] ; data_out[7] ; 6.727  ;        ;        ; 7.060  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.025 ; 5.091 ; 5.706 ; 5.791 ;
; address[0]    ; data_out[1] ; 5.133 ; 5.169 ; 5.827 ; 5.863 ;
; address[0]    ; data_out[2] ; 5.200 ; 5.247 ; 5.859 ; 5.887 ;
; address[0]    ; data_out[3] ; 5.405 ; 5.397 ; 6.023 ; 6.060 ;
; address[0]    ; data_out[4] ; 5.207 ; 5.217 ; 5.844 ; 5.870 ;
; address[0]    ; data_out[5] ; 5.049 ; 5.057 ; 5.704 ; 5.719 ;
; address[0]    ; data_out[6] ; 5.097 ; 5.132 ; 5.769 ; 5.804 ;
; address[0]    ; data_out[7] ; 5.138 ; 5.174 ; 5.808 ; 5.845 ;
; address[1]    ; data_out[0] ;       ; 5.345 ; 5.951 ;       ;
; address[1]    ; data_out[1] ; 4.866 ; 4.889 ; 5.527 ; 5.557 ;
; address[1]    ; data_out[2] ; 4.935 ; 4.956 ; 5.575 ; 5.613 ;
; address[1]    ; data_out[3] ; 5.063 ; 5.062 ; 5.698 ; 5.734 ;
; address[1]    ; data_out[4] ; 4.720 ; 4.729 ; 5.380 ; 5.396 ;
; address[1]    ; data_out[5] ; 4.801 ; 4.826 ; 5.467 ; 5.466 ;
; address[1]    ; data_out[6] ; 4.787 ; 4.806 ; 5.450 ; 5.476 ;
; address[1]    ; data_out[7] ; 4.968 ; 4.967 ; 5.600 ; 5.636 ;
; address[2]    ; data_out[0] ;       ; 6.083 ; 6.711 ;       ;
; address[2]    ; data_out[1] ; 5.604 ; 5.627 ; 6.287 ; 6.317 ;
; address[2]    ; data_out[2] ; 5.673 ; 5.694 ; 6.335 ; 6.373 ;
; address[2]    ; data_out[3] ; 5.801 ; 5.800 ; 6.458 ; 6.494 ;
; address[2]    ; data_out[4] ; 5.458 ; 5.467 ; 6.140 ; 6.156 ;
; address[2]    ; data_out[5] ; 5.539 ; 5.564 ; 6.227 ; 6.226 ;
; address[2]    ; data_out[6] ; 5.525 ; 5.544 ; 6.210 ; 6.236 ;
; address[2]    ; data_out[7] ; 5.706 ; 5.705 ; 6.360 ; 6.396 ;
; address[3]    ; data_out[0] ;       ; 6.327 ; 7.016 ;       ;
; address[3]    ; data_out[1] ; 5.848 ; 5.871 ; 6.592 ; 6.622 ;
; address[3]    ; data_out[2] ; 5.917 ; 5.938 ; 6.640 ; 6.678 ;
; address[3]    ; data_out[3] ; 6.045 ; 6.044 ; 6.763 ; 6.799 ;
; address[3]    ; data_out[4] ; 5.702 ; 5.711 ; 6.445 ; 6.461 ;
; address[3]    ; data_out[5] ; 5.783 ; 5.808 ; 6.532 ; 6.531 ;
; address[3]    ; data_out[6] ; 5.769 ; 5.788 ; 6.515 ; 6.541 ;
; address[3]    ; data_out[7] ; 5.950 ; 5.949 ; 6.665 ; 6.701 ;
; address[4]    ; data_out[0] ; 6.060 ;       ;       ; 6.946 ;
; address[4]    ; data_out[1] ; 5.636 ; 5.666 ; 6.467 ; 6.490 ;
; address[4]    ; data_out[2] ; 5.684 ; 5.722 ; 6.536 ; 6.557 ;
; address[4]    ; data_out[3] ; 5.807 ; 5.843 ; 6.664 ; 6.663 ;
; address[4]    ; data_out[4] ; 5.489 ; 5.505 ; 6.321 ; 6.330 ;
; address[4]    ; data_out[5] ; 5.576 ; 5.575 ; 6.402 ; 6.427 ;
; address[4]    ; data_out[6] ; 5.559 ; 5.585 ; 6.388 ; 6.407 ;
; address[4]    ; data_out[7] ; 5.709 ; 5.745 ; 6.569 ; 6.568 ;
; address[5]    ; data_out[0] ; 4.323 ; 5.232 ; 5.243 ; 4.636 ;
; address[5]    ; data_out[1] ; 4.138 ; 4.168 ; 4.319 ; 4.342 ;
; address[5]    ; data_out[2] ; 4.186 ; 4.224 ; 4.388 ; 4.409 ;
; address[5]    ; data_out[3] ; 4.309 ; 4.345 ; 4.516 ; 4.515 ;
; address[5]    ; data_out[4] ; 3.991 ; 4.007 ; 4.173 ; 4.182 ;
; address[5]    ; data_out[5] ; 4.053 ; 4.068 ; 4.254 ; 4.279 ;
; address[5]    ; data_out[6] ; 4.061 ; 4.087 ; 4.240 ; 4.259 ;
; address[5]    ; data_out[7] ; 4.211 ; 4.247 ; 4.421 ; 4.420 ;
; address[6]    ; data_out[0] ; 5.579 ; 6.247 ; 6.709 ; 6.411 ;
; address[6]    ; data_out[1] ; 5.034 ; 5.064 ; 5.814 ; 5.837 ;
; address[6]    ; data_out[2] ; 5.082 ; 5.120 ; 5.883 ; 5.904 ;
; address[6]    ; data_out[3] ; 5.205 ; 5.241 ; 6.011 ; 6.010 ;
; address[6]    ; data_out[4] ; 4.887 ; 4.903 ; 5.668 ; 5.677 ;
; address[6]    ; data_out[5] ; 4.974 ; 4.973 ; 5.749 ; 5.774 ;
; address[6]    ; data_out[6] ; 4.957 ; 4.983 ; 5.735 ; 5.754 ;
; address[6]    ; data_out[7] ; 5.107 ; 5.143 ; 5.916 ; 5.915 ;
; address[7]    ; data_out[0] ; 4.077 ;       ;       ; 4.431 ;
; address[7]    ; data_out[1] ; 3.896 ; 3.926 ; 4.095 ; 4.118 ;
; address[7]    ; data_out[2] ; 3.944 ; 3.982 ; 4.164 ; 4.185 ;
; address[7]    ; data_out[3] ; 4.067 ; 4.103 ; 4.292 ; 4.291 ;
; address[7]    ; data_out[4] ; 3.749 ; 3.765 ; 3.949 ; 3.958 ;
; address[7]    ; data_out[5] ; 3.807 ; 3.822 ; 4.030 ; 4.055 ;
; address[7]    ; data_out[6] ; 3.819 ; 3.845 ; 4.016 ; 4.035 ;
; address[7]    ; data_out[7] ; 3.969 ; 4.005 ; 4.197 ; 4.196 ;
; port_in_00[0] ; data_out[0] ; 4.321 ;       ;       ; 4.957 ;
; port_in_00[1] ; data_out[1] ; 3.895 ;       ;       ; 4.527 ;
; port_in_00[2] ; data_out[2] ; 3.784 ;       ;       ; 4.395 ;
; port_in_00[3] ; data_out[3] ; 3.998 ;       ;       ; 4.612 ;
; port_in_00[4] ; data_out[4] ; 3.594 ;       ;       ; 4.176 ;
; port_in_00[5] ; data_out[5] ; 3.887 ;       ;       ; 4.539 ;
; port_in_00[6] ; data_out[6] ; 3.934 ;       ;       ; 4.541 ;
; port_in_00[7] ; data_out[7] ; 3.732 ;       ;       ; 4.323 ;
; port_in_01[0] ; data_out[0] ; 4.301 ;       ;       ; 4.955 ;
; port_in_01[1] ; data_out[1] ; 3.724 ;       ;       ; 4.310 ;
; port_in_01[2] ; data_out[2] ; 3.660 ;       ;       ; 4.248 ;
; port_in_01[3] ; data_out[3] ; 3.927 ;       ;       ; 4.527 ;
; port_in_01[4] ; data_out[4] ; 3.654 ;       ;       ; 4.234 ;
; port_in_01[5] ; data_out[5] ; 3.801 ;       ;       ; 4.417 ;
; port_in_01[6] ; data_out[6] ; 3.742 ;       ;       ; 4.324 ;
; port_in_01[7] ; data_out[7] ; 3.849 ;       ;       ; 4.439 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 20861 ; 20861 ;
; Unconstrained Output Ports      ; 24    ; 24    ;
; Unconstrained Output Port Paths ; 111   ; 111   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 28 20:14:45 2024
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.602             -34.224 clock 
Info (332146): Worst-case hold slack is 1.653
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.653               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.068             -30.234 clock 
Info (332146): Worst-case hold slack is 1.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.512               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.338             -17.191 clock 
Info (332146): Worst-case hold slack is 0.876
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.876               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2203.036 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Tue May 28 20:14:50 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


