digraph "CFG for '_Z14BlurViaStencilPfS_' function" {
	label="CFG for '_Z14BlurViaStencilPfS_' function";

	Node0x48dd880 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%2:\l  %3 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %4 = add i32 %3, 1\l  %5 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %6 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %7 = getelementptr i8, i8 addrspace(4)* %6, i64 4\l  %8 = bitcast i8 addrspace(4)* %7 to i16 addrspace(4)*\l  %9 = load i16, i16 addrspace(4)* %8, align 4, !range !5, !invariant.load !6\l  %10 = zext i16 %9 to i32\l  %11 = add nuw nsw i32 %10, 2\l  %12 = mul i32 %11, %4\l  %13 = add i32 %12, %5\l  %14 = add i32 %13, 1\l  %15 = sub i32 %14, %10\l  %16 = add i32 %15, -3\l  %17 = zext i32 %16 to i64\l  %18 = getelementptr inbounds float, float addrspace(1)* %1, i64 %17\l  %19 = load float, float addrspace(1)* %18, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %20 = fmul contract float %19, 0x3FA47AE140000000\l  %21 = add i32 %15, -2\l  %22 = zext i32 %21 to i64\l  %23 = getelementptr inbounds float, float addrspace(1)* %1, i64 %22\l  %24 = load float, float addrspace(1)* %23, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %25 = fmul contract float %24, 0x3FBEB851E0000000\l  %26 = fadd contract float %20, %25\l  %27 = add i32 %15, -1\l  %28 = zext i32 %27 to i64\l  %29 = getelementptr inbounds float, float addrspace(1)* %1, i64 %28\l  %30 = load float, float addrspace(1)* %29, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %31 = fmul contract float %30, 0x3FA47AE140000000\l  %32 = fadd contract float %26, %31\l  %33 = sext i32 %13 to i64\l  %34 = getelementptr inbounds float, float addrspace(1)* %1, i64 %33\l  %35 = load float, float addrspace(1)* %34, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %36 = fmul contract float %35, 0x3FBEB851E0000000\l  %37 = fadd contract float %32, %36\l  %38 = sext i32 %14 to i64\l  %39 = getelementptr inbounds float, float addrspace(1)* %1, i64 %38\l  %40 = load float, float addrspace(1)* %39, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %41 = fmul contract float %40, 0x3FD70A3D80000000\l  %42 = fadd contract float %37, %41\l  %43 = add i32 %13, 2\l  %44 = sext i32 %43 to i64\l  %45 = getelementptr inbounds float, float addrspace(1)* %1, i64 %44\l  %46 = load float, float addrspace(1)* %45, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %47 = fmul contract float %46, 0x3FBEB851E0000000\l  %48 = fadd contract float %42, %47\l  %49 = add i32 %14, %10\l  %50 = add i32 %49, 1\l  %51 = zext i32 %50 to i64\l  %52 = getelementptr inbounds float, float addrspace(1)* %1, i64 %51\l  %53 = load float, float addrspace(1)* %52, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %54 = fmul contract float %53, 0x3FA47AE140000000\l  %55 = fadd contract float %48, %54\l  %56 = add i32 %49, 2\l  %57 = zext i32 %56 to i64\l  %58 = getelementptr inbounds float, float addrspace(1)* %1, i64 %57\l  %59 = load float, float addrspace(1)* %58, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %60 = fmul contract float %59, 0x3FBEB851E0000000\l  %61 = fadd contract float %55, %60\l  %62 = add i32 %49, 3\l  %63 = zext i32 %62 to i64\l  %64 = getelementptr inbounds float, float addrspace(1)* %1, i64 %63\l  %65 = load float, float addrspace(1)* %64, align 4, !tbaa !7,\l... !amdgpu.noclobber !6\l  %66 = fmul contract float %65, 0x3FA47AE140000000\l  %67 = fadd contract float %61, %66\l  %68 = getelementptr inbounds float, float addrspace(1)* %0, i64 %38\l  store float %67, float addrspace(1)* %68, align 4, !tbaa !7\l  ret void\l}"];
}
