Часть 2. Микроконтроллеры семейства Mega 
тактового сигнала предназначена для синхронизации внутреннего тактового 
сигнала, формируемого контроллером скорости передачи, и кадров,  
поступающих на вывод RXD (RXDaj) микроконтроллера. Схема восстановления 
данных осуществляет считывание и фильтрацию каждого разряда  
принимаемого кадра. 
Схема восстановления тактового сигнала осуществляет опрос входа  
приемника с целью определения старт-бита кадра. Частота опроса зависит от 
состояния разряда U2X (ШХя) регистра UCSRA (UCSR/iA). В обычном  
режиме (при \J7Xn = «О») частота опроса в 16 раз превышает скорость  
передачи данных, а в ускоренном режиме (при U2X = «1») — в 8 раз. 
Обнаружение изменения сигнала на выводе RXD (RXDfl) с лог. 1 (режим 
ожвдания) на лог. О интерпретируется как возможное появление переднего 
фронта старт-бита. После этого в нормальном режиме проверяется  
значение 8-й, 9-й и 10-й выборок входного сигнала, а в ускоренном режиме — 
4-й, 5-й и 6-й выборок (Рис. 2.102, а). Если значение хотя бы двух выборок 
из указанных равно лог. 1, старт-бит считается ложным (помеха), а  
приемник переходит к ожиданию следующего изменения входного сигнала с лог. 1 
на лог. 0. В противном случае считается, что обнаружен старт-бит 
новой последовательности, с которым синхронизируется внутренний 
тактовый сигнал приемника. После этого начинает работать схема 
восстановления данных. 
Рис. 2.102. Распознавание разрядов кадра: 
а — старт-бит; б — остальные разряды 
Решение о значении принятого разряда принимается также по  
результатам 8-й, 9-й и 10-й D-й, 5-й и 6-й) выборок входного сигнала 
— 444 — 
