Fitter report for Simple_ALU
Thu Sep 28 19:37:38 2023
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 28 19:37:38 2023       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; Simple_ALU                                  ;
; Top-level Entity Name              ; alu                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 622 / 114,480 ( < 1 % )                     ;
;     Total combinational functions  ; 622 / 114,480 ( < 1 % )                     ;
;     Dedicated logic registers      ; 0 / 114,480 ( 0 % )                         ;
; Total registers                    ; 0                                           ;
; Total pins                         ; 109 / 529 ( 21 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-10        ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 851 ) ; 0.00 % ( 0 / 851 )         ; 0.00 % ( 0 / 851 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 851 ) ; 0.00 % ( 0 / 851 )         ; 0.00 % ( 0 / 851 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 841 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ECE550/project_01/output_files/Simple_ALU.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 622 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 622                     ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 0                       ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 316                     ;
;     -- 3 input functions                    ; 262                     ;
;     -- <=2 input functions                  ; 44                      ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 622                     ;
;     -- arithmetic mode                      ; 0                       ;
;                                             ;                         ;
; Total registers*                            ; 0 / 117,053 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 114,480 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 42 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 109 / 529 ( 21 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 0                       ;
;     -- Global clocks                        ; 0 / 20 ( 0 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0.3% / 0.3% / 0.3%      ;
; Peak interconnect usage (total/H/V)         ; 7.0% / 6.0% / 8.4%      ;
; Maximum fan-out                             ; 75                      ;
; Highest non-global fan-out                  ; 75                      ;
; Total fan-out                               ; 2287                    ;
; Average fan-out                             ; 2.69                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 622 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 622                    ; 0                              ;
;     -- Register only                        ; 0                      ; 0                              ;
;     -- Combinational with a register        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 316                    ; 0                              ;
;     -- 3 input functions                    ; 262                    ; 0                              ;
;     -- <=2 input functions                  ; 44                     ; 0                              ;
;     -- Register only                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 622                    ; 0                              ;
;     -- arithmetic mode                      ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 0                      ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 114480 ( 0 % )     ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 42 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 109                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 2282                   ; 5                              ;
;     -- Registered Connections               ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 74                     ; 0                              ;
;     -- Output Ports                         ; 35                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ctrl_ALUopcode[0] ; G15   ; 7        ; 65           ; 73           ; 7            ; 71                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_ALUopcode[1] ; H16   ; 7        ; 65           ; 73           ; 21           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_ALUopcode[2] ; G21   ; 7        ; 74           ; 73           ; 21           ; 29                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_ALUopcode[3] ; Y2    ; 2        ; 0            ; 36           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_ALUopcode[4] ; Y1    ; 2        ; 0            ; 36           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_shiftamt[0]  ; F17   ; 7        ; 67           ; 73           ; 14           ; 74                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_shiftamt[1]  ; E17   ; 7        ; 67           ; 73           ; 21           ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_shiftamt[2]  ; G16   ; 7        ; 67           ; 73           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_shiftamt[3]  ; H17   ; 7        ; 67           ; 73           ; 7            ; 52                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ctrl_shiftamt[4]  ; D19   ; 7        ; 83           ; 73           ; 14           ; 43                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[0]  ; G17   ; 7        ; 83           ; 73           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[10] ; D16   ; 7        ; 62           ; 73           ; 21           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[11] ; B11   ; 8        ; 42           ; 73           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[12] ; J15   ; 7        ; 60           ; 73           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[13] ; A6    ; 8        ; 27           ; 73           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[14] ; H13   ; 8        ; 38           ; 73           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[15] ; F15   ; 7        ; 58           ; 73           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[16] ; H19   ; 7        ; 72           ; 73           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[17] ; H21   ; 7        ; 72           ; 73           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[18] ; G20   ; 7        ; 74           ; 73           ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[19] ; B25   ; 7        ; 107          ; 73           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[1]  ; A12   ; 8        ; 47           ; 73           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[20] ; C17   ; 7        ; 81           ; 73           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[21] ; B23   ; 7        ; 102          ; 73           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[22] ; A18   ; 7        ; 79           ; 73           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[23] ; F21   ; 7        ; 107          ; 73           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[24] ; C25   ; 7        ; 105          ; 73           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[25] ; L22   ; 6        ; 115          ; 62           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[26] ; J17   ; 7        ; 69           ; 73           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[27] ; C20   ; 7        ; 85           ; 73           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[28] ; B21   ; 7        ; 87           ; 73           ; 0            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[29] ; E19   ; 7        ; 94           ; 73           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[2]  ; G14   ; 8        ; 47           ; 73           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[30] ; A22   ; 7        ; 89           ; 73           ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[31] ; G22   ; 7        ; 72           ; 73           ; 21           ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[3]  ; E14   ; 8        ; 45           ; 73           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[4]  ; A10   ; 8        ; 38           ; 73           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[5]  ; A17   ; 7        ; 60           ; 73           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[6]  ; J14   ; 8        ; 49           ; 73           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[7]  ; H14   ; 8        ; 49           ; 73           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[8]  ; F14   ; 8        ; 45           ; 73           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandA[9]  ; H15   ; 7        ; 60           ; 73           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[0]  ; C21   ; 7        ; 91           ; 73           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[10] ; C15   ; 7        ; 58           ; 73           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[11] ; C14   ; 8        ; 52           ; 73           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[12] ; B17   ; 7        ; 60           ; 73           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[13] ; D10   ; 8        ; 35           ; 73           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[14] ; C12   ; 8        ; 52           ; 73           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[15] ; E18   ; 7        ; 87           ; 73           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[16] ; A21   ; 7        ; 89           ; 73           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[17] ; E25   ; 7        ; 83           ; 73           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[18] ; H23   ; 6        ; 115          ; 65           ; 14           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[19] ; C24   ; 7        ; 98           ; 73           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[1]  ; G18   ; 7        ; 69           ; 73           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[20] ; D18   ; 7        ; 85           ; 73           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[21] ; E21   ; 7        ; 107          ; 73           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[22] ; F22   ; 7        ; 107          ; 73           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[23] ; J23   ; 6        ; 115          ; 63           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[24] ; A23   ; 7        ; 102          ; 73           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[25] ; B19   ; 7        ; 81           ; 73           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[26] ; L21   ; 6        ; 115          ; 62           ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[27] ; F19   ; 7        ; 94           ; 73           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[28] ; D26   ; 6        ; 115          ; 62           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[29] ; H4    ; 1        ; 0            ; 62           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[2]  ; B6    ; 8        ; 27           ; 73           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[30] ; D24   ; 7        ; 98           ; 73           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[31] ; AH19  ; 4        ; 72           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[3]  ; D14   ; 8        ; 52           ; 73           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[4]  ; A11   ; 8        ; 42           ; 73           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[5]  ; J13   ; 8        ; 40           ; 73           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[6]  ; AH17  ; 4        ; 62           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[7]  ; F11   ; 8        ; 31           ; 73           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[8]  ; D13   ; 8        ; 54           ; 73           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; data_operandB[9]  ; C16   ; 7        ; 62           ; 73           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data_result[0]  ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[10] ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[11] ; D15   ; 7        ; 58           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[12] ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[13] ; E15   ; 7        ; 58           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[14] ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[15] ; C22   ; 7        ; 96           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[16] ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[17] ; D17   ; 7        ; 81           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[18] ; C23   ; 7        ; 100          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[19] ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[1]  ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[20] ; D20   ; 7        ; 85           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[21] ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[22] ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[23] ; D25   ; 7        ; 105          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[24] ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[25] ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[26] ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[27] ; E10   ; 8        ; 18           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[28] ; A26   ; 7        ; 109          ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[29] ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[2]  ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[30] ; B22   ; 7        ; 89           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[31] ; D21   ; 7        ; 96           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[3]  ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[4]  ; A7    ; 8        ; 29           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[5]  ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[6]  ; J10   ; 8        ; 20           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[7]  ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[8]  ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_result[9]  ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; isLessThan      ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; isNotEqual      ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; overflow        ; D23   ; 7        ; 100          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; data_result[22]         ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; data_result[26]         ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0                       ; Use as regular IO        ; data_result[30]         ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; isLessThan              ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; data_operandB[20]       ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; data_operandA[20]       ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; data_result[17]         ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; isNotEqual              ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; data_operandB[25]       ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; data_operandA[22]       ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; data_result[21]         ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; data_operandB[9]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; data_operandA[10]       ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; data_operandA[5]        ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; data_operandB[12]       ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; data_operandB[10]       ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; data_result[11]         ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; data_operandB[3]        ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; data_operandB[14]       ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; data_result[8]          ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; data_operandB[4]        ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; data_operandA[11]       ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; data_operandA[4]        ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; data_result[5]          ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; data_result[14]         ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; data_operandA[14]       ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; data_result[12]         ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; data_result[10]         ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; data_operandB[2]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 56 ( 9 % )   ; 2.5V          ; --           ;
; 2        ; 2 / 63 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 65 / 72 ( 90 % ) ; 2.5V          ; --           ;
; 8        ; 31 / 71 ( 44 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; data_operandA[13]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 501        ; 8        ; data_result[4]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; data_operandA[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 487        ; 8        ; data_operandB[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 482        ; 8        ; data_operandA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; data_operandA[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 442        ; 7        ; data_operandA[22]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 440        ; 7        ; isNotEqual                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; data_operandB[16]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 423        ; 7        ; data_operandA[30]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 412        ; 7        ; data_operandB[24]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; data_result[28]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; data_operandB[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; data_operandB[31]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; data_operandB[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; data_result[5]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 488        ; 8        ; data_operandA[11]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; data_operandB[12]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 443        ; 7        ; data_result[21]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 441        ; 7        ; data_operandB[25]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; data_operandA[28]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 424        ; 7        ; data_result[30]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 413        ; 7        ; data_operandA[21]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; data_operandA[19]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; data_result[3]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; data_operandB[14]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 474        ; 8        ; data_result[9]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 476        ; 8        ; data_operandB[11]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; data_operandB[10]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; data_operandB[9]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; data_operandA[20]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 429        ; 7        ; isLessThan                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 435        ; 7        ; data_result[19]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 431        ; 7        ; data_operandA[27]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 422        ; 7        ; data_operandB[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 418        ; 7        ; data_result[15]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ; 415        ; 7        ; data_result[18]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C24      ; 416        ; 7        ; data_operandB[19]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ; 411        ; 7        ; data_operandA[24]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; data_operandB[13]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; data_result[8]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 475        ; 8        ; data_operandB[8]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; data_operandB[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; data_result[11]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 461        ; 7        ; data_operandA[10]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 439        ; 7        ; data_result[17]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 430        ; 7        ; data_operandB[20]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 436        ; 7        ; ctrl_shiftamt[4]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 432        ; 7        ; data_result[20]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 419        ; 7        ; data_result[31]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; overflow                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D24      ; 417        ; 7        ; data_operandB[30]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D25      ; 410        ; 7        ; data_result[23]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D26      ; 383        ; 6        ; data_operandB[28]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D27      ; 381        ; 6        ; data_result[26]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; data_result[27]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 499        ; 8        ; data_result[2]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 497        ; 8        ; data_result[12]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; data_operandA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; data_result[13]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; ctrl_shiftamt[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 427        ; 7        ; data_operandB[15]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ; 421        ; 7        ; data_operandA[29]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; data_operandB[21]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; data_result[1]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E25      ; 434        ; 7        ; data_operandB[17]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; data_result[24]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E28      ; 374        ; 6        ; data_result[22]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; data_operandB[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 498        ; 8        ; data_result[10]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; data_operandA[8]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 466        ; 7        ; data_operandA[15]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; ctrl_shiftamt[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 428        ; 7        ; data_result[29]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 420        ; 7        ; data_operandB[27]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; data_operandA[23]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F22      ; 409        ; 7        ; data_operandB[22]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; data_result[14]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 484        ; 8        ; data_operandA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; ctrl_ALUopcode[0]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 453        ; 7        ; ctrl_shiftamt[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 437        ; 7        ; data_operandA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 452        ; 7        ; data_operandB[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 451        ; 7        ; data_result[25]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 444        ; 7        ; data_operandA[18]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 445        ; 7        ; ctrl_ALUopcode[2]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G22      ; 449        ; 7        ; data_operandA[31]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; data_operandB[29]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; data_operandA[14]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 480        ; 8        ; data_operandA[7]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 464        ; 7        ; data_operandA[9]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 459        ; 7        ; ctrl_ALUopcode[1]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 454        ; 7        ; ctrl_shiftamt[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; data_operandA[16]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; data_operandA[17]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; data_operandB[18]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; data_result[6]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; data_result[16]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 489        ; 8        ; data_operandB[5]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 481        ; 8        ; data_operandA[6]                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 465        ; 7        ; data_operandA[12]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J16      ; 458        ; 7        ; data_result[7]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 450        ; 7        ; data_operandA[26]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; data_result[0]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; data_operandB[23]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; data_operandB[26]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 384        ; 6        ; data_operandA[25]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; ctrl_ALUopcode[4]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 65         ; 2        ; ctrl_ALUopcode[3]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; ctrl_ALUopcode[3] ; Incomplete set of assignments ;
; ctrl_ALUopcode[4] ; Incomplete set of assignments ;
; data_result[0]    ; Incomplete set of assignments ;
; data_result[1]    ; Incomplete set of assignments ;
; data_result[2]    ; Incomplete set of assignments ;
; data_result[3]    ; Incomplete set of assignments ;
; data_result[4]    ; Incomplete set of assignments ;
; data_result[5]    ; Incomplete set of assignments ;
; data_result[6]    ; Incomplete set of assignments ;
; data_result[7]    ; Incomplete set of assignments ;
; data_result[8]    ; Incomplete set of assignments ;
; data_result[9]    ; Incomplete set of assignments ;
; data_result[10]   ; Incomplete set of assignments ;
; data_result[11]   ; Incomplete set of assignments ;
; data_result[12]   ; Incomplete set of assignments ;
; data_result[13]   ; Incomplete set of assignments ;
; data_result[14]   ; Incomplete set of assignments ;
; data_result[15]   ; Incomplete set of assignments ;
; data_result[16]   ; Incomplete set of assignments ;
; data_result[17]   ; Incomplete set of assignments ;
; data_result[18]   ; Incomplete set of assignments ;
; data_result[19]   ; Incomplete set of assignments ;
; data_result[20]   ; Incomplete set of assignments ;
; data_result[21]   ; Incomplete set of assignments ;
; data_result[22]   ; Incomplete set of assignments ;
; data_result[23]   ; Incomplete set of assignments ;
; data_result[24]   ; Incomplete set of assignments ;
; data_result[25]   ; Incomplete set of assignments ;
; data_result[26]   ; Incomplete set of assignments ;
; data_result[27]   ; Incomplete set of assignments ;
; data_result[28]   ; Incomplete set of assignments ;
; data_result[29]   ; Incomplete set of assignments ;
; data_result[30]   ; Incomplete set of assignments ;
; data_result[31]   ; Incomplete set of assignments ;
; isNotEqual        ; Incomplete set of assignments ;
; isLessThan        ; Incomplete set of assignments ;
; overflow          ; Incomplete set of assignments ;
; ctrl_ALUopcode[0] ; Incomplete set of assignments ;
; data_operandA[1]  ; Incomplete set of assignments ;
; data_operandA[0]  ; Incomplete set of assignments ;
; ctrl_shiftamt[0]  ; Incomplete set of assignments ;
; ctrl_shiftamt[1]  ; Incomplete set of assignments ;
; data_operandA[3]  ; Incomplete set of assignments ;
; data_operandA[2]  ; Incomplete set of assignments ;
; ctrl_shiftamt[2]  ; Incomplete set of assignments ;
; data_operandA[7]  ; Incomplete set of assignments ;
; data_operandA[6]  ; Incomplete set of assignments ;
; data_operandA[5]  ; Incomplete set of assignments ;
; data_operandA[4]  ; Incomplete set of assignments ;
; ctrl_shiftamt[3]  ; Incomplete set of assignments ;
; data_operandA[15] ; Incomplete set of assignments ;
; data_operandA[13] ; Incomplete set of assignments ;
; data_operandA[14] ; Incomplete set of assignments ;
; data_operandA[12] ; Incomplete set of assignments ;
; data_operandA[11] ; Incomplete set of assignments ;
; data_operandA[9]  ; Incomplete set of assignments ;
; data_operandA[10] ; Incomplete set of assignments ;
; data_operandA[8]  ; Incomplete set of assignments ;
; ctrl_shiftamt[4]  ; Incomplete set of assignments ;
; data_operandA[27] ; Incomplete set of assignments ;
; data_operandA[25] ; Incomplete set of assignments ;
; data_operandA[26] ; Incomplete set of assignments ;
; data_operandA[24] ; Incomplete set of assignments ;
; data_operandA[31] ; Incomplete set of assignments ;
; data_operandA[29] ; Incomplete set of assignments ;
; data_operandA[30] ; Incomplete set of assignments ;
; data_operandA[28] ; Incomplete set of assignments ;
; data_operandA[23] ; Incomplete set of assignments ;
; data_operandA[21] ; Incomplete set of assignments ;
; data_operandA[22] ; Incomplete set of assignments ;
; data_operandA[20] ; Incomplete set of assignments ;
; data_operandA[19] ; Incomplete set of assignments ;
; data_operandA[17] ; Incomplete set of assignments ;
; data_operandA[18] ; Incomplete set of assignments ;
; data_operandA[16] ; Incomplete set of assignments ;
; ctrl_ALUopcode[1] ; Incomplete set of assignments ;
; data_operandB[0]  ; Incomplete set of assignments ;
; ctrl_ALUopcode[2] ; Incomplete set of assignments ;
; data_operandB[1]  ; Incomplete set of assignments ;
; data_operandB[2]  ; Incomplete set of assignments ;
; data_operandB[3]  ; Incomplete set of assignments ;
; data_operandB[4]  ; Incomplete set of assignments ;
; data_operandB[5]  ; Incomplete set of assignments ;
; data_operandB[6]  ; Incomplete set of assignments ;
; data_operandB[7]  ; Incomplete set of assignments ;
; data_operandB[8]  ; Incomplete set of assignments ;
; data_operandB[9]  ; Incomplete set of assignments ;
; data_operandB[10] ; Incomplete set of assignments ;
; data_operandB[11] ; Incomplete set of assignments ;
; data_operandB[12] ; Incomplete set of assignments ;
; data_operandB[13] ; Incomplete set of assignments ;
; data_operandB[14] ; Incomplete set of assignments ;
; data_operandB[15] ; Incomplete set of assignments ;
; data_operandB[16] ; Incomplete set of assignments ;
; data_operandB[17] ; Incomplete set of assignments ;
; data_operandB[18] ; Incomplete set of assignments ;
; data_operandB[19] ; Incomplete set of assignments ;
; data_operandB[20] ; Incomplete set of assignments ;
; data_operandB[21] ; Incomplete set of assignments ;
; data_operandB[22] ; Incomplete set of assignments ;
; data_operandB[23] ; Incomplete set of assignments ;
; data_operandB[24] ; Incomplete set of assignments ;
; data_operandB[25] ; Incomplete set of assignments ;
; data_operandB[26] ; Incomplete set of assignments ;
; data_operandB[27] ; Incomplete set of assignments ;
; data_operandB[28] ; Incomplete set of assignments ;
; data_operandB[29] ; Incomplete set of assignments ;
; data_operandB[30] ; Incomplete set of assignments ;
; data_operandB[31] ; Incomplete set of assignments ;
; ctrl_ALUopcode[3] ; Missing location assignment   ;
; ctrl_ALUopcode[4] ; Missing location assignment   ;
; data_result[0]    ; Missing location assignment   ;
; data_result[1]    ; Missing location assignment   ;
; data_result[2]    ; Missing location assignment   ;
; data_result[3]    ; Missing location assignment   ;
; data_result[4]    ; Missing location assignment   ;
; data_result[5]    ; Missing location assignment   ;
; data_result[6]    ; Missing location assignment   ;
; data_result[7]    ; Missing location assignment   ;
; data_result[8]    ; Missing location assignment   ;
; data_result[9]    ; Missing location assignment   ;
; data_result[10]   ; Missing location assignment   ;
; data_result[11]   ; Missing location assignment   ;
; data_result[12]   ; Missing location assignment   ;
; data_result[13]   ; Missing location assignment   ;
; data_result[14]   ; Missing location assignment   ;
; data_result[15]   ; Missing location assignment   ;
; data_result[16]   ; Missing location assignment   ;
; data_result[17]   ; Missing location assignment   ;
; data_result[18]   ; Missing location assignment   ;
; data_result[19]   ; Missing location assignment   ;
; data_result[20]   ; Missing location assignment   ;
; data_result[21]   ; Missing location assignment   ;
; data_result[22]   ; Missing location assignment   ;
; data_result[23]   ; Missing location assignment   ;
; data_result[24]   ; Missing location assignment   ;
; data_result[25]   ; Missing location assignment   ;
; data_result[26]   ; Missing location assignment   ;
; data_result[27]   ; Missing location assignment   ;
; data_result[28]   ; Missing location assignment   ;
; data_result[29]   ; Missing location assignment   ;
; data_result[30]   ; Missing location assignment   ;
; data_result[31]   ; Missing location assignment   ;
; isNotEqual        ; Missing location assignment   ;
; isLessThan        ; Missing location assignment   ;
; overflow          ; Missing location assignment   ;
; ctrl_ALUopcode[0] ; Missing location assignment   ;
; data_operandA[1]  ; Missing location assignment   ;
; data_operandA[0]  ; Missing location assignment   ;
; ctrl_shiftamt[0]  ; Missing location assignment   ;
; ctrl_shiftamt[1]  ; Missing location assignment   ;
; data_operandA[3]  ; Missing location assignment   ;
; data_operandA[2]  ; Missing location assignment   ;
; ctrl_shiftamt[2]  ; Missing location assignment   ;
; data_operandA[7]  ; Missing location assignment   ;
; data_operandA[6]  ; Missing location assignment   ;
; data_operandA[5]  ; Missing location assignment   ;
; data_operandA[4]  ; Missing location assignment   ;
; ctrl_shiftamt[3]  ; Missing location assignment   ;
; data_operandA[15] ; Missing location assignment   ;
; data_operandA[13] ; Missing location assignment   ;
; data_operandA[14] ; Missing location assignment   ;
; data_operandA[12] ; Missing location assignment   ;
; data_operandA[11] ; Missing location assignment   ;
; data_operandA[9]  ; Missing location assignment   ;
; data_operandA[10] ; Missing location assignment   ;
; data_operandA[8]  ; Missing location assignment   ;
; ctrl_shiftamt[4]  ; Missing location assignment   ;
; data_operandA[27] ; Missing location assignment   ;
; data_operandA[25] ; Missing location assignment   ;
; data_operandA[26] ; Missing location assignment   ;
; data_operandA[24] ; Missing location assignment   ;
; data_operandA[31] ; Missing location assignment   ;
; data_operandA[29] ; Missing location assignment   ;
; data_operandA[30] ; Missing location assignment   ;
; data_operandA[28] ; Missing location assignment   ;
; data_operandA[23] ; Missing location assignment   ;
; data_operandA[21] ; Missing location assignment   ;
; data_operandA[22] ; Missing location assignment   ;
; data_operandA[20] ; Missing location assignment   ;
; data_operandA[19] ; Missing location assignment   ;
; data_operandA[17] ; Missing location assignment   ;
; data_operandA[18] ; Missing location assignment   ;
; data_operandA[16] ; Missing location assignment   ;
; ctrl_ALUopcode[1] ; Missing location assignment   ;
; data_operandB[0]  ; Missing location assignment   ;
; ctrl_ALUopcode[2] ; Missing location assignment   ;
; data_operandB[1]  ; Missing location assignment   ;
; data_operandB[2]  ; Missing location assignment   ;
; data_operandB[3]  ; Missing location assignment   ;
; data_operandB[4]  ; Missing location assignment   ;
; data_operandB[5]  ; Missing location assignment   ;
; data_operandB[6]  ; Missing location assignment   ;
; data_operandB[7]  ; Missing location assignment   ;
; data_operandB[8]  ; Missing location assignment   ;
; data_operandB[9]  ; Missing location assignment   ;
; data_operandB[10] ; Missing location assignment   ;
; data_operandB[11] ; Missing location assignment   ;
; data_operandB[12] ; Missing location assignment   ;
; data_operandB[13] ; Missing location assignment   ;
; data_operandB[14] ; Missing location assignment   ;
; data_operandB[15] ; Missing location assignment   ;
; data_operandB[16] ; Missing location assignment   ;
; data_operandB[17] ; Missing location assignment   ;
; data_operandB[18] ; Missing location assignment   ;
; data_operandB[19] ; Missing location assignment   ;
; data_operandB[20] ; Missing location assignment   ;
; data_operandB[21] ; Missing location assignment   ;
; data_operandB[22] ; Missing location assignment   ;
; data_operandB[23] ; Missing location assignment   ;
; data_operandB[24] ; Missing location assignment   ;
; data_operandB[25] ; Missing location assignment   ;
; data_operandB[26] ; Missing location assignment   ;
; data_operandB[27] ; Missing location assignment   ;
; data_operandB[28] ; Missing location assignment   ;
; data_operandB[29] ; Missing location assignment   ;
; data_operandB[30] ; Missing location assignment   ;
; data_operandB[31] ; Missing location assignment   ;
+-------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                      ; Entity Name ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+-------------+--------------+
; |alu                                          ; 622 (15)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 109  ; 0            ; 622 (15)     ; 0 (0)             ; 0 (0)            ; |alu                                                                                     ; alu         ; work         ;
;    |SLL:sll|                                  ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll                                                                             ; SLL         ; work         ;
;       |mux:sll_init_m2[1].m2|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m2[1].m2                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[0].m4|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[0].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[1].m4|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[1].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[2].m4|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[2].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[3].m4|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[3].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[4].m4|                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[4].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[5].m4|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[5].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[6].m4|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[6].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m4[7].m4|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m4[7].m4                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[10].m5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[10].m5                                                      ; mux         ; work         ;
;       |mux:sll_init_m5[11].m5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[11].m5                                                      ; mux         ; work         ;
;       |mux:sll_init_m5[12].m5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[12].m5                                                      ; mux         ; work         ;
;       |mux:sll_init_m5[13].m5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[13].m5                                                      ; mux         ; work         ;
;       |mux:sll_init_m5[14].m5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[14].m5                                                      ; mux         ; work         ;
;       |mux:sll_init_m5[15].m5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[15].m5                                                      ; mux         ; work         ;
;       |mux:sll_init_m5[2].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[2].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[3].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[3].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[4].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[4].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[5].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[5].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[6].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[6].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[7].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[7].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[8].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[8].m5                                                       ; mux         ; work         ;
;       |mux:sll_init_m5[9].m5|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_init_m5[9].m5                                                       ; mux         ; work         ;
;       |mux:sll_loop_m1[26].m_1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m1[26].m_1                                                     ; mux         ; work         ;
;       |mux:sll_loop_m1[27].m_1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m1[27].m_1                                                     ; mux         ; work         ;
;       |mux:sll_loop_m1[28].m_1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m1[28].m_1                                                     ; mux         ; work         ;
;       |mux:sll_loop_m1[29].m_1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m1[29].m_1                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[10].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[10].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[11].m_2|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[11].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[12].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[12].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[13].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[13].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[14].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[14].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[15].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[15].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[16].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[16].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[17].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[17].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[18].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[18].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[19].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[19].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[20].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[20].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[21].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[21].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[22].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[22].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[23].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[23].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[24].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[24].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[25].m_2|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[25].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[26].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[26].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[27].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[27].m_2                                                     ; mux         ; work         ;
;       |mux:sll_loop_m2[2].m_2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[2].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[3].m_2|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[3].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[4].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[4].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[5].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[5].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[6].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[6].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[7].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[7].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[8].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[8].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m2[9].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m2[9].m_2                                                      ; mux         ; work         ;
;       |mux:sll_loop_m3[10].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[10].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[11].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[11].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[12].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[12].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[13].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[13].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[14].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[14].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[15].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[15].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[16].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[16].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[17].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[17].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[18].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[18].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[19].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[19].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[20].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[20].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[21].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[21].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[22].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[22].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[23].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[23].m_3                                                     ; mux         ; work         ;
;       |mux:sll_loop_m3[9].m_3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m3[9].m_3                                                      ; mux         ; work         ;
;       |mux:sll_loop_m4[10].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[10].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[11].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[11].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[12].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[12].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[13].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[13].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[14].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[14].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[15].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[15].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[16].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[16].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[30].m_4|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[30].m_4                                                     ; mux         ; work         ;
;       |mux:sll_loop_m4[8].m_4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[8].m_4                                                      ; mux         ; work         ;
;       |mux:sll_loop_m4[9].m_4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SLL:sll|mux:sll_loop_m4[9].m_4                                                      ; mux         ; work         ;
;    |SRA:sra|                                  ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra                                                                             ; SRA         ; work         ;
;       |mux:sra_initial_m4[24].m4|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[24].m4                                                   ; mux         ; work         ;
;       |mux:sra_initial_m4[25].m4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[25].m4                                                   ; mux         ; work         ;
;       |mux:sra_initial_m4[26].m4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[26].m4                                                   ; mux         ; work         ;
;       |mux:sra_initial_m4[27].m4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[27].m4                                                   ; mux         ; work         ;
;       |mux:sra_initial_m4[28].m4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[28].m4                                                   ; mux         ; work         ;
;       |mux:sra_initial_m4[29].m4|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[29].m4                                                   ; mux         ; work         ;
;       |mux:sra_initial_m4[30].m4|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_initial_m4[30].m4                                                   ; mux         ; work         ;
;       |mux:sra_loop_m1[30].m_1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m1[30].m_1                                                     ; mux         ; work         ;
;       |mux:sra_loop_m1[3].m_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m1[3].m_1                                                      ; mux         ; work         ;
;       |mux:sra_loop_m1[4].m_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m1[4].m_1                                                      ; mux         ; work         ;
;       |mux:sra_loop_m1[5].m_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m1[5].m_1                                                      ; mux         ; work         ;
;       |mux:sra_loop_m1[6].m_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m1[6].m_1                                                      ; mux         ; work         ;
;       |mux:sra_loop_m2[10].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[10].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[11].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[11].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[12].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[12].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[13].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[13].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[14].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[14].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[15].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[15].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[16].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[16].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[17].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[17].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[18].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[18].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[19].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[19].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[20].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[20].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[21].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[21].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[22].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[22].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[23].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[23].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[24].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[24].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[25].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[25].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[26].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[26].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[27].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[27].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[28].m_2|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[28].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[29].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[29].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[30].m_2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[30].m_2                                                     ; mux         ; work         ;
;       |mux:sra_loop_m2[6].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[6].m_2                                                      ; mux         ; work         ;
;       |mux:sra_loop_m2[7].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[7].m_2                                                      ; mux         ; work         ;
;       |mux:sra_loop_m2[8].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[8].m_2                                                      ; mux         ; work         ;
;       |mux:sra_loop_m2[9].m_2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m2[9].m_2                                                      ; mux         ; work         ;
;       |mux:sra_loop_m3[12].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[12].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[13].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[13].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[14].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[14].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[15].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[15].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[16].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[16].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[17].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[17].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[18].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[18].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[19].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[19].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[20].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[20].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[21].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[21].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[22].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[22].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[23].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[23].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[24].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[24].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[25].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[25].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[26].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[26].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[27].m_3|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[27].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[29].m_3|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[29].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m3[30].m_3|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m3[30].m_3                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[24].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[24].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[25].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[25].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[26].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[26].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[27].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[27].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[28].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[28].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[29].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[29].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[30].m_4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[30].m_4                                                     ; mux         ; work         ;
;       |mux:sra_loop_m4[31].m_4|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|SRA:sra|mux:sra_loop_m4[31].m_4                                                     ; mux         ; work         ;
;    |add_sub:addition|                         ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition                                                                    ; add_sub     ; work         ;
;       |CSA_32bits:csa1|                       ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1                                                    ; CSA_32bits  ; work         ;
;          |RCA_16bits:rca1|                    ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1                                    ; RCA_16bits  ; work         ;
;             |full_adder:fulladder_loop[10].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[11].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[12].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[13].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[14].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[15].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[1].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[2].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[3].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[3].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[4].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[5].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[6].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[7].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[8].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[9].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f     ; full_adder  ; work         ;
;          |RCA_16bits:rca2|                    ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2                                    ; RCA_16bits  ; work         ;
;             |full_adder:fulladder_loop[10].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[10].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[11].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[11].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[12].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[13].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[15].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[15].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[1].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[2].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[2].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[3].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[4].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[5].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[6].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[7].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[8].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[8].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[9].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f     ; full_adder  ; work         ;
;          |RCA_16bits:rca3|                    ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3                                    ; RCA_16bits  ; work         ;
;             |full_adder:fulladder_loop[10].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[10].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[11].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[11].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[12].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[12].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[13].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[15].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[15].f    ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[1].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[1].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[2].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[2].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[3].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[3].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[4].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[4].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[5].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[5].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[6].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[7].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[7].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[8].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[8].f     ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[9].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[9].f     ; full_adder  ; work         ;
;          |mux_16:m_16|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:addition|CSA_32bits:csa1|mux_16:m_16                                        ; mux_16      ; work         ;
;    |add_sub:subtraction|                      ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction                                                                 ; add_sub     ; work         ;
;       |CSA_32bits:csa1|                       ; 97 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1                                                 ; CSA_32bits  ; work         ;
;          |RCA_16bits:rca1|                    ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1                                 ; RCA_16bits  ; work         ;
;             |full_adder:fulladder_loop[10].f| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[11].f| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[12].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[13].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[14].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[15].f| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[1].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[2].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[3].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[3].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[4].f|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[5].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[6].f|  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[7].f|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[8].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[9].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f  ; full_adder  ; work         ;
;          |RCA_16bits:rca2|                    ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2                                 ; RCA_16bits  ; work         ;
;             |full_adder:fulladder_loop[12].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[13].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[14].f| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[1].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[3].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[4].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[5].f|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[6].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[7].f|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f  ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[9].f|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f  ; full_adder  ; work         ;
;          |RCA_16bits:rca3|                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3                                 ; RCA_16bits  ; work         ;
;             |full_adder:fulladder_loop[13].f| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[15].f| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[15].f ; full_adder  ; work         ;
;             |full_adder:fulladder_loop[6].f|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f  ; full_adder  ; work         ;
;          |mux_16:m_16|                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |alu|add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16                                     ; mux_16      ; work         ;
;    |mux:m_as_o|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|mux:m_as_o                                                                          ; mux         ; work         ;
;    |mux_32:m1_s3|                             ; 207 (207)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 207 (207)    ; 0 (0)             ; 0 (0)            ; |alu|mux_32:m1_s3                                                                        ; mux_32      ; work         ;
;    |mux_32:m2_s1|                             ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |alu|mux_32:m2_s1                                                                        ; mux_32      ; work         ;
;    |mux_32:m3_s1|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu|mux_32:m3_s1                                                                        ; mux_32      ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; ctrl_ALUopcode[3] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ctrl_ALUopcode[4] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data_result[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[24]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[25]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[26]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[27]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_result[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; isNotEqual        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; isLessThan        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; overflow          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ctrl_ALUopcode[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandA[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ctrl_shiftamt[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ctrl_shiftamt[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ctrl_shiftamt[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandA[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ctrl_shiftamt[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ctrl_shiftamt[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[27] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandA[25] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[26] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[24] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandA[31] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[29] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[30] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandA[28] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[23] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[21] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandA[22] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[20] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[19] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[17] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[18] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandA[16] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ctrl_ALUopcode[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ctrl_ALUopcode[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[16] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[17] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[18] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[19] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[20] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[21] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[22] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[23] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[24] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[25] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[26] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[27] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[28] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_operandB[29] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[30] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_operandB[31] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+
; ctrl_ALUopcode[3]                                                                                   ;                   ;         ;
; ctrl_ALUopcode[4]                                                                                   ;                   ;         ;
; ctrl_ALUopcode[0]                                                                                   ;                   ;         ;
;      - mux_32:m1_s3|out[0]~21                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[0]~22                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[0]~23                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[0]~24                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[1]~27                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[1]~29                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[1]~38                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[2]~39                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[3]~40                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[3]~44                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[2]~0                                                                        ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[3]~48                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[3]~1                                                                        ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[7]~57                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[4]~2                                                                        ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[5]~62                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[6]~3                                                                        ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[7]~4                                                                        ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[8]~5                                                                        ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[9]~74                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[9]~75                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[9]~79                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[10]~6                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[11]~7                                                                       ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[12]~8                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[13]~96                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[14]~101                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[15]~106                                                                     ; 1                 ; 6       ;
;      - mux_32:m3_s1|out[16]~0                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[16]~111                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[16]~112                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[16]~113                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[18]~115                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[17]~118                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[18]~119                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[17]~9                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[18]~126                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[19]~132                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[19]~10                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[20]~138                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[20]~11                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[21]~144                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[21]~12                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[22]~150                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[22]~13                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[23]~156                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[23]~14                                                                      ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[25]~15                                                                      ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[27]~16                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[28]~188                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[28]~17                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[29]~195                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[29]~18                                                                      ; 1                 ; 6       ;
;      - mux_32:m3_s1|out[30]~2                                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[30]~200                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[30]~203                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[30]~204                                                                     ; 1                 ; 6       ;
;      - mux:m_as_o|out~0                                                                             ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[31]~206                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[31]~211                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[31]~212                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[31]~214                                                                     ; 1                 ; 6       ;
;      - mux:m_as_o|out~1                                                                             ; 1                 ; 6       ;
;      - mux:m_as_o|out~2                                                                             ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[4]~218                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[5]~219                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[6]~220                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[7]~221                                                                      ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[18]~222                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[24]~223                                                                     ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[26]~224                                                                     ; 1                 ; 6       ;
; data_operandA[1]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~18                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~26                                                                       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|sum          ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m2[1].m2|and_sa~0                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~31                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~33                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[2].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~1                                                         ; 0                 ; 6       ;
;      - comb~0                                                                                       ; 0                 ; 6       ;
; data_operandA[0]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~18                                                                       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[0].m4|and_sa~0                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[0]~24                                                                       ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|sum          ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m2[1].m2|and_sa~0                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[1]~31                                                                       ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout      ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout~0       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~1                                                       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[8].m_4|out~0                                                         ; 1                 ; 6       ;
;      - comb~0                                                                                       ; 1                 ; 6       ;
; ctrl_shiftamt[0]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~18                                                                       ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[3].m_1|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[6].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[5].m_1|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[14].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[10].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[30].m4|out~0                                                      ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[26].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[22].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[18].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m2[1].m2|and_sa~0                                                       ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[1]~33                                                                       ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[4].m_1|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[7].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[6].m_1|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[15].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[11].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[30].m_1|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[27].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[23].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[19].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[2].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[8].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[8].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[16].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[12].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[30].m_3|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~2                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[24].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[20].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[3].m4|and_sa~0                                                       ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[9].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[17].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[13].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[29].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[25].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[21].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~0                                                       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~1                                                       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[5].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[6].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~2                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[7].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[4].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[8].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[9].m_2|out~1                                                         ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[10].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[11].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[12].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[13].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[14].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[15].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[16].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[17].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[18].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[19].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[20].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[21].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[22].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[23].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[24].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~2                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[26].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[26].m_1|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[27].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[27].m_1|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[28].m_1|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[29].m_1|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~1                                                        ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[31]~208                                                                     ; 1                 ; 6       ;
; ctrl_shiftamt[1]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~18                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[0]~19                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[6].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[6].m_2|out~1                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[15].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[14].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[11].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[10].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[30].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[27].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[26].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[23].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[22].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[19].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[18].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m2[1].m2|and_sa~0                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~33                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~34                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[7].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[7].m_2|out~1                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[16].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[12].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[29].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[24].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[20].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[2].m_2|out~0                                                         ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~41                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[8].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[9].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[17].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[13].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[30].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[25].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[21].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~1                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[29].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[29].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[4].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~1                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[29].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[5].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[6].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[7].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[8].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[9].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[10].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[12].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[13].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[14].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[29].m4|out~0                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[15].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[16].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[17].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[18].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[19].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[20].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[21].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[22].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[23].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[24].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[26].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[26].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[27].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[27].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~2                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~208                                                                     ; 0                 ; 6       ;
; data_operandA[3]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m1[3].m_1|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[4].m_1|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[3].f|x_a_b~0   ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~1                                                         ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[3]~1                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|sum       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|and_cin   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[3].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[5].m_2|out~0                                                         ; 0                 ; 6       ;
; data_operandA[2]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m1[3].m_1|out~0                                                         ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~33                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f|x_a_b~0   ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[3].m_2|out~0                                                         ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[2]~0                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[4].m_2|out~0                                                         ; 0                 ; 6       ;
;      - comb~1                                                                                       ; 0                 ; 6       ;
; ctrl_shiftamt[2]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~19                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[0]~20                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[12].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[30].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[24].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[20].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[1].m4|and_sa~2                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~34                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~35                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[13].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[29].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[29].m_3|out~1                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[21].m_3|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~41                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[14].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[30].m_3|out~1                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[22].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[15].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[27].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[23].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[16].m_3|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~54                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[28].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[24].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~1                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[17].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[29].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[25].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[5].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[18].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[26].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[6].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[19].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[27].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[7].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[16].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[9].m_3|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[9].m_4|out~0                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[10].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[10].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[11].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[11].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[12].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[13].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[13].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[14].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[14].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[15].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[15].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[16].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[17].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[18].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[19].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~2                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[20].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[21].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[22].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m3[23].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~2                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~209                                                                     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[1].m4|and_sa~3                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[2].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[27].m4|out~2                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[2].m4|and_sa~2                                                       ; 0                 ; 6       ;
; data_operandA[7]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[6].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[7].m_2|out~0                                                         ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[9].m_2|out~0                                                         ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[7]~4                                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[7].m_2|out~0                                                         ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|and_a_b   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|cout~0       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[9].m_2|out~0                                                         ; 1                 ; 6       ;
; data_operandA[6]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[6].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[6].m_1|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[8].m_2|out~0                                                         ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[6]~3                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|sum       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|x_a_b~0   ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[6].m_2|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|and_a_b   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|and_cin   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[8].m_2|out~0                                                         ; 0                 ; 6       ;
; data_operandA[5]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m1[5].m_1|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[6].m_1|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f|sum       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[5]~62                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[5].m_2|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[7].m_2|out~0                                                         ; 0                 ; 6       ;
; data_operandA[4]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m1[5].m_1|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[4].m_1|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[4]~2                                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[4].m_2|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|and_a_b   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[6].m_2|out~0                                                         ; 0                 ; 6       ;
; ctrl_shiftamt[3]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~20                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[0]~21                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[0].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[24].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[1].m4|and_sa~2                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~35                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~36                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[25].m_4|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~41                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[26].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[27].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[27].m_4|out~1                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~53                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~54                                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[28].m_4|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[4].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[29].m_4|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[5].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[30].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[30].m_4|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[6].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[31].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[7].m4|and_sa~0                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[9]~74                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[8].m_4|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[24].m4|out~1                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[9].m_4|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[25].m4|out~0                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[10].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[26].m4|out~0                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[11].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[12].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[13].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[13].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[14].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[14].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[30].m4|out~1                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[15].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[16].m_4|out~1                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~115                                                                     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[4].m4|and_sa~2                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[13].m_4|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[14].m_4|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~3                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~207                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~209                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~210                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~212                                                                     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[1].m4|and_sa~3                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[2].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[27].m4|out~2                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m4[2].m4|and_sa~2                                                       ; 0                 ; 6       ;
; data_operandA[15]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[15].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[17].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f|sum      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[15]~106                                                                     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[16].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f|cout     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[18].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~21                                    ; 0                 ; 6       ;
; data_operandA[13]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[15].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[13].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f|sum      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[13]~96                                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[14].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f|cout     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[16].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[14]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[14].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[16].m_2|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[14]~101                                                                     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f|sum      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[15].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f|cout     ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f|cout~0      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[17].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[12]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[14].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[12].m_2|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[12]~8                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|sum      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|sum         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[13].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|cout     ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|cout~0      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[15].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[11]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[11].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[13].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|x_a_b~0  ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[11]~7                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[12].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|and_a_b  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|cout~0      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[14].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[9]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[11].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[9].m_2|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f|sum       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[9]~79                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[9].m_2|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|sum      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[12].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[10]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[10].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[12].m_2|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[10]~6                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|x_a_b~0  ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[10].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|and_a_b  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|and_cin  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|cout~0      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[13].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[8]                                                                                    ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[10].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[7].m_2|out~0                                                         ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[8].m_2|out~0                                                         ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[8]~5                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|sum       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|sum          ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[8].m_2|out~0                                                         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[10].m_2|out~0                                                        ; 0                 ; 6       ;
; ctrl_shiftamt[4]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~22                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[0]~23                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~29                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~36                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~37                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~40                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[3].m5|and_sa                                                         ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~53                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~54                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[4].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[5].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[6].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[7].m5|and_sa                                                         ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[9]~74                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[8].m5|and_sa                                                         ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[9]~75                                                                       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[9].m5|and_sa                                                         ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[10].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[11].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[12].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[13].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[14].m5|and_sa                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[15].m5|and_sa                                                        ; 0                 ; 6       ;
;      - mux_32:m3_s1|out[16]~0                                                                       ; 0                 ; 6       ;
;      - mux_32:m3_s1|out[16]~1                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~115                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~118                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~126                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[19]~132                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[20]~138                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[21]~144                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[22]~150                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[23]~156                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[28]~188                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[28]~189                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[29]~195                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[29]~196                                                                     ; 0                 ; 6       ;
;      - mux_32:m3_s1|out[30]~2                                                                       ; 0                 ; 6       ;
;      - mux_32:m3_s1|out[30]~3                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~207                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~210                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~212                                                                     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_init_m5[2].m5|and_sa                                                         ; 0                 ; 6       ;
; data_operandA[27]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[27].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[29].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[27].m_1|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[11]~39                                   ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[27]~182                                                                     ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[27]~16                                                                      ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[28].m_1|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[12].f|sum         ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[12]~40                                   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f|sum         ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[12]~41                                   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[11].f|cout~0      ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[11].f|cout~0      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~50                                   ; 1                 ; 6       ;
; data_operandA[25]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[27].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[25].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~1                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[25]~15                                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[26].m_1|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|and_a_b~0 ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[9].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[27].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[26]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[26].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[26].m_1|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[10]~37                                   ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[27].m_1|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[11]~38                                   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[10].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[10].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f|cout~1   ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~2   ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[26]~224                                                                     ; 0                 ; 6       ;
; data_operandA[24]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[26].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[24].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[8]~34                                    ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[9]~35                                    ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[9].f|sum          ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|sum          ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[26].m_2|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[10]~36                                   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[8].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[8].f|cout~0       ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[27].m_2|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f|cout~0   ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~1   ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[24]~223                                                                     ; 1                 ; 6       ;
; data_operandA[31]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[29].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[30].m_3|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[27].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[28].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[29].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[30].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[31].m_4|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[24].m4|out~1                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[25].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[26].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[28].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[29].m4|out~0                                                      ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[30].m4|out~1                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[15]~109                                                                     ; 0                 ; 6       ;
;      - mux_32:m3_s1|out[16]~1                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~118                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~126                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[19]~132                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[20]~138                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[21]~144                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[22]~150                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[23]~156                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[24]~166                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[25]~172                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[26]~178                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[27]~185                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[28]~189                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[29]~196                                                                     ; 0                 ; 6       ;
;      - mux_32:m3_s1|out[30]~3                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[15].f|sum~0    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~213                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~214                                                                     ; 0                 ; 6       ;
;      - WideOr0~1                                                                                    ; 0                 ; 6       ;
;      - mux:m_as_o|out~3                                                                             ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[27].m4|out~2                                                      ; 0                 ; 6       ;
; data_operandA[29]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[30].m_1|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[29].m_1|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f|x_a_b~0  ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[29]~18                                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~1                                                        ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[14]~46                                   ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~48                                   ; 0                 ; 6       ;
; data_operandA[30]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~1                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m1[30].m_1|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m3[30].m_3|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m4[30].m_4|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_initial_m4[30].m4|out~1                                                      ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m4[30].m_4|out~1                                                        ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[30]~200                                                                     ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f|x_a_b~0  ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[15].f|sum         ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[15].f|sum         ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~45                                   ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[31]~208                                                                     ; 1                 ; 6       ;
;      - WideOr0~0                                                                                    ; 1                 ; 6       ;
; data_operandA[28]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[30].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[28].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[29].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[28].m_1|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f|x_a_b~0  ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[28]~17                                                                      ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m1[29].m_1|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[13]~42                                   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|sum         ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f|sum         ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[12].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[14]~43                                   ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~44                                   ; 0                 ; 6       ;
; data_operandA[23]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[23].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[25].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[24].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[7]~32                                    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[23]~158                                                                     ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[23]~14                                                                      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[8]~33                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[7].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~1                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[26].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~4    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~0   ; 0                 ; 6       ;
; data_operandA[21]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[23].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[21].m_2|out~0                                                        ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[22].m_2|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[21]~12                                                                      ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|sum          ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[6]~30                                    ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|sum          ; 1                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[24].m_2|out~0                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[7]~31                                    ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[5].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~3    ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~3    ; 1                 ; 6       ;
; data_operandA[22]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[22].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[24].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[23].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[22]~13                                                                      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|and_a_b~0 ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[25].m_2|out~0                                                        ; 0                 ; 6       ;
; data_operandA[20]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[22].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[20].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[21].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[20]~11                                                                      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|and_a_b~0 ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[5].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f|sum          ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[23].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[4].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[5]~29                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~2    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~2    ; 0                 ; 6       ;
; data_operandA[19]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[19].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[21].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[20].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[19]~10                                                                      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[4].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|and_a_b~0 ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|sum          ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[22].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[3].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[4]~47                                    ; 0                 ; 6       ;
; data_operandA[17]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[19].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[17].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[18].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~121                                                                     ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[17]~9                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[2]~23                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[20].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~0    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~0    ; 0                 ; 6       ;
; data_operandA[18]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[18].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[20].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[19].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[2]~24                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[3]~25                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[3].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|sum          ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[21].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[2].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[3]~26                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[2].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~1    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~1    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~222                                                                     ; 0                 ; 6       ;
; data_operandA[16]                                                                                   ;                   ;         ;
;      - SRA:sra|mux:sra_loop_m2[18].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SRA:sra|mux:sra_loop_m2[16].m_2|out~0                                                        ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[17].m_2|out~0                                                        ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[16]~111                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[16]~112                                                                     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[0]~18                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~19                                    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~120                                                                     ; 0                 ; 6       ;
;      - SLL:sll|mux:sll_loop_m2[19].m_2|out~0                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~20                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~22                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~0    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~0    ; 0                 ; 6       ;
; ctrl_ALUopcode[1]                                                                                   ;                   ;         ;
;      - mux_32:m1_s3|out[0]~24                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~26                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~27                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~31                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~32                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[30]~47                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~57                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[16]~111                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[16]~113                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~119                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[30]~200                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[30]~204                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~215                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[2]~216                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~217                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~222                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[24]~223                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[26]~224                                                                     ; 0                 ; 6       ;
; data_operandB[0]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[0]~24                                                                       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|sum          ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~31                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - comb~0                                                                                       ; 0                 ; 6       ;
; ctrl_ALUopcode[2]                                                                                   ;                   ;         ;
;      - mux_32:m1_s3|out[0]~25                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~28                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~30                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~32                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~37                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~40                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~44                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[30]~47                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~57                                                                       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[16]~114                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~123                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~129                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[19]~135                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[20]~141                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[21]~147                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[22]~153                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[23]~160                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[28]~192                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[29]~199                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[30]~201                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[30]~204                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~213                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~214                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[2]~216                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[3]~217                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[4]~218                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[5]~219                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[6]~220                                                                      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[7]~221                                                                      ; 0                 ; 6       ;
; data_operandB[1]                                                                                    ;                   ;         ;
;      - mux_32:m1_s3|out[1]~26                                                                       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|sum          ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[1]~32                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - comb~0                                                                                       ; 0                 ; 6       ;
; data_operandB[2]                                                                                    ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[2]~0                                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f|cout      ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[2].f|cout~0       ; 1                 ; 6       ;
;      - comb~1                                                                                       ; 1                 ; 6       ;
; data_operandB[3]                                                                                    ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[3].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[3]~1                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|sum       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|and_cin   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[3].f|cout~0       ; 0                 ; 6       ;
; data_operandB[4]                                                                                    ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[4]~2                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|and_a_b   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[4].f|cout~0       ; 0                 ; 6       ;
; data_operandB[5]                                                                                    ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f|sum       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[5]~62                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[5].f|cout~0       ; 0                 ; 6       ;
; data_operandB[6]                                                                                    ;                   ;         ;
;      - mux_32:m2_s1|out[6]~3                                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|sum       ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|x_a_b~0   ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|and_a_b   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|sum          ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|and_cin   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[6].f|cout~0       ; 1                 ; 6       ;
; data_operandB[7]                                                                                    ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[7]~4                                                                        ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|and_a_b   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[7].f|cout~0       ; 1                 ; 6       ;
; data_operandB[8]                                                                                    ;                   ;         ;
;      - mux_32:m2_s1|out[8]~5                                                                        ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|sum       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[8].f|cout~0       ; 0                 ; 6       ;
; data_operandB[9]                                                                                    ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f|sum       ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[9]~79                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|sum      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f|cout      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[9].f|cout~0       ; 0                 ; 6       ;
; data_operandB[10]                                                                                   ;                   ;         ;
;      - mux_32:m2_s1|out[10]~6                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|x_a_b~0  ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|and_a_b  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|and_cin  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[10].f|cout~0      ; 0                 ; 6       ;
; data_operandB[11]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|x_a_b~0  ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[11]~7                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|and_a_b  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[11].f|cout~0      ; 0                 ; 6       ;
; data_operandB[12]                                                                                   ;                   ;         ;
;      - mux_32:m2_s1|out[12]~8                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|sum      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|cout     ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[12].f|cout~0      ; 0                 ; 6       ;
; data_operandB[13]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f|sum      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[13]~96                                                                      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[13].f|cout     ; 0                 ; 6       ;
; data_operandB[14]                                                                                   ;                   ;         ;
;      - mux_32:m1_s3|out[14]~101                                                                     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f|sum      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f|cout     ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[14].f|cout~0      ; 0                 ; 6       ;
; data_operandB[15]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f|sum      ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[15]~106                                                                     ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca1|full_adder:fulladder_loop[15].f|cout     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~21                                    ; 0                 ; 6       ;
; data_operandB[16]                                                                                   ;                   ;         ;
;      - mux_32:m1_s3|out[16]~111                                                                     ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[16]~112                                                                     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[0]~18                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~19                                    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~120                                                                     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~20                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[1]~22                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~0    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~0    ; 0                 ; 6       ;
; data_operandB[17]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[17]~120                                                                     ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[17]~9                                                                       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[2]~23                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[1].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~0    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~0    ; 0                 ; 6       ;
; data_operandB[18]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[2]~24                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[3]~25                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[3].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[2].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[3]~26                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[2].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~1    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~1    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[18]~222                                                                     ; 0                 ; 6       ;
; data_operandB[19]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[19]~10                                                                      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[4].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|and_a_b~0 ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[3].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[3].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[4]~47                                    ; 0                 ; 6       ;
; data_operandB[20]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[20]~11                                                                      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|and_a_b~0 ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[5].f|sum          ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f|sum          ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[4].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[5]~29                                    ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[4].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~2    ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~2    ; 1                 ; 6       ;
; data_operandB[21]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f|x_a_b~0   ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[21]~12                                                                      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[6]~30                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[7]~31                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[5].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[5].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~3    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~3    ; 0                 ; 6       ;
; data_operandB[22]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[22]~13                                                                      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|and_a_b~0 ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[6].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[6].f|cout~0       ; 1                 ; 6       ;
; data_operandB[23]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[7]~32                                    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[23]~157                                                                     ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[23]~14                                                                      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[8]~33                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[7].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[7].f|cout~4    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~0   ; 0                 ; 6       ;
; data_operandB[24]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[8]~34                                    ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[9]~35                                    ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[9].f|sum          ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|sum          ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[10]~36                                   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[8].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[8].f|cout~0       ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f|cout~0   ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~1   ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[24]~223                                                                     ; 0                 ; 6       ;
; data_operandB[25]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|x_a_b~0   ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[25]~15                                                                      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|and_a_b~0 ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[9].f|cout~0       ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[9].f|cout~0       ; 1                 ; 6       ;
; data_operandB[26]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[10]~37                                   ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[11]~38                                   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[10].f|cout~0      ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[10].f|cout~0      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f|cout~1   ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~2   ; 1                 ; 6       ;
;      - mux_32:m1_s3|out[26]~224                                                                     ; 1                 ; 6       ;
; data_operandB[27]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[11]~39                                   ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[27]~181                                                                     ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[27]~16                                                                      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[12].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[12]~40                                   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[12]~41                                   ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[11].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[11].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~50                                   ; 0                 ; 6       ;
; data_operandB[28]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f|x_a_b~0  ; 1                 ; 6       ;
;      - mux_32:m2_s1|out[28]~17                                                                      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[13]~42                                   ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|sum         ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f|sum         ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[12].f|cout~0      ; 1                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[12].f|cout~0      ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[14]~43                                   ; 1                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~44                                   ; 1                 ; 6       ;
; data_operandB[29]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f|x_a_b~0  ; 0                 ; 6       ;
;      - mux_32:m2_s1|out[29]~18                                                                      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[13].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[13].f|cout~0      ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[14]~46                                   ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~48                                   ; 0                 ; 6       ;
; data_operandB[30]                                                                                   ;                   ;         ;
;      - mux_32:m1_s3|out[30]~200                                                                     ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[14].f|x_a_b~0  ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[15].f|sum         ; 0                 ; 6       ;
;      - add_sub:addition|CSA_32bits:csa1|RCA_16bits:rca2|full_adder:fulladder_loop[15].f|sum         ; 0                 ; 6       ;
;      - add_sub:subtraction|CSA_32bits:csa1|mux_16:m_16|out[15]~45                                   ; 0                 ; 6       ;
;      - WideOr0~0                                                                                    ; 0                 ; 6       ;
; data_operandB[31]                                                                                   ;                   ;         ;
;      - add_sub:subtraction|CSA_32bits:csa1|RCA_16bits:rca3|full_adder:fulladder_loop[15].f|sum~0    ; 0                 ; 6       ;
;      - mux_32:m1_s3|out[31]~214                                                                     ; 0                 ; 6       ;
;      - WideOr0~1                                                                                    ; 0                 ; 6       ;
;      - mux:m_as_o|out~1                                                                             ; 0                 ; 6       ;
;      - mux:m_as_o|out~2                                                                             ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 748 / 342,891 ( < 1 % ) ;
; C16 interconnects     ; 90 / 10,120 ( < 1 % )   ;
; C4 interconnects      ; 463 / 209,544 ( < 1 % ) ;
; Direct links          ; 80 / 342,891 ( < 1 % )  ;
; Global clocks         ; 0 / 20 ( 0 % )          ;
; Local interconnects   ; 336 / 119,088 ( < 1 % ) ;
; R24 interconnects     ; 100 / 9,963 ( 1 % )     ;
; R4 interconnects      ; 447 / 289,782 ( < 1 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.81) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 7                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.81) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 7                            ;
; 16                                           ; 31                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.36) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 4                            ;
; 6                                               ; 1                            ;
; 7                                               ; 6                            ;
; 8                                               ; 9                            ;
; 9                                               ; 5                            ;
; 10                                              ; 6                            ;
; 11                                              ; 6                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.81) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 5                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 109       ; 0            ; 0            ; 109       ; 109       ; 0            ; 35           ; 0            ; 0            ; 74           ; 0            ; 35           ; 74           ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 109       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 109          ; 109          ; 109          ; 109          ; 109          ; 0         ; 109          ; 109          ; 0         ; 0         ; 109          ; 74           ; 109          ; 109          ; 35           ; 109          ; 74           ; 35           ; 109          ; 109          ; 109          ; 74           ; 109          ; 109          ; 109          ; 109          ; 109          ; 0         ; 109          ; 109          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ctrl_ALUopcode[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_ALUopcode[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_result[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; isNotEqual         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; isLessThan         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_ALUopcode[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_shiftamt[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_shiftamt[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_shiftamt[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_shiftamt[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_shiftamt[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[27]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[25]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[26]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[24]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[31]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[29]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[30]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[28]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[23]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[21]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[22]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[20]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[19]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[17]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[18]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandA[16]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_ALUopcode[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ctrl_ALUopcode[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[8]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[9]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[10]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[11]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[12]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[13]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[14]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[15]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[16]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[17]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[18]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[19]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[20]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[21]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[22]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[23]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[24]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[25]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[26]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[27]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[28]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[29]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[30]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_operandB[31]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "Simple_ALU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 109 pins of 109 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Simple_ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 109 (unused VREF, 2.5V VCCIO, 74 input, 35 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X58_Y61 to location X68_Y73
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.05 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/ECE550/project_01/output_files/Simple_ALU.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6130 megabytes
    Info: Processing ended: Thu Sep 28 19:37:39 2023
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/ECE550/project_01/output_files/Simple_ALU.fit.smsg.


