// Design a module that implements an AND gate

module and_gate( 
    input a, 
    input b, 
    output out );

    // assing the AND of a and b to out
    // the output is 1 when a and b are both 1
    // the output is 0 when a and b are both 0
    // the output is 0 when a is 1 and b is 0
    // the output is 1 when a is 0 and b is 1

// [ 1 ]
// [ 0 ]
// [ 0 ]
// [ 0 ]
// [ 1 ]
// [ 0 ]

// [ 1 ]
// [ 1 ]
// [ 0 ]
// [ 0 ]
// [ 0 ]

// [ 1 ]
// [ 0 ]
// [ 1 ]
// [ 1 ]
// [ 1 ]

// [ 1 ]
// [ 0 ]
// [ 1 ]
// [ 1 ]
// [ 1 ]

// [ 1 ]
// [ 0 ]
// [ 0 ]
// [ 1 ]
// [ 1 ]

// [ 1 ]
endmodule
