학습개요
이번 강의에서는 간단한 처리장치의 내부 구조를 살펴보고 처리장치를 구성하는 구성요소를 알아본다.
그리고 각 구성요소들의 동작원리와 그 기능들 그리고 제어단어에 대해 알아본다.

학습목표
처리장치의 동작을 이해할 수 있다.
처리장치에서의 마이크로연산을 이해할 수 있다.
산술논리연산장치, 상태 레지스터, 시프터의 동작원리를 이해할 수 있다.
산술논리연산장치, 시프터에서 수행되는 연산을 이해할 수 있다.
제어단어의 개념을 이해하고 작성할 수 있다.

주요용어
산술논리연산장치 : 기본적인 산술연산과 논리연산을 실행하는 조합논리회로
상태 레지스터 : 산술논리연산장치에서 산술연산을 수행한 후 연산결과의 상태를 저장
시프터 : 비트단위의 연산을 수행하기 위해 멀티플렉서을 이용하여 구성
제어단어 : 제어변수(선택신호)들의 묶음
선택신호 : 처리장치에서 수행되는 마이크로연산을 선택하는 신호로서 처리장치의 각 구성요소들을 제어
제어단어의 필드 : 제어단어를 구성하는 부분으로서, 출발 레지스터의 선택, ALU에서의 연산선택, 시프터에서의 동작선택, 결과가 저장될 도착 레지스터의 선택 등으로 구성

1. 산술논리연산장치
 개요
 - 산술연산과 논리연산을 실행하는 조합논리회로
 - 산술연산회로와 논리연산회로의 결합

 논리연산회로
 - 레지스터에 있는 각 비트를 독립된 2진 변수로 간주하여 비트별 연산을 실행
 - AND, OR, XOR, NOT 연산이 있으며 이를 이용하여 복잡한 연산을 유도

2. 상태 레지스터
 상태 레지스터
 - ALU에서 산술연산이 수행된 후 연산결과에 의해 나타나는 상태값을 저장
  상태레지스터는 C(캐리 비트) S(사인 비트) Z(제로 비트) V(오버플로우 비트)로 구성

3. 시프터
 시프터
 - 입력 데이터의 모든 비트들을 각각 서로 이웃한 비트로 자리를 옮기는 시프트 연산을 수행

4. 제어단어
 제어단어
 - 제어변수(선택신호) 들의 묶음

 선택신호
 - 처리장치 내에서 수행되는 마이크로연산을 선택하는 변수
 - 처리장치의 버스, ALU, 쉬프터, 도착 레지스터등을 제어
 - 선택신호 즉, 제어변수가 특정한 마이크로 연산을 선택
 - 이러한 제어변수들의 묶음을 제어단어라고 함

 제어단어 생성을 위한 효과적인 방법
 - 작성된 제어단어를 기억장치에 저장하고, 기억장치의 출력을 처리장치의 각 구성요소의 선택신호로 연결
 - 이렇게 하면 기억장치로부터 연속적인 제어단어를 읽음으로써 처리장치에서의 마이크로 연산이 정해진 순서대로 연속적으로 수행된다
   이것이 제어장치의 역할