##### address translation 필요한 이유
하드웨어는 1개인데 위에 여러 소프트웨어 돌아간다. 실제 주소 가상 주소 달라서 address translation 필요하다

각 프로세스는 독립적은 vm 공간을 할당 받는다. 1시점에 1process 만 돌아간다.
##### os 의 역할은? 
vm을 pm에 매핑 + 주소 변환 테이블을 메모리에 올림
##### 딜레마
cpu가 x에 접근할 때, cpu가 가상 주소를 요청함 이를 페이지 테이블 이용하여 물리 주소로 바꿔서 메모리에 접근 해야 함.
불필요한 메모리 접근 2번? 실제로 원하는 메모리는 물리 주소 1개인데 !

이 시점에 논문을 쓴다면??? =>  TLB라는 캐쉬를 만들면 된다. 

##### 프로세스는 각자가 원하는 가상 메모리 사이즈 있다. 
페이지 몇 개 필요해? 
가상 메모리를 작고 고정된 크기의 블록(페이지)으로 나눈다.
이를 실제 메모리에 매핑하면 frame 이랑 page가 1:1로 매핑된다. 

page table 필요하다. (논리주소->실제주소)
페이지->프레임

(예)
프로세스 1 이 페이지 1-20까지 쓴다 하자. 

프로세스->vm (0-31비트 주소 요청)
page 단위는 4KB

페이지 테이블은 프로세스마다 1개씩 . 
page# -  frame# ( 크기도 같다 )

페이지 테이블엔 frame number만 있다. valid가 필요하다. 1이면 메모리에 올라와있음 0이면 page fault

cpu 즉 complier는 logical address 요청 실제 올라가는 주소 모른다. 

d: offset 유지. 

4G vm 1G pm

- address translation 하는 법
1. 50kb R 4kb 12 개 생성 13개 페이지? 2kb 버림 
 page size키우면 마지막에서 버리는 메모리 사이즈 버림

cache LRU - 
pm 꽉차면 replacement , page LRU - os 가 계산

io- vm 느리다 

데이터 캐시랑. 페이지 테이블 담는 캐시 구분( 명령어 1개당 2번 메모리 접근 방지를 위해서 최근에 쓴주소만 담음 TLB)

 TLB 는 무조건 fully 로 만든다. hit rate가 중요하다. 

x=a+b+c 

가상 주소로 b 읽음 논리주소 접근, TLB hit면 바로 물리주소 변환 가능 , miss 면 memory에 page table있음. 여기서 실제 주소 다음에 data cache

page table hit 많이 발생시키고 싶으면? 

page table 8entry page 1개 4k 
32k 총
page size : 2kb면? 나 4k 쓴다. 보통

![[Pasted image 20241204113018.png]]
사이에 캐시 붙음 

pagetable이 훨씬 큼 tlb보다 

tlb랑 page table에 에 valid access 권한 붙음


pagetable 의 시작 주소는 시작 레지스터에, 인덱스값만큼 더해주면된다. 

page table- processer 1:1

pagetable: valid 1: 메모리에 0:disk에

TLB valid 1: 

TLB 는 LRU가 쫓아내는 역할 fully라서 ,dirty: 메모리랑 같냐? 

page fault =trap 발생하면, disk에서 데이터memory에 올리고 어디에 올리는지 os가 알아서 그 주소를 page table에 쓰고  valid는 1로 변경. 

주소 변환이랑, 데이터 접근

데이터 받아오는데 최소 2cycle 걸린다. 

tlb miss 면 pagetable접근