# üî¨ Research Phase: Bare-Metal RP2040 (Legacy)

> **Branch de Arquivo Morto - Fase 0 do Projeto P1**

Este branch cont√©m o c√≥digo-fonte original desenvolvido durante a fase de **Engenharia Reversa** e estudo de baixo n√≠vel do RP2040. Todo o c√≥digo aqui presente foi constru√≠do "do zero" (*scratch*), sem utiliza√ß√£o do Pico SDK, para validar o entendimento da arquitetura do chip.

üîó **O projeto ativo (Sonda Forense SWD) est√° na branch [`main`](../../tree/main).**

## üìÇ Estrutura do Projeto

| Diret√≥rio | Descri√ß√£o |
| :--- | :--- |
| `src/` | **C√≥digo Fonte C e Assembly.** Cont√©m o `main.c` (driver UART/GPIO via MMIO) e o `start.s` (Reset Handler e Boot). |
| `linker/` | **Mapeamento de Mem√≥ria.** O arquivo `memmap.ld` define manualmente as regi√µes de FLASH e RAM para o linker. |
| `tools/` | **Ferramentas de Build.** Scripts Python propriet√°rios para gerar arquivos `.uf2` (`maker.py`) e testar a comunica√ß√£o serial (`test_uart.py`). |

## ‚öôÔ∏è Funcionalidades Implementadas

1.  **Bootloader Customizado:** Inicializa√ß√£o do processador Cortex-M0+ via Assembly puro (`start.s`).
2.  **Clock Tree Manual:** Configura√ß√£o do cristal oscilador (XOSC) de 12MHz escrevendo diretamente nos registradores.
3.  **Drivers MMIO:** Controle de perif√©ricos (UART0 e GPIO) via ponteiros vol√°teis, sem camadas de abstra√ß√£o.

## üõë Status e Piv√¥

O desenvolvimento nesta branch foi encerrado ap√≥s a valida√ß√£o do driver UART. Foi constatado que, para fins forenses, a abordagem Bare-Metal pura dificultava a implementa√ß√£o de uma stack USB robusta e segura.

**Decis√£o:** O projeto migrou para uma arquitetura h√≠brida (Bare-Metal + TinyUSB) na branch `main`, utilizando o protocolo **SWD** em vez de UART para extra√ß√£o de mem√≥ria.

---
*Este c√≥digo √© mantido apenas para fins hist√≥ricos e de refer√™ncia educacional.*