<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:00.400</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.10.04</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0126306</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 인-메모리 컴퓨팅 장치, 3차원 인-메모리 컴퓨팅 장치를 포함하는 뉴럴 네트워크 장치, 및 3차원 인-메모리 컴퓨팅 장치의 동작 방법</inventionTitle><inventionTitleEng>3D IN-MEMORY COMPUTING DEVICE, NEURAL NETWORK DEVICE  INCLUDING 3D IN-MEMORY COMPUTING DEVICE, AND  OPERATING METHOD OF IN MEMORY COMPUTING DEVICE</inventionTitleEng><openDate>2024.04.12</openDate><openNumber>10-2024-0047093</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에 따른 3차원 인-메모리 컴퓨팅 장치는 FEOL 공정으로 구현된 제1 값들을 저장하는 메모리 셀들을 포함하는 메모리 레이어, 및 메모리 셀들의 상단에 수직으로 적층된 BEOL 공정으로 구현된 트랜지스터들로 구성된 연산 로직 게이트들을 포함하는 로직 레이어를 포함한다. 트랜지스터들 각각은 메모리 셀들 각각에 대응하는 연산 결과를 애더 트리로 전달한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. FEOL(Frontend-of-line) 공정으로 구현된 메모리 셀들- 상기 메모리 셀들은 제1 값들을 저장함 -을 포함하는 메모리 레이어; 및 상기 메모리 셀들의 상단에 수직으로 적층된 BEOL(Backend-of-line) 공정으로 구현된 트랜지스터들(transistors) - 상기 트랜지스터들 각각은 곱셈기(multiplier)로 동작하며, 상기 트랜지스터들 각각에 대응되는 상기 메모리 셀들과의 연산 결과를 애더 트리(Adder tree)로 전달함 -로 구성된 연산 로직 게이트들을 포함하는 로직 레이어를 포함하는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 트랜지스터들은 상기 트랜지스터들 각각의 게이트 단자를 통해 상기 로직 레이어에서 행(row) 방향으로 연결된 입력 데이터 라인을 공유하고, 상기 입력 데이터 라인을 통해 인가된 제2 값과 상기 제1 값들 간의 연산 결과는 상기 메모리 셀들을 포함하는 메모리 어레이의 열(column) 별로 출력되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,  상기 연산 로직 게이트들은 상기 메모리 셀들 각각에 대응되도록 수직으로 적층되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 트랜지스터들은 n-MOS 트랜지스터를 포함하고, 상기 n-MOS 트랜지스터의 소스(source) 단자는 저항(resistor)을 거쳐 그라운드(ground)에 접지되고, 상기 n-MOS 트랜지스터의 게이트(gate) 단자는 입력 데이터 라인(input data line)에 연결되고, 상기 n-MOS 트랜지스터의 드레인(drain) 단자는 상기 메모리 셀들 중 해당 연산 로직 게이트에 대응되는 메모리 셀에 연결되며, 상기 소스 단자와 상기 저항 사이에 배치된 출력 노드를 통해 상기 연산 결과가 출력되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 트랜지스터들은  p-MOS 트랜지스터를 포함하고, 상기 p-MOS 트랜지스터의 게이트 단자는 입력 데이터 라인에 연결되고, 상기 p-MOS 트랜지스터의 드레인 단자는 상기 메모리 셀들 중 해당 연산 로직 게이트에 대응되는 메모리 셀에 연결되고, 상기 p-MOS 트랜지스터의 소스 단자는 저항을 거쳐 전원(voltage source; VDD)에 연결되며, 상기 소스 단자와 상기 저항 사이에 배치된 출력 노드를 통해 상기 연산 결과가 출력되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 트랜지스터들은박막 트랜지스터(Thin Film Transistor; TFT), 강유전계 효과 트랜지스터(Ferroelectric field-effect transistor; FeFET), 2D 전계 효과 트랜지스터(Field Effect Transistor; FET), 폴리-실리콘 채널 전계 효과 트랜지스터(poly-Si channel FET) 중 적어도 하나를 포함하는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 로직 레이어에 포함된 하나의 메모리 셀과 상기 하나의 메모리 셀에 대응되는 상기 로직 레이어의 하나의 연산 로직 게이트는 상기 3차원 인-메모리 컴퓨팅 장치의 단위 셀(unit cell)을 구성하고, 상기 단위 셀은 상기 메모리 셀들의 데이터 라인을 공유하는 행렬 연산이 가능한 메모리 어레이를 구성하는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 단위 셀은 SRAM(static random access memory) 크로스바 어레이(crossbar array)의 메모리 어레이의 하나의 비트 셀을 구성하는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 로직 레이어는 상기 메모리 레이어에 저장된 상기 제1 값들을 상기 트랜지스터들과 상호 연결(interconnection)하기 위한 메탈 레이어(metal layer) 및 비아들(vias)을 포함하는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 트랜지스터들에 수직 방향으로 입력되는 제2 값들을 저장하는 제2 메모리 레이어 를 더 포함하고, 상기 제2 메모리 레이어는 상기 로직 레이어의 상단에 상기 BEOL 공정으로 수직으로 적층되어 상기 트랜지스터들의 게이트 단자에 연결되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제2 메모리 레이어는 TSV(Through Silicon Via) 방식 또는 모놀리식(monolithic) 방식으로 3차원 적층되어 상기 트랜지스터들의 게이트 단자에 연결되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 메모리 레이어의 메모리 셀들은 상기 제1 값들을 저장하고, 상기 제2 메모리 레이어의 메모리 셀들은 제2 값들을 저장하며, 상기 제1 값들 및 상기 제2 값들은 상기 로직 레이어에 형성된 비아(via)를 통해 수직 방향으로 상기 트랜지스터들에 입력되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 메모리 셀들 각각에 대응하는 연산 결과에 대한 합 연산을 수행하는 상기 애더 트리가 형성된 가산기 레이어를 더 포함하고, 상기 가산기 레이어는 상기 로직 어레이의 상단에 상기 BEOL 공정으로 수직으로 적층되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 애더 트리는 TSV 방식 또는 모놀리식 방식으로 3차원 적층되어 상기 트랜지스터들의 출력 노드에 수직 방향으로 연결되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 메모리 어레이는 복수의 워드 라인들(word lines);상기 복수의 워드 라인들과 교차하는 복수의 비트 라인들(bit lines); 및상기 복수의 워드 라인들 및 상기 복수의 비트 라인들의 교차점들에 배치되는 상기 메모리 셀들을 포함하는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 3차원 인-메모리 컴퓨팅 장치는 모바일 디바이스, 모바일 컴퓨팅 디바이스, 모바일 폰, 스마트폰, 개인용 디지털 어시스턴트(personal digital assistant), 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블(wearable) 디바이스, 랩탑 컴퓨터, 서버, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 내비게이션 디바이스, IoT(Internet of Things) 디바이스,  GPS(Global Positioning System) 장치, 텔레비전, 튜너, 자동차, 자동차용 부품, 항공 전자 시스템, 드론(drone), 멀티콥터(multi-copter), 전기 수직 이착륙 항공기(electric vertical takeoff and landing(eVTOL) aircraft), 및 의료 기기로 구성된 그룹에서 선택된 적어도 하나의 디바이스에 통합되는, 3차원 인-메모리 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>17. 차원 인-메모리 컴퓨팅 장치를 포함하는 뉴럴 네트워크 장치에 있어서,  복수의 3차원 인-메모리 컴퓨팅 장치들을 포함하는 어레이 회로(array circuit); 및 클럭 신호에 따라, 상기 뉴럴 네트워크 장치의 입력 신호에 해당하는 제2 값들을 상기 복수의 3차원 인-메모리 컴퓨팅 장치들 각각에 입력하고, 상기 복수의 복수의 3차원 인-메모리 컴퓨팅 장치들을 제어하는 컨트롤 유닛을 포함하고, 상기 복수의 3차원 인-메모리 컴퓨팅 장치들 각각은 FEOL 공정으로 구현되며, 제1값들을 저장하는 메모리 셀들을 포함하는 메모리 레이어; 및 상기 메모리 셀들의 출력단에 수직으로 적층되는, BEOL 공정으로 구현된 트랜지스터들- 상기 트랜지스터들 각각은 곱셈기(multiplier)로 동작하며, 상기 트랜지스터들 각각에 대응되는 상기 메모리 셀들과의 연산 결과를 애더 트리(Adder tree)로 전달함- 로 구성된 연산 로직 게이트들을 포함하는 로직 레이어를 포함하는, 뉴럴 네트워크 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 트랜지스터들에 수직 방향으로 입력되는 상기 제2 값들을 저장하는 제2 메모리 레이어를 더 포함하고, 상기 제2 메모리 레이어는 상기 로직 레이어의 상단에 상기 BEOL 공정으로 수직으로 적층되어 상기 트랜지스터들의 게이트 단자에 연결되며, 상기 제1 값들 및 상기 제2 값들은 상기 로직 레이어에 형성된 비아(via)를 통해 수직 방향으로 상기 트랜지스터들에 입력되는, 뉴럴 네트워크 장치.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 메모리 셀들 각각에 대응하는 연산 결과에 대한 합 연산을 수행하는 상기 애더 트리가 형성된 가산기 레이어를 더 포함하고, 상기 가산기 레이어는 상기 로직 어레이의 상단에 상기 BEOL 공정으로 수직으로 적층되고, 상기 애더 트리는 TSV 방식 또는 모놀리식 방식으로 3차원 적층되어 상기 트랜지스터들의 출력 노드에 수직 방향으로 연결되는, 뉴럴 네트워크 장치.</claim></claimInfo><claimInfo><claim>20. 3차원 인-메모리 컴퓨팅 장치의 동작 방법에 있어서, FEOL 공정으로 구현된 메모리 어레이의 SRAM 메모리 셀들에 제1 값들을 저장하는 단계;BEOL 공정으로 구현된 트랜지스터들로 구성된 연산 로직 게이트들에, 상기 메모리 셀들 각각에 대응하는 MAC 연산을 위한 제2 값들을 인가하는 단계; 상기 메모리 셀들 각각에 대응하는 연산 결과를 애더 트리로 전달하여 합산하는 단계; 및 상기 합산 결과를 출력하는 단계를 포함하는, 3차원 인-메모리 컴퓨팅 장치의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 화성...</address><code>420220660433</code><country>대한민국</country><engName>AN, Jang Ho</engName><name>안장호</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420170488924</code><country>대한민국</country><engName>JUNG, Seungchul</engName><name>정승철</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420200130601</code><country>대한민국</country><engName>KWON,SOONWAN</engName><name>권순완</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.10.04</receiptDate><receiptNumber>1-1-2022-1041912-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1102226-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220126306.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ceb91d785b8d7da07f7d252e60781ed3878cf3ba1b1018cffa2ce90a5d4f9305ddb6d3f323a7d39833acd29c21caf6d70ff67d449fae797d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfafe09ec83c3258deada8628de5f878ca1434d503d754a35eab4e08694e9db4c967fbdbd4f58ac502e6f62d0cc1aecba7c6f5e012aa567fe9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>