亚稳态？

CDC跨时钟域的设计？

时序相关的一些解决方案？

Verilog？+数字电路基础？

各种协议？

## 前端设计

`RTL(register transfer level) `设计：利用硬件描述语言，如VHDL，`Verilog`，System Verilog, 对电路以寄存器之间的传输为基础进行描述。

功能仿真：通常是有DV工程师来完成这部分工作，通过搭建test bench, 对电路功能进行验证。