<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>计算机体系结构 on 生活之力</title>
    <link>https://forceoflife.cn/zh-cn/tags/%E8%AE%A1%E7%AE%97%E6%9C%BA%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/</link>
    <description>Recent content in 计算机体系结构 on 生活之力</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>zh-cn</language>
    <managingEditor>Zhixiao-Zhang@outlook.com (Patrick)</managingEditor>
    <webMaster>Zhixiao-Zhang@outlook.com (Patrick)</webMaster>
    <lastBuildDate>Fri, 28 Jun 2024 21:50:46 +0800</lastBuildDate><atom:link href="https://forceoflife.cn/zh-cn/tags/%E8%AE%A1%E7%AE%97%E6%9C%BA%E4%BD%93%E7%B3%BB%E7%BB%93%E6%9E%84/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>计算机组成拾遗--CPU 如何更快地运行程序？</title>
      <link>https://forceoflife.cn/zh-cn/post/jsjzcysjsy/</link>
      <pubDate>Fri, 28 Jun 2024 21:50:46 +0800</pubDate>
      <author>Zhixiao-Zhang@outlook.com (Patrick)</author>
      <guid>https://forceoflife.cn/zh-cn/post/jsjzcysjsy/</guid>
      
      <description>&lt;p&gt;我校的计算机组成原理课的正式名字为：计算机组成原理与体系结构，然而讲授的内容却更多偏向组成原理，体系结构的部分只是讲了最简单的流水线部分的知识。所以我在大二时买了《计算机组成与设计——软件硬件接口》的 MIPS 版打算学习，只读了指令和编码的部分。上个学期又买了 RISC-V 版，也没有来得及看，正好最近在做 GCC RISC-V 后端的工作，自觉在阅读《Computer Architecture: A Quantitive Approach》前应该读一读这本书，便索性画了 3 天连读带写，将书中的内容写成一份博客分享出来。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;中文译版质量太低，我怀疑是老师手底下的英语没过六级的研究生用 Word 翻译的QAQ。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2 id=&#34;如何度量计算机的性能&#34;&gt;如何度量计算机的性能&lt;/h2&gt;
&lt;p&gt;要想让程序运行得快，最简单的方式就是买一台更好、更快的计算机，可如何比较不同计算机的速度呢？你可能认为，只需要计算出程序运行花费了多少秒，或者多少微秒然后比大小就可以了。但我们的目的是要让计算机上运行的程序跑得更快，这种粗粒度的比较方式并不能给我们提供什么有用的信息，所以我们必须要找到一种更具有参考价值的度量方法。&lt;/p&gt;
&lt;p&gt;一般而言，计算机通过时钟来确定各类事件在硬件中何时发生，这些离散的时间间隔被称为时钟周期数，也就是一个时钟周期的长度。我们还可以使用时钟周期的倒数——时钟频率（如 4 GHZ）。&lt;/p&gt;
&lt;p&gt;我们通常用如下方法来统计程序的 （CPU）执行时间：&lt;/p&gt;
&lt;p&gt;$$程序的\ CPU\ 执行时间 = 程序的\ CPU\ 时钟周期数  \times 时钟周期长度$$&lt;/p&gt;
&lt;p&gt;进一步地，拥有了程序的 CPU 时钟周期数，我们就能以此来计算指令的性能：&lt;/p&gt;
&lt;p&gt;$$CPU\ 时钟周期数 = 程序的指令数 \times 指令平均周期数$$&lt;/p&gt;
&lt;p&gt;指令平均周期数（clock cycle per instruction）表示执行每条指令所需的时钟周期平均数，缩写为 &lt;strong&gt;CPI&lt;/strong&gt;，这也是我们度量计算机性能的主要指标，我们正是用它来比较不同处理器的性能。&lt;/p&gt;
&lt;h2 id=&#34;程序可以比想象快流水线&#34;&gt;程序可以比想象快：流水线&lt;/h2&gt;
&lt;img src=&#34;https://cdn.jsdelivr.net/gh/zzxdyf1314/mycloudimg@master/image-20240628223216681.png&#34; alt=&#34;计算机的组成部件&#34; style=&#34;zoom:50%;&#34; /&gt;
&lt;p&gt;我们可以把计算机认为是一个工厂，我们将原材料送进工厂，工厂给我们提供我们想要的产品，而计算机这个工厂的工人就是 CPU。如何让工厂能够更高效地生产呢，让我们回忆一下在初中历史课本上学到了什么。没错，我猜你和我一样想到了福特，就是福特汽车的创始人——亨利·福特，就是他在汽车制造的工厂中引入了流水线，从而获得了商业上的巨大成功。那我们能不能在计算机这个工厂中引入流水线，让 CPU 像福特公司的工人一样工作呢？&lt;/p&gt;
&lt;p&gt;当然可以。&lt;/p&gt;
&lt;p&gt;流水线的核心理念是把任务划分成多个步骤，某一个生产单位只负责一个步骤的工作，从而提高生产效率。我们同样可以将处理器也分为多个步骤，例如，常见的 RISC-V 指令的执行过程通常包括以下几步：&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;从存储器中取出指令。&lt;/li&gt;
&lt;li&gt;读取寄存器并译码。&lt;/li&gt;
&lt;li&gt;执行操作或计算地址。&lt;/li&gt;
&lt;li&gt;访问数据存储器中的操作数（如有必要）。&lt;/li&gt;
&lt;li&gt;将结果写入寄存器（如有必要）。&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;当我们将 CPU 执行指令的过程分成上面五步后，显然我们会有这样一个流水线：&lt;/p&gt;
&lt;img src=&#34;https://cdn.jsdelivr.net/gh/zzxdyf1314/mycloudimg@master/image-20240628224814773.png&#34; alt=&#34;image-20240628224814773&#34; style=&#34;zoom:50%;&#34; /&gt;
&lt;p&gt;流水线带来的性能提升可以归结为一个公式：&lt;/p&gt;
&lt;p&gt;$$指令执行时间_{流水线} = \frac{指令执行时间_{非流水线}}{流水线级数}$$&lt;/p&gt;
&lt;p&gt;&lt;strong&gt;理想条件下，流水线带来的加速比约等于流水线级数。&lt;/strong&gt;&lt;/p&gt;
&lt;p&gt;为了更好地利用流水线，我们可以在设计指令集时加入一些额外的设计，比如 RISC-V：&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;所有指令长度相同。&lt;/li&gt;
&lt;li&gt;只有几种指令格式，源寄存器和目标寄存器字段的位置相同。&lt;/li&gt;
&lt;li&gt;存储器操作数只出现在 load 和 store 指令中。&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;虽然流水线能带来很棒的性能提升，但它并非是没有代价的（又有什么是不付出代价就能得到的呢），这种代价就被称为——冒险（hazard）。&lt;/p&gt;
&lt;h3 id=&#34;流水线冒险&#34;&gt;流水线冒险&lt;/h3&gt;
&lt;p&gt;冒险是指下一条指令在下一个时钟周期中无法执行的情况。冒险共分为三种：结构冒险、数据冒险和控制冒险。&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;结构冒险：硬件不支持多条指令在同一周期执行。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;数据冒险（流水线数据冒险）：无法提供指令执行所需数据而导致指令不能在预期的时钟周期内执行。&lt;/p&gt;
&lt;pre tabindex=&#34;0&#34;&gt;&lt;code class=&#34;language-assembly&#34; data-lang=&#34;assembly&#34;&gt;add x19, x0, x1
sub x2, x19, x3
&lt;/code&gt;&lt;/pre&gt;&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;解决方法（前递或旁路）：向内部资源添加额外的硬件以找到缺少的运算项，使得不需要等待指令完成就尝试解决数据冒险。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;载入-使用型数据冒险：当载入指令要取的数据还没取回时，其他指令就需要该数据。&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;解决方法：流水线停顿（pipeline stall），俗称 bubble。&lt;/li&gt;
&lt;/ul&gt;
&lt;div class=&#34;highlight&#34;&gt;&lt;pre tabindex=&#34;0&#34; style=&#34;background-color:#f8f8f8;-moz-tab-size:4;-o-tab-size:4;tab-size:4;&#34;&gt;&lt;code class=&#34;language-asm&#34; data-lang=&#34;asm&#34;&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;lw&lt;/span&gt;  &lt;span style=&#34;color:#800&#34;&gt;x1&lt;/span&gt;, &lt;span style=&#34;color:#666&#34;&gt;0&lt;/span&gt;(&lt;span style=&#34;color:#800&#34;&gt;x31&lt;/span&gt;)
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;lw&lt;/span&gt;  &lt;span style=&#34;color:#800&#34;&gt;x2&lt;/span&gt;, &lt;span style=&#34;color:#666&#34;&gt;8&lt;/span&gt;(&lt;span style=&#34;color:#800&#34;&gt;x31&lt;/span&gt;)
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;add&lt;/span&gt; &lt;span style=&#34;color:#800&#34;&gt;x3&lt;/span&gt;, &lt;span style=&#34;color:#800&#34;&gt;x1&lt;/span&gt;, &lt;span style=&#34;color:#800&#34;&gt;x2&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;sw&lt;/span&gt;  &lt;span style=&#34;color:#800&#34;&gt;x3&lt;/span&gt;, &lt;span style=&#34;color:#666&#34;&gt;24&lt;/span&gt;(&lt;span style=&#34;color:#800&#34;&gt;x31&lt;/span&gt;)
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;lw&lt;/span&gt;  &lt;span style=&#34;color:#800&#34;&gt;x4&lt;/span&gt;, &lt;span style=&#34;color:#666&#34;&gt;16&lt;/span&gt;(&lt;span style=&#34;color:#800&#34;&gt;x31&lt;/span&gt;)
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;add&lt;/span&gt; &lt;span style=&#34;color:#800&#34;&gt;x5&lt;/span&gt;, &lt;span style=&#34;color:#800&#34;&gt;x1&lt;/span&gt;, &lt;span style=&#34;color:#800&#34;&gt;x4&lt;/span&gt;
&lt;/span&gt;&lt;/span&gt;&lt;span style=&#34;display:flex;&#34;&gt;&lt;span&gt;&lt;span style=&#34;color:#00a000&#34;&gt;sw&lt;/span&gt;  &lt;span style=&#34;color:#800&#34;&gt;x5&lt;/span&gt;, &lt;span style=&#34;color:#666&#34;&gt;32&lt;/span&gt;(&lt;span style=&#34;color:#800&#34;&gt;x31&lt;/span&gt;)
&lt;/span&gt;&lt;/span&gt;&lt;/code&gt;&lt;/pre&gt;&lt;/div&gt;&lt;p&gt;将 &lt;code&gt;lw x4, 16(x31)&lt;/code&gt; 移到第三行可以消除两个 &lt;code&gt;add&lt;/code&gt; 指令对其前一条 &lt;code&gt;lw&lt;/code&gt; 指令的依赖导致的冒险。&lt;/p&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;控制冒险（分支冒险）：取到的指令不是需要的，或指令地址的流向不是流水线所预期的，导致正确的指令无法在正确的时钟周期内执行。&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;解决方法：
&lt;ul&gt;
&lt;li&gt;停顿：等低。&lt;/li&gt;
&lt;li&gt;预测：预测分支的结果并沿预测方向执行，而不是等分支结果确定后才开始执行。成熟的分支预测是预测一些条件分支指令发生跳转，另一些不发生。当预测错误时，流水线控制必须确保预测错误的条件分支指令之后的指令执行不会生效，并且从正确的分支地址处重新启动流水线。&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;动态硬件预测器：根据每个条件分支的行为进行预测，结果在生命周期内可能改变。
&lt;ul&gt;
&lt;li&gt;常见实现方法：保存每个条件分支是否发生分支的历史记录根据最近的行为来预测未来。&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;流水线级数之所以能够让程序跑得更快，是因为它挖掘了顺序指令流中的&lt;strong&gt;指令级并行性&lt;/strong&gt;，相对于多处理器编程，流水线的优点在于它对程序员是不可见的，换句话说，程序员无须操心是否能利用好流水线，这是编译器开发者需要费心的（没错，就是我QAQ……）。那么指令级并行性是什么呢？&lt;/p&gt;
&lt;h2 id=&#34;流水线背后指令级并行&#34;&gt;流水线背后——指令级并行&lt;/h2&gt;
&lt;p&gt;指令级并行性（Instruction Level Parallelism，简称ILP）是指在计算机体系结构中，处理器能够同时执行多条没有数据依赖关系的指令的能力。&lt;/p&gt;
&lt;p&gt;有两种常见的提高指令级并行度的方法：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;
&lt;p&gt;增加流水线级数，使更多的指令重叠执行。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;多发射（multiple issue）：增加流水线内部的功能部件数量，使每周期发出多条指令。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;目前高端处理器的发射宽度为每周期 3 - 6 条指令，普通处理器的发射宽度一般为 2。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;推测：编译器或处理器“猜测”指令的行为，以尽早消除掉该指令与其他指令之间的依赖关系，可以由编译器实现（code schedule）或是由处理器硬件在动态执行时完成相同的操作，当推测错误时，需要将处理器恢复到推测前的状态。&lt;/p&gt;
&lt;p&gt;例如：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;预测分支结果，提早执行分支后的指令；&lt;/li&gt;
&lt;li&gt;对于先 &lt;code&gt;store&lt;/code&gt; 再 &lt;code&gt;load&lt;/code&gt; 的指令，可以预测两条指令访问的地址不同，同时提早执行 &lt;code&gt;load&lt;/code&gt;。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;推测的问题也很明显：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;实现推测错误时的恢复机制比较困难；&lt;/li&gt;
&lt;li&gt;对某条指令的推测可能引入不必要的例外。&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;增加流水线级数是一种很明显的方法，由于有更多的操作可以重叠执行，指令间的并行性自然更高。&lt;/p&gt;
&lt;p&gt;我们主要来看第二种方法，多发射。根据指令发射与否的判断所在的阶段可以将多发射分为两种：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;静态多发射：编译时判断&lt;/li&gt;
&lt;li&gt;动态多发射：动态执行过程中由硬件完成&lt;/li&gt;
&lt;/ul&gt;
&lt;h3 id=&#34;静态多发射&#34;&gt;静态多发射&lt;/h3&gt;
&lt;p&gt;静态多发射处理器可以将同一周期发射出的指令集合（issue packet）看成一条需要进行多种操作的“大指令”。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;静态多发射处理器通常会对同一周期发射的指令类型进行限制。将发射指令包看成一条预先定义好、需要进行多种操作的指令，这符合超长指令字（Very Long Instruction Word，VLIW）的设计思路。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;静态多发射由编译器来支持指令打包和处理冒险，编译器的任务主要有两个：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;静态分支预测&lt;/li&gt;
&lt;li&gt;代码调度&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;静态单发射处理器（尤其是超长指令字处理器）中，通常对同时发射的指令组合进行限制：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;指令需要成对&lt;/li&gt;
&lt;li&gt;指令地址需要 64 位对齐&lt;/li&gt;
&lt;li&gt;ALU 指令和分支指令放在前面&lt;/li&gt;
&lt;li&gt;如果指令对中的一条指令无法发射，需将其替换为 &lt;code&gt;nop&lt;/code&gt; 指令。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;静态单发射处理器解决冒险主要有两种方式：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;编译器全部解决&lt;/li&gt;
&lt;li&gt;使用硬件来检测两个指令包间的数据冒险并产生相应的流水线停顿；编译器只负责解决单个指令包中的类型问题。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;如果想同时发射 ALU 和数据传输指令，需要添加硬件以读写寄存器堆。因为 ALU 指令需要读取两个寄存器，store 指令可能需要读取两个以上的源寄存器；ALU 指令和 load 指令都需要更新一个目标寄存器，而 ALU 部件只负责计算 ALU 指令的执行，所以还需要额外增加一个加法器来进行地址的计算从而避免大量的结构冒险。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;利用多发射以提高程序运行的例子：循环展开。&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;反相关：由于名称服用而导致的顺序排列，并不是真正的数据相关（真相关）。&lt;/li&gt;
&lt;/ul&gt;
&lt;/blockquote&gt;
&lt;h3 id=&#34;动态多发射处理器&#34;&gt;动态多发射处理器&lt;/h3&gt;
&lt;ul&gt;
&lt;li&gt;动态多发射处理器也称为超标量处理器或朴素的超标处理器，能够在硬件层面判断当前周期可以发射的指令数。&lt;/li&gt;
&lt;li&gt;超标量是一种高级流水线级数，指处理器能够在动态执行时选择指令，并在一个周期内执行一条以上的指令。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;&lt;strong&gt;与超长指令字处理器的区别：不论是否需要编译器参与，超标量处理器都需要在硬件层面保证程序的正确性。&lt;/strong&gt;&lt;/p&gt;
&lt;p&gt;许多超标量处理器扩展了动态发射逻辑，演变为动态流水线调度技术：一种为避免停顿而对指令执行顺序进行重排的硬件技术。&lt;/p&gt;
&lt;p&gt;在基于动态流水线调度的处理器中，流水线被分为三个部分：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;取指和发射单元：取指令、译码、将指令发送到各自的功能单元。&lt;/li&gt;
&lt;li&gt;多功能部件（高端处理器中数量多达十几个）：执行指令，将结果保存到提交单元。每一个功能单元都有若干保留站，用来存放指令的操作和所需的操作数。当指令所需的操作数和功能单元都就绪时，就可以执行指令，执行结果会被传送给保留站中正在等待使用该结果的指令，同时也传送到提交单元中进行保存。&lt;/li&gt;
&lt;li&gt;提交单元：保存已完成的指令的执行结果，在指令真正提交时用它们更新寄存器或写入内存。
&lt;ul&gt;
&lt;li&gt;提交单元的缓冲区被称为 &lt;strong&gt;reorder buffer&lt;/strong&gt;。&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;img src=&#34;https://cdn.jsdelivr.net/gh/zzxdyf1314/mycloudimg@master/image-20240629162618560.png&#34; alt=&#34;image-20240629162618560&#34; style=&#34;zoom:50%;&#34; /&gt;
&lt;blockquote&gt;
&lt;p&gt;动态多发射处理器通过在保留站中保留操作数以及在重排序缓冲中保存运算结果，提供了一种类似寄存器重命名的技术：&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;发射指令时，指令会被拷贝到相应功能单元的保留站中，如果指令所需的操作数已准备好，也会从寄存器堆或者重排序缓冲中拷贝到保留站。对于处在发射阶段的指令，由于可用操作数都保存在保留站中，其在寄存器堆中的副本就没必要保存了，如果有操作需要堆该寄存器执行写操作，那么该寄存器的值就会被更新。&lt;/li&gt;
&lt;li&gt;如果操作数不在寄存器堆或者重排序缓冲中，那它一定在等待某个计算单元的计算结果，此时该计算单元的名字会被记录。当最终结果计算完毕后，将不会保存到寄存器堆，而是直接从功能单元拷贝到对应保留站中。&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;通过这种类似寄存器命名的技术，处理器可以在不违背程序原有数据流顺序的前提下以某种顺序执行指令，即&lt;strong&gt;乱序执行&lt;/strong&gt;。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;虽然在执行阶段，指令可以乱序执行，但为了保证程序行为和简单的按序单发射流水线一致，乱序执行流水线的取指和译码都需要按序进行，以便正确处理指令间的相关。提交阶段也需要按照取指的顺序依次将指令执行的结果写入寄存器和存储中，这种保守的处理方法被称为&lt;strong&gt;按序提交&lt;/strong&gt;。这样的好处是发生例外时处理器很容易就能找到例外前的最后一条指令，保证只更新这条指令之前的指令所写的寄存器。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;更高级的动态调度技术还包括基于硬件的推测式执行，尤其是基于分支预测的推测式执行。通过预测分支指令的转移方向来沿着预测路径不间断地取指和执行指令。这种方法的好处是在提交时，基于按序提交的提交单元可以保证在提交预测路径上的指令结果前就得知是否预测正确。这种方法还支持推测 &lt;code&gt;load&lt;/code&gt; 指令访问的地址。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;乱序执行会产生一些新的流水线冒险：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;Write-After-Read（WAR） 冒险&lt;/li&gt;
&lt;li&gt;Write-After-Write（WAW）冒险&lt;/li&gt;
&lt;li&gt;Read-After-Write（RAW）冒险&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;相比于只用编译器通过指令调度来解决数据相关的问题，超标量处理器使用基于硬件实现的动态调度技术有以下几点优势：&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;不是所有的流水线停顿都是可预测的，特别是由于缓存失效带来的停顿就无法被预测到。&lt;/li&gt;
&lt;li&gt;只使用推测式执行技术去挖掘程序的指令级并行性会影响推测式执行的结果，例如频繁出现的例外。&lt;/li&gt;
&lt;li&gt;不同的流水线实现具有不同的延迟和发射宽度，动态调度技术可以隐藏这部分细节从而降低编译器的开发难度。&lt;/li&gt;
&lt;/ol&gt;
&lt;h3 id=&#34;多发射存在的问题&#34;&gt;多发射存在的问题&lt;/h3&gt;
&lt;p&gt;虽然现代处理器可以通过多发射提高性能，但是保持高发射率是非常困难的。尽管存在四发射或六发射的处理器，但应用很难保持两条以上的发射率，原因主要有两点：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;指令之间的依赖关系造成了流水线内部的性能瓶颈。很多时候这种依赖关系并不是真相关而是由于编译器和硬件的能力有限，如 C 语言中使用的指针，会产生存储器别名导致潜在的数据相关。也因此衍生出了静态分析中的别名分析（Alias Analysis）技术。&lt;/li&gt;
&lt;li&gt;存储层次中的缓存失效会使得流水线不能满负荷运转。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;在挖掘了指令级并行性后，程序即使运行在一个处理器上也可以以一个可观的速度运行。那如何让程序更快呢？我们需要更多的处理器！&lt;/p&gt;
&lt;h2 id=&#34;程序还能更快并行&#34;&gt;程序还能更快：并行&lt;/h2&gt;
&lt;h3 id=&#34;并发与并行的区别&#34;&gt;并发与并行的区别&lt;/h3&gt;
&lt;p&gt;并发（current）和并行（parallel）一直是一个容易混淆的概念，其原因是两者的表现形式都是多个任务同时被执行。并发的反面是顺序，而并行的反面是串行。我们通常会使用操作系统来作为并发程序的例子，操作系统是一组进程互相写作来处理多个任务，因为操作系统是并发程序，所以可以在进程之间不断切换从而执行不同的任务，如果一个操作系统是顺序程序，那么就必须执行完一个任务再执行另一个任务；并发并不需要有多个处理器，它可以通过调度来制造拥有多个处理器的假象。而并行则不然，并行是指有多个处理器来完成任务，可以是任务级并行也可以是并行处理程序。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;任务级并行：多个处理器完成多个独立的任务，也称为进程级并行。&lt;/p&gt;
&lt;p&gt;并行处理程序：多个处理器完成一个任务。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;可以用一张表格来区分并发、顺序、并行和串行：&lt;/p&gt;
&lt;p&gt;&lt;img alt=&#34;并行与并发&#34; src=&#34;https://cdn.jsdelivr.net/gh/zzxdyf1314/mycloudimg@master/image-20240629182117366.png&#34;&gt;&lt;/p&gt;
&lt;h3 id=&#34;创建并行处理程序的难点&#34;&gt;创建并行处理程序的难点&lt;/h3&gt;
&lt;p&gt;并行性的挑战在于，只有很少的应用程序能在被重写后在多处理器上更快地完成任务，因为很难利用多处理器来加速单个任务的运行，尤其是当处理器的数量增多时。造成这个问题主要有两个原因：&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;多处理器上运行的并行处理程序必须获得更好的性能或更高的能效，而单处理器技术（如超标量和乱序执行）都充分利用了指令级并行，减少了多处理器重写程序的需求。&lt;/li&gt;
&lt;li&gt;处理器的增多，意味着需要将任务划分为更多可并行的部分、保证工作之间的负载均衡，解决更复杂的调度问题，尽可能减小同步时间并减小各部分间通信的开销。&lt;/li&gt;
&lt;/ol&gt;
&lt;p&gt;对于第二个原因，我们还可以进一步考虑其影响因素：&lt;/p&gt;
&lt;p&gt;首先来复习一下 Amdahl 定律：&lt;/p&gt;
&lt;p&gt;$$优化后的时间 = \frac{受优化影响的执行时间}{优化量} + 不受优化影响的执行时间$$&lt;/p&gt;
&lt;p&gt;我们可以基于 Amdahl 定律给出加速比上的 Amdahl 定律：&lt;/p&gt;
&lt;p&gt;$$加速比 = \frac{改进前的执行时间}{改进前的执行时间 - 受优化影响的执行时间 + \frac{受优化影响的执行时间}{优化量}}$$&lt;/p&gt;
&lt;p&gt;为了进一步阐释这个公式，我们需要进行一些简单的计算：&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Q：如果想在 100 个处理器上实现 90 倍的加速，那么原始计算中可以顺序执行的比例是多少？&lt;/p&gt;
&lt;p&gt;A：假设改进前的执行时间在某个单位时间内为 1，并且受优化影响的执行时间可以被视作与原始执行时间的比值，则有&lt;/p&gt;
&lt;p&gt;$$加速比 = \frac{1}{(1 - 受优化影响的执行时间比例) + \frac{受优化影响的执行时间比例}{优化量}}$$&lt;/p&gt;
&lt;p&gt;将优化量带入有：&lt;/p&gt;
&lt;p&gt;$$90 = \frac{1}{(1 - 受优化影响的执行时间比例) + \frac{受优化影响的执行时间比例}{100}}$$&lt;/p&gt;
&lt;p&gt;简化公式有：&lt;/p&gt;
&lt;p&gt;$$受优化影响的执行时间比例 = 89 / 89.1 = 0.999$$&lt;/p&gt;
&lt;p&gt;即为了在 100 个处理器上实现 90 倍的加速，顺序执行的程序部分最多占 0.1%。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;也就是说，如果一个程序想要充分利用很多核心，即使是该程序的很小一部分也需要进行改写，不幸的是有大量的应用程序都具有固有的并行性，也就是说我们想要改写程序有很大的工作量。为了了解这些固有的并行性从哪里来，我们不妨再进行一些简单的计算：&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Q：对于如下两个加法：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;对 10 个标量变量的求和；&lt;/li&gt;
&lt;li&gt;一对 $10 \times 10$ 的二维数组求和；&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;若只有矩阵求和可以并行话，则使用 10 个和 40 个处理器能达到的加速比是多少？如果矩阵维数变为 $20 \times 20$ 呢？&lt;/p&gt;
&lt;p&gt;A：假设性能是加法程序所需时间 t 的函数，则加法程序在单个处理器上的运行时间是 110t，那么由 Amdahl 定律这个加法程序在 10 个处理器上的执行时间为：&lt;/p&gt;
&lt;p&gt;$$优化后的时间 = \frac{受优化影响的执行时间}{优化量} + 不受优化影响的执行时间 = \frac{100t}{10} + 10t = 20t$$&lt;/p&gt;
&lt;p&gt;则加速比为 5.5。&lt;/p&gt;
&lt;p&gt;在 40 个处理器上的执行时间为：&lt;/p&gt;
&lt;p&gt;$$优化后的时间 = \frac{受优化影响的执行时间}{优化量} + 不受优化影响的执行时间 = \frac{100t}{40} + 10t = 12.5t$$&lt;/p&gt;
&lt;p&gt;加速比为 8.8。&lt;/p&gt;
&lt;p&gt;在这个规模下，在 10 个处理器上获得了潜在加速比的大约 55%，在 40 个处理器上获得了潜在加速比的 22%。&lt;/p&gt;
&lt;p&gt;在矩阵规模增加后，响应的数据为 82% 和 51%。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;上面的计算告诉我们，保持问题规模不变的情况下在多处理器上获得良好的加速比相比于将问题规模放大的情况是更难的，因此为了区分这两种情况，我们引入了如下的两个定义：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;强比例缩放（strong scaling）：&lt;/li&gt;
&lt;li&gt;弱比例缩放（weak scaling）：&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;容易想到，扩大问题规模会使处理器使用更多的内存，由此带来的缓存失效可能会干扰弱比例缩放的优势。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;通常来说，我们要根据应用程序的不同来选择不同的缩放方式。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;最后，我们来看负载均衡对于加速比的影响：&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Q：在上面的例子中，如果负载最重的处理器完成两倍负载（5%）和五倍负载（12.5%）时的加速比是多少，其他处理器的利用率如何？&lt;/p&gt;
&lt;p&gt;A：一个处理器需要完成 5% 的并行负载，则它要执行 $5% \times 400 = 20$ 次加法，另外的 39 个处理器将平分剩余的 380 次，由于计算是同时进行的，我们只需要计算两者时间的最大值：&lt;/p&gt;
&lt;p&gt;$$优化后的执行时间 = max(\frac{350t}{39},\frac{20t}{1}) + 10t = 30t$$&lt;/p&gt;
&lt;p&gt;加速比变为 14，其余 39 个处理器的使用时间不到负载最重的处理器的一半。&lt;/p&gt;
&lt;p&gt;同理，对于 12.5% 的负载，对应的加速比为 7，其余处理器的时间不到 20%。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;上面的计算证明了在编写并行程序时保证负载均衡的重要性。&lt;/p&gt;
&lt;h3 id=&#34;并行硬件分类和向量机&#34;&gt;并行硬件分类和向量机&lt;/h3&gt;
&lt;h4 id=&#34;向量与标量&#34;&gt;向量与标量&lt;/h4&gt;
&lt;p&gt;回忆一下我们在数学中学习过的标量和向量，&lt;strong&gt;标量（Scalar）&lt;strong&gt;只有大小，而向量既有大小又有方向。在计算机体系结构中，标量处理指的是对单个数据项进行操作。标量处理器是顺序操作的，即一次只处理一个数据元素，每次操作针对一个值；而向量处理则是同时对多个数据元素进行操作。在向量处理器中，一条指令可以应用于一组数据，这组数据就被称为&lt;/strong&gt;向量（Vector）&lt;/strong&gt;。&lt;/p&gt;
&lt;h4 id=&#34;并行硬件分类&#34;&gt;并行硬件分类&lt;/h4&gt;
&lt;p&gt;在引入向量这个概念后，我们就可以分类并行硬件了，下面介绍的这种并行硬件分类方法自上世纪 60 年代提出后到今天仍在使用，该分类基于指令流数量和数据流数量。&lt;/p&gt;
&lt;p&gt;&lt;img alt=&#34;传统并行分类&#34; src=&#34;https://cdn.jsdelivr.net/gh/zzxdyf1314/mycloudimg@master/image-20240629224026828.png&#34;&gt;&lt;/p&gt;
&lt;p&gt;传统的单处理器具有单个指令流和单个数据流（即 SISD），传统的多处理器具有多个指令流和多个数据流（即 MIMD）。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;在 MIMD 计算机上编程时，通常会编写一个运行在 MIMD 计算机中所有处理器的程序，不同处理器通过条件语句来执行对应的代码，这种风格称为&lt;strong&gt;单程序多数据流&lt;/strong&gt;（Single Program Multiple Data，&lt;strong&gt;SPMD&lt;/strong&gt;）。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;通常，我们更喜欢 SIMD，即单指令流多数据流。SIMD 计算机对数据向量进行操作，如单个 SIMD 指令将 64 个数据流发送到 64 个 ALU 上以在单周期内完成 64 次加法来将 64 个数字相加。&lt;/p&gt;
&lt;p&gt;SIMD 的优点：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;SIMD 计算机中所有的并行执行单元都是同步的，响应自同一程序计数器中发出的同一指令。尽管每个单元执行的指令是相同的，但是每个执行单元都有自己的地址寄存器，因此每个单元可以有自己的数据地址。&lt;/li&gt;
&lt;li&gt;减少了指令带宽和空间——SIMD 只需要各个处理器同时执行的代码的一个副本，消息传递类型的 MIMD 计算机可能需要在每个处理器中保存一个副本，而共享内存类型的 MIMD 计算机需要多个指令缓存。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;SIMD 在处理 for 循环中的数组时效果最好，在处理 switch 时效果最差。因此，为了在 SIMD 计算机上并行运行，程序中必须存在大量相同数据结构的数据，即&lt;strong&gt;数据级并行（data-level parallelism）&lt;/strong&gt;。&lt;/p&gt;
&lt;h4 id=&#34;向量体系结构&#34;&gt;向量体系结构&lt;/h4&gt;
&lt;p&gt;向量体系结构的基本原理是从内存中手机数据元，将它们按顺序放入一大组寄存器（向量寄存器）中，使用流水化的执行单元在寄存器中对它们依次操作，将结果写回内存。&lt;/p&gt;
&lt;p&gt;下面我们来看一个向量体系结构并行的例子：&lt;/p&gt;
&lt;p&gt;DAXPY 是一个在数值计算和线性代数中常用的 BLAS 函数，它的全称是Double precision A times X Plus Y。DAXPY的主要功能是执行向量的线性组合，即计算一个向量与另一个向量的标量乘积再加到第三个向量上。数学上，对于两个实数向量x和y以及一个标量a，DAXPY执行以下操作：&lt;/p&gt;
&lt;p&gt;$$Y = a \times X + Y$$&lt;/p&gt;
&lt;p&gt;其中 X 和 Y 是 64 个双精度浮点数的向量，最初存储在内存中，a 是一个标量双精度变量。假设 X 和 Y 的起始地址分别存放在 x19 和  X20 ，传统的 RISC-V 代码为：&lt;/p&gt;
&lt;pre tabindex=&#34;0&#34;&gt;&lt;code class=&#34;language-assembly&#34; data-lang=&#34;assembly&#34;&gt;      fld		 f0, a(x3)     // 加载标量 a
      addi	 x5, x19, 512  // 计算数组 X 的边界，作为控制循环结束的条件
loop: fld		 f1, 0(x19)    // 加载 x[i]
      fmul.d f1, f1, f0    // 计算 a * x[i]
      fld		 f2, 0(x20)    // 加载 y[i]
      fadd.d f2, f2, f1    // 计算 a * x[i] + y[i]
      fsd    f2, 0(x20)    // 将结果保存到 y[i] 中
      addi	 x19, x19, 8   // 索引变量 x 自增
      addi	 x20, x20, 8   // 索引变量 y 自增
      bltu   x19, x5, loop // 继续循环
&lt;/code&gt;&lt;/pre&gt;&lt;p&gt;假设向量的单个元素长度是 64 位，我们可以写出如下基于 V 扩展的 RISC-V 代码：&lt;/p&gt;
&lt;pre tabindex=&#34;0&#34;&gt;&lt;code class=&#34;language-assembly&#34; data-lang=&#34;assembly&#34;&gt;fld      f0, a(x3)   # 加载标量 a
vsetvli  x0, x0, e64 # 设置 64 位宽的元素
vle.v 	 v0, 0(x19)  # 加载向量 x
vfmul.vf v0, v0, f0  # 向量-标量乘法 a * x[i]
vle.v 	 v1, 0(x20)  # 加载向量 y
vfadd.vv v1, v1, v0  # 向量加法，计算a * x[i] + y[i]
vse.v    v1, 0(x20)  # 将结果存储到 y 中
&lt;/code&gt;&lt;/pre&gt;&lt;p&gt;相比之下，向量处理器大大降低了指令带宽，相比于传统 RISC-V 体系结构的 500 条指令，向量 RISC-V 只需要 6 条指令就完成了任务。此外，向量处理器还降低了出现流水线冒险的频率，传统的 RISC-V 代码流水线停顿频率是向量版本的 64 倍，编译器可以使用循环展开来消除这种差异，但仍无法减少指令带宽的巨大差异。&lt;/p&gt;
&lt;h4 id=&#34;硬件多线程&#34;&gt;硬件多线程&lt;/h4&gt;
&lt;p&gt;硬件多线程与 MIMD 相关，MIMD 依赖于多个进程或线程来使多个处理器保持忙碌状态，而硬件多线程允许多个线程以重叠的方式共享单个处理器的功能单元以有效利用硬件资源。&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;处理器必须复制每个线程的独立状态，如寄存器堆和程序计数器的独立副本。&lt;/li&gt;
&lt;li&gt;硬件需要具有在线程之间快速切换的能力。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;硬件多线程的实现方法：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;细粒度多线程：在每条指令执行后切换线程（不包括在停顿的线程），从而达成多线程的交叉执行。
&lt;ul&gt;
&lt;li&gt;优点：可以隐藏由短期和长期停顿引起的吞吐量损失。&lt;/li&gt;
&lt;li&gt;缺点：减慢单个线程的执行速度。&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;li&gt;粗粒度多线程：仅在高开销的停顿上切换线程，如末级 cache 失效时。
&lt;ul&gt;
&lt;li&gt;优点：几乎不会减慢单个线程的执行速度。&lt;/li&gt;
&lt;li&gt;缺点：降低吞吐量的能力有限，特别是对于短停顿。因为粗粒度多线程处理器从单个线程发出指令，所以当停顿时必须清空或冻结流水线，新线程必须在造成停顿的指令完成前填充流水线，从而造成了流水线启动开销，当停顿较短时这种开销相对较大。&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;由于多发射处理器中具有大多数单线程难以充分利用的并行功能单元，所以衍生出了一种硬件多线程的变体，称为同时多线程（Simultaneous Multithreading, SMT），它使用多发射、动态调度流水线的处理器资源来挖掘线程级并行和指令级并行。通过寄存器重命名和动态调度技术，处理器可以不需要考虑依赖关系，发射多条来自相互独立线程的多条指令，通过动态调度来解决相关性的问题。&lt;/p&gt;
&lt;h4 id=&#34;多核和其他共享内存多处理器&#34;&gt;多核和其他共享内存多处理器&lt;/h4&gt;
&lt;p&gt;硬件多线程用很小的代价提升了处理器效率，但我们仍需要想办法有效利用单个芯片上不断增长的处理器核数量来发挥出摩尔定律呈现出的性能潜力。&lt;/p&gt;
&lt;p&gt;上文提到，重写就程序使其在并行硬件上高效运行是苦难的，所以我们可以尝试从计算机设计上来降低对应的难度。目前有两种主流的方法：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;为所有处理器提供一个共享的统一物理地址空间，使得程序无需考虑数据的存放位置，只需要考虑如何并行执行。&lt;/li&gt;
&lt;li&gt;为每个处理器采用独立的地址空间，但是在处理器间显式共享地址空间（硬件通常提供 cache 一致性以保证共享内存的一致性）。&lt;/li&gt;
&lt;/ul&gt;
&lt;p&gt;基于第一种方法，共享内存多处理器（Shared Memory Processor，SMP）为所有处理器提供统一物理地址空间，处理器通过存储器中的共享变量进行通信，所有处理器都能通过 &lt;code&gt;load&lt;/code&gt; 和 &lt;code&gt;store&lt;/code&gt; 指令访问存储器的任意位置。&lt;/p&gt;
&lt;img src=&#34;https://cdn.jsdelivr.net/gh/zzxdyf1314/mycloudimg@master/image-20240630004009431.png&#34; alt=&#34;共享内存多处理器&#34; style=&#34;zoom:50%;&#34; /&gt;
&lt;blockquote&gt;
&lt;p&gt;处理器仍可在自己的虚拟地址空间中独立运行程序。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;单地址空间处理器有两种类型：&lt;/p&gt;
&lt;ul&gt;
&lt;li&gt;统一内存访问（UMA）多处理器：访问内存的延迟不依赖于提出请求的处理器。&lt;/li&gt;
&lt;li&gt;非统一内存访问（NUMA）多处理器：通过划分主存储器并分配给不同的处理器或同一芯片上的不同内存控制器，一些存储器的访问会比其他存储器快，这取决于处理器和其访问的存储器。&lt;/li&gt;
&lt;/ul&gt;
&lt;blockquote&gt;
&lt;p&gt;在 NUMA 多处理器上编写并行程序的难度更高，但 NUMA 机器更容易扩大到更大规模，同时处理器访问附近的内存时比平均延迟更低。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;处理器并行执行时通常需要共享数据，因此在操作共享数据时需要及时同步，也即需要一套独立的同步机制，通常而言是为共享变量提供锁。&lt;/p&gt;
&lt;p&gt;常用的共享内存多处理器编程模型是 OpenMP，它是一套支持共享内存多处理的 API，提供可以对标准编程语言进行扩展的编译器制导、环境变量和运行时库。但 OpenMP 的能力有限，所以也存在很多比 OpenMP 更复杂的并行编程系统。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;MIMD 的另一常见硬件为 GPU，本文不作介绍。&lt;/p&gt;
&lt;/blockquote&gt;
&lt;h2 id=&#34;结语&#34;&gt;结语&lt;/h2&gt;
&lt;p&gt;通过不断地挖掘潜在的并行性，从指令级并行到真正的硬件级并行，CPU 让我们的程序运行得越来越快，而 GPU，特别是 GPGPU 和 DSA（Domain Specific Architect）似乎代表着未来的发展方向。如今，GPGPU 推动着人工智能行业迅猛发展，不知道未来的体系结构又会发生怎样的变化，让我们拭目以待吧。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;希望我能参与其中 QAQ。&lt;/p&gt;
&lt;/blockquote&gt;</description>
      
    </item>
    
  </channel>
</rss>
