Fitter report for TopDE
Fri Jun  6 15:12:31 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Fri Jun  6 15:12:31 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; TopDE                                           ;
; Top-level Entity Name           ; TopDE                                           ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC7C7F23C8                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,430 / 56,480 ( 3 % )                          ;
; Total registers                 ; 1324                                            ;
; Total pins                      ; 108 / 268 ( 40 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 65,536 / 7,024,640 ( < 1 % )                    ;
; Total RAM Blocks                ; 8 / 686 ( 1 % )                                 ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 13 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.1%      ;
;     Processor 3            ;   3.0%      ;
;     Processor 4            ;   3.0%      ;
;     Processor 5            ;   2.6%      ;
;     Processor 6            ;   2.6%      ;
;     Processor 7            ;   2.6%      ;
;     Processor 8            ;   2.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                             ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK~inputCLKENA0                                                                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Reset~inputCLKENA0                                                                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Uniciclo:UNI1|PC[1]                                                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|PC[1]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|PC[24]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|PC[24]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Uniciclo:UNI1|PC[28]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|PC[28]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Uniciclo:UNI1|PC[29]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|PC[29]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Uniciclo:UNI1|PC[31]                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|PC[31]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[1][15]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[1][15]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[1][28]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[1][28]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[2][4]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[2][4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[2][10]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[2][10]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[2][13]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[2][13]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[2][15]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[2][15]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[2][17]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[2][17]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[2][18]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[2][18]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[3][11]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[3][11]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[3][28]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[3][28]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[4][12]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[4][12]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[5][4]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[5][4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[5][27]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[5][27]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[6][14]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[6][14]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[7][9]                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[7][9]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[13][14]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[13][14]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[13][20]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[13][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[15][1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[15][1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[19][16]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[19][16]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[19][19]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[19][19]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[21][2]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[21][2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[21][20]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[21][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[23][6]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[23][6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[23][21]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[23][21]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[24][13]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[24][13]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[24][17]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[24][17]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[24][19]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[24][19]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[24][22]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[24][22]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[25][1]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[25][1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[25][5]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[25][5]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[25][11]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[25][11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[25][18]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[25][18]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[25][20]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[25][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[26][19]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[26][19]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[26][20]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[26][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[26][22]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[26][22]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[27][11]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[27][11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[28][17]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[28][17]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[29][2]                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[29][2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[29][19]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[29][19]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[29][28]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[29][28]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[30][20]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[30][20]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|Registers:registers|registers[31][15]                                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|Registers:registers|registers[31][15]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3271 ) ; 0.00 % ( 0 / 3271 )        ; 0.00 % ( 0 / 3271 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3271 ) ; 0.00 % ( 0 / 3271 )        ; 0.00 % ( 0 / 3271 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3041 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 221 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/carlos/Downloads/Lab2/TopDE_restored/output_files/TopDE.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,430 / 56,480        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,430                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,592 / 56,480        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 73                    ;       ;
;         [b] ALMs used for LUT logic                         ; 967                   ;       ;
;         [c] ALMs used for registers                         ; 552                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 189 / 56,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 6                     ;       ;
;         [c] Due to LAB input limits                         ; 21                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 207 / 5,648           ; 4 %   ;
;     -- Logic LABs                                           ; 207                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,711                 ;       ;
;     -- 7 input functions                                    ; 10                    ;       ;
;     -- 6 input functions                                    ; 1,003                 ;       ;
;     -- 5 input functions                                    ; 293                   ;       ;
;     -- 4 input functions                                    ; 111                   ;       ;
;     -- <=3 input functions                                  ; 294                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 305                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,324                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,250 / 112,960       ; 1 %   ;
;         -- Secondary logic registers                        ; 74 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,269                 ;       ;
;         -- Routing optimization registers                   ; 55                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 108 / 268             ; 40 %  ;
;     -- Clock pins                                           ; 7 / 11                ; 64 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 8 / 686               ; 1 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 65,536 / 7,024,640    ; < 1 % ;
; Total block memory implementation bits                      ; 81,920 / 7,024,640    ; 1 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.1% / 1.2% / 0.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 21.0% / 23.5% / 17.4% ;       ;
; Maximum fan-out                                             ; 1074                  ;       ;
; Highest non-global fan-out                                  ; 1074                  ;       ;
; Total fan-out                                               ; 14168                 ;       ;
; Average fan-out                                             ; 3.96                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                   ;
+-------------------------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1348 / 56480 ( 2 % )  ; 82 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1348                  ; 82                     ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1500 / 56480 ( 3 % )  ; 95 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 48                    ; 26                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 930                   ; 38                     ; 0                              ;
;         [c] ALMs used for registers                         ; 522                   ; 31                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 178 / 56480 ( < 1 % ) ; 14 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 26 / 56480 ( < 1 % )  ; 1 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 6                     ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 20                    ; 1                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                    ; Low                            ;
;                                                             ;                       ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 198 / 5648 ( 4 % )    ; 13 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 198                   ; 13                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 1602                  ; 109                    ; 0                              ;
;     -- 7 input functions                                    ; 8                     ; 2                      ; 0                              ;
;     -- 6 input functions                                    ; 980                   ; 23                     ; 0                              ;
;     -- 5 input functions                                    ; 263                   ; 30                     ; 0                              ;
;     -- 4 input functions                                    ; 99                    ; 12                     ; 0                              ;
;     -- <=3 input functions                                  ; 252                   ; 42                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 263                   ; 42                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                      ; 0                              ;
;     -- By type:                                             ;                       ;                        ;                                ;
;         -- Primary logic registers                          ; 1138 / 112960 ( 1 % ) ; 112 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 72 / 112960 ( < 1 % ) ; 2 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                        ;                                ;
;         -- Design implementation registers                  ; 1157                  ; 112                    ; 0                              ;
;         -- Routing optimization registers                   ; 53                    ; 2                      ; 0                              ;
;                                                             ;                       ;                        ;                                ;
;                                                             ;                       ;                        ;                                ;
; Virtual pins                                                ; 0                     ; 0                      ; 0                              ;
; I/O pins                                                    ; 108                   ; 0                      ; 0                              ;
; I/O registers                                               ; 0                     ; 0                      ; 0                              ;
; Total block memory bits                                     ; 65536                 ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 81920                 ; 0                      ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 8 / 686 ( 1 % )       ; 0 / 686 ( 0 % )        ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 2 / 122 ( 1 % )       ; 0 / 122 ( 0 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                       ;                        ;                                ;
; Connections                                                 ;                       ;                        ;                                ;
;     -- Input Connections                                    ; 336                   ; 171                    ; 1                              ;
;     -- Registered Input Connections                         ; 180                   ; 122                    ; 0                              ;
;     -- Output Connections                                   ; 20                    ; 184                    ; 304                            ;
;     -- Registered Output Connections                        ; 16                    ; 184                    ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Internal Connections                                        ;                       ;                        ;                                ;
;     -- Total Connections                                    ; 14196                 ; 1127                   ; 313                            ;
;     -- Registered Connections                               ; 4856                  ; 835                    ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; External Connections                                        ;                       ;                        ;                                ;
;     -- Top                                                  ; 0                     ; 203                    ; 153                            ;
;     -- sld_hub:auto_hub                                     ; 203                   ; 0                      ; 152                            ;
;     -- hard_block:auto_generated_inst                       ; 153                   ; 152                    ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Partition Interface                                         ;                       ;                        ;                                ;
;     -- Input Ports                                          ; 46                    ; 74                     ; 4                              ;
;     -- Output Ports                                         ; 120                   ; 91                     ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                      ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Registered Ports                                            ;                       ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 53                     ; 0                              ;
;                                                             ;                       ;                        ;                                ;
; Port Connectivity                                           ;                       ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 46                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 51                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 60                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK    ; N16   ; 5B       ; 89           ; 35           ; 43           ; 9                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Regin[0] ; T10   ; 3B       ; 34           ; 0            ; 57           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Regin[1] ; AA9   ; 3B       ; 32           ; 0            ; 34           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Regin[2] ; U11   ; 3B       ; 36           ; 0            ; 17           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Regin[3] ; AB11  ; 3B       ; 38           ; 0            ; 34           ; 160                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Regin[4] ; R11   ; 3B       ; 38           ; 0            ; 0            ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Reset    ; M16   ; 5B       ; 89           ; 35           ; 60           ; 1072                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ClockDIV   ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Estado[0]  ; E14   ; 7A       ; 58           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Estado[1]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Estado[2]  ; A10   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Estado[3]  ; H13   ; 7A       ; 56           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[0]   ; P6    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[10]  ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[11]  ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[12]  ; Y21   ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[13]  ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[14]  ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[15]  ; M8    ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[16]  ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[17]  ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[18]  ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[19]  ; V9    ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[1]   ; M6    ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[20]  ; M9    ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[21]  ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[22]  ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[23]  ; T9    ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[24]  ; R6    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[25]  ; AB8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[26]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[27]  ; P7    ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[28]  ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[29]  ; U7    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[2]   ; W9    ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[30]  ; U8    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[31]  ; R7    ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[3]   ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[4]   ; R5    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[5]   ; W8    ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[6]   ; U6    ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[7]   ; AA22  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[8]   ; Y15   ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Instr[9]   ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[0]      ; E7    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[10]     ; T8    ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[11]     ; T7    ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[12]     ; AA17  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[13]     ; D6    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[14]     ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[15]     ; W21   ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[16]     ; AA20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[17]     ; U15   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[18]     ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[19]     ; G6    ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[1]      ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[20]     ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[21]     ; AA7   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[22]     ; T14   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[23]     ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[24]     ; F7    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[25]     ; U10   ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[26]     ; R9    ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[27]     ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[28]     ; U17   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[29]     ; AB7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[2]      ; M7    ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[30]     ; H6    ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[31]     ; W22   ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[3]      ; V6    ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[4]      ; N6    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[5]      ; P8    ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[6]      ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[7]      ; AB6   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[8]      ; N8    ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PC[9]      ; V10   ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[0]  ; D9    ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[10] ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[11] ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[12] ; C8    ; 8A       ; 28           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[13] ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[14] ; Y16   ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[15] ; E10   ; 8A       ; 32           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[16] ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[17] ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[18] ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[19] ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[1]  ; A5    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[20] ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[21] ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[22] ; AB22  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[23] ; AA10  ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[24] ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[25] ; T17   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[26] ; AA12  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[27] ; T19   ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[28] ; R22   ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[29] ; D7    ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[2]  ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[30] ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[31] ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[3]  ; C6    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[4]  ; A8    ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[5]  ; AA8   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[6]  ; E9    ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[7]  ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[8]  ; W19   ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Regout[9]  ; T15   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 35 / 48 ( 73 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 16 ( 31 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 80 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 15 / 32 ( 47 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; Regout[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; Regout[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; Estado[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; Estado[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; PC[21]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; Regout[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; Regin[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; Regout[23]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; Regout[26]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; Regout[31]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; Regout[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; Instr[9]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; PC[12]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; Regout[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; PC[27]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; PC[16]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; Instr[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; PC[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; PC[7]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; PC[29]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; Instr[25]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; Regout[24]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; Regin[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; Instr[26]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; Instr[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; Instr[14]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; Regout[19]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; Regout[17]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; PC[18]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; PC[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; Regout[22]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; Regout[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; Regout[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 467        ; 8A       ; Regout[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; PC[13]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; Regout[29]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; Regout[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; PC[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; Regout[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ; 469        ; 8A       ; Regout[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; Estado[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; PC[24]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; PC[19]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; PC[30]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; Estado[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 64         ; 3A       ; Instr[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; PC[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; Instr[15]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; Instr[20]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; Reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; PC[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; PC[8]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; Regout[18]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; CLOCK                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 56         ; 3A       ; Instr[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; Instr[27]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; PC[5]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; Instr[11]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; Instr[22]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; Regout[20]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; Instr[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 52         ; 3A       ; Instr[24]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; Instr[31]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; PC[26]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; Instr[17]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; Regin[4]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; ClockDIV                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; Regout[28]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; PC[11]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; PC[10]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; Instr[23]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; Regin[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; Regout[21]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; Regout[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; PC[22]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; Regout[9]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; Regout[25]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; Regout[27]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; Instr[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; Instr[29]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 55         ; 3A       ; Instr[30]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; PC[25]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; Regin[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; Instr[18]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; Regout[16]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; PC[17]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; PC[28]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 63         ; 3A       ; PC[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; Instr[19]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; PC[9]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; Instr[13]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; Regout[30]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; PC[20]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; PC[14]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; Regout[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; Instr[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; Instr[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; Regout[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; PC[15]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; PC[31]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; Instr[16]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; Instr[21]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; Instr[28]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; PC[23]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; Instr[8]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; Regout[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; Instr[10]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; Instr[12]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; ClockDIV   ; Incomplete set of assignments ;
; PC[0]      ; Incomplete set of assignments ;
; PC[1]      ; Incomplete set of assignments ;
; PC[2]      ; Incomplete set of assignments ;
; PC[3]      ; Incomplete set of assignments ;
; PC[4]      ; Incomplete set of assignments ;
; PC[5]      ; Incomplete set of assignments ;
; PC[6]      ; Incomplete set of assignments ;
; PC[7]      ; Incomplete set of assignments ;
; PC[8]      ; Incomplete set of assignments ;
; PC[9]      ; Incomplete set of assignments ;
; PC[10]     ; Incomplete set of assignments ;
; PC[11]     ; Incomplete set of assignments ;
; PC[12]     ; Incomplete set of assignments ;
; PC[13]     ; Incomplete set of assignments ;
; PC[14]     ; Incomplete set of assignments ;
; PC[15]     ; Incomplete set of assignments ;
; PC[16]     ; Incomplete set of assignments ;
; PC[17]     ; Incomplete set of assignments ;
; PC[18]     ; Incomplete set of assignments ;
; PC[19]     ; Incomplete set of assignments ;
; PC[20]     ; Incomplete set of assignments ;
; PC[21]     ; Incomplete set of assignments ;
; PC[22]     ; Incomplete set of assignments ;
; PC[23]     ; Incomplete set of assignments ;
; PC[24]     ; Incomplete set of assignments ;
; PC[25]     ; Incomplete set of assignments ;
; PC[26]     ; Incomplete set of assignments ;
; PC[27]     ; Incomplete set of assignments ;
; PC[28]     ; Incomplete set of assignments ;
; PC[29]     ; Incomplete set of assignments ;
; PC[30]     ; Incomplete set of assignments ;
; PC[31]     ; Incomplete set of assignments ;
; Instr[0]   ; Incomplete set of assignments ;
; Instr[1]   ; Incomplete set of assignments ;
; Instr[2]   ; Incomplete set of assignments ;
; Instr[3]   ; Incomplete set of assignments ;
; Instr[4]   ; Incomplete set of assignments ;
; Instr[5]   ; Incomplete set of assignments ;
; Instr[6]   ; Incomplete set of assignments ;
; Instr[7]   ; Incomplete set of assignments ;
; Instr[8]   ; Incomplete set of assignments ;
; Instr[9]   ; Incomplete set of assignments ;
; Instr[10]  ; Incomplete set of assignments ;
; Instr[11]  ; Incomplete set of assignments ;
; Instr[12]  ; Incomplete set of assignments ;
; Instr[13]  ; Incomplete set of assignments ;
; Instr[14]  ; Incomplete set of assignments ;
; Instr[15]  ; Incomplete set of assignments ;
; Instr[16]  ; Incomplete set of assignments ;
; Instr[17]  ; Incomplete set of assignments ;
; Instr[18]  ; Incomplete set of assignments ;
; Instr[19]  ; Incomplete set of assignments ;
; Instr[20]  ; Incomplete set of assignments ;
; Instr[21]  ; Incomplete set of assignments ;
; Instr[22]  ; Incomplete set of assignments ;
; Instr[23]  ; Incomplete set of assignments ;
; Instr[24]  ; Incomplete set of assignments ;
; Instr[25]  ; Incomplete set of assignments ;
; Instr[26]  ; Incomplete set of assignments ;
; Instr[27]  ; Incomplete set of assignments ;
; Instr[28]  ; Incomplete set of assignments ;
; Instr[29]  ; Incomplete set of assignments ;
; Instr[30]  ; Incomplete set of assignments ;
; Instr[31]  ; Incomplete set of assignments ;
; Regout[0]  ; Incomplete set of assignments ;
; Regout[1]  ; Incomplete set of assignments ;
; Regout[2]  ; Incomplete set of assignments ;
; Regout[3]  ; Incomplete set of assignments ;
; Regout[4]  ; Incomplete set of assignments ;
; Regout[5]  ; Incomplete set of assignments ;
; Regout[6]  ; Incomplete set of assignments ;
; Regout[7]  ; Incomplete set of assignments ;
; Regout[8]  ; Incomplete set of assignments ;
; Regout[9]  ; Incomplete set of assignments ;
; Regout[10] ; Incomplete set of assignments ;
; Regout[11] ; Incomplete set of assignments ;
; Regout[12] ; Incomplete set of assignments ;
; Regout[13] ; Incomplete set of assignments ;
; Regout[14] ; Incomplete set of assignments ;
; Regout[15] ; Incomplete set of assignments ;
; Regout[16] ; Incomplete set of assignments ;
; Regout[17] ; Incomplete set of assignments ;
; Regout[18] ; Incomplete set of assignments ;
; Regout[19] ; Incomplete set of assignments ;
; Regout[20] ; Incomplete set of assignments ;
; Regout[21] ; Incomplete set of assignments ;
; Regout[22] ; Incomplete set of assignments ;
; Regout[23] ; Incomplete set of assignments ;
; Regout[24] ; Incomplete set of assignments ;
; Regout[25] ; Incomplete set of assignments ;
; Regout[26] ; Incomplete set of assignments ;
; Regout[27] ; Incomplete set of assignments ;
; Regout[28] ; Incomplete set of assignments ;
; Regout[29] ; Incomplete set of assignments ;
; Regout[30] ; Incomplete set of assignments ;
; Regout[31] ; Incomplete set of assignments ;
; Estado[0]  ; Incomplete set of assignments ;
; Estado[1]  ; Incomplete set of assignments ;
; Estado[2]  ; Incomplete set of assignments ;
; Estado[3]  ; Incomplete set of assignments ;
; Regin[4]   ; Incomplete set of assignments ;
; Regin[2]   ; Incomplete set of assignments ;
; Regin[3]   ; Incomplete set of assignments ;
; Regin[0]   ; Incomplete set of assignments ;
; Regin[1]   ; Incomplete set of assignments ;
; CLOCK      ; Incomplete set of assignments ;
; Reset      ; Incomplete set of assignments ;
; ClockDIV   ; Missing location assignment   ;
; PC[0]      ; Missing location assignment   ;
; PC[1]      ; Missing location assignment   ;
; PC[2]      ; Missing location assignment   ;
; PC[3]      ; Missing location assignment   ;
; PC[4]      ; Missing location assignment   ;
; PC[5]      ; Missing location assignment   ;
; PC[6]      ; Missing location assignment   ;
; PC[7]      ; Missing location assignment   ;
; PC[8]      ; Missing location assignment   ;
; PC[9]      ; Missing location assignment   ;
; PC[10]     ; Missing location assignment   ;
; PC[11]     ; Missing location assignment   ;
; PC[12]     ; Missing location assignment   ;
; PC[13]     ; Missing location assignment   ;
; PC[14]     ; Missing location assignment   ;
; PC[15]     ; Missing location assignment   ;
; PC[16]     ; Missing location assignment   ;
; PC[17]     ; Missing location assignment   ;
; PC[18]     ; Missing location assignment   ;
; PC[19]     ; Missing location assignment   ;
; PC[20]     ; Missing location assignment   ;
; PC[21]     ; Missing location assignment   ;
; PC[22]     ; Missing location assignment   ;
; PC[23]     ; Missing location assignment   ;
; PC[24]     ; Missing location assignment   ;
; PC[25]     ; Missing location assignment   ;
; PC[26]     ; Missing location assignment   ;
; PC[27]     ; Missing location assignment   ;
; PC[28]     ; Missing location assignment   ;
; PC[29]     ; Missing location assignment   ;
; PC[30]     ; Missing location assignment   ;
; PC[31]     ; Missing location assignment   ;
; Instr[0]   ; Missing location assignment   ;
; Instr[1]   ; Missing location assignment   ;
; Instr[2]   ; Missing location assignment   ;
; Instr[3]   ; Missing location assignment   ;
; Instr[4]   ; Missing location assignment   ;
; Instr[5]   ; Missing location assignment   ;
; Instr[6]   ; Missing location assignment   ;
; Instr[7]   ; Missing location assignment   ;
; Instr[8]   ; Missing location assignment   ;
; Instr[9]   ; Missing location assignment   ;
; Instr[10]  ; Missing location assignment   ;
; Instr[11]  ; Missing location assignment   ;
; Instr[12]  ; Missing location assignment   ;
; Instr[13]  ; Missing location assignment   ;
; Instr[14]  ; Missing location assignment   ;
; Instr[15]  ; Missing location assignment   ;
; Instr[16]  ; Missing location assignment   ;
; Instr[17]  ; Missing location assignment   ;
; Instr[18]  ; Missing location assignment   ;
; Instr[19]  ; Missing location assignment   ;
; Instr[20]  ; Missing location assignment   ;
; Instr[21]  ; Missing location assignment   ;
; Instr[22]  ; Missing location assignment   ;
; Instr[23]  ; Missing location assignment   ;
; Instr[24]  ; Missing location assignment   ;
; Instr[25]  ; Missing location assignment   ;
; Instr[26]  ; Missing location assignment   ;
; Instr[27]  ; Missing location assignment   ;
; Instr[28]  ; Missing location assignment   ;
; Instr[29]  ; Missing location assignment   ;
; Instr[30]  ; Missing location assignment   ;
; Instr[31]  ; Missing location assignment   ;
; Regout[0]  ; Missing location assignment   ;
; Regout[1]  ; Missing location assignment   ;
; Regout[2]  ; Missing location assignment   ;
; Regout[3]  ; Missing location assignment   ;
; Regout[4]  ; Missing location assignment   ;
; Regout[5]  ; Missing location assignment   ;
; Regout[6]  ; Missing location assignment   ;
; Regout[7]  ; Missing location assignment   ;
; Regout[8]  ; Missing location assignment   ;
; Regout[9]  ; Missing location assignment   ;
; Regout[10] ; Missing location assignment   ;
; Regout[11] ; Missing location assignment   ;
; Regout[12] ; Missing location assignment   ;
; Regout[13] ; Missing location assignment   ;
; Regout[14] ; Missing location assignment   ;
; Regout[15] ; Missing location assignment   ;
; Regout[16] ; Missing location assignment   ;
; Regout[17] ; Missing location assignment   ;
; Regout[18] ; Missing location assignment   ;
; Regout[19] ; Missing location assignment   ;
; Regout[20] ; Missing location assignment   ;
; Regout[21] ; Missing location assignment   ;
; Regout[22] ; Missing location assignment   ;
; Regout[23] ; Missing location assignment   ;
; Regout[24] ; Missing location assignment   ;
; Regout[25] ; Missing location assignment   ;
; Regout[26] ; Missing location assignment   ;
; Regout[27] ; Missing location assignment   ;
; Regout[28] ; Missing location assignment   ;
; Regout[29] ; Missing location assignment   ;
; Regout[30] ; Missing location assignment   ;
; Regout[31] ; Missing location assignment   ;
; Estado[0]  ; Missing location assignment   ;
; Estado[1]  ; Missing location assignment   ;
; Estado[2]  ; Missing location assignment   ;
; Estado[3]  ; Missing location assignment   ;
; Regin[4]   ; Missing location assignment   ;
; Regin[2]   ; Missing location assignment   ;
; Regin[3]   ; Missing location assignment   ;
; Regin[0]   ; Missing location assignment   ;
; Regin[1]   ; Missing location assignment   ;
; CLOCK      ; Missing location assignment   ;
; Reset      ; Missing location assignment   ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |TopDE                                                                                                                                  ; 1430.0 (1.5)         ; 1592.0 (2.0)                     ; 188.5 (0.5)                                       ; 26.5 (0.0)                       ; 0.0 (0.0)            ; 1711 (3)            ; 1324 (1)                  ; 0 (0)         ; 65536             ; 8     ; 0          ; 108  ; 0            ; |TopDE                                                                                                                                                                                                                                                                                                                                            ; TopDE                             ; work         ;
;    |Uniciclo:UNI1|                                                                                                                      ; 1346.6 (75.9)        ; 1496.5 (86.2)                    ; 176.0 (12.4)                                      ; 26.1 (2.2)                       ; 0.0 (0.0)            ; 1599 (148)          ; 1209 (37)                 ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1                                                                                                                                                                                                                                                                                                                              ; Uniciclo                          ; work         ;
;       |ALU:Ula|                                                                                                                         ; 117.9 (117.9)        ; 123.0 (123.0)                    ; 12.0 (12.0)                                       ; 6.9 (6.9)                        ; 0.0 (0.0)            ; 187 (187)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ALU:Ula                                                                                                                                                                                                                                                                                                                      ; ALU                               ; work         ;
;       |CntrlALU:ControlALU|                                                                                                             ; 5.6 (5.6)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|CntrlALU:ControlALU                                                                                                                                                                                                                                                                                                          ; CntrlALU                          ; work         ;
;       |ImmGen:imediateGenerator|                                                                                                        ; 23.9 (23.9)          ; 28.0 (28.0)                      ; 5.0 (5.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 46 (46)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ImmGen:imediateGenerator                                                                                                                                                                                                                                                                                                     ; ImmGen                            ; work         ;
;       |Registers:registers|                                                                                                             ; 1021.8 (1021.8)      ; 1146.8 (1146.8)                  ; 140.6 (140.6)                                     ; 15.6 (15.6)                      ; 0.0 (0.0)            ; 1106 (1106)         ; 1035 (1035)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|Registers:registers                                                                                                                                                                                                                                                                                                          ; Registers                         ; work         ;
;       |control:ControlUnity|                                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|control:ControlUnity                                                                                                                                                                                                                                                                                                         ; control                           ; work         ;
;       |ramD:MemD|                                                                                                                       ; 48.3 (0.0)           ; 53.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 67 (0)                    ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramD:MemD                                                                                                                                                                                                                                                                                                                    ; ramD                              ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 48.3 (0.0)           ; 53.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 67 (0)                    ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_l9r1:auto_generated|                                                                                            ; 48.3 (0.0)           ; 53.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 67 (0)                    ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_l9r1                   ; work         ;
;                |altsyncram_pjh2:altsyncram1|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1                                                                                                                                                                                                                         ; altsyncram_pjh2                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 48.3 (39.7)          ; 53.5 (44.3)                      ; 5.2 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (32)             ; 67 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 8.7 (8.7)            ; 9.2 (9.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;       |ramI:MemC|                                                                                                                       ; 50.0 (0.0)           ; 50.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 70 (0)                    ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramI:MemC                                                                                                                                                                                                                                                                                                                    ; ramI                              ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 50.0 (0.0)           ; 50.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 70 (0)                    ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;             |altsyncram_bcr1:auto_generated|                                                                                            ; 50.0 (0.0)           ; 50.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 70 (0)                    ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated                                                                                                                                                                                                                                                     ; altsyncram_bcr1                   ; work         ;
;                |altsyncram_4lh2:altsyncram1|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1                                                                                                                                                                                                                         ; altsyncram_4lh2                   ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 50.0 (40.7)          ; 50.5 (40.8)                      ; 1.0 (0.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 50 (32)             ; 70 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                           ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                        ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 81.9 (0.5)           ; 93.5 (0.5)                       ; 12.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 109 (1)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 81.4 (0.0)           ; 93.0 (0.0)                       ; 12.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 81.4 (0.0)           ; 93.0 (0.0)                       ; 12.0 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 81.4 (1.2)           ; 93.0 (2.8)                       ; 12.0 (1.7)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 108 (1)             ; 114 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 80.2 (0.0)           ; 90.2 (0.0)                       ; 10.3 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 107 (0)             ; 108 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 80.2 (60.7)          ; 90.2 (69.3)                      ; 10.3 (9.0)                                        ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 107 (74)            ; 108 (80)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.2 (11.2)          ; 12.5 (12.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopDE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ClockDIV   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[18]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[19]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[20]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[21]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[22]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[23]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[24]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[25]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[26]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[27]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[28]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[29]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[30]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PC[31]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Instr[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regout[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Estado[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Estado[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Estado[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Estado[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Regin[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Regin[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Regin[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Regin[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Regin[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Reset      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; Regin[4]                                          ;                   ;         ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~10 ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~10 ; 0                 ; 0       ;
; Regin[2]                                          ;                   ;         ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~9  ; 1                 ; 0       ;
; Regin[3]                                          ;                   ;         ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~9  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~0  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~1  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~2  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~3  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~9  ; 1                 ; 0       ;
; Regin[0]                                          ;                   ;         ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~8  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~4  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~5  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~6  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~7  ; 1                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~8  ; 1                 ; 0       ;
; Regin[1]                                          ;                   ;         ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux95~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux94~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux93~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux92~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux91~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux90~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux89~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux88~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux87~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux86~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux85~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux84~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux83~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux82~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux81~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux80~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux79~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux78~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux77~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux76~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux75~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux74~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux73~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux72~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux71~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux70~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux69~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux68~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux67~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux66~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux65~8  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~4  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~5  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~6  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~7  ; 0                 ; 0       ;
;      - Uniciclo:UNI1|Registers:registers|Mux64~8  ; 0                 ; 0       ;
; CLOCK                                             ;                   ;         ;
;      - ClockDIV~reg0                              ; 1                 ; 0       ;
; Reset                                             ;                   ;         ;
+---------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK                                                                                                                                                                                                                                                                                                                                                      ; PIN_N16            ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CLOCK                                                                                                                                                                                                                                                                                                                                                      ; PIN_N16            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ClockDIV~reg0                                                                                                                                                                                                                                                                                                                                              ; FF_X35_Y14_N29     ; 1074    ; Clock        ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                                                                                                                                                                                                                                                                                      ; PIN_M16            ; 1072    ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Uniciclo:UNI1|ImmGen:imediateGenerator|Decoder0~4                                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y3_N15 ; 36      ; Read enable  ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ImmGen:imediateGenerator|Decoder0~5                                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y3_N24 ; 4       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~10                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N0  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~12                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~13                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~14                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N15 ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~15                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N54 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~17                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N48 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~18                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N42 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~19                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y6_N3  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~2                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N21 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~20                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N51 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~21                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~22                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~24                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~25                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~26                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N9  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~27                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N0  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~28                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N21 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~3                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N54 ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~30                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y4_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~31                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N33 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~32                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~33                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N18 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~34                                                                                                                                                                                                                                                                                                              ; LABCELL_X10_Y4_N48 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~35                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N30 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~36                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y6_N6  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~37                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y6_N15 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~4                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N57 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~6                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~8                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y4_N33 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|Registers:registers|Decoder0~9                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y6_N27 ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|always0~10                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X17_Y2_N18 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                            ; LABCELL_X4_Y3_N9   ; 4       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                               ; LABCELL_X4_Y3_N30  ; 7       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                               ; LABCELL_X4_Y3_N3   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                               ; LABCELL_X2_Y5_N36  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                               ; MLABCELL_X6_Y4_N0  ; 11      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]~0                                                                                                                                                                                                                     ; LABCELL_X2_Y5_N3   ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16]~1                                                                                                                                                                                                                    ; LABCELL_X2_Y5_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                                           ; LABCELL_X2_Y3_N30  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1                                                                                                                                                                      ; LABCELL_X2_Y3_N21  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                            ; LABCELL_X4_Y1_N36  ; 4       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                               ; LABCELL_X4_Y2_N18  ; 7       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                               ; MLABCELL_X6_Y2_N51 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                                                                                                                                                                                               ; LABCELL_X4_Y2_N45  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                               ; LABCELL_X4_Y2_N39  ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~0                                                                                                                                                                                                                     ; LABCELL_X4_Y2_N54  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]~1                                                                                                                                                                                                                    ; LABCELL_X4_Y2_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                                           ; MLABCELL_X3_Y2_N48 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                                      ; MLABCELL_X3_Y2_N9  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3      ; 259     ; Clock        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3      ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X4_Y1_N14       ; 51      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y4_N33  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X1_Y2_N3   ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X3_Y1_N11       ; 23      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X1_Y3_N42  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                             ; FF_X3_Y1_N14       ; 15      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~1                           ; MLABCELL_X3_Y1_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                             ; FF_X3_Y1_N35       ; 13      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                             ; FF_X3_Y3_N2        ; 14      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~3                           ; MLABCELL_X3_Y1_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                             ; FF_X3_Y3_N47       ; 11      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                             ; MLABCELL_X3_Y3_N6  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1              ; LABCELL_X4_Y1_N27  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X1_Y1_N42  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                    ; MLABCELL_X3_Y3_N57 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                    ; MLABCELL_X3_Y3_N54 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2      ; LABCELL_X1_Y4_N21  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X1_Y4_N9   ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y1_N17       ; 16      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y1_N47       ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y3_N53       ; 50      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y1_N27  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y1_N2        ; 55      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X1_Y4_N6   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK ; PIN_N16  ; 8       ; Global Clock         ; GCLK9            ; --                        ;
; Reset ; PIN_M16  ; 1072    ; Global Clock         ; GCLK10           ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; ClockDIV~reg0 ; 1074            ;
+---------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------+--------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                          ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF          ; Location                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------+--------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; de1_data.mif ; M10K_X5_Y4_N0, M10K_X5_Y6_N0, M10K_X5_Y5_N0, M10K_X5_Y3_N0   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; de1_text.mif ; M10K_X5_Y2_N0, M10K_X14_Y2_N0, M10K_X14_Y1_N0, M10K_X5_Y1_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+-------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+--------------+--------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 5,366 / 374,484 ( 1 % )   ;
; C12 interconnects            ; 41 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 1,400 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 1,000 / 72,600 ( 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 355 / 374,484 ( < 1 % )   ;
; Global clocks                ; 2 / 16 ( 13 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 1,030 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 140 / 15,868 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 166 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,826 / 169,296 ( 1 % )   ;
; R6 interconnects             ; 3,451 / 330,800 ( 1 % )   ;
; Spine clocks                 ; 3 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 112       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 101          ; 0            ; 0            ; 0            ; 0            ; 101          ; 0            ; 0            ; 0            ; 0            ; 101          ; 0            ; 112       ; 112       ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable  ; 112          ; 112          ; 112          ; 112          ; 112          ; 0         ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 11           ; 112          ; 112          ; 112          ; 112          ; 11           ; 112          ; 112          ; 112          ; 112          ; 11           ; 112          ; 0         ; 0         ; 112          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; ClockDIV            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; PC[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Instr[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[16]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[17]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[18]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[19]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[20]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[21]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[22]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[23]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[24]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[25]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[26]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[27]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[28]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[29]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[30]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regout[31]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Estado[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Estado[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Estado[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Estado[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regin[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regin[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regin[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regin[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Regin[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; Reset               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 386.8             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 19.8              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                  ; 1.297             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.264             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.244             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.239             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14] ; 1.218             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.214             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.214             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.214             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.214             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]  ; 1.209             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                           ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                       ; 1.194             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                      ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.185             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.184             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.182             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.168             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                           ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                       ; 1.167             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 1.164             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 1.163             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                      ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.159             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                      ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.159             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                      ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.159             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                      ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.159             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                                      ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.159             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                                      ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.156             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                           ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.155             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                  ; 1.154             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.149             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                                      ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.148             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 1.145             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 1.141             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                           ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                                       ; 1.139             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                                      ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.134             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.124             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[5]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 1.109             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.105             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]                                                                                                                                                                      ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                       ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.099             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 1.086             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 1.086             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                                           ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                       ; 1.082             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.075             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 1.066             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 1.056             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 0.976             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 0.973             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                             ; 0.965             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 0.959             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.950             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.950             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.950             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.950             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.950             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                      ; 0.946             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                      ; 0.933             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                      ; 0.933             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[5]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 0.931             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                                           ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                                       ; 0.930             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.917             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.917             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.917             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.917             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.917             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.915             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][6]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][6]                ; 0.914             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.912             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.912             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.912             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|altsyncram_pjh2:altsyncram1|ram_block3a29~portb_address_reg0                                                                                                                                                                                                  ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][6]                ; 0.910             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][6]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][6]                       ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                       ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]       ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.903             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.903             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.903             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.903             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                                                                                                                                                                                     ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a10~portb_address_reg0                                                                                                                                                                                                  ; 0.903             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]  ; 0.893             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][6]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][6]                       ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                       ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][7]                ; 0.891             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][4]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                       ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][2]                       ; 0.889             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][5]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][5]                       ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                       ; 0.888             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][7]                ; 0.887             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[0]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 0.886             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[2]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                         ; 0.886             ;
; Uniciclo:UNI1|ramD:MemD|altsyncram:altsyncram_component|altsyncram_l9r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[4]                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                         ; 0.886             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]       ; 0.885             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; 0.883             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][4]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                       ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][2]                       ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][5]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][5]                       ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                       ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                           ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 0.875             ;
; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                                                          ; Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[4]                                                                                                                                                                                                      ; 0.875             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "TopDE"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 108 pins of 108 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): Reset~inputCLKENA0 with 1024 fanout uses global clock CLKCTRL_G10
    Info (11162): CLOCK~inputCLKENA0 with 64 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TopDE.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Uniciclo:UNI1|ramI:MemC|altsyncram:altsyncram_component|altsyncram_bcr1:auto_generated|altsyncram_4lh2:altsyncram1|ram_block3a0~porta_datain_reg0 is being clocked by CLOCK
Warning (332060): Node: ClockDIV~reg0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Uniciclo:UNI1|PC[11] is being clocked by ClockDIV~reg0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (11888): Total time spent on timing analysis during the Fitter is 7.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Info (144001): Generated suppressed messages file /home/carlos/Downloads/Lab2/TopDE_restored/output_files/TopDE.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 2271 megabytes
    Info: Processing ended: Fri Jun  6 15:12:33 2025
    Info: Elapsed time: 00:02:08
    Info: Total CPU time (on all processors): 00:04:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/carlos/Downloads/Lab2/TopDE_restored/output_files/TopDE.fit.smsg.


