DSCH 2.6j
VERSION 6/2/2003 3:04:33 PM
BB(-20,-55,89,0)
SYM  #xor2
BB(5,-50,40,-30)
TITLE 22 -40  #^
MODEL 602
PROP                                                                                                                                                                                                            
REC(-25,-65,0,0,)
VIS 0
PIN(5,-45,0.000,0.000)a
PIN(5,-35,0.000,0.000)b
PIN(40,-40,0.090,0.070)out
LIG(13,-33,9,-30)
LIG(17,-33,13,-30)
LIG(33,-40,40,-40)
LIG(32,-38,29,-34)
LIG(33,-40,32,-38)
LIG(32,-42,33,-40)
LIG(29,-46,32,-42)
LIG(24,-49,29,-46)
LIG(29,-34,24,-31)
LIG(24,-31,13,-30)
LIG(13,-50,24,-49)
LIG(19,-37,17,-33)
LIG(13,-50,17,-47)
LIG(17,-47,19,-43)
LIG(19,-43,20,-40)
LIG(20,-40,19,-37)
LIG(9,-50,13,-47)
LIG(13,-47,15,-43)
LIG(15,-43,16,-40)
LIG(16,-40,15,-37)
LIG(15,-37,13,-33)
LIG(5,-45,14,-45)
LIG(5,-35,14,-35)
VLG      xor xor2(out,a,b);
FSYM
SYM  #light2c
BB(83,-55,89,-41)
TITLE 85 -41  #light
MODEL 49
PROP                                                                                                                                                                                                            
REC(84,-54,4,4,r)
VIS 1
PIN(85,-40,0.000,0.000)VPD
LIG(88,-49,88,-54)
LIG(88,-54,87,-55)
LIG(84,-54,84,-49)
LIG(87,-44,87,-47)
LIG(86,-44,89,-44)
LIG(86,-42,88,-44)
LIG(87,-42,89,-44)
LIG(83,-47,89,-47)
LIG(85,-47,85,-40)
LIG(83,-49,83,-47)
LIG(89,-49,83,-49)
LIG(89,-47,89,-49)
LIG(85,-55,84,-54)
LIG(87,-55,85,-55)
FSYM
SYM  #clock1c
BB(-20,-48,-5,-42)
TITLE -15 -45  #clock
MODEL 69
PROP   4.000 4.000                                                                                                                                                                                                        
REC(-18,-47,6,4,r)
VIS 1
PIN(-5,-45,50.000,0.070)clkIn
LIG(-10,-45,-5,-45)
LIG(-15,-47,-17,-47)
LIG(-11,-47,-13,-47)
LIG(-10,-48,-10,-42)
LIG(-20,-42,-20,-48)
LIG(-15,-43,-15,-47)
LIG(-13,-47,-13,-43)
LIG(-13,-43,-15,-43)
LIG(-17,-43,-19,-43)
LIG(-17,-47,-17,-43)
LIG(-10,-42,-20,-42)
LIG(-10,-48,-20,-48)
FSYM
SYM  #clock2c
BB(2,-15,8,0)
TITLE 5 -5  #clock
MODEL 69
PROP   4.000 4.200                                                                                                                                                                                                        
REC(3,-8,4,6,r)
VIS 1
PIN(5,-15,50.000,0.070)clkDiv
LIG(5,-10,5,-15)
LIG(3,-5,3,-3)
LIG(3,-9,3,-7)
LIG(2,-10,8,-10)
LIG(8,0,2,0)
LIG(7,-5,3,-5)
LIG(3,-7,7,-7)
LIG(7,-7,7,-5)
LIG(7,-3,7,-1)
LIG(3,-3,7,-3)
LIG(8,-10,8,0)
LIG(2,-10,2,0)
FSYM
LIG(-5,-45,5,-45)
LIG(5,-15,5,-35)
LIG(40,-40,85,-40)
TEXT 25 -26  #XOR phase dectector
FFIG C:\Documents and Settings\Administrator\My Documents\Dsch2\Book on CMOS\phaseDetectXor.sch
