
esteira-project-microchipstudio.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000014  00800100  000007f4  00000888  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000007f4  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000015  00800114  00800114  0000089c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000089c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000008cc  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000058  00000000  00000000  0000090c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a91  00000000  00000000  00000964  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000079e  00000000  00000000  000013f5  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000005b1  00000000  00000000  00001b93  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000014c  00000000  00000000  00002144  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004d3  00000000  00000000  00002290  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000049e  00000000  00000000  00002763  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000048  00000000  00000000  00002c01  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 76 02 	jmp	0x4ec	; 0x4ec <__vector_3>
  10:	0c 94 3a 02 	jmp	0x474	; 0x474 <__vector_4>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 e0 00 	jmp	0x1c0	; 0x1c0 <__vector_16>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e4 ef       	ldi	r30, 0xF4	; 244
  7c:	f7 e0       	ldi	r31, 0x07	; 7
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a4 31       	cpi	r26, 0x14	; 20
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a4 e1       	ldi	r26, 0x14	; 20
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a9 32       	cpi	r26, 0x29	; 41
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 8b 01 	call	0x316	; 0x316 <main>
  9e:	0c 94 f8 03 	jmp	0x7f0	; 0x7f0 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <hardware_init>:
	}

}

void hardware_init(void) {
	cli(); // desabilita interrupções durante configuração
  a6:	f8 94       	cli

	// ===== HC-SR04 =====
	DDRB |= (1 << TRIG_PIN);      // Trigger como saída
  a8:	84 b1       	in	r24, 0x04	; 4
  aa:	81 60       	ori	r24, 0x01	; 1
  ac:	84 b9       	out	0x04, r24	; 4
	DDRB &= ~(1 << ECHO_PIN);     // Echo como entrada
  ae:	84 b1       	in	r24, 0x04	; 4
  b0:	8d 7f       	andi	r24, 0xFD	; 253
  b2:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~(1 << TRIG_PIN);    // Trigger em nível baixo inicial
  b4:	85 b1       	in	r24, 0x05	; 5
  b6:	8e 7f       	andi	r24, 0xFE	; 254
  b8:	85 b9       	out	0x05, r24	; 5

	// ===== LEDs / Saídas de classificação =====
	DDRB |= (1 << LED_G_PIN) | (1 << LED_M_PIN) | (1 << LED_P_PIN);
  ba:	84 b1       	in	r24, 0x04	; 4
  bc:	84 63       	ori	r24, 0x34	; 52
  be:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~((1 << LED_G_PIN) | (1 << LED_M_PIN) | (1 << LED_P_PIN)); // LEDs desligados
  c0:	85 b1       	in	r24, 0x05	; 5
  c2:	8b 7c       	andi	r24, 0xCB	; 203
  c4:	85 b9       	out	0x05, r24	; 5

	// ===== Timer1 - Medição HC-SR04 =====
	TCCR1A = 0;
  c6:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = 0;        // Timer parado inicialmente
  ca:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	TCNT1  = 0;        // Zera contador
  ce:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
  d2:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>

	// ===== Timer0 - Multiplexação display 7 segmentos =====
	TCCR0A = 0;
  d6:	14 bc       	out	0x24, r1	; 36
	TCCR0B = (1 << CS01);   // prescaler = 8
  d8:	92 e0       	ldi	r25, 0x02	; 2
  da:	95 bd       	out	0x25, r25	; 37
	TCNT0  = 0;
  dc:	16 bc       	out	0x26, r1	; 38
	TIMSK0 = (1 << TOIE0);  // habilita interrupção overflow
  de:	81 e0       	ldi	r24, 0x01	; 1
  e0:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>

	// ===== Timer2 - PWM para controle da esteira (motor) =====
	DDRB |= (1 << PWM_PIN); // PB3 (OC2A) como saída
  e4:	84 b1       	in	r24, 0x04	; 4
  e6:	88 60       	ori	r24, 0x08	; 8
  e8:	84 b9       	out	0x04, r24	; 4
	TCCR2A = (1 << WGM20) | (1 << WGM21) | (1 << COM2A1); // OC2A
  ea:	83 e8       	ldi	r24, 0x83	; 131
  ec:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	TCCR2B = (1 << CS21);  // prescaler = 8
  f0:	90 93 b1 00 	sts	0x00B1, r25	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
	OCR2A = 0; // PWM inicial = 0%
  f4:	10 92 b3 00 	sts	0x00B3, r1	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>

	
	// ===== Display 7 segmentos =====
	DDRD = 0xFF;           // segmentos como saída (a-g + dp)
  f8:	8f ef       	ldi	r24, 0xFF	; 255
  fa:	8a b9       	out	0x0a, r24	; 10
	DDRC |= DIG_PINS;      // dígitos como saída (transistores)
  fc:	87 b1       	in	r24, 0x07	; 7
  fe:	8e 61       	ori	r24, 0x1E	; 30
 100:	87 b9       	out	0x07, r24	; 7

	PORTD = 0x00;          // segmentos desligados
 102:	1b b8       	out	0x0b, r1	; 11
	PORTC &= ~DIG_PINS;    // todos dígitos desligados
 104:	88 b1       	in	r24, 0x08	; 8
 106:	81 7e       	andi	r24, 0xE1	; 225
 108:	88 b9       	out	0x08, r24	; 8

	// ===== Botões (entrada com pull-up) =====
	DDRC &= ~((1 << BTN_PAUSE_PIN) | (1 << BTN_RESUME_PIN) | (1 << BTN_PWM_DOWN_PIN));
 10a:	87 b1       	in	r24, 0x07	; 7
 10c:	8e 79       	andi	r24, 0x9E	; 158
 10e:	87 b9       	out	0x07, r24	; 7
	PORTC |= (1 << BTN_PAUSE_PIN) | (1 << BTN_RESUME_PIN) | (1 << BTN_PWM_DOWN_PIN);
 110:	88 b1       	in	r24, 0x08	; 8
 112:	81 66       	ori	r24, 0x61	; 97
 114:	88 b9       	out	0x08, r24	; 8

	DDRB &= ~(1 << BTN_PWM_UP_PIN);
 116:	84 b1       	in	r24, 0x04	; 4
 118:	8f 7b       	andi	r24, 0xBF	; 191
 11a:	84 b9       	out	0x04, r24	; 4
	PORTB |= (1 << BTN_PWM_UP_PIN);
 11c:	85 b1       	in	r24, 0x05	; 5
 11e:	80 64       	ori	r24, 0x40	; 64
 120:	85 b9       	out	0x05, r24	; 5

	// ===== Interrupções por mudança de pino (PCINT) =====
	PCICR |= (1 << PCIE0) | (1 << PCIE1);  // PORTB e PORTC
 122:	e8 e6       	ldi	r30, 0x68	; 104
 124:	f0 e0       	ldi	r31, 0x00	; 0
 126:	80 81       	ld	r24, Z
 128:	83 60       	ori	r24, 0x03	; 3
 12a:	80 83       	st	Z, r24

	PCMSK0 |= (1 << PCINT6);              // PB6 (PWM +)
 12c:	eb e6       	ldi	r30, 0x6B	; 107
 12e:	f0 e0       	ldi	r31, 0x00	; 0
 130:	80 81       	ld	r24, Z
 132:	80 64       	ori	r24, 0x40	; 64
 134:	80 83       	st	Z, r24
	PCMSK1 |= (1 << PCINT8) | (1 << PCINT13) | (1 << PCINT14);
 136:	ec e6       	ldi	r30, 0x6C	; 108
 138:	f0 e0       	ldi	r31, 0x00	; 0
 13a:	80 81       	ld	r24, Z
 13c:	81 66       	ori	r24, 0x61	; 97
 13e:	80 83       	st	Z, r24
	// PC0 (pause), PC5 (resume), PC6 (PWM -)


	sei(); // habilita interrupções
 140:	78 94       	sei
 142:	08 95       	ret

00000144 <setPWM>:
}

void setPWM(uint8_t duty) {
	if (duty > 100) duty = 100; // limita 0..100%
 144:	85 36       	cpi	r24, 0x65	; 101
 146:	08 f0       	brcs	.+2      	; 0x14a <setPWM+0x6>
 148:	84 e6       	ldi	r24, 0x64	; 100
	OCR2A = (uint8_t)((duty * 255) / 100);
 14a:	2f ef       	ldi	r18, 0xFF	; 255
 14c:	82 9f       	mul	r24, r18
 14e:	c0 01       	movw	r24, r0
 150:	11 24       	eor	r1, r1
 152:	64 e6       	ldi	r22, 0x64	; 100
 154:	70 e0       	ldi	r23, 0x00	; 0
 156:	0e 94 d0 03 	call	0x7a0	; 0x7a0 <__divmodhi4>
 15a:	60 93 b3 00 	sts	0x00B3, r22	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 15e:	08 95       	ret

00000160 <classificarCaixa>:
}

void classificarCaixa(char c) {
	// apaga todos LEDs
	PORTB &= ~((1 << LED_G_PIN) | (1 << LED_M_PIN) | (1 << LED_P_PIN));
 160:	95 b1       	in	r25, 0x05	; 5
 162:	9b 7c       	andi	r25, 0xCB	; 203
 164:	95 b9       	out	0x05, r25	; 5

	switch (c) {
 166:	8d 34       	cpi	r24, 0x4D	; 77
 168:	89 f0       	breq	.+34     	; 0x18c <classificarCaixa+0x2c>
 16a:	80 35       	cpi	r24, 0x50	; 80
 16c:	e1 f0       	breq	.+56     	; 0x1a6 <classificarCaixa+0x46>
 16e:	87 34       	cpi	r24, 0x47	; 71
 170:	31 f5       	brne	.+76     	; 0x1be <classificarCaixa+0x5e>
		case 'G':
		countG++;
 172:	80 91 16 01 	lds	r24, 0x0116	; 0x800116 <countG>
 176:	90 91 17 01 	lds	r25, 0x0117	; 0x800117 <countG+0x1>
 17a:	01 96       	adiw	r24, 0x01	; 1
 17c:	90 93 17 01 	sts	0x0117, r25	; 0x800117 <countG+0x1>
 180:	80 93 16 01 	sts	0x0116, r24	; 0x800116 <countG>
		PORTB |= (1 << LED_P_PIN);
 184:	85 b1       	in	r24, 0x05	; 5
 186:	84 60       	ori	r24, 0x04	; 4
 188:	85 b9       	out	0x05, r24	; 5
		break;
 18a:	08 95       	ret

		case 'M':
		countM++;
 18c:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <countM>
 190:	90 91 19 01 	lds	r25, 0x0119	; 0x800119 <countM+0x1>
 194:	01 96       	adiw	r24, 0x01	; 1
 196:	90 93 19 01 	sts	0x0119, r25	; 0x800119 <countM+0x1>
 19a:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <countM>
		PORTB |= (1 << LED_M_PIN);
 19e:	85 b1       	in	r24, 0x05	; 5
 1a0:	80 61       	ori	r24, 0x10	; 16
 1a2:	85 b9       	out	0x05, r24	; 5
		break;
 1a4:	08 95       	ret

		case 'P':
		countP++;
 1a6:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <countP>
 1aa:	90 91 1c 01 	lds	r25, 0x011C	; 0x80011c <countP+0x1>
 1ae:	01 96       	adiw	r24, 0x01	; 1
 1b0:	90 93 1c 01 	sts	0x011C, r25	; 0x80011c <countP+0x1>
 1b4:	80 93 1b 01 	sts	0x011B, r24	; 0x80011b <countP>
		PORTB |= (1 << LED_G_PIN);
 1b8:	85 b1       	in	r24, 0x05	; 5
 1ba:	80 62       	ori	r24, 0x20	; 32
 1bc:	85 b9       	out	0x05, r24	; 5
 1be:	08 95       	ret

000001c0 <__vector_16>:
		break;
	}
}


ISR(TIMER0_OVF_vect) {
 1c0:	1f 92       	push	r1
 1c2:	0f 92       	push	r0
 1c4:	0f b6       	in	r0, 0x3f	; 63
 1c6:	0f 92       	push	r0
 1c8:	11 24       	eor	r1, r1
 1ca:	2f 93       	push	r18
 1cc:	3f 93       	push	r19
 1ce:	8f 93       	push	r24
 1d0:	9f 93       	push	r25
 1d2:	ef 93       	push	r30
 1d4:	ff 93       	push	r31

	// 1) Desliga todos os dígitos
	PORTC &= ~DIG_MASK;
 1d6:	88 b1       	in	r24, 0x08	; 8
 1d8:	81 7e       	andi	r24, 0xE1	; 225
 1da:	88 b9       	out	0x08, r24	; 8

	// 2) Atualiza segmentos (lookup table)
	PORTD = seg[ valor[digito] ];
 1dc:	e0 91 15 01 	lds	r30, 0x0115	; 0x800115 <digito>
 1e0:	f0 e0       	ldi	r31, 0x00	; 0
 1e2:	e0 50       	subi	r30, 0x00	; 0
 1e4:	ff 4f       	sbci	r31, 0xFF	; 255
 1e6:	e0 81       	ld	r30, Z
 1e8:	f0 e0       	ldi	r31, 0x00	; 0
 1ea:	ea 5f       	subi	r30, 0xFA	; 250
 1ec:	fe 4f       	sbci	r31, 0xFE	; 254
 1ee:	80 81       	ld	r24, Z
 1f0:	8b b9       	out	0x0b, r24	; 11

	// 3) Liga o dígito atual 
	PORTC |= (1 << (PC1 + digito));
 1f2:	20 91 15 01 	lds	r18, 0x0115	; 0x800115 <digito>
 1f6:	30 e0       	ldi	r19, 0x00	; 0
 1f8:	2f 5f       	subi	r18, 0xFF	; 255
 1fa:	3f 4f       	sbci	r19, 0xFF	; 255
 1fc:	81 e0       	ldi	r24, 0x01	; 1
 1fe:	90 e0       	ldi	r25, 0x00	; 0
 200:	02 c0       	rjmp	.+4      	; 0x206 <__vector_16+0x46>
 202:	88 0f       	add	r24, r24
 204:	99 1f       	adc	r25, r25
 206:	2a 95       	dec	r18
 208:	e2 f7       	brpl	.-8      	; 0x202 <__vector_16+0x42>
 20a:	98 b1       	in	r25, 0x08	; 8
 20c:	89 2b       	or	r24, r25
 20e:	88 b9       	out	0x08, r24	; 8

	// 4) Próximo dígito (cíclico 0..3)
	digito = (digito + 1) & 0x03;
 210:	80 91 15 01 	lds	r24, 0x0115	; 0x800115 <digito>
 214:	8f 5f       	subi	r24, 0xFF	; 255
 216:	83 70       	andi	r24, 0x03	; 3
 218:	80 93 15 01 	sts	0x0115, r24	; 0x800115 <digito>
}
 21c:	ff 91       	pop	r31
 21e:	ef 91       	pop	r30
 220:	9f 91       	pop	r25
 222:	8f 91       	pop	r24
 224:	3f 91       	pop	r19
 226:	2f 91       	pop	r18
 228:	0f 90       	pop	r0
 22a:	0f be       	out	0x3f, r0	; 63
 22c:	0f 90       	pop	r0
 22e:	1f 90       	pop	r1
 230:	18 95       	reti

00000232 <readDistance>:
float readDistance(void) {
	uint16_t ticks = 0;
	uint32_t timeout = 0;

	// === 1) Trigger pulse (10 µs) ===
	PORTB &= ~(1 << TRIG_PIN);
 232:	85 b1       	in	r24, 0x05	; 5
 234:	8e 7f       	andi	r24, 0xFE	; 254
 236:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 238:	2a e0       	ldi	r18, 0x0A	; 10
 23a:	2a 95       	dec	r18
 23c:	f1 f7       	brne	.-4      	; 0x23a <readDistance+0x8>
 23e:	00 c0       	rjmp	.+0      	; 0x240 <readDistance+0xe>
	_delay_us(2);
	PORTB |= (1 << TRIG_PIN);
 240:	85 b1       	in	r24, 0x05	; 5
 242:	81 60       	ori	r24, 0x01	; 1
 244:	85 b9       	out	0x05, r24	; 5
 246:	85 e3       	ldi	r24, 0x35	; 53
 248:	8a 95       	dec	r24
 24a:	f1 f7       	brne	.-4      	; 0x248 <readDistance+0x16>
 24c:	00 00       	nop
	_delay_us(10);
	PORTB &= ~(1 << TRIG_PIN);
 24e:	85 b1       	in	r24, 0x05	; 5
 250:	8e 7f       	andi	r24, 0xFE	; 254
 252:	85 b9       	out	0x05, r24	; 5

	// === 2) Wait Echo HIGH (with timeout) ===
	timeout = 0;
 254:	80 e0       	ldi	r24, 0x00	; 0
 256:	90 e0       	ldi	r25, 0x00	; 0
 258:	dc 01       	movw	r26, r24
	while (!(PINB & (1 << ECHO_PIN))) {
 25a:	12 c0       	rjmp	.+36     	; 0x280 <readDistance+0x4e>
		if (timeout++ > TIMEOUT_US) return -1.0f; // sem resposta
 25c:	ac 01       	movw	r20, r24
 25e:	bd 01       	movw	r22, r26
 260:	4f 5f       	subi	r20, 0xFF	; 255
 262:	5f 4f       	sbci	r21, 0xFF	; 255
 264:	6f 4f       	sbci	r22, 0xFF	; 255
 266:	7f 4f       	sbci	r23, 0xFF	; 255
 268:	81 33       	cpi	r24, 0x31	; 49
 26a:	95 47       	sbci	r25, 0x75	; 117
 26c:	a1 05       	cpc	r26, r1
 26e:	b1 05       	cpc	r27, r1
 270:	08 f0       	brcs	.+2      	; 0x274 <readDistance+0x42>
 272:	4c c0       	rjmp	.+152    	; 0x30c <readDistance+0xda>
 274:	85 e0       	ldi	r24, 0x05	; 5
 276:	8a 95       	dec	r24
 278:	f1 f7       	brne	.-4      	; 0x276 <readDistance+0x44>
 27a:	00 00       	nop
 27c:	db 01       	movw	r26, r22
 27e:	ca 01       	movw	r24, r20
	_delay_us(10);
	PORTB &= ~(1 << TRIG_PIN);

	// === 2) Wait Echo HIGH (with timeout) ===
	timeout = 0;
	while (!(PINB & (1 << ECHO_PIN))) {
 280:	19 9b       	sbis	0x03, 1	; 3
 282:	ec cf       	rjmp	.-40     	; 0x25c <readDistance+0x2a>
		if (timeout++ > TIMEOUT_US) return -1.0f; // sem resposta
		_delay_us(1);
	}

	// === 3) Start Timer1 (prescaler = 8 ? 0.5 µs per tick) ===
	TCNT1 = 0;
 284:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 288:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
	TCCR1A = 0;
 28c:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << CS11);  // prescaler 8
 290:	82 e0       	ldi	r24, 0x02	; 2
 292:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

	// === 4) Wait Echo LOW (with timeout) ===
	timeout = 0;
 296:	80 e0       	ldi	r24, 0x00	; 0
 298:	90 e0       	ldi	r25, 0x00	; 0
 29a:	dc 01       	movw	r26, r24
	while (PINB & (1 << ECHO_PIN)) {
 29c:	18 c0       	rjmp	.+48     	; 0x2ce <readDistance+0x9c>
		if (timeout++ > TIMEOUT_US) {
 29e:	ac 01       	movw	r20, r24
 2a0:	bd 01       	movw	r22, r26
 2a2:	4f 5f       	subi	r20, 0xFF	; 255
 2a4:	5f 4f       	sbci	r21, 0xFF	; 255
 2a6:	6f 4f       	sbci	r22, 0xFF	; 255
 2a8:	7f 4f       	sbci	r23, 0xFF	; 255
 2aa:	81 33       	cpi	r24, 0x31	; 49
 2ac:	95 47       	sbci	r25, 0x75	; 117
 2ae:	a1 05       	cpc	r26, r1
 2b0:	b1 05       	cpc	r27, r1
 2b2:	38 f0       	brcs	.+14     	; 0x2c2 <readDistance+0x90>
			TCCR1B = 0;
 2b4:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
			return -1.0f; // echo travado em HIGH
 2b8:	60 e0       	ldi	r22, 0x00	; 0
 2ba:	70 e0       	ldi	r23, 0x00	; 0
 2bc:	80 e8       	ldi	r24, 0x80	; 128
 2be:	9f eb       	ldi	r25, 0xBF	; 191
 2c0:	08 95       	ret
 2c2:	85 e0       	ldi	r24, 0x05	; 5
 2c4:	8a 95       	dec	r24
 2c6:	f1 f7       	brne	.-4      	; 0x2c4 <readDistance+0x92>
 2c8:	00 00       	nop
	TCCR1B = (1 << CS11);  // prescaler 8

	// === 4) Wait Echo LOW (with timeout) ===
	timeout = 0;
	while (PINB & (1 << ECHO_PIN)) {
		if (timeout++ > TIMEOUT_US) {
 2ca:	db 01       	movw	r26, r22
 2cc:	ca 01       	movw	r24, r20
	TCCR1A = 0;
	TCCR1B = (1 << CS11);  // prescaler 8

	// === 4) Wait Echo LOW (with timeout) ===
	timeout = 0;
	while (PINB & (1 << ECHO_PIN)) {
 2ce:	19 99       	sbic	0x03, 1	; 3
 2d0:	e6 cf       	rjmp	.-52     	; 0x29e <readDistance+0x6c>
		}
		_delay_us(1);
	}

	// === 5) Stop timer and read ticks ===
	ticks = TCNT1;
 2d2:	60 91 84 00 	lds	r22, 0x0084	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
 2d6:	70 91 85 00 	lds	r23, 0x0085	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
	TCCR1B = 0;
 2da:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

	// === 6) Convert ticks ? distance (cm) ===
	// tick = 0.5 µs (F_CPU=16MHz, prescaler=8)
	// distance = (time_us * speed_of_sound) / 2
	// speed_of_sound ? 0.0343 cm/µs
	float time_us = ticks * 0.5f;
 2de:	80 e0       	ldi	r24, 0x00	; 0
 2e0:	90 e0       	ldi	r25, 0x00	; 0
 2e2:	0e 94 ac 02 	call	0x558	; 0x558 <__floatunsisf>
 2e6:	20 e0       	ldi	r18, 0x00	; 0
 2e8:	30 e0       	ldi	r19, 0x00	; 0
 2ea:	40 e0       	ldi	r20, 0x00	; 0
 2ec:	5f e3       	ldi	r21, 0x3F	; 63
 2ee:	0e 94 12 03 	call	0x624	; 0x624 <__mulsf3>
	return (time_us * 0.0343f) / 2.0f;
 2f2:	28 e2       	ldi	r18, 0x28	; 40
 2f4:	3e e7       	ldi	r19, 0x7E	; 126
 2f6:	4c e0       	ldi	r20, 0x0C	; 12
 2f8:	5d e3       	ldi	r21, 0x3D	; 61
 2fa:	0e 94 12 03 	call	0x624	; 0x624 <__mulsf3>
 2fe:	20 e0       	ldi	r18, 0x00	; 0
 300:	30 e0       	ldi	r19, 0x00	; 0
 302:	40 e0       	ldi	r20, 0x00	; 0
 304:	5f e3       	ldi	r21, 0x3F	; 63
 306:	0e 94 12 03 	call	0x624	; 0x624 <__mulsf3>
 30a:	08 95       	ret
	PORTB &= ~(1 << TRIG_PIN);

	// === 2) Wait Echo HIGH (with timeout) ===
	timeout = 0;
	while (!(PINB & (1 << ECHO_PIN))) {
		if (timeout++ > TIMEOUT_US) return -1.0f; // sem resposta
 30c:	60 e0       	ldi	r22, 0x00	; 0
 30e:	70 e0       	ldi	r23, 0x00	; 0
 310:	80 e8       	ldi	r24, 0x80	; 128
 312:	9f eb       	ldi	r25, 0xBF	; 191
	// tick = 0.5 µs (F_CPU=16MHz, prescaler=8)
	// distance = (time_us * speed_of_sound) / 2
	// speed_of_sound ? 0.0343 cm/µs
	float time_us = ticks * 0.5f;
	return (time_us * 0.0343f) / 2.0f;
}
 314:	08 95       	ret

00000316 <main>:
ISR(PCINT0_vect);
float readDistance(void);
void setPWM(uint8_t duty);

int main(void) {
	hardware_init();
 316:	0e 94 53 00 	call	0xa6	; 0xa6 <hardware_init>
	setPWM(100);
 31a:	84 e6       	ldi	r24, 0x64	; 100
 31c:	0e 94 a2 00 	call	0x144	; 0x144 <setPWM>
	
	while (1) {

		// ===== Controle geral do sistema (PAUSE / RESUME) =====
		if (!sistemaAtivo) {
 320:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <sistemaAtivo>
 324:	81 11       	cpse	r24, r1
 326:	03 c0       	rjmp	.+6      	; 0x32e <main+0x18>
			setPWM(0);       // para a esteira
 328:	0e 94 a2 00 	call	0x144	; 0x144 <setPWM>
			continue;        // mantém display e interrupções funcionando
 32c:	f9 cf       	rjmp	.-14     	; 0x320 <main+0xa>
		}
		else {
			setPWM(dutyPWM); // aplica duty atual
 32e:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 332:	0e 94 a2 00 	call	0x144	; 0x144 <setPWM>
		}

		// ===== Leitura do sensor ultrassônico =====
		distancia = readDistance();
 336:	0e 94 19 01 	call	0x232	; 0x232 <readDistance>
 33a:	6b 01       	movw	r12, r22
 33c:	7c 01       	movw	r14, r24
 33e:	60 93 25 01 	sts	0x0125, r22	; 0x800125 <distancia>
 342:	70 93 26 01 	sts	0x0126, r23	; 0x800126 <distancia+0x1>
 346:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <distancia+0x2>
 34a:	90 93 28 01 	sts	0x0128, r25	; 0x800128 <distancia+0x3>

		// ===== Detecção de caixa =====
		if (distancia < 450.0 && !caixaPresente) {
 34e:	20 e0       	ldi	r18, 0x00	; 0
 350:	30 e0       	ldi	r19, 0x00	; 0
 352:	41 ee       	ldi	r20, 0xE1	; 225
 354:	53 e4       	ldi	r21, 0x43	; 67
 356:	0e 94 a7 02 	call	0x54e	; 0x54e <__cmpsf2>
 35a:	88 23       	and	r24, r24
 35c:	cc f5       	brge	.+114    	; 0x3d0 <main+0xba>
 35e:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <__data_end>
 362:	81 11       	cpse	r24, r1
 364:	35 c0       	rjmp	.+106    	; 0x3d0 <main+0xba>
			caixaPresente = true;
 366:	81 e0       	ldi	r24, 0x01	; 1
 368:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <__data_end>

			if (distancia < 200.0) {
 36c:	20 e0       	ldi	r18, 0x00	; 0
 36e:	30 e0       	ldi	r19, 0x00	; 0
 370:	48 e4       	ldi	r20, 0x48	; 72
 372:	53 e4       	ldi	r21, 0x43	; 67
 374:	c7 01       	movw	r24, r14
 376:	b6 01       	movw	r22, r12
 378:	0e 94 a7 02 	call	0x54e	; 0x54e <__cmpsf2>
 37c:	88 23       	and	r24, r24
 37e:	3c f4       	brge	.+14     	; 0x38e <main+0x78>
				classificarCaixa('G');
 380:	87 e4       	ldi	r24, 0x47	; 71
 382:	0e 94 b0 00 	call	0x160	; 0x160 <classificarCaixa>
				categoria = 10;
 386:	8a e0       	ldi	r24, 0x0A	; 10
 388:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <categoria>
 38c:	21 c0       	rjmp	.+66     	; 0x3d0 <main+0xba>
			}
			else if (distancia < 300.0) {
 38e:	20 e0       	ldi	r18, 0x00	; 0
 390:	30 e0       	ldi	r19, 0x00	; 0
 392:	46 e9       	ldi	r20, 0x96	; 150
 394:	53 e4       	ldi	r21, 0x43	; 67
 396:	c7 01       	movw	r24, r14
 398:	b6 01       	movw	r22, r12
 39a:	0e 94 a7 02 	call	0x54e	; 0x54e <__cmpsf2>
 39e:	88 23       	and	r24, r24
 3a0:	3c f4       	brge	.+14     	; 0x3b0 <main+0x9a>
				classificarCaixa('M');
 3a2:	8d e4       	ldi	r24, 0x4D	; 77
 3a4:	0e 94 b0 00 	call	0x160	; 0x160 <classificarCaixa>
				categoria = 11;
 3a8:	8b e0       	ldi	r24, 0x0B	; 11
 3aa:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <categoria>
 3ae:	10 c0       	rjmp	.+32     	; 0x3d0 <main+0xba>
			}
			else if (distancia < 450.0) {
 3b0:	20 e0       	ldi	r18, 0x00	; 0
 3b2:	30 e0       	ldi	r19, 0x00	; 0
 3b4:	41 ee       	ldi	r20, 0xE1	; 225
 3b6:	53 e4       	ldi	r21, 0x43	; 67
 3b8:	c7 01       	movw	r24, r14
 3ba:	b6 01       	movw	r22, r12
 3bc:	0e 94 a7 02 	call	0x54e	; 0x54e <__cmpsf2>
 3c0:	88 23       	and	r24, r24
 3c2:	34 f4       	brge	.+12     	; 0x3d0 <main+0xba>
				classificarCaixa('P');
 3c4:	80 e5       	ldi	r24, 0x50	; 80
 3c6:	0e 94 b0 00 	call	0x160	; 0x160 <classificarCaixa>
				categoria = 12;
 3ca:	8c e0       	ldi	r24, 0x0C	; 12
 3cc:	80 93 1a 01 	sts	0x011A, r24	; 0x80011a <categoria>
			}
		}

		// ===== Caixa saiu da área do sensor =====
		if (distancia > 450.0) {
 3d0:	60 91 25 01 	lds	r22, 0x0125	; 0x800125 <distancia>
 3d4:	70 91 26 01 	lds	r23, 0x0126	; 0x800126 <distancia+0x1>
 3d8:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <distancia+0x2>
 3dc:	90 91 28 01 	lds	r25, 0x0128	; 0x800128 <distancia+0x3>
 3e0:	20 e0       	ldi	r18, 0x00	; 0
 3e2:	30 e0       	ldi	r19, 0x00	; 0
 3e4:	41 ee       	ldi	r20, 0xE1	; 225
 3e6:	53 e4       	ldi	r21, 0x43	; 67
 3e8:	0e 94 0d 03 	call	0x61a	; 0x61a <__gesf2>
 3ec:	18 16       	cp	r1, r24
 3ee:	14 f4       	brge	.+4      	; 0x3f4 <main+0xde>
			caixaPresente = false;
 3f0:	10 92 14 01 	sts	0x0114, r1	; 0x800114 <__data_end>
		}

		// ===== Atualização do display =====
		valor[0] = categoria;
 3f4:	80 91 1a 01 	lds	r24, 0x011A	; 0x80011a <categoria>
 3f8:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>

		if (categoria == 10) numero = countG;
 3fc:	8a 30       	cpi	r24, 0x0A	; 10
 3fe:	41 f4       	brne	.+16     	; 0x410 <__EEPROM_REGION_LENGTH__+0x10>
 400:	20 91 16 01 	lds	r18, 0x0116	; 0x800116 <countG>
 404:	30 91 17 01 	lds	r19, 0x0117	; 0x800117 <countG+0x1>
 408:	30 93 24 01 	sts	0x0124, r19	; 0x800124 <numero+0x1>
 40c:	20 93 23 01 	sts	0x0123, r18	; 0x800123 <numero>
		if (categoria == 11) numero = countM;
 410:	8b 30       	cpi	r24, 0x0B	; 11
 412:	41 f4       	brne	.+16     	; 0x424 <__EEPROM_REGION_LENGTH__+0x24>
 414:	20 91 18 01 	lds	r18, 0x0118	; 0x800118 <countM>
 418:	30 91 19 01 	lds	r19, 0x0119	; 0x800119 <countM+0x1>
 41c:	30 93 24 01 	sts	0x0124, r19	; 0x800124 <numero+0x1>
 420:	20 93 23 01 	sts	0x0123, r18	; 0x800123 <numero>
		if (categoria == 12) numero = countP;
 424:	8c 30       	cpi	r24, 0x0C	; 12
 426:	41 f4       	brne	.+16     	; 0x438 <__EEPROM_REGION_LENGTH__+0x38>
 428:	80 91 1b 01 	lds	r24, 0x011B	; 0x80011b <countP>
 42c:	90 91 1c 01 	lds	r25, 0x011C	; 0x80011c <countP+0x1>
 430:	90 93 24 01 	sts	0x0124, r25	; 0x800124 <numero+0x1>
 434:	80 93 23 01 	sts	0x0123, r24	; 0x800123 <numero>

		valor[1] = (numero / 100) % 10;
 438:	e0 90 23 01 	lds	r14, 0x0123	; 0x800123 <numero>
 43c:	f0 90 24 01 	lds	r15, 0x0124	; 0x800124 <numero+0x1>
 440:	c7 01       	movw	r24, r14
 442:	64 e6       	ldi	r22, 0x64	; 100
 444:	70 e0       	ldi	r23, 0x00	; 0
 446:	0e 94 d0 03 	call	0x7a0	; 0x7a0 <__divmodhi4>
 44a:	cb 01       	movw	r24, r22
 44c:	2a e0       	ldi	r18, 0x0A	; 10
 44e:	30 e0       	ldi	r19, 0x00	; 0
 450:	b9 01       	movw	r22, r18
 452:	0e 94 d0 03 	call	0x7a0	; 0x7a0 <__divmodhi4>
 456:	e0 e0       	ldi	r30, 0x00	; 0
 458:	f1 e0       	ldi	r31, 0x01	; 1
 45a:	81 83       	std	Z+1, r24	; 0x01
		valor[2] = (numero / 10) % 10;
 45c:	c7 01       	movw	r24, r14
 45e:	b9 01       	movw	r22, r18
 460:	0e 94 d0 03 	call	0x7a0	; 0x7a0 <__divmodhi4>
 464:	48 2f       	mov	r20, r24
 466:	cb 01       	movw	r24, r22
 468:	b9 01       	movw	r22, r18
 46a:	0e 94 d0 03 	call	0x7a0	; 0x7a0 <__divmodhi4>
 46e:	82 83       	std	Z+2, r24	; 0x02
		valor[3] = numero % 10;
 470:	43 83       	std	Z+3, r20	; 0x03
 472:	56 cf       	rjmp	.-340    	; 0x320 <main+0xa>

00000474 <__vector_4>:
	float time_us = ticks * 0.5f;
	return (time_us * 0.0343f) / 2.0f;
}


ISR(PCINT1_vect) {
 474:	1f 92       	push	r1
 476:	0f 92       	push	r0
 478:	0f b6       	in	r0, 0x3f	; 63
 47a:	0f 92       	push	r0
 47c:	11 24       	eor	r1, r1
 47e:	2f 93       	push	r18
 480:	3f 93       	push	r19
 482:	4f 93       	push	r20
 484:	5f 93       	push	r21
 486:	6f 93       	push	r22
 488:	7f 93       	push	r23
 48a:	8f 93       	push	r24
 48c:	9f 93       	push	r25
 48e:	af 93       	push	r26
 490:	bf 93       	push	r27
 492:	ef 93       	push	r30
 494:	ff 93       	push	r31

	// ===== PAUSE =====
	if (!(PINC & (1 << BTN_PAUSE_PIN))) {
 496:	30 9b       	sbis	0x06, 0	; 6
		sistemaAtivo = false;
 498:	10 92 05 01 	sts	0x0105, r1	; 0x800105 <sistemaAtivo>
	}

	// ===== RESUME =====
	if (!(PINC & (1 << BTN_RESUME_PIN))) {
 49c:	35 99       	sbic	0x06, 5	; 6
 49e:	03 c0       	rjmp	.+6      	; 0x4a6 <__vector_4+0x32>
		sistemaAtivo = true;
 4a0:	81 e0       	ldi	r24, 0x01	; 1
 4a2:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <sistemaAtivo>
	}

	// ===== PWM - =====
	if (!(PINC & (1 << BTN_PWM_DOWN_PIN))) {
 4a6:	36 99       	sbic	0x06, 6	; 6
 4a8:	10 c0       	rjmp	.+32     	; 0x4ca <__vector_4+0x56>
		if (dutyPWM >= 5) dutyPWM -= 5;
 4aa:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 4ae:	85 30       	cpi	r24, 0x05	; 5
 4b0:	30 f0       	brcs	.+12     	; 0x4be <__vector_4+0x4a>
 4b2:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 4b6:	85 50       	subi	r24, 0x05	; 5
 4b8:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <dutyPWM>
 4bc:	02 c0       	rjmp	.+4      	; 0x4c2 <__vector_4+0x4e>
		else dutyPWM = 0;
 4be:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <dutyPWM>
		setPWM(dutyPWM);
 4c2:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 4c6:	0e 94 a2 00 	call	0x144	; 0x144 <setPWM>
	}
}
 4ca:	ff 91       	pop	r31
 4cc:	ef 91       	pop	r30
 4ce:	bf 91       	pop	r27
 4d0:	af 91       	pop	r26
 4d2:	9f 91       	pop	r25
 4d4:	8f 91       	pop	r24
 4d6:	7f 91       	pop	r23
 4d8:	6f 91       	pop	r22
 4da:	5f 91       	pop	r21
 4dc:	4f 91       	pop	r20
 4de:	3f 91       	pop	r19
 4e0:	2f 91       	pop	r18
 4e2:	0f 90       	pop	r0
 4e4:	0f be       	out	0x3f, r0	; 63
 4e6:	0f 90       	pop	r0
 4e8:	1f 90       	pop	r1
 4ea:	18 95       	reti

000004ec <__vector_3>:

// ===== Botão PWM + (PORTB) =====
ISR(PCINT0_vect) {
 4ec:	1f 92       	push	r1
 4ee:	0f 92       	push	r0
 4f0:	0f b6       	in	r0, 0x3f	; 63
 4f2:	0f 92       	push	r0
 4f4:	11 24       	eor	r1, r1
 4f6:	2f 93       	push	r18
 4f8:	3f 93       	push	r19
 4fa:	4f 93       	push	r20
 4fc:	5f 93       	push	r21
 4fe:	6f 93       	push	r22
 500:	7f 93       	push	r23
 502:	8f 93       	push	r24
 504:	9f 93       	push	r25
 506:	af 93       	push	r26
 508:	bf 93       	push	r27
 50a:	ef 93       	push	r30
 50c:	ff 93       	push	r31
	if (!(PINB & (1 << BTN_PWM_UP_PIN))) {
 50e:	1e 99       	sbic	0x03, 6	; 3
 510:	0d c0       	rjmp	.+26     	; 0x52c <__vector_3+0x40>
		if (dutyPWM < 100) dutyPWM += 5;
 512:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 516:	84 36       	cpi	r24, 0x64	; 100
 518:	28 f4       	brcc	.+10     	; 0x524 <__vector_3+0x38>
 51a:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 51e:	8b 5f       	subi	r24, 0xFB	; 251
 520:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <dutyPWM>
		setPWM(dutyPWM);
 524:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <dutyPWM>
 528:	0e 94 a2 00 	call	0x144	; 0x144 <setPWM>
	}
}
 52c:	ff 91       	pop	r31
 52e:	ef 91       	pop	r30
 530:	bf 91       	pop	r27
 532:	af 91       	pop	r26
 534:	9f 91       	pop	r25
 536:	8f 91       	pop	r24
 538:	7f 91       	pop	r23
 53a:	6f 91       	pop	r22
 53c:	5f 91       	pop	r21
 53e:	4f 91       	pop	r20
 540:	3f 91       	pop	r19
 542:	2f 91       	pop	r18
 544:	0f 90       	pop	r0
 546:	0f be       	out	0x3f, r0	; 63
 548:	0f 90       	pop	r0
 54a:	1f 90       	pop	r1
 54c:	18 95       	reti

0000054e <__cmpsf2>:
 54e:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__fp_cmp>
 552:	08 f4       	brcc	.+2      	; 0x556 <__cmpsf2+0x8>
 554:	81 e0       	ldi	r24, 0x01	; 1
 556:	08 95       	ret

00000558 <__floatunsisf>:
 558:	e8 94       	clt
 55a:	09 c0       	rjmp	.+18     	; 0x56e <__floatsisf+0x12>

0000055c <__floatsisf>:
 55c:	97 fb       	bst	r25, 7
 55e:	3e f4       	brtc	.+14     	; 0x56e <__floatsisf+0x12>
 560:	90 95       	com	r25
 562:	80 95       	com	r24
 564:	70 95       	com	r23
 566:	61 95       	neg	r22
 568:	7f 4f       	sbci	r23, 0xFF	; 255
 56a:	8f 4f       	sbci	r24, 0xFF	; 255
 56c:	9f 4f       	sbci	r25, 0xFF	; 255
 56e:	99 23       	and	r25, r25
 570:	a9 f0       	breq	.+42     	; 0x59c <__floatsisf+0x40>
 572:	f9 2f       	mov	r31, r25
 574:	96 e9       	ldi	r25, 0x96	; 150
 576:	bb 27       	eor	r27, r27
 578:	93 95       	inc	r25
 57a:	f6 95       	lsr	r31
 57c:	87 95       	ror	r24
 57e:	77 95       	ror	r23
 580:	67 95       	ror	r22
 582:	b7 95       	ror	r27
 584:	f1 11       	cpse	r31, r1
 586:	f8 cf       	rjmp	.-16     	; 0x578 <__floatsisf+0x1c>
 588:	fa f4       	brpl	.+62     	; 0x5c8 <__floatsisf+0x6c>
 58a:	bb 0f       	add	r27, r27
 58c:	11 f4       	brne	.+4      	; 0x592 <__floatsisf+0x36>
 58e:	60 ff       	sbrs	r22, 0
 590:	1b c0       	rjmp	.+54     	; 0x5c8 <__floatsisf+0x6c>
 592:	6f 5f       	subi	r22, 0xFF	; 255
 594:	7f 4f       	sbci	r23, 0xFF	; 255
 596:	8f 4f       	sbci	r24, 0xFF	; 255
 598:	9f 4f       	sbci	r25, 0xFF	; 255
 59a:	16 c0       	rjmp	.+44     	; 0x5c8 <__floatsisf+0x6c>
 59c:	88 23       	and	r24, r24
 59e:	11 f0       	breq	.+4      	; 0x5a4 <__floatsisf+0x48>
 5a0:	96 e9       	ldi	r25, 0x96	; 150
 5a2:	11 c0       	rjmp	.+34     	; 0x5c6 <__floatsisf+0x6a>
 5a4:	77 23       	and	r23, r23
 5a6:	21 f0       	breq	.+8      	; 0x5b0 <__floatsisf+0x54>
 5a8:	9e e8       	ldi	r25, 0x8E	; 142
 5aa:	87 2f       	mov	r24, r23
 5ac:	76 2f       	mov	r23, r22
 5ae:	05 c0       	rjmp	.+10     	; 0x5ba <__floatsisf+0x5e>
 5b0:	66 23       	and	r22, r22
 5b2:	71 f0       	breq	.+28     	; 0x5d0 <__floatsisf+0x74>
 5b4:	96 e8       	ldi	r25, 0x86	; 134
 5b6:	86 2f       	mov	r24, r22
 5b8:	70 e0       	ldi	r23, 0x00	; 0
 5ba:	60 e0       	ldi	r22, 0x00	; 0
 5bc:	2a f0       	brmi	.+10     	; 0x5c8 <__floatsisf+0x6c>
 5be:	9a 95       	dec	r25
 5c0:	66 0f       	add	r22, r22
 5c2:	77 1f       	adc	r23, r23
 5c4:	88 1f       	adc	r24, r24
 5c6:	da f7       	brpl	.-10     	; 0x5be <__floatsisf+0x62>
 5c8:	88 0f       	add	r24, r24
 5ca:	96 95       	lsr	r25
 5cc:	87 95       	ror	r24
 5ce:	97 f9       	bld	r25, 7
 5d0:	08 95       	ret

000005d2 <__fp_cmp>:
 5d2:	99 0f       	add	r25, r25
 5d4:	00 08       	sbc	r0, r0
 5d6:	55 0f       	add	r21, r21
 5d8:	aa 0b       	sbc	r26, r26
 5da:	e0 e8       	ldi	r30, 0x80	; 128
 5dc:	fe ef       	ldi	r31, 0xFE	; 254
 5de:	16 16       	cp	r1, r22
 5e0:	17 06       	cpc	r1, r23
 5e2:	e8 07       	cpc	r30, r24
 5e4:	f9 07       	cpc	r31, r25
 5e6:	c0 f0       	brcs	.+48     	; 0x618 <__fp_cmp+0x46>
 5e8:	12 16       	cp	r1, r18
 5ea:	13 06       	cpc	r1, r19
 5ec:	e4 07       	cpc	r30, r20
 5ee:	f5 07       	cpc	r31, r21
 5f0:	98 f0       	brcs	.+38     	; 0x618 <__fp_cmp+0x46>
 5f2:	62 1b       	sub	r22, r18
 5f4:	73 0b       	sbc	r23, r19
 5f6:	84 0b       	sbc	r24, r20
 5f8:	95 0b       	sbc	r25, r21
 5fa:	39 f4       	brne	.+14     	; 0x60a <__fp_cmp+0x38>
 5fc:	0a 26       	eor	r0, r26
 5fe:	61 f0       	breq	.+24     	; 0x618 <__fp_cmp+0x46>
 600:	23 2b       	or	r18, r19
 602:	24 2b       	or	r18, r20
 604:	25 2b       	or	r18, r21
 606:	21 f4       	brne	.+8      	; 0x610 <__fp_cmp+0x3e>
 608:	08 95       	ret
 60a:	0a 26       	eor	r0, r26
 60c:	09 f4       	brne	.+2      	; 0x610 <__fp_cmp+0x3e>
 60e:	a1 40       	sbci	r26, 0x01	; 1
 610:	a6 95       	lsr	r26
 612:	8f ef       	ldi	r24, 0xFF	; 255
 614:	81 1d       	adc	r24, r1
 616:	81 1d       	adc	r24, r1
 618:	08 95       	ret

0000061a <__gesf2>:
 61a:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__fp_cmp>
 61e:	08 f4       	brcc	.+2      	; 0x622 <__gesf2+0x8>
 620:	8f ef       	ldi	r24, 0xFF	; 255
 622:	08 95       	ret

00000624 <__mulsf3>:
 624:	0e 94 25 03 	call	0x64a	; 0x64a <__mulsf3x>
 628:	0c 94 96 03 	jmp	0x72c	; 0x72c <__fp_round>
 62c:	0e 94 88 03 	call	0x710	; 0x710 <__fp_pscA>
 630:	38 f0       	brcs	.+14     	; 0x640 <__mulsf3+0x1c>
 632:	0e 94 8f 03 	call	0x71e	; 0x71e <__fp_pscB>
 636:	20 f0       	brcs	.+8      	; 0x640 <__mulsf3+0x1c>
 638:	95 23       	and	r25, r21
 63a:	11 f0       	breq	.+4      	; 0x640 <__mulsf3+0x1c>
 63c:	0c 94 7f 03 	jmp	0x6fe	; 0x6fe <__fp_inf>
 640:	0c 94 85 03 	jmp	0x70a	; 0x70a <__fp_nan>
 644:	11 24       	eor	r1, r1
 646:	0c 94 ca 03 	jmp	0x794	; 0x794 <__fp_szero>

0000064a <__mulsf3x>:
 64a:	0e 94 a7 03 	call	0x74e	; 0x74e <__fp_split3>
 64e:	70 f3       	brcs	.-36     	; 0x62c <__mulsf3+0x8>

00000650 <__mulsf3_pse>:
 650:	95 9f       	mul	r25, r21
 652:	c1 f3       	breq	.-16     	; 0x644 <__mulsf3+0x20>
 654:	95 0f       	add	r25, r21
 656:	50 e0       	ldi	r21, 0x00	; 0
 658:	55 1f       	adc	r21, r21
 65a:	62 9f       	mul	r22, r18
 65c:	f0 01       	movw	r30, r0
 65e:	72 9f       	mul	r23, r18
 660:	bb 27       	eor	r27, r27
 662:	f0 0d       	add	r31, r0
 664:	b1 1d       	adc	r27, r1
 666:	63 9f       	mul	r22, r19
 668:	aa 27       	eor	r26, r26
 66a:	f0 0d       	add	r31, r0
 66c:	b1 1d       	adc	r27, r1
 66e:	aa 1f       	adc	r26, r26
 670:	64 9f       	mul	r22, r20
 672:	66 27       	eor	r22, r22
 674:	b0 0d       	add	r27, r0
 676:	a1 1d       	adc	r26, r1
 678:	66 1f       	adc	r22, r22
 67a:	82 9f       	mul	r24, r18
 67c:	22 27       	eor	r18, r18
 67e:	b0 0d       	add	r27, r0
 680:	a1 1d       	adc	r26, r1
 682:	62 1f       	adc	r22, r18
 684:	73 9f       	mul	r23, r19
 686:	b0 0d       	add	r27, r0
 688:	a1 1d       	adc	r26, r1
 68a:	62 1f       	adc	r22, r18
 68c:	83 9f       	mul	r24, r19
 68e:	a0 0d       	add	r26, r0
 690:	61 1d       	adc	r22, r1
 692:	22 1f       	adc	r18, r18
 694:	74 9f       	mul	r23, r20
 696:	33 27       	eor	r19, r19
 698:	a0 0d       	add	r26, r0
 69a:	61 1d       	adc	r22, r1
 69c:	23 1f       	adc	r18, r19
 69e:	84 9f       	mul	r24, r20
 6a0:	60 0d       	add	r22, r0
 6a2:	21 1d       	adc	r18, r1
 6a4:	82 2f       	mov	r24, r18
 6a6:	76 2f       	mov	r23, r22
 6a8:	6a 2f       	mov	r22, r26
 6aa:	11 24       	eor	r1, r1
 6ac:	9f 57       	subi	r25, 0x7F	; 127
 6ae:	50 40       	sbci	r21, 0x00	; 0
 6b0:	9a f0       	brmi	.+38     	; 0x6d8 <__mulsf3_pse+0x88>
 6b2:	f1 f0       	breq	.+60     	; 0x6f0 <__mulsf3_pse+0xa0>
 6b4:	88 23       	and	r24, r24
 6b6:	4a f0       	brmi	.+18     	; 0x6ca <__mulsf3_pse+0x7a>
 6b8:	ee 0f       	add	r30, r30
 6ba:	ff 1f       	adc	r31, r31
 6bc:	bb 1f       	adc	r27, r27
 6be:	66 1f       	adc	r22, r22
 6c0:	77 1f       	adc	r23, r23
 6c2:	88 1f       	adc	r24, r24
 6c4:	91 50       	subi	r25, 0x01	; 1
 6c6:	50 40       	sbci	r21, 0x00	; 0
 6c8:	a9 f7       	brne	.-22     	; 0x6b4 <__mulsf3_pse+0x64>
 6ca:	9e 3f       	cpi	r25, 0xFE	; 254
 6cc:	51 05       	cpc	r21, r1
 6ce:	80 f0       	brcs	.+32     	; 0x6f0 <__mulsf3_pse+0xa0>
 6d0:	0c 94 7f 03 	jmp	0x6fe	; 0x6fe <__fp_inf>
 6d4:	0c 94 ca 03 	jmp	0x794	; 0x794 <__fp_szero>
 6d8:	5f 3f       	cpi	r21, 0xFF	; 255
 6da:	e4 f3       	brlt	.-8      	; 0x6d4 <__mulsf3_pse+0x84>
 6dc:	98 3e       	cpi	r25, 0xE8	; 232
 6de:	d4 f3       	brlt	.-12     	; 0x6d4 <__mulsf3_pse+0x84>
 6e0:	86 95       	lsr	r24
 6e2:	77 95       	ror	r23
 6e4:	67 95       	ror	r22
 6e6:	b7 95       	ror	r27
 6e8:	f7 95       	ror	r31
 6ea:	e7 95       	ror	r30
 6ec:	9f 5f       	subi	r25, 0xFF	; 255
 6ee:	c1 f7       	brne	.-16     	; 0x6e0 <__mulsf3_pse+0x90>
 6f0:	fe 2b       	or	r31, r30
 6f2:	88 0f       	add	r24, r24
 6f4:	91 1d       	adc	r25, r1
 6f6:	96 95       	lsr	r25
 6f8:	87 95       	ror	r24
 6fa:	97 f9       	bld	r25, 7
 6fc:	08 95       	ret

000006fe <__fp_inf>:
 6fe:	97 f9       	bld	r25, 7
 700:	9f 67       	ori	r25, 0x7F	; 127
 702:	80 e8       	ldi	r24, 0x80	; 128
 704:	70 e0       	ldi	r23, 0x00	; 0
 706:	60 e0       	ldi	r22, 0x00	; 0
 708:	08 95       	ret

0000070a <__fp_nan>:
 70a:	9f ef       	ldi	r25, 0xFF	; 255
 70c:	80 ec       	ldi	r24, 0xC0	; 192
 70e:	08 95       	ret

00000710 <__fp_pscA>:
 710:	00 24       	eor	r0, r0
 712:	0a 94       	dec	r0
 714:	16 16       	cp	r1, r22
 716:	17 06       	cpc	r1, r23
 718:	18 06       	cpc	r1, r24
 71a:	09 06       	cpc	r0, r25
 71c:	08 95       	ret

0000071e <__fp_pscB>:
 71e:	00 24       	eor	r0, r0
 720:	0a 94       	dec	r0
 722:	12 16       	cp	r1, r18
 724:	13 06       	cpc	r1, r19
 726:	14 06       	cpc	r1, r20
 728:	05 06       	cpc	r0, r21
 72a:	08 95       	ret

0000072c <__fp_round>:
 72c:	09 2e       	mov	r0, r25
 72e:	03 94       	inc	r0
 730:	00 0c       	add	r0, r0
 732:	11 f4       	brne	.+4      	; 0x738 <__fp_round+0xc>
 734:	88 23       	and	r24, r24
 736:	52 f0       	brmi	.+20     	; 0x74c <__fp_round+0x20>
 738:	bb 0f       	add	r27, r27
 73a:	40 f4       	brcc	.+16     	; 0x74c <__fp_round+0x20>
 73c:	bf 2b       	or	r27, r31
 73e:	11 f4       	brne	.+4      	; 0x744 <__fp_round+0x18>
 740:	60 ff       	sbrs	r22, 0
 742:	04 c0       	rjmp	.+8      	; 0x74c <__fp_round+0x20>
 744:	6f 5f       	subi	r22, 0xFF	; 255
 746:	7f 4f       	sbci	r23, 0xFF	; 255
 748:	8f 4f       	sbci	r24, 0xFF	; 255
 74a:	9f 4f       	sbci	r25, 0xFF	; 255
 74c:	08 95       	ret

0000074e <__fp_split3>:
 74e:	57 fd       	sbrc	r21, 7
 750:	90 58       	subi	r25, 0x80	; 128
 752:	44 0f       	add	r20, r20
 754:	55 1f       	adc	r21, r21
 756:	59 f0       	breq	.+22     	; 0x76e <__fp_splitA+0x10>
 758:	5f 3f       	cpi	r21, 0xFF	; 255
 75a:	71 f0       	breq	.+28     	; 0x778 <__fp_splitA+0x1a>
 75c:	47 95       	ror	r20

0000075e <__fp_splitA>:
 75e:	88 0f       	add	r24, r24
 760:	97 fb       	bst	r25, 7
 762:	99 1f       	adc	r25, r25
 764:	61 f0       	breq	.+24     	; 0x77e <__fp_splitA+0x20>
 766:	9f 3f       	cpi	r25, 0xFF	; 255
 768:	79 f0       	breq	.+30     	; 0x788 <__fp_splitA+0x2a>
 76a:	87 95       	ror	r24
 76c:	08 95       	ret
 76e:	12 16       	cp	r1, r18
 770:	13 06       	cpc	r1, r19
 772:	14 06       	cpc	r1, r20
 774:	55 1f       	adc	r21, r21
 776:	f2 cf       	rjmp	.-28     	; 0x75c <__fp_split3+0xe>
 778:	46 95       	lsr	r20
 77a:	f1 df       	rcall	.-30     	; 0x75e <__fp_splitA>
 77c:	08 c0       	rjmp	.+16     	; 0x78e <__fp_splitA+0x30>
 77e:	16 16       	cp	r1, r22
 780:	17 06       	cpc	r1, r23
 782:	18 06       	cpc	r1, r24
 784:	99 1f       	adc	r25, r25
 786:	f1 cf       	rjmp	.-30     	; 0x76a <__fp_splitA+0xc>
 788:	86 95       	lsr	r24
 78a:	71 05       	cpc	r23, r1
 78c:	61 05       	cpc	r22, r1
 78e:	08 94       	sec
 790:	08 95       	ret

00000792 <__fp_zero>:
 792:	e8 94       	clt

00000794 <__fp_szero>:
 794:	bb 27       	eor	r27, r27
 796:	66 27       	eor	r22, r22
 798:	77 27       	eor	r23, r23
 79a:	cb 01       	movw	r24, r22
 79c:	97 f9       	bld	r25, 7
 79e:	08 95       	ret

000007a0 <__divmodhi4>:
 7a0:	97 fb       	bst	r25, 7
 7a2:	07 2e       	mov	r0, r23
 7a4:	16 f4       	brtc	.+4      	; 0x7aa <__divmodhi4+0xa>
 7a6:	00 94       	com	r0
 7a8:	07 d0       	rcall	.+14     	; 0x7b8 <__divmodhi4_neg1>
 7aa:	77 fd       	sbrc	r23, 7
 7ac:	09 d0       	rcall	.+18     	; 0x7c0 <__divmodhi4_neg2>
 7ae:	0e 94 e4 03 	call	0x7c8	; 0x7c8 <__udivmodhi4>
 7b2:	07 fc       	sbrc	r0, 7
 7b4:	05 d0       	rcall	.+10     	; 0x7c0 <__divmodhi4_neg2>
 7b6:	3e f4       	brtc	.+14     	; 0x7c6 <__divmodhi4_exit>

000007b8 <__divmodhi4_neg1>:
 7b8:	90 95       	com	r25
 7ba:	81 95       	neg	r24
 7bc:	9f 4f       	sbci	r25, 0xFF	; 255
 7be:	08 95       	ret

000007c0 <__divmodhi4_neg2>:
 7c0:	70 95       	com	r23
 7c2:	61 95       	neg	r22
 7c4:	7f 4f       	sbci	r23, 0xFF	; 255

000007c6 <__divmodhi4_exit>:
 7c6:	08 95       	ret

000007c8 <__udivmodhi4>:
 7c8:	aa 1b       	sub	r26, r26
 7ca:	bb 1b       	sub	r27, r27
 7cc:	51 e1       	ldi	r21, 0x11	; 17
 7ce:	07 c0       	rjmp	.+14     	; 0x7de <__udivmodhi4_ep>

000007d0 <__udivmodhi4_loop>:
 7d0:	aa 1f       	adc	r26, r26
 7d2:	bb 1f       	adc	r27, r27
 7d4:	a6 17       	cp	r26, r22
 7d6:	b7 07       	cpc	r27, r23
 7d8:	10 f0       	brcs	.+4      	; 0x7de <__udivmodhi4_ep>
 7da:	a6 1b       	sub	r26, r22
 7dc:	b7 0b       	sbc	r27, r23

000007de <__udivmodhi4_ep>:
 7de:	88 1f       	adc	r24, r24
 7e0:	99 1f       	adc	r25, r25
 7e2:	5a 95       	dec	r21
 7e4:	a9 f7       	brne	.-22     	; 0x7d0 <__udivmodhi4_loop>
 7e6:	80 95       	com	r24
 7e8:	90 95       	com	r25
 7ea:	bc 01       	movw	r22, r24
 7ec:	cd 01       	movw	r24, r26
 7ee:	08 95       	ret

000007f0 <_exit>:
 7f0:	f8 94       	cli

000007f2 <__stop_program>:
 7f2:	ff cf       	rjmp	.-2      	; 0x7f2 <__stop_program>
