# Proyecto-final-Arquitectura-MIPS-Pipeline-Decodificador-en-Python

# Procesador MIPS Pipeline de 5 Etapas

##  DescripciÃ³n

ImplementaciÃ³n completa de un procesador MIPS de 32 bits con pipeline de 5 etapas en Verilog, desarrollado como proyecto final para la materia de Arquitectura de Computadoras.
Elaborado por:
LÃ³pez HernÃ¡ndez Emiliano Juan 
y
Huerta Romo Adolfo 

El proyecto incluye:
- **Procesador MIPS Pipeline** completo en Verilog
- **Decodificador Python** para convertir cÃ³digo ensamblador a binario
- **Programa de prueba** con algoritmo voraz (Greedy)

##  Arquitectura del Pipeline

```
â”Œâ”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”
â”‚ IF  â”‚â”€â”€â”€â–¶â”‚ ID  â”‚â”€â”€â”€â–¶â”‚ EX  â”‚â”€â”€â”€â–¶â”‚ MEM â”‚â”€â”€â”€â–¶â”‚ WB  â”‚
â””â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”˜
    â”‚          â”‚          â”‚          â”‚
    â–¼          â–¼          â–¼          â–¼
 IF/ID      ID/EX     EX/MEM     MEM/WB
 Buffer     Buffer    Buffer     Buffer
```

### Las 5 Etapas:

| Etapa | Nombre | FunciÃ³n |
|-------|--------|---------|
| **IF** | Instruction Fetch | Busca la instrucciÃ³n en memoria |
| **ID** | Instruction Decode | Decodifica y lee registros |
| **EX** | Execute | Ejecuta operaciÃ³n en la ALU |
| **MEM** | Memory Access | Accede a memoria de datos |
| **WB** | Write Back | Escribe resultado en registro |

 Estructura del Proyecto

â”œâ”€â”€ MÃ³dulos Verilog/
â”‚   â”œâ”€â”€ MIPS_Pipeline.v        # MÃ³dulo TOP
â”‚   â”œâ”€â”€ PC.v                   # Program Counter
â”‚   â”œâ”€â”€ MemoriaInstrucciones.v # Memoria ROM
â”‚   â”œâ”€â”€ MemoriaDatos.v         # Memoria RAM
â”‚   â”œâ”€â”€ BancoRegistros.v       # 32 registros x 32 bits
â”‚   â”œâ”€â”€ ALU.v                  # Unidad AritmÃ©tico-LÃ³gica
â”‚   â”œâ”€â”€ ALUControl.v           # Control de la ALU
â”‚   â”œâ”€â”€ ControlUnit.v          # Unidad de Control
â”‚   â”œâ”€â”€ SignExtend.v           # Extensor de signo
â”‚   â”œâ”€â”€ ShiftLeft2.v           # Desplazador
â”‚   â”œâ”€â”€ Mux.v                  # Multiplexores
â”‚   â”œâ”€â”€ Adder.v                # Sumador
â”‚   â”œâ”€â”€ IF_ID_Buffer.v         # Buffer IF/ID
â”‚   â”œâ”€â”€ ID_EX_Buffer.v         # Buffer ID/EX
â”‚   â”œâ”€â”€ EX_MEM_Buffer.v        # Buffer EX/MEM
â”‚   â””â”€â”€ MEM_WB_Buffer.v        # Buffer MEM/WB
â”‚
â”œâ”€â”€ Testbench/
â”‚   â””â”€â”€ tb_MIPS_Pipeline.v     # Testbench del pipeline
â”‚
â”œâ”€â”€ Programa/
â”‚   â”œâ”€â”€ programa_voraz.asm     # CÃ³digo ensamblador
â”‚   â”œâ”€â”€ instrucciones.txt      # CÃ³digo binario
â”‚   â””â”€â”€ datos.txt              # Datos de entrada
â”‚
â””â”€â”€ Decodificador/
    â”œâ”€â”€ mips_decoder.py        # VersiÃ³n GUI
    â”œâ”€â”€ mips_decoder_cli.py    # VersiÃ³n CLI
    â””â”€â”€ Decodificador_MIPS.html# VersiÃ³n Web
```

## Instrucciones Soportadas

### R-Type (opcode = 000000)
| InstrucciÃ³n | OperaciÃ³n | Funct |
|-------------|-----------|-------|
| `add` | rd = rs + rt | 100000 |
| `sub` | rd = rs - rt | 100010 |
| `and` | rd = rs & rt | 100100 |
| `or` | rd = rs \| rt | 100101 |
| `slt` | rd = (rs < rt) ? 1 : 0 | 101010 |

### I-Type
| InstrucciÃ³n | Opcode | Operacion |
|-------------|--------|-----------|
| `addi` | 001000 | rt = rs + imm |
| `andi` | 001100 | rt = rs & imm |
| `ori` | 001101 | rt = rs \| imm |
| `slti` | 001010 | rt = (rs < imm) ? 1 : 0 |
| `lw` | 100011 | rt = mem[rs + offset] |
| `sw` | 101011 | mem[rs + offset] = rt |
| `beq` | 000100 | if (rs == rt) branch |

### J-Type
| InstrucciÃ³n | Opcode | OperaciÃ³n |
|-------------|--------|-----------|
| `j` | 000010 | PC = address |

## ğŸ§ª Programa de Prueba: Algoritmo Voraz

El programa implementa el **Problema del Cambio de Monedas** usando estrategia Greedy:

```assembly
# Entrada: 47 centavos
# Monedas: [25, 10, 5, 1]
# Salida: 5 monedas (1Ã—25 + 2Ã—10 + 0Ã—5 + 2Ã—1)
```

### CaracterÃ­sticas:
- Algoritmo **voraz (greedy)**
- **No recursivo** (usa bucles)
-  Usa instrucciones tipo **J** (jump)

## CÃ³mo Ejecutar

### 1. Compilar en Icarus Verilog
```bash
iverilog -o mips_sim *.v
vvp mips_sim
```

### 2. Ver waveforms en GTKWave
```bash
gtkwave tb_MIPS_Pipeline.vcd
```

### 3. Compilar en ModelSim
```tcl
vlog *.v
vsim -voptargs=+acc work.tb_MIPS_Pipeline
add wave -r /*
run -all
```

## Usar el Decodificador

### OpciÃ³n 1: GUI (requiere Python + tkinter)
```bash
python mips_decoder.py
```

### OpciÃ³n 2: Linea de comandos
```bash
python mips_decoder_cli.py programa.asm instrucciones.txt
```

### OpciÃ³n 3: VersiÃ³n Web
Abrir `Decodificador_MIPS.html` en cualquier navegador.

El procesador estÃ¡ basado en la arquitectura del libro:
> Patterson, D. A., & Hennessy, J. L. (2014). *Computer Organization and Design: The Hardware/Software Interface* (5th ed.). Morgan Kaufmann. Figura 4.51.

## ğŸ“„ Licencia

Este proyecto es de uso acadÃ©mico.
