<!DOCTYPE html>
<html lang="fr">
<head>
<meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<title>Architecture FPGA | Nirojan Nirmalan</title>

<style>
:root { --primary:#00bcd4; --dark:#111; --white:#fff; }
body { margin:0; font-family:Segoe UI; background:#f4f4f4; }
header {
  background:linear-gradient(rgba(0,0,0,.6),rgba(0,0,0,.6)), url('projet2.jpg') center/cover;
  color:white;
  padding:120px 10%;
}
section { background:white; padding:80px 10%; }
h2 {
  border-left:6px solid var(--primary);
  padding-left:15px;
}
ul { padding-left:20px; }
a {
  color:var(--primary);
  text-decoration:none;
  font-weight:bold;
}
</style>
</head>

<body>

<header>
  <h1>Architecture FPGA</h1>
  <p>Conception RTL & logique numérique</p>
</header>

<section>
  <h2>Description du projet</h2>
  <p>
    Ce projet vise à concevoir une architecture matérielle sur FPGA / ASIC
    en utilisant des langages VHDL avec RTL pour implémenter des fonctions
    logiques complexes.
  </p>

  <h2>Fonctionnalités</h2>
  <ul>
    <li>Machine à états finis (FSM)</li>
    <li>Gestion des horloges</li>
    <li>Pipeline de données</li>
  </ul>

  <h2>Technologies</h2>
  <ul>
    <li>VHDL / Verilog</li>
    <li>FPGA</li>
    <li>ModelSim</li>
  </ul>

  <h2>Apports</h2>
  <p>
    Ce projet m’a permis de renforcer mes compétences en
    architecture matérielle et en conception bas niveau.
  </p>

  <p><a href="index.html">← Retour au portfolio</a></p>
</section>

</body>
</html>