DSCH 3.5
VERSION 29-11-2022 15:26:10
BB(-149,-134,210,170)
SYM  #light
BB(43,156,49,170)
TITLE 45 156  #PROD7
MODEL 49
PROP                                                                                                                                    
REC(44,165,4,4,r)
VIS 1
PIN(45,155,0.000,0.000)PROD7
LIG(48,164,48,169)
LIG(48,169,47,170)
LIG(44,169,44,164)
LIG(47,159,47,162)
LIG(46,159,49,159)
LIG(46,157,48,159)
LIG(47,157,49,159)
LIG(43,162,49,162)
LIG(45,162,45,155)
LIG(43,164,43,162)
LIG(49,164,43,164)
LIG(49,162,49,164)
LIG(45,170,44,169)
LIG(47,170,45,170)
FSYM
SYM  #light
BB(53,156,59,170)
TITLE 55 156  #PROD6
MODEL 49
PROP                                                                                                                                    
REC(54,165,4,4,r)
VIS 1
PIN(55,155,0.000,0.000)PROD6
LIG(58,164,58,169)
LIG(58,169,57,170)
LIG(54,169,54,164)
LIG(57,159,57,162)
LIG(56,159,59,159)
LIG(56,157,58,159)
LIG(57,157,59,159)
LIG(53,162,59,162)
LIG(55,162,55,155)
LIG(53,164,53,162)
LIG(59,164,53,164)
LIG(59,162,59,164)
LIG(55,170,54,169)
LIG(57,170,55,170)
FSYM
SYM  #light
BB(63,156,69,170)
TITLE 65 156  #PROD5
MODEL 49
PROP                                                                                                                                    
REC(64,165,4,4,r)
VIS 1
PIN(65,155,0.000,0.000)PROD5
LIG(68,164,68,169)
LIG(68,169,67,170)
LIG(64,169,64,164)
LIG(67,159,67,162)
LIG(66,159,69,159)
LIG(66,157,68,159)
LIG(67,157,69,159)
LIG(63,162,69,162)
LIG(65,162,65,155)
LIG(63,164,63,162)
LIG(69,164,63,164)
LIG(69,162,69,164)
LIG(65,170,64,169)
LIG(67,170,65,170)
FSYM
SYM  #light
BB(73,156,79,170)
TITLE 75 156  #PROD4
MODEL 49
PROP                                                                                                                                    
REC(74,165,4,4,r)
VIS 1
PIN(75,155,0.000,0.000)PROD4
LIG(78,164,78,169)
LIG(78,169,77,170)
LIG(74,169,74,164)
LIG(77,159,77,162)
LIG(76,159,79,159)
LIG(76,157,78,159)
LIG(77,157,79,159)
LIG(73,162,79,162)
LIG(75,162,75,155)
LIG(73,164,73,162)
LIG(79,164,73,164)
LIG(79,162,79,164)
LIG(75,170,74,169)
LIG(77,170,75,170)
FSYM
SYM  #light
BB(83,156,89,170)
TITLE 85 156  #PROD3
MODEL 49
PROP                                                                                                                                    
REC(84,165,4,4,r)
VIS 1
PIN(85,155,0.000,0.000)PROD3
LIG(88,164,88,169)
LIG(88,169,87,170)
LIG(84,169,84,164)
LIG(87,159,87,162)
LIG(86,159,89,159)
LIG(86,157,88,159)
LIG(87,157,89,159)
LIG(83,162,89,162)
LIG(85,162,85,155)
LIG(83,164,83,162)
LIG(89,164,83,164)
LIG(89,162,89,164)
LIG(85,170,84,169)
LIG(87,170,85,170)
FSYM
SYM  #light
BB(93,156,99,170)
TITLE 95 156  #PROD2
MODEL 49
PROP                                                                                                                                    
REC(94,165,4,4,r)
VIS 1
PIN(95,155,0.000,0.000)PROD2
LIG(98,164,98,169)
LIG(98,169,97,170)
LIG(94,169,94,164)
LIG(97,159,97,162)
LIG(96,159,99,159)
LIG(96,157,98,159)
LIG(97,157,99,159)
LIG(93,162,99,162)
LIG(95,162,95,155)
LIG(93,164,93,162)
LIG(99,164,93,164)
LIG(99,162,99,164)
LIG(95,170,94,169)
LIG(97,170,95,170)
FSYM
SYM  #light
BB(168,156,174,170)
TITLE 170 156  #PROD1
MODEL 49
PROP                                                                                                                                    
REC(169,165,4,4,r)
VIS 1
PIN(170,155,0.000,0.000)PROD1
LIG(173,164,173,169)
LIG(173,169,172,170)
LIG(169,169,169,164)
LIG(172,159,172,162)
LIG(171,159,174,159)
LIG(171,157,173,159)
LIG(172,157,174,159)
LIG(168,162,174,162)
LIG(170,162,170,155)
LIG(168,164,168,162)
LIG(174,164,168,164)
LIG(174,162,174,164)
LIG(170,170,169,169)
LIG(172,170,170,170)
FSYM
SYM  #light
BB(178,156,184,170)
TITLE 180 156  #PROD0
MODEL 49
PROP                                                                                                                                    
REC(179,165,4,4,r)
VIS 1
PIN(180,155,0.000,0.000)PROD0
LIG(183,164,183,169)
LIG(183,169,182,170)
LIG(179,169,179,164)
LIG(182,159,182,162)
LIG(181,159,184,159)
LIG(181,157,183,159)
LIG(182,157,184,159)
LIG(178,162,184,162)
LIG(180,162,180,155)
LIG(178,164,178,162)
LIG(184,164,178,164)
LIG(184,162,184,164)
LIG(180,170,179,169)
LIG(182,170,180,170)
FSYM
SYM  #button
BB(-149,-134,-141,-125)
TITLE -145 -130  #MC3
MODEL 59
PROP                                                                                                                                    
REC(-148,-133,6,6,r)
VIS 1
PIN(-145,-125,0.000,0.000)MC3
LIG(-145,-126,-145,-125)
LIG(-149,-134,-141,-134)
LIG(-149,-126,-149,-134)
LIG(-141,-126,-149,-126)
LIG(-141,-134,-141,-126)
LIG(-148,-133,-142,-133)
LIG(-148,-127,-148,-133)
LIG(-142,-127,-148,-127)
LIG(-142,-133,-142,-127)
FSYM
SYM  #button
BB(-134,-134,-126,-125)
TITLE -130 -130  #MC2
MODEL 59
PROP                                                                                                                                    
REC(-133,-133,6,6,r)
VIS 1
PIN(-130,-125,0.000,0.000)MC2
LIG(-130,-126,-130,-125)
LIG(-134,-134,-126,-134)
LIG(-134,-126,-134,-134)
LIG(-126,-126,-134,-126)
LIG(-126,-134,-126,-126)
LIG(-133,-133,-127,-133)
LIG(-133,-127,-133,-133)
LIG(-127,-127,-133,-127)
LIG(-127,-133,-127,-127)
FSYM
SYM  #button
BB(-119,-134,-111,-125)
TITLE -115 -130  #MC1
MODEL 59
PROP                                                                                                                                    
REC(-118,-133,6,6,r)
VIS 1
PIN(-115,-125,0.000,0.000)MC1
LIG(-115,-126,-115,-125)
LIG(-119,-134,-111,-134)
LIG(-119,-126,-119,-134)
LIG(-111,-126,-119,-126)
LIG(-111,-134,-111,-126)
LIG(-118,-133,-112,-133)
LIG(-118,-127,-118,-133)
LIG(-112,-127,-118,-127)
LIG(-112,-133,-112,-127)
FSYM
SYM  #button
BB(-99,-134,-91,-125)
TITLE -95 -130  #MC0
MODEL 59
PROP                                                                                                                                    
REC(-98,-133,6,6,r)
VIS 1
PIN(-95,-125,0.000,0.000)MC0
LIG(-95,-126,-95,-125)
LIG(-99,-134,-91,-134)
LIG(-99,-126,-99,-134)
LIG(-91,-126,-99,-126)
LIG(-91,-134,-91,-126)
LIG(-98,-133,-92,-133)
LIG(-98,-127,-98,-133)
LIG(-92,-127,-98,-127)
LIG(-92,-133,-92,-127)
FSYM
SYM  #button
BB(76,-134,84,-125)
TITLE 80 -130  #MP3
MODEL 59
PROP                                                                                                                                    
REC(77,-133,6,6,r)
VIS 1
PIN(80,-125,0.000,0.000)MP3
LIG(80,-126,80,-125)
LIG(76,-134,84,-134)
LIG(76,-126,76,-134)
LIG(84,-126,76,-126)
LIG(84,-134,84,-126)
LIG(77,-133,83,-133)
LIG(77,-127,77,-133)
LIG(83,-127,77,-127)
LIG(83,-133,83,-127)
FSYM
SYM  #button
BB(86,-134,94,-125)
TITLE 90 -130  #MP2
MODEL 59
PROP                                                                                                                                    
REC(87,-133,6,6,r)
VIS 1
PIN(90,-125,0.000,0.000)MP2
LIG(90,-126,90,-125)
LIG(86,-134,94,-134)
LIG(86,-126,86,-134)
LIG(94,-126,86,-126)
LIG(94,-134,94,-126)
LIG(87,-133,93,-133)
LIG(87,-127,87,-133)
LIG(93,-127,87,-127)
LIG(93,-133,93,-127)
FSYM
SYM  #button
BB(96,-134,104,-125)
TITLE 100 -130  #MP1
MODEL 59
PROP                                                                                                                                    
REC(97,-133,6,6,r)
VIS 1
PIN(100,-125,0.000,0.000)MP1
LIG(100,-126,100,-125)
LIG(96,-134,104,-134)
LIG(96,-126,96,-134)
LIG(104,-126,96,-126)
LIG(104,-134,104,-126)
LIG(97,-133,103,-133)
LIG(97,-127,97,-133)
LIG(103,-127,97,-127)
LIG(103,-133,103,-127)
FSYM
SYM  #button
BB(106,-134,114,-125)
TITLE 110 -130  #MP0
MODEL 59
PROP                                                                                                                                    
REC(107,-133,6,6,r)
VIS 1
PIN(110,-125,0.000,0.000)MP0
LIG(110,-126,110,-125)
LIG(106,-134,114,-134)
LIG(106,-126,106,-134)
LIG(114,-126,106,-126)
LIG(114,-134,114,-126)
LIG(107,-133,113,-133)
LIG(107,-127,107,-133)
LIG(113,-127,107,-127)
LIG(113,-133,113,-127)
FSYM
SYM  #vss
BB(-75,-58,-65,-50)
TITLE -71 -53  #vss
MODEL 0
PROP                                                                                                                                    
REC(-75,-60,0,0,b)
VIS 0
PIN(-70,-60,0.000,0.000)vss
LIG(-70,-60,-70,-55)
LIG(-75,-55,-65,-55)
LIG(-75,-52,-73,-55)
LIG(-73,-52,-71,-55)
LIG(-71,-52,-69,-55)
LIG(-69,-52,-67,-55)
FSYM
SYM  #BoothEncoder
BB(-110,15,-70,55)
TITLE -100 8  #BoothEncoder3
MODEL 6000
PROP                                                                                                                                   
REC(-105,20,30,30,r)
VIS 5
PIN(-110,25,0.000,0.000)X0
PIN(-110,35,0.000,0.000)X1
PIN(-110,45,0.000,0.000)X2
PIN(-70,35,0.006,0.015)DOUBLE
PIN(-70,25,0.006,0.015)SINGLE
PIN(-70,45,0.006,0.038)NEG
LIG(-110,25,-105,25)
LIG(-110,35,-105,35)
LIG(-110,45,-105,45)
LIG(-75,35,-70,35)
LIG(-75,25,-70,25)
LIG(-75,45,-70,45)
LIG(-105,20,-105,50)
LIG(-105,20,-75,20)
LIG(-75,20,-75,50)
LIG(-75,50,-105,50)
VLG module BoothEncoder( X0,X1,X2,DOUBLE,SINGLE,NEG);
VLG input X0,X1,X2;
VLG output DOUBLE,SINGLE,NEG;
VLG wire w5,w6,w10,w11,w12,w13,w14,w15;
VLG wire w16,w17,w18,w19,w20,w21,w22,w23;
VLG wire w24,w25,w26,w27,w28,w29,w30,w31;
VLG wire w32,w33,w34,w35;
VLG not #(2) NOT_1_1(w15,X2);
VLG not #(2) NOT_2_2(NEG,w15);
VLG pmos #(2) pmos_1_3_3(w15,vdd,X2); //  
VLG nmos #(2) nmos_2_4_4(w15,vss,X2); //  
VLG pmos #(1) pmos_1_5_5(NEG,vdd,w15); //  
VLG nmos #(1) nmos_2_6_6(NEG,vss,w15); //  
VLG pmos #(1) pmos_1_7(w16,vdd,w5); //  
VLG nmos #(2) nmos_2_8(w17,vss,w5); //  
VLG nmos #(2) nmos_3_9(w17,vss,w6); //  
VLG pmos #(2) pmos_4_10(w17,w16,w6); //  
VLG nmos #(1) nmos_5_11(DOUBLE,vss,w17); //  
VLG pmos #(1) pmos_6_12(DOUBLE,vdd,w17); //  
VLG pmos #(1) pmos_1_13(w10,vdd,X1); //  
VLG nmos #(1) nmos_2_14(w10,vss,X1); //  
VLG pmos #(1) pmos_1_1_15(w19,vdd,w18); //  
VLG nmos #(2) nmos_2_2_16(w20,vss,w18); //  
VLG nmos #(2) nmos_3_3_17(w20,vss,w21); //  
VLG pmos #(2) pmos_4_4_18(w20,w19,w21); //  
VLG nmos #(1) nmos_5_5_19(SINGLE,vss,w20); //  
VLG pmos #(1) pmos_6_6_20(SINGLE,vdd,w20); //  
VLG pmos #(1) pmos_1_7_21(w22,vdd,X1); //  
VLG nmos #(1) nmos_2_8_22(w22,vss,X1); //  
VLG nmos #(1) nmos_1_9_23(w23,vss,w22); //  
VLG pmos #(2) pmos_2_10_24(w24,vdd,X0); //  
VLG pmos #(2) pmos_3_11_25(w24,vdd,w22); //  
VLG nmos #(2) nmos_4_12_26(w24,w23,X0); //  
VLG nmos #(1) nmos_5_13_27(w18,vss,w24); //  
VLG pmos #(1) pmos_6_14_28(w18,vdd,w24); //  
VLG pmos #(1) pmos_1_15_29(w25,vdd,X0); //  
VLG nmos #(1) nmos_2_16_30(w25,vss,X0); //  
VLG nmos #(1) nmos_1_17_31(w26,vss,w25); //  
VLG pmos #(2) pmos_2_18_32(w27,vdd,X1); //  
VLG pmos #(2) pmos_3_19_33(w27,vdd,w25); //  
VLG nmos #(2) nmos_4_20_34(w27,w26,X1); //  
VLG nmos #(1) nmos_5_21_35(w21,vss,w27); //  
VLG pmos #(1) pmos_6_22_36(w21,vdd,w27); //  
VLG pmos #(1) pmos_1_37(w11,vdd,X0); //  
VLG nmos #(1) nmos_2_38(w11,vss,X0); //  
VLG nmos #(1) nmos_1_39(w28,vss,X1); //  
VLG pmos #(2) pmos_2_40(w29,vdd,X0); //  
VLG pmos #(2) pmos_3_41(w29,vdd,X1); //  
VLG nmos #(2) nmos_4_42(w29,w28,X0); //  
VLG nmos #(1) nmos_5_43(w12,vss,w29); //  
VLG pmos #(1) pmos_6_44(w12,vdd,w29); //  
VLG nmos #(1) nmos_1_45(w30,vss,X2); //  
VLG pmos #(2) pmos_2_46(w31,vdd,w13); //  
VLG pmos #(2) pmos_3_47(w31,vdd,X2); //  
VLG nmos #(2) nmos_4_48(w31,w30,w13); //  
VLG nmos #(1) nmos_5_49(w5,vss,w31); //  
VLG pmos #(1) pmos_6_50(w5,vdd,w31); //  
VLG nmos #(1) nmos_1_51(w32,vss,w10); //  
VLG pmos #(2) pmos_2_52(w33,vdd,w11); //  
VLG pmos #(2) pmos_3_53(w33,vdd,w10); //  
VLG nmos #(2) nmos_4_54(w33,w32,w11); //  
VLG nmos #(1) nmos_5_55(w13,vss,w33); //  
VLG pmos #(1) pmos_6_56(w13,vdd,w33); //  
VLG pmos #(1) pmos_1_57(w14,vdd,X2); //  
VLG nmos #(1) nmos_2_58(w14,vss,X2); //  
VLG nmos #(1) nmos_1_59(w34,vss,w14); //  
VLG pmos #(2) pmos_2_60(w35,vdd,w12); //  
VLG pmos #(2) pmos_3_61(w35,vdd,w14); //  
VLG nmos #(2) nmos_4_62(w35,w34,w12); //  
VLG nmos #(1) nmos_5_63(w6,vss,w35); //  
VLG pmos #(1) pmos_6_64(w6,vdd,w35); //  
VLG endmodule
FSYM
SYM  #BoothDecoder
BB(60,-75,120,-15)
TITLE 127 -65  #BoothDecoder
MODEL 6000
PROP                                                                                                                                    
REC(65,-70,50,50,r)
VIS 5
PIN(80,-75,0.000,0.000)Y3
PIN(90,-75,0.000,0.000)Y2
PIN(100,-75,0.000,0.000)Y1
PIN(110,-75,0.000,0.000)Y0
PIN(60,-70,0.000,0.000)SINGLE
PIN(60,-50,0.000,0.000)DOUBLE
PIN(60,-30,0.000,0.000)NEG
PIN(80,-15,0.006,0.030)PP3
PIN(100,-15,0.006,0.012)PP1
PIN(110,-15,0.006,0.012)PP0
PIN(90,-15,0.006,0.012)PP2
LIG(80,-75,80,-70)
LIG(90,-75,90,-70)
LIG(100,-75,100,-70)
LIG(110,-75,110,-70)
LIG(65,-70,60,-70)
LIG(65,-50,60,-50)
LIG(65,-30,60,-30)
LIG(80,-20,80,-15)
LIG(100,-20,100,-15)
LIG(110,-20,110,-15)
LIG(90,-20,90,-15)
LIG(115,-70,65,-70)
LIG(115,-70,115,-20)
LIG(115,-20,65,-20)
LIG(65,-20,65,-70)
VLG module BoothDecoder( Y3,Y2,Y1,Y0,SINGLE,DOUBLE,NEG,PP3,
VLG PP1,PP0,PP2);
VLG input Y3,Y2,Y1,Y0,SINGLE,DOUBLE,NEG;
VLG output PP3,PP1,PP0,PP2;
VLG wire w13,w14,w15,w16,w17,w18,w19,w20;
VLG wire w21,w22,w23,w24,w25,w26,w27,w28;
VLG wire w29,w30,w31,w32,w33,w34,w35,w36;
VLG wire w37,w38,w39,w40,w41,w42,w43,w44;
VLG wire w45,w46,w47,w48,w49,w50,w51,w52;
VLG wire w53,w54,w55,w56,w57,w58,w59,w60;
VLG wire w61,w62,w63,w64,w65,w66,w67,w68;
VLG wire w69,w70,w71,w72,w73,w74,w75,w76;
VLG wire w77,w78,w79,w80,w81,w82,w83,w84;
VLG wire w85,w86,w87,w88;
VLG pmos #(1) pmos_1_1_1(w14,vdd,w13); //  
VLG nmos #(2) nmos_2_2_2(w15,vss,w13); //  
VLG nmos #(2) nmos_3_3_3(w15,vss,w16); //  
VLG pmos #(2) pmos_4_4_4(w15,w14,w16); //  
VLG nmos #(2) nmos_5_5_5(w17,vss,w15); //  
VLG pmos #(2) pmos_6_6_6(w17,vdd,w15); //  
VLG pmos #(1) pmos_1_1_7_7(w19,vdd,w18); //  
VLG nmos #(2) nmos_2_2_8_8(w20,vss,w18); //  
VLG nmos #(2) nmos_3_3_9_9(w20,vss,w21); //  
VLG pmos #(2) pmos_4_4_10_10(w20,w19,w21); //  
VLG nmos #(1) nmos_5_5_11_11(PP3,vss,w20); //  
VLG pmos #(1) pmos_6_6_12_12(PP3,vdd,w20); //  
VLG pmos #(1) pmos_1_7_13_13(w22,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_14(w22,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_15(w23,vss,w22); //  
VLG pmos #(2) pmos_2_10_16_16(w24,vdd,w17); //  
VLG pmos #(2) pmos_3_11_17_17(w24,vdd,w22); //  
VLG nmos #(2) nmos_4_12_18_18(w24,w23,w17); //  
VLG nmos #(1) nmos_5_13_19_19(w18,vss,w24); //  
VLG pmos #(1) pmos_6_14_20_20(w18,vdd,w24); //  
VLG pmos #(1) pmos_1_15_21_21(w25,vdd,w17); //  
VLG nmos #(1) nmos_2_16_22_22(w25,vss,w17); //  
VLG nmos #(1) nmos_1_17_23_23(w26,vss,w25); //  
VLG pmos #(2) pmos_2_18_24_24(w27,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_25(w27,vdd,w25); //  
VLG nmos #(2) nmos_4_20_26_26(w27,w26,NEG); //  
VLG nmos #(1) nmos_5_21_27_27(w21,vss,w27); //  
VLG pmos #(1) pmos_6_22_28_28(w21,vdd,w27); //  
VLG nmos #(1) nmos_1_29_29(w28,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_30(w29,vdd,Y2); //  
VLG pmos #(2) pmos_3_31_31(w29,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_32(w29,w28,Y2); //  
VLG nmos #(1) nmos_5_33_33(w13,vss,w29); //  
VLG pmos #(1) pmos_6_34_34(w13,vdd,w29); //  
VLG nmos #(1) nmos_1_35_35(w30,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_36(w31,vdd,Y3); //  
VLG pmos #(2) pmos_3_37_37(w31,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_38(w31,w30,Y3); //  
VLG nmos #(1) nmos_5_39_39(w16,vss,w31); //  
VLG pmos #(1) pmos_6_40_40(w16,vdd,w31); //  
VLG pmos #(1) pmos_1_1_41(w33,vdd,w32); //  
VLG nmos #(2) nmos_2_2_42(w34,vss,w32); //  
VLG nmos #(2) nmos_3_3_43(w34,vss,w35); //  
VLG pmos #(2) pmos_4_4_44(w34,w33,w35); //  
VLG nmos #(2) nmos_5_5_45(w36,vss,w34); //  
VLG pmos #(2) pmos_6_6_46(w36,vdd,w34); //  
VLG pmos #(1) pmos_1_1_7_47(w38,vdd,w37); //  
VLG nmos #(2) nmos_2_2_8_48(w39,vss,w37); //  
VLG nmos #(2) nmos_3_3_9_49(w39,vss,w40); //  
VLG pmos #(2) pmos_4_4_10_50(w39,w38,w40); //  
VLG nmos #(1) nmos_5_5_11_51(PP2,vss,w39); //  
VLG pmos #(1) pmos_6_6_12_52(PP2,vdd,w39); //  
VLG pmos #(1) pmos_1_7_13_53(w41,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_54(w41,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_55(w42,vss,w41); //  
VLG pmos #(2) pmos_2_10_16_56(w43,vdd,w36); //  
VLG pmos #(2) pmos_3_11_17_57(w43,vdd,w41); //  
VLG nmos #(2) nmos_4_12_18_58(w43,w42,w36); //  
VLG nmos #(1) nmos_5_13_19_59(w37,vss,w43); //  
VLG pmos #(1) pmos_6_14_20_60(w37,vdd,w43); //  
VLG pmos #(1) pmos_1_15_21_61(w44,vdd,w36); //  
VLG nmos #(1) nmos_2_16_22_62(w44,vss,w36); //  
VLG nmos #(1) nmos_1_17_23_63(w45,vss,w44); //  
VLG pmos #(2) pmos_2_18_24_64(w46,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_65(w46,vdd,w44); //  
VLG nmos #(2) nmos_4_20_26_66(w46,w45,NEG); //  
VLG nmos #(1) nmos_5_21_27_67(w40,vss,w46); //  
VLG pmos #(1) pmos_6_22_28_68(w40,vdd,w46); //  
VLG nmos #(1) nmos_1_29_69(w47,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_70(w48,vdd,Y1); //  
VLG pmos #(2) pmos_3_31_71(w48,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_72(w48,w47,Y1); //  
VLG nmos #(1) nmos_5_33_73(w32,vss,w48); //  
VLG pmos #(1) pmos_6_34_74(w32,vdd,w48); //  
VLG nmos #(1) nmos_1_35_75(w49,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_76(w50,vdd,Y2); //  
VLG pmos #(2) pmos_3_37_77(w50,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_78(w50,w49,Y2); //  
VLG nmos #(1) nmos_5_39_79(w35,vss,w50); //  
VLG pmos #(1) pmos_6_40_80(w35,vdd,w50); //  
VLG pmos #(1) pmos_1_1_81(w52,vdd,w51); //  
VLG nmos #(2) nmos_2_2_82(w53,vss,w51); //  
VLG nmos #(2) nmos_3_3_83(w53,vss,w54); //  
VLG pmos #(2) pmos_4_4_84(w53,w52,w54); //  
VLG nmos #(2) nmos_5_5_85(w55,vss,w53); //  
VLG pmos #(2) pmos_6_6_86(w55,vdd,w53); //  
VLG pmos #(1) pmos_1_1_7_87(w57,vdd,w56); //  
VLG nmos #(2) nmos_2_2_8_88(w58,vss,w56); //  
VLG nmos #(2) nmos_3_3_9_89(w58,vss,w59); //  
VLG pmos #(2) pmos_4_4_10_90(w58,w57,w59); //  
VLG nmos #(1) nmos_5_5_11_91(PP1,vss,w58); //  
VLG pmos #(1) pmos_6_6_12_92(PP1,vdd,w58); //  
VLG pmos #(1) pmos_1_7_13_93(w60,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_94(w60,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_95(w61,vss,w60); //  
VLG pmos #(2) pmos_2_10_16_96(w62,vdd,w55); //  
VLG pmos #(2) pmos_3_11_17_97(w62,vdd,w60); //  
VLG nmos #(2) nmos_4_12_18_98(w62,w61,w55); //  
VLG nmos #(1) nmos_5_13_19_99(w56,vss,w62); //  
VLG pmos #(1) pmos_6_14_20_100(w56,vdd,w62); //  
VLG pmos #(1) pmos_1_15_21_101(w63,vdd,w55); //  
VLG nmos #(1) nmos_2_16_22_102(w63,vss,w55); //  
VLG nmos #(1) nmos_1_17_23_103(w64,vss,w63); //  
VLG pmos #(2) pmos_2_18_24_104(w65,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_105(w65,vdd,w63); //  
VLG nmos #(2) nmos_4_20_26_106(w65,w64,NEG); //  
VLG nmos #(1) nmos_5_21_27_107(w59,vss,w65); //  
VLG pmos #(1) pmos_6_22_28_108(w59,vdd,w65); //  
VLG nmos #(1) nmos_1_29_109(w66,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_110(w67,vdd,Y0); //  
VLG pmos #(2) pmos_3_31_111(w67,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_112(w67,w66,Y0); //  
VLG nmos #(1) nmos_5_33_113(w51,vss,w67); //  
VLG pmos #(1) pmos_6_34_114(w51,vdd,w67); //  
VLG nmos #(1) nmos_1_35_115(w68,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_116(w69,vdd,Y1); //  
VLG pmos #(2) pmos_3_37_117(w69,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_118(w69,w68,Y1); //  
VLG nmos #(1) nmos_5_39_119(w54,vss,w69); //  
VLG pmos #(1) pmos_6_40_120(w54,vdd,w69); //  
VLG pmos #(1) pmos_1_1_121(w71,vdd,w70); //  
VLG nmos #(2) nmos_2_2_122(w72,vss,w70); //  
VLG nmos #(2) nmos_3_3_123(w72,vss,w73); //  
VLG pmos #(2) pmos_4_4_124(w72,w71,w73); //  
VLG nmos #(2) nmos_5_5_125(w74,vss,w72); //  
VLG pmos #(2) pmos_6_6_126(w74,vdd,w72); //  
VLG pmos #(1) pmos_1_1_7_127(w76,vdd,w75); //  
VLG nmos #(2) nmos_2_2_8_128(w77,vss,w75); //  
VLG nmos #(2) nmos_3_3_9_129(w77,vss,w78); //  
VLG pmos #(2) pmos_4_4_10_130(w77,w76,w78); //  
VLG nmos #(1) nmos_5_5_11_131(PP0,vss,w77); //  
VLG pmos #(1) pmos_6_6_12_132(PP0,vdd,w77); //  
VLG pmos #(1) pmos_1_7_13_133(w79,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_134(w79,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_135(w80,vss,w79); //  
VLG pmos #(2) pmos_2_10_16_136(w81,vdd,w74); //  
VLG pmos #(2) pmos_3_11_17_137(w81,vdd,w79); //  
VLG nmos #(2) nmos_4_12_18_138(w81,w80,w74); //  
VLG nmos #(1) nmos_5_13_19_139(w75,vss,w81); //  
VLG pmos #(1) pmos_6_14_20_140(w75,vdd,w81); //  
VLG pmos #(1) pmos_1_15_21_141(w82,vdd,w74); //  
VLG nmos #(1) nmos_2_16_22_142(w82,vss,w74); //  
VLG nmos #(1) nmos_1_17_23_143(w83,vss,w82); //  
VLG pmos #(2) pmos_2_18_24_144(w84,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_145(w84,vdd,w82); //  
VLG nmos #(2) nmos_4_20_26_146(w84,w83,NEG); //  
VLG nmos #(1) nmos_5_21_27_147(w78,vss,w84); //  
VLG pmos #(1) pmos_6_22_28_148(w78,vdd,w84); //  
VLG nmos #(1) nmos_1_29_149(w85,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_150(w86,vdd,vss); //  
VLG pmos #(2) pmos_3_31_151(w86,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_152(w86,w85,vss); //  
VLG nmos #(1) nmos_5_33_153(w70,vss,w86); //  
VLG pmos #(1) pmos_6_34_154(w70,vdd,w86); //  
VLG nmos #(1) nmos_1_35_155(w87,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_156(w88,vdd,Y0); //  
VLG pmos #(2) pmos_3_37_157(w88,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_158(w88,w87,Y0); //  
VLG nmos #(1) nmos_5_39_159(w73,vss,w88); //  
VLG pmos #(1) pmos_6_40_160(w73,vdd,w88); //  
VLG endmodule
FSYM
SYM  #vss
BB(200,7,210,15)
TITLE 204 12  #vss
MODEL 0
PROP                                                                                                                                    
REC(200,5,0,0,b)
VIS 0
PIN(205,5,0.000,0.000)vss
LIG(205,5,205,10)
LIG(200,10,210,10)
LIG(200,13,202,10)
LIG(202,13,204,10)
LIG(204,13,206,10)
LIG(206,13,208,10)
FSYM
SYM  #BoothDecoder
BB(-25,10,35,70)
TITLE 42 20  #BoothDecoder
MODEL 6000
PROP                                                                                                                                    
REC(-20,15,50,50,r)
VIS 5
PIN(-5,10,0.000,0.000)Y3
PIN(5,10,0.000,0.000)Y2
PIN(15,10,0.000,0.000)Y1
PIN(25,10,0.000,0.000)Y0
PIN(-25,15,0.000,0.000)SINGLE
PIN(-25,35,0.000,0.000)DOUBLE
PIN(-25,55,0.000,0.000)NEG
PIN(-5,70,0.006,0.030)PP3
PIN(15,70,0.006,0.012)PP1
PIN(25,70,0.006,0.012)PP0
PIN(5,70,0.006,0.012)PP2
LIG(-5,10,-5,15)
LIG(5,10,5,15)
LIG(15,10,15,15)
LIG(25,10,25,15)
LIG(-20,15,-25,15)
LIG(-20,35,-25,35)
LIG(-20,55,-25,55)
LIG(-5,65,-5,70)
LIG(15,65,15,70)
LIG(25,65,25,70)
LIG(5,65,5,70)
LIG(30,15,-20,15)
LIG(30,15,30,65)
LIG(30,65,-20,65)
LIG(-20,65,-20,15)
VLG module BoothDecoder( Y3,Y2,Y1,Y0,SINGLE,DOUBLE,NEG,PP3,
VLG PP1,PP0,PP2);
VLG input Y3,Y2,Y1,Y0,SINGLE,DOUBLE,NEG;
VLG output PP3,PP1,PP0,PP2;
VLG wire w13,w14,w15,w16,w17,w18,w19,w20;
VLG wire w21,w22,w23,w24,w25,w26,w27,w28;
VLG wire w29,w30,w31,w32,w33,w34,w35,w36;
VLG wire w37,w38,w39,w40,w41,w42,w43,w44;
VLG wire w45,w46,w47,w48,w49,w50,w51,w52;
VLG wire w53,w54,w55,w56,w57,w58,w59,w60;
VLG wire w61,w62,w63,w64,w65,w66,w67,w68;
VLG wire w69,w70,w71,w72,w73,w74,w75,w76;
VLG wire w77,w78,w79,w80,w81,w82,w83,w84;
VLG wire w85,w86,w87,w88;
VLG pmos #(1) pmos_1_1_1(w14,vdd,w13); //  
VLG nmos #(2) nmos_2_2_2(w15,vss,w13); //  
VLG nmos #(2) nmos_3_3_3(w15,vss,w16); //  
VLG pmos #(2) pmos_4_4_4(w15,w14,w16); //  
VLG nmos #(2) nmos_5_5_5(w17,vss,w15); //  
VLG pmos #(2) pmos_6_6_6(w17,vdd,w15); //  
VLG pmos #(1) pmos_1_1_7_7(w19,vdd,w18); //  
VLG nmos #(2) nmos_2_2_8_8(w20,vss,w18); //  
VLG nmos #(2) nmos_3_3_9_9(w20,vss,w21); //  
VLG pmos #(2) pmos_4_4_10_10(w20,w19,w21); //  
VLG nmos #(1) nmos_5_5_11_11(PP3,vss,w20); //  
VLG pmos #(1) pmos_6_6_12_12(PP3,vdd,w20); //  
VLG pmos #(1) pmos_1_7_13_13(w22,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_14(w22,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_15(w23,vss,w22); //  
VLG pmos #(2) pmos_2_10_16_16(w24,vdd,w17); //  
VLG pmos #(2) pmos_3_11_17_17(w24,vdd,w22); //  
VLG nmos #(2) nmos_4_12_18_18(w24,w23,w17); //  
VLG nmos #(1) nmos_5_13_19_19(w18,vss,w24); //  
VLG pmos #(1) pmos_6_14_20_20(w18,vdd,w24); //  
VLG pmos #(1) pmos_1_15_21_21(w25,vdd,w17); //  
VLG nmos #(1) nmos_2_16_22_22(w25,vss,w17); //  
VLG nmos #(1) nmos_1_17_23_23(w26,vss,w25); //  
VLG pmos #(2) pmos_2_18_24_24(w27,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_25(w27,vdd,w25); //  
VLG nmos #(2) nmos_4_20_26_26(w27,w26,NEG); //  
VLG nmos #(1) nmos_5_21_27_27(w21,vss,w27); //  
VLG pmos #(1) pmos_6_22_28_28(w21,vdd,w27); //  
VLG nmos #(1) nmos_1_29_29(w28,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_30(w29,vdd,Y2); //  
VLG pmos #(2) pmos_3_31_31(w29,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_32(w29,w28,Y2); //  
VLG nmos #(1) nmos_5_33_33(w13,vss,w29); //  
VLG pmos #(1) pmos_6_34_34(w13,vdd,w29); //  
VLG nmos #(1) nmos_1_35_35(w30,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_36(w31,vdd,Y3); //  
VLG pmos #(2) pmos_3_37_37(w31,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_38(w31,w30,Y3); //  
VLG nmos #(1) nmos_5_39_39(w16,vss,w31); //  
VLG pmos #(1) pmos_6_40_40(w16,vdd,w31); //  
VLG pmos #(1) pmos_1_1_41(w33,vdd,w32); //  
VLG nmos #(2) nmos_2_2_42(w34,vss,w32); //  
VLG nmos #(2) nmos_3_3_43(w34,vss,w35); //  
VLG pmos #(2) pmos_4_4_44(w34,w33,w35); //  
VLG nmos #(2) nmos_5_5_45(w36,vss,w34); //  
VLG pmos #(2) pmos_6_6_46(w36,vdd,w34); //  
VLG pmos #(1) pmos_1_1_7_47(w38,vdd,w37); //  
VLG nmos #(2) nmos_2_2_8_48(w39,vss,w37); //  
VLG nmos #(2) nmos_3_3_9_49(w39,vss,w40); //  
VLG pmos #(2) pmos_4_4_10_50(w39,w38,w40); //  
VLG nmos #(1) nmos_5_5_11_51(PP2,vss,w39); //  
VLG pmos #(1) pmos_6_6_12_52(PP2,vdd,w39); //  
VLG pmos #(1) pmos_1_7_13_53(w41,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_54(w41,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_55(w42,vss,w41); //  
VLG pmos #(2) pmos_2_10_16_56(w43,vdd,w36); //  
VLG pmos #(2) pmos_3_11_17_57(w43,vdd,w41); //  
VLG nmos #(2) nmos_4_12_18_58(w43,w42,w36); //  
VLG nmos #(1) nmos_5_13_19_59(w37,vss,w43); //  
VLG pmos #(1) pmos_6_14_20_60(w37,vdd,w43); //  
VLG pmos #(1) pmos_1_15_21_61(w44,vdd,w36); //  
VLG nmos #(1) nmos_2_16_22_62(w44,vss,w36); //  
VLG nmos #(1) nmos_1_17_23_63(w45,vss,w44); //  
VLG pmos #(2) pmos_2_18_24_64(w46,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_65(w46,vdd,w44); //  
VLG nmos #(2) nmos_4_20_26_66(w46,w45,NEG); //  
VLG nmos #(1) nmos_5_21_27_67(w40,vss,w46); //  
VLG pmos #(1) pmos_6_22_28_68(w40,vdd,w46); //  
VLG nmos #(1) nmos_1_29_69(w47,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_70(w48,vdd,Y1); //  
VLG pmos #(2) pmos_3_31_71(w48,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_72(w48,w47,Y1); //  
VLG nmos #(1) nmos_5_33_73(w32,vss,w48); //  
VLG pmos #(1) pmos_6_34_74(w32,vdd,w48); //  
VLG nmos #(1) nmos_1_35_75(w49,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_76(w50,vdd,Y2); //  
VLG pmos #(2) pmos_3_37_77(w50,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_78(w50,w49,Y2); //  
VLG nmos #(1) nmos_5_39_79(w35,vss,w50); //  
VLG pmos #(1) pmos_6_40_80(w35,vdd,w50); //  
VLG pmos #(1) pmos_1_1_81(w52,vdd,w51); //  
VLG nmos #(2) nmos_2_2_82(w53,vss,w51); //  
VLG nmos #(2) nmos_3_3_83(w53,vss,w54); //  
VLG pmos #(2) pmos_4_4_84(w53,w52,w54); //  
VLG nmos #(2) nmos_5_5_85(w55,vss,w53); //  
VLG pmos #(2) pmos_6_6_86(w55,vdd,w53); //  
VLG pmos #(1) pmos_1_1_7_87(w57,vdd,w56); //  
VLG nmos #(2) nmos_2_2_8_88(w58,vss,w56); //  
VLG nmos #(2) nmos_3_3_9_89(w58,vss,w59); //  
VLG pmos #(2) pmos_4_4_10_90(w58,w57,w59); //  
VLG nmos #(1) nmos_5_5_11_91(PP1,vss,w58); //  
VLG pmos #(1) pmos_6_6_12_92(PP1,vdd,w58); //  
VLG pmos #(1) pmos_1_7_13_93(w60,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_94(w60,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_95(w61,vss,w60); //  
VLG pmos #(2) pmos_2_10_16_96(w62,vdd,w55); //  
VLG pmos #(2) pmos_3_11_17_97(w62,vdd,w60); //  
VLG nmos #(2) nmos_4_12_18_98(w62,w61,w55); //  
VLG nmos #(1) nmos_5_13_19_99(w56,vss,w62); //  
VLG pmos #(1) pmos_6_14_20_100(w56,vdd,w62); //  
VLG pmos #(1) pmos_1_15_21_101(w63,vdd,w55); //  
VLG nmos #(1) nmos_2_16_22_102(w63,vss,w55); //  
VLG nmos #(1) nmos_1_17_23_103(w64,vss,w63); //  
VLG pmos #(2) pmos_2_18_24_104(w65,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_105(w65,vdd,w63); //  
VLG nmos #(2) nmos_4_20_26_106(w65,w64,NEG); //  
VLG nmos #(1) nmos_5_21_27_107(w59,vss,w65); //  
VLG pmos #(1) pmos_6_22_28_108(w59,vdd,w65); //  
VLG nmos #(1) nmos_1_29_109(w66,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_110(w67,vdd,Y0); //  
VLG pmos #(2) pmos_3_31_111(w67,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_112(w67,w66,Y0); //  
VLG nmos #(1) nmos_5_33_113(w51,vss,w67); //  
VLG pmos #(1) pmos_6_34_114(w51,vdd,w67); //  
VLG nmos #(1) nmos_1_35_115(w68,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_116(w69,vdd,Y1); //  
VLG pmos #(2) pmos_3_37_117(w69,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_118(w69,w68,Y1); //  
VLG nmos #(1) nmos_5_39_119(w54,vss,w69); //  
VLG pmos #(1) pmos_6_40_120(w54,vdd,w69); //  
VLG pmos #(1) pmos_1_1_121(w71,vdd,w70); //  
VLG nmos #(2) nmos_2_2_122(w72,vss,w70); //  
VLG nmos #(2) nmos_3_3_123(w72,vss,w73); //  
VLG pmos #(2) pmos_4_4_124(w72,w71,w73); //  
VLG nmos #(2) nmos_5_5_125(w74,vss,w72); //  
VLG pmos #(2) pmos_6_6_126(w74,vdd,w72); //  
VLG pmos #(1) pmos_1_1_7_127(w76,vdd,w75); //  
VLG nmos #(2) nmos_2_2_8_128(w77,vss,w75); //  
VLG nmos #(2) nmos_3_3_9_129(w77,vss,w78); //  
VLG pmos #(2) pmos_4_4_10_130(w77,w76,w78); //  
VLG nmos #(1) nmos_5_5_11_131(PP0,vss,w77); //  
VLG pmos #(1) pmos_6_6_12_132(PP0,vdd,w77); //  
VLG pmos #(1) pmos_1_7_13_133(w79,vdd,NEG); //  
VLG nmos #(1) nmos_2_8_14_134(w79,vss,NEG); //  
VLG nmos #(1) nmos_1_9_15_135(w80,vss,w79); //  
VLG pmos #(2) pmos_2_10_16_136(w81,vdd,w74); //  
VLG pmos #(2) pmos_3_11_17_137(w81,vdd,w79); //  
VLG nmos #(2) nmos_4_12_18_138(w81,w80,w74); //  
VLG nmos #(1) nmos_5_13_19_139(w75,vss,w81); //  
VLG pmos #(1) pmos_6_14_20_140(w75,vdd,w81); //  
VLG pmos #(1) pmos_1_15_21_141(w82,vdd,w74); //  
VLG nmos #(1) nmos_2_16_22_142(w82,vss,w74); //  
VLG nmos #(1) nmos_1_17_23_143(w83,vss,w82); //  
VLG pmos #(2) pmos_2_18_24_144(w84,vdd,NEG); //  
VLG pmos #(2) pmos_3_19_25_145(w84,vdd,w82); //  
VLG nmos #(2) nmos_4_20_26_146(w84,w83,NEG); //  
VLG nmos #(1) nmos_5_21_27_147(w78,vss,w84); //  
VLG pmos #(1) pmos_6_22_28_148(w78,vdd,w84); //  
VLG nmos #(1) nmos_1_29_149(w85,vss,DOUBLE); //  
VLG pmos #(2) pmos_2_30_150(w86,vdd,vss); //  
VLG pmos #(2) pmos_3_31_151(w86,vdd,DOUBLE); //  
VLG nmos #(2) nmos_4_32_152(w86,w85,vss); //  
VLG nmos #(1) nmos_5_33_153(w70,vss,w86); //  
VLG pmos #(1) pmos_6_34_154(w70,vdd,w86); //  
VLG nmos #(1) nmos_1_35_155(w87,vss,SINGLE); //  
VLG pmos #(2) pmos_2_36_156(w88,vdd,Y0); //  
VLG pmos #(2) pmos_3_37_157(w88,vdd,SINGLE); //  
VLG nmos #(2) nmos_4_38_158(w88,w87,Y0); //  
VLG nmos #(1) nmos_5_39_159(w73,vss,w88); //  
VLG pmos #(1) pmos_6_40_160(w73,vdd,w88); //  
VLG endmodule
FSYM
SYM  #sym3
BB(50,10,190,50)
TITLE 197 20  #RCA6
MODEL 6000
PROP                                                                                                                                    
REC(55,15,130,30,r)
VIS 5
PIN(60,10,0.000,0.000)A5
PIN(120,10,0.000,0.000)B5
PIN(130,10,0.000,0.000)B4
PIN(80,10,0.000,0.000)A3
PIN(140,10,0.000,0.000)B3
PIN(90,10,0.000,0.000)A2
PIN(150,10,0.000,0.000)B2
PIN(170,10,0.000,0.000)B0
PIN(180,10,0.000,0.000)Cin
PIN(70,10,0.000,0.000)A4
PIN(100,10,0.000,0.000)A1
PIN(160,10,0.000,0.000)B1
PIN(110,10,0.000,0.000)A0
PIN(70,50,0.006,0.003)Cout
PIN(130,50,0.006,0.030)S5
PIN(140,50,0.006,0.012)S4
PIN(150,50,0.006,0.012)S3
PIN(180,50,0.006,0.005)S0
PIN(160,50,0.006,0.012)S2
PIN(170,50,0.006,0.005)S1
LIG(60,10,60,15)
LIG(120,10,120,15)
LIG(130,10,130,15)
LIG(80,10,80,15)
LIG(140,10,140,15)
LIG(90,10,90,15)
LIG(150,10,150,15)
LIG(170,10,170,15)
LIG(180,10,180,15)
LIG(70,10,70,15)
LIG(100,10,100,15)
LIG(160,10,160,15)
LIG(110,10,110,15)
LIG(70,45,70,50)
LIG(130,45,130,50)
LIG(140,45,140,50)
LIG(150,45,150,50)
LIG(180,45,180,50)
LIG(160,45,160,50)
LIG(170,45,170,50)
LIG(185,15,55,15)
LIG(185,15,185,45)
LIG(185,45,55,45)
LIG(55,45,55,15)
VLG module sym3( A5,B5,B4,A3,B3,A2,B2,B0,
VLG Cin,A4,A1,B1,A0,Cout,S5,S4,
VLG S3,S0,S2,S1);
VLG input A5,B5,B4,A3,B3,A2,B2,B0;
VLG input Cin,A4,A1,B1,A0;
VLG output Cout,S5,S4,S3,S0,S2,S1;
VLG wire w9,w10,w16,w21,w26,w27,w28,w29;
VLG wire w30,w31,w32,w33,w34,w35,w36,w37;
VLG wire w38,w39,w40,w41,w42,w43,w44,w45;
VLG wire w46,w47,w48,w49,w50,w51,w52,w53;
VLG wire w54,w55,w56,w57,w58,w59,w60,w61;
VLG wire w62,w63,w64,w65,w66,w67,w68,w69;
VLG wire w70,w71,w72,w73,w74,w75,w76,w77;
VLG wire w78,w79,w80,w81,w82,w83,w84,w85;
VLG wire w86,w87,w88,w89,w90,w91,w92,w93;
VLG wire w94,w95,w96,w97,w98,w99,w100,w101;
VLG wire w102,w103,w104,w105,w106,w107,w108,w109;
VLG wire w110,w111,w112,w113,w114,w115,w116,w117;
VLG wire w118,w119,w120,w121,w122,w123,w124,w125;
VLG wire w126,w127,w128,w129,w130,w131,w132,w133;
VLG wire w134,w135,w136,w137,w138,w139,w140,w141;
VLG wire w142,w143,w144,w145,w146,w147,w148,w149;
VLG wire w150,w151,w152,w153,w154,w155,w156,w157;
VLG wire w158,w159,w160,w161,w162,w163,w164,w165;
VLG wire w166,w167,w168,w169,w170,w171,w172,w173;
VLG wire w174,w175,w176,w177,w178,w179,w180,w181;
VLG wire w182,w183,w184,w185,w186,w187,w188,w189;
VLG wire w190,w191,w192,w193,w194,w195,w196,w197;
VLG wire w198,w199,w200;
VLG pmos #(1) pmos_1_1_1_1_1(w28,vdd,w27); //  
VLG nmos #(2) nmos_2_2_2_2_2(w29,vss,w27); //  
VLG nmos #(2) nmos_3_3_3_3_3(w29,vss,w30); //  
VLG pmos #(2) pmos_4_4_4_4_4(w29,w28,w30); //  
VLG nmos #(1) nmos_5_5_5_5_5(S3,vss,w29); //  
VLG pmos #(1) pmos_6_6_6_6_6(S3,vdd,w29); //  
VLG pmos #(1) pmos_1_7_7_7_7(w32,vdd,w31); //  
VLG nmos #(1) nmos_2_8_8_8_8(w32,vss,w31); //  
VLG nmos #(1) nmos_1_9_9_9_9(w33,vss,w32); //  
VLG pmos #(2) pmos_2_10_10_10_10(w34,vdd,w9); //  
VLG pmos #(2) pmos_3_11_11_11_11(w34,vdd,w32); //  
VLG nmos #(2) nmos_4_12_12_12_12(w34,w33,w9); //  
VLG nmos #(1) nmos_5_13_13_13_13(w27,vss,w34); //  
VLG pmos #(1) pmos_6_14_14_14_14(w27,vdd,w34); //  
VLG pmos #(1) pmos_1_15_15_15_15(w35,vdd,w9); //  
VLG nmos #(1) nmos_2_16_16_16_16(w35,vss,w9); //  
VLG nmos #(1) nmos_1_17_17_17_17(w36,vss,w35); //  
VLG pmos #(2) pmos_2_18_18_18_18(w37,vdd,w31); //  
VLG pmos #(2) pmos_3_19_19_19_19(w37,vdd,w35); //  
VLG nmos #(2) nmos_4_20_20_20_20(w37,w36,w31); //  
VLG nmos #(1) nmos_5_21_21_21_21(w30,vss,w37); //  
VLG pmos #(1) pmos_6_22_22_22_22(w30,vdd,w37); //  
VLG nmos #(1) nmos_1_23_23_23(w38,vss,w9); //  
VLG pmos #(2) pmos_2_24_24_24(w39,vdd,w31); //  
VLG pmos #(2) pmos_3_25_25_25(w39,vdd,w9); //  
VLG nmos #(2) nmos_4_26_26_26(w39,w38,w31); //  
VLG nmos #(1) nmos_5_27_27_27(w40,vss,w39); //  
VLG pmos #(1) pmos_6_28_28_28(w40,vdd,w39); //  
VLG pmos #(1) pmos_1_1_1_29_29(w42,vdd,w41); //  
VLG nmos #(2) nmos_2_2_2_30_30(w43,vss,w41); //  
VLG nmos #(2) nmos_3_3_3_31_31(w43,vss,w44); //  
VLG pmos #(2) pmos_4_4_4_32_32(w43,w42,w44); //  
VLG nmos #(4) nmos_5_5_5_33_33(w31,vss,w43); //  
VLG pmos #(4) pmos_6_6_6_34_34(w31,vdd,w43); //  
VLG pmos #(1) pmos_1_7_7_35_35(w45,vdd,A3); //  
VLG nmos #(1) nmos_2_8_8_36_36(w45,vss,A3); //  
VLG nmos #(1) nmos_1_9_9_37_37(w46,vss,w45); //  
VLG pmos #(2) pmos_2_10_10_38_38(w47,vdd,B3); //  
VLG pmos #(2) pmos_3_11_11_39_39(w47,vdd,w45); //  
VLG nmos #(2) nmos_4_12_12_40_40(w47,w46,B3); //  
VLG nmos #(1) nmos_5_13_13_41_41(w41,vss,w47); //  
VLG pmos #(1) pmos_6_14_14_42_42(w41,vdd,w47); //  
VLG pmos #(1) pmos_1_15_15_43_43(w48,vdd,B3); //  
VLG nmos #(1) nmos_2_16_16_44_44(w48,vss,B3); //  
VLG nmos #(1) nmos_1_17_17_45_45(w49,vss,w48); //  
VLG pmos #(2) pmos_2_18_18_46_46(w50,vdd,A3); //  
VLG pmos #(2) pmos_3_19_19_47_47(w50,vdd,w48); //  
VLG nmos #(2) nmos_4_20_20_48_48(w50,w49,A3); //  
VLG nmos #(1) nmos_5_21_21_49_49(w44,vss,w50); //  
VLG pmos #(1) pmos_6_22_22_50_50(w44,vdd,w50); //  
VLG nmos #(1) nmos_1_23_51_51(w51,vss,B3); //  
VLG pmos #(2) pmos_2_24_52_52(w52,vdd,A3); //  
VLG pmos #(2) pmos_3_25_53_53(w52,vdd,B3); //  
VLG nmos #(2) nmos_4_26_54_54(w52,w51,A3); //  
VLG nmos #(1) nmos_5_27_55_55(w53,vss,w52); //  
VLG pmos #(1) pmos_6_28_56_56(w53,vdd,w52); //  
VLG pmos #(1) pmos_1_57_57(w54,vdd,w53); //  
VLG nmos #(2) nmos_2_58_58(w55,vss,w53); //  
VLG nmos #(2) nmos_3_59_59(w55,vss,w40); //  
VLG pmos #(2) pmos_4_60_60(w55,w54,w40); //  
VLG nmos #(3) nmos_5_61_61(w10,vss,w55); //  
VLG pmos #(3) pmos_6_62_62(w10,vdd,w55); //  
VLG pmos #(1) pmos_1_1_1_1_63(w57,vdd,w56); //  
VLG nmos #(2) nmos_2_2_2_2_64(w58,vss,w56); //  
VLG nmos #(2) nmos_3_3_3_3_65(w58,vss,w59); //  
VLG pmos #(2) pmos_4_4_4_4_66(w58,w57,w59); //  
VLG nmos #(1) nmos_5_5_5_5_67(S0,vss,w58); //  
VLG pmos #(1) pmos_6_6_6_6_68(S0,vdd,w58); //  
VLG pmos #(1) pmos_1_7_7_7_69(w61,vdd,w60); //  
VLG nmos #(1) nmos_2_8_8_8_70(w61,vss,w60); //  
VLG nmos #(1) nmos_1_9_9_9_71(w62,vss,w61); //  
VLG pmos #(2) pmos_2_10_10_10_72(w63,vdd,Cin); //  
VLG pmos #(2) pmos_3_11_11_11_73(w63,vdd,w61); //  
VLG nmos #(2) nmos_4_12_12_12_74(w63,w62,Cin); //  
VLG nmos #(1) nmos_5_13_13_13_75(w56,vss,w63); //  
VLG pmos #(1) pmos_6_14_14_14_76(w56,vdd,w63); //  
VLG pmos #(1) pmos_1_15_15_15_77(w64,vdd,Cin); //  
VLG nmos #(1) nmos_2_16_16_16_78(w64,vss,Cin); //  
VLG nmos #(1) nmos_1_17_17_17_79(w65,vss,w64); //  
VLG pmos #(2) pmos_2_18_18_18_80(w66,vdd,w60); //  
VLG pmos #(2) pmos_3_19_19_19_81(w66,vdd,w64); //  
VLG nmos #(2) nmos_4_20_20_20_82(w66,w65,w60); //  
VLG nmos #(1) nmos_5_21_21_21_83(w59,vss,w66); //  
VLG pmos #(1) pmos_6_22_22_22_84(w59,vdd,w66); //  
VLG nmos #(1) nmos_1_23_23_85(w67,vss,Cin); //  
VLG pmos #(2) pmos_2_24_24_86(w68,vdd,w60); //  
VLG pmos #(2) pmos_3_25_25_87(w68,vdd,Cin); //  
VLG nmos #(2) nmos_4_26_26_88(w68,w67,w60); //  
VLG nmos #(1) nmos_5_27_27_89(w69,vss,w68); //  
VLG pmos #(1) pmos_6_28_28_90(w69,vdd,w68); //  
VLG pmos #(1) pmos_1_1_1_29_91(w71,vdd,w70); //  
VLG nmos #(2) nmos_2_2_2_30_92(w72,vss,w70); //  
VLG nmos #(2) nmos_3_3_3_31_93(w72,vss,w73); //  
VLG pmos #(2) pmos_4_4_4_32_94(w72,w71,w73); //  
VLG nmos #(4) nmos_5_5_5_33_95(w60,vss,w72); //  
VLG pmos #(4) pmos_6_6_6_34_96(w60,vdd,w72); //  
VLG pmos #(1) pmos_1_7_7_35_97(w74,vdd,A0); //  
VLG nmos #(1) nmos_2_8_8_36_98(w74,vss,A0); //  
VLG nmos #(1) nmos_1_9_9_37_99(w75,vss,w74); //  
VLG pmos #(2) pmos_2_10_10_38_100(w76,vdd,B0); //  
VLG pmos #(2) pmos_3_11_11_39_101(w76,vdd,w74); //  
VLG nmos #(2) nmos_4_12_12_40_102(w76,w75,B0); //  
VLG nmos #(1) nmos_5_13_13_41_103(w70,vss,w76); //  
VLG pmos #(1) pmos_6_14_14_42_104(w70,vdd,w76); //  
VLG pmos #(1) pmos_1_15_15_43_105(w77,vdd,B0); //  
VLG nmos #(1) nmos_2_16_16_44_106(w77,vss,B0); //  
VLG nmos #(1) nmos_1_17_17_45_107(w78,vss,w77); //  
VLG pmos #(2) pmos_2_18_18_46_108(w79,vdd,A0); //  
VLG pmos #(2) pmos_3_19_19_47_109(w79,vdd,w77); //  
VLG nmos #(2) nmos_4_20_20_48_110(w79,w78,A0); //  
VLG nmos #(1) nmos_5_21_21_49_111(w73,vss,w79); //  
VLG pmos #(1) pmos_6_22_22_50_112(w73,vdd,w79); //  
VLG nmos #(1) nmos_1_23_51_113(w80,vss,B0); //  
VLG pmos #(2) pmos_2_24_52_114(w81,vdd,A0); //  
VLG pmos #(2) pmos_3_25_53_115(w81,vdd,B0); //  
VLG nmos #(2) nmos_4_26_54_116(w81,w80,A0); //  
VLG nmos #(1) nmos_5_27_55_117(w82,vss,w81); //  
VLG pmos #(1) pmos_6_28_56_118(w82,vdd,w81); //  
VLG pmos #(1) pmos_1_57_119(w83,vdd,w82); //  
VLG nmos #(2) nmos_2_58_120(w84,vss,w82); //  
VLG nmos #(2) nmos_3_59_121(w84,vss,w69); //  
VLG pmos #(2) pmos_4_60_122(w84,w83,w69); //  
VLG nmos #(3) nmos_5_61_123(w16,vss,w84); //  
VLG pmos #(3) pmos_6_62_124(w16,vdd,w84); //  
VLG pmos #(1) pmos_1_1_1_1_125(w86,vdd,w85); //  
VLG nmos #(2) nmos_2_2_2_2_126(w87,vss,w85); //  
VLG nmos #(2) nmos_3_3_3_3_127(w87,vss,w88); //  
VLG pmos #(2) pmos_4_4_4_4_128(w87,w86,w88); //  
VLG nmos #(1) nmos_5_5_5_5_129(S1,vss,w87); //  
VLG pmos #(1) pmos_6_6_6_6_130(S1,vdd,w87); //  
VLG pmos #(1) pmos_1_7_7_7_131(w90,vdd,w89); //  
VLG nmos #(1) nmos_2_8_8_8_132(w90,vss,w89); //  
VLG nmos #(1) nmos_1_9_9_9_133(w91,vss,w90); //  
VLG pmos #(2) pmos_2_10_10_10_134(w92,vdd,w16); //  
VLG pmos #(2) pmos_3_11_11_11_135(w92,vdd,w90); //  
VLG nmos #(2) nmos_4_12_12_12_136(w92,w91,w16); //  
VLG nmos #(1) nmos_5_13_13_13_137(w85,vss,w92); //  
VLG pmos #(1) pmos_6_14_14_14_138(w85,vdd,w92); //  
VLG pmos #(1) pmos_1_15_15_15_139(w93,vdd,w16); //  
VLG nmos #(1) nmos_2_16_16_16_140(w93,vss,w16); //  
VLG nmos #(1) nmos_1_17_17_17_141(w94,vss,w93); //  
VLG pmos #(2) pmos_2_18_18_18_142(w95,vdd,w89); //  
VLG pmos #(2) pmos_3_19_19_19_143(w95,vdd,w93); //  
VLG nmos #(2) nmos_4_20_20_20_144(w95,w94,w89); //  
VLG nmos #(1) nmos_5_21_21_21_145(w88,vss,w95); //  
VLG pmos #(1) pmos_6_22_22_22_146(w88,vdd,w95); //  
VLG nmos #(1) nmos_1_23_23_147(w96,vss,w16); //  
VLG pmos #(2) pmos_2_24_24_148(w97,vdd,w89); //  
VLG pmos #(2) pmos_3_25_25_149(w97,vdd,w16); //  
VLG nmos #(2) nmos_4_26_26_150(w97,w96,w89); //  
VLG nmos #(1) nmos_5_27_27_151(w98,vss,w97); //  
VLG pmos #(1) pmos_6_28_28_152(w98,vdd,w97); //  
VLG pmos #(1) pmos_1_1_1_29_153(w100,vdd,w99); //  
VLG nmos #(2) nmos_2_2_2_30_154(w101,vss,w99); //  
VLG nmos #(2) nmos_3_3_3_31_155(w101,vss,w102); //  
VLG pmos #(2) pmos_4_4_4_32_156(w101,w100,w102); //  
VLG nmos #(4) nmos_5_5_5_33_157(w89,vss,w101); //  
VLG pmos #(4) pmos_6_6_6_34_158(w89,vdd,w101); //  
VLG pmos #(1) pmos_1_7_7_35_159(w103,vdd,A1); //  
VLG nmos #(1) nmos_2_8_8_36_160(w103,vss,A1); //  
VLG nmos #(1) nmos_1_9_9_37_161(w104,vss,w103); //  
VLG pmos #(2) pmos_2_10_10_38_162(w105,vdd,B1); //  
VLG pmos #(2) pmos_3_11_11_39_163(w105,vdd,w103); //  
VLG nmos #(2) nmos_4_12_12_40_164(w105,w104,B1); //  
VLG nmos #(1) nmos_5_13_13_41_165(w99,vss,w105); //  
VLG pmos #(1) pmos_6_14_14_42_166(w99,vdd,w105); //  
VLG pmos #(1) pmos_1_15_15_43_167(w106,vdd,B1); //  
VLG nmos #(1) nmos_2_16_16_44_168(w106,vss,B1); //  
VLG nmos #(1) nmos_1_17_17_45_169(w107,vss,w106); //  
VLG pmos #(2) pmos_2_18_18_46_170(w108,vdd,A1); //  
VLG pmos #(2) pmos_3_19_19_47_171(w108,vdd,w106); //  
VLG nmos #(2) nmos_4_20_20_48_172(w108,w107,A1); //  
VLG nmos #(1) nmos_5_21_21_49_173(w102,vss,w108); //  
VLG pmos #(1) pmos_6_22_22_50_174(w102,vdd,w108); //  
VLG nmos #(1) nmos_1_23_51_175(w109,vss,B1); //  
VLG pmos #(2) pmos_2_24_52_176(w110,vdd,A1); //  
VLG pmos #(2) pmos_3_25_53_177(w110,vdd,B1); //  
VLG nmos #(2) nmos_4_26_54_178(w110,w109,A1); //  
VLG nmos #(1) nmos_5_27_55_179(w111,vss,w110); //  
VLG pmos #(1) pmos_6_28_56_180(w111,vdd,w110); //  
VLG pmos #(1) pmos_1_57_181(w112,vdd,w111); //  
VLG nmos #(2) nmos_2_58_182(w113,vss,w111); //  
VLG nmos #(2) nmos_3_59_183(w113,vss,w98); //  
VLG pmos #(2) pmos_4_60_184(w113,w112,w98); //  
VLG nmos #(3) nmos_5_61_185(w21,vss,w113); //  
VLG pmos #(3) pmos_6_62_186(w21,vdd,w113); //  
VLG pmos #(1) pmos_1_1_1_1_187(w115,vdd,w114); //  
VLG nmos #(2) nmos_2_2_2_2_188(w116,vss,w114); //  
VLG nmos #(2) nmos_3_3_3_3_189(w116,vss,w117); //  
VLG pmos #(2) pmos_4_4_4_4_190(w116,w115,w117); //  
VLG nmos #(1) nmos_5_5_5_5_191(S2,vss,w116); //  
VLG pmos #(1) pmos_6_6_6_6_192(S2,vdd,w116); //  
VLG pmos #(1) pmos_1_7_7_7_193(w119,vdd,w118); //  
VLG nmos #(1) nmos_2_8_8_8_194(w119,vss,w118); //  
VLG nmos #(1) nmos_1_9_9_9_195(w120,vss,w119); //  
VLG pmos #(2) pmos_2_10_10_10_196(w121,vdd,w21); //  
VLG pmos #(2) pmos_3_11_11_11_197(w121,vdd,w119); //  
VLG nmos #(2) nmos_4_12_12_12_198(w121,w120,w21); //  
VLG nmos #(1) nmos_5_13_13_13_199(w114,vss,w121); //  
VLG pmos #(1) pmos_6_14_14_14_200(w114,vdd,w121); //  
VLG pmos #(1) pmos_1_15_15_15_201(w122,vdd,w21); //  
VLG nmos #(1) nmos_2_16_16_16_202(w122,vss,w21); //  
VLG nmos #(1) nmos_1_17_17_17_203(w123,vss,w122); //  
VLG pmos #(2) pmos_2_18_18_18_204(w124,vdd,w118); //  
VLG pmos #(2) pmos_3_19_19_19_205(w124,vdd,w122); //  
VLG nmos #(2) nmos_4_20_20_20_206(w124,w123,w118); //  
VLG nmos #(1) nmos_5_21_21_21_207(w117,vss,w124); //  
VLG pmos #(1) pmos_6_22_22_22_208(w117,vdd,w124); //  
VLG nmos #(1) nmos_1_23_23_209(w125,vss,w21); //  
VLG pmos #(2) pmos_2_24_24_210(w126,vdd,w118); //  
VLG pmos #(2) pmos_3_25_25_211(w126,vdd,w21); //  
VLG nmos #(2) nmos_4_26_26_212(w126,w125,w118); //  
VLG nmos #(1) nmos_5_27_27_213(w127,vss,w126); //  
VLG pmos #(1) pmos_6_28_28_214(w127,vdd,w126); //  
VLG pmos #(1) pmos_1_1_1_29_215(w129,vdd,w128); //  
VLG nmos #(2) nmos_2_2_2_30_216(w130,vss,w128); //  
VLG nmos #(2) nmos_3_3_3_31_217(w130,vss,w131); //  
VLG pmos #(2) pmos_4_4_4_32_218(w130,w129,w131); //  
VLG nmos #(4) nmos_5_5_5_33_219(w118,vss,w130); //  
VLG pmos #(4) pmos_6_6_6_34_220(w118,vdd,w130); //  
VLG pmos #(1) pmos_1_7_7_35_221(w132,vdd,A2); //  
VLG nmos #(1) nmos_2_8_8_36_222(w132,vss,A2); //  
VLG nmos #(1) nmos_1_9_9_37_223(w133,vss,w132); //  
VLG pmos #(2) pmos_2_10_10_38_224(w134,vdd,B2); //  
VLG pmos #(2) pmos_3_11_11_39_225(w134,vdd,w132); //  
VLG nmos #(2) nmos_4_12_12_40_226(w134,w133,B2); //  
VLG nmos #(1) nmos_5_13_13_41_227(w128,vss,w134); //  
VLG pmos #(1) pmos_6_14_14_42_228(w128,vdd,w134); //  
VLG pmos #(1) pmos_1_15_15_43_229(w135,vdd,B2); //  
VLG nmos #(1) nmos_2_16_16_44_230(w135,vss,B2); //  
VLG nmos #(1) nmos_1_17_17_45_231(w136,vss,w135); //  
VLG pmos #(2) pmos_2_18_18_46_232(w137,vdd,A2); //  
VLG pmos #(2) pmos_3_19_19_47_233(w137,vdd,w135); //  
VLG nmos #(2) nmos_4_20_20_48_234(w137,w136,A2); //  
VLG nmos #(1) nmos_5_21_21_49_235(w131,vss,w137); //  
VLG pmos #(1) pmos_6_22_22_50_236(w131,vdd,w137); //  
VLG nmos #(1) nmos_1_23_51_237(w138,vss,B2); //  
VLG pmos #(2) pmos_2_24_52_238(w139,vdd,A2); //  
VLG pmos #(2) pmos_3_25_53_239(w139,vdd,B2); //  
VLG nmos #(2) nmos_4_26_54_240(w139,w138,A2); //  
VLG nmos #(1) nmos_5_27_55_241(w140,vss,w139); //  
VLG pmos #(1) pmos_6_28_56_242(w140,vdd,w139); //  
VLG pmos #(1) pmos_1_57_243(w141,vdd,w140); //  
VLG nmos #(2) nmos_2_58_244(w142,vss,w140); //  
VLG nmos #(2) nmos_3_59_245(w142,vss,w127); //  
VLG pmos #(2) pmos_4_60_246(w142,w141,w127); //  
VLG nmos #(3) nmos_5_61_247(w9,vss,w142); //  
VLG pmos #(3) pmos_6_62_248(w9,vdd,w142); //  
VLG pmos #(1) pmos_1_1_1_1_249(w144,vdd,w143); //  
VLG nmos #(2) nmos_2_2_2_2_250(w145,vss,w143); //  
VLG nmos #(2) nmos_3_3_3_3_251(w145,vss,w146); //  
VLG pmos #(2) pmos_4_4_4_4_252(w145,w144,w146); //  
VLG nmos #(1) nmos_5_5_5_5_253(S4,vss,w145); //  
VLG pmos #(1) pmos_6_6_6_6_254(S4,vdd,w145); //  
VLG pmos #(1) pmos_1_7_7_7_255(w148,vdd,w147); //  
VLG nmos #(1) nmos_2_8_8_8_256(w148,vss,w147); //  
VLG nmos #(1) nmos_1_9_9_9_257(w149,vss,w148); //  
VLG pmos #(2) pmos_2_10_10_10_258(w150,vdd,w10); //  
VLG pmos #(2) pmos_3_11_11_11_259(w150,vdd,w148); //  
VLG nmos #(2) nmos_4_12_12_12_260(w150,w149,w10); //  
VLG nmos #(1) nmos_5_13_13_13_261(w143,vss,w150); //  
VLG pmos #(1) pmos_6_14_14_14_262(w143,vdd,w150); //  
VLG pmos #(1) pmos_1_15_15_15_263(w151,vdd,w10); //  
VLG nmos #(1) nmos_2_16_16_16_264(w151,vss,w10); //  
VLG nmos #(1) nmos_1_17_17_17_265(w152,vss,w151); //  
VLG pmos #(2) pmos_2_18_18_18_266(w153,vdd,w147); //  
VLG pmos #(2) pmos_3_19_19_19_267(w153,vdd,w151); //  
VLG nmos #(2) nmos_4_20_20_20_268(w153,w152,w147); //  
VLG nmos #(1) nmos_5_21_21_21_269(w146,vss,w153); //  
VLG pmos #(1) pmos_6_22_22_22_270(w146,vdd,w153); //  
VLG nmos #(1) nmos_1_23_23_271(w154,vss,w10); //  
VLG pmos #(2) pmos_2_24_24_272(w155,vdd,w147); //  
VLG pmos #(2) pmos_3_25_25_273(w155,vdd,w10); //  
VLG nmos #(2) nmos_4_26_26_274(w155,w154,w147); //  
VLG nmos #(1) nmos_5_27_27_275(w156,vss,w155); //  
VLG pmos #(1) pmos_6_28_28_276(w156,vdd,w155); //  
VLG pmos #(1) pmos_1_1_1_29_277(w158,vdd,w157); //  
VLG nmos #(2) nmos_2_2_2_30_278(w159,vss,w157); //  
VLG nmos #(2) nmos_3_3_3_31_279(w159,vss,w160); //  
VLG pmos #(2) pmos_4_4_4_32_280(w159,w158,w160); //  
VLG nmos #(4) nmos_5_5_5_33_281(w147,vss,w159); //  
VLG pmos #(4) pmos_6_6_6_34_282(w147,vdd,w159); //  
VLG pmos #(1) pmos_1_7_7_35_283(w161,vdd,A4); //  
VLG nmos #(1) nmos_2_8_8_36_284(w161,vss,A4); //  
VLG nmos #(1) nmos_1_9_9_37_285(w162,vss,w161); //  
VLG pmos #(2) pmos_2_10_10_38_286(w163,vdd,B4); //  
VLG pmos #(2) pmos_3_11_11_39_287(w163,vdd,w161); //  
VLG nmos #(2) nmos_4_12_12_40_288(w163,w162,B4); //  
VLG nmos #(1) nmos_5_13_13_41_289(w157,vss,w163); //  
VLG pmos #(1) pmos_6_14_14_42_290(w157,vdd,w163); //  
VLG pmos #(1) pmos_1_15_15_43_291(w164,vdd,B4); //  
VLG nmos #(1) nmos_2_16_16_44_292(w164,vss,B4); //  
VLG nmos #(1) nmos_1_17_17_45_293(w165,vss,w164); //  
VLG pmos #(2) pmos_2_18_18_46_294(w166,vdd,A4); //  
VLG pmos #(2) pmos_3_19_19_47_295(w166,vdd,w164); //  
VLG nmos #(2) nmos_4_20_20_48_296(w166,w165,A4); //  
VLG nmos #(1) nmos_5_21_21_49_297(w160,vss,w166); //  
VLG pmos #(1) pmos_6_22_22_50_298(w160,vdd,w166); //  
VLG nmos #(1) nmos_1_23_51_299(w167,vss,B4); //  
VLG pmos #(2) pmos_2_24_52_300(w168,vdd,A4); //  
VLG pmos #(2) pmos_3_25_53_301(w168,vdd,B4); //  
VLG nmos #(2) nmos_4_26_54_302(w168,w167,A4); //  
VLG nmos #(1) nmos_5_27_55_303(w169,vss,w168); //  
VLG pmos #(1) pmos_6_28_56_304(w169,vdd,w168); //  
VLG pmos #(1) pmos_1_57_305(w170,vdd,w169); //  
VLG nmos #(2) nmos_2_58_306(w171,vss,w169); //  
VLG nmos #(2) nmos_3_59_307(w171,vss,w156); //  
VLG pmos #(2) pmos_4_60_308(w171,w170,w156); //  
VLG nmos #(3) nmos_5_61_309(w26,vss,w171); //  
VLG pmos #(3) pmos_6_62_310(w26,vdd,w171); //  
VLG pmos #(1) pmos_1_1_1_1_311(w173,vdd,w172); //  
VLG nmos #(2) nmos_2_2_2_2_312(w174,vss,w172); //  
VLG nmos #(2) nmos_3_3_3_3_313(w174,vss,w175); //  
VLG pmos #(2) pmos_4_4_4_4_314(w174,w173,w175); //  
VLG nmos #(1) nmos_5_5_5_5_315(S5,vss,w174); //  
VLG pmos #(1) pmos_6_6_6_6_316(S5,vdd,w174); //  
VLG pmos #(1) pmos_1_7_7_7_317(w177,vdd,w176); //  
VLG nmos #(1) nmos_2_8_8_8_318(w177,vss,w176); //  
VLG nmos #(1) nmos_1_9_9_9_319(w178,vss,w177); //  
VLG pmos #(2) pmos_2_10_10_10_320(w179,vdd,w26); //  
VLG pmos #(2) pmos_3_11_11_11_321(w179,vdd,w177); //  
VLG nmos #(2) nmos_4_12_12_12_322(w179,w178,w26); //  
VLG nmos #(1) nmos_5_13_13_13_323(w172,vss,w179); //  
VLG pmos #(1) pmos_6_14_14_14_324(w172,vdd,w179); //  
VLG pmos #(1) pmos_1_15_15_15_325(w180,vdd,w26); //  
VLG nmos #(1) nmos_2_16_16_16_326(w180,vss,w26); //  
VLG nmos #(1) nmos_1_17_17_17_327(w181,vss,w180); //  
VLG pmos #(2) pmos_2_18_18_18_328(w182,vdd,w176); //  
VLG pmos #(2) pmos_3_19_19_19_329(w182,vdd,w180); //  
VLG nmos #(2) nmos_4_20_20_20_330(w182,w181,w176); //  
VLG nmos #(1) nmos_5_21_21_21_331(w175,vss,w182); //  
VLG pmos #(1) pmos_6_22_22_22_332(w175,vdd,w182); //  
VLG nmos #(1) nmos_1_23_23_333(w183,vss,w26); //  
VLG pmos #(2) pmos_2_24_24_334(w184,vdd,w176); //  
VLG pmos #(2) pmos_3_25_25_335(w184,vdd,w26); //  
VLG nmos #(2) nmos_4_26_26_336(w184,w183,w176); //  
VLG nmos #(1) nmos_5_27_27_337(w185,vss,w184); //  
VLG pmos #(1) pmos_6_28_28_338(w185,vdd,w184); //  
VLG pmos #(1) pmos_1_1_1_29_339(w187,vdd,w186); //  
VLG nmos #(2) nmos_2_2_2_30_340(w188,vss,w186); //  
VLG nmos #(2) nmos_3_3_3_31_341(w188,vss,w189); //  
VLG pmos #(2) pmos_4_4_4_32_342(w188,w187,w189); //  
VLG nmos #(4) nmos_5_5_5_33_343(w176,vss,w188); //  
VLG pmos #(4) pmos_6_6_6_34_344(w176,vdd,w188); //  
VLG pmos #(1) pmos_1_7_7_35_345(w190,vdd,A5); //  
VLG nmos #(1) nmos_2_8_8_36_346(w190,vss,A5); //  
VLG nmos #(1) nmos_1_9_9_37_347(w191,vss,w190); //  
VLG pmos #(2) pmos_2_10_10_38_348(w192,vdd,B5); //  
VLG pmos #(2) pmos_3_11_11_39_349(w192,vdd,w190); //  
VLG nmos #(2) nmos_4_12_12_40_350(w192,w191,B5); //  
VLG nmos #(1) nmos_5_13_13_41_351(w186,vss,w192); //  
VLG pmos #(1) pmos_6_14_14_42_352(w186,vdd,w192); //  
VLG pmos #(1) pmos_1_15_15_43_353(w193,vdd,B5); //  
VLG nmos #(1) nmos_2_16_16_44_354(w193,vss,B5); //  
VLG nmos #(1) nmos_1_17_17_45_355(w194,vss,w193); //  
VLG pmos #(2) pmos_2_18_18_46_356(w195,vdd,A5); //  
VLG pmos #(2) pmos_3_19_19_47_357(w195,vdd,w193); //  
VLG nmos #(2) nmos_4_20_20_48_358(w195,w194,A5); //  
VLG nmos #(1) nmos_5_21_21_49_359(w189,vss,w195); //  
VLG pmos #(1) pmos_6_22_22_50_360(w189,vdd,w195); //  
VLG nmos #(1) nmos_1_23_51_361(w196,vss,B5); //  
VLG pmos #(2) pmos_2_24_52_362(w197,vdd,A5); //  
VLG pmos #(2) pmos_3_25_53_363(w197,vdd,B5); //  
VLG nmos #(2) nmos_4_26_54_364(w197,w196,A5); //  
VLG nmos #(1) nmos_5_27_55_365(w198,vss,w197); //  
VLG pmos #(1) pmos_6_28_56_366(w198,vdd,w197); //  
VLG pmos #(1) pmos_1_57_367(w199,vdd,w198); //  
VLG nmos #(2) nmos_2_58_368(w200,vss,w198); //  
VLG nmos #(2) nmos_3_59_369(w200,vss,w185); //  
VLG pmos #(2) pmos_4_60_370(w200,w199,w185); //  
VLG nmos #(1) nmos_5_61_371(Cout,vss,w200); //  
VLG pmos #(1) pmos_6_62_372(Cout,vdd,w200); //  
VLG endmodule
FSYM
SYM  #BoothEncoder
BB(-40,-70,0,-30)
TITLE -30 -77  #BoothEncoder3
MODEL 6000
PROP                                                                                                                                   
REC(-35,-65,30,30,r)
VIS 5
PIN(-40,-60,0.000,0.000)X0
PIN(-40,-50,0.000,0.000)X1
PIN(-40,-40,0.000,0.000)X2
PIN(0,-50,0.006,0.015)DOUBLE
PIN(0,-60,0.006,0.015)SINGLE
PIN(0,-40,0.006,0.038)NEG
LIG(-40,-60,-35,-60)
LIG(-40,-50,-35,-50)
LIG(-40,-40,-35,-40)
LIG(-5,-50,0,-50)
LIG(-5,-60,0,-60)
LIG(-5,-40,0,-40)
LIG(-35,-65,-35,-35)
LIG(-35,-65,-5,-65)
LIG(-5,-65,-5,-35)
LIG(-5,-35,-35,-35)
VLG module BoothEncoder( X0,X1,X2,DOUBLE,SINGLE,NEG);
VLG input X0,X1,X2;
VLG output DOUBLE,SINGLE,NEG;
VLG wire w5,w6,w10,w11,w12,w13,w14,w15;
VLG wire w16,w17,w18,w19,w20,w21,w22,w23;
VLG wire w24,w25,w26,w27,w28,w29,w30,w31;
VLG wire w32,w33,w34,w35;
VLG not #(2) NOT_1_1(w15,X2);
VLG not #(2) NOT_2_2(NEG,w15);
VLG pmos #(2) pmos_1_3_3(w15,vdd,X2); //  
VLG nmos #(2) nmos_2_4_4(w15,vss,X2); //  
VLG pmos #(1) pmos_1_5_5(NEG,vdd,w15); //  
VLG nmos #(1) nmos_2_6_6(NEG,vss,w15); //  
VLG pmos #(1) pmos_1_7(w16,vdd,w5); //  
VLG nmos #(2) nmos_2_8(w17,vss,w5); //  
VLG nmos #(2) nmos_3_9(w17,vss,w6); //  
VLG pmos #(2) pmos_4_10(w17,w16,w6); //  
VLG nmos #(1) nmos_5_11(DOUBLE,vss,w17); //  
VLG pmos #(1) pmos_6_12(DOUBLE,vdd,w17); //  
VLG pmos #(1) pmos_1_13(w10,vdd,X1); //  
VLG nmos #(1) nmos_2_14(w10,vss,X1); //  
VLG pmos #(1) pmos_1_1_15(w19,vdd,w18); //  
VLG nmos #(2) nmos_2_2_16(w20,vss,w18); //  
VLG nmos #(2) nmos_3_3_17(w20,vss,w21); //  
VLG pmos #(2) pmos_4_4_18(w20,w19,w21); //  
VLG nmos #(1) nmos_5_5_19(SINGLE,vss,w20); //  
VLG pmos #(1) pmos_6_6_20(SINGLE,vdd,w20); //  
VLG pmos #(1) pmos_1_7_21(w22,vdd,X1); //  
VLG nmos #(1) nmos_2_8_22(w22,vss,X1); //  
VLG nmos #(1) nmos_1_9_23(w23,vss,w22); //  
VLG pmos #(2) pmos_2_10_24(w24,vdd,X0); //  
VLG pmos #(2) pmos_3_11_25(w24,vdd,w22); //  
VLG nmos #(2) nmos_4_12_26(w24,w23,X0); //  
VLG nmos #(1) nmos_5_13_27(w18,vss,w24); //  
VLG pmos #(1) pmos_6_14_28(w18,vdd,w24); //  
VLG pmos #(1) pmos_1_15_29(w25,vdd,X0); //  
VLG nmos #(1) nmos_2_16_30(w25,vss,X0); //  
VLG nmos #(1) nmos_1_17_31(w26,vss,w25); //  
VLG pmos #(2) pmos_2_18_32(w27,vdd,X1); //  
VLG pmos #(2) pmos_3_19_33(w27,vdd,w25); //  
VLG nmos #(2) nmos_4_20_34(w27,w26,X1); //  
VLG nmos #(1) nmos_5_21_35(w21,vss,w27); //  
VLG pmos #(1) pmos_6_22_36(w21,vdd,w27); //  
VLG pmos #(1) pmos_1_37(w11,vdd,X0); //  
VLG nmos #(1) nmos_2_38(w11,vss,X0); //  
VLG nmos #(1) nmos_1_39(w28,vss,X1); //  
VLG pmos #(2) pmos_2_40(w29,vdd,X0); //  
VLG pmos #(2) pmos_3_41(w29,vdd,X1); //  
VLG nmos #(2) nmos_4_42(w29,w28,X0); //  
VLG nmos #(1) nmos_5_43(w12,vss,w29); //  
VLG pmos #(1) pmos_6_44(w12,vdd,w29); //  
VLG nmos #(1) nmos_1_45(w30,vss,X2); //  
VLG pmos #(2) pmos_2_46(w31,vdd,w13); //  
VLG pmos #(2) pmos_3_47(w31,vdd,X2); //  
VLG nmos #(2) nmos_4_48(w31,w30,w13); //  
VLG nmos #(1) nmos_5_49(w5,vss,w31); //  
VLG pmos #(1) pmos_6_50(w5,vdd,w31); //  
VLG nmos #(1) nmos_1_51(w32,vss,w10); //  
VLG pmos #(2) pmos_2_52(w33,vdd,w11); //  
VLG pmos #(2) pmos_3_53(w33,vdd,w10); //  
VLG nmos #(2) nmos_4_54(w33,w32,w11); //  
VLG nmos #(1) nmos_5_55(w13,vss,w33); //  
VLG pmos #(1) pmos_6_56(w13,vdd,w33); //  
VLG pmos #(1) pmos_1_57(w14,vdd,X2); //  
VLG nmos #(1) nmos_2_58(w14,vss,X2); //  
VLG nmos #(1) nmos_1_59(w34,vss,w14); //  
VLG pmos #(2) pmos_2_60(w35,vdd,w12); //  
VLG pmos #(2) pmos_3_61(w35,vdd,w14); //  
VLG nmos #(2) nmos_4_62(w35,w34,w12); //  
VLG nmos #(1) nmos_5_63(w6,vss,w35); //  
VLG pmos #(1) pmos_6_64(w6,vdd,w35); //  
VLG endmodule
FSYM
SYM  #sym3
BB(-35,95,105,135)
TITLE 112 105  #RCA6
MODEL 6000
PROP                                                                                                                                    
REC(-30,100,130,30,r)
VIS 5
PIN(-25,95,0.000,0.000)A5
PIN(35,95,0.000,0.000)B5
PIN(45,95,0.000,0.000)B4
PIN(-5,95,0.000,0.000)A3
PIN(55,95,0.000,0.000)B3
PIN(5,95,0.000,0.000)A2
PIN(65,95,0.000,0.000)B2
PIN(85,95,0.000,0.000)B0
PIN(95,95,0.000,0.000)Cin
PIN(-15,95,0.000,0.000)A4
PIN(15,95,0.000,0.000)A1
PIN(75,95,0.000,0.000)B1
PIN(25,95,0.000,0.000)A0
PIN(-15,135,0.006,0.003)Cout
PIN(45,135,0.006,0.005)S5
PIN(55,135,0.006,0.005)S4
PIN(65,135,0.006,0.005)S3
PIN(95,135,0.006,0.005)S0
PIN(75,135,0.006,0.005)S2
PIN(85,135,0.006,0.005)S1
LIG(-25,95,-25,100)
LIG(35,95,35,100)
LIG(45,95,45,100)
LIG(-5,95,-5,100)
LIG(55,95,55,100)
LIG(5,95,5,100)
LIG(65,95,65,100)
LIG(85,95,85,100)
LIG(95,95,95,100)
LIG(-15,95,-15,100)
LIG(15,95,15,100)
LIG(75,95,75,100)
LIG(25,95,25,100)
LIG(-15,130,-15,135)
LIG(45,130,45,135)
LIG(55,130,55,135)
LIG(65,130,65,135)
LIG(95,130,95,135)
LIG(75,130,75,135)
LIG(85,130,85,135)
LIG(100,100,-30,100)
LIG(100,100,100,130)
LIG(100,130,-30,130)
LIG(-30,130,-30,100)
VLG module sym3( A5,B5,B4,A3,B3,A2,B2,B0,
VLG Cin,A4,A1,B1,A0,Cout,S5,S4,
VLG S3,S0,S2,S1);
VLG input A5,B5,B4,A3,B3,A2,B2,B0;
VLG input Cin,A4,A1,B1,A0;
VLG output Cout,S5,S4,S3,S0,S2,S1;
VLG wire w9,w10,w16,w21,w26,w27,w28,w29;
VLG wire w30,w31,w32,w33,w34,w35,w36,w37;
VLG wire w38,w39,w40,w41,w42,w43,w44,w45;
VLG wire w46,w47,w48,w49,w50,w51,w52,w53;
VLG wire w54,w55,w56,w57,w58,w59,w60,w61;
VLG wire w62,w63,w64,w65,w66,w67,w68,w69;
VLG wire w70,w71,w72,w73,w74,w75,w76,w77;
VLG wire w78,w79,w80,w81,w82,w83,w84,w85;
VLG wire w86,w87,w88,w89,w90,w91,w92,w93;
VLG wire w94,w95,w96,w97,w98,w99,w100,w101;
VLG wire w102,w103,w104,w105,w106,w107,w108,w109;
VLG wire w110,w111,w112,w113,w114,w115,w116,w117;
VLG wire w118,w119,w120,w121,w122,w123,w124,w125;
VLG wire w126,w127,w128,w129,w130,w131,w132,w133;
VLG wire w134,w135,w136,w137,w138,w139,w140,w141;
VLG wire w142,w143,w144,w145,w146,w147,w148,w149;
VLG wire w150,w151,w152,w153,w154,w155,w156,w157;
VLG wire w158,w159,w160,w161,w162,w163,w164,w165;
VLG wire w166,w167,w168,w169,w170,w171,w172,w173;
VLG wire w174,w175,w176,w177,w178,w179,w180,w181;
VLG wire w182,w183,w184,w185,w186,w187,w188,w189;
VLG wire w190,w191,w192,w193,w194,w195,w196,w197;
VLG wire w198,w199,w200;
VLG pmos #(1) pmos_1_1_1_1_1(w28,vdd,w27); //  
VLG nmos #(2) nmos_2_2_2_2_2(w29,vss,w27); //  
VLG nmos #(2) nmos_3_3_3_3_3(w29,vss,w30); //  
VLG pmos #(2) pmos_4_4_4_4_4(w29,w28,w30); //  
VLG nmos #(1) nmos_5_5_5_5_5(S3,vss,w29); //  
VLG pmos #(1) pmos_6_6_6_6_6(S3,vdd,w29); //  
VLG pmos #(1) pmos_1_7_7_7_7(w32,vdd,w31); //  
VLG nmos #(1) nmos_2_8_8_8_8(w32,vss,w31); //  
VLG nmos #(1) nmos_1_9_9_9_9(w33,vss,w32); //  
VLG pmos #(2) pmos_2_10_10_10_10(w34,vdd,w9); //  
VLG pmos #(2) pmos_3_11_11_11_11(w34,vdd,w32); //  
VLG nmos #(2) nmos_4_12_12_12_12(w34,w33,w9); //  
VLG nmos #(1) nmos_5_13_13_13_13(w27,vss,w34); //  
VLG pmos #(1) pmos_6_14_14_14_14(w27,vdd,w34); //  
VLG pmos #(1) pmos_1_15_15_15_15(w35,vdd,w9); //  
VLG nmos #(1) nmos_2_16_16_16_16(w35,vss,w9); //  
VLG nmos #(1) nmos_1_17_17_17_17(w36,vss,w35); //  
VLG pmos #(2) pmos_2_18_18_18_18(w37,vdd,w31); //  
VLG pmos #(2) pmos_3_19_19_19_19(w37,vdd,w35); //  
VLG nmos #(2) nmos_4_20_20_20_20(w37,w36,w31); //  
VLG nmos #(1) nmos_5_21_21_21_21(w30,vss,w37); //  
VLG pmos #(1) pmos_6_22_22_22_22(w30,vdd,w37); //  
VLG nmos #(1) nmos_1_23_23_23(w38,vss,w9); //  
VLG pmos #(2) pmos_2_24_24_24(w39,vdd,w31); //  
VLG pmos #(2) pmos_3_25_25_25(w39,vdd,w9); //  
VLG nmos #(2) nmos_4_26_26_26(w39,w38,w31); //  
VLG nmos #(1) nmos_5_27_27_27(w40,vss,w39); //  
VLG pmos #(1) pmos_6_28_28_28(w40,vdd,w39); //  
VLG pmos #(1) pmos_1_1_1_29_29(w42,vdd,w41); //  
VLG nmos #(2) nmos_2_2_2_30_30(w43,vss,w41); //  
VLG nmos #(2) nmos_3_3_3_31_31(w43,vss,w44); //  
VLG pmos #(2) pmos_4_4_4_32_32(w43,w42,w44); //  
VLG nmos #(4) nmos_5_5_5_33_33(w31,vss,w43); //  
VLG pmos #(4) pmos_6_6_6_34_34(w31,vdd,w43); //  
VLG pmos #(1) pmos_1_7_7_35_35(w45,vdd,A3); //  
VLG nmos #(1) nmos_2_8_8_36_36(w45,vss,A3); //  
VLG nmos #(1) nmos_1_9_9_37_37(w46,vss,w45); //  
VLG pmos #(2) pmos_2_10_10_38_38(w47,vdd,B3); //  
VLG pmos #(2) pmos_3_11_11_39_39(w47,vdd,w45); //  
VLG nmos #(2) nmos_4_12_12_40_40(w47,w46,B3); //  
VLG nmos #(1) nmos_5_13_13_41_41(w41,vss,w47); //  
VLG pmos #(1) pmos_6_14_14_42_42(w41,vdd,w47); //  
VLG pmos #(1) pmos_1_15_15_43_43(w48,vdd,B3); //  
VLG nmos #(1) nmos_2_16_16_44_44(w48,vss,B3); //  
VLG nmos #(1) nmos_1_17_17_45_45(w49,vss,w48); //  
VLG pmos #(2) pmos_2_18_18_46_46(w50,vdd,A3); //  
VLG pmos #(2) pmos_3_19_19_47_47(w50,vdd,w48); //  
VLG nmos #(2) nmos_4_20_20_48_48(w50,w49,A3); //  
VLG nmos #(1) nmos_5_21_21_49_49(w44,vss,w50); //  
VLG pmos #(1) pmos_6_22_22_50_50(w44,vdd,w50); //  
VLG nmos #(1) nmos_1_23_51_51(w51,vss,B3); //  
VLG pmos #(2) pmos_2_24_52_52(w52,vdd,A3); //  
VLG pmos #(2) pmos_3_25_53_53(w52,vdd,B3); //  
VLG nmos #(2) nmos_4_26_54_54(w52,w51,A3); //  
VLG nmos #(1) nmos_5_27_55_55(w53,vss,w52); //  
VLG pmos #(1) pmos_6_28_56_56(w53,vdd,w52); //  
VLG pmos #(1) pmos_1_57_57(w54,vdd,w53); //  
VLG nmos #(2) nmos_2_58_58(w55,vss,w53); //  
VLG nmos #(2) nmos_3_59_59(w55,vss,w40); //  
VLG pmos #(2) pmos_4_60_60(w55,w54,w40); //  
VLG nmos #(3) nmos_5_61_61(w10,vss,w55); //  
VLG pmos #(3) pmos_6_62_62(w10,vdd,w55); //  
VLG pmos #(1) pmos_1_1_1_1_63(w57,vdd,w56); //  
VLG nmos #(2) nmos_2_2_2_2_64(w58,vss,w56); //  
VLG nmos #(2) nmos_3_3_3_3_65(w58,vss,w59); //  
VLG pmos #(2) pmos_4_4_4_4_66(w58,w57,w59); //  
VLG nmos #(1) nmos_5_5_5_5_67(S0,vss,w58); //  
VLG pmos #(1) pmos_6_6_6_6_68(S0,vdd,w58); //  
VLG pmos #(1) pmos_1_7_7_7_69(w61,vdd,w60); //  
VLG nmos #(1) nmos_2_8_8_8_70(w61,vss,w60); //  
VLG nmos #(1) nmos_1_9_9_9_71(w62,vss,w61); //  
VLG pmos #(2) pmos_2_10_10_10_72(w63,vdd,Cin); //  
VLG pmos #(2) pmos_3_11_11_11_73(w63,vdd,w61); //  
VLG nmos #(2) nmos_4_12_12_12_74(w63,w62,Cin); //  
VLG nmos #(1) nmos_5_13_13_13_75(w56,vss,w63); //  
VLG pmos #(1) pmos_6_14_14_14_76(w56,vdd,w63); //  
VLG pmos #(1) pmos_1_15_15_15_77(w64,vdd,Cin); //  
VLG nmos #(1) nmos_2_16_16_16_78(w64,vss,Cin); //  
VLG nmos #(1) nmos_1_17_17_17_79(w65,vss,w64); //  
VLG pmos #(2) pmos_2_18_18_18_80(w66,vdd,w60); //  
VLG pmos #(2) pmos_3_19_19_19_81(w66,vdd,w64); //  
VLG nmos #(2) nmos_4_20_20_20_82(w66,w65,w60); //  
VLG nmos #(1) nmos_5_21_21_21_83(w59,vss,w66); //  
VLG pmos #(1) pmos_6_22_22_22_84(w59,vdd,w66); //  
VLG nmos #(1) nmos_1_23_23_85(w67,vss,Cin); //  
VLG pmos #(2) pmos_2_24_24_86(w68,vdd,w60); //  
VLG pmos #(2) pmos_3_25_25_87(w68,vdd,Cin); //  
VLG nmos #(2) nmos_4_26_26_88(w68,w67,w60); //  
VLG nmos #(1) nmos_5_27_27_89(w69,vss,w68); //  
VLG pmos #(1) pmos_6_28_28_90(w69,vdd,w68); //  
VLG pmos #(1) pmos_1_1_1_29_91(w71,vdd,w70); //  
VLG nmos #(2) nmos_2_2_2_30_92(w72,vss,w70); //  
VLG nmos #(2) nmos_3_3_3_31_93(w72,vss,w73); //  
VLG pmos #(2) pmos_4_4_4_32_94(w72,w71,w73); //  
VLG nmos #(4) nmos_5_5_5_33_95(w60,vss,w72); //  
VLG pmos #(4) pmos_6_6_6_34_96(w60,vdd,w72); //  
VLG pmos #(1) pmos_1_7_7_35_97(w74,vdd,A0); //  
VLG nmos #(1) nmos_2_8_8_36_98(w74,vss,A0); //  
VLG nmos #(1) nmos_1_9_9_37_99(w75,vss,w74); //  
VLG pmos #(2) pmos_2_10_10_38_100(w76,vdd,B0); //  
VLG pmos #(2) pmos_3_11_11_39_101(w76,vdd,w74); //  
VLG nmos #(2) nmos_4_12_12_40_102(w76,w75,B0); //  
VLG nmos #(1) nmos_5_13_13_41_103(w70,vss,w76); //  
VLG pmos #(1) pmos_6_14_14_42_104(w70,vdd,w76); //  
VLG pmos #(1) pmos_1_15_15_43_105(w77,vdd,B0); //  
VLG nmos #(1) nmos_2_16_16_44_106(w77,vss,B0); //  
VLG nmos #(1) nmos_1_17_17_45_107(w78,vss,w77); //  
VLG pmos #(2) pmos_2_18_18_46_108(w79,vdd,A0); //  
VLG pmos #(2) pmos_3_19_19_47_109(w79,vdd,w77); //  
VLG nmos #(2) nmos_4_20_20_48_110(w79,w78,A0); //  
VLG nmos #(1) nmos_5_21_21_49_111(w73,vss,w79); //  
VLG pmos #(1) pmos_6_22_22_50_112(w73,vdd,w79); //  
VLG nmos #(1) nmos_1_23_51_113(w80,vss,B0); //  
VLG pmos #(2) pmos_2_24_52_114(w81,vdd,A0); //  
VLG pmos #(2) pmos_3_25_53_115(w81,vdd,B0); //  
VLG nmos #(2) nmos_4_26_54_116(w81,w80,A0); //  
VLG nmos #(1) nmos_5_27_55_117(w82,vss,w81); //  
VLG pmos #(1) pmos_6_28_56_118(w82,vdd,w81); //  
VLG pmos #(1) pmos_1_57_119(w83,vdd,w82); //  
VLG nmos #(2) nmos_2_58_120(w84,vss,w82); //  
VLG nmos #(2) nmos_3_59_121(w84,vss,w69); //  
VLG pmos #(2) pmos_4_60_122(w84,w83,w69); //  
VLG nmos #(3) nmos_5_61_123(w16,vss,w84); //  
VLG pmos #(3) pmos_6_62_124(w16,vdd,w84); //  
VLG pmos #(1) pmos_1_1_1_1_125(w86,vdd,w85); //  
VLG nmos #(2) nmos_2_2_2_2_126(w87,vss,w85); //  
VLG nmos #(2) nmos_3_3_3_3_127(w87,vss,w88); //  
VLG pmos #(2) pmos_4_4_4_4_128(w87,w86,w88); //  
VLG nmos #(1) nmos_5_5_5_5_129(S1,vss,w87); //  
VLG pmos #(1) pmos_6_6_6_6_130(S1,vdd,w87); //  
VLG pmos #(1) pmos_1_7_7_7_131(w90,vdd,w89); //  
VLG nmos #(1) nmos_2_8_8_8_132(w90,vss,w89); //  
VLG nmos #(1) nmos_1_9_9_9_133(w91,vss,w90); //  
VLG pmos #(2) pmos_2_10_10_10_134(w92,vdd,w16); //  
VLG pmos #(2) pmos_3_11_11_11_135(w92,vdd,w90); //  
VLG nmos #(2) nmos_4_12_12_12_136(w92,w91,w16); //  
VLG nmos #(1) nmos_5_13_13_13_137(w85,vss,w92); //  
VLG pmos #(1) pmos_6_14_14_14_138(w85,vdd,w92); //  
VLG pmos #(1) pmos_1_15_15_15_139(w93,vdd,w16); //  
VLG nmos #(1) nmos_2_16_16_16_140(w93,vss,w16); //  
VLG nmos #(1) nmos_1_17_17_17_141(w94,vss,w93); //  
VLG pmos #(2) pmos_2_18_18_18_142(w95,vdd,w89); //  
VLG pmos #(2) pmos_3_19_19_19_143(w95,vdd,w93); //  
VLG nmos #(2) nmos_4_20_20_20_144(w95,w94,w89); //  
VLG nmos #(1) nmos_5_21_21_21_145(w88,vss,w95); //  
VLG pmos #(1) pmos_6_22_22_22_146(w88,vdd,w95); //  
VLG nmos #(1) nmos_1_23_23_147(w96,vss,w16); //  
VLG pmos #(2) pmos_2_24_24_148(w97,vdd,w89); //  
VLG pmos #(2) pmos_3_25_25_149(w97,vdd,w16); //  
VLG nmos #(2) nmos_4_26_26_150(w97,w96,w89); //  
VLG nmos #(1) nmos_5_27_27_151(w98,vss,w97); //  
VLG pmos #(1) pmos_6_28_28_152(w98,vdd,w97); //  
VLG pmos #(1) pmos_1_1_1_29_153(w100,vdd,w99); //  
VLG nmos #(2) nmos_2_2_2_30_154(w101,vss,w99); //  
VLG nmos #(2) nmos_3_3_3_31_155(w101,vss,w102); //  
VLG pmos #(2) pmos_4_4_4_32_156(w101,w100,w102); //  
VLG nmos #(4) nmos_5_5_5_33_157(w89,vss,w101); //  
VLG pmos #(4) pmos_6_6_6_34_158(w89,vdd,w101); //  
VLG pmos #(1) pmos_1_7_7_35_159(w103,vdd,A1); //  
VLG nmos #(1) nmos_2_8_8_36_160(w103,vss,A1); //  
VLG nmos #(1) nmos_1_9_9_37_161(w104,vss,w103); //  
VLG pmos #(2) pmos_2_10_10_38_162(w105,vdd,B1); //  
VLG pmos #(2) pmos_3_11_11_39_163(w105,vdd,w103); //  
VLG nmos #(2) nmos_4_12_12_40_164(w105,w104,B1); //  
VLG nmos #(1) nmos_5_13_13_41_165(w99,vss,w105); //  
VLG pmos #(1) pmos_6_14_14_42_166(w99,vdd,w105); //  
VLG pmos #(1) pmos_1_15_15_43_167(w106,vdd,B1); //  
VLG nmos #(1) nmos_2_16_16_44_168(w106,vss,B1); //  
VLG nmos #(1) nmos_1_17_17_45_169(w107,vss,w106); //  
VLG pmos #(2) pmos_2_18_18_46_170(w108,vdd,A1); //  
VLG pmos #(2) pmos_3_19_19_47_171(w108,vdd,w106); //  
VLG nmos #(2) nmos_4_20_20_48_172(w108,w107,A1); //  
VLG nmos #(1) nmos_5_21_21_49_173(w102,vss,w108); //  
VLG pmos #(1) pmos_6_22_22_50_174(w102,vdd,w108); //  
VLG nmos #(1) nmos_1_23_51_175(w109,vss,B1); //  
VLG pmos #(2) pmos_2_24_52_176(w110,vdd,A1); //  
VLG pmos #(2) pmos_3_25_53_177(w110,vdd,B1); //  
VLG nmos #(2) nmos_4_26_54_178(w110,w109,A1); //  
VLG nmos #(1) nmos_5_27_55_179(w111,vss,w110); //  
VLG pmos #(1) pmos_6_28_56_180(w111,vdd,w110); //  
VLG pmos #(1) pmos_1_57_181(w112,vdd,w111); //  
VLG nmos #(2) nmos_2_58_182(w113,vss,w111); //  
VLG nmos #(2) nmos_3_59_183(w113,vss,w98); //  
VLG pmos #(2) pmos_4_60_184(w113,w112,w98); //  
VLG nmos #(3) nmos_5_61_185(w21,vss,w113); //  
VLG pmos #(3) pmos_6_62_186(w21,vdd,w113); //  
VLG pmos #(1) pmos_1_1_1_1_187(w115,vdd,w114); //  
VLG nmos #(2) nmos_2_2_2_2_188(w116,vss,w114); //  
VLG nmos #(2) nmos_3_3_3_3_189(w116,vss,w117); //  
VLG pmos #(2) pmos_4_4_4_4_190(w116,w115,w117); //  
VLG nmos #(1) nmos_5_5_5_5_191(S2,vss,w116); //  
VLG pmos #(1) pmos_6_6_6_6_192(S2,vdd,w116); //  
VLG pmos #(1) pmos_1_7_7_7_193(w119,vdd,w118); //  
VLG nmos #(1) nmos_2_8_8_8_194(w119,vss,w118); //  
VLG nmos #(1) nmos_1_9_9_9_195(w120,vss,w119); //  
VLG pmos #(2) pmos_2_10_10_10_196(w121,vdd,w21); //  
VLG pmos #(2) pmos_3_11_11_11_197(w121,vdd,w119); //  
VLG nmos #(2) nmos_4_12_12_12_198(w121,w120,w21); //  
VLG nmos #(1) nmos_5_13_13_13_199(w114,vss,w121); //  
VLG pmos #(1) pmos_6_14_14_14_200(w114,vdd,w121); //  
VLG pmos #(1) pmos_1_15_15_15_201(w122,vdd,w21); //  
VLG nmos #(1) nmos_2_16_16_16_202(w122,vss,w21); //  
VLG nmos #(1) nmos_1_17_17_17_203(w123,vss,w122); //  
VLG pmos #(2) pmos_2_18_18_18_204(w124,vdd,w118); //  
VLG pmos #(2) pmos_3_19_19_19_205(w124,vdd,w122); //  
VLG nmos #(2) nmos_4_20_20_20_206(w124,w123,w118); //  
VLG nmos #(1) nmos_5_21_21_21_207(w117,vss,w124); //  
VLG pmos #(1) pmos_6_22_22_22_208(w117,vdd,w124); //  
VLG nmos #(1) nmos_1_23_23_209(w125,vss,w21); //  
VLG pmos #(2) pmos_2_24_24_210(w126,vdd,w118); //  
VLG pmos #(2) pmos_3_25_25_211(w126,vdd,w21); //  
VLG nmos #(2) nmos_4_26_26_212(w126,w125,w118); //  
VLG nmos #(1) nmos_5_27_27_213(w127,vss,w126); //  
VLG pmos #(1) pmos_6_28_28_214(w127,vdd,w126); //  
VLG pmos #(1) pmos_1_1_1_29_215(w129,vdd,w128); //  
VLG nmos #(2) nmos_2_2_2_30_216(w130,vss,w128); //  
VLG nmos #(2) nmos_3_3_3_31_217(w130,vss,w131); //  
VLG pmos #(2) pmos_4_4_4_32_218(w130,w129,w131); //  
VLG nmos #(4) nmos_5_5_5_33_219(w118,vss,w130); //  
VLG pmos #(4) pmos_6_6_6_34_220(w118,vdd,w130); //  
VLG pmos #(1) pmos_1_7_7_35_221(w132,vdd,A2); //  
VLG nmos #(1) nmos_2_8_8_36_222(w132,vss,A2); //  
VLG nmos #(1) nmos_1_9_9_37_223(w133,vss,w132); //  
VLG pmos #(2) pmos_2_10_10_38_224(w134,vdd,B2); //  
VLG pmos #(2) pmos_3_11_11_39_225(w134,vdd,w132); //  
VLG nmos #(2) nmos_4_12_12_40_226(w134,w133,B2); //  
VLG nmos #(1) nmos_5_13_13_41_227(w128,vss,w134); //  
VLG pmos #(1) pmos_6_14_14_42_228(w128,vdd,w134); //  
VLG pmos #(1) pmos_1_15_15_43_229(w135,vdd,B2); //  
VLG nmos #(1) nmos_2_16_16_44_230(w135,vss,B2); //  
VLG nmos #(1) nmos_1_17_17_45_231(w136,vss,w135); //  
VLG pmos #(2) pmos_2_18_18_46_232(w137,vdd,A2); //  
VLG pmos #(2) pmos_3_19_19_47_233(w137,vdd,w135); //  
VLG nmos #(2) nmos_4_20_20_48_234(w137,w136,A2); //  
VLG nmos #(1) nmos_5_21_21_49_235(w131,vss,w137); //  
VLG pmos #(1) pmos_6_22_22_50_236(w131,vdd,w137); //  
VLG nmos #(1) nmos_1_23_51_237(w138,vss,B2); //  
VLG pmos #(2) pmos_2_24_52_238(w139,vdd,A2); //  
VLG pmos #(2) pmos_3_25_53_239(w139,vdd,B2); //  
VLG nmos #(2) nmos_4_26_54_240(w139,w138,A2); //  
VLG nmos #(1) nmos_5_27_55_241(w140,vss,w139); //  
VLG pmos #(1) pmos_6_28_56_242(w140,vdd,w139); //  
VLG pmos #(1) pmos_1_57_243(w141,vdd,w140); //  
VLG nmos #(2) nmos_2_58_244(w142,vss,w140); //  
VLG nmos #(2) nmos_3_59_245(w142,vss,w127); //  
VLG pmos #(2) pmos_4_60_246(w142,w141,w127); //  
VLG nmos #(3) nmos_5_61_247(w9,vss,w142); //  
VLG pmos #(3) pmos_6_62_248(w9,vdd,w142); //  
VLG pmos #(1) pmos_1_1_1_1_249(w144,vdd,w143); //  
VLG nmos #(2) nmos_2_2_2_2_250(w145,vss,w143); //  
VLG nmos #(2) nmos_3_3_3_3_251(w145,vss,w146); //  
VLG pmos #(2) pmos_4_4_4_4_252(w145,w144,w146); //  
VLG nmos #(1) nmos_5_5_5_5_253(S4,vss,w145); //  
VLG pmos #(1) pmos_6_6_6_6_254(S4,vdd,w145); //  
VLG pmos #(1) pmos_1_7_7_7_255(w148,vdd,w147); //  
VLG nmos #(1) nmos_2_8_8_8_256(w148,vss,w147); //  
VLG nmos #(1) nmos_1_9_9_9_257(w149,vss,w148); //  
VLG pmos #(2) pmos_2_10_10_10_258(w150,vdd,w10); //  
VLG pmos #(2) pmos_3_11_11_11_259(w150,vdd,w148); //  
VLG nmos #(2) nmos_4_12_12_12_260(w150,w149,w10); //  
VLG nmos #(1) nmos_5_13_13_13_261(w143,vss,w150); //  
VLG pmos #(1) pmos_6_14_14_14_262(w143,vdd,w150); //  
VLG pmos #(1) pmos_1_15_15_15_263(w151,vdd,w10); //  
VLG nmos #(1) nmos_2_16_16_16_264(w151,vss,w10); //  
VLG nmos #(1) nmos_1_17_17_17_265(w152,vss,w151); //  
VLG pmos #(2) pmos_2_18_18_18_266(w153,vdd,w147); //  
VLG pmos #(2) pmos_3_19_19_19_267(w153,vdd,w151); //  
VLG nmos #(2) nmos_4_20_20_20_268(w153,w152,w147); //  
VLG nmos #(1) nmos_5_21_21_21_269(w146,vss,w153); //  
VLG pmos #(1) pmos_6_22_22_22_270(w146,vdd,w153); //  
VLG nmos #(1) nmos_1_23_23_271(w154,vss,w10); //  
VLG pmos #(2) pmos_2_24_24_272(w155,vdd,w147); //  
VLG pmos #(2) pmos_3_25_25_273(w155,vdd,w10); //  
VLG nmos #(2) nmos_4_26_26_274(w155,w154,w147); //  
VLG nmos #(1) nmos_5_27_27_275(w156,vss,w155); //  
VLG pmos #(1) pmos_6_28_28_276(w156,vdd,w155); //  
VLG pmos #(1) pmos_1_1_1_29_277(w158,vdd,w157); //  
VLG nmos #(2) nmos_2_2_2_30_278(w159,vss,w157); //  
VLG nmos #(2) nmos_3_3_3_31_279(w159,vss,w160); //  
VLG pmos #(2) pmos_4_4_4_32_280(w159,w158,w160); //  
VLG nmos #(4) nmos_5_5_5_33_281(w147,vss,w159); //  
VLG pmos #(4) pmos_6_6_6_34_282(w147,vdd,w159); //  
VLG pmos #(1) pmos_1_7_7_35_283(w161,vdd,A4); //  
VLG nmos #(1) nmos_2_8_8_36_284(w161,vss,A4); //  
VLG nmos #(1) nmos_1_9_9_37_285(w162,vss,w161); //  
VLG pmos #(2) pmos_2_10_10_38_286(w163,vdd,B4); //  
VLG pmos #(2) pmos_3_11_11_39_287(w163,vdd,w161); //  
VLG nmos #(2) nmos_4_12_12_40_288(w163,w162,B4); //  
VLG nmos #(1) nmos_5_13_13_41_289(w157,vss,w163); //  
VLG pmos #(1) pmos_6_14_14_42_290(w157,vdd,w163); //  
VLG pmos #(1) pmos_1_15_15_43_291(w164,vdd,B4); //  
VLG nmos #(1) nmos_2_16_16_44_292(w164,vss,B4); //  
VLG nmos #(1) nmos_1_17_17_45_293(w165,vss,w164); //  
VLG pmos #(2) pmos_2_18_18_46_294(w166,vdd,A4); //  
VLG pmos #(2) pmos_3_19_19_47_295(w166,vdd,w164); //  
VLG nmos #(2) nmos_4_20_20_48_296(w166,w165,A4); //  
VLG nmos #(1) nmos_5_21_21_49_297(w160,vss,w166); //  
VLG pmos #(1) pmos_6_22_22_50_298(w160,vdd,w166); //  
VLG nmos #(1) nmos_1_23_51_299(w167,vss,B4); //  
VLG pmos #(2) pmos_2_24_52_300(w168,vdd,A4); //  
VLG pmos #(2) pmos_3_25_53_301(w168,vdd,B4); //  
VLG nmos #(2) nmos_4_26_54_302(w168,w167,A4); //  
VLG nmos #(1) nmos_5_27_55_303(w169,vss,w168); //  
VLG pmos #(1) pmos_6_28_56_304(w169,vdd,w168); //  
VLG pmos #(1) pmos_1_57_305(w170,vdd,w169); //  
VLG nmos #(2) nmos_2_58_306(w171,vss,w169); //  
VLG nmos #(2) nmos_3_59_307(w171,vss,w156); //  
VLG pmos #(2) pmos_4_60_308(w171,w170,w156); //  
VLG nmos #(3) nmos_5_61_309(w26,vss,w171); //  
VLG pmos #(3) pmos_6_62_310(w26,vdd,w171); //  
VLG pmos #(1) pmos_1_1_1_1_311(w173,vdd,w172); //  
VLG nmos #(2) nmos_2_2_2_2_312(w174,vss,w172); //  
VLG nmos #(2) nmos_3_3_3_3_313(w174,vss,w175); //  
VLG pmos #(2) pmos_4_4_4_4_314(w174,w173,w175); //  
VLG nmos #(1) nmos_5_5_5_5_315(S5,vss,w174); //  
VLG pmos #(1) pmos_6_6_6_6_316(S5,vdd,w174); //  
VLG pmos #(1) pmos_1_7_7_7_317(w177,vdd,w176); //  
VLG nmos #(1) nmos_2_8_8_8_318(w177,vss,w176); //  
VLG nmos #(1) nmos_1_9_9_9_319(w178,vss,w177); //  
VLG pmos #(2) pmos_2_10_10_10_320(w179,vdd,w26); //  
VLG pmos #(2) pmos_3_11_11_11_321(w179,vdd,w177); //  
VLG nmos #(2) nmos_4_12_12_12_322(w179,w178,w26); //  
VLG nmos #(1) nmos_5_13_13_13_323(w172,vss,w179); //  
VLG pmos #(1) pmos_6_14_14_14_324(w172,vdd,w179); //  
VLG pmos #(1) pmos_1_15_15_15_325(w180,vdd,w26); //  
VLG nmos #(1) nmos_2_16_16_16_326(w180,vss,w26); //  
VLG nmos #(1) nmos_1_17_17_17_327(w181,vss,w180); //  
VLG pmos #(2) pmos_2_18_18_18_328(w182,vdd,w176); //  
VLG pmos #(2) pmos_3_19_19_19_329(w182,vdd,w180); //  
VLG nmos #(2) nmos_4_20_20_20_330(w182,w181,w176); //  
VLG nmos #(1) nmos_5_21_21_21_331(w175,vss,w182); //  
VLG pmos #(1) pmos_6_22_22_22_332(w175,vdd,w182); //  
VLG nmos #(1) nmos_1_23_23_333(w183,vss,w26); //  
VLG pmos #(2) pmos_2_24_24_334(w184,vdd,w176); //  
VLG pmos #(2) pmos_3_25_25_335(w184,vdd,w26); //  
VLG nmos #(2) nmos_4_26_26_336(w184,w183,w176); //  
VLG nmos #(1) nmos_5_27_27_337(w185,vss,w184); //  
VLG pmos #(1) pmos_6_28_28_338(w185,vdd,w184); //  
VLG pmos #(1) pmos_1_1_1_29_339(w187,vdd,w186); //  
VLG nmos #(2) nmos_2_2_2_30_340(w188,vss,w186); //  
VLG nmos #(2) nmos_3_3_3_31_341(w188,vss,w189); //  
VLG pmos #(2) pmos_4_4_4_32_342(w188,w187,w189); //  
VLG nmos #(4) nmos_5_5_5_33_343(w176,vss,w188); //  
VLG pmos #(4) pmos_6_6_6_34_344(w176,vdd,w188); //  
VLG pmos #(1) pmos_1_7_7_35_345(w190,vdd,A5); //  
VLG nmos #(1) nmos_2_8_8_36_346(w190,vss,A5); //  
VLG nmos #(1) nmos_1_9_9_37_347(w191,vss,w190); //  
VLG pmos #(2) pmos_2_10_10_38_348(w192,vdd,B5); //  
VLG pmos #(2) pmos_3_11_11_39_349(w192,vdd,w190); //  
VLG nmos #(2) nmos_4_12_12_40_350(w192,w191,B5); //  
VLG nmos #(1) nmos_5_13_13_41_351(w186,vss,w192); //  
VLG pmos #(1) pmos_6_14_14_42_352(w186,vdd,w192); //  
VLG pmos #(1) pmos_1_15_15_43_353(w193,vdd,B5); //  
VLG nmos #(1) nmos_2_16_16_44_354(w193,vss,B5); //  
VLG nmos #(1) nmos_1_17_17_45_355(w194,vss,w193); //  
VLG pmos #(2) pmos_2_18_18_46_356(w195,vdd,A5); //  
VLG pmos #(2) pmos_3_19_19_47_357(w195,vdd,w193); //  
VLG nmos #(2) nmos_4_20_20_48_358(w195,w194,A5); //  
VLG nmos #(1) nmos_5_21_21_49_359(w189,vss,w195); //  
VLG pmos #(1) pmos_6_22_22_50_360(w189,vdd,w195); //  
VLG nmos #(1) nmos_1_23_51_361(w196,vss,B5); //  
VLG pmos #(2) pmos_2_24_52_362(w197,vdd,A5); //  
VLG pmos #(2) pmos_3_25_53_363(w197,vdd,B5); //  
VLG nmos #(2) nmos_4_26_54_364(w197,w196,A5); //  
VLG nmos #(1) nmos_5_27_55_365(w198,vss,w197); //  
VLG pmos #(1) pmos_6_28_56_366(w198,vdd,w197); //  
VLG pmos #(1) pmos_1_57_367(w199,vdd,w198); //  
VLG nmos #(2) nmos_2_58_368(w200,vss,w198); //  
VLG nmos #(2) nmos_3_59_369(w200,vss,w185); //  
VLG pmos #(2) pmos_4_60_370(w200,w199,w185); //  
VLG nmos #(1) nmos_5_61_371(Cout,vss,w200); //  
VLG pmos #(1) pmos_6_62_372(Cout,vdd,w200); //  
VLG endmodule
FSYM
CNC(130 -5)
CNC(140 -5)
CNC(150 -5)
CNC(160 -5)
CNC(170 -5)
CNC(110 -90)
CNC(100 -95)
CNC(90 -100)
CNC(80 0)
CNC(70 0)
CNC(55 85)
CNC(45 85)
CNC(-5 85)
CNC(-15 85)
CNC(80 -105)
CNC(-115 -40)
LIG(110,-90,110,-125)
LIG(100,-95,100,-125)
LIG(90,-125,90,-100)
LIG(80,-125,80,-105)
LIG(120,10,120,-5)
LIG(130,10,130,-5)
LIG(-145,45,-145,-125)
LIG(140,10,140,-5)
LIG(150,10,150,-5)
LIG(160,10,160,-5)
LIG(170,10,170,-5)
LIG(-130,-125,-130,35)
LIG(120,-5,130,-5)
LIG(-95,-125,-95,-50)
LIG(130,-5,140,-5)
LIG(-115,-125,-115,-40)
LIG(140,-5,150,-5)
LIG(45,135,45,155)
LIG(150,-5,160,-5)
LIG(55,135,55,155)
LIG(160,-5,170,-5)
LIG(170,-5,205,-5)
LIG(65,135,65,155)
LIG(75,135,75,155)
LIG(205,-5,205,5)
LIG(110,-15,110,10)
LIG(100,-15,100,10)
LIG(90,-15,90,10)
LIG(85,135,85,155)
LIG(95,135,95,155)
LIG(180,50,180,155)
LIG(170,50,170,155)
LIG(80,-105,80,-75)
LIG(90,-100,90,-75)
LIG(100,-95,100,-75)
LIG(40,-105,80,-105)
LIG(45,-100,90,-100)
LIG(50,-95,100,-95)
LIG(85,95,85,75)
LIG(85,75,160,75)
LIG(160,75,160,50)
LIG(150,50,150,70)
LIG(40,-25,40,-105)
LIG(45,-20,45,-100)
LIG(75,70,150,70)
LIG(75,70,75,95)
LIG(140,50,140,65)
LIG(130,50,130,60)
LIG(140,65,65,65)
LIG(65,65,65,95)
LIG(130,60,55,60)
LIG(50,-15,50,-95)
LIG(-5,-25,40,-25)
LIG(5,-20,45,-20)
LIG(15,-15,50,-15)
LIG(60,10,60,0)
LIG(70,10,70,0)
LIG(-5,10,-5,-25)
LIG(80,-15,80,0)
LIG(80,0,80,10)
LIG(60,0,70,0)
LIG(70,0,80,0)
LIG(5,10,5,-20)
LIG(45,85,45,95)
LIG(15,10,15,-15)
LIG(35,85,35,95)
LIG(110,-90,110,-75)
LIG(55,60,55,85)
LIG(55,85,55,95)
LIG(45,85,55,85)
LIG(35,85,45,85)
LIG(25,70,25,95)
LIG(15,70,15,95)
LIG(5,70,5,95)
LIG(55,-90,110,-90)
LIG(-25,95,-25,85)
LIG(-15,95,-15,85)
LIG(55,-10,55,-90)
LIG(-5,70,-5,85)
LIG(-5,85,-5,95)
LIG(-25,85,-15,85)
LIG(-15,85,-5,85)
LIG(25,-10,55,-10)
LIG(-70,35,-25,35)
LIG(25,10,25,-10)
LIG(25,-60,25,-70)
LIG(-110,45,-145,45)
LIG(-110,35,-130,35)
LIG(25,-40,25,-30)
LIG(-40,-50,-95,-50)
LIG(-70,25,-50,25)
LIG(-50,25,-50,15)
LIG(-50,15,-25,15)
LIG(-70,45,-50,45)
LIG(-50,45,-50,55)
LIG(-50,55,-25,55)
LIG(-25,55,-25,80)
LIG(-25,80,95,80)
LIG(95,80,95,95)
LIG(-40,-60,-70,-60)
LIG(25,-70,60,-70)
LIG(-115,-40,-40,-40)
LIG(0,-60,25,-60)
LIG(0,-50,60,-50)
LIG(0,-40,25,-40)
LIG(25,-30,60,-30)
LIG(60,-30,60,-10)
LIG(60,-10,180,-10)
LIG(180,-10,180,10)
LIG(-115,25,-115,-40)
LIG(-110,25,-115,25)
FFIG C:\Users\savit\Downloads\BoothMultiplier.sch
