你好，我是LMOS。

上节课，我们学习了硬件描述语言Verilog的基础知识。今天我会带你一起用Verilog设计一个简单的电路模块。通过这节课，你不但能复习巩固上节课学到的硬件语言知识，还能在动手实践中体会代码是怎么生成具体电路的。

## Verilog代码编写

如果你学过计算机组成原理的课程或图书，应该对ALU并不陌生。算术逻辑单元（Arithmetic&amp;logical Unit，ALU）是CPU的执行单元，是所有中央处理器的核心组成部分。

利用Verilog，我们可以设计一个包含加、减、与、或、非等功能的简单ALU模块，代码如下：

```verilog
module alu(a, b, cin, sel, y);
  input [7:0] a, b;
  input cin;
  input [3:0] sel;
  output [7:0] y;

  reg [7:0] y;
  reg [7:0] arithval;
  reg [7:0] logicval;

  // 算术执行单元
  always @(a or b or cin or sel) begin
    case (sel[2:0])
      3'b000  : arithval = a;
      3'b001  : arithval = a + 1;
      3'b010  : arithval = a - 1;
      3'b011  : arithval = b;
      3'b100  : arithval = b + 1;
      3'b101  : arithval = b - 1;
      3'b110  : arithval = a + b;
      default : arithval = a + b + cin;
    endcase
  end

  // 逻辑处理单元
  always @(a or b or sel) begin
    case (sel[2:0])
      3'b000  : logicval =  ~a;
      3'b001  : logicval =  ~b;
      3'b010  : logicval = a & b;
      3'b011  : logicval = a | b;
      3'b100  : logicval =  ~((a & b));
      3'b101  : logicval =  ~((a | b));
      3'b110  : logicval = a ^ b;
      default : logicval =  ~(a ^ b);
    endcase
  end

  // 输出选择单元
  always @(arithval or logicval or sel) begin
    case (sel[3])
      1'b0    : y = arithval;
      default : y = logicval;
    endcase
  end

endmodule
```
<div><strong>精选留言（30）</strong></div><ul>
<li><img src="https://static001.geekbang.org/account/avatar/00/25/31/d2/40338b73.jpg" width="30px"><span>揭晓林</span> 👍（2） 💬（1）<div>老师和同学们好，我也写了下如何运行本次课程里的代码（类似实验手册）：在Gitee上，欢迎各位PR
https:&#47;&#47;gitee.com&#47;peterjxl&#47;geek-time-computer-foundation-peterjxl

也感谢Bryan同学的开源</div>2022-10-18</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/16/e8/c9/59bcd490.jpg" width="30px"><span>听水的湖</span> 👍（10） 💬（2）<div>我是这门课的编辑小新，又见面啦。

感觉没接触过硬件语言的小伙伴对第三、四节课有畏难情绪，并且急于知道这两节课对后续学习的影响。这里统一说明一下：

👀两节课不太可能让你完全掌握verilog，如果之前没接触过硬件语言，一遍看下来有疑惑非常正常（大学学了verilog现在重看，卡壳也不奇怪）。
😑之所以咱们花两节课打这个基础，目的还是为实现riscv的处理器做铺垫，不然后面模块实现部分，代码大致思路都get不到就尴尬了。
👧所以建议根据自己情况量力而行，有能力就跟着课程写一写，至少risc-v指令集比x86简单嘛。
👉verilog我们主要是用在第三节课到第十一节课的处理器实现部分（手写miniCPU模块），不会verilog并不影响后面模块的学习。</div>2022-08-08</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/0f/d3/98/60d13550.jpg" width="30px"><span>Bryan</span> 👍（17） 💬（2）<div>写了下在 Mac 下怎么编译运行整个代码 https:&#47;&#47;notes.singee.me&#47;#&#47;page&#47;verilog%20%E7%94%9F%E6%88%90%E5%85%B7%E4%BD%93%E7%94%B5%E8%B7%AF</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/27/73/63/791d0f5e.jpg" width="30px"><span>青蓝</span> 👍（8） 💬（1）<div>华为移动端芯片设计是领先的，但要自主可控还要eda、光刻机等庞大的生态</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/1b/2c/21/52f97150.jpg" width="30px"><span>李钟伟</span> 👍（6） 💬（1）<div>如何理解“阻塞赋值”和“非阻塞赋值”</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/1b/9c/ac/4a488a4e.jpg" width="30px"><span>伊宝峰</span> 👍（6） 💬（1）<div>Verilog设计逻辑电路是纯逻辑理论层面的，不需要太复杂的设备，相对容易做，但是做成实体CPU需要逻辑综合布线，需要生产，这两个有极高的难度，是我们目前没有掌握的。</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/27/f8/2c/92969c48.jpg" width="30px"><span>青玉白露</span> 👍（4） 💬（1）<div>感觉大家很吃力，做了一个关于Verilog的初学者笔记，里面包含在线学习网站https:&#47;&#47;zhuanlan.zhihu.com&#47;p&#47;550710744</div>2022-08-06</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/18/1f/03/e4e15f95.jpg" width="30px"><span>DustyBun</span> 👍（4） 💬（1）<div>感谢 lmos 把自己的知识与经验分享出来，为求知的人开了一盏明亮的灯。</div>2022-08-05</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2a/2c/69/6d1a0c98.jpg" width="30px"><span>vampire</span> 👍（4） 💬（1）<div>verilog只能设计出微架构，而不能设计出isa，更不能培育出生态</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/11/7a/21/a33cc944.jpg" width="30px"><span>熊出没</span> 👍（3） 💬（1）<div>有设计，也需要有制造，制造工艺跟不上是一方面，再加上芯片设计的专利保护等，我们没有一完整的生态。</div>2022-08-06</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/30/45/bf/1f36539b.jpg" width="30px"><span>南总无敌</span> 👍（2） 💬（1）<div>思考题：既然用 Verilog 很容易就可以设计出芯片的数字电路，为什么我们国家还没有完全自主可控的高端 CPU 呢？

答：CPU作为承载电子万物的通用器件，需要的是完整的产业链和良好的生态。
（1）完整的产业链不仅仅包含前端设计，还有EDA设计工具和完整的产业制造，而我国仅仅只有前端设计站在了世界前沿，后面两个关键步骤远远达不到行业前沿水平
（2）另外芯片强是一个方面，而往往决定芯片能否广泛商用关键更多看好不好用。这里就牵扯到良好的生态了，没有相应完整的配套软件和售后技术支持，客户很难放心使用。这就像为啥各种NPU论PPA吊打NVIDIA，但是最后大家还是买了NVIDIA的GPU做模型训练。生态需要时间积累口碑和持续性努力，吾辈需加油</div>2022-10-07</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/10/05/92/b609f7e3.jpg" width="30px"><span>骨汤鸡蛋面</span> 👍（2） 💬（1）<div>可以看到大概脉络是，cpu ==&gt; 模块 == 硬件描述语言 ==&gt; 基本电路单元  ==&gt; 门电路 。大佬可以讲一下 控制器的实现嘛？</div>2022-08-07</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2e/d2/00/23784f62.jpg" width="30px"><span>Geek_6a1eb9</span> 👍（2） 💬（7）<div>有一个疑问，Yosys不能在windows平台上安装吗</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/15/73/ab/23e7182c.jpg" width="30px"><span>听</span> 👍（0） 💬（1）<div>在CentOS上执行命令：gtkwave wave.vcd，报错：Could not initialize GTK!  Is DISPLAY env var&#47;xhost set?
解决方案可参考：https:&#47;&#47;www.freesion.com&#47;article&#47;4575335248&#47;</div>2022-10-08</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2f/d7/77/0bbdc9af.jpg" width="30px"><span>VMNode</span> 👍（0） 💬（1）<div>真不错</div>2022-09-02</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2e/d2/00/23784f62.jpg" width="30px"><span>Geek_6a1eb9</span> 👍（0） 💬（2）<div>记录一个新手问题，如果你编写的module由两层，且有调用关系，此时使用yosys生成的.dot文件包含两幅图，但是我使用vscode中的Graphviz (dot) language support for Visual Studio Code插件查看.dot文件时只能生成一张图，解决方法为，根据代码内容将两份代码分开放在两个文件中，然后就可以依次查看综合出的的电路图</div>2022-08-31</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2e/d2/00/23784f62.jpg" width="30px"><span>Geek_6a1eb9</span> 👍（0） 💬（2）<div>不知道有没有用过VScode上的WaveTrace插件来查看iverilog生成的VCD波形图？我之前使用WaveTrace可以检测到信号，但是使用这篇文章中的流程不能检测到信号，有人恰好知道怎么回事吗</div>2022-08-30</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/10/4b/46/717d5cb9.jpg" width="30px"><span>惜心（伟祺）</span> 👍（0） 💬（1）<div>“怎么区分阻塞赋值和非阻塞赋值呢？阻塞赋值对应的电路结构往往与触发沿没有关系，只与输入电平的变化有关；而非阻塞赋值对应的电路结构往往与触发沿有关系，只有在触发沿时，才有可能发生赋值的情况。”
阻塞非阻塞 硬件层面的对应解释挺有意思的
以前大部分是在功能 软件层面理解</div>2022-08-21</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2e/f6/1b/420ceff3.jpg" width="30px"><span>ADV</span> 👍（0） 💬（1）<div>Chisel跟Verilog有啥不同和优劣？</div>2022-08-18</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/14/a6/f0/50d0931d.jpg" width="30px"><span>木易杨</span> 👍（0） 💬（1）<div>华为的麒麟9000芯片用的是arm的指令集，那这芯片华为主要是做了那些工作了？对于芯片这块不太懂，半路出家的</div>2022-08-17</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/0f/7e/df/145a51e5.jpg" width="30px"><span>威</span> 👍（0） 💬（1）<div>最后在 yosys 的 shell 中输入 show 命令显示电路图。</div>2022-08-17</li><br/><li><img src="http://thirdwx.qlogo.cn/mmopen/vi_32/qlKhicZQFoJG49EFICh1ObafYQXLSess2AKJBOQu0lLib3BOs7TibLXGIa5CNjQRxSice1pmHfYK1prsryLMLIKYdg/132" width="30px"><span>Geek_2c46d9</span> 👍（0） 💬（1）<div>仿真波形图没看懂。需要补哪方面的知识呢？（能有推荐的书籍或者课堂就更好了）</div>2022-08-15</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/1b/6b/2c/b27eefc5.jpg" width="30px"><span>Abcd</span> 👍（0） 💬（1）<div>yosys 好评，后面会有讲解仿真吗？以verilator为例。另外，希望加餐里面能介绍一下 SpinalHDL, Amaranth 这类高级编程”语言“</div>2022-08-13</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/0f/b1/0f/11cf22de.jpg" width="30px"><span>夜语</span> 👍（0） 💬（3）<div>Ubuntu 16.04 执行vvp -n wave -lxt2 之后没有结果显示，不知道为什么</div>2022-08-06</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/2e/fa/37/3b151ca3.jpg" width="30px"><span>爱酱大胜利</span> 👍（0） 💬（2）<div>有经济条件的可以在FPGA上验证一下 会快很多</div>2022-08-04</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/27/f8/2c/92969c48.jpg" width="30px"><span>青玉白露</span> 👍（0） 💬（3）<div>因为我们现在的涉及都是在理论层面，具体到实际生产，还需要使用光刻机等高精密仪器，而这些仪器西方不卖给我们。</div>2022-08-03</li><br/><li><img src="https://thirdwx.qlogo.cn/mmopen/vi_32/Q3auHgzwzM7mF1Zdh16zKFDsIjV6movCe1vArG6icbr9Bd537NDg7dA6y24LhdC3ypvzqJBW18oGcDeC2yTwDsw/132" width="30px"><span>肖水平</span> 👍（0） 💬（1）<div>思考题：
1、没有自主硬件描述语言规范，目前工业级可用的硬件描述语言都国外设计制定的规范，如：Verilog, VHDL, SystemVerilog等；
2、没有工业级自主可控的EDA工具，目前市面上可用的工业级EDA工具都是国外三大EDA厂商的(Synopsys，Cadence，Mentor Graphics)；
3、半导体制造设备还不能完全自主可控；
4、半导体原材料的份额也不足；
5、没有成熟生态的指令集架构；</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/29/a6/ad/e65aec4c.jpg" width="30px"><span>苏流郁宓</span> 👍（0） 💬（1）<div>高端cpu是技术与生态的完美融合，在技术层面要集成的东西很多，可不仅仅是ALu的。还有指令集等东西，要与生态搭配使用！
再说，verilog只是硬件语言，强大的EDA工具也没有国产的啊</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/10/25/87/f3a69d1b.jpg" width="30px"><span>peter</span> 👍（0） 💬（4）<div>请教老师几个问题：
Q1：什么叫“例化调用”？ “例化”这个词不太理解。
Q2：CPU的寄存器通常数量比较少，为什么？为什么多造一些？是成本高还是制造难度大？</div>2022-08-03</li><br/><li><img src="https://static001.geekbang.org/account/avatar/00/1e/2d/75/4936ecc2.jpg" width="30px"><span>的是</span> 👍（0） 💬（2）<div>没有什么干货，重复书上的</div>2022-08-03</li><br/>
</ul>