---
title: 计组第3章-存储系统
date: 2022-07-27 15:13:55
tags: [计算机组成原理]
mathjax: true
typora-root-url: ..
---

### 第三章 存储系统

#### 考纲内容

>（一）存储器的分类
>
>（二）层次化存储器的基本结构
>
>（三）半导体随机存储器
>
>​		SRAM、DRAM、Flash存储器
>
>（四）主存储器
>
>​		DRAM芯片与内存条、多模块存储器、主存和CPU之间的连接
>
>（五）外部存储器
>
>​		磁盘存储器、固态硬盘（SSD）
>
>（六）高速缓冲存储器（Cache）
>
>​		Cache的基本原理；Cache和主存之间的映射方式
>
>​		Cache中主存块的替换算法；Cache写策略
>
>（七）虚拟存储器
>
>​		虚拟存储器的基本概念
>
>​		页式虚拟存储器：基本原理、页表、地址转换、TLB（快表）
>
>​		段式虚拟存储器的基本原理；段页式虚拟存储器的基本原理



#### 3.1 存储器概述

##### 1. 存储器的层次结构

<img src="/images/计组第3章-存储系统/image-20220710162950624.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710163119440.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710163158290.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710164124133.png" alt=""  />

实际上，存储器层次结构主要体现在`Cache—主存层`和`主存—辅存层`，前者主要解决**CPU和主存速度不匹配的问题**，后者主要解决**存储系统的容量问题**。在存储体系中，Cache、主存能够与CPU直接交换信息，辅存则要通过主存与CPU交换信息。存储器层次结构的主要思想是上一层存储器作为低一层存储器的高速缓存，上一层内容只是下一层经常使用到的内容的副本。

##### 2. 存储器的分类

- 按存储介质分类：半导体存储器、磁表面存储器、光存储器
- 按存取方式分类：随机存取存储器(RAM、ROM)、顺序存取存储器(磁带)、直接存取存储器(磁盘、光盘)

<img src="/images/计组第3章-存储系统/image-20220710165435322.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710165509725.png" alt=""  />

**顺序存取存储器（SAM）**：磁带、电影胶片

访问时，读/写部件按顺序查找目标地址，访问时间与数据的存储位置有关。

**直接存取存储器（DAM）**：硬盘

访问时，读/写部件先粗定位一个小区域，再在该区域内顺序查找。

##### 3. 存储器的性能指标

- 存储容量 = 存储字数 × 字长
- 单位成本：每位价格 = 总成本/总容量
- 存储速度：**数据传输率 = 数据的宽度/存储周期**
  - 存取时间：存储器收到读写命令到存储器读出/写入信息所需要的时间
  - 存取周期：**存取周期 = 存取时间 + 恢复期**
  - 主存带宽：又称为数据传输率

<img src="/images/计组第3章-存储系统/image-20220711152647054.png" alt=""  />



#### 3.2 主存储器

##### 1. SRAM芯片和DRAM芯片

###### 1. SRAM的工作原理

<img src="/images/计组第3章-存储系统/image-20220710170638568.png" alt=""  />

通常把存放一个二进制位的物理器件称为存储元，它是存储器最基本的结构。

**静态随机存储器SRAM的存储元是双稳态触发器（六晶体管MOS），依靠双稳态电路内部交叉反馈电路形成互锁，通过电源对电路的持续供电以存储信息，不需要刷新，为非破坏性读出，不需要重写。**

<img src="/images/计组第3章-存储系统/image-20220710171018980.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710171508165.png" alt=""  />

###### 2. DRAM的工作原理

**动态随机访问存储器DRAM依靠存储单元中形成的栅极电容来保存信息，不需要持续电源，因此需要定期逐行刷新。**MOS：金属氧化物半导体，加高电平即导通，低电平即阻断。

<img src="/images/计组第3章-存储系统/image-20220710172412606.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710172450820.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710172518487.png" alt=""  />

**动态存储器的刷新：**

**定期向电容补充电荷叫做刷新。**因为动态存储器依靠电容电荷存储信息，没有电源持续供电，电荷会泄露，故需定期向电容补充电荷，才能维持存储信息不变。

<img src="/images/计组第3章-存储系统/image-20220710175156513.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710175305647.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710175332757.png" alt=""  />

###### 3. DRAM芯片读写周期

<img src="/images/计组第3章-存储系统/image-20220710184205175.png" alt=""  />

###### 4. SRAM与DRAM的比较

<img src="/images/计组第3章-存储系统/image-20220710184607749.png" alt=""  />

###### 5. 存储器芯片的内部结构

<img src="/images/计组第3章-存储系统/image-20220724162255581.png" alt=""  />

1. 存储体（存储矩阵 ）。存储体是存储单元的集合，它由行选择线(X)和列选择线(Y)来选择所访问单元，存储体上的相同行、列上的位同时被读出或写入。
2. 地址译码器：用来将地址转换为译码输出线上的高电平，以便驱动相应的读写电路。
3. I/O控制电路：用以控制被选中单元的读出或写入，具有放大信息的作用。
4. 片选控制信号。
5. 读/写控制信号。

###### 6. 半导体存储器的逻辑设计

<img src="/images/计组第3章-存储系统/image-20220710190056581.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710190134519.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710190200719.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710190229562.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710190301146.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710190355822.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220710190421670.png" alt=""  />



##### 2. 只读存储器ROM

只读存储器（ROM）有两个显著的优点：

- 结构简单，所以位密度比可读写存储器高。
- 具有**非易失性**，所以可靠性高。

ROM的类型：

1. 掩模式只读存储器MROM：内容由半导体制造厂商按用户的需求在芯片生产过程中直接写入，之后无法改变
2. 一次可编程只读存储器PROM：可以利用专门的设备写入一次，之后内容无法改变。
3. 可擦除可编程存储器EPROM：可写入几十次，用紫外线照射擦除。
4. 电擦除型可编程只读存储器EEPROM：使用高压电实现比特级擦除。
5. Flash存储器：即闪存，是一种快速擦写型ROM，典型应用有U盘、SSD固态硬盘等。其主要特点是既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写。
6. 固态硬盘SSD：基于闪存，保留了Flash存储器长期保存信息、快速擦除与重写的特性，对比传统硬盘也具有读写速度快、低功耗等特点，缺点是价格较高。

##### 3. 主存储器的基本组成

<img src="/images/计组第3章-存储系统/image-20220710191407193.png" alt=""  />

指令执行过程中需要访问主存时，CPU首先把被访问单元的地址送到地址寄存器MAR中，然后通过地址线将主存地址送到主存中的地址寄存器，以便地址译码器译码选中相应单元，同时CPU将读写信号通过控制线送到主存的读写控制电路。

如果是写操作，那么CPU同时将要写的信号送入MDR中，在读写控制电路的控制下，经过数据线将信号写入选中的单元；

若果是读操作，那么主存读出选中单元的内容送到数据线，然后送到MDR中。

**数据线的宽度与MDR的宽度相同，地址线的宽度与MAR的宽度相同。地址线的位数决定了主存地址空间的最大可寻址范围。**

##### 4. 多模块存储器

多模块存储器是一种空间并行技术，利用多个结构完全相同的存储模块并行工作来提高存储器的吞吐率。常用的有单体多字存储器和多体位交叉存储器。

>注意：CPU的速度比存储器快，若同时从存储器中取出n条指令，就可以充分利用CPU资源，提高运行速度。多体交叉存储器就是基于这种思想提出的。

###### 1. 单体多字存储器

单体多字存储器的特点是存储器中只有一个存储体，每个存储单元存储m个字，总线宽度也为m个字。一次并行读出m个字，地址必须顺序排列并处于同一存储单元。

###### 2. 多体并行存储器

多体并行存储器由多体模块组成。每个模块都有相同的容量和存取速度，各模块都有独立的读写控制电路、地址寄存器和数据寄存器。它们既能并行工作，又能交叉工作。

多体并行存储器分为高位交叉编址和低位交叉编址。

**高位交叉编址（顺序方式）**：高位地址表示体号，低位地址为体内地址。访问一个连续主存块时总是先在一个模块内访问，等待该模块访问结束才转到下一个模块，各模块不能被并行访问。

<img src="/images/计组第3章-存储系统/image-20220724163124596.png" alt=""  />

**低位交叉编址（交叉方式）**：低位地址为体号，高位地址为体内地址。每个模块按”模m“编址，模块号=单元地址%m，假定有m个模块，每个模块有k个单元，则$M_{0}=Pm,M_{1}=Pm+1,\cdot\cdot\cdot$,$0=<P<=k+1$。

低位交叉方式下，总是把高位的体内地址送到由低位地址确定的模块内进行译码，程序连续存放在相邻的模块中，因此称采用此编制方式的存储器为交叉存储器。

<img src="/images/计组第3章-存储系统/image-20220724163237158.png" alt=""  />

采用低位交叉编址后，可在不改变每个模块的存取周期的前提下，用流水线的方式并行存取，提高存储器的带宽。

交叉存取度m = 存取周期T / 总线传送周期r；存储体的模块数必须大于等于m。

顺序存储器  $t_{1}=m T$

交叉存储器 $t_{2} = T + (m-1)r$。

##### 5. 本节小结

1. 芯片引脚数 = 地址线数 + 数据线数 + 片选线数 + 读写控制线数
2. 一根线就是一个二进制位，高电平时为1，低电平时为0
3. **n根地址线可以表示$2^{n}$个存储单元，故若有$2^{n}$个存储单元，则地址线数 = n**
4. **数据线数 = 存储字长，即1个存储单元的位数**
5. 读写控制线为1或2根，皆有可能，片选线数为1根
6. DRAM采用地址引脚复用技术，地址线减半，数据线不变，增加了两根线即行通选和列通选，片选线以行通选代替
7. 分散刷新延长了存取周期，不存在死时间。



#### 3.3 主存储器与CPU的连接

##### 1. 连接原理

主存储器通过数据总线、地址总线和控制总线与CPU连接；

数据总线的位数与工作频率的乘积正比于数据传输率；

地址总线的位数决定了可寻址的最大内存空间；

控制总线（读/写）指出总线周期的类型和本次输入/输出操作完成的时刻。

##### 2. 主存容量扩展

由于单个存储芯片的容量是有限的，它在字数或字长方面与实际存储器的需求都有差距，因此需要在字和位两方面进行扩充才能满足实际存储器的容量要求。通常采用位扩展法、字扩展法和字位同时扩展法来扩展主存容量。

1. **位扩展法**：用多个存储器件对字长进行扩充，增加存储字长。位扩展的连接方式是将多个存储芯片的地址端、片选端和读写控制端相应并联，数据端分别引出。

   >注意：仅采用位扩展时，各芯片连接地址线的方式相同，但连接数据线的方式不同，在某一时刻选中所有的芯片，所以片选信号（CS非）要连接到所有的芯片。

   <img src="/images/计组第3章-存储系统/image-20220724163553716.png" alt=""  />

2. **字扩展法**：字扩展将芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。

   >注意：仅采用字扩展时，各芯片连接地址线的方式相同，连接数据线的方式也相同，但在某一时刻只需选中部分芯片，所以通过片选信号（CS非）连接到相应的芯片。

   <img src="/images/计组第3章-存储系统/image-20220724163643199.png" alt=""  />

3. **字位同时扩展法**：同时增加存储字的数量和存储字长。

   > 数据线的连接方式不同，而且片选信号也要连接到相应的芯片。

   <img src="/images/计组第3章-存储系统/image-20220724163750209.png" alt=""  />

##### 3. 存储容量的地址分配和片选

CPU要实现对存储单元的访问，首先要进行片选，然后进行字选。

片选信号的产生分为线选法和译码片选法。

1. **线选法**：用除片内寻址外的高位地址线直接分别连接至各个存储芯片的片选端，当某地址线信号为”0“时，就选中与之对应的存储芯片（CS非低电平有效）。这些片选地址每次寻址时只能有一位有效，保证每次只选中一个芯片。

   优点：不需要地址译码器，线路简单。

   缺点：地址空间不连续，选片的地址必须分时为低电平，不能充分利用系统的存储器空间。

2. **译码片选法**：用除片内寻址外的高位地址线通过地址译码器芯片产生片选信号。

##### 4. 存储器与CPU的连接

1. 合理选择存储芯片：主要指芯片类型和数量的选择；
2. 地址线的连接：通常用CPU地址线的低位进行字选，高位进行片选；
3. 数据线的连接：CPU的数据线数与存储器的数字线数不相等时，必须对存储芯片进行扩位；
4. 读/写命令线的连接：一般可以直接相连，高电平为读，低电平为写；
5. 片选线的连接：是CPU与存储芯片连接的关键，存储器有许多存储芯片叠加而成，哪一片被选中完全取决于该存储芯片的片选控制端（CS非）能否接收到来自CPU的有效片选信号。



#### 3.4 外部存储器

##### 1. 磁盘存储器

1. 磁盘存储器的优缺点：存储容量大、位价格低；记录介质可重复使用；记录信息可长期保存而不丢失；非破坏性读出，读出时不需要再生；缺点是存取速度慢，机械结构复杂，对工作环境要求较高。

2. 磁盘设备的组成：磁盘存储器由磁盘驱动器、磁盘控制器和盘片组成；一块硬盘含有若干记录面，每个记录面划分为若干磁道，而每条磁道又划分为若干扇区，**扇区是磁盘读写的最小单位**。

3. 磁头数即记录面数，表示硬盘共有多少个磁头；柱面数表示硬盘每面盘片上有多少条磁道；扇区数表示每条磁道上有多少个扇区。

4. 磁记录原理：磁头和磁性记录介质相对运动时，通过电磁转换完成读写操作。

5. 磁盘的性能指标：记录密度；磁盘容量；平均存取时间；数据传输率；

   数据传输率=磁盘转速r(转/秒) × 磁道容量N(字节)

6. 磁盘地址=驱动器号+柱面(磁道)号+盘面号+扇区号

7. 读一个扇区中数据所用的时间 = 找磁道的时间 + 找扇区的时间 + 磁头扫过一个扇区的时间

8. **磁盘阵列**

   **PAID（独立冗余磁盘阵列）是指将多个独立的物理磁盘组成一个独立的逻辑磁盘，数据在多个物理盘上分割交叉存储、并行访问，具有更好的存储性能、可靠性和安全性。**

   RAID0: 无冗余和无校验的磁盘阵列

   RAID1: 镜像磁盘阵列

   RAID2: 采用纠错的海明码的磁盘阵列

   RAID3: 位交叉奇偶校验的磁盘阵列

   RAID4: 块交叉奇偶校验的磁盘阵列

   RAID5: 无独立校验的奇偶校验磁盘阵列

   总之，RAID通过同时使用多个磁盘，提高了传输率；通过在多个磁盘上并行存取来大幅提高存储系统的数据吞吐量；通过镜像备份，提高安全可靠性；通过数据校验，提供容错能力。


##### 2. 固态硬盘

固态硬盘是一种基于闪存技术的存储器。它与U盘并没有本质上的区别，只是容量更大、存储性能更好。

固态硬盘的特点：基于闪存的存储技术、随机写很慢、随机读写性能明显高于磁盘、容易磨损。



#### 3.5 高速缓冲存储器

##### 1. 程序访问的局部性原理

<img src="/images/计组第3章-存储系统/image-20220724180300224.png" alt="" style="zoom: 67%;" />

##### 2. Cache的基本工作原理

Cache位于存储器层次结构的顶层，通常由SRAM构成。为便于Cache和主存交换信息，Cache和主存通常被划分为大小相等的块，Cache块又称Cache行，每块由若干字节组成，块的长度称为块长（Cache行长）。

<img src="/images/计组第3章-存储系统/image-20220724181021396.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724181049649.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724181150167.png" alt=""  />



##### 3. Cache和主存的映射方式

<img src="/images/计组第3章-存储系统/image-20220724181329933.png" alt=""  />

1. **全相联映射**

   **主存中的每一块可以装入Cache中的任何位置**，每行的标记用于指出该行取自主存的哪一块，所以CPU访存时需要与所有Cache行的标记进行比较。**标记 = 主存块地址**，主存地址 = 主存块地址（标记） + 块内地址。

   优点：比较灵活，冲突率低，空间利用率高，命中率高；

   缺点：标记长，标记的比较速度慢，实现成本高通常采用价格昂贵的相联存储器。

   <img src="/images/计组第3章-存储系统/image-20220724182111571.png" alt=""  />

2. **直接映射**

   主存中的每一块只能装入Cache块中的唯一位置。若这个位置已有内容，则产生块冲突，原来的块将被无条件替换出去（**无需使用替换算法**）。

   直接映射规则：**Cache行号 = 主存块号 % Cache总行数**

   主存地址结构：**主存块地址 = 标记 + Cache行号**，主存地址 = 标记 + Cache行号 + 块内地址。

   假设Cache共有$2^{c}$行，主存有$2^{m}$块，则每个Cache行会对应$2^{m-c}$块，故需要设置一个长为m-c的标记，以确定该Cache行的内容来自$2^{m-c}$块中的哪一块。而主存块号的低c位正好是它要装入的Cache行号。

   直接映射实现简单，但不够灵活，块冲突概率最高，空间利用率最低。

   <img src="/images/计组第3章-存储系统/image-20220724190305533.png" alt=""  />

3. **组相联映射**

   将Cache分成Q个大小相等的组，每个主存块可装入固定组中的任意一行，即组间采用直接映射、而组内采用全相联映射的方式。它是对全相联映射和直接映射的一种折中，当Q=1时变为全相联映射，当Q=Cache行数时变为直接映射。假设每组有r个Cache行，则称之为r路组相联。

   组相联的映射关系为：**Cache组号 = 主存块号 % Cache组数Q**

   选定适当的分组数量，可使组相联映射的成本接近直接映射，而性能上仍接近全相联映射。

   组相联映射的主存地址结构为：**主存块地址 = 标记 + 组号**，主存地址 = 标记 + 组号 + 块内地址。

   组间作区分，组内不作区分，给定一个主存块，根据主存块号%Cache组数Q确定组号，然后映射至该组内空闲的Cache块，若Cache块均已装满，则根据替换算法进行替换。

   <img src="/images/计组第3章-存储系统/image-20220724192557766.png" alt=""  />

##### 4. Cache中主存块的替换算法

在采用全相联映射或组相联映射方式时，从主存向Cache传送一个新块，当Cache或Cache组中的空间已被占满时，就需要使用替换算法置换Cache行。而采用直接映射方式时，由于新主存块的Cache行位置是固定的，所以直接将该位置替换即可，无需考虑替换算法。

常见的替换算法有：随机（RAND）替换算法；先进先出法（First in First out）;近期最少使用法（Least recently Used）;最不经常使用法（Least Frequently Used）。

1. **随机算法（RAND）**：随机替换。没有依据程序的局部性原理，所以可能会降低命中率。

2. **先进先出算法（FIFO）**：选择最早调入的行进行替换。最早调入的内容也可能是目前经常要用的，所以也没有依据程序的局部性原理。

3. **近期最少使用算法（LRU）**：依据**程序访问的局部性原理**，选择近期长久未访问过的Cache行作为替换的行，平均命中率比FIFO要高，是堆栈类算法。LRU算法对每个Cache行设置一个计数器，记录未访问的时间长短，命中某一行时，该行计数值清零，其余行计数值加一，计数值越大说明，说明近期使用到的概率越低。

   当集中访问的存储区超过Cache组的大小时，命中率可能变得很低，这种现象称为**抖动**。

4. **最不经常使用算法（LFU）**：将一段时间内被访问次数最少的Cache行换出。同样设置一个计数器，记录每一行被访问的次数，需要替换时，将计数值最小的行换出。LFU算法看似合理其实也有一定的缺陷，因为总的使用次数最少并不意味着近期使用的次数也最少，根据程序访问的局部性原理，我们应该以近期的使用次数作为衡量标准。

##### 5. Cache写策略

因为Cache中的内容是主存块副本，当对Cache中的内容进行更新时，就需选用写操作策略使Cache内容与主存内容保持一致。此时分两种情况。

对于**Cache写命中（write hit）**，有两种处理方法：

1. **全写法（写直通法、write-through）**。当CPU对Cache写命中时，必须把数据同时写入Cache和主存当某一块需要替换时，因为已经写入主存，所以直接替换即可。这种方法实现简单，主存与Cache即时同步，能随时保持主存数据的正确性，缺点是增加了访存次数，降低了Cache的效率。

   为减少全写法直接写入主存的时间损耗，在Cache和主存之间添加了一个写缓冲（Write Buffer）。CPU同时将数据写入Cache和写缓冲中，写缓冲再控制将内容写入主存。写缓冲是一个FIFO队列，可以解决速度不匹配的问题，但若出现频繁写时，会使写缓冲饱和溢出。

2. **回写法（write-back）**。当CPU对Cache写命中时，只把数据写入Cache中，而不立即写入主存，只有当此块被换出时才写回主存。这种方法减少了访存次数，但存在数据不一致的隐患。为了减少写回主存的开销，每个Cache行设置一个修改位（脏位）。若修改位为1，则说明对应Cache行中的块被修改过，替换时需要写回主存；若修改位为0，则说明数据未被修改过，替换时无需写回主存。

对于**Cache写不命中**，也有两种处理方法：

1. **写分配法（write-allocate）**。加载主存中的块到Cache中，然后更新这个块。它试图利用程序的空间局部性原理，即在某个存储单元被访问时，它附近的存储单元也很可能即将被访问（因为程序往往是顺序存储的，一段程序的指令和数据通常集中存储在相邻的一片存储区域中），因此可以先将该存储单元所在的块调入Cache中，如果命中，则CPU无需再进行访存，直接与Cache交换数据，程序的执行速度大大提高。

   但缺点是每次不命中都需要从主存中读取一块，如果CPU不需要再使用该块中的内容，则一方面浪费了Cache的空间，另一方面凭白多消耗了一次主存块调入Cache的时间。

2. **非写分配法（not-write-allocate）**。只写入主存，不进行调块。虽然不会提高速度但至少也不会减慢速度。

**非写分配法通常与全写法合用，写分配法通常与回写法合用。**即写命中时如果同时将数据写入主存和Cache，则写不命中时，只写入主存，不进行调块。写命中时，如果只写入Cache，则写不命中时，进行调块，至Cache块被替换时再根据修改位写回主存。

随着新技术的发展（如指令预取），需要将指令Cache和数据Cache分离，分离的主要目的是减少指令流水线的资源冲突。



#### 3.6 虚拟存储器

##### 1. 虚拟存储器的基本概念

<img src="/images/计组第3章-存储系统/image-20220724213434258.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724213522820.png" alt=""  />

##### 2. 页式虚拟存储器

<img src="/images/计组第3章-存储系统/image-20220724213612239.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724213650698.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724213749639.png" alt=""  />

##### 3. 段式虚拟存储器

<img src="/images/计组第3章-存储系统/image-20220724214839881.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724214917023.png" alt=""  />

##### 4. 段页式虚拟存储器

<img src="/images/计组第3章-存储系统/image-20220724214958091.png" alt=""  />

<img src="/images/计组第3章-存储系统/image-20220724215026995.png" alt=""  />

##### 5. 虚拟存储器与Cache的比较

相同之处：

1. 最终目标都是为了提高系统性能，两者都有容量、速度、价格的梯度；
2. 都是把数据划分为小信息块，并作为基本的传递单位，虚存系统的信息块更大；
3. 都有地址的映射、替换算法、更新策略等问题；
4. 依据程序的局部性原理，应用“快速缓存”的思想，将活跃的数据放在相对高速的部件中。

不同之处：

1. Cache主要解决系统速度，而虚拟存储器则是解决主存容量；
2. Cache全由硬件实现，是硬件存储器，对所有程序员透明；而虚拟存储器则是由操作系统和硬件共同实现，，是逻辑上的存储器，对系统程序员不透明，但是对应用程序员透明；
3. 对于不命中性能影响，因为CPU的速度约为Cache的10倍，主存的速度为硬盘的100倍以上，因此虚拟存储器系统不命中时对系统性能影响更大；
4. CPU与Cache和主存都建立了直接访问的通路，而辅存与CPU没有直接通路。也就是说在Cache不命中时主存能和CPU直接通信，同时将数据调入Cache；而虚拟存储器系统不命中时，只能先由硬盘调入主存，而不能直接和CPU通信。

