var g_data = {"name":"mem_mon.sv","src":"class mem_mon;\n	mem_tx tx;\n	virtual mem_intrf vif;\n	task run();\n		vif=tb.pif;\n		forever begin\n			@(vif.mon_cb);\n			if(vif.mon_cb.valid==1&&vif.mon_cb.ready==1)begin\n				tx=new();\n				tx.wr_rd=vif.mon_cb.wr_rd;\n				tx.addr=vif.mon_cb.addr;\n				if(vif.mon_cb.wr_rd==1)begin\n					tx.wdata=vif.mon_cb.wdata;\n					tx.rdata=0;\n				end\n				else begin\n					@(vif.mon_cb);\n					tx.rdata=vif.mon_cb.rdata;\n					tx.wdata=0;\n				end\n				mem_comm::mon2cov.put(tx);\n				mem_comm::mon2sbd.put(tx);\n				tx.print(\"mem_mon\");\n			end\n		end\n	endtask\nendclass\n","lang":"verilog"};
processSrcData(g_data);