CSR_WRITE_REG,FUNC_0
MGB_DMAC_INTR_ENBL_SET,VAR_0
MGB_DMAC_INTR_STS,VAR_1
MGB_DMAC_RX_INTR_ENBL,FUNC_1
MGB_INTR_ENBL_SET,VAR_2
MGB_INTR_RX_VEC_STS,FUNC_2
MGB_INTR_STS_RX,FUNC_3
MGB_INTR_VEC_ENBL_SET,VAR_3
iflib_get_softc,FUNC_4
mgb_rx_queue_intr_enable,FUNC_5
ctx,VAR_4
qid,VAR_5
sc,VAR_6
