{
    "@graph": [
        {
            "@id": "gnd:128808438",
            "sameAs": "Brinkmann, Andr\u00e9"
        },
        {
            "@id": "https://www.tib.eu/de/suchen/id/TIBKAT%3A661101371",
            "@type": "bibo:Thesis",
            "P1053": "Online-Ressource (Online-Ressource)",
            "http://purl.org/dc/elements/1.1/contributor": "Platzner, Marco",
            "creator": "Schumacher, Tobias",
            "identifier": [
                "(ppn)661101371",
                "(firstid)HBZ:CT004000019"
            ],
            "subject": [
                "(classificationName=linseach:mapping)phy",
                "(classificationName=linseach:mapping)inf",
                "(classificationName=linseach:mapping)elt",
                "(classificationName=ddc-dbn)621.3",
                "(classificationName=ddc-dbn)004",
                "(classificationName=ddc)004.24"
            ],
            "title": "Performance modeling and analysis in high-performance reconfigurable computing",
            "abstract": "Rekonfigurierbares Rechnen hat in den vergangenen Jahren einen hohen Grad an Aufmerksamkeit erhalten. Wissenschaftler zeigten Beschleuniger f\u00fcr unterschiedliche Klassen von Algorithmen, die Geschwindigkeitssteigerungen von mehreren Gr\u00f6\u00dfenordnungen erreichten.Die Bedeutung von rekonfigurierbarem Rechnen l\u00e4sst sich auch daran erkennen, dass namhafte Anbieter von Hochleistungsrechnern Systeme mit rekonfigurierbarer Hardware, die eng an die CPU und das Speichersystem gekoppelt ist, entwickelten. Ein besonderer Schwerpunkt der Forschung liegt in der Programmierbarkeit solcher rekonfigurierbarer Rechner. Trotz nennenswerten Ergebnissen auf diesem Gebiet existieren allerdings weiterhin einige Herausforderungen, die den Entwicklungsprozess rekonfigurierbarer Beschleuniger zeitaufw\u00e4ndig und fehleranf\u00e4llig machen. In dieser Arbeit wird eine neue Modellierungsmethode eingef\u00fchrt, die die Spezifikation von Algorithmen unterst\u00fctzt, welche auf heterogenen Systemen, die sowohl aus CPUs als auch aus rekonfigurierbarer Hardware bestehen, ausgef\u00fchrt werden sollen. Im Gegensatz zu existierenden Modellierungsans\u00e4tzen basiert die vorgestellte Methode nicht auf einem statischen Modell der Zielarchitektur, sondern erm\u00f6glicht die gleichzeitige Entwicklung von Ausf\u00fchrungs- und Architekturmodell. Ein besonderer Schwerpunkt wird dabei auf die f\u00fcr Datentransfers ben\u00f6tigte Zeit gelegt.Weiterhin wird das IMORC-Architekturtemplate vorgestellt, welches den Entwickler bei der Implementierung der zuvor modellierten Architektur unterst\u00fctzt. Es werden Methoden vorgestellt, um die Leistungsf\u00e4higkeit der entworfenen Architektur zur Laufzeit zu analysieren und die entworfenen Modelle anhand der gewonnenen Daten zu optimieren. Die Anwendbarkeit der vorgestellten Methoden wird dar\u00fcber hinaus anhand einiger Fallstudien demonstriert.. - Reconfigurable Computing has received a high level of attention during the last years. Scientists presented accelerators for different algorithm classes gaining speedups of several orders of magnitude. Major supercomputer vendors came out with high-performance computers that tightly connect reconfigurable devices to the CPUs and/or to the memory subsystem. One of the major focuses of recent research is put on the programmability of these reconfigurable high-performance computers. Despite great research results in this topic, there are still several challenges which make the development process of reconfigurable accelerators a time consuming and error-prone process. This thesis introduces a novel modeling technique which supports algorithms targeted at heterogeneous systems that provide commodity CPUs as well as reconfigurable accelerators. In contrast to existing modeling approaches, the method presented is not based on a static model of the target architecture, but allows for specifying the architecture model along with the execution model of the algorithms to be implemented. A key aspect considered hereby is the time needed for data transfers. The modeling approach is supported by the IMORC architectural template which eases the implementation of the modeled accelerator. Additionally, the thesis introduces methods for analyzing the performance of the developed architecture during run time and for optimizing the models with the help of the data obtained. The approach is finally evaluated by demonstrating several case studies.",
            "contributor": "gnd:128808438",
            "dcterms:contributor": "Technische Informationsbibliothek (TIB)",
            "isPartOf": "(collectioncode)GBV-ODiss",
            "issued": "2011",
            "language": "http://id.loc.gov/vocabulary/iso639-1/en",
            "license": "commercial licence",
            "medium": "rda:termList/RDACarrierType/1018"
        }
    ],
    "@id": "urn:x-arq:DefaultGraphNode",
    "@context": {
        "sameAs": "http://www.w3.org/2002/07/owl#sameAs",
        "identifier": "http://purl.org/dc/elements/1.1/identifier",
        "subject": "http://purl.org/dc/elements/1.1/subject",
        "contributor": {
            "@id": "http://purl.org/dc/terms/contributor",
            "@type": "@id"
        },
        "license": "http://purl.org/dc/terms/license",
        "abstract": "http://purl.org/dc/terms/abstract",
        "P1053": "http://iflastandards.info/ns/isbd/elements/P1053",
        "title": "http://purl.org/dc/elements/1.1/title",
        "issued": "http://purl.org/dc/terms/issued",
        "medium": {
            "@id": "http://purl.org/dc/terms/medium",
            "@type": "@id"
        },
        "creator": "http://purl.org/dc/elements/1.1/creator",
        "language": {
            "@id": "http://purl.org/dc/terms/language",
            "@type": "@id"
        },
        "isPartOf": "http://purl.org/dc/terms/isPartOf",
        "umbel": "http://umbel.org/umbel#",
        "rdau": "http://www.rdaregistry.info/Elements/u/#",
        "owl": "http://www.w3.org/2002/07/owl#",
        "dcterms": "http://purl.org/dc/terms/",
        "bibo": "http://purl.org/ontology/bibo/",
        "rdam": "http://www.rdaregistry.info/Elements/m/#",
        "gnd": "http://d-nb.info/gnd/",
        "isbd": "http://iflastandards.info/ns/isbd/elements/",
        "rda": "http://rdvocab.info/",
        "doi": "https://doi.org/"
    }
}