#UCiSW 2

### Lekka zmiana konwencji, czyli podzielenie wszystkiego naniejsze części:

* Generacja 50MHz Clocka w testbenchu tak żeby mieć realne możliwości sprawdzenia
* Podzielenie 50MHz na inne częsttliwości w jednj "skrzynce"
* Obróbka tego wszystkiego w drugiej "skrzynce"

#### Clock 50MHz

Idea dość prosta i sprowadzająca się do prostego rachunku. 50MHz daje nam 20ns okresu zegarowego. Tym razem jednak zmieniłem proces tworzenia samego Clocka i zamiast opierać się na moim skrypcie pythonowym, skupiłem się na VHDL-u. Wyszło coś takiego:

```vhd
	Clock_process: process
	begin
		Clock <= '0';
		wait for Clock_period/2;
		Clock <= '1';
		wait for Clock_period/2;
	end process;
```

Przy czym **Clock_period** zostało zadeklarowane przed tym jako stała

```vhd
	constant Clock_period : time := 20ns;
```