## 3.2.1-基本组成
### 半导体元器件原理

![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518002415-b1537c.png)

存储元：![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518002444-aaab52.png)

存储单元：![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518002541-228e9d.png)


### 存储芯片原理


译码器：讲MAR转换成对应的存储单元
![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518002742-246918.png)

控制电路：在MAR稳定之后才使译码器开启，在MDR稳定后才吧MDR送到控制总线
片选线：
	CS：选那个芯片
	CE：头上有低电平表示这块芯片可以工作
读写线：是否允许读、允许写
![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518003045-6b40d0.png)


译码驱动：是译码器信号稳定（放大器


### 如何实现不同的寻址方式

![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518004327-dd1fae.png)



## 3.2.2-SRAM和DRAM
DRAM用于主存，SRAM用于Cache

### SRAM和DRAM差异
- 存储元件不同
	- DRAM采用**栅极电容**
		- 读取后原有数据丢失，是破坏性读出，需要重写
		- 读取慢，集成度高
	- SRAM采用**双稳态触发器**
		- 非破坏性读出，不需要重写
		- 读取快，集成度低
	- 双稳态触发器
		- ![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518005011-2f3877.png)
	- 双稳态
		- A高B低：1
		- A低B高：0

![](https://pic-1257412153.cos.ap-nanjing.myqcloud.com/images/2023/05/18/20230518005500-cfbae4.png)


### DRAM刷新


### DRAM地址复用技术




## 3.2.3-只读存储器ROM