`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/12/26 15:12:13
// Design Name: 
// Module Name: defines
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


`define rst_enable 1'b1
`define rst_disable 1'b0
`define fetch_enable 1'b1
`define fetch_disable 1'b0
`define inst_addr 31:0
`define inst_bus 31:0
`define zero_32 32'b0
`define reg_data_bus 31:0
`define reg_addr_bus 4:0
`define r_enable 1'b1
`define r_disable 1'b0
`define w_enable 1'b1
`define w_disable 1'b0
`define zero_5 5'b0
`define inform_width 55:0
`define aluop_bus 7:0
`define it_is 1'b1 
`define it_is_not 1'b0


`define special_op_1 6'b000000







