TimeQuest Timing Analyzer report for ddl_ctrlr
Tue Sep 16 16:20:04 2014
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                                        ;
; Device Family      ; Stratix II                                                       ;
; Device Name        ; EP2S15F484C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Tue Sep 16 16:20:02 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                               ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; altera_reserved_tck                      ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { altera_reserved_tck }               ;
; CLK40DES1                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { CLK40DES1 }                         ;
; inst85                                   ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { inst85 }                            ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[2] } ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[4] } ;
; TTC_READY                                ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { TTC_READY }                         ;
+------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 78.16 MHz  ; 78.16 MHz       ; PLL0:inst2|altpll:altpll_component|_clk0 ;      ;
; 88.65 MHz  ; 88.65 MHz       ; PLL0:inst2|altpll:altpll_component|_clk2 ;      ;
; 162.13 MHz ; 162.13 MHz      ; PLL0:inst2|altpll:altpll_component|_clk1 ;      ;
; 283.13 MHz ; 283.13 MHz      ; PLL0:inst2|altpll:altpll_component|_clk4 ;      ;
; 305.53 MHz ; 305.53 MHz      ; TTC_READY                                ;      ;
; 335.35 MHz ; 335.35 MHz      ; inst85                                   ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.359  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 2.492  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 4.477  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 6.681  ; 0.000         ;
; TTC_READY                                ; 21.727 ; 0.000         ;
; inst85                                   ; 22.018 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.580 ; 0.000         ;
; TTC_READY                                ; 0.744 ; 0.000         ;
; inst85                                   ; 0.744 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.611  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 7.289  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 7.289  ; 0.000         ;
; TTC_READY                                ; 8.398  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 9.649  ; 0.000         ;
; inst85                                   ; 10.125 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.977  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 1.046  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 1.725  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.383  ; 0.000         ;
; inst85                                   ; 14.496 ; 0.000         ;
; TTC_READY                                ; 16.133 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.092 ; 0.000         ;
; TTC_READY                                ; 11.680 ; 0.000         ;
; inst85                                   ; 11.680 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                      ; 97.778 ; 0.000         ;
+------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.054  ; 6.054  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 6.054  ; 6.054  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.579  ; 4.579  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.800  ; 4.800  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.618  ; 4.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.943  ; 4.943  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.795  ; 4.795  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.642  ; 4.642  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.974  ; 4.974  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.956  ; 4.956  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 5.140  ; 5.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.020  ; 5.020  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.210  ; 5.210  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.544  ; 5.544  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.666  ; 7.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 7.666  ; 7.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 7.467  ; 7.467  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 7.256  ; 7.256  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.971  ; 5.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.446  ; 6.446  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.203  ; 6.203  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.791  ; 6.791  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.574  ; 7.574  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.194  ; 8.194  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.859  ; 7.859  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.863  ; 7.863  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.248  ; 7.248  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.194  ; 8.194  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.372  ; 7.372  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.337  ; 6.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.694  ; 5.694  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.337  ; 6.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.862  ; 5.862  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.427  ; 5.427  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.165  ; 6.165  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.958  ; 5.958  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.890  ; 5.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.088  ; 5.088  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.287  ; 5.287  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.988  ; 7.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 7.583  ; 7.583  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.567  ; 6.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.817  ; 5.817  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 7.253  ; 7.253  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 7.095  ; 7.095  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 7.988  ; 7.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.221  ; 6.221  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 7.065  ; 7.065  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.684  ; 5.684  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 5.457  ; 5.457  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.646  ; 5.646  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.083  ; 6.083  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.862  ; 4.862  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.292  ; 5.292  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.567  ; 5.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 4.972  ; 4.972  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.442  ; 5.442  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 4.952  ; 4.952  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 6.129  ; 6.129  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 4.989  ; 4.989  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.392  ; 5.392  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 4.904  ; 4.904  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.339  ; 5.339  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.656  ; 5.656  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 4.358  ; 4.358  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.487  ; 6.487  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.193  ; 5.193  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.185  ; 5.185  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.666  ; 4.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.718  ; 5.718  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.635  ; 4.635  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 6.332  ; 6.332  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 5.497  ; 5.497  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.443 ; 10.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.108 ; 10.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.112 ; 10.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 9.497  ; 9.497  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.443 ; 10.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 9.621  ; 9.621  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.411  ; 6.411  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.412  ; 8.412  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.412  ; 8.412  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 8.201  ; 8.201  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 8.153  ; 8.153  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.752  ; 7.752  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.080  ; 6.080  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.929  ; 3.929  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 3.772  ; 3.772  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 3.343  ; 3.343  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.696  ; 2.696  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 3.484  ; 3.484  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.347  ; 3.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 3.929  ; 3.929  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.706  ; 2.706  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 3.800  ; 3.800  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.331  ; 1.331  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.797  ; 1.797  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.084  ; 1.084  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.533  ; 2.533  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.620  ; 1.620  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.987  ; 1.987  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.344  ; 1.344  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.935  ; 1.935  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.254  ; 1.254  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.111  ; 2.111  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.980  ; 0.980  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.862  ; 1.862  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.071  ; 1.071  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.078  ; 2.078  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.473  ; 0.473  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.122  ; 2.122  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.885  ; 0.885  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.732  ; 1.732  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.021  ; 1.021  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.469  ; 1.469  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.142  ; 1.142  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.636  ; 1.636  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.248  ; 1.248  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.700  ; 1.700  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 5.688  ; 5.688  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.400  ; 7.400  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.525  ; 6.525  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.162  ; 6.162  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 4.423  ; 4.423  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 6.162  ; 6.162  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 4.652  ; 4.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.941  ; 5.941  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 4.901  ; 4.901  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.496  ; 5.496  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.596  ; 4.596  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.516  ; 5.516  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 4.330  ; 4.330  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.218  ; 5.218  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.448  ; 6.448  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.975  ; 5.975  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.355  ; 5.355  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.851  ; 5.851  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.022  ; 5.022  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.448  ; 6.448  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.523  ; 5.523  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.907  ; 5.907  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 4.416  ; 4.416  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.834  ; 5.834  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.702  ; 4.702  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.582  ; 5.582  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.939  ; 4.939  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.507  ; 5.507  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.631  ; 4.631  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.242  ; 5.242  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.318  ; 4.318  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.209  ; 5.209  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.612  ; 4.612  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.616  ; 5.616  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 4.108  ; 4.108  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 3.951  ; 3.951  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 3.522  ; 3.522  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.875  ; 2.875  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 3.663  ; 3.663  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.526  ; 3.526  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 4.108  ; 4.108  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.885  ; 2.885  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 3.979  ; 3.979  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.510  ; 1.510  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.976  ; 1.976  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.263  ; 1.263  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.712  ; 2.712  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.799  ; 1.799  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.166  ; 2.166  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.523  ; 1.523  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.114  ; 2.114  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.433  ; 1.433  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.290  ; 2.290  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.159  ; 1.159  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.041  ; 2.041  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.250  ; 1.250  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.257  ; 2.257  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.652  ; 0.652  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.301  ; 2.301  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.064  ; 1.064  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.911  ; 1.911  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.200  ; 1.200  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.648  ; 1.648  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.321  ; 1.321  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.815  ; 1.815  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.427  ; 1.427  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.879  ; 1.879  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.211  ; 5.211  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.962  ; 4.962  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.258 ; -4.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.733 ; -5.733 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.258 ; -4.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.479 ; -4.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.297 ; -4.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.622 ; -4.622 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.474 ; -4.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.321 ; -4.321 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.653 ; -4.653 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.635 ; -4.635 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.819 ; -4.819 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.699 ; -4.699 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.889 ; -4.889 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -5.220 ; -5.220 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.861 ; -4.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.797 ; -5.797 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.822 ; -5.822 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -6.145 ; -6.145 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -4.861 ; -4.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.397 ; -5.397 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.254 ; -5.254 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -5.412 ; -5.412 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.631 ; -5.631 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.915 ; -6.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.526 ; -7.526 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -7.530 ; -7.530 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.915 ; -6.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.861 ; -7.861 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.039 ; -7.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.609 ; -4.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.628 ; -4.628 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.812 ; -4.812 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.609 ; -4.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.620 ; -4.620 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.844 ; -5.844 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.636 ; -5.636 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.569 ; -5.569 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -4.765 ; -4.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -4.958 ; -4.958 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -3.648 ; -3.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -4.383 ; -4.383 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -4.363 ; -4.363 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -4.680 ; -4.680 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.577 ; -5.577 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -4.698 ; -4.698 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.624 ; -5.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.087 ; -5.087 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.519 ; -5.519 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -5.356 ; -5.356 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -5.125 ; -5.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -5.325 ; -5.325 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -4.173 ; -4.173 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -4.184 ; -4.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -4.246 ; -4.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -4.248 ; -4.248 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -4.596 ; -4.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -4.213 ; -4.213 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -4.586 ; -4.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -4.435 ; -4.435 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -4.643 ; -4.643 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -3.648 ; -3.648 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -4.573 ; -4.573 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.553 ; -4.553 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.655 ; -4.655 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -4.033 ; -4.033 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -5.135 ; -5.135 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.438 ; -4.438 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -4.270 ; -4.270 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.066 ; -4.066 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.513 ; -4.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.014 ; -4.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -6.010 ; -6.010 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -5.176 ; -5.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -8.121 ; -8.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -8.732 ; -8.732 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -8.736 ; -8.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -8.121 ; -8.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -9.067 ; -9.067 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -8.245 ; -8.245 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -6.090 ; -6.090 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -6.150 ; -6.150 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -6.905 ; -6.905 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -6.697 ; -6.697 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.150 ; -6.150 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.265 ; -6.265 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.298 ; -3.298 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.172 ; -0.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -3.471 ; -3.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -3.042 ; -3.042 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.395 ; -2.395 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -3.183 ; -3.183 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -3.046 ; -3.046 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -3.628 ; -3.628 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.405 ; -2.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -3.499 ; -3.499 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.030 ; -1.030 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.496 ; -1.496 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.783 ; -0.783 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.232 ; -2.232 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.319 ; -1.319 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.686 ; -1.686 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.043 ; -1.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.634 ; -1.634 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.953 ; -0.953 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.810 ; -1.810 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.679 ; -0.679 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.561 ; -1.561 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.770 ; -0.770 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -1.777 ; -1.777 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.172 ; -0.172 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.821 ; -1.821 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.584 ; -0.584 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.431 ; -1.431 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.720 ; -0.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.168 ; -1.168 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.841 ; -0.841 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.335 ; -1.335 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.947 ; -0.947 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -1.399 ; -1.399 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.893 ; -2.893 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.016 ; -5.016 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -4.712 ; -4.712 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.009 ; -4.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -4.102 ; -4.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.841 ; -5.841 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -4.331 ; -4.331 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -5.620 ; -5.620 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.580 ; -4.580 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -5.175 ; -5.175 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.275 ; -4.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -5.195 ; -5.195 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.009 ; -4.009 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.897 ; -4.897 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -3.997 ; -3.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.654 ; -5.654 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.915 ; -5.915 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.034 ; -5.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.530 ; -5.530 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -4.701 ; -4.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -6.127 ; -6.127 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.202 ; -5.202 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -5.586 ; -5.586 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -4.095 ; -4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.513 ; -5.513 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.381 ; -4.381 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -5.261 ; -5.261 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.618 ; -4.618 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.186 ; -5.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.310 ; -4.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -4.921 ; -4.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -3.997 ; -3.997 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -4.888 ; -4.888 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.291 ; -4.291 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.477 ; -3.477 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.351 ; -0.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -3.650 ; -3.650 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -3.221 ; -3.221 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.574 ; -2.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -3.362 ; -3.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -3.225 ; -3.225 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -3.807 ; -3.807 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.584 ; -2.584 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -3.678 ; -3.678 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.209 ; -1.209 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.675 ; -1.675 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.962 ; -0.962 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -2.411 ; -2.411 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.498 ; -1.498 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.865 ; -1.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.222 ; -1.222 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -1.813 ; -1.813 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.132 ; -1.132 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.989 ; -1.989 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.858 ; -0.858 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.740 ; -1.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.949 ; -0.949 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -1.956 ; -1.956 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.351 ; -0.351 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.000 ; -2.000 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.763 ; -0.763 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -1.610 ; -1.610 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.899 ; -0.899 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -1.347 ; -1.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -1.020 ; -1.020 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -1.514 ; -1.514 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.126 ; -1.126 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.578 ; -1.578 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.072 ; -3.072 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -4.303 ; -4.303 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 8.630  ; 8.630  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 9.470  ; 9.470  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.288  ; 9.288  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.470  ; 9.470  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.124  ; 9.124  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.638  ; 8.638  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.742  ; 8.742  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.645  ; 8.645  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.159  ; 9.159  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.118  ; 8.118  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.366  ; 9.366  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.641  ; 8.641  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.475 ; 12.475 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 12.126 ; 12.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.998 ; 11.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.990  ; 9.990  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.930 ; 10.930 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.698  ; 9.698  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.525 ; 11.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.988  ; 9.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.774 ; 10.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.184 ; 10.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.125 ; 11.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.255 ; 10.255 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.475 ; 12.475 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.798 ; 10.798 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.994 ; 10.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.437 ; 10.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.840 ; 10.840 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.354 ; 10.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 11.305 ; 11.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.124 ; 10.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.890 ; 10.890 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.579 ; 10.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.246 ; 11.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.890  ; 9.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.832  ; 9.832  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.782 ; 10.782 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.250 ; 11.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.693  ; 8.693  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.857 ; 10.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.862  ; 9.862  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.649 ; 10.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.791  ; 8.791  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.030 ; 10.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.174  ; 9.174  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.387 ; 14.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.563 ; 13.563 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.720 ; 13.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.276 ; 12.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.994 ; 12.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 12.740 ; 12.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 14.387 ; 14.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 12.966 ; 12.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 13.478 ; 13.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.213 ; 13.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.775 ; 13.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.823 ; 11.823 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 13.394 ; 13.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.234 ; 12.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.106 ; 13.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.612 ; 12.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 13.737 ; 13.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 12.839 ; 12.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.709 ; 12.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.035 ; 12.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.493 ; 12.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.254 ; 12.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 11.772 ; 11.772 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.857 ; 12.857 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.542 ; 12.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.917 ; 11.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.178 ; 12.178 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 12.766 ; 12.766 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.730 ; 11.730 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 12.598 ; 12.598 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.224 ; 12.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.534 ; 12.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.517  ; 9.517  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 12.466 ; 12.466 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.714  ; 9.714  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.345  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.435  ; 9.435  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.345  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 12.659 ; 12.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.242 ; 11.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 11.718 ; 11.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 11.063 ; 11.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.053 ; 12.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 11.893 ; 11.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.351 ; 12.351 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 12.659 ; 12.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.209 ; 10.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 10.901 ; 10.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.032  ; 9.032  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.686 ; 13.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.194 ; 12.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.069 ; 12.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.159 ; 11.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.559 ; 11.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.291 ; 11.291 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.686 ; 13.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.335 ; 12.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.088 ; 12.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.662 ; 11.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.240 ; 12.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 9.705  ; 9.705  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.433 ; 11.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.832 ; 11.832 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.900 ; 11.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.365 ; 12.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.689 ; 12.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.071 ; 12.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.239 ; 11.239 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 11.649 ; 11.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 10.912 ; 10.912 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.179 ; 10.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.054 ; 11.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.334 ; 10.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 11.623 ; 11.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.760 ; 11.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.172 ; 10.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.130 ; 11.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.755 ; 11.755 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.596 ; 10.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.191 ; 11.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.153 ; 11.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.119 ; 11.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.208 ; 14.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 13.027 ; 13.027 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.654 ; 12.654 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.097 ; 12.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.815 ; 12.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.561 ; 12.561 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.208 ; 14.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.787 ; 12.787 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 13.204 ; 13.204 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.034 ; 13.034 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.596 ; 13.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.644 ; 11.644 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.802 ; 12.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.055 ; 12.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.927 ; 12.927 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.433 ; 12.433 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 13.558 ; 13.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.660 ; 12.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.979 ; 11.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.530 ; 12.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 11.511 ; 11.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.180 ; 11.180 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.075 ; 12.075 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.593 ; 11.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.678 ; 12.678 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.363 ; 12.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.771 ; 10.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.999 ; 11.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.587 ; 12.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.551 ; 11.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.419 ; 12.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.045 ; 12.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.355 ; 12.355 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.287 ; 12.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.436  ; 9.436  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 14.550 ; 14.550 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 13.798 ; 13.798 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 14.192 ; 14.192 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 12.899 ; 12.899 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 13.322 ; 13.322 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 13.528 ; 13.528 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 14.550 ; 14.550 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 12.965 ; 12.965 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 13.708 ; 13.708 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 12.262 ; 12.262 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 13.438 ; 13.438 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 11.605 ; 11.605 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 14.211 ; 14.211 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 12.938 ; 12.938 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 12.437 ; 12.437 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 12.773 ; 12.773 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 13.625 ; 13.625 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 12.512 ; 12.512 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 12.467 ; 12.467 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 13.140 ; 13.140 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 13.288 ; 13.288 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 13.273 ; 13.273 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 11.841 ; 11.841 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 10.798 ; 10.798 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 12.400 ; 12.400 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 11.825 ; 11.825 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 11.522 ; 11.522 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 11.674 ; 11.674 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 12.176 ; 12.176 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 11.765 ; 11.765 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 11.782 ; 11.782 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 12.371 ; 12.371 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 12.282 ; 12.282 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 12.106 ; 12.106 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 11.308 ; 11.308 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.117 ; 11.117 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 10.227 ; 10.227 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.542 ; 11.542 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 10.472 ; 10.472 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.106 ; 12.106 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.002 ; 11.002 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 10.790 ; 10.790 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 10.574 ; 10.574 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 11.029 ; 11.029 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.274 ; 11.274 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.926 ; 11.926 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.625 ; 10.625 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.443 ; 11.443 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 10.468 ; 10.468 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.261 ; 11.261 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 9.950  ; 9.950  ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 11.695 ; 11.695 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.362 ; 10.362 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.320 ; 11.320 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.899 ; 10.899 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 9.528  ; 9.528  ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.838  ; 9.838  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.480 ; 10.480 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.621  ; 9.621  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 11.173 ; 11.173 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 9.299  ; 9.299  ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.684 ; 10.684 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.761  ; 9.761  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 9.910  ; 9.910  ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.785  ; 9.785  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.318 ; 10.318 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 8.630  ; 8.630  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 8.006  ; 8.006  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.506  ; 8.506  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.764  ; 8.764  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.124  ; 9.124  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.428  ; 8.428  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.006  ; 8.006  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.605  ; 8.605  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 8.957  ; 8.957  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.118  ; 8.118  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.366  ; 9.366  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.641  ; 8.641  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.209  ; 7.209  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.434  ; 9.434  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 9.283  ; 9.283  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 7.225  ; 7.225  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 9.181  ; 9.181  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 8.821  ; 8.821  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.136  ; 8.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 7.209  ; 7.209  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 8.965  ; 8.965  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.758  ; 8.758  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 9.733  ; 9.733  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.000  ; 8.000  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.193  ; 9.193  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.776  ; 8.776  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.556  ; 9.556  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 8.433  ; 8.433  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.791  ; 9.791  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 7.992  ; 7.992  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.573  ; 9.573  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.175  ; 8.175  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.051  ; 9.051  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.591  ; 8.591  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.322  ; 9.322  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.217  ; 8.217  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 8.774  ; 8.774  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 7.366  ; 7.366  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 7.867  ; 7.867  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 7.509  ; 7.509  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.997  ; 9.997  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.800  ; 8.800  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 9.592  ; 9.592  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.036  ; 8.036  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 9.094  ; 9.094  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 8.809  ; 8.809  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.505  ; 7.505  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 10.818 ; 10.818 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 10.724 ; 10.724 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 8.837  ; 8.837  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.428 ; 10.428 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.052  ; 9.052  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 9.600  ; 9.600  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 8.821  ; 8.821  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.643 ; 10.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.057  ; 8.057  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 10.383 ; 10.383 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.554  ; 8.554  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.622  ; 9.622  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 7.633  ; 7.633  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.478  ; 9.478  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 7.901  ; 7.901  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.071  ; 9.071  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 7.959  ; 7.959  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.407  ; 9.407  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 7.900  ; 7.900  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.425  ; 9.425  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 9.065  ; 9.065  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.105  ; 9.105  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 8.650  ; 8.650  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.630  ; 9.630  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 7.520  ; 7.520  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 9.364  ; 9.364  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 7.505  ; 7.505  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 8.753  ; 8.753  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.125  ; 8.125  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 7.855  ; 7.855  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.348  ; 8.348  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 7.551  ; 7.551  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 7.437  ; 7.437  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 7.534  ; 7.534  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.288  ; 9.288  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.345  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.003  ; 9.003  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.345  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 9.222  ; 9.222  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.222  ; 9.222  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 10.007 ; 10.007 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.871  ; 9.871  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.359  ; 9.359  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.317  ; 9.317  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.688  ; 9.688  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.081 ; 10.081 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.493  ; 8.493  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.309  ; 9.309  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.032  ; 9.032  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.426  ; 6.426  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.076 ; 12.076 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.951 ; 11.951 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.041 ; 11.041 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.441 ; 11.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.173 ; 11.173 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.568 ; 13.568 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.217 ; 12.217 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 11.970 ; 11.970 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.544 ; 11.544 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.122 ; 12.122 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 9.587  ; 9.587  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.315 ; 11.315 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 8.237  ; 8.237  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 9.464  ; 9.464  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 7.900  ; 7.900  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.352  ; 9.352  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 7.591  ; 7.591  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 9.359  ; 9.359  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 7.486  ; 7.486  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 9.150  ; 9.150  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 9.896  ; 9.896  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.706 ; 10.706 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.629  ; 9.629  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 9.035  ; 9.035  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 8.200  ; 8.200  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 8.940  ; 8.940  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 6.426  ; 6.426  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 7.811  ; 7.811  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 7.398  ; 7.398  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 8.057  ; 8.057  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.035 ; 11.035 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.001 ; 11.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 10.771 ; 10.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 13.027 ; 13.027 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.654 ; 12.654 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.097 ; 12.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.815 ; 12.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.561 ; 12.561 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.208 ; 14.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.787 ; 12.787 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 13.204 ; 13.204 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.034 ; 13.034 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.596 ; 13.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.644 ; 11.644 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.802 ; 12.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.055 ; 12.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.927 ; 12.927 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.433 ; 12.433 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 13.558 ; 13.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.660 ; 12.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.979 ; 11.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.530 ; 12.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 11.511 ; 11.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.180 ; 11.180 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.075 ; 12.075 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.593 ; 11.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.678 ; 12.678 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.363 ; 12.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.771 ; 10.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.999 ; 11.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.587 ; 12.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.551 ; 11.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.419 ; 12.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.045 ; 12.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.355 ; 12.355 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 10.785 ; 10.785 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.436  ; 9.436  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 10.798 ; 10.798 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 13.798 ; 13.798 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 14.192 ; 14.192 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 12.899 ; 12.899 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 13.322 ; 13.322 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 13.528 ; 13.528 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 14.550 ; 14.550 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 12.965 ; 12.965 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 13.708 ; 13.708 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 12.262 ; 12.262 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 13.438 ; 13.438 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 11.605 ; 11.605 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 14.211 ; 14.211 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 12.938 ; 12.938 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 12.437 ; 12.437 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 12.773 ; 12.773 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 13.625 ; 13.625 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 12.512 ; 12.512 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 12.467 ; 12.467 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 13.140 ; 13.140 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 13.288 ; 13.288 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 13.273 ; 13.273 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 11.841 ; 11.841 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 10.798 ; 10.798 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 12.400 ; 12.400 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 11.825 ; 11.825 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 11.522 ; 11.522 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 11.674 ; 11.674 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 12.176 ; 12.176 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 11.765 ; 11.765 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 11.782 ; 11.782 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 12.371 ; 12.371 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 12.282 ; 12.282 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 9.299  ; 9.299  ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 11.308 ; 11.308 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.117 ; 11.117 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 10.227 ; 10.227 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.542 ; 11.542 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 10.472 ; 10.472 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.106 ; 12.106 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.002 ; 11.002 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 10.790 ; 10.790 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 10.574 ; 10.574 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 11.029 ; 11.029 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.274 ; 11.274 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.926 ; 11.926 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.625 ; 10.625 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.443 ; 11.443 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 10.468 ; 10.468 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.261 ; 11.261 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 9.950  ; 9.950  ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 11.695 ; 11.695 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.362 ; 10.362 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.320 ; 11.320 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.899 ; 10.899 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 9.528  ; 9.528  ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.838  ; 9.838  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.480 ; 10.480 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.621  ; 9.621  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 11.173 ; 11.173 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 9.299  ; 9.299  ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.684 ; 10.684 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.761  ; 9.761  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 9.910  ; 9.910  ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.785  ; 9.785  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.318 ; 10.318 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 11.420 ; 11.420 ;        ;
; fiBENn     ; fbCTRLn     ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
; fiBENn     ; fbTENn      ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 11.420 ; 11.420 ;        ;
; fiBENn     ; fbCTRLn     ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
; fiBENn     ; fbTENn      ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.309 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.451 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 11.791 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 11.791 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 11.434 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.772 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 11.434 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.782 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 11.272 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.782 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 10.874 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 11.734 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 10.874 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 11.734 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 11.227 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 11.346 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 10.876 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 11.346 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 11.217 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.366 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.014 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 11.341 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 10.876 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.300 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.014 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.300 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 10.866 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 10.916 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 10.451 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 10.916 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 10.451 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.890 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 10.801 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.890 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.309 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.972  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.312 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.312 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.955 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.293 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.955 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.303 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.793 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.303 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.255 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.255 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.748 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.867 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.397 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.867 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.738 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.887 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.535 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.862 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.397 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.821 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.535 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.821 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.387 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.437 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.972  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.437 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.972  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.411 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.322 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.411 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+--------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+--------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.319  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.419  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.759  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.759  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 8.402  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.740  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 8.402  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.750  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.240  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.750  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.842  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.702  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.842  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.702  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 8.195  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.314  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 7.844  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.314  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 8.185  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.334  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.982  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.309  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 7.844  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.268  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.982  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.268  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 7.834  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 7.884  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.419  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 7.884  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.419  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.858  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.769  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.858  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.319  ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.854  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.194 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.194 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.837 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.175 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.837 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.185 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.675 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.185 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.137 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.277 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.137 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.630 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.749 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.279 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.749 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.620 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.769 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.417 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.744 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.279 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.703 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.417 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.703 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.269 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.319 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.854  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.319 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.854  ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.293 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.204 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.293 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 10.309    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 10.451    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 11.791    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 11.791    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 11.434    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 11.772    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 11.434    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 11.782    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 11.272    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 11.782    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 10.874    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 11.734    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 10.874    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 11.734    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 11.227    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 11.346    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 10.876    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 11.346    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 11.217    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 11.366    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 11.014    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 11.341    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 10.876    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 11.300    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 11.014    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 11.300    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 10.866    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 10.916    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 10.451    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 10.916    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 10.451    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 10.890    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 10.801    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 10.890    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 10.309    ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.972     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.312    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.312    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.955    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.293    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.955    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.303    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.793    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.303    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.395    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.255    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.395    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.255    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.748    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.867    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.397    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.867    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.738    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.887    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.535    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.862    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.397    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.821    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.535    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.821    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.387    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.437    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.972     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.437    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.972     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.411    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.322    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.411    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.319     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.419     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.759     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.759     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 8.402     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.740     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 8.402     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 8.750     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.240     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 8.750     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 7.842     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.702     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 7.842     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.702     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 8.195     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.314     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 7.844     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.314     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 8.185     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.334     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 7.982     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.309     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 7.844     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.268     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 7.982     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.268     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 7.834     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 7.884     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.419     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 7.884     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.419     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.858     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 7.769     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.858     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.319     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.854     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 11.194    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 11.194    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.837    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 11.175    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.837    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 11.185    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.675    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 11.185    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.277    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 11.137    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.277    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 11.137    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.630    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.749    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.279    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.749    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.620    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.769    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.417    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.744    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.279    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.703    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.417    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.703    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.269    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.319    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.854     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.319    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.854     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 10.293    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 10.204    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 10.293    ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.343  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 4.585  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 5.479  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 9.893  ; 0.000         ;
; TTC_READY                                ; 23.395 ; 0.000         ;
; inst85                                   ; 23.540 ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Hold Summary                                          ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.086 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.216 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 0.224 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.264 ; 0.000         ;
; TTC_READY                                ; 0.378 ; 0.000         ;
; inst85                                   ; 0.378 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.053  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 10.401 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 10.401 ; 0.000         ;
; TTC_READY                                ; 10.736 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 11.332 ; 0.000         ;
; inst85                                   ; 11.527 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; 0.167  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 0.367  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 0.624  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; 1.041  ; 0.000         ;
; inst85                                   ; 13.317 ; 0.000         ;
; TTC_READY                                ; 14.073 ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; PLL0:inst2|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; 11.448 ; 0.000         ;
; TTC_READY                                ; 11.870 ; 0.000         ;
; inst85                                   ; 11.870 ; 0.000         ;
; CLK40DES1                                ; 12.500 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                      ; 98.000 ; 0.000         ;
+------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------+-------+-------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.684 ; 2.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.684 ; 2.684 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.116 ; 2.116 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 2.193 ; 2.193 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.138 ; 2.138 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.252 ; 2.252 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.191 ; 2.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.156 ; 2.156 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.275 ; 2.275 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.273 ; 2.273 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.313 ; 2.313 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.314 ; 2.314 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.360 ; 2.360 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.567 ; 2.567 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 3.146 ; 3.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 3.146 ; 3.146 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 3.102 ; 3.102 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 3.012 ; 3.012 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.667 ; 2.667 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.730 ; 2.730 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.800 ; 2.800 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.846 ; 2.846 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 3.104 ; 3.104 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.440 ; 3.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.349 ; 3.349 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.347 ; 3.347 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.130 ; 3.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.440 ; 3.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.186 ; 3.186 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.642 ; 2.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.446 ; 2.446 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.642 ; 2.642 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.516 ; 2.516 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.374 ; 2.374 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.592 ; 2.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.538 ; 2.538 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.500 ; 2.500 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.189 ; 2.189 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.384 ; 2.384 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.401 ; 3.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 3.190 ; 3.190 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.885 ; 2.885 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.488 ; 2.488 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 3.035 ; 3.035 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.961 ; 2.961 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 3.401 ; 3.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.646 ; 2.646 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.977 ; 2.977 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.534 ; 2.534 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.537 ; 2.537 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.553 ; 2.553 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.700 ; 2.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.115 ; 2.115 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.285 ; 2.285 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.440 ; 2.440 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.212 ; 2.212 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.372 ; 2.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.200 ; 2.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.624 ; 2.624 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.210 ; 2.210 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.354 ; 2.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.197 ; 2.197 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.310 ; 2.310 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.454 ; 2.454 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.960 ; 1.960 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.745 ; 2.745 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.333 ; 2.333 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.334 ; 2.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.085 ; 2.085 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.478 ; 2.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.047 ; 2.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 2.688 ; 2.688 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.366 ; 2.366 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 4.293 ; 4.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 4.202 ; 4.202 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 4.200 ; 4.200 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.983 ; 3.983 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 4.293 ; 4.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 4.039 ; 4.039 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.768 ; 2.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.443 ; 3.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.443 ; 3.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.385 ; 3.385 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.361 ; 3.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.205 ; 3.205 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.574 ; 2.574 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.603 ; 1.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.450 ; 1.450 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.372 ; 1.372 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.999 ; 0.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.350 ; 1.350 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.259 ; 1.259 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.603 ; 1.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.048 ; 1.048 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.452 ; 1.452 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.616 ; 0.616 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.878 ; 0.878 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.560 ; 0.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.104 ; 1.104 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.616 ; 0.616 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.753 ; 0.753 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.511 ; 0.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.733 ; 0.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.472 ; 0.472 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.829 ; 0.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.380 ; 0.380 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.736 ; 0.736 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.391 ; 0.391 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.812 ; 0.812 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.192 ; 0.192 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.828 ; 0.828 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.344 ; 0.344 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.669 ; 0.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.442 ; 0.442 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.632 ; 0.632 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.419 ; 0.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.635 ; 0.635 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.471 ; 0.471 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.665 ; 0.665 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.422 ; 2.422 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.155 ; 3.155 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 2.814 ; 2.814 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.640 ; 2.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 1.989 ; 1.989 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.640 ; 2.640 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.052 ; 2.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.563 ; 2.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.141 ; 2.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.409 ; 2.409 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.033 ; 2.033 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.411 ; 2.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 1.943 ; 1.943 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.320 ; 2.320 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.767 ; 2.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.614 ; 2.614 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.767 ; 2.767 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.322 ; 2.322 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.550 ; 2.550 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.205 ; 2.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.749 ; 2.749 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.411 ; 2.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.570 ; 2.570 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.985 ; 1.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.523 ; 2.523 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.074 ; 2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.436 ; 2.436 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.165 ; 2.165 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.413 ; 2.413 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.056 ; 2.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.333 ; 2.333 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.936 ; 1.936 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.316 ; 2.316 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.043 ; 2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.232 ; 2.232 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.700 ; 1.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.547 ; 1.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.469 ; 1.469 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.096 ; 1.096 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.447 ; 1.447 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.356 ; 1.356 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.700 ; 1.700 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 1.145 ; 1.145 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.549 ; 1.549 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.713 ; 0.713 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.975 ; 0.975 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.657 ; 0.657 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.201 ; 1.201 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.713 ; 0.713 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.850 ; 0.850 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.608 ; 0.608 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.830 ; 0.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.569 ; 0.569 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.926 ; 0.926 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.477 ; 0.477 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.833 ; 0.833 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.488 ; 0.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.909 ; 0.909 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.289 ; 0.289 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.925 ; 0.925 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.441 ; 0.441 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.766 ; 0.766 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.539 ; 0.539 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 0.729 ; 0.729 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.516 ; 0.516 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.732 ; 0.732 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.568 ; 0.568 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.762 ; 0.762 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.079 ; 2.079 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.163 ; 2.163 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.994 ; -1.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.562 ; -2.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.994 ; -1.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.071 ; -2.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.016 ; -2.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.034 ; -2.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.153 ; -2.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.151 ; -2.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.238 ; -2.238 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.484 ; -2.484 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.490 ; -2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.609 ; -2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.335 ; -2.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.411 ; -2.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.001 ; -3.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.220 ; -3.220 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.218 ; -3.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.001 ; -3.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.311 ; -3.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.057 ; -3.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.098 ; -2.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.067 ; -2.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.378 ; -2.378 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.067 ; -2.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.694 ; -1.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.968 ; -1.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.074 ; -2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.074 ; -2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.449 ; -2.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.082 ; -2.082 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.483 ; -2.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.232 ; -2.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.401 ; -2.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.405 ; -2.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.407 ; -2.407 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.430 ; -2.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.962 ; -1.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.900 ; -1.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.932 ; -1.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.942 ; -1.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.051 ; -2.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.929 ; -1.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.985 ; -1.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.058 ; -2.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.694 ; -1.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.016 ; -2.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.005 ; -2.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.058 ; -2.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.836 ; -1.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.240 ; -2.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.866 ; -1.866 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.992 ; -1.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.821 ; -1.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.566 ; -2.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.474 ; -3.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.693 ; -3.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.691 ; -3.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.474 ; -3.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.784 ; -3.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.530 ; -3.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.646 ; -2.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.627 ; -2.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.885 ; -2.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.829 ; -2.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.627 ; -2.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.648 ; -2.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.278 ; -1.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.082 ; -0.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.340 ; -1.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.262 ; -1.262 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.889 ; -0.889 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.240 ; -1.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.149 ; -1.149 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.493 ; -1.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.938 ; -0.938 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.342 ; -1.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.506 ; -0.506 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.768 ; -0.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.450 ; -0.450 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.994 ; -0.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.506 ; -0.506 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.643 ; -0.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.401 ; -0.401 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.623 ; -0.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.362 ; -0.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.719 ; -0.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.270 ; -0.270 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.626 ; -0.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.281 ; -0.281 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.702 ; -0.702 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.082 ; -0.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.718 ; -0.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.234 ; -0.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.559 ; -0.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.332 ; -0.332 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.522 ; -0.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.309 ; -0.309 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.525 ; -0.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.361 ; -0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.555 ; -0.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.125 ; -1.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.189 ; -2.189 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.089 ; -2.089 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.821 ; -1.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -1.867 ; -1.867 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.518 ; -2.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.930 ; -1.930 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.019 ; -2.019 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.287 ; -2.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -1.911 ; -1.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.289 ; -2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -1.821 ; -1.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.198 ; -2.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.814 ; -1.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.492 ; -2.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.645 ; -2.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.200 ; -2.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.428 ; -2.428 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.083 ; -2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.627 ; -2.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.289 ; -2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.448 ; -2.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.863 ; -1.863 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.401 ; -2.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.314 ; -2.314 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.291 ; -2.291 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.934 ; -1.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.211 ; -2.211 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.814 ; -1.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -1.921 ; -1.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.375 ; -1.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.179 ; -0.179 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.437 ; -1.437 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.359 ; -1.359 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.986 ; -0.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.337 ; -1.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.246 ; -1.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.590 ; -1.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.035 ; -1.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.439 ; -1.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.603 ; -0.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.865 ; -0.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.547 ; -0.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.091 ; -1.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.603 ; -0.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.740 ; -0.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.498 ; -0.498 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.720 ; -0.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.459 ; -0.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.816 ; -0.816 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.367 ; -0.367 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.723 ; -0.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.378 ; -0.378 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.799 ; -0.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.179 ; -0.179 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.815 ; -0.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.331 ; -0.331 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.656 ; -0.656 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.429 ; -0.429 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.619 ; -0.619 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.406 ; -0.406 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.622 ; -0.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.458 ; -0.458 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.652 ; -0.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.222 ; -1.222 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.678 ; 3.678 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.039 ; 4.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.002 ; 4.002 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.039 ; 4.039 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.917 ; 3.917 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.737 ; 3.737 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.778 ; 3.778 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.735 ; 3.735 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.022 ; 4.022 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.504 ; 3.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.679 ; 3.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.276 ; 5.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.116 ; 5.116 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.052 ; 5.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.283 ; 4.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.635 ; 4.635 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.205 ; 4.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.884 ; 4.884 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.297 ; 4.297 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.604 ; 4.604 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.318 ; 4.318 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.741 ; 4.741 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.407 ; 4.407 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.276 ; 5.276 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.585 ; 4.585 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.689 ; 4.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.449 ; 4.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.630 ; 4.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.463 ; 4.463 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.823 ; 4.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 4.336 ; 4.336 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.650 ; 4.650 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.538 ; 4.538 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.738 ; 4.738 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.219 ; 4.219 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.258 ; 4.258 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.592 ; 4.592 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.817 ; 4.817 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.768 ; 3.768 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.661 ; 4.661 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.264 ; 4.264 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.563 ; 4.563 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.792 ; 3.792 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.358 ; 4.358 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.993 ; 3.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.236 ; 6.236 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.782 ; 5.782 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.707 ; 5.707 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.420 ; 5.420 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 5.697 ; 5.697 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.602 ; 5.602 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 6.236 ; 6.236 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.674 ; 5.674 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 5.830 ; 5.830 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.755 ; 5.755 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.978 ; 5.978 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.218 ; 5.218 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.682 ; 5.682 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 5.444 ; 5.444 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 5.766 ; 5.766 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.560 ; 5.560 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 5.993 ; 5.993 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 5.646 ; 5.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 5.390 ; 5.390 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.581 ; 5.581 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.205 ; 5.205 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.184 ; 5.184 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.404 ; 5.404 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.224 ; 5.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 5.664 ; 5.664 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.522 ; 5.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 5.014 ; 5.014 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.386 ; 5.386 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 5.644 ; 5.644 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.235 ; 5.235 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 5.572 ; 5.572 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.354 ; 5.354 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.537 ; 5.537 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.117 ; 4.117 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 5.462 ; 5.462 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.236 ; 4.236 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.421 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 4.120 ; 4.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 5.359 ; 5.359 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.718 ; 4.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.934 ; 4.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.649 ; 4.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 5.030 ; 5.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.983 ; 4.983 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 5.130 ; 5.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 5.359 ; 5.359 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 4.357 ; 4.357 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.604 ; 4.604 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.077 ; 4.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.712 ; 5.712 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.107 ; 5.107 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.061 ; 5.061 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.726 ; 4.726 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.879 ; 4.879 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.756 ; 4.756 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.712 ; 5.712 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.176 ; 5.176 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.052 ; 5.052 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.870 ; 4.870 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.133 ; 5.133 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.169 ; 4.169 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.832 ; 4.832 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.995 ; 4.995 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.028 ; 5.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.141 ; 5.141 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.330 ; 5.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.049 ; 5.049 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.754 ; 4.754 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.891 ; 4.891 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.630 ; 4.630 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.287 ; 4.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.672 ; 4.672 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.389 ; 4.389 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 4.902 ; 4.902 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.939 ; 4.939 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.372 ; 4.372 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.692 ; 4.692 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.014 ; 5.014 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.539 ; 4.539 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.765 ; 4.765 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.668 ; 4.668 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.743 ; 4.743 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.139 ; 6.139 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.685 ; 5.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.538 ; 5.538 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.323 ; 5.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.600 ; 5.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.505 ; 5.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.139 ; 6.139 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.577 ; 5.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.733 ; 5.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.658 ; 5.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.881 ; 5.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.121 ; 5.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.585 ; 5.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.347 ; 5.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.669 ; 5.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.463 ; 5.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.896 ; 5.896 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.549 ; 5.549 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.293 ; 5.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.108 ; 5.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.948 ; 4.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.307 ; 5.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.127 ; 5.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.567 ; 5.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.817 ; 4.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.289 ; 5.289 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.547 ; 5.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.138 ; 5.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.475 ; 5.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.257 ; 5.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.365 ; 5.365 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 6.076 ; 6.076 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 5.724 ; 5.724 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 5.932 ; 5.932 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 5.438 ; 5.438 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 5.583 ; 5.583 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 5.633 ; 5.633 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 6.076 ; 6.076 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 5.549 ; 5.549 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 5.733 ; 5.733 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 5.297 ; 5.297 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 5.586 ; 5.586 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 5.027 ; 5.027 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 6.033 ; 6.033 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 5.570 ; 5.570 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 5.348 ; 5.348 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 5.357 ; 5.357 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 5.838 ; 5.838 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 5.246 ; 5.246 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 5.324 ; 5.324 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 5.417 ; 5.417 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 5.537 ; 5.537 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 5.498 ; 5.498 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 4.932 ; 4.932 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 4.620 ; 4.620 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 5.147 ; 5.147 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 5.050 ; 5.050 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 4.949 ; 4.949 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 4.931 ; 4.931 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 5.279 ; 5.279 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 4.974 ; 4.974 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 5.086 ; 5.086 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 5.120 ; 5.120 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 5.153 ; 5.153 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 5.155 ; 5.155 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.833 ; 4.833 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.791 ; 4.791 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.432 ; 4.432 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 4.531 ; 4.531 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.155 ; 5.155 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 4.704 ; 4.704 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 4.649 ; 4.649 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.530 ; 4.530 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.721 ; 4.721 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.834 ; 4.834 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.096 ; 5.096 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.602 ; 4.602 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.901 ; 4.901 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.495 ; 4.495 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.841 ; 4.841 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.324 ; 4.324 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.962 ; 4.962 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.440 ; 4.440 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.842 ; 4.842 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.664 ; 4.664 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.135 ; 4.135 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.233 ; 4.233 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.525 ; 4.525 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.833 ; 4.833 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.067 ; 4.067 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.619 ; 4.619 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.266 ; 4.266 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.309 ; 4.309 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.205 ; 4.205 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.463 ; 4.463 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.678 ; 3.678 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.508 ; 3.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.687 ; 3.687 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.777 ; 3.777 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.917 ; 3.917 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.655 ; 3.655 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.508 ; 3.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.701 ; 3.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.944 ; 3.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.504 ; 3.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.679 ; 3.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.205 ; 3.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.075 ; 4.075 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.036 ; 4.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.207 ; 3.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.990 ; 3.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.831 ; 3.831 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.593 ; 3.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.205 ; 3.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.805 ; 3.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.208 ; 4.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.510 ; 3.510 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.973 ; 3.973 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.835 ; 3.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.151 ; 4.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.677 ; 3.677 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.257 ; 4.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.505 ; 3.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.566 ; 3.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.926 ; 3.926 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.769 ; 3.769 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.019 ; 4.019 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.593 ; 3.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.810 ; 3.810 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.283 ; 3.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.478 ; 3.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.306 ; 3.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.350 ; 4.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.860 ; 3.860 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.162 ; 4.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.517 ; 3.517 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.985 ; 3.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.838 ; 3.838 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.277 ; 3.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.598 ; 4.598 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.586 ; 4.586 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.797 ; 3.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.461 ; 4.461 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.897 ; 3.897 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.130 ; 4.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.795 ; 3.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.498 ; 4.498 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.488 ; 3.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.378 ; 4.378 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.699 ; 3.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.112 ; 4.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.405 ; 3.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.130 ; 4.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.507 ; 3.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.951 ; 3.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.465 ; 3.465 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.061 ; 4.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.424 ; 3.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.070 ; 4.070 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.945 ; 3.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.928 ; 3.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.743 ; 3.743 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.156 ; 4.156 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.312 ; 3.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.043 ; 4.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.277 ; 3.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.825 ; 3.825 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.534 ; 3.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.463 ; 3.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.600 ; 3.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.353 ; 3.353 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.287 ; 3.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.337 ; 3.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.084 ; 4.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.421 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.967 ; 3.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.979 ; 3.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.979 ; 3.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.262 ; 4.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.228 ; 4.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.029 ; 4.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.028 ; 4.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.144 ; 4.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.403 ; 4.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.707 ; 3.707 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.036 ; 4.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.077 ; 4.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.051 ; 5.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.005 ; 5.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.670 ; 4.670 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.823 ; 4.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.700 ; 4.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.656 ; 5.656 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.120 ; 5.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.996 ; 4.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.814 ; 4.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.077 ; 5.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.113 ; 4.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.776 ; 4.776 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.639 ; 3.639 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.101 ; 4.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.482 ; 3.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.047 ; 4.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.342 ; 3.342 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.062 ; 4.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.300 ; 3.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.975 ; 3.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.231 ; 4.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.531 ; 4.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.109 ; 4.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.935 ; 3.935 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.605 ; 3.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.942 ; 3.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.479 ; 3.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.282 ; 3.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.591 ; 3.591 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.612 ; 4.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.687 ; 4.687 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.817 ; 4.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.685 ; 5.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.538 ; 5.538 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.323 ; 5.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.600 ; 5.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.505 ; 5.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.139 ; 6.139 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.577 ; 5.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.733 ; 5.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.658 ; 5.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.881 ; 5.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.121 ; 5.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.585 ; 5.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.347 ; 5.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.669 ; 5.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.463 ; 5.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.896 ; 5.896 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.549 ; 5.549 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.293 ; 5.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.108 ; 5.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.948 ; 4.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.307 ; 5.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.127 ; 5.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.567 ; 5.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.817 ; 4.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.289 ; 5.289 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.547 ; 5.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.138 ; 5.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.475 ; 5.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.257 ; 5.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 4.806 ; 4.806 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 4.620 ; 4.620 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 5.724 ; 5.724 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 5.932 ; 5.932 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 5.438 ; 5.438 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 5.583 ; 5.583 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 5.633 ; 5.633 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 6.076 ; 6.076 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 5.549 ; 5.549 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 5.733 ; 5.733 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 5.297 ; 5.297 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 5.586 ; 5.586 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 5.027 ; 5.027 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 6.033 ; 6.033 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 5.570 ; 5.570 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 5.348 ; 5.348 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 5.357 ; 5.357 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 5.838 ; 5.838 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 5.246 ; 5.246 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 5.324 ; 5.324 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 5.417 ; 5.417 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 5.537 ; 5.537 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 5.498 ; 5.498 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 4.932 ; 4.932 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 4.620 ; 4.620 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 5.147 ; 5.147 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 5.050 ; 5.050 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 4.949 ; 4.949 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 4.931 ; 4.931 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 5.279 ; 5.279 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 4.974 ; 4.974 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 5.086 ; 5.086 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 5.120 ; 5.120 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 5.153 ; 5.153 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 4.067 ; 4.067 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.833 ; 4.833 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.791 ; 4.791 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.432 ; 4.432 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 4.531 ; 4.531 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.155 ; 5.155 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 4.704 ; 4.704 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 4.649 ; 4.649 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.530 ; 4.530 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.721 ; 4.721 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.834 ; 4.834 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.096 ; 5.096 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.602 ; 4.602 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.901 ; 4.901 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.495 ; 4.495 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.841 ; 4.841 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.324 ; 4.324 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.962 ; 4.962 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.440 ; 4.440 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.842 ; 4.842 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.664 ; 4.664 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.135 ; 4.135 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.233 ; 4.233 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.525 ; 4.525 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.833 ; 4.833 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.067 ; 4.067 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.619 ; 4.619 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.266 ; 4.266 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.309 ; 4.309 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.205 ; 4.205 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.463 ; 4.463 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.041 ; 5.041 ;       ;
; fiBENn     ; fbCTRLn     ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; fiBENn     ; fbTENn      ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.041 ; 5.041 ;       ;
; fiBENn     ; fbCTRLn     ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; fiBENn     ; fbTENn      ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.266 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.247 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.818 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.818 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.620 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.802 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.620 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.812 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.574 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.812 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.417 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.773 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.417 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.773 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.540 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.626 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.426 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.626 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.530 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.639 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.451 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.617 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.426 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.596 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.451 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.596 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.416 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.466 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.247 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.466 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.247 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.444 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.365 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.444 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.266 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.102 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.673 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.673 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.475 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.657 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.475 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.667 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.429 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.667 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.272 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.628 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.272 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.628 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.481 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.281 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.481 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.385 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.494 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.306 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.472 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.281 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.451 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.306 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.451 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.271 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.321 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.102 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.321 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.102 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.299 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.220 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.299 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+-----------+------------+-------+------+------------+------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-------+------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.492 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.152 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.723 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.723 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.525 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.707 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.525 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.717 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.479 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.717 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.322 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.678 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.322 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.678 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.445 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.531 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.331 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.531 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.435 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.544 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.356 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.522 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.331 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.501 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.356 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.501 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.321 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.371 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.152 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.371 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.152 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.349 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.270 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.349 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.492 ;      ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.617 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.617 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.419 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.601 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.419 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.611 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.373 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.611 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.216 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.572 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.216 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.572 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.339 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.425 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.225 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.425 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.329 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.438 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.250 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.416 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.225 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.250 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.395 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.215 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.265 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.265 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.046 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.243 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.164 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.243 ;      ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.266     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 4.818     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 4.818     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 4.620     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 4.802     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 4.620     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 4.812     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 4.574     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 4.812     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 4.417     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 4.773     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 4.417     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 4.773     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 4.540     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 4.626     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 4.426     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 4.626     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 4.530     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 4.639     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 4.451     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 4.617     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 4.426     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 4.596     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 4.451     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 4.596     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 4.416     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 4.466     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 4.466     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.247     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.444     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.365     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.444     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.266     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.102     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.673     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.673     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.475     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.657     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.475     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.667     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.429     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.667     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.272     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.628     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.272     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.628     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.395     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.481     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.281     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.481     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.385     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.494     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.306     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.472     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.281     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.451     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.306     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.451     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.271     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.321     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.102     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.321     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.102     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.299     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.220     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.299     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                          ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.492     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.152     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.723     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.723     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.525     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.707     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.525     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.717     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.479     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.717     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.322     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.678     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.322     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.678     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.445     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.531     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.331     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.531     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.435     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.544     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.356     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.522     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.331     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.501     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.356     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.501     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.321     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.371     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.152     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.371     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.152     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.349     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.270     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.349     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.492     ;           ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.046     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.617     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.617     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.419     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.601     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.419     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.611     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.373     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.611     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.216     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.572     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.216     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.572     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.339     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.425     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.225     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.425     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.329     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.438     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.250     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.416     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.225     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.395     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.250     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.395     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.215     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.265     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 4.046     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.265     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 4.046     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 4.243     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.164     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 4.243     ;           ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; 1.359  ; 0.086 ; 0.611    ; 0.167   ; 2.305               ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 2.492  ; 0.086 ; 7.289    ; 0.167   ; 11.092              ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 4.477  ; 0.264 ; 9.649    ; 0.624   ; 24.180              ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 6.681  ; 0.216 ; 7.289    ; 0.367   ; 48.769              ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 1.359  ; 0.224 ; 0.611    ; 1.041   ; 2.305               ;
;  TTC_READY                                ; 21.727 ; 0.378 ; 8.398    ; 14.073  ; 11.680              ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  inst85                                   ; 22.018 ; 0.378 ; 10.125   ; 13.317  ; 11.680              ;
; Design-wide TNS                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst2|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  TTC_READY                                ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst85                                   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 6.054  ; 6.054  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 6.054  ; 6.054  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.579  ; 4.579  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.800  ; 4.800  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.618  ; 4.618  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.943  ; 4.943  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.795  ; 4.795  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.642  ; 4.642  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.974  ; 4.974  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.956  ; 4.956  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 5.140  ; 5.140  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 5.020  ; 5.020  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 5.210  ; 5.210  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 5.544  ; 5.544  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.666  ; 7.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 7.666  ; 7.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 7.467  ; 7.467  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 7.256  ; 7.256  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.971  ; 5.971  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.446  ; 6.446  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.203  ; 6.203  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.791  ; 6.791  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 7.574  ; 7.574  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.194  ; 8.194  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.859  ; 7.859  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 7.863  ; 7.863  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.248  ; 7.248  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.194  ; 8.194  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.372  ; 7.372  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.337  ; 6.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.694  ; 5.694  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.337  ; 6.337  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.862  ; 5.862  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.427  ; 5.427  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.165  ; 6.165  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.958  ; 5.958  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.890  ; 5.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.088  ; 5.088  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 5.287  ; 5.287  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.988  ; 7.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 7.583  ; 7.583  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.567  ; 6.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.817  ; 5.817  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 7.253  ; 7.253  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 7.095  ; 7.095  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 7.988  ; 7.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.221  ; 6.221  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 7.065  ; 7.065  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 5.684  ; 5.684  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 5.457  ; 5.457  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.646  ; 5.646  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.083  ; 6.083  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 4.862  ; 4.862  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.292  ; 5.292  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.567  ; 5.567  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 4.972  ; 4.972  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.442  ; 5.442  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 4.952  ; 4.952  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 6.129  ; 6.129  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 4.989  ; 4.989  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.392  ; 5.392  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 4.904  ; 4.904  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.339  ; 5.339  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.656  ; 5.656  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 4.358  ; 4.358  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 6.487  ; 6.487  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 5.193  ; 5.193  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 5.185  ; 5.185  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.666  ; 4.666  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 5.718  ; 5.718  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.635  ; 4.635  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 6.332  ; 6.332  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 5.497  ; 5.497  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 10.443 ; 10.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 10.108 ; 10.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 10.112 ; 10.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 9.497  ; 9.497  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 10.443 ; 10.443 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 9.621  ; 9.621  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.411  ; 6.411  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 8.412  ; 8.412  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 8.412  ; 8.412  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 8.201  ; 8.201  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 8.153  ; 8.153  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.752  ; 7.752  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.080  ; 6.080  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.929  ; 3.929  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 3.772  ; 3.772  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 3.343  ; 3.343  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.696  ; 2.696  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 3.484  ; 3.484  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.347  ; 3.347  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 3.929  ; 3.929  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.706  ; 2.706  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 3.800  ; 3.800  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.331  ; 1.331  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.797  ; 1.797  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.084  ; 1.084  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.533  ; 2.533  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 1.620  ; 1.620  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 1.987  ; 1.987  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 1.344  ; 1.344  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 1.935  ; 1.935  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 1.254  ; 1.254  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.111  ; 2.111  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.980  ; 0.980  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.862  ; 1.862  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.071  ; 1.071  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.078  ; 2.078  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.473  ; 0.473  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.122  ; 2.122  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.885  ; 0.885  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 1.732  ; 1.732  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 1.021  ; 1.021  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.469  ; 1.469  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 1.142  ; 1.142  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 1.636  ; 1.636  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.248  ; 1.248  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.700  ; 1.700  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 5.688  ; 5.688  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.400  ; 7.400  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.525  ; 6.525  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.162  ; 6.162  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 4.423  ; 4.423  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 6.162  ; 6.162  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 4.652  ; 4.652  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.941  ; 5.941  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 4.901  ; 4.901  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.496  ; 5.496  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 4.596  ; 4.596  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.516  ; 5.516  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 4.330  ; 4.330  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.218  ; 5.218  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.448  ; 6.448  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 5.975  ; 5.975  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.355  ; 5.355  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.851  ; 5.851  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.022  ; 5.022  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.448  ; 6.448  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.523  ; 5.523  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.907  ; 5.907  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 4.416  ; 4.416  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 5.834  ; 5.834  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.702  ; 4.702  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 5.582  ; 5.582  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.939  ; 4.939  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.507  ; 5.507  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.631  ; 4.631  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.242  ; 5.242  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.318  ; 4.318  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.209  ; 5.209  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 4.612  ; 4.612  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.616  ; 5.616  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 4.108  ; 4.108  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 3.951  ; 3.951  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 3.522  ; 3.522  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.875  ; 2.875  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 3.663  ; 3.663  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.526  ; 3.526  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 4.108  ; 4.108  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.885  ; 2.885  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 3.979  ; 3.979  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.510  ; 1.510  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.976  ; 1.976  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.263  ; 1.263  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 2.712  ; 2.712  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.799  ; 1.799  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.166  ; 2.166  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.523  ; 1.523  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.114  ; 2.114  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.433  ; 1.433  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.290  ; 2.290  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 1.159  ; 1.159  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.041  ; 2.041  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.250  ; 1.250  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.257  ; 2.257  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.652  ; 0.652  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.301  ; 2.301  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.064  ; 1.064  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.911  ; 1.911  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.200  ; 1.200  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.648  ; 1.648  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.321  ; 1.321  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 1.815  ; 1.815  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.427  ; 1.427  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.879  ; 1.879  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.211  ; 5.211  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 4.962  ; 4.962  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------+--------+--------+------------+------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.994 ; -1.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.562 ; -2.562 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.994 ; -1.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -2.071 ; -2.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.016 ; -2.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.130 ; -2.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.034 ; -2.034 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.153 ; -2.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.151 ; -2.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.238 ; -2.238 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.484 ; -2.484 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.490 ; -2.490 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.609 ; -2.609 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.245 ; -2.245 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.335 ; -2.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.474 ; -2.474 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.330 ; -2.330 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.411 ; -2.411 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.001 ; -3.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.220 ; -3.220 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.218 ; -3.218 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.001 ; -3.001 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.311 ; -3.311 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.057 ; -3.057 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.056 ; -2.056 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.098 ; -2.098 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.054 ; -2.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.067 ; -2.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.470 ; -2.470 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.415 ; -2.415 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.378 ; -2.378 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.067 ; -2.067 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -2.257 ; -2.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.694 ; -1.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.968 ; -1.968 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.074 ; -2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.074 ; -2.074 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.449 ; -2.449 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.082 ; -2.082 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.483 ; -2.483 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.232 ; -2.232 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.401 ; -2.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.405 ; -2.405 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.407 ; -2.407 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.430 ; -2.430 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.962 ; -1.962 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -1.900 ; -1.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.932 ; -1.932 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.942 ; -1.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.051 ; -2.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -1.929 ; -1.929 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.985 ; -1.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.058 ; -2.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.694 ; -1.694 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.016 ; -2.016 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.005 ; -2.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.058 ; -2.058 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.836 ; -1.836 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.240 ; -2.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.048 ; -2.048 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.018 ; -2.018 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.866 ; -1.866 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -1.992 ; -1.992 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.821 ; -1.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -2.566 ; -2.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.474 ; -3.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.693 ; -3.693 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.691 ; -3.691 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.474 ; -3.474 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.784 ; -3.784 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.530 ; -3.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.646 ; -2.646 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.627 ; -2.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.885 ; -2.885 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.829 ; -2.829 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.627 ; -2.627 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.648 ; -2.648 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.278 ; -1.278 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.082 ; -0.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.340 ; -1.340 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.262 ; -1.262 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.889 ; -0.889 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -1.240 ; -1.240 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.149 ; -1.149 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.493 ; -1.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.938 ; -0.938 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.342 ; -1.342 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.506 ; -0.506 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.768 ; -0.768 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.450 ; -0.450 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.994 ; -0.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.506 ; -0.506 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.643 ; -0.643 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.401 ; -0.401 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.623 ; -0.623 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.362 ; -0.362 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.719 ; -0.719 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.270 ; -0.270 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.626 ; -0.626 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.281 ; -0.281 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.702 ; -0.702 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.082 ; -0.082 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.718 ; -0.718 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.234 ; -0.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.559 ; -0.559 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.332 ; -0.332 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.522 ; -0.522 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.309 ; -0.309 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.525 ; -0.525 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.361 ; -0.361 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.555 ; -0.555 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.125 ; -1.125 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.189 ; -2.189 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.089 ; -2.089 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.821 ; -1.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -1.867 ; -1.867 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.518 ; -2.518 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.930 ; -1.930 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.441 ; -2.441 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.019 ; -2.019 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.287 ; -2.287 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -1.911 ; -1.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.289 ; -2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -1.821 ; -1.821 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.198 ; -2.198 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -1.814 ; -1.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.492 ; -2.492 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.645 ; -2.645 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.200 ; -2.200 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.428 ; -2.428 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.083 ; -2.083 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.627 ; -2.627 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.289 ; -2.289 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.448 ; -2.448 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.863 ; -1.863 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.401 ; -2.401 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.952 ; -1.952 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.314 ; -2.314 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.043 ; -2.043 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.291 ; -2.291 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.934 ; -1.934 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.211 ; -2.211 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.814 ; -1.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.194 ; -2.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -1.921 ; -1.921 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.375 ; -1.375 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.179 ; -0.179 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.437 ; -1.437 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.359 ; -1.359 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.986 ; -0.986 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.337 ; -1.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.246 ; -1.246 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.590 ; -1.590 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.035 ; -1.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.439 ; -1.439 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.603 ; -0.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.865 ; -0.865 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.547 ; -0.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.091 ; -1.091 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.603 ; -0.603 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.740 ; -0.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.498 ; -0.498 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.720 ; -0.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.459 ; -0.459 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.816 ; -0.816 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.367 ; -0.367 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.723 ; -0.723 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.378 ; -0.378 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.799 ; -0.799 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.179 ; -0.179 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.815 ; -0.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.331 ; -0.331 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.656 ; -0.656 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.429 ; -0.429 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.619 ; -0.619 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.406 ; -0.406 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.622 ; -0.622 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.458 ; -0.458 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.652 ; -0.652 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.222 ; -1.222 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -1.910 ; -1.910 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+--------+--------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 8.630  ; 8.630  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 9.470  ; 9.470  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.288  ; 9.288  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.470  ; 9.470  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 9.124  ; 9.124  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.638  ; 8.638  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 8.742  ; 8.742  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.645  ; 8.645  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.159  ; 9.159  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 8.118  ; 8.118  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 9.366  ; 9.366  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 8.641  ; 8.641  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.475 ; 12.475 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 12.126 ; 12.126 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 11.998 ; 11.998 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.990  ; 9.990  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.930 ; 10.930 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.698  ; 9.698  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.525 ; 11.525 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.988  ; 9.988  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 10.774 ; 10.774 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.184 ; 10.184 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.125 ; 11.125 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 10.255 ; 10.255 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.475 ; 12.475 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 10.798 ; 10.798 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 10.994 ; 10.994 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 10.437 ; 10.437 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.840 ; 10.840 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.354 ; 10.354 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 11.305 ; 11.305 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 10.124 ; 10.124 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.890 ; 10.890 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.579 ; 10.579 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 11.246 ; 11.246 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 9.890  ; 9.890  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.832  ; 9.832  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 10.782 ; 10.782 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.250 ; 11.250 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.693  ; 8.693  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.857 ; 10.857 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.862  ; 9.862  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.649 ; 10.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.791  ; 8.791  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.030 ; 10.030 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.174  ; 9.174  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 14.387 ; 14.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.563 ; 13.563 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.720 ; 13.720 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 12.276 ; 12.276 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 12.994 ; 12.994 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 12.740 ; 12.740 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 14.387 ; 14.387 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 12.966 ; 12.966 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 13.478 ; 13.478 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 13.213 ; 13.213 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 13.775 ; 13.775 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.823 ; 11.823 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 13.394 ; 13.394 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 12.234 ; 12.234 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 13.106 ; 13.106 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.612 ; 12.612 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 13.737 ; 13.737 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 12.839 ; 12.839 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 12.158 ; 12.158 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 12.709 ; 12.709 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 12.035 ; 12.035 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.493 ; 12.493 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.254 ; 12.254 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 11.772 ; 11.772 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 12.857 ; 12.857 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.542 ; 12.542 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.917 ; 11.917 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.178 ; 12.178 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 12.766 ; 12.766 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 11.730 ; 11.730 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 12.598 ; 12.598 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.224 ; 12.224 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 12.534 ; 12.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 9.517  ; 9.517  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 12.466 ; 12.466 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.714  ; 9.714  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.345  ;        ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 9.435  ; 9.435  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.345  ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 12.659 ; 12.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 11.242 ; 11.242 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 11.718 ; 11.718 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 11.063 ; 11.063 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 12.053 ; 12.053 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 11.893 ; 11.893 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 12.351 ; 12.351 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 12.659 ; 12.659 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 10.209 ; 10.209 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 10.901 ; 10.901 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 9.032  ; 9.032  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.686 ; 13.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.194 ; 12.194 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.069 ; 12.069 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.159 ; 11.159 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 11.559 ; 11.559 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 11.291 ; 11.291 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 13.686 ; 13.686 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.335 ; 12.335 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 12.088 ; 12.088 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.662 ; 11.662 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.240 ; 12.240 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 9.705  ; 9.705  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.433 ; 11.433 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.832 ; 11.832 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 11.900 ; 11.900 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.365 ; 12.365 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.689 ; 12.689 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.071 ; 12.071 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.239 ; 11.239 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 11.649 ; 11.649 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 10.912 ; 10.912 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 10.179 ; 10.179 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 11.054 ; 11.054 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 10.334 ; 10.334 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 11.623 ; 11.623 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.760 ; 11.760 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.172 ; 10.172 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.130 ; 11.130 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.755 ; 11.755 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 10.596 ; 10.596 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 11.191 ; 11.191 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 11.153 ; 11.153 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 11.119 ; 11.119 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.208 ; 14.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 13.027 ; 13.027 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.654 ; 12.654 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 12.097 ; 12.097 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 12.815 ; 12.815 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 12.561 ; 12.561 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.208 ; 14.208 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 12.787 ; 12.787 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 13.204 ; 13.204 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 13.034 ; 13.034 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 13.596 ; 13.596 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.644 ; 11.644 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 12.802 ; 12.802 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 12.055 ; 12.055 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.927 ; 12.927 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 12.433 ; 12.433 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 13.558 ; 13.558 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 12.660 ; 12.660 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.979 ; 11.979 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.530 ; 12.530 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 11.511 ; 11.511 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 11.180 ; 11.180 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.075 ; 12.075 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.593 ; 11.593 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.678 ; 12.678 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.363 ; 12.363 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 10.771 ; 10.771 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 11.999 ; 11.999 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 12.587 ; 12.587 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 11.551 ; 11.551 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 12.419 ; 12.419 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.045 ; 12.045 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.355 ; 12.355 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.287 ; 12.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.436  ; 9.436  ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 14.550 ; 14.550 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 13.798 ; 13.798 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 14.192 ; 14.192 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 12.899 ; 12.899 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 13.322 ; 13.322 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 13.528 ; 13.528 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 14.550 ; 14.550 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 12.965 ; 12.965 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 13.708 ; 13.708 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 12.262 ; 12.262 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 13.438 ; 13.438 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 11.605 ; 11.605 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 14.211 ; 14.211 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 12.938 ; 12.938 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 12.437 ; 12.437 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 12.773 ; 12.773 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 13.625 ; 13.625 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 12.512 ; 12.512 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 12.467 ; 12.467 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 13.140 ; 13.140 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 13.288 ; 13.288 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 13.273 ; 13.273 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 11.841 ; 11.841 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 10.798 ; 10.798 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 12.400 ; 12.400 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 11.825 ; 11.825 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 11.522 ; 11.522 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 11.674 ; 11.674 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 12.176 ; 12.176 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 11.765 ; 11.765 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 11.782 ; 11.782 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 12.371 ; 12.371 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 12.282 ; 12.282 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 12.106 ; 12.106 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 11.308 ; 11.308 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 11.117 ; 11.117 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 10.227 ; 10.227 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 11.542 ; 11.542 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 10.472 ; 10.472 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 12.106 ; 12.106 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 11.002 ; 11.002 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 10.790 ; 10.790 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 10.574 ; 10.574 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 11.029 ; 11.029 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 11.274 ; 11.274 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 11.926 ; 11.926 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 10.625 ; 10.625 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 11.443 ; 11.443 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 10.468 ; 10.468 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 11.261 ; 11.261 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 9.950  ; 9.950  ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 11.695 ; 11.695 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 10.362 ; 10.362 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 11.320 ; 11.320 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 10.899 ; 10.899 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 9.528  ; 9.528  ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 9.838  ; 9.838  ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 10.480 ; 10.480 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 9.621  ; 9.621  ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 11.173 ; 11.173 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 9.299  ; 9.299  ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 10.684 ; 10.684 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 9.761  ; 9.761  ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 9.910  ; 9.910  ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 9.785  ; 9.785  ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 10.318 ; 10.318 ; Fall       ; inst85                                   ;
+-------------------+------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------------+------------+-------+-------+------------+------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.678 ; 3.678 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.508 ; 3.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.687 ; 3.687 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.777 ; 3.777 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.917 ; 3.917 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.655 ; 3.655 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.508 ; 3.508 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.701 ; 3.701 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.944 ; 3.944 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.504 ; 3.504 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 4.095 ; 4.095 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.679 ; 3.679 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.205 ; 3.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.075 ; 4.075 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.036 ; 4.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.207 ; 3.207 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.990 ; 3.990 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.831 ; 3.831 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.593 ; 3.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.205 ; 3.205 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.898 ; 3.898 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.805 ; 3.805 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.208 ; 4.208 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.510 ; 3.510 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.973 ; 3.973 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.835 ; 3.835 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.151 ; 4.151 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.677 ; 3.677 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.257 ; 4.257 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.505 ; 3.505 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.566 ; 3.566 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.926 ; 3.926 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.769 ; 3.769 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.019 ; 4.019 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.593 ; 3.593 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.810 ; 3.810 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.283 ; 3.283 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.478 ; 3.478 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.306 ; 3.306 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.350 ; 4.350 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.860 ; 3.860 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.162 ; 4.162 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.517 ; 3.517 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.985 ; 3.985 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 3.838 ; 3.838 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.277 ; 3.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.598 ; 4.598 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.586 ; 4.586 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.797 ; 3.797 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.461 ; 4.461 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.897 ; 3.897 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 4.130 ; 4.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.795 ; 3.795 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.498 ; 4.498 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.488 ; 3.488 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.378 ; 4.378 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.699 ; 3.699 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.112 ; 4.112 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.405 ; 3.405 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.130 ; 4.130 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.507 ; 3.507 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 3.951 ; 3.951 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.465 ; 3.465 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.061 ; 4.061 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.424 ; 3.424 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.070 ; 4.070 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.945 ; 3.945 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 3.928 ; 3.928 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.743 ; 3.743 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.156 ; 4.156 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.312 ; 3.312 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.043 ; 4.043 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.277 ; 3.277 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.825 ; 3.825 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.534 ; 3.534 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.463 ; 3.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.600 ; 3.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.353 ; 3.353 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.287 ; 3.287 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.337 ; 3.337 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.084 ; 4.084 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.421 ;       ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.967 ; 3.967 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.421 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.979 ; 3.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.979 ; 3.979 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.262 ; 4.262 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.228 ; 4.228 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.029 ; 4.029 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.028 ; 4.028 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.144 ; 4.144 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.403 ; 4.403 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.707 ; 3.707 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.036 ; 4.036 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 4.077 ; 4.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.051 ; 5.051 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.005 ; 5.005 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.670 ; 4.670 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 4.823 ; 4.823 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.700 ; 4.700 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 5.656 ; 5.656 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.120 ; 5.120 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.996 ; 4.996 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.814 ; 4.814 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.077 ; 5.077 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 4.113 ; 4.113 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.776 ; 4.776 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.639 ; 3.639 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 4.101 ; 4.101 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 3.482 ; 3.482 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.047 ; 4.047 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.342 ; 3.342 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.062 ; 4.062 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.300 ; 3.300 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.975 ; 3.975 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.231 ; 4.231 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.531 ; 4.531 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 4.109 ; 4.109 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.935 ; 3.935 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.605 ; 3.605 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.942 ; 3.942 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 2.911 ; 2.911 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.479 ; 3.479 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.282 ; 3.282 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.591 ; 3.591 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.612 ; 4.612 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.687 ; 4.687 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 4.817 ; 4.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.685 ; 5.685 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.538 ; 5.538 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.323 ; 5.323 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.600 ; 5.600 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.505 ; 5.505 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.139 ; 6.139 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.577 ; 5.577 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 5.733 ; 5.733 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.658 ; 5.658 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.881 ; 5.881 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.121 ; 5.121 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.585 ; 5.585 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.347 ; 5.347 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.669 ; 5.669 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.463 ; 5.463 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.896 ; 5.896 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.549 ; 5.549 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.293 ; 5.293 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.484 ; 5.484 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.108 ; 5.108 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 4.948 ; 4.948 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.307 ; 5.307 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.127 ; 5.127 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.567 ; 5.567 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.425 ; 5.425 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 4.817 ; 4.817 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.289 ; 5.289 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 5.547 ; 5.547 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.138 ; 5.138 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.475 ; 5.475 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.257 ; 5.257 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.440 ; 5.440 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 4.806 ; 4.806 ; Fall       ; PLL0:inst2|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 4.117 ; 4.117 ; Rise       ; PLL0:inst2|altpll:altpll_component|_clk4 ;
; fbD[*]            ; TTC_READY  ; 4.620 ; 4.620 ; Fall       ; TTC_READY                                ;
;  fbD[0]           ; TTC_READY  ; 5.724 ; 5.724 ; Fall       ; TTC_READY                                ;
;  fbD[1]           ; TTC_READY  ; 5.932 ; 5.932 ; Fall       ; TTC_READY                                ;
;  fbD[2]           ; TTC_READY  ; 5.438 ; 5.438 ; Fall       ; TTC_READY                                ;
;  fbD[3]           ; TTC_READY  ; 5.583 ; 5.583 ; Fall       ; TTC_READY                                ;
;  fbD[4]           ; TTC_READY  ; 5.633 ; 5.633 ; Fall       ; TTC_READY                                ;
;  fbD[5]           ; TTC_READY  ; 6.076 ; 6.076 ; Fall       ; TTC_READY                                ;
;  fbD[6]           ; TTC_READY  ; 5.549 ; 5.549 ; Fall       ; TTC_READY                                ;
;  fbD[7]           ; TTC_READY  ; 5.733 ; 5.733 ; Fall       ; TTC_READY                                ;
;  fbD[8]           ; TTC_READY  ; 5.297 ; 5.297 ; Fall       ; TTC_READY                                ;
;  fbD[9]           ; TTC_READY  ; 5.586 ; 5.586 ; Fall       ; TTC_READY                                ;
;  fbD[10]          ; TTC_READY  ; 5.027 ; 5.027 ; Fall       ; TTC_READY                                ;
;  fbD[11]          ; TTC_READY  ; 6.033 ; 6.033 ; Fall       ; TTC_READY                                ;
;  fbD[12]          ; TTC_READY  ; 5.570 ; 5.570 ; Fall       ; TTC_READY                                ;
;  fbD[13]          ; TTC_READY  ; 5.348 ; 5.348 ; Fall       ; TTC_READY                                ;
;  fbD[14]          ; TTC_READY  ; 5.357 ; 5.357 ; Fall       ; TTC_READY                                ;
;  fbD[15]          ; TTC_READY  ; 5.838 ; 5.838 ; Fall       ; TTC_READY                                ;
;  fbD[16]          ; TTC_READY  ; 5.246 ; 5.246 ; Fall       ; TTC_READY                                ;
;  fbD[17]          ; TTC_READY  ; 5.324 ; 5.324 ; Fall       ; TTC_READY                                ;
;  fbD[18]          ; TTC_READY  ; 5.417 ; 5.417 ; Fall       ; TTC_READY                                ;
;  fbD[19]          ; TTC_READY  ; 5.537 ; 5.537 ; Fall       ; TTC_READY                                ;
;  fbD[20]          ; TTC_READY  ; 5.498 ; 5.498 ; Fall       ; TTC_READY                                ;
;  fbD[21]          ; TTC_READY  ; 4.932 ; 4.932 ; Fall       ; TTC_READY                                ;
;  fbD[22]          ; TTC_READY  ; 4.620 ; 4.620 ; Fall       ; TTC_READY                                ;
;  fbD[23]          ; TTC_READY  ; 5.147 ; 5.147 ; Fall       ; TTC_READY                                ;
;  fbD[24]          ; TTC_READY  ; 5.050 ; 5.050 ; Fall       ; TTC_READY                                ;
;  fbD[25]          ; TTC_READY  ; 4.949 ; 4.949 ; Fall       ; TTC_READY                                ;
;  fbD[26]          ; TTC_READY  ; 4.931 ; 4.931 ; Fall       ; TTC_READY                                ;
;  fbD[27]          ; TTC_READY  ; 5.279 ; 5.279 ; Fall       ; TTC_READY                                ;
;  fbD[28]          ; TTC_READY  ; 4.974 ; 4.974 ; Fall       ; TTC_READY                                ;
;  fbD[29]          ; TTC_READY  ; 5.086 ; 5.086 ; Fall       ; TTC_READY                                ;
;  fbD[30]          ; TTC_READY  ; 5.120 ; 5.120 ; Fall       ; TTC_READY                                ;
;  fbD[31]          ; TTC_READY  ; 5.153 ; 5.153 ; Fall       ; TTC_READY                                ;
; fbD[*]            ; inst85     ; 4.067 ; 4.067 ; Fall       ; inst85                                   ;
;  fbD[0]           ; inst85     ; 4.833 ; 4.833 ; Fall       ; inst85                                   ;
;  fbD[1]           ; inst85     ; 4.791 ; 4.791 ; Fall       ; inst85                                   ;
;  fbD[2]           ; inst85     ; 4.432 ; 4.432 ; Fall       ; inst85                                   ;
;  fbD[3]           ; inst85     ; 4.929 ; 4.929 ; Fall       ; inst85                                   ;
;  fbD[4]           ; inst85     ; 4.531 ; 4.531 ; Fall       ; inst85                                   ;
;  fbD[5]           ; inst85     ; 5.155 ; 5.155 ; Fall       ; inst85                                   ;
;  fbD[6]           ; inst85     ; 4.704 ; 4.704 ; Fall       ; inst85                                   ;
;  fbD[7]           ; inst85     ; 4.649 ; 4.649 ; Fall       ; inst85                                   ;
;  fbD[8]           ; inst85     ; 4.530 ; 4.530 ; Fall       ; inst85                                   ;
;  fbD[9]           ; inst85     ; 4.721 ; 4.721 ; Fall       ; inst85                                   ;
;  fbD[10]          ; inst85     ; 4.834 ; 4.834 ; Fall       ; inst85                                   ;
;  fbD[11]          ; inst85     ; 5.096 ; 5.096 ; Fall       ; inst85                                   ;
;  fbD[12]          ; inst85     ; 4.602 ; 4.602 ; Fall       ; inst85                                   ;
;  fbD[13]          ; inst85     ; 4.901 ; 4.901 ; Fall       ; inst85                                   ;
;  fbD[14]          ; inst85     ; 4.495 ; 4.495 ; Fall       ; inst85                                   ;
;  fbD[15]          ; inst85     ; 4.841 ; 4.841 ; Fall       ; inst85                                   ;
;  fbD[16]          ; inst85     ; 4.324 ; 4.324 ; Fall       ; inst85                                   ;
;  fbD[17]          ; inst85     ; 4.962 ; 4.962 ; Fall       ; inst85                                   ;
;  fbD[18]          ; inst85     ; 4.440 ; 4.440 ; Fall       ; inst85                                   ;
;  fbD[19]          ; inst85     ; 4.842 ; 4.842 ; Fall       ; inst85                                   ;
;  fbD[20]          ; inst85     ; 4.664 ; 4.664 ; Fall       ; inst85                                   ;
;  fbD[21]          ; inst85     ; 4.135 ; 4.135 ; Fall       ; inst85                                   ;
;  fbD[22]          ; inst85     ; 4.233 ; 4.233 ; Fall       ; inst85                                   ;
;  fbD[23]          ; inst85     ; 4.525 ; 4.525 ; Fall       ; inst85                                   ;
;  fbD[24]          ; inst85     ; 4.167 ; 4.167 ; Fall       ; inst85                                   ;
;  fbD[25]          ; inst85     ; 4.833 ; 4.833 ; Fall       ; inst85                                   ;
;  fbD[26]          ; inst85     ; 4.067 ; 4.067 ; Fall       ; inst85                                   ;
;  fbD[27]          ; inst85     ; 4.619 ; 4.619 ; Fall       ; inst85                                   ;
;  fbD[28]          ; inst85     ; 4.266 ; 4.266 ; Fall       ; inst85                                   ;
;  fbD[29]          ; inst85     ; 4.309 ; 4.309 ; Fall       ; inst85                                   ;
;  fbD[30]          ; inst85     ; 4.205 ; 4.205 ; Fall       ; inst85                                   ;
;  fbD[31]          ; inst85     ; 4.463 ; 4.463 ; Fall       ; inst85                                   ;
+-------------------+------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 11.420 ; 11.420 ;        ;
; fiBENn     ; fbCTRLn     ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
; fiBENn     ; fbTENn      ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 5.041 ; 5.041 ;       ;
; fiBENn     ; fbCTRLn     ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; fiBENn     ; fbTENn      ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 8297     ; 1114     ; 301      ; 24084    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 0        ; 2        ; 0        ;
; TTC_READY                                ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 3        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 16       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6822     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
; TTC_READY                                ; TTC_READY                                ; 0        ; 0        ; 0        ; 528      ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; inst85                                   ; inst85                                   ; 0        ; 0        ; 0        ; 528      ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 8297     ; 1114     ; 301      ; 24084    ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 19       ; 10       ; 159      ; 1147     ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 0        ; 2        ; 0        ;
; TTC_READY                                ; PLL0:inst2|altpll:altpll_component|_clk0 ; 3        ; 3        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 45       ; 16       ; 8        ; 36       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 16       ; 19       ; 0        ; 1541     ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 6822     ; 22       ; 156      ; 1202     ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
; TTC_READY                                ; TTC_READY                                ; 0        ; 0        ; 0        ; 528      ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 274      ; 274      ; 157      ; 157      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 285      ; 92       ; 247      ; 44       ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 8        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 0        ; 0        ; 24       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; TTC_READY                                ; 0        ; 0        ; 32       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; PLL0:inst2|altpll:altpll_component|_clk0 ; inst85                                   ; 0        ; 0        ; 32       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk0 ; 274      ; 274      ; 157      ; 157      ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk0 ; 285      ; 92       ; 247      ; 44       ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk1 ; 16       ; 16       ; 8        ; 8        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 6        ; 0        ; 8        ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk1 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 0        ; 0        ; 24       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk2 ; 69       ; 69       ; 10       ; 10       ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 27       ; 0        ; 44       ;
; PLL0:inst2|altpll:altpll_component|_clk2 ; PLL0:inst2|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                   ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst2|altpll:altpll_component|_clk4 ; PLL0:inst2|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
; PLL0:inst2|altpll:altpll_component|_clk0 ; TTC_READY                                ; 0        ; 0        ; 32       ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 76    ; 76   ;
; Unconstrained Input Port Paths  ; 958   ; 958  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 1572  ; 1572 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Sep 16 16:20:00 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'ddl_ctrlr.sdc'
Warning: Found combinational loop of 256 nodes
    Warning: Node "inst7|inst60|combout"
    Warning: Node "inst7|inst188|datab"
    Warning: Node "inst7|inst188|combout"
    Warning: Node "inst7|inst187|datae"
    Warning: Node "inst7|inst187|combout"
    Warning: Node "inst7|inst186|dataf"
    Warning: Node "inst7|inst186|combout"
    Warning: Node "inst7|inst185|dataf"
    Warning: Node "inst7|inst185|combout"
    Warning: Node "inst7|inst184|dataa"
    Warning: Node "inst7|inst184|combout"
    Warning: Node "inst7|inst183|dataf"
    Warning: Node "inst7|inst183|combout"
    Warning: Node "inst7|inst182|dataa"
    Warning: Node "inst7|inst182|combout"
    Warning: Node "inst7|inst181|dataf"
    Warning: Node "inst7|inst181|combout"
    Warning: Node "inst7|inst180|dataa"
    Warning: Node "inst7|inst180|combout"
    Warning: Node "inst7|inst179|datab"
    Warning: Node "inst7|inst179|combout"
    Warning: Node "inst7|inst178|dataf"
    Warning: Node "inst7|inst178|combout"
    Warning: Node "inst7|inst177|dataf"
    Warning: Node "inst7|inst177|combout"
    Warning: Node "inst7|inst176|datac"
    Warning: Node "inst7|inst176|combout"
    Warning: Node "inst7|inst175|datab"
    Warning: Node "inst7|inst175|combout"
    Warning: Node "inst7|inst174|datac"
    Warning: Node "inst7|inst174|combout"
    Warning: Node "inst7|inst173|dataf"
    Warning: Node "inst7|inst173|combout"
    Warning: Node "inst7|inst172|dataf"
    Warning: Node "inst7|inst172|combout"
    Warning: Node "inst7|inst171|dataf"
    Warning: Node "inst7|inst171|combout"
    Warning: Node "inst7|inst170|dataa"
    Warning: Node "inst7|inst170|combout"
    Warning: Node "inst7|inst169|dataf"
    Warning: Node "inst7|inst169|combout"
    Warning: Node "inst7|inst168|datab"
    Warning: Node "inst7|inst168|combout"
    Warning: Node "inst7|inst167|dataf"
    Warning: Node "inst7|inst167|combout"
    Warning: Node "inst7|inst166|dataf"
    Warning: Node "inst7|inst166|combout"
    Warning: Node "inst7|inst165|dataf"
    Warning: Node "inst7|inst165|combout"
    Warning: Node "inst7|inst164|datae"
    Warning: Node "inst7|inst164|combout"
    Warning: Node "inst7|inst163|datae"
    Warning: Node "inst7|inst163|combout"
    Warning: Node "inst7|inst162|dataf"
    Warning: Node "inst7|inst162|combout"
    Warning: Node "inst7|inst161|dataf"
    Warning: Node "inst7|inst161|combout"
    Warning: Node "inst7|inst160|dataa"
    Warning: Node "inst7|inst160|combout"
    Warning: Node "inst7|inst159|dataf"
    Warning: Node "inst7|inst159|combout"
    Warning: Node "inst7|inst158|dataf"
    Warning: Node "inst7|inst158|combout"
    Warning: Node "inst7|inst157|datac"
    Warning: Node "inst7|inst157|combout"
    Warning: Node "inst7|inst156|dataf"
    Warning: Node "inst7|inst156|combout"
    Warning: Node "inst7|inst155|dataf"
    Warning: Node "inst7|inst155|combout"
    Warning: Node "inst7|inst154|dataf"
    Warning: Node "inst7|inst154|combout"
    Warning: Node "inst7|inst153|dataf"
    Warning: Node "inst7|inst153|combout"
    Warning: Node "inst7|inst152|datab"
    Warning: Node "inst7|inst152|combout"
    Warning: Node "inst7|inst151|dataf"
    Warning: Node "inst7|inst151|combout"
    Warning: Node "inst7|inst150|dataf"
    Warning: Node "inst7|inst150|combout"
    Warning: Node "inst7|inst149|dataa"
    Warning: Node "inst7|inst149|combout"
    Warning: Node "inst7|inst148|datac"
    Warning: Node "inst7|inst148|combout"
    Warning: Node "inst7|inst147|datab"
    Warning: Node "inst7|inst147|combout"
    Warning: Node "inst7|inst146|datac"
    Warning: Node "inst7|inst146|combout"
    Warning: Node "inst7|inst145|datac"
    Warning: Node "inst7|inst145|combout"
    Warning: Node "inst7|inst144|dataf"
    Warning: Node "inst7|inst144|combout"
    Warning: Node "inst7|inst143|dataf"
    Warning: Node "inst7|inst143|combout"
    Warning: Node "inst7|inst142|dataf"
    Warning: Node "inst7|inst142|combout"
    Warning: Node "inst7|inst141|datac"
    Warning: Node "inst7|inst141|combout"
    Warning: Node "inst7|inst140|datac"
    Warning: Node "inst7|inst140|combout"
    Warning: Node "inst7|inst139|datab"
    Warning: Node "inst7|inst139|combout"
    Warning: Node "inst7|inst138|dataf"
    Warning: Node "inst7|inst138|combout"
    Warning: Node "inst7|inst137|dataf"
    Warning: Node "inst7|inst137|combout"
    Warning: Node "inst7|inst136|dataf"
    Warning: Node "inst7|inst136|combout"
    Warning: Node "inst7|inst135|dataf"
    Warning: Node "inst7|inst135|combout"
    Warning: Node "inst7|inst134|datac"
    Warning: Node "inst7|inst134|combout"
    Warning: Node "inst7|inst133|dataf"
    Warning: Node "inst7|inst133|combout"
    Warning: Node "inst7|inst132|datac"
    Warning: Node "inst7|inst132|combout"
    Warning: Node "inst7|inst131|dataa"
    Warning: Node "inst7|inst131|combout"
    Warning: Node "inst7|inst130|dataf"
    Warning: Node "inst7|inst130|combout"
    Warning: Node "inst7|inst129|dataf"
    Warning: Node "inst7|inst129|combout"
    Warning: Node "inst7|inst128|dataf"
    Warning: Node "inst7|inst128|combout"
    Warning: Node "inst7|inst127|dataf"
    Warning: Node "inst7|inst127|combout"
    Warning: Node "inst7|inst126|datac"
    Warning: Node "inst7|inst126|combout"
    Warning: Node "inst7|inst125|dataf"
    Warning: Node "inst7|inst125|combout"
    Warning: Node "inst7|inst124|dataa"
    Warning: Node "inst7|inst124|combout"
    Warning: Node "inst7|inst123|datac"
    Warning: Node "inst7|inst123|combout"
    Warning: Node "inst7|inst122|dataf"
    Warning: Node "inst7|inst122|combout"
    Warning: Node "inst7|inst121|dataf"
    Warning: Node "inst7|inst121|combout"
    Warning: Node "inst7|inst120|datac"
    Warning: Node "inst7|inst120|combout"
    Warning: Node "inst7|inst119|dataa"
    Warning: Node "inst7|inst119|combout"
    Warning: Node "inst7|inst118|dataf"
    Warning: Node "inst7|inst118|combout"
    Warning: Node "inst7|inst117|datae"
    Warning: Node "inst7|inst117|combout"
    Warning: Node "inst7|inst116|dataf"
    Warning: Node "inst7|inst116|combout"
    Warning: Node "inst7|inst115|dataf"
    Warning: Node "inst7|inst115|combout"
    Warning: Node "inst7|inst114|dataf"
    Warning: Node "inst7|inst114|combout"
    Warning: Node "inst7|inst113|datab"
    Warning: Node "inst7|inst113|combout"
    Warning: Node "inst7|inst112|dataf"
    Warning: Node "inst7|inst112|combout"
    Warning: Node "inst7|inst111|dataa"
    Warning: Node "inst7|inst111|combout"
    Warning: Node "inst7|inst110|dataf"
    Warning: Node "inst7|inst110|combout"
    Warning: Node "inst7|inst109|dataa"
    Warning: Node "inst7|inst109|combout"
    Warning: Node "inst7|inst108|dataf"
    Warning: Node "inst7|inst108|combout"
    Warning: Node "inst7|inst107|datac"
    Warning: Node "inst7|inst107|combout"
    Warning: Node "inst7|inst106|dataf"
    Warning: Node "inst7|inst106|combout"
    Warning: Node "inst7|inst105|datac"
    Warning: Node "inst7|inst105|combout"
    Warning: Node "inst7|inst104|datac"
    Warning: Node "inst7|inst104|combout"
    Warning: Node "inst7|inst103|datac"
    Warning: Node "inst7|inst103|combout"
    Warning: Node "inst7|inst102|dataf"
    Warning: Node "inst7|inst102|combout"
    Warning: Node "inst7|inst101|dataf"
    Warning: Node "inst7|inst101|combout"
    Warning: Node "inst7|inst100|datac"
    Warning: Node "inst7|inst100|combout"
    Warning: Node "inst7|inst99|datab"
    Warning: Node "inst7|inst99|combout"
    Warning: Node "inst7|inst98|dataf"
    Warning: Node "inst7|inst98|combout"
    Warning: Node "inst7|inst97|dataf"
    Warning: Node "inst7|inst97|combout"
    Warning: Node "inst7|inst96|datac"
    Warning: Node "inst7|inst96|combout"
    Warning: Node "inst7|inst95|dataf"
    Warning: Node "inst7|inst95|combout"
    Warning: Node "inst7|inst94|dataa"
    Warning: Node "inst7|inst94|combout"
    Warning: Node "inst7|inst93|dataf"
    Warning: Node "inst7|inst93|combout"
    Warning: Node "inst7|inst92|datac"
    Warning: Node "inst7|inst92|combout"
    Warning: Node "inst7|inst91|dataf"
    Warning: Node "inst7|inst91|combout"
    Warning: Node "inst7|inst90|dataa"
    Warning: Node "inst7|inst90|combout"
    Warning: Node "inst7|inst89|datac"
    Warning: Node "inst7|inst89|combout"
    Warning: Node "inst7|inst88|datab"
    Warning: Node "inst7|inst88|combout"
    Warning: Node "inst7|inst87|dataf"
    Warning: Node "inst7|inst87|combout"
    Warning: Node "inst7|inst86|dataf"
    Warning: Node "inst7|inst86|combout"
    Warning: Node "inst7|inst85|dataf"
    Warning: Node "inst7|inst85|combout"
    Warning: Node "inst7|inst84|datac"
    Warning: Node "inst7|inst84|combout"
    Warning: Node "inst7|inst83|datab"
    Warning: Node "inst7|inst83|combout"
    Warning: Node "inst7|inst82|dataf"
    Warning: Node "inst7|inst82|combout"
    Warning: Node "inst7|inst81|dataf"
    Warning: Node "inst7|inst81|combout"
    Warning: Node "inst7|inst80|dataa"
    Warning: Node "inst7|inst80|combout"
    Warning: Node "inst7|inst79|dataf"
    Warning: Node "inst7|inst79|combout"
    Warning: Node "inst7|inst78|dataf"
    Warning: Node "inst7|inst78|combout"
    Warning: Node "inst7|inst77|datac"
    Warning: Node "inst7|inst77|combout"
    Warning: Node "inst7|inst75|datac"
    Warning: Node "inst7|inst75|combout"
    Warning: Node "inst7|inst74|datac"
    Warning: Node "inst7|inst74|combout"
    Warning: Node "inst7|inst73|dataa"
    Warning: Node "inst7|inst73|combout"
    Warning: Node "inst7|inst72|dataf"
    Warning: Node "inst7|inst72|combout"
    Warning: Node "inst7|inst71|datab"
    Warning: Node "inst7|inst71|combout"
    Warning: Node "inst7|inst70|dataf"
    Warning: Node "inst7|inst70|combout"
    Warning: Node "inst7|inst69|datac"
    Warning: Node "inst7|inst69|combout"
    Warning: Node "inst7|inst68|dataf"
    Warning: Node "inst7|inst68|combout"
    Warning: Node "inst7|inst67|dataf"
    Warning: Node "inst7|inst67|combout"
    Warning: Node "inst7|inst66|dataf"
    Warning: Node "inst7|inst66|combout"
    Warning: Node "inst7|inst65|datab"
    Warning: Node "inst7|inst65|combout"
    Warning: Node "inst7|inst64|datac"
    Warning: Node "inst7|inst64|combout"
    Warning: Node "inst7|inst63|dataf"
    Warning: Node "inst7|inst63|combout"
    Warning: Node "inst7|inst62|datac"
    Warning: Node "inst7|inst62|combout"
    Warning: Node "inst7|inst61|dataf"
    Warning: Node "inst7|inst61|combout"
    Warning: Node "inst7|inst60|dataf"
Critical Warning: Design contains combinational loop of 256 nodes. Estimating the delays through the loop.
Info: Analyzing Slow Model
Info: Worst-case setup slack is 1.359
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.359         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     2.492         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     4.477         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     6.681         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    21.727         0.000 TTC_READY 
    Info:    22.018         0.000 inst85 
Info: Worst-case hold slack is 0.457
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.457         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.580         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.744         0.000 TTC_READY 
    Info:     0.744         0.000 inst85 
Info: Worst-case recovery slack is 0.611
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.611         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     7.289         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     7.289         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     8.398         0.000 TTC_READY 
    Info:     9.649         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    10.125         0.000 inst85 
Info: Worst-case removal slack is 0.977
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.977         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     1.046         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     1.725         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     2.383         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    14.496         0.000 inst85 
    Info:    16.133         0.000 TTC_READY 
Info: Worst-case minimum pulse width slack is 2.305
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.305         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.092         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.680         0.000 TTC_READY 
    Info:    11.680         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.180         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    48.769         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    97.778         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.359
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 1.359 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|COUNTER[0]
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      5.628      2.503  F        clock network delay
    Info:      5.755      0.127     uTco  L0_DELAY:inst68|COUNTER[0]
    Info:      5.755      0.000 RR  CELL  inst68|COUNTER[0]|regout
    Info:      6.131      0.376 RR    IC  inst68|_~0|dataa
    Info:      6.621      0.490 RF  CELL  inst68|_~0|combout
    Info:      6.915      0.294 FF    IC  inst68|DELAY_SM~4|dataf
    Info:      6.986      0.071 FR  CELL  inst68|DELAY_SM~4|combout
    Info:      6.986      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      7.193      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           latch edge time
    Info:      8.753      2.503  R        clock network delay
    Info:      8.673     -0.080           clock uncertainty
    Info:      8.552     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     7.193
    Info: Data Required Time :     8.552
    Info: Slack              :     1.359 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.492
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 2.492 
    Info: ===================================================================
    Info: From Node    : inst11
    Info: To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     18.750     18.750           launch edge time
    Info:     21.268      2.518  R        clock network delay
    Info:     21.395      0.127     uTco  inst11
    Info:     21.395      0.000 RR  CELL  inst11|regout
    Info:     21.674      0.279 RR    IC  inst59|datae
    Info:     21.880      0.206 RR  CELL  inst59|combout
    Info:     24.408      2.528 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_reg[0]|adatasdata
    Info:     24.822      0.414 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     27.515      2.515  R        clock network delay
    Info:     27.435     -0.080           clock uncertainty
    Info:     27.314     -0.121     uTsu  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info: 
    Info: Data Arrival Time  :    24.822
    Info: Data Required Time :    27.314
    Info: Slack              :     2.492 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.477
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.477 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     46.253      2.503  R        clock network delay
    Info:     46.380      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:     46.380      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     47.158      0.778 RR    IC  inst74|L0_TO_COLUMN_SM~7|dataf
    Info:     47.229      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     47.545      0.316 RR    IC  inst74|L0_TO_COLUMN_SM~8|dataf
    Info:     47.616      0.071 RR  CELL  inst74|L0_TO_COLUMN_SM~8|combout
    Info:     47.616      0.000 RR    IC  inst74|L0_UP_1|datain
    Info:     47.823      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.501      2.501  R        clock network delay
    Info:     52.421     -0.080           clock uncertainty
    Info:     52.300     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info: 
    Info: Data Arrival Time  :    47.823
    Info: Data Required Time :    52.300
    Info: Slack              :     4.477 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.681
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 6.681 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info: To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     93.572      6.072  F        clock network delay
    Info:     93.699      0.127     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info:     93.699      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info:     94.475      0.776 RR    IC  inst|READ_FIFO_DATA~0|dataf
    Info:     94.546      0.071 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info:     95.226      0.680 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info:     95.640      0.414 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.522      2.522  R        clock network delay
    Info:    102.442     -0.080           clock uncertainty
    Info:    102.321     -0.121     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Arrival Time  :    95.640
    Info: Data Required Time :   102.321
    Info: Slack              :     6.681 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 21.727
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 21.727 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.478      2.978  F        clock network delay
    Info:     15.605      0.127     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     15.605      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     15.605      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     16.219      0.614 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     16.219      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     16.266      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     16.266      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     16.313      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     16.313      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     16.360      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     16.360      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     16.407      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     16.407      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     16.454      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     16.454      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     16.501      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     16.501      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     16.667      0.166 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     16.667      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     16.714      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     16.714      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     16.761      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     16.761      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     16.808      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     16.808      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     16.855      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     16.855      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     16.902      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     16.902      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     16.949      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     16.949      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     16.996      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     16.996      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     17.221      0.225 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     17.221      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     17.268      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     17.268      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     17.315      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     17.315      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     17.362      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     17.362      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     17.409      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     17.409      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     17.456      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     17.456      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     17.503      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     17.503      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     17.550      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     17.550      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     17.716      0.166 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     17.716      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     17.763      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     17.763      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     17.810      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     17.810      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     17.857      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     17.857      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     17.904      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     17.904      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     17.951      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     17.951      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     17.998      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     17.998      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     18.045      0.047 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     18.045      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     18.213      0.168 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     18.213      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     18.344      0.131 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     40.192      2.692  F        clock network delay
    Info:     40.071     -0.121     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    18.344
    Info: Data Required Time :    40.071
    Info: Slack              :    21.727 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.018
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 22.018 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.341      2.841  F        clock network delay
    Info:     15.468      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     15.468      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     15.468      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     16.082      0.614 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     16.082      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     16.129      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     16.129      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     16.176      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     16.176      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     16.223      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     16.223      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     16.270      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     16.270      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     16.317      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     16.317      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     16.364      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     16.364      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     16.530      0.166 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     16.530      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     16.577      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     16.577      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     16.624      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     16.624      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     16.671      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     16.671      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     16.718      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     16.718      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     16.765      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     16.765      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     16.812      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     16.812      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     16.859      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     16.859      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     17.084      0.225 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     17.084      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     17.131      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     17.131      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     17.178      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     17.178      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     17.225      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     17.225      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     17.272      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     17.272      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     17.319      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     17.319      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     17.366      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     17.366      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     17.413      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     17.413      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     17.579      0.166 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     17.579      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     17.626      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     17.626      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     17.673      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     17.673      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     17.720      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     17.720      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     17.767      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     17.767      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     17.814      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     17.814      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     17.861      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     17.861      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     17.908      0.047 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     17.908      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     18.076      0.168 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     18.076      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     18.207      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     40.346      2.846  F        clock network delay
    Info:     40.225     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    18.207
    Info: Data Required Time :    40.225
    Info: Slack              :    22.018 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|CHECK_L2A
    Info: To Node      : ddlctrlr:inst|CHECK_L2A
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     14.993      2.493  F        clock network delay
    Info:     15.120      0.127     uTco  ddlctrlr:inst|CHECK_L2A
    Info:     15.120      0.000 RR  CELL  inst|CHECK_L2A|regout
    Info:     15.120      0.000 RR    IC  inst|CHECK_L2A~0|datae
    Info:     15.443      0.323 RR  CELL  inst|CHECK_L2A~0|combout
    Info:     15.443      0.000 RR    IC  inst|CHECK_L2A|datain
    Info:     15.650      0.207 RR  CELL  ddlctrlr:inst|CHECK_L2A
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     14.993      2.493  F        clock network delay
    Info:     15.193      0.200      uTh  ddlctrlr:inst|CHECK_L2A
    Info: 
    Info: Data Arrival Time  :    15.650
    Info: Data Required Time :    15.193
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|WORD_NR_CNT[0]
    Info: To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     52.503      2.503  F        clock network delay
    Info:     52.630      0.127     uTco  ddlctrlr:inst|WORD_NR_CNT[0]
    Info:     52.630      0.000 FF  CELL  inst|WORD_NR_CNT[0]|regout
    Info:     52.630      0.000 FF    IC  inst|WORD_NR_CNT[0]~1|datae
    Info:     52.953      0.323 FR  CELL  inst|WORD_NR_CNT[0]~1|combout
    Info:     52.953      0.000 RR    IC  inst|WORD_NR_CNT[0]|datain
    Info:     53.160      0.207 RR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.503      2.503  F        clock network delay
    Info:     52.703      0.200      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info: 
    Info: Data Arrival Time  :    53.160
    Info: Data Required Time :    52.703
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.457 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.503      2.503  R        clock network delay
    Info:      2.630      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info:      2.630      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      2.630      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info:      2.953      0.323 RR  CELL  inst68|DELAY_SM~4|combout
    Info:      2.953      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      3.160      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.503      2.503  R        clock network delay
    Info:      2.703      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     3.160
    Info: Data Required Time :     2.703
    Info: Slack              :     0.457 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.580
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.580 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.501      2.501  R        clock network delay
    Info:      2.628      0.127     uTco  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info:      2.628      0.000 RR  CELL  inst74|WAIT_STATE|regout
    Info:      2.628      0.000 RR    IC  inst74|L0_TO_COLUMN_SM~12|datad
    Info:      3.074      0.446 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:      3.074      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:      3.281      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.501      2.501  R        clock network delay
    Info:      2.701      0.200      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :     3.281
    Info: Data Required Time :     2.701
    Info: Slack              :     0.580 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.744 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.192      2.692  F        clock network delay
    Info:     15.319      0.127     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     15.319      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     15.319      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     16.005      0.686 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     16.005      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     16.136      0.131 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.192      2.692  F        clock network delay
    Info:     15.392      0.200      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    16.136
    Info: Data Required Time :    15.392
    Info: Slack              :     0.744 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.744 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.346      2.846  F        clock network delay
    Info:     15.473      0.127     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     15.473      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     15.473      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     16.159      0.686 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     16.159      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     16.290      0.131 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.346      2.846  F        clock network delay
    Info:     15.546      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    16.290
    Info: Data Required Time :    15.546
    Info: Slack              :     0.744 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.611
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 0.611 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : L0_DELAY:inst68|COUNTER[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.504      2.504  R        clock network delay
    Info:      2.631      0.127     uTco  inst67
    Info:      2.631      0.000 RR  CELL  inst67|regout
    Info:      2.631      0.000 RR    IC  inst20|datad
    Info:      3.077      0.446 RR  CELL  inst20|combout
    Info:      3.534      0.457 RR    IC  inst68|COUNTER[4]~1|datac
    Info:      3.840      0.306 RR  CELL  inst68|COUNTER[4]~1|combout
    Info:      4.141      0.301 RR    IC  inst68|COUNTER[0]|aclr
    Info:      4.896      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      5.628      2.503  F        clock network delay
    Info:      5.507     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Data Arrival Time  :     4.896
    Info: Data Required Time :     5.507
    Info: Slack              :     0.611 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.289
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 7.289 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|FE_REG[28]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     14.287      1.787 FF    IC  inst4|datad
    Info:     14.589      0.302 FR  CELL  inst4|combout
    Info:     18.466      3.877 RR    IC  inst4~clkctrl|inclk[0]
    Info:     18.466      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     19.328      0.862 RR    IC  inst|FE_REG[28]|aclr
    Info:     20.083      0.755 RF  CELL  ddlctrlr:inst|FE_REG[28]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     27.493      2.493  R        clock network delay
    Info:     27.372     -0.121     uTsu  ddlctrlr:inst|FE_REG[28]
    Info: 
    Info: Data Arrival Time  :    20.083
    Info: Data Required Time :    27.372
    Info: Slack              :     7.289 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.289
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 7.289 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA_1
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     89.287      1.787 FF    IC  inst4|datad
    Info:     89.589      0.302 FR  CELL  inst4|combout
    Info:     93.466      3.877 RR    IC  inst4~clkctrl|inclk[0]
    Info:     93.466      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     94.336      0.870 RR    IC  inst|LOOP_DATA_1|aclr
    Info:     95.091      0.755 RF  CELL  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    102.501      2.501  R        clock network delay
    Info:    102.380     -0.121     uTsu  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Arrival Time  :    95.091
    Info: Data Required Time :   102.380
    Info: Slack              :     7.289 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.398
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 8.398 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.504      2.504  R        clock network delay
    Info:      2.631      0.127     uTco  inst67
    Info:      2.631      0.000 RR  CELL  inst67|regout
    Info:      5.918      3.287 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:      6.673      0.755 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.192      2.692  F        clock network delay
    Info:     15.071     -0.121     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :     6.673
    Info: Data Required Time :    15.071
    Info: Slack              :     8.398 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.649
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 9.649 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|WORD_NR[9]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     37.500      0.000  F        clock network delay
    Info:     37.500      0.000 FF  CELL  inst85|regout
    Info:     40.232      2.732 FF    IC  inst|WORD_NR_CNT[9]~0|dataf
    Info:     40.303      0.071 FR  CELL  inst|WORD_NR_CNT[9]~0|combout
    Info:     41.967      1.664 RR    IC  inst|WORD_NR[9]|aclr
    Info:     42.722      0.755 RF  CELL  ddlctrlr:inst|WORD_NR[9]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     52.492      2.492  R        clock network delay
    Info:     52.371     -0.121     uTsu  ddlctrlr:inst|WORD_NR[9]
    Info: 
    Info: Data Arrival Time  :    42.722
    Info: Data Required Time :    52.371
    Info: Slack              :     9.649 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.125
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.125 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.504      2.504  R        clock network delay
    Info:      2.631      0.127     uTco  inst67
    Info:      2.631      0.000 RR  CELL  inst67|regout
    Info:      4.340      1.709 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:      5.095      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.341      2.841  F        clock network delay
    Info:     15.220     -0.121     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :     5.095
    Info: Data Required Time :    15.220
    Info: Slack              :    10.125 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.977
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.977 
    Info: ===================================================================
    Info: From Node    : inst34
    Info: To Node      : inst85
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.508      2.508  R        clock network delay
    Info:      2.635      0.127     uTco  inst34
    Info:      2.635      0.000 RR  CELL  inst34|regout
    Info:      2.930      0.295 RR    IC  inst85|aclr
    Info:      3.685      0.755 RR  CELL  inst85
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.508      2.508  R        clock network delay
    Info:      2.708      0.200      uTh  inst85
    Info: 
    Info: Data Arrival Time  :     3.685
    Info: Data Required Time :     2.708
    Info: Slack              :     0.977 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.046
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.046 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     15.026      2.526  F        clock network delay
    Info:     15.153      0.127     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info:     15.153      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info:     19.081      3.928 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info:     19.836      0.755 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     18.590      6.090  F        clock network delay
    Info:     18.790      0.200      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Arrival Time  :    19.836
    Info: Data Required Time :    18.790
    Info: Slack              :     1.046 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.725
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.725 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000  R        clock network delay
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     26.768      1.768 RR    IC  inst74|WAIT_COUNTER[7]~0|datae
    Info:     26.974      0.206 RF  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info:     28.674      1.700 FF    IC  inst74|WAIT_COUNTER[1]|aclr
    Info:     29.429      0.755 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     27.504      2.504  F        clock network delay
    Info:     27.704      0.200      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Arrival Time  :    29.429
    Info: Data Required Time :    27.704
    Info: Slack              :     1.725 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.383
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 2.383 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      1.809      1.809 RR    IC  inst20|dataf
    Info:      1.880      0.071 RF  CELL  inst20|combout
    Info:      3.452      1.572 FF    IC  inst20~clkctrl|inclk[0]
    Info:      3.452      0.000 FF  CELL  inst20~clkctrl|outclk
    Info:      4.331      0.879 FF    IC  inst68|L0_OUT|aclr
    Info:      5.086      0.755 FR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.503      2.503  R        clock network delay
    Info:      2.703      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     5.086
    Info: Data Required Time :     2.703
    Info: Slack              :     2.383 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 14.496
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 14.496 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     27.504      2.504  R        clock network delay
    Info:     27.631      0.127     uTco  inst67
    Info:     27.631      0.000 RR  CELL  inst67|regout
    Info:     29.287      1.656 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:     30.042      0.755 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.346      2.846  F        clock network delay
    Info:     15.546      0.200      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    30.042
    Info: Data Required Time :    15.546
    Info: Slack              :    14.496 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 16.133
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 16.133 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     27.504      2.504  R        clock network delay
    Info:     27.631      0.127     uTco  inst67
    Info:     27.631      0.000 RR  CELL  inst67|regout
    Info:     31.056      3.425 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:     31.811      0.755 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.478      2.978  F        clock network delay
    Info:     15.678      0.200      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :    31.811
    Info: Data Required Time :    15.678
    Info: Slack              :    16.133 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.305 
    Info: ===================================================================
    Info: Node             : L0_DELAY:inst68|COUNTER[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info:      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.399      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.182     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.928      1.746 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.928      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      4.800      0.872 FF    IC  inst68|COUNTER[0]|clk
    Info:      5.628      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      6.250      0.000           source latency
    Info:      6.250      0.000           CLK40DES1
    Info:      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info:      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     12.524      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      5.307     -7.217 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      7.053      1.746 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      7.053      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      7.925      0.872 RR    IC  inst68|COUNTER[0]|clk
    Info:      8.753      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :     3.125
    Info: Slack            :     2.305
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.092
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.092 
    Info: ===================================================================
    Info: Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3p14:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:      1.694      0.891 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      2.338      0.644 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3p14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info:     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     18.774      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.557     -7.217 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     13.303      1.746 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     13.303      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     14.194      0.891 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:     14.838      0.644 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3p14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     1.408
    Info: Actual Width     :    12.500
    Info: Slack            :    11.092
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info: Targets: [get_clocks {TTC_READY}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.680 
    Info: ===================================================================
    Info: Node             : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : TTC_READY (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           TTC_READY
    Info:     13.578      1.078 FF  CELL  TTC_READY|combout
    Info:     14.650      1.072 FF    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     15.478      0.828 FR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           TTC_READY
    Info:     26.078      1.078 RR  CELL  TTC_READY|combout
    Info:     27.150      1.072 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     27.978      0.828 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    12.500
    Info: Slack            :    11.680
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.680 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.667      1.167 FF    IC  inst85~clkctrl|inclk[0]
    Info:     13.667      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     14.513      0.846 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     15.341      0.828 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     26.167      1.167 RR    IC  inst85~clkctrl|inclk[0]
    Info:     26.167      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     27.013      0.846 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     27.841      0.828 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    12.500
    Info: Slack            :    11.680
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.180 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info:      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.943     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.803      1.746 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.803      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      1.673      0.870 RR    IC  inst74|FINAL_STATE|clk
    Info:      2.501      0.828 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     31.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.803      1.746 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.803      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     26.673      0.870 FF    IC  inst74|FINAL_STATE|clk
    Info:     27.501      0.828 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.820
    Info: Actual Width     :    25.000
    Info: Slack            :    24.180
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 48.769 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info:     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     56.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.803      1.746 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.803      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     52.065      1.262 FF    IC  inst|FIFO_CLK|dataa
    Info:     52.572      0.507 FR  CELL  inst|FIFO_CLK|combout
    Info:     54.189      1.617 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     54.189      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     55.056      0.867 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     55.689      0.633 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info:    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    106.274      4.688 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.057     -7.217 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.803      1.746 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.803      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    102.065      1.262 RR    IC  inst|FIFO_CLK|dataa
    Info:    102.572      0.507 RF  CELL  inst|FIFO_CLK|combout
    Info:    104.189      1.617 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    104.189      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    105.056      0.867 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    105.689      0.633 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     1.231
    Info: Actual Width     :    50.000
    Info: Slack            :    48.769
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info: Targets: [get_clocks {altera_reserved_tck}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 97.778 
    Info: ===================================================================
    Info: Node             : altera_reserved_tck
    Info: Clock            : altera_reserved_tck
    Info: Type             : Port Rate
    Info: Required Width   :     2.222
    Info: Actual Width     :   100.000
    Info: Slack            :    97.778
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Info: Worst-case setup slack is 2.343
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.343         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     4.585         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     5.479         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     9.893         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    23.395         0.000 TTC_READY 
    Info:    23.540         0.000 inst85 
Info: Worst-case hold slack is 0.086
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.086         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.216         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.224         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:     0.264         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     0.378         0.000 TTC_READY 
    Info:     0.378         0.000 inst85 
Info: Worst-case recovery slack is 2.053
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.053         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    10.401         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    10.401         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    10.736         0.000 TTC_READY 
    Info:    11.332         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    11.527         0.000 inst85 
Info: Worst-case removal slack is 0.167
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.167         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:     0.367         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:     0.624         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:     1.041         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    13.317         0.000 inst85 
    Info:    14.073         0.000 TTC_READY 
Info: Worst-case minimum pulse width slack is 2.495
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.495         0.000 PLL0:inst2|altpll:altpll_component|_clk4 
    Info:    11.448         0.000 PLL0:inst2|altpll:altpll_component|_clk0 
    Info:    11.870         0.000 TTC_READY 
    Info:    11.870         0.000 inst85 
    Info:    12.500         0.000 CLK40DES1 
    Info:    24.370         0.000 PLL0:inst2|altpll:altpll_component|_clk1 
    Info:    49.083         0.000 PLL0:inst2|altpll:altpll_component|_clk2 
    Info:    98.000         0.000 altera_reserved_tck 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.343
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 2.343 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|COUNTER[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.136      1.136  R        clock network delay
    Info:      1.198      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      1.198      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      1.326      0.128 RR    IC  inst68|COUNTER[0]|ena
    Info:      1.791      0.465 RR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.261      1.136  F        clock network delay
    Info:      4.181     -0.080           clock uncertainty
    Info:      4.134     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Data Arrival Time  :     1.791
    Info: Data Required Time :     4.134
    Info: Slack              :     2.343 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.585
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.585 
    Info: ===================================================================
    Info: From Node    : inst11
    Info: To Node      : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     18.750     18.750           launch edge time
    Info:     19.898      1.148  R        clock network delay
    Info:     19.960      0.062     uTco  inst11
    Info:     19.960      0.000 RR  CELL  inst11|regout
    Info:     20.075      0.115 RR    IC  inst59|datae
    Info:     20.152      0.077 RR  CELL  inst59|combout
    Info:     21.235      1.083 RR    IC  auto_signaltap_0|sld_signaltap_body|acq_data_in_reg[0]|adatasdata
    Info:     21.429      0.194 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     26.141      1.141  R        clock network delay
    Info:     26.061     -0.080           clock uncertainty
    Info:     26.014     -0.047     uTsu  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]
    Info: 
    Info: Data Arrival Time  :    21.429
    Info: Data Required Time :    26.014
    Info: Slack              :     4.585 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.479
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.479 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     43.750     43.750           launch edge time
    Info:     44.886      1.136  R        clock network delay
    Info:     44.948      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:     44.948      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:     45.262      0.314 RR    IC  inst74|L0_TO_COLUMN_SM~7|dataf
    Info:     45.280      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~7|combout
    Info:     45.415      0.135 RR    IC  inst74|L0_TO_COLUMN_SM~12|dataf
    Info:     45.433      0.018 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:     45.433      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:     45.530      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.136      1.136  R        clock network delay
    Info:     51.056     -0.080           clock uncertainty
    Info:     51.009     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    45.530
    Info: Data Required Time :    51.009
    Info: Slack              :     5.479 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.893
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 9.893 
    Info: ===================================================================
    Info: From Node    : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info: To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     90.247      2.747  F        clock network delay
    Info:     90.309      0.062     uTco  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|empty_dff
    Info:     90.309      0.000 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info:     90.628      0.319 RR    IC  inst|READ_FIFO_DATA~0|dataf
    Info:     90.646      0.018 RR  CELL  inst|READ_FIFO_DATA~0|combout
    Info:     90.934      0.288 RR    IC  inst|READ_FIFO_DATA|adatasdata
    Info:     91.128      0.194 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.148      1.148  R        clock network delay
    Info:    101.068     -0.080           clock uncertainty
    Info:    101.021     -0.047     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info: 
    Info: Data Arrival Time  :    91.128
    Info: Data Required Time :   101.021
    Info: Slack              :     9.893 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.395
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 23.395 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.845      1.345  F        clock network delay
    Info:     13.907      0.062     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     13.907      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     13.907      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     14.196      0.289 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     14.196      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     14.220      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     14.220      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     14.244      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     14.244      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     14.268      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     14.268      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     14.292      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     14.292      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     14.316      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     14.316      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     14.340      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     14.340      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     14.422      0.082 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     14.422      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     14.446      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     14.446      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     14.470      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     14.470      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     14.494      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     14.494      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     14.518      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     14.518      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     14.542      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     14.542      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     14.566      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     14.566      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     14.590      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     14.590      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     14.702      0.112 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     14.702      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     14.726      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     14.726      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     14.750      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     14.750      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     14.774      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     14.774      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     14.798      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     14.798      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     14.822      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     14.822      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     14.846      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     14.846      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     14.870      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     14.870      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     14.952      0.082 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     14.952      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     14.976      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     14.976      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     15.000      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     15.000      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     15.024      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     15.024      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     15.048      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     15.048      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     15.072      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     15.072      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     15.096      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     15.096      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     15.120      0.024 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     15.120      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     15.202      0.082 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     15.202      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     15.261      0.059 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     38.703      1.203  F        clock network delay
    Info:     38.656     -0.047     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    15.261
    Info: Data Required Time :    38.656
    Info: Slack              :    23.395 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.540
    Info: -to_clock [get_clocks {inst85}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 23.540 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.803      1.303  F        clock network delay
    Info:     13.865      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info:     13.865      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|regout
    Info:     13.865      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|datad
    Info:     14.154      0.289 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita0|cout
    Info:     14.154      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cin
    Info:     14.178      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita1|cout
    Info:     14.178      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cin
    Info:     14.202      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita2|cout
    Info:     14.202      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cin
    Info:     14.226      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita3|cout
    Info:     14.226      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cin
    Info:     14.250      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita4|cout
    Info:     14.250      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cin
    Info:     14.274      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita5|cout
    Info:     14.274      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cin
    Info:     14.298      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita6|cout
    Info:     14.298      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cin
    Info:     14.380      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita7|cout
    Info:     14.380      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cin
    Info:     14.404      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita8|cout
    Info:     14.404      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cin
    Info:     14.428      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita9|cout
    Info:     14.428      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cin
    Info:     14.452      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita10|cout
    Info:     14.452      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cin
    Info:     14.476      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita11|cout
    Info:     14.476      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cin
    Info:     14.500      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita12|cout
    Info:     14.500      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cin
    Info:     14.524      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita13|cout
    Info:     14.524      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cin
    Info:     14.548      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita14|cout
    Info:     14.548      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cin
    Info:     14.660      0.112 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita15|cout
    Info:     14.660      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cin
    Info:     14.684      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita16|cout
    Info:     14.684      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cin
    Info:     14.708      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita17|cout
    Info:     14.708      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cin
    Info:     14.732      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita18|cout
    Info:     14.732      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cin
    Info:     14.756      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita19|cout
    Info:     14.756      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cin
    Info:     14.780      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita20|cout
    Info:     14.780      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cin
    Info:     14.804      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|cout
    Info:     14.804      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cin
    Info:     14.828      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita22|cout
    Info:     14.828      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cin
    Info:     14.910      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita23|cout
    Info:     14.910      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cin
    Info:     14.934      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita24|cout
    Info:     14.934      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cin
    Info:     14.958      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita25|cout
    Info:     14.958      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cin
    Info:     14.982      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita26|cout
    Info:     14.982      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cin
    Info:     15.006      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita27|cout
    Info:     15.006      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cin
    Info:     15.030      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita28|cout
    Info:     15.030      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cin
    Info:     15.054      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita29|cout
    Info:     15.054      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cin
    Info:     15.078      0.024 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita30|cout
    Info:     15.078      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|cin
    Info:     15.160      0.082 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita31|sumout
    Info:     15.160      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[31]|datain
    Info:     15.219      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           latch edge time
    Info:     38.806      1.306  F        clock network delay
    Info:     38.759     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[31]
    Info: 
    Info: Data Arrival Time  :    15.219
    Info: Data Required Time :    38.759
    Info: Slack              :    23.540 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.086
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.086 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12~porta_we_reg
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.650      1.150  F        clock network delay
    Info:     13.712      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info:     13.712      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info:     14.511      0.799 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|datab
    Info:     14.669      0.158 RR  CELL  inst6|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info:     15.273      0.604 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a12|portawe
    Info:     15.399      0.126 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12~porta_we_reg
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.201      2.701  F        clock network delay
    Info:     15.313      0.112      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a12~porta_we_reg
    Info: 
    Info: Data Arrival Time  :    15.399
    Info: Data Required Time :    15.313
    Info: Slack              :     0.086 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.216
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.216 
    Info: ===================================================================
    Info: From Node    : inst88
    Info: To Node      : inst89
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk2
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.150      1.150  R        clock network delay
    Info:      1.212      0.062     uTco  inst88
    Info:      1.212      0.000 RR  CELL  inst88|regout
    Info:      1.326      0.114 RR    IC  inst89~feeder|dataf
    Info:      1.344      0.018 RR  CELL  inst89~feeder|combout
    Info:      1.344      0.000 RR    IC  inst89|datain
    Info:      1.441      0.097 RR  CELL  inst89
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.150      1.150  R        clock network delay
    Info:      1.225      0.075      uTh  inst89
    Info: 
    Info: Data Arrival Time  :     1.441
    Info: Data Required Time :     1.225
    Info: Slack              :     0.216 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.224 
    Info: ===================================================================
    Info: From Node    : L0_DELAY:inst68|L0_OUT
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk4
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.136      1.136  R        clock network delay
    Info:      1.198      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info:      1.198      0.000 RR  CELL  inst68|L0_OUT|regout
    Info:      1.198      0.000 RR    IC  inst68|DELAY_SM~4|datae
    Info:      1.338      0.140 RR  CELL  inst68|DELAY_SM~4|combout
    Info:      1.338      0.000 RR    IC  inst68|L0_OUT|datain
    Info:      1.435      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.136      1.136  R        clock network delay
    Info:      1.211      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :     1.435
    Info: Data Required Time :     1.211
    Info: Slack              :     0.224 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.264
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.264 
    Info: ===================================================================
    Info: From Node    : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.136      1.136  R        clock network delay
    Info:      1.198      0.062     uTco  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info:      1.198      0.000 RR  CELL  inst74|WAIT_STATE|regout
    Info:      1.198      0.000 RR    IC  inst74|L0_TO_COLUMN_SM~12|datad
    Info:      1.378      0.180 RR  CELL  inst74|L0_TO_COLUMN_SM~12|combout
    Info:      1.378      0.000 RR    IC  inst74|WAIT_STATE|datain
    Info:      1.475      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.136      1.136  R        clock network delay
    Info:      1.211      0.075      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :     1.475
    Info: Data Required Time :     1.211
    Info: Slack              :     0.264 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.378 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : TTC_READY (INVERTED)
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.703      1.203  F        clock network delay
    Info:     13.765      0.062     uTco  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     13.765      0.000 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     13.765      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     14.097      0.332 RR  CELL  inst35|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     14.097      0.000 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     14.156      0.059 RR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.703      1.203  F        clock network delay
    Info:     13.778      0.075      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    14.156
    Info: Data Required Time :    13.778
    Info: Slack              :     0.378 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info: -to_clock [get_clocks {inst85}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.378 
    Info: ===================================================================
    Info: From Node    : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.806      1.306  F        clock network delay
    Info:     13.868      0.062     uTco  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info:     13.868      0.000 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|regout
    Info:     13.868      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|datad
    Info:     14.200      0.332 RR  CELL  inst10|LPM_COUNTER_component|auto_generated|counter_comb_bita21|sumout
    Info:     14.200      0.000 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|datain
    Info:     14.259      0.059 RR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.806      1.306  F        clock network delay
    Info:     13.881      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    14.259
    Info: Data Required Time :    13.881
    Info: Slack              :     0.378 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.053
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 2.053 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : L0_DELAY:inst68|COUNTER[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.137      1.137  R        clock network delay
    Info:      1.199      0.062     uTco  inst67
    Info:      1.199      0.000 RR  CELL  inst67|regout
    Info:      1.199      0.000 RR    IC  inst20|datad
    Info:      1.379      0.180 RR  CELL  inst20|combout
    Info:      1.578      0.199 RR    IC  inst68|COUNTER[4]~1|datac
    Info:      1.672      0.094 RR  CELL  inst68|COUNTER[4]~1|combout
    Info:      1.798      0.126 RR    IC  inst68|COUNTER[0]|aclr
    Info:      2.161      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           latch edge time
    Info:      4.261      1.136  F        clock network delay
    Info:      4.214     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Data Arrival Time  :     2.161
    Info: Data Required Time :     4.214
    Info: Slack              :     2.053 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.401
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.401 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|FE_REG[28]
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.212      0.712 FF    IC  inst4|datad
    Info:     13.322      0.110 FR  CELL  inst4|combout
    Info:     14.919      1.597 RR    IC  inst4~clkctrl|inclk[0]
    Info:     14.919      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     15.317      0.398 RR    IC  inst|FE_REG[28]|aclr
    Info:     15.680      0.363 RF  CELL  ddlctrlr:inst|FE_REG[28]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     26.128      1.128  R        clock network delay
    Info:     26.081     -0.047     uTsu  ddlctrlr:inst|FE_REG[28]
    Info: 
    Info: Data Arrival Time  :    15.680
    Info: Data Required Time :    26.081
    Info: Slack              :    10.401 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.401
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.401 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOOP_DATA_1
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     87.500     87.500           launch edge time
    Info:     87.500      0.000  F        clock network delay
    Info:     87.500      0.000 FF  CELL  inst85|regout
    Info:     88.212      0.712 FF    IC  inst4|datad
    Info:     88.322      0.110 FR  CELL  inst4|combout
    Info:     89.919      1.597 RR    IC  inst4~clkctrl|inclk[0]
    Info:     89.919      0.000 RR  CELL  inst4~clkctrl|outclk
    Info:     90.324      0.405 RR    IC  inst|LOOP_DATA_1|aclr
    Info:     90.687      0.363 RF  CELL  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           latch edge time
    Info:    101.135      1.135  R        clock network delay
    Info:    101.088     -0.047     uTsu  ddlctrlr:inst|LOOP_DATA_1
    Info: 
    Info: Data Arrival Time  :    90.687
    Info: Data Required Time :   101.088
    Info: Slack              :    10.401 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.736
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 10.736 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.137      1.137  R        clock network delay
    Info:      1.199      0.062     uTco  inst67
    Info:      1.199      0.000 RR  CELL  inst67|regout
    Info:      2.557      1.358 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:      2.920      0.363 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.703      1.203  F        clock network delay
    Info:     13.656     -0.047     uTsu  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :     2.920
    Info: Data Required Time :    13.656
    Info: Slack              :    10.736 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.332
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.332 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     37.500     37.500           launch edge time
    Info:     37.500      0.000  F        clock network delay
    Info:     37.500      0.000 FF  CELL  inst85|regout
    Info:     38.219      0.719 FF    IC  inst20|dataf
    Info:     38.237      0.018 FR  CELL  inst20|combout
    Info:     38.989      0.752 RR    IC  inst20~clkctrl|inclk[0]
    Info:     38.989      0.000 RR  CELL  inst20~clkctrl|outclk
    Info:     39.394      0.405 RR    IC  inst74|WAIT_STATE|aclr
    Info:     39.757      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     51.136      1.136  R        clock network delay
    Info:     51.089     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info: 
    Info: Data Arrival Time  :    39.757
    Info: Data Required Time :    51.089
    Info: Slack              :    11.332 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.527
    Info: -to_clock [get_clocks {inst85}]
    Info: -recovery
    Info: -stdout
Info: Path #1: Recovery slack is 11.527 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.137      1.137  R        clock network delay
    Info:      1.199      0.062     uTco  inst67
    Info:      1.199      0.000 RR  CELL  inst67|regout
    Info:      1.866      0.667 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:      2.229      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.803      1.303  F        clock network delay
    Info:     13.756     -0.047     uTsu  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :     2.229
    Info: Data Required Time :    13.756
    Info: Slack              :    11.527 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.167
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.167 
    Info: ===================================================================
    Info: From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info: To Node      : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk0 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     13.650      1.150  F        clock network delay
    Info:     13.712      0.062     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info:     13.712      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info:     15.141      1.429 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit4a[0]|aclr
    Info:     15.504      0.363 RF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     15.262      2.762  F        clock network delay
    Info:     15.337      0.075      uTh  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|cntr_slb:wr_ptr|safe_q[0]
    Info: 
    Info: Data Arrival Time  :    15.504
    Info: Data Required Time :    15.337
    Info: Slack              :     0.167 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.367
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.367 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : ddlctrlr:inst|LOCAL_STATUS[8]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk2
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000  R        clock network delay
    Info:      0.000      0.000 RR  CELL  inst85|regout
    Info:      0.720      0.720 RR    IC  inst|LOCAL_STATUS[18]~0|dataf
    Info:      0.738      0.018 RF  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info:      1.213      0.475 FF    IC  inst|LOCAL_STATUS[8]|aclr
    Info:      1.576      0.363 FR  CELL  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.134      1.134  R        clock network delay
    Info:      1.209      0.075      uTh  ddlctrlr:inst|LOCAL_STATUS[8]
    Info: 
    Info: Data Arrival Time  :     1.576
    Info: Data Required Time :     1.209
    Info: Slack              :     0.367 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.624
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 0.624 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: Launch Clock : inst85
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk1 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000  R        clock network delay
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     25.699      0.699 RR    IC  inst74|WAIT_COUNTER[7]~0|datae
    Info:     25.776      0.077 RF  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info:     26.475      0.699 FF    IC  inst74|WAIT_COUNTER[1]|aclr
    Info:     26.838      0.363 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           latch edge time
    Info:     26.139      1.139  F        clock network delay
    Info:     26.214      0.075      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info: 
    Info: Data Arrival Time  :    26.838
    Info: Data Required Time :    26.214
    Info: Slack              :     0.624 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.041
    Info: -to_clock [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 1.041 
    Info: ===================================================================
    Info: From Node    : inst85
    Info: To Node      : L0_DELAY:inst68|L0_OUT
    Info: Launch Clock : inst85 (INVERTED)
    Info: Latch Clock  : PLL0:inst2|altpll:altpll_component|_clk4
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000  F        clock network delay
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.219      0.719 FF    IC  inst20|dataf
    Info:     13.237      0.018 FR  CELL  inst20|combout
    Info:     13.989      0.752 RR    IC  inst20~clkctrl|inclk[0]
    Info:     13.989      0.000 RR  CELL  inst20~clkctrl|outclk
    Info:     14.389      0.400 RR    IC  inst68|L0_OUT|aclr
    Info:     14.752      0.363 RF  CELL  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.636      1.136  R        clock network delay
    Info:     13.711      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info: 
    Info: Data Arrival Time  :    14.752
    Info: Data Required Time :    13.711
    Info: Slack              :     1.041 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.317
    Info: -to_clock [get_clocks {inst85}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 13.317 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : inst85 (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     26.137      1.137  R        clock network delay
    Info:     26.199      0.062     uTco  inst67
    Info:     26.199      0.000 RR  CELL  inst67|regout
    Info:     26.835      0.636 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[21]|aclr
    Info:     27.198      0.363 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.806      1.306  F        clock network delay
    Info:     13.881      0.075      uTh  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[21]
    Info: 
    Info: Data Arrival Time  :    27.198
    Info: Data Required Time :    13.881
    Info: Slack              :    13.317 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 14.073
    Info: -to_clock [get_clocks {TTC_READY}]
    Info: -removal
    Info: -stdout
Info: Path #1: Removal slack is 14.073 
    Info: ===================================================================
    Info: From Node    : inst67
    Info: To Node      : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: Launch Clock : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Latch Clock  : TTC_READY (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     26.137      1.137  R        clock network delay
    Info:     26.199      0.062     uTco  inst67
    Info:     26.199      0.000 RR  CELL  inst67|regout
    Info:     27.630      1.431 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[15]|aclr
    Info:     27.993      0.363 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           latch edge time
    Info:     13.845      1.345  F        clock network delay
    Info:     13.920      0.075      uTh  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[15]
    Info: 
    Info: Data Arrival Time  :    27.993
    Info: Data Required Time :    13.920
    Info: Slack              :    14.073 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk4}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.495 
    Info: ===================================================================
    Info: Node             : L0_DELAY:inst68|COUNTER[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk4 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.125      3.125           launch edge time
    Info:      3.125      0.000           source latency
    Info:      3.125      0.000           CLK40DES1
    Info:      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info:      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      6.161      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      2.587     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      3.477      0.890 FF    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      3.477      0.000 FF  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      3.883      0.406 FF    IC  inst68|COUNTER[0]|clk
    Info:      4.261      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.250      6.250           launch edge time
    Info:      6.250      0.000           source latency
    Info:      6.250      0.000           CLK40DES1
    Info:      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info:      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      9.286      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:      5.712     -3.574 RR  CELL  inst2|altpll_component|pll|clk[4]
    Info:      6.602      0.890 RR    IC  inst2|altpll_component|_clk4~clkctrl|inclk[0]
    Info:      6.602      0.000 RR  CELL  inst2|altpll_component|_clk4~clkctrl|outclk
    Info:      7.008      0.406 RR    IC  inst68|COUNTER[0]|clk
    Info:      7.386      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :     3.125
    Info: Slack            :     2.495
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.448
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.448 
    Info: ===================================================================
    Info: Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3p14:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:      0.770      0.418 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:      1.087      0.317 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3p14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info:     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     15.536      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     11.962     -3.574 RR  CELL  inst2|altpll_component|pll|clk[0]
    Info:     12.852      0.890 FF    IC  inst2|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     12.852      0.000 FF  CELL  inst2|altpll_component|_clk0~clkctrl|outclk
    Info:     13.270      0.418 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info:     13.587      0.317 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3p14:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     1.052
    Info: Actual Width     :    12.500
    Info: Slack            :    11.448
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info: Targets: [get_clocks {TTC_READY}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.870 
    Info: ===================================================================
    Info: Node             : COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : TTC_READY (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           TTC_READY
    Info:     12.970      0.470 FF  CELL  TTC_READY|combout
    Info:     13.467      0.497 FF    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     13.845      0.378 FR  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           TTC_READY
    Info:     25.470      0.470 RR  CELL  TTC_READY|combout
    Info:     25.967      0.497 RR    IC  inst35|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     26.345      0.378 RF  CELL  COUNTER:inst35|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    12.500
    Info: Slack            :    11.870
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info: Targets: [get_clocks {inst85}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 11.870 
    Info: ===================================================================
    Info: Node             : COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: Clock            : inst85 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           inst85
    Info:     12.500      0.000 FF  CELL  inst85|regout
    Info:     13.041      0.541 FF    IC  inst85~clkctrl|inclk[0]
    Info:     13.041      0.000 FF  CELL  inst85~clkctrl|outclk
    Info:     13.425      0.384 FF    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     13.803      0.378 FR  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           inst85
    Info:     25.000      0.000 RR  CELL  inst85|regout
    Info:     25.541      0.541 RR    IC  inst85~clkctrl|inclk[0]
    Info:     25.541      0.000 RR  CELL  inst85~clkctrl|outclk
    Info:     25.925      0.384 RR    IC  inst10|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk
    Info:     26.303      0.378 RF  CELL  COUNTER:inst10|lpm_counter:LPM_COUNTER_component|cntr_d5i:auto_generated|safe_q[0]
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    12.500
    Info: Slack            :    11.870
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info: Targets: [get_clocks {CLK40DES1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 12.500 
    Info: ===================================================================
    Info: Node             : CLK40DES1|combout
    Info: Clock            : CLK40DES1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     12.500     12.500           launch edge time
    Info:     12.500      0.000           source latency
    Info:     12.500      0.000           CLK40DES1
    Info:     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info: 
    Info: Required Width   :     0.000
    Info: Actual Width     :    12.500
    Info: Slack            :    12.500
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk1}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 24.370 
    Info: ===================================================================
    Info: Node             : L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk1
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           CLK40DES1
    Info:      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info:      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:      3.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     -0.538     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:      0.352      0.890 RR    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:      0.352      0.000 RR  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:      0.758      0.406 RR    IC  inst74|FINAL_STATE|clk
    Info:      1.136      0.378 RR  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     25.000     25.000           launch edge time
    Info:     25.000      0.000           source latency
    Info:     25.000      0.000           CLK40DES1
    Info:     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     28.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     24.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[1]
    Info:     25.352      0.890 FF    IC  inst2|altpll_component|_clk1~clkctrl|inclk[0]
    Info:     25.352      0.000 FF  CELL  inst2|altpll_component|_clk1~clkctrl|outclk
    Info:     25.758      0.406 FF    IC  inst74|FINAL_STATE|clk
    Info:     26.136      0.378 FF  CELL  L0_TO_COLUMN_GEN:inst74|FINAL_STATE
    Info: 
    Info: Required Width   :     0.630
    Info: Actual Width     :    25.000
    Info: Slack            :    24.370
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info: Targets: [get_clocks {PLL0:inst2|altpll:altpll_component|_clk2}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 49.083 
    Info: ===================================================================
    Info: Node             : FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: Clock            : PLL0:inst2|altpll:altpll_component|_clk2 (INVERTED)
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           launch edge time
    Info:     50.000      0.000           source latency
    Info:     50.000      0.000           CLK40DES1
    Info:     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info:     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:     53.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     49.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:     50.352      0.890 FF    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:     50.352      0.000 FF  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:     50.936      0.584 FF    IC  inst|FIFO_CLK|dataa
    Info:     51.106      0.170 FR  CELL  inst|FIFO_CLK|combout
    Info:     51.873      0.767 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:     51.873      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:     52.262      0.389 RR    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:     52.572      0.310 RR  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:    100.000    100.000           launch edge time
    Info:    100.000      0.000           source latency
    Info:    100.000      0.000           CLK40DES1
    Info:    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info:    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info:    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info:    103.036      2.326 RR    IC  inst2|altpll_component|pll|inclk[0]
    Info:     99.462     -3.574 RR  CELL  inst2|altpll_component|pll|clk[2]
    Info:    100.352      0.890 RR    IC  inst2|altpll_component|_clk2~clkctrl|inclk[0]
    Info:    100.352      0.000 RR  CELL  inst2|altpll_component|_clk2~clkctrl|outclk
    Info:    100.936      0.584 RR    IC  inst|FIFO_CLK|dataa
    Info:    101.106      0.170 RF  CELL  inst|FIFO_CLK|combout
    Info:    101.873      0.767 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info:    101.873      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info:    102.262      0.389 FF    IC  inst6|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info:    102.572      0.310 FF  CELL  FIFO:inst6|scfifo:scfifo_component|scfifo_uf31:auto_generated|a_dpfifo_5m31:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info: 
    Info: Required Width   :     0.917
    Info: Actual Width     :    50.000
    Info: Slack            :    49.083
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info: Targets: [get_clocks {altera_reserved_tck}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 98.000 
    Info: ===================================================================
    Info: Node             : altera_reserved_tck
    Info: Clock            : altera_reserved_tck
    Info: Type             : Port Rate
    Info: Required Width   :     2.000
    Info: Actual Width     :   100.000
    Info: Slack            :    98.000
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 258 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Tue Sep 16 16:20:04 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


