
---------------------------------------------------------------------------------------------------------
【主版本  】V01.03
【修改日期】2015/8/25 16:00:04
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.03
2. 读文件的模块和逻辑用generate语句覆盖，否则，不用文件的时候会报错

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02
【修改日期】2015/8/25 11:09:44
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02
2. 添加多种data pattern

---------------------------------------------------------------------------------------------------------
【主版本  】V01.01
【修改日期】2015/8/21 14:48:17
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.01
2. ccd信号之前早出现一拍，现在延时1拍输出

---------------------------------------------------------------------------------------------------------
【主版本  】V01.00
【修改日期】2015/8/10 15:18:21
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.00
2. ccd模块，与ad9970模块联合仿真初步通过

---------------------------------------------------------------------------------------------------------
模块版本号说明
---------------------------------------------------------------------------------------------------------
FPGA 代码 版本号 共16位，共分为2个byte，从高到低分别为 1 2 byte
byte 1 ：发布版本，初始为0x01，内部测试通过，可以增加发布版本
byte 2 ：研发版本，初始为0x00，测试时候使用
