<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(170,130)" to="(170,260)"/>
    <wire from="(70,80)" to="(70,210)"/>
    <wire from="(150,80)" to="(150,150)"/>
    <wire from="(120,260)" to="(170,260)"/>
    <wire from="(140,50)" to="(140,70)"/>
    <wire from="(140,220)" to="(140,240)"/>
    <wire from="(160,60)" to="(160,90)"/>
    <wire from="(80,40)" to="(80,70)"/>
    <wire from="(80,220)" to="(80,250)"/>
    <wire from="(140,70)" to="(170,70)"/>
    <wire from="(150,80)" to="(180,80)"/>
    <wire from="(150,150)" to="(180,150)"/>
    <wire from="(40,80)" to="(70,80)"/>
    <wire from="(120,30)" to="(150,30)"/>
    <wire from="(120,150)" to="(150,150)"/>
    <wire from="(140,220)" to="(230,220)"/>
    <wire from="(140,90)" to="(140,130)"/>
    <wire from="(120,50)" to="(140,50)"/>
    <wire from="(120,130)" to="(140,130)"/>
    <wire from="(70,210)" to="(90,210)"/>
    <wire from="(70,80)" to="(90,80)"/>
    <wire from="(120,240)" to="(140,240)"/>
    <wire from="(130,200)" to="(150,200)"/>
    <wire from="(140,90)" to="(160,90)"/>
    <wire from="(160,60)" to="(180,60)"/>
    <wire from="(210,70)" to="(230,70)"/>
    <wire from="(210,140)" to="(230,140)"/>
    <wire from="(150,150)" to="(150,200)"/>
    <wire from="(150,30)" to="(150,80)"/>
    <wire from="(80,90)" to="(80,140)"/>
    <wire from="(130,70)" to="(140,70)"/>
    <wire from="(130,90)" to="(140,90)"/>
    <wire from="(130,220)" to="(140,220)"/>
    <wire from="(170,130)" to="(180,130)"/>
    <wire from="(80,40)" to="(90,40)"/>
    <wire from="(80,70)" to="(90,70)"/>
    <wire from="(80,90)" to="(90,90)"/>
    <wire from="(80,140)" to="(90,140)"/>
    <wire from="(80,200)" to="(90,200)"/>
    <wire from="(80,250)" to="(90,250)"/>
    <wire from="(80,220)" to="(90,220)"/>
    <wire from="(80,140)" to="(80,200)"/>
    <wire from="(170,70)" to="(170,130)"/>
    <comp lib="0" loc="(40,80)" name="Clock"/>
    <comp lib="4" loc="(130,200)" name="J-K Flip-Flop"/>
    <comp lib="0" loc="(230,70)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="G"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(90,140)" name="OR Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(210,70)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(90,40)" name="OR Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(230,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="R"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(90,250)" name="OR Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(230,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Y"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(210,140)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="4" loc="(130,70)" name="J-K Flip-Flop"/>
  </circuit>
</project>
