+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_out_ic_to_avmavmm_1_r|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_out_ic_to_avmavmm_1_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 108   ; 4              ; 3            ; 4              ; 74     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|sp[0].sp|staging_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 72    ; 0              ; 72           ; 0                ; 72                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|sp[0].sp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|sp[0].sp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 146   ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|sp[0].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|sp[0].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[2].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 72    ; 0              ; 72           ; 0                ; 72                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[2].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[2].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 146   ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[2].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[2].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[1].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 72    ; 0              ; 72           ; 0                ; 72                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[1].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[1].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 146   ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[1].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[1].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[0].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 72    ; 0              ; 72           ; 0                ; 72                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[0].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[0].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 146   ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[0].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|dp[0].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|a[0].a|mux_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|a[0].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|a[0].a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 219   ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|a[0].mout_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|a[0].m1_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|a[0].m0_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp|rrp|read_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp|rrp|read_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp|rrp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 35    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 107   ; 0              ; 68           ; 0                ; 68                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp|wrp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 75    ; 0              ; 72           ; 0                ; 72                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 182   ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 34    ; 0              ; 34           ; 0                ; 34                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[1].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 216   ; 0              ; 1            ; 0                ; 1                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[1].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 34    ; 0              ; 34           ; 0                ; 34                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[1].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[1].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[1].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 107   ; 0              ; 107          ; 0                ; 107               ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 216   ; 0              ; 1            ; 0                ; 1                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 34    ; 0              ; 34           ; 0                ; 34                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 107   ; 0              ; 107          ; 0                ; 107               ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.global_icavmm_1_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 179   ; 0              ; 0            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.t[1].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|avmm_1_.t[0].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|thereset_wire_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|theif_loop_3_B0_runOnce_merge                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_30|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_30_reg                                                                                                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_30|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_30|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_31                                                                                                                                                                                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_if_loop_30                                                                                                                                                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31_reg                                                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|fifo                                                                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31                                                                                                                                                                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_if_loop_31                                                                                                                                                                                                                                                                                                                                                    ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region|theif_loop_3_B0_runOnce_merge_reg                                                                                                                                                                                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|thebb_if_loop_3_B0_runOnce_stall_region                                                                                                                                                                                                                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce|theif_loop_3_B0_runOnce_branch                                                                                                                                                                                                                                                                                                                                                                                                                ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B0_runOnce                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theif_loop_3_B2_x|sim_tracker_inst                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theif_loop_3_B2_x                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theif_loop_3_B1_start_x|sim_tracker_inst                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theif_loop_3_B1_start_x                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_ffwd_dest_i32_acl_8_if_loop_31|thei_llvm_fpga_ffwd_dest_i32_acl_8_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_ffwd_dest_i32_acl_8_if_loop_31|thei_llvm_fpga_ffwd_dest_i32_acl_8_if_loop_31                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_ffwd_dest_i32_acl_8_if_loop_31                                                                                                                                                                                                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_ffwd_dest_i1_cmp213_if_loop_30|thei_llvm_fpga_ffwd_dest_i1_cmp213_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_ffwd_dest_i1_cmp213_if_loop_30|thei_llvm_fpga_ffwd_dest_i1_cmp213_if_loop_31                                                                                                                                                                                                                                                                                                                           ; 12    ; 7              ; 0            ; 7              ; 10     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_ffwd_dest_i1_cmp213_if_loop_30                                                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_iowr_bl_return_if_loop_3_unnamed_if_loop_311_if_loop_33|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_iowr_bl_return_if_loop_3_unnamed_if_loop_311_if_loop_33|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst                                                                                                                                                                                                                                                                                                        ; 40    ; 1              ; 0            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_iowr_bl_return_if_loop_3_unnamed_if_loop_311_if_loop_33|theiowr                                                                                                                                                                                                                                                                                                                                                  ; 104   ; 3              ; 63           ; 3              ; 36     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_iowr_bl_return_if_loop_3_unnamed_if_loop_311_if_loop_33                                                                                                                                                                                                                                                                                                                                                          ; 37    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34_reg                                                                                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_31|fifo                                                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_31                                                                                                                                                                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_if_loop_34                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|thebb_if_loop_3_B3_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                       ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|theif_loop_3_B3_branch                                                                                                                                                                                                                                                                                                                                                                                                                                ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3|theif_loop_3_B3_merge                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 39    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_iord_bl_call_if_loop_3_unnamed_if_loop_32_if_loop_32_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg|acl_reset_handler_inst                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_iord_bl_call_if_loop_3_unnamed_if_loop_32_if_loop_32_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg                                                                                                                                                                                                                                         ; 199   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_iord_bl_call_if_loop_3_unnamed_if_loop_32_if_loop_32_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_iord_bl_call_if_loop_3_unnamed_if_loop_32_if_loop_32_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst                                                                                                                                                                                                                                                                                     ; 200   ; 2              ; 0            ; 2              ; 200    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_iord_bl_call_if_loop_3_unnamed_if_loop_32_if_loop_32_aunroll_x|theiord                                                                                                                                                                                                                                                                                                                               ; 233   ; 37             ; 0            ; 37             ; 196    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_iord_bl_call_if_loop_3_unnamed_if_loop_32_if_loop_32_aunroll_x                                                                                                                                                                                                                                                                                                                                       ; 198   ; 0              ; 1            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_33_if_loop_310|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_33_if_loop_31                                                                                                                                                                                                                                                                      ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_33_if_loop_310                                                                                                                                                                                                                                                                                                                                        ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_34_if_loop_311|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_34_if_loop_31                                                                                                                                                                                                                                                                      ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_34_if_loop_311                                                                                                                                                                                                                                                                                                                                        ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thebubble_out_i_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_34_if_loop_311_1_reg|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thebubble_out_i_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_34_if_loop_311_1_reg                                                                                                                                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thebubble_out_i_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_33_if_loop_310_1_reg|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thebubble_out_i_llvm_fpga_ffwd_source_p1025i32_unnamed_if_loop_33_if_loop_310_1_reg                                                                                                                                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_i33_unnamed_if_loop_36_if_loop_317|thei_llvm_fpga_ffwd_source_i33_unnamed_if_loop_36_if_loop_31                                                                                                                                                                                                                                                                                ; 67    ; 31             ; 0            ; 31             ; 64     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_i33_unnamed_if_loop_36_if_loop_317                                                                                                                                                                                                                                                                                                                                             ; 38    ; 0              ; 1            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_i1_unnamed_if_loop_35_if_loop_312|thei_llvm_fpga_ffwd_source_i1_unnamed_if_loop_35_if_loop_31                                                                                                                                                                                                                                                                                  ; 11    ; 7              ; 0            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_ffwd_source_i1_unnamed_if_loop_35_if_loop_312                                                                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31_reg                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31                                                                                                                                                                                                                                                                                             ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_if_loop_31                                                                                                                                                                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_if_loop_3s_c0_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_if_loop_3s_c0_exit_if_loop_31|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_if_loop_3s_c0_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_if_loop_3s_c0_exit_if_loop_31                                                                                                                                                                             ; 23    ; 16             ; 0            ; 16             ; 20     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_if_loop_3s_c0_exit_if_loop_31_aunroll_x                                                                                                                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond13_if_loop_32|thei_llvm_fpga_push_i1_notexitcond13_if_loop_31|acl_reset_handler_inst                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond13_if_loop_32|thei_llvm_fpga_push_i1_notexitcond13_if_loop_31                                                                                                                                                             ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond13_if_loop_32                                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going12_if_loop_31|thepassthru                                                                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going12_if_loop_31|thei_llvm_fpga_pipeline_keep_going12_if_loop_31|asr|acl_reset_handler_inst                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going12_if_loop_31|thei_llvm_fpga_pipeline_keep_going12_if_loop_31|asr                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going12_if_loop_31|thei_llvm_fpga_pipeline_keep_going12_if_loop_31                                                                                                                                                             ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going12_if_loop_31                                                                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_if_loop_3s_c0_enter1_if_loop_30_aunroll_x                                                                                                                                                                                                                                                                                                                                       ; 6     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region|theif_loop_3_B1_start_merge_reg                                                                                                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|thebb_if_loop_3_B1_start_stall_region                                                                                                                                                                                                                                                                                                                                                                                                           ; 200   ; 0              ; 0            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|theif_loop_3_B1_start_branch                                                                                                                                                                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start|theif_loop_3_B1_start_merge                                                                                                                                                                                                                                                                                                                                                                                                                     ; 5     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B1_start                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 201   ; 0              ; 0            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going12_if_loop_31_sr                                                                                                                                                                                                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theloop_limiter_if_loop_30|thelimiter|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theloop_limiter_if_loop_30|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|theloop_limiter_if_loop_30                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                            ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                               ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                           ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                              ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                               ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                       ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|pipelined_read                                                                                                                                                                                                                                                                                                                                    ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|u_permute_address                                                                                                                                                                                                                                                                                                                                 ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thei_llvm_fpga_mem_lm1_if_loop_31                                                                                                                                                                                                                                                                                                                                                   ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33|thereaddata_reg_lm1_if_loop_30                                                                                                                                                                                                                                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm1_if_loop_33                                                                                                                                                                                                                                                                                                                                                                                     ; 105   ; 0              ; 32           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_full_detector|acl_reset_handler_inst                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_full_detector                                                                             ; 7     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_full_detector                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|addr_match_inst                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated       ; 334   ; 0              ; 0            ; 0              ; 320    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30|ms.acl_mid_speed_fifo_inst                                                          ; 324   ; 2              ; 0            ; 2              ; 327    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_30                                                                                     ; 324   ; 186            ; 0            ; 186            ; 323    ; 186             ; 186           ; 186             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_data_fifo_aunroll_x                                                                                                                                                               ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_if_loop_3s_c0_exit17_if_loop_31_aunroll_x                                                                                                                                                                                                                                                             ; 140   ; 1              ; 0            ; 1              ; 136    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast266_if_loop_319|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast266_if_loop_31|acl_reset_handler_inst                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast266_if_loop_319|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast266_if_loop_31                                                                                                                                          ; 68    ; 1              ; 1            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast266_if_loop_319                                                                                                                                                                                                       ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i1_cmp215_if_loop_315|thei_llvm_fpga_ffwd_dest_i1_cmp215_if_loop_31|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i1_cmp215_if_loop_315|thei_llvm_fpga_ffwd_dest_i1_cmp215_if_loop_31                                                                                                                                                                        ; 12    ; 8              ; 1            ; 8              ; 10     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i1_cmp215_if_loop_315                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast24277_if_loop_322|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast24277_if_loop_31|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast24277_if_loop_322|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast24277_if_loop_31                                                                                                                                      ; 68    ; 1              ; 1            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast24277_if_loop_322                                                                                                                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i32_i_022_pop8_if_loop_317|thei_llvm_fpga_pop_i32_i_022_pop8_if_loop_31|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i32_i_022_pop8_if_loop_317|thei_llvm_fpga_pop_i32_i_022_pop8_if_loop_31                                                                                                                                                                          ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i32_i_022_pop8_if_loop_317                                                                                                                                                                                                                       ; 71    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_i_022_push8_if_loop_325|thei_llvm_fpga_push_i32_i_022_push8_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_i_022_push8_if_loop_325|thei_llvm_fpga_push_i32_i_022_push8_if_loop_31|fifo                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_i_022_push8_if_loop_325|thei_llvm_fpga_push_i32_i_022_push8_if_loop_31|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_i_022_push8_if_loop_325|thei_llvm_fpga_push_i32_i_022_push8_if_loop_31                                                                                                                                                                      ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_i_022_push8_if_loop_325                                                                                                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thepassthru                                                                                                                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|push|staging_reg|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|push|staging_reg                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|push|acl_reset_handler_inst                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|push                                                                                                                                                                    ; 8     ; 4              ; 0            ; 4              ; 7      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|pop2|acl_reset_handler_inst                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|pop2                                                                                                                                                                    ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|pop1|acl_reset_handler_inst                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|pop1                                                                                                                                                                    ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31|acl_reset_handler_inst                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36|thei_llvm_fpga_pipeline_keep_going_if_loop_31                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pipeline_keep_going_if_loop_36                                                                                                                                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_if_loop_311|thei_llvm_fpga_push_i1_lastiniteration_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_if_loop_311|thei_llvm_fpga_push_i1_lastiniteration_if_loop_31|fifo                                                                                                                                                           ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_if_loop_311|thei_llvm_fpga_push_i1_lastiniteration_if_loop_31|acl_reset_handler_inst                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_if_loop_311|thei_llvm_fpga_push_i1_lastiniteration_if_loop_31                                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_if_loop_311                                                                                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i4_initerations_pop9_if_loop_37|thei_llvm_fpga_pop_i4_initerations_pop9_if_loop_31|acl_reset_handler_inst                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i4_initerations_pop9_if_loop_37|thei_llvm_fpga_pop_i4_initerations_pop9_if_loop_31                                                                                                                                                               ; 23    ; 4              ; 0            ; 4              ; 11     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i4_initerations_pop9_if_loop_37                                                                                                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_initerations_push9_if_loop_39|thei_llvm_fpga_push_i4_initerations_push9_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_initerations_push9_if_loop_39|thei_llvm_fpga_push_i4_initerations_push9_if_loop_31|fifo                                                                                                                                                      ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_initerations_push9_if_loop_39|thei_llvm_fpga_push_i4_initerations_push9_if_loop_31|acl_reset_handler_inst                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_initerations_push9_if_loop_39|thei_llvm_fpga_push_i4_initerations_push9_if_loop_31                                                                                                                                                           ; 15    ; 5              ; 0            ; 5              ; 19     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_initerations_push9_if_loop_39                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333|thei_llvm_fpga_push_i1_notexitcond_if_loop_31|fifo|fifo|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333|thei_llvm_fpga_push_i1_notexitcond_if_loop_31|fifo|fifo                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333|thei_llvm_fpga_push_i1_notexitcond_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333|thei_llvm_fpga_push_i1_notexitcond_if_loop_31|fifo                                                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333|thei_llvm_fpga_push_i1_notexitcond_if_loop_31|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333|thei_llvm_fpga_push_i1_notexitcond_if_loop_31                                                                                                                                                                        ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_if_loop_333                                                                                                                                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i1_cmp214_if_loop_330|thei_llvm_fpga_ffwd_dest_i1_cmp214_if_loop_31|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i1_cmp214_if_loop_330|thei_llvm_fpga_ffwd_dest_i1_cmp214_if_loop_31                                                                                                                                                                        ; 12    ; 8              ; 1            ; 8              ; 10     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i1_cmp214_if_loop_330                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i33_fpga_indvars_iv_pop6_if_loop_313|thei_llvm_fpga_pop_i33_fpga_indvars_iv_pop6_if_loop_31|acl_reset_handler_inst                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i33_fpga_indvars_iv_pop6_if_loop_313|thei_llvm_fpga_pop_i33_fpga_indvars_iv_pop6_if_loop_31                                                                                                                                                      ; 135   ; 31             ; 0            ; 31             ; 67     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i33_fpga_indvars_iv_pop6_if_loop_313                                                                                                                                                                                                             ; 104   ; 33             ; 0            ; 33             ; 34     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_329|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_329|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_31|fifo                                                                                                                                             ; 68    ; 2              ; 0            ; 2              ; 68     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_329|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_31|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_329|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_31                                                                                                                                                  ; 71    ; 32             ; 0            ; 32             ; 131    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i33_fpga_indvars_iv_push6_if_loop_329                                                                                                                                                                                                           ; 39    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i33_unnamed_if_loop_37_if_loop_312|thei_llvm_fpga_ffwd_dest_i33_unnamed_if_loop_37_if_loop_31|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i33_unnamed_if_loop_37_if_loop_312|thei_llvm_fpga_ffwd_dest_i33_unnamed_if_loop_37_if_loop_31                                                                                                                                              ; 68    ; 32             ; 1            ; 32             ; 66     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_dest_i33_unnamed_if_loop_37_if_loop_312                                                                                                                                                                                                         ; 37    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i4_cleanups_pop10_if_loop_32|thei_llvm_fpga_pop_i4_cleanups_pop10_if_loop_31|acl_reset_handler_inst                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i4_cleanups_pop10_if_loop_32|thei_llvm_fpga_pop_i4_cleanups_pop10_if_loop_31                                                                                                                                                                     ; 23    ; 4              ; 0            ; 4              ; 11     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i4_cleanups_pop10_if_loop_32                                                                                                                                                                                                                     ; 19    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_336|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_31|fifo|acl_reset_handler_inst                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_336|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_31|fifo                                                                                                                                                           ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_336|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_31|acl_reset_handler_inst                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_336|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_31                                                                                                                                                                ; 15    ; 5              ; 0            ; 5              ; 19     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push10_if_loop_336                                                                                                                                                                                                                  ; 10    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|redist6_sync_together80_aunroll_x_in_c0_eni1_1_tpl_7                                                                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x|redist10_sync_together80_aunroll_x_in_i_valid_6                                                                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x|thei_sfc_logic_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_30_aunroll_x                                                                                                                                                                                                                                                                     ; 168   ; 0              ; 1            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x                                                                                                                                                                                                                                                                                                                                                 ; 169   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theif_loop_3_B2_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                          ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                             ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                         ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                            ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                             ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                     ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|pipelined_read                                                                                                                                                                                                                                                                                                                                  ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|u_permute_address                                                                                                                                                                                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thei_llvm_fpga_mem_lm22_if_loop_31                                                                                                                                                                                                                                                                                                                                                 ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34|thereaddata_reg_lm22_if_loop_31                                                                                                                                                                                                                                                                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_llvm_fpga_mem_lm22_if_loop_34                                                                                                                                                                                                                                                                                                                                                                                    ; 105   ; 0              ; 32           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                                                                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                    ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                               ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|fifo                                                                                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|theredist2_i_sfc_s_c0_in_for_body_if_loop_3s_c0_enter152_if_loop_31_aunroll_x_out_c0_exit17_6_tpl_69_fifo                                                                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_full_detector|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_full_detector|acl_reset_handler_inst                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_full_detector|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_full_detector                                                                                      ; 7     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_full_detector                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                  ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                        ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                  ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1        ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                    ; 32    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30|ms.acl_mid_speed_fifo_inst                                                                   ; 12    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_30                                                                                              ; 12    ; 7              ; 0            ; 7              ; 11     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_data_fifo_aunroll_x                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_if_loop_3s_c1_exit_if_loop_31_aunroll_x                                                                                                                                                                                                                                                                  ; 9     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_source_i32_unnamed_if_loop_39_if_loop_39|thei_llvm_fpga_ffwd_source_i32_unnamed_if_loop_39_if_loop_31                                                                                                                                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_ffwd_source_i32_unnamed_if_loop_39_if_loop_39                                                                                                                                                                                                              ; 37    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist73_sync_together18_aunroll_x_in_c1_eni5_5_tpl_34                                                                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodResY_uid66_i_div_if_loop_36_im0_cma_delay                                                                                                                                                                                                                             ; 39    ; 1              ; 2            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodResY_uid66_i_div_if_loop_36_im8_cma_delay                                                                                                                                                                                                                             ; 31    ; 1              ; 2            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodResY_uid66_i_div_if_loop_36_ma3_cma_delay                                                                                                                                                                                                                             ; 37    ; 1              ; 2            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|OverflowCond_uid75_i_div_if_loop_36_delay                                                                                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist77_bgTrunc_i_sub_if_loop_32_sel_x_b_29_mem_dmem|auto_generated|altsyncram1                                                                                                                                                                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist77_bgTrunc_i_sub_if_loop_32_sel_x_b_29_mem_dmem|auto_generated                                                                                                                                                                                                      ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist44_r_uid123_zCount_uid31_i_div_if_loop_36_q_21_mem_dmem|auto_generated|altsyncram1                                                                                                                                                                                  ; 21    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist44_r_uid123_zCount_uid31_i_div_if_loop_36_q_21_mem_dmem|auto_generated                                                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodXInvY_uid54_i_div_if_loop_36_im0_cma_delay                                                                                                                                                                                                                            ; 39    ; 1              ; 2            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodXInvY_uid54_i_div_if_loop_36_im9_cma_delay                                                                                                                                                                                                                            ; 34    ; 1              ; 2            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodXInvY_uid54_i_div_if_loop_36_ma3_cma_delay                                                                                                                                                                                                                            ; 39    ; 1              ; 2            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist57_normYIsOne_uid38_i_div_if_loop_36_q_15                                                                                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|normYIsOne_uid38_i_div_if_loop_36_delay                                                                                                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|normYIsOneC2_uid34_i_div_if_loop_36_delay                                                                                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC0_uid125_invTabGen_lutmem_dmem|auto_generated|altsyncram1                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC0_uid125_invTabGen_lutmem_dmem|auto_generated                                                                                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|sm0_uid192_pT3_uid154_invPolyEval_cma_delay                                                                                                                                                                                                                               ; 39    ; 1              ; 2            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|multSumOfTwoTS_uid193_pT3_uid154_invPolyEval_cma_delay                                                                                                                                                                                                                    ; 41    ; 1              ; 2            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC1_uid128_invTabGen_lutmem_dmem|auto_generated|altsyncram1                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC1_uid128_invTabGen_lutmem_dmem|auto_generated                                                                                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodXY_uid163_pT2_uid148_invPolyEval_im0_cma_delay                                                                                                                                                                                                                        ; 39    ; 1              ; 2            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodXY_uid163_pT2_uid148_invPolyEval_ma3_cma_delay                                                                                                                                                                                                                        ; 28    ; 1              ; 2            ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC2_uid131_invTabGen_lutmem_dmem|auto_generated|altsyncram1                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC2_uid131_invTabGen_lutmem_dmem|auto_generated                                                                                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|prodXY_uid160_pT1_uid142_invPolyEval_cma_delay                                                                                                                                                                                                                            ; 32    ; 1              ; 2            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC3_uid134_invTabGen_lutmem_dmem|auto_generated|altsyncram1                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|memoryC3_uid134_invTabGen_lutmem_dmem|auto_generated                                                                                                                                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist11_yAddr_uid41_i_div_if_loop_36_merged_bit_select_c_12_mem_dmem|auto_generated|altsyncram1                                                                                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist11_yAddr_uid41_i_div_if_loop_36_merged_bit_select_c_12_mem_dmem|auto_generated                                                                                                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|vCount_uid104_zCount_uid31_i_div_if_loop_36_delay                                                                                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|vCount_uid98_zCount_uid31_i_div_if_loop_36_delay                                                                                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|vCount_uid92_zCount_uid31_i_div_if_loop_36_delay                                                                                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|yPSE_uid27_i_div_if_loop_36_delay                                                                                                                                                                                                                                         ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|resultSign_uid73_i_div_if_loop_36_delay                                                                                                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i32_sum_023_pop7_if_loop_35|thei_llvm_fpga_pop_i32_sum_023_pop7_if_loop_31|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i32_sum_023_pop7_if_loop_35|thei_llvm_fpga_pop_i32_sum_023_pop7_if_loop_31                                                                                                                                                                             ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_pop_i32_sum_023_pop7_if_loop_35                                                                                                                                                                                                                            ; 71    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist71_sync_together18_aunroll_x_in_c1_eni5_3_tpl_25                                                                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_38|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_31|staging_reg|acl_reset_handler_inst                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_38|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_31|staging_reg                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_38|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_31|acl_reset_handler_inst                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_38|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_31                                                                                                                                                                         ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|thei_llvm_fpga_push_i32_sum_023_push7_if_loop_38                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist72_sync_together18_aunroll_x_in_c1_eni5_4_tpl_34                                                                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist65_xMSB_uid25_i_div_if_loop_36_b_31                                                                                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist64_xMSB_uid25_i_div_if_loop_36_b_24                                                                                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist75_sync_together18_aunroll_x_in_i_valid_33                                                                                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x|redist74_sync_together18_aunroll_x_in_i_valid_24                                                                                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x|thei_sfc_logic_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_30_aunroll_x                                                                                                                                                                                                                                                                           ; 71    ; 0              ; 1            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thei_sfc_s_c1_in_for_body_if_loop_3s_c1_enter_if_loop_36_aunroll_x                                                                                                                                                                                                                                                                                                                                                    ; 74    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                                                                                                                                                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                    ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                               ; 7     ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region|thecoalesced_delay_0_fifo                                                                                                                                                                                                                                                                                                                                                                                             ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|thebb_if_loop_3_B2_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                       ; 239   ; 0              ; 0            ; 0              ; 182    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|theif_loop_3_B2_merge                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2|theif_loop_3_B2_branch                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 242   ; 0              ; 0            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going_if_loop_36_sr                                                                                                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thebb_if_loop_3_B3_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going_if_loop_36_valid_fifo|thei_llvm_fpga_pipeline_keep_going_if_loop_36_valid_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going_if_loop_36_valid_fifo|thei_llvm_fpga_pipeline_keep_going_if_loop_36_valid_fifo                                                                                                                                                                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going_if_loop_36_valid_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going12_if_loop_31_valid_fifo|thei_llvm_fpga_pipeline_keep_going12_if_loop_31_valid_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going12_if_loop_31_valid_fifo|thei_llvm_fpga_pipeline_keep_going12_if_loop_31_valid_fifo                                                                                                                                                                                                                                                                                                                                                    ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function|thei_llvm_fpga_pipeline_keep_going12_if_loop_31_valid_fifo                                                                                                                                                                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal|theif_loop_3_function                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 525   ; 33             ; 257          ; 33             ; 179    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst|if_loop_3_internal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 234   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst|if_loop_3_internal_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 196   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; if_loop_3_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
