Timing Analyzer report for MicroProcessor
Tue Aug 30 17:52:16 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Pclk'
 13. Slow 1200mV 85C Model Setup: 'MPU:U3|ControlUnit:U0|Enrun'
 14. Slow 1200mV 85C Model Setup: 'rst'
 15. Slow 1200mV 85C Model Setup: 'Mclk'
 16. Slow 1200mV 85C Model Hold: 'Pclk'
 17. Slow 1200mV 85C Model Hold: 'Mclk'
 18. Slow 1200mV 85C Model Hold: 'rst'
 19. Slow 1200mV 85C Model Hold: 'MPU:U3|ControlUnit:U0|Enrun'
 20. Slow 1200mV 85C Model Recovery: 'MPU:U3|ControlUnit:U0|Enrun'
 21. Slow 1200mV 85C Model Recovery: 'Pclk'
 22. Slow 1200mV 85C Model Recovery: 'Mclk'
 23. Slow 1200mV 85C Model Removal: 'Pclk'
 24. Slow 1200mV 85C Model Removal: 'Mclk'
 25. Slow 1200mV 85C Model Removal: 'MPU:U3|ControlUnit:U0|Enrun'
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'Pclk'
 34. Slow 1200mV 0C Model Setup: 'MPU:U3|ControlUnit:U0|Enrun'
 35. Slow 1200mV 0C Model Setup: 'rst'
 36. Slow 1200mV 0C Model Setup: 'Mclk'
 37. Slow 1200mV 0C Model Hold: 'Pclk'
 38. Slow 1200mV 0C Model Hold: 'Mclk'
 39. Slow 1200mV 0C Model Hold: 'rst'
 40. Slow 1200mV 0C Model Hold: 'MPU:U3|ControlUnit:U0|Enrun'
 41. Slow 1200mV 0C Model Recovery: 'MPU:U3|ControlUnit:U0|Enrun'
 42. Slow 1200mV 0C Model Recovery: 'Pclk'
 43. Slow 1200mV 0C Model Recovery: 'Mclk'
 44. Slow 1200mV 0C Model Removal: 'Pclk'
 45. Slow 1200mV 0C Model Removal: 'Mclk'
 46. Slow 1200mV 0C Model Removal: 'MPU:U3|ControlUnit:U0|Enrun'
 47. Slow 1200mV 0C Model Metastability Summary
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'Pclk'
 54. Fast 1200mV 0C Model Setup: 'MPU:U3|ControlUnit:U0|Enrun'
 55. Fast 1200mV 0C Model Setup: 'rst'
 56. Fast 1200mV 0C Model Setup: 'Mclk'
 57. Fast 1200mV 0C Model Hold: 'Pclk'
 58. Fast 1200mV 0C Model Hold: 'Mclk'
 59. Fast 1200mV 0C Model Hold: 'rst'
 60. Fast 1200mV 0C Model Hold: 'MPU:U3|ControlUnit:U0|Enrun'
 61. Fast 1200mV 0C Model Recovery: 'MPU:U3|ControlUnit:U0|Enrun'
 62. Fast 1200mV 0C Model Recovery: 'Pclk'
 63. Fast 1200mV 0C Model Recovery: 'Mclk'
 64. Fast 1200mV 0C Model Removal: 'Pclk'
 65. Fast 1200mV 0C Model Removal: 'Mclk'
 66. Fast 1200mV 0C Model Removal: 'MPU:U3|ControlUnit:U0|Enrun'
 67. Fast 1200mV 0C Model Metastability Summary
 68. Multicorner Timing Analysis Summary
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths Summary
 81. Clock Status Summary
 82. Unconstrained Input Ports
 83. Unconstrained Output Ports
 84. Unconstrained Input Ports
 85. Unconstrained Output Ports
 86. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicroProcessor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processor 3            ;   0.7%      ;
;     Processor 4            ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Mclk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Mclk }                        ;
; MPU:U3|ControlUnit:U0|Enrun ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MPU:U3|ControlUnit:U0|Enrun } ;
; Pclk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Pclk }                        ;
; rst                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 139.7 MHz  ; 139.7 MHz       ; Pclk       ;                                                               ;
; 475.51 MHz ; 250.0 MHz       ; Mclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -8.972 ; -1188.602     ;
; MPU:U3|ControlUnit:U0|Enrun ; -4.131 ; -51.438       ;
; rst                         ; -2.862 ; -30.703       ;
; Mclk                        ; -1.103 ; -6.098        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -0.213 ; -0.257        ;
; Mclk                        ; 0.408  ; 0.000         ;
; rst                         ; 0.750  ; 0.000         ;
; MPU:U3|ControlUnit:U0|Enrun ; 1.899  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; MPU:U3|ControlUnit:U0|Enrun ; -1.670 ; -1.670        ;
; Pclk                        ; 0.083  ; 0.000         ;
; Mclk                        ; 0.240  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -1.123 ; -32.450       ;
; Mclk                        ; -0.185 ; -1.480        ;
; MPU:U3|ControlUnit:U0|Enrun ; 0.910  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -3.000 ; -222.735      ;
; Mclk                        ; -3.000 ; -18.666       ;
; rst                         ; -3.000 ; -3.000        ;
; MPU:U3|ControlUnit:U0|Enrun ; 0.441  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Pclk'                                                                                                                        ;
+--------+-------------------------------------+------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------+-----------------------------+-------------+--------------+------------+------------+
; -8.972 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.510      ;
; -8.922 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.827      ;
; -8.840 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.378      ;
; -8.821 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.359      ;
; -8.790 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.695      ;
; -8.778 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.684      ;
; -8.771 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.676      ;
; -8.708 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.246      ;
; -8.689 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.227      ;
; -8.658 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.563      ;
; -8.646 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.552      ;
; -8.639 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.544      ;
; -8.627 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.533      ;
; -8.576 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.114      ;
; -8.557 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 7.095      ;
; -8.526 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.431      ;
; -8.514 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.420      ;
; -8.507 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.412      ;
; -8.495 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.401      ;
; -8.463 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.369      ;
; -8.444 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 6.982      ;
; -8.425 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 6.963      ;
; -8.394 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.299      ;
; -8.382 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.288      ;
; -8.375 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 7.280      ;
; -8.363 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.269      ;
; -8.331 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.237      ;
; -8.312 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.218      ;
; -8.311 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.939     ; 6.850      ;
; -8.292 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.939     ; 6.831      ;
; -8.261 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.167      ;
; -8.250 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.156      ;
; -8.242 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.148      ;
; -8.231 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.137      ;
; -8.199 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.105      ;
; -8.180 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 7.086      ;
; -8.117 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.571     ; 7.024      ;
; -8.098 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.571     ; 7.005      ;
; -8.067 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.973      ;
; -8.048 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.954      ;
; -7.994 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[15]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.655     ; 7.827      ;
; -7.970 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[3]     ; rst                         ; Pclk        ; 0.500        ; -1.939     ; 6.509      ;
; -7.967 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 6.505      ;
; -7.951 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[4]     ; rst                         ; Pclk        ; 0.500        ; -1.939     ; 6.490      ;
; -7.944 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 6.482      ;
; -7.935 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.841      ;
; -7.917 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 6.822      ;
; -7.916 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.822      ;
; -7.905 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.943     ; 6.440      ;
; -7.904 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.943     ; 6.439      ;
; -7.862 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[13]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.655     ; 7.695      ;
; -7.855 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.576     ; 6.757      ;
; -7.854 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.576     ; 6.756      ;
; -7.850 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[15]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.654     ; 7.684      ;
; -7.843 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[14]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.655     ; 7.676      ;
; -7.838 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[1]     ; rst                         ; Pclk        ; 0.500        ; -1.939     ; 6.377      ;
; -7.819 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[2]     ; rst                         ; Pclk        ; 0.500        ; -1.939     ; 6.358      ;
; -7.802 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg3|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.942     ; 6.338      ;
; -7.802 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.571     ; 6.709      ;
; -7.800 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.942     ; 6.336      ;
; -7.798 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.940     ; 6.336      ;
; -7.783 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.571     ; 6.690      ;
; -7.773 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg0|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.679      ;
; -7.770 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.307      ;
; -7.769 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.306      ;
; -7.763 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[3]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.669      ;
; -7.760 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.297      ;
; -7.759 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.296      ;
; -7.758 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.295      ;
; -7.756 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.293      ;
; -7.755 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.943     ; 6.290      ;
; -7.755 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.943     ; 6.290      ;
; -7.752 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg3|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.575     ; 6.655      ;
; -7.750 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.575     ; 6.653      ;
; -7.748 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 6.653      ;
; -7.744 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[4]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.650      ;
; -7.740 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg2|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.277      ;
; -7.740 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.277      ;
; -7.737 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.573     ; 6.642      ;
; -7.730 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[11]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.655     ; 7.563      ;
; -7.720 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.624      ;
; -7.719 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.623      ;
; -7.718 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[13]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.654     ; 7.552      ;
; -7.711 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg1|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.575     ; 6.614      ;
; -7.711 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[12]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.655     ; 7.544      ;
; -7.710 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg4|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.575     ; 6.613      ;
; -7.710 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.614      ;
; -7.709 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.613      ;
; -7.708 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.612      ;
; -7.706 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.610      ;
; -7.705 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.576     ; 6.607      ;
; -7.705 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.576     ; 6.607      ;
; -7.699 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[14]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.654     ; 7.533      ;
; -7.633 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[15]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.611     ; 7.510      ;
; -7.631 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[1]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.537      ;
; -7.612 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[2]     ; rst                         ; Pclk        ; 0.500        ; -1.572     ; 6.518      ;
; -7.609 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[10] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.146      ;
; -7.608 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg3|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.512      ;
; -7.607 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[10] ; rst                         ; Pclk        ; 0.500        ; -1.941     ; 6.144      ;
; -7.606 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg1|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.574     ; 6.510      ;
+--------+-------------------------------------+------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MPU:U3|ControlUnit:U0|Enrun'                                                                                                      ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -4.131 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.618     ; 2.632      ;
; -4.091 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.581     ; 2.629      ;
; -4.063 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.796     ; 2.849      ;
; -4.056 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.833     ; 2.805      ;
; -3.982 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.784     ; 2.972      ;
; -3.962 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.796     ; 2.748      ;
; -3.931 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.784     ; 2.921      ;
; -3.898 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.833     ; 2.647      ;
; -3.855 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.618     ; 2.356      ;
; -3.853 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.581     ; 2.391      ;
; -3.828 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.821     ; 2.781      ;
; -3.765 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.568     ; 2.783      ;
; -3.718 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.532     ; 2.421      ;
; -3.700 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.603     ; 1.421      ;
; -3.687 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.581     ; 2.225      ;
; -3.670 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.569     ; 2.336      ;
; -3.668 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.821     ; 2.621      ;
; -3.664 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.603     ; 1.385      ;
; -3.608 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.640     ; 1.292      ;
; -3.554 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.820     ; 2.506      ;
; -3.529 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.835     ; 2.288      ;
; -3.516 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.650     ; 2.580      ;
; -3.512 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.798     ; 2.308      ;
; -3.495 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.798     ; 2.291      ;
; -3.460 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.796     ; 2.246      ;
; -3.457 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.531     ; 2.512      ;
; -3.452 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.640     ; 1.136      ;
; -3.432 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.650     ; 2.496      ;
; -3.429 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.532     ; 2.458      ;
; -3.418 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.667     ; 2.529      ;
; -3.409 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.687     ; 2.436      ;
; -3.397 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.835     ; 2.156      ;
; -3.396 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.569     ; 2.388      ;
; -3.354 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.783     ; 2.343      ;
; -3.297 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.687     ; 2.324      ;
; -3.280 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.371     ; 1.356      ;
; -3.241 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.820     ; 2.193      ;
; -3.199 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.630     ; 2.347      ;
; -3.106 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.667     ; 2.217      ;
; -2.994 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.392      ; 2.621      ;
; -2.990 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.784     ; 1.980      ;
; -2.971 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.783     ; 1.960      ;
; -2.961 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.392      ; 2.588      ;
; -2.826 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.392      ; 2.779      ;
; -2.817 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.630     ; 1.965      ;
; -2.648 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.392      ; 2.601      ;
; -2.559 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.393      ; 2.538      ;
; -2.477 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.162      ; 2.332      ;
; -2.473 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.165      ; 2.331      ;
; -2.403 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.164      ; 2.268      ;
; -2.267 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.393      ; 2.246      ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst'                                                                                                              ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.862 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.345      ; 2.783      ;
; -2.833 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.690      ; 2.632      ;
; -2.815 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.381      ; 2.421      ;
; -2.793 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.727      ; 2.629      ;
; -2.767 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.344      ; 2.336      ;
; -2.765 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.512      ; 2.849      ;
; -2.758 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.475      ; 2.805      ;
; -2.684 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.524      ; 2.972      ;
; -2.664 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.512      ; 2.748      ;
; -2.633 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.524      ; 2.921      ;
; -2.600 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.475      ; 2.647      ;
; -2.557 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.690      ; 2.356      ;
; -2.555 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.727      ; 2.391      ;
; -2.554 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.382      ; 2.512      ;
; -2.530 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.487      ; 2.781      ;
; -2.526 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.381      ; 2.458      ;
; -2.493 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.344      ; 2.388      ;
; -2.389 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.727      ; 2.225      ;
; -2.370 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.487      ; 2.621      ;
; -2.256 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.488      ; 2.506      ;
; -2.231 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.473      ; 2.288      ;
; -2.218 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.658      ; 2.580      ;
; -2.214 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.510      ; 2.308      ;
; -2.197 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.510      ; 2.291      ;
; -2.180 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; rst         ; 0.500        ; -0.261     ; 1.356      ;
; -2.162 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.512      ; 2.246      ;
; -2.134 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.658      ; 2.496      ;
; -2.120 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.641      ; 2.529      ;
; -2.111 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.621      ; 2.436      ;
; -2.099 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.473      ; 2.156      ;
; -2.091 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 1.305      ; 2.621      ;
; -2.058 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 1.305      ; 2.588      ;
; -2.056 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.525      ; 2.343      ;
; -1.999 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.621      ; 2.324      ;
; -1.943 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.488      ; 2.193      ;
; -1.923 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 1.305      ; 2.779      ;
; -1.901 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.678      ; 2.347      ;
; -1.808 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.641      ; 2.217      ;
; -1.745 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 1.305      ; 2.601      ;
; -1.692 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.524      ; 1.980      ;
; -1.673 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.525      ; 1.960      ;
; -1.656 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 1.306      ; 2.538      ;
; -1.519 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.678      ; 1.965      ;
; -1.364 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 1.306      ; 2.246      ;
; -1.097 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; rst         ; 0.500        ; 1.552      ; 2.332      ;
; -1.093 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; rst         ; 0.500        ; 1.555      ; 2.331      ;
; -1.023 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; rst         ; 0.500        ; 1.554      ; 2.268      ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Mclk'                                                                                                                                                                                      ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.103 ; counter:U1|Q[2] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 2.021      ;
; -1.017 ; counter:U1|Q[1] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.935      ;
; -1.012 ; counter:U1|Q[0] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.930      ;
; -0.981 ; counter:U1|Q[0] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.899      ;
; -0.977 ; counter:U1|Q[1] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.895      ;
; -0.971 ; counter:U1|Q[2] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.889      ;
; -0.971 ; counter:U1|Q[4] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.889      ;
; -0.952 ; counter:U1|Q[2] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.870      ;
; -0.885 ; counter:U1|Q[1] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.803      ;
; -0.881 ; counter:U1|Q[3] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.799      ;
; -0.880 ; counter:U1|Q[0] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.798      ;
; -0.850 ; counter:U1|Q[3] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.768      ;
; -0.849 ; counter:U1|Q[0] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.767      ;
; -0.845 ; counter:U1|Q[1] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.763      ;
; -0.839 ; counter:U1|Q[2] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.757      ;
; -0.839 ; counter:U1|Q[4] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.757      ;
; -0.836 ; counter:U1|Q[6] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.754      ;
; -0.820 ; counter:U1|Q[4] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.738      ;
; -0.820 ; counter:U1|Q[2] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.738      ;
; -0.753 ; counter:U1|Q[1] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.671      ;
; -0.749 ; counter:U1|Q[5] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.667      ;
; -0.749 ; counter:U1|Q[3] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.667      ;
; -0.748 ; counter:U1|Q[0] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.666      ;
; -0.718 ; counter:U1|Q[5] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.636      ;
; -0.718 ; counter:U1|Q[3] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.636      ;
; -0.717 ; counter:U1|Q[0] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.635      ;
; -0.713 ; counter:U1|Q[1] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.631      ;
; -0.396 ; counter:U1|Q[0] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.131      ;
; -0.392 ; counter:U1|Q[6] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.127      ;
; -0.391 ; counter:U1|Q[1] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.126      ;
; -0.366 ; counter:U1|Q[2] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.101      ;
; -0.356 ; counter:U1|Q[7] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.091      ;
; -0.353 ; counter:U1|Q[3] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.088      ;
; -0.351 ; counter:U1|Q[5] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.086      ;
; -0.349 ; counter:U1|Q[4] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.197      ; 1.084      ;
; -0.242 ; counter:U1|Q[1] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.160      ;
; -0.236 ; counter:U1|Q[5] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.154      ;
; -0.236 ; counter:U1|Q[3] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.154      ;
; -0.235 ; counter:U1|Q[0] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.153      ;
; -0.217 ; counter:U1|Q[4] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.135      ;
; -0.217 ; counter:U1|Q[2] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.135      ;
; -0.214 ; counter:U1|Q[6] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 1.132      ;
; 0.098  ; counter:U1|Q[7] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 0.820      ;
; 0.153  ; counter:U1|Q[0] ; counter:U1|Q[0]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.080     ; 0.765      ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Pclk'                                                                                                                    ;
+--------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.213 ; MPU:U3|ControlUnit:U0|Done ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.640      ; 1.143      ;
; -0.044 ; MPU:U3|ControlUnit:U0|Done ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.640      ; 1.312      ;
; 0.025  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.334      ; 1.075      ;
; 0.025  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.334      ; 1.075      ;
; 0.025  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.334      ; 1.075      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg0|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg0|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; MPU:U3|regn:Reg0|Q[1]      ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.440  ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|upcount:U1|Count[1] ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.669      ;
; 0.445  ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|upcount:U1|Count[0] ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.674      ;
; 0.634  ; MPU:U3|regn:G|Q[4]         ; MPU:U3|regn:A|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.901      ;
; 0.634  ; MPU:U3|regn:G|Q[2]         ; MPU:U3|regn:A|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 0.901      ;
; 0.679  ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|upcount:U1|Count[1] ; Pclk                        ; Pclk        ; 0.000        ; 0.048      ; 0.913      ;
; 0.791  ; MPU:U3|regn:G|Q[11]        ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.057      ;
; 0.796  ; MPU:U3|regn:G|Q[9]         ; MPU:U3|regn:Reg0|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.063      ;
; 0.797  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.064      ;
; 0.797  ; MPU:U3|regn:G|Q[0]         ; MPU:U3|regn:A|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.064      ;
; 0.798  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg4|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.065      ;
; 0.808  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[1]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.075      ;
; 0.834  ; MPU:U3|regn:G|Q[1]         ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.100      ;
; 0.845  ; MPU:U3|regn:G|Q[7]         ; MPU:U3|regn:Reg0|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.112      ;
; 0.848  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.115      ;
; 0.887  ; MPU:U3|regn:Reg0|Q[2]      ; MPU:U3|regn:A|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.082      ; 1.155      ;
; 0.887  ; MPU:U3|regn:Reg0|Q[4]      ; MPU:U3|regn:A|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.082      ; 1.155      ;
; 0.890  ; MPU:U3|regn:Reg0|Q[0]      ; MPU:U3|regn:A|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.082      ; 1.158      ;
; 0.961  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:A|Q[15]        ; Pclk                        ; Pclk        ; 0.000        ; 0.079      ; 1.226      ;
; 0.972  ; MPU:U3|regn:Reg0|Q[1]      ; MPU:U3|regn:Reg7|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.239      ;
; 0.978  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg7|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.245      ;
; 1.029  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.410      ; 1.155      ;
; 1.029  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.410      ; 1.155      ;
; 1.029  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.410      ; 1.155      ;
; 1.029  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.410      ; 1.155      ;
; 1.029  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.410      ; 1.155      ;
; 1.029  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.410      ; 1.155      ;
; 1.045  ; MPU:U3|regn:A|Q[9]         ; MPU:U3|regn:G|Q[9]         ; Pclk                        ; Pclk        ; 0.000        ; 0.086      ; 1.317      ;
; 1.049  ; MPU:U3|regn:G|Q[15]        ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.078      ; 1.313      ;
; 1.057  ; MPU:U3|regn:A|Q[15]        ; MPU:U3|regn:G|Q[15]        ; Pclk                        ; Pclk        ; 0.000        ; 0.086      ; 1.329      ;
; 1.078  ; MPU:U3|regn:Reg7|Q[13]     ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.345      ;
; 1.080  ; MPU:U3|regn:Reg7|Q[3]      ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.347      ;
; 1.084  ; MPU:U3|regn:A|Q[11]        ; MPU:U3|regn:G|Q[11]        ; Pclk                        ; Pclk        ; 0.000        ; 0.076      ; 1.346      ;
; 1.084  ; MPU:U3|regn:G|Q[3]         ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.079      ; 1.349      ;
; 1.085  ; MPU:U3|regn:G|Q[10]        ; MPU:U3|regn:A|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.352      ;
; 1.095  ; MPU:U3|regn:A|Q[10]        ; MPU:U3|regn:G|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.362      ;
; 1.099  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg6|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.365      ;
; 1.104  ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg6|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.370      ;
; 1.125  ; MPU:U3|regn:G|Q[5]         ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.079      ; 1.390      ;
; 1.125  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[8]        ; rst                         ; Pclk        ; -0.500       ; 0.224      ; 1.075      ;
; 1.125  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[7]        ; rst                         ; Pclk        ; -0.500       ; 0.224      ; 1.075      ;
; 1.125  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[6]        ; rst                         ; Pclk        ; -0.500       ; 0.224      ; 1.075      ;
; 1.126  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.393      ;
; 1.130  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg7|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.397      ;
; 1.131  ; MPU:U3|regn:G|Q[12]        ; MPU:U3|regn:A|Q[12]        ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.398      ;
; 1.131  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[5]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.398      ;
; 1.133  ; MPU:U3|regn:G|Q[14]        ; MPU:U3|regn:A|Q[14]        ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.400      ;
; 1.138  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.405      ;
; 1.139  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg5|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.405      ;
; 1.140  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg3|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.079      ; 1.405      ;
; 1.141  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg7|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.408      ;
; 1.143  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.410      ;
; 1.151  ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg5|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.417      ;
; 1.158  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg4|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.425      ;
; 1.164  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[1]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.431      ;
; 1.167  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg6|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.079      ; 1.432      ;
; 1.168  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg5|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.079      ; 1.433      ;
; 1.171  ; MPU:U3|regn:G|Q[6]         ; MPU:U3|regn:A|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.437      ;
; 1.176  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg5|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.082      ; 1.444      ;
; 1.177  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg6|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.082      ; 1.445      ;
; 1.178  ; MPU:U3|regn:Reg0|Q[10]     ; MPU:U3|regn:A|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.445      ;
; 1.184  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg3|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.078      ; 1.448      ;
; 1.184  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg7|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.078      ; 1.448      ;
; 1.192  ; MPU:U3|regn:Reg0|Q[14]     ; MPU:U3|regn:A|Q[14]        ; Pclk                        ; Pclk        ; 0.000        ; 0.082      ; 1.460      ;
; 1.202  ; MPU:U3|regn:Reg0|Q[6]      ; MPU:U3|regn:A|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.469      ;
; 1.203  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:A|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.076      ; 1.465      ;
; 1.205  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg3|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.077      ; 1.468      ;
; 1.205  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:A|Q[13]        ; Pclk                        ; Pclk        ; 0.000        ; 0.077      ; 1.468      ;
; 1.208  ; MPU:U3|regn:Reg0|Q[12]     ; MPU:U3|regn:A|Q[12]        ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.475      ;
; 1.211  ; MPU:U3|regn:Reg7|Q[5]      ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.478      ;
; 1.213  ; MPU:U3|regn:Reg7|Q[11]     ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.480      ;
; 1.213  ; MPU:U3|regn:Reg7|Q[1]      ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.480      ;
; 1.232  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg2|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.499      ;
; 1.252  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.519      ;
; 1.258  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.524      ;
; 1.264  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.531      ;
; 1.264  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.531      ;
; 1.269  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[5]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.536      ;
; 1.278  ; MPU:U3|regn:A|Q[2]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.545      ;
; 1.285  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg6|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.551      ;
; 1.290  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.557      ;
; 1.291  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg6|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.557      ;
; 1.318  ; MPU:U3|regn:G|Q[13]        ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.584      ;
; 1.325  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg3|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.078      ; 1.589      ;
; 1.326  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg5|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.592      ;
; 1.334  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg5|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.080      ; 1.600      ;
; 1.334  ; MPU:U3|regn:Reg0|Q[8]      ; MPU:U3|regn:A|Q[8]         ; Pclk                        ; Pclk        ; 0.000        ; 0.081      ; 1.601      ;
; 1.345  ; MPU:U3|regn:A|Q[13]        ; MPU:U3|regn:G|Q[13]        ; Pclk                        ; Pclk        ; 0.000        ; 0.086      ; 1.617      ;
+--------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Mclk'                                                                                                                                                                                      ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; counter:U1|Q[0] ; counter:U1|Q[0]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.674      ;
; 0.442 ; counter:U1|Q[7] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.708      ;
; 0.657 ; counter:U1|Q[6] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.923      ;
; 0.659 ; counter:U1|Q[4] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; counter:U1|Q[2] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.925      ;
; 0.663 ; counter:U1|Q[5] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.929      ;
; 0.663 ; counter:U1|Q[3] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.929      ;
; 0.676 ; counter:U1|Q[1] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.942      ;
; 0.676 ; counter:U1|Q[0] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 0.942      ;
; 0.918 ; counter:U1|Q[4] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.015      ;
; 0.920 ; counter:U1|Q[3] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.017      ;
; 0.920 ; counter:U1|Q[5] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.017      ;
; 0.923 ; counter:U1|Q[7] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.020      ;
; 0.933 ; counter:U1|Q[2] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.030      ;
; 0.958 ; counter:U1|Q[6] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.055      ;
; 0.962 ; counter:U1|Q[1] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.059      ;
; 0.966 ; counter:U1|Q[0] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.355      ; 1.063      ;
; 0.975 ; counter:U1|Q[6] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; counter:U1|Q[4] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; counter:U1|Q[2] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.242      ;
; 0.986 ; counter:U1|Q[1] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.252      ;
; 0.989 ; counter:U1|Q[0] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; counter:U1|Q[5] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; counter:U1|Q[3] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.256      ;
; 0.991 ; counter:U1|Q[1] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.257      ;
; 0.994 ; counter:U1|Q[0] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.260      ;
; 0.995 ; counter:U1|Q[5] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.261      ;
; 0.995 ; counter:U1|Q[3] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.261      ;
; 1.097 ; counter:U1|Q[4] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; counter:U1|Q[2] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.363      ;
; 1.102 ; counter:U1|Q[4] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; counter:U1|Q[2] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.368      ;
; 1.112 ; counter:U1|Q[1] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.378      ;
; 1.115 ; counter:U1|Q[0] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; counter:U1|Q[3] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.382      ;
; 1.117 ; counter:U1|Q[1] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.383      ;
; 1.120 ; counter:U1|Q[0] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.386      ;
; 1.121 ; counter:U1|Q[3] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.387      ;
; 1.223 ; counter:U1|Q[2] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.489      ;
; 1.228 ; counter:U1|Q[2] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.494      ;
; 1.238 ; counter:U1|Q[1] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.504      ;
; 1.241 ; counter:U1|Q[0] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.507      ;
; 1.243 ; counter:U1|Q[1] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.509      ;
; 1.246 ; counter:U1|Q[0] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.080      ; 1.512      ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst'                                                                                                              ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.750 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; rst         ; -0.500       ; 1.851      ; 2.141      ;
; 0.825 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; rst         ; -0.500       ; 1.848      ; 2.213      ;
; 0.827 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; rst         ; -0.500       ; 1.851      ; 2.218      ;
; 0.971 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 1.568      ; 2.079      ;
; 1.240 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 1.567      ; 2.347      ;
; 1.245 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 1.567      ; 2.352      ;
; 1.270 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.990      ; 1.800      ;
; 1.284 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 1.568      ; 2.392      ;
; 1.339 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 1.567      ; 2.446      ;
; 1.387 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 1.048      ; 1.975      ;
; 1.427 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.830      ; 1.797      ;
; 1.470 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.829      ; 1.839      ;
; 1.518 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 1.567      ; 2.625      ;
; 1.566 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.933      ; 2.039      ;
; 1.568 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.955      ; 2.063      ;
; 1.569 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 1.013      ; 2.122      ;
; 1.599 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 1.048      ; 2.187      ;
; 1.602 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.990      ; 2.132      ;
; 1.663 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; rst         ; -0.500       ; 0.085      ; 1.288      ;
; 1.687 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.933      ; 2.160      ;
; 1.702 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.816      ; 2.058      ;
; 1.738 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.795      ; 2.073      ;
; 1.739 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.830      ; 2.109      ;
; 1.744 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.779      ; 2.063      ;
; 1.755 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.968      ; 2.263      ;
; 1.764 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.814      ; 2.118      ;
; 1.765 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.968      ; 2.273      ;
; 1.779 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.955      ; 2.274      ;
; 1.787 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.814      ; 2.141      ;
; 1.812 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 1.013      ; 2.365      ;
; 1.816 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 1.048      ; 2.404      ;
; 1.821 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.779      ; 2.140      ;
; 1.951 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.795      ; 2.286      ;
; 1.992 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 0.645      ; 2.177      ;
; 2.014 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 0.680      ; 2.234      ;
; 2.027 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 0.645      ; 2.212      ;
; 2.050 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 0.680      ; 2.270      ;
; 2.083 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 0.681      ; 2.304      ;
; 2.147 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.794      ; 2.481      ;
; 2.157 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.781      ; 2.478      ;
; 2.239 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.816      ; 2.595      ;
; 2.270 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.816      ; 2.626      ;
; 2.271 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.794      ; 2.605      ;
; 2.289 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.829      ; 2.658      ;
; 2.304 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.781      ; 2.625      ;
; 2.327 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.829      ; 2.696      ;
; 2.373 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 0.646      ; 2.559      ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MPU:U3|ControlUnit:U0|Enrun'                                                                                                      ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.899 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.650      ; 2.079      ;
; 2.168 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.649      ; 2.347      ;
; 2.173 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.649      ; 2.352      ;
; 2.199 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.412      ; 2.141      ;
; 2.212 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.650      ; 2.392      ;
; 2.267 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.649      ; 2.446      ;
; 2.274 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.409      ; 2.213      ;
; 2.276 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.412      ; 2.218      ;
; 2.446 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.649      ; 2.625      ;
; 2.609 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.339     ; 1.800      ;
; 2.726 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.281     ; 1.975      ;
; 2.766 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.499     ; 1.797      ;
; 2.797 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.039     ; 1.288      ;
; 2.809 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.500     ; 1.839      ;
; 2.905 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.396     ; 2.039      ;
; 2.907 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.374     ; 2.063      ;
; 2.908 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.388     ; 1.050      ;
; 2.908 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.316     ; 2.122      ;
; 2.920 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.273     ; 2.177      ;
; 2.938 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.281     ; 2.187      ;
; 2.941 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.339     ; 2.132      ;
; 2.942 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.238     ; 2.234      ;
; 2.955 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.273     ; 2.212      ;
; 2.978 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.238     ; 2.270      ;
; 3.011 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.237     ; 2.304      ;
; 3.026 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.396     ; 2.160      ;
; 3.026 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.388     ; 1.168      ;
; 3.041 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.513     ; 2.058      ;
; 3.070 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.353     ; 1.247      ;
; 3.077 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.534     ; 2.073      ;
; 3.078 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.499     ; 2.109      ;
; 3.081 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.353     ; 1.258      ;
; 3.083 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.550     ; 2.063      ;
; 3.094 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.361     ; 2.263      ;
; 3.103 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.515     ; 2.118      ;
; 3.104 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.361     ; 2.273      ;
; 3.118 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.374     ; 2.274      ;
; 3.126 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.515     ; 2.141      ;
; 3.151 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.316     ; 2.365      ;
; 3.155 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.281     ; 2.404      ;
; 3.160 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.550     ; 2.140      ;
; 3.290 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.534     ; 2.286      ;
; 3.301 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.272     ; 2.559      ;
; 3.486 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.535     ; 2.481      ;
; 3.496 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.548     ; 2.478      ;
; 3.578 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.513     ; 2.595      ;
; 3.609 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.513     ; 2.626      ;
; 3.610 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.535     ; 2.605      ;
; 3.628 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.500     ; 2.658      ;
; 3.643 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.548     ; 2.625      ;
; 3.666 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.500     ; 2.696      ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MPU:U3|ControlUnit:U0|Enrun'                                                                         ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.670 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 2.386      ; 3.380      ;
; -1.326 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 1.000        ; 2.386      ; 3.536      ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Pclk'                                                                           ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.083 ; rst       ; MPU:U3|regn:IR|Q[5]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:IR|Q[4]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:IR|Q[3]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:IR|Q[2]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:IR|Q[0]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:IR|Q[1]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[0]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[0]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[1]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[1]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[2]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[2]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[3]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[3]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[4]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[4]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[5]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; 2.948      ; 3.343      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg3|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[7]     ; rst          ; Pclk        ; 0.500        ; 2.942      ; 3.337      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg3|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[9]     ; rst          ; Pclk        ; 0.500        ; 2.942      ; 3.337      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[9]     ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[10] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[10] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[10] ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[10]    ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[11] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[11] ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg3|Q[11] ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[11] ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[11] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[11]    ; rst          ; Pclk        ; 0.500        ; 2.952      ; 3.347      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[11]    ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[12] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[12] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[12] ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[12]    ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg3|Q[13] ; rst          ; Pclk        ; 0.500        ; 2.942      ; 3.337      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[13] ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[13] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[13] ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[13] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[13]    ; rst          ; Pclk        ; 0.500        ; 2.942      ; 3.337      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[13]    ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[14] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[14] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg0|Q[14] ; rst          ; Pclk        ; 0.500        ; 2.946      ; 3.341      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[14]    ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg3|Q[15] ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg5|Q[15] ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg7|Q[15] ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.339      ;
; 0.083 ; rst       ; MPU:U3|regn:Reg6|Q[15] ; rst          ; Pclk        ; 0.500        ; 2.945      ; 3.340      ;
; 0.083 ; rst       ; MPU:U3|regn:A|Q[15]    ; rst          ; Pclk        ; 0.500        ; 2.942      ; 3.337      ;
; 0.083 ; rst       ; MPU:U3|regn:G|Q[15]    ; rst          ; Pclk        ; 0.500        ; 2.947      ; 3.342      ;
; 0.084 ; rst       ; MPU:U3|regn:Reg4|Q[15] ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.338      ;
; 0.084 ; rst       ; MPU:U3|regn:Reg0|Q[15] ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.338      ;
; 0.086 ; rst       ; MPU:U3|regn:Reg1|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.336      ;
; 0.086 ; rst       ; MPU:U3|regn:Reg2|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.943      ; 3.335      ;
; 0.086 ; rst       ; MPU:U3|regn:Reg4|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.944      ; 3.336      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Mclk'                                                                    ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.240 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 0.500        ; 3.043      ; 3.281      ;
; 0.677 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
; 0.677 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 1.000        ; 3.043      ; 3.344      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Pclk'                                                                                 ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.123 ; rst       ; MPU:U3|upcount:U1|Count[0] ; rst          ; Pclk        ; 0.000        ; 4.026      ; 3.129      ;
; -1.123 ; rst       ; MPU:U3|upcount:U1|Count[1] ; rst          ; Pclk        ; 0.000        ; 4.026      ; 3.129      ;
; -1.086 ; rst       ; MPU:U3|regn:IR|Q[8]        ; rst          ; Pclk        ; 0.000        ; 3.989      ; 3.129      ;
; -1.086 ; rst       ; MPU:U3|regn:IR|Q[7]        ; rst          ; Pclk        ; 0.000        ; 3.989      ; 3.129      ;
; -1.086 ; rst       ; MPU:U3|regn:IR|Q[6]        ; rst          ; Pclk        ; 0.000        ; 3.989      ; 3.129      ;
; -0.552 ; rst       ; MPU:U3|upcount:U1|Count[0] ; rst          ; Pclk        ; -0.500       ; 4.026      ; 3.200      ;
; -0.552 ; rst       ; MPU:U3|upcount:U1|Count[1] ; rst          ; Pclk        ; -0.500       ; 4.026      ; 3.200      ;
; -0.515 ; rst       ; MPU:U3|regn:IR|Q[8]        ; rst          ; Pclk        ; -0.500       ; 3.989      ; 3.200      ;
; -0.515 ; rst       ; MPU:U3|regn:IR|Q[7]        ; rst          ; Pclk        ; -0.500       ; 3.989      ; 3.200      ;
; -0.515 ; rst       ; MPU:U3|regn:IR|Q[6]        ; rst          ; Pclk        ; -0.500       ; 3.989      ; 3.200      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[0]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[0]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[0]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[0]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg5|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[2]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[2]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[2]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[2]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[3]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[3]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[3]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[3]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[4]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[4]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[4]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[4]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[5]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[5]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[5]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[5]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg1|Q[6]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg3|Q[6]      ; rst          ; Pclk        ; 0.000        ; 3.057      ; 3.119      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[6]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg2|Q[6]      ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg5|Q[6]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:A|Q[6]         ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg5|Q[8]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:A|Q[8]         ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg5|Q[10]     ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:A|Q[10]        ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg5|Q[12]     ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:A|Q[12]        ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg4|Q[13]     ; rst          ; Pclk        ; 0.000        ; 3.058      ; 3.120      ;
; -0.164 ; rst       ; MPU:U3|regn:Reg5|Q[14]     ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.164 ; rst       ; MPU:U3|regn:A|Q[14]        ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.121      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[7]      ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[7]      ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[7]      ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[8]      ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg3|Q[8]      ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[8]      ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[8]      ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[9]      ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[9]      ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[9]      ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg3|Q[10]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[10]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[10]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[10]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[11]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[11]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[11]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[12]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg3|Q[12]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[12]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[12]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[13]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[13]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[14]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg3|Q[14]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg4|Q[14]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[14]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg1|Q[15]     ; rst          ; Pclk        ; 0.000        ; 3.056      ; 3.119      ;
; -0.163 ; rst       ; MPU:U3|regn:Reg2|Q[15]     ; rst          ; Pclk        ; 0.000        ; 3.055      ; 3.118      ;
; -0.162 ; rst       ; MPU:U3|regn:IR|Q[5]        ; rst          ; Pclk        ; 0.000        ; 3.065      ; 3.129      ;
; -0.162 ; rst       ; MPU:U3|regn:IR|Q[4]        ; rst          ; Pclk        ; 0.000        ; 3.065      ; 3.129      ;
; -0.162 ; rst       ; MPU:U3|regn:IR|Q[3]        ; rst          ; Pclk        ; 0.000        ; 3.065      ; 3.129      ;
; -0.162 ; rst       ; MPU:U3|regn:IR|Q[2]        ; rst          ; Pclk        ; 0.000        ; 3.065      ; 3.129      ;
; -0.162 ; rst       ; MPU:U3|regn:IR|Q[0]        ; rst          ; Pclk        ; 0.000        ; 3.065      ; 3.129      ;
; -0.162 ; rst       ; MPU:U3|regn:IR|Q[1]        ; rst          ; Pclk        ; 0.000        ; 3.065      ; 3.129      ;
; -0.162 ; rst       ; MPU:U3|regn:Reg0|Q[0]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.123      ;
; -0.162 ; rst       ; MPU:U3|regn:A|Q[0]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:G|Q[0]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:Reg7|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.123      ;
; -0.162 ; rst       ; MPU:U3|regn:Reg0|Q[1]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.123      ;
; -0.162 ; rst       ; MPU:U3|regn:A|Q[1]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:G|Q[1]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:Reg0|Q[2]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.123      ;
; -0.162 ; rst       ; MPU:U3|regn:A|Q[2]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:G|Q[2]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:A|Q[3]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:G|Q[3]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:Reg0|Q[4]      ; rst          ; Pclk        ; 0.000        ; 3.059      ; 3.123      ;
; -0.162 ; rst       ; MPU:U3|regn:A|Q[4]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
; -0.162 ; rst       ; MPU:U3|regn:G|Q[4]         ; rst          ; Pclk        ; 0.000        ; 3.060      ; 3.124      ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Mclk'                                                                      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.185 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; -0.185 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 0.000        ; 3.155      ; 3.196      ;
; 0.246  ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
; 0.246  ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; -0.500       ; 3.155      ; 3.127      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MPU:U3|ControlUnit:U0|Enrun'                                                                         ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.910 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 0.000        ; 2.486      ; 3.426      ;
; 1.255 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 2.486      ; 3.271      ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 153.61 MHz ; 153.61 MHz      ; Pclk       ;                                                               ;
; 531.63 MHz ; 250.0 MHz       ; Mclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -8.085 ; -1078.323     ;
; MPU:U3|ControlUnit:U0|Enrun ; -3.801 ; -47.637       ;
; rst                         ; -2.609 ; -28.043       ;
; Mclk                        ; -0.881 ; -4.728        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -0.213 ; -0.276        ;
; Mclk                        ; 0.365  ; 0.000         ;
; rst                         ; 0.718  ; 0.000         ;
; MPU:U3|ControlUnit:U0|Enrun ; 1.813  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; MPU:U3|ControlUnit:U0|Enrun ; -1.526 ; -1.526        ;
; Pclk                        ; 0.152  ; 0.000         ;
; Mclk                        ; 0.255  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                 ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -1.041 ; -31.296       ;
; Mclk                        ; -0.182 ; -1.456        ;
; MPU:U3|ControlUnit:U0|Enrun ; 0.939  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -3.000 ; -222.735      ;
; Mclk                        ; -3.000 ; -18.578       ;
; rst                         ; -3.000 ; -3.000        ;
; MPU:U3|ControlUnit:U0|Enrun ; 0.335  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Pclk'                                                                                                                         ;
+--------+-------------------------------------+------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------+-----------------------------+-------------+--------------+------------+------------+
; -8.085 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.828      ;
; -8.048 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 7.119      ;
; -7.969 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.712      ;
; -7.940 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.683      ;
; -7.932 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 7.003      ;
; -7.903 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.975      ;
; -7.903 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.974      ;
; -7.853 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.596      ;
; -7.824 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.567      ;
; -7.816 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.887      ;
; -7.787 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.859      ;
; -7.787 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.858      ;
; -7.758 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.830      ;
; -7.737 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.480      ;
; -7.708 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.451      ;
; -7.700 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.771      ;
; -7.671 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.743      ;
; -7.671 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.742      ;
; -7.669 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[15]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.741      ;
; -7.642 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.714      ;
; -7.621 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.364      ;
; -7.592 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.335      ;
; -7.584 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.655      ;
; -7.555 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.627      ;
; -7.555 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.626      ;
; -7.553 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[13]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.625      ;
; -7.526 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.598      ;
; -7.524 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[14]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.596      ;
; -7.505 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.248      ;
; -7.476 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.219      ;
; -7.468 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.539      ;
; -7.439 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.511      ;
; -7.439 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.510      ;
; -7.437 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[11]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.509      ;
; -7.410 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.482      ;
; -7.408 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[12]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.480      ;
; -7.323 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.395      ;
; -7.321 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[9]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.393      ;
; -7.294 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.366      ;
; -7.292 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[10]    ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.364      ;
; -7.268 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.011      ;
; -7.259 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 6.002      ;
; -7.222 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.293      ;
; -7.216 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[3]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 5.959      ;
; -7.205 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[7]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.277      ;
; -7.202 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.942      ;
; -7.202 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.942      ;
; -7.187 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[4]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 5.930      ;
; -7.176 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[8]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.248      ;
; -7.149 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.411     ; 6.217      ;
; -7.149 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.411     ; 6.217      ;
; -7.147 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[15]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.517     ; 7.119      ;
; -7.101 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 5.844      ;
; -7.100 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[1]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 5.843      ;
; -7.099 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg3|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.839      ;
; -7.097 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.837      ;
; -7.089 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[5]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.161      ;
; -7.082 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.824      ;
; -7.081 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.823      ;
; -7.077 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.148      ;
; -7.077 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg0|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.149      ;
; -7.071 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg2|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.738     ; 5.812      ;
; -7.071 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[2]     ; rst                         ; Pclk        ; 0.500        ; -1.736     ; 5.814      ;
; -7.070 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.738     ; 5.811      ;
; -7.069 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.809      ;
; -7.069 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.809      ;
; -7.065 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.807      ;
; -7.062 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.804      ;
; -7.062 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg3|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.411     ; 6.130      ;
; -7.061 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.803      ;
; -7.060 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[6]     ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.132      ;
; -7.060 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.411     ; 6.128      ;
; -7.059 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.738     ; 5.800      ;
; -7.048 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.119      ;
; -7.032 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.411     ; 6.100      ;
; -7.032 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[11] ; rst                         ; Pclk        ; 0.500        ; -1.411     ; 6.100      ;
; -7.031 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[13]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.517     ; 7.003      ;
; -7.029 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.409     ; 6.099      ;
; -7.028 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.409     ; 6.098      ;
; -7.025 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[3]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.096      ;
; -7.023 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg1|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.410     ; 6.092      ;
; -7.023 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg4|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.410     ; 6.092      ;
; -7.022 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.410     ; 6.091      ;
; -7.012 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.409     ; 6.082      ;
; -7.009 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.409     ; 6.079      ;
; -7.008 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[14] ; rst                         ; Pclk        ; 0.500        ; -1.409     ; 6.078      ;
; -7.002 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[14]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.517     ; 6.974      ;
; -7.002 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[15]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.516     ; 6.975      ;
; -6.996 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[4]     ; rst                         ; Pclk        ; 0.500        ; -1.408     ; 6.067      ;
; -6.943 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg0|Q[0]  ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 6.015      ;
; -6.922 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg0|Q[12] ; rst                         ; Pclk        ; 0.500        ; -1.407     ; 5.994      ;
; -6.921 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[10] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.663      ;
; -6.919 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[10] ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.661      ;
; -6.917 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.659      ;
; -6.917 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[8]  ; rst                         ; Pclk        ; 0.500        ; -1.737     ; 5.659      ;
; -6.917 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg3|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.410     ; 5.986      ;
; -6.915 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg1|Q[4]  ; rst                         ; Pclk        ; 0.500        ; -1.410     ; 5.984      ;
; -6.915 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[11]    ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; 0.500        ; -0.517     ; 6.887      ;
; -6.912 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[10] ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.652      ;
; -6.911 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[10] ; rst                         ; Pclk        ; 0.500        ; -1.739     ; 5.651      ;
+--------+-------------------------------------+------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MPU:U3|ControlUnit:U0|Enrun'                                                                                                       ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -3.801 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.643     ; 2.411      ;
; -3.757 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.804     ; 2.620      ;
; -3.725 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.611     ; 2.367      ;
; -3.716 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.798     ; 2.747      ;
; -3.696 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.836     ; 2.527      ;
; -3.663 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.804     ; 2.526      ;
; -3.640 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.798     ; 2.671      ;
; -3.604 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.836     ; 2.435      ;
; -3.568 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.611     ; 2.210      ;
; -3.560 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.643     ; 2.170      ;
; -3.536 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.830     ; 2.535      ;
; -3.484 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.600     ; 2.553      ;
; -3.442 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.569     ; 2.199      ;
; -3.419 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.830     ; 2.418      ;
; -3.410 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.601     ; 2.135      ;
; -3.394 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.611     ; 2.036      ;
; -3.362 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.496     ; 1.292      ;
; -3.324 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.496     ; 1.254      ;
; -3.300 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.829     ; 2.298      ;
; -3.267 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.528     ; 1.165      ;
; -3.255 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.669     ; 2.364      ;
; -3.251 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.807     ; 2.122      ;
; -3.214 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.839     ; 2.053      ;
; -3.212 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.568     ; 2.313      ;
; -3.191 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.807     ; 2.062      ;
; -3.178 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.689     ; 2.322      ;
; -3.172 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.569     ; 2.251      ;
; -3.172 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.839     ; 2.011      ;
; -3.168 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.804     ; 2.031      ;
; -3.159 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.701     ; 2.236      ;
; -3.147 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.669     ; 2.256      ;
; -3.139 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.601     ; 2.186      ;
; -3.126 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.528     ; 1.024      ;
; -3.124 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.797     ; 2.154      ;
; -3.054 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.701     ; 2.131      ;
; -3.044 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.829     ; 2.042      ;
; -3.004 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -1.304     ; 1.242      ;
; -2.943 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.657     ; 2.119      ;
; -2.925 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.689     ; 2.069      ;
; -2.802 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.798     ; 1.833      ;
; -2.785 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.283      ; 2.394      ;
; -2.782 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.797     ; 1.812      ;
; -2.744 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.283      ; 2.353      ;
; -2.652 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.283      ; 2.583      ;
; -2.645 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.657     ; 1.821      ;
; -2.433 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.283      ; 2.364      ;
; -2.370 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.284      ; 2.323      ;
; -2.334 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.081      ; 2.168      ;
; -2.316 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.078      ; 2.155      ;
; -2.265 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.080      ; 2.115      ;
; -2.124 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.284      ; 2.077      ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst'                                                                                                               ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.609 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.285      ; 2.553      ;
; -2.571 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.597      ; 2.411      ;
; -2.567 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.316      ; 2.199      ;
; -2.535 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.284      ; 2.135      ;
; -2.527 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.436      ; 2.620      ;
; -2.495 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.629      ; 2.367      ;
; -2.486 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.442      ; 2.747      ;
; -2.466 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.404      ; 2.527      ;
; -2.433 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.436      ; 2.526      ;
; -2.410 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.442      ; 2.671      ;
; -2.374 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.404      ; 2.435      ;
; -2.338 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.629      ; 2.210      ;
; -2.337 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.317      ; 2.313      ;
; -2.330 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.597      ; 2.170      ;
; -2.306 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.410      ; 2.535      ;
; -2.297 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.316      ; 2.251      ;
; -2.264 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.284      ; 2.186      ;
; -2.189 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.410      ; 2.418      ;
; -2.164 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.629      ; 2.036      ;
; -2.070 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.411      ; 2.298      ;
; -2.025 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.571      ; 2.364      ;
; -2.021 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.433      ; 2.122      ;
; -1.984 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.401      ; 2.053      ;
; -1.961 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.433      ; 2.062      ;
; -1.948 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.551      ; 2.322      ;
; -1.942 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.401      ; 2.011      ;
; -1.938 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.436      ; 2.031      ;
; -1.929 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.539      ; 2.236      ;
; -1.917 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.571      ; 2.256      ;
; -1.916 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; rst         ; 0.500        ; -0.206     ; 1.242      ;
; -1.910 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 1.168      ; 2.394      ;
; -1.894 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.443      ; 2.154      ;
; -1.869 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 1.168      ; 2.353      ;
; -1.824 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.539      ; 2.131      ;
; -1.814 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.411      ; 2.042      ;
; -1.777 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 1.168      ; 2.583      ;
; -1.713 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.583      ; 2.119      ;
; -1.695 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.551      ; 2.069      ;
; -1.572 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.442      ; 1.833      ;
; -1.558 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 1.168      ; 2.364      ;
; -1.552 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.443      ; 1.812      ;
; -1.495 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 1.169      ; 2.323      ;
; -1.415 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.583      ; 1.821      ;
; -1.249 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 1.169      ; 2.077      ;
; -1.031 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; rst         ; 0.500        ; 1.394      ; 2.168      ;
; -1.013 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; rst         ; 0.500        ; 1.391      ; 2.155      ;
; -0.962 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; rst         ; 0.500        ; 1.393      ; 2.115      ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Mclk'                                                                                                                                                                                       ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.881 ; counter:U1|Q[2] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.808      ;
; -0.807 ; counter:U1|Q[1] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.734      ;
; -0.801 ; counter:U1|Q[0] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.728      ;
; -0.783 ; counter:U1|Q[0] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.710      ;
; -0.779 ; counter:U1|Q[1] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.706      ;
; -0.765 ; counter:U1|Q[2] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.692      ;
; -0.765 ; counter:U1|Q[4] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.692      ;
; -0.736 ; counter:U1|Q[2] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.663      ;
; -0.691 ; counter:U1|Q[1] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.618      ;
; -0.686 ; counter:U1|Q[3] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.613      ;
; -0.685 ; counter:U1|Q[0] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.612      ;
; -0.668 ; counter:U1|Q[3] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.595      ;
; -0.667 ; counter:U1|Q[0] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.594      ;
; -0.663 ; counter:U1|Q[1] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.590      ;
; -0.649 ; counter:U1|Q[2] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.576      ;
; -0.649 ; counter:U1|Q[4] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.576      ;
; -0.645 ; counter:U1|Q[6] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.572      ;
; -0.620 ; counter:U1|Q[4] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.547      ;
; -0.620 ; counter:U1|Q[2] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.547      ;
; -0.575 ; counter:U1|Q[1] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.502      ;
; -0.570 ; counter:U1|Q[5] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.497      ;
; -0.570 ; counter:U1|Q[3] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.497      ;
; -0.569 ; counter:U1|Q[0] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.496      ;
; -0.552 ; counter:U1|Q[5] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.479      ;
; -0.552 ; counter:U1|Q[3] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.479      ;
; -0.551 ; counter:U1|Q[0] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.478      ;
; -0.547 ; counter:U1|Q[1] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.474      ;
; -0.318 ; counter:U1|Q[0] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 1.033      ;
; -0.313 ; counter:U1|Q[6] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 1.028      ;
; -0.311 ; counter:U1|Q[1] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 1.026      ;
; -0.292 ; counter:U1|Q[2] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 1.007      ;
; -0.283 ; counter:U1|Q[7] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 0.998      ;
; -0.279 ; counter:U1|Q[3] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 0.994      ;
; -0.279 ; counter:U1|Q[5] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 0.994      ;
; -0.277 ; counter:U1|Q[4] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; 0.185      ; 0.992      ;
; -0.114 ; counter:U1|Q[1] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.041      ;
; -0.109 ; counter:U1|Q[5] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.036      ;
; -0.109 ; counter:U1|Q[3] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.036      ;
; -0.108 ; counter:U1|Q[0] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.035      ;
; -0.098 ; counter:U1|Q[4] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.025      ;
; -0.098 ; counter:U1|Q[2] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.025      ;
; -0.096 ; counter:U1|Q[6] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 1.023      ;
; 0.182  ; counter:U1|Q[7] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 0.745      ;
; 0.244  ; counter:U1|Q[0] ; counter:U1|Q[0]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.072     ; 0.683      ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Pclk'                                                                                                                     ;
+--------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.213 ; MPU:U3|ControlUnit:U0|Done ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.528      ; 1.016      ;
; -0.063 ; MPU:U3|ControlUnit:U0|Done ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.528      ; 1.166      ;
; 0.016  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.272      ; 0.989      ;
; 0.016  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.272      ; 0.989      ;
; 0.016  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 1.272      ; 0.989      ;
; 0.353  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; MPU:U3|regn:Reg0|Q[1]      ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg0|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg0|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.387  ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|upcount:U1|Count[1] ; Pclk                        ; Pclk        ; 0.000        ; 0.039      ; 0.597      ;
; 0.398  ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|upcount:U1|Count[0] ; Pclk                        ; Pclk        ; 0.000        ; 0.039      ; 0.608      ;
; 0.579  ; MPU:U3|regn:G|Q[4]         ; MPU:U3|regn:A|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.823      ;
; 0.579  ; MPU:U3|regn:G|Q[2]         ; MPU:U3|regn:A|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.823      ;
; 0.623  ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|upcount:U1|Count[1] ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.837      ;
; 0.708  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg4|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.952      ;
; 0.732  ; MPU:U3|regn:G|Q[11]        ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.740  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.984      ;
; 0.741  ; MPU:U3|regn:G|Q[0]         ; MPU:U3|regn:A|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.985      ;
; 0.741  ; MPU:U3|regn:G|Q[9]         ; MPU:U3|regn:Reg0|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 0.984      ;
; 0.751  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[1]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 0.995      ;
; 0.775  ; MPU:U3|regn:G|Q[1]         ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.019      ;
; 0.783  ; MPU:U3|regn:Reg0|Q[4]      ; MPU:U3|regn:A|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.027      ;
; 0.784  ; MPU:U3|regn:Reg0|Q[2]      ; MPU:U3|regn:A|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.028      ;
; 0.786  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.030      ;
; 0.786  ; MPU:U3|regn:G|Q[7]         ; MPU:U3|regn:Reg0|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.029      ;
; 0.787  ; MPU:U3|regn:Reg0|Q[0]      ; MPU:U3|regn:A|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.031      ;
; 0.850  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:A|Q[15]        ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.093      ;
; 0.881  ; MPU:U3|regn:Reg0|Q[1]      ; MPU:U3|regn:Reg7|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.125      ;
; 0.886  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg7|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.130      ;
; 0.934  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.420      ; 1.055      ;
; 0.934  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.420      ; 1.055      ;
; 0.934  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.420      ; 1.055      ;
; 0.934  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.420      ; 1.055      ;
; 0.934  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.420      ; 1.055      ;
; 0.934  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.420      ; 1.055      ;
; 0.946  ; MPU:U3|regn:A|Q[9]         ; MPU:U3|regn:G|Q[9]         ; Pclk                        ; Pclk        ; 0.000        ; 0.076      ; 1.193      ;
; 0.960  ; MPU:U3|regn:Reg7|Q[13]     ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.204      ;
; 0.962  ; MPU:U3|regn:Reg7|Q[3]      ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.206      ;
; 0.968  ; MPU:U3|regn:A|Q[15]        ; MPU:U3|regn:G|Q[15]        ; Pclk                        ; Pclk        ; 0.000        ; 0.076      ; 1.215      ;
; 0.976  ; MPU:U3|regn:G|Q[15]        ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.069      ; 1.216      ;
; 0.977  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg6|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.220      ;
; 0.980  ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg6|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.223      ;
; 1.003  ; MPU:U3|regn:A|Q[11]        ; MPU:U3|regn:G|Q[11]        ; Pclk                        ; Pclk        ; 0.000        ; 0.067      ; 1.241      ;
; 1.006  ; MPU:U3|regn:G|Q[3]         ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.249      ;
; 1.009  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg3|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.071      ; 1.251      ;
; 1.009  ; MPU:U3|regn:G|Q[10]        ; MPU:U3|regn:A|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.252      ;
; 1.013  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg7|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.257      ;
; 1.017  ; MPU:U3|regn:A|Q[10]        ; MPU:U3|regn:G|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.261      ;
; 1.017  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.261      ;
; 1.021  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.265      ;
; 1.024  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg5|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.267      ;
; 1.027  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg7|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.271      ;
; 1.031  ; MPU:U3|regn:G|Q[12]        ; MPU:U3|regn:A|Q[12]        ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.274      ;
; 1.032  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg5|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.071      ; 1.274      ;
; 1.032  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg6|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.071      ; 1.274      ;
; 1.032  ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg5|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.275      ;
; 1.037  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg5|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.075      ; 1.283      ;
; 1.037  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg4|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.280      ;
; 1.038  ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg6|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.075      ; 1.284      ;
; 1.040  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[5]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.284      ;
; 1.042  ; MPU:U3|regn:G|Q[5]         ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.285      ;
; 1.046  ; MPU:U3|regn:Reg0|Q[10]     ; MPU:U3|regn:A|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.289      ;
; 1.051  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg3|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.070      ; 1.292      ;
; 1.051  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg7|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.070      ; 1.292      ;
; 1.052  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.296      ;
; 1.057  ; MPU:U3|regn:G|Q[14]        ; MPU:U3|regn:A|Q[14]        ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.300      ;
; 1.058  ; MPU:U3|regn:Reg0|Q[14]     ; MPU:U3|regn:A|Q[14]        ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.302      ;
; 1.065  ; MPU:U3|regn:Reg0|Q[6]      ; MPU:U3|regn:A|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.308      ;
; 1.068  ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:A|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.068      ; 1.307      ;
; 1.069  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg3|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.069      ; 1.309      ;
; 1.069  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:A|Q[13]        ; Pclk                        ; Pclk        ; 0.000        ; 0.069      ; 1.309      ;
; 1.071  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[1]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.315      ;
; 1.071  ; MPU:U3|regn:Reg0|Q[12]     ; MPU:U3|regn:A|Q[12]        ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.314      ;
; 1.086  ; MPU:U3|regn:G|Q[6]         ; MPU:U3|regn:A|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.329      ;
; 1.098  ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg2|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.341      ;
; 1.100  ; MPU:U3|regn:Reg7|Q[5]      ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.344      ;
; 1.101  ; MPU:U3|regn:Reg7|Q[11]     ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.345      ;
; 1.101  ; MPU:U3|regn:Reg7|Q[1]      ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.345      ;
; 1.104  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[8]        ; rst                         ; Pclk        ; -0.500       ; 0.174      ; 0.989      ;
; 1.104  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[7]        ; rst                         ; Pclk        ; -0.500       ; 0.174      ; 0.989      ;
; 1.104  ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[6]        ; rst                         ; Pclk        ; -0.500       ; 0.174      ; 0.989      ;
; 1.125  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.369      ;
; 1.127  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.371      ;
; 1.131  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.375      ;
; 1.140  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg6|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.383      ;
; 1.150  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg6|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.393      ;
; 1.151  ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.394      ;
; 1.156  ; MPU:U3|regn:A|Q[2]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.400      ;
; 1.162  ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[5]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.406      ;
; 1.176  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg3|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.070      ; 1.417      ;
; 1.181  ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.073      ; 1.425      ;
; 1.187  ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg5|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.430      ;
; 1.192  ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:A|Q[9]         ; Pclk                        ; Pclk        ; 0.000        ; 0.068      ; 1.431      ;
; 1.194  ; MPU:U3|regn:Reg0|Q[8]      ; MPU:U3|regn:A|Q[8]         ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.437      ;
; 1.197  ; MPU:U3|regn:G|Q[13]        ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.440      ;
; 1.198  ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg5|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.072      ; 1.441      ;
+--------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Mclk'                                                                                                                                                                                       ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; counter:U1|Q[0] ; counter:U1|Q[0]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.608      ;
; 0.400 ; counter:U1|Q[7] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.643      ;
; 0.600 ; counter:U1|Q[6] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.843      ;
; 0.603 ; counter:U1|Q[2] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; counter:U1|Q[4] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.847      ;
; 0.606 ; counter:U1|Q[5] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; counter:U1|Q[3] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.849      ;
; 0.620 ; counter:U1|Q[0] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.863      ;
; 0.621 ; counter:U1|Q[1] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 0.864      ;
; 0.886 ; counter:U1|Q[6] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.129      ;
; 0.889 ; counter:U1|Q[1] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; counter:U1|Q[2] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; counter:U1|Q[4] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.134      ;
; 0.893 ; counter:U1|Q[4] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.947      ;
; 0.893 ; counter:U1|Q[0] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.136      ;
; 0.894 ; counter:U1|Q[3] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.948      ;
; 0.894 ; counter:U1|Q[5] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.948      ;
; 0.894 ; counter:U1|Q[5] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.137      ;
; 0.894 ; counter:U1|Q[3] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.137      ;
; 0.897 ; counter:U1|Q[7] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.951      ;
; 0.900 ; counter:U1|Q[1] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; counter:U1|Q[2] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.956      ;
; 0.904 ; counter:U1|Q[0] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.147      ;
; 0.905 ; counter:U1|Q[5] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; counter:U1|Q[3] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.148      ;
; 0.928 ; counter:U1|Q[6] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.982      ;
; 0.933 ; counter:U1|Q[1] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.987      ;
; 0.939 ; counter:U1|Q[0] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; 0.333      ; 0.993      ;
; 0.989 ; counter:U1|Q[2] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.232      ;
; 0.990 ; counter:U1|Q[4] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.233      ;
; 0.999 ; counter:U1|Q[1] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; counter:U1|Q[2] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; counter:U1|Q[4] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.244      ;
; 1.003 ; counter:U1|Q[0] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.246      ;
; 1.004 ; counter:U1|Q[3] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.247      ;
; 1.010 ; counter:U1|Q[1] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.253      ;
; 1.014 ; counter:U1|Q[0] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.257      ;
; 1.015 ; counter:U1|Q[3] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.258      ;
; 1.099 ; counter:U1|Q[2] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.342      ;
; 1.109 ; counter:U1|Q[1] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.352      ;
; 1.110 ; counter:U1|Q[2] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.353      ;
; 1.113 ; counter:U1|Q[0] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.356      ;
; 1.120 ; counter:U1|Q[1] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.363      ;
; 1.124 ; counter:U1|Q[0] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.072      ; 1.367      ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst'                                                                                                               ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.718 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; rst         ; -0.500       ; 1.658      ; 1.916      ;
; 0.795 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; rst         ; -0.500       ; 1.659      ; 1.994      ;
; 0.803 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; rst         ; -0.500       ; 1.656      ; 1.999      ;
; 0.912 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 1.403      ; 1.855      ;
; 1.174 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 1.402      ; 2.116      ;
; 1.187 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 1.402      ; 2.129      ;
; 1.203 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.862      ; 1.605      ;
; 1.211 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 1.403      ; 2.154      ;
; 1.265 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 1.402      ; 2.207      ;
; 1.334 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.914      ; 1.788      ;
; 1.343 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.716      ; 1.599      ;
; 1.393 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.716      ; 1.649      ;
; 1.407 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 1.402      ; 2.349      ;
; 1.468 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.818      ; 1.826      ;
; 1.470 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.831      ; 1.841      ;
; 1.489 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.883      ; 1.912      ;
; 1.520 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.914      ; 1.974      ;
; 1.528 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; rst         ; -0.500       ; 0.107      ; 1.175      ;
; 1.555 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.862      ; 1.957      ;
; 1.579 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.818      ; 1.937      ;
; 1.621 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.685      ; 1.846      ;
; 1.635 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.676      ; 1.851      ;
; 1.638 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.709      ; 1.887      ;
; 1.640 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.716      ; 1.896      ;
; 1.656 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.849      ; 2.045      ;
; 1.679 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.831      ; 2.050      ;
; 1.689 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.849      ; 2.078      ;
; 1.698 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.707      ; 1.945      ;
; 1.713 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.883      ; 2.136      ;
; 1.718 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.707      ; 1.965      ;
; 1.739 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.914      ; 2.193      ;
; 1.762 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.676      ; 1.978      ;
; 1.844 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.685      ; 2.069      ;
; 1.876 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 0.554      ; 1.970      ;
; 1.909 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 0.554      ; 2.003      ;
; 1.912 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 0.585      ; 2.037      ;
; 1.945 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 0.585      ; 2.070      ;
; 1.955 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 0.586      ; 2.081      ;
; 2.011 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.685      ; 2.236      ;
; 2.035 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.678      ; 2.253      ;
; 2.111 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.709      ; 2.360      ;
; 2.133 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.709      ; 2.382      ;
; 2.136 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.716      ; 2.392      ;
; 2.151 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.685      ; 2.376      ;
; 2.196 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 0.555      ; 2.291      ;
; 2.204 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.716      ; 2.460      ;
; 2.206 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.678      ; 2.424      ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MPU:U3|ControlUnit:U0|Enrun'                                                                                                       ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.813 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.512      ; 1.855      ;
; 2.075 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.511      ; 2.116      ;
; 2.085 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.301      ; 1.916      ;
; 2.088 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.511      ; 2.129      ;
; 2.112 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.512      ; 2.154      ;
; 2.162 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.302      ; 1.994      ;
; 2.166 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.511      ; 2.207      ;
; 2.170 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.299      ; 1.999      ;
; 2.308 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.511      ; 2.349      ;
; 2.472 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.397     ; 1.605      ;
; 2.603 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.345     ; 1.788      ;
; 2.612 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.543     ; 1.599      ;
; 2.651 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.006     ; 1.175      ;
; 2.662 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.543     ; 1.649      ;
; 2.737 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.441     ; 1.826      ;
; 2.738 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.303     ; 0.965      ;
; 2.739 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.428     ; 1.841      ;
; 2.758 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.376     ; 1.912      ;
; 2.777 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.337     ; 1.970      ;
; 2.789 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.345     ; 1.974      ;
; 2.810 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.337     ; 2.003      ;
; 2.813 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.306     ; 2.037      ;
; 2.824 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.397     ; 1.957      ;
; 2.844 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.303     ; 1.071      ;
; 2.846 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.306     ; 2.070      ;
; 2.848 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.441     ; 1.937      ;
; 2.856 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.305     ; 2.081      ;
; 2.876 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.272     ; 1.134      ;
; 2.890 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.574     ; 1.846      ;
; 2.896 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -1.272     ; 1.154      ;
; 2.904 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.583     ; 1.851      ;
; 2.907 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.550     ; 1.887      ;
; 2.909 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.543     ; 1.896      ;
; 2.925 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.410     ; 2.045      ;
; 2.948 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.428     ; 2.050      ;
; 2.958 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.410     ; 2.078      ;
; 2.967 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.552     ; 1.945      ;
; 2.982 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.376     ; 2.136      ;
; 2.987 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.552     ; 1.965      ;
; 3.008 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.345     ; 2.193      ;
; 3.031 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.583     ; 1.978      ;
; 3.097 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.336     ; 2.291      ;
; 3.113 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.574     ; 2.069      ;
; 3.280 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.574     ; 2.236      ;
; 3.304 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.581     ; 2.253      ;
; 3.380 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.550     ; 2.360      ;
; 3.402 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.550     ; 2.382      ;
; 3.405 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.543     ; 2.392      ;
; 3.420 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.574     ; 2.376      ;
; 3.473 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.543     ; 2.460      ;
; 3.475 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.581     ; 2.424      ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MPU:U3|ControlUnit:U0|Enrun'                                                                          ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.526 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 2.144      ; 3.096      ;
; -1.234 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 1.000        ; 2.144      ; 3.304      ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Pclk'                                                                            ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; rst       ; MPU:U3|regn:A|Q[0]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[0]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:A|Q[1]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[1]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:A|Q[2]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[2]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:A|Q[3]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[3]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:A|Q[4]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[4]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:A|Q[5]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.152 ; rst       ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.010      ;
; 0.153 ; rst       ; MPU:U3|regn:IR|Q[5]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:IR|Q[4]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:IR|Q[3]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:IR|Q[2]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:IR|Q[0]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:IR|Q[1]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg5|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.007      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg5|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.007      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg5|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.007      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[10] ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[10] ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[10] ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:A|Q[11]    ; rst          ; Pclk        ; 0.500        ; 2.688      ; 3.014      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[12] ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[12] ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg0|Q[12] ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.009      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg6|Q[14] ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.153 ; rst       ; MPU:U3|regn:Reg7|Q[14] ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.008      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[0]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg6|Q[1]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[2]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg7|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg6|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg0|Q[3]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[4]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg7|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg6|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg0|Q[5]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg1|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg4|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg2|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[6]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:A|Q[6]     ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg6|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg7|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg0|Q[7]  ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.008      ;
; 0.154 ; rst       ; MPU:U3|regn:A|Q[7]     ; rst          ; Pclk        ; 0.500        ; 2.679      ; 3.004      ;
; 0.154 ; rst       ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.008      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[8]  ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:A|Q[8]     ; rst          ; Pclk        ; 0.500        ; 2.682      ; 3.007      ;
; 0.154 ; rst       ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; 2.683      ; 3.008      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg3|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.680      ; 3.005      ;
; 0.154 ; rst       ; MPU:U3|regn:Reg5|Q[9]  ; rst          ; Pclk        ; 0.500        ; 2.681      ; 3.006      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Mclk'                                                                     ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.255 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.255 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 0.500        ; 2.755      ; 2.979      ;
; 0.722 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
; 0.722 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 1.000        ; 2.755      ; 3.012      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Pclk'                                                                                  ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.041 ; rst       ; MPU:U3|upcount:U1|Count[0] ; rst          ; Pclk        ; 0.000        ; 3.672      ; 2.842      ;
; -1.041 ; rst       ; MPU:U3|upcount:U1|Count[1] ; rst          ; Pclk        ; 0.000        ; 3.672      ; 2.842      ;
; -1.009 ; rst       ; MPU:U3|regn:IR|Q[8]        ; rst          ; Pclk        ; 0.000        ; 3.640      ; 2.842      ;
; -1.009 ; rst       ; MPU:U3|regn:IR|Q[7]        ; rst          ; Pclk        ; 0.000        ; 3.640      ; 2.842      ;
; -1.009 ; rst       ; MPU:U3|regn:IR|Q[6]        ; rst          ; Pclk        ; 0.000        ; 3.640      ; 2.842      ;
; -0.497 ; rst       ; MPU:U3|upcount:U1|Count[0] ; rst          ; Pclk        ; -0.500       ; 3.672      ; 2.886      ;
; -0.497 ; rst       ; MPU:U3|upcount:U1|Count[1] ; rst          ; Pclk        ; -0.500       ; 3.672      ; 2.886      ;
; -0.465 ; rst       ; MPU:U3|regn:IR|Q[8]        ; rst          ; Pclk        ; -0.500       ; 3.640      ; 2.886      ;
; -0.465 ; rst       ; MPU:U3|regn:IR|Q[7]        ; rst          ; Pclk        ; -0.500       ; 3.640      ; 2.886      ;
; -0.465 ; rst       ; MPU:U3|regn:IR|Q[6]        ; rst          ; Pclk        ; -0.500       ; 3.640      ; 2.886      ;
; -0.158 ; rst       ; MPU:U3|regn:IR|Q[5]        ; rst          ; Pclk        ; 0.000        ; 2.788      ; 2.841      ;
; -0.158 ; rst       ; MPU:U3|regn:IR|Q[4]        ; rst          ; Pclk        ; 0.000        ; 2.788      ; 2.841      ;
; -0.158 ; rst       ; MPU:U3|regn:IR|Q[3]        ; rst          ; Pclk        ; 0.000        ; 2.788      ; 2.841      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:IR|Q[2]        ; rst          ; Pclk        ; 0.000        ; 2.788      ; 2.841      ;
; -0.158 ; rst       ; MPU:U3|regn:IR|Q[0]        ; rst          ; Pclk        ; 0.000        ; 2.788      ; 2.841      ;
; -0.158 ; rst       ; MPU:U3|regn:IR|Q[1]        ; rst          ; Pclk        ; 0.000        ; 2.788      ; 2.841      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[0]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[1]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[2]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[3]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[4]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[5]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.780      ; 2.833      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[6]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:A|Q[6]         ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[7]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[7]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[7]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[7]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[7]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[8]      ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:A|Q[8]         ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[9]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[9]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[9]      ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[9]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[9]      ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg3|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg1|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg4|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg2|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.779      ; 2.832      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg5|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg0|Q[10]     ; rst          ; Pclk        ; 0.000        ; 2.783      ; 2.836      ;
; -0.158 ; rst       ; MPU:U3|regn:A|Q[10]        ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg7|Q[11]     ; rst          ; Pclk        ; 0.000        ; 2.782      ; 2.835      ;
; -0.158 ; rst       ; MPU:U3|regn:Reg6|Q[11]     ; rst          ; Pclk        ; 0.000        ; 2.781      ; 2.834      ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Mclk'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.182 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; -0.182 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 0.000        ; 2.855      ; 2.884      ;
; 0.274  ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
; 0.274  ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; -0.500       ; 2.855      ; 2.840      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MPU:U3|ControlUnit:U0|Enrun'                                                                          ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.939 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 0.000        ; 2.233      ; 3.202      ;
; 1.234 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 2.233      ; 2.997      ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -4.522 ; -595.210      ;
; MPU:U3|ControlUnit:U0|Enrun ; -1.873 ; -22.329       ;
; rst                         ; -0.932 ; -8.216        ;
; Mclk                        ; -0.335 ; -0.365        ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; Pclk                        ; 0.057 ; 0.000         ;
; Mclk                        ; 0.185 ; 0.000         ;
; rst                         ; 0.187 ; 0.000         ;
; MPU:U3|ControlUnit:U0|Enrun ; 1.094 ; 0.000         ;
+-----------------------------+-------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; MPU:U3|ControlUnit:U0|Enrun ; -0.566 ; -0.566        ;
; Pclk                        ; -0.066 ; -10.801       ;
; Mclk                        ; 0.716  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                 ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -0.660 ; -23.518       ;
; Mclk                        ; -0.135 ; -1.080        ;
; MPU:U3|ControlUnit:U0|Enrun ; 0.571  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; Pclk                        ; -3.000 ; -183.400      ;
; Mclk                        ; -3.000 ; -14.034       ;
; rst                         ; -3.000 ; -3.000        ;
; MPU:U3|ControlUnit:U0|Enrun ; 0.333  ; 0.000         ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Pclk'                                                                                                          ;
+--------+-------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.522 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[15]    ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.695      ;
; -4.519 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[15]    ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.863      ;
; -4.458 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[14]    ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.631      ;
; -4.455 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[14]    ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.799      ;
; -4.454 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[13]    ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.627      ;
; -4.451 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[13]    ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.795      ;
; -4.444 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[15]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.789      ;
; -4.390 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[12]    ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.563      ;
; -4.387 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[12]    ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.731      ;
; -4.386 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[11]    ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.559      ;
; -4.383 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[11]    ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.727      ;
; -4.380 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[14]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.725      ;
; -4.376 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[13]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.721      ;
; -4.322 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[10]    ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.495      ;
; -4.319 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[10]    ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.663      ;
; -4.318 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[9]     ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.491      ;
; -4.315 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[9]     ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.659      ;
; -4.312 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[12]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.657      ;
; -4.308 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[11]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.653      ;
; -4.287 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[15]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.632      ;
; -4.254 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.427      ;
; -4.251 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.595      ;
; -4.250 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.423      ;
; -4.247 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.591      ;
; -4.244 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[10]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.589      ;
; -4.240 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[9]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.585      ;
; -4.223 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[14]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.568      ;
; -4.219 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[13]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.564      ;
; -4.185 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.359      ;
; -4.182 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.527      ;
; -4.181 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.355      ;
; -4.178 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.523      ;
; -4.176 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.521      ;
; -4.172 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.517      ;
; -4.155 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[12]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.500      ;
; -4.151 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[11]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.496      ;
; -4.107 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; -1.121     ; 3.453      ;
; -4.103 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; -1.121     ; 3.449      ;
; -4.087 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[10]    ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.432      ;
; -4.083 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[9]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.428      ;
; -4.052 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.297     ; 3.222      ;
; -4.052 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.297     ; 3.222      ;
; -4.049 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.126     ; 3.390      ;
; -4.049 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.126     ; 3.390      ;
; -4.021 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.195      ;
; -4.019 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.364      ;
; -4.018 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.363      ;
; -4.015 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.360      ;
; -3.998 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[4]     ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.172      ;
; -3.997 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[0]  ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.171      ;
; -3.994 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[3]     ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.168      ;
; -3.974 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.148      ;
; -3.974 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg1|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.125     ; 3.316      ;
; -3.974 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg4|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.125     ; 3.316      ;
; -3.971 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.316      ;
; -3.970 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg3|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.296     ; 3.141      ;
; -3.968 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.296     ; 3.139      ;
; -3.967 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg3|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.125     ; 3.309      ;
; -3.965 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.125     ; 3.307      ;
; -3.960 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.133      ;
; -3.959 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.132      ;
; -3.957 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.301      ;
; -3.956 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.300      ;
; -3.952 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.125      ;
; -3.950 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; -1.121     ; 3.296      ;
; -3.949 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.122      ;
; -3.949 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.293      ;
; -3.946 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg1|Q[11] ; rst          ; Pclk        ; 0.500        ; -1.297     ; 3.116      ;
; -3.946 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[11] ; rst          ; Pclk        ; 0.500        ; -1.297     ; 3.116      ;
; -3.946 ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; -1.121     ; 3.292      ;
; -3.946 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.290      ;
; -3.943 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg0|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.121     ; 3.289      ;
; -3.943 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg1|Q[11] ; rst          ; Pclk        ; 0.500        ; -1.126     ; 3.284      ;
; -3.943 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[11] ; rst          ; Pclk        ; 0.500        ; -1.126     ; 3.284      ;
; -3.942 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg0|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.115      ;
; -3.939 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.283      ;
; -3.934 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.295     ; 3.106      ;
; -3.931 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg4|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.124     ; 3.274      ;
; -3.930 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg2|Q[0]  ; rst          ; Pclk        ; 0.500        ; -1.295     ; 3.102      ;
; -3.930 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[2]     ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.104      ;
; -3.929 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg4|Q[0]  ; rst          ; Pclk        ; 0.500        ; -1.295     ; 3.101      ;
; -3.926 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:G|Q[1]     ; rst          ; Pclk        ; 0.500        ; -1.293     ; 3.100      ;
; -3.908 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[4]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.253      ;
; -3.907 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg0|Q[0]  ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.252      ;
; -3.904 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:G|Q[3]     ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.249      ;
; -3.896 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg0|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.121     ; 3.242      ;
; -3.892 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg3|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.124     ; 3.235      ;
; -3.890 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[10] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.063      ;
; -3.890 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg1|Q[4]  ; rst          ; Pclk        ; 0.500        ; -1.124     ; 3.233      ;
; -3.887 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[10] ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.060      ;
; -3.882 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg6|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.227      ;
; -3.881 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg7|Q[12] ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.226      ;
; -3.876 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg6|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.049      ;
; -3.875 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg7|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.294     ; 3.048      ;
; -3.874 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg6|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.219      ;
; -3.873 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg6|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.217      ;
; -3.872 ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; MPU:U3|regn:Reg7|Q[8]  ; rst          ; Pclk        ; 0.500        ; -1.123     ; 3.216      ;
; -3.871 ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; MPU:U3|regn:Reg7|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.122     ; 3.216      ;
; -3.870 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg2|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.299     ; 3.038      ;
; -3.869 ; MPU:U3|ControlUnit:U0|EnDecout      ; MPU:U3|regn:Reg3|Q[14] ; rst          ; Pclk        ; 0.500        ; -1.299     ; 3.037      ;
+--------+-------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MPU:U3|ControlUnit:U0|Enrun'                                                                                                       ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -1.873 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.347     ; 1.332      ;
; -1.855 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.326     ; 1.335      ;
; -1.806 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.452     ; 1.398      ;
; -1.764 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.424     ; 1.484      ;
; -1.742 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.431     ; 1.355      ;
; -1.716 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.424     ; 1.436      ;
; -1.711 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.445     ; 1.410      ;
; -1.706 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.431     ; 1.319      ;
; -1.703 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.347     ; 1.162      ;
; -1.676 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.452     ; 1.268      ;
; -1.670 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.298     ; 1.232      ;
; -1.664 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.326     ; 1.144      ;
; -1.648 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.317     ; 1.373      ;
; -1.645 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.319     ; 1.186      ;
; -1.634 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.445     ; 1.333      ;
; -1.581 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.832     ; 0.671      ;
; -1.576 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.326     ; 1.056      ;
; -1.566 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.454     ; 1.160      ;
; -1.561 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.832     ; 0.651      ;
; -1.548 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.853     ; 0.617      ;
; -1.543 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.433     ; 1.158      ;
; -1.523 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.431     ; 1.136      ;
; -1.521 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.298     ; 1.251      ;
; -1.515 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.296     ; 1.261      ;
; -1.505 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.365     ; 1.257      ;
; -1.501 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.365     ; 1.253      ;
; -1.496 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.319     ; 1.205      ;
; -1.495 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.454     ; 1.089      ;
; -1.490 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.795     ; 0.674      ;
; -1.477 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.433     ; 1.092      ;
; -1.476 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.853     ; 0.545      ;
; -1.472 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.445     ; 1.170      ;
; -1.471 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.386     ; 1.202      ;
; -1.414 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.376     ; 1.189      ;
; -1.397 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.445     ; 1.095      ;
; -1.374 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.424     ; 1.093      ;
; -1.369 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.355     ; 1.165      ;
; -1.354 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.386     ; 1.085      ;
; -1.334 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.376     ; 1.109      ;
; -1.285 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.424     ; 1.005      ;
; -1.254 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.219      ; 1.333      ;
; -1.240 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.424     ; 0.959      ;
; -1.239 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.219      ; 1.318      ;
; -1.177 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.219      ; 1.424      ;
; -1.177 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; -0.355     ; 0.973      ;
; -1.075 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.219      ; 1.322      ;
; -1.036 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.106      ; 1.244      ;
; -1.030 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.108      ; 1.239      ;
; -1.027 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.221      ; 1.290      ;
; -0.953 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.108      ; 1.163      ;
; -0.870 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 0.221      ; 1.133      ;
+--------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst'                                                                                                               ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.932 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.604      ; 1.332      ;
; -0.919 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.463      ; 1.232      ;
; -0.914 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.625      ; 1.335      ;
; -0.897 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.444      ; 1.373      ;
; -0.894 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.442      ; 1.186      ;
; -0.865 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.499      ; 1.398      ;
; -0.823 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.527      ; 1.484      ;
; -0.801 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.520      ; 1.355      ;
; -0.775 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.527      ; 1.436      ;
; -0.770 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.463      ; 1.251      ;
; -0.770 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.506      ; 1.410      ;
; -0.765 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.520      ; 1.319      ;
; -0.764 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.465      ; 1.261      ;
; -0.762 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.604      ; 1.162      ;
; -0.745 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.442      ; 1.205      ;
; -0.735 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.499      ; 1.268      ;
; -0.723 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.625      ; 1.144      ;
; -0.713 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; rst         ; 0.500        ; -0.008     ; 0.674      ;
; -0.693 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.506      ; 1.333      ;
; -0.635 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; 0.500        ; 0.625      ; 1.056      ;
; -0.625 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.497      ; 1.160      ;
; -0.602 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.518      ; 1.158      ;
; -0.582 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; 0.500        ; 0.520      ; 1.136      ;
; -0.564 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.586      ; 1.257      ;
; -0.560 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.586      ; 1.253      ;
; -0.554 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.497      ; 1.089      ;
; -0.536 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; 0.500        ; 0.518      ; 1.092      ;
; -0.531 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.506      ; 1.170      ;
; -0.530 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.565      ; 1.202      ;
; -0.503 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.980      ; 1.333      ;
; -0.488 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; 0.500        ; 0.980      ; 1.318      ;
; -0.473 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.575      ; 1.189      ;
; -0.456 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.506      ; 1.095      ;
; -0.433 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.527      ; 1.093      ;
; -0.428 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.596      ; 1.165      ;
; -0.426 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.980      ; 1.424      ;
; -0.413 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; 0.500        ; 0.565      ; 1.085      ;
; -0.393 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.575      ; 1.109      ;
; -0.344 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; 0.500        ; 0.527      ; 1.005      ;
; -0.324 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; 0.500        ; 0.980      ; 1.322      ;
; -0.299 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; 0.500        ; 0.527      ; 0.959      ;
; -0.276 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.982      ; 1.290      ;
; -0.236 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; 0.500        ; 0.596      ; 0.973      ;
; -0.119 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; 0.500        ; 0.982      ; 1.133      ;
; -0.055 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; rst         ; 0.500        ; 1.097      ; 1.244      ;
; -0.049 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; rst         ; 0.500        ; 1.099      ; 1.239      ;
; 0.028  ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; rst         ; 0.500        ; 1.099      ; 1.163      ;
+--------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Mclk'                                                                                                                                                                                       ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.335 ; counter:U1|Q[0] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.584      ;
; -0.333 ; counter:U1|Q[6] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.582      ;
; -0.332 ; counter:U1|Q[1] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.581      ;
; -0.322 ; counter:U1|Q[2] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.571      ;
; -0.315 ; counter:U1|Q[7] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.564      ;
; -0.314 ; counter:U1|Q[3] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.563      ;
; -0.313 ; counter:U1|Q[5] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.562      ;
; -0.312 ; counter:U1|Q[4] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; 0.500        ; -0.260     ; 0.561      ;
; -0.030 ; counter:U1|Q[2] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.972      ;
; 0.017  ; counter:U1|Q[0] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.925      ;
; 0.019  ; counter:U1|Q[1] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.923      ;
; 0.034  ; counter:U1|Q[2] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.908      ;
; 0.038  ; counter:U1|Q[2] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.904      ;
; 0.038  ; counter:U1|Q[4] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.904      ;
; 0.048  ; counter:U1|Q[1] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.894      ;
; 0.048  ; counter:U1|Q[0] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.894      ;
; 0.085  ; counter:U1|Q[0] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.857      ;
; 0.086  ; counter:U1|Q[3] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.856      ;
; 0.087  ; counter:U1|Q[1] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.855      ;
; 0.102  ; counter:U1|Q[2] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.840      ;
; 0.102  ; counter:U1|Q[4] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.840      ;
; 0.106  ; counter:U1|Q[2] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.836      ;
; 0.106  ; counter:U1|Q[4] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.836      ;
; 0.110  ; counter:U1|Q[6] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.832      ;
; 0.116  ; counter:U1|Q[3] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.826      ;
; 0.116  ; counter:U1|Q[1] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.826      ;
; 0.116  ; counter:U1|Q[0] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.826      ;
; 0.153  ; counter:U1|Q[0] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.789      ;
; 0.154  ; counter:U1|Q[5] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.788      ;
; 0.154  ; counter:U1|Q[3] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.788      ;
; 0.155  ; counter:U1|Q[1] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.787      ;
; 0.184  ; counter:U1|Q[1] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.758      ;
; 0.184  ; counter:U1|Q[5] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.758      ;
; 0.184  ; counter:U1|Q[3] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.758      ;
; 0.184  ; counter:U1|Q[0] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.758      ;
; 0.389  ; counter:U1|Q[0] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.553      ;
; 0.390  ; counter:U1|Q[5] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.552      ;
; 0.390  ; counter:U1|Q[3] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.552      ;
; 0.390  ; counter:U1|Q[1] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.552      ;
; 0.399  ; counter:U1|Q[4] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.543      ;
; 0.399  ; counter:U1|Q[2] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.543      ;
; 0.402  ; counter:U1|Q[6] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.540      ;
; 0.558  ; counter:U1|Q[7] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.384      ;
; 0.583  ; counter:U1|Q[0] ; counter:U1|Q[0]                                                                                                         ; Mclk         ; Mclk        ; 1.000        ; -0.045     ; 0.359      ;
+--------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Pclk'                                                                                                                    ;
+-------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.057 ; MPU:U3|ControlUnit:U0|Done ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.853      ; 0.524      ;
; 0.115 ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.774      ; 0.503      ;
; 0.115 ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.774      ; 0.503      ;
; 0.115 ; MPU:U3|ControlUnit:U0|IRin ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.774      ; 0.503      ;
; 0.141 ; MPU:U3|ControlUnit:U0|Done ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Enrun ; Pclk        ; -0.500       ; 0.853      ; 0.608      ;
; 0.180 ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg0|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg0|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; MPU:U3|regn:Reg0|Q[1]      ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.201 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|upcount:U1|Count[1] ; Pclk                        ; Pclk        ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|upcount:U1|Count[0] ; Pclk                        ; Pclk        ; 0.000        ; 0.022      ; 0.314      ;
; 0.288 ; MPU:U3|regn:G|Q[2]         ; MPU:U3|regn:A|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; MPU:U3|regn:G|Q[4]         ; MPU:U3|regn:A|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.415      ;
; 0.305 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|upcount:U1|Count[1] ; Pclk                        ; Pclk        ; 0.000        ; 0.027      ; 0.416      ;
; 0.354 ; MPU:U3|regn:G|Q[11]        ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.480      ;
; 0.355 ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.481      ;
; 0.355 ; MPU:U3|regn:G|Q[0]         ; MPU:U3|regn:A|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.481      ;
; 0.355 ; MPU:U3|regn:G|Q[9]         ; MPU:U3|regn:Reg0|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.482      ;
; 0.361 ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[1]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.487      ;
; 0.363 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg4|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.489      ;
; 0.368 ; MPU:U3|regn:G|Q[1]         ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.494      ;
; 0.374 ; MPU:U3|regn:G|Q[7]         ; MPU:U3|regn:Reg0|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.501      ;
; 0.377 ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.503      ;
; 0.401 ; MPU:U3|regn:Reg0|Q[2]      ; MPU:U3|regn:A|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.527      ;
; 0.402 ; MPU:U3|regn:Reg0|Q[4]      ; MPU:U3|regn:A|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.528      ;
; 0.402 ; MPU:U3|regn:Reg0|Q[0]      ; MPU:U3|regn:A|Q[0]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.528      ;
; 0.432 ; MPU:U3|regn:Reg0|Q[1]      ; MPU:U3|regn:Reg7|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.558      ;
; 0.435 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg7|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.561      ;
; 0.438 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:A|Q[15]        ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.563      ;
; 0.463 ; MPU:U3|regn:A|Q[9]         ; MPU:U3|regn:G|Q[9]         ; Pclk                        ; Pclk        ; 0.000        ; 0.047      ; 0.594      ;
; 0.470 ; MPU:U3|regn:A|Q[15]        ; MPU:U3|regn:G|Q[15]        ; Pclk                        ; Pclk        ; 0.000        ; 0.047      ; 0.601      ;
; 0.470 ; MPU:U3|regn:G|Q[15]        ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.039      ; 0.593      ;
; 0.484 ; MPU:U3|regn:Reg7|Q[13]     ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.610      ;
; 0.487 ; MPU:U3|regn:Reg7|Q[3]      ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.613      ;
; 0.492 ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg6|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.617      ;
; 0.494 ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg6|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.619      ;
; 0.495 ; MPU:U3|regn:G|Q[3]         ; MPU:U3|regn:Reg0|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.620      ;
; 0.498 ; MPU:U3|regn:G|Q[10]        ; MPU:U3|regn:A|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.623      ;
; 0.500 ; MPU:U3|regn:A|Q[10]        ; MPU:U3|regn:G|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.044      ; 0.628      ;
; 0.501 ; MPU:U3|regn:A|Q[11]        ; MPU:U3|regn:G|Q[11]        ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.625      ;
; 0.502 ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg7|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.628      ;
; 0.506 ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg7|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg5|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.632      ;
; 0.510 ; MPU:U3|regn:G|Q[5]         ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.635      ;
; 0.511 ; MPU:U3|regn:Reg0|Q[3]      ; MPU:U3|regn:Reg5|Q[3]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.636      ;
; 0.513 ; MPU:U3|regn:G|Q[12]        ; MPU:U3|regn:A|Q[12]        ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg4|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; MPU:U3|regn:G|Q[14]        ; MPU:U3|regn:A|Q[14]        ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[5]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.643      ;
; 0.520 ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.646      ;
; 0.523 ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.649      ;
; 0.525 ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[1]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.651      ;
; 0.529 ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg3|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.653      ;
; 0.535 ; MPU:U3|regn:G|Q[6]         ; MPU:U3|regn:A|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.659      ;
; 0.541 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg5|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.044      ; 0.669      ;
; 0.542 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg6|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.044      ; 0.670      ;
; 0.542 ; MPU:U3|regn:Reg7|Q[5]      ; MPU:U3|regn:Reg0|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.668      ;
; 0.543 ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg5|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.668      ;
; 0.543 ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg6|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.668      ;
; 0.543 ; MPU:U3|regn:Reg7|Q[11]     ; MPU:U3|regn:Reg0|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.669      ;
; 0.543 ; MPU:U3|regn:Reg7|Q[1]      ; MPU:U3|regn:Reg0|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.669      ;
; 0.550 ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg3|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.674      ;
; 0.550 ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:Reg7|Q[7]      ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.674      ;
; 0.550 ; MPU:U3|regn:Reg0|Q[10]     ; MPU:U3|regn:A|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.674      ;
; 0.551 ; MPU:U3|regn:Reg0|Q[14]     ; MPU:U3|regn:A|Q[14]        ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.676      ;
; 0.556 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg3|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.038      ; 0.678      ;
; 0.556 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:A|Q[13]        ; Pclk                        ; Pclk        ; 0.000        ; 0.038      ; 0.678      ;
; 0.559 ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:A|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.038      ; 0.681      ;
; 0.560 ; MPU:U3|regn:Reg0|Q[6]      ; MPU:U3|regn:A|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.684      ;
; 0.564 ; MPU:U3|regn:Reg0|Q[12]     ; MPU:U3|regn:A|Q[12]        ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.688      ;
; 0.570 ; MPU:U3|regn:A|Q[2]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.696      ;
; 0.574 ; MPU:U3|regn:Reg0|Q[5]      ; MPU:U3|regn:Reg2|Q[5]      ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.699      ;
; 0.580 ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[6]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; MPU:U3|regn:G|Q[13]        ; MPU:U3|regn:Reg0|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.707      ;
; 0.583 ; MPU:U3|regn:A|Q[3]         ; MPU:U3|regn:G|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.709      ;
; 0.586 ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg6|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.711      ;
; 0.586 ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[4]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.712      ;
; 0.588 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg6|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.713      ;
; 0.588 ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[2]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; MPU:U3|regn:A|Q[1]         ; MPU:U3|regn:G|Q[5]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.715      ;
; 0.591 ; MPU:U3|regn:A|Q[0]         ; MPU:U3|regn:G|Q[3]         ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.717      ;
; 0.597 ; MPU:U3|regn:A|Q[13]        ; MPU:U3|regn:G|Q[13]        ; Pclk                        ; Pclk        ; 0.000        ; 0.047      ; 0.728      ;
; 0.599 ; MPU:U3|regn:Reg0|Q[11]     ; MPU:U3|regn:Reg5|Q[11]     ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.724      ;
; 0.603 ; MPU:U3|regn:Reg0|Q[13]     ; MPU:U3|regn:Reg5|Q[13]     ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.728      ;
; 0.604 ; MPU:U3|regn:G|Q[2]         ; MPU:U3|regn:Reg0|Q[2]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.730      ;
; 0.606 ; MPU:U3|regn:A|Q[7]         ; MPU:U3|regn:G|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.047      ; 0.737      ;
; 0.608 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg7|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.735      ;
; 0.608 ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg3|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.732      ;
; 0.609 ; MPU:U3|regn:Reg0|Q[7]      ; MPU:U3|regn:G|Q[7]         ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.736      ;
; 0.610 ; MPU:U3|regn:Reg0|Q[15]     ; MPU:U3|regn:Reg3|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.043      ; 0.737      ;
; 0.611 ; MPU:U3|regn:Reg7|Q[15]     ; MPU:U3|regn:Reg0|Q[15]     ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.736      ;
; 0.619 ; MPU:U3|regn:G|Q[8]         ; MPU:U3|regn:A|Q[8]         ; Pclk                        ; Pclk        ; 0.000        ; 0.041      ; 0.744      ;
; 0.619 ; MPU:U3|regn:G|Q[1]         ; MPU:U3|regn:Reg7|Q[1]      ; Pclk                        ; Pclk        ; 0.000        ; 0.042      ; 0.745      ;
; 0.622 ; MPU:U3|regn:Reg0|Q[9]      ; MPU:U3|regn:Reg7|Q[9]      ; Pclk                        ; Pclk        ; 0.000        ; 0.040      ; 0.746      ;
; 0.622 ; MPU:U3|regn:A|Q[9]         ; MPU:U3|regn:G|Q[10]        ; Pclk                        ; Pclk        ; 0.000        ; 0.047      ; 0.753      ;
+-------+----------------------------+----------------------------+-----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Mclk'                                                                                                                                                                                       ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; counter:U1|Q[0] ; counter:U1|Q[0]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.314      ;
; 0.196 ; counter:U1|Q[7] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.325      ;
; 0.296 ; counter:U1|Q[6] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; counter:U1|Q[2] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.426      ;
; 0.298 ; counter:U1|Q[4] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; counter:U1|Q[3] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; counter:U1|Q[5] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.428      ;
; 0.303 ; counter:U1|Q[1] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.432      ;
; 0.304 ; counter:U1|Q[0] ; counter:U1|Q[1]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.433      ;
; 0.445 ; counter:U1|Q[6] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.574      ;
; 0.446 ; counter:U1|Q[2] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.575      ;
; 0.447 ; counter:U1|Q[4] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.576      ;
; 0.455 ; counter:U1|Q[1] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.584      ;
; 0.456 ; counter:U1|Q[3] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.585      ;
; 0.457 ; counter:U1|Q[5] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.586      ;
; 0.457 ; counter:U1|Q[0] ; counter:U1|Q[2]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.586      ;
; 0.458 ; counter:U1|Q[1] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.587      ;
; 0.459 ; counter:U1|Q[3] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.588      ;
; 0.460 ; counter:U1|Q[5] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.589      ;
; 0.460 ; counter:U1|Q[0] ; counter:U1|Q[3]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.589      ;
; 0.509 ; counter:U1|Q[2] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.638      ;
; 0.510 ; counter:U1|Q[4] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.639      ;
; 0.512 ; counter:U1|Q[2] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.641      ;
; 0.513 ; counter:U1|Q[4] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.642      ;
; 0.521 ; counter:U1|Q[1] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.650      ;
; 0.522 ; counter:U1|Q[3] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.651      ;
; 0.523 ; counter:U1|Q[0] ; counter:U1|Q[4]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.652      ;
; 0.524 ; counter:U1|Q[1] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.653      ;
; 0.525 ; counter:U1|Q[3] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.654      ;
; 0.526 ; counter:U1|Q[0] ; counter:U1|Q[5]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.655      ;
; 0.575 ; counter:U1|Q[2] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.704      ;
; 0.578 ; counter:U1|Q[2] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.707      ;
; 0.587 ; counter:U1|Q[1] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.716      ;
; 0.589 ; counter:U1|Q[0] ; counter:U1|Q[6]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.718      ;
; 0.590 ; counter:U1|Q[1] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.719      ;
; 0.592 ; counter:U1|Q[0] ; counter:U1|Q[7]                                                                                                         ; Mclk         ; Mclk        ; 0.000        ; 0.045      ; 0.721      ;
; 1.016 ; counter:U1|Q[4] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.477      ;
; 1.017 ; counter:U1|Q[3] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.478      ;
; 1.017 ; counter:U1|Q[5] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.478      ;
; 1.019 ; counter:U1|Q[7] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.480      ;
; 1.025 ; counter:U1|Q[2] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.486      ;
; 1.032 ; counter:U1|Q[1] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.493      ;
; 1.034 ; counter:U1|Q[0] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.495      ;
; 1.034 ; counter:U1|Q[6] ; Memory:U2|lpm_ram_dq:u1|altram:sram|altsyncram:ram_block|altsyncram_f0a1:auto_generated|ram_block1a0~porta_address_reg0 ; Mclk         ; Mclk        ; -0.500       ; -0.163     ; 0.495      ;
+-------+-----------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst'                                                                                                               ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; rst         ; -0.500       ; 1.262      ; 0.989      ;
; 0.249 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; rst         ; -0.500       ; 1.262      ; 1.051      ;
; 0.256 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; rst         ; -0.500       ; 1.260      ; 1.056      ;
; 0.322 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 1.120      ; 0.982      ;
; 0.421 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 1.119      ; 1.080      ;
; 0.423 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 1.119      ; 1.082      ;
; 0.446 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 1.120      ; 1.106      ;
; 0.464 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 1.119      ; 1.123      ;
; 0.525 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.763      ; 0.828      ;
; 0.549 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 1.119      ; 1.208      ;
; 0.603 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.691      ; 0.834      ;
; 0.638 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.691      ; 0.869      ;
; 0.649 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.743      ; 0.932      ;
; 0.660 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.795      ; 0.995      ;
; 0.673 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.763      ; 0.976      ;
; 0.695 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.775      ; 1.010      ;
; 0.717 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.733      ; 0.990      ;
; 0.729 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.733      ; 1.002      ;
; 0.730 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.671      ; 0.941      ;
; 0.731 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.795      ; 1.066      ;
; 0.735 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.684      ; 0.959      ;
; 0.743 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.662      ; 0.945      ;
; 0.743 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.753      ; 1.036      ;
; 0.757 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; rst         ; -0.500       ; 0.753      ; 1.050      ;
; 0.760 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.682      ; 0.982      ;
; 0.782 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.795      ; 1.117      ;
; 0.788 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.662      ; 0.990      ;
; 0.804 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.691      ; 1.035      ;
; 0.817 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; rst         ; -0.500       ; 0.682      ; 1.039      ;
; 0.819 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; rst         ; -0.500       ; 0.775      ; 1.134      ;
; 0.824 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; rst         ; -0.500       ; 0.743      ; 1.107      ;
; 0.864 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 0.603      ; 1.007      ;
; 0.878 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; rst         ; -0.500       ; 0.167      ; 0.585      ;
; 0.880 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; rst         ; -0.500       ; 0.623      ; 1.043      ;
; 0.882 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 0.603      ; 1.025      ;
; 0.897 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; rst         ; -0.500       ; 0.671      ; 1.108      ;
; 0.899 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; rst         ; -0.500       ; 0.623      ; 1.062      ;
; 0.914 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 0.624      ; 1.078      ;
; 0.925 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.671      ; 1.136      ;
; 0.987 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.671      ; 1.198      ;
; 0.992 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.664      ; 1.196      ;
; 1.012 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.664      ; 1.216      ;
; 1.013 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.684      ; 1.237      ;
; 1.015 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.691      ; 1.246      ;
; 1.043 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; rst         ; -0.500       ; 0.604      ; 1.187      ;
; 1.067 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; rst         ; -0.500       ; 0.684      ; 1.291      ;
; 1.084 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; rst         ; -0.500       ; 0.691      ; 1.315      ;
+-------+----------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MPU:U3|ControlUnit:U0|Enrun'                                                                                                       ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                             ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 1.094 ; MPU:U3|regn:IR|Q[1]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.358      ; 0.982      ;
; 1.193 ; MPU:U3|regn:IR|Q[2]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.357      ; 1.080      ;
; 1.195 ; MPU:U3|regn:IR|Q[0]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.357      ; 1.082      ;
; 1.218 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegIn[2]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.241      ; 0.989      ;
; 1.218 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.358      ; 1.106      ;
; 1.236 ; MPU:U3|regn:IR|Q[5]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.357      ; 1.123      ;
; 1.280 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegIn[0]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.241      ; 1.051      ;
; 1.287 ; MPU:U3|regn:IR|Q[4]        ; MPU:U3|ControlUnit:U0|AddrRegIn[1]  ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.239      ; 1.056      ;
; 1.321 ; MPU:U3|regn:IR|Q[3]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 0.357      ; 1.208      ;
; 1.496 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.198     ; 0.828      ;
; 1.574 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.270     ; 0.834      ;
; 1.609 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.270     ; 0.869      ;
; 1.620 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.218     ; 0.932      ;
; 1.631 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.166     ; 0.995      ;
; 1.636 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.159     ; 1.007      ;
; 1.644 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.198     ; 0.976      ;
; 1.652 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[2] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.139     ; 1.043      ;
; 1.654 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.159     ; 1.025      ;
; 1.663 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.716     ; 0.477      ;
; 1.666 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.186     ; 1.010      ;
; 1.671 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[0] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.139     ; 1.062      ;
; 1.678 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|IRin          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.623     ; 0.585      ;
; 1.686 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.138     ; 1.078      ;
; 1.688 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.228     ; 0.990      ;
; 1.700 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.228     ; 1.002      ;
; 1.701 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.290     ; 0.941      ;
; 1.702 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.166     ; 1.066      ;
; 1.706 ; MPU:U3|regn:IR|Q[6]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.277     ; 0.959      ;
; 1.714 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.299     ; 0.945      ;
; 1.714 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.208     ; 1.036      ;
; 1.720 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.716     ; 0.534      ;
; 1.728 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecin       ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.208     ; 1.050      ;
; 1.731 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.279     ; 0.982      ;
; 1.753 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.166     ; 1.117      ;
; 1.753 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.696     ; 0.587      ;
; 1.759 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.299     ; 0.990      ;
; 1.761 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Done          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.696     ; 0.595      ;
; 1.775 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.270     ; 1.035      ;
; 1.788 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Gout          ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.279     ; 1.039      ;
; 1.790 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|EnDecout      ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.186     ; 1.134      ;
; 1.795 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Gin           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.218     ; 1.107      ;
; 1.815 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddrRegOut[1] ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.158     ; 1.187      ;
; 1.868 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Ain           ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.290     ; 1.108      ;
; 1.896 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.290     ; 1.136      ;
; 1.958 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.290     ; 1.198      ;
; 1.963 ; MPU:U3|upcount:U1|Count[1] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.297     ; 1.196      ;
; 1.983 ; MPU:U3|upcount:U1|Count[0] ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.297     ; 1.216      ;
; 1.984 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.277     ; 1.237      ;
; 1.986 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.270     ; 1.246      ;
; 2.038 ; MPU:U3|regn:IR|Q[7]        ; MPU:U3|ControlUnit:U0|Dinout        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.277     ; 1.291      ;
; 2.055 ; MPU:U3|regn:IR|Q[8]        ; MPU:U3|ControlUnit:U0|AddSub        ; Pclk         ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; -0.270     ; 1.315      ;
+-------+----------------------------+-------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MPU:U3|ControlUnit:U0|Enrun'                                                                          ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.566 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 0.500        ; 1.322      ; 1.810      ;
; -0.285 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 1.000        ; 1.322      ; 2.029      ;
+--------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Pclk'                                                                             ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[0]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[0]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[0]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[0]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[1]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[1]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[1]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[1]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg5|Q[1]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[2]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[2]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[2]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[2]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[3]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[3]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[3]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[3]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[4]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[4]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[4]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[4]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[5]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[5]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[5]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[5]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[6]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[6]  ; rst          ; Pclk        ; 0.500        ; 1.571      ; 2.104      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[6]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[6]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg5|Q[6]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:A|Q[6]     ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[7]  ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[7]  ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[7]  ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[8]  ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[8]  ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[8]  ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[8]  ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg5|Q[8]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:A|Q[8]     ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[9]  ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[9]  ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[9]  ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[10] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[10] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[10] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[10] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg5|Q[10] ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:A|Q[10]    ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[11] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[11] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[11] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[12] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[12] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[12] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[12] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg5|Q[12] ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:A|Q[12]    ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[13] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[13] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[13] ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[14] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg3|Q[14] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg4|Q[14] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[14] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg5|Q[14] ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:A|Q[14]    ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.105      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg1|Q[15] ; rst          ; Pclk        ; 0.500        ; 1.570      ; 2.103      ;
; -0.066 ; rst       ; MPU:U3|regn:Reg2|Q[15] ; rst          ; Pclk        ; 0.500        ; 1.568      ; 2.101      ;
; -0.065 ; rst       ; MPU:U3|regn:A|Q[0]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[0]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg6|Q[1]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:A|Q[1]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[1]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:A|Q[2]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[2]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg5|Q[3]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg6|Q[3]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:A|Q[3]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[3]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:A|Q[4]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[4]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg5|Q[5]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg6|Q[5]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:A|Q[5]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[5]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[6]     ; rst          ; Pclk        ; 0.500        ; 1.574      ; 2.106      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg5|Q[7]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg6|Q[7]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg0|Q[7]  ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[7]     ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[8]     ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg5|Q[9]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg6|Q[9]  ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg0|Q[9]  ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[9]     ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[10]    ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg6|Q[11] ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:Reg5|Q[11] ; rst          ; Pclk        ; 0.500        ; 1.572      ; 2.104      ;
; -0.065 ; rst       ; MPU:U3|regn:G|Q[11]    ; rst          ; Pclk        ; 0.500        ; 1.573      ; 2.105      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Mclk'                                                                     ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.716 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.716 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 0.500        ; 1.974      ; 1.725      ;
; 0.833 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
; 0.833 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 1.000        ; 1.974      ; 2.108      ;
+-------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Pclk'                                                                                  ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.660 ; rst       ; MPU:U3|upcount:U1|Count[0] ; rst          ; Pclk        ; 0.000        ; 2.175      ; 1.639      ;
; -0.660 ; rst       ; MPU:U3|upcount:U1|Count[1] ; rst          ; Pclk        ; 0.000        ; 2.175      ; 1.639      ;
; -0.639 ; rst       ; MPU:U3|regn:IR|Q[8]        ; rst          ; Pclk        ; 0.000        ; 2.154      ; 1.639      ;
; -0.639 ; rst       ; MPU:U3|regn:IR|Q[7]        ; rst          ; Pclk        ; 0.000        ; 2.154      ; 1.639      ;
; -0.639 ; rst       ; MPU:U3|regn:IR|Q[6]        ; rst          ; Pclk        ; 0.000        ; 2.154      ; 1.639      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[7]      ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg0|Q[7]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:A|Q[7]         ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[7]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg3|Q[8]      ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[8]      ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[8]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[9]      ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg0|Q[9]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:A|Q[9]         ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[9]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg3|Q[10]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[10]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[10]        ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[11]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[11]        ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg3|Q[12]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[12]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[12]        ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[13]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg3|Q[13]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:A|Q[13]        ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[13]        ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg3|Q[14]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[14]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[14]        ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.123 ; rst       ; MPU:U3|regn:Reg2|Q[15]     ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:A|Q[15]        ; rst          ; Pclk        ; 0.000        ; 1.630      ; 1.631      ;
; -0.123 ; rst       ; MPU:U3|regn:G|Q[15]        ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:IR|Q[5]        ; rst          ; Pclk        ; 0.000        ; 1.637      ; 1.639      ;
; -0.122 ; rst       ; MPU:U3|regn:IR|Q[4]        ; rst          ; Pclk        ; 0.000        ; 1.637      ; 1.639      ;
; -0.122 ; rst       ; MPU:U3|regn:IR|Q[3]        ; rst          ; Pclk        ; 0.000        ; 1.637      ; 1.639      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg2|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg1|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:IR|Q[2]        ; rst          ; Pclk        ; 0.000        ; 1.637      ; 1.639      ;
; -0.122 ; rst       ; MPU:U3|regn:IR|Q[0]        ; rst          ; Pclk        ; 0.000        ; 1.637      ; 1.639      ;
; -0.122 ; rst       ; MPU:U3|regn:IR|Q[1]        ; rst          ; Pclk        ; 0.000        ; 1.637      ; 1.639      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg3|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg4|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg6|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg7|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg5|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg0|Q[0]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:A|Q[0]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:G|Q[0]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg2|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg1|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg4|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg3|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg5|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg7|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg6|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg0|Q[1]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:A|Q[1]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:G|Q[1]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg1|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg3|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg4|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg2|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg6|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg7|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg5|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg0|Q[2]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:A|Q[2]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:G|Q[2]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg2|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg1|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg4|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg3|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg5|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg7|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg6|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg0|Q[3]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:A|Q[3]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:G|Q[3]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg0|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg5|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg7|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg1|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg3|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg4|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg2|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg6|Q[4]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:A|Q[4]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:G|Q[4]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg2|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg1|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg4|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg3|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.632      ; 1.634      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg5|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg7|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg6|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.633      ; 1.635      ;
; -0.122 ; rst       ; MPU:U3|regn:Reg0|Q[5]      ; rst          ; Pclk        ; 0.000        ; 1.634      ; 1.636      ;
; -0.122 ; rst       ; MPU:U3|regn:A|Q[5]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
; -0.122 ; rst       ; MPU:U3|regn:G|Q[5]         ; rst          ; Pclk        ; 0.000        ; 1.635      ; 1.637      ;
+--------+-----------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Mclk'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.135 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.135 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; 0.000        ; 2.037      ; 2.026      ;
; -0.023 ; rst       ; counter:U1|Q[0] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[1] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[2] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[3] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[4] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[5] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[6] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
; -0.023 ; rst       ; counter:U1|Q[7] ; rst          ; Mclk        ; -0.500       ; 2.037      ; 1.638      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MPU:U3|ControlUnit:U0|Enrun'                                                                          ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                    ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.571 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; 0.000        ; 1.376      ; 1.977      ;
; 0.845 ; rst       ; MPU:U3|ControlUnit:U0|Done ; rst          ; MPU:U3|ControlUnit:U0|Enrun ; -0.500       ; 1.376      ; 1.751      ;
+-------+-----------+----------------------------+--------------+-----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -8.972    ; -0.213 ; -1.670   ; -1.123  ; -3.000              ;
;  MPU:U3|ControlUnit:U0|Enrun ; -4.131    ; 1.094  ; -1.670   ; 0.571   ; 0.333               ;
;  Mclk                        ; -1.103    ; 0.185  ; 0.240    ; -0.185  ; -3.000              ;
;  Pclk                        ; -8.972    ; -0.213 ; -0.066   ; -1.123  ; -3.000              ;
;  rst                         ; -2.862    ; 0.187  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS              ; -1276.841 ; -0.276 ; -11.367  ; -33.93  ; -244.401            ;
;  MPU:U3|ControlUnit:U0|Enrun ; -51.438   ; 0.000  ; -1.670   ; 0.000   ; 0.000               ;
;  Mclk                        ; -6.098    ; 0.000  ; 0.000    ; -1.480  ; -18.666             ;
;  Pclk                        ; -1188.602 ; -0.276 ; -10.801  ; -32.450 ; -222.735            ;
;  rst                         ; -30.703   ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; busa[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busa[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Mclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; busa[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; busa[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; busa[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; busa[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; busa[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; busa[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; busa[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; busa[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; busa[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; Mclk                        ; Mclk                        ; 0        ; 8        ; 0        ; 36       ;
; Pclk                        ; MPU:U3|ControlUnit:U0|Enrun ; 0        ; 0        ; 51       ; 0        ;
; Mclk                        ; Pclk                        ; 289      ; 0        ; 0        ; 0        ;
; MPU:U3|ControlUnit:U0|Enrun ; Pclk                        ; 0        ; 9931     ; 0        ; 0        ;
; Pclk                        ; Pclk                        ; 2659     ; 0        ; 0        ; 0        ;
; rst                         ; Pclk                        ; 0        ; 9929     ; 0        ; 0        ;
; Pclk                        ; rst                         ; 0        ; 0        ; 47       ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; Mclk                        ; Mclk                        ; 0        ; 8        ; 0        ; 36       ;
; Pclk                        ; MPU:U3|ControlUnit:U0|Enrun ; 0        ; 0        ; 51       ; 0        ;
; Mclk                        ; Pclk                        ; 289      ; 0        ; 0        ; 0        ;
; MPU:U3|ControlUnit:U0|Enrun ; Pclk                        ; 0        ; 9931     ; 0        ; 0        ;
; Pclk                        ; Pclk                        ; 2659     ; 0        ; 0        ; 0        ;
; rst                         ; Pclk                        ; 0        ; 9929     ; 0        ; 0        ;
; Pclk                        ; rst                         ; 0        ; 0        ; 47       ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Recovery Transfers                                                                   ;
+------------+-----------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------+----------+----------+----------+----------+
; rst        ; Mclk                        ; 0        ; 0        ; 8        ; 8        ;
; rst        ; MPU:U3|ControlUnit:U0|Enrun ; 0        ; 0        ; 1        ; 1        ;
; rst        ; Pclk                        ; 171      ; 171      ; 0        ; 0        ;
+------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------+
; Removal Transfers                                                                    ;
+------------+-----------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------+----------+----------+----------+----------+
; rst        ; Mclk                        ; 0        ; 0        ; 8        ; 8        ;
; rst        ; MPU:U3|ControlUnit:U0|Enrun ; 0        ; 0        ; 1        ; 1        ;
; rst        ; Pclk                        ; 171      ; 171      ; 0        ; 0        ;
+------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 257   ; 257  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------+
; Clock Status Summary                                                           ;
+-----------------------------+-----------------------------+------+-------------+
; Target                      ; Clock                       ; Type ; Status      ;
+-----------------------------+-----------------------------+------+-------------+
; MPU:U3|ControlUnit:U0|Enrun ; MPU:U3|ControlUnit:U0|Enrun ; Base ; Constrained ;
; Mclk                        ; Mclk                        ; Base ; Constrained ;
; Pclk                        ; Pclk                        ; Base ; Constrained ;
; rst                         ; rst                         ; Base ; Constrained ;
+-----------------------------+-----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; run        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; busa[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; run        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; busa[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busa[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Aug 30 17:52:14 2022
Info: Command: quartus_sta MicroProcessor -c MicroProcessor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MicroProcessor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Mclk Mclk
    Info (332105): create_clock -period 1.000 -name Pclk Pclk
    Info (332105): create_clock -period 1.000 -name rst rst
    Info (332105): create_clock -period 1.000 -name MPU:U3|ControlUnit:U0|Enrun MPU:U3|ControlUnit:U0|Enrun
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.972
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.972           -1188.602 Pclk 
    Info (332119):    -4.131             -51.438 MPU:U3|ControlUnit:U0|Enrun 
    Info (332119):    -2.862             -30.703 rst 
    Info (332119):    -1.103              -6.098 Mclk 
Info (332146): Worst-case hold slack is -0.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.213              -0.257 Pclk 
    Info (332119):     0.408               0.000 Mclk 
    Info (332119):     0.750               0.000 rst 
    Info (332119):     1.899               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332146): Worst-case recovery slack is -1.670
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.670              -1.670 MPU:U3|ControlUnit:U0|Enrun 
    Info (332119):     0.083               0.000 Pclk 
    Info (332119):     0.240               0.000 Mclk 
Info (332146): Worst-case removal slack is -1.123
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.123             -32.450 Pclk 
    Info (332119):    -0.185              -1.480 Mclk 
    Info (332119):     0.910               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -222.735 Pclk 
    Info (332119):    -3.000             -18.666 Mclk 
    Info (332119):    -3.000              -3.000 rst 
    Info (332119):     0.441               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.085           -1078.323 Pclk 
    Info (332119):    -3.801             -47.637 MPU:U3|ControlUnit:U0|Enrun 
    Info (332119):    -2.609             -28.043 rst 
    Info (332119):    -0.881              -4.728 Mclk 
Info (332146): Worst-case hold slack is -0.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.213              -0.276 Pclk 
    Info (332119):     0.365               0.000 Mclk 
    Info (332119):     0.718               0.000 rst 
    Info (332119):     1.813               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332146): Worst-case recovery slack is -1.526
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.526              -1.526 MPU:U3|ControlUnit:U0|Enrun 
    Info (332119):     0.152               0.000 Pclk 
    Info (332119):     0.255               0.000 Mclk 
Info (332146): Worst-case removal slack is -1.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.041             -31.296 Pclk 
    Info (332119):    -0.182              -1.456 Mclk 
    Info (332119):     0.939               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -222.735 Pclk 
    Info (332119):    -3.000             -18.578 Mclk 
    Info (332119):    -3.000              -3.000 rst 
    Info (332119):     0.335               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.522            -595.210 Pclk 
    Info (332119):    -1.873             -22.329 MPU:U3|ControlUnit:U0|Enrun 
    Info (332119):    -0.932              -8.216 rst 
    Info (332119):    -0.335              -0.365 Mclk 
Info (332146): Worst-case hold slack is 0.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.057               0.000 Pclk 
    Info (332119):     0.185               0.000 Mclk 
    Info (332119):     0.187               0.000 rst 
    Info (332119):     1.094               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332146): Worst-case recovery slack is -0.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.566              -0.566 MPU:U3|ControlUnit:U0|Enrun 
    Info (332119):    -0.066             -10.801 Pclk 
    Info (332119):     0.716               0.000 Mclk 
Info (332146): Worst-case removal slack is -0.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.660             -23.518 Pclk 
    Info (332119):    -0.135              -1.080 Mclk 
    Info (332119):     0.571               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -183.400 Pclk 
    Info (332119):    -3.000             -14.034 Mclk 
    Info (332119):    -3.000              -3.000 rst 
    Info (332119):     0.333               0.000 MPU:U3|ControlUnit:U0|Enrun 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4840 megabytes
    Info: Processing ended: Tue Aug 30 17:52:16 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


