<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(390,130)" to="(450,130)"/>
    <wire from="(770,340)" to="(770,350)"/>
    <wire from="(70,460)" to="(580,460)"/>
    <wire from="(100,270)" to="(160,270)"/>
    <wire from="(100,300)" to="(160,300)"/>
    <wire from="(220,280)" to="(280,280)"/>
    <wire from="(740,320)" to="(740,460)"/>
    <wire from="(810,160)" to="(870,160)"/>
    <wire from="(280,130)" to="(330,130)"/>
    <wire from="(580,340)" to="(770,340)"/>
    <wire from="(870,160)" to="(870,230)"/>
    <wire from="(580,240)" to="(640,240)"/>
    <wire from="(550,220)" to="(610,220)"/>
    <wire from="(740,160)" to="(740,230)"/>
    <wire from="(610,150)" to="(610,220)"/>
    <wire from="(280,280)" to="(280,300)"/>
    <wire from="(740,230)" to="(740,320)"/>
    <wire from="(280,130)" to="(280,280)"/>
    <wire from="(700,230)" to="(740,230)"/>
    <wire from="(830,330)" to="(870,330)"/>
    <wire from="(450,130)" to="(450,210)"/>
    <wire from="(450,230)" to="(450,310)"/>
    <wire from="(100,120)" to="(100,270)"/>
    <wire from="(280,490)" to="(890,490)"/>
    <wire from="(100,120)" to="(330,120)"/>
    <wire from="(870,250)" to="(870,330)"/>
    <wire from="(450,210)" to="(490,210)"/>
    <wire from="(450,230)" to="(490,230)"/>
    <wire from="(100,300)" to="(100,330)"/>
    <wire from="(740,460)" to="(890,460)"/>
    <wire from="(960,240)" to="(980,240)"/>
    <wire from="(70,270)" to="(100,270)"/>
    <wire from="(70,300)" to="(100,300)"/>
    <wire from="(280,300)" to="(310,300)"/>
    <wire from="(740,320)" to="(770,320)"/>
    <wire from="(610,220)" to="(640,220)"/>
    <wire from="(580,240)" to="(580,340)"/>
    <wire from="(950,470)" to="(980,470)"/>
    <wire from="(100,330)" to="(310,330)"/>
    <wire from="(870,250)" to="(900,250)"/>
    <wire from="(870,230)" to="(900,230)"/>
    <wire from="(580,340)" to="(580,460)"/>
    <wire from="(370,310)" to="(450,310)"/>
    <wire from="(280,300)" to="(280,490)"/>
    <wire from="(610,150)" to="(750,150)"/>
    <wire from="(740,160)" to="(750,160)"/>
    <comp lib="1" loc="(390,130)" name="NAND Gate"/>
    <comp lib="0" loc="(70,300)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(370,310)" name="NAND Gate"/>
    <comp lib="1" loc="(220,280)" name="NAND Gate"/>
    <comp lib="1" loc="(550,220)" name="NAND Gate"/>
    <comp lib="0" loc="(980,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(960,240)" name="NAND Gate"/>
    <comp lib="1" loc="(950,470)" name="NAND Gate"/>
    <comp lib="0" loc="(70,270)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(810,160)" name="NAND Gate"/>
    <comp lib="1" loc="(700,230)" name="NAND Gate"/>
    <comp lib="1" loc="(830,330)" name="NAND Gate"/>
    <comp lib="0" loc="(70,460)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(980,470)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
