
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>/*</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>  Eric Villasenor</q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>  evillase@gmail.com</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m></q-m>
<a name="5"><q-n>     5  </q-n></a><q-m>  register file interface</q-m>
<a name="6"><q-n>     6  </q-n></a><q-m>*/</q-m>
<a name="7"><q-n>     7  </q-n></a>`ifndef CONTROL_UNIT_IF_VH
<a name="8"><q-n>     8  </q-n></a>`<q-a>define</q-w> CONTROL_UNIT_IF_VH
<a name="9"><q-n>     9  </q-n></a>
<a name="10"><q-n>     10  </q-n></a><q-m>// all types</q-m>
<a name="11"><q-n>     11  </q-n></a>`<q-i>include</q-w> <q-l>"cpu_types_pkg.vh"</q-l>
<a name="12"><q-n>     12  </q-n></a>
<a name="13"><q-n>     13  </q-n></a><q-w>interface</q-w> control_unit_if;
<a name="14"><q-n>     14  </q-n></a>  <q-m>// import types</q-m>
<a name="15"><q-n>     15  </q-n></a>  <q-w>import</q-w> cpu_types_pkg::*;
<a name="16"><q-n>     16  </q-n></a>
<a name="17"><q-n>     17  </q-n></a>  <q-w>logic</q-w>   JALen,RegWr,ALUSrc,dWEN, MemtoReg, halt, beq, zero, dREN;
<a name="18"><q-n>     18  </q-n></a>  <q-w>logic</q-w> [2:0] PCSrc;
<a name="19"><q-n>     19  </q-n></a>  <q-w>logic</q-w> [1:0] ExtOp, RegDst;
<a name="20"><q-n>     20  </q-n></a>  aluop_t ALUOP;
<a name="21"><q-n>     21  </q-n></a>  word_t imemload;
<a name="22"><q-n>     22  </q-n></a>  regbits_t rs, rd,rt;
<a name="23"><q-n>     23  </q-n></a>  <q-w>logic</q-w> [IMM_W-1:0]   imm;
<a name="24"><q-n>     24  </q-n></a>  <q-w>logic</q-w> [SHAM_W-1:0]  shamt;
<a name="25"><q-n>     25  </q-n></a>
<a name="26"><q-n>     26  </q-n></a>  <q-m>// control unit ports</q-m>
<a name="27"><q-n>     27  </q-n></a>  <q-w>modport</q-w> cu (
<a name="28"><q-n>     28  </q-n></a>    <q-w>input</q-w>   imemload,zero,beq,
<a name="29"><q-n>     29  </q-n></a>    <q-w>output</q-w>  JALen, RegWr, ALUSrc, dWEN, MemtoReg, RegDst, PCSrc, ExtOp, ALUOP, halt, rs,rd,rt, shamt, imm
<a name="30"><q-n>     30  </q-n></a>  );
<a name="31"><q-n>     31  </q-n></a>  <q-m>// control unit tb</q-m>
<a name="32"><q-n>     32  </q-n></a>  <q-w>modport</q-w> tb (
<a name="33"><q-n>     33  </q-n></a>    <q-w>input</q-w>   JALen, RegWr, ALUSrc, dWEN, MemtoReg, RegDst, PCSrc, ExtOp, ALUOP, halt, rs,rd,rt, shamt, imm,
<a name="34"><q-n>     34  </q-n></a>    <q-w>output</q-w>  imemload,beq,zero
<a name="35"><q-n>     35  </q-n></a>  );
<a name="36"><q-n>     36  </q-n></a><q-w>endinterface</q-w>
<a name="37"><q-n>     37  </q-n></a>
<a name="38"><q-n>     38  </q-n></a>`<q-a>endif</q-w> <q-m>//CONTROL_UNIT_IF_VH</q-m>
</pre>
</tt>

  
</body>
</html>
