## 1ï¸âƒ£ Dlaczego **przemysÅ‚owoâ€‘inÅ¼ynierska** sekcja bÄ™dzie bardziej atrakcyjna niÅ¼ czysto akademicka?

| Aspekt | WykÅ‚ad akademicki | WykÅ‚ad przemysÅ‚owy |
|--------|-------------------|--------------------|
| **Cel** | Zrozumienie podstaw teorii planowania, dowody, formalne modele | Szybkie wdroÅ¼enie, rozwiÄ…zywanie realâ€‘world problemÃ³w, minimalizacja czasu wprowadzenia |
| **MateriaÅ‚** | Wzory, dowody, zadania teoretyczne | PrzykÅ‚ady z konkretnych urzÄ…dzeÅ„ (UAV, samochÃ³d, robot przemysÅ‚owy) |
| **NarzÄ™dzia** | Papier, symulator matematyczny, TLAâº/UPPAAL | Tracealyzer, SystemViewer, QEMU, profilery, CI/CD pipelines |
| **Rezultat** | â€œWiem, jak to dziaÅ‚aâ€ | â€œPotrafiÄ™ to zaprojektowaÄ‡, wdroÅ¼yÄ‡ i przetestowaÄ‡â€ |

**Dlatego** w sekcji przemysÅ‚owej **wiÄ™cej czasu** poÅ›wiÄ™cimy na:

- praktyczne konfiguracje RTOS (Zephyr, FreeRTOS, ThreadX, QNX)
- przykÅ‚ady synchronizacji i obsÅ‚ugi ISR w urzÄ…dzeniach wielordzeniowych
- narzÄ™dzia do pomiaru jittera i latencji w czasie rzeczywistym
- caseâ€‘study z branÅ¼ (automotive, aerospace, robotyka, IoT)

______________________________________________________________________

## 2ï¸âƒ£ Kilka **interesujÄ…cych przykÅ‚adÃ³w** do wplecenia w wykÅ‚ad

| # | PrzykÅ‚ad (branÅ¼a) | Co warto pokazaÄ‡ w 10â€‘15â€¯min? |
|---|-------------------|-----------------------------|
| 1 | **UAV â€“ lot bezzaÅ‚ogowy** (kontrola lotu + sensor fusion) | <ul><li>Zadania o rÃ³Å¼nych periodach (250â€¯Âµs â€“ IMU, 1â€¯ms â€“ regulator, 5â€¯ms â€“ telemetryka)</li><li>ZarzÄ…dzanie priorytetami i ISR dla DMA</li><li>Tracealyzer â€“ pomiar jittera i wizualizacja timelineâ€™u</li></ul> |
| 2 | **ECU samochodowy** (CANâ€‘FD + Ethernet) | <ul><li>Hierarchiczny harmonogram: zadania czasu rzeczywistego (ASILâ€‘D) vs. zadania diagnostyczne (ASILâ€‘A)</li><li>Priorityâ€‘inherited mutexy chroniÄ…ce bufor CAN</li><li>Wymagania ISOâ€¯26262 (FMEA, SILâ€‘rating) w kontekÅ›cie RTOS</li></ul> |
| 3 | **Robot przemysÅ‚owy** (sterowanie serwonapÄ™dÃ³w + wizja) | <ul><li>Wielordzeniowy procesor (Cortexâ€‘A53) â€“ podziaÅ‚ na domeny: RTâ€‘core vs. Linuxâ€‘core (RTâ€‘Linux)</li><li>Wykorzystanie ARINCâ€¯653 (partitioning) w systemie bezpieczeÅ„stwa</li><li>Integracja z CI/CD â€“ automatyczne testy jednostkowe + testy czasowe</li></ul> |
| 4 | **Smartâ€‘meter / IoT gateway** (protokÃ³Å‚ Thread + MQTT) | <ul><li>Zadania o niskim obciÄ…Å¼eniu (co sekundÄ™) + zadania wysokiej krytycznoÅ›ci (alarm)</li><li>Lockâ€‘free queue do wymiany danych miÄ™dzy ISR a taskiem</li><li>Profilowanie latencji na ARM Cortexâ€‘M33 w Å›rodowisku QEMU</li></ul> |
| 5 | **Avionika â€“ Flight Management System** (ARINCâ€¯653) | <ul><li>PodziaÅ‚ na partycje â€“ kaÅ¼da ma wÅ‚asny scheduler</li><li>WymÃ³g deterministycznoÅ›ci â‰¤â€¯1â€¯ms i jitter â‰¤â€¯5â€¯Âµs</li><li>Analiza worstâ€‘case execution time (WCET) w Symâ€‘TA/S</li></ul> |

KaÅ¼dy z tych caseâ€‘study ma gotowy zestaw slajdÃ³w, przykÅ‚adowy kod (przewaÅ¼nie w Zephyr/FreeRTOS) oraz **zestaw testowy** (symulacja w QEMU + Tracealyzer). Po prezentacji kaÅ¼dy uczestnik moÅ¼e od razu uruchomiÄ‡ kod i zobaczyÄ‡, jak wyglÄ…da timeline na ekranie.

______________________________________________________________________

## 3ï¸âƒ£ â€œWymysÅ‚y na koniecâ€ â€“ **Zaawansowany problem** dla najlepszych mÃ³zgÃ³w

PoniÅ¼ej znajdziesz kilka **kompleksowych, praktycznych wyzwaÅ„**, ktÃ³re moÅ¼na zadaÄ‡ jako *bonusâ€‘challenge* po wykÅ‚adzie. KaÅ¼de z nich Å‚Ä…czy w sobie:

- **Projekt** â€“ architektura RTOS i alokacja zasobÃ³w
- **Analiza** â€“ formalna weryfikacja gwarancji czasowych i deterministycznoÅ›ci
- **Testowanie** â€“ pomiar jittera, latencji i odpornoÅ›ci na awarie
- **Weryfikacja** â€“ wykorzystanie narzÄ™dzi (Tracealyzer, SystemC, TLAâº/UPPAAL)

______________________________________________________________________

### ğŸ›©ï¸ **Problemâ€¯A â€“ Autonomiczny dron (multiâ€‘core + mieszana krytycznoÅ›Ä‡)**

| Element | Specyfikacja |
|---------|--------------|
| **Platforma** | Dualâ€‘core ARM Cortexâ€‘M7 (160â€¯MHz) + 32â€¯kB SRAM, 2â€¯MB Flash |
| **Zadania** | <ul><li>**Sensorâ€‘Fusion (SF)** â€“ 250â€¯Âµs, WCETâ€¯=â€¯120â€¯Âµs, jitter â‰¤â€¯30â€¯Âµs</li><li>**Controlâ€‘Loop (CL)** â€“ 1â€¯ms, WCETâ€¯=â€¯300â€¯Âµs, jitter â‰¤â€¯100â€¯Âµs</li><li>**Safetyâ€‘Monitor (SM)** â€“ 5â€¯ms, WCETâ€¯=â€¯1â€¯ms, jitter â‰¤â€¯200â€¯Âµs</li><li>**Telemetry (TL)** â€“ 2â€¯ms, WCETâ€¯=â€¯500â€¯Âµs</li><li>**Houseâ€‘keeping (HK)** â€“ 10â€¯ms, WCETâ€¯=â€¯1â€¯ms</li></ul> |
| **Zasoby** | 1â€¯Ã—â€¯UART (ISR), 1â€¯Ã—â€¯SPI (DMA), 1â€¯Ã—â€¯CANâ€‘FD (ISR), 1â€¯Ã—â€¯PWMâ€‘Timer, 2â€¯Ã—â€¯ADC |
| **KrytycznoÅ›Ä‡** | SF, CL â€“ ASILâ€‘D (silna preempcja); SM â€“ ASILâ€‘C; TL, HK â€“ ASILâ€‘A |
| **Ograniczenia** | <ul><li>CPUâ€‘util â‰¤â€¯70â€¯% przy peÅ‚nym obciÄ…Å¼eniu</li><li>Brak priorytetowych inwersji (priorityâ€‘inheritance lub priorityâ€‘ceiling)</li><li>Latencja od ISRâ€‘>Task â‰¤â€¯5â€¯Âµs</li></ul> |
| **Cel** | Zaprojektuj harmonogram i alokacjÄ™ zadaÅ„, wybierz algorytm planowania (RM, EDF, MUF, DM), zapewnij **worstâ€‘case deadline guarantee** oraz **minimum jitter**. NastÄ™pnie zweryfikuj za pomocÄ… **responseâ€‘time analysis** i symulacji w **Tracealyzer**. |
| **Deliverables** | <ul><li>Schemat alokacji zadaÅ„ na rdzeni (czy zadania powinny byÄ‡ sticky czy migracyjne?)</li><li>Konfiguracja priorytetÃ³w i wykorzystanie **Priority Inheritance Protocol (PIP)** / **Priority Ceiling Protocol (PCP)**</li><li>Analiza formalna â€“ obliczenie reakcji (worstâ€‘case response) dla kaÅ¼dego zadania</li><li>Wyniki pomiarÃ³w (jitter, latencja, CPUâ€‘load) z symulacji</li><li>PropozycjÄ™ procedury **graceful degradation** (np. ograniczenie czÄ™stotliwoÅ›ci aktualizacji sensora przy przeciÄ…Å¼eniu)</li></ul> |
| **Ocenianie** | <ul><li>PrawidÅ‚owoÅ›Ä‡ analizy (â‰¤â€¯5â€¯% bÅ‚Ä…d vs. symulacja)</li><li>Wykorzystanie narzÄ™dzi (Tracealyzer, QEMU, formal verification)</li><li>JakoÅ›Ä‡ rozwiÄ…zania w kontekÅ›cie wymagaÅ„ ASIL (safety case)</li></ul> |

> **Dlaczego to jest â€œzabÃ³jczoâ€?**\
> ÅÄ…czy wielordzeniowoÅ›Ä‡, mieszanÄ… krytycznoÅ›Ä‡, priorytety i synchronizacjÄ™ w jednym systemie. Dodatkowo wymaga umiejÄ™tnoÅ›ci pracy z narzÄ™dziami analitycznymi i tworzenia **dowodu** gwarancji czasowych â€“ dokÅ‚adnie to, czego potrzebujÄ… w branÅ¼y lotniczej/robotycznej.

______________________________________________________________________

### ğŸš— **Problemâ€¯B â€“ ECU samochodowy (mixedâ€‘criticality, CANâ€‘FD + Ethernet, ISOâ€¯26262)**

| Element | Specyfikacja |
|---------|--------------|
| **Platforma** | 4â€‘core ARM Cortexâ€‘R52 (300â€¯MHz) + 256â€¯kB SRAM |
| **Domeny** | <ul><li>ASILD (SILâ€¯4) â€“ sterownik hamulcÃ³w (TC), sterownik prÄ™dkoÅ›ci (VC)</li><li>ASILB (SILâ€¯3) â€“ czujniki temperatury, diagnostyka OBD</li><li>ASILA (SILâ€¯2) â€“ logger, OTA</li></ul> |
| **Komunikacja** | <ul><li>CANâ€‘FD (125â€¯kbpsâ€‘2â€¯Mbps) â€“ priorytety wiadomoÅ›ci</li><li>BroadRâ€‘Reach (Ethernet 100â€¯Mbps) â€“ streaming danych</li></ul> |
| **Zadania** | <ul><li>TC: 1â€¯ms, WCETâ€¯=â€¯300â€¯Âµs (ASILâ€‘D)</li><li>VC: 2â€¯ms, WCETâ€¯=â€¯250â€¯Âµs (ASILâ€‘D)</li><li>Tempâ€‘Monitor: 5â€¯ms, WCETâ€¯=â€¯150â€¯Âµs (ASILâ€‘B)</li><li>OBDâ€‘diag: 10â€¯ms, WCETâ€¯=â€¯800â€¯Âµs (ASILâ€‘B)</li><li>Logger: 20â€¯ms, WCETâ€¯=â€¯500â€¯Âµs (ASILâ€‘A)</li></ul> |
| **Wymagania** | <ul><li>Zadania ASILâ€‘D **nie mogÄ… byÄ‡ wyprzedzone** przez zadania niÅ¼szej krytycznoÅ›ci (preempcja tylko w obrÄ™bie tego samego poziomu krytycznoÅ›ci).</li><li>Zapewnij **bounded jitter** dla TC (â‰¤â€¯20â€¯Âµs).</li><li>WymÃ³g **temporal isolation** pomiÄ™dzy domenami (ARINCâ€¯653â€‘style partitions).</li><li>ObsÅ‚uga **timeoutÃ³w** i **fallback** (np. przeÅ‚Ä…czenie na lokalny regulator przy utracie komunikacji Ethernet).</li></ul> |
| **Cel** | Zaprojektuj **hierarchiczny scheduler**: <br> 1ï¸âƒ£ *Levelâ€‘0* â€“ partycjonowanie domen (kaÅ¼da ma wÅ‚asny **rateâ€‘monotonic** plan). <br> 2ï¸âƒ£ *Levelâ€‘1* â€“ **fixedâ€‘priority** w ramach partycji (priorytety ASILâ€‘D najwyÅ¼sze). <br> 3ï¸âƒ£ **Budgetâ€‘monitoring** (CPUâ€‘time) dla partycji ASILâ€‘B/A. <br> NastÄ™pnie: <br> â€¢ wykonaj **schedulability analysis** (Liuâ€‘Layland, Biniâ€‘Baruah, Choudhury). <br> â€¢ przeprowadÅº **simulation** w **SystemC** + **Tracealyzer** i zmierz **worstâ€‘case response**. <br> â€¢ stwÃ³rz **failureâ€‘mode analysis** (FMEA) i zaproponuj mechanizm **graceful degradation** (np. przejÅ›cie na lokalny regulator przy utracie danych z czujnikÃ³w). |
| **Deliverables** | <ul><li>Model architektury (partitioning) + diagram priorytetÃ³w</li><li>Analiza formalna â€“ wykazanie speÅ‚nienia deadlineâ€™Ã³w</li><li>Konfiguracja RTOS (np. QNX, Zephyr) â€“ plik konfiguracyjny (deviceâ€‘tree, Kconfig)</li><li>Skrypt symulacji (Python + Tracealyzer API) + wyniki (latencja, jitter, CPUâ€‘load)</li><li>Plan testÃ³w funkcjonalnych (ISOâ€¯26262 â€“ HARA, Safetyâ€‘Case)</li></ul> |

> **Dlaczego â€œzabÃ³jczoâ€?**\
> PoÅ‚Ä…czenie **mixedâ€‘criticality**, **sieci realâ€‘time** (CANâ€‘FD, Ethernet) i **normatywnych wymagaÅ„** (ISOâ€¯26262, ASIL) wymaga zarÃ³wno wiedzy o planowaniu, jak i o certyfikacji. To jest typowy problem w **automotive**.

______________________________________________________________________

### ğŸ¤– **Problemâ€¯C â€“ Robot przemysÅ‚owy (heterogeniczny SoC, RTâ€‘Linux + RTâ€‘Core, ARINCâ€¯653â€‘style partitions)**

| Element | Specyfikacja |
|---------|--------------|
| **Platforma** | **Xilinx Zynqâ€‘UltraScale+** â€“ 4â€‘core Cortexâ€‘A53 (Linux) + 2â€‘core Cortexâ€‘R5 (RTâ€‘Core) |
| **Zadania (RTâ€‘Core)** | <ul><li>Serwoâ€‘Drive (SD) â€“ 250â€¯Âµs, WCETâ€¯=â€¯150â€¯Âµs (SILâ€‘4)</li><li>Forceâ€‘Feedback (FF) â€“ 500â€¯Âµs, WCETâ€¯=â€¯300â€¯Âµs (SILâ€‘4)</li><li>Safetyâ€‘Watchdog (SW) â€“ 2â€¯ms, WCETâ€¯=â€¯1â€¯ms (SILâ€‘3)</li></ul> |
| **Zadania (Linux)** | <ul><li>Visionâ€‘Processing (VP) â€“ 10â€¯ms, WCETâ€¯=â€¯5â€¯ms (SILâ€‘2)</li><li>Userâ€‘Interface (UI) â€“ 30â€¯ms, WCETâ€¯=â€¯10â€¯ms (SILâ€‘1)</li></ul> |
| **Komunikacja** | <ul><li>AXIâ€‘Lite/AXIâ€‘Stream miÄ™dzy RTâ€‘Core i Linux</li><li>Ethernetâ€‘based ROS2 â€“ wymagania deterministyczne (latencja â‰¤â€¯2â€¯ms, jitter â‰¤â€¯500â€¯Âµs)</li></ul> |
| **Wymagania** | <ul><li>RTâ€‘Core musi byÄ‡ **hardâ€‘realâ€‘time** â€“ Å¼adne zadania Linux nie mogÄ… go blokowaÄ‡ dÅ‚uÅ¼ej niÅ¼ 5â€¯Âµs.</li><li>Zapewnij **temporal isolation** (partition) dla RTâ€‘Core i Linux.</li><li>Implementuj **crossâ€‘core lockâ€‘free queue** (singleâ€‘producer, singleâ€‘consumer) â€“ analiza latencji i brak contention.</li></ul> |
| **Cel** | Zaprojektuj **dualâ€‘core architecture**: <br> 1ï¸âƒ£ **RTâ€‘Core** â€“ scheduler RM/EDF, **hardâ€‘realâ€‘time tasks** (SD, FF, SW). <br> 2ï¸âƒ£ **Linux** â€“ **SCHED_FIFO** dla VP i UI, ograniczony przez **cgroups**/**rtâ€‘cgroup** Å¼eby nie przekroczyÄ‡ 5â€¯% CPU w trakcie RTâ€‘Core. <br> 3ï¸âƒ£ **IPC** â€“ lockâ€‘free ring buffer (singleâ€‘producer, singleâ€‘consumer) + DMA (AXIâ€‘DMA) â€“ wykonaÄ‡ **latency budget analysis**. <br> 4ï¸âƒ£ **Verification** â€“ wykorzystaj **UPPAAL** do modelowania komunikacji i sprawdzenia boundedâ€‘delay. <br> 5ï¸âƒ£ **Test** â€“ uruchom **QEMU** z symulacjÄ… SoC, zmierz jitter i latency w Tracealyzer. |
| **Deliverables** | <ul><li>Schemat rozdziaÅ‚u CPU (coreâ€‘affinity, IRQâ€‘affinity, SMPâ€‘migration)</li><li>Konfiguracja Zephyr/FreeRTOS + Linux (deviceâ€‘tree overlay, kernel config)</li><li>Model w UPPAAL (czasowe wÅ‚asnoÅ›ci, dowÃ³d ograniczonej latencji)</li><li>Wyniki pomiarÃ³w (latencja crossâ€‘core, jitter SD, FF, CPUâ€‘load)</li><li>Plan integracji z CI/CD (testy CI z symulacjÄ… i testy hardwareâ€‘inâ€‘theâ€‘loop)</li></ul> |

> **Dlaczego â€œzabÃ³jczoâ€?**\
> To **heterogeniczny SoC** â€“ mieszanka twardego RTOS i systemu Linux â€“ a jednoczeÅ›nie **ARINCâ€¯653â€‘style partitions** oraz **lockâ€‘free IPC**. W praktyce takie rozwiÄ…zania spotyka siÄ™ w **robotyce wysokiej klasy** (np. roboty medyczne, automatyka produkcyjna).

______________________________________________________________________

### ğŸ›°ï¸ **Problemâ€¯D â€“ Avionics Flight Management System (ARINCâ€¯653, timeâ€‘partitioned scheduler, mixedâ€‘criticality, formal verification)**

| Element | Specyfikacja |
|---------|--------------|
| **Platforma** | 2â€‘core POWERPC e500 (250â€¯MHz) + 1â€¯Ã—â€¯FPGA (Hardwareâ€‘accelerated avionics) |
| **Partitioned OS** | ARINCâ€¯653 (np. VxWorks 653, LynxOSâ€‘178) â€“ **timeâ€‘partitioning** (major frame = 10â€¯ms) |
| **Zadania** | <ul><li>**Navigation (NAV)** â€“ 5â€¯ms, WCETâ€¯=â€¯2â€¯ms (SILâ€‘4)</li><li>**Guidance (GUID)** â€“ 2â€¯ms, WCETâ€¯=â€¯800â€¯Âµs (SILâ€‘4)</li><li>**Healthâ€‘Monitor (HM)** â€“ 10â€¯ms, WCETâ€¯=â€¯1â€¯ms (SILâ€‘3)</li><li>**Dataâ€‘Logger (DL)** â€“ 100â€¯ms, WCETâ€¯=â€¯20â€¯ms (SILâ€‘2)</li></ul> |
| **Komunikacja** | <ul><li>**ARINCâ€¯429** (1553â€‘B) â€“ deterministyczna, latency â‰¤â€¯1â€¯ms</li><li>**Ethernet (AFDX)** â€“ wymagania jitter â‰¤â€¯20â€¯Âµs</li></ul> |
| **Wymagania** | <ul><li>KaÅ¼da **partition** ma swoje **fixedâ€‘time slot** w major frame (np. NAV 2â€¯ms, GUID 1â€¯ms, HM 3â€¯ms, DL 4â€¯ms). </li><li>Zadania w tej samej partition **preemptive** â€“ RM lub EDF (wewnÄ™trznie). </li><li>**Temporal firewall**: brak przenikania miÄ™dzy partitions (noâ€‘preempt, noâ€‘shared resource).</li></ul> |
| **Cel** | Zaprojektuj **majorâ€‘frame schedule**: <br> 1ï¸âƒ£ Ustal dÅ‚ugoÅ›ci slotÃ³w tak, Å¼eby sumaryczny czas â‰¤â€¯10â€¯ms i kaÅ¼de zadanie mieÅ›ci siÄ™ w swoim **worstâ€‘case execution time**. <br> 2ï¸âƒ£ Wybierz **EDF** lub **RM** wewnÄ…trz partition (uzasadnij). <br> 3ï¸âƒ£ Zbuduj **model czasowy** w **UPPAAL** (major frame, slot, task deadline). <br> 4ï¸âƒ£ Wykonaj **formal verification**: *deadlineâ€‘misses = 0*, *noâ€‘overlap*, *bounded jitter*. <br> 5ï¸âƒ£ PrzeprowadÅº **simulation** w **Simulink + RTOSâ€‘inâ€‘theâ€‘Loop** (MATLAB/Simulink) â€“ weryfikacja latencji w AFDX. |
| **Deliverables** | <ul><li>Grafik majorâ€‘frame z slotami (tabela)</li><li>Konfiguracja ARINCâ€¯653 (plik .cfg)</li><li>Model UPPAAL + wyniki weryfikacji (logi, trace)</li><li>Skrypt Simulink (model + testâ€‘vectors) + wyniki (jitter, latencja)</li><li>Opis **Safety Case** â€“ dowÃ³d, Å¼e system speÅ‚nia DOâ€‘178C / DOâ€‘254 wymagania dla SILâ€‘4</li></ul> |

> **Dlaczego â€œzabÃ³jczoâ€?**\
> To **realâ€‘world system lotniczy** z wymogami **certyfikacji**. Wymaga zrozumienia **ARINCâ€¯653**, **formal verification** i **timeâ€‘partitioned scheduling** â€“ nie jest to czysto akademickie zadanie, ale realny problem w branÅ¼y lotniczej.

______________________________________________________________________

### ğŸ“¡ **Problemâ€¯E â€“ Realâ€‘Time Sensor Network (Zigbee/Thread, Lowâ€‘Power, Deterministic Sleep/Wakeâ€‘Up)**

| Element | Specyfikacja |
|---------|--------------|
| **Platforma** | ARM Cortexâ€‘M0+ (48â€¯MHz) + 64â€¯KB RAM, 256â€¯KB Flash |
| **Zadania** | <ul><li>**Sensorâ€‘Acquisition (SA)** â€“ 200â€¯Âµs (ADC), WCETâ€¯=â€¯80â€¯Âµs</li><li>**Packetâ€‘Transmission (PT)** â€“ 2â€¯ms (IEEEâ€¯802.15.4), WCETâ€¯=â€¯800â€¯Âµs</li><li>**Powerâ€‘Management (PM)** â€“ 50â€¯Âµs (wakeâ€‘up/timer), WCETâ€¯=â€¯30â€¯Âµs</li></ul> |
| **Wymagania** | <ul><li>Cykl pracy: 10â€¯ms **active** â†’ 990â€¯ms **sleep** (wakeâ€‘up na timer).</li><li>ZapewniÄ‡ **deterministyczny wakeâ€‘up latency** â‰¤â€¯5â€¯Âµs.</li><li>Brak **priority inversion** miÄ™dzy ISR (timer) a PT.</li><li>UÅ¼ycie **tickless** FreeRTOS (idleâ€‘tick) i **lowâ€‘power timer** (LPTIM).</li></ul> |
| **Cel** | Zaprojektuj **lowâ€‘power RTOS** z **tickless idle** i **dynamic tick frequency** (przeÅ‚Ä…czanie miÄ™dzy 1â€¯kHz a 100â€¯kHz). <br> 1ï¸âƒ£ Wykorzystaj **FreeRTOSâ€‘Tickless** i **lowâ€‘power timer** (LPTIM). <br> 2ï¸âƒ£ Zaimplementuj **queueâ€‘based ISR** â€“ ISR wypeÅ‚nia ring buffer, a task PT odbiera z niego. <br> 3ï¸âƒ£ Wykonaj **energyâ€‘profile**: pomiar prÄ…du (ÂµA) w trybie sleep vs. active, wyliczenie **average power consumption**. <br> 4ï¸âƒ£ PrzeprowadÅº **latency analysis** w Tracealyzer (wakeâ€‘up â†’ SA â†’ PT). |
| **Deliverables** | <ul><li>Konfiguracja FreeRTOS (tickless, LPTIM, idle hook)</li><li>Diagram ISR â†’ task (priority inheritance, lockâ€‘free)</li><li>Wyniki pomiarÃ³w (jitter, wakeâ€‘up latency, Å›redni prÄ…d)</li><li>Wnioski dotyczÄ…ce tradeâ€‘offâ€™Ã³w (czÄ™stotliwoÅ›Ä‡ timera vs. energia vs. deterministycznoÅ›Ä‡)</li></ul> |

> **Dlaczego â€œzabÃ³jczoâ€?**\
> ÅÄ…czy **lowâ€‘power design** i **hardâ€‘realâ€‘time** w jednym, czÄ™sto spotykanym w IoT. Wymaga dogÅ‚Ä™bnej znajomoÅ›ci mechanizmÃ³w RTOS (tickless, idle) oraz umiejÄ™tnoÅ›ci **pomiarÃ³w energii**.

______________________________________________________________________

## 4ï¸âƒ£ Jak wykorzystaÄ‡ te projekty w praktyce (po wykÅ‚adzie)

1. **Dostarczenie materiaÅ‚Ã³w**

   - repozytorium Git z gotowymi szablonami (FreeRTOS/Zephyr, konfiguracja Kconfig, pliki .c/.h).
   - gotowe skrypty uruchamiajÄ…ce symulacjÄ™ (Docker + QEMU + Tracealyzer).
   - **README** z krokâ€‘poâ€‘kroku instrukcjÄ… uruchomienia (zajmuje \<â€¯5â€¯min).

1. **Ocena rozwiÄ…zaÅ„**

   - **Automatyczne testy CI**: `ci.yml` â€“ build, unitâ€‘tests, performanceâ€‘tests (jitter measurement).

   - **Rubryka** (przykÅ‚adowa):

     | Kryterium | 0â€¯% | 50â€¯% | 100â€¯% |
     |-----------|-----|------|-------|
     | Analiza teoretyczna (responseâ€‘time, bounded jitter) | Niepoprawna | CzÄ™Å›ciowo poprawna | PeÅ‚na, dowÃ³d poprawny |
     | Implementacja RTOS (konfiguracja, ISR, mutex) | Brak | CzÄ™Å›ciowa | Poprawna, zgodna z bestâ€‘practices |
     | Pomiary (Tracealyzer, energia) | Brak | CzÄ™Å›ciowe | Komplet, wraz z interpretacjÄ… |
     | Dokumentacja (Safetyâ€‘Case, HARA) | Brak | Szkic | Kompletny case z referencjami |
     | KreatywnoÅ›Ä‡ (graceful degradation, extra features) | Brak | Prosty pomysÅ‚ | Zaawansowany, praktyczny pomysÅ‚ |

1. **Wydarzenie â€œhackathonâ€**

   - **ZespÃ³Å‚** 3â€‘4 osoby (mix â€“ hardware, firmware, test).
   - **Czas**: 4â€‘6â€¯h (dwie sesje po 2â€‘3â€¯h).
   - **Nagrody**: licencje na **Tracealyzer Pro**, zestawy **STM32 Nucleo**, dostÄ™p do **cloud CI/CD**.
   - **Prezentacja koÅ„cowa** (10â€¯min) + **live demo** (symulacja + pomiar na hardware).

1. **Poâ€‘wykÅ‚adzie** â€“ **prace naukowe**

   - Uczestnicy mogÄ… rozbudowaÄ‡ rozwiÄ…zanie do **publikacji konferencyjnej** (np. **IEEE Realâ€‘Time Systems Symposium**, **Embedded Systems Week**).\
     -å¯¼å¸ˆ moÅ¼e prowadziÄ‡ **seminarium** na temat **formal verification** (UPPAAL, TLAâº) w kontekÅ›cie RTOS.

______________________________________________________________________

## 5ï¸âƒ£ Szybka checkâ€‘lista â€co trzeba mieÄ‡ przed rozpoczÄ™ciemâ€

| Co | Dlaczego |
|----|----------|
| **Åšrodowisko Docker** (z QEMU, FreeRTOS/Zephyr, Tracealyzer, UPPAAL) | Jedno polecenie `docker run â€¦` â€“ szybki start, brak instalacji lokalnych. |
| **Pliki konfiguracyjne** (`.config`, deviceâ€‘tree, Kconfig) | Gotowe szablony pozwalajÄ… skupiÄ‡ siÄ™ na analizie, a nie na â€klikaniuâ€. |
| **Testâ€‘vectors** (np. zestaw danych dla sensorâ€‘fusion, obciÄ…Å¼enie CAN) | Åatwiejsze odtworzenie warunkÃ³w granicznych. |
| **Instrukcja krokâ€‘poâ€‘kroku** (README + FAQ) | Minimalizuje czas â€szukaniaâ€ i pozwala skupiÄ‡ siÄ™ na problemie. |
| **Rubryka ocen** (z gÃ³ry znana) | Uczestnicy wiedzÄ…, co jest waÅ¼ne i mogÄ… planowaÄ‡ swojÄ… pracÄ™. |
| **MateriaÅ‚y dodatkowe** (PDF z wykÅ‚adem + slajdy, krÃ³tkie video o RTOS) | Dla osÃ³b, ktÃ³re chcÄ… pogÅ‚Ä™biÄ‡ teoriÄ™. |

______________________________________________________________________

## 6ï¸âƒ£ Podsumowanie

- **Sekcja przemysÅ‚owoâ€‘inÅ¼ynierska** powinna opieraÄ‡ siÄ™ na **konkretnych caseâ€‘study** (UAV, ECU, robot, smartâ€‘meter, avionics) oraz **narzÄ™dziach debugowania** (Tracealyzer, SystemViewer).
- **Zaawansowane problemy** (Aâ€‘E) Å‚Ä…czÄ… **planowanie, synchronizacjÄ™, mixedâ€‘criticality, sieci realâ€‘time, niskÄ… energiÄ™ i formalnÄ… weryfikacjÄ™**. KaÅ¼dy jest **realny** i **dostosowany do konkretnej branÅ¼y**.
- **Dostarczenie gotowych szablonÃ³w i testÃ³w** w Docker, **automatyczna ocena CI** oraz **rubryka** zapewniÄ…, Å¼e najlepsi uczestnicy bÄ™dÄ… mogli skoncentrowaÄ‡ siÄ™ na **innowacjach** i **dowodach poprawnoÅ›ci** â€“ a nie na konfiguracji Å›rodowiska.

**Powodzenia przygotowaniu wykÅ‚adu!** ğŸ“ğŸš€ JeÅ›li potrzebujesz gotowych slajdÃ³w, repozytorium lub szczegÃ³Å‚owej instrukcji do jednego z powyÅ¼szych problemÃ³w, daj znaÄ‡ â€“ przygotujemy kompletny pakiet w ciÄ…gu 24â€¯h.
