# simulator vs generator 

- 为什么需要simulator?
- 如何写一个simulator？   
- 如何simulator定义灵活的参数呢？   

- 为什么需要generator?
- 如何写一个generator？   
- 如何generator定义灵活的参数呢？   

- simulator == generator吗？   
- 使用chisel写simulator呢？  

> c/c++ - verilog的世界，c/c++用于创建simulator，verilog用于创建参数化的RTL，通常用python/perl辅助创建generator   
 
