`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 
// Design Name: 
// Module Name: latches_intermedios
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module latches_intermedios(

    );
    
    IF_ID IF_ID();
    ID_EX ID_EX();
    EX_MEM EX_MEM();
    MEM_WB MEM_WB();
    
endmodule
