

================================================================
== Vivado HLS Report for 'SMM_1u_800u_32u_s'
================================================================
* Date:           Fri Dec 27 20:27:44 2019

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |            |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |  Loop Name |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1    |  25600|  25600|         2|          1|          1|  25600|    yes   |
        |- Loop 2    |      ?|      ?|         ?|          -|          -|      ?|    no    |
        | + L1       |      ?|      ?|         ?|          -|          -|      ?|    no    |
        |  ++ L1.1   |    800|    800|         2|          1|          1|    800|    yes   |
        |  ++ L2_L3  |      ?|      ?|         7|          1|          1|      ?|    yes   |
        |- Loop 3    |      ?|      ?|         2|          1|          1|      ?|    yes   |
        +------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|     25|       -|      -|    -|
|Expression       |        -|      9|       0|   1255|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|       0|   3126|    -|
|Memory           |       25|      -|     800|    200|    0|
|Multiplexer      |        -|      -|       -|   1854|    -|
|Register         |        0|      -|    2532|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       25|     34|    3332|   6531|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        8|     15|       3|     12|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+---+------+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT | URAM|
    +--------------------------+----------------------+---------+-------+---+------+-----+
    |cifar_10_mul_32s_bkb_U71  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U72  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U73  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    +--------------------------+----------------------+---------+-------+---+------+-----+
    |Total                     |                      |        0|      0|  0|  3126|    0|
    +--------------------------+----------------------+---------+-------+---+------+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U83  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U84  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U85  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U86  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U87  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U88  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U89  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U90  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U91  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U92  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U93  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U94  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U95  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U96  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U97  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mac_mula3i2_U98  |cifar_10_mac_mula3i2  | i0 * i1 + i2 |
    |cifar_10_mul_mul_2iS_U74  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U75  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U76  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U77  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U78  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U79  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U80  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U81  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U82  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |A_V_3_0_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_1_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_2_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_3_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_4_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_5_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_6_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_7_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_8_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_9_U   |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_10_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_11_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_12_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_13_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_14_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_15_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_16_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_17_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_18_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_19_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_20_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_21_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_22_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_23_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |A_V_3_24_U  |SMM_1u_800u_32u_s7jG  |        0|  32|   8|    0|    32|   16|     1|          512|
    |B_V_3_0_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_1_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_2_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_3_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_4_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_5_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_6_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_7_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_8_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_9_U   |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_10_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_11_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_12_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_13_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_14_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_15_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_16_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_17_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_18_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_19_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_20_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_21_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_22_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_23_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    |B_V_3_24_U  |SMM_1u_800u_32u_s8jQ  |        1|   0|   0|    0|  1024|   16|     1|        16384|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |                      |       25| 800| 200|    0| 26400|  800|    50|       422400|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_2237_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_2_fu_2772_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_fu_2194_p2                |     *    |      3|  0|  20|          32|          32|
    |add_ln102_fu_2257_p2               |     +    |      0|  0|  38|          31|           1|
    |add_ln121_fu_2387_p2               |     +    |      0|  0|  44|          37|           1|
    |add_ln215_fu_2437_p2               |     +    |      0|  0|  12|          12|          12|
    |add_ln700_28_fu_2651_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_33_fu_2655_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_34_fu_2659_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_39_fu_2665_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_44_fu_2669_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_45_fu_2673_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_46_fu_2678_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_47_fu_2691_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_48_fu_2695_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln78_fu_2797_p2                |     +    |      0|  0|  21|          15|           1|
    |i_4_fu_2803_p2                     |     +    |      0|  0|  15|           6|           1|
    |i_fu_2216_p2                       |     +    |      0|  0|  39|          32|           1|
    |ib_fu_2393_p2                      |     +    |      0|  0|  39|           1|          32|
    |ic_fu_2456_p2                      |     +    |      0|  0|  15|           1|           6|
    |j_2_fu_2269_p2                     |     +    |      0|  0|  14|          10|           1|
    |j_fu_2864_p2                       |     +    |      0|  0|  14|          10|           1|
    |num_imag_fu_2227_p2                |     +    |      0|  0|  39|          32|           1|
    |sub_ln1371_2_fu_2727_p2            |     -    |      0|  0|  25|           1|          18|
    |sub_ln1371_fu_2701_p2              |     -    |      0|  0|  39|           1|          32|
    |and_ln82_fu_2858_p2                |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2591                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2594                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2597                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2600                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2603                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2606                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2609                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2612                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2615                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2618                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2621                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2624                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2627                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2630                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2633                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2636                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2645                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2648                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2651                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2654                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2657                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2660                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2663                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2666                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2669                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2672                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2675                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2678                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2681                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2684                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2687                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2690                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2693                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2696                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2699                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2702                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2705                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2708                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2711                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2714                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2723                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2726                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2729                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2732                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2735                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2738                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2741                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2744                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_682                   |    and   |      0|  0|   2|           1|           1|
    |ap_condition_699                   |    and   |      0|  0|   2|           1|           1|
    |icmp_ln102_fu_2252_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln105_fu_2263_p2              |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln108_fu_2283_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln121_fu_2382_p2              |   icmp   |      0|  0|  21|          37|          37|
    |icmp_ln124_2_fu_2478_p2            |   icmp   |      0|  0|  11|           6|           7|
    |icmp_ln124_fu_2399_p2              |   icmp   |      0|  0|  11|           6|           7|
    |icmp_ln131_fu_2754_p2              |   icmp   |      0|  0|  18|          32|          16|
    |icmp_ln149_fu_2211_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln72_fu_2159_p2               |   icmp   |      0|  0|  18|          32|           2|
    |icmp_ln78_fu_2791_p2               |   icmp   |      0|  0|  13|          15|          14|
    |icmp_ln79_fu_2809_p2               |   icmp   |      0|  0|  13|          10|           9|
    |icmp_ln82_2_fu_2786_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_3_fu_2836_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_fu_2853_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln95_fu_2172_p2               |   icmp   |      0|  0|  18|          32|           1|
    |icmp_ln96_fu_2222_p2               |   icmp   |      0|  0|  18|          32|          32|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1686                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1703                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1794                  |    or    |      0|  0|   2|           1|           1|
    |ap_condition_1811                  |    or    |      0|  0|   2|           1|           1|
    |output_data_4_fu_2759_p3           |  select  |      0|  0|  18|           1|           1|
    |output_data_fu_2746_p3             |  select  |      0|  0|  18|           1|          18|
    |select_ln127_3_fu_2405_p3          |  select  |      0|  0|   6|           1|           1|
    |select_ln127_4_fu_2413_p3          |  select  |      0|  0|  32|           1|          32|
    |select_ln127_fu_2684_p3            |  select  |      0|  0|  32|           1|           1|
    |select_ln78_3_fu_2828_p3           |  select  |      0|  0|   6|           1|           6|
    |select_ln78_4_fu_2841_p3           |  select  |      0|  0|   2|           1|           1|
    |select_ln78_fu_2815_p3             |  select  |      0|  0|  10|           1|           1|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1255|        1062|         956|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |A_V_3_0_address1                    |   15|          3|    5|         15|
    |A_V_3_0_d1                          |   15|          3|   16|         48|
    |A_V_3_10_address1                   |   15|          3|    5|         15|
    |A_V_3_10_d1                         |   15|          3|   16|         48|
    |A_V_3_11_address1                   |   15|          3|    5|         15|
    |A_V_3_11_d1                         |   15|          3|   16|         48|
    |A_V_3_12_address1                   |   15|          3|    5|         15|
    |A_V_3_12_d1                         |   15|          3|   16|         48|
    |A_V_3_13_address1                   |   15|          3|    5|         15|
    |A_V_3_13_d1                         |   15|          3|   16|         48|
    |A_V_3_14_address1                   |   15|          3|    5|         15|
    |A_V_3_14_d1                         |   15|          3|   16|         48|
    |A_V_3_15_address1                   |   15|          3|    5|         15|
    |A_V_3_15_d1                         |   15|          3|   16|         48|
    |A_V_3_16_address1                   |   15|          3|    5|         15|
    |A_V_3_16_d1                         |   15|          3|   16|         48|
    |A_V_3_17_address1                   |   15|          3|    5|         15|
    |A_V_3_17_d1                         |   15|          3|   16|         48|
    |A_V_3_18_address1                   |   15|          3|    5|         15|
    |A_V_3_18_d1                         |   15|          3|   16|         48|
    |A_V_3_19_address1                   |   15|          3|    5|         15|
    |A_V_3_19_d1                         |   15|          3|   16|         48|
    |A_V_3_1_address1                    |   15|          3|    5|         15|
    |A_V_3_1_d1                          |   15|          3|   16|         48|
    |A_V_3_20_address1                   |   15|          3|    5|         15|
    |A_V_3_20_d1                         |   15|          3|   16|         48|
    |A_V_3_21_address1                   |   15|          3|    5|         15|
    |A_V_3_21_d1                         |   15|          3|   16|         48|
    |A_V_3_22_address1                   |   15|          3|    5|         15|
    |A_V_3_22_d1                         |   15|          3|   16|         48|
    |A_V_3_23_address1                   |   15|          3|    5|         15|
    |A_V_3_23_d1                         |   15|          3|   16|         48|
    |A_V_3_24_address1                   |   15|          3|    5|         15|
    |A_V_3_24_d1                         |   15|          3|   16|         48|
    |A_V_3_2_address1                    |   15|          3|    5|         15|
    |A_V_3_2_d1                          |   15|          3|   16|         48|
    |A_V_3_3_address1                    |   15|          3|    5|         15|
    |A_V_3_3_d1                          |   15|          3|   16|         48|
    |A_V_3_4_address1                    |   15|          3|    5|         15|
    |A_V_3_4_d1                          |   15|          3|   16|         48|
    |A_V_3_5_address1                    |   15|          3|    5|         15|
    |A_V_3_5_d1                          |   15|          3|   16|         48|
    |A_V_3_6_address1                    |   15|          3|    5|         15|
    |A_V_3_6_d1                          |   15|          3|   16|         48|
    |A_V_3_7_address1                    |   15|          3|    5|         15|
    |A_V_3_7_d1                          |   15|          3|   16|         48|
    |A_V_3_8_address1                    |   15|          3|    5|         15|
    |A_V_3_8_d1                          |   15|          3|   16|         48|
    |A_V_3_9_address1                    |   15|          3|    5|         15|
    |A_V_3_9_d1                          |   15|          3|   16|         48|
    |B_V_3_0_address1                    |   15|          3|   10|         30|
    |B_V_3_0_d1                          |   15|          3|   16|         48|
    |B_V_3_10_address1                   |   15|          3|   10|         30|
    |B_V_3_10_d1                         |   15|          3|   16|         48|
    |B_V_3_11_address1                   |   15|          3|   10|         30|
    |B_V_3_11_d1                         |   15|          3|   16|         48|
    |B_V_3_12_address1                   |   15|          3|   10|         30|
    |B_V_3_12_d1                         |   15|          3|   16|         48|
    |B_V_3_13_address1                   |   15|          3|   10|         30|
    |B_V_3_13_d1                         |   15|          3|   16|         48|
    |B_V_3_14_address1                   |   15|          3|   10|         30|
    |B_V_3_14_d1                         |   15|          3|   16|         48|
    |B_V_3_15_address1                   |   15|          3|   10|         30|
    |B_V_3_15_d1                         |   15|          3|   16|         48|
    |B_V_3_16_address1                   |   15|          3|   10|         30|
    |B_V_3_16_d1                         |   15|          3|   16|         48|
    |B_V_3_17_address1                   |   15|          3|   10|         30|
    |B_V_3_17_d1                         |   15|          3|   16|         48|
    |B_V_3_18_address1                   |   15|          3|   10|         30|
    |B_V_3_18_d1                         |   15|          3|   16|         48|
    |B_V_3_19_address1                   |   15|          3|   10|         30|
    |B_V_3_19_d1                         |   15|          3|   16|         48|
    |B_V_3_1_address1                    |   15|          3|   10|         30|
    |B_V_3_1_d1                          |   15|          3|   16|         48|
    |B_V_3_20_address1                   |   15|          3|   10|         30|
    |B_V_3_20_d1                         |   15|          3|   16|         48|
    |B_V_3_21_address1                   |   15|          3|   10|         30|
    |B_V_3_21_d1                         |   15|          3|   16|         48|
    |B_V_3_22_address1                   |   15|          3|   10|         30|
    |B_V_3_22_d1                         |   15|          3|   16|         48|
    |B_V_3_23_address1                   |   15|          3|   10|         30|
    |B_V_3_23_d1                         |   15|          3|   16|         48|
    |B_V_3_24_address1                   |   15|          3|   10|         30|
    |B_V_3_24_d1                         |   15|          3|   16|         48|
    |B_V_3_2_address1                    |   15|          3|   10|         30|
    |B_V_3_2_d1                          |   15|          3|   16|         48|
    |B_V_3_3_address1                    |   15|          3|   10|         30|
    |B_V_3_3_d1                          |   15|          3|   16|         48|
    |B_V_3_4_address1                    |   15|          3|   10|         30|
    |B_V_3_4_d1                          |   15|          3|   16|         48|
    |B_V_3_5_address1                    |   15|          3|   10|         30|
    |B_V_3_5_d1                          |   15|          3|   16|         48|
    |B_V_3_6_address1                    |   15|          3|   10|         30|
    |B_V_3_6_d1                          |   15|          3|   16|         48|
    |B_V_3_7_address1                    |   15|          3|   10|         30|
    |B_V_3_7_d1                          |   15|          3|   16|         48|
    |B_V_3_8_address1                    |   15|          3|   10|         30|
    |B_V_3_8_d1                          |   15|          3|   16|         48|
    |B_V_3_9_address1                    |   15|          3|   10|         30|
    |B_V_3_9_d1                          |   15|          3|   16|         48|
    |ap_NS_fsm                           |  105|         22|    1|         22|
    |ap_done                             |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1             |   15|          3|    1|          3|
    |ap_phi_mux_i_0_phi_fu_2114_p4       |    9|          2|    6|         12|
    |ap_phi_mux_ib_0_phi_fu_2069_p4      |    9|          2|   32|         64|
    |ap_phi_mux_ic_0_phi_fu_2092_p4      |    9|          2|    6|         12|
    |ap_phi_mux_p_0300_0_phi_fu_2080_p4  |    9|          2|   32|         64|
    |i3_0_reg_2010                       |    9|          2|   32|         64|
    |i_0_reg_2110                        |    9|          2|    6|         12|
    |ib_0_reg_2065                       |    9|          2|   32|         64|
    |ic_0_reg_2088                       |    9|          2|    6|         12|
    |in_stream_a_V_V_blk_n               |    9|          2|    1|          2|
    |indvar_flatten6_reg_2054            |    9|          2|   37|         74|
    |indvar_flatten_reg_2099             |    9|          2|   15|         30|
    |iter_0_reg_2032                     |    9|          2|   31|         62|
    |j2_0_reg_2043                       |    9|          2|   10|         20|
    |j_0_reg_2121                        |    9|          2|   10|         20|
    |num_imag_0_reg_2021                 |    9|          2|   32|         64|
    |out_stream_V_V_blk_n                |    9|          2|    1|          2|
    |out_stream_V_V_din                  |   15|          3|   32|         96|
    |p_0300_0_reg_2076                   |    9|          2|   32|         64|
    |real_start                          |    9|          2|    1|          2|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               | 1854|        376| 1536|       4302|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------+----+----+-----+-----------+
    |                 Name                 | FF | LUT| Bits| Const Bits|
    +--------------------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_3243                   |  32|   0|   32|          0|
    |A_ROW_1                               |  32|   0|   32|          0|
    |A_V_3_13_load_reg_3710                |  16|   0|   16|          0|
    |A_V_3_16_load_reg_3730                |  16|   0|   16|          0|
    |A_V_3_18_load_reg_3795                |  16|   0|   16|          0|
    |A_V_3_1_load_reg_3650                 |  16|   0|   16|          0|
    |A_V_3_4_load_reg_3670                 |  16|   0|   16|          0|
    |A_V_3_6_load_reg_3775                 |  16|   0|   16|          0|
    |A_V_3_9_load_reg_3785                 |  16|   0|   16|          0|
    |B_COL_1                               |  32|   0|   32|          0|
    |B_ROW_1                               |  32|   0|   32|          0|
    |B_ROW_1_load_reg_3192                 |  32|   0|   32|          0|
    |B_V_3_0_load_reg_3645                 |  16|   0|   16|          0|
    |B_V_3_10_load_reg_3695                |  16|   0|   16|          0|
    |B_V_3_11_load_reg_3536                |  16|   0|   16|          0|
    |B_V_3_12_load_reg_3705                |  16|   0|   16|          0|
    |B_V_3_13_load_reg_3715                |  16|   0|   16|          0|
    |B_V_3_14_load_reg_3541                |  16|   0|   16|          0|
    |B_V_3_15_load_reg_3725                |  16|   0|   16|          0|
    |B_V_3_16_load_reg_3735                |  16|   0|   16|          0|
    |B_V_3_17_load_reg_3546                |  16|   0|   16|          0|
    |B_V_3_18_load_reg_3800                |  16|   0|   16|          0|
    |B_V_3_19_load_reg_3745                |  16|   0|   16|          0|
    |B_V_3_1_load_reg_3655                 |  16|   0|   16|          0|
    |B_V_3_20_load_reg_3551                |  16|   0|   16|          0|
    |B_V_3_21_load_reg_3755                |  16|   0|   16|          0|
    |B_V_3_22_load_reg_3556                |  16|   0|   16|          0|
    |B_V_3_23_load_reg_3765                |  16|   0|   16|          0|
    |B_V_3_24_load_reg_3561                |  16|   0|   16|          0|
    |B_V_3_2_load_reg_3521                 |  16|   0|   16|          0|
    |B_V_3_3_load_reg_3665                 |  16|   0|   16|          0|
    |B_V_3_4_load_reg_3675                 |  16|   0|   16|          0|
    |B_V_3_5_load_reg_3526                 |  16|   0|   16|          0|
    |B_V_3_6_load_reg_3780                 |  16|   0|   16|          0|
    |B_V_3_7_load_reg_3685                 |  16|   0|   16|          0|
    |B_V_3_8_load_reg_3531                 |  16|   0|   16|          0|
    |B_V_3_9_load_reg_3790                 |  16|   0|   16|          0|
    |KER_bound_reg_3221                    |  32|   0|   32|          0|
    |KER_size_0_reg_3201                   |  32|   0|   32|          0|
    |KER_size_1_reg_3216                   |  32|   0|   32|          0|
    |OFMDim_current_1                      |  32|   0|   32|          0|
    |add_ln102_reg_3252                    |  31|   0|   31|          0|
    |add_ln700_25_reg_3805                 |  32|   0|   32|          0|
    |add_ln700_27_reg_3810                 |  32|   0|   32|          0|
    |add_ln700_29_reg_3815                 |  32|   0|   32|          0|
    |add_ln700_31_reg_3820                 |  32|   0|   32|          0|
    |add_ln700_34_reg_3850                 |  32|   0|   32|          0|
    |add_ln700_36_reg_3825                 |  32|   0|   32|          0|
    |add_ln700_38_reg_3830                 |  32|   0|   32|          0|
    |add_ln700_40_reg_3835                 |  32|   0|   32|          0|
    |add_ln700_42_reg_3840                 |  32|   0|   32|          0|
    |add_ln700_43_reg_3845                 |  32|   0|   32|          0|
    |add_ln700_46_reg_3855                 |  32|   0|   32|          0|
    |add_ln700_48_reg_3860                 |  32|   0|   32|          0|
    |and_ln82_reg_3900                     |   1|   0|    1|          0|
    |ap_CS_fsm                             |  21|   0|   21|          0|
    |ap_done_reg                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5               |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0               |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1               |   1|   0|    1|          0|
    |i3_0_reg_2010                         |  32|   0|   32|          0|
    |i_0_reg_2110                          |   6|   0|    6|          0|
    |ib_0_reg_2065                         |  32|   0|   32|          0|
    |ic_0_reg_2088                         |   6|   0|    6|          0|
    |ic_reg_3369                           |   6|   0|    6|          0|
    |icmp_ln108_reg_3266                   |   1|   0|    1|          0|
    |icmp_ln121_reg_3280                   |   1|   0|    1|          0|
    |icmp_ln124_2_reg_3566                 |   1|   0|    1|          0|
    |icmp_ln124_reg_3289                   |   1|   0|    1|          0|
    |icmp_ln149_reg_3226                   |   1|   0|    1|          0|
    |icmp_ln78_reg_3878                    |   1|   0|    1|          0|
    |indvar_flatten6_reg_2054              |  37|   0|   37|          0|
    |indvar_flatten_reg_2099               |  15|   0|   15|          0|
    |iter_0_reg_2032                       |  31|   0|   31|          0|
    |j2_0_reg_2043                         |  10|   0|   10|          0|
    |j_0_reg_2121                          |  10|   0|   10|          0|
    |mul_ln1352_26_reg_3660                |  32|   0|   32|          0|
    |mul_ln1352_29_reg_3680                |  32|   0|   32|          0|
    |mul_ln1352_32_reg_3690                |  32|   0|   32|          0|
    |mul_ln1352_35_reg_3700                |  32|   0|   32|          0|
    |mul_ln1352_38_reg_3720                |  32|   0|   32|          0|
    |mul_ln1352_41_reg_3740                |  32|   0|   32|          0|
    |mul_ln1352_44_reg_3750                |  32|   0|   32|          0|
    |mul_ln1352_46_reg_3760                |  32|   0|   32|          0|
    |mul_ln1352_48_reg_3770                |  32|   0|   32|          0|
    |mul_ln75_2_reg_3873                   |  32|   0|   32|          0|
    |mul_ln75_reg_3211                     |  32|   0|   32|          0|
    |num_imag_0_reg_2021                   |  32|   0|   32|          0|
    |num_imag_reg_3238                     |  32|   0|   32|          0|
    |p_0300_0_reg_2076                     |  32|   0|   32|          0|
    |reg_2151                              |   5|   0|    5|          0|
    |reg_2155                              |   5|   0|    5|          0|
    |select_ln127_3_reg_3294               |   6|   0|    6|          0|
    |select_ln127_4_reg_3299               |  32|   0|   32|          0|
    |select_ln78_3_reg_3893                |   6|   0|    6|          0|
    |select_ln78_reg_3887                  |  10|   0|   10|          0|
    |sext_ln215_99_reg_3304                |  64|   0|   64|          0|
    |sext_ln215_99_reg_3304_pp2_iter1_reg  |  64|   0|   64|          0|
    |start_once_reg                        |   1|   0|    1|          0|
    |tmp_52_reg_3206                       |  32|   0|   37|          5|
    |tmp_59_reg_3868                       |  17|   0|   17|          0|
    |tmp_V_82_reg_3156                     |  32|   0|   32|          0|
    |tmp_V_84_reg_3161                     |  32|   0|   32|          0|
    |tmp_V_86_reg_3169                     |  32|   0|   32|          0|
    |tmp_V_90_reg_3175                     |  32|   0|   32|          0|
    |tmp_V_92_reg_3183                     |  32|   0|   32|          0|
    |tmp_V_reg_3150                        |  32|   0|   32|          0|
    |trunc_ln180_5_reg_3275                |   5|   0|    5|          0|
    |trunc_ln180_6_reg_3270                |   5|   0|    5|          0|
    |zext_ln215_reg_3375                   |   6|   0|   64|         58|
    |icmp_ln121_reg_3280                   |  64|  32|    1|          0|
    |icmp_ln124_2_reg_3566                 |  64|  32|    1|          0|
    |icmp_ln124_reg_3289                   |  64|  32|    1|          0|
    +--------------------------------------+----+----+-----+-----------+
    |Total                                 |2532|  96| 2406|         63|
    +--------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+-------------------------+-----+-----+------------+--------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|start_out                | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|start_write              | out |    1| ap_ctrl_hs | SMM<1u, 800u, 32u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |   in_stream_a_V_V  |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |   out_stream_V_V   |    pointer   |
+-------------------------+-----+-----+------------+--------------------+--------------+

