
自我电路能力边缘测试, by Clark

<RTL电路类>

定义竞争与冒险。

两种ICG cell电路图与波形图

RTL电路周期公式，画图解释公式中变量的含义，计算flipflop前后松弛

单比特异步处理，二进制转格雷码，画异步fifo电路，写出fifo最小深度公式，异步fifo最小深度至少是多少。介绍异步握手协议。

画出无毛刺切换的时钟选择器，区分同步时钟和异步时钟

画出异步复位，同步释放电路。在verilog的specify block中用哪两个系统函数对其进行检查？

写出RTL功耗计算公式。列出SoC降低功耗方法的层级及其对应的降低功耗的办法。温度对芯片速度与hold setup违例的影响

画出全加器电路，减法器电路。画出8bit加法器电路。画出booth乘法器并介绍算法，区分有符号与无符号两种电路。画出组合逻辑乘法器电路，区分有符号与无符号两种电路。写出有符号数加法overflow的判定。

使用Verilog设计button debounce电路，设计分频电路。

*写出Verilog的所有运算符号及其优先级。介绍阻塞与非阻塞赋值的区别。列出verilog的所有系统函数并介绍其用法。verilog的截取与拼接运算方式有哪些。verilog的变量类型，block类型以及关键字有哪些。

<RTL验证类>

介绍sv的uvm

<DC类>

STA能分析哪些路径，时钟主要特征有哪些

简要介绍ECO与形式验证

false_path用法

<计算机级或SoC级设计>

串行总线，SoC总线协议与传输速率

cache结构

内存分级

<传输级计算>

MOS电流电压公式

反相器中点电压，噪声容限，输入输出电容，传播延迟计算。

反相器链的最优级数与最优尺寸计算。

介绍逻辑表达式与CMOS电路转换的方法。

计算CMOS门的逻辑努力，计算CMOS门链的路径努力，以及其最小门努力。

<逻辑计算类>

写出简化逻辑表达式的公式

介绍绘制卡诺图的步骤

写出十进制与其他进制的转换方法
