2022/12/17

## 完成:
有將所有元件都做出來。

## 遇到問題:
許多元件都是用include到檔案的，可是他不能串接起來，像是:computer引入Memory，他卻不能引入Memory的RAM或是在RAM以下的檔案(也有可能元件會衝突到，導致無法引入)。

## 解決方式:
改寫成老師的方式可能會好點，將需要的元件寫在同一個檔案裡，然後寫在同一個資料夾可能就不會有這個問題。

## 心得:
因為最近對資安和網路方面有興趣，寫verilog寫到後面會有點懷疑自己為什麼要學這個，尤其是當作其他專案或研究的時候，一兩天沒碰計算機結構，都會忘掉這個東西是做甚麼的，也有一大原因可能是我本來就不太了解計算機結構裡面的元件是幹嘛的，雖然前面在交nand2teris的時候，我覺得我漸漸懂他裡面的運作方式，可是當其他專案也在運作的時候，也開始學習verilog從頭開始學起，就感覺都忘掉了，可是計算機結構在資工系來說是一門很重要的課，還是會把自己所學到的東西內化，這樣之後遇到相關問題的時候，能夠找尋資料，也可以幫助自己理解他。