# 内推方式 
**英文简历**命名为学校+姓名+岗位+毕业时间，发送到meng_fanese@qq.com

#  面试流程
1. 限时线上编程测试
2. **英语**电话技术面试
3. 面对面/视频技术终面


# 公司简介
Akuna Capital 成立于2011年，总部位于芝加哥。七年来，Akuna已经快速成长为美国顶尖的金融自营交易公司，并逐步向全世界扩张。目前在上海，悉尼，波士顿设有分部，全球有250多人。交易的金融产品包括期权，期货，加密数字货币等。我们专注于前沿技术、数据驱动决策和自动化交易，运用自有资金，自主设计研发低延迟高性能交易系统，研发交易策略，构建量化数学模型，为金融交易提供有竞争力的报价。

 

上海团队成立于2014年底, 目前主要负责美国，香港市场交易的连接，策略，定价，价格等等的开发和研究，也在积极拓展亚洲其他市场。公司倡导 work smart and efficiently，采用扁平式管理结构，这里没有互联网企业的996和007，也没有传统金融公司的 suite and tie。



# 福利待遇

- 有竞争力的薪资, 高于BAT

- 线上线下、持续且系统的技术和金融培训，更有美国培训机会

- 20 天带薪年假，很少加班，工作生活平衡

- 年度旅游, 午餐补贴, 商业医疗保险, 年度体检, 每月团建

- 和顶尖国际化技术团队共事, 学习成长, 开拓思维



# 职位介绍
**所有岗位不要求具备金融背景，入职后会提供培训**


### C++开发工程师-低延迟交易系统（19届校招，20届暑期实习，社招）

技术点：C++, Algorithms, Data Structure, design, memory

**你将会：**
```
1. 开发低延迟交易系统以及相关服务

这是我们开发的主要产品，高质量的交易系统可以让我们在交易中占尽先机

2. 与跨国同事合作完成项目

与澳洲、美国团队充分交流、合力推进项目进程，收获成就感

3. 重视用户体验，持续改进产品

站在内部用户的角度考虑问题，开发出彼此满意的产品

4. 大胆去设计和尝试与项目有关的任何东西
```
**我们希望你：**
```
1. 拥有扎实的基础知识

C++/Python固然重要，计算机网络，算法，系统设计，数据结构的知识也不可或缺

2. 懂得如何做项目设计

经验长短不重要，但要能自主设计项目方案

3. 对新技术有好奇心

新技术层出不穷，我们希望你对技术抱有好奇心，并尝试用技术提升我们的系统
```
---

### 量化研究员-机器学习（19届校招，20届暑期实习，社招）

技术点：math, machine learning,statistics, Python

**你将会：**
```
1. 使用统计，机器学习算法，数学模型等进行量化交易策略研发

2. 设计和实现组合结构的优化算法

3. 推进现有的项目, 进行量化研究，探索新的交易机会和市场信号

4. 运用机器学习的方法进行数据分析，模型建立，探索新的交易机会
```

**我们希望你：**
```
1. 拥有扎实的数学，统计，Python 基础以及了解机器学习

2. 对量化研究，量化模型，金融交易行业充满热爱和好奇
```
---

### 量化开发（19届校招，社招）

技术点：Python, C++, data processing, math,statistics

**你将会：**
```
1. 和研究员、交易员及系统工程师一同设计和开发关于交易策略的代码: 定价模型、执行逻辑和性能优化

2. 分析和整合我们交易系统中的市场信号

3. 推进现有的代码库并提出新的解决方案和改进措施
```
**我们希望你：**
```
1. 优秀的 Python 或C++ 编程能力, 及面向对象编程的经验

2. 线性代数和入门统计知识

3. 有热情接触和学习金融市场的交易

4. 具有通用和/或并行编程的经验

5. 深入了解以下任何领域: 线性代数、数值方法、统计、优化、信号处理、计算机结构、机器学习
```
  ---

### FPGA开发工程师—低延迟交易系统（19届校招,20届暑期实习）

技术点：FPGA,Verilog, system Verilog, logic circuit design, bash, TCL

**你将会：**
```
1. 将交易系统的延时降至最低  
低延时对于我们交易系统至关重要。在这个行业，毫厘光阴价值千金

2. 快速将交易策略实现到FPGA中

3. 保持交易系统的稳定运行
```
**我们希望你：**
```
1. 有着对性能和技术提升的极致追求

2. 对交易行业充满好奇  
交易行业里满是宝藏，只有好奇的人才能找到入口

3. 熟悉 FPGA, Verilog, system Verilog, logiccircuit design, bash, TCL
```



