# Practica-4

Diseñe en VHDL un sumador/restador de 8 bits en complementos a 2, instanciando 8 sumadores completos como componentes.
Antes de realizar la implementación del diseño en el FGPA, comprueba su funcionamiento utilizando un testbench. Toma como referencia el código anexo al final del documento.
Para una mejor visualización de las señales de entrada y salida, selecciona las entradas A y B, así como la salida R y con click derecho, selecciona “Signed Decimal” en la opción “Radix”.
Descarga el Testbench para la prueba de 5 casos diferentes para verificar el funcionamiento del sumador y 5 casos diferentes para comprobar el funcionamiento del restador (es importante que se pueda observar el correcto funcionamiento de las banderas de acarreo de salida y de desbordamiento).
Para la implementación en el FGPA, utiliza los siguientes recursos:
16 Slide-switches para representar dos números de 8 bits.
1 Push-button para seleccionar la operación a realizar.
8 LEDs para representar el resultado de la operación.
1 LED para indicar el acarreo de salida.
1 LED para indicar si ha ocurrido un desbordamiento.
