TimeQuest Timing Analyzer report for wsprberry
Sun Mar 04 10:02:26 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 13. Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 14. Slow 1200mV 85C Model Setup: 'spi_sck'
 15. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 16. Slow 1200mV 85C Model Setup: 'spi_ce[0]'
 17. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 19. Slow 1200mV 85C Model Hold: 'spi_sck'
 20. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 21. Slow 1200mV 85C Model Hold: 'spi_ce[0]'
 22. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 23. Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 24. Slow 1200mV 85C Model Recovery: 'spi_ce[0]'
 25. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 26. Slow 1200mV 85C Model Recovery: 'spi_sck'
 27. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 28. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 29. Slow 1200mV 85C Model Removal: 'spi_sck'
 30. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 31. Slow 1200mV 85C Model Removal: 'spi_ce[0]'
 32. Slow 1200mV 85C Model Metastability Summary
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 40. Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 41. Slow 1200mV 0C Model Setup: 'spi_sck'
 42. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 43. Slow 1200mV 0C Model Setup: 'spi_ce[0]'
 44. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 45. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 46. Slow 1200mV 0C Model Hold: 'spi_sck'
 47. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 48. Slow 1200mV 0C Model Hold: 'spi_ce[0]'
 49. Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 50. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 51. Slow 1200mV 0C Model Recovery: 'spi_ce[0]'
 52. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 53. Slow 1200mV 0C Model Recovery: 'spi_sck'
 54. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 55. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 56. Slow 1200mV 0C Model Removal: 'spi_sck'
 57. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 58. Slow 1200mV 0C Model Removal: 'spi_ce[0]'
 59. Slow 1200mV 0C Model Metastability Summary
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'ad9866_clk'
 66. Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 67. Fast 1200mV 0C Model Setup: 'clk_10mhz'
 68. Fast 1200mV 0C Model Setup: 'spi_sck'
 69. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 70. Fast 1200mV 0C Model Setup: 'spi_ce[0]'
 71. Fast 1200mV 0C Model Hold: 'spi_sck'
 72. Fast 1200mV 0C Model Hold: 'ad9866_clk'
 73. Fast 1200mV 0C Model Hold: 'clk_10mhz'
 74. Fast 1200mV 0C Model Hold: 'spi_ce[0]'
 75. Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 76. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 77. Fast 1200mV 0C Model Recovery: 'spi_ce[0]'
 78. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
 79. Fast 1200mV 0C Model Recovery: 'spi_sck'
 80. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
 81. Fast 1200mV 0C Model Removal: 'ad9866_clk'
 82. Fast 1200mV 0C Model Removal: 'spi_sck'
 83. Fast 1200mV 0C Model Removal: 'spi_ce[0]'
 84. Fast 1200mV 0C Model Removal: 'clk_10mhz'
 85. Fast 1200mV 0C Model Metastability Summary
 86. Multicorner Timing Analysis Summary
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Recovery Transfers
 95. Removal Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths Summary
 99. Clock Status Summary
100. Unconstrained Input Ports
101. Unconstrained Output Ports
102. Unconstrained Input Ports
103. Unconstrained Output Ports
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                 ;
; Revision Name         ; wsprberry                                           ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  27.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866:ad9866_inst|dut1_pc[0] }    ;
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_ce[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ce[0] }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 123.09 MHz ; 123.09 MHz      ; spi_sck                          ;                                                   ;
; 130.07 MHz ; 130.07 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 133.21 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 133.87 MHz ; 133.87 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 165.7 MHz  ; 165.7 MHz       ; clk_10mhz                        ;                                                   ;
; 272.48 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.003 ; -57458.040    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.749  ; -64.466       ;
; spi_sck                          ; -5.100  ; -396.416      ;
; clk_10mhz                        ; -5.035  ; -236.759      ;
; spi_ce[0]                        ; -3.863  ; -733.292      ;
; spi_slave:spi_slave_rx_inst|done ; -3.235  ; -583.462      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.034 ; -0.086        ;
; spi_sck                          ; 0.275  ; 0.000         ;
; clk_10mhz                        ; 0.454  ; 0.000         ;
; spi_ce[0]                        ; 0.473  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 1.114  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 1.158  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_ce[0]  ; -3.391 ; -654.159         ;
; clk_10mhz  ; -2.586 ; -73.434          ;
; spi_sck    ; -2.521 ; -299.952         ;
; ad9866_clk ; -1.036 ; -294.316         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 1.073 ; 0.000            ;
; spi_sck    ; 1.963 ; 0.000            ;
; clk_10mhz  ; 2.484 ; 0.000            ;
; spi_ce[0]  ; 2.666 ; 0.000            ;
+------------+-------+------------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -33047.497    ;
; spi_ce[0]                        ; -14.686 ; -595.978      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -821.094      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.196   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -14.003 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -14.003 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.902     ;
; -13.957 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.957 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.856     ;
; -13.800 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.800 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.699     ;
; -13.660 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.660 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.559     ;
; -13.654 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.654 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.553     ;
; -13.624 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.624 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.408      ; 14.523     ;
; -13.622 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][27] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][26] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][25] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][24] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][23] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][22] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][21] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
; -13.622 ; rx_freq[0][20] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.649      ; 14.762     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.749 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.426      ; 9.179      ;
; -6.731 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.426      ; 9.161      ;
; -6.639 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.424      ; 9.057      ;
; -6.621 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.424      ; 9.039      ;
; -6.610 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.427      ; 9.042      ;
; -6.597 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.386      ; 8.987      ;
; -6.592 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.427      ; 9.024      ;
; -6.505 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.447      ; 8.954      ;
; -6.492 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.447      ; 8.924      ;
; -6.487 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.447      ; 8.936      ;
; -6.487 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.384      ; 8.865      ;
; -6.474 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.447      ; 8.906      ;
; -6.458 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.387      ; 8.850      ;
; -6.403 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 8.849      ;
; -6.393 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 9.031      ;
; -6.389 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.426      ; 8.819      ;
; -6.385 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 8.831      ;
; -6.375 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 9.013      ;
; -6.353 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.407      ; 8.762      ;
; -6.340 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.407      ; 8.732      ;
; -6.279 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.424      ; 8.697      ;
; -6.251 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.411      ; 8.657      ;
; -6.250 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.427      ; 8.682      ;
; -6.241 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.411      ; 8.839      ;
; -6.145 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.447      ; 8.594      ;
; -6.132 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.447      ; 8.564      ;
; -6.043 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 8.489      ;
; -6.033 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 8.671      ;
; -3.479 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.943      ;
; -3.461 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.925      ;
; -3.344 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.286      ; 8.405      ;
; -3.269 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.284      ; 8.318      ;
; -3.256 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.720      ;
; -3.240 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.287      ; 8.303      ;
; -3.223 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.068      ; 7.295      ;
; -3.213 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.095      ; 7.313      ;
; -3.201 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.665      ;
; -3.167 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.631      ;
; -3.166 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.307      ; 8.246      ;
; -3.158 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.071      ; 7.244      ;
; -3.153 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.307      ; 8.216      ;
; -3.119 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.583      ;
; -3.112 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.576      ;
; -3.083 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.070      ; 7.167      ;
; -3.074 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.091      ; 7.177      ;
; -3.064 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.311      ; 8.141      ;
; -3.004 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.464      ; 5.461      ;
; -2.986 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.464      ; 5.443      ;
; -2.934 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.322      ; 8.531      ;
; -2.920 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 5.365      ;
; -2.891 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.710      ; 5.605      ;
; -2.884 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.708      ; 5.586      ;
; -2.876 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.091      ; 6.962      ;
; -2.865 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 5.310      ;
; -2.864 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.328      ;
; -2.849 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 5.654      ;
; -2.835 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.322      ; 7.930      ;
; -2.832 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 5.637      ;
; -2.824 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.320      ; 8.409      ;
; -2.804 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.311      ; 8.073      ;
; -2.795 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.323      ; 8.394      ;
; -2.783 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.322      ; 8.378      ;
; -2.775 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.462      ; 5.239      ;
; -2.755 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.735      ; 5.677      ;
; -2.717 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.708      ; 5.419      ;
; -2.690 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.343      ; 8.306      ;
; -2.686 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.731      ; 5.402      ;
; -2.681 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.422      ; 5.105      ;
; -2.677 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.343      ; 8.276      ;
; -2.668 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.710      ; 5.382      ;
; -2.655 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.322      ; 7.750      ;
; -2.644 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.464      ; 5.101      ;
; -2.613 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.735      ; 5.343      ;
; -2.588 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.347      ; 8.201      ;
; -2.579 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.324      ; 7.667      ;
; -2.578 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.347      ; 8.383      ;
; -2.565 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.322      ; 7.660      ;
; -2.548 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.735      ; 5.470      ;
; -2.528 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.451      ; 4.973      ;
; -2.527 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.422      ; 4.951      ;
; -2.524 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.424      ; 4.941      ;
; -2.520 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.731      ; 5.236      ;
; -2.512 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.711      ; 5.228      ;
; -2.504 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.731      ; 5.237      ;
; -2.472 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 5.277      ;
; -2.436 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.422      ; 4.860      ;
; -2.400 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.731      ; 5.133      ;
; -2.387 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.735      ; 5.117      ;
; -2.368 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.322      ; 7.963      ;
; -2.339 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.711      ; 5.055      ;
; -2.306 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.311      ; 7.382      ;
; -2.281 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.324      ; 7.869      ;
; -2.279 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.322      ; 7.874      ;
; -2.267 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.748      ; 5.008      ;
; -2.251 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.466      ; 7.687      ;
; -2.240 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.411      ; 4.645      ;
; -2.172 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.890      ; 5.261      ;
; -2.158 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.566      ; 4.923      ;
; -2.032 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.748      ; 4.773      ;
; -2.015 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.466      ; 7.951      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.100 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.968      ;
; -5.100 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.968      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.077 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.978      ;
; -5.072 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 6.092      ;
; -5.072 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 6.092      ;
; -5.072 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 6.092      ;
; -5.072 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 6.092      ;
; -5.072 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 6.092      ;
; -5.072 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 6.092      ;
; -5.036 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.135     ; 5.922      ;
; -5.036 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.135     ; 5.922      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.932      ;
; -5.008 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 6.046      ;
; -5.008 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 6.046      ;
; -5.008 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 6.046      ;
; -5.008 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 6.046      ;
; -5.008 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 6.046      ;
; -5.008 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 6.046      ;
; -4.973 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.135     ; 5.859      ;
; -4.973 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.135     ; 5.859      ;
; -4.970 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.838      ;
; -4.970 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.838      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.102     ; 5.869      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.947 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.848      ;
; -4.945 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 5.983      ;
; -4.945 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 5.983      ;
; -4.945 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 5.983      ;
; -4.945 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 5.983      ;
; -4.945 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 5.983      ;
; -4.945 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.017      ; 5.983      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.962      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.962      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.962      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.962      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.962      ;
; -4.942 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.962      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.797      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.153     ; 5.797      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.906 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.120     ; 5.807      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.921      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.921      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.921      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.921      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.921      ;
; -4.901 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.001     ; 5.921      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.872 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.074     ; 5.819      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
; -4.829 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.079     ; 5.771      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                        ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.035 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.401      ;
; -5.035 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.401      ;
; -5.035 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.401      ;
; -5.035 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.401      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.885 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.250      ;
; -4.862 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.228      ;
; -4.862 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.228      ;
; -4.862 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.228      ;
; -4.862 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.228      ;
; -4.851 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.214      ;
; -4.851 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.214      ;
; -4.851 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.214      ;
; -4.851 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.214      ;
; -4.851 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.214      ;
; -4.829 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.439      ;
; -4.829 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.439      ;
; -4.829 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.439      ;
; -4.829 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.439      ;
; -4.811 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.421      ;
; -4.811 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.421      ;
; -4.811 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.421      ;
; -4.811 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.391     ; 5.421      ;
; -4.726 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.092      ;
; -4.726 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.092      ;
; -4.726 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.092      ;
; -4.726 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.092      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.712 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 5.077      ;
; -4.694 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.060      ;
; -4.694 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.060      ;
; -4.694 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.060      ;
; -4.694 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 5.060      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.288      ;
; -4.678 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.041      ;
; -4.678 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.041      ;
; -4.678 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.041      ;
; -4.678 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.041      ;
; -4.678 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 5.041      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.661 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.392     ; 5.270      ;
; -4.645 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.252      ;
; -4.645 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.252      ;
; -4.645 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.252      ;
; -4.645 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.252      ;
; -4.645 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.252      ;
; -4.627 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.234      ;
; -4.627 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.234      ;
; -4.627 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.234      ;
; -4.627 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.234      ;
; -4.627 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.394     ; 5.234      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.576 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.941      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.544 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.636     ; 4.909      ;
; -4.542 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.905      ;
; -4.542 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.905      ;
; -4.542 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.905      ;
; -4.542 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.905      ;
; -4.542 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.905      ;
; -4.522 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 4.888      ;
; -4.522 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 4.888      ;
; -4.522 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 4.888      ;
; -4.522 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.635     ; 4.888      ;
; -4.515 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.637     ; 4.879      ;
; -4.510 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.873      ;
; -4.510 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.873      ;
; -4.510 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.873      ;
; -4.510 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.638     ; 4.873      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                             ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.863 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.731     ; 3.670      ;
; -3.848 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.849     ; 3.490      ;
; -3.833 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.847     ; 3.477      ;
; -3.798 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.880     ; 3.409      ;
; -3.778 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.837     ; 3.432      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.719 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.382      ;
; -3.665 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.034     ; 3.122      ;
; -3.665 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.034     ; 3.122      ;
; -3.665 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.034     ; 3.122      ;
; -3.657 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.731     ; 3.464      ;
; -3.623 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.849     ; 3.265      ;
; -3.608 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.847     ; 3.252      ;
; -3.605 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.967     ; 3.129      ;
; -3.573 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.880     ; 3.184      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.569 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.989      ;
; -3.553 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.837     ; 3.207      ;
; -3.546 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.912     ; 3.125      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.529 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.981     ; 2.954      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.494 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.743     ; 3.157      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.489 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.986     ; 2.909      ;
; -3.484 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.645     ; 3.330      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                 ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.235 ; nnrx[1]   ; rx_freq[2][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.235 ; nnrx[1]   ; rx_freq[2][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.115      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.057      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.175 ; nnrx[1]   ; rx_freq[2][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.371     ; 3.056      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.159 ; nnrx[1]   ; rx_freq[2][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.368     ; 3.043      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.156 ; nnrx[0]   ; rx_freq[2][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.372     ; 3.036      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
; -3.128 ; nnrx[1]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.370     ; 3.010      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.034 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.528      ; 1.236      ;
; -0.022 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.507      ; 1.227      ;
; -0.020 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.415      ; 1.137      ;
; -0.010 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.507      ; 1.239      ;
; 0.007  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.285      ; 1.034      ;
; 0.027  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.451      ; 1.220      ;
; 0.030  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.458      ; 1.230      ;
; 0.063  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.429      ; 1.234      ;
; 0.071  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.326      ; 1.139      ;
; 0.080  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.413      ; 1.235      ;
; 0.081  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.353      ; 1.176      ;
; 0.086  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.365      ; 1.193      ;
; 0.088  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.407      ; 1.237      ;
; 0.194  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.609      ; 1.545      ;
; 0.194  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.201      ; 1.137      ;
; 0.204  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.170      ;
; 0.209  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.175      ;
; 0.214  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.180      ;
; 0.214  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[8]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.180      ;
; 0.218  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[6]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.184      ;
; 0.221  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.226      ; 1.189      ;
; 0.226  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.226      ; 1.194      ;
; 0.227  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[1]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.193      ;
; 0.230  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.196      ;
; 0.235  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[3]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.201      ;
; 0.241  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.249      ; 1.232      ;
; 0.242  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[10]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.208      ;
; 0.248  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.249      ; 1.239      ;
; 0.253  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.219      ;
; 0.259  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.225      ;
; 0.263  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.456      ; 1.461      ;
; 0.264  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.322      ; 1.328      ;
; 0.265  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.231      ;
; 0.268  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.456      ; 1.466      ;
; 0.275  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[5]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.712      ; 1.241      ;
; 0.281  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.467      ; 1.490      ;
; 0.289  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.547      ; 1.578      ;
; 0.317  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.439      ; 1.498      ;
; 0.360  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.134      ; 1.236      ;
; 0.380  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.381      ; 1.503      ;
; 0.388  ; receiver:NRX[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26]                                        ; receiver:NRX[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.413      ; 1.013      ;
; 0.427  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.179      ; 0.818      ;
; 0.432  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.183      ; 0.827      ;
; 0.432  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[37]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.183      ; 0.827      ;
; 0.433  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.183      ; 0.828      ;
; 0.461  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[1]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[1]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.345      ; 1.018      ;
; 0.464  ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                                          ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.560      ; 1.236      ;
; 0.475  ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[20]                                         ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[20]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.543      ; 1.230      ;
; 0.477  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[17]                                         ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[17]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.543      ; 1.232      ;
; 0.479  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.111      ; 0.802      ;
; 0.479  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.111      ; 0.803      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.481  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.482  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.482  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.482  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.490  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[35]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.125      ; 0.827      ;
; 0.491  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.125      ; 0.828      ;
; 0.491  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[4]                        ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.124      ; 0.827      ;
; 0.491  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[7]                        ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.124      ; 0.827      ;
; 0.498  ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[10]                                        ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[10]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.527      ; 1.237      ;
; 0.507  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.518      ; 1.237      ;
; 0.513  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.778      ;
; 0.514  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[32]                       ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.102      ; 0.828      ;
; 0.523  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.793      ;
; 0.524  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.793      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
; 0.524  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.058      ; 0.794      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.275 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 0.000        ; 0.513      ; 1.000      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.284 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.472      ; 3.998      ;
; 0.308 ; spi_slave:spi_slave_rx_inst|rreg[42] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.513      ; 1.033      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.331 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.516      ; 4.089      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.377 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.458      ; 4.077      ;
; 0.389 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.009      ;
; 0.389 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.009      ;
; 0.389 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.009      ;
; 0.389 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.009      ;
; 0.389 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.009      ;
; 0.399 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.515      ; 4.156      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.431      ; 4.076      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.431      ; 4.076      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.431      ; 4.076      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.431      ; 4.076      ;
; 0.403 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.431      ; 4.076      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.449      ; 4.102      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.449      ; 4.102      ;
; 0.411 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.449      ; 4.102      ;
; 0.468 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.533      ; 4.243      ;
; 0.468 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.533      ; 4.243      ;
; 0.485 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.801      ;
; 0.485 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.801      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.803      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.803      ;
; 0.488 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.804      ;
; 0.504 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.104      ; 0.820      ;
; 0.527 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.794      ;
; 0.528 ; spi_slave:spi_slave_rx_inst|rreg[40] ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.795      ;
; 0.528 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.795      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rreg[7]  ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.801      ;
; 0.535 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.801      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.802      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.802      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.804      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[1]  ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.805      ;
; 0.539 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.806      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.038      ; 0.802      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[1]  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.038      ; 0.802      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rreg[6]  ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.820      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rreg[16] ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.820      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.820      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rreg[7]  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.038      ; 0.803      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.821      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.821      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.821      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.055      ; 0.821      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.819      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rreg[24] ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.819      ;
; 0.555 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.820      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rreg[18] ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.821      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rreg[22] ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.821      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rreg[0]  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.029      ; 0.820      ;
; 0.601 ; spi_slave:spi_slave_rx_inst|rreg[27] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.007      ; 0.820      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.618 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.486      ; 4.346      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.664 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.564      ; 4.470      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[28] ; spi_slave:spi_slave_rx_inst|treg[29]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.934      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[20] ; spi_slave:spi_slave_rx_inst|treg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.935      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[22] ; spi_slave:spi_slave_rx_inst|treg[23]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.936      ;
; 0.668 ; spi_slave:spi_slave_rx_inst|treg[45] ; spi_slave:spi_slave_rx_inst|treg[46]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.936      ;
; 0.669 ; spi_slave:spi_slave_rx_inst|treg[25] ; spi_slave:spi_slave_rx_inst|treg[26]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.937      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.758      ;
; 0.504 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.795      ;
; 0.510 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 0.803      ;
; 0.571 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.900      ; 3.974      ;
; 0.581 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.959      ; 2.782      ;
; 0.643 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.934      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.648 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.959      ; 2.849      ;
; 0.648 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.959      ; 2.849      ;
; 0.663 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.959      ; 2.864      ;
; 0.665 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.959      ; 2.866      ;
; 0.737 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.738 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.740 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.744 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.035      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.763 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.059      ;
; 0.804 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.096      ;
; 0.822 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.056      ; 1.090      ;
; 0.831 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.572      ; 3.906      ;
; 0.831 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.572      ; 3.906      ;
; 0.831 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.572      ; 3.906      ;
; 0.831 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.572      ; 3.906      ;
; 0.831 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.572      ; 3.906      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.833 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.574      ; 3.910      ;
; 0.835 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.127      ;
; 0.874 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.166      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.876 ; reset_handler:reset_handler_inst|reset             ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.167      ;
; 0.881 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.959      ; 3.082      ;
; 0.910 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.202      ;
; 0.945 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.235      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.473 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.128      ; 0.813      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 0.843      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.480 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 0.746      ;
; 0.508 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.777      ;
; 0.549 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.089      ; 0.850      ;
; 0.571 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.841      ;
; 0.574 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.843      ;
; 0.575 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.844      ;
; 0.623 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.024     ; 0.811      ;
; 0.627 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.128      ; 0.967      ;
; 0.648 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.918      ;
; 0.650 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.919      ;
; 0.650 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.918      ;
; 0.655 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.414      ; 1.281      ;
; 0.683 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.081      ; 0.976      ;
; 0.699 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.433      ; 1.344      ;
; 0.704 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.974      ;
; 0.707 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.249      ; 1.168      ;
; 0.717 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.089      ; 1.018      ;
; 0.726 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.249      ; 1.187      ;
; 0.731 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.128      ; 1.071      ;
; 0.732 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.249      ; 1.193      ;
; 0.732 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.002      ;
; 0.765 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.035      ;
; 0.779 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.249      ; 1.240      ;
; 0.780 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.145      ;
; 0.780 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.145      ;
; 0.782 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.147      ;
; 0.783 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.355      ; 1.350      ;
; 0.799 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.081      ; 1.092      ;
; 0.811 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.176      ;
; 0.814 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.179      ;
; 0.832 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.089      ; 1.133      ;
; 0.841 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.414      ; 1.467      ;
; 0.856 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.153      ; 1.221      ;
; 0.867 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 1.133      ;
; 0.868 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.426      ; 1.506      ;
; 0.870 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.138      ;
; 0.871 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.024     ; 1.059      ;
; 0.878 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.024     ; 1.066      ;
; 0.887 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.156      ;
; 0.888 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.157      ;
; 0.898 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.208      ;
; 0.904 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.110      ; 1.268      ;
; 0.908 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.178      ;
; 0.911 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.221      ;
; 0.915 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.103     ; 1.024      ;
; 0.915 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.116     ; 1.011      ;
; 0.922 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.249      ; 1.383      ;
; 0.922 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.114      ; 1.248      ;
; 0.924 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.194      ;
; 0.931 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.012      ; 1.155      ;
; 0.936 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.281      ; 1.429      ;
; 0.940 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.281      ; 1.433      ;
; 0.947 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 1.220      ;
; 0.968 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 1.241      ;
; 0.972 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.128      ; 1.312      ;
; 0.975 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.243      ;
; 0.976 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.244      ;
; 0.981 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.251      ;
; 0.990 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.019      ; 1.263      ;
; 1.004 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.081      ; 1.297      ;
; 1.031 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.222      ; 1.465      ;
; 1.066 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.355      ; 1.633      ;
; 1.072 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.281      ; 1.565      ;
; 1.073 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.054      ; 1.339      ;
; 1.074 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.403      ;
; 1.076 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.281      ; 1.569      ;
; 1.078 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.103     ; 1.187      ;
; 1.078 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 1.351      ;
; 1.079 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.408      ;
; 1.081 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 1.351      ;
; 1.084 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.355      ; 1.651      ;
; 1.085 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.108      ; 1.447      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                         ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 1.114 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.631      ; 1.054      ;
; 1.122 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.029      ;
; 1.134 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.041      ;
; 1.157 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.008      ;
; 1.159 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.010      ;
; 1.164 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.015      ;
; 1.170 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.021      ;
; 1.176 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.027      ;
; 1.176 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.027      ;
; 1.177 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.537      ; 1.023      ;
; 1.191 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.042      ;
; 1.199 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.050      ;
; 1.213 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.064      ;
; 1.223 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.537      ; 1.069      ;
; 1.350 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.257      ;
; 1.352 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.259      ;
; 1.354 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.614      ; 1.277      ;
; 1.360 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.267      ;
; 1.364 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.631      ; 1.304      ;
; 1.376 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.283      ;
; 1.404 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.255      ;
; 1.407 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.314      ;
; 1.432 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.390      ; 2.064      ;
; 1.444 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.295      ;
; 1.452 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.537      ; 1.298      ;
; 1.466 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.537      ; 1.312      ;
; 1.480 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.390      ; 2.112      ;
; 1.485 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.377      ;
; 1.493 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.537      ; 1.339      ;
; 1.495 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.385      ;
; 1.511 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.616      ; 1.436      ;
; 1.511 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.403      ;
; 1.519 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[2][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.538      ; 1.366      ;
; 1.522 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[2][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.372      ;
; 1.530 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.616      ; 1.455      ;
; 1.534 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.426      ;
; 1.535 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.386      ;
; 1.536 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.385      ;
; 1.542 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.392      ;
; 1.543 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.392      ;
; 1.561 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.410      ;
; 1.573 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.535      ; 1.417      ;
; 1.585 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.435      ;
; 1.587 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.436      ;
; 1.590 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.439      ;
; 1.593 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.552      ; 1.454      ;
; 1.600 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.448      ;
; 1.606 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.454      ;
; 1.662 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.598      ; 1.569      ;
; 1.665 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.516      ;
; 1.683 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.573      ;
; 1.685 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.614      ; 1.608      ;
; 1.711 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.601      ;
; 1.727 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.617      ;
; 1.729 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.621      ;
; 1.730 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.581      ;
; 1.737 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.588      ;
; 1.742 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.592      ;
; 1.745 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.596      ;
; 1.748 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.599      ;
; 1.749 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.599      ;
; 1.753 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.643      ;
; 1.754 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.605      ;
; 1.756 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.648      ;
; 1.758 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.609      ;
; 1.759 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.537      ; 1.605      ;
; 1.760 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.650      ;
; 1.760 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.609      ;
; 1.761 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.612      ;
; 1.765 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.581      ; 1.655      ;
; 1.766 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.615      ;
; 1.767 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.538      ; 1.614      ;
; 1.772 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.623      ;
; 1.773 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.665      ;
; 1.774 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.623      ;
; 1.776 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.625      ;
; 1.779 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.552      ; 1.640      ;
; 1.779 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.628      ;
; 1.779 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.628      ;
; 1.780 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.630      ;
; 1.780 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.535      ; 1.624      ;
; 1.782 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.633      ;
; 1.782 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.538      ; 1.629      ;
; 1.786 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.635      ;
; 1.787 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.538      ; 1.634      ;
; 1.789 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.639      ;
; 1.789 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.637      ;
; 1.790 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.641      ;
; 1.790 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.540      ; 1.639      ;
; 1.794 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.583      ; 1.686      ;
; 1.796 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.647      ;
; 1.796 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.646      ;
; 1.797 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.645      ;
; 1.798 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.536      ; 1.643      ;
; 1.801 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.649      ;
; 1.805 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.536      ; 1.650      ;
; 1.807 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.542      ; 1.658      ;
; 1.809 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.541      ; 1.659      ;
; 1.809 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.657      ;
; 1.810 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.539      ; 1.658      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 1.158 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.064      ; 4.252      ;
; 1.335 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.078      ; 4.443      ;
; 1.343 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.078      ; 4.451      ;
; 1.445 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.533      ; 7.239      ;
; 1.541 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.064      ; 4.635      ;
; 1.563 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.226      ; 4.819      ;
; 1.602 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.752      ; 4.384      ;
; 1.608 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.695      ; 7.564      ;
; 1.610 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.060      ; 4.700      ;
; 1.611 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.064      ; 4.705      ;
; 1.629 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.060      ; 4.719      ;
; 1.693 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.914      ; 4.637      ;
; 1.714 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.061      ; 4.805      ;
; 1.727 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.036      ; 4.793      ;
; 1.752 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.039      ; 4.821      ;
; 1.756 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.547      ; 7.564      ;
; 1.764 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.544      ; 7.569      ;
; 1.773 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.762      ; 4.565      ;
; 1.778 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.804      ; 4.612      ;
; 1.783 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.533      ; 7.097      ;
; 1.784 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.061      ; 4.875      ;
; 1.788 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.064      ; 4.882      ;
; 1.799 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.036      ; 4.865      ;
; 1.800 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.039      ; 4.869      ;
; 1.832 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.039      ; 4.901      ;
; 1.843 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.766      ; 4.639      ;
; 1.848 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.695      ; 7.324      ;
; 1.849 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.545      ; 7.655      ;
; 1.853 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.763      ; 4.646      ;
; 1.856 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.676      ;
; 1.859 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.064      ; 4.953      ;
; 1.867 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.763      ; 4.660      ;
; 1.870 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.765      ; 4.665      ;
; 1.877 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.697      ;
; 1.882 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.039      ; 4.951      ;
; 1.888 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.786      ; 4.704      ;
; 1.925 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.497      ; 7.683      ;
; 1.937 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.765      ; 4.732      ;
; 1.937 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.757      ;
; 1.944 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.764      ;
; 1.949 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.804      ; 4.783      ;
; 1.952 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.746      ;
; 1.964 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.787      ; 4.781      ;
; 1.970 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.790      ;
; 1.978 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.786      ; 4.794      ;
; 1.982 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.384      ; 6.386      ;
; 1.984 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.493      ; 7.738      ;
; 1.991 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.385      ; 6.396      ;
; 2.013 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.952      ; 4.995      ;
; 2.039 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.544      ; 7.364      ;
; 2.043 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.547      ; 7.371      ;
; 2.050 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.787      ; 4.867      ;
; 2.058 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.494      ; 7.813      ;
; 2.076 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.801      ; 4.907      ;
; 2.099 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.765      ; 4.894      ;
; 2.103 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.765      ; 4.898      ;
; 2.106 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.801      ; 4.937      ;
; 2.107 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.469      ; 7.837      ;
; 2.110 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.360      ; 6.490      ;
; 2.122 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.942      ;
; 2.125 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.545      ; 7.451      ;
; 2.138 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.388      ; 6.546      ;
; 2.146 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.787      ; 4.963      ;
; 2.148 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.762      ; 4.940      ;
; 2.155 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.762      ; 4.947      ;
; 2.169 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.786      ; 4.985      ;
; 2.171 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.363      ; 6.554      ;
; 2.173 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.801      ; 5.004      ;
; 2.191 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.802      ; 5.023      ;
; 2.227 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.544      ; 8.032      ;
; 2.248 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 5.068      ;
; 2.249 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.472      ; 7.982      ;
; 2.257 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.802      ; 5.089      ;
; 2.268 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.544      ; 7.593      ;
; 2.277 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.497      ; 8.035      ;
; 2.279 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 5.099      ;
; 2.280 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 5.100      ;
; 2.286 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.765      ; 5.081      ;
; 2.292 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.363      ; 6.675      ;
; 2.305 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.533      ; 7.619      ;
; 2.321 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.472      ; 8.054      ;
; 2.323 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.765      ; 5.118      ;
; 2.325 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.952      ; 5.307      ;
; 2.335 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.804      ; 5.169      ;
; 2.336 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.952      ; 5.318      ;
; 2.364 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.529      ; 7.674      ;
; 2.415 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.533      ; 7.729      ;
; 2.438 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.530      ; 7.749      ;
; 2.456 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.505      ; 7.742      ;
; 2.484 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.801      ; 5.315      ;
; 2.551 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.508      ; 7.840      ;
; 2.563 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.801      ; 5.394      ;
; 2.593 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.801      ; 5.424      ;
; 2.599 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.802      ; 5.431      ;
; 2.670 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.508      ; 7.959      ;
; 5.236 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.752      ; 8.018      ;
; 5.295 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.748      ; 8.073      ;
; 5.346 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.752      ; 8.128      ;
; 5.369 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.749      ; 8.148      ;
; 5.387 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.724      ; 8.141      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.391 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.991      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.387 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.992      ;
; -3.254 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.201      ; 3.993      ;
; -3.250 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.206      ; 3.994      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.170 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.437      ; 4.013      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.157 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.005      ;
; -3.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.001      ;
; -3.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.442      ; 4.001      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.095     ; 3.492      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.491      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.491      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.491      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.093     ; 3.494      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.491      ;
; -2.586 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.096     ; 3.491      ;
; -2.573 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.476      ;
; -2.573 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.476      ;
; -2.573 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.476      ;
; -2.573 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.098     ; 3.476      ;
; -2.339 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.154      ; 3.494      ;
; -2.339 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.154      ; 3.494      ;
; -2.339 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.154      ; 3.494      ;
; -2.299 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.192      ; 3.492      ;
; -2.106 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.369      ; 3.476      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                     ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.521 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.474      ; 3.486      ;
; -2.521 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.474      ; 3.486      ;
; -2.478 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.470      ;
; -2.478 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.470      ;
; -2.478 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.470      ;
; -2.478 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.470      ;
; -2.478 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.501      ; 3.470      ;
; -2.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.527      ; 3.489      ;
; -2.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.527      ; 3.489      ;
; -2.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.527      ; 3.489      ;
; -2.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.527      ; 3.489      ;
; -2.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.527      ; 3.489      ;
; -2.468 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.526      ; 3.485      ;
; -2.468 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.526      ; 3.485      ;
; -2.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.471      ;
; -2.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.471      ;
; -2.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.471      ;
; -2.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.471      ;
; -2.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.519      ; 3.471      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.548      ; 3.489      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.548      ; 3.489      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.548      ; 3.489      ;
; -2.450 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.548      ; 3.489      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.419 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.575      ; 3.485      ;
; -2.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.609      ; 3.472      ;
; -2.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.609      ; 3.472      ;
; -2.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.609      ; 3.472      ;
; -2.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.609      ; 3.472      ;
; -2.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.609      ; 3.472      ;
; -2.372 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.609      ; 3.472      ;
; -2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.482      ;
; -2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.482      ;
; -2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.482      ;
; -2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.482      ;
; -2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.482      ;
; -2.334 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.482      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.480      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.480      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.480      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.480      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.657      ; 3.480      ;
; -2.102 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.409      ; 3.502      ;
; -2.102 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.409      ; 3.502      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.483      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.483      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.483      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.483      ;
; -2.100 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.483      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.072 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.442      ; 3.505      ;
; -2.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.443      ; 3.484      ;
; -2.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.443      ; 3.484      ;
; -2.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.443      ; 3.484      ;
; -2.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.443      ; 3.484      ;
; -2.050 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.443      ; 3.484      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.042 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.469      ; 3.502      ;
; -2.034 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 3.485      ;
; -2.034 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 3.485      ;
; -2.034 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 3.485      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.031 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.505      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
; -2.030 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.483      ; 3.504      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.036 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.473      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.030 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.468      ; 3.489      ;
; -1.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.477      ;
; -1.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.477      ;
; -1.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.477      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.009 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.472      ; 3.472      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.003 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.475      ; 3.469      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.476      ; 3.468      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.476      ; 3.468      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.476      ; 3.468      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.476      ; 3.468      ;
; -1.001 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.476      ; 3.468      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.498      ; 3.470      ;
; -0.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.477      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.979 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.498      ;
; -0.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.497      ;
; -0.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.497      ;
; -0.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.497      ;
; -0.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.497      ;
; -0.978 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.497      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
; -0.977 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.505      ; 3.473      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.073 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.920      ; 3.235      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.234      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.234      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.234      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.234      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.234      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 3.234      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.235      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.235      ;
; 1.116 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.235      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.883      ; 3.248      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.135 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 3.241      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.889      ; 3.267      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.889      ; 3.267      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.889      ; 3.267      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.889      ; 3.267      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.239      ;
; 1.136 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.889      ; 3.267      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.235      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 3.243      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.151 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.847      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.153 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.845      ; 3.240      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.842      ; 3.239      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.842      ; 3.239      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.842      ; 3.239      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.842      ; 3.239      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.842      ; 3.239      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.842      ; 3.239      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                     ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.963 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.048      ; 3.253      ;
; 1.963 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.048      ; 3.253      ;
; 2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.809      ; 3.262      ;
; 2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.809      ; 3.262      ;
; 2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.809      ; 3.262      ;
; 2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.809      ; 3.262      ;
; 2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.809      ; 3.262      ;
; 2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.809      ; 3.262      ;
; 2.242 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.789      ; 3.273      ;
; 2.242 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.789      ; 3.273      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.248 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.772      ; 3.262      ;
; 2.259 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.771      ; 3.272      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 3.269      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.296 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.734      ; 3.272      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.302 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.728      ; 3.273      ;
; 2.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.255      ;
; 2.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.255      ;
; 2.308 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.705      ; 3.255      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.270      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 3.254      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 3.254      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 3.254      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 3.254      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.687      ; 3.254      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.345 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.686      ; 3.273      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.253      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.651      ; 3.270      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.253      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.253      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.651      ; 3.270      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.253      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.253      ;
; 2.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.247      ;
; 2.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.247      ;
; 2.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.247      ;
; 2.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.247      ;
; 2.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.247      ;
; 2.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.249      ;
; 2.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.249      ;
; 2.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.249      ;
; 2.601 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.906      ; 3.249      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.484 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.547      ; 3.243      ;
; 2.633 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.417      ; 3.262      ;
; 2.675 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.377      ; 3.264      ;
; 2.675 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.377      ; 3.264      ;
; 2.675 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.377      ; 3.264      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.243      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.243      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.243      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 3.243      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.264      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.264      ;
; 2.986 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.066      ; 3.264      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 3.261      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 3.261      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.065      ; 3.264      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 3.261      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.065      ; 3.264      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 3.262      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.065      ; 3.264      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.065      ; 3.264      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 3.261      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.064      ; 3.263      ;
; 2.987 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 3.261      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.666 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.832      ; 3.240      ;
; 2.666 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.832      ; 3.240      ;
; 2.666 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.832      ; 3.240      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.240      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.240      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.240      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 3.240      ;
; 2.730 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 3.251      ;
; 2.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 3.237      ;
; 2.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 3.237      ;
; 2.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 3.237      ;
; 2.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 3.237      ;
; 2.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 3.237      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.758      ; 3.256      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.758      ; 3.256      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.758      ; 3.256      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.758      ; 3.256      ;
; 2.759 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.758      ; 3.259      ;
; 2.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.732      ; 3.240      ;
; 2.766 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.732      ; 3.240      ;
; 2.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.725      ; 3.238      ;
; 2.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.725      ; 3.238      ;
; 2.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.725      ; 3.238      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.237      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.237      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.237      ;
; 2.773 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 3.237      ;
; 2.796 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.702      ; 3.240      ;
; 2.796 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.702      ; 3.240      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.257      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.257      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.257      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.701      ; 3.257      ;
; 2.843 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.663      ; 3.248      ;
; 2.849 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.674      ; 3.265      ;
; 2.900 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.598      ; 3.240      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.579      ; 3.241      ;
; 2.933 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.568      ; 3.243      ;
; 2.934 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.567      ; 3.243      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.953 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.562      ; 3.257      ;
; 2.965 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.534      ; 3.241      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.527      ; 3.239      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.527      ; 3.239      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.527      ; 3.239      ;
; 2.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.527      ; 3.239      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.507      ; 3.239      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.507      ; 3.239      ;
; 2.990 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.507      ; 3.239      ;
; 2.993 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.501      ; 3.236      ;
; 3.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.505      ; 3.265      ;
; 3.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.505      ; 3.265      ;
; 3.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.505      ; 3.265      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.239      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.239      ;
; 3.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.239      ;
; 3.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.457      ; 3.237      ;
; 3.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.443      ; 3.240      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.374      ; 3.239      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.374      ; 3.239      ;
; 3.123 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.374      ; 3.239      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
; 3.245 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.689      ; 3.675      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 127.23 MHz ; 127.23 MHz      ; spi_sck                          ;                                                   ;
; 137.78 MHz ; 137.78 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 141.32 MHz ; 141.32 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 142.86 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 177.12 MHz ; 177.12 MHz      ; clk_10mhz                        ;                                                   ;
; 301.02 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -12.461 ; -52167.648    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.513  ; -61.519       ;
; spi_sck                          ; -4.744  ; -363.570      ;
; clk_10mhz                        ; -4.646  ; -214.955      ;
; spi_ce[0]                        ; -3.588  ; -679.523      ;
; spi_slave:spi_slave_rx_inst|done ; -3.129  ; -561.432      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.171 ; -1.315        ;
; spi_sck                          ; 0.220  ; 0.000         ;
; clk_10mhz                        ; 0.402  ; 0.000         ;
; spi_ce[0]                        ; 0.423  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 1.117  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 1.263  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -3.021 ; -585.204        ;
; clk_10mhz  ; -2.271 ; -64.345         ;
; spi_sck    ; -2.255 ; -251.431        ;
; ad9866_clk ; -0.697 ; -190.741        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.758 ; 0.000           ;
; spi_sck    ; 1.568 ; 0.000           ;
; clk_10mhz  ; 2.196 ; 0.000           ;
; spi_ce[0]  ; 2.432 ; 0.000           ;
+------------+-------+-----------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -32926.447    ;
; spi_ce[0]                        ; -14.686 ; -596.356      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -831.716      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -128.052      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.217   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                        ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.461 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.461 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.563     ;
; -12.317 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.317 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.419     ;
; -12.282 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.282 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.384     ;
; -12.247 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][4]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][2]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.247 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.349     ;
; -12.156 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.156 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.258     ;
; -12.117 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.117 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.610      ; 13.219     ;
; -12.104 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][27] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][26] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][25] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][24] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][23] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][22] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][21] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
; -12.104 ; rx_freq[0][20] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.853      ; 13.449     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.513 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 8.805      ;
; -6.487 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 8.779      ;
; -6.425 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.210      ; 8.708      ;
; -6.399 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.210      ; 8.682      ;
; -6.392 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.213      ; 8.685      ;
; -6.366 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.213      ; 8.659      ;
; -6.351 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.177      ; 8.608      ;
; -6.279 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.229      ; 8.585      ;
; -6.263 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.175      ; 8.511      ;
; -6.259 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.230      ; 8.554      ;
; -6.253 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.229      ; 8.559      ;
; -6.233 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.230      ; 8.528      ;
; -6.230 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.178      ; 8.488      ;
; -6.175 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 8.651      ;
; -6.168 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 8.475      ;
; -6.162 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 8.454      ;
; -6.149 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 8.625      ;
; -6.142 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 8.449      ;
; -6.117 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.194      ; 8.388      ;
; -6.097 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.195      ; 8.357      ;
; -6.074 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.210      ; 8.357      ;
; -6.041 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.213      ; 8.334      ;
; -6.013 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.198      ; 8.454      ;
; -6.006 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.198      ; 8.278      ;
; -5.928 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.229      ; 8.234      ;
; -5.908 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.230      ; 8.203      ;
; -5.824 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 8.300      ;
; -5.817 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 8.124      ;
; -3.363 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.240      ; 5.680      ;
; -3.337 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.240      ; 5.654      ;
; -3.247 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.699      ; 7.029      ;
; -3.224 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.722      ; 7.030      ;
; -3.179 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.702      ; 6.971      ;
; -3.103 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.701      ; 6.894      ;
; -3.076 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.718      ; 6.881      ;
; -3.038 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.843      ; 7.711      ;
; -3.012 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.240      ; 5.329      ;
; -3.004 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.841      ; 7.668      ;
; -2.977 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.879      ; 8.186      ;
; -2.971 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.844      ; 7.645      ;
; -2.965 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.241      ; 5.284      ;
; -2.939 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.241      ; 5.258      ;
; -2.928 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.860      ; 7.615      ;
; -2.908 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.861      ; 7.584      ;
; -2.889 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.877      ; 8.089      ;
; -2.887 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.719      ; 6.681      ;
; -2.880 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.240      ; 5.197      ;
; -2.864 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.240      ; 5.181      ;
; -2.856 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.880      ; 8.066      ;
; -2.822 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.871      ; 8.020      ;
; -2.816 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.864      ; 7.504      ;
; -2.805 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.242      ; 5.119      ;
; -2.779 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.242      ; 5.093      ;
; -2.776 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.492      ; 5.348      ;
; -2.762 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.490      ; 5.325      ;
; -2.743 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.896      ; 7.966      ;
; -2.723 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.897      ; 7.935      ;
; -2.649 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 4.955      ;
; -2.646 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.376      ; 5.276      ;
; -2.645 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.513      ; 5.401      ;
; -2.639 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.900      ; 8.032      ;
; -2.632 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.900      ; 7.856      ;
; -2.631 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 4.937      ;
; -2.627 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.490      ; 5.190      ;
; -2.620 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.376      ; 5.250      ;
; -2.614 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.241      ; 4.933      ;
; -2.598 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.205      ; 4.880      ;
; -2.569 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.492      ; 5.141      ;
; -2.562 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.510      ; 5.137      ;
; -2.529 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.240      ; 4.846      ;
; -2.503 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.242      ; 4.817      ;
; -2.461 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.513      ; 5.048      ;
; -2.454 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.513      ; 5.210      ;
; -2.445 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.509      ; 5.031      ;
; -2.431 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.510      ; 5.006      ;
; -2.407 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.871      ; 7.105      ;
; -2.392 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.864      ; 7.249      ;
; -2.364 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.872      ; 7.064      ;
; -2.354 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.207      ; 4.633      ;
; -2.331 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.509      ; 4.917      ;
; -2.319 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.872      ; 7.519      ;
; -2.302 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.206      ; 4.586      ;
; -2.301 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.233      ; 4.607      ;
; -2.298 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.493      ; 4.871      ;
; -2.295 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.376      ; 4.925      ;
; -2.293 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.871      ; 6.991      ;
; -2.285 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.873      ; 6.980      ;
; -2.258 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.513      ; 4.845      ;
; -2.235 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.873      ; 7.430      ;
; -2.233 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.871      ; 7.431      ;
; -2.222 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.205      ; 4.504      ;
; -2.167 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.493      ; 4.740      ;
; -2.158 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.522      ; 4.752      ;
; -2.094 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.864      ; 6.781      ;
; -2.090 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.656      ; 5.000      ;
; -2.063 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.198      ; 4.334      ;
; -2.003 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.007      ; 7.514      ;
; -1.990 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.007      ; 7.001      ;
; -1.988 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.341      ; 4.583      ;
; -1.901 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.864      ; 7.088      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.744 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.151     ; 5.615      ;
; -4.744 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.151     ; 5.615      ;
; -4.726 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.133     ; 5.615      ;
; -4.726 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.133     ; 5.615      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.710 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.626      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.726      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.726      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.726      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.726      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.726      ;
; -4.704 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.726      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.692 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.626      ;
; -4.686 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.726      ;
; -4.686 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.726      ;
; -4.686 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.726      ;
; -4.686 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.726      ;
; -4.686 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.726      ;
; -4.686 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.726      ;
; -4.643 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.133     ; 5.532      ;
; -4.643 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.133     ; 5.532      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.609 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.088     ; 5.543      ;
; -4.606 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.151     ; 5.477      ;
; -4.606 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.151     ; 5.477      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.643      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.643      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.643      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.643      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.643      ;
; -4.603 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.018      ; 5.643      ;
; -4.596 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.151     ; 5.467      ;
; -4.596 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.151     ; 5.467      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.488      ;
; -4.566 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.588      ;
; -4.566 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.588      ;
; -4.566 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.588      ;
; -4.566 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.588      ;
; -4.566 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.588      ;
; -4.566 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.588      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.562 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.106     ; 5.478      ;
; -4.556 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.578      ;
; -4.556 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.578      ;
; -4.556 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.578      ;
; -4.556 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.578      ;
; -4.556 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.578      ;
; -4.556 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.578      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.515 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.072     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 5.465      ;
; -4.475 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.073     ; 5.424      ;
; -4.475 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.073     ; 5.424      ;
; -4.475 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.073     ; 5.424      ;
; -4.475 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.073     ; 5.424      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.646 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 5.058      ;
; -4.646 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 5.058      ;
; -4.646 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 5.058      ;
; -4.646 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 5.058      ;
; -4.565 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.192      ;
; -4.565 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.192      ;
; -4.565 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.192      ;
; -4.565 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.192      ;
; -4.539 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.166      ;
; -4.539 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.166      ;
; -4.539 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.166      ;
; -4.539 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 5.166      ;
; -4.500 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.912      ;
; -4.500 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.912      ;
; -4.500 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.912      ;
; -4.500 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.912      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.494 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.905      ;
; -4.467 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.877      ;
; -4.467 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.877      ;
; -4.467 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.877      ;
; -4.467 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.877      ;
; -4.467 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.877      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.039      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.387 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.376     ; 5.013      ;
; -4.386 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 5.011      ;
; -4.386 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 5.011      ;
; -4.386 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 5.011      ;
; -4.386 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 5.011      ;
; -4.386 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 5.011      ;
; -4.372 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.784      ;
; -4.372 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.784      ;
; -4.372 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.784      ;
; -4.372 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.784      ;
; -4.360 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 4.985      ;
; -4.360 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 4.985      ;
; -4.360 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 4.985      ;
; -4.360 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 4.985      ;
; -4.360 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.377     ; 4.985      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.348 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.759      ;
; -4.321 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.731      ;
; -4.321 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.731      ;
; -4.321 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.731      ;
; -4.321 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.731      ;
; -4.321 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.731      ;
; -4.304 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.716      ;
; -4.304 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.716      ;
; -4.304 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.716      ;
; -4.304 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.716      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.220 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.631      ;
; -4.214 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 4.841      ;
; -4.214 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 4.841      ;
; -4.214 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 4.841      ;
; -4.214 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.375     ; 4.841      ;
; -4.193 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.603      ;
; -4.193 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.603      ;
; -4.193 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.603      ;
; -4.193 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.603      ;
; -4.193 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.592     ; 4.603      ;
; -4.159 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.571      ;
; -4.159 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.571      ;
; -4.159 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.571      ;
; -4.159 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.590     ; 4.571      ;
; -4.155 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.566      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
; -4.152 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.591     ; 4.563      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -3.588 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.808     ; 3.272      ;
; -3.566 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.806     ; 3.252      ;
; -3.535 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.833     ; 3.194      ;
; -3.532 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.702     ; 3.359      ;
; -3.522 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.798     ; 3.216      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.417 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 3.119      ;
; -3.416 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.985     ; 2.923      ;
; -3.416 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.985     ; 2.923      ;
; -3.416 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.985     ; 2.923      ;
; -3.404 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.808     ; 3.088      ;
; -3.382 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.806     ; 3.068      ;
; -3.360 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.931      ;
; -3.358 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.702     ; 3.185      ;
; -3.351 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.833     ; 3.010      ;
; -3.338 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.798     ; 3.032      ;
; -3.304 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.866     ; 2.930      ;
; -3.297 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.637     ; 3.152      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.292 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.785      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.259 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.918     ; 2.755      ;
; -3.240 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.901     ; 2.831      ;
; -3.240 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.901     ; 2.831      ;
; -3.240 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.901     ; 2.831      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.233 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.712     ; 2.935      ;
; -3.232 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.985     ; 2.739      ;
; -3.232 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.985     ; 2.739      ;
; -3.232 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]              ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.985     ; 2.739      ;
; -3.209 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.914     ; 2.824      ;
; -3.197 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.690      ;
; -3.197 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.690      ;
; -3.197 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.690      ;
; -3.197 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.690      ;
; -3.197 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.921     ; 2.690      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.129 ; nnrx[1]   ; rx_freq[2][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.129 ; nnrx[1]   ; rx_freq[2][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.954      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.071 ; nnrx[1]   ; rx_freq[2][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.446     ; 2.894      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.062 ; nnrx[1]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.443     ; 2.888      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.050 ; nnrx[1]   ; rx_freq[2][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.441     ; 2.878      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.038 ; nnrx[1]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.445     ; 2.862      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
; -3.034 ; nnrx[0]   ; rx_freq[2][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.444     ; 2.859      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.171 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.561      ; 1.115      ;
; -0.155 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.542      ; 1.112      ;
; -0.150 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.542      ; 1.117      ;
; -0.140 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.460      ; 1.045      ;
; -0.121 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.484      ; 1.088      ;
; -0.116 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.347      ; 0.956      ;
; -0.109 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.500      ; 1.116      ;
; -0.089 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.432      ; 1.068      ;
; -0.077 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.468      ; 1.116      ;
; -0.065 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.458      ; 1.118      ;
; -0.053 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.448      ; 1.120      ;
; -0.048 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.370      ; 1.047      ;
; -0.021 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.405      ; 1.109      ;
; 0.011  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.643      ; 1.379      ;
; 0.035  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.285      ; 1.045      ;
; 0.074  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.390      ; 1.189      ;
; 0.075  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.317      ; 1.117      ;
; 0.076  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.500      ; 1.301      ;
; 0.079  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.500      ; 1.304      ;
; 0.081  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.317      ; 1.123      ;
; 0.083  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.293      ; 1.101      ;
; 0.084  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.293      ; 1.102      ;
; 0.105  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                             ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.511      ; 1.341      ;
; 0.120  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                             ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.586      ; 1.431      ;
; 0.129  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.492      ; 1.346      ;
; 0.179  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.214      ; 1.118      ;
; 0.186  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                   ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.069      ;
; 0.191  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                             ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.450      ; 1.366      ;
; 0.195  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                   ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.078      ;
; 0.195  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                   ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.078      ;
; 0.195  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[8]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.078      ;
; 0.202  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[6]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.085      ;
; 0.207  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[1]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.090      ;
; 0.210  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                   ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.093      ;
; 0.212  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[3]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.095      ;
; 0.220  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[10]                                                   ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.103      ;
; 0.236  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                   ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.119      ;
; 0.239  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.122      ;
; 0.239  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.122      ;
; 0.249  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[5]                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.653      ; 1.132      ;
; 0.321  ; receiver:NRX[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26]                    ; receiver:NRX[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.395      ; 0.911      ;
; 0.367  ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                      ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.538      ; 1.100      ;
; 0.371  ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[20]                     ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[20]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.526      ; 1.092      ;
; 0.373  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[1]               ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[1]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.340      ; 0.908      ;
; 0.374  ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[17]                     ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[17]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.526      ; 1.095      ;
; 0.397  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.767      ;
; 0.397  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[37]   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.767      ;
; 0.398  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.165      ; 0.758      ;
; 0.399  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.175      ; 0.769      ;
; 0.422  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.669      ;
; 0.423  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.424  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]               ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.489      ; 1.108      ;
; 0.424  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[10]                    ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[10]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.510      ; 1.130      ;
; 0.425  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.426  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.669      ;
; 0.439  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[4]                ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[4]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.466      ; 1.100      ;
; 0.445  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.105      ; 0.745      ;
; 0.445  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.105      ; 0.745      ;
; 0.457  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[35]  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.768      ;
; 0.458  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.116      ; 0.769      ;
; 0.462  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[4]    ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.111      ; 0.768      ;
; 0.462  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[7]    ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.111      ; 0.768      ;
; 0.464  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[7]                ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[7]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.466      ; 1.125      ;
; 0.467  ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]                     ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[23]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.528      ; 1.190      ;
; 0.469  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|reg_coef[17]                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|Rmult[19]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.142      ; 1.806      ;
; 0.469  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|reg_coef[16]                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|Rmult[19]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.142      ; 1.806      ;
; 0.469  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|reg_coef[15]                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|Rmult[19]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.142      ; 1.806      ;
; 0.469  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|reg_coef[14]                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:C|Rmult[19]                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 1.142      ; 1.806      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.220 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 0.000        ; 0.506      ; 0.921      ;
; 0.254 ; spi_slave:spi_slave_rx_inst|rreg[42] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.506      ; 0.955      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.298 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.312      ; 3.835      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.349 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.343      ; 3.917      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.372 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.297      ; 3.894      ;
; 0.387 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.345      ; 3.957      ;
; 0.397 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.838      ;
; 0.397 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.838      ;
; 0.397 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.838      ;
; 0.397 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.838      ;
; 0.397 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.838      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.284      ; 3.921      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.284      ; 3.921      ;
; 0.412 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.284      ; 3.921      ;
; 0.413 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.266      ; 3.904      ;
; 0.413 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.266      ; 3.904      ;
; 0.413 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.266      ; 3.904      ;
; 0.413 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.266      ; 3.904      ;
; 0.413 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.266      ; 3.904      ;
; 0.450 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.099      ; 0.744      ;
; 0.450 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.099      ; 0.744      ;
; 0.451 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.099      ; 0.745      ;
; 0.452 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.099      ; 0.747      ;
; 0.466 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.099      ; 0.760      ;
; 0.468 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.365      ; 4.058      ;
; 0.468 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.365      ; 4.058      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rreg[40] ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.738      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.738      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.738      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rreg[7]  ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.744      ;
; 0.501 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.743      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.744      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.745      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.745      ;
; 0.504 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.047      ; 0.746      ;
; 0.504 ; spi_slave:spi_slave_rx_inst|rreg[1]  ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.747      ;
; 0.505 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.748      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[20] ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[24] ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[16] ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[15] ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[23] ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[14] ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[29] ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[12] ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[1]  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.033      ; 0.744      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[11] ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[18] ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.516 ; spi_slave:spi_slave_rx_inst|rreg[22] ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.761      ;
; 0.517 ; spi_slave:spi_slave_rx_inst|rreg[6]  ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.760      ;
; 0.517 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.033      ; 0.745      ;
; 0.518 ; spi_slave:spi_slave_rx_inst|rreg[7]  ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.033      ; 0.746      ;
; 0.542 ; spi_slave:spi_slave_rx_inst|rreg[0]  ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.760      ;
; 0.562 ; spi_slave:spi_slave_rx_inst|rreg[27] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.003      ; 0.760      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.567 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.312      ; 3.604      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.597 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.255      ; 4.077      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
; 0.602 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.324      ; 4.151      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.402 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.472 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.739      ;
; 0.474 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.740      ;
; 0.516 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.769      ; 2.510      ;
; 0.555 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.666      ; 3.686      ;
; 0.556 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.769      ; 2.550      ;
; 0.576 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.769      ; 2.570      ;
; 0.576 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.769      ; 2.570      ;
; 0.580 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.769      ; 2.574      ;
; 0.599 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.865      ;
; 0.599 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.866      ;
; 0.600 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.867      ;
; 0.684 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.686 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.689 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.967      ;
; 0.707 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.713 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.985      ;
; 0.749 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.015      ;
; 0.764 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.050      ; 1.009      ;
; 0.782 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.048      ;
; 0.786 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 1.769      ; 2.780      ;
; 0.793 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.060      ;
; 0.813 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.348      ; 3.626      ;
; 0.813 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.348      ; 3.626      ;
; 0.813 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.348      ; 3.626      ;
; 0.813 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.348      ; 3.626      ;
; 0.813 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.348      ; 3.626      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.350      ; 3.633      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.831 ; reset_handler:reset_handler_inst|reset             ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.098      ;
; 0.843 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.109      ;
; 0.876 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.142      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.423 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.669      ;
; 0.423 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.669      ;
; 0.423 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.669      ;
; 0.423 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.440 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.111      ; 0.746      ;
; 0.456 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 0.785      ;
; 0.471 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.716      ;
; 0.503 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.084      ; 0.782      ;
; 0.529 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.774      ;
; 0.534 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.779      ;
; 0.540 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.785      ;
; 0.585 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.379      ; 1.159      ;
; 0.589 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.111      ; 0.895      ;
; 0.594 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.042     ; 0.747      ;
; 0.602 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.847      ;
; 0.602 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.847      ;
; 0.603 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.846      ;
; 0.616 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.390      ; 1.201      ;
; 0.636 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.072      ; 0.903      ;
; 0.638 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.883      ;
; 0.650 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.240      ; 1.085      ;
; 0.666 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.084      ; 0.945      ;
; 0.673 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.240      ; 1.108      ;
; 0.679 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.240      ; 1.114      ;
; 0.683 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.928      ;
; 0.685 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.111      ; 0.991      ;
; 0.686 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.328      ; 1.209      ;
; 0.714 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.959      ;
; 0.719 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.240      ; 1.154      ;
; 0.731 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.060      ;
; 0.734 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.063      ;
; 0.736 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.065      ;
; 0.748 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.072      ; 1.015      ;
; 0.749 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.379      ; 1.323      ;
; 0.764 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.093      ;
; 0.768 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.097      ;
; 0.775 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.084      ; 1.054      ;
; 0.775 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.375      ; 1.345      ;
; 0.788 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.134      ; 1.117      ;
; 0.808 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.066      ; 1.104      ;
; 0.810 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 1.052      ;
; 0.813 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.056      ;
; 0.815 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.090     ; 0.920      ;
; 0.819 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.066      ; 1.115      ;
; 0.826 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.042     ; 0.979      ;
; 0.832 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 1.074      ;
; 0.832 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.042     ; 0.985      ;
; 0.833 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 1.075      ;
; 0.833 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.091      ; 1.154      ;
; 0.835 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.240      ; 1.270      ;
; 0.844 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.100     ; 0.939      ;
; 0.849 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 1.095      ;
; 0.850 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.034      ; 1.114      ;
; 0.853 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.099      ; 1.147      ;
; 0.853 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.243      ; 1.291      ;
; 0.858 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.243      ; 1.296      ;
; 0.862 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.010      ; 1.067      ;
; 0.865 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 1.111      ;
; 0.868 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.034      ; 1.132      ;
; 0.871 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.107      ; 1.173      ;
; 0.886 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.034      ; 1.150      ;
; 0.909 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.213      ; 1.317      ;
; 0.911 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.155      ;
; 0.912 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.156      ;
; 0.918 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 1.164      ;
; 0.927 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.072      ; 1.194      ;
; 0.938 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.328      ; 1.461      ;
; 0.956 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.328      ; 1.479      ;
; 0.969 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.274      ;
; 0.969 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 1.274      ;
; 0.971 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.090     ; 1.076      ;
; 0.972 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.040      ; 1.207      ;
; 0.974 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.217      ;
; 0.974 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.077      ; 1.246      ;
; 0.979 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.102      ; 1.311      ;
; 0.980 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 1.226      ;
; 0.991 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.249      ; 1.435      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 1.117 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 3.958      ;
; 1.176 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.821      ; 4.027      ;
; 1.226 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.821      ; 4.077      ;
; 1.358 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.960      ; 4.348      ;
; 1.362 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.203      ;
; 1.383 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.808      ; 4.221      ;
; 1.393 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.808      ; 4.231      ;
; 1.427 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.268      ;
; 1.477 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.808      ; 4.315      ;
; 1.482 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.787      ; 4.299      ;
; 1.506 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.068      ; 6.814      ;
; 1.535 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.508      ; 4.073      ;
; 1.548 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.789      ; 4.367      ;
; 1.564 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.808      ; 4.402      ;
; 1.571 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.787      ; 4.388      ;
; 1.574 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.415      ;
; 1.579 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.399      ;
; 1.592 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.657      ; 4.279      ;
; 1.600 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.789      ; 4.419      ;
; 1.623 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.515      ; 4.168      ;
; 1.627 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.552      ; 4.209      ;
; 1.641 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.482      ;
; 1.641 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.518      ; 4.189      ;
; 1.686 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.258      ;
; 1.688 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.217      ; 6.665      ;
; 1.690 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.068      ; 6.518      ;
; 1.691 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.217      ; 7.148      ;
; 1.713 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.988      ; 5.721      ;
; 1.714 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.988      ; 5.722      ;
; 1.724 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.520      ; 4.274      ;
; 1.725 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.518      ; 4.273      ;
; 1.732 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.301      ;
; 1.733 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.305      ;
; 1.740 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.790      ; 4.560      ;
; 1.756 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.325      ;
; 1.779 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.351      ;
; 1.783 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.515      ; 4.328      ;
; 1.790 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.552      ; 4.372      ;
; 1.811 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.383      ;
; 1.819 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.388      ;
; 1.823 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.392      ;
; 1.825 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.078      ; 7.143      ;
; 1.827 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.549      ; 4.406      ;
; 1.828 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.075      ; 7.143      ;
; 1.833 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.967      ; 5.820      ;
; 1.839 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.521      ; 4.390      ;
; 1.841 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.413      ;
; 1.854 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.520      ; 4.404      ;
; 1.859 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.516      ; 4.405      ;
; 1.860 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.549      ; 4.439      ;
; 1.862 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.518      ; 4.410      ;
; 1.868 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.691      ; 4.589      ;
; 1.869 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.991      ; 5.880      ;
; 1.874 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.078      ; 6.712      ;
; 1.887 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.075      ; 6.722      ;
; 1.894 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.969      ; 5.883      ;
; 1.896 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.468      ;
; 1.897 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.466      ;
; 1.911 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.076      ; 7.227      ;
; 1.915 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.032      ; 7.187      ;
; 1.918 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.487      ;
; 1.920 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.518      ; 4.468      ;
; 1.942 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.550      ; 4.522      ;
; 1.944 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.520      ; 4.494      ;
; 1.957 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.076      ; 6.793      ;
; 1.961 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.029      ; 7.230      ;
; 1.967 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.075      ; 6.802      ;
; 1.995 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.970      ; 5.985      ;
; 2.000 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.521      ; 4.551      ;
; 2.002 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.574      ;
; 2.017 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.068      ; 6.845      ;
; 2.022 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.029      ; 7.291      ;
; 2.064 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.065      ; 6.889      ;
; 2.071 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.549      ; 4.650      ;
; 2.093 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.008      ; 7.341      ;
; 2.114 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.068      ; 6.942      ;
; 2.125 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.521      ; 4.676      ;
; 2.125 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.065      ; 6.950      ;
; 2.130 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.044      ; 6.934      ;
; 2.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.703      ;
; 2.140 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.550      ; 4.720      ;
; 2.152 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 4.724      ;
; 2.159 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.691      ; 4.880      ;
; 2.166 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.552      ; 4.748      ;
; 2.182 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.691      ; 4.903      ;
; 2.229 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.046      ; 7.035      ;
; 2.251 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.010      ; 7.501      ;
; 2.252 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.549      ; 4.831      ;
; 2.275 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.549      ; 4.854      ;
; 2.291 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.011      ; 7.542      ;
; 2.328 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.047      ; 7.135      ;
; 2.367 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.075      ; 7.682      ;
; 2.373 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.549      ; 4.952      ;
; 2.423 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.032      ; 7.695      ;
; 2.431 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.550      ; 5.011      ;
; 4.659 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.508      ; 7.197      ;
; 4.706 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.505      ; 7.241      ;
; 4.756 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.508      ; 7.294      ;
; 4.767 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.505      ; 7.302      ;
; 4.772 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.484      ; 7.286      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 1.263 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.380      ; 0.972      ;
; 1.286 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 0.950      ;
; 1.293 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 0.957      ;
; 1.308 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.929      ;
; 1.308 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.929      ;
; 1.318 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.939      ;
; 1.320 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.941      ;
; 1.320 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 0.940      ;
; 1.324 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.945      ;
; 1.329 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.950      ;
; 1.347 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.968      ;
; 1.351 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.972      ;
; 1.366 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 0.986      ;
; 1.368 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 0.989      ;
; 1.401 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.231      ; 1.857      ;
; 1.438 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.231      ; 1.894      ;
; 1.453 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.367      ; 1.149      ;
; 1.464 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.380      ; 1.173      ;
; 1.471 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 1.135      ;
; 1.472 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 1.136      ;
; 1.477 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 1.141      ;
; 1.494 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 1.158      ;
; 1.510 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.131      ;
; 1.519 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 1.183      ;
; 1.543 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.164      ;
; 1.547 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.167      ;
; 1.558 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.178      ;
; 1.586 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.206      ;
; 1.592 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.246      ;
; 1.597 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.248      ;
; 1.606 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.370      ; 1.305      ;
; 1.613 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.267      ;
; 1.615 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[2][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.235      ;
; 1.621 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[2][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.239      ;
; 1.624 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.370      ; 1.323      ;
; 1.630 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.251      ;
; 1.642 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.296      ;
; 1.644 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.262      ;
; 1.649 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.267      ;
; 1.652 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.287      ; 1.268      ;
; 1.658 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.276      ;
; 1.664 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.281      ;
; 1.683 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.301      ; 1.313      ;
; 1.684 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.302      ;
; 1.685 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.303      ;
; 1.686 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.287      ; 1.302      ;
; 1.693 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.310      ;
; 1.706 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.323      ;
; 1.741 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.362      ;
; 1.744 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.335      ; 1.408      ;
; 1.748 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.367      ; 1.444      ;
; 1.763 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.414      ;
; 1.791 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.442      ;
; 1.798 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.449      ;
; 1.801 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.422      ;
; 1.808 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.462      ;
; 1.809 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.430      ;
; 1.810 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.431      ;
; 1.816 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.437      ;
; 1.816 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.434      ;
; 1.823 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.444      ;
; 1.824 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.442      ;
; 1.825 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.446      ;
; 1.826 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.447      ;
; 1.827 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.478      ;
; 1.827 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.447      ;
; 1.830 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.484      ;
; 1.832 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.483      ;
; 1.832 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.452      ;
; 1.834 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.322      ; 1.485      ;
; 1.834 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.455      ;
; 1.836 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.454      ;
; 1.837 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.455      ;
; 1.842 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.462      ;
; 1.845 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.301      ; 1.475      ;
; 1.845 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.462      ;
; 1.846 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.287      ; 1.462      ;
; 1.847 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.465      ;
; 1.848 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.502      ;
; 1.848 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.469      ;
; 1.848 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.468      ;
; 1.848 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.287      ; 1.464      ;
; 1.849 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.467      ;
; 1.852 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.470      ;
; 1.853 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.287      ; 1.469      ;
; 1.855 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.473      ;
; 1.855 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.473      ;
; 1.856 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.477      ;
; 1.858 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.476      ;
; 1.859 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.480      ;
; 1.859 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.477      ;
; 1.860 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.477      ;
; 1.864 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.481      ;
; 1.866 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.484      ;
; 1.867 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.292      ; 1.488      ;
; 1.868 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[2][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.291      ; 1.488      ;
; 1.869 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.325      ; 1.523      ;
; 1.871 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.488      ;
; 1.878 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.289      ; 1.496      ;
; 1.878 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.288      ; 1.495      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.021 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.192      ; 3.627      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -3.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.195      ; 3.628      ;
; -2.903 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.199      ; 3.631      ;
; -2.901 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.202      ; 3.632      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.401      ; 3.646      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.402      ; 3.637      ;
; -2.819 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.404      ; 3.637      ;
; -2.819 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.404      ; 3.637      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.187      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.085     ; 3.188      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.187      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.187      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.085     ; 3.188      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.086     ; 3.187      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.085     ; 3.188      ;
; -2.271 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.186      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 3.184      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.087     ; 3.185      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 3.184      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 3.184      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 3.184      ;
; -2.270 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.088     ; 3.184      ;
; -2.262 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.174      ;
; -2.262 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.174      ;
; -2.262 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.174      ;
; -2.262 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.090     ; 3.174      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.161      ; 3.188      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.161      ; 3.188      ;
; -2.025 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.161      ; 3.188      ;
; -1.988 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.195      ; 3.185      ;
; -1.820 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.352      ; 3.174      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.255 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.179      ;
; -2.255 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.432      ; 3.179      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.453      ; 3.168      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.453      ; 3.168      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.453      ; 3.168      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.453      ; 3.168      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.453      ; 3.168      ;
; -2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.479      ; 3.182      ;
; -2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.479      ; 3.182      ;
; -2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.479      ; 3.182      ;
; -2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.479      ; 3.182      ;
; -2.211 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.479      ; 3.182      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.168      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.168      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.168      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.168      ;
; -2.205 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.471      ; 3.168      ;
; -2.201 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.484      ; 3.177      ;
; -2.201 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.484      ; 3.177      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.497      ; 3.182      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.497      ; 3.182      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.497      ; 3.182      ;
; -2.193 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.497      ; 3.182      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.157 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.529      ; 3.178      ;
; -2.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.169      ;
; -2.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.169      ;
; -2.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.169      ;
; -2.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.169      ;
; -2.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.169      ;
; -2.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.557      ; 3.169      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.603      ; 3.178      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.603      ; 3.178      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.603      ; 3.178      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.603      ; 3.178      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.603      ; 3.178      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 3.179      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 3.179      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 3.179      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 3.179      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 3.179      ;
; -2.080 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.607      ; 3.179      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.195      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 3.195      ;
; -1.700 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.484      ; 3.176      ;
; -1.700 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.484      ; 3.176      ;
; -1.700 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.484      ; 3.176      ;
; -1.700 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.484      ; 3.176      ;
; -1.700 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.484      ; 3.176      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.668 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 3.198      ;
; -1.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.533      ; 3.177      ;
; -1.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.533      ; 3.177      ;
; -1.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.533      ; 3.177      ;
; -1.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.533      ; 3.177      ;
; -1.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.533      ; 3.177      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.641 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.562      ; 3.195      ;
; -1.635 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 3.177      ;
; -1.635 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 3.177      ;
; -1.635 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.550      ; 3.177      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.634 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.571      ; 3.197      ;
; -1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.572      ; 3.197      ;
; -1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.572      ; 3.197      ;
; -1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.572      ; 3.197      ;
; -1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.572      ; 3.197      ;
; -1.633 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.572      ; 3.197      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.697 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.482      ; 3.171      ;
; -0.690 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.492      ; 3.174      ;
; -0.690 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.492      ; 3.174      ;
; -0.690 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.492      ; 3.174      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.689 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.183      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.675 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.169      ;
; -0.671 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.165      ;
; -0.671 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.165      ;
; -0.671 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.165      ;
; -0.671 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.165      ;
; -0.671 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.502      ; 3.165      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.508      ; 3.167      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.528      ; 3.170      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.526      ; 3.168      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.648 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.534      ; 3.174      ;
; -0.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.561      ; 3.191      ;
; -0.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.561      ; 3.191      ;
; -0.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.561      ; 3.191      ;
; -0.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.561      ; 3.191      ;
; -0.638 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.561      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.546      ; 3.174      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.563      ; 3.191      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.546      ; 3.174      ;
; -0.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.546      ; 3.174      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.758 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.918      ; 2.901      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.909      ; 2.899      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.909      ; 2.899      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.909      ; 2.899      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.909      ; 2.899      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.909      ; 2.899      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.909      ; 2.899      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.895      ; 2.913      ;
; 0.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 2.928      ;
; 0.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 2.928      ;
; 0.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 2.928      ;
; 0.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 2.928      ;
; 0.795 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.908      ; 2.928      ;
; 0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.875      ; 2.901      ;
; 0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.875      ; 2.901      ;
; 0.801 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.875      ; 2.901      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.810 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.905      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.812 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.866      ; 2.903      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.821 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.859      ; 2.905      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.822 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.860      ; 2.907      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.823 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.852      ; 2.900      ;
; 0.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.855      ; 2.907      ;
; 0.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.855      ; 2.907      ;
; 0.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.855      ; 2.907      ;
; 0.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.855      ; 2.907      ;
; 0.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.855      ; 2.907      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.849      ; 2.902      ;
; 0.831 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.848      ; 2.904      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.913      ;
; 1.568 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.120      ; 2.913      ;
; 1.826 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.872      ; 2.923      ;
; 1.826 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.872      ; 2.923      ;
; 1.826 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.872      ; 2.923      ;
; 1.826 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.872      ; 2.923      ;
; 1.826 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.872      ; 2.923      ;
; 1.826 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.872      ; 2.923      ;
; 1.854 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.855      ; 2.934      ;
; 1.854 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.855      ; 2.934      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.865 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.833      ; 2.923      ;
; 1.873 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.835      ; 2.933      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.890 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.814      ; 2.929      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.906 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.797      ; 2.933      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.913 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.796      ; 2.934      ;
; 1.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.914      ;
; 1.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.914      ;
; 1.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.914      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.918 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.787      ; 2.930      ;
; 1.933 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.756      ; 2.914      ;
; 1.933 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.756      ; 2.914      ;
; 1.933 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.756      ; 2.914      ;
; 1.933 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.756      ; 2.914      ;
; 1.933 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.756      ; 2.914      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.947 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.761      ; 2.933      ;
; 1.982 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.913      ;
; 1.982 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.913      ;
; 1.982 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.913      ;
; 1.982 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.913      ;
; 1.982 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.913      ;
; 1.991 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.930      ;
; 1.991 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 2.930      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.827      ; 2.913      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.827      ; 2.913      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.827      ; 2.913      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.827      ; 2.913      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.827      ; 2.913      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.827      ; 2.913      ;
; 2.364 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.822      ; 2.911      ;
; 2.364 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.822      ; 2.911      ;
; 2.364 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.822      ; 2.911      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.196 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.514      ; 2.905      ;
; 2.332 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.396      ; 2.923      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.361      ; 2.926      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.361      ; 2.926      ;
; 2.370 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.361      ; 2.926      ;
; 2.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.905      ;
; 2.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.905      ;
; 2.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.905      ;
; 2.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.053      ; 2.905      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.055      ; 2.922      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.055      ; 2.922      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.055      ; 2.922      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.055      ; 2.922      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.055      ; 2.922      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.056      ; 2.923      ;
; 2.672 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.924      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.925      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.926      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.925      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.926      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.925      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.058      ; 2.926      ;
; 2.673 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.057      ; 2.925      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                       ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.432 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.746      ; 2.903      ;
; 2.432 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.746      ; 2.903      ;
; 2.432 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.746      ; 2.903      ;
; 2.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.695      ; 2.903      ;
; 2.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.695      ; 2.903      ;
; 2.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.695      ; 2.903      ;
; 2.483 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.695      ; 2.903      ;
; 2.501 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.690      ; 2.916      ;
; 2.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.667      ; 2.901      ;
; 2.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.667      ; 2.901      ;
; 2.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.667      ; 2.901      ;
; 2.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.667      ; 2.901      ;
; 2.509 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.667      ; 2.901      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.660      ; 2.905      ;
; 2.520 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.660      ; 2.905      ;
; 2.525 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.670      ; 2.920      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.657      ; 2.916      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.657      ; 2.916      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.657      ; 2.916      ;
; 2.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.657      ; 2.916      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.638      ; 2.901      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.638      ; 2.901      ;
; 2.538 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.638      ; 2.901      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.635      ; 2.901      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.635      ; 2.901      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.635      ; 2.901      ;
; 2.541 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.635      ; 2.901      ;
; 2.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.631      ; 2.917      ;
; 2.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.631      ; 2.917      ;
; 2.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.631      ; 2.917      ;
; 2.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.631      ; 2.917      ;
; 2.562 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.616      ; 2.903      ;
; 2.562 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.616      ; 2.903      ;
; 2.597 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.604      ; 2.926      ;
; 2.610 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.578      ; 2.913      ;
; 2.636 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.543      ; 2.904      ;
; 2.657 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.523      ; 2.905      ;
; 2.667 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.515      ; 2.907      ;
; 2.670 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.512      ; 2.907      ;
; 2.693 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.905      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.487      ; 2.917      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.903      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.903      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.903      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.463      ; 2.903      ;
; 2.723 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.451      ; 2.899      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.451      ; 2.903      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.451      ; 2.903      ;
; 2.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.451      ; 2.903      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.446      ; 2.926      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.446      ; 2.926      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.446      ; 2.926      ;
; 2.762 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.902      ;
; 2.762 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.902      ;
; 2.762 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.415      ; 2.902      ;
; 2.763 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.412      ; 2.900      ;
; 2.784 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.395      ; 2.904      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.328      ; 2.903      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.328      ; 2.903      ;
; 2.850 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.328      ; 2.903      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
; 2.969 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.614      ; 3.303      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -6.090 ; -16085.935    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -2.763 ; -24.992       ;
; clk_10mhz                        ; -1.687 ; -60.296       ;
; spi_sck                          ; -1.600 ; -120.318      ;
; spi_slave:spi_slave_rx_inst|done ; -1.113 ; -182.229      ;
; spi_ce[0]                        ; -0.958 ; -153.880      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; spi_sck                          ; 0.058 ; 0.000         ;
; ad9866_clk                       ; 0.064 ; 0.000         ;
; clk_10mhz                        ; 0.098 ; 0.000         ;
; spi_ce[0]                        ; 0.175 ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.408 ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.435 ; 0.000         ;
+----------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -0.729 ; -124.470        ;
; clk_10mhz  ; -0.669 ; -18.460         ;
; spi_sck    ; -0.528 ; -57.691         ;
; ad9866_clk ; -0.082 ; -3.381          ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.559 ; 0.000           ;
; spi_sck    ; 0.830 ; 0.000           ;
; spi_ce[0]  ; 0.888 ; 0.000           ;
; clk_10mhz  ; 1.137 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -9.457 ; -29866.746    ;
; spi_ce[0]                        ; -9.457 ; -332.309      ;
; spi_sck                          ; -3.000 ; -241.119      ;
; clk_10mhz                        ; -3.000 ; -114.764      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -200.000      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.351  ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.090 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.090 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.520      ;
; -6.086 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -6.086 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.516      ;
; -5.937 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.937 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.367      ;
; -5.930 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][27] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][26] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][25] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][24] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][23] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][22] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][21] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][20] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][19] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.930 ; rx_freq[0][18] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.437      ;
; -5.921 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.921 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.351      ;
; -5.915 ; rx_freq[0][31] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][30] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][29] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][28] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][27] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][26] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][25] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][24] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][22] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][21] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][20] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][19] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][18] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.915 ; rx_freq[0][23] ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.030      ; 6.422      ;
; -5.898 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][5]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][3]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][1]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
; -5.898 ; rx_freq[1][0]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.047     ; 6.328      ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -2.763 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 4.397      ;
; -2.734 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 4.368      ;
; -2.718 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 4.352      ;
; -2.698 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.057      ; 4.309      ;
; -2.689 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 4.323      ;
; -2.653 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.057      ; 4.264      ;
; -2.652 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.089      ; 4.290      ;
; -2.647 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.088      ; 4.288      ;
; -2.642 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.078      ; 4.273      ;
; -2.623 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.089      ; 4.261      ;
; -2.618 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.088      ; 4.259      ;
; -2.613 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.078      ; 4.244      ;
; -2.596 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 4.241      ;
; -2.587 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 4.221      ;
; -2.587 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.066      ; 4.202      ;
; -2.582 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.065      ; 4.200      ;
; -2.578 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 4.317      ;
; -2.577 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.055      ; 4.185      ;
; -2.567 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 4.212      ;
; -2.549 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 4.288      ;
; -2.542 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.080      ; 4.176      ;
; -2.531 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.069      ; 4.153      ;
; -2.513 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.069      ; 4.229      ;
; -2.476 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.089      ; 4.114      ;
; -2.471 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.088      ; 4.112      ;
; -2.466 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.078      ; 4.097      ;
; -2.420 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 4.065      ;
; -2.402 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 4.141      ;
; -1.541 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.389      ; 4.099      ;
; -1.496 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.389      ; 4.054      ;
; -1.430 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.398      ; 3.992      ;
; -1.425 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.397      ; 3.990      ;
; -1.420 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.387      ; 3.975      ;
; -1.374 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.401      ; 3.943      ;
; -1.364 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.402      ; 3.934      ;
; -1.356 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.401      ; 4.019      ;
; -1.100 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.403      ; 3.671      ;
; -1.055 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.093      ; 2.701      ;
; -1.047 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.402      ; 3.617      ;
; -1.046 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.404      ; 3.618      ;
; -1.026 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.093      ; 2.672      ;
; -0.968 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.887      ; 3.419      ;
; -0.954 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.459      ; 3.685      ;
; -0.929 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.094      ; 2.576      ;
; -0.924 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.887      ; 3.375      ;
; -0.900 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.094      ; 2.547      ;
; -0.893 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.899      ; 3.355      ;
; -0.885 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.401      ; 3.454      ;
; -0.879 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.093      ; 2.525      ;
; -0.878 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.885      ; 3.326      ;
; -0.878 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.093      ; 2.524      ;
; -0.877 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.093      ; 2.523      ;
; -0.842 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.895      ; 3.300      ;
; -0.835 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.896      ; 3.290      ;
; -0.779 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.150      ; 2.586      ;
; -0.776 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.070      ; 2.399      ;
; -0.753 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.094      ; 2.400      ;
; -0.750 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.150      ; 2.557      ;
; -0.723 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.095      ; 2.371      ;
; -0.701 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.093      ; 2.347      ;
; -0.696 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.267      ; 2.517      ;
; -0.694 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.095      ; 2.342      ;
; -0.691 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 3.762      ;
; -0.685 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.330      ;
; -0.656 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.301      ;
; -0.639 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.265      ; 2.457      ;
; -0.632 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.276      ; 2.457      ;
; -0.617 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 3.688      ;
; -0.616 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.071      ; 2.240      ;
; -0.603 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.150      ; 2.410      ;
; -0.600 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.411      ; 3.675      ;
; -0.595 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.095      ; 2.243      ;
; -0.595 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.410      ; 3.673      ;
; -0.578 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.267      ; 2.399      ;
; -0.577 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.279      ; 2.503      ;
; -0.574 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.267      ; 2.395      ;
; -0.571 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.265      ; 2.389      ;
; -0.570 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.400      ; 3.638      ;
; -0.563 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.070      ; 2.186      ;
; -0.562 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.276      ; 2.387      ;
; -0.550 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.337      ; 2.544      ;
; -0.544 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.414      ; 3.626      ;
; -0.543 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.275      ; 2.371      ;
; -0.540 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.279      ; 2.372      ;
; -0.518 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.275      ; 2.346      ;
; -0.509 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.092      ; 2.154      ;
; -0.509 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.267      ; 2.330      ;
; -0.498 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.072      ; 2.123      ;
; -0.490 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.279      ; 2.416      ;
; -0.472 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.127      ; 2.256      ;
; -0.464 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.069      ; 2.086      ;
; -0.450 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.279      ; 2.282      ;
; -0.398 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.403      ; 3.469      ;
; -0.385 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 3.455      ;
; -0.369 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.282      ; 2.204      ;
; -0.352 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.414      ; 3.528      ;
; -0.347 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 3.417      ;
; -0.287 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.404      ; 3.359      ;
; -0.260 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.459      ; 3.491      ;
; -0.192 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.282      ; 2.027      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.687 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.310      ;
; -1.687 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.310      ;
; -1.687 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.310      ;
; -1.687 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.310      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.624 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.246      ;
; -1.621 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.242      ;
; -1.621 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.242      ;
; -1.621 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.242      ;
; -1.621 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.242      ;
; -1.621 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.242      ;
; -1.613 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.236      ;
; -1.613 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.236      ;
; -1.613 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.236      ;
; -1.613 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.236      ;
; -1.598 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.347      ;
; -1.598 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.347      ;
; -1.598 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.347      ;
; -1.598 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.347      ;
; -1.569 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.318      ;
; -1.569 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.318      ;
; -1.569 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.318      ;
; -1.569 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.318      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.172      ;
; -1.550 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.173      ;
; -1.550 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.173      ;
; -1.550 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.173      ;
; -1.550 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.173      ;
; -1.547 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.168      ;
; -1.547 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.168      ;
; -1.547 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.168      ;
; -1.547 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.168      ;
; -1.547 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.168      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.283      ;
; -1.532 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.279      ;
; -1.532 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.279      ;
; -1.532 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.279      ;
; -1.532 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.279      ;
; -1.532 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.279      ;
; -1.526 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.148      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.506 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.254      ;
; -1.503 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.250      ;
; -1.503 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.250      ;
; -1.503 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.250      ;
; -1.503 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.250      ;
; -1.503 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 2.250      ;
; -1.492 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.115      ;
; -1.492 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.115      ;
; -1.492 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.115      ;
; -1.492 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.364     ; 2.115      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.487 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.109      ;
; -1.484 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.105      ;
; -1.484 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.105      ;
; -1.484 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.105      ;
; -1.484 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.105      ;
; -1.484 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.105      ;
; -1.452 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.074      ;
; -1.437 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.239     ; 2.185      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.429 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.365     ; 2.051      ;
; -1.426 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.047      ;
; -1.426 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.047      ;
; -1.426 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.047      ;
; -1.426 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.047      ;
; -1.426 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.366     ; 2.047      ;
; -1.422 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.238     ; 2.171      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.560      ;
; -1.599 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.547      ;
; -1.599 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.547      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.596 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.549      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.624      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.624      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.624      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.624      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.624      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.066     ; 2.536      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.066     ; 2.536      ;
; -1.595 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.624      ;
; -1.591 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.613      ;
; -1.591 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.613      ;
; -1.591 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.613      ;
; -1.591 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.613      ;
; -1.591 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.613      ;
; -1.591 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.613      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.542      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.066     ; 2.529      ;
; -1.588 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.066     ; 2.529      ;
; -1.584 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.606      ;
; -1.584 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.606      ;
; -1.584 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.606      ;
; -1.584 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.606      ;
; -1.584 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.606      ;
; -1.584 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.606      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.524 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.047     ; 2.484      ;
; -1.523 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.471      ;
; -1.523 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.471      ;
; -1.519 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.548      ;
; -1.519 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.548      ;
; -1.519 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.548      ;
; -1.519 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.548      ;
; -1.519 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.548      ;
; -1.519 ; spi_slave:spi_slave_rx_inst|nb[4] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.022      ; 2.548      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.512 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.054     ; 2.465      ;
; -1.511 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.066     ; 2.452      ;
; -1.511 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.066     ; 2.452      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.529      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.529      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.529      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.529      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.529      ;
; -1.507 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.015      ; 2.529      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.502 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 2.509      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.498      ;
; -1.491 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.491      ;
; -1.491 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.491      ;
; -1.491 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.491      ;
; -1.491 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.007     ; 2.491      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.113 ; nnrx[1]   ; rx_freq[2][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.113 ; nnrx[1]   ; rx_freq[2][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.450      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.075 ; nnrx[1]   ; rx_freq[2][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.414      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][17]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][15]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][14]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][12]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][10]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][4]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][3]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][2]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][1]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[2][0]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.407      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.067 ; nnrx[1]   ; rx_freq[0][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.033     ; 1.406      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -1.048 ; nnrx[1]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.032     ; 1.388      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
; -0.994 ; nnrx[0]   ; rx_freq[2][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.035     ; 1.331      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                               ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.958 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.170      ; 1.627      ;
; -0.879 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.170      ; 1.548      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.840 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.058      ; 1.343      ;
; -0.829 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.165      ; 1.471      ;
; -0.823 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.167      ; 1.467      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.816 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.320      ;
; -0.813 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.059      ; 1.371      ;
; -0.808 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.144      ; 1.429      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.806 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.420      ;
; -0.804 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.165      ; 1.446      ;
; -0.798 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.167      ; 1.442      ;
; -0.796 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.161      ; 1.434      ;
; -0.793 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.060      ; 1.352      ;
; -0.786 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.029      ; 1.292      ;
; -0.786 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.029      ; 1.292      ;
; -0.786 ; nnrx[1]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.029      ; 1.292      ;
; -0.783 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.144      ; 1.404      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.781 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.395      ;
; -0.771 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.161      ; 1.409      ;
; -0.771 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.095      ; 1.343      ;
; -0.771 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.095      ; 1.343      ;
; -0.771 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.095      ; 1.343      ;
; -0.762 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.170      ; 1.431      ;
; -0.761 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.029      ; 1.267      ;
; -0.761 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.029      ; 1.267      ;
; -0.761 ; nnrx[0]   ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.029      ; 1.267      ;
; -0.761 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.246      ; 1.484      ;
; -0.746 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.360      ;
; -0.746 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.360      ;
; -0.746 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.360      ;
; -0.746 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.360      ;
; -0.746 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; 0.169      ; 1.360      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                       ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.058 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.432      ; 1.604      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.059 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.648      ;
; 0.095 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.479      ; 1.688      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[1]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.096 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.866      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.103 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.434      ; 1.651      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.419      ; 1.637      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.419      ; 1.637      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.419      ; 1.637      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.419      ; 1.637      ;
; 0.104 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.419      ; 1.637      ;
; 0.107 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.397      ; 1.618      ;
; 0.107 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.397      ; 1.618      ;
; 0.107 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.397      ; 1.618      ;
; 0.107 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.397      ; 1.618      ;
; 0.107 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.397      ; 1.618      ;
; 0.110 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.426      ; 1.650      ;
; 0.110 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.426      ; 1.650      ;
; 0.110 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.426      ; 1.650      ;
; 0.111 ; spi_slave:spi_slave_rx_inst|rreg[41] ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_sck      ; spi_sck     ; 0.000        ; 0.197      ; 0.392      ;
; 0.133 ; spi_slave:spi_slave_rx_inst|rreg[42] ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.197      ; 0.414      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[43]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.173      ; 1.935      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[42]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.173      ; 1.935      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[47]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.173      ; 1.935      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[46]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.173      ; 1.935      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[45]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.173      ; 1.935      ;
; 0.148 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[44]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.173      ; 1.935      ;
; 0.163 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.752      ;
; 0.163 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.475      ; 1.752      ;
; 0.182 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.132      ; 1.928      ;
; 0.182 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[9]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.132      ; 1.928      ;
; 0.189 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.317      ;
; 0.189 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.317      ;
; 0.190 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.318      ;
; 0.191 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.319      ;
; 0.192 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.320      ;
; 0.197 ; spi_slave:spi_slave_rx_inst|rreg[36] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.044      ; 0.325      ;
; 0.199 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[38]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.118      ; 1.931      ;
; 0.199 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[10]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.118      ; 1.931      ;
; 0.199 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[11]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.118      ; 1.931      ;
; 0.199 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[12]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.118      ; 1.931      ;
; 0.199 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[14]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.118      ; 1.931      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.203 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.437      ; 1.754      ;
; 0.204 ; spi_slave:spi_slave_rx_inst|rreg[40] ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; spi_slave:spi_slave_rx_inst|rreg[39] ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; spi_slave:spi_slave_rx_inst|rreg[38] ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.314      ;
; 0.206 ; spi_slave:spi_slave_rx_inst|rreg[7]  ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.027      ; 0.317      ;
; 0.207 ; spi_slave:spi_slave_rx_inst|rreg[33] ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.317      ;
; 0.208 ; spi_slave:spi_slave_rx_inst|rreg[32] ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.318      ;
; 0.208 ; spi_slave:spi_slave_rx_inst|rreg[31] ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.318      ;
; 0.208 ; spi_slave:spi_slave_rx_inst|rreg[35] ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.318      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[34] ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.026      ; 0.319      ;
; 0.209 ; spi_slave:spi_slave_rx_inst|rreg[1]  ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.027      ; 0.320      ;
; 0.210 ; spi_slave:spi_slave_rx_inst|rreg[2]  ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.027      ; 0.321      ;
; 0.212 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[39]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.100      ; 1.926      ;
; 0.212 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[13]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.100      ; 1.926      ;
; 0.213 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[33]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.207      ; 2.034      ;
; 0.213 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.207      ; 2.034      ;
; 0.213 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[34]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.207      ; 2.034      ;
; 0.213 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.207      ; 2.034      ;
; 0.213 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.207      ; 2.034      ;
; 0.213 ; spi_ce[0]                            ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.207      ; 2.034      ;
; 0.214 ; spi_slave:spi_slave_rx_inst|rreg[1]  ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.020      ; 0.318      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.064 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.476      ;
; 0.066 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.478      ;
; 0.069 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[8]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.481      ;
; 0.071 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[6]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.483      ;
; 0.074 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[3]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.486      ;
; 0.074 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[1]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.486      ;
; 0.075 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.487      ;
; 0.079 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.491      ;
; 0.080 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[10]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.492      ;
; 0.084 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[4]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.496      ;
; 0.087 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.499      ;
; 0.088 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.500      ;
; 0.093 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|out_data[5]                                                                        ; receiver:NRX[2].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.505      ;
; 0.139 ; receiver:NRX[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26]                                        ; receiver:NRX[2].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.169      ; 0.392      ;
; 0.140 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.101      ; 0.325      ;
; 0.177 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.069      ; 0.330      ;
; 0.177 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[37]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.069      ; 0.330      ;
; 0.179 ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                                          ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.229      ; 0.492      ;
; 0.179 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                       ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.069      ; 0.332      ;
; 0.185 ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[10]                                        ; receiver:NRX[0].receiver_inst|cic:cic_inst_Q2|cic_comb:cic_stages[1].cic_comb_inst|out_data[10]                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.217      ; 0.486      ;
; 0.188 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.317      ;
; 0.189 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.318      ;
; 0.190 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[32]                       ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[32]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.331      ;
; 0.191 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[1].cic_comb_inst|out_data[1]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[1]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.118      ; 0.393      ;
; 0.193 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[3]                        ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.391      ;
; 0.194 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.400      ;
; 0.195 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.220      ; 0.499      ;
; 0.195 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[4]                        ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.330      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.120      ; 0.399      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.120      ; 0.399      ;
; 0.196 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[7]                        ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.331      ;
; 0.197 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[35]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.330      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.120      ; 0.401      ;
; 0.197 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.198 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.199 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.332      ;
; 0.199 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.200 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]                                    ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[4]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.100      ; 0.384      ;
; 0.202 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.313      ;
; 0.202 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.313      ;
; 0.202 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.122      ; 0.408      ;
; 0.203 ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.314      ;
; 0.203 ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[20]                                         ; receiver:NRX[1].receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[2].cic_comb_inst|prev_data[20]                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.204      ; 0.491      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.313      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.314      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
; 0.204 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.027      ; 0.315      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.098 ; rx_gain[2]                                         ; prev_rx_gain[2]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.963      ; 1.175      ;
; 0.106 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.332      ; 1.657      ;
; 0.136 ; rx_gain[4]                                         ; prev_rx_gain[4]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.963      ; 1.213      ;
; 0.140 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.963      ; 1.217      ;
; 0.146 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.963      ; 1.223      ;
; 0.154 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.963      ; 1.231      ;
; 0.186 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.207 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.309      ; 1.736      ;
; 0.208 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.309      ; 1.736      ;
; 0.208 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.309      ; 1.736      ;
; 0.221 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.963      ; 1.298      ;
; 0.252 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.372      ;
; 0.252 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.374      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.428      ;
; 0.313 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.651      ;
; 0.313 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.651      ;
; 0.313 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.651      ;
; 0.313 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.651      ;
; 0.313 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.119      ; 1.651      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.315 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.121      ; 1.655      ;
; 0.326 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.446      ;
; 0.330 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.451      ;
; 0.333 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.026      ; 0.443      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; reset_handler:reset_handler_inst|reset             ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.352      ;
; 0.187 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.332      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.226      ; 0.509      ;
; 0.203 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.314      ;
; 0.217 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.349      ;
; 0.221 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.232      ; 0.537      ;
; 0.233 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.345      ;
; 0.237 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.477      ;
; 0.239 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.350      ;
; 0.242 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.353      ;
; 0.244 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.389      ;
; 0.252 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.492      ;
; 0.256 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.198      ; 0.538      ;
; 0.257 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.497      ;
; 0.259 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.499      ;
; 0.260 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.372      ;
; 0.261 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.372      ;
; 0.263 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.374      ;
; 0.271 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.383      ;
; 0.276 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.226      ; 0.586      ;
; 0.285 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.417      ;
; 0.289 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.434      ;
; 0.290 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.467      ;
; 0.291 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.044     ; 0.331      ;
; 0.295 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.472      ;
; 0.296 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.473      ;
; 0.297 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 0.404      ;
; 0.302 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.414      ;
; 0.304 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.481      ;
; 0.305 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.417      ;
; 0.307 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.484      ;
; 0.309 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.204      ; 0.597      ;
; 0.338 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.470      ;
; 0.340 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 0.447      ;
; 0.340 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.093      ; 0.517      ;
; 0.340 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 0.562      ;
; 0.342 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.582      ;
; 0.343 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 0.565      ;
; 0.350 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.460      ;
; 0.350 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.039      ; 0.473      ;
; 0.356 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.466      ;
; 0.360 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.470      ;
; 0.360 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.026      ; 0.470      ;
; 0.365 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 0.587      ;
; 0.367 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.500      ;
; 0.372 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.505      ;
; 0.373 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.054     ; 0.403      ;
; 0.375 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.519      ;
; 0.375 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.057     ; 0.402      ;
; 0.377 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.198      ; 0.659      ;
; 0.377 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.198      ; 0.659      ;
; 0.378 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.489      ;
; 0.379 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.198      ; 0.661      ;
; 0.382 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.493      ;
; 0.384 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.006      ; 0.474      ;
; 0.388 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.499      ;
; 0.388 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.044     ; 0.428      ;
; 0.390 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.501      ;
; 0.391 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.044     ; 0.431      ;
; 0.391 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.631      ;
; 0.391 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.198      ; 0.673      ;
; 0.392 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.062      ; 0.538      ;
; 0.394 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 0.616      ;
; 0.395 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.506      ;
; 0.395 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.156      ; 0.635      ;
; 0.395 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.025      ; 0.524      ;
; 0.397 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.138      ; 0.619      ;
; 0.399 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.204      ; 0.687      ;
; 0.401 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.507      ;
; 0.401 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.204      ; 0.689      ;
; 0.407 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.023      ; 0.514      ;
; 0.407 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.513      ;
; 0.409 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.139      ; 0.632      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.408 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.428      ; 1.866      ;
; 0.418 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.880      ;
; 0.489 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.951      ;
; 0.522 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.500      ; 3.127      ;
; 0.534 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.424      ; 1.988      ;
; 0.567 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.424      ; 2.021      ;
; 0.569 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.424      ; 2.023      ;
; 0.591 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.489      ; 2.110      ;
; 0.596 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.428      ; 2.054      ;
; 0.599 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.413      ; 2.042      ;
; 0.619 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.504      ; 3.228      ;
; 0.626 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.415      ; 2.071      ;
; 0.633 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.416      ; 2.079      ;
; 0.636 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.424      ; 2.090      ;
; 0.639 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.413      ; 2.082      ;
; 0.648 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.428      ; 2.106      ;
; 0.656 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.561      ; 3.322      ;
; 0.678 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.502      ; 3.285      ;
; 0.679 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.416      ; 2.125      ;
; 0.689 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.415      ; 2.134      ;
; 0.700 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.428      ; 2.158      ;
; 0.705 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.226      ; 1.961      ;
; 0.708 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.502      ; 3.315      ;
; 0.724 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.024      ; 2.768      ;
; 0.728 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.502      ; 3.335      ;
; 0.733 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.230      ; 1.993      ;
; 0.735 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.253      ; 2.018      ;
; 0.742 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 3.334      ;
; 0.747 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.234      ; 2.011      ;
; 0.755 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.428      ; 2.213      ;
; 0.758 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.228      ; 2.016      ;
; 0.761 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.024      ; 2.805      ;
; 0.762 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.483      ; 3.350      ;
; 0.768 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 2.043      ;
; 0.768 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.047      ;
; 0.769 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.472      ; 3.346      ;
; 0.770 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.483      ; 3.358      ;
; 0.781 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.236      ; 2.047      ;
; 0.782 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.061      ;
; 0.784 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 2.059      ;
; 0.787 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.066      ;
; 0.792 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.253      ; 2.075      ;
; 0.793 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 3.385      ;
; 0.795 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.236      ; 2.061      ;
; 0.804 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.013      ; 2.837      ;
; 0.806 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.234      ; 2.070      ;
; 0.811 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 2.086      ;
; 0.811 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.090      ;
; 0.812 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.474      ; 3.391      ;
; 0.813 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.287      ; 2.130      ;
; 0.816 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.015      ; 2.851      ;
; 0.817 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 2.092      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 2.093      ;
; 0.818 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.237      ; 2.085      ;
; 0.830 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.028      ; 2.878      ;
; 0.833 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.228      ; 2.091      ;
; 0.839 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.120      ;
; 0.840 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.475      ; 3.420      ;
; 0.844 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.234      ; 2.108      ;
; 0.844 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.123      ;
; 0.847 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.016      ; 2.883      ;
; 0.854 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.135      ;
; 0.855 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.245      ; 2.130      ;
; 0.868 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.237      ; 2.135      ;
; 0.876 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.236      ; 2.142      ;
; 0.884 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.228      ; 2.142      ;
; 0.888 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.167      ;
; 0.889 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.170      ;
; 0.895 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.174      ;
; 0.906 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.185      ;
; 0.908 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.253      ; 2.191      ;
; 0.910 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.249      ; 2.189      ;
; 0.918 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.310      ; 2.258      ;
; 0.945 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.226      ;
; 0.947 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.237      ; 2.214      ;
; 0.981 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.262      ;
; 0.992 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.273      ;
; 0.994 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.275      ;
; 1.045 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.310      ; 2.385      ;
; 1.056 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.310      ; 2.396      ;
; 1.083 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.364      ;
; 1.121 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.251      ; 2.402      ;
; 1.195 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.500      ; 3.320      ;
; 1.328 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.561      ; 3.514      ;
; 1.349 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.504      ; 3.478      ;
; 1.350 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.502      ; 3.477      ;
; 1.401 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.502      ; 3.528      ;
; 1.520 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.500      ; 3.645      ;
; 1.540 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.496      ; 3.661      ;
; 1.549 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.496      ; 3.670      ;
; 1.567 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.485      ; 3.677      ;
; 1.632 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.487      ; 3.744      ;
; 1.638 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.488      ; 3.751      ;
; 1.639 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.502      ; 3.766      ;
; 1.720 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.500      ; 3.845      ;
; 2.255 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.226      ; 3.511      ;
; 2.275 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.222      ; 3.527      ;
; 2.282 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.211      ; 3.523      ;
; 2.283 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.222      ; 3.535      ;
; 2.306 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.226      ; 3.562      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.435 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.859      ;
; 0.450 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.874      ;
; 0.490 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.525      ; 0.422      ;
; 0.493 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.413      ;
; 0.496 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.416      ;
; 0.528 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[0][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.404      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.405      ;
; 0.531 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.407      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.410      ;
; 0.534 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.410      ;
; 0.536 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.412      ;
; 0.542 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.418      ;
; 0.543 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.410      ;
; 0.545 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.421      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.427      ;
; 0.561 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.428      ;
; 0.591 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[1][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.517      ; 0.515      ;
; 0.591 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.511      ;
; 0.592 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.512      ;
; 0.597 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.517      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.525      ; 0.531      ;
; 0.599 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.519      ;
; 0.611 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.531      ;
; 0.632 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.508      ;
; 0.642 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.518      ;
; 0.648 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.560      ;
; 0.653 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.567      ;
; 0.663 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.530      ;
; 0.664 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.531      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.519      ; 0.592      ;
; 0.669 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.583      ;
; 0.671 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.538      ;
; 0.674 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.588      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.519      ; 0.604      ;
; 0.684 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.560      ;
; 0.689 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[2][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.564      ;
; 0.694 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[2][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.561      ;
; 0.698 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.572      ;
; 0.699 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.574      ;
; 0.701 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[2][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.575      ;
; 0.709 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.583      ;
; 0.715 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.590      ;
; 0.716 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.590      ;
; 0.717 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.591      ;
; 0.723 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.596      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.513      ; 0.644      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.597      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.458      ; 0.589      ;
; 0.728 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.601      ;
; 0.740 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.517      ; 0.664      ;
; 0.741 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.653      ;
; 0.746 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.622      ;
; 0.751 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.663      ;
; 0.760 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.672      ;
; 0.764 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.676      ;
; 0.765 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.679      ;
; 0.765 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[1][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.677      ;
; 0.767 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.679      ;
; 0.772 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.686      ;
; 0.779 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.655      ;
; 0.781 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.695      ;
; 0.781 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.657      ;
; 0.782 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[0][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.658      ;
; 0.783 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[0][29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.659      ;
; 0.784 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[0][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.660      ;
; 0.787 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.663      ;
; 0.790 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[0][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.666      ;
; 0.790 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.666      ;
; 0.790 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.657      ;
; 0.792 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.667      ;
; 0.793 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[0][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.669      ;
; 0.793 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.707      ;
; 0.796 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rx_freq[0][22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.672      ;
; 0.800 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.674      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.676      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.677      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.676      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[2][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.676      ;
; 0.803 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.678      ;
; 0.805 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[0][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.681      ;
; 0.807 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.469      ; 0.683      ;
; 0.808 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[2][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.683      ;
; 0.808 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.682      ;
; 0.809 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.683      ;
; 0.810 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.684      ;
; 0.810 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.683      ;
; 0.811 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.678      ;
; 0.812 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.685      ;
; 0.812 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[2][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.687      ;
; 0.812 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[2][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.468      ; 0.687      ;
; 0.813 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.680      ;
; 0.813 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.460      ; 0.680      ;
; 0.814 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.687      ;
; 0.814 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.728      ;
; 0.814 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[1][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.458      ; 0.679      ;
; 0.815 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.507      ; 0.729      ;
; 0.815 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[2][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.689      ;
; 0.816 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.505      ; 0.728      ;
; 0.816 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.466      ; 0.689      ;
; 0.817 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.467      ; 0.691      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.610      ; 1.784      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.729 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.785      ;
; -0.692 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.802      ;
; -0.692 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.612      ; 1.803      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.633 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.799      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.628 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.794      ;
; -0.625 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.791      ;
; -0.625 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.721      ; 1.791      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.669 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.604      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 1.602      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.605      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.052     ; 1.603      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.605      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.050     ; 1.605      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.604      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 1.602      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.604      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 1.602      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 1.602      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 1.602      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.604      ;
; -0.668 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.051     ; 1.604      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.591      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.591      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.591      ;
; -0.659 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.055     ; 1.591      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.115      ; 1.605      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.115      ; 1.605      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.115      ; 1.605      ;
; -0.478 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.138      ; 1.603      ;
; -0.470 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.134      ; 1.591      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.607      ;
; -0.528 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.102      ; 1.607      ;
; -0.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.095      ; 1.597      ;
; -0.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.095      ; 1.597      ;
; -0.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.095      ; 1.597      ;
; -0.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.095      ; 1.597      ;
; -0.525 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.095      ; 1.597      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.518 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.609      ;
; -0.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 1.598      ;
; -0.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 1.598      ;
; -0.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 1.598      ;
; -0.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 1.598      ;
; -0.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 1.598      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.503 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.129      ; 1.609      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.499 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.131      ; 1.607      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.123      ; 1.598      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.123      ; 1.598      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.123      ; 1.598      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.495 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.134      ; 1.606      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.480 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.152      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.471 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.161      ; 1.609      ;
; -0.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.609      ;
; -0.462 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.609      ;
; -0.458 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.174      ; 1.609      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.456 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.170      ; 1.603      ;
; -0.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 1.603      ;
; -0.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 1.603      ;
; -0.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 1.603      ;
; -0.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 1.603      ;
; -0.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 1.603      ;
; -0.443 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.183      ; 1.603      ;
; -0.378 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.242      ; 1.597      ;
; -0.378 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.242      ; 1.597      ;
; -0.333 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.790      ; 1.600      ;
; -0.333 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.790      ; 1.600      ;
; -0.318 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.808      ; 1.603      ;
; -0.318 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.808      ; 1.603      ;
; -0.318 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.808      ; 1.603      ;
; -0.318 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.808      ; 1.603      ;
; -0.318 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.808      ; 1.603      ;
; -0.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.798      ; 1.589      ;
; -0.314 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.798      ; 1.589      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.082 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.533      ; 1.592      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.596      ; 1.608      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.032 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.595      ; 1.604      ;
; -0.025 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.606      ; 1.608      ;
; -0.025 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.606      ; 1.608      ;
; -0.025 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.606      ; 1.608      ;
; -0.025 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.606      ; 1.608      ;
; -0.025 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.606      ; 1.608      ;
; -0.022 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.604      ; 1.603      ;
; -0.022 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.604      ; 1.603      ;
; -0.022 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.604      ; 1.603      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.595      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.595      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.594      ; 1.591      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.595      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.020 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.590      ; 1.587      ;
; -0.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.591      ; 1.587      ;
; -0.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.591      ; 1.587      ;
; -0.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.591      ; 1.587      ;
; -0.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.591      ; 1.587      ;
; -0.019 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.591      ; 1.587      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.017 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.612      ; 1.606      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.597      ; 1.590      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
; -0.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.598      ; 1.589      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.559 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.782      ; 1.455      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.460      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.561 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.789      ; 1.464      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.776      ; 1.454      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.776      ; 1.454      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.776      ; 1.454      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.776      ; 1.454      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.776      ; 1.454      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.776      ; 1.454      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.787      ; 1.473      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.473      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.767      ; 1.455      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.473      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.473      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.473      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.767      ; 1.455      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.473      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.767      ; 1.455      ;
; 0.574 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.785      ; 1.473      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.462      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.769      ; 1.459      ;
; 0.576 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.771      ; 1.461      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.763      ; 1.462      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.763      ; 1.462      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.763      ; 1.462      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.763      ; 1.462      ;
; 0.585 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.763      ; 1.462      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.589 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.752      ; 1.455      ;
; 0.593 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.751      ; 1.458      ;
; 0.593 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.751      ; 1.458      ;
; 0.593 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.751      ; 1.458      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.018      ; 1.462      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.018      ; 1.462      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.018      ; 1.462      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.018      ; 1.462      ;
; 0.830 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.018      ; 1.462      ;
; 0.834 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.016      ; 1.464      ;
; 0.834 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.016      ; 1.464      ;
; 0.834 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.016      ; 1.464      ;
; 0.834 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.016      ; 1.464      ;
; 0.834 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.016      ; 1.464      ;
; 0.834 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 1.016      ; 1.464      ;
; 0.861 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.982      ; 1.457      ;
; 0.861 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.982      ; 1.457      ;
; 0.861 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.982      ; 1.457      ;
; 0.861 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.982      ; 1.457      ;
; 0.861 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.982      ; 1.457      ;
; 0.861 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.982      ; 1.457      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.884 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.463      ;
; 0.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.941      ; 1.463      ;
; 0.908 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.941      ; 1.463      ;
; 0.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.938      ; 1.467      ;
; 0.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.938      ; 1.467      ;
; 0.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.938      ; 1.467      ;
; 0.915 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.938      ; 1.467      ;
; 0.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.924      ; 1.457      ;
; 0.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.924      ; 1.457      ;
; 0.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.924      ; 1.457      ;
; 0.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.924      ; 1.457      ;
; 0.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.924      ; 1.457      ;
; 0.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.456      ;
; 0.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.456      ;
; 0.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.456      ;
; 0.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.456      ;
; 0.925 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.917      ; 1.456      ;
; 0.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.927      ; 1.467      ;
; 0.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.927      ; 1.467      ;
; 0.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.927      ; 1.467      ;
; 0.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.927      ; 1.467      ;
; 0.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.927      ; 1.467      ;
; 0.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.909      ; 1.464      ;
; 0.941 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.909      ; 1.464      ;
; 0.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.359      ; 1.461      ;
; 0.988 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.359      ; 1.461      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.298      ; 1.467      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.298      ; 1.467      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.298      ; 1.467      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.298      ; 1.467      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.298      ; 1.467      ;
; 1.055 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.298      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.069 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.467      ;
; 1.071 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.288      ; 1.473      ;
; 1.075 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.473      ;
; 1.075 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.284      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.085 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.274      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.094 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.265      ; 1.473      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.110 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.470      ;
; 1.113 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.243      ; 1.470      ;
; 1.113 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.243      ; 1.470      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.458      ;
; 0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.458      ;
; 0.888 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.956      ; 1.458      ;
; 0.916 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.928      ; 1.458      ;
; 0.916 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.928      ; 1.458      ;
; 0.916 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.928      ; 1.458      ;
; 0.916 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.928      ; 1.458      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.917      ; 1.467      ;
; 0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.901      ; 1.459      ;
; 0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.901      ; 1.459      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.894      ; 1.455      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.894      ; 1.455      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.894      ; 1.455      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.894      ; 1.455      ;
; 0.947 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.894      ; 1.455      ;
; 0.952 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.901      ; 1.467      ;
; 0.965 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.456      ;
; 0.965 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.456      ;
; 0.965 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.456      ;
; 0.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.881      ; 1.465      ;
; 0.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.881      ; 1.465      ;
; 0.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.881      ; 1.465      ;
; 0.970 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.881      ; 1.465      ;
; 0.973 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.464      ;
; 0.973 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.464      ;
; 0.973 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.464      ;
; 0.973 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.877      ; 1.464      ;
; 0.975 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.869      ; 1.458      ;
; 0.975 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.869      ; 1.458      ;
; 0.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.858      ; 1.455      ;
; 0.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.858      ; 1.455      ;
; 0.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.858      ; 1.455      ;
; 0.983 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.858      ; 1.455      ;
; 0.993 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.863      ; 1.470      ;
; 1.004 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.840      ; 1.458      ;
; 1.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.845      ; 1.464      ;
; 1.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.834      ; 1.462      ;
; 1.015 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.832      ; 1.461      ;
; 1.018 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.828      ; 1.460      ;
; 1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.810      ; 1.459      ;
; 1.053 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.787      ; 1.454      ;
; 1.059 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.784      ; 1.457      ;
; 1.059 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.784      ; 1.457      ;
; 1.059 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.784      ; 1.457      ;
; 1.059 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.784      ; 1.457      ;
; 1.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 1.457      ;
; 1.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 1.457      ;
; 1.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.778      ; 1.457      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.072 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.779      ; 1.465      ;
; 1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.766      ; 1.455      ;
; 1.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 1.470      ;
; 1.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 1.470      ;
; 1.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.773      ; 1.470      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 1.457      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 1.457      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.759      ; 1.457      ;
; 1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.746      ; 1.458      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.691      ; 1.457      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.691      ; 1.457      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.691      ; 1.457      ;
; 1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.849      ; 1.659      ;
; 1.192 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.839      ; 1.665      ;
; 1.192 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.839      ; 1.665      ;
; 1.197 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.839      ; 1.670      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
; 1.201 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.846      ; 1.667      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.137 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.246      ; 1.467      ;
; 1.161 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.214      ; 1.459      ;
; 1.163 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.223      ; 1.470      ;
; 1.163 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.223      ; 1.470      ;
; 1.163 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.223      ; 1.470      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.459      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.459      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.459      ;
; 1.358 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.017      ; 1.459      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.019      ; 1.466      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.019      ; 1.466      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.019      ; 1.466      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.019      ; 1.466      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.019      ; 1.466      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.020      ; 1.467      ;
; 1.363 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.468      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.469      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.470      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.469      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.470      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.469      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.022      ; 1.470      ;
; 1.364 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.021      ; 1.469      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 27
Shortest Synchronizer Chain: 9 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 3.949 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Worst-case Slack                  ; -14.003    ; -0.171 ; -3.391    ; 0.559   ; -14.686             ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -6.749     ; 0.408  ; N/A       ; N/A     ; 0.196               ;
;  ad9866_clk                       ; -14.003    ; -0.171 ; -1.036    ; 0.559   ; -14.686             ;
;  clk_10mhz                        ; -5.035     ; 0.098  ; -2.586    ; 1.137   ; -3.000              ;
;  spi_ce[0]                        ; -3.863     ; 0.175  ; -3.391    ; 0.888   ; -14.686             ;
;  spi_sck                          ; -5.100     ; 0.058  ; -2.521    ; 0.830   ; -3.000              ;
;  spi_slave:spi_slave_rx_inst|done ; -3.235     ; 0.435  ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -59472.435 ; -1.315 ; -1321.861 ; 0.0     ; -34802.17           ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -64.466    ; 0.000  ; N/A       ; N/A     ; 0.000               ;
;  ad9866_clk                       ; -57458.040 ; -1.315 ; -294.316  ; 0.000   ; -33047.497          ;
;  clk_10mhz                        ; -236.759   ; 0.000  ; -73.434   ; 0.000   ; -128.052            ;
;  spi_ce[0]                        ; -733.292   ; 0.000  ; -654.159  ; 0.000   ; -596.356            ;
;  spi_sck                          ; -396.416   ; 0.000  ; -299.952  ; 0.000   ; -241.119            ;
;  spi_slave:spi_slave_rx_inst|done ; -583.462   ; 0.000  ; N/A       ; N/A     ; -831.716            ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 102      ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 102      ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                     ;
+----------------------------------+----------------------------------+------+-------------+
; Target                           ; Clock                            ; Type ; Status      ;
+----------------------------------+----------------------------------+------+-------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; Constrained ;
; ad9866_clk                       ; ad9866_clk                       ; Base ; Constrained ;
; clk_10mhz                        ; clk_10mhz                        ; Base ; Constrained ;
; spi_ce[0]                        ; spi_ce[0]                        ; Base ; Constrained ;
; spi_sck                          ; spi_sck                          ; Base ; Constrained ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; Base ; Constrained ;
+----------------------------------+----------------------------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition
    Info: Processing started: Sun Mar 04 10:02:04 2018
Info: Command: quartus_sta WSPRBerry -c wsprberry
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtl/radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_ce[0] spi_ce[0]
    Info (332105): create_clock -period 1.000 -name ad9866:ad9866_inst|dut1_pc[0] ad9866:ad9866_inst|dut1_pc[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.003          -57458.040 ad9866_clk 
    Info (332119):    -6.749             -64.466 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -5.100            -396.416 spi_sck 
    Info (332119):    -5.035            -236.759 clk_10mhz 
    Info (332119):    -3.863            -733.292 spi_ce[0] 
    Info (332119):    -3.235            -583.462 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.034              -0.086 ad9866_clk 
    Info (332119):     0.275               0.000 spi_sck 
    Info (332119):     0.454               0.000 clk_10mhz 
    Info (332119):     0.473               0.000 spi_ce[0] 
    Info (332119):     1.114               0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     1.158               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332146): Worst-case recovery slack is -3.391
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.391            -654.159 spi_ce[0] 
    Info (332119):    -2.586             -73.434 clk_10mhz 
    Info (332119):    -2.521            -299.952 spi_sck 
    Info (332119):    -1.036            -294.316 ad9866_clk 
Info (332146): Worst-case removal slack is 1.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.073               0.000 ad9866_clk 
    Info (332119):     1.963               0.000 spi_sck 
    Info (332119):     2.484               0.000 clk_10mhz 
    Info (332119):     2.666               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -33047.497 ad9866_clk 
    Info (332119):   -14.686            -595.978 spi_ce[0] 
    Info (332119):    -4.000            -821.094 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.196               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.461          -52167.648 ad9866_clk 
    Info (332119):    -6.513             -61.519 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -4.744            -363.570 spi_sck 
    Info (332119):    -4.646            -214.955 clk_10mhz 
    Info (332119):    -3.588            -679.523 spi_ce[0] 
    Info (332119):    -3.129            -561.432 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.171
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.171              -1.315 ad9866_clk 
    Info (332119):     0.220               0.000 spi_sck 
    Info (332119):     0.402               0.000 clk_10mhz 
    Info (332119):     0.423               0.000 spi_ce[0] 
    Info (332119):     1.117               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     1.263               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.021            -585.204 spi_ce[0] 
    Info (332119):    -2.271             -64.345 clk_10mhz 
    Info (332119):    -2.255            -251.431 spi_sck 
    Info (332119):    -0.697            -190.741 ad9866_clk 
Info (332146): Worst-case removal slack is 0.758
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.758               0.000 ad9866_clk 
    Info (332119):     1.568               0.000 spi_sck 
    Info (332119):     2.196               0.000 clk_10mhz 
    Info (332119):     2.432               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -32926.447 ad9866_clk 
    Info (332119):   -14.686            -596.356 spi_ce[0] 
    Info (332119):    -4.000            -831.716 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -128.052 clk_10mhz 
    Info (332119):     0.217               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.090          -16085.935 ad9866_clk 
    Info (332119):    -2.763             -24.992 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -1.687             -60.296 clk_10mhz 
    Info (332119):    -1.600            -120.318 spi_sck 
    Info (332119):    -1.113            -182.229 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -0.958            -153.880 spi_ce[0] 
Info (332146): Worst-case hold slack is 0.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.058               0.000 spi_sck 
    Info (332119):     0.064               0.000 ad9866_clk 
    Info (332119):     0.098               0.000 clk_10mhz 
    Info (332119):     0.175               0.000 spi_ce[0] 
    Info (332119):     0.408               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.435               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -0.729
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.729            -124.470 spi_ce[0] 
    Info (332119):    -0.669             -18.460 clk_10mhz 
    Info (332119):    -0.528             -57.691 spi_sck 
    Info (332119):    -0.082              -3.381 ad9866_clk 
Info (332146): Worst-case removal slack is 0.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.559               0.000 ad9866_clk 
    Info (332119):     0.830               0.000 spi_sck 
    Info (332119):     0.888               0.000 spi_ce[0] 
    Info (332119):     1.137               0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -9.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.457          -29866.746 ad9866_clk 
    Info (332119):    -9.457            -332.309 spi_ce[0] 
    Info (332119):    -3.000            -241.119 spi_sck 
    Info (332119):    -3.000            -114.764 clk_10mhz 
    Info (332119):    -1.000            -200.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.351               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 27
    Info (332114): Shortest Synchronizer Chain: 9 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 3.949 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 913 megabytes
    Info: Processing ended: Sun Mar 04 10:02:26 2018
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:26


