# PL5501 方案设计笔记（DC-DC 段）

本笔记聚焦以宝砾微 PL5501 构建 USB‑C 源端（含 PPS）的升降压功率级选型与实现要点，输出 100–140 W（20 V/5–7 A），输入 12–24 V 直流母线，协议由 SW2303 负责，采用 FB/VADJ 协同或 MCU+D/A 精细步进实现 PPS。

## 1. 系统目标与芯片要点

- 输出能力：优先 100 W（20 V/5 A），保留 140 W（20 V/7 A）的可行性。
- 输入范围：12–24 V（项目母线）；PL5501 器件工作 3.6–32 V。
- 拓扑/控制：同步四开关 Buck‑Boost，COT 架构；内置 ~2 A 栅极驱动；开关频率可选 150/300/600/1200 kHz；支持 VADJ/IADJ 动态调压与软启动、抖频、限流/UVLO/OVP/OTP/SCP 等保护（见 `docs/candidates.md:222-229` 摘要）。
- 已知参考：PowerPi D140C 140 W 方案使用 PL5501 + IP2736U，功率管为龙腾 LSGN04R050，磁环电感（参考：充电头网与关联稿件）。

## 2. 开关频率选择（fs）

PL5501 提供 150/300/600/1200 kHz 四档。由于本项目体积敏感，优先采用 600 kHz 作为基线：

- 默认：600 kHz（体积/瞬态优先，允许更小电感与输出电容，需关注开关/驱动损耗与热）。
- 备选：300 kHz（效率/EMI 裕量更好、磁件损耗更低，但体积上不占优）。
- 不优先：1200 kHz（开关损耗与热压力过高，除非极端小型化并有强散热）；150 kHz（磁件体积大、纹波电流偏大）。

频率设置对应档位电阻/引脚按数据手册配置；建议开启抖频并配合 2–5 Ω 栅电阻抑制 dV/dt 与振铃。

## 3. MOSFET 选型（600 kHz 侧重）

四开关架构中，不同工况对 FET 指标侧重不同：

- 12→20 V（Boost 满载）
  - Buck 高边等效“常导通”，承受约 `IIN ≈ Pout/(η·VIN)` 的直流电流。100 W/12 V/η≈95% → `IIN≈8.8 A`；140 W → `IIN≈12.3 A`。高边优先低 RDS(on)。
  - Buck 低边关断；Boost 桥臂负责开关，关注 Qg/Qgd、Coss 与 Qrr。
- 24→20 V（Buck 满载）
  - 两臂均切换；高边兼顾导通与开关损耗，低边关注体二极管/Qrr 与 Coss。

选型建议（≤28 V 输出、≤32 V 工作，600 kHz）：

- 耐压：优先 40 V（常规输入尖峰+裕量）；若环境浪涌/尖峰更高，评估 60 V + TVS/RC 吸收组合。
- 封装：`LFPAK / PowerPAK / TDSON‑8 5×6` 等低寄生、低热阻封装；优先带 Kelvin 源引脚版本（若可用）。
- 门极：逻辑门驱（4.5–6 V 条件下有 RDS(on) 指标）；`VGS(max) ≥ ±20 V`。
- RDS(on)：Boost 工况高边目标 `≤5 mΩ@4.5/5 V`，低边 `≤6–8 mΩ`；在 600 kHz 下更应优选较低 Qg/Qgd（降低驱动与开关损耗，目标 `Qg ≤ 30 nC` 量级，`Qgd` 越小越好）。
- 代表物料（参考/可替代）：
  - 龙腾 LSGN04R050（40 V ~5 mΩ 级，PowerPi D140C 140 W 实例参考）。
  - 国际通用同级：AOS 5×6 40 V 低阻系列、Infineon OptiMOS‑5/6 40 V、Nexperia LFPAK56 40 V、Vishay PowerPAK 40 V 等同级低阻器件（按供应链选型）。

布局：缩小 `VIN–HS–LS–PGND–输入电容` 高频环路；高边/低边紧耦合，源极开尔文回采；必要时 2–10 Ω 栅电阻；肖特基“夹二极管”酌情评估（降低 Qrr 压力）。在 600 kHz 下，驱动回路与走线寄生更敏感，优先短粗对称布线。

## 4. 电感选型（600 kHz 基线）

以最严苛工况估算（Boost：12 V→20 V）：

- `fs = 600 kHz`，占空 `D ≈ 1 − VIN/VOUT = 0.4`，`T = 1/fs ≈ 1.667 µs`，上管导通 `tON ≈ 0.667 µs`。
- 电感纹波：`ΔIL ≈ VIN/L · tON = 12/L · 0.667 µs ≈ 8.00 µs / L`。
  - `L = 3.3 µH` → `ΔIL ≈ 2.4 A`；`L = 4.7 µH` → `ΔIL ≈ 1.7 A`。
- 100 W 时 `IIN ≈ 8.8 A`，140 W 时 `IIN ≈ 12.3 A`；`Ipk ≈ IIN + ΔIL/2 ≈ 10.0–13.5 A`（随功率与 L 变化）。

推荐：

- 频率 600 kHz 基线：主推 `L = 3.3 µH`（体积优先，纹波仍可控）；如更看重低纹波/EMI，可用 `4.7 µH`。
- 饱和与温升：`Isat(ΔL≈30%) ≥ Ipk（≥20% 余量）`；`Idc(ΔT≈40 °C)` ≥ `IIN`；优先低 DCR 屏蔽电感，尺寸 12×12×6.5 mm 等级起步。
- 代表物料：同等级 Coilcraft/TDK/顺络/风华等大电流屏蔽电感（3.3–4.7 µH，Isat ≥ 20–25 A，低 DCR）。

## 5. 关键计算与推荐结论（100–140 W，600 kHz）

- 频率：默认 600 kHz（体积优先）；如需效率/EMI 裕量，可回退 300 kHz。
- 电感：3.3 µH@600 kHz（主推荐），或 4.7 µH（低纹波取向）；Isat ≥ 20–25 A，DCR 越低越好。
- MOSFET：40 V 逻辑门低阻 5×6 封装；高边 ≤5 mΩ，低边 ≤6–8 mΩ；600 kHz 重点控制 `Qg/Qgd` 与 `Coss`。
- 布局：小环路、高频去耦紧贴，源极开尔文回采；2–5 Ω 栅阻起步；必要时软启动/受控斜率抑制 PPS 步进过冲。

## 6. 与 SW2303 的调压协同（PPS）

- FB/OPTO 路线：SW2303 的 OPTO/FB 并入 PL5501 的 FB/参考节点（或 VADJ）实现 5/9/15/20 V 档与 PPS 细步；需校准 20 mV 步进下的线性与温漂。
- MCU+D/A 路线：MCU 把 SW2303 协商电压换算为 VADJ 模拟量，提供受控斜率与更可预期的瞬态，便于抑制过冲/下冲。

## 7. 待验证项（样机/量产）

- PPS 步进时序与 dV/dt（含线缆压降），多点相位裕量与负载瞬态（5/9/15/20 V 与若干 PPS 中间点）。
- 12→20 V 与 24→20 V 两端工况下 MOS/电感/整机温升；关键器件结温 < 125 °C。
- EMI：固定频率与抖频两种配置下的传导/辐射余量；必要时优化栅阻、缓冲网络与屏蔽。

—— 完 ——
