
MOTOR_MANAGEMENT_V0_1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000d40  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000ccc  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800100  00800100  00000d40  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000d40  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000d70  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000060  00000000  00000000  00000db0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000493  00000000  00000000  00000e10  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000212  00000000  00000000  000012a3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000037b  00000000  00000000  000014b5  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f4  00000000  00000000  00001830  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000209  00000000  00000000  00001924  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001b9  00000000  00000000  00001b2d  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000058  00000000  00000000  00001ce6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a1 30       	cpi	r26, 0x01	; 1
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 59 00 	call	0xb2	; 0xb2 <main>
  88:	0c 94 64 06 	jmp	0xcc8	; 0xcc8 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <twi_init>:
/**
* TWI Init
*
*/
void twi_init(void)
{
  90:	cf 93       	push	r28
  92:	df 93       	push	r29
  94:	cd b7       	in	r28, 0x3d	; 61
  96:	de b7       	in	r29, 0x3e	; 62
	//TWI Init
	TWAR = ( 0x0B << 1 );
  98:	8a eb       	ldi	r24, 0xBA	; 186
  9a:	90 e0       	ldi	r25, 0x00	; 0
  9c:	26 e1       	ldi	r18, 0x16	; 22
  9e:	fc 01       	movw	r30, r24
  a0:	20 83       	st	Z, r18
	//TWAR |= 0x01;
	TWCR = ( (1<<TWEN) | (1<<TWEA) );
  a2:	8c eb       	ldi	r24, 0xBC	; 188
  a4:	90 e0       	ldi	r25, 0x00	; 0
  a6:	24 e4       	ldi	r18, 0x44	; 68
  a8:	fc 01       	movw	r30, r24
  aa:	20 83       	st	Z, r18
}
  ac:	df 91       	pop	r29
  ae:	cf 91       	pop	r28
  b0:	08 95       	ret

000000b2 <main>:


int main(void)
{
  b2:	cf 93       	push	r28
  b4:	df 93       	push	r29
  b6:	cd b7       	in	r28, 0x3d	; 61
  b8:	de b7       	in	r29, 0x3e	; 62
  ba:	6c 97       	sbiw	r28, 0x1c	; 28
  bc:	0f b6       	in	r0, 0x3f	; 63
  be:	f8 94       	cli
  c0:	de bf       	out	0x3e, r29	; 62
  c2:	0f be       	out	0x3f, r0	; 63
  c4:	cd bf       	out	0x3d, r28	; 61
    init_servo_1();                                                 //Initalize our Servo1
  c6:	0e 94 9b 01 	call	0x336	; 0x336 <init_servo_1>
    init_motor_1();                                                 //Initalize our Motor1
  ca:	0e 94 64 02 	call	0x4c8	; 0x4c8 <init_motor_1>

    //transmit_uart_string("Motor Controller V0.1 Ready!!");
    //transmit_uart('\r');
    //transmit_uart('\n');    

	twi_init();
  ce:	0e 94 48 00 	call	0x90	; 0x90 <twi_init>

    while(1)
    {        
        
		switch(TWSR)        //TWDR    Unknown identifier    Error
  d2:	89 eb       	ldi	r24, 0xB9	; 185
  d4:	90 e0       	ldi	r25, 0x00	; 0
  d6:	fc 01       	movw	r30, r24
  d8:	80 81       	ld	r24, Z
  da:	88 2f       	mov	r24, r24
  dc:	90 e0       	ldi	r25, 0x00	; 0
  de:	80 38       	cpi	r24, 0x80	; 128
  e0:	91 05       	cpc	r25, r1
  e2:	91 f0       	breq	.+36     	; 0x108 <main+0x56>
  e4:	80 3a       	cpi	r24, 0xA0	; 160
  e6:	91 05       	cpc	r25, r1
  e8:	09 f4       	brne	.+2      	; 0xec <main+0x3a>
  ea:	1a c1       	rjmp	.+564    	; 0x320 <main+0x26e>
  ec:	80 36       	cpi	r24, 0x60	; 96
  ee:	91 05       	cpc	r25, r1
  f0:	09 f0       	breq	.+2      	; 0xf4 <main+0x42>
			case 0xA0:            /* Received Stop or Repeated Start while still addressed */
			TWCR |= ( (1<<TWINT) );                            /* Switch to not Addressed */
			break;
			
			default:
			break;
  f2:	20 c1       	rjmp	.+576    	; 0x334 <main+0x282>
    {        
        
		switch(TWSR)        //TWDR    Unknown identifier    Error
		{
			case 0x60:
			TWCR |= ( (1<<TWINT) | (1<<TWEA) );
  f4:	8c eb       	ldi	r24, 0xBC	; 188
  f6:	90 e0       	ldi	r25, 0x00	; 0
  f8:	2c eb       	ldi	r18, 0xBC	; 188
  fa:	30 e0       	ldi	r19, 0x00	; 0
  fc:	f9 01       	movw	r30, r18
  fe:	20 81       	ld	r18, Z
 100:	20 6c       	ori	r18, 0xC0	; 192
 102:	fc 01       	movw	r30, r24
 104:	20 83       	st	Z, r18
			break;
 106:	16 c1       	rjmp	.+556    	; 0x334 <main+0x282>
			
			case 0x80:
			data = TWDR;
 108:	8b eb       	ldi	r24, 0xBB	; 187
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	fc 01       	movw	r30, r24
 10e:	80 81       	ld	r24, Z
 110:	80 93 00 01 	sts	0x0100, r24
			control_motor_1(data);
 114:	80 91 00 01 	lds	r24, 0x0100
 118:	88 2f       	mov	r24, r24
 11a:	90 e0       	ldi	r25, 0x00	; 0
 11c:	0e 94 9f 03 	call	0x73e	; 0x73e <control_motor_1>
			TWCR |= ( (1<<TWINT) | (1<<TWEA) );
 120:	8c eb       	ldi	r24, 0xBC	; 188
 122:	90 e0       	ldi	r25, 0x00	; 0
 124:	2c eb       	ldi	r18, 0xBC	; 188
 126:	30 e0       	ldi	r19, 0x00	; 0
 128:	f9 01       	movw	r30, r18
 12a:	20 81       	ld	r18, Z
 12c:	20 6c       	ori	r18, 0xC0	; 192
 12e:	fc 01       	movw	r30, r24
 130:	20 83       	st	Z, r18
			
			PORTC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );
 132:	88 e2       	ldi	r24, 0x28	; 40
 134:	90 e0       	ldi	r25, 0x00	; 0
 136:	28 e2       	ldi	r18, 0x28	; 40
 138:	30 e0       	ldi	r19, 0x00	; 0
 13a:	f9 01       	movw	r30, r18
 13c:	20 81       	ld	r18, Z
 13e:	27 60       	ori	r18, 0x07	; 7
 140:	fc 01       	movw	r30, r24
 142:	20 83       	st	Z, r18
 144:	80 e0       	ldi	r24, 0x00	; 0
 146:	90 e0       	ldi	r25, 0x00	; 0
 148:	a8 e4       	ldi	r26, 0x48	; 72
 14a:	b2 e4       	ldi	r27, 0x42	; 66
 14c:	89 83       	std	Y+1, r24	; 0x01
 14e:	9a 83       	std	Y+2, r25	; 0x02
 150:	ab 83       	std	Y+3, r26	; 0x03
 152:	bc 83       	std	Y+4, r27	; 0x04

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 154:	20 e0       	ldi	r18, 0x00	; 0
 156:	30 e0       	ldi	r19, 0x00	; 0
 158:	4a ef       	ldi	r20, 0xFA	; 250
 15a:	54 e4       	ldi	r21, 0x44	; 68
 15c:	69 81       	ldd	r22, Y+1	; 0x01
 15e:	7a 81       	ldd	r23, Y+2	; 0x02
 160:	8b 81       	ldd	r24, Y+3	; 0x03
 162:	9c 81       	ldd	r25, Y+4	; 0x04
 164:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 168:	dc 01       	movw	r26, r24
 16a:	cb 01       	movw	r24, r22
 16c:	8d 83       	std	Y+5, r24	; 0x05
 16e:	9e 83       	std	Y+6, r25	; 0x06
 170:	af 83       	std	Y+7, r26	; 0x07
 172:	b8 87       	std	Y+8, r27	; 0x08
	if (__tmp < 1.0)
 174:	20 e0       	ldi	r18, 0x00	; 0
 176:	30 e0       	ldi	r19, 0x00	; 0
 178:	40 e8       	ldi	r20, 0x80	; 128
 17a:	5f e3       	ldi	r21, 0x3F	; 63
 17c:	6d 81       	ldd	r22, Y+5	; 0x05
 17e:	7e 81       	ldd	r23, Y+6	; 0x06
 180:	8f 81       	ldd	r24, Y+7	; 0x07
 182:	98 85       	ldd	r25, Y+8	; 0x08
 184:	0e 94 9a 04 	call	0x934	; 0x934 <__cmpsf2>
 188:	88 23       	and	r24, r24
 18a:	2c f4       	brge	.+10     	; 0x196 <main+0xe4>
		__ticks = 1;
 18c:	81 e0       	ldi	r24, 0x01	; 1
 18e:	90 e0       	ldi	r25, 0x00	; 0
 190:	9a 87       	std	Y+10, r25	; 0x0a
 192:	89 87       	std	Y+9, r24	; 0x09
 194:	3f c0       	rjmp	.+126    	; 0x214 <main+0x162>
	else if (__tmp > 65535)
 196:	20 e0       	ldi	r18, 0x00	; 0
 198:	3f ef       	ldi	r19, 0xFF	; 255
 19a:	4f e7       	ldi	r20, 0x7F	; 127
 19c:	57 e4       	ldi	r21, 0x47	; 71
 19e:	6d 81       	ldd	r22, Y+5	; 0x05
 1a0:	7e 81       	ldd	r23, Y+6	; 0x06
 1a2:	8f 81       	ldd	r24, Y+7	; 0x07
 1a4:	98 85       	ldd	r25, Y+8	; 0x08
 1a6:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__gesf2>
 1aa:	18 16       	cp	r1, r24
 1ac:	4c f5       	brge	.+82     	; 0x200 <main+0x14e>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 1ae:	20 e0       	ldi	r18, 0x00	; 0
 1b0:	30 e0       	ldi	r19, 0x00	; 0
 1b2:	40 e2       	ldi	r20, 0x20	; 32
 1b4:	51 e4       	ldi	r21, 0x41	; 65
 1b6:	69 81       	ldd	r22, Y+1	; 0x01
 1b8:	7a 81       	ldd	r23, Y+2	; 0x02
 1ba:	8b 81       	ldd	r24, Y+3	; 0x03
 1bc:	9c 81       	ldd	r25, Y+4	; 0x04
 1be:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 1c2:	dc 01       	movw	r26, r24
 1c4:	cb 01       	movw	r24, r22
 1c6:	bc 01       	movw	r22, r24
 1c8:	cd 01       	movw	r24, r26
 1ca:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 1ce:	dc 01       	movw	r26, r24
 1d0:	cb 01       	movw	r24, r22
 1d2:	9a 87       	std	Y+10, r25	; 0x0a
 1d4:	89 87       	std	Y+9, r24	; 0x09
 1d6:	0f c0       	rjmp	.+30     	; 0x1f6 <main+0x144>
 1d8:	88 ec       	ldi	r24, 0xC8	; 200
 1da:	90 e0       	ldi	r25, 0x00	; 0
 1dc:	9c 87       	std	Y+12, r25	; 0x0c
 1de:	8b 87       	std	Y+11, r24	; 0x0b
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
 1e0:	8b 85       	ldd	r24, Y+11	; 0x0b
 1e2:	9c 85       	ldd	r25, Y+12	; 0x0c
 1e4:	01 97       	sbiw	r24, 0x01	; 1
 1e6:	f1 f7       	brne	.-4      	; 0x1e4 <main+0x132>
 1e8:	9c 87       	std	Y+12, r25	; 0x0c
 1ea:	8b 87       	std	Y+11, r24	; 0x0b
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 1ec:	89 85       	ldd	r24, Y+9	; 0x09
 1ee:	9a 85       	ldd	r25, Y+10	; 0x0a
 1f0:	01 97       	sbiw	r24, 0x01	; 1
 1f2:	9a 87       	std	Y+10, r25	; 0x0a
 1f4:	89 87       	std	Y+9, r24	; 0x09
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 1f6:	89 85       	ldd	r24, Y+9	; 0x09
 1f8:	9a 85       	ldd	r25, Y+10	; 0x0a
 1fa:	89 2b       	or	r24, r25
 1fc:	69 f7       	brne	.-38     	; 0x1d8 <main+0x126>
 1fe:	14 c0       	rjmp	.+40     	; 0x228 <main+0x176>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 200:	6d 81       	ldd	r22, Y+5	; 0x05
 202:	7e 81       	ldd	r23, Y+6	; 0x06
 204:	8f 81       	ldd	r24, Y+7	; 0x07
 206:	98 85       	ldd	r25, Y+8	; 0x08
 208:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 20c:	dc 01       	movw	r26, r24
 20e:	cb 01       	movw	r24, r22
 210:	9a 87       	std	Y+10, r25	; 0x0a
 212:	89 87       	std	Y+9, r24	; 0x09
 214:	89 85       	ldd	r24, Y+9	; 0x09
 216:	9a 85       	ldd	r25, Y+10	; 0x0a
 218:	9e 87       	std	Y+14, r25	; 0x0e
 21a:	8d 87       	std	Y+13, r24	; 0x0d
 21c:	8d 85       	ldd	r24, Y+13	; 0x0d
 21e:	9e 85       	ldd	r25, Y+14	; 0x0e
 220:	01 97       	sbiw	r24, 0x01	; 1
 222:	f1 f7       	brne	.-4      	; 0x220 <main+0x16e>
 224:	9e 87       	std	Y+14, r25	; 0x0e
 226:	8d 87       	std	Y+13, r24	; 0x0d
			_delay_ms(50);
			
			PORTC &= ~( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );
 228:	88 e2       	ldi	r24, 0x28	; 40
 22a:	90 e0       	ldi	r25, 0x00	; 0
 22c:	28 e2       	ldi	r18, 0x28	; 40
 22e:	30 e0       	ldi	r19, 0x00	; 0
 230:	f9 01       	movw	r30, r18
 232:	20 81       	ld	r18, Z
 234:	28 7f       	andi	r18, 0xF8	; 248
 236:	fc 01       	movw	r30, r24
 238:	20 83       	st	Z, r18
 23a:	80 e0       	ldi	r24, 0x00	; 0
 23c:	90 e0       	ldi	r25, 0x00	; 0
 23e:	a8 e4       	ldi	r26, 0x48	; 72
 240:	b2 e4       	ldi	r27, 0x42	; 66
 242:	8f 87       	std	Y+15, r24	; 0x0f
 244:	98 8b       	std	Y+16, r25	; 0x10
 246:	a9 8b       	std	Y+17, r26	; 0x11
 248:	ba 8b       	std	Y+18, r27	; 0x12

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 24a:	20 e0       	ldi	r18, 0x00	; 0
 24c:	30 e0       	ldi	r19, 0x00	; 0
 24e:	4a ef       	ldi	r20, 0xFA	; 250
 250:	54 e4       	ldi	r21, 0x44	; 68
 252:	6f 85       	ldd	r22, Y+15	; 0x0f
 254:	78 89       	ldd	r23, Y+16	; 0x10
 256:	89 89       	ldd	r24, Y+17	; 0x11
 258:	9a 89       	ldd	r25, Y+18	; 0x12
 25a:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 25e:	dc 01       	movw	r26, r24
 260:	cb 01       	movw	r24, r22
 262:	8b 8b       	std	Y+19, r24	; 0x13
 264:	9c 8b       	std	Y+20, r25	; 0x14
 266:	ad 8b       	std	Y+21, r26	; 0x15
 268:	be 8b       	std	Y+22, r27	; 0x16
	if (__tmp < 1.0)
 26a:	20 e0       	ldi	r18, 0x00	; 0
 26c:	30 e0       	ldi	r19, 0x00	; 0
 26e:	40 e8       	ldi	r20, 0x80	; 128
 270:	5f e3       	ldi	r21, 0x3F	; 63
 272:	6b 89       	ldd	r22, Y+19	; 0x13
 274:	7c 89       	ldd	r23, Y+20	; 0x14
 276:	8d 89       	ldd	r24, Y+21	; 0x15
 278:	9e 89       	ldd	r25, Y+22	; 0x16
 27a:	0e 94 9a 04 	call	0x934	; 0x934 <__cmpsf2>
 27e:	88 23       	and	r24, r24
 280:	2c f4       	brge	.+10     	; 0x28c <main+0x1da>
		__ticks = 1;
 282:	81 e0       	ldi	r24, 0x01	; 1
 284:	90 e0       	ldi	r25, 0x00	; 0
 286:	98 8f       	std	Y+24, r25	; 0x18
 288:	8f 8b       	std	Y+23, r24	; 0x17
 28a:	3f c0       	rjmp	.+126    	; 0x30a <main+0x258>
	else if (__tmp > 65535)
 28c:	20 e0       	ldi	r18, 0x00	; 0
 28e:	3f ef       	ldi	r19, 0xFF	; 255
 290:	4f e7       	ldi	r20, 0x7F	; 127
 292:	57 e4       	ldi	r21, 0x47	; 71
 294:	6b 89       	ldd	r22, Y+19	; 0x13
 296:	7c 89       	ldd	r23, Y+20	; 0x14
 298:	8d 89       	ldd	r24, Y+21	; 0x15
 29a:	9e 89       	ldd	r25, Y+22	; 0x16
 29c:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__gesf2>
 2a0:	18 16       	cp	r1, r24
 2a2:	4c f5       	brge	.+82     	; 0x2f6 <main+0x244>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 2a4:	20 e0       	ldi	r18, 0x00	; 0
 2a6:	30 e0       	ldi	r19, 0x00	; 0
 2a8:	40 e2       	ldi	r20, 0x20	; 32
 2aa:	51 e4       	ldi	r21, 0x41	; 65
 2ac:	6f 85       	ldd	r22, Y+15	; 0x0f
 2ae:	78 89       	ldd	r23, Y+16	; 0x10
 2b0:	89 89       	ldd	r24, Y+17	; 0x11
 2b2:	9a 89       	ldd	r25, Y+18	; 0x12
 2b4:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 2b8:	dc 01       	movw	r26, r24
 2ba:	cb 01       	movw	r24, r22
 2bc:	bc 01       	movw	r22, r24
 2be:	cd 01       	movw	r24, r26
 2c0:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 2c4:	dc 01       	movw	r26, r24
 2c6:	cb 01       	movw	r24, r22
 2c8:	98 8f       	std	Y+24, r25	; 0x18
 2ca:	8f 8b       	std	Y+23, r24	; 0x17
 2cc:	0f c0       	rjmp	.+30     	; 0x2ec <main+0x23a>
 2ce:	88 ec       	ldi	r24, 0xC8	; 200
 2d0:	90 e0       	ldi	r25, 0x00	; 0
 2d2:	9a 8f       	std	Y+26, r25	; 0x1a
 2d4:	89 8f       	std	Y+25, r24	; 0x19
 2d6:	89 8d       	ldd	r24, Y+25	; 0x19
 2d8:	9a 8d       	ldd	r25, Y+26	; 0x1a
 2da:	01 97       	sbiw	r24, 0x01	; 1
 2dc:	f1 f7       	brne	.-4      	; 0x2da <main+0x228>
 2de:	9a 8f       	std	Y+26, r25	; 0x1a
 2e0:	89 8f       	std	Y+25, r24	; 0x19
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 2e2:	8f 89       	ldd	r24, Y+23	; 0x17
 2e4:	98 8d       	ldd	r25, Y+24	; 0x18
 2e6:	01 97       	sbiw	r24, 0x01	; 1
 2e8:	98 8f       	std	Y+24, r25	; 0x18
 2ea:	8f 8b       	std	Y+23, r24	; 0x17
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 2ec:	8f 89       	ldd	r24, Y+23	; 0x17
 2ee:	98 8d       	ldd	r25, Y+24	; 0x18
 2f0:	89 2b       	or	r24, r25
 2f2:	69 f7       	brne	.-38     	; 0x2ce <main+0x21c>
			_delay_ms(50);
			break;
 2f4:	1f c0       	rjmp	.+62     	; 0x334 <main+0x282>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 2f6:	6b 89       	ldd	r22, Y+19	; 0x13
 2f8:	7c 89       	ldd	r23, Y+20	; 0x14
 2fa:	8d 89       	ldd	r24, Y+21	; 0x15
 2fc:	9e 89       	ldd	r25, Y+22	; 0x16
 2fe:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 302:	dc 01       	movw	r26, r24
 304:	cb 01       	movw	r24, r22
 306:	98 8f       	std	Y+24, r25	; 0x18
 308:	8f 8b       	std	Y+23, r24	; 0x17
 30a:	8f 89       	ldd	r24, Y+23	; 0x17
 30c:	98 8d       	ldd	r25, Y+24	; 0x18
 30e:	9c 8f       	std	Y+28, r25	; 0x1c
 310:	8b 8f       	std	Y+27, r24	; 0x1b
 312:	8b 8d       	ldd	r24, Y+27	; 0x1b
 314:	9c 8d       	ldd	r25, Y+28	; 0x1c
 316:	01 97       	sbiw	r24, 0x01	; 1
 318:	f1 f7       	brne	.-4      	; 0x316 <main+0x264>
 31a:	9c 8f       	std	Y+28, r25	; 0x1c
 31c:	8b 8f       	std	Y+27, r24	; 0x1b
 31e:	0a c0       	rjmp	.+20     	; 0x334 <main+0x282>
			
			case 0xA0:            /* Received Stop or Repeated Start while still addressed */
			TWCR |= ( (1<<TWINT) );                            /* Switch to not Addressed */
 320:	8c eb       	ldi	r24, 0xBC	; 188
 322:	90 e0       	ldi	r25, 0x00	; 0
 324:	2c eb       	ldi	r18, 0xBC	; 188
 326:	30 e0       	ldi	r19, 0x00	; 0
 328:	f9 01       	movw	r30, r18
 32a:	20 81       	ld	r18, Z
 32c:	20 68       	ori	r18, 0x80	; 128
 32e:	fc 01       	movw	r30, r24
 330:	20 83       	st	Z, r18
			break;
 332:	00 00       	nop
        }

        _delay_ms(1000);
        
        */
    }
 334:	ce ce       	rjmp	.-612    	; 0xd2 <main+0x20>

00000336 <init_servo_1>:

#include <avr/io.h>                                                 //Include AVR Library to get the nice Bit definitions
#include "util/delay.h"                                             //Delay Function

void init_servo_1( void )
{
 336:	cf 93       	push	r28
 338:	df 93       	push	r29
 33a:	cd b7       	in	r28, 0x3d	; 61
 33c:	de b7       	in	r29, 0x3e	; 62
 33e:	2e 97       	sbiw	r28, 0x0e	; 14
 340:	0f b6       	in	r0, 0x3f	; 63
 342:	f8 94       	cli
 344:	de bf       	out	0x3e, r29	; 62
 346:	0f be       	out	0x3f, r0	; 63
 348:	cd bf       	out	0x3d, r28	; 61
    DDRB |= (1<<DDB1);                                              //Set PB1 (OC1A) to output
 34a:	84 e2       	ldi	r24, 0x24	; 36
 34c:	90 e0       	ldi	r25, 0x00	; 0
 34e:	24 e2       	ldi	r18, 0x24	; 36
 350:	30 e0       	ldi	r19, 0x00	; 0
 352:	f9 01       	movw	r30, r18
 354:	20 81       	ld	r18, Z
 356:	22 60       	ori	r18, 0x02	; 2
 358:	fc 01       	movw	r30, r24
 35a:	20 83       	st	Z, r18
    DDRC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                  //SET PC0-PC2 (Debug LED's) to output
 35c:	87 e2       	ldi	r24, 0x27	; 39
 35e:	90 e0       	ldi	r25, 0x00	; 0
 360:	27 e2       	ldi	r18, 0x27	; 39
 362:	30 e0       	ldi	r19, 0x00	; 0
 364:	f9 01       	movw	r30, r18
 366:	20 81       	ld	r18, Z
 368:	27 60       	ori	r18, 0x07	; 7
 36a:	fc 01       	movw	r30, r24
 36c:	20 83       	st	Z, r18
    
    TCCR1A |= ( (1<<COM1A1) |  (1<<WGM11) );                        //Set Compare to Fast PWM with match to clear and bottom to set    
 36e:	80 e8       	ldi	r24, 0x80	; 128
 370:	90 e0       	ldi	r25, 0x00	; 0
 372:	20 e8       	ldi	r18, 0x80	; 128
 374:	30 e0       	ldi	r19, 0x00	; 0
 376:	f9 01       	movw	r30, r18
 378:	20 81       	ld	r18, Z
 37a:	22 68       	ori	r18, 0x82	; 130
 37c:	fc 01       	movw	r30, r24
 37e:	20 83       	st	Z, r18
    TCCR1B |= ( (1<<WGM12) | (1<<WGM13) | (1<<CS11) );              //Set Clock Dividor to 1024    
 380:	81 e8       	ldi	r24, 0x81	; 129
 382:	90 e0       	ldi	r25, 0x00	; 0
 384:	21 e8       	ldi	r18, 0x81	; 129
 386:	30 e0       	ldi	r19, 0x00	; 0
 388:	f9 01       	movw	r30, r18
 38a:	20 81       	ld	r18, Z
 38c:	2a 61       	ori	r18, 0x1A	; 26
 38e:	fc 01       	movw	r30, r24
 390:	20 83       	st	Z, r18

    OCR1A = 0x08FF;
 392:	88 e8       	ldi	r24, 0x88	; 136
 394:	90 e0       	ldi	r25, 0x00	; 0
 396:	2f ef       	ldi	r18, 0xFF	; 255
 398:	38 e0       	ldi	r19, 0x08	; 8
 39a:	fc 01       	movw	r30, r24
 39c:	31 83       	std	Z+1, r19	; 0x01
 39e:	20 83       	st	Z, r18

    ICR1 = 0x5000;													//Top of Counter
 3a0:	86 e8       	ldi	r24, 0x86	; 134
 3a2:	90 e0       	ldi	r25, 0x00	; 0
 3a4:	20 e0       	ldi	r18, 0x00	; 0
 3a6:	30 e5       	ldi	r19, 0x50	; 80
 3a8:	fc 01       	movw	r30, r24
 3aa:	31 83       	std	Z+1, r19	; 0x01
 3ac:	20 83       	st	Z, r18

    PORTC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                 //Signalize successfull bootup with all LED's
 3ae:	88 e2       	ldi	r24, 0x28	; 40
 3b0:	90 e0       	ldi	r25, 0x00	; 0
 3b2:	28 e2       	ldi	r18, 0x28	; 40
 3b4:	30 e0       	ldi	r19, 0x00	; 0
 3b6:	f9 01       	movw	r30, r18
 3b8:	20 81       	ld	r18, Z
 3ba:	27 60       	ori	r18, 0x07	; 7
 3bc:	fc 01       	movw	r30, r24
 3be:	20 83       	st	Z, r18
 3c0:	80 e0       	ldi	r24, 0x00	; 0
 3c2:	90 e0       	ldi	r25, 0x00	; 0
 3c4:	a8 e4       	ldi	r26, 0x48	; 72
 3c6:	b2 e4       	ldi	r27, 0x42	; 66
 3c8:	89 83       	std	Y+1, r24	; 0x01
 3ca:	9a 83       	std	Y+2, r25	; 0x02
 3cc:	ab 83       	std	Y+3, r26	; 0x03
 3ce:	bc 83       	std	Y+4, r27	; 0x04

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 3d0:	20 e0       	ldi	r18, 0x00	; 0
 3d2:	30 e0       	ldi	r19, 0x00	; 0
 3d4:	4a ef       	ldi	r20, 0xFA	; 250
 3d6:	54 e4       	ldi	r21, 0x44	; 68
 3d8:	69 81       	ldd	r22, Y+1	; 0x01
 3da:	7a 81       	ldd	r23, Y+2	; 0x02
 3dc:	8b 81       	ldd	r24, Y+3	; 0x03
 3de:	9c 81       	ldd	r25, Y+4	; 0x04
 3e0:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 3e4:	dc 01       	movw	r26, r24
 3e6:	cb 01       	movw	r24, r22
 3e8:	8d 83       	std	Y+5, r24	; 0x05
 3ea:	9e 83       	std	Y+6, r25	; 0x06
 3ec:	af 83       	std	Y+7, r26	; 0x07
 3ee:	b8 87       	std	Y+8, r27	; 0x08
	if (__tmp < 1.0)
 3f0:	20 e0       	ldi	r18, 0x00	; 0
 3f2:	30 e0       	ldi	r19, 0x00	; 0
 3f4:	40 e8       	ldi	r20, 0x80	; 128
 3f6:	5f e3       	ldi	r21, 0x3F	; 63
 3f8:	6d 81       	ldd	r22, Y+5	; 0x05
 3fa:	7e 81       	ldd	r23, Y+6	; 0x06
 3fc:	8f 81       	ldd	r24, Y+7	; 0x07
 3fe:	98 85       	ldd	r25, Y+8	; 0x08
 400:	0e 94 9a 04 	call	0x934	; 0x934 <__cmpsf2>
 404:	88 23       	and	r24, r24
 406:	2c f4       	brge	.+10     	; 0x412 <init_servo_1+0xdc>
		__ticks = 1;
 408:	81 e0       	ldi	r24, 0x01	; 1
 40a:	90 e0       	ldi	r25, 0x00	; 0
 40c:	9a 87       	std	Y+10, r25	; 0x0a
 40e:	89 87       	std	Y+9, r24	; 0x09
 410:	3f c0       	rjmp	.+126    	; 0x490 <init_servo_1+0x15a>
	else if (__tmp > 65535)
 412:	20 e0       	ldi	r18, 0x00	; 0
 414:	3f ef       	ldi	r19, 0xFF	; 255
 416:	4f e7       	ldi	r20, 0x7F	; 127
 418:	57 e4       	ldi	r21, 0x47	; 71
 41a:	6d 81       	ldd	r22, Y+5	; 0x05
 41c:	7e 81       	ldd	r23, Y+6	; 0x06
 41e:	8f 81       	ldd	r24, Y+7	; 0x07
 420:	98 85       	ldd	r25, Y+8	; 0x08
 422:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__gesf2>
 426:	18 16       	cp	r1, r24
 428:	4c f5       	brge	.+82     	; 0x47c <init_servo_1+0x146>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 42a:	20 e0       	ldi	r18, 0x00	; 0
 42c:	30 e0       	ldi	r19, 0x00	; 0
 42e:	40 e2       	ldi	r20, 0x20	; 32
 430:	51 e4       	ldi	r21, 0x41	; 65
 432:	69 81       	ldd	r22, Y+1	; 0x01
 434:	7a 81       	ldd	r23, Y+2	; 0x02
 436:	8b 81       	ldd	r24, Y+3	; 0x03
 438:	9c 81       	ldd	r25, Y+4	; 0x04
 43a:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 43e:	dc 01       	movw	r26, r24
 440:	cb 01       	movw	r24, r22
 442:	bc 01       	movw	r22, r24
 444:	cd 01       	movw	r24, r26
 446:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 44a:	dc 01       	movw	r26, r24
 44c:	cb 01       	movw	r24, r22
 44e:	9a 87       	std	Y+10, r25	; 0x0a
 450:	89 87       	std	Y+9, r24	; 0x09
 452:	0f c0       	rjmp	.+30     	; 0x472 <init_servo_1+0x13c>
 454:	88 ec       	ldi	r24, 0xC8	; 200
 456:	90 e0       	ldi	r25, 0x00	; 0
 458:	9c 87       	std	Y+12, r25	; 0x0c
 45a:	8b 87       	std	Y+11, r24	; 0x0b
 45c:	8b 85       	ldd	r24, Y+11	; 0x0b
 45e:	9c 85       	ldd	r25, Y+12	; 0x0c
 460:	01 97       	sbiw	r24, 0x01	; 1
 462:	f1 f7       	brne	.-4      	; 0x460 <init_servo_1+0x12a>
 464:	9c 87       	std	Y+12, r25	; 0x0c
 466:	8b 87       	std	Y+11, r24	; 0x0b
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 468:	89 85       	ldd	r24, Y+9	; 0x09
 46a:	9a 85       	ldd	r25, Y+10	; 0x0a
 46c:	01 97       	sbiw	r24, 0x01	; 1
 46e:	9a 87       	std	Y+10, r25	; 0x0a
 470:	89 87       	std	Y+9, r24	; 0x09
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 472:	89 85       	ldd	r24, Y+9	; 0x09
 474:	9a 85       	ldd	r25, Y+10	; 0x0a
 476:	89 2b       	or	r24, r25
 478:	69 f7       	brne	.-38     	; 0x454 <init_servo_1+0x11e>
 47a:	14 c0       	rjmp	.+40     	; 0x4a4 <init_servo_1+0x16e>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 47c:	6d 81       	ldd	r22, Y+5	; 0x05
 47e:	7e 81       	ldd	r23, Y+6	; 0x06
 480:	8f 81       	ldd	r24, Y+7	; 0x07
 482:	98 85       	ldd	r25, Y+8	; 0x08
 484:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 488:	dc 01       	movw	r26, r24
 48a:	cb 01       	movw	r24, r22
 48c:	9a 87       	std	Y+10, r25	; 0x0a
 48e:	89 87       	std	Y+9, r24	; 0x09
 490:	89 85       	ldd	r24, Y+9	; 0x09
 492:	9a 85       	ldd	r25, Y+10	; 0x0a
 494:	9e 87       	std	Y+14, r25	; 0x0e
 496:	8d 87       	std	Y+13, r24	; 0x0d
 498:	8d 85       	ldd	r24, Y+13	; 0x0d
 49a:	9e 85       	ldd	r25, Y+14	; 0x0e
 49c:	01 97       	sbiw	r24, 0x01	; 1
 49e:	f1 f7       	brne	.-4      	; 0x49c <init_servo_1+0x166>
 4a0:	9e 87       	std	Y+14, r25	; 0x0e
 4a2:	8d 87       	std	Y+13, r24	; 0x0d
    _delay_ms(50);
    PORTC &= ~( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );
 4a4:	88 e2       	ldi	r24, 0x28	; 40
 4a6:	90 e0       	ldi	r25, 0x00	; 0
 4a8:	28 e2       	ldi	r18, 0x28	; 40
 4aa:	30 e0       	ldi	r19, 0x00	; 0
 4ac:	f9 01       	movw	r30, r18
 4ae:	20 81       	ld	r18, Z
 4b0:	28 7f       	andi	r18, 0xF8	; 248
 4b2:	fc 01       	movw	r30, r24
 4b4:	20 83       	st	Z, r18
}
 4b6:	2e 96       	adiw	r28, 0x0e	; 14
 4b8:	0f b6       	in	r0, 0x3f	; 63
 4ba:	f8 94       	cli
 4bc:	de bf       	out	0x3e, r29	; 62
 4be:	0f be       	out	0x3f, r0	; 63
 4c0:	cd bf       	out	0x3d, r28	; 61
 4c2:	df 91       	pop	r29
 4c4:	cf 91       	pop	r28
 4c6:	08 95       	ret

000004c8 <init_motor_1>:

    PORTC &= ~(1<<DDC1);                                            //Turn off LED
}

void init_motor_1( void )
{
 4c8:	cf 93       	push	r28
 4ca:	df 93       	push	r29
 4cc:	cd b7       	in	r28, 0x3d	; 61
 4ce:	de b7       	in	r29, 0x3e	; 62
 4d0:	6c 97       	sbiw	r28, 0x1c	; 28
 4d2:	0f b6       	in	r0, 0x3f	; 63
 4d4:	f8 94       	cli
 4d6:	de bf       	out	0x3e, r29	; 62
 4d8:	0f be       	out	0x3f, r0	; 63
 4da:	cd bf       	out	0x3d, r28	; 61
    DDRB |= (1<<DDB2);                                              //Set PB2 (OC1B) to output
 4dc:	84 e2       	ldi	r24, 0x24	; 36
 4de:	90 e0       	ldi	r25, 0x00	; 0
 4e0:	24 e2       	ldi	r18, 0x24	; 36
 4e2:	30 e0       	ldi	r19, 0x00	; 0
 4e4:	f9 01       	movw	r30, r18
 4e6:	20 81       	ld	r18, Z
 4e8:	24 60       	ori	r18, 0x04	; 4
 4ea:	fc 01       	movw	r30, r24
 4ec:	20 83       	st	Z, r18
    DDRC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                  //SET PC0-PC2 (Debug LED's) to output
 4ee:	87 e2       	ldi	r24, 0x27	; 39
 4f0:	90 e0       	ldi	r25, 0x00	; 0
 4f2:	27 e2       	ldi	r18, 0x27	; 39
 4f4:	30 e0       	ldi	r19, 0x00	; 0
 4f6:	f9 01       	movw	r30, r18
 4f8:	20 81       	ld	r18, Z
 4fa:	27 60       	ori	r18, 0x07	; 7
 4fc:	fc 01       	movw	r30, r24
 4fe:	20 83       	st	Z, r18
    
    TCCR1A |= ( (1<<COM1B1) |  (1<<WGM11) );                        //Set Compare to Fast PWM with match to clear and bottom to set    
 500:	80 e8       	ldi	r24, 0x80	; 128
 502:	90 e0       	ldi	r25, 0x00	; 0
 504:	20 e8       	ldi	r18, 0x80	; 128
 506:	30 e0       	ldi	r19, 0x00	; 0
 508:	f9 01       	movw	r30, r18
 50a:	20 81       	ld	r18, Z
 50c:	22 62       	ori	r18, 0x22	; 34
 50e:	fc 01       	movw	r30, r24
 510:	20 83       	st	Z, r18
    TCCR1B |= ( (1<<WGM12) | (1<<WGM13) | (1<<CS11) );              //Set Clock Dividor to 1024    
 512:	81 e8       	ldi	r24, 0x81	; 129
 514:	90 e0       	ldi	r25, 0x00	; 0
 516:	21 e8       	ldi	r18, 0x81	; 129
 518:	30 e0       	ldi	r19, 0x00	; 0
 51a:	f9 01       	movw	r30, r18
 51c:	20 81       	ld	r18, Z
 51e:	2a 61       	ori	r18, 0x1A	; 26
 520:	fc 01       	movw	r30, r24
 522:	20 83       	st	Z, r18

    OCR1B = 0x08FF;
 524:	8a e8       	ldi	r24, 0x8A	; 138
 526:	90 e0       	ldi	r25, 0x00	; 0
 528:	2f ef       	ldi	r18, 0xFF	; 255
 52a:	38 e0       	ldi	r19, 0x08	; 8
 52c:	fc 01       	movw	r30, r24
 52e:	31 83       	std	Z+1, r19	; 0x01
 530:	20 83       	st	Z, r18

    ICR1 = 0x5000;													//Top of Counter
 532:	86 e8       	ldi	r24, 0x86	; 134
 534:	90 e0       	ldi	r25, 0x00	; 0
 536:	20 e0       	ldi	r18, 0x00	; 0
 538:	30 e5       	ldi	r19, 0x50	; 80
 53a:	fc 01       	movw	r30, r24
 53c:	31 83       	std	Z+1, r19	; 0x01
 53e:	20 83       	st	Z, r18

    PORTC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                 //Signalize successfull bootup with all LED's
 540:	88 e2       	ldi	r24, 0x28	; 40
 542:	90 e0       	ldi	r25, 0x00	; 0
 544:	28 e2       	ldi	r18, 0x28	; 40
 546:	30 e0       	ldi	r19, 0x00	; 0
 548:	f9 01       	movw	r30, r18
 54a:	20 81       	ld	r18, Z
 54c:	27 60       	ori	r18, 0x07	; 7
 54e:	fc 01       	movw	r30, r24
 550:	20 83       	st	Z, r18
 552:	80 e0       	ldi	r24, 0x00	; 0
 554:	90 e0       	ldi	r25, 0x00	; 0
 556:	a6 e9       	ldi	r26, 0x96	; 150
 558:	b3 e4       	ldi	r27, 0x43	; 67
 55a:	89 83       	std	Y+1, r24	; 0x01
 55c:	9a 83       	std	Y+2, r25	; 0x02
 55e:	ab 83       	std	Y+3, r26	; 0x03
 560:	bc 83       	std	Y+4, r27	; 0x04

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 562:	20 e0       	ldi	r18, 0x00	; 0
 564:	30 e0       	ldi	r19, 0x00	; 0
 566:	4a ef       	ldi	r20, 0xFA	; 250
 568:	54 e4       	ldi	r21, 0x44	; 68
 56a:	69 81       	ldd	r22, Y+1	; 0x01
 56c:	7a 81       	ldd	r23, Y+2	; 0x02
 56e:	8b 81       	ldd	r24, Y+3	; 0x03
 570:	9c 81       	ldd	r25, Y+4	; 0x04
 572:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 576:	dc 01       	movw	r26, r24
 578:	cb 01       	movw	r24, r22
 57a:	8d 83       	std	Y+5, r24	; 0x05
 57c:	9e 83       	std	Y+6, r25	; 0x06
 57e:	af 83       	std	Y+7, r26	; 0x07
 580:	b8 87       	std	Y+8, r27	; 0x08
	if (__tmp < 1.0)
 582:	20 e0       	ldi	r18, 0x00	; 0
 584:	30 e0       	ldi	r19, 0x00	; 0
 586:	40 e8       	ldi	r20, 0x80	; 128
 588:	5f e3       	ldi	r21, 0x3F	; 63
 58a:	6d 81       	ldd	r22, Y+5	; 0x05
 58c:	7e 81       	ldd	r23, Y+6	; 0x06
 58e:	8f 81       	ldd	r24, Y+7	; 0x07
 590:	98 85       	ldd	r25, Y+8	; 0x08
 592:	0e 94 9a 04 	call	0x934	; 0x934 <__cmpsf2>
 596:	88 23       	and	r24, r24
 598:	2c f4       	brge	.+10     	; 0x5a4 <init_motor_1+0xdc>
		__ticks = 1;
 59a:	81 e0       	ldi	r24, 0x01	; 1
 59c:	90 e0       	ldi	r25, 0x00	; 0
 59e:	9a 87       	std	Y+10, r25	; 0x0a
 5a0:	89 87       	std	Y+9, r24	; 0x09
 5a2:	3f c0       	rjmp	.+126    	; 0x622 <init_motor_1+0x15a>
	else if (__tmp > 65535)
 5a4:	20 e0       	ldi	r18, 0x00	; 0
 5a6:	3f ef       	ldi	r19, 0xFF	; 255
 5a8:	4f e7       	ldi	r20, 0x7F	; 127
 5aa:	57 e4       	ldi	r21, 0x47	; 71
 5ac:	6d 81       	ldd	r22, Y+5	; 0x05
 5ae:	7e 81       	ldd	r23, Y+6	; 0x06
 5b0:	8f 81       	ldd	r24, Y+7	; 0x07
 5b2:	98 85       	ldd	r25, Y+8	; 0x08
 5b4:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__gesf2>
 5b8:	18 16       	cp	r1, r24
 5ba:	4c f5       	brge	.+82     	; 0x60e <init_motor_1+0x146>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 5bc:	20 e0       	ldi	r18, 0x00	; 0
 5be:	30 e0       	ldi	r19, 0x00	; 0
 5c0:	40 e2       	ldi	r20, 0x20	; 32
 5c2:	51 e4       	ldi	r21, 0x41	; 65
 5c4:	69 81       	ldd	r22, Y+1	; 0x01
 5c6:	7a 81       	ldd	r23, Y+2	; 0x02
 5c8:	8b 81       	ldd	r24, Y+3	; 0x03
 5ca:	9c 81       	ldd	r25, Y+4	; 0x04
 5cc:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 5d0:	dc 01       	movw	r26, r24
 5d2:	cb 01       	movw	r24, r22
 5d4:	bc 01       	movw	r22, r24
 5d6:	cd 01       	movw	r24, r26
 5d8:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 5dc:	dc 01       	movw	r26, r24
 5de:	cb 01       	movw	r24, r22
 5e0:	9a 87       	std	Y+10, r25	; 0x0a
 5e2:	89 87       	std	Y+9, r24	; 0x09
 5e4:	0f c0       	rjmp	.+30     	; 0x604 <init_motor_1+0x13c>
 5e6:	88 ec       	ldi	r24, 0xC8	; 200
 5e8:	90 e0       	ldi	r25, 0x00	; 0
 5ea:	9c 87       	std	Y+12, r25	; 0x0c
 5ec:	8b 87       	std	Y+11, r24	; 0x0b
 5ee:	8b 85       	ldd	r24, Y+11	; 0x0b
 5f0:	9c 85       	ldd	r25, Y+12	; 0x0c
 5f2:	01 97       	sbiw	r24, 0x01	; 1
 5f4:	f1 f7       	brne	.-4      	; 0x5f2 <init_motor_1+0x12a>
 5f6:	9c 87       	std	Y+12, r25	; 0x0c
 5f8:	8b 87       	std	Y+11, r24	; 0x0b
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 5fa:	89 85       	ldd	r24, Y+9	; 0x09
 5fc:	9a 85       	ldd	r25, Y+10	; 0x0a
 5fe:	01 97       	sbiw	r24, 0x01	; 1
 600:	9a 87       	std	Y+10, r25	; 0x0a
 602:	89 87       	std	Y+9, r24	; 0x09
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 604:	89 85       	ldd	r24, Y+9	; 0x09
 606:	9a 85       	ldd	r25, Y+10	; 0x0a
 608:	89 2b       	or	r24, r25
 60a:	69 f7       	brne	.-38     	; 0x5e6 <init_motor_1+0x11e>
 60c:	14 c0       	rjmp	.+40     	; 0x636 <init_motor_1+0x16e>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 60e:	6d 81       	ldd	r22, Y+5	; 0x05
 610:	7e 81       	ldd	r23, Y+6	; 0x06
 612:	8f 81       	ldd	r24, Y+7	; 0x07
 614:	98 85       	ldd	r25, Y+8	; 0x08
 616:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 61a:	dc 01       	movw	r26, r24
 61c:	cb 01       	movw	r24, r22
 61e:	9a 87       	std	Y+10, r25	; 0x0a
 620:	89 87       	std	Y+9, r24	; 0x09
 622:	89 85       	ldd	r24, Y+9	; 0x09
 624:	9a 85       	ldd	r25, Y+10	; 0x0a
 626:	9e 87       	std	Y+14, r25	; 0x0e
 628:	8d 87       	std	Y+13, r24	; 0x0d
 62a:	8d 85       	ldd	r24, Y+13	; 0x0d
 62c:	9e 85       	ldd	r25, Y+14	; 0x0e
 62e:	01 97       	sbiw	r24, 0x01	; 1
 630:	f1 f7       	brne	.-4      	; 0x62e <init_motor_1+0x166>
 632:	9e 87       	std	Y+14, r25	; 0x0e
 634:	8d 87       	std	Y+13, r24	; 0x0d
    _delay_ms(300);
    PORTC &= ~( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );
 636:	88 e2       	ldi	r24, 0x28	; 40
 638:	90 e0       	ldi	r25, 0x00	; 0
 63a:	28 e2       	ldi	r18, 0x28	; 40
 63c:	30 e0       	ldi	r19, 0x00	; 0
 63e:	f9 01       	movw	r30, r18
 640:	20 81       	ld	r18, Z
 642:	28 7f       	andi	r18, 0xF8	; 248
 644:	fc 01       	movw	r30, r24
 646:	20 83       	st	Z, r18
 648:	80 e0       	ldi	r24, 0x00	; 0
 64a:	90 e0       	ldi	r25, 0x00	; 0
 64c:	a6 e9       	ldi	r26, 0x96	; 150
 64e:	b3 e4       	ldi	r27, 0x43	; 67
 650:	8f 87       	std	Y+15, r24	; 0x0f
 652:	98 8b       	std	Y+16, r25	; 0x10
 654:	a9 8b       	std	Y+17, r26	; 0x11
 656:	ba 8b       	std	Y+18, r27	; 0x12

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 658:	20 e0       	ldi	r18, 0x00	; 0
 65a:	30 e0       	ldi	r19, 0x00	; 0
 65c:	4a ef       	ldi	r20, 0xFA	; 250
 65e:	54 e4       	ldi	r21, 0x44	; 68
 660:	6f 85       	ldd	r22, Y+15	; 0x0f
 662:	78 89       	ldd	r23, Y+16	; 0x10
 664:	89 89       	ldd	r24, Y+17	; 0x11
 666:	9a 89       	ldd	r25, Y+18	; 0x12
 668:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 66c:	dc 01       	movw	r26, r24
 66e:	cb 01       	movw	r24, r22
 670:	8b 8b       	std	Y+19, r24	; 0x13
 672:	9c 8b       	std	Y+20, r25	; 0x14
 674:	ad 8b       	std	Y+21, r26	; 0x15
 676:	be 8b       	std	Y+22, r27	; 0x16
	if (__tmp < 1.0)
 678:	20 e0       	ldi	r18, 0x00	; 0
 67a:	30 e0       	ldi	r19, 0x00	; 0
 67c:	40 e8       	ldi	r20, 0x80	; 128
 67e:	5f e3       	ldi	r21, 0x3F	; 63
 680:	6b 89       	ldd	r22, Y+19	; 0x13
 682:	7c 89       	ldd	r23, Y+20	; 0x14
 684:	8d 89       	ldd	r24, Y+21	; 0x15
 686:	9e 89       	ldd	r25, Y+22	; 0x16
 688:	0e 94 9a 04 	call	0x934	; 0x934 <__cmpsf2>
 68c:	88 23       	and	r24, r24
 68e:	2c f4       	brge	.+10     	; 0x69a <init_motor_1+0x1d2>
		__ticks = 1;
 690:	81 e0       	ldi	r24, 0x01	; 1
 692:	90 e0       	ldi	r25, 0x00	; 0
 694:	98 8f       	std	Y+24, r25	; 0x18
 696:	8f 8b       	std	Y+23, r24	; 0x17
 698:	3f c0       	rjmp	.+126    	; 0x718 <init_motor_1+0x250>
	else if (__tmp > 65535)
 69a:	20 e0       	ldi	r18, 0x00	; 0
 69c:	3f ef       	ldi	r19, 0xFF	; 255
 69e:	4f e7       	ldi	r20, 0x7F	; 127
 6a0:	57 e4       	ldi	r21, 0x47	; 71
 6a2:	6b 89       	ldd	r22, Y+19	; 0x13
 6a4:	7c 89       	ldd	r23, Y+20	; 0x14
 6a6:	8d 89       	ldd	r24, Y+21	; 0x15
 6a8:	9e 89       	ldd	r25, Y+22	; 0x16
 6aa:	0e 94 f2 05 	call	0xbe4	; 0xbe4 <__gesf2>
 6ae:	18 16       	cp	r1, r24
 6b0:	4c f5       	brge	.+82     	; 0x704 <init_motor_1+0x23c>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 6b2:	20 e0       	ldi	r18, 0x00	; 0
 6b4:	30 e0       	ldi	r19, 0x00	; 0
 6b6:	40 e2       	ldi	r20, 0x20	; 32
 6b8:	51 e4       	ldi	r21, 0x41	; 65
 6ba:	6f 85       	ldd	r22, Y+15	; 0x0f
 6bc:	78 89       	ldd	r23, Y+16	; 0x10
 6be:	89 89       	ldd	r24, Y+17	; 0x11
 6c0:	9a 89       	ldd	r25, Y+18	; 0x12
 6c2:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 6c6:	dc 01       	movw	r26, r24
 6c8:	cb 01       	movw	r24, r22
 6ca:	bc 01       	movw	r22, r24
 6cc:	cd 01       	movw	r24, r26
 6ce:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 6d2:	dc 01       	movw	r26, r24
 6d4:	cb 01       	movw	r24, r22
 6d6:	98 8f       	std	Y+24, r25	; 0x18
 6d8:	8f 8b       	std	Y+23, r24	; 0x17
 6da:	0f c0       	rjmp	.+30     	; 0x6fa <init_motor_1+0x232>
 6dc:	88 ec       	ldi	r24, 0xC8	; 200
 6de:	90 e0       	ldi	r25, 0x00	; 0
 6e0:	9a 8f       	std	Y+26, r25	; 0x1a
 6e2:	89 8f       	std	Y+25, r24	; 0x19
 6e4:	89 8d       	ldd	r24, Y+25	; 0x19
 6e6:	9a 8d       	ldd	r25, Y+26	; 0x1a
 6e8:	01 97       	sbiw	r24, 0x01	; 1
 6ea:	f1 f7       	brne	.-4      	; 0x6e8 <init_motor_1+0x220>
 6ec:	9a 8f       	std	Y+26, r25	; 0x1a
 6ee:	89 8f       	std	Y+25, r24	; 0x19
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 6f0:	8f 89       	ldd	r24, Y+23	; 0x17
 6f2:	98 8d       	ldd	r25, Y+24	; 0x18
 6f4:	01 97       	sbiw	r24, 0x01	; 1
 6f6:	98 8f       	std	Y+24, r25	; 0x18
 6f8:	8f 8b       	std	Y+23, r24	; 0x17
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 6fa:	8f 89       	ldd	r24, Y+23	; 0x17
 6fc:	98 8d       	ldd	r25, Y+24	; 0x18
 6fe:	89 2b       	or	r24, r25
 700:	69 f7       	brne	.-38     	; 0x6dc <init_motor_1+0x214>
 702:	14 c0       	rjmp	.+40     	; 0x72c <init_motor_1+0x264>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 704:	6b 89       	ldd	r22, Y+19	; 0x13
 706:	7c 89       	ldd	r23, Y+20	; 0x14
 708:	8d 89       	ldd	r24, Y+21	; 0x15
 70a:	9e 89       	ldd	r25, Y+22	; 0x16
 70c:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 710:	dc 01       	movw	r26, r24
 712:	cb 01       	movw	r24, r22
 714:	98 8f       	std	Y+24, r25	; 0x18
 716:	8f 8b       	std	Y+23, r24	; 0x17
 718:	8f 89       	ldd	r24, Y+23	; 0x17
 71a:	98 8d       	ldd	r25, Y+24	; 0x18
 71c:	9c 8f       	std	Y+28, r25	; 0x1c
 71e:	8b 8f       	std	Y+27, r24	; 0x1b
 720:	8b 8d       	ldd	r24, Y+27	; 0x1b
 722:	9c 8d       	ldd	r25, Y+28	; 0x1c
 724:	01 97       	sbiw	r24, 0x01	; 1
 726:	f1 f7       	brne	.-4      	; 0x724 <init_motor_1+0x25c>
 728:	9c 8f       	std	Y+28, r25	; 0x1c
 72a:	8b 8f       	std	Y+27, r24	; 0x1b
    _delay_ms(300);
}
 72c:	6c 96       	adiw	r28, 0x1c	; 28
 72e:	0f b6       	in	r0, 0x3f	; 63
 730:	f8 94       	cli
 732:	de bf       	out	0x3e, r29	; 62
 734:	0f be       	out	0x3f, r0	; 63
 736:	cd bf       	out	0x3d, r28	; 61
 738:	df 91       	pop	r29
 73a:	cf 91       	pop	r28
 73c:	08 95       	ret

0000073e <control_motor_1>:

void control_motor_1( int power )
{
 73e:	0f 93       	push	r16
 740:	1f 93       	push	r17
 742:	cf 93       	push	r28
 744:	df 93       	push	r29
 746:	cd b7       	in	r28, 0x3d	; 61
 748:	de b7       	in	r29, 0x3e	; 62
 74a:	28 97       	sbiw	r28, 0x08	; 8
 74c:	0f b6       	in	r0, 0x3f	; 63
 74e:	f8 94       	cli
 750:	de bf       	out	0x3e, r29	; 62
 752:	0f be       	out	0x3f, r0	; 63
 754:	cd bf       	out	0x3d, r28	; 61
 756:	98 87       	std	Y+8, r25	; 0x08
 758:	8f 83       	std	Y+7, r24	; 0x07
    int CAL = 0;
 75a:	1a 82       	std	Y+2, r1	; 0x02
 75c:	19 82       	std	Y+1, r1	; 0x01
	double temp = 0;
 75e:	1b 82       	std	Y+3, r1	; 0x03
 760:	1c 82       	std	Y+4, r1	; 0x04
 762:	1d 82       	std	Y+5, r1	; 0x05
 764:	1e 82       	std	Y+6, r1	; 0x06

    PORTC |= (1<<DDC1);                                             //Set orange LED to show that there is something happening
 766:	88 e2       	ldi	r24, 0x28	; 40
 768:	90 e0       	ldi	r25, 0x00	; 0
 76a:	28 e2       	ldi	r18, 0x28	; 40
 76c:	30 e0       	ldi	r19, 0x00	; 0
 76e:	f9 01       	movw	r30, r18
 770:	20 81       	ld	r18, Z
 772:	22 60       	ori	r18, 0x02	; 2
 774:	fc 01       	movw	r30, r24
 776:	20 83       	st	Z, r18

    CAL = 0x08FF - 0x01FF;                                          //Calibration Value. If you have Issues with this Parameter please consult Bmarty for a solution
 778:	80 e0       	ldi	r24, 0x00	; 0
 77a:	97 e0       	ldi	r25, 0x07	; 7
 77c:	9a 83       	std	Y+2, r25	; 0x02
 77e:	89 83       	std	Y+1, r24	; 0x01

    //OCR1B = ((CAL/180)*grad) + 0x01FF;                            //Calculate the Value for the Timer based on the given °                                  
    temp = power + 100;
 780:	8f 81       	ldd	r24, Y+7	; 0x07
 782:	98 85       	ldd	r25, Y+8	; 0x08
 784:	8c 59       	subi	r24, 0x9C	; 156
 786:	9f 4f       	sbci	r25, 0xFF	; 255
 788:	09 2e       	mov	r0, r25
 78a:	00 0c       	add	r0, r0
 78c:	aa 0b       	sbc	r26, r26
 78e:	bb 0b       	sbc	r27, r27
 790:	bc 01       	movw	r22, r24
 792:	cd 01       	movw	r24, r26
 794:	0e 94 42 05 	call	0xa84	; 0xa84 <__floatsisf>
 798:	dc 01       	movw	r26, r24
 79a:	cb 01       	movw	r24, r22
 79c:	8b 83       	std	Y+3, r24	; 0x03
 79e:	9c 83       	std	Y+4, r25	; 0x04
 7a0:	ad 83       	std	Y+5, r26	; 0x05
 7a2:	be 83       	std	Y+6, r27	; 0x06
	temp = temp * 1024/2;
 7a4:	20 e0       	ldi	r18, 0x00	; 0
 7a6:	30 e0       	ldi	r19, 0x00	; 0
 7a8:	40 e8       	ldi	r20, 0x80	; 128
 7aa:	54 e4       	ldi	r21, 0x44	; 68
 7ac:	6b 81       	ldd	r22, Y+3	; 0x03
 7ae:	7c 81       	ldd	r23, Y+4	; 0x04
 7b0:	8d 81       	ldd	r24, Y+5	; 0x05
 7b2:	9e 81       	ldd	r25, Y+6	; 0x06
 7b4:	0e 94 f7 05 	call	0xbee	; 0xbee <__mulsf3>
 7b8:	dc 01       	movw	r26, r24
 7ba:	cb 01       	movw	r24, r22
 7bc:	20 e0       	ldi	r18, 0x00	; 0
 7be:	30 e0       	ldi	r19, 0x00	; 0
 7c0:	40 e0       	ldi	r20, 0x00	; 0
 7c2:	50 e4       	ldi	r21, 0x40	; 64
 7c4:	bc 01       	movw	r22, r24
 7c6:	cd 01       	movw	r24, r26
 7c8:	0e 94 9f 04 	call	0x93e	; 0x93e <__divsf3>
 7cc:	dc 01       	movw	r26, r24
 7ce:	cb 01       	movw	r24, r22
 7d0:	8b 83       	std	Y+3, r24	; 0x03
 7d2:	9c 83       	std	Y+4, r25	; 0x04
 7d4:	ad 83       	std	Y+5, r26	; 0x05
 7d6:	be 83       	std	Y+6, r27	; 0x06
	temp = temp/100;
 7d8:	20 e0       	ldi	r18, 0x00	; 0
 7da:	30 e0       	ldi	r19, 0x00	; 0
 7dc:	48 ec       	ldi	r20, 0xC8	; 200
 7de:	52 e4       	ldi	r21, 0x42	; 66
 7e0:	6b 81       	ldd	r22, Y+3	; 0x03
 7e2:	7c 81       	ldd	r23, Y+4	; 0x04
 7e4:	8d 81       	ldd	r24, Y+5	; 0x05
 7e6:	9e 81       	ldd	r25, Y+6	; 0x06
 7e8:	0e 94 9f 04 	call	0x93e	; 0x93e <__divsf3>
 7ec:	dc 01       	movw	r26, r24
 7ee:	cb 01       	movw	r24, r22
 7f0:	8b 83       	std	Y+3, r24	; 0x03
 7f2:	9c 83       	std	Y+4, r25	; 0x04
 7f4:	ad 83       	std	Y+5, r26	; 0x05
 7f6:	be 83       	std	Y+6, r27	; 0x06
	temp = temp + 1024;
 7f8:	20 e0       	ldi	r18, 0x00	; 0
 7fa:	30 e0       	ldi	r19, 0x00	; 0
 7fc:	40 e8       	ldi	r20, 0x80	; 128
 7fe:	54 e4       	ldi	r21, 0x44	; 68
 800:	6b 81       	ldd	r22, Y+3	; 0x03
 802:	7c 81       	ldd	r23, Y+4	; 0x04
 804:	8d 81       	ldd	r24, Y+5	; 0x05
 806:	9e 81       	ldd	r25, Y+6	; 0x06
 808:	0e 94 2e 04 	call	0x85c	; 0x85c <__addsf3>
 80c:	dc 01       	movw	r26, r24
 80e:	cb 01       	movw	r24, r22
 810:	8b 83       	std	Y+3, r24	; 0x03
 812:	9c 83       	std	Y+4, r25	; 0x04
 814:	ad 83       	std	Y+5, r26	; 0x05
 816:	be 83       	std	Y+6, r27	; 0x06
	
	OCR1B = temp;
 818:	0a e8       	ldi	r16, 0x8A	; 138
 81a:	10 e0       	ldi	r17, 0x00	; 0
 81c:	6b 81       	ldd	r22, Y+3	; 0x03
 81e:	7c 81       	ldd	r23, Y+4	; 0x04
 820:	8d 81       	ldd	r24, Y+5	; 0x05
 822:	9e 81       	ldd	r25, Y+6	; 0x06
 824:	0e 94 11 05 	call	0xa22	; 0xa22 <__fixunssfsi>
 828:	dc 01       	movw	r26, r24
 82a:	cb 01       	movw	r24, r22
 82c:	f8 01       	movw	r30, r16
 82e:	91 83       	std	Z+1, r25	; 0x01
 830:	80 83       	st	Z, r24
	
	PORTC &= ~(1<<DDC1);                                            //Turn off LED
 832:	88 e2       	ldi	r24, 0x28	; 40
 834:	90 e0       	ldi	r25, 0x00	; 0
 836:	28 e2       	ldi	r18, 0x28	; 40
 838:	30 e0       	ldi	r19, 0x00	; 0
 83a:	f9 01       	movw	r30, r18
 83c:	20 81       	ld	r18, Z
 83e:	2d 7f       	andi	r18, 0xFD	; 253
 840:	fc 01       	movw	r30, r24
 842:	20 83       	st	Z, r18
 844:	28 96       	adiw	r28, 0x08	; 8
 846:	0f b6       	in	r0, 0x3f	; 63
 848:	f8 94       	cli
 84a:	de bf       	out	0x3e, r29	; 62
 84c:	0f be       	out	0x3f, r0	; 63
 84e:	cd bf       	out	0x3d, r28	; 61
 850:	df 91       	pop	r29
 852:	cf 91       	pop	r28
 854:	1f 91       	pop	r17
 856:	0f 91       	pop	r16
 858:	08 95       	ret

0000085a <__subsf3>:
 85a:	50 58       	subi	r21, 0x80	; 128

0000085c <__addsf3>:
 85c:	bb 27       	eor	r27, r27
 85e:	aa 27       	eor	r26, r26
 860:	0e 94 45 04 	call	0x88a	; 0x88a <__addsf3x>
 864:	0c 94 b8 05 	jmp	0xb70	; 0xb70 <__fp_round>
 868:	0e 94 aa 05 	call	0xb54	; 0xb54 <__fp_pscA>
 86c:	38 f0       	brcs	.+14     	; 0x87c <__addsf3+0x20>
 86e:	0e 94 b1 05 	call	0xb62	; 0xb62 <__fp_pscB>
 872:	20 f0       	brcs	.+8      	; 0x87c <__addsf3+0x20>
 874:	39 f4       	brne	.+14     	; 0x884 <__addsf3+0x28>
 876:	9f 3f       	cpi	r25, 0xFF	; 255
 878:	19 f4       	brne	.+6      	; 0x880 <__addsf3+0x24>
 87a:	26 f4       	brtc	.+8      	; 0x884 <__addsf3+0x28>
 87c:	0c 94 a7 05 	jmp	0xb4e	; 0xb4e <__fp_nan>
 880:	0e f4       	brtc	.+2      	; 0x884 <__addsf3+0x28>
 882:	e0 95       	com	r30
 884:	e7 fb       	bst	r30, 7
 886:	0c 94 a1 05 	jmp	0xb42	; 0xb42 <__fp_inf>

0000088a <__addsf3x>:
 88a:	e9 2f       	mov	r30, r25
 88c:	0e 94 c9 05 	call	0xb92	; 0xb92 <__fp_split3>
 890:	58 f3       	brcs	.-42     	; 0x868 <__addsf3+0xc>
 892:	ba 17       	cp	r27, r26
 894:	62 07       	cpc	r22, r18
 896:	73 07       	cpc	r23, r19
 898:	84 07       	cpc	r24, r20
 89a:	95 07       	cpc	r25, r21
 89c:	20 f0       	brcs	.+8      	; 0x8a6 <__addsf3x+0x1c>
 89e:	79 f4       	brne	.+30     	; 0x8be <__addsf3x+0x34>
 8a0:	a6 f5       	brtc	.+104    	; 0x90a <__stack+0xb>
 8a2:	0c 94 eb 05 	jmp	0xbd6	; 0xbd6 <__fp_zero>
 8a6:	0e f4       	brtc	.+2      	; 0x8aa <__addsf3x+0x20>
 8a8:	e0 95       	com	r30
 8aa:	0b 2e       	mov	r0, r27
 8ac:	ba 2f       	mov	r27, r26
 8ae:	a0 2d       	mov	r26, r0
 8b0:	0b 01       	movw	r0, r22
 8b2:	b9 01       	movw	r22, r18
 8b4:	90 01       	movw	r18, r0
 8b6:	0c 01       	movw	r0, r24
 8b8:	ca 01       	movw	r24, r20
 8ba:	a0 01       	movw	r20, r0
 8bc:	11 24       	eor	r1, r1
 8be:	ff 27       	eor	r31, r31
 8c0:	59 1b       	sub	r21, r25
 8c2:	99 f0       	breq	.+38     	; 0x8ea <__addsf3x+0x60>
 8c4:	59 3f       	cpi	r21, 0xF9	; 249
 8c6:	50 f4       	brcc	.+20     	; 0x8dc <__addsf3x+0x52>
 8c8:	50 3e       	cpi	r21, 0xE0	; 224
 8ca:	68 f1       	brcs	.+90     	; 0x926 <__stack+0x27>
 8cc:	1a 16       	cp	r1, r26
 8ce:	f0 40       	sbci	r31, 0x00	; 0
 8d0:	a2 2f       	mov	r26, r18
 8d2:	23 2f       	mov	r18, r19
 8d4:	34 2f       	mov	r19, r20
 8d6:	44 27       	eor	r20, r20
 8d8:	58 5f       	subi	r21, 0xF8	; 248
 8da:	f3 cf       	rjmp	.-26     	; 0x8c2 <__addsf3x+0x38>
 8dc:	46 95       	lsr	r20
 8de:	37 95       	ror	r19
 8e0:	27 95       	ror	r18
 8e2:	a7 95       	ror	r26
 8e4:	f0 40       	sbci	r31, 0x00	; 0
 8e6:	53 95       	inc	r21
 8e8:	c9 f7       	brne	.-14     	; 0x8dc <__addsf3x+0x52>
 8ea:	7e f4       	brtc	.+30     	; 0x90a <__stack+0xb>
 8ec:	1f 16       	cp	r1, r31
 8ee:	ba 0b       	sbc	r27, r26
 8f0:	62 0b       	sbc	r22, r18
 8f2:	73 0b       	sbc	r23, r19
 8f4:	84 0b       	sbc	r24, r20
 8f6:	ba f0       	brmi	.+46     	; 0x926 <__stack+0x27>
 8f8:	91 50       	subi	r25, 0x01	; 1
 8fa:	a1 f0       	breq	.+40     	; 0x924 <__stack+0x25>
 8fc:	ff 0f       	add	r31, r31
 8fe:	bb 1f       	adc	r27, r27
 900:	66 1f       	adc	r22, r22
 902:	77 1f       	adc	r23, r23
 904:	88 1f       	adc	r24, r24
 906:	c2 f7       	brpl	.-16     	; 0x8f8 <__addsf3x+0x6e>
 908:	0e c0       	rjmp	.+28     	; 0x926 <__stack+0x27>
 90a:	ba 0f       	add	r27, r26
 90c:	62 1f       	adc	r22, r18
 90e:	73 1f       	adc	r23, r19
 910:	84 1f       	adc	r24, r20
 912:	48 f4       	brcc	.+18     	; 0x926 <__stack+0x27>
 914:	87 95       	ror	r24
 916:	77 95       	ror	r23
 918:	67 95       	ror	r22
 91a:	b7 95       	ror	r27
 91c:	f7 95       	ror	r31
 91e:	9e 3f       	cpi	r25, 0xFE	; 254
 920:	08 f0       	brcs	.+2      	; 0x924 <__stack+0x25>
 922:	b0 cf       	rjmp	.-160    	; 0x884 <__addsf3+0x28>
 924:	93 95       	inc	r25
 926:	88 0f       	add	r24, r24
 928:	08 f0       	brcs	.+2      	; 0x92c <__stack+0x2d>
 92a:	99 27       	eor	r25, r25
 92c:	ee 0f       	add	r30, r30
 92e:	97 95       	ror	r25
 930:	87 95       	ror	r24
 932:	08 95       	ret

00000934 <__cmpsf2>:
 934:	0e 94 7d 05 	call	0xafa	; 0xafa <__fp_cmp>
 938:	08 f4       	brcc	.+2      	; 0x93c <__cmpsf2+0x8>
 93a:	81 e0       	ldi	r24, 0x01	; 1
 93c:	08 95       	ret

0000093e <__divsf3>:
 93e:	0e 94 b3 04 	call	0x966	; 0x966 <__divsf3x>
 942:	0c 94 b8 05 	jmp	0xb70	; 0xb70 <__fp_round>
 946:	0e 94 b1 05 	call	0xb62	; 0xb62 <__fp_pscB>
 94a:	58 f0       	brcs	.+22     	; 0x962 <__divsf3+0x24>
 94c:	0e 94 aa 05 	call	0xb54	; 0xb54 <__fp_pscA>
 950:	40 f0       	brcs	.+16     	; 0x962 <__divsf3+0x24>
 952:	29 f4       	brne	.+10     	; 0x95e <__divsf3+0x20>
 954:	5f 3f       	cpi	r21, 0xFF	; 255
 956:	29 f0       	breq	.+10     	; 0x962 <__divsf3+0x24>
 958:	0c 94 a1 05 	jmp	0xb42	; 0xb42 <__fp_inf>
 95c:	51 11       	cpse	r21, r1
 95e:	0c 94 ec 05 	jmp	0xbd8	; 0xbd8 <__fp_szero>
 962:	0c 94 a7 05 	jmp	0xb4e	; 0xb4e <__fp_nan>

00000966 <__divsf3x>:
 966:	0e 94 c9 05 	call	0xb92	; 0xb92 <__fp_split3>
 96a:	68 f3       	brcs	.-38     	; 0x946 <__divsf3+0x8>

0000096c <__divsf3_pse>:
 96c:	99 23       	and	r25, r25
 96e:	b1 f3       	breq	.-20     	; 0x95c <__divsf3+0x1e>
 970:	55 23       	and	r21, r21
 972:	91 f3       	breq	.-28     	; 0x958 <__divsf3+0x1a>
 974:	95 1b       	sub	r25, r21
 976:	55 0b       	sbc	r21, r21
 978:	bb 27       	eor	r27, r27
 97a:	aa 27       	eor	r26, r26
 97c:	62 17       	cp	r22, r18
 97e:	73 07       	cpc	r23, r19
 980:	84 07       	cpc	r24, r20
 982:	38 f0       	brcs	.+14     	; 0x992 <__divsf3_pse+0x26>
 984:	9f 5f       	subi	r25, 0xFF	; 255
 986:	5f 4f       	sbci	r21, 0xFF	; 255
 988:	22 0f       	add	r18, r18
 98a:	33 1f       	adc	r19, r19
 98c:	44 1f       	adc	r20, r20
 98e:	aa 1f       	adc	r26, r26
 990:	a9 f3       	breq	.-22     	; 0x97c <__divsf3_pse+0x10>
 992:	35 d0       	rcall	.+106    	; 0x9fe <__divsf3_pse+0x92>
 994:	0e 2e       	mov	r0, r30
 996:	3a f0       	brmi	.+14     	; 0x9a6 <__divsf3_pse+0x3a>
 998:	e0 e8       	ldi	r30, 0x80	; 128
 99a:	32 d0       	rcall	.+100    	; 0xa00 <__divsf3_pse+0x94>
 99c:	91 50       	subi	r25, 0x01	; 1
 99e:	50 40       	sbci	r21, 0x00	; 0
 9a0:	e6 95       	lsr	r30
 9a2:	00 1c       	adc	r0, r0
 9a4:	ca f7       	brpl	.-14     	; 0x998 <__divsf3_pse+0x2c>
 9a6:	2b d0       	rcall	.+86     	; 0x9fe <__divsf3_pse+0x92>
 9a8:	fe 2f       	mov	r31, r30
 9aa:	29 d0       	rcall	.+82     	; 0x9fe <__divsf3_pse+0x92>
 9ac:	66 0f       	add	r22, r22
 9ae:	77 1f       	adc	r23, r23
 9b0:	88 1f       	adc	r24, r24
 9b2:	bb 1f       	adc	r27, r27
 9b4:	26 17       	cp	r18, r22
 9b6:	37 07       	cpc	r19, r23
 9b8:	48 07       	cpc	r20, r24
 9ba:	ab 07       	cpc	r26, r27
 9bc:	b0 e8       	ldi	r27, 0x80	; 128
 9be:	09 f0       	breq	.+2      	; 0x9c2 <__divsf3_pse+0x56>
 9c0:	bb 0b       	sbc	r27, r27
 9c2:	80 2d       	mov	r24, r0
 9c4:	bf 01       	movw	r22, r30
 9c6:	ff 27       	eor	r31, r31
 9c8:	93 58       	subi	r25, 0x83	; 131
 9ca:	5f 4f       	sbci	r21, 0xFF	; 255
 9cc:	3a f0       	brmi	.+14     	; 0x9dc <__divsf3_pse+0x70>
 9ce:	9e 3f       	cpi	r25, 0xFE	; 254
 9d0:	51 05       	cpc	r21, r1
 9d2:	78 f0       	brcs	.+30     	; 0x9f2 <__divsf3_pse+0x86>
 9d4:	0c 94 a1 05 	jmp	0xb42	; 0xb42 <__fp_inf>
 9d8:	0c 94 ec 05 	jmp	0xbd8	; 0xbd8 <__fp_szero>
 9dc:	5f 3f       	cpi	r21, 0xFF	; 255
 9de:	e4 f3       	brlt	.-8      	; 0x9d8 <__divsf3_pse+0x6c>
 9e0:	98 3e       	cpi	r25, 0xE8	; 232
 9e2:	d4 f3       	brlt	.-12     	; 0x9d8 <__divsf3_pse+0x6c>
 9e4:	86 95       	lsr	r24
 9e6:	77 95       	ror	r23
 9e8:	67 95       	ror	r22
 9ea:	b7 95       	ror	r27
 9ec:	f7 95       	ror	r31
 9ee:	9f 5f       	subi	r25, 0xFF	; 255
 9f0:	c9 f7       	brne	.-14     	; 0x9e4 <__divsf3_pse+0x78>
 9f2:	88 0f       	add	r24, r24
 9f4:	91 1d       	adc	r25, r1
 9f6:	96 95       	lsr	r25
 9f8:	87 95       	ror	r24
 9fa:	97 f9       	bld	r25, 7
 9fc:	08 95       	ret
 9fe:	e1 e0       	ldi	r30, 0x01	; 1
 a00:	66 0f       	add	r22, r22
 a02:	77 1f       	adc	r23, r23
 a04:	88 1f       	adc	r24, r24
 a06:	bb 1f       	adc	r27, r27
 a08:	62 17       	cp	r22, r18
 a0a:	73 07       	cpc	r23, r19
 a0c:	84 07       	cpc	r24, r20
 a0e:	ba 07       	cpc	r27, r26
 a10:	20 f0       	brcs	.+8      	; 0xa1a <__divsf3_pse+0xae>
 a12:	62 1b       	sub	r22, r18
 a14:	73 0b       	sbc	r23, r19
 a16:	84 0b       	sbc	r24, r20
 a18:	ba 0b       	sbc	r27, r26
 a1a:	ee 1f       	adc	r30, r30
 a1c:	88 f7       	brcc	.-30     	; 0xa00 <__divsf3_pse+0x94>
 a1e:	e0 95       	com	r30
 a20:	08 95       	ret

00000a22 <__fixunssfsi>:
 a22:	0e 94 d1 05 	call	0xba2	; 0xba2 <__fp_splitA>
 a26:	88 f0       	brcs	.+34     	; 0xa4a <__fixunssfsi+0x28>
 a28:	9f 57       	subi	r25, 0x7F	; 127
 a2a:	98 f0       	brcs	.+38     	; 0xa52 <__fixunssfsi+0x30>
 a2c:	b9 2f       	mov	r27, r25
 a2e:	99 27       	eor	r25, r25
 a30:	b7 51       	subi	r27, 0x17	; 23
 a32:	b0 f0       	brcs	.+44     	; 0xa60 <__fixunssfsi+0x3e>
 a34:	e1 f0       	breq	.+56     	; 0xa6e <__fixunssfsi+0x4c>
 a36:	66 0f       	add	r22, r22
 a38:	77 1f       	adc	r23, r23
 a3a:	88 1f       	adc	r24, r24
 a3c:	99 1f       	adc	r25, r25
 a3e:	1a f0       	brmi	.+6      	; 0xa46 <__fixunssfsi+0x24>
 a40:	ba 95       	dec	r27
 a42:	c9 f7       	brne	.-14     	; 0xa36 <__fixunssfsi+0x14>
 a44:	14 c0       	rjmp	.+40     	; 0xa6e <__fixunssfsi+0x4c>
 a46:	b1 30       	cpi	r27, 0x01	; 1
 a48:	91 f0       	breq	.+36     	; 0xa6e <__fixunssfsi+0x4c>
 a4a:	0e 94 eb 05 	call	0xbd6	; 0xbd6 <__fp_zero>
 a4e:	b1 e0       	ldi	r27, 0x01	; 1
 a50:	08 95       	ret
 a52:	0c 94 eb 05 	jmp	0xbd6	; 0xbd6 <__fp_zero>
 a56:	67 2f       	mov	r22, r23
 a58:	78 2f       	mov	r23, r24
 a5a:	88 27       	eor	r24, r24
 a5c:	b8 5f       	subi	r27, 0xF8	; 248
 a5e:	39 f0       	breq	.+14     	; 0xa6e <__fixunssfsi+0x4c>
 a60:	b9 3f       	cpi	r27, 0xF9	; 249
 a62:	cc f3       	brlt	.-14     	; 0xa56 <__fixunssfsi+0x34>
 a64:	86 95       	lsr	r24
 a66:	77 95       	ror	r23
 a68:	67 95       	ror	r22
 a6a:	b3 95       	inc	r27
 a6c:	d9 f7       	brne	.-10     	; 0xa64 <__fixunssfsi+0x42>
 a6e:	3e f4       	brtc	.+14     	; 0xa7e <__fixunssfsi+0x5c>
 a70:	90 95       	com	r25
 a72:	80 95       	com	r24
 a74:	70 95       	com	r23
 a76:	61 95       	neg	r22
 a78:	7f 4f       	sbci	r23, 0xFF	; 255
 a7a:	8f 4f       	sbci	r24, 0xFF	; 255
 a7c:	9f 4f       	sbci	r25, 0xFF	; 255
 a7e:	08 95       	ret

00000a80 <__floatunsisf>:
 a80:	e8 94       	clt
 a82:	09 c0       	rjmp	.+18     	; 0xa96 <__floatsisf+0x12>

00000a84 <__floatsisf>:
 a84:	97 fb       	bst	r25, 7
 a86:	3e f4       	brtc	.+14     	; 0xa96 <__floatsisf+0x12>
 a88:	90 95       	com	r25
 a8a:	80 95       	com	r24
 a8c:	70 95       	com	r23
 a8e:	61 95       	neg	r22
 a90:	7f 4f       	sbci	r23, 0xFF	; 255
 a92:	8f 4f       	sbci	r24, 0xFF	; 255
 a94:	9f 4f       	sbci	r25, 0xFF	; 255
 a96:	99 23       	and	r25, r25
 a98:	a9 f0       	breq	.+42     	; 0xac4 <__floatsisf+0x40>
 a9a:	f9 2f       	mov	r31, r25
 a9c:	96 e9       	ldi	r25, 0x96	; 150
 a9e:	bb 27       	eor	r27, r27
 aa0:	93 95       	inc	r25
 aa2:	f6 95       	lsr	r31
 aa4:	87 95       	ror	r24
 aa6:	77 95       	ror	r23
 aa8:	67 95       	ror	r22
 aaa:	b7 95       	ror	r27
 aac:	f1 11       	cpse	r31, r1
 aae:	f8 cf       	rjmp	.-16     	; 0xaa0 <__floatsisf+0x1c>
 ab0:	fa f4       	brpl	.+62     	; 0xaf0 <__floatsisf+0x6c>
 ab2:	bb 0f       	add	r27, r27
 ab4:	11 f4       	brne	.+4      	; 0xaba <__floatsisf+0x36>
 ab6:	60 ff       	sbrs	r22, 0
 ab8:	1b c0       	rjmp	.+54     	; 0xaf0 <__floatsisf+0x6c>
 aba:	6f 5f       	subi	r22, 0xFF	; 255
 abc:	7f 4f       	sbci	r23, 0xFF	; 255
 abe:	8f 4f       	sbci	r24, 0xFF	; 255
 ac0:	9f 4f       	sbci	r25, 0xFF	; 255
 ac2:	16 c0       	rjmp	.+44     	; 0xaf0 <__floatsisf+0x6c>
 ac4:	88 23       	and	r24, r24
 ac6:	11 f0       	breq	.+4      	; 0xacc <__floatsisf+0x48>
 ac8:	96 e9       	ldi	r25, 0x96	; 150
 aca:	11 c0       	rjmp	.+34     	; 0xaee <__floatsisf+0x6a>
 acc:	77 23       	and	r23, r23
 ace:	21 f0       	breq	.+8      	; 0xad8 <__floatsisf+0x54>
 ad0:	9e e8       	ldi	r25, 0x8E	; 142
 ad2:	87 2f       	mov	r24, r23
 ad4:	76 2f       	mov	r23, r22
 ad6:	05 c0       	rjmp	.+10     	; 0xae2 <__floatsisf+0x5e>
 ad8:	66 23       	and	r22, r22
 ada:	71 f0       	breq	.+28     	; 0xaf8 <__floatsisf+0x74>
 adc:	96 e8       	ldi	r25, 0x86	; 134
 ade:	86 2f       	mov	r24, r22
 ae0:	70 e0       	ldi	r23, 0x00	; 0
 ae2:	60 e0       	ldi	r22, 0x00	; 0
 ae4:	2a f0       	brmi	.+10     	; 0xaf0 <__floatsisf+0x6c>
 ae6:	9a 95       	dec	r25
 ae8:	66 0f       	add	r22, r22
 aea:	77 1f       	adc	r23, r23
 aec:	88 1f       	adc	r24, r24
 aee:	da f7       	brpl	.-10     	; 0xae6 <__floatsisf+0x62>
 af0:	88 0f       	add	r24, r24
 af2:	96 95       	lsr	r25
 af4:	87 95       	ror	r24
 af6:	97 f9       	bld	r25, 7
 af8:	08 95       	ret

00000afa <__fp_cmp>:
 afa:	99 0f       	add	r25, r25
 afc:	00 08       	sbc	r0, r0
 afe:	55 0f       	add	r21, r21
 b00:	aa 0b       	sbc	r26, r26
 b02:	e0 e8       	ldi	r30, 0x80	; 128
 b04:	fe ef       	ldi	r31, 0xFE	; 254
 b06:	16 16       	cp	r1, r22
 b08:	17 06       	cpc	r1, r23
 b0a:	e8 07       	cpc	r30, r24
 b0c:	f9 07       	cpc	r31, r25
 b0e:	c0 f0       	brcs	.+48     	; 0xb40 <__fp_cmp+0x46>
 b10:	12 16       	cp	r1, r18
 b12:	13 06       	cpc	r1, r19
 b14:	e4 07       	cpc	r30, r20
 b16:	f5 07       	cpc	r31, r21
 b18:	98 f0       	brcs	.+38     	; 0xb40 <__fp_cmp+0x46>
 b1a:	62 1b       	sub	r22, r18
 b1c:	73 0b       	sbc	r23, r19
 b1e:	84 0b       	sbc	r24, r20
 b20:	95 0b       	sbc	r25, r21
 b22:	39 f4       	brne	.+14     	; 0xb32 <__fp_cmp+0x38>
 b24:	0a 26       	eor	r0, r26
 b26:	61 f0       	breq	.+24     	; 0xb40 <__fp_cmp+0x46>
 b28:	23 2b       	or	r18, r19
 b2a:	24 2b       	or	r18, r20
 b2c:	25 2b       	or	r18, r21
 b2e:	21 f4       	brne	.+8      	; 0xb38 <__fp_cmp+0x3e>
 b30:	08 95       	ret
 b32:	0a 26       	eor	r0, r26
 b34:	09 f4       	brne	.+2      	; 0xb38 <__fp_cmp+0x3e>
 b36:	a1 40       	sbci	r26, 0x01	; 1
 b38:	a6 95       	lsr	r26
 b3a:	8f ef       	ldi	r24, 0xFF	; 255
 b3c:	81 1d       	adc	r24, r1
 b3e:	81 1d       	adc	r24, r1
 b40:	08 95       	ret

00000b42 <__fp_inf>:
 b42:	97 f9       	bld	r25, 7
 b44:	9f 67       	ori	r25, 0x7F	; 127
 b46:	80 e8       	ldi	r24, 0x80	; 128
 b48:	70 e0       	ldi	r23, 0x00	; 0
 b4a:	60 e0       	ldi	r22, 0x00	; 0
 b4c:	08 95       	ret

00000b4e <__fp_nan>:
 b4e:	9f ef       	ldi	r25, 0xFF	; 255
 b50:	80 ec       	ldi	r24, 0xC0	; 192
 b52:	08 95       	ret

00000b54 <__fp_pscA>:
 b54:	00 24       	eor	r0, r0
 b56:	0a 94       	dec	r0
 b58:	16 16       	cp	r1, r22
 b5a:	17 06       	cpc	r1, r23
 b5c:	18 06       	cpc	r1, r24
 b5e:	09 06       	cpc	r0, r25
 b60:	08 95       	ret

00000b62 <__fp_pscB>:
 b62:	00 24       	eor	r0, r0
 b64:	0a 94       	dec	r0
 b66:	12 16       	cp	r1, r18
 b68:	13 06       	cpc	r1, r19
 b6a:	14 06       	cpc	r1, r20
 b6c:	05 06       	cpc	r0, r21
 b6e:	08 95       	ret

00000b70 <__fp_round>:
 b70:	09 2e       	mov	r0, r25
 b72:	03 94       	inc	r0
 b74:	00 0c       	add	r0, r0
 b76:	11 f4       	brne	.+4      	; 0xb7c <__fp_round+0xc>
 b78:	88 23       	and	r24, r24
 b7a:	52 f0       	brmi	.+20     	; 0xb90 <__fp_round+0x20>
 b7c:	bb 0f       	add	r27, r27
 b7e:	40 f4       	brcc	.+16     	; 0xb90 <__fp_round+0x20>
 b80:	bf 2b       	or	r27, r31
 b82:	11 f4       	brne	.+4      	; 0xb88 <__fp_round+0x18>
 b84:	60 ff       	sbrs	r22, 0
 b86:	04 c0       	rjmp	.+8      	; 0xb90 <__fp_round+0x20>
 b88:	6f 5f       	subi	r22, 0xFF	; 255
 b8a:	7f 4f       	sbci	r23, 0xFF	; 255
 b8c:	8f 4f       	sbci	r24, 0xFF	; 255
 b8e:	9f 4f       	sbci	r25, 0xFF	; 255
 b90:	08 95       	ret

00000b92 <__fp_split3>:
 b92:	57 fd       	sbrc	r21, 7
 b94:	90 58       	subi	r25, 0x80	; 128
 b96:	44 0f       	add	r20, r20
 b98:	55 1f       	adc	r21, r21
 b9a:	59 f0       	breq	.+22     	; 0xbb2 <__fp_splitA+0x10>
 b9c:	5f 3f       	cpi	r21, 0xFF	; 255
 b9e:	71 f0       	breq	.+28     	; 0xbbc <__fp_splitA+0x1a>
 ba0:	47 95       	ror	r20

00000ba2 <__fp_splitA>:
 ba2:	88 0f       	add	r24, r24
 ba4:	97 fb       	bst	r25, 7
 ba6:	99 1f       	adc	r25, r25
 ba8:	61 f0       	breq	.+24     	; 0xbc2 <__fp_splitA+0x20>
 baa:	9f 3f       	cpi	r25, 0xFF	; 255
 bac:	79 f0       	breq	.+30     	; 0xbcc <__fp_splitA+0x2a>
 bae:	87 95       	ror	r24
 bb0:	08 95       	ret
 bb2:	12 16       	cp	r1, r18
 bb4:	13 06       	cpc	r1, r19
 bb6:	14 06       	cpc	r1, r20
 bb8:	55 1f       	adc	r21, r21
 bba:	f2 cf       	rjmp	.-28     	; 0xba0 <__fp_split3+0xe>
 bbc:	46 95       	lsr	r20
 bbe:	f1 df       	rcall	.-30     	; 0xba2 <__fp_splitA>
 bc0:	08 c0       	rjmp	.+16     	; 0xbd2 <__fp_splitA+0x30>
 bc2:	16 16       	cp	r1, r22
 bc4:	17 06       	cpc	r1, r23
 bc6:	18 06       	cpc	r1, r24
 bc8:	99 1f       	adc	r25, r25
 bca:	f1 cf       	rjmp	.-30     	; 0xbae <__fp_splitA+0xc>
 bcc:	86 95       	lsr	r24
 bce:	71 05       	cpc	r23, r1
 bd0:	61 05       	cpc	r22, r1
 bd2:	08 94       	sec
 bd4:	08 95       	ret

00000bd6 <__fp_zero>:
 bd6:	e8 94       	clt

00000bd8 <__fp_szero>:
 bd8:	bb 27       	eor	r27, r27
 bda:	66 27       	eor	r22, r22
 bdc:	77 27       	eor	r23, r23
 bde:	cb 01       	movw	r24, r22
 be0:	97 f9       	bld	r25, 7
 be2:	08 95       	ret

00000be4 <__gesf2>:
 be4:	0e 94 7d 05 	call	0xafa	; 0xafa <__fp_cmp>
 be8:	08 f4       	brcc	.+2      	; 0xbec <__gesf2+0x8>
 bea:	8f ef       	ldi	r24, 0xFF	; 255
 bec:	08 95       	ret

00000bee <__mulsf3>:
 bee:	0e 94 0a 06 	call	0xc14	; 0xc14 <__mulsf3x>
 bf2:	0c 94 b8 05 	jmp	0xb70	; 0xb70 <__fp_round>
 bf6:	0e 94 aa 05 	call	0xb54	; 0xb54 <__fp_pscA>
 bfa:	38 f0       	brcs	.+14     	; 0xc0a <__mulsf3+0x1c>
 bfc:	0e 94 b1 05 	call	0xb62	; 0xb62 <__fp_pscB>
 c00:	20 f0       	brcs	.+8      	; 0xc0a <__mulsf3+0x1c>
 c02:	95 23       	and	r25, r21
 c04:	11 f0       	breq	.+4      	; 0xc0a <__mulsf3+0x1c>
 c06:	0c 94 a1 05 	jmp	0xb42	; 0xb42 <__fp_inf>
 c0a:	0c 94 a7 05 	jmp	0xb4e	; 0xb4e <__fp_nan>
 c0e:	11 24       	eor	r1, r1
 c10:	0c 94 ec 05 	jmp	0xbd8	; 0xbd8 <__fp_szero>

00000c14 <__mulsf3x>:
 c14:	0e 94 c9 05 	call	0xb92	; 0xb92 <__fp_split3>
 c18:	70 f3       	brcs	.-36     	; 0xbf6 <__mulsf3+0x8>

00000c1a <__mulsf3_pse>:
 c1a:	95 9f       	mul	r25, r21
 c1c:	c1 f3       	breq	.-16     	; 0xc0e <__mulsf3+0x20>
 c1e:	95 0f       	add	r25, r21
 c20:	50 e0       	ldi	r21, 0x00	; 0
 c22:	55 1f       	adc	r21, r21
 c24:	62 9f       	mul	r22, r18
 c26:	f0 01       	movw	r30, r0
 c28:	72 9f       	mul	r23, r18
 c2a:	bb 27       	eor	r27, r27
 c2c:	f0 0d       	add	r31, r0
 c2e:	b1 1d       	adc	r27, r1
 c30:	63 9f       	mul	r22, r19
 c32:	aa 27       	eor	r26, r26
 c34:	f0 0d       	add	r31, r0
 c36:	b1 1d       	adc	r27, r1
 c38:	aa 1f       	adc	r26, r26
 c3a:	64 9f       	mul	r22, r20
 c3c:	66 27       	eor	r22, r22
 c3e:	b0 0d       	add	r27, r0
 c40:	a1 1d       	adc	r26, r1
 c42:	66 1f       	adc	r22, r22
 c44:	82 9f       	mul	r24, r18
 c46:	22 27       	eor	r18, r18
 c48:	b0 0d       	add	r27, r0
 c4a:	a1 1d       	adc	r26, r1
 c4c:	62 1f       	adc	r22, r18
 c4e:	73 9f       	mul	r23, r19
 c50:	b0 0d       	add	r27, r0
 c52:	a1 1d       	adc	r26, r1
 c54:	62 1f       	adc	r22, r18
 c56:	83 9f       	mul	r24, r19
 c58:	a0 0d       	add	r26, r0
 c5a:	61 1d       	adc	r22, r1
 c5c:	22 1f       	adc	r18, r18
 c5e:	74 9f       	mul	r23, r20
 c60:	33 27       	eor	r19, r19
 c62:	a0 0d       	add	r26, r0
 c64:	61 1d       	adc	r22, r1
 c66:	23 1f       	adc	r18, r19
 c68:	84 9f       	mul	r24, r20
 c6a:	60 0d       	add	r22, r0
 c6c:	21 1d       	adc	r18, r1
 c6e:	82 2f       	mov	r24, r18
 c70:	76 2f       	mov	r23, r22
 c72:	6a 2f       	mov	r22, r26
 c74:	11 24       	eor	r1, r1
 c76:	9f 57       	subi	r25, 0x7F	; 127
 c78:	50 40       	sbci	r21, 0x00	; 0
 c7a:	9a f0       	brmi	.+38     	; 0xca2 <__mulsf3_pse+0x88>
 c7c:	f1 f0       	breq	.+60     	; 0xcba <__mulsf3_pse+0xa0>
 c7e:	88 23       	and	r24, r24
 c80:	4a f0       	brmi	.+18     	; 0xc94 <__mulsf3_pse+0x7a>
 c82:	ee 0f       	add	r30, r30
 c84:	ff 1f       	adc	r31, r31
 c86:	bb 1f       	adc	r27, r27
 c88:	66 1f       	adc	r22, r22
 c8a:	77 1f       	adc	r23, r23
 c8c:	88 1f       	adc	r24, r24
 c8e:	91 50       	subi	r25, 0x01	; 1
 c90:	50 40       	sbci	r21, 0x00	; 0
 c92:	a9 f7       	brne	.-22     	; 0xc7e <__mulsf3_pse+0x64>
 c94:	9e 3f       	cpi	r25, 0xFE	; 254
 c96:	51 05       	cpc	r21, r1
 c98:	80 f0       	brcs	.+32     	; 0xcba <__mulsf3_pse+0xa0>
 c9a:	0c 94 a1 05 	jmp	0xb42	; 0xb42 <__fp_inf>
 c9e:	0c 94 ec 05 	jmp	0xbd8	; 0xbd8 <__fp_szero>
 ca2:	5f 3f       	cpi	r21, 0xFF	; 255
 ca4:	e4 f3       	brlt	.-8      	; 0xc9e <__mulsf3_pse+0x84>
 ca6:	98 3e       	cpi	r25, 0xE8	; 232
 ca8:	d4 f3       	brlt	.-12     	; 0xc9e <__mulsf3_pse+0x84>
 caa:	86 95       	lsr	r24
 cac:	77 95       	ror	r23
 cae:	67 95       	ror	r22
 cb0:	b7 95       	ror	r27
 cb2:	f7 95       	ror	r31
 cb4:	e7 95       	ror	r30
 cb6:	9f 5f       	subi	r25, 0xFF	; 255
 cb8:	c1 f7       	brne	.-16     	; 0xcaa <__mulsf3_pse+0x90>
 cba:	fe 2b       	or	r31, r30
 cbc:	88 0f       	add	r24, r24
 cbe:	91 1d       	adc	r25, r1
 cc0:	96 95       	lsr	r25
 cc2:	87 95       	ror	r24
 cc4:	97 f9       	bld	r25, 7
 cc6:	08 95       	ret

00000cc8 <_exit>:
 cc8:	f8 94       	cli

00000cca <__stop_program>:
 cca:	ff cf       	rjmp	.-2      	; 0xcca <__stop_program>
