TimeQuest Timing Analyzer report for cpu
Tue Sep 03 18:41:59 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Progagation Delay
 71. Minimum Progagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cpu                                                                ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX22CF19C6                                                     ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 190.59 MHz ; 190.59 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.247 ; -277.832           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -169.568                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.247 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.011      ; 5.253      ;
; -4.201 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.011      ; 5.207      ;
; -4.129 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.011      ; 5.135      ;
; -4.032 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.011      ; 5.038      ;
; -3.948 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.346     ; 4.597      ;
; -3.891 ; register_stack:u_register_stack|out_R2[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.292      ; 5.178      ;
; -3.836 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.011      ; 4.842      ;
; -3.790 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[6] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.438      ;
; -3.769 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.293      ; 5.057      ;
; -3.765 ; register_stack:u_register_stack|out_R0[4]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.043     ; 4.717      ;
; -3.746 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[5]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.761      ;
; -3.725 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.345     ; 4.375      ;
; -3.715 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.345     ; 4.365      ;
; -3.711 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 4.364      ;
; -3.704 ; register_stack:u_register_stack|out_R3[5]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.044     ; 4.655      ;
; -3.689 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.346     ; 4.338      ;
; -3.681 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[4]                        ; clk          ; clk         ; 1.000        ; 0.011      ; 4.687      ;
; -3.675 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[3]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.690      ;
; -3.663 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[1] ; clk          ; clk         ; 1.000        ; -0.345     ; 4.313      ;
; -3.657 ; register_stack:u_register_stack|out_R3[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.044     ; 4.608      ;
; -3.645 ; register_stack:u_register_stack|out_R0[2]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.043     ; 4.597      ;
; -3.630 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[2] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.278      ;
; -3.627 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R3[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.599      ;
; -3.624 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[6]          ; clk          ; clk         ; 1.000        ; -0.021     ; 4.598      ;
; -3.616 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[4] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.264      ;
; -3.615 ; register_stack:u_register_stack|out_R3[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.292      ; 4.902      ;
; -3.612 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 4.265      ;
; -3.610 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.011      ; 4.616      ;
; -3.602 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 4.255      ;
; -3.564 ; register_stack:u_register_stack|out_R2[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.293      ; 4.852      ;
; -3.563 ; register_stack:u_register_stack|out_R3[7]                                                        ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.402     ; 4.156      ;
; -3.559 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.011      ; 4.565      ;
; -3.559 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 4.212      ;
; -3.545 ; register_stack:u_register_stack|out_R0[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.292      ; 4.832      ;
; -3.543 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.191      ;
; -3.539 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 4.192      ;
; -3.531 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[6] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.179      ;
; -3.530 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 4.183      ;
; -3.510 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; addr_reg:u_addr_reg|ABUSD[3]              ; clk          ; clk         ; 1.000        ; -0.350     ; 4.155      ;
; -3.502 ; register_stack:u_register_stack|out_R1[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.100     ; 4.397      ;
; -3.494 ; register_stack:u_register_stack|out_R1[4]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.293      ; 4.782      ;
; -3.493 ; register_stack:u_register_stack|out_R1[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.100     ; 4.388      ;
; -3.486 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.011      ; 4.492      ;
; -3.485 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[3]          ; clk          ; clk         ; 1.000        ; -0.348     ; 4.132      ;
; -3.480 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[4]          ; clk          ; clk         ; 1.000        ; -0.021     ; 4.454      ;
; -3.479 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[5] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.127      ;
; -3.478 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[4]                        ; clk          ; clk         ; 1.000        ; 0.011      ; 4.484      ;
; -3.474 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[5] ; clk          ; clk         ; 1.000        ; -0.346     ; 4.123      ;
; -3.473 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[6] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.444      ;
; -3.469 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[5]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.484      ;
; -3.463 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[1] ; clk          ; clk         ; 1.000        ; -0.346     ; 4.112      ;
; -3.449 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[1]          ; clk          ; clk         ; 1.000        ; -0.348     ; 4.096      ;
; -3.443 ; DATA_RAM_B                                                                                       ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 4.371      ;
; -3.438 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[6]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.453      ;
; -3.438 ; register_stack:u_register_stack|out_R0[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.292      ; 4.725      ;
; -3.432 ; register_stack:u_register_stack|out_R2[5]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.293      ; 4.720      ;
; -3.421 ; register_stack:u_register_stack|out_R0[5]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.043     ; 4.373      ;
; -3.405 ; register_stack:u_register_stack|out_R2[0]                                                        ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.336      ;
; -3.405 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]  ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.053      ;
; -3.398 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[3]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.413      ;
; -3.390 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[0]          ; clk          ; clk         ; 1.000        ; -0.348     ; 4.037      ;
; -3.388 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.293      ; 4.676      ;
; -3.385 ; register_stack:u_register_stack|out_R3[5]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; -0.044     ; 4.336      ;
; -3.380 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; PC_counter:u_PC_counter|ABUSI[0]          ; clk          ; clk         ; 1.000        ; -0.348     ; 4.027      ;
; -3.378 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[2] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.026      ;
; -3.377 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R0[1] ; clk          ; clk         ; 1.000        ; -0.345     ; 4.027      ;
; -3.376 ; register_stack:u_register_stack|out_R1[6]                                                        ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.307      ;
; -3.374 ; register_stack:u_register_stack|out_R1[6]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.293      ; 4.662      ;
; -3.372 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[4] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.020      ;
; -3.368 ; register_stack:u_register_stack|out_R0[6]                                                        ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.400     ; 3.963      ;
; -3.368 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R3[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.340      ;
; -3.365 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; PC_counter:u_PC_counter|ABUSI[6]          ; clk          ; clk         ; 1.000        ; -0.021     ; 4.339      ;
; -3.362 ; register_stack:u_register_stack|out_R0[6]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.043     ; 4.314      ;
; -3.354 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[5]          ; clk          ; clk         ; 1.000        ; -0.348     ; 4.001      ;
; -3.350 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[0] ; clk          ; clk         ; 1.000        ; 0.031      ; 4.376      ;
; -3.349 ; register_stack:u_register_stack|out_R2[3]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.292      ; 4.636      ;
; -3.340 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[0] ; clk          ; clk         ; 1.000        ; 0.031      ; 4.366      ;
; -3.326 ; register_stack:u_register_stack|out_R3[7]                                                        ; register_stack:u_register_stack|out_R2[7] ; clk          ; clk         ; 1.000        ; -0.401     ; 3.920      ;
; -3.310 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[2] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.281      ;
; -3.306 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[7] ; clk          ; clk         ; 1.000        ; -0.346     ; 3.955      ;
; -3.305 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 3.958      ;
; -3.303 ; register_stack:u_register_stack|out_R0[3]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.292      ; 4.590      ;
; -3.300 ; register_stack:u_register_stack|out_R1[3]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.100     ; 4.195      ;
; -3.298 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|alu_b[5]                        ; clk          ; clk         ; 1.000        ; 0.302      ; 4.595      ;
; -3.296 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.342     ; 3.949      ;
; -3.293 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[4] ; clk          ; clk         ; 1.000        ; -0.024     ; 4.264      ;
; -3.292 ; register_stack:u_register_stack|out_R2[0]                                                        ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.061     ; 4.226      ;
; -3.290 ; register_stack:u_register_stack|out_R3[5]                                                        ; register_stack:u_register_stack|out_R1[5] ; clk          ; clk         ; 1.000        ; -0.402     ; 3.883      ;
; -3.289 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[2]          ; clk          ; clk         ; 1.000        ; -0.021     ; 4.263      ;
; -3.288 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[1] ; clk          ; clk         ; 1.000        ; 0.031      ; 4.314      ;
; -3.285 ; register_stack:u_register_stack|out_R3[5]                                                        ; register_stack:u_register_stack|out_R2[5] ; clk          ; clk         ; 1.000        ; -0.401     ; 3.879      ;
; -3.282 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.347     ; 3.930      ;
; -3.281 ; register_stack:u_register_stack|out_R2[7]                                                        ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 4.211      ;
; -3.263 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.060     ; 4.198      ;
; -3.261 ; register_stack:u_register_stack|out_R3[7]                                                        ; PC_counter:u_PC_counter|ABUSI[7]          ; clk          ; clk         ; 1.000        ; -0.403     ; 3.853      ;
; -3.252 ; register_stack:u_register_stack|out_R0[2]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; -0.043     ; 4.204      ;
; -3.249 ; register_stack:u_register_stack|out_R2[0]                                                        ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.061     ; 4.183      ;
; -3.246 ; register_stack:u_register_stack|out_R0[4]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; -0.043     ; 4.198      ;
; -3.241 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[7]          ; clk          ; clk         ; 1.000        ; -0.348     ; 3.888      ;
; -3.239 ; register_stack:u_register_stack|out_R3[7]                                                        ; register_stack:u_register_stack|out_R0[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.155      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                        ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|count                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; state_big.START                     ; state_big.START                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.373 ; p_test:u_p_test|output_micro_op[25] ; DATA_RAM_IN_WD                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.594      ;
; 0.408 ; state_big.START                     ; PROGREM_RD                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.629      ;
; 0.409 ; state_big.START                     ; sub                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.630      ;
; 0.411 ; state_big.START                     ; LDPC                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.632      ;
; 0.428 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.648      ;
; 0.434 ; PROGREM_RD                          ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_re_reg                   ; clk          ; clk         ; 0.000        ; 0.383      ; 1.004      ;
; 0.476 ; p_test:u_p_test|output_micro_op[0]  ; micro_addr[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.697      ;
; 0.479 ; p_test:u_p_test|output_micro_op[13] ; dec                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.700      ;
; 0.480 ; p_test:u_p_test|output_micro_op[22] ; LOAD                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.700      ;
; 0.481 ; p_test:u_p_test|output_micro_op[14] ; inc                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.701      ;
; 0.481 ; p_test:u_p_test|output_micro_op[1]  ; micro_addr[1]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.701      ;
; 0.482 ; p_test:u_p_test|output_micro_op[3]  ; micro_addr[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.703      ;
; 0.507 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.069      ;
; 0.507 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.069      ;
; 0.508 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.070      ;
; 0.515 ; p_test:u_p_test|output_micro_op[2]  ; micro_addr[2]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.735      ;
; 0.524 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.086      ;
; 0.525 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.745      ;
; 0.525 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.745      ;
; 0.529 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.749      ;
; 0.530 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[17]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.751      ;
; 0.555 ; p_test:u_p_test|output_micro_op[21] ; LDPC                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.776      ;
; 0.557 ; p_test:u_p_test|output_micro_op[18] ; LDAR                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.778      ;
; 0.560 ; p_test:u_p_test|output_micro_op[24] ; DATA_RD                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; PC_counter:u_PC_counter|ABUSI[6]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.796      ;
; 0.562 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.797      ;
; 0.562 ; PC_counter:u_PC_counter|ABUSI[4]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.797      ;
; 0.566 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[21]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.787      ;
; 0.573 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.574 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; PC_counter:u_PC_counter|ABUSI[7]    ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.795      ;
; 0.582 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[9]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.065      ; 0.804      ;
; 0.585 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.806      ;
; 0.595 ; addr_reg:u_addr_reg|ABUSD[7]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.169      ;
; 0.612 ; p_test:u_p_test|output_micro_op[20] ; PROGREM_RD                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.833      ;
; 0.613 ; state_big.START                     ; ALU_B                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.838      ;
; 0.619 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.181      ;
; 0.620 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.182      ;
; 0.625 ; p_test:u_p_test|output_micro_op[15] ; sub                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.846      ;
; 0.636 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.198      ;
; 0.652 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.406      ; 1.215      ;
; 0.656 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.877      ;
; 0.666 ; ALU:u_ALU|alu_b[2]                  ; ALU:u_ALU|alu_b[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.887      ;
; 0.696 ; p_test:u_p_test|output_micro_op[4]  ; micro_addr[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.918      ;
; 0.704 ; state_big.START                     ; DATA_RAM_IN_WD                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.925      ;
; 0.717 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 0.939      ;
; 0.728 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[22]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.948      ;
; 0.731 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.293      ;
; 0.732 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.953      ;
; 0.739 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.960      ;
; 0.748 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.405      ; 1.310      ;
; 0.757 ; addr_reg:u_addr_reg|ABUSD[5]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.331      ;
; 0.764 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.406      ; 1.327      ;
; 0.770 ; ALU:u_ALU|alu_b[6]                  ; ALU:u_ALU|alu_b[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.006      ;
; 0.778 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.000      ;
; 0.780 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.000      ;
; 0.788 ; PC_counter:u_PC_counter|ABUSI[5]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.381      ; 1.356      ;
; 0.789 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.011      ;
; 0.792 ; state_big.START                     ; micro_addr[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.013      ;
; 0.795 ; state_big.START                     ; micro_addr[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.016      ;
; 0.806 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.041      ;
; 0.806 ; PC_counter:u_PC_counter|ABUSI[1]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.381      ; 1.374      ;
; 0.812 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[15]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.047      ;
; 0.812 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.048      ;
; 0.814 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.049      ;
; 0.818 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.038      ;
; 0.825 ; DATA_RD                             ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_re_reg       ; clk          ; clk         ; 0.000        ; 0.402      ; 1.414      ;
; 0.835 ; addr_reg:u_addr_reg|ABUSD[3]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.410      ;
; 0.851 ; ALU:u_ALU|alu_b[1]                  ; ALU:u_ALU|alu_b[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.072      ;
; 0.851 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.086      ;
; 0.851 ; PC_counter:u_PC_counter|ABUSI[4]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.086      ;
; 0.859 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.081      ;
; 0.860 ; ALU:u_ALU|alu_b[7]                  ; ALU:u_ALU|alu_b[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.096      ;
; 0.861 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.083      ;
; 0.863 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.084      ;
; 0.869 ; ALU:u_ALU|alu_b[5]                  ; ALU:u_ALU|alu_b[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.105      ;
; 0.869 ; PC_counter:u_PC_counter|ABUSI[7]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.381      ; 1.437      ;
; 0.876 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.406      ; 1.439      ;
; 0.878 ; ALU:u_ALU|alu_b[4]                  ; ALU:u_ALU|alu_b[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.114      ;
; 0.883 ; state_big.START                     ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.458      ;
; 0.893 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[20]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.114      ;
; 0.898 ; state_big.START                     ; LDAR                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.120      ;
; 0.901 ; state_big.START                     ; micro_addr[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.123      ;
; 0.907 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.127      ;
; 0.907 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.127      ;
; 0.938 ; p_test:u_p_test|output_micro_op[17] ; LDPI                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.942 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.163      ;
; 0.958 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.179      ;
; 0.958 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.179      ;
; 0.959 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.180      ;
; 0.961 ; DATA_RAM_B                          ; addr_reg:u_addr_reg|ABUSD[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.182      ;
; 0.963 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.198      ;
; 0.968 ; p_test:u_p_test|output_micro_op[12] ; ALU_B                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 1.207      ;
; 0.975 ; state_big.START                     ; DATA_RD                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.049      ; 1.181      ;
; 0.975 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.196      ;
; 0.977 ; state_big.START                     ; dec                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.199      ;
; 0.991 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.213      ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[0]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[12]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[13]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[14]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[15]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[1]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[2]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[3]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[4]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[5]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[6]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_re_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ADDR_B                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|ZF                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_B                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RAM_B                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RAM_IN_WD                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RD                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDAR                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDPC                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDPI                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LOAD                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|count                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGREM_RD                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RG_B                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dec                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inc                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[10]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[15]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[17]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[20]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[21]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[22]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[24]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[9]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[3]                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; 2.580 ; 3.100 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; 2.154 ; 2.651 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; 2.080 ; 2.561 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; 1.951 ; 2.402 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; 2.580 ; 3.100 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; 2.307 ; 2.833 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; 2.291 ; 2.821 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; 2.049 ; 2.552 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; 2.122 ; 2.638 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; 4.340 ; 4.873 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; 4.323 ; 4.872 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; 4.152 ; 4.635 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; 3.577 ; 4.049 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; 4.045 ; 4.602 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; 3.368 ; 3.853 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; 4.340 ; 4.873 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; 3.545 ; 4.004 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; 4.296 ; 4.797 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; 2.091 ; 2.442 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; 3.314 ; 3.808 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; 1.098 ; 1.567 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; 1.627 ; 2.121 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; 1.359 ; 1.826 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; 1.138 ; 1.595 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; 1.080 ; 1.543 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; 1.338 ; 1.806 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; 1.773 ; 2.270 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; 1.510 ; 1.989 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; 1.821 ; 2.325 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; 1.354 ; 1.830 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; 1.815 ; 2.299 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; 1.580 ; 2.073 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; 3.314 ; 3.808 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; 2.427 ; 2.855 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; 2.492 ; 2.952 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; 2.970 ; 3.438 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; 2.478 ; 2.976 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; 2.146 ; 2.600 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; 2.093 ; 2.590 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; 2.046 ; 2.508 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; 2.231 ; 2.720 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; 2.460 ; 2.937 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; 2.012 ; 2.471 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; 2.032 ; 2.503 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; 2.478 ; 2.976 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; 2.018 ; 2.390 ; Rise       ; clk             ;
+--------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; -1.541 ; -1.978 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; -1.736 ; -2.217 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; -1.661 ; -2.129 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; -1.541 ; -1.978 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; -2.116 ; -2.601 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; -1.877 ; -2.390 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; -1.861 ; -2.377 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; -1.630 ; -2.121 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; -1.651 ; -2.137 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; -1.983 ; -2.393 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; -3.136 ; -3.678 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; -2.553 ; -3.028 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; -2.083 ; -2.523 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; -2.637 ; -3.177 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; -2.036 ; -2.500 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; -2.905 ; -3.400 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; -1.983 ; -2.393 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; -2.723 ; -3.194 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; -1.658 ; -2.000 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; -0.704 ; -1.155 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; -0.721 ; -1.178 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; -1.233 ; -1.711 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; -0.976 ; -1.428 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; -0.759 ; -1.204 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; -0.704 ; -1.155 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; -0.955 ; -1.407 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; -1.374 ; -1.855 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; -1.120 ; -1.584 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; -1.420 ; -1.907 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; -0.968 ; -1.431 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; -1.414 ; -1.882 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; -1.187 ; -1.664 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; -1.407 ; -1.922 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; -0.827 ; -1.258 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; -0.784 ; -1.204 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; -1.011 ; -1.469 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; -1.600 ; -2.045 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; -1.730 ; -2.169 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; -1.672 ; -2.159 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; -1.630 ; -2.079 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; -1.812 ; -2.285 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; -2.026 ; -2.490 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; -1.600 ; -2.045 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; -1.615 ; -2.075 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; -2.049 ; -2.530 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; -1.589 ; -1.951 ; Rise       ; clk             ;
+--------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 10.143 ; 10.130 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 9.529  ; 9.423  ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 9.578  ; 9.455  ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 9.571  ; 9.433  ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 9.106  ; 8.979  ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 10.143 ; 10.130 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 9.022  ; 8.959  ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 9.487  ; 9.356  ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 8.928  ; 8.862  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 7.267 ; 7.154 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 7.848 ; 7.710 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 7.445 ; 7.419 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 7.267 ; 7.233 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 7.290 ; 7.159 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 7.547 ; 7.514 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 7.416 ; 7.262 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 7.324 ; 7.154 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 7.431 ; 7.285 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 9.148 ;    ;    ; 9.556 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 9.058 ;    ;    ; 9.413 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 8.508 ;    ;    ; 8.838 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 8.634 ;    ;    ; 9.057 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 8.933 ;    ;    ; 9.353 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 8.931 ;    ;    ; 9.339 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 8.076 ;    ;    ; 8.398 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 8.717 ;    ;    ; 9.082 ;
+---------------------+----------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 8.772 ;    ;    ; 9.167 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 8.683 ;    ;    ; 9.031 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 8.222 ;    ;    ; 8.538 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 8.276 ;    ;    ; 8.688 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 8.656 ;    ;    ; 9.063 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 8.580 ;    ;    ; 8.954 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 7.754 ;    ;    ; 8.045 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 8.420 ;    ;    ; 8.772 ;
+---------------------+----------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 8.296 ; 8.139 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 8.382 ; 8.225 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 8.296 ; 8.139 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 8.296 ; 8.139 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 8.382 ; 8.225 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 9.427 ; 9.331 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 8.668 ; 8.511 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 8.575 ; 8.427 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 8.668 ; 8.511 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 7.105 ; 6.948 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 7.188 ; 7.031 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 7.105 ; 6.948 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 7.105 ; 6.948 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 7.188 ; 7.031 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 8.222 ; 8.126 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 7.463 ; 7.306 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 7.370 ; 7.222 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 7.463 ; 7.306 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 8.206     ; 8.363     ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 8.306     ; 8.463     ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 8.206     ; 8.363     ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 8.206     ; 8.363     ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 8.306     ; 8.463     ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 9.421     ; 9.517     ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 8.602     ; 8.759     ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 8.518     ; 8.666     ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 8.602     ; 8.759     ; Rise       ; clk             ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 7.004     ; 7.161     ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 7.100     ; 7.257     ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 7.004     ; 7.161     ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 7.004     ; 7.161     ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 7.100     ; 7.257     ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 8.204     ; 8.300     ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 7.384     ; 7.541     ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 7.300     ; 7.448     ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 7.384     ; 7.541     ; Rise       ; clk             ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 213.81 MHz ; 213.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.677 ; -236.918          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -169.568                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.677 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.012      ; 4.684      ;
; -3.640 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.012      ; 4.647      ;
; -3.601 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.012      ; 4.608      ;
; -3.508 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.012      ; 4.515      ;
; -3.476 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.309     ; 4.162      ;
; -3.382 ; register_stack:u_register_stack|out_R2[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.263      ; 4.640      ;
; -3.319 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.012      ; 4.326      ;
; -3.316 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[6] ; clk          ; clk         ; 1.000        ; -0.310     ; 4.001      ;
; -3.268 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.309     ; 3.954      ;
; -3.255 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.265      ; 4.515      ;
; -3.254 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.308     ; 3.941      ;
; -3.250 ; register_stack:u_register_stack|out_R0[4]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.037     ; 4.208      ;
; -3.248 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.308     ; 3.935      ;
; -3.242 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[1] ; clk          ; clk         ; 1.000        ; -0.308     ; 3.929      ;
; -3.234 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.923      ;
; -3.233 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[5]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.248      ;
; -3.188 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[2] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.873      ;
; -3.187 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R3[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 4.163      ;
; -3.187 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[6]          ; clk          ; clk         ; 1.000        ; -0.017     ; 4.165      ;
; -3.186 ; register_stack:u_register_stack|out_R3[5]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.037     ; 4.144      ;
; -3.170 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[3]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.185      ;
; -3.159 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[4]                        ; clk          ; clk         ; 1.000        ; 0.012      ; 4.166      ;
; -3.150 ; register_stack:u_register_stack|out_R0[2]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.037     ; 4.108      ;
; -3.143 ; register_stack:u_register_stack|out_R3[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.037     ; 4.101      ;
; -3.117 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[4] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.802      ;
; -3.114 ; register_stack:u_register_stack|out_R3[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.263      ; 4.372      ;
; -3.109 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.798      ;
; -3.109 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; addr_reg:u_addr_reg|ABUSD[3]              ; clk          ; clk         ; 1.000        ; -0.314     ; 3.790      ;
; -3.108 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[6] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.793      ;
; -3.103 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.792      ;
; -3.102 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.012      ; 4.109      ;
; -3.100 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.012      ; 4.107      ;
; -3.087 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.772      ;
; -3.074 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[3]          ; clk          ; clk         ; 1.000        ; -0.310     ; 3.759      ;
; -3.071 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.760      ;
; -3.070 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.759      ;
; -3.067 ; register_stack:u_register_stack|out_R3[7]                                                        ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.359     ; 3.703      ;
; -3.059 ; register_stack:u_register_stack|out_R2[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.264      ; 4.318      ;
; -3.056 ; register_stack:u_register_stack|out_R1[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.091     ; 3.960      ;
; -3.049 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]  ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.738      ;
; -3.043 ; register_stack:u_register_stack|out_R0[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.264      ; 4.302      ;
; -3.040 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[1]          ; clk          ; clk         ; 1.000        ; -0.310     ; 3.725      ;
; -3.033 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[1] ; clk          ; clk         ; 1.000        ; -0.309     ; 3.719      ;
; -3.031 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[6] ; clk          ; clk         ; 1.000        ; -0.020     ; 4.006      ;
; -3.021 ; register_stack:u_register_stack|out_R1[0]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.091     ; 3.925      ;
; -3.017 ; register_stack:u_register_stack|out_R1[4]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.265      ; 4.277      ;
; -3.014 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[5]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 4.029      ;
; -3.010 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[5] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.695      ;
; -3.008 ; DATA_RAM_B                                                                                       ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.944      ;
; -3.003 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[5] ; clk          ; clk         ; 1.000        ; -0.309     ; 3.689      ;
; -2.997 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[4]          ; clk          ; clk         ; 1.000        ; -0.017     ; 3.975      ;
; -2.996 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.012      ; 4.003      ;
; -2.991 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[4]                        ; clk          ; clk         ; 1.000        ; 0.012      ; 3.998      ;
; -2.990 ; register_stack:u_register_stack|out_R2[0]                                                        ; register_stack:u_register_stack|out_R0[0] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.928      ;
; -2.982 ; register_stack:u_register_stack|out_R0[6]                                                        ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.358     ; 3.619      ;
; -2.980 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R0[1] ; clk          ; clk         ; 1.000        ; -0.308     ; 3.667      ;
; -2.979 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R3[6] ; clk          ; clk         ; 1.000        ; -0.019     ; 3.955      ;
; -2.979 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; PC_counter:u_PC_counter|ABUSI[6]          ; clk          ; clk         ; 1.000        ; -0.017     ; 3.957      ;
; -2.969 ; register_stack:u_register_stack|out_R1[6]                                                        ; register_stack:u_register_stack|out_R2[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.908      ;
; -2.969 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[2] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.654      ;
; -2.966 ; register_stack:u_register_stack|out_R0[1]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.264      ; 4.225      ;
; -2.958 ; register_stack:u_register_stack|out_R0[5]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.037     ; 3.916      ;
; -2.953 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[0]          ; clk          ; clk         ; 1.000        ; -0.310     ; 3.638      ;
; -2.951 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; ALU:u_ALU|alu_b[3]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 3.966      ;
; -2.947 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; PC_counter:u_PC_counter|ABUSI[0]          ; clk          ; clk         ; 1.000        ; -0.310     ; 3.632      ;
; -2.943 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; ALU:u_ALU|alu_b[6]                        ; clk          ; clk         ; 1.000        ; 0.020      ; 3.958      ;
; -2.941 ; register_stack:u_register_stack|out_R2[5]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.264      ; 4.200      ;
; -2.938 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]  ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.623      ;
; -2.936 ; register_stack:u_register_stack|out_R0[6]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.037     ; 3.894      ;
; -2.923 ; register_stack:u_register_stack|out_R1[6]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.265      ; 4.183      ;
; -2.920 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; 0.265      ; 4.180      ;
; -2.915 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[0] ; clk          ; clk         ; 1.000        ; 0.032      ; 3.942      ;
; -2.909 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[0] ; clk          ; clk         ; 1.000        ; 0.032      ; 3.936      ;
; -2.902 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R1[1] ; clk          ; clk         ; 1.000        ; 0.032      ; 3.929      ;
; -2.901 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[2] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.876      ;
; -2.899 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[4] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.584      ;
; -2.897 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[5]          ; clk          ; clk         ; 1.000        ; -0.310     ; 3.582      ;
; -2.893 ; register_stack:u_register_stack|out_R3[5]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; -0.037     ; 3.851      ;
; -2.882 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[2]          ; clk          ; clk         ; 1.000        ; -0.017     ; 3.860      ;
; -2.868 ; register_stack:u_register_stack|out_R1[3]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; -0.091     ; 3.772      ;
; -2.865 ; register_stack:u_register_stack|out_R2[3]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.263      ; 4.123      ;
; -2.858 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R2[7] ; clk          ; clk         ; 1.000        ; -0.309     ; 3.544      ;
; -2.857 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.310     ; 3.542      ;
; -2.856 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.545      ;
; -2.855 ; register_stack:u_register_stack|out_R0[3]                                                        ; ALU:u_ALU|ZF                              ; clk          ; clk         ; 1.000        ; 0.264      ; 4.114      ;
; -2.854 ; register_stack:u_register_stack|out_R3[7]                                                        ; register_stack:u_register_stack|out_R2[7] ; clk          ; clk         ; 1.000        ; -0.358     ; 3.491      ;
; -2.853 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]  ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.306     ; 3.542      ;
; -2.850 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; addr_reg:u_addr_reg|ABUSD[3]              ; clk          ; clk         ; 1.000        ; -0.314     ; 3.531      ;
; -2.849 ; register_stack:u_register_stack|out_R2[7]                                                        ; register_stack:u_register_stack|out_R1[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.786      ;
; -2.845 ; register_stack:u_register_stack|out_R2[0]                                                        ; ALU:u_ALU|alu_b[1]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.785      ;
; -2.835 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.053     ; 3.777      ;
; -2.834 ; register_stack:u_register_stack|out_R1[2]                                                        ; ALU:u_ALU|alu_b[5]                        ; clk          ; clk         ; 1.000        ; 0.273      ; 4.102      ;
; -2.834 ; register_stack:u_register_stack|out_R3[5]                                                        ; register_stack:u_register_stack|out_R1[5] ; clk          ; clk         ; 1.000        ; -0.359     ; 3.470      ;
; -2.827 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; register_stack:u_register_stack|out_R0[4] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.802      ;
; -2.827 ; register_stack:u_register_stack|out_R3[5]                                                        ; register_stack:u_register_stack|out_R2[5] ; clk          ; clk         ; 1.000        ; -0.358     ; 3.464      ;
; -2.823 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11] ; register_stack:u_register_stack|out_R0[6] ; clk          ; clk         ; 1.000        ; -0.020     ; 3.798      ;
; -2.822 ; register_stack:u_register_stack|out_R0[6]                                                        ; register_stack:u_register_stack|out_R1[6] ; clk          ; clk         ; 1.000        ; -0.359     ; 3.458      ;
; -2.821 ; register_stack:u_register_stack|out_R2[0]                                                        ; ALU:u_ALU|alu_b[2]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.761      ;
; -2.816 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10] ; PC_counter:u_PC_counter|ABUSI[7]          ; clk          ; clk         ; 1.000        ; -0.310     ; 3.501      ;
; -2.815 ; register_stack:u_register_stack|out_R0[2]                                                        ; ALU:u_ALU|alu_b[7]                        ; clk          ; clk         ; 1.000        ; -0.037     ; 3.773      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|count                                                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; state_big.START                     ; state_big.START                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.338 ; p_test:u_p_test|output_micro_op[25] ; DATA_RAM_IN_WD                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.057      ; 0.539      ;
; 0.370 ; state_big.START                     ; PROGREM_RD                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.571      ;
; 0.371 ; state_big.START                     ; sub                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.572      ;
; 0.374 ; state_big.START                     ; LDPC                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.575      ;
; 0.384 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.584      ;
; 0.392 ; PROGREM_RD                          ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_re_reg                   ; clk          ; clk         ; 0.000        ; 0.344      ; 0.905      ;
; 0.424 ; p_test:u_p_test|output_micro_op[0]  ; micro_addr[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.625      ;
; 0.434 ; p_test:u_p_test|output_micro_op[13] ; dec                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.634      ;
; 0.434 ; p_test:u_p_test|output_micro_op[22] ; LOAD                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.634      ;
; 0.435 ; p_test:u_p_test|output_micro_op[14] ; inc                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.635      ;
; 0.435 ; p_test:u_p_test|output_micro_op[1]  ; micro_addr[1]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.635      ;
; 0.436 ; p_test:u_p_test|output_micro_op[3]  ; micro_addr[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.637      ;
; 0.456 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 0.962      ;
; 0.456 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 0.962      ;
; 0.458 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 0.964      ;
; 0.468 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.668      ;
; 0.469 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.669      ;
; 0.471 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 0.977      ;
; 0.474 ; p_test:u_p_test|output_micro_op[2]  ; micro_addr[2]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.674      ;
; 0.475 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[17]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.675      ;
; 0.480 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.680      ;
; 0.501 ; p_test:u_p_test|output_micro_op[21] ; LDPC                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.702      ;
; 0.503 ; p_test:u_p_test|output_micro_op[18] ; LDAR                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.505 ; p_test:u_p_test|output_micro_op[24] ; DATA_RD                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.056      ; 0.705      ;
; 0.507 ; PC_counter:u_PC_counter|ABUSI[6]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.720      ;
; 0.508 ; PC_counter:u_PC_counter|ABUSI[4]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.721      ;
; 0.508 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.721      ;
; 0.517 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[21]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.518 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.518 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.518 ; PC_counter:u_PC_counter|ABUSI[7]    ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.519 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.529 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[9]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.730      ;
; 0.531 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.731      ;
; 0.552 ; p_test:u_p_test|output_micro_op[20] ; PROGREM_RD                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.752      ;
; 0.552 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 1.058      ;
; 0.554 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 1.060      ;
; 0.561 ; state_big.START                     ; ALU_B                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.766      ;
; 0.562 ; addr_reg:u_addr_reg|ABUSD[7]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.344      ; 1.075      ;
; 0.567 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 1.073      ;
; 0.573 ; p_test:u_p_test|output_micro_op[15] ; sub                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.773      ;
; 0.586 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.786      ;
; 0.594 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.363      ; 1.101      ;
; 0.599 ; ALU:u_ALU|alu_b[2]                  ; ALU:u_ALU|alu_b[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.800      ;
; 0.638 ; p_test:u_p_test|output_micro_op[4]  ; micro_addr[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.839      ;
; 0.646 ; state_big.START                     ; DATA_RAM_IN_WD                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.058      ; 0.848      ;
; 0.650 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 1.156      ;
; 0.658 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.859      ;
; 0.663 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.362      ; 1.169      ;
; 0.664 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[22]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.864      ;
; 0.664 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.864      ;
; 0.665 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.866      ;
; 0.690 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.363      ; 1.197      ;
; 0.692 ; ALU:u_ALU|alu_b[6]                  ; ALU:u_ALU|alu_b[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.907      ;
; 0.707 ; addr_reg:u_addr_reg|ABUSD[5]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.344      ; 1.220      ;
; 0.711 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.911      ;
; 0.713 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.914      ;
; 0.723 ; state_big.START                     ; micro_addr[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.925      ;
; 0.725 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.926      ;
; 0.727 ; state_big.START                     ; micro_addr[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.929      ;
; 0.737 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.951      ;
; 0.738 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.938      ;
; 0.745 ; PC_counter:u_PC_counter|ABUSI[5]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.340      ; 1.254      ;
; 0.745 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[15]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.745 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.959      ;
; 0.754 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.968      ;
; 0.760 ; DATA_RD                             ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_re_reg       ; clk          ; clk         ; 0.000        ; 0.359      ; 1.288      ;
; 0.763 ; PC_counter:u_PC_counter|ABUSI[1]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.340      ; 1.272      ;
; 0.764 ; ALU:u_ALU|alu_b[1]                  ; ALU:u_ALU|alu_b[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.764 ; PC_counter:u_PC_counter|ABUSI[4]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.977      ;
; 0.764 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.977      ;
; 0.770 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.970      ;
; 0.774 ; ALU:u_ALU|alu_b[7]                  ; ALU:u_ALU|alu_b[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.988      ;
; 0.774 ; addr_reg:u_addr_reg|ABUSD[3]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.347      ; 1.290      ;
; 0.782 ; ALU:u_ALU|alu_b[5]                  ; ALU:u_ALU|alu_b[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.997      ;
; 0.783 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.984      ;
; 0.785 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.986      ;
; 0.786 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.363      ; 1.293      ;
; 0.791 ; ALU:u_ALU|alu_b[4]                  ; ALU:u_ALU|alu_b[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.005      ;
; 0.804 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[20]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.005      ;
; 0.817 ; PC_counter:u_PC_counter|ABUSI[7]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.340      ; 1.326      ;
; 0.817 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.017      ;
; 0.822 ; state_big.START                     ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.347      ; 1.338      ;
; 0.823 ; state_big.START                     ; LDAR                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.025      ;
; 0.825 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.025      ;
; 0.826 ; state_big.START                     ; micro_addr[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.058      ; 1.028      ;
; 0.844 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.045      ;
; 0.851 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.051      ;
; 0.851 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.051      ;
; 0.853 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.855 ; p_test:u_p_test|output_micro_op[17] ; LDPI                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.055      ;
; 0.860 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.073      ;
; 0.865 ; DATA_RAM_B                          ; addr_reg:u_addr_reg|ABUSD[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.057      ; 1.066      ;
; 0.866 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.066      ;
; 0.886 ; p_test:u_p_test|output_micro_op[12] ; ALU_B                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 1.103      ;
; 0.888 ; state_big.START                     ; DATA_RD                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.044      ; 1.076      ;
; 0.893 ; state_big.START                     ; dec                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.095      ;
; 0.893 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.094      ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[0]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[12]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[13]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[14]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[15]                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[1]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[2]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[3]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[4]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[5]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[6]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]                                      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_re_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ADDR_B                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|ZF                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_B                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RAM_B                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RAM_IN_WD                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RD                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDAR                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDPC                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDPI                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LOAD                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|count                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGREM_RD                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RG_B                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dec                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inc                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[10]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[15]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[17]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[20]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[21]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[22]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[24]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[9]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[3]                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; 2.289 ; 2.685 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; 1.901 ; 2.275 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; 1.832 ; 2.199 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; 1.715 ; 2.057 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; 2.289 ; 2.685 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; 2.031 ; 2.448 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; 2.016 ; 2.430 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; 1.796 ; 2.200 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; 1.863 ; 2.257 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; 3.875 ; 4.244 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; 3.866 ; 4.234 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; 3.708 ; 4.013 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; 3.183 ; 3.499 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; 3.611 ; 4.003 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; 2.974 ; 3.327 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; 3.875 ; 4.244 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; 3.145 ; 3.450 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; 3.839 ; 4.178 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; 1.831 ; 2.084 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; 2.901 ; 3.317 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; 0.926 ; 1.311 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; 1.422 ; 1.810 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; 1.170 ; 1.546 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; 0.961 ; 1.338 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; 0.913 ; 1.286 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; 1.150 ; 1.525 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; 1.557 ; 1.949 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; 1.310 ; 1.693 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; 1.604 ; 1.987 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; 1.163 ; 1.540 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; 1.591 ; 1.969 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; 1.380 ; 1.763 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; 2.901 ; 3.317 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; 2.104 ; 2.472 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; 2.200 ; 2.523 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; 2.630 ; 2.953 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; 2.202 ; 2.567 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; 1.901 ; 2.230 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; 1.837 ; 2.234 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; 1.807 ; 2.146 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; 1.972 ; 2.333 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; 2.177 ; 2.540 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; 1.768 ; 2.121 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; 1.789 ; 2.144 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; 2.202 ; 2.567 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; 1.763 ; 2.055 ; Rise       ; clk             ;
+--------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; -1.340 ; -1.674 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; -1.518 ; -1.883 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; -1.451 ; -1.809 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; -1.340 ; -1.674 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; -1.864 ; -2.235 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; -1.641 ; -2.048 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; -1.625 ; -2.029 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; -1.415 ; -1.809 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; -1.437 ; -1.807 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; -1.721 ; -2.016 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; -2.795 ; -3.170 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; -2.258 ; -2.581 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; -1.821 ; -2.141 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; -2.325 ; -2.724 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; -1.771 ; -2.121 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; -2.572 ; -2.924 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; -1.721 ; -2.016 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; -2.397 ; -2.747 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; -1.435 ; -1.685 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; -0.569 ; -0.932 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; -0.582 ; -0.957 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; -1.059 ; -1.436 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; -0.817 ; -1.183 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; -0.615 ; -0.981 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; -0.569 ; -0.932 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; -0.797 ; -1.162 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; -1.188 ; -1.570 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; -0.952 ; -1.324 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; -1.234 ; -1.607 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; -0.810 ; -1.176 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; -1.221 ; -1.590 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; -1.017 ; -1.391 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; -1.212 ; -1.629 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; -0.685 ; -1.027 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; -0.645 ; -0.980 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; -0.851 ; -1.219 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; -1.388 ; -1.735 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; -1.517 ; -1.839 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; -1.454 ; -1.842 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; -1.426 ; -1.759 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; -1.586 ; -1.940 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; -1.780 ; -2.135 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; -1.388 ; -1.735 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; -1.409 ; -1.757 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; -1.808 ; -2.163 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; -1.370 ; -1.655 ; Rise       ; clk             ;
+--------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 9.048 ; 9.001 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 8.573 ; 8.396 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 8.645 ; 8.427 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 8.605 ; 8.401 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 8.196 ; 8.008 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 9.048 ; 9.001 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 8.106 ; 7.993 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 8.495 ; 8.323 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 8.022 ; 7.893 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 6.533 ; 6.394 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 7.056 ; 6.897 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 6.697 ; 6.627 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 6.533 ; 6.444 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 6.540 ; 6.403 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 6.712 ; 6.668 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 6.654 ; 6.490 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 6.542 ; 6.394 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 6.674 ; 6.511 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 8.175 ;    ;    ; 8.405 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 8.101 ;    ;    ; 8.269 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 7.590 ;    ;    ; 7.772 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 7.688 ;    ;    ; 7.965 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 7.895 ;    ;    ; 8.202 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 7.969 ;    ;    ; 8.217 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 7.154 ;    ;    ; 7.369 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 7.764 ;    ;    ; 7.994 ;
+---------------------+----------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 7.832 ;    ;    ; 8.060 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 7.765 ;    ;    ; 7.933 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 7.331 ;    ;    ; 7.509 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 7.366 ;    ;    ; 7.639 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 7.648 ;    ;    ; 7.947 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 7.652 ;    ;    ; 7.875 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 6.863 ;    ;    ; 7.058 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 7.497 ;    ;    ; 7.720 ;
+---------------------+----------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 7.481 ; 7.321 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 7.557 ; 7.397 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 7.481 ; 7.321 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 7.481 ; 7.321 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 7.557 ; 7.397 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 8.449 ; 8.363 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 7.820 ; 7.660 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 7.708 ; 7.598 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 7.820 ; 7.660 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 6.385 ; 6.225 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 6.458 ; 6.298 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 6.385 ; 6.225 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 6.385 ; 6.225 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 6.458 ; 6.298 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 7.340 ; 7.254 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 6.711 ; 6.551 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 6.599 ; 6.489 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 6.711 ; 6.551 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 7.301     ; 7.461     ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 7.397     ; 7.557     ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 7.301     ; 7.461     ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 7.301     ; 7.461     ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 7.397     ; 7.557     ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 8.365     ; 8.451     ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 7.662     ; 7.822     ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 7.600     ; 7.710     ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 7.662     ; 7.822     ; Rise       ; clk             ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 6.223     ; 6.383     ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 6.316     ; 6.476     ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 6.223     ; 6.383     ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 6.223     ; 6.383     ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 6.316     ; 6.476     ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 7.273     ; 7.359     ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 6.570     ; 6.730     ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 6.508     ; 6.618     ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 6.570     ; 6.730     ; Rise       ; clk             ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.996 ; -104.003          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -138.189                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.996 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.007     ; 2.976      ;
; -1.966 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.007     ; 2.946      ;
; -1.912 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]             ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.007     ; 2.892      ;
; -1.847 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R2[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.634      ;
; -1.812 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]             ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.007     ; 2.792      ;
; -1.766 ; register_stack:u_register_stack|out_R2[0]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.908      ;
; -1.755 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.541      ;
; -1.753 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[7]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.007     ; 2.733      ;
; -1.737 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[2]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.527      ;
; -1.734 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R0[0]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.521      ;
; -1.726 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R0[0]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.513      ;
; -1.702 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[5]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.002     ; 2.687      ;
; -1.698 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R0[1]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.485      ;
; -1.694 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R2[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.481      ;
; -1.689 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[4]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.007     ; 2.669      ;
; -1.676 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R3[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.027     ; 2.636      ;
; -1.670 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.633      ;
; -1.665 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[2]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.451      ;
; -1.665 ; register_stack:u_register_stack|out_R1[2]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.157      ; 2.809      ;
; -1.661 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[3]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.002     ; 2.646      ;
; -1.658 ; register_stack:u_register_stack|out_R0[4]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.023     ; 2.622      ;
; -1.653 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]             ; ALU:u_ALU|alu_b[7]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.007     ; 2.633      ;
; -1.643 ; register_stack:u_register_stack|out_R3[5]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.024     ; 2.606      ;
; -1.639 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[4]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.425      ;
; -1.637 ; register_stack:u_register_stack|out_R3[0]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.779      ;
; -1.628 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]             ; register_stack:u_register_stack|out_R1[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.414      ;
; -1.614 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.204     ; 2.397      ;
; -1.613 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.399      ;
; -1.613 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[2]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.403      ;
; -1.611 ; register_stack:u_register_stack|out_R3[1]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.024     ; 2.574      ;
; -1.602 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R1[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.388      ;
; -1.600 ; register_stack:u_register_stack|out_R0[2]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.023     ; 2.564      ;
; -1.600 ; register_stack:u_register_stack|out_R3[7]                                                                   ; register_stack:u_register_stack|out_R1[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.218     ; 2.369      ;
; -1.599 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[7]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.007     ; 2.579      ;
; -1.598 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[1]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.388      ;
; -1.596 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]             ; ALU:u_ALU|alu_b[2]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.386      ;
; -1.590 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[1]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.380      ;
; -1.587 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R0[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.028     ; 2.546      ;
; -1.586 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]             ; ALU:u_ALU|alu_b[1]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.376      ;
; -1.585 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R2[1]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.372      ;
; -1.579 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.366      ;
; -1.576 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.539      ;
; -1.573 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[5]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.359      ;
; -1.570 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R2[5]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.357      ;
; -1.569 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[4]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.007     ; 2.549      ;
; -1.564 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.351      ;
; -1.564 ; register_stack:u_register_stack|out_R2[1]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.157      ; 2.708      ;
; -1.553 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]             ; ALU:u_ALU|alu_b[7]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.007     ; 2.533      ;
; -1.548 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; ALU:u_ALU|alu_b[6]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.002     ; 2.533      ;
; -1.548 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[5]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.002     ; 2.533      ;
; -1.548 ; DATA_RAM_B                                                                                                  ; register_stack:u_register_stack|out_R0[0]                                                                                           ; clk          ; clk         ; 1.000        ; -0.040     ; 2.495      ;
; -1.547 ; register_stack:u_register_stack|out_R0[0]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.156      ; 2.690      ;
; -1.536 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[0]                                                                                           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.522      ;
; -1.534 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R0[1]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.321      ;
; -1.532 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R1[2]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.318      ;
; -1.528 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R1[0]                                                                                           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.514      ;
; -1.526 ; register_stack:u_register_stack|out_R2[0]                                                                   ; register_stack:u_register_stack|out_R0[0]                                                                                           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.475      ;
; -1.523 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R3[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.027     ; 2.483      ;
; -1.520 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.307      ;
; -1.517 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.480      ;
; -1.512 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.299      ;
; -1.510 ; register_stack:u_register_stack|out_R3[5]                                                                   ; ALU:u_ALU|alu_b[7]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.024     ; 2.473      ;
; -1.509 ; register_stack:u_register_stack|out_R1[0]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.051     ; 2.445      ;
; -1.509 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R1[4]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.295      ;
; -1.507 ; register_stack:u_register_stack|out_R1[4]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.157      ; 2.651      ;
; -1.507 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[3]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.002     ; 2.492      ;
; -1.499 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R1[1]                                                                                           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.485      ;
; -1.498 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]             ; register_stack:u_register_stack|out_R2[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.285      ;
; -1.494 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R0[2]                                                                                           ; clk          ; clk         ; 1.000        ; -0.028     ; 2.453      ;
; -1.494 ; register_stack:u_register_stack|out_R2[5]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.157      ; 2.638      ;
; -1.488 ; register_stack:u_register_stack|out_R1[6]                                                                   ; register_stack:u_register_stack|out_R2[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.439      ;
; -1.487 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.274      ;
; -1.483 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R2[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.200     ; 2.270      ;
; -1.477 ; register_stack:u_register_stack|out_R0[6]                                                                   ; register_stack:u_register_stack|out_R2[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.216     ; 2.248      ;
; -1.473 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]             ; ALU:u_ALU|alu_b[2]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.263      ;
; -1.472 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.435      ;
; -1.470 ; register_stack:u_register_stack|out_R3[7]                                                                   ; register_stack:u_register_stack|out_R2[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.217     ; 2.240      ;
; -1.467 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R1[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.201     ; 2.253      ;
; -1.466 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R0[4]                                                                                           ; clk          ; clk         ; 1.000        ; -0.028     ; 2.425      ;
; -1.466 ; register_stack:u_register_stack|out_R1[2]                                                                   ; ALU:u_ALU|alu_b[7]                                                                                                                  ; clk          ; clk         ; 1.000        ; 0.157      ; 2.610      ;
; -1.463 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]             ; ALU:u_ALU|alu_b[1]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.197     ; 2.253      ;
; -1.455 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]             ; register_stack:u_register_stack|out_R0[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.028     ; 2.414      ;
; -1.453 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.204     ; 2.236      ;
; -1.450 ; register_stack:u_register_stack|out_R1[2]                                                                   ; ALU:u_ALU|alu_b[2]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.404      ;
; -1.446 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.409      ;
; -1.444 ; register_stack:u_register_stack|out_R1[1]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.051     ; 2.380      ;
; -1.444 ; register_stack:u_register_stack|out_R0[1]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.156      ; 2.587      ;
; -1.441 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]             ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.228      ;
; -1.441 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 2.430      ;
; -1.441 ; register_stack:u_register_stack|out_R2[3]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; 0.155      ; 2.583      ;
; -1.440 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; register_stack:u_register_stack|out_R0[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.028     ; 2.399      ;
; -1.434 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; register_stack:u_register_stack|out_R0[6]                                                                                           ; clk          ; clk         ; 1.000        ; -0.028     ; 2.393      ;
; -1.432 ; register_stack:u_register_stack|out_R0[5]                                                                   ; ALU:u_ALU|ZF                                                                                                                        ; clk          ; clk         ; 1.000        ; -0.023     ; 2.396      ;
; -1.429 ; register_stack:u_register_stack|out_R2[7]                                                                   ; register_stack:u_register_stack|out_R1[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.379      ;
; -1.428 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; ALU:u_ALU|alu_b[6]                                                                                                                  ; clk          ; clk         ; 1.000        ; -0.002     ; 2.413      ;
; -1.427 ; register_stack:u_register_stack|out_R3[7]                                                                   ; register_stack:u_register_stack|out_R0[7]                                                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 2.369      ;
; -1.426 ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                    ; clk          ; clk         ; 1.000        ; -0.200     ; 2.213      ;
; -1.425 ; register_stack:u_register_stack|out_R3[5]                                                                   ; register_stack:u_register_stack|out_R1[5]                                                                                           ; clk          ; clk         ; 1.000        ; -0.218     ; 2.194      ;
; -1.425 ; DATA_RAM_B                                                                                                  ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.044     ; 2.368      ;
; -1.423 ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[3] ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                        ; clk          ; clk         ; 1.000        ; -0.208     ; 2.202      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|count                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; state_big.START                     ; state_big.START                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; p_test:u_p_test|output_micro_op[25] ; DATA_RAM_IN_WD                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.218 ; state_big.START                     ; PROGREM_RD                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; state_big.START                     ; sub                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.220 ; state_big.START                     ; LDPC                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.236 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.356      ;
; 0.239 ; PROGREM_RD                          ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_re_reg                   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.565      ;
; 0.255 ; p_test:u_p_test|output_micro_op[13] ; dec                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; p_test:u_p_test|output_micro_op[0]  ; micro_addr[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; p_test:u_p_test|output_micro_op[22] ; LOAD                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; p_test:u_p_test|output_micro_op[14] ; inc                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; p_test:u_p_test|output_micro_op[3]  ; micro_addr[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; p_test:u_p_test|output_micro_op[1]  ; micro_addr[1]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.264 ; p_test:u_p_test|output_micro_op[2]  ; micro_addr[2]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.383      ;
; 0.274 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.578      ;
; 0.274 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.578      ;
; 0.274 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.578      ;
; 0.283 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.285 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.405      ;
; 0.287 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.591      ;
; 0.293 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[17]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.298 ; p_test:u_p_test|output_micro_op[21] ; LDPC                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[21]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; p_test:u_p_test|output_micro_op[18] ; LDAR                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; p_test:u_p_test|output_micro_op[24] ; DATA_RD                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; addr_reg:u_addr_reg|ABUSD[7]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.628      ;
; 0.302 ; PC_counter:u_PC_counter|ABUSI[6]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.430      ;
; 0.303 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.303 ; PC_counter:u_PC_counter|ABUSI[4]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.307 ; PC_counter:u_PC_counter|ABUSI[7]    ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[9]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.314 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.319 ; p_test:u_p_test|output_micro_op[20] ; PROGREM_RD                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; state_big.START                     ; ALU_B                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.447      ;
; 0.323 ; p_test:u_p_test|output_micro_op[15] ; sub                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.340 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.644      ;
; 0.340 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.644      ;
; 0.346 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.650      ;
; 0.350 ; ALU:u_ALU|alu_b[2]                  ; ALU:u_ALU|alu_b[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.353 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.657      ;
; 0.361 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.369 ; p_test:u_p_test|output_micro_op[4]  ; micro_addr[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.372 ; state_big.START                     ; DATA_RAM_IN_WD                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.386 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[22]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.506      ;
; 0.392 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.394 ; addr_reg:u_addr_reg|ABUSD[5]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.720      ;
; 0.403 ; PC_counter:u_PC_counter|ABUSI[5]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.218      ; 0.725      ;
; 0.405 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.406 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.710      ;
; 0.408 ; ALU:u_ALU|alu_b[6]                  ; ALU:u_ALU|alu_b[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.537      ;
; 0.412 ; PC_counter:u_PC_counter|ABUSI[1]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.218      ; 0.734      ;
; 0.412 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.716      ;
; 0.413 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.418 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.419 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.723      ;
; 0.423 ; state_big.START                     ; micro_addr[0]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.544      ;
; 0.425 ; state_big.START                     ; micro_addr[3]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.546      ;
; 0.425 ; micro_addr[3]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.546      ;
; 0.430 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.562      ;
; 0.435 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.555      ;
; 0.435 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.567      ;
; 0.437 ; micro_addr[2]                       ; p_test:u_p_test|output_micro_op[15]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.569      ;
; 0.442 ; micro_addr[1]                       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.574      ;
; 0.443 ; addr_reg:u_addr_reg|ABUSD[3]        ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.773      ;
; 0.449 ; PC_counter:u_PC_counter|ABUSI[7]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.218      ; 0.771      ;
; 0.456 ; ALU:u_ALU|alu_b[1]                  ; ALU:u_ALU|alu_b[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; ALU:u_ALU|alu_b[7]                  ; ALU:u_ALU|alu_b[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; DATA_RD                             ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_re_reg       ; clk          ; clk         ; 0.000        ; 0.237      ; 0.800      ;
; 0.460 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.464 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.592      ;
; 0.464 ; PC_counter:u_PC_counter|ABUSI[4]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.592      ;
; 0.465 ; ALU:u_ALU|alu_b[5]                  ; ALU:u_ALU|alu_b[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.594      ;
; 0.467 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470 ; state_big.START                     ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.800      ;
; 0.473 ; ALU:u_ALU|alu_b[4]                  ; ALU:u_ALU|alu_b[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.601      ;
; 0.474 ; state_big.START                     ; LDAR                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.595      ;
; 0.477 ; state_big.START                     ; micro_addr[4]                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.478 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.220      ; 0.782      ;
; 0.482 ; micro_addr[4]                       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.602      ;
; 0.483 ; p_test:u_p_test|output_micro_op[17] ; LDPI                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[20]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.507 ; DATA_RAM_B                          ; addr_reg:u_addr_reg|ABUSD[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.511 ; p_test:u_p_test|output_micro_op[12] ; ALU_B                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.051      ; 0.646      ;
; 0.514 ; micro_addr[0]                       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.635      ;
; 0.517 ; PC_counter:u_PC_counter|ABUSI[3]    ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ; clk          ; clk         ; 0.000        ; 0.218      ; 0.839      ;
; 0.518 ; state_big.START                     ; dec                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.520 ; PC_counter:u_PC_counter|ABUSI[5]    ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; PC_counter:u_PC_counter|ABUSI[1]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; PC_counter:u_PC_counter|ABUSI[3]    ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.526 ; PC_counter:u_PC_counter|count       ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.530 ; PC_counter:u_PC_counter|ABUSI[2]    ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.658      ;
; 0.533 ; PC_counter:u_PC_counter|ABUSI[0]    ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ADDR_B                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|ZF                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[3]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[4]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[5]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[6]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:u_ALU|alu_b[7]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_B                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RAM_B                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RAM_IN_WD                                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DATA_RD                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDAR                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDPC                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LDPI                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LOAD                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|ABUSI[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PC_counter:u_PC_counter|count                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[12]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[13]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[14]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[15]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[2]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[3]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[4]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[5]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[6]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_re_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PROGREM_RD                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; RG_B                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[0]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[1]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[2]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[3]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[4]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[5]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[6]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; addr_reg:u_addr_reg|ABUSD[7]                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; dec                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; inc                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[0]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[1]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[2]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[3]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; micro_addr[4]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[0]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[10]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[11]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[12]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[13]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[14]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[15]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[17]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[18]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[1]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[20]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[21]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[22]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[24]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[25]                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[2]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[3]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[4]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p_test:u_p_test|output_micro_op[9]                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; register_stack:u_register_stack|out_R0[3]                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; 1.455 ; 2.151 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; 1.175 ; 1.848 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; 1.157 ; 1.821 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; 1.067 ; 1.710 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; 1.455 ; 2.151 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; 1.288 ; 1.982 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; 1.275 ; 1.963 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; 1.168 ; 1.831 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; 1.171 ; 1.844 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; 2.370 ; 3.105 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; 2.359 ; 3.096 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; 2.246 ; 2.966 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; 1.919 ; 2.596 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; 2.235 ; 2.968 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; 1.809 ; 2.490 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; 2.370 ; 3.105 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; 1.887 ; 2.549 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; 2.322 ; 3.053 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; 1.150 ; 1.701 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; 1.882 ; 2.486 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; 0.626 ; 1.225 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; 0.930 ; 1.566 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; 0.776 ; 1.388 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; 0.649 ; 1.238 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; 0.605 ; 1.198 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; 0.756 ; 1.367 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; 1.027 ; 1.675 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; 0.850 ; 1.477 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; 1.042 ; 1.688 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; 0.765 ; 1.380 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; 1.023 ; 1.672 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; 0.898 ; 1.526 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; 1.882 ; 2.486 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; 1.388 ; 1.912 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; 1.364 ; 2.007 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; 1.628 ; 2.298 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; 1.387 ; 2.070 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; 1.187 ; 1.837 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; 1.181 ; 1.845 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; 1.124 ; 1.784 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; 1.222 ; 1.892 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; 1.363 ; 2.048 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; 1.112 ; 1.745 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; 1.122 ; 1.780 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; 1.387 ; 2.070 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; 1.139 ; 1.713 ; Rise       ; clk             ;
+--------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; -0.824 ; -1.456 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; -0.928 ; -1.589 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; -0.909 ; -1.563 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; -0.824 ; -1.456 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; -1.183 ; -1.857 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; -1.037 ; -1.719 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; -1.024 ; -1.700 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; -0.922 ; -1.575 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; -0.896 ; -1.551 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; -1.044 ; -1.634 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; -1.689 ; -2.398 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; -1.379 ; -2.044 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; -1.108 ; -1.726 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; -1.447 ; -2.139 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; -1.090 ; -1.726 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; -1.586 ; -2.264 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; -1.044 ; -1.634 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; -1.467 ; -2.133 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; -0.891 ; -1.439 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; -0.383 ; -0.967 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; -0.404 ; -0.994 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; -0.695 ; -1.320 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; -0.548 ; -1.149 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; -0.424 ; -1.005 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; -0.383 ; -0.967 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; -0.527 ; -1.128 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; -0.788 ; -1.425 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; -0.619 ; -1.234 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; -0.803 ; -1.438 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; -0.538 ; -1.143 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; -0.785 ; -1.422 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; -0.664 ; -1.281 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; -0.798 ; -1.460 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; -0.451 ; -1.030 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; -0.426 ; -0.997 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; -0.569 ; -1.175 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; -0.871 ; -1.492 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; -0.941 ; -1.580 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; -0.936 ; -1.588 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; -0.881 ; -1.531 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; -0.976 ; -1.633 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; -1.109 ; -1.783 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; -0.871 ; -1.492 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; -0.878 ; -1.526 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; -1.133 ; -1.804 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; -0.883 ; -1.451 ; Rise       ; clk             ;
+--------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 6.006 ; 6.111 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 5.504 ; 5.613 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 5.530 ; 5.648 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 5.544 ; 5.634 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 5.268 ; 5.357 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 6.006 ; 6.111 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 5.229 ; 5.331 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 5.464 ; 5.544 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 5.170 ; 5.281 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 4.575 ; 4.580 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 4.309 ; 4.406 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 4.214 ; 4.330 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 4.264 ; 4.255 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 4.513 ; 4.581 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 4.327 ; 4.320 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 4.243 ; 4.214 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 4.285 ; 4.335 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 5.253 ;    ;    ; 5.973 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 5.204 ;    ;    ; 5.914 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 4.895 ;    ;    ; 5.563 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 5.001 ;    ;    ; 5.709 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 5.281 ;    ;    ; 5.960 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 5.154 ;    ;    ; 5.861 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 4.625 ;    ;    ; 5.244 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 5.013 ;    ;    ; 5.704 ;
+---------------------+----------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 5.035 ;    ;    ; 5.743 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 4.988 ;    ;    ; 5.689 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 4.727 ;    ;    ; 5.384 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 4.792 ;    ;    ; 5.492 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 5.118 ;    ;    ; 5.787 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 4.947 ;    ;    ; 5.632 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 4.435 ;    ;    ; 5.038 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 4.839 ;    ;    ; 5.518 ;
+---------------------+----------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 4.781 ; 4.741 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 4.844 ; 4.804 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 4.781 ; 4.741 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 4.781 ; 4.741 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 4.844 ; 4.804 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 5.577 ; 5.533 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 4.998 ; 4.958 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 4.942 ; 4.897 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 4.998 ; 4.958 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 4.124 ; 4.084 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 4.185 ; 4.145 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 4.124 ; 4.084 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 4.124 ; 4.084 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 4.185 ; 4.145 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 4.912 ; 4.868 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 4.333 ; 4.293 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 4.277 ; 4.232 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 4.333 ; 4.293 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 4.919     ; 4.959     ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 4.998     ; 5.038     ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 4.919     ; 4.959     ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 4.919     ; 4.959     ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 4.998     ; 5.038     ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 5.751     ; 5.795     ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 5.176     ; 5.216     ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 5.115     ; 5.160     ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 5.176     ; 5.216     ; Rise       ; clk             ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 4.200     ; 4.240     ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 4.275     ; 4.315     ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 4.200     ; 4.240     ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 4.200     ; 4.240     ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 4.275     ; 4.315     ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 5.021     ; 5.065     ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 4.446     ; 4.486     ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 4.385     ; 4.430     ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 4.446     ; 4.486     ; Rise       ; clk             ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.247   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.247   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -277.832 ; 0.0   ; 0.0      ; 0.0     ; -169.568            ;
;  clk             ; -277.832 ; 0.000 ; N/A      ; N/A     ; -169.568            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+--------------------------+------------+-------+-------+------------+-----------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------+------------+-------+-------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; 2.580 ; 3.100 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; 2.154 ; 2.651 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; 2.080 ; 2.561 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; 1.951 ; 2.402 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; 2.580 ; 3.100 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; 2.307 ; 2.833 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; 2.291 ; 2.821 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; 2.049 ; 2.552 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; 2.122 ; 2.638 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; 4.340 ; 4.873 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; 4.323 ; 4.872 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; 4.152 ; 4.635 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; 3.577 ; 4.049 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; 4.045 ; 4.602 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; 3.368 ; 3.853 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; 4.340 ; 4.873 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; 3.545 ; 4.004 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; 4.296 ; 4.797 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; 2.091 ; 2.442 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; 3.314 ; 3.808 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; 1.098 ; 1.567 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; 1.627 ; 2.121 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; 1.359 ; 1.826 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; 1.138 ; 1.595 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; 1.080 ; 1.543 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; 1.338 ; 1.806 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; 1.773 ; 2.270 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; 1.510 ; 1.989 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; 1.821 ; 2.325 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; 1.354 ; 1.830 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; 1.815 ; 2.299 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; 1.580 ; 2.073 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; 3.314 ; 3.808 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; 2.427 ; 2.855 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; 2.492 ; 2.952 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; 2.970 ; 3.438 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; 2.478 ; 2.976 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; 2.146 ; 2.600 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; 2.093 ; 2.590 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; 2.046 ; 2.508 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; 2.231 ; 2.720 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; 2.460 ; 2.937 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; 2.012 ; 2.471 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; 2.032 ; 2.503 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; 2.478 ; 2.976 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; 2.018 ; 2.390 ; Rise       ; clk             ;
+--------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+--------------------------+------------+--------+--------+------------+-----------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------------+------------+--------+--------+------------+-----------------+
; DATA_RAM_OUT_ADDR[*]     ; clk        ; -0.824 ; -1.456 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[0]    ; clk        ; -0.928 ; -1.589 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[1]    ; clk        ; -0.909 ; -1.563 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[2]    ; clk        ; -0.824 ; -1.456 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[3]    ; clk        ; -1.183 ; -1.857 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[4]    ; clk        ; -1.037 ; -1.719 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[5]    ; clk        ; -1.024 ; -1.700 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[6]    ; clk        ; -0.922 ; -1.575 ; Rise       ; clk             ;
;  DATA_RAM_OUT_ADDR[7]    ; clk        ; -0.896 ; -1.551 ; Rise       ; clk             ;
; DATA_RAM_OUT_DIN[*]      ; clk        ; -1.044 ; -1.634 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[0]     ; clk        ; -1.689 ; -2.398 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[1]     ; clk        ; -1.379 ; -2.044 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[2]     ; clk        ; -1.108 ; -1.726 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[3]     ; clk        ; -1.447 ; -2.139 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[4]     ; clk        ; -1.090 ; -1.726 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[5]     ; clk        ; -1.586 ; -2.264 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[6]     ; clk        ; -1.044 ; -1.634 ; Rise       ; clk             ;
;  DATA_RAM_OUT_DIN[7]     ; clk        ; -1.467 ; -2.133 ; Rise       ; clk             ;
; DATA_RAM_out_WD          ; clk        ; -0.891 ; -1.439 ; Rise       ; clk             ;
; PROGREM_DIN[*]           ; clk        ; -0.383 ; -0.932 ; Rise       ; clk             ;
;  PROGREM_DIN[0]          ; clk        ; -0.404 ; -0.957 ; Rise       ; clk             ;
;  PROGREM_DIN[1]          ; clk        ; -0.695 ; -1.320 ; Rise       ; clk             ;
;  PROGREM_DIN[2]          ; clk        ; -0.548 ; -1.149 ; Rise       ; clk             ;
;  PROGREM_DIN[3]          ; clk        ; -0.424 ; -0.981 ; Rise       ; clk             ;
;  PROGREM_DIN[4]          ; clk        ; -0.383 ; -0.932 ; Rise       ; clk             ;
;  PROGREM_DIN[5]          ; clk        ; -0.527 ; -1.128 ; Rise       ; clk             ;
;  PROGREM_DIN[6]          ; clk        ; -0.788 ; -1.425 ; Rise       ; clk             ;
;  PROGREM_DIN[7]          ; clk        ; -0.619 ; -1.234 ; Rise       ; clk             ;
;  PROGREM_DIN[8]          ; clk        ; -0.803 ; -1.438 ; Rise       ; clk             ;
;  PROGREM_DIN[9]          ; clk        ; -0.538 ; -1.143 ; Rise       ; clk             ;
;  PROGREM_DIN[10]         ; clk        ; -0.785 ; -1.422 ; Rise       ; clk             ;
;  PROGREM_DIN[11]         ; clk        ; -0.664 ; -1.281 ; Rise       ; clk             ;
;  PROGREM_DIN[12]         ; clk        ; -0.798 ; -1.460 ; Rise       ; clk             ;
;  PROGREM_DIN[13]         ; clk        ; -0.451 ; -1.027 ; Rise       ; clk             ;
;  PROGREM_DIN[14]         ; clk        ; -0.426 ; -0.980 ; Rise       ; clk             ;
;  PROGREM_DIN[15]         ; clk        ; -0.569 ; -1.175 ; Rise       ; clk             ;
; PROGREM_RAM_OUT_ADDR[*]  ; clk        ; -0.871 ; -1.492 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[0] ; clk        ; -0.941 ; -1.580 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[1] ; clk        ; -0.936 ; -1.588 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[2] ; clk        ; -0.881 ; -1.531 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[3] ; clk        ; -0.976 ; -1.633 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[4] ; clk        ; -1.109 ; -1.783 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[5] ; clk        ; -0.871 ; -1.492 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[6] ; clk        ; -0.878 ; -1.526 ; Rise       ; clk             ;
;  PROGREM_RAM_OUT_ADDR[7] ; clk        ; -1.133 ; -1.804 ; Rise       ; clk             ;
; PROGREM_WD               ; clk        ; -0.883 ; -1.451 ; Rise       ; clk             ;
+--------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 10.143 ; 10.130 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 9.529  ; 9.423  ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 9.578  ; 9.455  ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 9.571  ; 9.433  ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 9.106  ; 8.979  ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 10.143 ; 10.130 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 9.022  ; 8.959  ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 9.487  ; 9.356  ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 8.928  ; 8.862  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; out_to_wave[*]  ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  out_to_wave[0] ; clk        ; 4.575 ; 4.580 ; Rise       ; clk             ;
;  out_to_wave[1] ; clk        ; 4.309 ; 4.406 ; Rise       ; clk             ;
;  out_to_wave[2] ; clk        ; 4.214 ; 4.330 ; Rise       ; clk             ;
;  out_to_wave[3] ; clk        ; 4.264 ; 4.255 ; Rise       ; clk             ;
;  out_to_wave[4] ; clk        ; 4.513 ; 4.581 ; Rise       ; clk             ;
;  out_to_wave[5] ; clk        ; 4.327 ; 4.320 ; Rise       ; clk             ;
;  out_to_wave[6] ; clk        ; 4.243 ; 4.214 ; Rise       ; clk             ;
;  out_to_wave[7] ; clk        ; 4.285 ; 4.335 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 9.148 ;    ;    ; 9.556 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 9.058 ;    ;    ; 9.413 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 8.508 ;    ;    ; 8.838 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 8.634 ;    ;    ; 9.057 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 8.933 ;    ;    ; 9.353 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 8.931 ;    ;    ; 9.339 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 8.076 ;    ;    ; 8.398 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 8.717 ;    ;    ; 9.082 ;
+---------------------+----------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+---------------------+----------------+-------+----+----+-------+
; Input Port          ; Output Port    ; RR    ; RF ; FR ; FF    ;
+---------------------+----------------+-------+----+----+-------+
; DATA_RAM_OUT_DIN[0] ; out_to_wave[0] ; 5.035 ;    ;    ; 5.743 ;
; DATA_RAM_OUT_DIN[1] ; out_to_wave[1] ; 4.988 ;    ;    ; 5.689 ;
; DATA_RAM_OUT_DIN[2] ; out_to_wave[2] ; 4.727 ;    ;    ; 5.384 ;
; DATA_RAM_OUT_DIN[3] ; out_to_wave[3] ; 4.792 ;    ;    ; 5.492 ;
; DATA_RAM_OUT_DIN[4] ; out_to_wave[4] ; 5.118 ;    ;    ; 5.787 ;
; DATA_RAM_OUT_DIN[5] ; out_to_wave[5] ; 4.947 ;    ;    ; 5.632 ;
; DATA_RAM_OUT_DIN[6] ; out_to_wave[6] ; 4.435 ;    ;    ; 5.038 ;
; DATA_RAM_OUT_DIN[7] ; out_to_wave[7] ; 4.839 ;    ;    ; 5.518 ;
+---------------------+----------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_to_wave[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_to_wave[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PROGREM_SRAM_out_CS_D   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_SRAM_out_CS_D  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_DIN[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_out_WD         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_RAM_OUT_ADDR[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_WD              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_RAM_OUT_ADDR[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PROGREM_DIN[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_to_wave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; out_to_wave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_to_wave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_to_wave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; out_to_wave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_to_wave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_to_wave[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; out_to_wave[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_to_wave[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_to_wave[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3766     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3766     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 199   ; 199  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 120   ; 120  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Sep 03 18:41:58 2024
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.247      -277.832 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -169.568 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.677      -236.918 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.310         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -169.568 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.996      -104.003 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -138.189 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4733 megabytes
    Info: Processing ended: Tue Sep 03 18:41:59 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


