Fitter report for TMTC_FPGA
Wed Aug 26 09:40:58 2015
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Wed Aug 26 09:40:58 2015          ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; TMTC_FPGA                                      ;
; Top-level Entity Name              ; TMTC_FPGA                                      ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE55F23I7                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 2,434 / 55,856 ( 4 % )                         ;
;     Total combinational functions  ; 1,780 / 55,856 ( 3 % )                         ;
;     Dedicated logic registers      ; 1,775 / 55,856 ( 3 % )                         ;
; Total registers                    ; 1775                                           ;
; Total pins                         ; 104 / 325 ( 32 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 733,184 / 2,396,160 ( 31 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 308 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE55F23I7                          ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths        ; All Paths                             ;
; Enable Beneficial Skew Optimization                                        ; Off                                   ; On                                    ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.16        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  13.6%      ;
;     5-8 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+----------------------+------------------------+
; Pin Name             ; Reason                 ;
+----------------------+------------------------+
; ready                ; Missing drive strength ;
; int                  ; Missing drive strength ;
; sec                  ; Missing drive strength ;
; GF_Tongbu_Pulse      ; Missing drive strength ;
; KC_Tongbu_Pulse      ; Missing drive strength ;
; Gf_Uart_Tx           ; Missing drive strength ;
; TuXiangGenz_Uart_Tx  ; Missing drive strength ;
; KuanShiChang_Uart_Tx ; Missing drive strength ;
; EN_c31_1             ; Missing drive strength ;
; EN_c31_2             ; Missing drive strength ;
; EN_164245            ; Missing drive strength ;
; data_test[15]        ; Missing drive strength ;
; data_test[14]        ; Missing drive strength ;
; data_test[13]        ; Missing drive strength ;
; data_test[12]        ; Missing drive strength ;
; data_test[11]        ; Missing drive strength ;
; data_test[10]        ; Missing drive strength ;
; data_test[9]         ; Missing drive strength ;
; data_test[8]         ; Missing drive strength ;
; data_test[7]         ; Missing drive strength ;
; data_test[6]         ; Missing drive strength ;
; data_test[5]         ; Missing drive strength ;
; data_test[4]         ; Missing drive strength ;
; data_test[3]         ; Missing drive strength ;
; data_test[2]         ; Missing drive strength ;
; data_test[1]         ; Missing drive strength ;
; data_test[0]         ; Missing drive strength ;
; CPCI_Data[31]        ; Missing drive strength ;
; CPCI_Data[30]        ; Missing drive strength ;
; CPCI_Data[29]        ; Missing drive strength ;
; CPCI_Data[28]        ; Missing drive strength ;
; CPCI_Data[27]        ; Missing drive strength ;
; CPCI_Data[26]        ; Missing drive strength ;
; CPCI_Data[25]        ; Missing drive strength ;
; CPCI_Data[24]        ; Missing drive strength ;
; CPCI_Data[23]        ; Missing drive strength ;
; CPCI_Data[22]        ; Missing drive strength ;
; CPCI_Data[21]        ; Missing drive strength ;
; CPCI_Data[20]        ; Missing drive strength ;
; CPCI_Data[19]        ; Missing drive strength ;
; CPCI_Data[18]        ; Missing drive strength ;
; CPCI_Data[17]        ; Missing drive strength ;
; CPCI_Data[16]        ; Missing drive strength ;
; CPCI_Data[15]        ; Missing drive strength ;
; CPCI_Data[14]        ; Missing drive strength ;
; CPCI_Data[13]        ; Missing drive strength ;
; CPCI_Data[12]        ; Missing drive strength ;
; CPCI_Data[11]        ; Missing drive strength ;
; CPCI_Data[10]        ; Missing drive strength ;
; CPCI_Data[9]         ; Missing drive strength ;
; CPCI_Data[8]         ; Missing drive strength ;
; CPCI_Data[7]         ; Missing drive strength ;
; CPCI_Data[6]         ; Missing drive strength ;
; CPCI_Data[5]         ; Missing drive strength ;
; CPCI_Data[4]         ; Missing drive strength ;
; CPCI_Data[3]         ; Missing drive strength ;
; CPCI_Data[2]         ; Missing drive strength ;
; CPCI_Data[1]         ; Missing drive strength ;
; CPCI_Data[0]         ; Missing drive strength ;
+----------------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3951 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3951 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2405    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 178     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1358    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/xxl/TMTC_FPGA/TMTC_FPGA.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 2,434 / 55,856 ( 4 % )       ;
;     -- Combinational with no register       ; 659                          ;
;     -- Register only                        ; 654                          ;
;     -- Combinational with a register        ; 1121                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 687                          ;
;     -- 3 input functions                    ; 391                          ;
;     -- <=2 input functions                  ; 702                          ;
;     -- Register only                        ; 654                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 1215                         ;
;     -- arithmetic mode                      ; 565                          ;
;                                             ;                              ;
; Total registers*                            ; 1,775 / 57,409 ( 3 % )       ;
;     -- Dedicated logic registers            ; 1,775 / 55,856 ( 3 % )       ;
;     -- I/O registers                        ; 0 / 1,553 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 218 / 3,491 ( 6 % )          ;
; User inserted logic elements                ; 0                            ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 104 / 325 ( 32 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
; Global signals                              ; 9                            ;
; M9Ks                                        ; 91 / 260 ( 35 % )            ;
; Total block memory bits                     ; 733,184 / 2,396,160 ( 31 % ) ;
; Total block memory implementation bits      ; 838,656 / 2,396,160 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 308 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%                 ;
; Peak interconnect usage (total/H/V)         ; 14% / 12% / 17%              ;
; Maximum fan-out node                        ; clk~inputclkctrl             ;
; Maximum fan-out                             ; 1394                         ;
; Highest non-global fan-out signal           ; reset~input                  ;
; Highest non-global fan-out                  ; 479                          ;
; Total fan-out                               ; 14529                        ;
; Average fan-out                             ; 3.31                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                  ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ; Low                            ;
;                                             ;                      ;                       ;                                ;                                ;
; Total logic elements                        ; 1372 / 55856 ( 2 % ) ; 113 / 55856 ( < 1 % ) ; 949 / 55856 ( 1 % )            ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 509                  ; 40                    ; 110                            ; 0                              ;
;     -- Register only                        ; 135                  ; 8                     ; 511                            ; 0                              ;
;     -- Combinational with a register        ; 728                  ; 65                    ; 328                            ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 421                  ; 42                    ; 224                            ; 0                              ;
;     -- 3 input functions                    ; 223                  ; 41                    ; 127                            ; 0                              ;
;     -- <=2 input functions                  ; 593                  ; 22                    ; 87                             ; 0                              ;
;     -- Register only                        ; 135                  ; 8                     ; 511                            ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;                                ;
;     -- normal mode                          ; 741                  ; 101                   ; 373                            ; 0                              ;
;     -- arithmetic mode                      ; 496                  ; 4                     ; 65                             ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Total registers                             ; 863                  ; 73                    ; 839                            ; 0                              ;
;     -- Dedicated logic registers            ; 863 / 55856 ( 1 % )  ; 73 / 55856 ( < 1 % )  ; 839 / 55856 ( 1 % )            ; 0 / 55856 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 112 / 3491 ( 3 % )   ; 10 / 3491 ( < 1 % )   ; 99 / 3491 ( 2 % )              ; 0 / 3491 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 104                  ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )       ; 0 / 308 ( 0 % )                ; 0 / 308 ( 0 % )                ;
; Total memory bits                           ; 61440                ; 0                     ; 671744                         ; 0                              ;
; Total RAM block bits                        ; 82944                ; 0                     ; 755712                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 9 / 260 ( 3 % )      ; 0 / 260 ( 0 % )       ; 82 / 260 ( 31 % )              ; 0 / 260 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )      ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;                                ;
; Connections                                 ;                      ;                       ;                                ;                                ;
;     -- Input Connections                    ; 33                   ; 112                   ; 1313                           ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 82                    ; 902                            ; 0                              ;
;     -- Output Connections                   ; 1224                 ; 233                   ; 1                              ; 0                              ;
;     -- Registered Output Connections        ; 32                   ; 232                   ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;                                ;
;     -- Total Connections                    ; 8284                 ; 809                   ; 6950                           ; 5                              ;
;     -- Registered Connections               ; 2174                 ; 627                   ; 4437                           ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; External Connections                        ;                      ;                       ;                                ;                                ;
;     -- Top                                  ; 64                   ; 104                   ; 1089                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 104                  ; 16                    ; 225                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1089                 ; 225                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;                                ;
;     -- Input Ports                          ; 48                   ; 18                    ; 139                            ; 0                              ;
;     -- Output Ports                         ; 49                   ; 36                    ; 92                             ; 0                              ;
;     -- Bidir Ports                          ; 32                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                    ; 4                     ; 37                             ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 26                    ; 1                              ; 0                              ;
;                                             ;                      ;                       ;                                ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 1                     ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 14                    ; 83                             ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CPCI_AD[0]           ; U12   ; 4        ; 52           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[10]          ; V15   ; 4        ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[11]          ; R3    ; 2        ; 0            ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[12]          ; W15   ; 4        ; 64           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[13]          ; P5    ; 2        ; 0            ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[14]          ; U16   ; 4        ; 73           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[15]          ; P3    ; 2        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[16]          ; V16   ; 4        ; 73           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[17]          ; P4    ; 2        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[1]           ; P7    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[2]           ; V13   ; 4        ; 57           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[3]           ; R6    ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[4]           ; W13   ; 4        ; 50           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[5]           ; P6    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[6]           ; V14   ; 4        ; 59           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[7]           ; R5    ; 2        ; 0            ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[8]           ; W14   ; 4        ; 57           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CPCI_AD[9]           ; R4    ; 2        ; 0            ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; Gf_Uart_Rx           ; E1    ; 1        ; 0            ; 40           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KuanShiChang_Uart_Rx ; E7    ; 8        ; 11           ; 53           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TuXiangGenz_Uart_Rx  ; F2    ; 1        ; 0            ; 39           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ads                  ; J3    ; 1        ; 0            ; 33           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; blast                ; H4    ; 1        ; 0            ; 41           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; clk                  ; A12   ; 7        ; 39           ; 53           ; 0            ; 1394                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; lwr                  ; AB10  ; 3        ; 39           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rd_data10[0]         ; V9    ; 3        ; 32           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[10]        ; D17   ; 7        ; 71           ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[1]         ; B8    ; 8        ; 30           ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[2]         ; V11   ; 3        ; 37           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[3]         ; C2    ; 1        ; 0            ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[4]         ; V6    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[5]         ; AB13  ; 4        ; 43           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[6]         ; F16   ; 7        ; 75           ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[7]         ; G9    ; 8        ; 1            ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[8]         ; V5    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data10[9]         ; AB16  ; 4        ; 55           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[0]          ; A13   ; 7        ; 43           ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[1]          ; Y4    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[2]          ; AA14  ; 4        ; 45           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[3]          ; AB15  ; 4        ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[4]          ; U13   ; 4        ; 59           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[5]          ; C19   ; 7        ; 69           ; 53           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[6]          ; F19   ; 6        ; 77           ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; rd_data9[7]          ; G16   ; 7        ; 75           ; 53           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; reset                ; A7    ; 8        ; 30           ; 53           ; 14           ; 479                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; EN_164245            ; D7    ; 8        ; 16           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EN_c31_1             ; E16   ; 7        ; 75           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EN_c31_2             ; E15   ; 7        ; 57           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GF_Tongbu_Pulse      ; A4    ; 8        ; 16           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Gf_Uart_Tx           ; D6    ; 8        ; 11           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; KC_Tongbu_Pulse      ; E10   ; 8        ; 37           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; KuanShiChang_Uart_Tx ; B1    ; 1        ; 0            ; 48           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; TuXiangGenz_Uart_Tx  ; D13   ; 7        ; 48           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; data_test[0]         ; N5    ; 2        ; 0            ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[10]        ; G8    ; 8        ; 14           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[11]        ; B3    ; 8        ; 11           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[12]        ; M6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[13]        ; A3    ; 8        ; 11           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[14]        ; M4    ; 2        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[15]        ; V7    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[1]         ; D8    ; 8        ; 21           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[2]         ; F8    ; 8        ; 14           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[3]         ; U9    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[4]         ; M5    ; 2        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[5]         ; W7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[6]         ; W8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[7]         ; V8    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[8]         ; Y8    ; 3        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_test[9]         ; Y7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; int                  ; L6    ; 2        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; ready                ; H3    ; 1        ; 0            ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; sec                  ; C13   ; 7        ; 48           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                             ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+
; CPCI_Data[0]  ; M3    ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[0]~en (inverted)  ; -                   ;
; CPCI_Data[10] ; U1    ; 2        ; 0            ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[10]~en (inverted) ; -                   ;
; CPCI_Data[11] ; U2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[11]~en (inverted) ; -                   ;
; CPCI_Data[12] ; V1    ; 2        ; 0            ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[12]~en (inverted) ; -                   ;
; CPCI_Data[13] ; V2    ; 2        ; 0            ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[13]~en (inverted) ; -                   ;
; CPCI_Data[14] ; W1    ; 2        ; 0            ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[14]~en (inverted) ; -                   ;
; CPCI_Data[15] ; W2    ; 2        ; 0            ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[15]~en (inverted) ; -                   ;
; CPCI_Data[16] ; Y1    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[16]~en (inverted) ; -                   ;
; CPCI_Data[17] ; Y2    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[17]~en (inverted) ; -                   ;
; CPCI_Data[18] ; AA1   ; 2        ; 0            ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[18]~en (inverted) ; -                   ;
; CPCI_Data[19] ; AA3   ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[19]~en (inverted) ; -                   ;
; CPCI_Data[1]  ; M1    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[1]~en (inverted)  ; -                   ;
; CPCI_Data[20] ; AB3   ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[20]~en (inverted) ; -                   ;
; CPCI_Data[21] ; AA4   ; 3        ; 5            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[21]~en (inverted) ; -                   ;
; CPCI_Data[22] ; AB4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[22]~en (inverted) ; -                   ;
; CPCI_Data[23] ; AA5   ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[23]~en (inverted) ; -                   ;
; CPCI_Data[24] ; AB5   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[24]~en (inverted) ; -                   ;
; CPCI_Data[25] ; AA6   ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[25]~en (inverted) ; -                   ;
; CPCI_Data[26] ; AB6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[26]~en (inverted) ; -                   ;
; CPCI_Data[27] ; AA7   ; 3        ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[27]~en (inverted) ; -                   ;
; CPCI_Data[28] ; AB7   ; 3        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[28]~en (inverted) ; -                   ;
; CPCI_Data[29] ; AA8   ; 3        ; 35           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[29]~en (inverted) ; -                   ;
; CPCI_Data[2]  ; M2    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[2]~en (inverted)  ; -                   ;
; CPCI_Data[30] ; AA9   ; 3        ; 37           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[30]~en (inverted) ; -                   ;
; CPCI_Data[31] ; AA10  ; 3        ; 39           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[31]~en (inverted) ; -                   ;
; CPCI_Data[3]  ; N1    ; 2        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[3]~en (inverted)  ; -                   ;
; CPCI_Data[4]  ; N2    ; 2        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[4]~en (inverted)  ; -                   ;
; CPCI_Data[5]  ; P1    ; 2        ; 0            ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[5]~en (inverted)  ; -                   ;
; CPCI_Data[6]  ; P2    ; 2        ; 0            ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[6]~en (inverted)  ; -                   ;
; CPCI_Data[7]  ; R1    ; 2        ; 0            ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[7]~en (inverted)  ; -                   ;
; CPCI_Data[8]  ; R2    ; 2        ; 0            ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[8]~en (inverted)  ; -                   ;
; CPCI_Data[9]  ; T4    ; 2        ; 0            ; 4            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CPCI_INTERFACE:inst3|CPCI_Data[9]~en (inverted)  ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R16n, nCEO           ; -                        ; rd_data9[6]             ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T26n, PADD7          ; Use as regular IO        ; sec                     ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T26p, PADD8          ; Use as regular IO        ; TuXiangGenz_Uart_Tx     ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T24n, PADD11         ; Use as regular IO        ; rd_data9[0]             ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T17p, DATA3          ; Use as regular IO        ; rd_data10[1]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T16n, PADD18         ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T7n, DATA9           ; Use as regular IO        ; data_test[2]            ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T5n, DATA10          ; Use as regular IO        ; data_test[13]           ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T5p, DATA11          ; Use as regular IO        ; data_test[11]           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 33 ( 33 % ) ; 3.3V          ; --           ;
; 2        ; 33 / 41 ( 80 % ) ; 3.3V          ; --           ;
; 3        ; 26 / 42 ( 62 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 7        ; 10 / 43 ( 23 % ) ; 3.3V          ; --           ;
; 8        ; 13 / 43 ( 30 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; data_test[13]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 372        ; 8        ; GF_Tongbu_Pulse                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 366        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 355        ; 8        ; reset                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 338        ; 7        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 333        ; 7        ; rd_data9[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 331        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 325        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; CPCI_Data[18]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 97         ; 3        ; CPCI_Data[19]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 3        ; CPCI_Data[21]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 103        ; 3        ; CPCI_Data[23]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 104        ; 3        ; CPCI_Data[25]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 114        ; 3        ; CPCI_Data[27]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 131        ; 3        ; CPCI_Data[29]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 133        ; 3        ; CPCI_Data[30]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 139        ; 3        ; CPCI_Data[31]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 152        ; 4        ; rd_data9[2]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; CPCI_Data[20]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 102        ; 3        ; CPCI_Data[22]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 106        ; 3        ; CPCI_Data[24]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 105        ; 3        ; CPCI_Data[26]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 115        ; 3        ; CPCI_Data[28]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 140        ; 3        ; lwr                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 142        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; rd_data10[5]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 159        ; 4        ; rd_data9[3]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 165        ; 4        ; rd_data10[9]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; KuanShiChang_Uart_Tx                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 379        ; 8        ; data_test[11]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 373        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 367        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 354        ; 8        ; rd_data10[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 332        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 326        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 319        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 7          ; 1        ; rd_data10[3]                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 382        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 383        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; sec                                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 299        ; 7        ; rd_data9[5]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; Gf_Uart_Tx                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 371        ; 8        ; EN_164245                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 363        ; 8        ; data_test[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; TuXiangGenz_Uart_Tx                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; rd_data10[10]                                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 274        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; Gf_Uart_Rx                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 388        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 381        ; 8        ; KuanShiChang_Uart_Rx                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 364        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 343        ; 8        ; KC_Tongbu_Pulse                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 336        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 335        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 330        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 323        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 313        ; 7        ; EN_c31_2                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 288        ; 7        ; EN_c31_1                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; TuXiangGenz_Uart_Rx                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 374        ; 8        ; data_test[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 369        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 337        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 287        ; 7        ; rd_data10[6]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; rd_data9[6]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F20      ; 275        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 375        ; 8        ; data_test[10]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 389        ; 8        ; rd_data10[7]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 368        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 290        ; 7        ; rd_data9[7]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 15         ; 1        ; ready                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 14         ; 1        ; blast                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 32         ; 1        ; ads                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J20      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 40         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 39         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 38         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 47         ; 2        ; int                                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 50         ; 2        ; CPCI_Data[1]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 49         ; 2        ; CPCI_Data[2]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 52         ; 2        ; CPCI_Data[0]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 51         ; 2        ; data_test[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 56         ; 2        ; data_test[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 48         ; 2        ; data_test[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 54         ; 2        ; CPCI_Data[3]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 53         ; 2        ; CPCI_Data[4]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; data_test[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 58         ; 2        ; CPCI_Data[5]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 57         ; 2        ; CPCI_Data[6]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 64         ; 2        ; CPCI_AD[15]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 63         ; 2        ; CPCI_AD[17]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 2        ; CPCI_AD[13]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 85         ; 2        ; CPCI_AD[5]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 80         ; 2        ; CPCI_AD[1]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 60         ; 2        ; CPCI_Data[7]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 59         ; 2        ; CPCI_Data[8]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 2        ; CPCI_AD[11]                                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 71         ; 2        ; CPCI_AD[9]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 86         ; 2        ; CPCI_AD[7]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 89         ; 2        ; CPCI_AD[3]                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 46         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 45         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 87         ; 2        ; CPCI_Data[9]                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 66         ; 2        ; CPCI_Data[10]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 65         ; 2        ; CPCI_Data[11]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 109        ; 3        ; data_test[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 160        ; 4        ; CPCI_AD[0]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 168        ; 4        ; rd_data9[4]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 189        ; 4        ; CPCI_AD[14]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 68         ; 2        ; CPCI_Data[12]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 67         ; 2        ; CPCI_Data[13]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 91         ; 3        ; rd_data10[8]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 90         ; 3        ; rd_data10[4]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 100        ; 3        ; data_test[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 110        ; 3        ; data_test[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 126        ; 3        ; rd_data10[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 136        ; 3        ; rd_data10[2]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 166        ; 4        ; CPCI_AD[2]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 170        ; 4        ; CPCI_AD[6]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 173        ; 4        ; CPCI_AD[10]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 188        ; 4        ; CPCI_AD[16]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 74         ; 2        ; CPCI_Data[14]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 73         ; 2        ; CPCI_Data[15]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 107        ; 3        ; data_test[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 111        ; 3        ; data_test[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; CPCI_AD[4]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 167        ; 4        ; CPCI_AD[8]                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 174        ; 4        ; CPCI_AD[12]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 76         ; 2        ; CPCI_Data[16]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 75         ; 2        ; CPCI_Data[17]                                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 94         ; 3        ; rd_data9[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 108        ; 3        ; data_test[9]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 116        ; 3        ; data_test[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TMTC_FPGA                                                                                           ; 2434 (5)    ; 1775 (0)                  ; 0 (0)         ; 733184      ; 91   ; 0            ; 0       ; 0         ; 104  ; 0            ; 659 (5)      ; 654 (0)           ; 1121 (0)         ; |TMTC_FPGA                                                                                                                                                                                                                                                                                               ;              ;
;    |74154:inst11|                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |TMTC_FPGA|74154:inst11                                                                                                                                                                                                                                                                                  ;              ;
;    |74154:inst14|                                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|74154:inst14                                                                                                                                                                                                                                                                                  ;              ;
;    |74154:inst15|                                                                                    ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |TMTC_FPGA|74154:inst15                                                                                                                                                                                                                                                                                  ;              ;
;    |74154:inst37|                                                                                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|74154:inst37                                                                                                                                                                                                                                                                                  ;              ;
;    |CPCI_INTERFACE:inst3|                                                                            ; 162 (162)   ; 153 (153)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 97 (97)           ; 62 (62)          ; |TMTC_FPGA|CPCI_INTERFACE:inst3                                                                                                                                                                                                                                                                          ;              ;
;    |Div_clk_1k:inst13|                                                                               ; 140 (140)   ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 85 (85)          ; |TMTC_FPGA|Div_clk_1k:inst13                                                                                                                                                                                                                                                                             ;              ;
;    |Lock_Data:inst18|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TMTC_FPGA|Lock_Data:inst18                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst36|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|Lock_Data:inst36                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst87|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TMTC_FPGA|Lock_Data:inst87                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst90|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TMTC_FPGA|Lock_Data:inst90                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst91|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|Lock_Data:inst91                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst92|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TMTC_FPGA|Lock_Data:inst92                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst96|                                                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TMTC_FPGA|Lock_Data:inst96                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst97|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|Lock_Data:inst97                                                                                                                                                                                                                                                                              ;              ;
;    |Lock_Data:inst98|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TMTC_FPGA|Lock_Data:inst98                                                                                                                                                                                                                                                                              ;              ;
;    |UART_RXTX_MOD:inst12|                                                                            ; 311 (0)     ; 177 (0)                   ; 0 (0)         ; 20480       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 9 (0)             ; 189 (0)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12                                                                                                                                                                                                                                                                          ;              ;
;       |UART_RX_FIFO:inst7|                                                                           ; 63 (0)      ; 49 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 49 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7                                                                                                                                                                                                                                                       ;              ;
;          |scfifo:scfifo_component|                                                                   ; 63 (0)      ; 49 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 49 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component                                                                                                                                                                                                                               ;              ;
;             |scfifo_eb61:auto_generated|                                                             ; 63 (0)      ; 49 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 49 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated                                                                                                                                                                                                    ;              ;
;                |a_dpfifo_h931:dpfifo|                                                                ; 63 (31)     ; 49 (17)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 49 (17)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo                                                                                                                                                                               ;              ;
;                   |altsyncram_fk81:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|altsyncram_fk81:FIFOram                                                                                                                                                       ;              ;
;                   |cntr_cpb:rd_ptr_msb|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb                                                                                                                                                           ;              ;
;                   |cntr_dpb:wr_ptr|                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr                                                                                                                                                               ;              ;
;                   |cntr_pp7:usedw_counter|                                                           ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter                                                                                                                                                        ;              ;
;       |UART_rx:inst1|                                                                                ; 137 (137)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 9 (9)             ; 70 (70)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_rx:inst1                                                                                                                                                                                                                                                            ;              ;
;       |UART_tx:inst5|                                                                                ; 70 (70)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 38 (38)          ; |TMTC_FPGA|UART_RXTX_MOD:inst12|UART_tx:inst5                                                                                                                                                                                                                                                            ;              ;
;       |gen_int2:inst12|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|gen_int2:inst12                                                                                                                                                                                                                                                          ;              ;
;       |send_fifo:inst6|                                                                              ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 29 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6                                                                                                                                                                                                                                                          ;              ;
;          |scfifo:scfifo_component|                                                                   ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 29 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component                                                                                                                                                                                                                                  ;              ;
;             |scfifo_ol31:auto_generated|                                                             ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 29 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated                                                                                                                                                                                                       ;              ;
;                |a_dpfifo_vr31:dpfifo|                                                                ; 38 (1)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (1)        ; 0 (0)             ; 29 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo                                                                                                                                                                                  ;              ;
;                   |a_fefifo_s7f:fifo_state|                                                          ; 19 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (2)           ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state                                                                                                                                                          ;              ;
;                      |cntr_go7:count_usedw|                                                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw                                                                                                                                     ;              ;
;                   |cntr_4ob:rd_ptr_count|                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count                                                                                                                                                            ;              ;
;                   |cntr_4ob:wr_ptr|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr                                                                                                                                                                  ;              ;
;                   |dpram_5711:FIFOram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram                                                                                                                                                               ;              ;
;                      |altsyncram_s0k1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram|altsyncram_s0k1:altsyncram1                                                                                                                                   ;              ;
;    |UART_RXTX_MOD:inst17|                                                                            ; 277 (0)     ; 151 (0)                   ; 0 (0)         ; 20480       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 8 (0)             ; 163 (0)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17                                                                                                                                                                                                                                                                          ;              ;
;       |UART_RX_FIFO:inst7|                                                                           ; 66 (0)      ; 50 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 50 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7                                                                                                                                                                                                                                                       ;              ;
;          |scfifo:scfifo_component|                                                                   ; 66 (0)      ; 50 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 50 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component                                                                                                                                                                                                                               ;              ;
;             |scfifo_eb61:auto_generated|                                                             ; 66 (6)      ; 50 (1)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (5)       ; 0 (0)             ; 50 (1)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated                                                                                                                                                                                                    ;              ;
;                |a_dpfifo_h931:dpfifo|                                                                ; 60 (28)     ; 49 (17)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 49 (17)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo                                                                                                                                                                               ;              ;
;                   |altsyncram_fk81:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|altsyncram_fk81:FIFOram                                                                                                                                                       ;              ;
;                   |cntr_cpb:rd_ptr_msb|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb                                                                                                                                                           ;              ;
;                   |cntr_dpb:wr_ptr|                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr                                                                                                                                                               ;              ;
;                   |cntr_pp7:usedw_counter|                                                           ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter                                                                                                                                                        ;              ;
;       |UART_rx:inst1|                                                                                ; 118 (118)   ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 8 (8)             ; 48 (48)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_rx:inst1                                                                                                                                                                                                                                                            ;              ;
;       |UART_tx:inst5|                                                                                ; 56 (56)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 36 (36)          ; |TMTC_FPGA|UART_RXTX_MOD:inst17|UART_tx:inst5                                                                                                                                                                                                                                                            ;              ;
;       |send_fifo:inst6|                                                                              ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6                                                                                                                                                                                                                                                          ;              ;
;          |scfifo:scfifo_component|                                                                   ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component                                                                                                                                                                                                                                  ;              ;
;             |scfifo_ol31:auto_generated|                                                             ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated                                                                                                                                                                                                       ;              ;
;                |a_dpfifo_vr31:dpfifo|                                                                ; 38 (1)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo                                                                                                                                                                                  ;              ;
;                   |a_fefifo_s7f:fifo_state|                                                          ; 19 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (3)           ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state                                                                                                                                                          ;              ;
;                      |cntr_go7:count_usedw|                                                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw                                                                                                                                     ;              ;
;                   |cntr_4ob:rd_ptr_count|                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count                                                                                                                                                            ;              ;
;                   |cntr_4ob:wr_ptr|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr                                                                                                                                                                  ;              ;
;                   |dpram_5711:FIFOram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram                                                                                                                                                               ;              ;
;                      |altsyncram_s0k1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram|altsyncram_s0k1:altsyncram1                                                                                                                                   ;              ;
;    |UART_RXTX_MOD:inst95|                                                                            ; 311 (0)     ; 177 (0)                   ; 0 (0)         ; 20480       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 9 (0)             ; 182 (0)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95                                                                                                                                                                                                                                                                          ;              ;
;       |UART_RX_FIFO:inst7|                                                                           ; 63 (0)      ; 49 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 49 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7                                                                                                                                                                                                                                                       ;              ;
;          |scfifo:scfifo_component|                                                                   ; 63 (0)      ; 49 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 49 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component                                                                                                                                                                                                                               ;              ;
;             |scfifo_eb61:auto_generated|                                                             ; 63 (0)      ; 49 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 49 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated                                                                                                                                                                                                    ;              ;
;                |a_dpfifo_h931:dpfifo|                                                                ; 63 (31)     ; 49 (17)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 49 (17)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo                                                                                                                                                                               ;              ;
;                   |altsyncram_fk81:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|altsyncram_fk81:FIFOram                                                                                                                                                       ;              ;
;                   |cntr_cpb:rd_ptr_msb|                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb                                                                                                                                                           ;              ;
;                   |cntr_dpb:wr_ptr|                                                                  ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr                                                                                                                                                               ;              ;
;                   |cntr_pp7:usedw_counter|                                                           ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter                                                                                                                                                        ;              ;
;       |UART_rx:inst1|                                                                                ; 137 (137)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 9 (9)             ; 64 (64)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_rx:inst1                                                                                                                                                                                                                                                            ;              ;
;       |UART_tx:inst5|                                                                                ; 71 (71)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 37 (37)          ; |TMTC_FPGA|UART_RXTX_MOD:inst95|UART_tx:inst5                                                                                                                                                                                                                                                            ;              ;
;       |gen_int2:inst12|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|gen_int2:inst12                                                                                                                                                                                                                                                          ;              ;
;       |send_fifo:inst6|                                                                              ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6                                                                                                                                                                                                                                                          ;              ;
;          |scfifo:scfifo_component|                                                                   ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component                                                                                                                                                                                                                                  ;              ;
;             |scfifo_ol31:auto_generated|                                                             ; 38 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (0)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated                                                                                                                                                                                                       ;              ;
;                |a_dpfifo_vr31:dpfifo|                                                                ; 38 (1)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 30 (1)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo                                                                                                                                                                                  ;              ;
;                   |a_fefifo_s7f:fifo_state|                                                          ; 19 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (2)           ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state                                                                                                                                                          ;              ;
;                      |cntr_go7:count_usedw|                                                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw                                                                                                                                     ;              ;
;                   |cntr_4ob:rd_ptr_count|                                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count                                                                                                                                                            ;              ;
;                   |cntr_4ob:wr_ptr|                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr                                                                                                                                                                  ;              ;
;                   |dpram_5711:FIFOram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram                                                                                                                                                               ;              ;
;                      |altsyncram_s0k1:altsyncram1|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TMTC_FPGA|UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram|altsyncram_s0k1:altsyncram1                                                                                                                                   ;              ;
;    |check_edge:inst100|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TMTC_FPGA|check_edge:inst100                                                                                                                                                                                                                                                                            ;              ;
;    |check_edge:inst88|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TMTC_FPGA|check_edge:inst88                                                                                                                                                                                                                                                                             ;              ;
;    |check_edge:inst89|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TMTC_FPGA|check_edge:inst89                                                                                                                                                                                                                                                                             ;              ;
;    |check_edge:inst93|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TMTC_FPGA|check_edge:inst93                                                                                                                                                                                                                                                                             ;              ;
;    |check_edge:inst94|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TMTC_FPGA|check_edge:inst94                                                                                                                                                                                                                                                                             ;              ;
;    |check_edge:inst99|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TMTC_FPGA|check_edge:inst99                                                                                                                                                                                                                                                                             ;              ;
;    |cs_rd_data:inst19|                                                                               ; 55 (55)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 22 (22)          ; |TMTC_FPGA|cs_rd_data:inst19                                                                                                                                                                                                                                                                             ;              ;
;    |sld_hub:auto_hub|                                                                                ; 113 (71)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (26)      ; 8 (8)             ; 65 (40)          ; |TMTC_FPGA|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |TMTC_FPGA|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |TMTC_FPGA|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 949 (1)     ; 839 (0)                   ; 0 (0)         ; 671744      ; 82   ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (1)      ; 511 (0)           ; 328 (0)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 948 (296)   ; 839 (286)                 ; 0 (0)         ; 671744      ; 82   ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (10)     ; 511 (276)         ; 328 (10)         ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 90 (88)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 59 (59)           ; 30 (0)           ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_dvf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                             ;              ;
;             |lpm_mux:mux|                                                                            ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ;              ;
;                |mux_1tc:auto_generated|                                                              ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_1tc:auto_generated                                                                                                                        ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 671744      ; 82   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_7224:auto_generated|                                                         ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 671744      ; 82   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated                                                                                                                                           ;              ;
;                |decode_jsa:decode2|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|decode_jsa:decode2                                                                                                                        ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 1 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 134 (134)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 27 (27)           ; 53 (53)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 234 (1)     ; 221 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 136 (0)           ; 85 (1)           ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 205 (0)     ; 205 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 123 (0)           ; 82 (0)           ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 123 (123)   ; 123 (123)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 82 (82)           ; 41 (41)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 123 (0)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (0)            ; 82 (0)           ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 24 (14)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (0)             ; 2 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 145 (13)    ; 125 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (13)      ; 0 (0)             ; 126 (0)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_5hi:auto_generated|                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_bbj:auto_generated|                                                             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_ogi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_23j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 42 (42)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 42 (42)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |TMTC_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
;    |timer:inst25|                                                                                    ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst25                                                                                                                                                                                                                                                                                  ;              ;
;    |timer:inst30|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst30                                                                                                                                                                                                                                                                                  ;              ;
;    |timer:inst31|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst31                                                                                                                                                                                                                                                                                  ;              ;
;    |timer:inst32|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst32                                                                                                                                                                                                                                                                                  ;              ;
;    |timer:inst33|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst33                                                                                                                                                                                                                                                                                  ;              ;
;    |timer:inst34|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst34                                                                                                                                                                                                                                                                                  ;              ;
;    |timer:inst35|                                                                                    ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |TMTC_FPGA|timer:inst35                                                                                                                                                                                                                                                                                  ;              ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; ready                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[7]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[6]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[5]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[4]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[3]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[2]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[1]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data9[0]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[10]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[9]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[8]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rd_data10[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; int                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GF_Tongbu_Pulse      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KC_Tongbu_Pulse      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Gf_Uart_Tx           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TuXiangGenz_Uart_Tx  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KuanShiChang_Uart_Tx ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EN_c31_1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EN_c31_2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EN_164245            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_test[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CPCI_Data[31]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[30]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[29]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[28]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[27]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[26]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[25]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[24]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[23]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[22]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[21]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[20]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[19]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[18]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[17]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[16]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[15]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[14]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[13]        ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[12]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[11]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[10]        ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[9]         ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[8]         ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[7]         ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[6]         ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[5]         ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[4]         ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[3]         ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[2]         ; Bidir    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_Data[1]         ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_Data[0]         ; Bidir    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; reset                ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; TuXiangGenz_Uart_Rx  ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; clk                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CPCI_AD[4]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; ads                  ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; blast                ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; lwr                  ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_AD[17]          ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[16]          ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_AD[15]          ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[14]          ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_AD[13]          ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_AD[12]          ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[11]          ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[10]          ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[9]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[8]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[7]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[6]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[1]           ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_AD[2]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[3]           ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; CPCI_AD[0]           ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
; CPCI_AD[5]           ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; Gf_Uart_Rx           ; Input    ; --            ; (6) 2467 ps   ; --                    ; --  ; --   ;
; KuanShiChang_Uart_Rx ; Input    ; (6) 2467 ps   ; --            ; --                    ; --  ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; rd_data9[7]                                                                                                                                                                         ;                   ;         ;
; rd_data9[6]                                                                                                                                                                         ;                   ;         ;
; rd_data9[5]                                                                                                                                                                         ;                   ;         ;
; rd_data9[4]                                                                                                                                                                         ;                   ;         ;
; rd_data9[3]                                                                                                                                                                         ;                   ;         ;
; rd_data9[2]                                                                                                                                                                         ;                   ;         ;
; rd_data9[1]                                                                                                                                                                         ;                   ;         ;
; rd_data9[0]                                                                                                                                                                         ;                   ;         ;
; rd_data10[10]                                                                                                                                                                       ;                   ;         ;
; rd_data10[9]                                                                                                                                                                        ;                   ;         ;
; rd_data10[8]                                                                                                                                                                        ;                   ;         ;
; rd_data10[7]                                                                                                                                                                        ;                   ;         ;
; rd_data10[6]                                                                                                                                                                        ;                   ;         ;
; rd_data10[5]                                                                                                                                                                        ;                   ;         ;
; rd_data10[4]                                                                                                                                                                        ;                   ;         ;
; rd_data10[3]                                                                                                                                                                        ;                   ;         ;
; rd_data10[2]                                                                                                                                                                        ;                   ;         ;
; rd_data10[1]                                                                                                                                                                        ;                   ;         ;
; rd_data10[0]                                                                                                                                                                        ;                   ;         ;
; CPCI_Data[31]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[31]~reg0feeder                                                                                                                                     ; 1                 ; 6       ;
; CPCI_Data[30]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[30]~reg0                                                                                                                                           ; 1                 ; 6       ;
; CPCI_Data[29]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[29]~reg0feeder                                                                                                                                     ; 1                 ; 6       ;
; CPCI_Data[28]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[28]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[27]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[27]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[26]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[26]~reg0feeder                                                                                                                                     ; 1                 ; 6       ;
; CPCI_Data[25]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[25]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[24]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[24]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[23]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[23]~reg0                                                                                                                                           ; 0                 ; 6       ;
; CPCI_Data[22]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[22]~reg0                                                                                                                                           ; 0                 ; 6       ;
; CPCI_Data[21]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[21]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[20]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[20]~reg0feeder                                                                                                                                     ; 1                 ; 6       ;
; CPCI_Data[19]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[19]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[18]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[18]~reg0feeder                                                                                                                                     ; 1                 ; 6       ;
; CPCI_Data[17]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[17]~reg0                                                                                                                                           ; 1                 ; 6       ;
; CPCI_Data[16]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[16]~reg0                                                                                                                                           ; 0                 ; 6       ;
; CPCI_Data[15]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[15]~reg0                                                                                                                                           ; 0                 ; 6       ;
; CPCI_Data[14]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[14]~reg0                                                                                                                                           ; 0                 ; 6       ;
; CPCI_Data[13]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[13]~reg0feeder                                                                                                                                     ; 1                 ; 6       ;
; CPCI_Data[12]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[12]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[11]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[11]~reg0                                                                                                                                           ; 0                 ; 6       ;
; CPCI_Data[10]                                                                                                                                                                       ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[10]~reg0feeder                                                                                                                                     ; 0                 ; 6       ;
; CPCI_Data[9]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[9]~reg0                                                                                                                                            ; 1                 ; 6       ;
; CPCI_Data[8]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[8]~reg0feeder                                                                                                                                      ; 0                 ; 6       ;
; CPCI_Data[7]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[7]~reg0                                                                                                                                            ; 0                 ; 6       ;
; CPCI_Data[6]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[6]~reg0feeder                                                                                                                                      ; 0                 ; 6       ;
; CPCI_Data[5]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[5]~reg0feeder                                                                                                                                      ; 1                 ; 6       ;
; CPCI_Data[4]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[4]~reg0                                                                                                                                            ; 1                 ; 6       ;
; CPCI_Data[3]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[3]~reg0                                                                                                                                            ; 1                 ; 6       ;
; CPCI_Data[2]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[2]~reg0feeder                                                                                                                                      ; 1                 ; 6       ;
; CPCI_Data[1]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[1]~reg0feeder                                                                                                                                      ; 0                 ; 6       ;
; CPCI_Data[0]                                                                                                                                                                        ;                   ;         ;
;      - CPCI_INTERFACE:inst3|data[0]~reg0                                                                                                                                            ; 0                 ; 6       ;
; reset                                                                                                                                                                               ;                   ;         ;
;      - CPCI_INTERFACE:inst3|ready                                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|gen_int2:inst12|int                                                                                                                                     ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|gen_int2:inst12|int                                                                                                                                     ; 0                 ; 6       ;
;      - CPCI_INTERFACE:inst3|rd                                                                                                                                                      ; 0                 ; 6       ;
;      - CPCI_INTERFACE:inst3|wr                                                                                                                                                      ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[0]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[1]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[2]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[3]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[4]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[5]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[6]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[7]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[8]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[9]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[10]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[11]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[12]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[13]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[14]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[15]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[0]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[1]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[2]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[3]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[4]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[5]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[6]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[7]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[8]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[9]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[10]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[11]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[12]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[13]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[14]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clk_div[15]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[0]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[1]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[2]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[3]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[4]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[5]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[6]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[7]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[8]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[9]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[10]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[11]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[12]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[13]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[14]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clk_div[15]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[0]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[1]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[2]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[3]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[4]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[5]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[6]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[7]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[8]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[9]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[10]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[11]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[12]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[13]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[14]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clk_div[15]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[0]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[1]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[2]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[3]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[4]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[5]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[6]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[7]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[8]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[9]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[10]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[11]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[12]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[13]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[14]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[15]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[16]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[17]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[18]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[19]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[0]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[1]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[2]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[3]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[4]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[5]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[6]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[7]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[8]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[9]                                                                                                                           ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[10]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[11]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[12]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[13]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[14]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[15]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[16]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[17]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[18]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[19]                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[0]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[1]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[2]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[3]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[4]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[5]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[6]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[7]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[8]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[9]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[10]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[11]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[12]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[13]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[14]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[15]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[0]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[1]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[2]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[3]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[4]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[5]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[6]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[7]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[8]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[9]                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[10]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[11]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[12]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[13]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[14]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[15]                                                                                                                               ; 0                 ; 6       ;
;      - timer:inst25|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst30|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst31|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst32|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst33|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst34|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst35|pusle_1ms                                                                                                                                                       ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_txd_o                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_txd_o                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_txd_o                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|wren                                                                                                                                      ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_1ms                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_5ms                                                                                                                                         ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|parity_bit                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|state[1]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|state[0]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|clken                                                                                                                                     ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|parity_bit                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|state[1]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|state[0]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|clken                                                                                                                                     ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|parity_bit                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|state[1]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|state[0]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|clken                                                                                                                                     ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|state[1]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|state[0]                                                                                                                                  ; 0                 ; 6       ;
;      - CPCI_INTERFACE:inst3|AD[17]~1                                                                                                                                                ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_timeout                                                                                                                                 ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|gen_int2:inst12|out_time_vector~0                                                                                                                       ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|gen_int2:inst12|out_time_vector~1                                                                                                                       ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_timeout                                                                                                                                 ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|gen_int2:inst12|out_time_vector~0                                                                                                                       ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|gen_int2:inst12|out_time_vector~1                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst25|clk_timer_vector[1]~1                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst25|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst25|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_1s                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[2]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[1]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[0]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[3]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[4]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[5]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[6]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[7]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[8]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[9]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[10]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[11]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[14]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[13]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_1[12]                                                                                                                                        ; 0                 ; 6       ;
;      - timer:inst30|clk_timer_vector[1]~0                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst30|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst30|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_50ms                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[0]                                                                                                                                             ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[2]                                                                                                                                             ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[1]                                                                                                                                             ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[3]                                                                                                                                             ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[4]                                                                                                                                             ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[5]                                                                                                                                             ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100[6]                                                                                                                                             ; 0                 ; 6       ;
;      - timer:inst31|clk_timer_vector[1]~0                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst31|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst31|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_100ms                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst32|clk_timer_vector[1]~0                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst32|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst32|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_200ms                                                                                                                                       ; 0                 ; 6       ;
;      - timer:inst33|clk_timer_vector[1]~0                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst33|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst33|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - timer:inst34|clk_timer_vector[1]~0                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst34|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst34|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - timer:inst35|clk_timer_vector[1]~0                                                                                                                                           ; 0                 ; 6       ;
;      - timer:inst35|comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - timer:inst35|enable_mark~0                                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_non_empty                             ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_non_empty                             ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_non_empty                             ; 0                 ; 6       ;
;      - CPCI_INTERFACE:inst3|data[31]~33                                                                                                                                             ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[2]                                                                                                                               ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[2]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[1]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[0]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[3]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[4]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[5]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[6]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[7]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[8]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[9]                                                                                                                                          ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[10]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[11]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[12]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[13]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[14]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[15]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_100000[16]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[0]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[3]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[2]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[1]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[4]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[5]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_4:counter_100[6]                                                                                                                                  ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[1]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[0]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[3]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[2]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[4]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[5]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[6]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[7]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[8]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[9]                                                                                                                                         ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[10]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[11]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[13]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[12]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_16384_2[14]                                                                                                                                        ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|pcm_clk_signal_500us~0                                                                                                                                     ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[1]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[2]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[3]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[4]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[5]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[6]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[7]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[8]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|counter_1000[9]                                                                                                                                            ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[2]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[3]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[5]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[4]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[6]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[7]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[8]                                                                                                                                 ; 0                 ; 6       ;
;      - Div_clk_1k:inst13|\process_6:counter_1000[9]                                                                                                                                 ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_full                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|rden                                                                                                                                      ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|rden_dl                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[0]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[1]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[2]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[3]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[4]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[5]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[6]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[7]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[8]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[0]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[1]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[2]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[3]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[4]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[5]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[6]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[7]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[8]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[8] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[7] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[6] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[5] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[4] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[3] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[2] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[1] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[0] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_full                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|rden                                                                                                                                      ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|rden_dl                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[0]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[1]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[2]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[3]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[4]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[5]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[6]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[7]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[8]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[0]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[1]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[2]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[3]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[4]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[5]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[6]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[7]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[8]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[8] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[7] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[6] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[5] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[4] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[3] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[2] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[1] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[0] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_full                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|rden                                                                                                                                      ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|rden_dl                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[0]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[1]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[2]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[3]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[4]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[5]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[6]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[7]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:wr_ptr|counter_reg_bit[8]                              ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[0]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[1]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[2]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[3]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[4]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[5]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[6]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[7]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|cntr_4ob:rd_ptr_count|counter_reg_bit[8]                        ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[8] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[7] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[6] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[5] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[4] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[3] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[2] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[1] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[0] ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|wren                                                                                                                                      ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|wren                                                                                                                                      ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[7]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[7]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[7]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[6]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[6]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[6]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[5]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[5]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[5]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[4]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[4]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[4]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[3]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[3]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[3]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[2]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[2]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[2]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[1]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[1]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[1]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[0]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[0]                                                                                                                            ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[0]                                                                                                                            ; 0                 ; 6       ;
;      - CPCI_INTERFACE:inst3|CPCI_Data[0]~32                                                                                                                                         ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_cnt_en                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_cnt_en                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[3]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[3]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[3]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|state[0]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|state[1]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|state[0]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|state[1]                                                                                                                                  ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[7]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[7]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[7]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[6]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[6]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[6]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[5]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[5]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[5]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[4]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[4]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[4]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[3]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[3]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[3]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_start                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|r_clear                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_start                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|r_clear                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[4]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[4]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[4]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[1]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[0]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[2]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[5]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[5]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[5]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[6]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[6]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[6]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[7]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[7]                                                                                                                               ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[7]                                                                                                                               ; 0                 ; 6       ;
;      - EN_164245~output                                                                                                                                                             ; 0                 ; 6       ;
;      - EN_c31_2~output                                                                                                                                                              ; 0                 ; 6       ;
;      - EN_c31_1~output                                                                                                                                                              ; 0                 ; 6       ;
; TuXiangGenz_Uart_Rx                                                                                                                                                                 ;                   ;         ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[7]~0                                                                                                                          ; 1                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|Mux30~0                                                                                                                                   ; 1                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[10]~20                                                                                                                            ; 1                 ; 6       ;
;      - UART_RXTX_MOD:inst17|UART_rx:inst1|Mux20~0                                                                                                                                   ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]~feeder                                                                              ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]~feeder                                                                           ; 1                 ; 6       ;
; clk                                                                                                                                                                                 ;                   ;         ;
; CPCI_AD[4]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[4]~reg0                                                                                                                                              ; 0                 ; 6       ;
; ads                                                                                                                                                                                 ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[17]~1                                                                                                                                                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[17]~feeder                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[17]~feeder                                                                              ; 0                 ; 6       ;
; blast                                                                                                                                                                               ;                   ;         ;
;      - CPCI_INTERFACE:inst3|blast_Vector[0]                                                                                                                                         ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|rd~0                                                                                                                                                    ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|wr~0                                                                                                                                                    ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|data[31]~33                                                                                                                                             ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|process_0~0                                                                                                                                             ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|CPCI_Data[0]~32                                                                                                                                         ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|data[31]~35                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[18]                                                                                  ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                                                                     ; 1                 ; 6       ;
; lwr                                                                                                                                                                                 ;                   ;         ;
;      - CPCI_INTERFACE:inst3|rd~0                                                                                                                                                    ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|wr~0                                                                                                                                                    ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|data[31]~33                                                                                                                                             ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|process_0~0                                                                                                                                             ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|CPCI_Data[0]~32                                                                                                                                         ; 1                 ; 6       ;
;      - CPCI_INTERFACE:inst3|data[31]~35                                                                                                                                             ; 1                 ; 6       ;
; CPCI_AD[17]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[17]~reg0                                                                                                                                             ; 0                 ; 6       ;
; CPCI_AD[16]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[16]~reg0                                                                                                                                             ; 1                 ; 6       ;
; CPCI_AD[15]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[15]~reg0                                                                                                                                             ; 0                 ; 6       ;
; CPCI_AD[14]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[14]~reg0feeder                                                                                                                                       ; 1                 ; 6       ;
; CPCI_AD[13]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[13]~reg0feeder                                                                                                                                       ; 1                 ; 6       ;
; CPCI_AD[12]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[12]~reg0                                                                                                                                             ; 0                 ; 6       ;
; CPCI_AD[11]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[11]~reg0                                                                                                                                             ; 0                 ; 6       ;
; CPCI_AD[10]                                                                                                                                                                         ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[10]~reg0feeder                                                                                                                                       ; 0                 ; 6       ;
; CPCI_AD[9]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[9]~reg0                                                                                                                                              ; 0                 ; 6       ;
; CPCI_AD[8]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[8]~reg0                                                                                                                                              ; 0                 ; 6       ;
; CPCI_AD[7]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[7]~reg0                                                                                                                                              ; 0                 ; 6       ;
; CPCI_AD[6]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[6]~reg0                                                                                                                                              ; 0                 ; 6       ;
; CPCI_AD[1]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[1]~reg0                                                                                                                                              ; 1                 ; 6       ;
; CPCI_AD[2]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[2]~reg0                                                                                                                                              ; 0                 ; 6       ;
; CPCI_AD[3]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[3]~reg0                                                                                                                                              ; 1                 ; 6       ;
; CPCI_AD[0]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[0]~reg0                                                                                                                                              ; 0                 ; 6       ;
; CPCI_AD[5]                                                                                                                                                                          ;                   ;         ;
;      - CPCI_INTERFACE:inst3|AD[5]~reg0                                                                                                                                              ; 1                 ; 6       ;
; Gf_Uart_Rx                                                                                                                                                                          ;                   ;         ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[6]~0                                                                                                                          ; 1                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|Mux30~1                                                                                                                                   ; 1                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[2]~20                                                                                                                             ; 1                 ; 6       ;
;      - UART_RXTX_MOD:inst12|UART_rx:inst1|Mux20~0                                                                                                                                   ; 1                 ; 6       ;
; KuanShiChang_Uart_Rx                                                                                                                                                                ;                   ;         ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[6]~0                                                                                                                          ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|Mux30~1                                                                                                                                   ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[6]~20                                                                                                                             ; 0                 ; 6       ;
;      - UART_RXTX_MOD:inst95|UART_rx:inst1|Mux20~0                                                                                                                                   ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; 74154:inst11|17                                                                                                                                                                                                                                              ; LCCOMB_X42_Y27_N6  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst11|18                                                                                                                                                                                                                                              ; LCCOMB_X43_Y29_N28 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst11|19                                                                                                                                                                                                                                              ; LCCOMB_X41_Y29_N14 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst11|24                                                                                                                                                                                                                                              ; LCCOMB_X43_Y29_N10 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst11|25                                                                                                                                                                                                                                              ; LCCOMB_X41_Y29_N2  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst11|26                                                                                                                                                                                                                                              ; LCCOMB_X42_Y21_N16 ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst14|26                                                                                                                                                                                                                                              ; LCCOMB_X42_Y21_N24 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst14|27                                                                                                                                                                                                                                              ; LCCOMB_X43_Y29_N18 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst14|28                                                                                                                                                                                                                                              ; LCCOMB_X41_Y29_N4  ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; 74154:inst37|30                                                                                                                                                                                                                                              ; LCCOMB_X42_Y21_N4  ; 49      ; Async. clear                           ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; 74154:inst37|31                                                                                                                                                                                                                                              ; LCCOMB_X42_Y21_N10 ; 50      ; Async. clear                           ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; 74154:inst37|32                                                                                                                                                                                                                                              ; LCCOMB_X42_Y29_N28 ; 49      ; Async. clear                           ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; CPCI_INTERFACE:inst3|AD[17]~1                                                                                                                                                                                                                                ; LCCOMB_X42_Y28_N16 ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[0]~32                                                                                                                                                                                                                         ; LCCOMB_X17_Y16_N14 ; 64      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[0]~en                                                                                                                                                                                                                         ; FF_X17_Y16_N19     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[10]~en                                                                                                                                                                                                                        ; FF_X16_Y23_N25     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[11]~en                                                                                                                                                                                                                        ; FF_X12_Y20_N3      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[12]~en                                                                                                                                                                                                                        ; FF_X11_Y22_N7      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[13]~en                                                                                                                                                                                                                        ; FF_X12_Y20_N1      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[14]~en                                                                                                                                                                                                                        ; FF_X16_Y23_N23     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[15]~en                                                                                                                                                                                                                        ; FF_X12_Y4_N19      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[16]~en                                                                                                                                                                                                                        ; FF_X9_Y4_N15       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[17]~en                                                                                                                                                                                                                        ; FF_X16_Y23_N21     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[18]~en                                                                                                                                                                                                                        ; FF_X5_Y4_N15       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[19]~en                                                                                                                                                                                                                        ; FF_X17_Y16_N31     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[1]~en                                                                                                                                                                                                                         ; FF_X11_Y22_N27     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[20]~en                                                                                                                                                                                                                        ; FF_X5_Y4_N27       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[21]~en                                                                                                                                                                                                                        ; FF_X5_Y4_N23       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[22]~en                                                                                                                                                                                                                        ; FF_X5_Y4_N19       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[23]~en                                                                                                                                                                                                                        ; FF_X9_Y4_N27       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[24]~en                                                                                                                                                                                                                        ; FF_X9_Y4_N31       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[25]~en                                                                                                                                                                                                                        ; FF_X9_Y4_N19       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[26]~en                                                                                                                                                                                                                        ; FF_X12_Y4_N1       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[27]~en                                                                                                                                                                                                                        ; FF_X12_Y4_N13      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[28]~en                                                                                                                                                                                                                        ; FF_X12_Y4_N9       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[29]~en                                                                                                                                                                                                                        ; FF_X12_Y4_N5       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[2]~en                                                                                                                                                                                                                         ; FF_X11_Y22_N31     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[30]~en                                                                                                                                                                                                                        ; FF_X17_Y16_N27     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[31]~en                                                                                                                                                                                                                        ; FF_X17_Y16_N23     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[3]~en                                                                                                                                                                                                                         ; FF_X11_Y22_N11     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[4]~en                                                                                                                                                                                                                         ; FF_X11_Y22_N23     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[5]~en                                                                                                                                                                                                                         ; FF_X11_Y22_N3      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[6]~en                                                                                                                                                                                                                         ; FF_X12_Y20_N7      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[7]~en                                                                                                                                                                                                                         ; FF_X12_Y20_N5      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[8]~en                                                                                                                                                                                                                         ; FF_X16_Y23_N13     ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|CPCI_Data[9]~en                                                                                                                                                                                                                         ; FF_X16_Y23_N3      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[0]~32                                                                                                                                                                                                                              ; LCCOMB_X12_Y20_N20 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[10]~12                                                                                                                                                                                                                             ; LCCOMB_X11_Y20_N22 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[1]~30                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N6  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[2]~28                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N10 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[31]~33                                                                                                                                                                                                                             ; LCCOMB_X17_Y16_N0  ; 64      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[3]~26                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N28 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[4]~24                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N30 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[5]~22                                                                                                                                                                                                                              ; LCCOMB_X11_Y20_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[6]~20                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N18 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[7]~18                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N14 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[8]~16                                                                                                                                                                                                                              ; LCCOMB_X14_Y20_N2  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; CPCI_INTERFACE:inst3|data[9]~14                                                                                                                                                                                                                              ; LCCOMB_X11_Y20_N16 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; Div_clk_1k:inst13|pcm_clk_signal_1ms                                                                                                                                                                                                                         ; FF_X36_Y25_N1      ; 48      ; Clock                                  ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Div_clk_1k:inst13|pcm_clk_signal_500us                                                                                                                                                                                                                       ; FF_X38_Y25_N19     ; 8       ; Clock                                  ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Div_clk_1k:inst13|pcm_clk_signal_5ms                                                                                                                                                                                                                         ; FF_X36_Y25_N3      ; 18      ; Clock                                  ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~2                                                                                                                                          ; LCCOMB_X46_Y30_N0  ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~9                                                                                                                                          ; LCCOMB_X46_Y30_N12 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_rreq                                                                                                                                   ; LCCOMB_X46_Y30_N18 ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_wreq                                                                                                                                   ; LCCOMB_X45_Y27_N26 ; 28      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[2]~21                                                                                                                                                                                                             ; LCCOMB_X39_Y35_N28 ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[6]~0                                                                                                                                                                                                             ; LCCOMB_X39_Y35_N22 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[6]~0                                                                                                                                                                                                          ; LCCOMB_X39_Y35_N16 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[0]~50                                                                                                                                                                                                        ; LCCOMB_X41_Y31_N10 ; 20      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|Equal0~10                                                                                                                                                                                                                 ; LCCOMB_X40_Y35_N26 ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|clken                                                                                                                                                                                                                     ; FF_X40_Y35_N27     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[0]~0                                                                                                                                                                                                             ; LCCOMB_X44_Y35_N0  ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[0]~1                                                                                                                                                                                                             ; LCCOMB_X44_Y35_N10 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|_~4                                                                                                                     ; LCCOMB_X43_Y38_N26 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|valid_rreq                                                                                                              ; LCCOMB_X43_Y38_N20 ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|valid_wreq                                                                                                                                      ; LCCOMB_X43_Y35_N2  ; 18      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~10                                                                                                                                         ; LCCOMB_X44_Y26_N4  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~4                                                                                                                                          ; LCCOMB_X43_Y26_N4  ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_rreq                                                                                                                                   ; LCCOMB_X44_Y26_N8  ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_wreq                                                                                                                                   ; LCCOMB_X43_Y26_N8  ; 26      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[10]~21                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N4  ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[2]~1                                                                                                                                                                                                             ; LCCOMB_X42_Y20_N22 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[7]~0                                                                                                                                                                                                          ; LCCOMB_X43_Y20_N16 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|Equal0~10                                                                                                                                                                                                                 ; LCCOMB_X44_Y20_N2  ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|clken                                                                                                                                                                                                                     ; FF_X44_Y20_N3      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[0]~0                                                                                                                                                                                                             ; LCCOMB_X43_Y20_N26 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[0]~1                                                                                                                                                                                                             ; LCCOMB_X43_Y20_N0  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|_~4                                                                                                                     ; LCCOMB_X44_Y20_N16 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|valid_rreq                                                                                                              ; LCCOMB_X44_Y20_N8  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|valid_wreq                                                                                                                                      ; LCCOMB_X44_Y20_N6  ; 18      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~10                                                                                                                                         ; LCCOMB_X48_Y31_N6  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~4                                                                                                                                          ; LCCOMB_X45_Y28_N28 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_rreq                                                                                                                                   ; LCCOMB_X46_Y31_N0  ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_wreq                                                                                                                                   ; LCCOMB_X46_Y32_N0  ; 28      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[6]~21                                                                                                                                                                                                             ; LCCOMB_X42_Y32_N4  ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[5]~0                                                                                                                                                                                                             ; LCCOMB_X42_Y32_N30 ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[6]~0                                                                                                                                                                                                          ; LCCOMB_X44_Y32_N0  ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[10]~50                                                                                                                                                                                                       ; LCCOMB_X41_Y32_N22 ; 20      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|Equal0~10                                                                                                                                                                                                                 ; LCCOMB_X36_Y32_N16 ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|clken                                                                                                                                                                                                                     ; FF_X36_Y32_N17     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[0]~0                                                                                                                                                                                                             ; LCCOMB_X48_Y34_N10 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[0]~1                                                                                                                                                                                                             ; LCCOMB_X44_Y32_N4  ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|_~4                                                                                                                     ; LCCOMB_X45_Y33_N30 ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|valid_wreq                                                                                                              ; LCCOMB_X46_Y33_N4  ; 18      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|valid_rreq                                                                                                                                      ; LCCOMB_X48_Y34_N4  ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                 ; JTAG_X1_Y27_N0     ; 489     ; Clock                                  ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                 ; JTAG_X1_Y27_N0     ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                          ; PIN_A12            ; 1385    ; Clock                                  ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; cs_rd_data:inst19|data_out[11]~14                                                                                                                                                                                                                            ; LCCOMB_X11_Y20_N10 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; cs_rd_data:inst19|data_out[12]~12                                                                                                                                                                                                                            ; LCCOMB_X11_Y20_N6  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; cs_rd_data:inst19|data_out[13]~10                                                                                                                                                                                                                            ; LCCOMB_X11_Y20_N18 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; cs_rd_data:inst19|data_out[14]~8                                                                                                                                                                                                                             ; LCCOMB_X11_Y20_N14 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; cs_rd_data:inst19|data_out[15]~6                                                                                                                                                                                                                             ; LCCOMB_X11_Y20_N2  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                        ; PIN_A7             ; 479     ; Async. clear, Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                     ; FF_X32_Y20_N29     ; 30      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                             ; LCCOMB_X32_Y19_N16 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                               ; FF_X33_Y18_N25     ; 89      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                               ; FF_X33_Y18_N31     ; 36      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                               ; LCCOMB_X33_Y19_N14 ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                      ; LCCOMB_X32_Y19_N20 ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                       ; LCCOMB_X29_Y21_N20 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                                  ; LCCOMB_X29_Y21_N28 ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                                  ; LCCOMB_X29_Y21_N22 ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; FF_X32_Y20_N31     ; 15      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; FF_X33_Y20_N15     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; FF_X32_Y19_N19     ; 45      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; FF_X32_Y19_N25     ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; LCCOMB_X32_Y20_N26 ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                         ; FF_X30_Y20_N19     ; 25      ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X35_Y22_N0  ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X35_Y20_N24 ; 29      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|decode_jsa:decode2|eq_node[0]                                                                            ; LCCOMB_X35_Y20_N12 ; 41      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|decode_jsa:decode2|eq_node[1]                                                                            ; LCCOMB_X35_Y20_N6  ; 41      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X37_Y26_N12 ; 35      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X36_Y18_N17     ; 332     ; Async. clear                           ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X37_Y26_N22 ; 30      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X37_Y26_N30 ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X28_Y20_N2  ; 1       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X30_Y20_N0  ; 15      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[5]~0 ; LCCOMB_X29_Y20_N24 ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X28_Y20_N0  ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X30_Y21_N0  ; 1       ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~3                                                                                       ; LCCOMB_X30_Y20_N22 ; 40      ; Sync. load                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X30_Y20_N12 ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~18                                                                                                                                                     ; LCCOMB_X31_Y19_N22 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                ; LCCOMB_X31_Y19_N28 ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; LCCOMB_X30_Y20_N24 ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X30_Y20_N16 ; 151     ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst25|clk_timer_vector[1]~1                                                                                                                                                                                                                           ; LCCOMB_X42_Y29_N24 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst30|clk_timer_vector[1]~0                                                                                                                                                                                                                           ; LCCOMB_X41_Y28_N26 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst31|clk_timer_vector[1]~0                                                                                                                                                                                                                           ; LCCOMB_X41_Y28_N22 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst32|clk_timer_vector[1]~0                                                                                                                                                                                                                           ; LCCOMB_X41_Y28_N8  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst33|clk_timer_vector[1]~0                                                                                                                                                                                                                           ; LCCOMB_X40_Y29_N2  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst34|clk_timer_vector[1]~0                                                                                                                                                                                                                           ; LCCOMB_X40_Y29_N16 ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; timer:inst35|clk_timer_vector[1]~0                                                                                                                                                                                                                           ; LCCOMB_X40_Y29_N4  ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; 74154:inst37|30                                                                ; LCCOMB_X42_Y21_N4  ; 49      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; 74154:inst37|31                                                                ; LCCOMB_X42_Y21_N10 ; 50      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; 74154:inst37|32                                                                ; LCCOMB_X42_Y29_N28 ; 49      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Div_clk_1k:inst13|pcm_clk_signal_1ms                                           ; FF_X36_Y25_N1      ; 48      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; Div_clk_1k:inst13|pcm_clk_signal_500us                                         ; FF_X38_Y25_N19     ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Div_clk_1k:inst13|pcm_clk_signal_5ms                                           ; FF_X36_Y25_N3      ; 18      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X1_Y27_N0     ; 489     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                                            ; PIN_A12            ; 1385    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; FF_X36_Y18_N17     ; 332     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                                                                                                                                                                                  ; 479     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 151     ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                               ; 89      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[12]                                                                                                                                                        ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                        ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                        ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 84      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[12]                           ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[11]                           ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[10]                           ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[9]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[8]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[7]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[6]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[5]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[4]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[3]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[2]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[1]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[0]                            ; 83      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|decode_jsa:decode2|eq_node[1]                                                                            ; 82      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|decode_jsa:decode2|eq_node[0]                                                                            ; 82      ;
; CPCI_INTERFACE:inst3|CPCI_Data[0]~32                                                                                                                                                                                                                         ; 64      ;
; CPCI_INTERFACE:inst3|data[31]~33                                                                                                                                                                                                                             ; 64      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                          ; 59      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                          ; 45      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|address_reg_b[0]                                                                                         ; 41      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~3                                                                                       ; 40      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                               ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                            ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~9                                                                                                                                     ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                                   ; 34      ;
; CPCI_INTERFACE:inst3|data[31]~35                                                                                                                                                                                                                             ; 32      ;
; CPCI_INTERFACE:inst3|process_0~0                                                                                                                                                                                                                             ; 32      ;
; cs_rd_data:inst19|data_out[15]~en                                                                                                                                                                                                                            ; 32      ;
; CPCI_INTERFACE:inst3|wr                                                                                                                                                                                                                                      ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                                                                                ; 30      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                     ; 30      ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_wreq                                                                                                                                   ; 30      ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_wreq                                                                                                                                   ; 30      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 29      ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_wreq                                                                                                                                   ; 28      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                          ; 26      ;
; ~GND                                                                                                                                                                                                                                                         ; 26      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                         ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                 ; 24      ;
; CPCI_INTERFACE:inst3|AD[2]~reg0                                                                                                                                                                                                                              ; 23      ;
; CPCI_INTERFACE:inst3|AD[1]~reg0                                                                                                                                                                                                                              ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 22      ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[10]~50                                                                                                                                                                                                       ; 20      ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[0]~50                                                                                                                                                                                                        ; 20      ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|valid_wreq                                                                                                              ; 19      ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|valid_wreq                                                                                                                                      ; 19      ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|valid_wreq                                                                                                                                      ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                  ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 18      ;
; CPCI_INTERFACE:inst3|AD[17]~1                                                                                                                                                                                                                                ; 18      ;
; check_edge:inst94|cpufalling_edge                                                                                                                                                                                                                            ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                  ; 17      ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|Equal0~10                                                                                                                                                                                                                 ; 17      ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|Equal0~10                                                                                                                                                                                                                 ; 17      ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|Equal0~10                                                                                                                                                                                                                 ; 17      ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|state[1]                                                                                                                                                                                                                  ; 17      ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|state[1]                                                                                                                                                                                                                  ; 17      ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|state[1]                                                                                                                                                                                                                  ; 17      ;
; CPCI_INTERFACE:inst3|AD[0]~reg0                                                                                                                                                                                                                              ; 17      ;
; CPCI_INTERFACE:inst3|AD[3]~reg0                                                                                                                                                                                                                              ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~4                                                                                                                                     ; 16      ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[6]~21                                                                                                                                                                                                             ; 16      ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[2]~21                                                                                                                                                                                                             ; 16      ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|state[0]                                                                                                                                                                                                                  ; 16      ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|state[0]                                                                                                                                                                                                                  ; 16      ;
; check_edge:inst100|cpufalling_edge                                                                                                                                                                                                                           ; 16      ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|empty_dff                                                                                                                                    ; 16      ;
; 74154:inst14|28                                                                                                                                                                                                                                              ; 16      ;
; 74154:inst11|26                                                                                                                                                                                                                                              ; 16      ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[10]~21                                                                                                                                                                                                            ; 16      ;
; 74154:inst11|19                                                                                                                                                                                                                                              ; 16      ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|state[0]                                                                                                                                                                                                                  ; 16      ;
; CPCI_INTERFACE:inst3|data[0]~31                                                                                                                                                                                                                              ; 16      ;
; CPCI_INTERFACE:inst3|data[1]~29                                                                                                                                                                                                                              ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 15      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                             ; 15      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                          ; 15      ;
; check_edge:inst89|cpufalling_edge                                                                                                                                                                                                                            ; 15      ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|empty_dff                                                                                                                                    ; 15      ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|empty_dff                                                                                                                                    ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~1                                                                                                                                                                        ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 14      ;
; 74154:inst14|45                                                                                                                                                                                                                                              ; 14      ;
; 74154:inst14|30                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                 ; 13      ;
; 74154:inst11|21                                                                                                                                                                                                                                              ; 13      ;
; CPCI_INTERFACE:inst3|data[2]~27                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                         ; 12      ;
; CPCI_INTERFACE:inst3|AD[5]~reg0                                                                                                                                                                                                                              ; 12      ;
; 74154:inst14|45~4                                                                                                                                                                                                                                            ; 12      ;
; CPCI_INTERFACE:inst3|AD[4]~reg0                                                                                                                                                                                                                              ; 12      ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[5]~0                                                                                                                                                                                                             ; 11      ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[6]~0                                                                                                                                                                                                             ; 11      ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[2]~1                                                                                                                                                                                                             ; 11      ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~4                                                                                                                                          ; 11      ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~2                                                                                                                                          ; 11      ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~4                                                                                                                                          ; 11      ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~10                                                                                                                                         ; 10      ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~10                                                                                                                                         ; 10      ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~9                                                                                                                                          ; 10      ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|valid_rreq                                                                                                                                      ; 10      ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|valid_rreq                                                                                                              ; 10      ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|valid_rreq                                                                                                              ; 10      ;
; 74154:inst14|23                                                                                                                                                                                                                                              ; 10      ;
; 74154:inst14|29                                                                                                                                                                                                                                              ; 10      ;
; 74154:inst14|22                                                                                                                                                                                                                                              ; 10      ;
; 74154:inst11|20                                                                                                                                                                                                                                              ; 10      ;
; CPCI_INTERFACE:inst3|data[3]~25                                                                                                                                                                                                                              ; 10      ;
; CPCI_INTERFACE:inst3|data[4]~23                                                                                                                                                                                                                              ; 10      ;
; CPCI_INTERFACE:inst3|data[5]~21                                                                                                                                                                                                                              ; 10      ;
; CPCI_INTERFACE:inst3|data[6]~19                                                                                                                                                                                                                              ; 10      ;
; CPCI_INTERFACE:inst3|data[7]~17                                                                                                                                                                                                                              ; 10      ;
; blast~input                                                                                                                                                                                                                                                  ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                               ; 9       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                 ; 9       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|_~4                                                                                                                     ; 9       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|_~4                                                                                                                     ; 9       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|_~4                                                                                                                     ; 9       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|fifo_data_o[6]~0                                                                                                                                                                                                          ; 9       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|fifo_data_o[6]~0                                                                                                                                                                                                          ; 9       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_cnt_en                                                                                                                                                                                                                  ; 9       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_cnt_en                                                                                                                                                                                                                  ; 9       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|fifo_data_o[7]~0                                                                                                                                                                                                          ; 9       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|wren                                                                                                                                                                                                                      ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                            ; 8       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[0]~0                                                                                                                                                                                                             ; 8       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[0]~0                                                                                                                                                                                                             ; 8       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[0]~0                                                                                                                                                                                                             ; 8       ;
; 74154:inst11|45                                                                                                                                                                                                                                              ; 8       ;
; 74154:inst15|29                                                                                                                                                                                                                                              ; 8       ;
; 74154:inst15|27~2                                                                                                                                                                                                                                            ; 8       ;
; 74154:inst14|21                                                                                                                                                                                                                                              ; 8       ;
; Div_clk_1k:inst13|Add2~32                                                                                                                                                                                                                                    ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                               ; 7       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|state[1]                                                                                                                                                                                                                  ; 7       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|state[1]                                                                                                                                                                                                                  ; 7       ;
; Div_clk_1k:inst13|Equal2~4                                                                                                                                                                                                                                   ; 7       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|state[1]                                                                                                                                                                                                                  ; 7       ;
; CPCI_INTERFACE:inst3|data[8]~15                                                                                                                                                                                                                              ; 7       ;
; CPCI_INTERFACE:inst3|data[9]~13                                                                                                                                                                                                                              ; 7       ;
; CPCI_INTERFACE:inst3|data[10]~11                                                                                                                                                                                                                             ; 7       ;
; cs_rd_data:inst19|data_out[11]~13                                                                                                                                                                                                                            ; 7       ;
; cs_rd_data:inst19|data_out[12]~11                                                                                                                                                                                                                            ; 7       ;
; cs_rd_data:inst19|data_out[13]~9                                                                                                                                                                                                                             ; 7       ;
; cs_rd_data:inst19|data_out[14]~7                                                                                                                                                                                                                             ; 7       ;
; cs_rd_data:inst19|data_out[15]~5                                                                                                                                                                                                                             ; 7       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|clken                                                                                                                                                                                                                     ; 7       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|state[0]                                                                                                                                                                                                                  ; 7       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|clken                                                                                                                                                                                                                     ; 7       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|state[0]                                                                                                                                                                                                                  ; 7       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|clken                                                                                                                                                                                                                     ; 7       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|state[0]                                                                                                                                                                                                                  ; 7       ;
; 74154:inst11|21~0                                                                                                                                                                                                                                            ; 7       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[1]                                                                                                    ; 7       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[10]                                                                                                   ; 7       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[0]                                                                                                    ; 7       ;
; lwr~input                                                                                                                                                                                                                                                    ; 6       ;
; TuXiangGenz_Uart_Rx~input                                                                                                                                                                                                                                    ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[5]~0 ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                     ; 6       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal3~10                                                                                                                                                                                                                 ; 6       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_rreq                                                                                                                                   ; 6       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal3~10                                                                                                                                                                                                                 ; 6       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|wren                                                                                                                                                                                                                      ; 6       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|wren                                                                                                                                                                                                                      ; 6       ;
; Div_clk_1k:inst13|Equal1~4                                                                                                                                                                                                                                   ; 6       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_non_empty                                                                                                             ; 6       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_non_empty                                                                                                             ; 6       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_non_empty                                                                                                             ; 6       ;
; Div_clk_1k:inst13|Equal0~4                                                                                                                                                                                                                                   ; 6       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|Equal3~10                                                                                                                                                                                                                 ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|full_dff                                                                                                                                     ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[9]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[8]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[7]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[6]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[5]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[4]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[3]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[2]                                                                                                    ; 6       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|dffe_af                                                                                                                                                           ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~12                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|irf_reg[1][6]                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                     ; 5       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_rreq                                                                                                                                   ; 5       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|full_dff                                                                                                                                     ; 5       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|full_dff                                                                                                                                     ; 5       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|valid_rreq                                                                                                                                   ; 5       ;
; Lock_Data:inst97|data_out[2]~reg0                                                                                                                                                                                                                            ; 5       ;
; Lock_Data:inst91|data_out[2]~reg0                                                                                                                                                                                                                            ; 5       ;
; Lock_Data:inst36|data_out[2]~reg0                                                                                                                                                                                                                            ; 5       ;
; 74154:inst37|31~2                                                                                                                                                                                                                                            ; 5       ;
; UART_RXTX_MOD:inst12|gen_int2:inst12|int                                                                                                                                                                                                                     ; 5       ;
; KuanShiChang_Uart_Rx~input                                                                                                                                                                                                                                   ; 4       ;
; Gf_Uart_Rx~input                                                                                                                                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~18                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[13]                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~8                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[13]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[14]                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[0]   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[1]   ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|irf_reg[1][5]                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[0]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[0]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|rden                                                                                                                                                                                                                      ; 4       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_full                                                                                                                  ; 4       ;
; check_edge:inst99|cpufalling_edge                                                                                                                                                                                                                            ; 4       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|rden                                                                                                                                                                                                                      ; 4       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_full                                                                                                                  ; 4       ;
; check_edge:inst93|cpufalling_edge                                                                                                                                                                                                                            ; 4       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|rden                                                                                                                                                                                                                      ; 4       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|b_full                                                                                                                  ; 4       ;
; check_edge:inst88|cpufalling_edge                                                                                                                                                                                                                            ; 4       ;
; Div_clk_1k:inst13|Equal7~2                                                                                                                                                                                                                                   ; 4       ;
; Div_clk_1k:inst13|Equal6~2                                                                                                                                                                                                                                   ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[0]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[0]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[0]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[1]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[1]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[2]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[2]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[3]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[3]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[4]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[4]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[5]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[5]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[6]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[6]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[7]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[7]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[8]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[8]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[9]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[9]                                                                                                    ; 4       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[10]                                                                                                   ; 4       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_pp7:usedw_counter|counter_reg_bit[10]                                                                                                   ; 4       ;
; cs_rd_data:inst19|data_out[10]~16                                                                                                                                                                                                                            ; 4       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[2]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[0]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[2]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[0]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[2]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[0]                                                                                                                                                                                                               ; 4       ;
; 74154:inst15|26~0                                                                                                                                                                                                                                            ; 4       ;
; 74154:inst15|27~3                                                                                                                                                                                                                                            ; 4       ;
; 74154:inst15|28                                                                                                                                                                                                                                              ; 4       ;
; 74154:inst14|18                                                                                                                                                                                                                                              ; 4       ;
; 74154:inst11|18~0                                                                                                                                                                                                                                            ; 4       ;
; 74154:inst14|20                                                                                                                                                                                                                                              ; 4       ;
; 74154:inst15|32                                                                                                                                                                                                                                              ; 4       ;
; 74154:inst15|45                                                                                                                                                                                                                                              ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[14]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[15]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[12]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[13]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[10]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[11]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[8]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[9]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[6]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[7]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[4]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[5]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[2]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[3]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[0]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|clk_cnt[1]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[14]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[15]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[12]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[13]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[10]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[11]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[8]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[9]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[6]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[7]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[4]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[5]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[2]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[3]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[0]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|clk_cnt[1]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[14]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[15]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[12]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[13]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[10]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[11]                                                                                                                                                                                                               ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[8]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[9]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[6]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[7]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[4]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[5]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[2]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[3]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[0]                                                                                                                                                                                                                ; 4       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|clk_cnt[1]                                                                                                                                                                                                                ; 4       ;
; ads~input                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~0                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~2                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~13                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~12                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[26]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[27]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[28]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[30]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[31]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[33]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[34]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[35]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[36]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[113]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[37]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[122]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[40]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[10]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[11]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[13]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[14]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[16]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[17]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[18]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[19]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[20]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[21]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[22]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[23]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[24]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[25]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[116]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[38]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[39]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[2]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[4]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[3]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_5hi:auto_generated|counter_reg_bit[5]   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[2]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[0]                  ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|irsr_reg[7]                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                          ; 3       ;
; 74154:inst14|19                                                                                                                                                                                                                                              ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[2]~0                                                                                                                                                                                                             ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[2]~0                                                                                                                                                                                                             ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[2]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_cnt[1]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[2]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_cnt[1]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_1_dff                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_1_dff                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[2]~0                                                                                                                                                                                                             ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[10]~10                                                                                                                      ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[9]~9                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[8]~8                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[7]~7                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[6]~6                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[5]~5                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[4]~4                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[3]~3                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[2]~2                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[1]~1                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[0]~0                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|rd_ptr_lsb                                                                                                                                   ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[10]                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[9]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[8]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[7]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[6]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[5]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[4]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[3]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[2]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[1]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[0]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[10]~10                                                                                                                      ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[9]~9                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[8]~8                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[7]~7                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[6]~6                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[5]~5                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[4]~4                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[3]~3                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[2]~2                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[1]~1                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[0]~0                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|rd_ptr_lsb                                                                                                                                   ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[10]                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[9]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[8]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[7]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[6]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[5]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[4]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[3]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[2]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[1]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[0]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[10]~10                                                                                                                      ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[9]~9                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[8]~8                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[7]~7                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[6]~6                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[5]~5                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[4]~4                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[3]~3                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[2]~2                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[1]~1                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|ram_read_address[0]~0                                                                                                                        ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|rd_ptr_lsb                                                                                                                                   ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[10]                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[9]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[8]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[7]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[6]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[5]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[4]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[3]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[2]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[1]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_dpb:wr_ptr|counter_reg_bit[0]                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|fifo_rd_o_p                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[0]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[1]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[2]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[3]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[4]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[5]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[6]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[7]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[8]                                                                                 ; 3       ;
; 74154:inst14|26                                                                                                                                                                                                                                              ; 3       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[0]~1                                                                                                                                                                                                             ; 3       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|fifo_rd_o_p                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[0]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[1]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[2]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[3]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[4]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[5]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[6]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[7]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[8]                                                                                 ; 3       ;
; 74154:inst11|17                                                                                                                                                                                                                                              ; 3       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[0]~1                                                                                                                                                                                                             ; 3       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|fifo_rd_o_p                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[0]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[1]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[2]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[3]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[4]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[5]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[6]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[7]                                                                                 ; 3       ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|a_fefifo_s7f:fifo_state|cntr_go7:count_usedw|counter_reg_bit[8]                                                                                 ; 3       ;
; 74154:inst11|24                                                                                                                                                                                                                                              ; 3       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[0]~1                                                                                                                                                                                                             ; 3       ;
; Div_clk_1k:inst13|Equal5~1                                                                                                                                                                                                                                   ; 3       ;
; Div_clk_1k:inst13|counter_100000[0]                                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[2]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_cnt[1]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_1_dff                                                                                                                               ; 3       ;
; cs_rd_data:inst19|data_out[10]~19                                                                                                                                                                                                                            ; 3       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|Equal1~0                                                                                                                                                                                                                  ; 3       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_cnt[1]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|Mux3~0                                                                                                                                                                                                                    ; 3       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|Equal1~0                                                                                                                                                                                                                  ; 3       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_cnt[1]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|Equal1~0                                                                                                                                                                                                                  ; 3       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_cnt[1]                                                                                                                                                                                                               ; 3       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|Mux3~0                                                                                                                                                                                                                    ; 3       ;
; 74154:inst15|26                                                                                                                                                                                                                                              ; 3       ;
; Div_clk_1k:inst13|pcm_clk_signal_200ms                                                                                                                                                                                                                       ; 3       ;
; Div_clk_1k:inst13|pcm_clk_signal_100ms                                                                                                                                                                                                                       ; 3       ;
; Div_clk_1k:inst13|Equal4~1                                                                                                                                                                                                                                   ; 3       ;
; Div_clk_1k:inst13|Equal4~0                                                                                                                                                                                                                                   ; 3       ;
; Div_clk_1k:inst13|pcm_clk_signal_50ms                                                                                                                                                                                                                        ; 3       ;
; Lock_Data:inst92|data_out[0]~reg0                                                                                                                                                                                                                            ; 3       ;
; Lock_Data:inst92|data_out[1]~reg0                                                                                                                                                                                                                            ; 3       ;
; 74154:inst37|31~1                                                                                                                                                                                                                                            ; 3       ;
; CPCI_INTERFACE:inst3|blast_Vector[0]                                                                                                                                                                                                                         ; 3       ;
; CPCI_INTERFACE:inst3|blast_Vector[1]                                                                                                                                                                                                                         ; 3       ;
; CPCI_INTERFACE:inst3|blast_Vector[2]                                                                                                                                                                                                                         ; 3       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_txd_o                                                                                                                                                                                                                ; 3       ;
; inst5~0                                                                                                                                                                                                                                                      ; 3       ;
; Div_clk_1k:inst13|Add5~12                                                                                                                                                                                                                                    ; 3       ;
; Div_clk_1k:inst13|Add5~10                                                                                                                                                                                                                                    ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[8]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[7]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[5]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[4]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[3]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[2]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[1]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[0]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[18]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[17]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[16]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|r_time_count[14]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[8]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[7]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[5]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[4]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[3]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[2]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[1]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[0]                                                                                                                                                                                                           ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[18]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[17]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[16]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|r_time_count[14]                                                                                                                                                                                                          ; 3       ;
; UART_RXTX_MOD:inst95|gen_int2:inst12|int                                                                                                                                                                                                                     ; 3       ;
; CPCI_INTERFACE:inst3|ready                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][40]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][39]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][38]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][37]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][36]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][35]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][34]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][33]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][31]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~1                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[13]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[12]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[13]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[11]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[12]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[11]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~6                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[78]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[79]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[81]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[82]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[84]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[85]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[87]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[88]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[90]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[91]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[93]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[94]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[96]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[97]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[99]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[100]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[102]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[103]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[105]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[106]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[108]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[109]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[111]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[112]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[120]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[121]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[33]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[49]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[52]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[54]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[57]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[58]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[64]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[66]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[67]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[69]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[72]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[73]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[75]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[114]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[115]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[117]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[118]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[10]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[13]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[12]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[11]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[11]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[12]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[13]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~1                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~8                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|state_status[2]~1                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|state_status[2]~0                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out                                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated|counter_reg_bit[13]                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~26                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~24                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~22                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~20                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~18                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~16                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~14                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~12                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~10                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~8                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~6                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~4                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~2                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~0                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[1]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[3]                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ogi:auto_generated|counter_reg_bit[4]                  ; 2       ;
; sld_hub:auto_hub|Equal6~0                                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]~0                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|irsr_reg[4]~1                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|Equal0~0                                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                          ; 2       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_txd_o~_wirecell                                                                                                                                                                                                      ; 2       ;
; 74154:inst37|32~_wirecell                                                                                                                                                                                                                                    ; 2       ;
; 74154:inst37|31~_wirecell                                                                                                                                                                                                                                    ; 2       ;
; 74154:inst37|30~_wirecell                                                                                                                                                                                                                                    ; 2       ;
; 74154:inst14|30~_wirecell                                                                                                                                                                                                                                    ; 2       ;
; timer:inst35|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; timer:inst34|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; timer:inst33|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; timer:inst32|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; timer:inst31|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; timer:inst30|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; timer:inst25|enable_mark                                                                                                                                                                                                                                     ; 2       ;
; 74154:inst14|27                                                                                                                                                                                                                                              ; 2       ;
; 74154:inst15|27                                                                                                                                                                                                                                              ; 2       ;
; UART_RXTX_MOD:inst95|UART_tx:inst5|data_buf[7]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_tx:inst5|data_buf[7]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_tx:inst5|data_buf[7]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Mux30~2                                                                                                                                                                                                                   ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal0~8                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal0~7                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal0~6                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal0~5                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal0~4                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Mux29~1                                                                                                                                                                                                                   ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Mux29~0                                                                                                                                                                                                                   ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|Equal4~0                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Mux30~2                                                                                                                                                                                                                   ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal0~8                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal0~7                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal0~6                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal0~5                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal0~4                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Mux29~1                                                                                                                                                                                                                   ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Mux29~0                                                                                                                                                                                                                   ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|Equal4~0                                                                                                                                                                                                                  ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[1]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[1]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[1]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[2]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[2]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[2]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[3]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[3]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[3]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[4]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[4]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[4]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[5]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[5]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[5]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[6]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[6]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[6]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst17|UART_rx:inst1|data_buf[7]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_rx:inst1|data_buf[7]                                                                                                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_rx:inst1|data_buf[7]                                                                                                                                                                                                               ; 2       ;
; check_edge:inst100|xwr_vector[1]                                                                                                                                                                                                                             ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_will_be_1~1                                                                                                                            ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_2_dff                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~9                                                                                                                                          ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_0_dff                                                                                                                               ; 2       ;
; check_edge:inst89|xwr_vector[1]                                                                                                                                                                                                                              ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_will_be_1~1                                                                                                                            ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_2_dff                                                                                                                               ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|_~8                                                                                                                                          ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|usedw_is_0_dff                                                                                                                               ; 2       ;
; check_edge:inst99|xwr_vector[1]                                                                                                                                                                                                                              ; 2       ;
; check_edge:inst93|xwr_vector[1]                                                                                                                                                                                                                              ; 2       ;
; check_edge:inst88|xwr_vector[1]                                                                                                                                                                                                                              ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[9]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[8]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[7]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[6]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[5]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[4]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[3]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[2]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[1]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[0]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[9]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[8]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[7]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[6]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[5]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[4]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[3]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[2]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[1]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[0]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[9]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[8]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[7]                                                                                                       ; 2       ;
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|cntr_cpb:rd_ptr_msb|counter_reg_bit[6]                                                                                                       ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                   ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; UART_RXTX_MOD:inst12|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|altsyncram_fk81:FIFOram|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X47_Y30_N0, M9K_X47_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; UART_RXTX_MOD:inst12|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram|altsyncram_s0k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X47_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; UART_RXTX_MOD:inst17|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|altsyncram_fk81:FIFOram|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X47_Y28_N0, M9K_X47_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; UART_RXTX_MOD:inst17|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram|altsyncram_s0k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X47_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; UART_RXTX_MOD:inst95|UART_RX_FIFO:inst7|scfifo:scfifo_component|scfifo_eb61:auto_generated|a_dpfifo_h931:dpfifo|altsyncram_fk81:FIFOram|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X47_Y31_N0, M9K_X47_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; UART_RXTX_MOD:inst95|send_fifo:inst6|scfifo:scfifo_component|scfifo_ol31:auto_generated|a_dpfifo_vr31:dpfifo|dpram_5711:FIFOram|altsyncram_s0k1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X47_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_7224:auto_generated|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks ; 16384        ; 41           ; 16384        ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 671744 ; 16384                       ; 41                          ; 16384                       ; 41                          ; 671744              ; 82   ; None ; M9K_X68_Y34_N0, M9K_X68_Y32_N0, M9K_X61_Y25_N0, M9K_X68_Y29_N0, M9K_X68_Y27_N0, M9K_X68_Y26_N0, M9K_X61_Y28_N0, M9K_X61_Y27_N0, M9K_X61_Y24_N0, M9K_X68_Y24_N0, M9K_X68_Y23_N0, M9K_X61_Y26_N0, M9K_X68_Y28_N0, M9K_X61_Y34_N0, M9K_X61_Y30_N0, M9K_X61_Y35_N0, M9K_X68_Y31_N0, M9K_X68_Y30_N0, M9K_X61_Y22_N0, M9K_X61_Y23_N0, M9K_X68_Y22_N0, M9K_X47_Y21_N0, M9K_X13_Y21_N0, M9K_X27_Y17_N0, M9K_X13_Y25_N0, M9K_X13_Y23_N0, M9K_X27_Y37_N0, M9K_X47_Y36_N0, M9K_X13_Y26_N0, M9K_X13_Y27_N0, M9K_X27_Y32_N0, M9K_X27_Y26_N0, M9K_X27_Y25_N0, M9K_X27_Y18_N0, M9K_X27_Y21_N0, M9K_X27_Y22_N0, M9K_X27_Y24_N0, M9K_X27_Y23_N0, M9K_X27_Y20_N0, M9K_X47_Y20_N0, M9K_X13_Y19_N0, M9K_X13_Y20_N0, M9K_X13_Y24_N0, M9K_X13_Y22_N0, M9K_X47_Y19_N0, M9K_X47_Y18_N0, M9K_X61_Y31_N0, M9K_X68_Y33_N0, M9K_X27_Y39_N0, M9K_X13_Y35_N0, M9K_X47_Y38_N0, M9K_X47_Y37_N0, M9K_X47_Y33_N0, M9K_X61_Y33_N0, M9K_X27_Y36_N0, M9K_X13_Y36_N0, M9K_X47_Y26_N0, M9K_X27_Y35_N0, M9K_X27_Y33_N0, M9K_X27_Y34_N0, M9K_X47_Y25_N0, M9K_X13_Y33_N0, M9K_X61_Y32_N0, M9K_X61_Y36_N0, M9K_X61_Y38_N0, M9K_X61_Y37_N0, M9K_X13_Y30_N0, M9K_X13_Y31_N0, M9K_X27_Y38_N0, M9K_X27_Y29_N0, M9K_X13_Y37_N0, M9K_X13_Y32_N0, M9K_X27_Y28_N0, M9K_X27_Y30_N0, M9K_X27_Y40_N0, M9K_X27_Y31_N0, M9K_X27_Y27_N0, M9K_X47_Y23_N0, M9K_X61_Y29_N0, M9K_X47_Y22_N0, M9K_X47_Y24_N0, M9K_X27_Y19_N0 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 5,049 / 168,875 ( 3 % ) ;
; C16 interconnects          ; 202 / 5,236 ( 4 % )     ;
; C4 interconnects           ; 2,730 / 103,272 ( 3 % ) ;
; Direct links               ; 620 / 168,875 ( < 1 % ) ;
; Global clocks              ; 9 / 20 ( 45 % )         ;
; Local interconnects        ; 1,526 / 55,856 ( 3 % )  ;
; R24 interconnects          ; 293 / 5,207 ( 6 % )     ;
; R4 interconnects           ; 2,921 / 141,678 ( 2 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.17) ; Number of LABs  (Total = 218) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 4                             ;
; 3                                           ; 10                            ;
; 4                                           ; 3                             ;
; 5                                           ; 28                            ;
; 6                                           ; 5                             ;
; 7                                           ; 11                            ;
; 8                                           ; 2                             ;
; 9                                           ; 7                             ;
; 10                                          ; 5                             ;
; 11                                          ; 11                            ;
; 12                                          ; 3                             ;
; 13                                          ; 2                             ;
; 14                                          ; 5                             ;
; 15                                          ; 2                             ;
; 16                                          ; 107                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 218) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 103                           ;
; 1 Clock                            ; 170                           ;
; 1 Clock enable                     ; 75                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 9                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 19                            ;
; 2 Clocks                           ; 25                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.30) ; Number of LABs  (Total = 218) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 14                            ;
; 2                                            ; 3                             ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 15                            ;
; 10                                           ; 15                            ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 3                             ;
; 14                                           ; 10                            ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 8                             ;
; 21                                           ; 3                             ;
; 22                                           ; 14                            ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 7                             ;
; 26                                           ; 11                            ;
; 27                                           ; 12                            ;
; 28                                           ; 12                            ;
; 29                                           ; 10                            ;
; 30                                           ; 5                             ;
; 31                                           ; 7                             ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.78) ; Number of LABs  (Total = 218) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 57                            ;
; 2                                               ; 13                            ;
; 3                                               ; 27                            ;
; 4                                               ; 14                            ;
; 5                                               ; 7                             ;
; 6                                               ; 10                            ;
; 7                                               ; 6                             ;
; 8                                               ; 13                            ;
; 9                                               ; 9                             ;
; 10                                              ; 8                             ;
; 11                                              ; 8                             ;
; 12                                              ; 4                             ;
; 13                                              ; 4                             ;
; 14                                              ; 4                             ;
; 15                                              ; 5                             ;
; 16                                              ; 16                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 3                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.65) ; Number of LABs  (Total = 218) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 43                            ;
; 3                                            ; 14                            ;
; 4                                            ; 18                            ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 12                            ;
; 8                                            ; 7                             ;
; 9                                            ; 13                            ;
; 10                                           ; 6                             ;
; 11                                           ; 1                             ;
; 12                                           ; 9                             ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 8                             ;
; 16                                           ; 5                             ;
; 17                                           ; 7                             ;
; 18                                           ; 6                             ;
; 19                                           ; 6                             ;
; 20                                           ; 1                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 1                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 8                             ;
; 33                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 69           ; 0            ; 69           ; 0            ; 0            ; 108       ; 69           ; 0            ; 108       ; 108       ; 0            ; 0            ; 0            ; 0            ; 93           ; 0            ; 0            ; 93           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 108       ; 0            ; 0            ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 39           ; 108          ; 39           ; 108          ; 108          ; 0         ; 39           ; 108          ; 0         ; 0         ; 108          ; 108          ; 108          ; 108          ; 15           ; 108          ; 108          ; 15           ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 108          ; 0         ; 108          ; 108          ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ready                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data9[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd_data10[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; int                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GF_Tongbu_Pulse      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KC_Tongbu_Pulse      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gf_Uart_Tx           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TuXiangGenz_Uart_Tx  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KuanShiChang_Uart_Tx ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN_c31_1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN_c31_2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN_164245            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_test[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_Data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TuXiangGenz_Uart_Rx  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ads                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blast                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lwr                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CPCI_AD[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Gf_Uart_Rx           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KuanShiChang_Uart_Rx ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Aug 26 09:40:39 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TMTC_FPGA -c TMTC_FPGA
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Selected device EP4CE55F23I7 for design "TMTC_FPGA"
Info: Low junction temperature is -40 degrees C
Info: High junction temperature is 100 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE15F23A7 is compatible
    Info: Device EP4CE15F23C7 is compatible
    Info: Device EP4CE15F23I7 is compatible
    Info: Device EP4CE40F23A7 is compatible
    Info: Device EP4CE40F23C7 is compatible
    Info: Device EP4CE40F23I7 is compatible
    Info: Device EP4CE30F23A7 is compatible
    Info: Device EP4CE30F23C7 is compatible
    Info: Device EP4CE30F23I7 is compatible
    Info: Device EP4CE55F23C7 is compatible
    Info: Device EP4CE75F23C7 is compatible
    Info: Device EP4CE75F23I7 is compatible
    Info: Device EP4CE115F23C7 is compatible
    Info: Device EP4CE115F23I7 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 35 pins of 104 total pins
    Info: Pin rd_data9[7] not assigned to an exact location on the device
    Info: Pin rd_data9[6] not assigned to an exact location on the device
    Info: Pin rd_data9[5] not assigned to an exact location on the device
    Info: Pin rd_data9[4] not assigned to an exact location on the device
    Info: Pin rd_data9[3] not assigned to an exact location on the device
    Info: Pin rd_data9[2] not assigned to an exact location on the device
    Info: Pin rd_data9[1] not assigned to an exact location on the device
    Info: Pin rd_data9[0] not assigned to an exact location on the device
    Info: Pin rd_data10[10] not assigned to an exact location on the device
    Info: Pin rd_data10[9] not assigned to an exact location on the device
    Info: Pin rd_data10[8] not assigned to an exact location on the device
    Info: Pin rd_data10[7] not assigned to an exact location on the device
    Info: Pin rd_data10[6] not assigned to an exact location on the device
    Info: Pin rd_data10[5] not assigned to an exact location on the device
    Info: Pin rd_data10[4] not assigned to an exact location on the device
    Info: Pin rd_data10[3] not assigned to an exact location on the device
    Info: Pin rd_data10[2] not assigned to an exact location on the device
    Info: Pin rd_data10[1] not assigned to an exact location on the device
    Info: Pin rd_data10[0] not assigned to an exact location on the device
    Info: Pin data_test[15] not assigned to an exact location on the device
    Info: Pin data_test[14] not assigned to an exact location on the device
    Info: Pin data_test[13] not assigned to an exact location on the device
    Info: Pin data_test[12] not assigned to an exact location on the device
    Info: Pin data_test[11] not assigned to an exact location on the device
    Info: Pin data_test[10] not assigned to an exact location on the device
    Info: Pin data_test[9] not assigned to an exact location on the device
    Info: Pin data_test[8] not assigned to an exact location on the device
    Info: Pin data_test[7] not assigned to an exact location on the device
    Info: Pin data_test[6] not assigned to an exact location on the device
    Info: Pin data_test[5] not assigned to an exact location on the device
    Info: Pin data_test[4] not assigned to an exact location on the device
    Info: Pin data_test[3] not assigned to an exact location on the device
    Info: Pin data_test[2] not assigned to an exact location on the device
    Info: Pin data_test[1] not assigned to an exact location on the device
    Info: Pin data_test[0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst25|enable_mark|combout" is a latch
    Warning: Node "inst30|enable_mark|combout" is a latch
    Warning: Node "inst31|enable_mark|combout" is a latch
    Warning: Node "inst32|enable_mark|combout" is a latch
    Warning: Node "inst33|enable_mark|combout" is a latch
    Warning: Node "inst34|enable_mark|combout" is a latch
    Warning: Node "inst35|enable_mark|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning: Synopsys Design Constraints File file not found: 'TMTC_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Div_clk_1k:inst13|pcm_clk_signal_500us was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Div_clk_1k:inst13|pcm_clk_signal_1ms was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Div_clk_1k:inst13|pcm_clk_signal_5ms was determined to be a clock but was found without an associated clock assignment.
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node clk~input (placed in PIN A12 (CLK8, DIFFCLK_5n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Div_clk_1k:inst13|pcm_clk_signal_1ms 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Div_clk_1k:inst13|pcm_clk_signal_1ms~0
Info: Automatically promoted node Div_clk_1k:inst13|pcm_clk_signal_5ms 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Div_clk_1k:inst13|pcm_clk_signal_5ms~0
Info: Automatically promoted node Div_clk_1k:inst13|pcm_clk_signal_500us 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Div_clk_1k:inst13|pcm_clk_signal_500us~0
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~6
Info: Automatically promoted node 74154:inst37|31 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node 74154:inst37|31~_wirecell
Info: Automatically promoted node 74154:inst37|30 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node 74154:inst37|30~_wirecell
Info: Automatically promoted node 74154:inst37|32 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node 74154:inst37|32~_wirecell
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 35 (unused VREF, 3.3V VCCIO, 19 input, 16 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  23 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  12 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  28 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 9 total pin(s) used --  34 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  38 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  37 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X33_Y21 to location X43_Y31
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 93 pins must meet Altera requirements for 3.3, 3.0, and 2.5-V interfaces. Refer to the device Application Note 447 (Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems).
    Info: Pin rd_data9[7] uses I/O standard 3.3-V LVTTL at G16
    Info: Pin rd_data9[6] uses I/O standard 3.3-V LVTTL at F19
    Info: Pin rd_data9[5] uses I/O standard 3.3-V LVTTL at C19
    Info: Pin rd_data9[4] uses I/O standard 3.3-V LVTTL at U13
    Info: Pin rd_data9[3] uses I/O standard 3.3-V LVTTL at AB15
    Info: Pin rd_data9[2] uses I/O standard 3.3-V LVTTL at AA14
    Info: Pin rd_data9[1] uses I/O standard 3.3-V LVTTL at Y4
    Info: Pin rd_data9[0] uses I/O standard 3.3-V LVTTL at A13
    Info: Pin rd_data10[10] uses I/O standard 3.3-V LVTTL at D17
    Info: Pin rd_data10[9] uses I/O standard 3.3-V LVTTL at AB16
    Info: Pin rd_data10[8] uses I/O standard 3.3-V LVTTL at V5
    Info: Pin rd_data10[7] uses I/O standard 3.3-V LVTTL at G9
    Info: Pin rd_data10[6] uses I/O standard 3.3-V LVTTL at F16
    Info: Pin rd_data10[5] uses I/O standard 3.3-V LVTTL at AB13
    Info: Pin rd_data10[4] uses I/O standard 3.3-V LVTTL at V6
    Info: Pin rd_data10[3] uses I/O standard 3.3-V LVTTL at C2
    Info: Pin rd_data10[2] uses I/O standard 3.3-V LVTTL at V11
    Info: Pin rd_data10[1] uses I/O standard 3.3-V LVTTL at B8
    Info: Pin rd_data10[0] uses I/O standard 3.3-V LVTTL at V9
    Info: Pin data_test[15] uses I/O standard 3.3-V LVTTL at V7
    Info: Pin data_test[14] uses I/O standard 3.3-V LVTTL at M4
    Info: Pin data_test[13] uses I/O standard 3.3-V LVTTL at A3
    Info: Pin data_test[12] uses I/O standard 3.3-V LVTTL at M6
    Info: Pin data_test[11] uses I/O standard 3.3-V LVTTL at B3
    Info: Pin data_test[10] uses I/O standard 3.3-V LVTTL at G8
    Info: Pin data_test[9] uses I/O standard 3.3-V LVTTL at Y7
    Info: Pin data_test[8] uses I/O standard 3.3-V LVTTL at Y8
    Info: Pin data_test[7] uses I/O standard 3.3-V LVTTL at V8
    Info: Pin data_test[6] uses I/O standard 3.3-V LVTTL at W8
    Info: Pin data_test[5] uses I/O standard 3.3-V LVTTL at W7
    Info: Pin data_test[4] uses I/O standard 3.3-V LVTTL at M5
    Info: Pin data_test[3] uses I/O standard 3.3-V LVTTL at U9
    Info: Pin data_test[2] uses I/O standard 3.3-V LVTTL at F8
    Info: Pin data_test[1] uses I/O standard 3.3-V LVTTL at D8
    Info: Pin data_test[0] uses I/O standard 3.3-V LVTTL at N5
    Info: Pin CPCI_Data[31] uses I/O standard 3.3-V LVTTL at AA10
    Info: Pin CPCI_Data[30] uses I/O standard 3.3-V LVTTL at AA9
    Info: Pin CPCI_Data[29] uses I/O standard 3.3-V LVTTL at AA8
    Info: Pin CPCI_Data[28] uses I/O standard 3.3-V LVTTL at AB7
    Info: Pin CPCI_Data[27] uses I/O standard 3.3-V LVTTL at AA7
    Info: Pin CPCI_Data[26] uses I/O standard 3.3-V LVTTL at AB6
    Info: Pin CPCI_Data[25] uses I/O standard 3.3-V LVTTL at AA6
    Info: Pin CPCI_Data[24] uses I/O standard 3.3-V LVTTL at AB5
    Info: Pin CPCI_Data[23] uses I/O standard 3.3-V LVTTL at AA5
    Info: Pin CPCI_Data[22] uses I/O standard 3.3-V LVTTL at AB4
    Info: Pin CPCI_Data[21] uses I/O standard 3.3-V LVTTL at AA4
    Info: Pin CPCI_Data[20] uses I/O standard 3.3-V LVTTL at AB3
    Info: Pin CPCI_Data[19] uses I/O standard 3.3-V LVTTL at AA3
    Info: Pin CPCI_Data[18] uses I/O standard 3.3-V LVTTL at AA1
    Info: Pin CPCI_Data[17] uses I/O standard 3.3-V LVTTL at Y2
    Info: Pin CPCI_Data[16] uses I/O standard 3.3-V LVTTL at Y1
    Info: Pin CPCI_Data[15] uses I/O standard 3.3-V LVTTL at W2
    Info: Pin CPCI_Data[14] uses I/O standard 3.3-V LVTTL at W1
    Info: Pin CPCI_Data[13] uses I/O standard 3.3-V LVTTL at V2
    Info: Pin CPCI_Data[12] uses I/O standard 3.3-V LVTTL at V1
    Info: Pin CPCI_Data[11] uses I/O standard 3.3-V LVTTL at U2
    Info: Pin CPCI_Data[10] uses I/O standard 3.3-V LVTTL at U1
    Info: Pin CPCI_Data[9] uses I/O standard 3.3-V LVTTL at T4
    Info: Pin CPCI_Data[8] uses I/O standard 3.3-V LVTTL at R2
    Info: Pin CPCI_Data[7] uses I/O standard 3.3-V LVTTL at R1
    Info: Pin CPCI_Data[6] uses I/O standard 3.3-V LVTTL at P2
    Info: Pin CPCI_Data[5] uses I/O standard 3.3-V LVTTL at P1
    Info: Pin CPCI_Data[4] uses I/O standard 3.3-V LVTTL at N2
    Info: Pin CPCI_Data[3] uses I/O standard 3.3-V LVTTL at N1
    Info: Pin CPCI_Data[2] uses I/O standard 3.3-V LVTTL at M2
    Info: Pin CPCI_Data[1] uses I/O standard 3.3-V LVTTL at M1
    Info: Pin CPCI_Data[0] uses I/O standard 3.3-V LVTTL at M3
    Info: Pin reset uses I/O standard 3.3-V LVTTL at A7
    Info: Pin TuXiangGenz_Uart_Rx uses I/O standard 3.3-V LVTTL at F2
    Info: Pin clk uses I/O standard 3.3-V LVTTL at A12
    Info: Pin CPCI_AD[4] uses I/O standard 3.3-V LVTTL at W13
    Info: Pin ads uses I/O standard 3.3-V LVTTL at J3
    Info: Pin blast uses I/O standard 3.3-V LVTTL at H4
    Info: Pin lwr uses I/O standard 3.3-V LVTTL at AB10
    Info: Pin CPCI_AD[17] uses I/O standard 3.3-V LVTTL at P4
    Info: Pin CPCI_AD[16] uses I/O standard 3.3-V LVTTL at V16
    Info: Pin CPCI_AD[15] uses I/O standard 3.3-V LVTTL at P3
    Info: Pin CPCI_AD[14] uses I/O standard 3.3-V LVTTL at U16
    Info: Pin CPCI_AD[13] uses I/O standard 3.3-V LVTTL at P5
    Info: Pin CPCI_AD[12] uses I/O standard 3.3-V LVTTL at W15
    Info: Pin CPCI_AD[11] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin CPCI_AD[10] uses I/O standard 3.3-V LVTTL at V15
    Info: Pin CPCI_AD[9] uses I/O standard 3.3-V LVTTL at R4
    Info: Pin CPCI_AD[8] uses I/O standard 3.3-V LVTTL at W14
    Info: Pin CPCI_AD[7] uses I/O standard 3.3-V LVTTL at R5
    Info: Pin CPCI_AD[6] uses I/O standard 3.3-V LVTTL at V14
    Info: Pin CPCI_AD[1] uses I/O standard 3.3-V LVTTL at P7
    Info: Pin CPCI_AD[2] uses I/O standard 3.3-V LVTTL at V13
    Info: Pin CPCI_AD[3] uses I/O standard 3.3-V LVTTL at R6
    Info: Pin CPCI_AD[0] uses I/O standard 3.3-V LVTTL at U12
    Info: Pin CPCI_AD[5] uses I/O standard 3.3-V LVTTL at P6
    Info: Pin Gf_Uart_Rx uses I/O standard 3.3-V LVTTL at E1
    Info: Pin KuanShiChang_Uart_Rx uses I/O standard 3.3-V LVTTL at E7
Info: Generated suppressed messages file E:/xxl/TMTC_FPGA/TMTC_FPGA.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 486 megabytes
    Info: Processing ended: Wed Aug 26 09:40:59 2015
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/xxl/TMTC_FPGA/TMTC_FPGA.fit.smsg.


