TimeQuest Timing Analyzer report for Security_System
Mon Jul 23 22:21:07 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Security_System                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; CLK_Divider:DUT1|T_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Divider:DUT1|T_CLK } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 244.14 MHz ; 244.14 MHz      ; CLK_Divider:DUT1|T_CLK ;      ;
; 349.41 MHz ; 349.41 MHz      ; CLK                    ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK ; -3.096 ; -58.032       ;
; CLK                    ; -1.862 ; -24.180       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.714 ; -1.714        ;
; CLK_Divider:DUT1|T_CLK ; 0.624  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.631 ; -17.517       ;
; CLK_Divider:DUT1|T_CLK ; -0.611 ; -25.662       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                  ;
+--------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.096 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.134      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.058 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 4.099      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.054 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.092      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -3.003 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 4.041      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.927 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.968      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.885 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.926      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.847 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.888      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.815 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.853      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.777 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.815      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.769      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.711 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 3.749      ;
; -2.701 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.003      ; 3.742      ;
+--------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.862 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.900      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.845 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.883      ;
; -1.836 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.875      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.803 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.841      ;
; -1.795 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.834      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.610 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.648      ;
; -1.601 ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.640      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.580 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.618      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.570      ;
; -1.517 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.555      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.508 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.546      ;
; -1.489 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.528      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
; -1.473 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.511      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.714 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 2.871      ; 1.720      ;
; -1.214 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 2.871      ; 1.720      ;
; 0.980  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.983  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.269      ;
; 0.984  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 1.017  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.303      ;
; 1.018  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.304      ;
; 1.022  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.309      ;
; 1.023  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.309      ;
; 1.195  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.237  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.523      ;
; 1.412  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.415  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.701      ;
; 1.416  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.702      ;
; 1.450  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.736      ;
; 1.451  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.737      ;
; 1.455  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.742      ;
; 1.456  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.742      ;
; 1.492  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.495  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.781      ;
; 1.496  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.782      ;
; 1.518  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.804      ;
; 1.530  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.816      ;
; 1.535  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.822      ;
; 1.572  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.575  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.861      ;
; 1.576  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.862      ;
; 1.598  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.884      ;
; 1.610  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.896      ;
; 1.615  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.901      ;
; 1.627  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.630  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.916      ;
; 1.652  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.938      ;
; 1.655  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.941      ;
; 1.678  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.964      ;
; 1.690  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.976      ;
; 1.695  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.981      ;
; 1.707  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.710  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.996      ;
; 1.710  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.996      ;
; 1.735  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.021      ;
; 1.750  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.036      ;
; 1.758  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.044      ;
; 1.770  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.056      ;
; 1.787  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.073      ;
; 1.790  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.076      ;
; 1.790  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.076      ;
; 1.807  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.094      ;
; 1.830  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.116      ;
; 1.838  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.124      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.862  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.148      ;
; 1.869  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.155      ;
; 1.870  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.896  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.183      ;
; 1.909  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.195      ;
; 1.910  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.196      ;
; 1.914  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.201      ;
; 1.918  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.204      ;
; 1.949  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.235      ;
; 1.950  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.236      ;
; 1.950  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.236      ;
; 1.989  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.275      ;
; 1.990  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.276      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.025  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.311      ;
; 2.029  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.315      ;
; 2.030  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.316      ;
; 2.030  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.316      ;
; 2.048  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.335      ;
; 2.069  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.355      ;
; 2.070  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.356      ;
; 2.109  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.395      ;
; 2.110  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.396      ;
; 2.149  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.435      ;
; 2.150  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.436      ;
; 2.155  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.442      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.624 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.910      ;
; 0.975 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.262      ;
; 0.979 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.266      ;
; 1.006 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.292      ;
; 1.018 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[0]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.309      ;
; 1.186 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.472      ;
; 1.192 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.478      ;
; 1.201 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.487      ;
; 1.234 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.520      ;
; 1.407 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.694      ;
; 1.411 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.698      ;
; 1.439 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.725      ;
; 1.449 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.735      ;
; 1.451 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.738      ;
; 1.454 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.740      ;
; 1.455 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.742      ;
; 1.487 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.774      ;
; 1.491 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.777      ;
; 1.492 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.778      ;
; 1.509 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.795      ;
; 1.509 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.795      ;
; 1.531 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.817      ;
; 1.534 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.820      ;
; 1.535 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.567 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.853      ;
; 1.571 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.857      ;
; 1.572 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.858      ;
; 1.589 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.875      ;
; 1.589 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.875      ;
; 1.611 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.897      ;
; 1.614 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.900      ;
; 1.615 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.901      ;
; 1.616 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.902      ;
; 1.623 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.909      ;
; 1.624 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.910      ;
; 1.626 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.912      ;
; 1.633 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.919      ;
; 1.646 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 1.935      ;
; 1.647 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.933      ;
; 1.651 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.937      ;
; 1.652 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.938      ;
; 1.667 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.953      ;
; 1.669 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.955      ;
; 1.691 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.977      ;
; 1.694 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.980      ;
; 1.695 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.981      ;
; 1.703 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.989      ;
; 1.704 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.990      ;
; 1.706 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.992      ;
; 1.713 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.999      ;
; 1.726 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.015      ;
; 1.726 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.015      ;
; 1.727 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.013      ;
; 1.731 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.017      ;
; 1.747 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.033      ;
; 1.749 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.035      ;
; 1.774 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.060      ;
; 1.775 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.061      ;
; 1.783 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.069      ;
; 1.788 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.077      ;
; 1.793 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.079      ;
; 1.806 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.095      ;
; 1.806 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.095      ;
; 1.807 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.093      ;
; 1.811 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.097      ;
; 1.827 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.113      ;
; 1.829 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.115      ;
; 1.854 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.143      ;
; 1.854 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.140      ;
; 1.863 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.149      ;
; 1.865 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.151      ;
; 1.868 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.157      ;
; 1.873 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.159      ;
; 1.878 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.164      ;
; 1.886 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.175      ;
; 1.886 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.175      ;
; 1.890 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.179      ;
; 1.909 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.195      ;
; 1.934 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.223      ;
; 1.934 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.220      ;
; 1.943 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.229      ;
; 1.945 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.231      ;
; 1.948 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.237      ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Trigger|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Trigger|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 4.879 ; 4.879 ; Rise       ; CLK                    ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 6.084 ; 6.084 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -3.364 ; -3.364 ; Rise       ; CLK                    ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -4.775 ; -4.775 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Trigger_Sig ; CLK_Divider:DUT1|T_CLK ; 8.646 ; 8.646 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Trigger_Sig ; CLK_Divider:DUT1|T_CLK ; 8.646 ; 8.646 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK ; -0.587 ; -9.726        ;
; CLK                    ; -0.147 ; -1.805        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.423 ; -1.423        ;
; CLK_Divider:DUT1|T_CLK ; 0.242  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.380 ; -14.380       ;
; CLK_Divider:DUT1|T_CLK ; -0.500 ; -21.000       ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                  ;
+--------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.619      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.573 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.605      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.571 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.604      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.594      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.511 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.544      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.539      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.500 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.533      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.491 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.524      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.510      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.476 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.508      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.463 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 1.495      ;
; -0.441 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 1.474      ;
+--------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.147 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.179      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.143 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.175      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.168      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.101      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.096      ;
; -0.041 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.073      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.039 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.071      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.029 ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.019 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.051      ;
; -0.019 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.051      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.423 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 1.804      ; 0.674      ;
; -0.923 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 1.804      ; 0.674      ;
; 0.364  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.374  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.437  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.451  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.603      ;
; 0.502  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.658      ;
; 0.514  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.517  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.537  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.693      ;
; 0.549  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.561  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.713      ;
; 0.572  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.575  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.728      ;
; 0.584  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.739      ;
; 0.596  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.748      ;
; 0.607  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.764      ;
; 0.619  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.622  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.774      ;
; 0.631  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.783      ;
; 0.645  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.647  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.654  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.666  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.818      ;
; 0.670  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.680  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.682  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.834      ;
; 0.701  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.853      ;
; 0.705  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.857      ;
; 0.709  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.861      ;
; 0.716  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.868      ;
; 0.717  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.717  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.717  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.736  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.888      ;
; 0.739  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.891      ;
; 0.740  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.892      ;
; 0.747  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.899      ;
; 0.751  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.752  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.761  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.774  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.926      ;
; 0.775  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.778  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.783  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.935      ;
; 0.786  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.938      ;
; 0.787  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.939      ;
; 0.787  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.939      ;
; 0.788  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.809  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.961      ;
; 0.810  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.962      ;
; 0.814  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.966      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.820  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.821  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.973      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.242 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.394      ;
; 0.359 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.374 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[0]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.437 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.592      ;
; 0.444 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.596      ;
; 0.448 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.497 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.654      ;
; 0.509 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[1]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.532 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.689      ;
; 0.550 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.567 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.572 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.730      ;
; 0.585 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.743      ;
; 0.602 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.754      ;
; 0.607 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[2]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.620 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.774      ;
; 0.622 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.778      ;
; 0.637 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.789      ;
; 0.642 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[3]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Counter[19] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[15] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.800      ;
; 0.656 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.809      ;
; 0.657 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.658 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.813      ;
; 0.663 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.816      ;
; 0.672 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.824      ;
; 0.677 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.829      ;
; 0.678 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[4]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.830      ;
; 0.683 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[16] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.835      ;
; 0.691 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.844      ;
; 0.692 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[8]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.844      ;
; 0.692 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.845      ;
; 0.696 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[6]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.851      ;
; 0.702 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.855      ;
; 0.704 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.856      ;
; 0.709 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.862      ;
; 0.713 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Counter[5]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Counter[18] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.866      ;
; 0.718 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Counter[17] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.870      ;
; 0.726 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Counter[14] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.879      ;
; 0.727 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Counter[9]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.879      ;
; 0.727 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.880      ;
; 0.728 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Counter[11] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.881      ;
; 0.731 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Counter[7]  ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.883      ;
; 0.733 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Counter[13] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.886      ;
; 0.737 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Counter[12] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.890      ;
+-------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[19]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Trigger|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Trigger|clk                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 2.186 ; 2.186 ; Rise       ; CLK                    ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 2.763 ; 2.763 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -1.565 ; -1.565 ; Rise       ; CLK                    ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -2.194 ; -2.194 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Trigger_Sig ; CLK_Divider:DUT1|T_CLK ; 4.406 ; 4.406 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Trigger_Sig ; CLK_Divider:DUT1|T_CLK ; 4.406 ; 4.406 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -3.096  ; -1.714 ; N/A      ; N/A     ; -1.631              ;
;  CLK                    ; -1.862  ; -1.714 ; N/A      ; N/A     ; -1.631              ;
;  CLK_Divider:DUT1|T_CLK ; -3.096  ; 0.242  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -82.212 ; -1.714 ; 0.0      ; 0.0     ; -43.179             ;
;  CLK                    ; -24.180 ; -1.714 ; N/A      ; N/A     ; -17.517             ;
;  CLK_Divider:DUT1|T_CLK ; -58.032 ; 0.000  ; N/A      ; N/A     ; -25.662             ;
+-------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 4.879 ; 4.879 ; Rise       ; CLK                    ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 6.084 ; 6.084 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -1.565 ; -1.565 ; Rise       ; CLK                    ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -2.194 ; -2.194 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Trigger_Sig ; CLK_Divider:DUT1|T_CLK ; 8.646 ; 8.646 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-------------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Trigger_Sig ; CLK_Divider:DUT1|T_CLK ; 4.406 ; 4.406 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 234      ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK                    ; 1        ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 630      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLK                    ; CLK                    ; 234      ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK                    ; 1        ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 630      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul 23 22:21:07 2018
Info: Command: quartus_sta Security_System -c Security_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Security_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_Divider:DUT1|T_CLK CLK_Divider:DUT1|T_CLK
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.096       -58.032 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -1.862       -24.180 CLK 
Info (332146): Worst-case hold slack is -1.714
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.714        -1.714 CLK 
    Info (332119):     0.624         0.000 CLK_Divider:DUT1|T_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -17.517 CLK 
    Info (332119):    -0.611       -25.662 CLK_Divider:DUT1|T_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.587        -9.726 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.147        -1.805 CLK 
Info (332146): Worst-case hold slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423        -1.423 CLK 
    Info (332119):     0.242         0.000 CLK_Divider:DUT1|T_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -14.380 CLK 
    Info (332119):    -0.500       -21.000 CLK_Divider:DUT1|T_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4564 megabytes
    Info: Processing ended: Mon Jul 23 22:21:07 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


