<div align="center">

# âš¡ FPGAeduDesign - Placas de Desarrollo

### *Empoderando a Creadores Digitales con Hardware Abierto*

**[ğŸ‡¬ğŸ‡§ English](README.md)** | **[ğŸ‡ªğŸ‡¸ EspaÃ±ol](README.es.md)**

[![Licencia: MIT](https://img.shields.io/badge/Licencia-MIT-blue.svg)](https://opensource.org/licenses/MIT)
[![HDL](https://img.shields.io/badge/HDL-VHDL%20%7C%20Verilog-orange.svg)](/)
[![Plataforma](https://img.shields.io/badge/Plataforma-FPGA-success.svg)](/)
[![DocumentaciÃ³n](https://img.shields.io/badge/Docs-Disponible-brightgreen.svg)](/)

---

### ğŸ¯ Acerca de Este Repositorio

*Placas de desarrollo FPGA de grado profesional diseÃ±adas para educaciÃ³n, prototipado y experimentaciÃ³n*

</div>

---

### ğŸ”Œ LÃ­nea de Placas de Desarrollo

<table>
<tr>
<td width="33%" align="center">

#### ğŸŸ¢ **Explorer Lite-1k**

*Potencia de Nivel Inicial*

Perfecta para principiantes y entornos educativos

**Ideal para:**
- ğŸ“š Aprender fundamentos
- ğŸ“ Proyectos educativos
- ğŸ§ª Prototipado rÃ¡pido

**[ğŸ“– DocumentaciÃ³n](Explorer-Lite-1k/docs/)** | **[ğŸ’» Ejemplos](Explorer-Lite-1k/examples/)** | **[ğŸ“¦ Prebuilt](Explorer-Lite-1k/prebuilt/)**

</td>
<td width="33%" align="center">

#### ğŸŸ¡ **Explorer Neo-5k**

*CampeÃ³n de Gama Media*

Rendimiento equilibrado para diseÃ±os intermedios

**Ideal para:**
- ğŸ”§ DiseÃ±os lÃ³gicos complejos
- ğŸ® Sistemas digitales
- ğŸ“¡ Desarrollo de interfaces

**[ğŸ“– DocumentaciÃ³n](Explorer-Neo-5k/docs/)** | **[ğŸ’» Ejemplos](Explorer-Neo-5k/examples/)** | **[ğŸ“¦ Prebuilt](Explorer-Neo-5k/prebuilt/)**

</td>
<td width="33%" align="center">

#### ğŸ”´ **Explorer Edge-9k**

*Plataforma Avanzada*

SoluciÃ³n de alta capacidad para proyectos serios

**Ideal para:**
- ğŸ’» Desarrollo de SoC
- ğŸš€ DSP avanzado
- ğŸ›ï¸ Prototipado profesional

**[ğŸ“– DocumentaciÃ³n](Explorer-Edge-9k/docs/)** | **[ğŸ’» Ejemplos](Explorer-Edge-9k/examples/)** | **[ğŸ“¦ Prebuilt](Explorer-Edge-9k/prebuilt/)**

</td>
</tr>
</table>

---

### ğŸ’¡ CaracterÃ­sticas Principales

<div align="center">

| CaracterÃ­stica | DescripciÃ³n |
|:--------------:|:------------|
| ğŸ¨ **Soporte Dual HDL** | Ejemplos completos en VHDL y Verilog |
| ğŸ“¦ **Binarios Pre-compilados** | Archivos .fs listos para flashear y probar al instante (sin compilaciÃ³n) |
| ğŸ” **Prueba de PerifÃ©ricos** | Proyectos de validaciÃ³n para todos los componentes integrados |
| ğŸ“– **Enfoque Educativo** | Tutoriales paso a paso y cÃ³digo bien comentado |
| ğŸ› ï¸ **Compatible con Gowin EDA** | Todos los proyectos incluyen archivos .gpr para fÃ¡cil importaciÃ³n |
| âš¡ **Inicio RÃ¡pido** | Flashea binarios en segundos o compila desde cÃ³digo fuente |

</div>

---

### ğŸ“‚ Estructura del Repositorio

```
FPGAeduDesign-Boards/
â”‚
â”œâ”€â”€ ğŸ”· Explorer-Lite-1k/
â”‚   â”œâ”€â”€ ğŸ“„ docs/                    # Hojas de datos, guÃ­as de usuario, pines
â”‚   â”œâ”€â”€ ğŸ”§ hardware/                # Archivos PCB, esquemÃ¡ticos, BOM
â”‚   â”‚
â”‚   â”œâ”€â”€ ğŸ’» examples/                # Ejemplos con cÃ³digo fuente completo
â”‚   â”‚   â”œâ”€â”€ vhdl/
â”‚   â”‚   â”‚   â”œâ”€â”€ led_blink/
â”‚   â”‚   â”‚   â”‚   â”œâ”€â”€ src/            # Archivos fuente VHDL
â”‚   â”‚   â”‚   â”‚   â”œâ”€â”€ *.gpr           # Archivo de proyecto Gowin
â”‚   â”‚   â”‚   â”‚   â””â”€â”€ README.md
â”‚   â”‚   â”‚   â”œâ”€â”€ uart_test/
â”‚   â”‚   â”‚   â”œâ”€â”€ spi_interface/
â”‚   â”‚   â”‚   â””â”€â”€ i2c_scanner/
â”‚   â”‚   â”‚
â”‚   â”‚   â””â”€â”€ verilog/
â”‚   â”‚       â”œâ”€â”€ led_blink/
â”‚   â”‚       â”‚   â”œâ”€â”€ src/            # Archivos fuente Verilog
â”‚   â”‚       â”‚   â”œâ”€â”€ *.gpr           # Archivo de proyecto Gowin
â”‚   â”‚       â”‚   â””â”€â”€ README.md
â”‚   â”‚       â”œâ”€â”€ uart_test/
â”‚   â”‚       â””â”€â”€ spi_interface/
â”‚   â”‚
â”‚   â””â”€â”€ ğŸ“¦ prebuilt/                # Binarios listos para flashear
â”‚       â”œâ”€â”€ led_blink.fs            # Bitstream flash (sin cÃ³digo fuente)
â”‚       â”œâ”€â”€ uart_test.fs
â”‚       â”œâ”€â”€ peripheral_demo.fs
â”‚       â””â”€â”€ README.md               # Instrucciones de flasheo
â”‚
â”œâ”€â”€ ğŸ”¶ Explorer-Neo-5k/
â”‚   â”œâ”€â”€ ğŸ“„ docs/
â”‚   â”œâ”€â”€ ğŸ”§ hardware/
â”‚   â”œâ”€â”€ ğŸ’» examples/
â”‚   â”‚   â”œâ”€â”€ vhdl/
â”‚   â”‚   â””â”€â”€ verilog/
â”‚   â””â”€â”€ ğŸ“¦ prebuilt/
â”‚
â”œâ”€â”€ ğŸ”º Explorer-Edge-9k/
â”‚   â”œâ”€â”€ ğŸ“„ docs/
â”‚   â”œâ”€â”€ ğŸ”§ hardware/
â”‚   â”œâ”€â”€ ğŸ’» examples/
â”‚   â”‚   â”œâ”€â”€ vhdl/
â”‚   â”‚   â””â”€â”€ verilog/
â”‚   â””â”€â”€ ğŸ“¦ prebuilt/
â”‚
â””â”€â”€ ğŸ“š docs/                        # DocumentaciÃ³n general
    â”œâ”€â”€ primeros_pasos.md
    â”œâ”€â”€ configuracion_gowin.md
    â”œâ”€â”€ como_flashear.md
    â””â”€â”€ preguntas_frecuentes.md
```

---

### ğŸš€ Inicio RÃ¡pido

**OpciÃ³n 1: Flashear Binarios Pre-compilados (No requiere herramientas)**

```bash
# Clonar el repositorio
git clone https://github.com/FPGAeduDesign/FPGAeduDesign-Boards.git

# Navegar a la carpeta prebuilt de tu placa
cd FPGAeduDesign-Boards/Explorer-Neo-5k/prebuilt

# Flashear el bitstream usando Gowin Programmer
# Ver docs/como_flashear.md para instrucciones detalladas
```

**OpciÃ³n 2: Compilar desde CÃ³digo Fuente**

```bash
# Navegar a un proyecto de ejemplo
cd FPGAeduDesign-Boards/Explorer-Neo-5k/examples/vhdl/led_blink

# Abrir el archivo de proyecto Gowin
# Hacer doble clic en el archivo .gpr o abrirlo con Gowin EDA

# Compilar y programar mediante el IDE Gowin EDA
```

---

### ğŸ“ Ruta de Aprendizaje

```mermaid
graph LR
    A[ğŸŒ± Principiante] -->|Explorer Lite-1k| B[ğŸ“š BÃ¡sico]
    B --> C[ğŸ”§ Intermedio]
    C -->|Explorer Neo-5k| D[âš¡ Avanzado]
    D -->|Explorer Edge-9k| E[ğŸš€ Experto]
```

---

### ğŸ¤ Contribuciones

Â¡Aceptamos contribuciones! Ya sea:

- ğŸ› Reportes de errores
- ğŸ’¡ Solicitudes de caracterÃ­sticas
- ğŸ“ Mejoras en la documentaciÃ³n
- ğŸ”§ Nuevos proyectos de ejemplo

Consulta nuestras [GuÃ­as de ContribuciÃ³n](CONTRIBUTING.md) para comenzar.

---

### ğŸ“œ Licencia

Este proyecto estÃ¡ licenciado bajo la **Licencia MIT** - consulta el archivo [LICENSE](LICENSE) para mÃ¡s detalles.

*Â¡SiÃ©ntete libre de aprender, modificar y construir sobre estos diseÃ±os!*

---

### ğŸ“ Soporte y Comunidad

- ğŸŒ **Sitio Web**: [fpgaedudesign.com](https://fpgaedudesign.com)
- ğŸ’¬ **Discord**: [Ãšnete a nuestra comunidad](https://discord.gg/fpgaedudesign)
- ğŸ¦ **Twitter**: [@FPGAeduDesign](https://twitter.com/fpgaedudesign)
- ğŸ“º **YouTube**: [@FPGAeduDesign](https://youtube.com/@FPGAeduDesign)
- ğŸ“˜ **Facebook**: [FPGAeduDesign](https://facebook.com/fpgaedudesign)
- ğŸ“¸ **Instagram**: [@FPGAeduDesign](https://instagram.com/fpgaedudesign)
- ğŸ¥ **Kick**: [FPGAeduDesign](https://kick.com/fpgaedudesign)
- ğŸµ **TikTok**: [@FPGAeduDesign](https://tiktok.com/@fpgaedudesign)
- ğŸ“§ **Email**: support@fpgaedudesign.com
- ğŸ“– **Wiki**: [Centro de DocumentaciÃ³n](https://wiki.fpgaedudesign.com)

---

### ğŸ‘¨â€ğŸ’» Sigue al Creador

- ğŸ“˜ **Facebook**: [rsgb24](https://facebook.com/rsgb24)
- ğŸµ **TikTok**: [@rsgb24](https://tiktok.com/@rsgb24)

---

<div align="center">

**Hecho con âš¡ por el Equipo FPGAeduDesign**

â­ *Â¡Dale una estrella si te resulta Ãºtil!* â­

</div>
