verilog work "de_reg.v"
