Timing Analyzer report for sqrt
Sun Oct 11 20:31:10 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; sqrt                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 398.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.511 ; -28.313            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.356 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -40.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.511 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.440      ;
; -1.491 ; datapath:b2v_inst1|sq_reg[0]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.422      ;
; -1.488 ; datapath:b2v_inst1|sq_reg[0]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.419      ;
; -1.470 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.423      ;
; -1.414 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.367      ;
; -1.406 ; datapath:b2v_inst1|sq_reg[1]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.395 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.324      ;
; -1.374 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.327      ;
; -1.363 ; datapath:b2v_inst1|sq_reg[1]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.296      ;
; -1.350 ; datapath:b2v_inst1|a_reg[2]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.281      ;
; -1.347 ; datapath:b2v_inst1|a_reg[2]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.278      ;
; -1.340 ; datapath:b2v_inst1|a_reg[0]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.271      ;
; -1.338 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.291      ;
; -1.338 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.291      ;
; -1.337 ; datapath:b2v_inst1|a_reg[0]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.268      ;
; -1.317 ; datapath:b2v_inst1|sq_reg[3]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.250      ;
; -1.298 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.251      ;
; -1.274 ; datapath:b2v_inst1|sq_reg[3]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.207      ;
; -1.272 ; datapath:b2v_inst1|sq_reg[2]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.205      ;
; -1.269 ; datapath:b2v_inst1|sq_reg[2]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.202      ;
; -1.260 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.213      ;
; -1.260 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.191      ;
; -1.258 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.211      ;
; -1.253 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.182      ;
; -1.242 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.173      ;
; -1.242 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.195      ;
; -1.239 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.192      ;
; -1.222 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.175      ;
; -1.193 ; datapath:b2v_inst1|sq_reg[4]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.126      ;
; -1.190 ; datapath:b2v_inst1|sq_reg[4]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.123      ;
; -1.167 ; datapath:b2v_inst1|sq_reg[5]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.100      ;
; -1.160 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.089      ;
; -1.151 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.082      ;
; -1.149 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.080      ;
; -1.144 ; datapath:b2v_inst1|a_reg[1]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.075      ;
; -1.144 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.097      ;
; -1.144 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.075      ;
; -1.144 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.075      ;
; -1.141 ; datapath:b2v_inst1|a_reg[1]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.072      ;
; -1.139 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.068      ;
; -1.138 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.091      ;
; -1.135 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.066     ; 2.064      ;
; -1.128 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
; -1.126 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.057      ;
; -1.124 ; datapath:b2v_inst1|sq_reg[5]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.057      ;
; -1.124 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.077      ;
; -1.121 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.074      ;
; -1.120 ; datapath:b2v_inst1|a_reg[6]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.051      ;
; -1.117 ; datapath:b2v_inst1|a_reg[6]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.048      ;
; -1.112 ; datapath:b2v_inst1|a_reg[4]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.043      ;
; -1.110 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.063      ;
; -1.109 ; datapath:b2v_inst1|a_reg[4]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.040      ;
; -1.085 ; datapath:b2v_inst1|sq_reg[6]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.064     ; 2.016      ;
; -1.064 ; datapath:b2v_inst1|sq_reg[6]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.997      ;
; -1.061 ; datapath:b2v_inst1|sq_reg[6]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.062     ; 1.994      ;
; -1.046 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.999      ;
; -1.042 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.973      ;
; -1.042 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.995      ;
; -1.035 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.966      ;
; -1.029 ; datapath:b2v_inst1|a_reg[3]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.960      ;
; -1.028 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.959      ;
; -1.026 ; datapath:b2v_inst1|a_reg[3]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.957      ;
; -1.020 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.973      ;
; -1.018 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.066     ; 1.947      ;
; -1.017 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.948      ;
; -1.012 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.943      ;
; -1.010 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.941      ;
; -1.004 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.957      ;
; -0.966 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.919      ;
; -0.965 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.085     ; 1.875      ;
; -0.933 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.864      ;
; -0.924 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.877      ;
; -0.914 ; datapath:b2v_inst1|a_reg[5]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.845      ;
; -0.912 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.085     ; 1.822      ;
; -0.911 ; datapath:b2v_inst1|a_reg[5]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.842      ;
; -0.899 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.830      ;
; -0.894 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.825      ;
; -0.893 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.824      ;
; -0.888 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.819      ;
; -0.849 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.085     ; 1.759      ;
; -0.843 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.775      ;
; -0.832 ; datapath:b2v_inst1|a_reg[7]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.763      ;
; -0.831 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.763      ;
; -0.825 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.757      ;
; -0.822 ; datapath:b2v_inst1|a_reg[7]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.064     ; 1.753      ;
; -0.815 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.746      ;
; -0.810 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|sq_ld        ; clk          ; clk         ; 1.000        ; -0.066     ; 1.739      ;
; -0.796 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 1.000        ; -0.085     ; 1.706      ;
; -0.779 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 1.710      ;
; -0.756 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.709      ;
; -0.748 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.042     ; 1.701      ;
; -0.733 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 1.000        ; -0.085     ; 1.643      ;
; -0.727 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.659      ;
; -0.721 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.653      ;
; -0.719 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.651      ;
; -0.715 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.647      ;
; -0.714 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.646      ;
; -0.713 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.645      ;
; -0.709 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.641      ;
; -0.708 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.066     ; 1.637      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|pre_stage.S0 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.371 ; controlunit:b2v_inst|pre_stage.S3 ; controlunit:b2v_inst|pre_stage.S0 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.592      ;
; 0.385 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|a_ld         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.606      ;
; 0.386 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.607      ;
; 0.387 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.608      ;
; 0.397 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|root_reg[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.617      ;
; 0.405 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.625      ;
; 0.506 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|pre_stage.S1 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.727      ;
; 0.571 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.577 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.577 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.577 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.578 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.799      ;
; 0.580 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.800      ;
; 0.581 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.581 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.801      ;
; 0.587 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.807      ;
; 0.590 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.810      ;
; 0.594 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|pre_stage.S1 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.815      ;
; 0.775 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.994      ;
; 0.776 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.995      ;
; 0.779 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.998      ;
; 0.779 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.998      ;
; 0.788 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.987      ;
; 0.794 ; datapath:b2v_inst1|sq_reg[7]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.015      ;
; 0.851 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.071      ;
; 0.852 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.072      ;
; 0.852 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.072      ;
; 0.853 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.076      ;
; 0.853 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.073      ;
; 0.853 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.073      ;
; 0.860 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.081      ;
; 0.861 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.081      ;
; 0.862 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.083      ;
; 0.865 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.085      ;
; 0.865 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.085      ;
; 0.867 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.867 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.087      ;
; 0.869 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.089      ;
; 0.870 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.090      ;
; 0.871 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.091      ;
; 0.877 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.097      ;
; 0.879 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.099      ;
; 0.933 ; datapath:b2v_inst1|sq_reg[7]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.156      ;
; 0.938 ; datapath:b2v_inst1|sq_reg[7]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.161      ;
; 0.950 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.961 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.181      ;
; 0.962 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.182      ;
; 0.963 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.183      ;
; 0.963 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.183      ;
; 0.963 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.183      ;
; 0.964 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.184      ;
; 0.965 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.185      ;
; 0.967 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.188      ;
; 0.971 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.191      ;
; 0.973 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.193      ;
; 0.977 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.197      ;
; 0.979 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.199      ;
; 0.980 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.201      ;
; 0.981 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.201      ;
; 0.989 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.209      ;
; 0.991 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.211      ;
; 1.024 ; datapath:b2v_inst1|sq_reg[6]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.245      ;
; 1.043 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.285      ;
; 1.048 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.290      ;
; 1.062 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.283      ;
; 1.062 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.261      ;
; 1.064 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.263      ;
; 1.073 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.293      ;
; 1.075 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.295      ;
; 1.077 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.297      ;
; 1.078 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.297      ;
; 1.079 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.321      ;
; 1.081 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.323      ;
; 1.083 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.303      ;
; 1.085 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.305      ;
; 1.098 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.319      ;
; 1.101 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.321      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[1]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[0]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.107 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.306      ;
; 1.134 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.355      ;
; 1.135 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.356      ;
; 1.152 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.373      ;
; 1.153 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.374      ;
; 1.170 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.389      ;
; 1.174 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.373      ;
; 1.176 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.375      ;
; 1.185 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.427      ;
; 1.187 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.407      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 450.65 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.219 ; -21.639           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -40.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.219 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.155      ;
; -1.203 ; datapath:b2v_inst1|sq_reg[0]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.141      ;
; -1.198 ; datapath:b2v_inst1|sq_reg[0]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.136      ;
; -1.191 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.150      ;
; -1.133 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.092      ;
; -1.118 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.059     ; 2.054      ;
; -1.117 ; datapath:b2v_inst1|sq_reg[1]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.057      ;
; -1.095 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.054      ;
; -1.086 ; datapath:b2v_inst1|sq_reg[1]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.026      ;
; -1.085 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.044      ;
; -1.084 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.043      ;
; -1.080 ; datapath:b2v_inst1|a_reg[2]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.018      ;
; -1.075 ; datapath:b2v_inst1|a_reg[2]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.013      ;
; -1.072 ; datapath:b2v_inst1|a_reg[0]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.010      ;
; -1.067 ; datapath:b2v_inst1|a_reg[0]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.005      ;
; -1.040 ; datapath:b2v_inst1|sq_reg[3]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.980      ;
; -1.033 ; datapath:b2v_inst1|sq_reg[2]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.973      ;
; -1.032 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.991      ;
; -1.028 ; datapath:b2v_inst1|sq_reg[2]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.968      ;
; -1.021 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.980      ;
; -1.009 ; datapath:b2v_inst1|sq_reg[3]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.949      ;
; -1.007 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.945      ;
; -1.007 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.966      ;
; -0.995 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.933      ;
; -0.994 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.953      ;
; -0.989 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.948      ;
; -0.984 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.920      ;
; -0.983 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.942      ;
; -0.970 ; datapath:b2v_inst1|sq_reg[4]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.910      ;
; -0.965 ; datapath:b2v_inst1|sq_reg[4]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.905      ;
; -0.920 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.879      ;
; -0.915 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.851      ;
; -0.910 ; datapath:b2v_inst1|sq_reg[5]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.850      ;
; -0.906 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.844      ;
; -0.906 ; datapath:b2v_inst1|a_reg[1]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.844      ;
; -0.906 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.844      ;
; -0.905 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.864      ;
; -0.903 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.839      ;
; -0.901 ; datapath:b2v_inst1|a_reg[1]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.839      ;
; -0.901 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.860      ;
; -0.897 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.835      ;
; -0.894 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.832      ;
; -0.894 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.832      ;
; -0.889 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.827      ;
; -0.888 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.847      ;
; -0.887 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.846      ;
; -0.882 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.818      ;
; -0.881 ; datapath:b2v_inst1|a_reg[6]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.819      ;
; -0.879 ; datapath:b2v_inst1|sq_reg[5]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.819      ;
; -0.876 ; datapath:b2v_inst1|a_reg[4]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.814      ;
; -0.876 ; datapath:b2v_inst1|a_reg[6]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.814      ;
; -0.871 ; datapath:b2v_inst1|a_reg[4]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.809      ;
; -0.863 ; datapath:b2v_inst1|sq_reg[6]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.801      ;
; -0.855 ; datapath:b2v_inst1|sq_reg[6]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.795      ;
; -0.850 ; datapath:b2v_inst1|sq_reg[6]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.790      ;
; -0.824 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.762      ;
; -0.819 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.778      ;
; -0.817 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.776      ;
; -0.806 ; datapath:b2v_inst1|a_reg[3]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.744      ;
; -0.805 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.764      ;
; -0.805 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.743      ;
; -0.801 ; datapath:b2v_inst1|a_reg[3]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.739      ;
; -0.799 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.758      ;
; -0.793 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.731      ;
; -0.791 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.729      ;
; -0.788 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.726      ;
; -0.787 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.725      ;
; -0.781 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.717      ;
; -0.768 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.727      ;
; -0.749 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.667      ;
; -0.727 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.723 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.661      ;
; -0.709 ; datapath:b2v_inst1|a_reg[5]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.647      ;
; -0.708 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.626      ;
; -0.706 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.644      ;
; -0.704 ; datapath:b2v_inst1|a_reg[5]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.642      ;
; -0.687 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.625      ;
; -0.686 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.624      ;
; -0.665 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.603      ;
; -0.661 ; datapath:b2v_inst1|a_reg[7]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.599      ;
; -0.649 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.567      ;
; -0.638 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|sq_ld        ; clk          ; clk         ; 1.000        ; -0.059     ; 1.574      ;
; -0.630 ; datapath:b2v_inst1|a_reg[7]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.568      ;
; -0.630 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.569      ;
; -0.621 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.559      ;
; -0.620 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.559      ;
; -0.608 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.526      ;
; -0.602 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.541      ;
; -0.590 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.528      ;
; -0.560 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.519      ;
; -0.551 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.549 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 1.000        ; -0.077     ; 1.467      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.543 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.059     ; 1.479      ;
; -0.530 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.056     ; 1.469      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|pre_stage.S0 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.331 ; controlunit:b2v_inst|pre_stage.S3 ; controlunit:b2v_inst|pre_stage.S0 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.532      ;
; 0.340 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|a_ld         ; clk          ; clk         ; 0.000        ; 0.057      ; 0.541      ;
; 0.350 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.551      ;
; 0.351 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.552      ;
; 0.353 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|root_reg[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.553      ;
; 0.358 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.558      ;
; 0.455 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|pre_stage.S1 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.656      ;
; 0.515 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.518 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.518 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.718      ;
; 0.519 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.519 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.519 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.520 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.720      ;
; 0.521 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.721      ;
; 0.522 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.527 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.727      ;
; 0.529 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|pre_stage.S1 ; clk          ; clk         ; 0.000        ; 0.057      ; 0.730      ;
; 0.533 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.733      ;
; 0.699 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.898      ;
; 0.701 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.900      ;
; 0.705 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.904      ;
; 0.705 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.904      ;
; 0.719 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.899      ;
; 0.720 ; datapath:b2v_inst1|sq_reg[7]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.921      ;
; 0.762 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.962      ;
; 0.763 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.963      ;
; 0.763 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.963      ;
; 0.764 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.964      ;
; 0.766 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.966      ;
; 0.767 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.967      ;
; 0.767 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.967      ;
; 0.771 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.971      ;
; 0.772 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.972      ;
; 0.772 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.972      ;
; 0.774 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.974      ;
; 0.774 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.974      ;
; 0.777 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.978      ;
; 0.778 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.978      ;
; 0.779 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.979      ;
; 0.780 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 0.981      ;
; 0.784 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.987      ;
; 0.786 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.986      ;
; 0.849 ; datapath:b2v_inst1|sq_reg[7]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.052      ;
; 0.851 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.051      ;
; 0.852 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.052      ;
; 0.853 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.855 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.055      ;
; 0.858 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.058      ;
; 0.860 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.060      ;
; 0.861 ; datapath:b2v_inst1|sq_reg[7]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.064      ;
; 0.861 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.061      ;
; 0.862 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.062      ;
; 0.863 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.063      ;
; 0.867 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.067      ;
; 0.868 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.068      ;
; 0.870 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.070      ;
; 0.872 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.073      ;
; 0.875 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.075      ;
; 0.882 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.082      ;
; 0.894 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.095      ;
; 0.933 ; datapath:b2v_inst1|sq_reg[6]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.134      ;
; 0.947 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.147      ;
; 0.951 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.151      ;
; 0.952 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.173      ;
; 0.954 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 1.134      ;
; 0.957 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.157      ;
; 0.957 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.178      ;
; 0.958 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.158      ;
; 0.961 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 1.141      ;
; 0.964 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.164      ;
; 0.966 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.165      ;
; 0.971 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.171      ;
; 0.973 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.174      ;
; 0.986 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.207      ;
; 0.988 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.209      ;
; 1.000 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.201      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.006 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.186      ;
; 1.020 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.221      ;
; 1.021 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.222      ;
; 1.029 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.230      ;
; 1.038 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.239      ;
; 1.047 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.247      ;
; 1.050 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.249      ;
; 1.050 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 1.230      ;
; 1.057 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 1.237      ;
; 1.071 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.272      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.416 ; -2.974            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -42.405                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.416 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.379      ;
; -0.412 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.361      ;
; -0.391 ; datapath:b2v_inst1|sq_reg[0]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.341      ;
; -0.387 ; datapath:b2v_inst1|sq_reg[0]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.337      ;
; -0.367 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.330      ;
; -0.357 ; datapath:b2v_inst1|sq_reg[1]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.308      ;
; -0.351 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.314      ;
; -0.343 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.292      ;
; -0.339 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.302      ;
; -0.324 ; datapath:b2v_inst1|sq_reg[1]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.275      ;
; -0.308 ; datapath:b2v_inst1|a_reg[2]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.304 ; datapath:b2v_inst1|a_reg[2]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.254      ;
; -0.303 ; datapath:b2v_inst1|sq_reg[3]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.254      ;
; -0.299 ; datapath:b2v_inst1|a_reg[0]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.249      ;
; -0.298 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.261      ;
; -0.298 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.261      ;
; -0.295 ; datapath:b2v_inst1|a_reg[0]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.245      ;
; -0.282 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.245      ;
; -0.275 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.224      ;
; -0.274 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.237      ;
; -0.270 ; datapath:b2v_inst1|sq_reg[3]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.221      ;
; -0.270 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.220      ;
; -0.245 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.208      ;
; -0.245 ; datapath:b2v_inst1|sq_reg[2]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.196      ;
; -0.242 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.192      ;
; -0.241 ; datapath:b2v_inst1|sq_reg[2]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.192      ;
; -0.240 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.203      ;
; -0.229 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.192      ;
; -0.222 ; datapath:b2v_inst1|sq_reg[5]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.173      ;
; -0.211 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.174      ;
; -0.210 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.160      ;
; -0.206 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.155      ;
; -0.205 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.154      ;
; -0.205 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.168      ;
; -0.203 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.153      ;
; -0.201 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.150      ;
; -0.201 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.151      ;
; -0.193 ; datapath:b2v_inst1|sq_reg[4]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.144      ;
; -0.193 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.143      ;
; -0.192 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.142      ;
; -0.192 ; datapath:b2v_inst1|sq_reg[4]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.191 ; datapath:b2v_inst1|a_reg[1]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.141      ;
; -0.189 ; datapath:b2v_inst1|sq_reg[5]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.188 ; datapath:b2v_inst1|a_reg[1]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.138      ;
; -0.176 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.139      ;
; -0.174 ; datapath:b2v_inst1|a_reg[6]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.124      ;
; -0.173 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.123      ;
; -0.171 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.134      ;
; -0.170 ; datapath:b2v_inst1|a_reg[6]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.120      ;
; -0.168 ; datapath:b2v_inst1|a_reg[4]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.164 ; datapath:b2v_inst1|a_reg[4]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.114      ;
; -0.162 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.125      ;
; -0.157 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.120      ;
; -0.156 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.106      ;
; -0.156 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.119      ;
; -0.142 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.105      ;
; -0.138 ; datapath:b2v_inst1|sq_reg[6]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.088      ;
; -0.137 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.086      ;
; -0.134 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.084      ;
; -0.133 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.083      ;
; -0.126 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.076      ;
; -0.124 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.074      ;
; -0.123 ; datapath:b2v_inst1|a_reg[3]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.073      ;
; -0.123 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.073      ;
; -0.122 ; datapath:b2v_inst1|sq_reg[6]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.073      ;
; -0.121 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.049     ; 1.059      ;
; -0.120 ; datapath:b2v_inst1|a_reg[3]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.070      ;
; -0.115 ; datapath:b2v_inst1|sq_reg[6]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.066      ;
; -0.102 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.065      ;
; -0.102 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.065      ;
; -0.087 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.024     ; 1.050      ;
; -0.081 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.031      ;
; -0.066 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.049     ; 1.004      ;
; -0.063 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|sq_ld        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.012      ;
; -0.059 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.009      ;
; -0.057 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.007      ;
; -0.055 ; datapath:b2v_inst1|a_reg[5]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.005      ;
; -0.053 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.049     ; 0.991      ;
; -0.051 ; datapath:b2v_inst1|a_reg[5]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.001      ;
; -0.046 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.996      ;
; -0.033 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.984      ;
; -0.031 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.982      ;
; -0.028 ; datapath:b2v_inst1|a_reg[7]       ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.978      ;
; -0.027 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.978      ;
; -0.024 ; datapath:b2v_inst1|a_reg[7]       ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.974      ;
; -0.012 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.962      ;
; 0.002  ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 1.000        ; -0.049     ; 0.936      ;
; 0.005  ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.024     ; 0.958      ;
; 0.008  ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 1.000        ; -0.024     ; 0.955      ;
; 0.015  ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 1.000        ; -0.049     ; 0.923      ;
; 0.019  ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 0.931      ;
; 0.031  ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.035  ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.916      ;
; 0.036  ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 0.915      ;
; 0.037  ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.912      ;
; 0.037  ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.912      ;
; 0.037  ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.912      ;
; 0.037  ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.912      ;
; 0.037  ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 0.912      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; datapath:b2v_inst1|sq_reg[0]      ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|pre_stage.S0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.200 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; controlunit:b2v_inst|pre_stage.S3 ; controlunit:b2v_inst|pre_stage.S0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.202 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.208 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|a_ld         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.214 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|root_reg[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.218 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.270 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|pre_stage.S1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.306 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; datapath:b2v_inst1|del_reg[7]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|pre_stage.S1 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.413 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.417 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.417 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.421 ; datapath:b2v_inst1|sq_reg[7]      ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
; 0.430 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[1]     ; clk          ; clk         ; 0.000        ; 0.024      ; 0.538      ;
; 0.458 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.468 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.596      ;
; 0.477 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.599      ;
; 0.479 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.489 ; datapath:b2v_inst1|sq_reg[7]      ; controlunit:b2v_inst|pre_stage.S2 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.611      ;
; 0.491 ; controlunit:b2v_inst|pre_stage.S1 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.493 ; datapath:b2v_inst1|sq_reg[7]      ; controlunit:b2v_inst|pre_stage.S3 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.615      ;
; 0.508 ; controlunit:b2v_inst|a_ld         ; datapath:b2v_inst1|sq_reg[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.515 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.523 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; datapath:b2v_inst1|del_reg[5]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.535 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; datapath:b2v_inst1|sq_reg[6]      ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.538 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.542 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.545 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.665      ;
; 0.560 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.693      ;
; 0.563 ; datapath:b2v_inst1|del_reg[6]     ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.696      ;
; 0.572 ; datapath:b2v_inst1|sq_reg[4]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.576 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.709      ;
; 0.576 ; datapath:b2v_inst1|del_reg[4]     ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.709      ;
; 0.580 ; datapath:b2v_inst1|sq_reg[5]      ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.701      ;
; 0.582 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[2]     ; clk          ; clk         ; 0.000        ; 0.024      ; 0.690      ;
; 0.583 ; controlunit:b2v_inst|pre_stage.S2 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.585 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|del_reg[3]     ; clk          ; clk         ; 0.000        ; 0.024      ; 0.693      ;
; 0.589 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; datapath:b2v_inst1|del_reg[3]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.712      ;
; 0.593 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.713      ;
; 0.596 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|del_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[1]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[0]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[5]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[4]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[3]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.604 ; controlunit:b2v_inst|root_ld      ; datapath:b2v_inst1|root_reg[2]    ; clk          ; clk         ; 0.000        ; 0.024      ; 0.712      ;
; 0.606 ; datapath:b2v_inst1|sq_reg[1]      ; datapath:b2v_inst1|sq_reg[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.727      ;
; 0.607 ; datapath:b2v_inst1|sq_reg[3]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.728      ;
; 0.608 ; datapath:b2v_inst1|del_reg[2]     ; datapath:b2v_inst1|root_reg[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.728      ;
; 0.617 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.738      ;
; 0.621 ; datapath:b2v_inst1|sq_reg[2]      ; datapath:b2v_inst1|sq_reg[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.627 ; controlunit:b2v_inst|pre_stage.S0 ; controlunit:b2v_inst|root_ld      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.747      ;
; 0.634 ; datapath:b2v_inst1|del_reg[1]     ; datapath:b2v_inst1|sq_reg[1]      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.767      ;
; 0.639 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.760      ;
; 0.639 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.760      ;
; 0.639 ; controlunit:b2v_inst|sq_ld        ; datapath:b2v_inst1|sq_reg[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.760      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.511  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.511  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -28.313 ; 0.0   ; 0.0      ; 0.0     ; -42.405             ;
;  clk             ; -28.313 ; 0.000 ; N/A      ; N/A     ; -42.405             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; root_reg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; root_reg[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; go                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; root_reg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; root_reg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; root_reg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; root_reg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; root_reg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; root_reg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; root_reg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; root_reg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; root_reg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; root_reg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; root_reg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; root_reg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; root_reg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 210      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 210      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; a[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; go         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; root_reg[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; a[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; go         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; root_reg[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; root_reg[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Sun Oct 11 20:31:07 2020
Info: Command: quartus_sta sqrt -c sqrt
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sqrt.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.511             -28.313 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.219             -21.639 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.416              -2.974 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.405 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4742 megabytes
    Info: Processing ended: Sun Oct 11 20:31:10 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


