FILE_TYPE=VERILOG_MAP;
PRIMITIVE 'AD9500';
    DEFAULT_MODEL=AD9500;
    UPPER_CASE=TRUE;
    MODEL 'AD9500';
        PIN_MAP
            'D'<7>='(D[7])';
            'D'<6>='(D[6])';
            'D'<5>='(D[5])';
            'D'<4>='(D[4])';
            'D'<3>='(D[3])';
            'D'<2>='(D[2])';
            'D'<1>='(D[1])';
            'D'<0>='(D[0])';
            'Q'='(Q)';
            '-Q'='(Q_)';
            '-QR'='(QR_)';
            'TRIG'='(TRIG)';
            '-TRIG'='(TRIG_)';
            '-RESET'='(RESET_)';
            'OFF ADJ'='(OFF_ADJ)';
            'CS'='(CS)';
            'RS'='(RS)';
            'ECL REF'='(ECL_REF)';
            'LE'='(LE)';
            'ECL COM'='(ECL_COM)';
            'RESET'='(RESET)';
        END_PIN;
    END_MODEL;
END_PRIMITIVE;
END.
