# üíª Processador 4-bit ‚Äî Vis√£o Geral e Especifica√ß√£o

Este documento detalha o formato das instru√ß√µes do processador de 4-bit, o mapeamento de bits, os c√≥digos da ULA (Unidade L√≥gico-Aritm√©tica) e as instru√ß√µes de acesso √† mem√≥ria (LOAD, STORE, MOV).

## 1. üöÄ Vis√£o Geral R√°pida

O processador utiliza **instru√ß√µes de 16 bits** e opera em um conjunto de **8 registradores (R0 a R7)**.

* **Tamanho da Instru√ß√£o:** 16 bits.
* **Formato de Entrada:** Bin√°rio (16 bits), frequentemente representado em **Hexadecimal** para facilitar a leitura.
* **Formatos Principais:** Definidos pelos bits de Opcode (`OP`, bits 15‚Äì14).

| OP (b15‚Äì14) | Formato de Instru√ß√£o | Descri√ß√£o |
| :---: | :---: | :--- |
| `00` | **ULA (ALU)** | Opera√ß√µes aritm√©ticas, l√≥gicas, shift, multiplica√ß√£o. |
| `11` | **MOV / RAM** | Instru√ß√µes de mover valor imediato (`MOV immediate`), carregar (`LOAD`), e armazenar (`STORE`). |

## 2. üß© Mapeamento de Bits (Formato Geral ‚Äî 16 bits)

A indexa√ß√£o √© feita do bit 15 (Mais Significativo ‚Äî MSB) ao bit 0 (Menos Significativo ‚Äî LSB).

| Campo | Bits | Descri√ß√£o |
| :---: | :---: | :--- |
| **OP** | 15‚Äì14 | Opcode principal (define o formato da instru√ß√£o). |
| **sub-op / ULA** | 13‚Äì11 | Sub-opera√ß√£o (para MOV/RAM) ou C√≥digo da Opera√ß√£o da ULA (para ULA). |
| **Reservado** | 10‚Äì9 | N√£o usado / Reservado (`00`). |
| **RA / imm / addr** | 8‚Äì6 | Registro Fonte A (ULA), ou parte de immediate/endere√ßo (MOV/RAM). |
| **RB / imm / addr** | 5‚Äì3 | Registro Fonte B (ULA), ou parte de immediate/endere√ßo (MOV/RAM). |
| **RD / reg\_addr** | 2‚Äì0 | Registro Destino (ULA), ou Registro/Endere√ßo (MOV/RAM). |



### 2.1. Formato ULA (ALU) ‚Äî quando `OP = 00`

Usado para todas as opera√ß√µes da Unidade L√≥gico-Aritm√©tica.

| Bits | Campo | Largura | Descri√ß√£o |
| :---: | :---: | :---: | :--- |
| 15‚Äì14 | **OP** | 2 | `00` (ULA) |
| 13‚Äì11 | **ULA_op** | 3 | C√≥digo da opera√ß√£o ULA (Ex.: ADD, SUB, MULT, SHIFT). |
| 10‚Äì9 | **Reservado** | 2 | `00` |
| 8‚Äì6 | **RA** | 3 | Registro Fonte A (`R0`‚Äì`R7`). |
| 5‚Äì3 | **RB** | 3 | Registro Fonte B (`R0`‚Äì`R7`). |
| 2‚Äì0 | **RD** | 3 | Registro Destino (`R0`‚Äì`R7`). |

**Resumo:** `00 | ULA_op(3) | 00 | RA(3) | RB(3) | RD(3)`

### 2.2. Formato MOV / RAM ‚Äî quando `OP = 11`

Usado para transfer√™ncia de dados (imediato) e acesso √† mem√≥ria RAM.

| Bits | Campo | Largura | Descri√ß√£o |
| :---: | :---: | :---: | :--- |
| 15‚Äì14 | **OP** | 2 | `11` (MOV/RAM) |
| 13‚Äì11 | **sub-op** | 3 | Define MOV immediate, LOAD, STORE, etc. |
| 10‚Äì7 | **Reservado** | 4 | `0000` (Inferido a partir dos exemplos) |
| 6‚Äì3 | **Immediate / Endere√ßo** | 4 | Valor imediato (MOV) ou Endere√ßo/Dado (LOAD/STORE). |
| 2‚Äì0 | **Reg Destino / Endere√ßo** | 3 | Registro Destino (MOV) ou Endere√ßo de RAM/Registrador (LOAD/STORE). |

**Resumo:** `11 | sub-op(3) | 00 | imm/addr(4) | reg_addr(3)`

---

## 3. üî¢ C√≥digos de Opera√ß√£o da ULA (`OP = 00`)

Os seguintes c√≥digos de 3 bits definem as opera√ß√µes da ULA (bits 13‚Äì11), inferidos a partir dos exemplos fornecidos:

| ULA Opcode (bin) | Hex (Exemplo) | Opera√ß√£o | Descri√ß√£o |
| :---: | :---: | :---: | :--- |
| `000` | `0044` | **ADD** | $R_{dest} \leftarrow R_A + R_B$ |
| `001` | `0906` | **SUB** | $R_{dest} \leftarrow R_A - R_B$ |
| `101` | `284D` | **SHL** | **SHIFT LEFT:** $R_{dest} \leftarrow R_A \ll R_B$ (quantidade) |
| `110` | `304B` | **SHR** | **SHIFT RIGHT:** $R_{dest} \leftarrow R_A \gg R_B$ (quantidade) |
| `111` | `3847` | **MULT** | $R_{dest} \leftarrow R_A \times R_B$ |
| `outros` | ‚Äî | N/A | (Necess√°rio documenta√ß√£o completa se existirem) |

---

## 4. üíæ Sub-opcodes MOV / RAM (`OP = 11`)

Os c√≥digos de 3 bits (bits 13‚Äì11) definem o tipo de instru√ß√£o de acesso a dados ou mem√≥ria.

| Sub-op (bin) | Hex (Exemplo) | Significado (Inferido) | Comportamento |
| :---: | :---: | :---: | :--- |
| `000` | `C019` | **MOV Immediate** | Move o valor de 4 bits (bits 6‚Äì3) para o Registrador Destino (bits 2‚Äì0). Ex: `R1 ‚Üê 3`. |
| `001` | `C804` | **LOAD** | Carrega o conte√∫do de RAM na posi√ß√£o (endere√ßo) para o Registrador Destino. Ex: `R_dest ‚Üê RAM[4]`. |
| `110` | `F019` | **STORE** | Armazena um valor na RAM. (Conforme sua nota: armazena **3** (do `imm` 4-bit) na RAM na **posi√ß√£o do contador/endere√ßador**). |

> **Observa√ß√£o sobre STORE:** O exemplo `F019` armazena o valor `3` (bits 6‚Äì3) na RAM na posi√ß√£o indicada pelo contador (ou registrador endere√ßador, conforme sua implementa√ß√£o).

---

## 5. üí° Tabela de Convers√£o Bin√°rio ‚Üî Hexadecimal e Decodifica√ß√£o

Esta tabela mostra a decodifica√ß√£o de instru√ß√µes de 16 bits, dos exemplos fornecidos:

| Bin√°rio (16 bits) | Hex | Interpreta√ß√£o | A√ß√£o (Mnem√¥nico) |
| :---: | :---: | :---: | :--- |
| `1100 0000 0001 1001` | `C019` | OP=11, sub=000 (MOV imm), imm=3, reg=R1 | `R1 ‚Üê 3` |
| `1100 1000 0000 0100` | `C804` | OP=11, sub=001 (LOAD), addr=4 | `R_dest ‚Üê RAM[4]` |
| `0000 0000 0100 0100` | `0044` | OP=00, ULA=000 (ADD), RA=R1, RB=R0, RD=R4 | `R4 ‚Üê R1 + R0` |
| `0000 1001 0000 0110` | `0906` | OP=00, ULA=001 (SUB), RA=R4, RB=R0, RD=R6 | `R6 ‚Üê R4 - R0` |
| `0011 1000 0100 0111` | `3847` | OP=00, ULA=111 (MULT), RA=R1, RB=R0, RD=R7 | `R7 ‚Üê R1 √ó R0` |
| `0011 0000 0100 1011` | `304B` | OP=00, ULA=110 (SHR), RA=R1, RB=1, RD=R3 | `R3 ‚Üê R1 >> 1` |
| `1111 0000 0001 1001` | `F019` | OP=11, sub=110 (STORE), imm=3 | `RAM[Contador] ‚Üê 3` (Conforme sua nota) |

---

