# Lab3-MAXI-and-Stream-interface-with-BRAM-in-verilog-in-FPGA  

所有的資料都需要下載並且放在同一個資料夾裡面
除了reference file  &  result  

=> reference file 包含所有執行這個project的背景知識  
=> result 包含所有的執行結果，包含了report  

執行方式為  
將所有檔案放在同一個資料夾  
而後執行tb檔案即可  

所有的實作步驟可以參考  
https://github.com/ZheChen-Bill/caravel-soc_fpga-lab/tree/main/lab-fir  
https://www.youtube.com/watch?v=nEYv7hk92vk&list=PLTA_T2FLzYNAvdvpEQvTjXaPARtmV-0GM&index=4
