
<!DOCTYPE html>
<html>
  <head>
    <meta charset="UTF-8">
    <title>about_me</title>
  </head>
  <body>
    <nav style="background-color: #333; overflow: hidden;">
        <ul style="list-style-type: none; margin: 0; padding: 0;">
            
            <li style="float: left;"><a href="/blogs.html" style="display: block; color: white; text-align: center; padding: 20px 16px; text-decoration: none;">blogs</a></li>
            
            <li style="float: left;"><a href="/about_me.html" style="display: block; color: white; text-align: center; padding: 20px 16px; text-decoration: none;">about_me</a></li>
            
            <li style="float: left;"><a href="/index.html" style="display: block; color: white; text-align: center; padding: 20px 16px; text-decoration: none;">index</a></li>
            
        </ul>
    </nav>
    <main style="padding: 0 50px;">
         
<p><img src="about_me.html.media/media/image1.jpeg"
style="width:1.33125in;height:1.775in" /><strong>麦扬湛</strong></p>
<p><strong>联系方式：132-6541-2113 电子邮箱：</strong><a
href="mailto:maiyangzhan@outlook.com">maiyangzhan@outlook.com</a></p>
<p><strong>出生年月：1998.12 目前居住地：广东珠海</strong></p>
<p><strong>自我评价关键词：</strong>好学、自学能力、脚踏实地、运动、探索、团队协作、创新</p>
<p>🏫<strong>教育经历</strong></p>
<p><strong>中山大学</strong> <strong>硕士 集成电路工程
2021-2024</strong></p>
<ul>
<li><p><strong>在校成绩：</strong>GPA 3.5 / 4.0</p></li>
<li><p><strong>在校课程：</strong>CMOS
VLSI，微处理器体系结构，数字电路设计方法学，模拟集成电路设计</p></li>
<li><p><strong>在校荣誉：</strong>以初试及总分第一名考入中山大学微电子科学与技术学院，获校奖学金一等奖，2022年中国研究生创芯大赛全国三等奖</p></li>
</ul>
<p><strong>深圳大学</strong> <strong>本科 应用物理学
2016-2020</strong></p>
<ul>
<li><p><strong>在校课程：</strong>数字电路，模拟电路，微机原理与组成，半导体物理，C语言程序设计</p></li>
</ul>
<p>📝<strong>实习经历</strong></p>
<p><strong>华为技术有限公司</strong> <strong>数字芯片实习生 2023.07 –
2023.08</strong></p>
<ul>
<li><p><strong>工作内容：</strong>设计GMII芯片接口适配器，完成异步8通道GMII接口数据及包接口的转换，撰写设计文档及验证文档并输出项目交付件。</p></li>
<li><p><strong>承担任务：</strong>（1）编写设计方案，通过设计方案评审，进行RTL编码，通过spyglass代码风格检查工具检查；（2）编写验证方案，通过验证方案评审，利用SystemVerilog搭建UVM验证平台，仿真通过测试用例；（3）完成项目答辩，输出项目文档。</p></li>
</ul>
<p>🛠<strong>项目经历</strong></p>
<p><strong>面向GPGPU的TensorCore设计 2023.02 – 2023.07</strong></p>
<ul>
<li><p><strong>项目简介：</strong>面向开源GPGPU—Vortex完成了参照NVIDIA
Volta架构的TensorCore设计，在Vortex GPGPU中实现矩阵乘加功能。</p></li>
<li><p><strong>承担任务：</strong>（1）用Verilog
HDL完成TensorCore的RTL设计并且将其集成在基于RISC-V的GPGPU中；（2）通过内联汇编函数自定义指令调用TensorCore，C语言编写程序后编译完成程序测试。</p></li>
<li><p><strong>项目成果：</strong>在Vortex中添加了用于矩阵乘加的TensorCore模块，利用verilator完成仿真测试，运行OpenCL程序并完成FPGA上板测试,
时钟频率可达到250MHz。</p></li>
</ul>
<p><strong>面向FP16乘累加计算的高能效数字存内计算电路设计 2022.12 –
2023.03</strong></p>
<ul>
<li><p><strong>项目简介：</strong>提出了一种支持FP16 乘累加运算的高性能
SRAM存内计算电路，采用流水线化的存内位并行处理技术以及存内booth编码器。</p></li>
<li><p><strong>承担任务：</strong>（1）编写数字浮点尾数乘累加电路RTL代码并完成仿真综合；（2）利用Cadence
Virtuoso工具完成阵列电路图绘制及功能仿真；（3）完成数模混合仿真，模拟版图绘制及数模版图拼接。</p></li>
<li><p><strong>项目成果：</strong>所提出的设计在 TSMC
40nm下实现，实现了714 MHz的频率和1.53
TFLOPS/W的能效，相比传统乘累加电路功耗和面积分别减少15.8%和61.3%；发表SCI四区论文。</p></li>
</ul>
<p><strong>基于RISC-V指令集的五级流水线CPU设计 2021.10 –
2022.01</strong></p>
<ul>
<li><p><strong>项目简介：</strong>完成了一个支持RV32I指令的五级流水线RISC-V
CPU的RTL设计，并在vivado中完成仿真及综合。</p></li>
<li><p><strong>承担任务：</strong>（1）各模块的verilog编写；（2）完成仿真和综合；（3）每条指令均通过测试。</p></li>
<li><p><strong>项目成果：</strong>设计的CPU能够达到最高频率为70MHz，并完成指令测试。</p></li>
</ul>
<p>📐<strong>个人技能</strong></p>
<p><strong>专业技能： 编程语言： 开发工具：</strong></p>
<p>&gt; CMOS VLSI设计 &gt; Verilog &gt; Synopsys VCS/Verdi/DC</p>
<p>&gt; 计算机体系结构 &gt; Python &gt; Vivado</p>
<p>&gt; RTL to GDS流程 &gt; C/C++ &gt; Cadence Xrun/Genus</p>
<p>&gt; FPGA开发流程 &gt; TCL &gt; Cadence Virtuoso</p>
<p>📖<strong>学术成果</strong></p>
<p>[1]<a href="https://ieeexplore.ieee.org/document/10182197">A 1.97
TFLOPS/W Configurable SRAM-Based Floating-Point Computation-in-Memory
Macro for Energy Efficient AI Chips</a>[C]. IEEE International Symposium
on Circuits and Systems (ISCAS), 2023. (CCF-C类会议, 一作)</p>
<p>[2]<a
href="https://ietresearch.onlinelibrary.wiley.com/doi/10.1049/ell2.12885">An
Energy-Efficient Floating-Point Compute SRAM with Pipelined In-Memory
Bit-Parallel Exponent and Bitwise Mantissa Processing</a>[J].
Electronics Letters (EL), 2023. (SCI四区, 一作)</p>
<p>[3]<a href="https://ieeexplore.ieee.org/document/10124240">A
High-Density and Reconfigurable SRAM-Based Digital Compute-In-Memory
Macro for Low Power AI Chips</a>[J]. IEEE Transactions on Circuits and
Systems II: Express Briefs (TCAS-II), 2023. (中科院二区, 二作)</p>
<p>[4]发明专利：一种存内计算电路及方法. 第二发明人</p>

 
    </main>
  </body>
</html>