<stg><name>find_region</name>


<trans_list>

<trans id="245" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="246" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="247" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="248" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="249" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="250" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="251" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="252" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="253" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:7 %d_read_15 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read

]]></Node>
<StgValue><ssdm name="d_read_15"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:8 %n_regions_read = read i8 @_ssdm_op_Read.ap_auto.i8, i8 %n_regions

]]></Node>
<StgValue><ssdm name="n_regions_read"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
entry:9 %icmp_ln1077 = icmp_slt  i8 %n_regions_read, i8 1

]]></Node>
<StgValue><ssdm name="icmp_ln1077"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:10 %br_ln39 = br i1 %icmp_ln1077, void %for.body4, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="32" op_0_bw="32">
<![CDATA[
for.body4:0 %bitcast_ln57 = bitcast i32 %d_read_15

]]></Node>
<StgValue><ssdm name="bitcast_ln57"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:1 %tmp = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="23" op_0_bw="32">
<![CDATA[
for.body4:2 %trunc_ln57 = trunc i32 %bitcast_ln57

]]></Node>
<StgValue><ssdm name="trunc_ln57"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:3 %icmp_ln57 = icmp_ne  i8 %tmp, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:4 %icmp_ln57_1 = icmp_eq  i23 %trunc_ln57, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_1"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:5 %or_ln57 = or i1 %icmp_ln57_1, i1 %icmp_ln57

]]></Node>
<StgValue><ssdm name="or_ln57"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:6 %tmp_s = fcmp_olt  i32 %d_read_15, i32 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:8 %tmp_23 = fcmp_ogt  i32 %d_read_15, i32 0

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="23" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:6 %d_read_7 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_23

]]></Node>
<StgValue><ssdm name="d_read_7"/></StgValue>
</operation>

<operation id="24" st_id="2" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:6 %tmp_s = fcmp_olt  i32 %d_read_15, i32 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="25" st_id="2" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:8 %tmp_23 = fcmp_ogt  i32 %d_read_15, i32 0

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="26" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="32" op_0_bw="32">
<![CDATA[
for.body4:10 %bitcast_ln57_1 = bitcast i32 %d_read_7

]]></Node>
<StgValue><ssdm name="bitcast_ln57_1"/></StgValue>
</operation>

<operation id="27" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:11 %tmp_24 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_1, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="28" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="23" op_0_bw="32">
<![CDATA[
for.body4:12 %trunc_ln57_1 = trunc i32 %bitcast_ln57_1

]]></Node>
<StgValue><ssdm name="trunc_ln57_1"/></StgValue>
</operation>

<operation id="29" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:13 %icmp_ln57_2 = icmp_ne  i8 %tmp_24, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_2"/></StgValue>
</operation>

<operation id="30" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:14 %icmp_ln57_3 = icmp_eq  i23 %trunc_ln57_1, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_3"/></StgValue>
</operation>

<operation id="31" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:15 %or_ln57_1 = or i1 %icmp_ln57_3, i1 %icmp_ln57_2

]]></Node>
<StgValue><ssdm name="or_ln57_1"/></StgValue>
</operation>

<operation id="32" st_id="2" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:16 %tmp_25 = fcmp_olt  i32 %d_read_7, i32 0

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="33" st_id="2" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:18 %tmp_26 = fcmp_ogt  i32 %d_read_7, i32 0

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="34" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:5 %d_read_6 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_24

]]></Node>
<StgValue><ssdm name="d_read_6"/></StgValue>
</operation>

<operation id="35" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:7 %and_ln57 = and i1 %or_ln57, i1 %tmp_s

]]></Node>
<StgValue><ssdm name="and_ln57"/></StgValue>
</operation>

<operation id="36" st_id="3" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:16 %tmp_25 = fcmp_olt  i32 %d_read_7, i32 0

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="37" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:17 %and_ln57_2 = and i1 %or_ln57_1, i1 %tmp_25

]]></Node>
<StgValue><ssdm name="and_ln57_2"/></StgValue>
</operation>

<operation id="38" st_id="3" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:18 %tmp_26 = fcmp_ogt  i32 %d_read_7, i32 0

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="39" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="32" op_0_bw="32">
<![CDATA[
for.body4:20 %bitcast_ln57_2 = bitcast i32 %d_read_6

]]></Node>
<StgValue><ssdm name="bitcast_ln57_2"/></StgValue>
</operation>

<operation id="40" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:21 %tmp_27 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_2, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="41" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="23" op_0_bw="32">
<![CDATA[
for.body4:22 %trunc_ln57_2 = trunc i32 %bitcast_ln57_2

]]></Node>
<StgValue><ssdm name="trunc_ln57_2"/></StgValue>
</operation>

<operation id="42" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:23 %icmp_ln57_4 = icmp_ne  i8 %tmp_27, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_4"/></StgValue>
</operation>

<operation id="43" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:24 %icmp_ln57_5 = icmp_eq  i23 %trunc_ln57_2, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_5"/></StgValue>
</operation>

<operation id="44" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:25 %or_ln57_2 = or i1 %icmp_ln57_5, i1 %icmp_ln57_4

]]></Node>
<StgValue><ssdm name="or_ln57_2"/></StgValue>
</operation>

<operation id="45" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:26 %tmp_28 = fcmp_olt  i32 %d_read_6, i32 0

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="46" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:28 %tmp_29 = fcmp_ogt  i32 %d_read_6, i32 0

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="47" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:85 %or_ln57_13 = or i1 %and_ln57_2, i1 %and_ln57

]]></Node>
<StgValue><ssdm name="or_ln57_13"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="48" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:4 %d_read_5 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_25

]]></Node>
<StgValue><ssdm name="d_read_5"/></StgValue>
</operation>

<operation id="49" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:19 %and_ln57_3 = and i1 %or_ln57_1, i1 %tmp_26

]]></Node>
<StgValue><ssdm name="and_ln57_3"/></StgValue>
</operation>

<operation id="50" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:26 %tmp_28 = fcmp_olt  i32 %d_read_6, i32 0

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="51" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:27 %and_ln57_4 = and i1 %or_ln57_2, i1 %tmp_28

]]></Node>
<StgValue><ssdm name="and_ln57_4"/></StgValue>
</operation>

<operation id="52" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:28 %tmp_29 = fcmp_ogt  i32 %d_read_6, i32 0

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="53" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="32" op_0_bw="32">
<![CDATA[
for.body4:30 %bitcast_ln57_3 = bitcast i32 %d_read_5

]]></Node>
<StgValue><ssdm name="bitcast_ln57_3"/></StgValue>
</operation>

<operation id="54" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:31 %tmp_30 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_3, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="55" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="23" op_0_bw="32">
<![CDATA[
for.body4:32 %trunc_ln57_3 = trunc i32 %bitcast_ln57_3

]]></Node>
<StgValue><ssdm name="trunc_ln57_3"/></StgValue>
</operation>

<operation id="56" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:33 %icmp_ln57_6 = icmp_ne  i8 %tmp_30, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_6"/></StgValue>
</operation>

<operation id="57" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:34 %icmp_ln57_7 = icmp_eq  i23 %trunc_ln57_3, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_7"/></StgValue>
</operation>

<operation id="58" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:35 %or_ln57_3 = or i1 %icmp_ln57_7, i1 %icmp_ln57_6

]]></Node>
<StgValue><ssdm name="or_ln57_3"/></StgValue>
</operation>

<operation id="59" st_id="4" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:36 %tmp_31 = fcmp_olt  i32 %d_read_5, i32 0

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="60" st_id="4" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:38 %tmp_32 = fcmp_ogt  i32 %d_read_5, i32 0

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="61" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:86 %or_ln57_14 = or i1 %and_ln57_4, i1 %and_ln57_3

]]></Node>
<StgValue><ssdm name="or_ln57_14"/></StgValue>
</operation>

<operation id="62" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:87 %or_ln57_15 = or i1 %or_ln57_14, i1 %or_ln57_13

]]></Node>
<StgValue><ssdm name="or_ln57_15"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="63" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:3 %d_read_4 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_26

]]></Node>
<StgValue><ssdm name="d_read_4"/></StgValue>
</operation>

<operation id="64" st_id="5" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:36 %tmp_31 = fcmp_olt  i32 %d_read_5, i32 0

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="65" st_id="5" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:38 %tmp_32 = fcmp_ogt  i32 %d_read_5, i32 0

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="66" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="32" op_0_bw="32">
<![CDATA[
for.body4:40 %bitcast_ln57_4 = bitcast i32 %d_read_4

]]></Node>
<StgValue><ssdm name="bitcast_ln57_4"/></StgValue>
</operation>

<operation id="67" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:41 %tmp_33 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_4, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="68" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="23" op_0_bw="32">
<![CDATA[
for.body4:42 %trunc_ln57_4 = trunc i32 %bitcast_ln57_4

]]></Node>
<StgValue><ssdm name="trunc_ln57_4"/></StgValue>
</operation>

<operation id="69" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:43 %icmp_ln57_8 = icmp_ne  i8 %tmp_33, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_8"/></StgValue>
</operation>

<operation id="70" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:44 %icmp_ln57_9 = icmp_eq  i23 %trunc_ln57_4, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_9"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:45 %or_ln57_4 = or i1 %icmp_ln57_9, i1 %icmp_ln57_8

]]></Node>
<StgValue><ssdm name="or_ln57_4"/></StgValue>
</operation>

<operation id="72" st_id="5" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:46 %tmp_34 = fcmp_olt  i32 %d_read_4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="73" st_id="5" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:48 %tmp_35 = fcmp_ogt  i32 %d_read_4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="74" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:1 %d_read_2 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_28

]]></Node>
<StgValue><ssdm name="d_read_2"/></StgValue>
</operation>

<operation id="75" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:39 %and_ln57_7 = and i1 %or_ln57_3, i1 %tmp_32

]]></Node>
<StgValue><ssdm name="and_ln57_7"/></StgValue>
</operation>

<operation id="76" st_id="6" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:46 %tmp_34 = fcmp_olt  i32 %d_read_4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="77" st_id="6" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:48 %tmp_35 = fcmp_ogt  i32 %d_read_4, i32 0

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="78" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:49 %and_ln57_9 = and i1 %or_ln57_4, i1 %tmp_35

]]></Node>
<StgValue><ssdm name="and_ln57_9"/></StgValue>
</operation>

<operation id="79" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="32" op_0_bw="32">
<![CDATA[
for.body4:56 %bitcast_ln57_6 = bitcast i32 %d_read_2

]]></Node>
<StgValue><ssdm name="bitcast_ln57_6"/></StgValue>
</operation>

<operation id="80" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:57 %tmp_37 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_6, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="81" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="23" op_0_bw="32">
<![CDATA[
for.body4:58 %trunc_ln57_6 = trunc i32 %bitcast_ln57_6

]]></Node>
<StgValue><ssdm name="trunc_ln57_6"/></StgValue>
</operation>

<operation id="82" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:59 %icmp_ln57_12 = icmp_ne  i8 %tmp_37, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_12"/></StgValue>
</operation>

<operation id="83" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:60 %icmp_ln57_13 = icmp_eq  i23 %trunc_ln57_6, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_13"/></StgValue>
</operation>

<operation id="84" st_id="6" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:68 %fcmp_ln57 = fcmp_uno  i32 %d_read_2, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="85" st_id="6" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:69 %fcmp_ln57 = fcmp_oeq  i32 %d_read_2, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="86" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:81 %or_ln57_9 = or i1 %and_ln57_7, i1 %and_ln57_9

]]></Node>
<StgValue><ssdm name="or_ln57_9"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="87" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:2 %d_read_3 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_27

]]></Node>
<StgValue><ssdm name="d_read_3"/></StgValue>
</operation>

<operation id="88" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="32" op_0_bw="32">
<![CDATA[
for.body4:50 %bitcast_ln57_5 = bitcast i32 %d_read_3

]]></Node>
<StgValue><ssdm name="bitcast_ln57_5"/></StgValue>
</operation>

<operation id="89" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:51 %tmp_36 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_5, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="90" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="23" op_0_bw="32">
<![CDATA[
for.body4:52 %trunc_ln57_5 = trunc i32 %bitcast_ln57_5

]]></Node>
<StgValue><ssdm name="trunc_ln57_5"/></StgValue>
</operation>

<operation id="91" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:53 %icmp_ln57_10 = icmp_ne  i8 %tmp_36, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_10"/></StgValue>
</operation>

<operation id="92" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:54 %icmp_ln57_11 = icmp_eq  i23 %trunc_ln57_5, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_11"/></StgValue>
</operation>

<operation id="93" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:61 %or_ln57_6 = or i1 %icmp_ln57_13, i1 %icmp_ln57_12

]]></Node>
<StgValue><ssdm name="or_ln57_6"/></StgValue>
</operation>

<operation id="94" st_id="7" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:68 %fcmp_ln57 = fcmp_uno  i32 %d_read_2, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="95" st_id="7" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:69 %fcmp_ln57 = fcmp_oeq  i32 %d_read_2, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="96" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:70 %xor_ln57 = xor i1 %fcmp_ln57, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln57"/></StgValue>
</operation>

<operation id="97" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:71 %xor_ln57 = xor i1 %fcmp_ln57, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln57"/></StgValue>
</operation>

<operation id="98" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:72 %and_ln57 = and i1 %xor_ln57, i1 %xor_ln57

]]></Node>
<StgValue><ssdm name="and_ln57"/></StgValue>
</operation>

<operation id="99" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:73 %and_ln57_10 = and i1 %or_ln57_6, i1 %and_ln57

]]></Node>
<StgValue><ssdm name="and_ln57_10"/></StgValue>
</operation>

<operation id="100" st_id="7" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:74 %fcmp_ln57 = fcmp_uno  i32 %d_read_3, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="101" st_id="7" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:75 %fcmp_ln57 = fcmp_oeq  i32 %d_read_3, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="102" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
entry:0 %d_read_1 = read i32 @_ssdm_op_Read.ap_auto.float, i32 %d_read_29

]]></Node>
<StgValue><ssdm name="d_read_1"/></StgValue>
</operation>

<operation id="103" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:9 %and_ln57_1 = and i1 %or_ln57, i1 %tmp_23

]]></Node>
<StgValue><ssdm name="and_ln57_1"/></StgValue>
</operation>

<operation id="104" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:47 %and_ln57_8 = and i1 %or_ln57_4, i1 %tmp_34

]]></Node>
<StgValue><ssdm name="and_ln57_8"/></StgValue>
</operation>

<operation id="105" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:55 %or_ln57_5 = or i1 %icmp_ln57_11, i1 %icmp_ln57_10

]]></Node>
<StgValue><ssdm name="or_ln57_5"/></StgValue>
</operation>

<operation id="106" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="32" op_0_bw="32">
<![CDATA[
for.body4:62 %bitcast_ln57_7 = bitcast i32 %d_read_1

]]></Node>
<StgValue><ssdm name="bitcast_ln57_7"/></StgValue>
</operation>

<operation id="107" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:63 %tmp_38 = partselect i8 @_ssdm_op_PartSelect.i8.i32.i32.i32, i32 %bitcast_ln57_7, i32 23, i32 30

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="108" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="23" op_0_bw="32">
<![CDATA[
for.body4:64 %trunc_ln57_7 = trunc i32 %bitcast_ln57_7

]]></Node>
<StgValue><ssdm name="trunc_ln57_7"/></StgValue>
</operation>

<operation id="109" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:65 %icmp_ln57_14 = icmp_ne  i8 %tmp_38, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln57_14"/></StgValue>
</operation>

<operation id="110" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
for.body4:66 %icmp_ln57_15 = icmp_eq  i23 %trunc_ln57_7, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln57_15"/></StgValue>
</operation>

<operation id="111" st_id="8" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:74 %fcmp_ln57 = fcmp_uno  i32 %d_read_3, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="112" st_id="8" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:75 %fcmp_ln57 = fcmp_oeq  i32 %d_read_3, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="113" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:76 %xor_ln57 = xor i1 %fcmp_ln57, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln57"/></StgValue>
</operation>

<operation id="114" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:77 %xor_ln57 = xor i1 %fcmp_ln57, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln57"/></StgValue>
</operation>

<operation id="115" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:78 %and_ln57 = and i1 %xor_ln57, i1 %xor_ln57

]]></Node>
<StgValue><ssdm name="and_ln57"/></StgValue>
</operation>

<operation id="116" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:79 %and_ln57_11 = and i1 %or_ln57_5, i1 %and_ln57

]]></Node>
<StgValue><ssdm name="and_ln57_11"/></StgValue>
</operation>

<operation id="117" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:80 %or_ln57_8 = or i1 %and_ln57_11, i1 %and_ln57_10

]]></Node>
<StgValue><ssdm name="or_ln57_8"/></StgValue>
</operation>

<operation id="118" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:82 %or_ln57_10 = or i1 %and_ln57_8, i1 %and_ln57_1

]]></Node>
<StgValue><ssdm name="or_ln57_10"/></StgValue>
</operation>

<operation id="119" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:83 %or_ln57_11 = or i1 %or_ln57_10, i1 %or_ln57_9

]]></Node>
<StgValue><ssdm name="or_ln57_11"/></StgValue>
</operation>

<operation id="120" st_id="8" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:84 %or_ln57_12 = or i1 %or_ln57_11, i1 %or_ln57_8

]]></Node>
<StgValue><ssdm name="or_ln57_12"/></StgValue>
</operation>

<operation id="121" st_id="8" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:89 %fcmp_ln57 = fcmp_uno  i32 %d_read_1, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="122" st_id="8" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:90 %fcmp_ln57 = fcmp_oeq  i32 %d_read_1, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="123" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:29 %and_ln57_5 = and i1 %or_ln57_2, i1 %tmp_29

]]></Node>
<StgValue><ssdm name="and_ln57_5"/></StgValue>
</operation>

<operation id="124" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:37 %and_ln57_6 = and i1 %or_ln57_3, i1 %tmp_31

]]></Node>
<StgValue><ssdm name="and_ln57_6"/></StgValue>
</operation>

<operation id="125" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:67 %or_ln57_7 = or i1 %icmp_ln57_15, i1 %icmp_ln57_14

]]></Node>
<StgValue><ssdm name="or_ln57_7"/></StgValue>
</operation>

<operation id="126" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:88 %or_ln57_16 = or i1 %and_ln57_6, i1 %and_ln57_5

]]></Node>
<StgValue><ssdm name="or_ln57_16"/></StgValue>
</operation>

<operation id="127" st_id="9" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:89 %fcmp_ln57 = fcmp_uno  i32 %d_read_1, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="128" st_id="9" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
for.body4:90 %fcmp_ln57 = fcmp_oeq  i32 %d_read_1, i32 0

]]></Node>
<StgValue><ssdm name="fcmp_ln57"/></StgValue>
</operation>

<operation id="129" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:91 %xor_ln57 = xor i1 %fcmp_ln57, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln57"/></StgValue>
</operation>

<operation id="130" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:92 %xor_ln57 = xor i1 %fcmp_ln57, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln57"/></StgValue>
</operation>

<operation id="131" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:93 %and_ln57 = and i1 %xor_ln57, i1 %xor_ln57

]]></Node>
<StgValue><ssdm name="and_ln57"/></StgValue>
</operation>

<operation id="132" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:94 %and_ln57_12 = and i1 %or_ln57_7, i1 %and_ln57

]]></Node>
<StgValue><ssdm name="and_ln57_12"/></StgValue>
</operation>

<operation id="133" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:95 %or_ln57_17 = or i1 %and_ln57_12, i1 %or_ln57_16

]]></Node>
<StgValue><ssdm name="or_ln57_17"/></StgValue>
</operation>

<operation id="134" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:96 %or_ln57_18 = or i1 %or_ln57_17, i1 %or_ln57_15

]]></Node>
<StgValue><ssdm name="or_ln57_18"/></StgValue>
</operation>

<operation id="135" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:97 %idx = or i1 %or_ln57_18, i1 %or_ln57_12

]]></Node>
<StgValue><ssdm name="idx"/></StgValue>
</operation>

<operation id="136" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4:98 %select_ln35 = select i1 %idx, i5 31, i5 0

]]></Node>
<StgValue><ssdm name="select_ln35"/></StgValue>
</operation>

<operation id="137" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="7" op_0_bw="7" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:99 %tmp_39 = partselect i7 @_ssdm_op_PartSelect.i7.i8.i32.i32, i8 %n_regions_read, i32 1, i32 7

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="138" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
for.body4:100 %icmp_ln1077_1 = icmp_slt  i7 %tmp_39, i7 1

]]></Node>
<StgValue><ssdm name="icmp_ln1077_1"/></StgValue>
</operation>

<operation id="139" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4:101 %icmp_ln1077_2 = icmp_slt  i8 %n_regions_read, i8 3

]]></Node>
<StgValue><ssdm name="icmp_ln1077_2"/></StgValue>
</operation>

<operation id="140" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:102 %or_ln39_1 = or i1 %icmp_ln1077_1, i1 %icmp_ln1077_2

]]></Node>
<StgValue><ssdm name="or_ln39_1"/></StgValue>
</operation>

<operation id="141" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="6" op_0_bw="6" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4:103 %tmp_40 = partselect i6 @_ssdm_op_PartSelect.i6.i8.i32.i32, i8 %n_regions_read, i32 2, i32 7

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="142" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="1" op_0_bw="6" op_1_bw="6">
<![CDATA[
for.body4:104 %icmp_ln1077_3 = icmp_slt  i6 %tmp_40, i6 1

]]></Node>
<StgValue><ssdm name="icmp_ln1077_3"/></StgValue>
</operation>

<operation id="143" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4:105 %or_ln39_2 = or i1 %or_ln39_1, i1 %icmp_ln1077_3

]]></Node>
<StgValue><ssdm name="or_ln39_2"/></StgValue>
</operation>

<operation id="144" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4:106 %br_ln39 = br i1 %or_ln39_2, void %for.body4.3, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="145" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.3:0 %select_ln35_1 = select i1 %idx, i5 31, i5 0

]]></Node>
<StgValue><ssdm name="select_ln35_1"/></StgValue>
</operation>

<operation id="146" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.3:1 %icmp_ln1077_4 = icmp_slt  i8 %n_regions_read, i8 5

]]></Node>
<StgValue><ssdm name="icmp_ln1077_4"/></StgValue>
</operation>

<operation id="147" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.3:2 %br_ln39 = br i1 %icmp_ln1077_4, void %for.body4.4, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="148" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
for.body4.4:0 %select_ln62 = select i1 %idx, i4 15, i4 7

]]></Node>
<StgValue><ssdm name="select_ln62"/></StgValue>
</operation>

<operation id="149" st_id="9" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4.4:1 %or_ln62 = or i1 %or_ln57_18, i1 %or_ln57_12

]]></Node>
<StgValue><ssdm name="or_ln62"/></StgValue>
</operation>

<operation id="150" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
for.body4.4:2 %idx_1 = select i1 %or_ln62, i4 %select_ln62, i4 0

]]></Node>
<StgValue><ssdm name="idx_1"/></StgValue>
</operation>

<operation id="151" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="5" op_0_bw="4">
<![CDATA[
for.body4.4:3 %sext_ln35 = sext i4 %idx_1

]]></Node>
<StgValue><ssdm name="sext_ln35"/></StgValue>
</operation>

<operation id="152" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="3" op_0_bw="4">
<![CDATA[
for.body4.4:4 %trunc_ln35 = trunc i4 %idx_1

]]></Node>
<StgValue><ssdm name="trunc_ln35"/></StgValue>
</operation>

<operation id="153" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.4:5 %icmp_ln1077_5 = icmp_slt  i8 %n_regions_read, i8 6

]]></Node>
<StgValue><ssdm name="icmp_ln1077_5"/></StgValue>
</operation>

<operation id="154" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.4:6 %br_ln39 = br i1 %icmp_ln1077_5, void %for.body4.5, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="155" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="4" op_0_bw="3">
<![CDATA[
for.body4.5:0 %zext_ln62 = zext i3 %trunc_ln35

]]></Node>
<StgValue><ssdm name="zext_ln62"/></StgValue>
</operation>

<operation id="156" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
for.body4.5:1 %idx_2 = select i1 %idx, i4 15, i4 %zext_ln62

]]></Node>
<StgValue><ssdm name="idx_2"/></StgValue>
</operation>

<operation id="157" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="5" op_0_bw="4">
<![CDATA[
for.body4.5:2 %sext_ln35_1 = sext i4 %idx_2

]]></Node>
<StgValue><ssdm name="sext_ln35_1"/></StgValue>
</operation>

<operation id="158" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="3" op_0_bw="4">
<![CDATA[
for.body4.5:3 %trunc_ln35_1 = trunc i4 %idx_2

]]></Node>
<StgValue><ssdm name="trunc_ln35_1"/></StgValue>
</operation>

<operation id="159" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.5:4 %icmp_ln1077_6 = icmp_slt  i8 %n_regions_read, i8 7

]]></Node>
<StgValue><ssdm name="icmp_ln1077_6"/></StgValue>
</operation>

<operation id="160" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.5:5 %br_ln39 = br i1 %icmp_ln1077_6, void %for.body4.6, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="161" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="4" op_0_bw="3">
<![CDATA[
for.body4.6:0 %zext_ln62_1 = zext i3 %trunc_ln35_1

]]></Node>
<StgValue><ssdm name="zext_ln62_1"/></StgValue>
</operation>

<operation id="162" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
for.body4.6:1 %idx_3 = select i1 %idx, i4 15, i4 %zext_ln62_1

]]></Node>
<StgValue><ssdm name="idx_3"/></StgValue>
</operation>

<operation id="163" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="5" op_0_bw="4">
<![CDATA[
for.body4.6:2 %sext_ln35_2 = sext i4 %idx_3

]]></Node>
<StgValue><ssdm name="sext_ln35_2"/></StgValue>
</operation>

<operation id="164" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="3" op_0_bw="4">
<![CDATA[
for.body4.6:3 %trunc_ln35_2 = trunc i4 %idx_3

]]></Node>
<StgValue><ssdm name="trunc_ln35_2"/></StgValue>
</operation>

<operation id="165" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="5" op_0_bw="5" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4.6:4 %tmp_41 = partselect i5 @_ssdm_op_PartSelect.i5.i8.i32.i32, i8 %n_regions_read, i32 3, i32 7

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="166" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
for.body4.6:5 %icmp_ln1077_7 = icmp_slt  i5 %tmp_41, i5 1

]]></Node>
<StgValue><ssdm name="icmp_ln1077_7"/></StgValue>
</operation>

<operation id="167" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.6:6 %br_ln39 = br i1 %icmp_ln1077_7, void %for.body4.7, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="168" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="4" op_0_bw="3">
<![CDATA[
for.body4.7:0 %zext_ln62_2 = zext i3 %trunc_ln35_2

]]></Node>
<StgValue><ssdm name="zext_ln62_2"/></StgValue>
</operation>

<operation id="169" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
for.body4.7:1 %idx_4 = select i1 %idx, i4 15, i4 %zext_ln62_2

]]></Node>
<StgValue><ssdm name="idx_4"/></StgValue>
</operation>

<operation id="170" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="5" op_0_bw="4">
<![CDATA[
for.body4.7:2 %sext_ln35_3 = sext i4 %idx_4

]]></Node>
<StgValue><ssdm name="sext_ln35_3"/></StgValue>
</operation>

<operation id="171" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.7:3 %icmp_ln1077_8 = icmp_slt  i8 %n_regions_read, i8 9

]]></Node>
<StgValue><ssdm name="icmp_ln1077_8"/></StgValue>
</operation>

<operation id="172" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.7:4 %br_ln39 = br i1 %icmp_ln1077_8, void %for.body4.8, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="173" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.8:3 %icmp_ln1077_9 = icmp_slt  i8 %n_regions_read, i8 10

]]></Node>
<StgValue><ssdm name="icmp_ln1077_9"/></StgValue>
</operation>

<operation id="174" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.9:3 %icmp_ln1077_10 = icmp_slt  i8 %n_regions_read, i8 11

]]></Node>
<StgValue><ssdm name="icmp_ln1077_10"/></StgValue>
</operation>

<operation id="175" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.10:3 %icmp_ln1077_11 = icmp_slt  i8 %n_regions_read, i8 12

]]></Node>
<StgValue><ssdm name="icmp_ln1077_11"/></StgValue>
</operation>

<operation id="176" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.11:3 %icmp_ln1077_12 = icmp_slt  i8 %n_regions_read, i8 13

]]></Node>
<StgValue><ssdm name="icmp_ln1077_12"/></StgValue>
</operation>

<operation id="177" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.12:3 %icmp_ln1077_13 = icmp_slt  i8 %n_regions_read, i8 14

]]></Node>
<StgValue><ssdm name="icmp_ln1077_13"/></StgValue>
</operation>

<operation id="178" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
for.body4.13:3 %icmp_ln1077_14 = icmp_slt  i8 %n_regions_read, i8 15

]]></Node>
<StgValue><ssdm name="icmp_ln1077_14"/></StgValue>
</operation>

<operation id="179" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="4" op_0_bw="4" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body4.14:3 %tmp_42 = partselect i4 @_ssdm_op_PartSelect.i4.i8.i32.i32, i8 %n_regions_read, i32 4, i32 7

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="180" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
for.body4.14:4 %icmp_ln1077_15 = icmp_slt  i4 %tmp_42, i4 1

]]></Node>
<StgValue><ssdm name="icmp_ln1077_15"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="181" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="5" op_0_bw="4">
<![CDATA[
for.body4.8:0 %zext_ln62_3 = zext i4 %idx_4

]]></Node>
<StgValue><ssdm name="zext_ln62_3"/></StgValue>
</operation>

<operation id="182" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.8:1 %idx_5 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_3

]]></Node>
<StgValue><ssdm name="idx_5"/></StgValue>
</operation>

<operation id="183" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="4" op_0_bw="5">
<![CDATA[
for.body4.8:2 %trunc_ln35_3 = trunc i5 %idx_5

]]></Node>
<StgValue><ssdm name="trunc_ln35_3"/></StgValue>
</operation>

<operation id="184" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.8:4 %br_ln39 = br i1 %icmp_ln1077_9, void %for.body4.9, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="185" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="5" op_0_bw="4">
<![CDATA[
for.body4.9:0 %zext_ln62_4 = zext i4 %trunc_ln35_3

]]></Node>
<StgValue><ssdm name="zext_ln62_4"/></StgValue>
</operation>

<operation id="186" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.9:1 %idx_6 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_4

]]></Node>
<StgValue><ssdm name="idx_6"/></StgValue>
</operation>

<operation id="187" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="4" op_0_bw="5">
<![CDATA[
for.body4.9:2 %trunc_ln35_4 = trunc i5 %idx_6

]]></Node>
<StgValue><ssdm name="trunc_ln35_4"/></StgValue>
</operation>

<operation id="188" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.9:4 %br_ln39 = br i1 %icmp_ln1077_10, void %for.body4.10, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="189" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="5" op_0_bw="4">
<![CDATA[
for.body4.10:0 %zext_ln62_5 = zext i4 %trunc_ln35_4

]]></Node>
<StgValue><ssdm name="zext_ln62_5"/></StgValue>
</operation>

<operation id="190" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.10:1 %idx_7 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_5

]]></Node>
<StgValue><ssdm name="idx_7"/></StgValue>
</operation>

<operation id="191" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="4" op_0_bw="5">
<![CDATA[
for.body4.10:2 %trunc_ln35_5 = trunc i5 %idx_7

]]></Node>
<StgValue><ssdm name="trunc_ln35_5"/></StgValue>
</operation>

<operation id="192" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.10:4 %br_ln39 = br i1 %icmp_ln1077_11, void %for.body4.11, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="193" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="5" op_0_bw="4">
<![CDATA[
for.body4.11:0 %zext_ln62_6 = zext i4 %trunc_ln35_5

]]></Node>
<StgValue><ssdm name="zext_ln62_6"/></StgValue>
</operation>

<operation id="194" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.11:1 %idx_8 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_6

]]></Node>
<StgValue><ssdm name="idx_8"/></StgValue>
</operation>

<operation id="195" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="4" op_0_bw="5">
<![CDATA[
for.body4.11:2 %trunc_ln35_6 = trunc i5 %idx_8

]]></Node>
<StgValue><ssdm name="trunc_ln35_6"/></StgValue>
</operation>

<operation id="196" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.11:4 %br_ln39 = br i1 %icmp_ln1077_12, void %for.body4.12, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="197" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="5" op_0_bw="4">
<![CDATA[
for.body4.12:0 %zext_ln62_7 = zext i4 %trunc_ln35_6

]]></Node>
<StgValue><ssdm name="zext_ln62_7"/></StgValue>
</operation>

<operation id="198" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.12:1 %idx_9 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_7

]]></Node>
<StgValue><ssdm name="idx_9"/></StgValue>
</operation>

<operation id="199" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="4" op_0_bw="5">
<![CDATA[
for.body4.12:2 %trunc_ln35_7 = trunc i5 %idx_9

]]></Node>
<StgValue><ssdm name="trunc_ln35_7"/></StgValue>
</operation>

<operation id="200" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.12:4 %br_ln39 = br i1 %icmp_ln1077_13, void %for.body4.13, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="201" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="5" op_0_bw="4">
<![CDATA[
for.body4.13:0 %zext_ln62_8 = zext i4 %trunc_ln35_7

]]></Node>
<StgValue><ssdm name="zext_ln62_8"/></StgValue>
</operation>

<operation id="202" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.13:1 %idx_10 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_8

]]></Node>
<StgValue><ssdm name="idx_10"/></StgValue>
</operation>

<operation id="203" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="4" op_0_bw="5">
<![CDATA[
for.body4.13:2 %trunc_ln35_8 = trunc i5 %idx_10

]]></Node>
<StgValue><ssdm name="trunc_ln35_8"/></StgValue>
</operation>

<operation id="204" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.13:4 %br_ln39 = br i1 %icmp_ln1077_14, void %for.body4.14, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="205" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
<literal name="idx" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="5" op_0_bw="4">
<![CDATA[
for.body4.14:0 %zext_ln62_9 = zext i4 %trunc_ln35_8

]]></Node>
<StgValue><ssdm name="zext_ln62_9"/></StgValue>
</operation>

<operation id="206" st_id="10" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
for.body4.14:1 %idx_11 = select i1 %idx, i5 %sext_ln35_3, i5 %zext_ln62_9

]]></Node>
<StgValue><ssdm name="idx_11"/></StgValue>
</operation>

<operation id="207" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="4" op_0_bw="5">
<![CDATA[
for.body4.14:2 %trunc_ln35_9 = trunc i5 %idx_11

]]></Node>
<StgValue><ssdm name="trunc_ln35_9"/></StgValue>
</operation>

<operation id="208" st_id="10" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
for.body4.14:5 %or_ln39 = or i1 %icmp_ln1077_15, i1 %idx

]]></Node>
<StgValue><ssdm name="or_ln39"/></StgValue>
</operation>

<operation id="209" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body4.14:6 %br_ln39 = br i1 %or_ln39, void %land.lhs.true.15, void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln39"/></StgValue>
</operation>

<operation id="210" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
<literal name="or_ln39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="5" op_0_bw="4">
<![CDATA[
land.lhs.true.15:0 %zext_ln62_10 = zext i4 %trunc_ln35_9

]]></Node>
<StgValue><ssdm name="zext_ln62_10"/></StgValue>
</operation>

<operation id="211" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1077" val="0"/>
<literal name="or_ln39_2" val="0"/>
<literal name="icmp_ln1077_4" val="0"/>
<literal name="icmp_ln1077_5" val="0"/>
<literal name="icmp_ln1077_6" val="0"/>
<literal name="icmp_ln1077_7" val="0"/>
<literal name="icmp_ln1077_8" val="0"/>
<literal name="icmp_ln1077_9" val="0"/>
<literal name="icmp_ln1077_10" val="0"/>
<literal name="icmp_ln1077_11" val="0"/>
<literal name="icmp_ln1077_12" val="0"/>
<literal name="icmp_ln1077_13" val="0"/>
<literal name="icmp_ln1077_14" val="0"/>
<literal name="or_ln39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0">
<![CDATA[
land.lhs.true.15:1 %br_ln62 = br void %UnifiedReturnBlock

]]></Node>
<StgValue><ssdm name="br_ln62"/></StgValue>
</operation>

<operation id="212" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="5" op_0_bw="5" op_1_bw="0" op_2_bw="5" op_3_bw="0" op_4_bw="5" op_5_bw="0" op_6_bw="5" op_7_bw="0" op_8_bw="5" op_9_bw="0" op_10_bw="5" op_11_bw="0" op_12_bw="5" op_13_bw="0" op_14_bw="5" op_15_bw="0" op_16_bw="5" op_17_bw="0" op_18_bw="5" op_19_bw="0" op_20_bw="5" op_21_bw="0" op_22_bw="5" op_23_bw="0" op_24_bw="5" op_25_bw="0" op_26_bw="5" op_27_bw="0" op_28_bw="5" op_29_bw="0">
<![CDATA[
UnifiedReturnBlock:0 %UnifiedRetVal = phi i5 %zext_ln62_10, void %land.lhs.true.15, i5 31, void %entry, i5 %select_ln35, void %for.body4, i5 %select_ln35_1, void %for.body4.3, i5 %sext_ln35, void %for.body4.4, i5 %sext_ln35_1, void %for.body4.5, i5 %sext_ln35_2, void %for.body4.6, i5 %sext_ln35_3, void %for.body4.7, i5 %idx_5, void %for.body4.8, i5 %idx_6, void %for.body4.9, i5 %idx_7, void %for.body4.10, i5 %idx_8, void %for.body4.11, i5 %idx_9, void %for.body4.12, i5 %idx_10, void %for.body4.13, i5 %idx_11, void %for.body4.14

]]></Node>
<StgValue><ssdm name="UnifiedRetVal"/></StgValue>
</operation>

<operation id="213" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="5">
<![CDATA[
UnifiedReturnBlock:1 %ret_ln62 = ret i5 %UnifiedRetVal

]]></Node>
<StgValue><ssdm name="ret_ln62"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
