- můžeme využít jak behaviorální, tak i RTL či strukturální popis

**Synchronní čítač** znamená, že všechny flip-flopy v čítači jsou řízeny stejným hodinovým signálem. Čítač se mění na základě hodinového signálu a přechody mezi stavy jsou synchronní.

**Asynchronní čítač** (nebo ripple counter) je čítač, kde každý flip-flop je řízen předchozím flip-flopem. To znamená, že hodinový signál je propagován postupně mezi jednotlivými flip-flopy, což může vést k časovým zpožděním.

##### Příklad pro generický n-bitový synchronní čítač:
```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
-- magie je tady: N je počet bitů, můžeme definovat jinde v kodu
entity generic_sync_counter is
    Generic ( N : integer := 8 );  -- Počet bitů čítače
    Port ( clk : in STD_LOGIC;
           reset : in STD_LOGIC;
           count : out STD_LOGIC_VECTOR(N-1 downto 0));
end generic_sync_counter;

architecture Behavioral of generic_sync_counter is
    signal counter : STD_LOGIC_VECTOR(N-1 downto 0);
begin
    process(clk, reset)
    begin
        if reset = '1' then
            counter <= (others => '0');  -- Reset čítače
        elsif rising_edge(clk) then
            counter <= counter + 1;  -- Inkrementace čítače
        end if;
    end process;

    count <= counter;  -- Výstupní hodnoty čítače
end Behavioral;
```

- **Behaviorální simulace** se provádí na vyšší úrovni abstrakce, bez konkrétního hardwarového zpracování.
- **Post-route simulace** bere v úvahu všechny faktory jako je doba propagace signálů, zpoždění, a ostatní fyzické vlastnosti implementace.

```vhdl
signed_a <= SIGNED(a); -- Konverze STD_LOGIC_VECTOR na SIGNED 
unsigned_b <= UNSIGNED(a); -- Konverze STD_LOGIC_VECTOR na UNSIGNED
```