Fitter report for teste
Wed Nov 25 17:51:58 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 25 17:51:58 2020       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; teste                                       ;
; Top-level Entity Name              ; processador                                 ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,327 / 49,760 ( 19 % )                     ;
;     Total combinational functions  ; 7,528 / 49,760 ( 15 % )                     ;
;     Dedicated logic registers      ; 4,457 / 49,760 ( 9 % )                      ;
; Total registers                    ; 4457                                        ;
; Total pins                         ; 49 / 360 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,368 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  17.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12200 ) ; 0.00 % ( 0 / 12200 )       ; 0.00 % ( 0 / 12200 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12200 ) ; 0.00 % ( 0 / 12200 )       ; 0.00 % ( 0 / 12200 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12192 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/output_files/teste.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 9,327 / 49,760 ( 19 % )     ;
;     -- Combinational with no register       ; 4870                        ;
;     -- Register only                        ; 1799                        ;
;     -- Combinational with a register        ; 2658                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 4128                        ;
;     -- 3 input functions                    ; 1584                        ;
;     -- <=2 input functions                  ; 1816                        ;
;     -- Register only                        ; 1799                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 6152                        ;
;     -- arithmetic mode                      ; 1376                        ;
;                                             ;                             ;
; Total registers*                            ; 4,457 / 51,509 ( 9 % )      ;
;     -- Dedicated logic registers            ; 4,457 / 49,760 ( 9 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 764 / 3,110 ( 25 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 49 / 360 ( 14 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )               ;
;                                             ;                             ;
; M9Ks                                        ; 3 / 182 ( 2 % )             ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 2,368 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 27,648 / 1,677,312 ( 2 % )  ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 4                           ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 6.5% / 6.1% / 7.0%          ;
; Peak interconnect usage (total/H/V)         ; 32.1% / 31.1% / 33.6%       ;
; Maximum fan-out                             ; 4388                        ;
; Highest non-global fan-out                  ; 776                         ;
; Total fan-out                               ; 38147                       ;
; Average fan-out                             ; 3.00                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 9327 / 49760 ( 19 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 4870                  ; 0                              ;
;     -- Register only                        ; 1799                  ; 0                              ;
;     -- Combinational with a register        ; 2658                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 4128                  ; 0                              ;
;     -- 3 input functions                    ; 1584                  ; 0                              ;
;     -- <=2 input functions                  ; 1816                  ; 0                              ;
;     -- Register only                        ; 1799                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 6152                  ; 0                              ;
;     -- arithmetic mode                      ; 1376                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4457                  ; 0                              ;
;     -- Dedicated logic registers            ; 4457 / 49760 ( 9 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 764 / 3110 ( 25 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 49                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 2368                  ; 0                              ;
; Total RAM block bits                        ; 27648                 ; 0                              ;
; M9K                                         ; 3 / 182 ( 1 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 38269                 ; 4                              ;
;     -- Registered Connections               ; 9661                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 11                    ; 0                              ;
;     -- Output Ports                         ; 38                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; chave      ; F15   ; 7        ; 69           ; 54           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[0] ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[1] ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[2] ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[3] ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[4] ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[5] ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[6] ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; dadosIN[7] ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; realClk    ; P11   ; 3        ; 34           ; 0            ; 28           ; 28                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; rst        ; B14   ; 7        ; 56           ; 54           ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; disp1[0]  ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[1]  ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[2]  ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[3]  ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[4]  ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[5]  ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[6]  ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[0]  ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[1]  ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[2]  ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[3]  ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[4]  ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[5]  ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[6]  ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[0]  ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[1]  ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[2]  ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[3]  ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[4]  ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[5]  ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[6]  ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[0]  ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[1]  ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[2]  ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[3]  ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[4]  ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[5]  ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp4[6]  ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[0] ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[1] ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[2] ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[3] ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[4] ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[5] ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[6] ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[7] ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[8] ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estado[9] ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+----------------------------------------------+--------------------------------+------------------+------------------+
; Location ; Pin Name                                     ; Reserved As                    ; User Signal Name ; Pin Type         ;
+----------+----------------------------------------------+--------------------------------+------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed ; Reserved as secondary function ; ~ALTERA_TMS~     ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed ; Reserved as secondary function ; ~ALTERA_TCK~     ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed ; Reserved as secondary function ; ~ALTERA_TDI~     ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed ; Reserved as secondary function ; ~ALTERA_TDO~     ; Dual Purpose Pin ;
+----------+----------------------------------------------+--------------------------------+------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 13 / 60 ( 22 % ) ; 2.5V          ; --           ;
; 7        ; 35 / 52 ( 67 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 483        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 473        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 471        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 447        ; 7        ; estado[0]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; estado[1]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; estado[2]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; estado[8]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; dadosIN[4]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; dadosIN[6]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; dadosIN[7]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 419        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 407        ; 7        ; disp2[4]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; disp2[5]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 401        ; 7        ; disp3[1]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; disp3[3]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B2       ; 493        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 484        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 486        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 485        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; estado[3]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; estado[9]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; dadosIN[5]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; rst                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; disp2[3]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; disp2[6]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; disp3[2]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; disp3[0]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; disp3[4]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; disp3[6]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C3       ; 497        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 487        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 477        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 467        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 465        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 450        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 442        ; 7        ; dadosIN[0]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; dadosIN[1]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; dadosIN[3]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; estado[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; disp1[0]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; disp1[2]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; disp1[3]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; disp1[6]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; disp2[0]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; disp4[3]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; disp4[4]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 343        ; 6        ; disp3[5]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 496        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 479        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 474        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 476        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; dadosIN[2]                                     ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; estado[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; estado[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; disp1[5]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; disp2[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; disp4[5]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 466        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 430        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 406        ; 7        ; estado[6]                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; disp1[1]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; disp1[4]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; disp4[6]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; disp2[2]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 355        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 335        ; 6        ; disp4[2]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; disp4[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 494        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; chave                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 364        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ; 354        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F19      ; 353        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 342        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 340        ; 6        ; disp4[0]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 328        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 480        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 432        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 420        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 374        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 372        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 323        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 321        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 434        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 422        ; 7        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 368        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 370        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 325        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 358        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 361        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 363        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 324        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 79         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 77         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 332        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 315        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 87         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 73         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 58         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 86         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 338        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 339        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 307        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 154        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 166        ; 3        ; realClk                                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 198        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 304        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ; 309        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 311        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 305        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 123        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 80         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 82         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 164        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 196        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R15      ; 292        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 81         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 83         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 122        ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 296        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 297        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 293        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 295        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 90         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 93         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 92         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 94         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 128        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 130        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 244        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 282        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 290        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 300        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 302        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 125        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 127        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 138        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 162        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 174        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 216        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 210        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 242        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 280        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 289        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 291        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W4       ; 132        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W5       ; 124        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ; 126        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 148        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 150        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 144        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 146        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 193        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ; 195        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 206        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 240        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 226        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 286        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT                                 ;        ;                       ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; estado[0]  ; Incomplete set of assignments ;
; estado[1]  ; Incomplete set of assignments ;
; estado[2]  ; Incomplete set of assignments ;
; estado[3]  ; Incomplete set of assignments ;
; estado[4]  ; Incomplete set of assignments ;
; estado[5]  ; Incomplete set of assignments ;
; estado[6]  ; Incomplete set of assignments ;
; estado[7]  ; Incomplete set of assignments ;
; estado[8]  ; Incomplete set of assignments ;
; estado[9]  ; Incomplete set of assignments ;
; disp4[6]   ; Incomplete set of assignments ;
; disp4[5]   ; Incomplete set of assignments ;
; disp4[4]   ; Incomplete set of assignments ;
; disp4[3]   ; Incomplete set of assignments ;
; disp4[2]   ; Incomplete set of assignments ;
; disp4[1]   ; Incomplete set of assignments ;
; disp4[0]   ; Incomplete set of assignments ;
; disp3[6]   ; Incomplete set of assignments ;
; disp3[5]   ; Incomplete set of assignments ;
; disp3[4]   ; Incomplete set of assignments ;
; disp3[3]   ; Incomplete set of assignments ;
; disp3[2]   ; Incomplete set of assignments ;
; disp3[1]   ; Incomplete set of assignments ;
; disp3[0]   ; Incomplete set of assignments ;
; disp2[6]   ; Incomplete set of assignments ;
; disp2[5]   ; Incomplete set of assignments ;
; disp2[4]   ; Incomplete set of assignments ;
; disp2[3]   ; Incomplete set of assignments ;
; disp2[2]   ; Incomplete set of assignments ;
; disp2[1]   ; Incomplete set of assignments ;
; disp2[0]   ; Incomplete set of assignments ;
; disp1[6]   ; Incomplete set of assignments ;
; disp1[5]   ; Incomplete set of assignments ;
; disp1[4]   ; Incomplete set of assignments ;
; disp1[3]   ; Incomplete set of assignments ;
; disp1[2]   ; Incomplete set of assignments ;
; disp1[1]   ; Incomplete set of assignments ;
; disp1[0]   ; Incomplete set of assignments ;
; rst        ; Incomplete set of assignments ;
; realClk    ; Incomplete set of assignments ;
; chave      ; Incomplete set of assignments ;
; dadosIN[7] ; Incomplete set of assignments ;
; dadosIN[6] ; Incomplete set of assignments ;
; dadosIN[5] ; Incomplete set of assignments ;
; dadosIN[4] ; Incomplete set of assignments ;
; dadosIN[3] ; Incomplete set of assignments ;
; dadosIN[2] ; Incomplete set of assignments ;
; dadosIN[1] ; Incomplete set of assignments ;
; dadosIN[0] ; Incomplete set of assignments ;
+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                        ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |processador                              ; 9327 (1)    ; 4457 (0)                  ; 0 (0)         ; 2368        ; 3    ; 1          ; 6            ; 0       ; 3         ; 49   ; 0            ; 4870 (1)     ; 1799 (0)          ; 2658 (0)         ; 0          ; |processador                                                                                                                               ; processador         ; work         ;
;    |ULA:ALU|                              ; 1477 (334)  ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1442 (300)   ; 0 (0)             ; 35 (34)          ; 0          ; |processador|ULA:ALU                                                                                                                       ; ULA                 ; work         ;
;       |lpm_divide:Div0|                   ; 1115 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1114 (0)     ; 0 (0)             ; 1 (0)            ; 0          ; |processador|ULA:ALU|lpm_divide:Div0                                                                                                       ; lpm_divide          ; work         ;
;          |lpm_divide_8vl:auto_generated|  ; 1115 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1114 (0)     ; 0 (0)             ; 1 (0)            ; 0          ; |processador|ULA:ALU|lpm_divide:Div0|lpm_divide_8vl:auto_generated                                                                         ; lpm_divide_8vl      ; work         ;
;             |sign_div_unsign_anh:divider| ; 1115 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1114 (0)     ; 0 (0)             ; 1 (0)            ; 0          ; |processador|ULA:ALU|lpm_divide:Div0|lpm_divide_8vl:auto_generated|sign_div_unsign_anh:divider                                             ; sign_div_unsign_anh ; work         ;
;                |alt_u_div_tke:divider|    ; 1115 (1114) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1114 (1113)  ; 0 (0)             ; 1 (1)            ; 0          ; |processador|ULA:ALU|lpm_divide:Div0|lpm_divide_8vl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_tke:divider                       ; alt_u_div_tke       ; work         ;
;                   |add_sub_u3c:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|ULA:ALU|lpm_divide:Div0|lpm_divide_8vl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_tke:divider|add_sub_u3c:add_sub_1 ; add_sub_u3c         ; work         ;
;       |lpm_mult:Mult0|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |processador|ULA:ALU|lpm_mult:Mult0                                                                                                        ; lpm_mult            ; work         ;
;          |mult_tns:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated                                                                                ; mult_tns            ; work         ;
;    |bancoReg:banco|                       ; 88 (88)     ; 75 (75)                   ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 71 (71)          ; 0          ; |processador|bancoReg:banco                                                                                                                ; bancoReg            ; work         ;
;       |altsyncram:registradores_rtl_0|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|bancoReg:banco|altsyncram:registradores_rtl_0                                                                                 ; altsyncram          ; work         ;
;          |altsyncram_bmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|bancoReg:banco|altsyncram:registradores_rtl_0|altsyncram_bmh1:auto_generated                                                  ; altsyncram_bmh1     ; work         ;
;       |altsyncram:registradores_rtl_1|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|bancoReg:banco|altsyncram:registradores_rtl_1                                                                                 ; altsyncram          ; work         ;
;          |altsyncram_47g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated                                                  ; altsyncram_47g1     ; work         ;
;    |ctrl_undd:Controle|                   ; 107 (76)    ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (49)      ; 3 (3)             ; 36 (22)          ; 0          ; |processador|ctrl_undd:Controle                                                                                                            ; ctrl_undd           ; work         ;
;       |ULA_ctrl:ctrlULA|                  ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 14 (14)          ; 0          ; |processador|ctrl_undd:Controle|ULA_ctrl:ctrlULA                                                                                           ; ULA_ctrl            ; work         ;
;    |divisor:divFreq|                      ; 40 (40)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 27 (27)          ; 0          ; |processador|divisor:divFreq                                                                                                               ; divisor             ; work         ;
;    |memoria:MEM|                          ; 5006 (5006) ; 4128 (4128)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 878 (878)    ; 1753 (1753)       ; 2375 (2375)      ; 0          ; |processador|memoria:MEM                                                                                                                   ; memoria             ; work         ;
;    |moduloSaida:ModOUT|                   ; 2410 (36)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2343 (36)    ; 0 (0)             ; 67 (0)           ; 0          ; |processador|moduloSaida:ModOUT                                                                                                            ; moduloSaida         ; work         ;
;       |decodDisplay:dispay1|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|decodDisplay:dispay1                                                                                       ; decodDisplay        ; work         ;
;       |decodDisplay:dispay2|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|decodDisplay:dispay2                                                                                       ; decodDisplay        ; work         ;
;       |decodDisplay:dispay3|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|decodDisplay:dispay3                                                                                       ; decodDisplay        ; work         ;
;       |decodDisplay:dispay4|              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|decodDisplay:dispay4                                                                                       ; decodDisplay        ; work         ;
;       |lpm_divide:Div0|                   ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div0                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_mtl:auto_generated|  ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div0|lpm_divide_mtl:auto_generated                                                              ; lpm_divide_mtl      ; work         ;
;             |sign_div_unsign_olh:divider| ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div0|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (368)    ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div0|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;       |lpm_divide:Div1|                   ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (0)      ; 0 (0)             ; 12 (0)           ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div1                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_mtl:auto_generated|  ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (0)      ; 0 (0)             ; 12 (0)           ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div1|lpm_divide_mtl:auto_generated                                                              ; lpm_divide_mtl      ; work         ;
;             |sign_div_unsign_olh:divider| ; 355 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (0)      ; 0 (0)             ; 12 (0)           ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div1|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 355 (355)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 343 (343)    ; 0 (0)             ; 12 (12)          ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div1|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;       |lpm_divide:Div2|                   ; 313 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div2                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_mtl:auto_generated|  ; 313 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div2|lpm_divide_mtl:auto_generated                                                              ; lpm_divide_mtl      ; work         ;
;             |sign_div_unsign_olh:divider| ; 313 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div2|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 313 (313)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (313)    ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Div2|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;       |lpm_divide:Mod0|                   ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 315 (0)      ; 0 (0)             ; 53 (0)           ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod0                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_pll:auto_generated|  ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 315 (0)      ; 0 (0)             ; 53 (0)           ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod0|lpm_divide_pll:auto_generated                                                              ; lpm_divide_pll      ; work         ;
;             |sign_div_unsign_olh:divider| ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 315 (0)      ; 0 (0)             ; 53 (0)           ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod0|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 315 (315)    ; 0 (0)             ; 53 (53)          ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod0|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;       |lpm_divide:Mod1|                   ; 356 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod1                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_pll:auto_generated|  ; 356 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod1|lpm_divide_pll:auto_generated                                                              ; lpm_divide_pll      ; work         ;
;             |sign_div_unsign_olh:divider| ; 356 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod1|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 356 (356)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (356)    ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod1|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;       |lpm_divide:Mod2|                   ; 314 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (0)      ; 0 (0)             ; 2 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod2                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_pll:auto_generated|  ; 314 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (0)      ; 0 (0)             ; 2 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod2|lpm_divide_pll:auto_generated                                                              ; lpm_divide_pll      ; work         ;
;             |sign_div_unsign_olh:divider| ; 314 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (0)      ; 0 (0)             ; 2 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod2|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 314 (314)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 312 (312)    ; 0 (0)             ; 2 (2)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod2|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;       |lpm_divide:Mod3|                   ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod3                                                                                            ; lpm_divide          ; work         ;
;          |lpm_divide_pll:auto_generated|  ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod3|lpm_divide_pll:auto_generated                                                              ; lpm_divide_pll      ; work         ;
;             |sign_div_unsign_olh:divider| ; 272 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod3|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh ; work         ;
;                |alt_u_div_qhe:divider|    ; 272 (272)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (272)    ; 0 (0)             ; 0 (0)            ; 0          ; |processador|moduloSaida:ModOUT|lpm_divide:Mod3|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe       ; work         ;
;    |mux2_32b:MuxIn|                       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |processador|mux2_32b:MuxIn                                                                                                                ; mux2_32b            ; work         ;
;    |mux2_32b:MuxMem|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|mux2_32b:MuxMem                                                                                                               ; mux2_32b            ; work         ;
;    |mux2_32b:MuxReg2|                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 5 (5)            ; 0          ; |processador|mux2_32b:MuxReg2                                                                                                              ; mux2_32b            ; work         ;
;    |mux2_32b:MuxUlaA|                     ; 58 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 2 (2)            ; 0          ; |processador|mux2_32b:MuxUlaA                                                                                                              ; mux2_32b            ; work         ;
;    |mux2_5b:MuxReg1|                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0          ; |processador|mux2_5b:MuxReg1                                                                                                               ; mux2_5b             ; work         ;
;    |mux4_32b:MuxUlaB|                     ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 12 (12)          ; 0          ; |processador|mux4_32b:MuxUlaB                                                                                                              ; mux4_32b            ; work         ;
;    |registrador32b:B|                     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0          ; |processador|registrador32b:B                                                                                                              ; registrador32b      ; work         ;
;    |registrador32b:Rmem|                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |processador|registrador32b:Rmem                                                                                                           ; registrador32b      ; work         ;
;    |registrador32b:ri|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0          ; |processador|registrador32b:ri                                                                                                             ; registrador32b      ; work         ;
;    |registrador32b:saidaUla|              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; 0          ; |processador|registrador32b:saidaUla                                                                                                       ; registrador32b      ; work         ;
;    |registradorPC:PC|                     ; 48 (48)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 39 (39)          ; 0          ; |processador|registradorPC:PC                                                                                                              ; registradorPC       ; work         ;
;    |sigEnter:Pulso|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |processador|sigEnter:Pulso                                                                                                                ; sigEnter            ; work         ;
;    |stack:Pilha|                          ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0          ; |processador|stack:Pilha                                                                                                                   ; stack               ; work         ;
;       |altsyncram:stack_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|stack:Pilha|altsyncram:stack_rtl_0                                                                                            ; altsyncram          ; work         ;
;          |altsyncram_0ac1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |processador|stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated                                                             ; altsyncram_0ac1     ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; estado[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; estado[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp4[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; realClk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; chave      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dadosIN[7] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dadosIN[6] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dadosIN[5] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dadosIN[4] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dadosIN[3] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dadosIN[2] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; dadosIN[1] ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; dadosIN[0] ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                    ;
+-------------------------------------+-------------------+---------+
; Source Pin / Fanout                 ; Pad To Core Index ; Setting ;
+-------------------------------------+-------------------+---------+
; rst                                 ;                   ;         ;
;      - ctrl_undd:Controle|estado~0  ; 0                 ; 6       ;
;      - ctrl_undd:Controle|estado~1  ; 0                 ; 6       ;
;      - ctrl_undd:Controle|estado~2  ; 0                 ; 6       ;
;      - ctrl_undd:Controle|estado~3  ; 0                 ; 6       ;
;      - registradorPC:PC|saida~27    ; 0                 ; 6       ;
;      - registradorPC:PC|saida[0]~28 ; 0                 ; 6       ;
;      - registradorPC:PC|saida~31    ; 0                 ; 6       ;
;      - registradorPC:PC|saida~34    ; 0                 ; 6       ;
;      - registradorPC:PC|saida~37    ; 0                 ; 6       ;
;      - registradorPC:PC|saida~40    ; 0                 ; 6       ;
;      - registradorPC:PC|saida~43    ; 0                 ; 6       ;
;      - registradorPC:PC|saida~46    ; 0                 ; 6       ;
;      - registradorPC:PC|saida[7]~47 ; 0                 ; 6       ;
; realClk                             ;                   ;         ;
; chave                               ;                   ;         ;
;      - sigEnter:Pulso|always0~0     ; 1                 ; 6       ;
;      - sigEnter:Pulso|flag~feeder   ; 1                 ; 6       ;
; dadosIN[7]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[7]~24   ; 0                 ; 6       ;
; dadosIN[6]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[6]~25   ; 1                 ; 6       ;
; dadosIN[5]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[5]~26   ; 1                 ; 6       ;
; dadosIN[4]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[4]~27   ; 0                 ; 6       ;
; dadosIN[3]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[3]~28   ; 0                 ; 6       ;
; dadosIN[2]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[2]~29   ; 1                 ; 6       ;
; dadosIN[1]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[1]~30   ; 0                 ; 6       ;
; dadosIN[0]                          ;                   ;         ;
;      - mux2_32b:MuxIn|saida[0]~31   ; 1                 ; 6       ;
+-------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ULA:ALU|Mux31~11                                   ; LCCOMB_X52_Y22_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ULA:ALU|saida[13]~4                                ; LCCOMB_X52_Y22_N26 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_undd:Controle|EscreveRI                       ; FF_X45_Y24_N23     ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_undd:Controle|EscreveReg                      ; FF_X44_Y22_N29     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; ctrl_undd:Controle|SelMuxPC[1]                     ; FF_X44_Y22_N19     ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[0]~25 ; LCCOMB_X47_Y22_N26 ; 5       ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; ctrl_undd:Controle|controleOUT                     ; FF_X43_Y2_N29      ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ctrl_undd:Controle|estado[3]                       ; FF_X47_Y24_N1      ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ctrl_undd:Controle|pop                             ; FF_X45_Y22_N7      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ctrl_undd:Controle|prox_estado[0]~1                ; LCCOMB_X46_Y24_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; divisor:divFreq|div_clk                            ; FF_X56_Y25_N15     ; 14      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; divisor:divFreq|div_clk                            ; FF_X56_Y25_N15     ; 4387    ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; memoria:MEM|ram~5458                               ; LCCOMB_X26_Y20_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5460                               ; LCCOMB_X20_Y18_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5462                               ; LCCOMB_X20_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5464                               ; LCCOMB_X21_Y23_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5466                               ; LCCOMB_X25_Y22_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5468                               ; LCCOMB_X22_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5470                               ; LCCOMB_X25_Y20_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5472                               ; LCCOMB_X29_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5474                               ; LCCOMB_X22_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5476                               ; LCCOMB_X25_Y20_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5478                               ; LCCOMB_X20_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5480                               ; LCCOMB_X25_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5482                               ; LCCOMB_X35_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5484                               ; LCCOMB_X26_Y24_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5486                               ; LCCOMB_X27_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5488                               ; LCCOMB_X25_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5490                               ; LCCOMB_X24_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5491                               ; LCCOMB_X24_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5492                               ; LCCOMB_X24_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5493                               ; LCCOMB_X26_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5494                               ; LCCOMB_X24_Y19_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5495                               ; LCCOMB_X25_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5496                               ; LCCOMB_X25_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5497                               ; LCCOMB_X19_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5498                               ; LCCOMB_X25_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5499                               ; LCCOMB_X18_Y17_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5500                               ; LCCOMB_X18_Y16_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5501                               ; LCCOMB_X24_Y17_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5502                               ; LCCOMB_X23_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5503                               ; LCCOMB_X23_Y16_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5504                               ; LCCOMB_X26_Y16_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5505                               ; LCCOMB_X25_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5506                               ; LCCOMB_X22_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5507                               ; LCCOMB_X26_Y20_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5508                               ; LCCOMB_X25_Y20_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5509                               ; LCCOMB_X35_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5510                               ; LCCOMB_X20_Y18_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5511                               ; LCCOMB_X19_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5512                               ; LCCOMB_X22_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5513                               ; LCCOMB_X26_Y24_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5514                               ; LCCOMB_X20_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5515                               ; LCCOMB_X25_Y20_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5516                               ; LCCOMB_X20_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5517                               ; LCCOMB_X24_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5518                               ; LCCOMB_X25_Y20_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5519                               ; LCCOMB_X21_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5520                               ; LCCOMB_X25_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5521                               ; LCCOMB_X25_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5523                               ; LCCOMB_X22_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5524                               ; LCCOMB_X25_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5525                               ; LCCOMB_X25_Y20_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5526                               ; LCCOMB_X27_Y16_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5527                               ; LCCOMB_X24_Y19_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5528                               ; LCCOMB_X26_Y20_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5529                               ; LCCOMB_X18_Y17_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5530                               ; LCCOMB_X24_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5531                               ; LCCOMB_X25_Y20_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5532                               ; LCCOMB_X22_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5533                               ; LCCOMB_X20_Y18_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5534                               ; LCCOMB_X26_Y16_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5535                               ; LCCOMB_X26_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5536                               ; LCCOMB_X29_Y23_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5537                               ; LCCOMB_X26_Y20_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5538                               ; LCCOMB_X24_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5540                               ; LCCOMB_X19_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5541                               ; LCCOMB_X21_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5542                               ; LCCOMB_X22_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5543                               ; LCCOMB_X26_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5544                               ; LCCOMB_X24_Y23_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5545                               ; LCCOMB_X22_Y22_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5546                               ; LCCOMB_X25_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5547                               ; LCCOMB_X19_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5548                               ; LCCOMB_X24_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5549                               ; LCCOMB_X26_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5550                               ; LCCOMB_X20_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5551                               ; LCCOMB_X24_Y24_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5552                               ; LCCOMB_X21_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5553                               ; LCCOMB_X20_Y24_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5554                               ; LCCOMB_X25_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5555                               ; LCCOMB_X25_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5556                               ; LCCOMB_X24_Y23_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5557                               ; LCCOMB_X20_Y18_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5558                               ; LCCOMB_X20_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5559                               ; LCCOMB_X21_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5560                               ; LCCOMB_X19_Y23_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5561                               ; LCCOMB_X22_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5562                               ; LCCOMB_X25_Y20_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5563                               ; LCCOMB_X20_Y24_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5564                               ; LCCOMB_X22_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5565                               ; LCCOMB_X25_Y20_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5566                               ; LCCOMB_X20_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5567                               ; LCCOMB_X25_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5568                               ; LCCOMB_X19_Y23_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5569                               ; LCCOMB_X20_Y23_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5570                               ; LCCOMB_X24_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5571                               ; LCCOMB_X25_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5572                               ; LCCOMB_X22_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5573                               ; LCCOMB_X24_Y23_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5574                               ; LCCOMB_X25_Y20_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5575                               ; LCCOMB_X19_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5576                               ; LCCOMB_X20_Y18_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5577                               ; LCCOMB_X19_Y23_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5578                               ; LCCOMB_X22_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5579                               ; LCCOMB_X24_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5580                               ; LCCOMB_X20_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5581                               ; LCCOMB_X25_Y20_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5582                               ; LCCOMB_X20_Y23_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5583                               ; LCCOMB_X24_Y24_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5584                               ; LCCOMB_X20_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5585                               ; LCCOMB_X21_Y23_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5586                               ; LCCOMB_X25_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5587                               ; LCCOMB_X25_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5589                               ; LCCOMB_X22_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5590                               ; LCCOMB_X19_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5591                               ; LCCOMB_X24_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5592                               ; LCCOMB_X20_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5593                               ; LCCOMB_X19_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5594                               ; LCCOMB_X24_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5595                               ; LCCOMB_X26_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5596                               ; LCCOMB_X24_Y23_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5597                               ; LCCOMB_X23_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5598                               ; LCCOMB_X22_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5599                               ; LCCOMB_X20_Y23_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5600                               ; LCCOMB_X25_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5601                               ; LCCOMB_X26_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5602                               ; LCCOMB_X24_Y23_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5603                               ; LCCOMB_X24_Y24_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; memoria:MEM|ram~5604                               ; LCCOMB_X24_Y23_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; realClk                                            ; PIN_P11            ; 28      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; registradorPC:PC|saida[0]~28                       ; LCCOMB_X44_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; registradorPC:PC|saida[7]~47                       ; LCCOMB_X49_Y23_N26 ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; stack:Pilha|pointer[0]~8                           ; LCCOMB_X52_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; stack:Pilha|stack~0                                ; LCCOMB_X52_Y23_N16 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+----------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[0]~25 ; LCCOMB_X47_Y22_N26 ; 5       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ctrl_undd:Controle|controleOUT                     ; FF_X43_Y2_N29      ; 32      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; divisor:divFreq|div_clk                            ; FF_X56_Y25_N15     ; 4387    ; 59                                   ; Global Clock         ; GCLK9            ; --                        ;
; realClk                                            ; PIN_P11            ; 28      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+----------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; mux2_32b:MuxMem|saida[3]~1 ; 776     ;
; mux2_32b:MuxMem|saida[1]~3 ; 776     ;
; mux2_32b:MuxMem|saida[2]~0 ; 774     ;
; mux2_32b:MuxMem|saida[0]~2 ; 774     ;
; mux2_32b:MuxMem|saida[4]~4 ; 570     ;
; mux2_32b:MuxMem|saida[5]~5 ; 507     ;
+----------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; bancoReg:banco|altsyncram:registradores_rtl_0|altsyncram_bmh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X33_Y26_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X33_Y23_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 10           ; 32           ; 10           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 320  ; 10                          ; 32                          ; 10                          ; 32                          ; 320                 ; 1    ; None ; M9K_X53_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y20_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y21_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ULA:ALU|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 13,597 / 148,641 ( 9 % ) ;
; C16 interconnects     ; 210 / 5,382 ( 4 % )      ;
; C4 interconnects      ; 7,481 / 106,704 ( 7 % )  ;
; Direct links          ; 1,816 / 148,641 ( 1 % )  ;
; Global clocks         ; 4 / 20 ( 20 % )          ;
; Local interconnects   ; 3,777 / 49,760 ( 8 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )          ;
; R24 interconnects     ; 272 / 5,406 ( 5 % )      ;
; R4 interconnects      ; 8,556 / 147,764 ( 6 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.21) ; Number of LABs  (Total = 764) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 37                            ;
; 2                                           ; 26                            ;
; 3                                           ; 30                            ;
; 4                                           ; 32                            ;
; 5                                           ; 11                            ;
; 6                                           ; 8                             ;
; 7                                           ; 10                            ;
; 8                                           ; 12                            ;
; 9                                           ; 13                            ;
; 10                                          ; 23                            ;
; 11                                          ; 26                            ;
; 12                                          ; 36                            ;
; 13                                          ; 40                            ;
; 14                                          ; 60                            ;
; 15                                          ; 74                            ;
; 16                                          ; 326                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.20) ; Number of LABs  (Total = 764) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 471                           ;
; 1 Clock enable                     ; 85                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 347                           ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.15) ; Number of LABs  (Total = 764) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 29                            ;
; 2                                            ; 23                            ;
; 3                                            ; 17                            ;
; 4                                            ; 22                            ;
; 5                                            ; 16                            ;
; 6                                            ; 19                            ;
; 7                                            ; 6                             ;
; 8                                            ; 16                            ;
; 9                                            ; 13                            ;
; 10                                           ; 10                            ;
; 11                                           ; 20                            ;
; 12                                           ; 22                            ;
; 13                                           ; 33                            ;
; 14                                           ; 58                            ;
; 15                                           ; 61                            ;
; 16                                           ; 72                            ;
; 17                                           ; 26                            ;
; 18                                           ; 19                            ;
; 19                                           ; 23                            ;
; 20                                           ; 12                            ;
; 21                                           ; 12                            ;
; 22                                           ; 20                            ;
; 23                                           ; 13                            ;
; 24                                           ; 29                            ;
; 25                                           ; 39                            ;
; 26                                           ; 36                            ;
; 27                                           ; 35                            ;
; 28                                           ; 28                            ;
; 29                                           ; 14                            ;
; 30                                           ; 9                             ;
; 31                                           ; 3                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.71) ; Number of LABs  (Total = 764) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 45                            ;
; 2                                               ; 46                            ;
; 3                                               ; 50                            ;
; 4                                               ; 34                            ;
; 5                                               ; 34                            ;
; 6                                               ; 38                            ;
; 7                                               ; 109                           ;
; 8                                               ; 151                           ;
; 9                                               ; 57                            ;
; 10                                              ; 31                            ;
; 11                                              ; 32                            ;
; 12                                              ; 31                            ;
; 13                                              ; 23                            ;
; 14                                              ; 24                            ;
; 15                                              ; 11                            ;
; 16                                              ; 37                            ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.65) ; Number of LABs  (Total = 764) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 15                            ;
; 3                                            ; 32                            ;
; 4                                            ; 22                            ;
; 5                                            ; 11                            ;
; 6                                            ; 16                            ;
; 7                                            ; 11                            ;
; 8                                            ; 59                            ;
; 9                                            ; 29                            ;
; 10                                           ; 29                            ;
; 11                                           ; 25                            ;
; 12                                           ; 36                            ;
; 13                                           ; 61                            ;
; 14                                           ; 20                            ;
; 15                                           ; 11                            ;
; 16                                           ; 20                            ;
; 17                                           ; 15                            ;
; 18                                           ; 34                            ;
; 19                                           ; 19                            ;
; 20                                           ; 45                            ;
; 21                                           ; 16                            ;
; 22                                           ; 24                            ;
; 23                                           ; 18                            ;
; 24                                           ; 18                            ;
; 25                                           ; 21                            ;
; 26                                           ; 15                            ;
; 27                                           ; 12                            ;
; 28                                           ; 22                            ;
; 29                                           ; 28                            ;
; 30                                           ; 12                            ;
; 31                                           ; 17                            ;
; 32                                           ; 16                            ;
; 33                                           ; 20                            ;
; 34                                           ; 2                             ;
; 35                                           ; 6                             ;
; 36                                           ; 3                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 49        ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 11           ; 38           ; 0            ; 11           ; 0            ; 0            ; 38           ; 0            ; 49        ; 49        ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 49           ; 0         ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 11           ; 49           ; 49           ; 49           ; 38           ; 11           ; 49           ; 38           ; 49           ; 49           ; 11           ; 49           ; 0         ; 0         ; 0         ; 49           ; 49           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; estado[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[4]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[5]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[6]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[7]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[8]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; estado[9]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp4[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[6]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[5]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[4]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; realClk            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; chave              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[7]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dadosIN[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                             ;
+-------------------------+-----------------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s)        ; Delay Added in ns ;
+-------------------------+-----------------------------+-------------------+
; divisor:divFreq|div_clk ; divisor:divFreq|div_clk     ; 64.7              ;
; divisor:divFreq|div_clk ; ctrl_undd:Controle|OpULA[0] ; 47.6              ;
+-------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                   ; Destination Register                                                                                          ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-------------------+
; ctrl_undd:Controle|OpULA[1]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 6.143             ;
; ctrl_undd:Controle|OpULA[0]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 6.143             ;
; registrador32b:ri|saida[27]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 4.408             ;
; registrador32b:ri|saida[28]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 4.408             ;
; registrador32b:ri|saida[26]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 4.408             ;
; registrador32b:ri|saida[29]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 4.408             ;
; registrador32b:ri|saida[30]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 4.242             ;
; registrador32b:ri|saida[31]                                                                       ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 4.242             ;
; registrador32b:ri|saida[3]                                                                        ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 3.344             ;
; registrador32b:ri|saida[4]                                                                        ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 3.336             ;
; registrador32b:ri|saida[5]                                                                        ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 3.293             ;
; registrador32b:ri|saida[2]                                                                        ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[2]                                                               ; 3.184             ;
; registrador32b:ri|saida[1]                                                                        ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[1]                                                               ; 2.910             ;
; registrador32b:ri|saida[0]                                                                        ; ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[0]                                                               ; 2.427             ;
; registrador32b:B|saida[5]                                                                         ; ULA:ALU|saida[5]                                                                                              ; 2.344             ;
; ctrl_undd:Controle|SelMuxUlaB[1]                                                                  ; ULA:ALU|saida[5]                                                                                              ; 2.344             ;
; ctrl_undd:Controle|SelMuxUlaB[0]                                                                  ; ULA:ALU|saida[5]                                                                                              ; 2.344             ;
; registrador32b:B|saida[2]                                                                         ; ULA:ALU|saida[2]                                                                                              ; 2.265             ;
; ULA:ALU|saida[0]                                                                                  ; registradorPC:PC|saida[0]                                                                                     ; 2.078             ;
; registrador32b:saidaUla|saida[0]                                                                  ; registradorPC:PC|saida[0]                                                                                     ; 2.078             ;
; ctrl_undd:Controle|SelMuxPC[1]                                                                    ; registradorPC:PC|saida[0]                                                                                     ; 2.078             ;
; ctrl_undd:Controle|SelMuxPC[0]                                                                    ; registradorPC:PC|saida[0]                                                                                     ; 2.078             ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a0~portb_address_reg0 ; registradorPC:PC|saida[0]                                                                                     ; 2.078             ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a4~portb_address_reg0 ; registradorPC:PC|saida[4]                                                                                     ; 2.038             ;
; ULA:ALU|saida[4]                                                                                  ; registradorPC:PC|saida[4]                                                                                     ; 2.038             ;
; registrador32b:saidaUla|saida[4]                                                                  ; registradorPC:PC|saida[4]                                                                                     ; 2.038             ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a2~portb_address_reg0 ; registradorPC:PC|saida[2]                                                                                     ; 2.015             ;
; ULA:ALU|saida[2]                                                                                  ; registradorPC:PC|saida[2]                                                                                     ; 2.015             ;
; registrador32b:saidaUla|saida[2]                                                                  ; registradorPC:PC|saida[2]                                                                                     ; 2.015             ;
; ULA:ALU|saida[5]                                                                                  ; registradorPC:PC|saida[5]                                                                                     ; 1.980             ;
; registrador32b:saidaUla|saida[5]                                                                  ; registradorPC:PC|saida[5]                                                                                     ; 1.980             ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a5~portb_address_reg0 ; registradorPC:PC|saida[5]                                                                                     ; 1.980             ;
; registrador32b:saidaUla|saida[1]                                                                  ; registradorPC:PC|saida[1]                                                                                     ; 1.979             ;
; ULA:ALU|saida[1]                                                                                  ; registradorPC:PC|saida[1]                                                                                     ; 1.979             ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a1~portb_address_reg0 ; registradorPC:PC|saida[1]                                                                                     ; 1.979             ;
; registrador32b:B|saida[3]                                                                         ; ULA:ALU|saida[3]                                                                                              ; 1.835             ;
; registrador32b:B|saida[1]                                                                         ; ULA:ALU|saida[1]                                                                                              ; 1.753             ;
; registrador32b:B|saida[4]                                                                         ; ULA:ALU|saida[4]                                                                                              ; 1.625             ;
; ctrl_undd:Controle|estado[1]                                                                      ; ctrl_undd:Controle|EscreveReg                                                                                 ; 1.040             ;
; ctrl_undd:Controle|estado[3]                                                                      ; ctrl_undd:Controle|EscreveReg                                                                                 ; 1.040             ;
; ctrl_undd:Controle|estado[0]                                                                      ; ctrl_undd:Controle|prox_estado[1]                                                                             ; 0.900             ;
; ctrl_undd:Controle|estado[2]                                                                      ; ctrl_undd:Controle|prox_estado[1]                                                                             ; 0.900             ;
; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a3~portb_address_reg0 ; registradorPC:PC|saida[3]                                                                                     ; 0.725             ;
; ULA:ALU|saida[3]                                                                                  ; registradorPC:PC|saida[3]                                                                                     ; 0.725             ;
; registrador32b:saidaUla|saida[3]                                                                  ; registradorPC:PC|saida[3]                                                                                     ; 0.725             ;
; registrador32b:Rmem|saida[11]                                                                     ; bancoReg:banco|registradores_rtl_0_bypass[31]                                                                 ; 0.523             ;
; registrador32b:Rmem|saida[18]                                                                     ; bancoReg:banco|registradores_rtl_0_bypass[24]                                                                 ; 0.523             ;
; registrador32b:ri|saida[21]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated|ram_block1a28~portb_address_reg0 ; 0.519             ;
; registrador32b:ri|saida[22]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated|ram_block1a9~portb_address_reg0  ; 0.519             ;
; registrador32b:ri|saida[23]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated|ram_block1a5~portb_address_reg0  ; 0.519             ;
; registrador32b:ri|saida[24]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated|ram_block1a7~portb_address_reg0  ; 0.519             ;
; registrador32b:ri|saida[25]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_1|altsyncram_47g1:auto_generated|ram_block1a17~portb_address_reg0 ; 0.519             ;
; registradorPC:PC|saida[16]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a16~porta_datain_reg0             ; 0.296             ;
; registradorPC:PC|saida[9]                                                                         ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a9~porta_datain_reg0              ; 0.296             ;
; registradorPC:PC|saida[10]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a10~porta_datain_reg0             ; 0.296             ;
; registradorPC:PC|saida[30]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a30~porta_datain_reg0             ; 0.292             ;
; stack:Pilha|pointer[1]                                                                            ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a4~porta_address_reg0             ; 0.272             ;
; stack:Pilha|pointer[0]                                                                            ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a4~porta_address_reg0             ; 0.272             ;
; registradorPC:PC|saida[14]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a14~porta_datain_reg0             ; 0.272             ;
; registradorPC:PC|saida[13]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a13~porta_datain_reg0             ; 0.272             ;
; registradorPC:PC|saida[12]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a12~porta_datain_reg0             ; 0.272             ;
; registradorPC:PC|saida[7]                                                                         ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a7~porta_datain_reg0              ; 0.272             ;
; stack:Pilha|pointer[2]                                                                            ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a4~porta_address_reg0             ; 0.272             ;
; stack:Pilha|pointer[3]                                                                            ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a4~porta_address_reg0             ; 0.243             ;
; registrador32b:B|saida[0]                                                                         ; ULA:ALU|saida[0]                                                                                              ; 0.185             ;
; sigEnter:Pulso|flag                                                                               ; sigEnter:Pulso|sig                                                                                            ; 0.120             ;
; bancoReg:banco|registradores_rtl_0_bypass[15]                                                     ; bancoReg:banco|toOUT[27]                                                                                      ; 0.114             ;
; bancoReg:banco|registradores_rtl_0_bypass[22]                                                     ; bancoReg:banco|toOUT[20]                                                                                      ; 0.113             ;
; bancoReg:banco|registradores_rtl_0_bypass[39]                                                     ; bancoReg:banco|toOUT[3]                                                                                       ; 0.113             ;
; bancoReg:banco|registradores_rtl_0_bypass[38]                                                     ; bancoReg:banco|toOUT[4]                                                                                       ; 0.113             ;
; bancoReg:banco|registradores_rtl_0_bypass[19]                                                     ; bancoReg:banco|toOUT[23]                                                                                      ; 0.113             ;
; bancoReg:banco|registradores_rtl_0_bypass[20]                                                     ; bancoReg:banco|toOUT[22]                                                                                      ; 0.113             ;
; bancoReg:banco|registradores_rtl_0_bypass[21]                                                     ; bancoReg:banco|toOUT[21]                                                                                      ; 0.113             ;
; registrador32b:Rmem|saida[3]                                                                      ; bancoReg:banco|registradores_rtl_0_bypass[39]                                                                 ; 0.112             ;
; registradorPC:PC|saida[26]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a26~porta_datain_reg0             ; 0.082             ;
; registradorPC:PC|saida[20]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a20~porta_datain_reg0             ; 0.082             ;
; registradorPC:PC|saida[1]                                                                         ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a1~porta_datain_reg0              ; 0.082             ;
; registradorPC:PC|saida[0]                                                                         ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a0~porta_datain_reg0              ; 0.082             ;
; registradorPC:PC|saida[15]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a15~porta_datain_reg0             ; 0.061             ;
; registradorPC:PC|saida[5]                                                                         ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a5~porta_datain_reg0              ; 0.057             ;
; registradorPC:PC|saida[29]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a29~porta_datain_reg0             ; 0.053             ;
; registradorPC:PC|saida[28]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a28~porta_datain_reg0             ; 0.053             ;
; registradorPC:PC|saida[21]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a21~porta_datain_reg0             ; 0.052             ;
; registrador32b:ri|saida[12]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_0|altsyncram_bmh1:auto_generated|ram_block1a18~porta_address_reg0 ; 0.039             ;
; registrador32b:ri|saida[17]                                                                       ; bancoReg:banco|altsyncram:registradores_rtl_0|altsyncram_bmh1:auto_generated|ram_block1a18~porta_address_reg0 ; 0.039             ;
; ctrl_undd:Controle|SelMuxReg1                                                                     ; bancoReg:banco|altsyncram:registradores_rtl_0|altsyncram_bmh1:auto_generated|ram_block1a18~porta_address_reg0 ; 0.039             ;
; registradorPC:PC|saida[25]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a25~porta_datain_reg0             ; 0.036             ;
; registradorPC:PC|saida[24]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a24~porta_datain_reg0             ; 0.036             ;
; registradorPC:PC|saida[22]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a22~porta_datain_reg0             ; 0.036             ;
; registradorPC:PC|saida[31]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a31~porta_datain_reg0             ; 0.036             ;
; registradorPC:PC|saida[19]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a19~porta_datain_reg0             ; 0.023             ;
; registradorPC:PC|saida[11]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a11~porta_datain_reg0             ; 0.023             ;
; registradorPC:PC|saida[23]                                                                        ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a23~porta_datain_reg0             ; 0.019             ;
; registradorPC:PC|saida[8]                                                                         ; stack:Pilha|altsyncram:stack_rtl_0|altsyncram_0ac1:auto_generated|ram_block1a8~porta_datain_reg0              ; 0.010             ;
+---------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 94 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "teste"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 5 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node realClk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/processador.v Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node divisor:divFreq|div_clk  File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/divisor.v Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node registrador32b:ri|saida[31] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[26] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[27] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[28] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[29] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[30] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[5] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[4] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[3] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176357): Destination node registrador32b:ri|saida[2] File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/registrador32b.v Line: 6
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ctrl_undd:Controle|controleOUT  File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/ctrl_undd.v Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ctrl_undd:Controle|ULA_ctrl:ctrlULA|controle[0]~25  File: /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/ula_ctrl.v Line: 55
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:42
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X22_Y22 to location X32_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:40
Info (11888): Total time spent on timing analysis during the Fitter is 15.74 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:20
Info (144001): Generated suppressed messages file /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/output_files/teste.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 943 megabytes
    Info: Processing ended: Wed Nov 25 17:52:00 2020
    Info: Elapsed time: 00:02:13
    Info: Total CPU time (on all processors): 00:03:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/andrew/Documentos/Unifesp/Processador-AOC/Verilog/output_files/teste.fit.smsg.


