# 引脚的功能

**8088/8086CPU各引脚示意图**：

![](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/%E5%BC%95%E8%84%9A00.png)

# 8086

8086为16位机，**机器字长为16位，其外部数据线和内部数据线都是16位**。

## GND

**接地引脚**

## AD<sub>0</sub>~AD<sub>15</sub>

**地址/数据分时复用引脚**(`Address`/`Data`)：([双向，三态](../引脚/引脚信号传输的类型.md))

​	作为复用引脚，在总线周期的T<sub>1</sub>状态用来输出要访问的存储器或`I/O`端口地址。T<sub>2</sub>～T<sub>3</sub>状态，对读周期来说，处于浮空状态；对写周期来说，则是传输数据。

## NMI

**不可屏蔽中断请求**(`Non-Maskable Interrupt`)：（[输入](../引脚/引脚信号传输的类型.md)、**上升沿有效**)

​	由外部输入，**边沿触发**，正跳沿(由低到高的上升沿)有效，**不受中断允许标志IF的影响，也不能用软件进行屏蔽**。CPU一旦测试到NMI请求有效，在当前指令执行完后自动转去执行中断类型号为2的非屏蔽中断中断服务程序。显然这是一种比INTR级别高的中断请求。


## INTR

**可屏蔽中断请求**(`Interrupt Request`)：([输入、高电平有效](../引脚/引脚信号传输的类型.md))

​	由外部输入，**电平触发**，高电平有效。INTR有效时，表示外部向CPU发出中断请求。CPU在每条指令的最后一个时钟周期对INTR进行采样，一旦测试到中断请求，并且当前中断允许标志IF=1，则CPU就会在结束当前指令后，响应中断请求，进入一个中断处理子程序。

## CLK

**时钟输入引脚**(`Clock`)
   8086要求时钟占空比为1/3，即一个周期中1/3为高电平、2/3为低电平。CPU的所有操作均是在时钟的同步下进行的。


## Vcc

**接+5v电源**

## A<sub>16</sub>/S<sub>3</sub>~A<sub>19</sub>/S<sub>6</sub>

**地址/状态分时复用引脚**(`Address`/`Status`)：([输出、三态](../引脚/引脚信号传输的类型.md))

​	在总线周期的T<sub>1</sub>状态**，**用来输出地址的最高4位, A<sub>19</sub>～A<sub>16</sub>与AD<sub>15</sub>～AD<sub>0</sub>一起构成访问存储器的20位物理地址。CPU访问I/O端口时，A<sub>19</sub>～A<sub>16</sub>保持为“0”。在T<sub>2</sub>，T<sub>3</sub>，T<sub>W</sub>和T<sub>4</sub>状态时，S<sub>6</sub>～S<sub>3</sub>用来输出状态信息。

**其中**：
	S<sub>6</sub>： S<sub>6</sub>=0表示8086CPU占用系统总线，在T<sub>2</sub>，T<sub>3</sub>， T<sub>W</sub>和T<sub>4</sub>状态时，8086总是使S<sub>6</sub>=0。
	S<sub>5</sub> ： 反映标志寄存器的中断允许标志IF的设置情况
       `IF=1`，允许可屏蔽中断，则 S<sub>5</sub>=1
       `IF=0`，禁止可屏蔽中断，则 S<sub>5</sub>=0
	S<sub>4</sub>，S<sub>3</sub>：指明正在使用的段寄存器情况。

![image-20220426194504707](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930325.png)

## <SPAN style="TEXT-DECORATION: overline">BHE</SPAN>/S<sub>7</sub>

**高8位数据总线允许/状态复用引脚**(`Bus High Enable`/`Status`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

   在T1状态，<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>/S<sub>7</sub>引脚输出<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>信号，表示高8位数据总线D<sub>15</sub>～D<sub>8</sub>上的数据有效。在T<sub>2</sub>，T<sub>3</sub>，T<sub>W</sub>和T<sub>4</sub>状态，<SPAN style="TEXT-DECORATION: overline">BHE</SPAN>/S<sub>7</sub>输出状态信号S<sub>7</sub>。不过，在当前的芯片设计中，S<sub>7</sub>并未被赋予任何实际意义。

​	8086CPU有16根数据线, **低8位数据线总是和偶地址的存储器或I/O端口相连接, 高8位的数据线与奇地址的存储器或I/O端口相连接**。

​    <SPAN style="TEXT-DECORATION: overline">BHE</SPAN>有效，表示CPU正在使用高8位的数据线对奇地址的存储单元或I/O端口进行访问。它与地址码最低位A<sub>0</sub>配合起来表示当前总线使用情况。

![image-20220427114818967](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930171.png)

## MN/<SPAN style="TEXT-DECORATION: overline">MX</SPAN>

**最小/最大模式控制引脚**(`Minimum`/`Maximum` `Mode Control`)：([组态选择，输入](../引脚/引脚信号传输的类型.md))

接**高电平**(+5V)时，8086引脚工作在[**最小模式**](../工作模式/最小工作模式.md)

接**低电平**(接地)时，8086引脚工作在[**最大模式**](../工作模式/最大工作模式.md)


## <SPAN style="TEXT-DECORATION: overline">RD</SPAN>

**读信号**(`Read`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	在CPU执行读操作时， <SPAN style="TEXT-DECORATION: overline">RD</SPAN>信号在T<sub>2</sub>、T<sub>3</sub>、T<sub>W</sub>期间为低电平有效。在系统总线进入“保持响应”期间，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>引脚被浮置为高阻状态。
   到底读存储器还是读I/O端口还决定于<SPAN style="TEXT-DECORATION: overline">IO</SPAN>/M，若<SPAN style="TEXT-DECORATION: overline">IO</SPAN>/M为高则为读存储器，<SPAN style="TEXT-DECORATION: overline">IO</SPAN>/M为低则读`I/O`端口。


## HOLD (<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>)

**总线保持响应(总线响应)**(`HOLD Acknowledge`)：([输出，高电平有效](../引脚/引脚信号传输的类型.md))

​	表示有其他设备向CPU请求使用总线。

------

**总线请求/允许信号**<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>、<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>：[双向](../引脚/引脚信号传输的类型.md)

​	这两个引脚可供CPU以外的两个处理器分别通过一条申 请总线，主CPU响应后，在同一条线上输出总线允许信号。 <SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>的优先级比<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>的高。

## HLDA (<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>)

**总线请求响应信号**(`Hold Acknowledge`)：([输出，高电平有效](../引脚/引脚信号传输的类型.md))。 

​	CPU在每个时钟周期都检测HOLD引脚，当检测到该信号，并且CPU允许其它部件占用总线，则在当前总线周期的T<sub>4</sub>状态发送HLDA信号，同时让出总线使用权（所有三态总线处于高阻态，从而不影响外部的存储器与I/O设备交换数据）。总线申请部件接到HLDA有效信号后即可接管总线进行操作，直到操作完成、撤销HOLD信号，CPU才重新接管总线。

------

**总线请求/允许信号**<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>、<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>：[双向](../引脚/引脚信号传输的类型.md)

​	这两个引脚可供CPU以外的两个处理器分别通过一条申 请总线，主CPU响应后，在同一条线上输出总线允许信号。 <SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>的优先级比<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>的高。

## <SPAN style="TEXT-DECORATION: overline">WR</SPAN> (<SPAN style="TEXT-DECORATION: overline">LOCK</SPAN>)

**写控制**(`Write`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	表示当前CPU正在写存储器或I/O端口。

------

**总线封锁信号**(`LOCK`)：([输出、低电平有效](../引脚/引脚信号传输的类型.md))。

​	当其为低电平时，系统中其它部件不得占有总线。

## M/ <SPAN style="TEXT-DECORATION: overline">IO</SPAN>(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>)

**I/O或存储器访问选择**(`Memory`/`Input and Output`)：([输出、三态](../引脚/引脚信号传输的类型.md))

​	为高电平时，表示当前CPU正在访问[存储器](../../第三章)
​	为低电平时，表示CPU当前正在访问[I/O端口](../../第七章)

------

**总线周期状态信号**<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：([输出](../引脚/引脚信号传输的类型.md))。

​	其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288](../../第八章/8288总线控制器.md)就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

## DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN> (<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>)

**数据发送/接受控制信号**(`Data Transmit`/`Receive`)：([输出、三态](../引脚/引脚信号传输的类型.md))

​	当它为高电平时表示为数据发送， CPU写数据到存储器或I/O端口
​	为低电平时表示为数据接收，CPU从存储器或I/O端口读取数据

​	该信号用来控制总线收发器8286的数据传送方向。

------

**总线周期状态信号**<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：([输出](../引脚/引脚信号传输的类型.md))。

​	其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288](../../第八章/8288总线控制器.md)就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

## <SPAN style="TEXT-DECORATION: overline">DEN</SPAN> (<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)

**数据允许信号**(`Data Enable`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	表示当前地址/数据分时使用的引脚上正在传输数据信号。8286将它作为输出允许信号。进行DMA传输时，被置为高阻态。

------

**总线周期状态信号**<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：([输出](../引脚/引脚信号传输的类型.md))。

​	其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288](../../第八章/8288总线控制器.md)就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

## ALE (<SPAN style="TEXT-DECORATION: overline">QS</SPAN><sub>0</sub>)

**地址锁存允许**(`Address Latch Enable`)：([输出、高电平有效](../引脚/引脚信号传输的类型.md))

​	表示当前地址/数据分时使用的引脚上正在输出地址信号。是微处理器提供给地址锁存器[8282](../../第八章/8282地址锁存器.md)/[8283](../../第八章/8283地址锁存器.md)的控制信号(不能悬空)，**边沿触发**，由高到低的下降沿将其锁地址。

------

**指令队列状态信号**QS<sub>0</sub>、QS<sub>1</sub> ：([输出](../引脚/引脚信号传输的类型.md))

​	用来表示总线周期的前一个状态中指令队列的状态。其含义如下表所示。

![image-20220427121053138](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930642.png)

## <SPAN style="TEXT-DECORATION: overline">INTA</SPAN> (<SPAN style="TEXT-DECORATION: overline">QS</SPAN><sub>1</sub>)

**可屏蔽中断请求**(`Interrupt Acknowledge`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	该信号包含两个负脉冲。外设申请可屏蔽中断，CPU响应后，在两个连续的中断响应周期发出两个负脉冲信号。

​	第一个通知外设，CPU已经收到并且响应外部发来的INTR信号(主要用于中断优先权排队)

​	第二个要求申请中断的设备向CPU发送中断类型(代表该中断的一个编号)。

------

**指令队列状态信号**QS<sub>0</sub>、QS<sub>1</sub> ：([输出](../引脚/引脚信号传输的类型.md))

​	用来表示总线周期的前一个状态中指令队列的状态。其含义如下表所示。

![image-20220427121053138](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930642.png)

## <SPAN style="TEXT-DECORATION: overline">TEST</SPAN>

**测试引脚**(`Test`)：([输入、低电平有效](../引脚/引脚信号传输的类型.md))

​	和[`WAIT`指令](../../第四章/8086指令系统/处理器控制指令.md)配合使用，执行`WAIT`时，CPU暂停执行程序，进入空转状态等待。当TEST引脚接收到一个低电平信号时，CPU就结束等待，继续向下执行指令。 和`WAIT`配合，可以实现CPU与外设同步工作。


## READY

**存储器或I/O口就绪**(`READY`)：([输入、高电平有效](../引脚/引脚信号传输的类型.md))

​      "准备好"信号是**由所访问的存储器或`I/O`设备发来的响应信号**。 

​	当CPU执行总线读写周期访问存储器或`I/O`设备时，若存储器或I/O设备的读写速度较慢，来不及在T<sub>4</sub>状态结束数据传输，就需要设计一个硬件电路，在T<sub>3</sub>之前向CPU提供一个低电平READY信号。 

​     CPU在每个总线周期的T<sub>3</sub>状态的前沿开始对READY信号进行采样。如果检测到READY为低电平，则在T<sub>3</sub>状态之后插入一个T<sub>W</sub>等待状态，并在T<sub>W</sub>前沿继续查询READY线，若**READY仍为低电平**，则会继续插入T<sub>W</sub> ，直到**READY升为高电平**，才进入T<sub>4</sub>状态，完成数据传送过程。

![image-20220516155719372](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930290.png)


## RESET

**复位请求**(`Reset`)：([输入、高电平有效](../引脚/引脚信号传输的类型.md))

​	8086要求复位信号**至少维持4个时钟周期**的高电平才有效，以完成CPU内部寄存器的复位操作。
​	复位信号一出现，CPU立即结束当前的操作，进入复位操作，即**将标志寄存器（`FR`）、`IP`、`DS`、`SS`、`ES`清0，指令队列清空， CS置为`FFFFH`**。

   当复位信号降为低电平后，CPU从`CS:IP`开始取出指令并执行它，即系统复位后执行的第一条指令的物理地址为`FFFF0H`。系统程序一般在该物理地址单元放一条转移指令，转到引导程序的入口。    


## 总结

CPU引脚是系统总线的**基本信号**

#### 读写控制信号引脚

​	读写控制信号用来控制CPU对存储器和I/O设备的读写过程：控制数据传输方向（读/写）、传输种类（存储器还是I/O设备）；读写方式（奇地址字节/偶地址字节/字）；存储器/IO设备是否准备好的状态信号；分时总线上信号的类型等。

1. M/<SPAN style="TEXT-DECORATION: overline">IO</SPAN>(`Memory`/`IO`)：**存储器或I/O端口访问选择信号**，[三态输出](../引脚/引脚信号传输的类型.md)。
       为高电平时，表示当前CPU正在访问[存储器](../../第三章)
       为低电平时，表示CPU当前正在访问[I/O端口](../../第七章)

2. <SPAN style="TEXT-DECORATION: overline">RD</SPAN>(`Read`)：**读信号**，[三态输出](../引脚/引脚信号传输的类型.md)。

   ​      低电平有效，表示当前CPU正在读存储器或I/O端口。

3. <SPAN style="TEXT-DECORATION: overline">WR</SPAN>(`Write`)：写信号，[三态输出](../引脚/引脚信号传输的类型.md)。

   ​      低电平有效，表示当前CPU正在写存储器或I/O端口。

 M/<SPAN style="TEXT-DECORATION: overline">IO</SPAN>、<SPAN style="TEXT-DECORATION: overline">WR</SPAN>及<SPAN style="TEXT-DECORATION: overline">RD</SPAN>合起来**决定系统中数据传输的方向**。

4. READY：**准备就绪信号**。

   ​      由外部输入，高电平有效，表示CPU访问的存储器或I/O端口已准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期T<sub>W</sub>，直到READY信号有效为止。

5. <SPAN style="TEXT-DECORATION: overline">BHE</SPAN>/S<sub>7</sub>(`Bus High Enable`/`Status`)：**总线高字节有效信号**，[三态输出，低电平有效](../引脚/引脚信号传输的类型.md)。

   ​      非数据传送期间，该引脚用作S<sub>7</sub>，输出状态信息。

6. ALE(`Address Latch Enable`)：**地址锁存允许信号**，[输出，高电平有效](../引脚/引脚信号传输的类型.md)。

   ​      表示当前地址/数据分时使用的引脚上正在输出地址信号。向[地址锁存器8282](../../第八章/8282地址锁存器.md)提供地址锁存信号。

7. <SPAN style="TEXT-DECORATION: overline">DEN</SPAN>(`Data Enable`)：**数据允许信号**，[三态输出，低电平有效](../引脚/引脚信号传输的类型.md)。表示当前地址/数据分时使用的引脚上正在传输数据信号。8286将它作为输出允许信号。进行DMA传输时，被置为高阻态。

8. DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>(`Data Transmit`/`Receive`)：**数据发送/接收控制信号**。[三态输出](../引脚/引脚信号传输的类型.md)。当它为高电平时表示为数据发送， CPU写数据到存储器或I/O端口；为低电平时表示为数据接收，CPU从存储器或I/O端口读取数据。该信号用来控制总线收发器8286的数据传送方向。

#### 中断控制信号引脚

​     中断是外部设备请求CPU进行数据传输的有效方法。这一组引脚传输中断的请求和应答信号。

1. INTR(`(Interrupt Request)`)：**可屏蔽中断请求信号**。
2. <SPAN style="TEXT-DECORATION: overline">INTA</SPAN>(`Interrupt Acknowledge`)：**中断响应信号**，[输出，三态，低电平有效](../引脚/引脚信号传输的类型.md)。该信号包含两个负脉冲。外设申请可屏蔽中断，CPU响应后，在两个连续的中断响应周期发出两个负脉冲信号。第一个通知外设，CPU已经收到并且响应外部发来的INTR信号（主要用于中断优先权排队），第二个要求申请中断的设备向CPU发送中断类型（代表该中断的一个编号）。
3. NMI(`Non Maskable Interrupt Request`)：**不可屏蔽中断请求信号**。

#### DMA控制信号引脚

​     DMA传输是一种不经过CPU，在内存和I/O设备之间直接传输数据的方法。进行DMA传输之前要向CPU申请使用总线并取得认可。

1. HOLD(`Hold Request`)：**总线请求信号**，[输入，高电平有效](../引脚/引脚信号传输的类型.md)。表示有其他设备向CPU请求使用总线。
2. HLDA（Hold Acknowledge） **总线请求响应信号**。输出，高电平有效。 CPU在每个时钟周期都检测HOLD引脚，当检测到该信号，并且CPU允许其它部件占用总线，则在当前总线周期的T<sub>4</sub>状态发送HLDA信号，同时让出总线使用权（所有三态总线处于高阻态，从而不影响外部的存储器与I/O设备交换数据）。总线申请部件接到HLDA有效信号后即可接管总线进行操作，直到操作完成、撤销HOLD信号，CPU才重新接管总线。

------

可以分成三类信号

- 16位数据线:D<sub>0</sub>~D<sub>15</sub>
- 20位地址线:A<sub>0</sub>~ A<sub>19</sub>
- 控制线:
  -  控制存储器/IO端口读写的信号：IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>，BHE，DEN，DT/R，READY。
  -  用于中断联络和控制的信号：INTR，<SPAN style="TEXT-DECORATION: overline">INTA</SPAN> ， NMI。
  -  用于DMA联络和控制的信号：HOLD，HLDA。
  - ALE
  - RESET、CLK、Vcc、GND

# 8088

8088为准16位机，**其内部结构几乎与8086CPU一样，数据线为16位，但其外部数据线为8位**。

## GND

**接地引脚**，向CPU提供参考地电平

## AD<sub>7</sub>~AD<sub>0</sub>

**地址/数据分时复用引脚**(`Address`/`Data`)：([双向，三态](../引脚/引脚信号传输的类型.md))

​	作为复用引脚，在第一个时钟周期用来输出要访问的存储器或`I/O`端口的低8位地址A<sub>7</sub>~A<sub>0</sub>。其他时间用于传送8位数据D<sub>7</sub>~D<sub>0</sub>

## A<sub>15</sub>~A<sub>8</sub>

**地址引脚**(`Address`)：([输出，三态](../引脚/引脚信号传输的类型.md))

​	在访问存储器或外设时，提供全部20位地址中的中间8位地址A<sub>15</sub>~A<sub>8</sub>


## INTR

**可屏蔽中断请求**(`Interrupt Request`)：([输入、高电平有效](../引脚/引脚信号传输的类型.md))

​	由外部输入，**电平触发**，高电平有效。INTR有效时，表示外部向CPU发出中断请求。CPU在每条指令的最后一个时钟周期对INTR进行采样，一旦测试到中断请求，并且当前中断允许标志IF=1，则CPU就会在结束当前指令后，响应中断请求，进入一个中断处理子程序。

## CLK

**时钟输入引脚**(`Clock`)
   8086要求时钟占空比为1/3，即一个周期中1/3为高电平、2/3为低电平。CPU的所有操作均是在时钟的同步下进行的。


## Vcc

**电源输入**，向CPU提供+5V电源。

## A<sub>19</sub>/S<sub>7</sub>~A<sub>16</sub>/S<sub>3</sub>

**地址/状态分时复用引脚**(`Address`/`Status`)：([输出、三态](../引脚/引脚信号传输的类型.md))

​	在总线周期的T<sub>1</sub>状态**，**用来输出地址的最高4位, A<sub>19</sub>～A<sub>16</sub>。CPU访问I/O端口时，A<sub>19</sub>～A<sub>16</sub>保持为“0”。在T<sub>2</sub>，T<sub>3</sub>，T<sub>W</sub>和T<sub>4</sub>状态时，S<sub>6</sub>～S<sub>3</sub>用来输出状态信息。

**其中**：
	S<sub>6</sub>： S<sub>6</sub>=0表示8086CPU占用系统总线，在T<sub>2</sub>，T<sub>3</sub>， T<sub>W</sub>和T<sub>4</sub>状态时，8086总是使S<sub>6</sub>=0。
	S<sub>5</sub> ： 反映标志寄存器的中断允许标志IF的设置情况
       `IF=1`，允许可屏蔽中断，则 S<sub>5</sub>=1
       `IF=0`，禁止可屏蔽中断，则 S<sub>5</sub>=0
	S<sub>4</sub>，S<sub>3</sub>：指明正在使用的段寄存器情况。

![image-20220426194504707](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930500.png)

## <SPAN style="TEXT-DECORATION: overline">SS</SPAN><sub>0</sub>

**最小组态模式下的状态输出信号**(`System Status 0`)：

​	它与IOM和DT/R一道，通过编码指示CPU在最小组态下的8种工作状态:

![图片3](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260930044.png)

## MN/<SPAN style="TEXT-DECORATION: overline">MX</SPAN>

**最小/最大模式控制引脚**(`Minimum`/`Maximum` `Mode Control`)：([组态选择，输入](../引脚/引脚信号传输的类型.md))

接**高电平**(+5V)时，8086引脚工作在[**最小模式**](../工作模式/最小工作模式.md)

接**低电平**(接地)时，8086引脚工作在[**最大模式**](../工作模式/最大工作模式.md)


## <SPAN style="TEXT-DECORATION: overline">RD</SPAN>

**读信号**(`Read`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	在CPU执行读操作时， <SPAN style="TEXT-DECORATION: overline">RD</SPAN>信号在T<sub>2</sub>、T<sub>3</sub>、T<sub>W</sub>期间为低电平有效。在系统总线进入“保持响应”期间，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>引脚被浮置为高阻状态。
   到底读存储器还是读I/O端口还决定于<SPAN style="TEXT-DECORATION: overline">IO</SPAN>/M，若<SPAN style="TEXT-DECORATION: overline">IO</SPAN>/M为高则为读存储器，<SPAN style="TEXT-DECORATION: overline">IO</SPAN>/M为低则读`I/O`端口。


## HOLD (<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>)

**总线保持响应(总线响应)**(`HOLD Acknowledge`)：([输出，高电平有效](../引脚/引脚信号传输的类型.md))

​	表示有其他设备向CPU请求使用总线。

------

**总线请求/允许信号**<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>、<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>：[双向](../引脚/引脚信号传输的类型.md)

​	这两个引脚可供CPU以外的两个处理器分别通过一条申 请总线，主CPU响应后，在同一条线上输出总线允许信号。 <SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>的优先级比<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>的高。

## HLDA (<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>)

**总线请求响应信号**(`Hold Acknowledge`)：([输出，高电平有效](../引脚/引脚信号传输的类型.md))。 

​	CPU在每个时钟周期都检测HOLD引脚，当检测到该信号，并且CPU允许其它部件占用总线，则在当前总线周期的T<sub>4</sub>状态发送HLDA信号，同时让出总线使用权（所有三态总线处于高阻态，从而不影响外部的存储器与I/O设备交换数据）。总线申请部件接到HLDA有效信号后即可接管总线进行操作，直到操作完成、撤销HOLD信号，CPU才重新接管总线。

------

**总线请求/允许信号**<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>、<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>：[双向](../引脚/引脚信号传输的类型.md)

​	这两个引脚可供CPU以外的两个处理器分别通过一条申 请总线，主CPU响应后，在同一条线上输出总线允许信号。 <SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>0</sub>的优先级比<SPAN style="TEXT-DECORATION: overline">RQ</SPAN>/<SPAN style="TEXT-DECORATION: overline">GT</SPAN><sub>1</sub>的高。

## <SPAN style="TEXT-DECORATION: overline">WR</SPAN> (<SPAN style="TEXT-DECORATION: overline">LOCK</SPAN>)

**写控制**(`Write`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	表示当前CPU正在写存储器或I/O端口。

------

**总线封锁信号**(`LOCK`)：([输出、低电平有效](../引脚/引脚信号传输的类型.md))。

​	当其为低电平时，系统中其它部件不得占有总线。

## IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>)

**I/O或存储器访问选择**(`Input and Output`/`Memory`)：([输出、三态](../引脚/引脚信号传输的类型.md))

​	为高电平时，表示当前CPU正在访问[I/O端口](../../第七章)，这时地址总线A<sub>15</sub>~A<sub>0</sub>提供16位I/O口地址
​	为低电平时，表示CPU当前正在访问[存储器](../../第三章)，这时地址总线A<sub>19</sub>~A<sub>0</sub>提供20位存储器地址

------

**总线周期状态信号**<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：([输出](../引脚/引脚信号传输的类型.md))。

​	其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288]()就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

## DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN> (<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>)

**数据发送/接受控制信号**(`Data Transmit`/`Receive`)：([输出、三态](../引脚/引脚信号传输的类型.md))

​	当它为高电平时表示为**数据发送**， CPU写数据到存储器或I/O端口

​	当它为低电平时表示为**数据接收**，CPU从存储器或I/O端口读取数据

​	该信号用来控制总线收发器8286的数据传送方向。

------

**总线周期状态信号**<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：([输出](../引脚/引脚信号传输的类型.md))。

​	其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288]()就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

## <SPAN style="TEXT-DECORATION: overline">DEN</SPAN> (<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)

**数据允许信号**(`Data Enable`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	表示当前地址/数据分时使用的引脚上正在传输数据信号。8286将它作为输出允许信号。进行DMA传输时，被置为高阻态。

​	有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动。

------

**总线周期状态信号**<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>：([输出](../引脚/引脚信号传输的类型.md))。

​	其不同组合表示CPU在当前总线周期所进行的操作类型。最大模式中，总线控制器[8288](../../第八章/8288总线控制器.md)就是利用这些信号组合，产生访问存储器和I/O端口的控制信号。

   总线周期状态(<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>)中至少应有一个状态为低电平。当<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>都为高电平时表明操作过程即将结束，而另一个新的总线周期尚未开始，这时称为"无源状态"。而在总线周期的最后一个状态(即T<sub>4</sub>状态)，<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>2</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>1</sub>、<SPAN style="TEXT-DECORATION: overline">S</SPAN><sub>0</sub>中只要有一个信号改变，就表明是下一个新的总线周期开始。

## ALE (<SPAN style="TEXT-DECORATION: overline">QS</SPAN><sub>0</sub>)

**地址锁存允许**(`Address Latch Enable`)：([输出、高电平有效](../引脚/引脚信号传输的类型.md))

​	表示当前地址/数据分时使用的引脚上正在输出地址信号。是微处理器提供给地址锁存器[8282](../../第八章/8282地址锁存器.md)/[8283](../../第八章/8283地址锁存器.md)的控制信号(不能悬空)

​	ALE引脚高有效时，表示复用引脚:AD<sub>7</sub>～AD<sub>0</sub>和A<sub>19</sub>/S<sub>6</sub>～A<sub>16</sub>/S<sub>3</sub>正在传送地址信息
​	由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来。

------

**指令队列状态信号**QS<sub>0</sub>、QS<sub>1</sub> ：([输出](../引脚/引脚信号传输的类型.md))

​	用来表示总线周期的前一个状态中指令队列的状态。其含义如下表所示。

![image-20220427121053138](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260931229.png)

## <SPAN style="TEXT-DECORATION: overline">INTA</SPAN> (<SPAN style="TEXT-DECORATION: overline">QS</SPAN><sub>1</sub>)

**可屏蔽中断请求**(`Interrupt Acknowledge`)：([输出、三态、低电平有效](../引脚/引脚信号传输的类型.md))

​	该信号包含两个负脉冲。外设申请可屏蔽中断，CPU响应后，在两个连续的中断响应周期发出两个负脉冲信号。

​	第一个通知外设，CPU已经收到并且响应外部发来的INTR信号(主要用于中断优先权排队)

​	第二个要求申请中断的设备向CPU发送中断类型(代表该中断的一个编号)。

------

**指令队列状态信号**QS<sub>0</sub>、QS<sub>1</sub> ：([输出](../引脚/引脚信号传输的类型.md))

​	用来表示总线周期的前一个状态中指令队列的状态。其含义如下表所示。

![image-20220427121053138](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260931229.png)

## <SPAN style="TEXT-DECORATION: overline">TEST</SPAN>

**测试引脚**(`Test`)：([输入、低电平有效](../引脚/引脚信号传输的类型.md))

​	和[`WAIT`指令](../../第四章/8086指令系统/处理器控制指令.md)配合使用，执行`WAIT`时，CPU暂停执行程序，进入空转状态等待。当TEST引脚接收到一个低电平信号时，CPU就结束等待，继续向下执行指令。 和`WAIT`配合，可以实现CPU与外设同步工作。


## READY

**存储器或I/O口就绪**(`READY`)：([输入、高电平有效](../引脚/引脚信号传输的类型.md))

​      "准备好"信号是**由所访问的存储器或`I/O`设备发来的响应信号**。 

​	当CPU执行总线读写周期访问存储器或`I/O`设备时，若存储器或I/O设备的读写速度较慢，来不及在T<sub>4</sub>状态结束数据传输，就需要设计一个硬件电路，在T<sub>3</sub>之前向CPU提供一个低电平READY信号。 

​     CPU在每个总线周期的T<sub>3</sub>状态的前沿开始对READY信号进行采样。如果检测到READY为低电平，则在T<sub>3</sub>状态之后插入一个T<sub>W</sub>等待状态，并在T<sub>W</sub>前沿继续查询READY线，若READY仍为低电平，则会继续插入T<sub>W</sub> ，直到READY升为高电平，才进入T<sub>4</sub>状态，完成数据传送过程。


## RESET

**复位请求**(`Reset`)：([输入、高电平有效](../引脚/引脚信号传输的类型.md))

​	8086要求复位信号**至少维持4个时钟周期**的高电平才有效，以完成CPU内部寄存器的复位操作。
​	复位信号一出现，CPU立即结束当前的操作，进入复位操作，即**将标志寄存器（`FR`）、`IP`、`DS`、`SS`、`ES`清0，指令队列清空， CS置为`FFFFH`**。

   当复位信号降为低电平后，CPU从`CS:IP`开始取出指令并执行它，即系统复位后执行的第一条指令的物理地址为`FFFF0H`。系统程序一般在该物理地址单元放一条转移指令，转到引导程序的入口。   

## 总结

CPU引脚是系统总线的**基本信号**

#### 读写控制信号引脚

​	读写控制信号用来控制CPU对存储器和I/O设备的读写过程：控制数据传输方向（读/写）、传输种类（存储器还是I/O设备）；读写方式（奇地址字节/偶地址字节/字）；存储器/IO设备是否准备好的状态信号；分时总线上信号的类型等。

1. IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>(`IO`/`Memory`)：**存储器或I/O端口访问选择信号**，[三态输出](../引脚/引脚信号传输的类型.md)。

   为高电平时，表示当前CPU正在访问[I/O端口](../../第七章)，这时地址总线A<sub>15</sub>~A<sub>0</sub>提供16位I/O口地址
   为低电平时，表示CPU当前正在访问[存储器](../../第三章)，这时地址总线A<sub>19</sub>~A<sub>0</sub>提供20位存储器地址

2. <SPAN style="TEXT-DECORATION: overline">RD</SPAN>(`Read`)：**读信号**，[三态输出](../引脚/引脚信号传输的类型.md)。

   ​      低电平有效，表示当前CPU正在读存储器或I/O端口。

3. <SPAN style="TEXT-DECORATION: overline">WR</SPAN>(`Write`)：写信号，[三态输出](../引脚/引脚信号传输的类型.md)。

   ​      低电平有效，表示当前CPU正在写存储器或I/O端口。

IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>、<SPAN style="TEXT-DECORATION: overline">WR</SPAN>及<SPAN style="TEXT-DECORATION: overline">RD</SPAN>是最基本的控制信号。

组合后，控制4种基本的总线周期

![image-20220515133003681](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260931513.png)

4. READY：**准备就绪信号**。

   ​      由外部输入，高电平有效，表示CPU访问的存储器或I/O端口已准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期T<sub>W</sub>，直到READY信号有效为止。

5. <SPAN style="TEXT-DECORATION: overline">SS</SPAN><sub>0</sub>：**最小组态模式下的状态输出信号**

   ​	它与IOM和DT/R一道，通过编码指示CPU在最小组态下的8种工作状态:

   ![图片3](https://cdn.jsdelivr.net/gh/letengzz/Two-C@main/img/PM/Second/202205260931795.png)

6. ALE(`Address Latch Enable`)：**地址锁存允许信号**，[输出，高电平有效](../引脚/引脚信号传输的类型.md)。

   ​      表示当前地址/数据分时使用的引脚上正在输出地址信号。向[地址锁存器8282](../../第八章/8282地址锁存器.md)提供地址锁存信号。

7. <SPAN style="TEXT-DECORATION: overline">DEN</SPAN>(`Data Enable`)：**数据允许信号**，[三态输出，低电平有效](../引脚/引脚信号传输的类型.md)。表示当前地址/数据分时使用的引脚上正在传输数据信号。8286将它作为输出允许信号。进行DMA传输时，被置为高阻态。

8. DT/<SPAN style="TEXT-DECORATION: overline">R</SPAN>(`Data Transmit`/`Receive`)：**数据发送/接收控制信号**。[三态输出](../引脚/引脚信号传输的类型.md)。当它为高电平时表示为数据发送， CPU写数据到存储器或I/O端口；为低电平时表示为数据接收，CPU从存储器或I/O端口读取数据。该信号用来控制总线收发器8286的数据传送方向。

#### 中断控制信号引脚

​     中断是外部设备请求CPU进行数据传输的有效方法。这一组引脚传输中断的请求和应答信号。

1. INTR(`(Interrupt Request)`)：**可屏蔽中断请求信号**。
2. <SPAN style="TEXT-DECORATION: overline">INTA</SPAN>(`Interrupt Acknowledge`)：**中断响应信号**，[输出，三态，低电平有效](../引脚/引脚信号传输的类型.md)。该信号包含两个负脉冲。外设申请可屏蔽中断，CPU响应后，在两个连续的中断响应周期发出两个负脉冲信号。第一个通知外设，CPU已经收到并且响应外部发来的INTR信号（主要用于中断优先权排队），第二个要求申请中断的设备向CPU发送中断类型（代表该中断的一个编号）。
3. NMI(`Non Maskable Interrupt Request`)：**不可屏蔽中断请求信号**。

#### DMA控制信号引脚

​     DMA传输是一种不经过CPU，在内存和I/O设备之间直接传输数据的方法。进行DMA传输之前要向CPU申请使用总线并取得认可。

1. HOLD(`Hold Request`)：**总线请求信号**，[输入，高电平有效](../引脚/引脚信号传输的类型.md)。表示有其他设备向CPU请求使用总线。
2. HLDA（Hold Acknowledge） **总线请求响应信号**。输出，高电平有效。 CPU在每个时钟周期都检测HOLD引脚，当检测到该信号，并且CPU允许其它部件占用总线，则在当前总线周期的T<sub>4</sub>状态发送HLDA信号，同时让出总线使用权（所有三态总线处于高阻态，从而不影响外部的存储器与I/O设备交换数据）。总线申请部件接到HLDA有效信号后即可接管总线进行操作，直到操作完成、撤销HOLD信号，CPU才重新接管总线。

------

可以分成三类信号

- 8位数据线:D<sub>0</sub>~D<sub>7</sub>
- 20位地址线:A<sub>0</sub>~ A<sub>19</sub>
- 控制线:
  -  控制存储器/IO端口读写的信号：IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>，<SPAN style="TEXT-DECORATION: overline">RD</SPAN>，<SPAN style="TEXT-DECORATION: overline">SS</SPAN><sub>0</sub>，DEN，DT/R，READY。
  -  用于中断联络和控制的信号：INTR，<SPAN style="TEXT-DECORATION: overline">INTA</SPAN> ， NMI。
  -  用于DMA联络和控制的信号：HOLD，HLDA。
  -  ALE
  -  RESET、CLK、Vcc、GND

## 与8086之间的区别

1. **数据总线位数的差别**：

   8086数据线引脚为16个；8088数据线引脚为8个。

2. **指令队列容量的差别**：

    8086CPU的指令队列可容纳6个字节，而8088CPU的指令队列只能容纳 4个字节，且在每个总线周期中只能取一个字节的指令代码。

3. **引脚特性的差别**：

   AD<sub>15</sub>～AD<sub>0</sub>的定义不同：在8086中都定义为地址/数据复用总线；而在 8088中，由于只需用8条数据总线，因此，对应予8086的AD15～AD8这8条引脚，只作地址线使用。

   34号引脚的定义不同：8086为BHE

   28号引脚的相位不同:在8086中为M/<SPAN style="TEXT-DECORATION: overline">IO</SPAN>而在8088中被倒相，改为IO/<SPAN style="TEXT-DECORATION: overline">M</SPAN>

​	8086和8088在芯片内部均采用16位数据传输，所以都称为16位微处理器，但8086每周期能传送或接收16位数据，而8088每周期只采用8位。因为最初的大部分设备和芯片是8位的，而8088的外部8位数据传送、接收能与这些设备相兼容。