<h2>时钟</h2>
    时钟的概念在嵌入式控制器中是如此重要，以至于原本是作为基本概念的一部分却需要单独开一节来说。对于不熟悉计算机组成的读者来说，可以将时钟理解为有节奏的船工号子，而控制器上的各个组件就像是怠惰的纤夫，不听到这号令是绝不会工作半秒的。号令越急促，纤夫也就工作得越快。
    <h3>STM32时钟源</h3>
    <ul>
        <li></li>
    </ul>
    <h3>STM32时钟树，RCC</h3>
    <ul>
        <li>将源发生的时钟信号转换和配送到各个组件的机制被称为时钟树。控制这个机制的组件被称为RCC（Reset/Clock Controller，复位/时钟控制器）。</li>
        <li>STM32时钟树的结构如上图所示，</li>
        <li>SYSCLK是驱动绝大部分部件的时钟，可以是HSI, PLLCLK或HSE产生的，这几个源的切换由一个MUX控制</li>
        <li>HCLK是驱动高速组件（e.g. DMA控制器, RAM, etc.）的时钟，由SYSCLK经AHB预分频产生</li>
        <li>FCLK是内核的工作时钟，和HCLK同步（注意它不是HCLK产生的，HCLK停止时它仍然工作），可以类比为CPU的主频。</li>
        <li>PCLK是驱动低速外设（e.g. I2C, SPI, etc.）的时钟，由HCLK经APB预分频产生，有关配置低速外设时钟的操作在外设的章节里介绍</li>
        <li>LSI, LSE的时钟信号仅能用于驱动IWDG和RTC，不能产生系统时钟。有关IWDG和RTC的操作在外设的章节里介绍</li>
    </ul>
    <h3>EC对时钟配置的封装</h3>
    <ul>
        <li>虽然STM32的时钟系统非常复杂，但EC提供的高层封装的接口使我们的操作实际上很简单</li>
        <li>EC使用PLLCLK作为系统时钟源，默认由HSI产生</li>
        <li>若要使用HSE作为PLLCLK的输入，需要添加 宏，并通过 宏告知HSE的频率</li>
        <li>EC暴露的PLLCLK接口只有三个分频系数，</li>
        <li>系统时钟（内核主频）的计算公式是 ，尽管最后只要获得期望的输出频率即可，但出于稳定性的考虑最好不要将某一系数设得过高，更不能让内核主频高于平台的限制</li>
    </ul>
    <h3>EC系统时钟配置实例</h3>