# 数字逻辑层

## 3.1 门和布尔代数

### 3.1.1 门

数字电路一般由0 ～ 0.5v表示0 1 ～ 1.5v表示1

门是制造所有数字计算机的硬件基础

门就是通过电压的高低来表示01

5个主要的门
1. 是非门 NOT
2. 与非门 NAND
3. 或非门 NOR
4. 与门 AND
5. 或门 OR

### 3.1.2 布尔代数

## 3.2 基本数字逻辑电路

目前 使用包含许多门的模块来构造逻辑电路

### 3.2.1 集成电路

**集成电路** 或 **集成芯片** 通过管脚来连接外部世界

### 3.2.2 组合逻辑电路

**组合逻辑电路** 指拥有多个输入和输出信号，且输出信号由输入信号的当前状态唯一确定。

### 3.2.4 时钟

数字电路使用**时钟**来提供同步信号。

时钟，是一种特定的电路。能发出一系列脉冲，脉冲宽度相等，两个连续脉冲的间隔一致。 连续脉冲的时间间隔被称为**时钟周期**。

#### 子时钟周期

在主时钟周期上接出一个信号，并在其上插入一个电路，使时钟延时一个已知的延迟。来产生一个与主时钟有一定延迟的副时钟周期。

## 3.3 内存

内存用来存放指令和数据。

### 3.3.1 锁存器

一位内存使用或非门来“记住”上一个输入值电路。

与组合逻辑电路不同，锁存器的输出与  
当前的输入值以及上一个状态相关。

### 3.3.2 触发器

不是很能理解

### 3.3.3 寄存器

由多个触发器组成 来保存超过一位的数据

当时钟信号变化时 寄存器接收多位输入值。

为实现多位寄存器，需要将多个寄存器的时钟信号连接同一个输入信号。

### 3.3.4 内存组成

大容量内存采用每个内存字编址的组织方式。

### 3.3.6 RAM & ROM

RAM 可读可写 但是必须供电 保证数据不丢失  
ROM 只读 程序和数据在断电情况下可用

## 3.4 CPU芯片和总线

### 3.4.1 CPU芯片

每个CPU芯片通过管脚和外部世界进行通信。

管脚分为三类
1. 地址信号
2. 数据信号
3. 控制信号

CPU管脚通过总线和内存以及输入输出设备的管脚进行相连

一个简单的CPU取指流程

1. CPU将内存存放的内存地址输出到地址信号管脚
2. 发出一个或多个控制信号
3. 通知内存要读的字
4. 内存将CPU要存的字送到CPU数据信号管脚并发送控制信号，告知CPU已经完成这个动作
5. CPU看到了这个信号，就可以从数字信号中接收这个字，获取到要取的指令

CPU只能通过管脚的输出信号和接收信号来与内存 I/O设备来通信。

决定CPU性能的其中两个关键参数是其地址信号和数据信号的管脚数。

CPU除了地址信号和数据信号 还有控制信号

**常见控制信号**

1. 总线控制信号 CPU用这些信号来告知其他部件，CPU要让他们做什么 比如 告知CPU要读或者写内存
2. 中断信号 由I/O设备输入到CPU中。
3. 总线仲裁信号 用于控制总线流量 防止两个设备同时使用总线

### 3.4.2 计算机总线

总线是多个设备公用的电子通道
