<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:51:37.5137</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7027562</applicationNumber><claimCount>28</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>칩에 사용되는 테스트 방법, 테스트 장치, 상위 컴퓨터, 칩 및 기기</inventionTitle><inventionTitleEng>TEST METHOD AND TEST APPARATUS FOR CHIP, AND UPPER COMPUTER, CHIP AND DEVICE</inventionTitleEng><openDate>2025.09.18</openDate><openNumber>10-2025-0137665</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G01R 35/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G01R 31/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H01M 10/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G01R 31/396</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H02J 7/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 출원은 칩에 사용되는 테스트 방법, 테스트 장치, 상위 컴퓨터, 칩 및 기기를 제공한다. 방법은 핫 플러깅 테스트 베드 요구에 따라 구축한 테스트 회로를 획득하는 단계, -상기 테스트 회로는 적어도 하나의 전지 모듈 및 적어도 하나의 칩을 포함함-; 상기 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결하는 단계; 및 상기 적어도 하나의 칩의 기능에 대해 테스트를 진행하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.07.25</internationOpenDate><internationOpenNumber>WO2024152349</internationOpenNumber><internationalApplicationDate>2023.01.20</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/073352</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 칩에 사용되는 테스트 방법에 있어서,테스트 회로의 구성 모드를 결정하는 단계, -상기 테스트 회로는 적어도 하나의 칩 및 적어도 하나의 전지 모듈을 포함하고, 상기 적어도 하나의 칩은 상기 구성 모드에 따라 상기 적어도 하나의 전지 모듈에 연결될 수 있음-; 및상기 구성 모드에 대응되는 적어도 하나의 작동 조건에 기반하여, 상기 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 적어도 하나의 칩의 성능에 대해 테스트를 진행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 적어도 하나의 칩의 성능에 대해 테스트를 진행하기 전에, 작업 종료 조건을 충족시키는지 여부를 결정하는 단계; 및작업 종료 조건을 충족시키는 것으로 결정하는 것에 응답하여 상기 적어도 하나의 칩의 성능에 대해 테스트를 진행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 테스트 회로는 스위치 매트릭스를 더 포함하고, 상기 스위치 매트릭스는 상기 적어도 하나의 칩과 상기 적어도 하나의 전지 모듈 사이에 개재되며, 상기 스위치 매트릭스는 상기 구성 모드에 따라 상기 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결할 수 있고,상기 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결하는 단계는 상기 스위치 매트릭스 중의 적어도 두 개의 스위치를 폐합하는 폐합 작업을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 스위치 매트릭스 중의 적어도 두 개의 스위치를 폐합하는 폐합 작업을 수행하는 단계는 최대 전위차의 통전 회로를 형성하는 두 개의 스위치를 우선적으로 폐합하기 위한 제1 전략; 또는 상기 적어도 하나의 전지 모듈 사이에 통로를 형성할 수 있는 스위치를 우선적으로 폐합하기 위한 제2 전략 중 적어도 하나에 기반하여, 상기 스위치 매트릭스 중의 스위치를 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 적어도 하나의 칩은 제1 칩을 포함하고, 상기 적어도 하나의 전지 모듈은 제1 전지 모듈을 포함하며, 테스트 회로의 구성 모드를 결정하는 단계는 상기 테스트 회로가 제1 구성 모드에 처한 것으로 결정하는 단계를 포함하고, 상기 제1 구성 모드는 상기 제1 칩이 상기 스위치 매트릭스의 상응한 스위치에 연결되도록 구성되어, 상기 상응한 스위치가 턴온되면, 상기 제1 칩의 샘플링 채널 라인이 각각 상기 제1 전지 모듈의 상응한 샘플링 리드에 연결될 수 있는 것을 나타내는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 테스트 회로가 제1 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는상기 제1 칩 중의 최대 전지 전위차에 연관된 한 쌍의 샘플링 채널 라인을 제외한 나머지 샘플링 채널 라인에 대응되는 스위치가 모두 폐합되지 않은 상태에서, 상기 한 쌍의 샘플링 채널 라인에 대응되는 한 쌍의 스위치를 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 테스트 회로가 제1 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는상기 한 쌍의 샘플링 채널 라인에 대응되는 상기 한 쌍의 스위치가 폐합된 후, 상기 제1 칩 중의 상기 나머지 샘플링 채널 라인에 대응되는 스위치를 무작위로 폐합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제6항 내지 제8항 중 어느 한 항에 있어서,상기 테스트 회로가 제1 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는 상기 제1 칩의 샘플링 채널 라인에 대응되는 스위치를 무작위로 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,상기 적어도 하나의 칩은 제1 칩을 포함하고, 상기 적어도 하나의 전지 모듈은 직렬 연결된 적어도 두 개의 전지 모듈을 포함하며, 테스트 회로의 구성 모드를 결정하는 단계는 상기 테스트 회로가 제2 구성 모드에 처하는 것으로 결정하는 단계를 포함하고, 상기 제2 구성 모드는 상기 제1 칩이 상기 스위치 매트릭스의 상응한 스위치에 연결되도록 구성되어, 상기 상응한 스위치가 턴온되면, 상기 제1 칩의 샘플링 채널 라인이 각각 상기 적어도 두 개의 전지 모듈의 상응한 샘플링 리드에 연결될 수 있는 것을 나타내는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 테스트 회로가 상기 제2 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는상기 적어도 두 개의 전지 모듈 중의 양극 측 전지 모듈의 샘플링 리드에 대응되는 스위치가 모두 폐합되지 않은 상태에서, 상기 적어도 두 개의 전지 모듈 중의 상기 양극 측 전지 모듈을 제외한 나머지 전지 모듈의 샘플링 리드에 대응되는 스위치를 폐합하는 단계; 및상기 나머지 전지 모듈의 샘플링 리드에 대응되는 스위치가 폐합되고 제1 시간 지연을 경과한 후, 상기 양극 측 전지 모듈의 최대 전지 전위에 연관된 샘플링 리드에 대응되는 스위치를 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 폐합 작업을 수행하는 단계는상기 최대 전지 전위에 연관된 샘플링 리드에 대응되는 스위치가 폐합된 후, 상기 양극 측 전지 모듈의 상기 최대 전지 전위에 연관된 샘플링 리드를 제외한 나머지 샘플링 리드에 대응되는 스위치를 무작위로 폐합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제10항 내지 제12항 중 어느 한 항에 있어서,상기 테스트 회로가 상기 제2 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는상기 적어도 두 개의 전지 모듈 중의 음극 측 전지 모듈의 샘플링 리드에 대응되는 스위치가 모두 폐합되지 않은 상태에서, 상기 적어도 두 개의 전지 모듈 중의 상기 음극 측 전지 모듈을 제외한 나머지 전지 모듈의 샘플링 리드에 대응되는 스위치를 폐합하는 단계; 및상기 나머지 전지 모듈의 샘플링 리드에 대응되는 스위치가 폐합되고 제2 시간 지연을 경과한 후, 상기 음극 측 전지 모듈의 최저 전지 전위에 연관된 샘플링 리드에 대응되는 스위치를 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 폐합 작업을 수행하는 단계는상기 최저 전지 전위에 연관된 샘플링 리드에 대응되는 스위치가 폐합된 후, 상기 음극 측 전지 모듈의 상기 최저 전지 전위에 연관된 샘플링 리드를 제외한 나머지 샘플링 리드에 대응되는 스위치를 무작위로 폐합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제4항에 있어서,상기 적어도 하나의 칩은 제1 칩 및 제2 칩을 포함하고, 상기 적어도 하나의 전지 모듈은 제1 전지 모듈을 포함하며, 테스트 회로의 구성 모드를 결정하는 단계는 상기 테스트 회로가 제3 구성 모드에 처한 것으로 결정하는 단계를 포함하고, 상기 제3 구성 모드는 상기 제1 칩 및 상기 제2 칩이 상기 스위치 매트릭스 중의 상응한 스위치에 연결되도록 구성되어, 상기 상응한 스위치가 턴온되면, 상기 제1 칩 및 상기 제2 칩이 상기 제1 전지 모듈의 상응한 샘플링 리드에 연결될 수 있는 것을 나타내는, 방법.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 제1 칩의 제1 샘플링 채널 라인 및 상기 제2 칩의 제2 샘플링 채널 라인은 상기 제1 전지 모듈의 인접한 제1 샘플링 리드 및 제2 샘플링 리드에 연결될 수 있고, 상기 제1 칩의 제3 샘플링 채널 라인 및 상기 제2 칩의 제4 샘플링 채널 라인은 상기 제1 전지 모듈의, 최대 전지 전위차에 연관된 제3 샘플링 리드 및 제4 샘플링 리드에 연결될 수 있으며, 상기 테스트 회로가 제3 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는상기 제1 칩 및 상기 제2 칩의, 상기 제1 샘플링 채널 라인 및 상기 제2 샘플링 채널 라인을 제외한 나머지 샘플링 채널 라인에 대응되는 스위치가 모두 폐합되지 않은 상태에서, 상기 제1 샘플링 채널 라인 및 상기 제2 샘플링 채널 라인에 대응되는 스위치를 폐합하는 단계; 및상기 제1 샘플링 채널 라인 및 상기 제2 샘플링 채널 라인에 대응되는 스위치가 폐합되고 제3 시간 지연을 경과한 후, 상기 제3 샘플링 채널 라인에 대응되는 스위치 및 상기 제4 샘플링 채널 라인에 대응되는 스위치를 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 폐합 작업을 수행하는 단계는상기 제3 샘플링 채널 라인에 대응되는 스위치 및 상기 제4 샘플링 채널 라인에 대응되는 스위치가 폐합된 후, 상기 제1 칩 및 상기 제2 칩의 상기 제1 샘플링 채널 라인, 상기 제2 샘플링 채널 라인, 상기 제3 샘플링 채널 라인 및 상기 제4 샘플링 채널 라인을 제외한 나머지 샘플링 채널 라인에 대응되는 스위치를 무작위로 폐합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제15항 내지 제17항 중 어느 한 항에 있어서,상기 테스트 회로가 제3 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는 상기 제1 칩 및 상기 제2 칩의 샘플링 채널 라인에 대응되는 스위치를 무작위로 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서,상기 제1 칩의 제1 샘플링 채널 라인 및 상기 제2 칩의 제2 샘플링 채널 라인은 상기 제1 전지 모듈의 인접한 제1 샘플링 리드 및 제2 샘플링 리드에 연결될 수 있고, 상기 제1 칩의 제3 샘플링 채널 라인 및 상기 제2 칩의 제4 샘플링 채널 라인은 상기 제1 전지 모듈의, 최대 전지 전위차에 연관된 제3 샘플링 리드 및 제4 샘플링 리드에 연결될 수 있으며, 상기 제3 구성 모드는 상기 제1 샘플링 채널 라인이 상기 제2 샘플링 채널 라인에 전기적으로 연결되는 것을 더 나타내는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 테스트 회로가 제3 구성 모드에 처한 것으로 결정하는 것에 응답하여 상기 폐합 작업을 수행하는 단계는상기 제1 칩의 샘플링 채널 라인에 대응되는 스위치가 모두 폐합되지 않은 상태에서, 상기 제2 칩의 샘플링 채널 라인에 대응되는 스위치를 폐합하는 단계; 및상기 제2 칩의 샘플링 채널 라인에 대응되는 스위치가 폐합되고 제3 시간 지연을 경과한 후, 상기 제3 샘플링 채널 라인에 대응되는 스위치를 폐합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 폐합 작업을 수행하는 단계는상기 제3 샘플링 채널 라인에 대응되는 스위치가 폐합된 후, 상기 제1 칩의 상기 제3 샘플링 채널 라인을 제외한 나머지 샘플링 채널 라인에 대응되는 스위치를 무작위로 폐합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제3항 내지 제21항 중 어느 항에 있어서,상기 작업 종료 조건은 상기 적어도 하나의 칩에 대한 폐합 작업의 수행 횟수가 제1 임계값에 도달하거나, 특정 구성 모드에 기반한 폐합 작업의 수행 횟수가 상기 특정 구성 모드에 대한 제2 임계값에 도달하는 조건 중 적어도 하나를 포함하는, 테스트 방법.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제22항 중 어느 항에 있어서,상기 적어도 두 개의 스위치를 차단하는 단계;상기 제1 칩과 상기 적어도 하나의 전지 모듈 사이의 현재 구성 모드를 결정하는 단계; 및상기 현재 구성 모드에 기반하여 폐합 작업을 다시 수행하는 단계를 더 포함하는, 테스트 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 현재 구성 모드에 기반하여 폐합 작업을 다시 수행하기 전에, 방전 작업을 진행하는 단계를 더 포함하는, 테스트 방법.</claim></claimInfo><claimInfo><claim>25. 제1항 내지 제24항 중 어느 항에 있어서,제2 작업 종료 조건을 충족시키지 않는 것으로 결정하는 것에 응답하여,상기 적어도 하나의 칩에 대해 단전 작업을 진행하고;상기 적어도 하나의 칩 중의 커패시터에 대해 방전을 진행하며; 및상기 스위치 매트릭스 중의 적어도 두 개의 스위치를 폐합하는 폐합 작업을 중복 수행하고 및 상기 적어도 하나의 칩의 기능에 대해 테스트를 진행하는 단계를 더 포함하되,상기 제2 작업 종료 조건은 상기 적어도 하나의 칩에 대한 폐합 작업의 수행 횟수가 제1 임계값에 도달하거나, 상기 적어도 하나의 작동 조건 중의 각 작동 조건에 대한 수행 횟수가 상기 작동 조건에 관한 제2 임계값이 도달하는 조건 중 적어도 하나를 포함하는 방법.</claim></claimInfo><claimInfo><claim>26. 제1항 내지 제25항 중 어느 한 항에 있어서,상기 적어도 하나의 칩이 상기 적어도 하나의 전지 모듈에 연결되는 단계가 처음으로 수행되는 것으로 결정하는 것에 응답하여, 상기 적어도 하나의 칩의 기능에 대해 테스트를 진행하기 전에, 상기 적어도 하나의 전지 모듈 중의 전지의 단일 셀 전압을 지정값으로 조절하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제1항 내지 제26항 중 어느 한 항에 있어서,상기 적어도 하나의 칩의 성능에 대해 테스트를 진행하는 단계는 상기 적어도 하나의 칩에 대해 전력 공급 전압 범위 테스트를 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 칩에 사용되는 테스트 장치에 있어서,스위치 매트릭스; 및상기 스위치 매트릭스 중 적어도 하나의 스위치의 작업을 제어할 수 있어 적어도 하나의 칩에 대해 구성 모드에 따라 통전 작업을 진행하는 제어 기기를 포함하되,상기 제어 기기는 상기 구성 모드에 대응되는 적어도 하나의 작동 조건에 기반하여, 상기 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결하도록 구성되는, 테스트 장치.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서,적어도 하나의 전지 모듈을 더 포함하되, 적어도 하나의 칩에 대해 구성 모드에 따라 통전 작업을 진행하는 단계는 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결하는 단계를 포함하는, 테스트 장치</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 적어도 하나의 칩을 상기 적어도 하나의 전지 모듈에 연결하는 단계는 상기 스위치 매트릭스 중의 적어도 두 개의 스위치를 폐합하는 폐합 작업을 수행하는 단계를 포함하는, 테스트 장치.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,상기 스위치 매트릭스 중의 적어도 두 개의 스위치를 폐합하는 폐합 작업을 수행하는 단계는 최대 전위차의 통전 회로를 형성하는 두 개의 스위치를 우선적으로 폐합하기 위한 제1 전략; 또는 상기 적어도 하나의 전지 모듈 사이에 통로를 형성할 수 있는 스위치를 우선적으로 폐합하기 위한 제2 전략 중 적어도 하나에 기반하여, 상기 스위치 매트릭스 중의 스위치를 폐합하는 단계를 포함하는, 테스트 장치.</claim></claimInfo><claimInfo><claim>32. 제28항 내지 제31항 중 어느 한 항에 있어서,상기 테스트 장치는 상기 적어도 하나의 칩에 연결되기 위한 인터페이스를 포함하는, 테스트 장치.</claim></claimInfo><claimInfo><claim>33. 제28항 내지 제31항 중 어느 한 항에 있어서,상기 제어 기기는 상위 컴퓨터를 포함하는, 테스트 장치.</claim></claimInfo><claimInfo><claim>34. 제28항 내지 제31항 중 어느 한 항에 있어서,적어도 하나의 방전 유닛을 더 포함하고, 상기 적어도 하나의 방전 유닛은 턴온되면 상기 적어도 하나의 칩 중의 상응한 커패시터에 대해 방전을 진행할 수 있는, 테스트 장치.</claim></claimInfo><claimInfo><claim>35. 상위 컴퓨터에 있어서,상기 상위 컴퓨터는 스위치 매트릭스 중 적어도 하나의 스위치의 작업을 제어할 수 있고, 상기 스위치 매트릭스는 적어도 하나의 칩을 적어도 하나의 전지 모듈에 연결할 수 있도록 구성되되, 상기 상위 컴퓨터는 제1항 내지 제27항 중 어느 한 항에 따른 방법을 수행하도록 구성되는, 상위 컴퓨터.</claim></claimInfo><claimInfo><claim>36. 전지에 사용되는 칩에 있어서,제1항 내지 제27항 중 어느 한 항에 따른 방법에 의해 테스트되는, 칩.</claim></claimInfo><claimInfo><claim>37. 전자 기기에 있어서,적어도 하나의 프로세서; 및상기 적어도 하나의 프로세서에 통신 연결되는 메모리를 포함하되,상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행될 수 있는 명령이 저장되어 있고, 상기 명령이 상기 적어도 하나의 프로세서에 의해 실행되어, 상기 적어도 하나의 프로세서가 제1항 내지 제27항 중 어느 한 항에 따른 방법을 수행할 수 있도록 하는, 전자 기기.</claim></claimInfo><claimInfo><claim>38. 컴퓨터 명령이 저장되어 있는 비일시적 컴퓨터 판독 가능 저장 매체에 있어서,상기 컴퓨터 명령은 상기 컴퓨터가 제1항 내지 제27항 중 어느 한 항에 따른 방법을 수행하도록 하는, 비일시적 컴퓨터 판독 가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후지앙 프로빈스, 닝더 시티, 자오청 디스트릭, 장완 타운, 신강 로드, 넘버. *</address><code>520170614819</code><country>중국</country><engName>Contemporary Amperex Technology Co., Limited</engName><name>컨템포러리 엠퍼렉스 테크놀로지 씨오., 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국, ******, 후지앙, 닝더 시...</address><code> </code><country>중국</country><engName>ZHOU, Fangjie</engName><name>조우, 팡지에</name></inventorInfo><inventorInfo><address>중국, ******, 후지앙, 닝더 시...</address><code> </code><country>중국</country><engName>CHU, Le</engName><name>추, 레</name></inventorInfo><inventorInfo><address>중국, ******, 후지앙, 닝더 시...</address><code> </code><country>중국</country><engName>WU, Guoxiu</engName><name>우, 구오시우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구  영동대로  *** ,**층 (삼성동, 트레이드타워)</address><code>920061000022</code><country>대한민국</country><engName>YOON &amp; YANG (IP) LLC</engName><name>특허법인(유)화우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-1-2025-0942830-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-1-2025-0943433-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-1-2025-0943440-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.25</receiptDate><receiptNumber>1-5-2025-0142736-20</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257027562.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93079b542b4eafd37b04ee3e8fdefe2e5b6b6bdd189d9ca76234f9c14070b736c8c4954adf577ab952f727b91253867b5d88767ed51262e5fe</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa61b78736de814d95f1e3c10d7b5ef497fc8fd52b7a82603d9315ad42b5d9735f1525088b07dfbbf2085f743cb8117b8bb80616e90ef5ea5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>