# 初始化
## _start() （modules/axhal/src/platform/aarch64_common/boot.rs）
```rust
core::arch::asm!("
        ldr x8, ={exception_vector_base_el2}    // setup vbar_el2 for hypervisor
        msr vbar_el2, x8

        // 将 exception_vector_base_el2 这个符号的地址作为立即数。exception_vector_base_el2 是一个 Rust 符号，代表 EL2 异常向量
        // 表的基地址。在汇编展开时，{exception_vector_base_el2} 会被替换为该符号对应的实际地址。
        //
        // msr：这是 ARM64 架构中的存储指令，用于将寄存器的值写入到内存中。msr 后面跟寄存器时，会将寄存器的值写入到指定的内存地址中。
        //
        // vbar_el2：全称是 Vector Base Address Register for Exception Level 2，即 EL2 异常级别下的异常向量表基地址寄存器。
        // 在 ARM64 架构里，不同异常级别（如 EL0、EL1、EL2、EL3）都有各自的异常向量表，用于处理各类异常事件，像中断、系统调用等。
        // vbar_el2 寄存器存储着 EL2 异常级别下异常向量表的基地址。
        //
        // x8：ARM64 架构中的一个 64 位通用寄存器。在之前的代码 ldr x8, ={exception_vector_base_el2} 里，已经把 EL2 异常向量表的
        // 基地址加载到了 x8 寄存器中。


        mrs     x19, mpidr_el1
        and     x19, x19, #0xffffff     // get current CPU id
        mov     x20, x0                 // save DTB pointer
        adrp    x8, {boot_stack}        // setup boot stack
        add     x8, x8, {boot_stack_size}
        mov     sp, x8

        // mrs：这是 ARM64 架构中的 “Move to General register from Special-register” 指令，作用是将特殊寄存器的值移动到通用寄存
        // 器中。
        //
        // mpidr_el1：全称是 Multiprocessor Affinity Register for Exception Level 1，即 EL1 异常级别下的多处理器亲和寄存器。这
        // 个寄存器存储了当前处理器核心的多处理器亲和信息，包含了核心 ID、集群 ID 等，可用于识别不同的 CPU 核心。
        //
        // and：这是按位与操作指令，在 ARM64 架构里，and 指令会对两个操作数的对应位进行与运算，只有当两个对应位都为 1 时，结果位才为 1，
        // 否则为 0。
        //
        // x19：ARM64 架构中的 64 位通用寄存器。在这行代码里，第一个 x19 是目标寄存器，用于存储按位与运算后的结果；第二个 x19 是源操作数
        // 寄存器，提供参与运算的一个值。
        //
        // #0xffffff：这是一个立即数，以十六进制表示。在二进制中，0xffffff 是低位 24 个 1，这行代码的作用是对 x19 寄存器中的值和立即
        // 数 0xffffff 进行按位与运算，然后把结果存回 x19 寄存器。（但真的是低24位吗）
        //
        // mov：这是 ARM64 架构中的移动指令，用于将一个寄存器的值复制到另一个寄存器，或者将一个立即数加载到寄存器中。在该指令里，它的作用
        // 是把一个寄存器的值复制到另一个寄存器。
        //
        // x20：ARM64 架构中的 64 位通用寄存器，作为目标寄存器，用于存储复制过来的值。
        //
        // x0：同样是 ARM64 架构中的 64 位通用寄存器，作为源寄存器，其存储的值会被复制到 x20 寄存器。
        //
        // adrp：这是 ARM64 架构中的伪指令，全称为 “ADd Relative Page”，即添加相对页地址。它的作用是将一个符号地址的高 48 位（页地址
        // 部分）计算出来，并将其左移 12 位后加上当前指令地址的高 48 位，最终结果存到目标寄存器中。简单来说，adrp 会把一个符号地址所在的页
        // 的基地址加载到目标寄存器。
        //
        // x8：ARM64 架构中的 64 位通用寄存器，作为目标寄存器，用于存储 adrp 指令计算得到的页基地址。adrp 指令会计算 boot_stack 符号
        // 地址所在页的基地址，然后将这个页基地址加载到 x8 寄存器中。由于 adrp 只处理地址的高 48 位，所以得到的地址是按 4KB 页对齐的。
        // 
        // {boot_stack}：这是一个 Rust 符号，代表启动栈的地址。在汇编展开时，{boot_stack} 会被替换为该符号对应的实际地址。
        //
        // add：这是 ARM64 架构中的加法指令，用于将两个操作数相加，并把结果存到目标寄存器中。
        //
        // x8：ARM64 架构中的 64 位通用寄存器。在这条指令里，第一个 x8 是目标寄存器，用于存储相加后的结果；第二个 x8 是源操作数寄存器，
        // 提供参与加法运算的一个值。
        //
        // {boot_stack_size}：这是一个 Rust 符号，代表启动栈的大小。在汇编展开时，{boot_stack_size} 会被替换为该符号对应的实际数值，
        // 结合上下文，在这行代码之前有 adrp x8, {boot_stack} 指令，该指令将启动栈所在页的基地址加载到了 x8 寄存器。而 add x8, x8, 
        // {boot_stack_size} 指令会把 x8 寄存器中的值（启动栈所在页的基地址）与启动栈的大小 {boot_stack_size} 相加，然后把结果存回 
        // x8 寄存器。这样，x8 寄存器就指向了启动栈的栈顶地址。
        // 由此，mov sp, x8 指令将 x8 寄存器中的值（启动栈的栈顶地址）加载到 sp 寄存器，这样 sp 寄存器就指向了启动栈的栈顶，
        // 栈顶地址就是启动栈的最大地址，栈底地址就是启动栈的最小地址。（注意，这里SP是物理地址栈顶）

        bl      {init_boot_page_table}
        bl      {init_mmu_el2}
        bl      {init_mmu}              // setup MMU
        bl      {switch_to_el1}         // switch to EL1
        bl      {enable_fp}             // enable fp/neon

        // bl：这是 ARM64 架构中的分支并链接（Branch with Link）指令。执行该指令时，处理器会将下一条指令的地址（即返回地址）保存到链接
        // 寄存器 LR（通常是 x30 寄存器）中，然后跳转到指定的目标地址去执行代码。当目标代码执行完毕后，可通过 ret 指令利用 LR 寄存器中的
        // 返回地址返回到原调用处继续执行。
        // 
        // 由此，这几行代码的意义是去调用这几个函数，再回来执行（初始化根页表，初始化EL2级别下的MMU和一般特权级别下的MMU,并初始先切换到
        // EL1,启用浮点数）

        mov     x8, {phys_virt_offset}  // set SP to the high address
        add     sp, sp, x8

        // 加载物理到虚拟地址的偏移量到X8通用寄存器，然后将X8通用寄存器的值加到SP寄存器中，
        // 这样就将SP寄存器指向了虚拟地址空间的高地址，高地址就是线性地址。
        // 这是因为启用MMU之后，所有地址需要转换为虚拟地址，才能访问到正确的内存。

        mov     x0, x19                 // call rust_entry(cpu_id, dtb)
        mov     x1, x20

        // 这两行的主要意义是遵循 AAPCS64 调用约定，把当前 CPU ID 从 x19 寄存器移到 x0 寄存器，作为 rust_entry 函数的第一个参数。把 
        // DTB 指针从 x20 寄存器移到 x1 寄存器，作为 rust_entry 函数的第二个参数。

        ldr     x8, ={entry}
        blr     x8
        b      .",

        // {entry}：占位符，实际值由 Rust 代码里的 crate::platform::rust_entry 符号替换，也就是 rust_entry 函数的地址，将地址加载
        // 到X8寄存器
        // blr：分支并链接寄存器指令，作用是跳转到指定寄存器所保存地址处执行代码，同时把下一条指令的地址保存到链接寄存器 LR（x30）。
        // x8：源寄存器，保存着 rust_entry 函数的地址。
        // 这行代码会跳转到 x8 寄存器所指向的 rust_entry 函数执行，并且将返回地址（即 b . 指令的地址）保存到 LR 寄存器，方便函数执行完
        // 毕后返回。
        // b：分支指令，用于无条件跳转到指定的地址执行。
        // .：表示当前地址。
        // 这行代码会跳转到当前地址执行，由于跳转目标就是当前指令，所以会形成一个无限循环，程序会一直在这行指令处不断重复执行。


        exception_vector_base_el2 = sym exception_vector_base_el2,
        init_boot_page_table = sym init_boot_page_table,
        init_mmu_el2 = sym init_mmu_el2,
        switch_to_el1 = sym switch_to_el1,
        init_mmu = sym init_mmu,
        enable_fp = sym enable_fp,
        boot_stack = sym BOOT_STACK,
        boot_stack_size = const TASK_STACK_SIZE,
        phys_virt_offset = const axconfig::PHYS_VIRT_OFFSET,
        entry = sym crate::platform::rust_entry,
        options(noreturn),
        // 用于为汇编代码里的符号和常量提供具体值
        // 最后一行options：用于给内联汇编指定额外选项。
        // noreturn：表明该内联汇编代码不会返回。这意味着调用该汇编代码后，程序控制流不会再回到调用处，通常用于无限循环或者跳转到其他不会返
        // 回的代码，无限循环确保了虚拟机持续运行不断处理任务，终止由其他函数给出指令进行关机
    );
```
总的来说，启动在el2特权级，将异常向量表基址存储在vbar_el2中，之后获取现在正在运行的cpu的id，并初始化cpu的启动栈，进行一系列初始化函数包括（根页表初始化，mmu在两个特权级的初始化，并切换回el1级别，启用浮点数（这个有时可以是备选？）），并将物理地址切换加上偏移量切换回虚拟地址，最后跳转回rust_entry执行函数

上面是启动的入口汇编代码，然后对于其中包含的初始化函数进行解析

## init_boot_page_table（modules/axhal/src/platform/qemu_virt_aarch64/mem.rs）
```rust
pub(crate) unsafe fn init_boot_page_table(
    boot_pt_l0: &mut [A64PTE; 512],
    boot_pt_l1: &mut [A64PTE; 512],
) {
    // 0x0000_0000_0000 ~ 0x0080_0000_0000, table
    boot_pt_l0[0] = A64PTE::new_table(PhysAddr::from(boot_pt_l1.as_ptr() as usize));
    // 0x0000_0000_0000..0x0000_4000_0000, 1G block, device memory
    boot_pt_l1[0] = A64PTE::new_page(
        PhysAddr::from(0),
        MappingFlags::READ | MappingFlags::WRITE | MappingFlags::DEVICE,
        true,
    );
    // 0x0000_4000_0000..0x0000_8000_0000, 1G block, normal memory
    boot_pt_l1[1] = A64PTE::new_page(
        PhysAddr::from(0x4000_0000),
        MappingFlags::READ | MappingFlags::WRITE | MappingFlags::EXECUTE,
        true,
    );
}
```
- 首先要说的是，这里是缺少了传入函数的上下文的参数的，最新的版本（https://github.com/numpy1314/axplat_crates/blob/main/platforms/axplat-aarch64-qemu-virt/src/boot.rs  查看axplat_crates/platforms/axplat-aarch64-qemu-virt/src/boot.rs）没有显式的对boot_pt_l0和boot_pt_l1的传入，而是采用#[unsafe(link_section = ".bss.stack")]的方式，link_section 用于指定该变量在链接时存放在 .bss.stack 节中。.bss 节通常用于存放未初始化或初始化为零的全局变量和静态变量，.bss.stack 是自定义的子节，专门用于存放启动栈。具体可以去查看linker.S（应该是这个文件名）
- 然后是具体的代码讲解：分别是第0级页表和第1级页表，[A64PTE; 512] 表示包含 512 个 A64PTE 类型元素的数组，A64PTE 是 ARM64 架构下的页表项类型。
```rust
// 0x0000_0000_0000 ~ 0x0080_0000_0000, table
boot_pt_l0[0] = A64PTE::new_table(PhysAddr::from(boot_pt_l1.as_ptr() as usize));
```
- boot_pt_l0[0]：访问第 0 级页表的第一个页表项。
- A64PTE::new_table：创建一个类型为页表的页表项，意味着该页表项指向更下一级的页表。
- PhysAddr::from(boot_pt_l1.as_ptr() as usize)：获取第 1 级页表的物理地址。
- boot_pt_l1.as_ptr() 得到第 1 级页表数组的指针，将其转换为 usize 类型后，再通过 PhysAddr::from 转换为物理地址类型。
```rust
// 0x0000_0000_0000..0x0000_4000_0000, 1G block, device memory
boot_pt_l1[0] = A64PTE::new_page(
    PhysAddr::from(0),
    MappingFlags::READ | MappingFlags::WRITE | MappingFlags::DEVICE,
    true,
);
```
- 第一级页表映射 - 设备内存
- 表明该映射覆盖虚拟地址范围 0x0000_0000_0000 到 0x0000_4000_0000，大小为 1GB，映射的是* 设备内存。
- boot_pt_l1[0]：访问第 1 级页表的第一个页表项。
- A64PTE::new_page：创建一个类型为页的页表项，意味着该页表项直接指向物理页。
- PhysAddr::from(0)：物理地址从 0 开始。
- MappingFlags::READ | MappingFlags::WRITE | MappingFlags::DEVICE：设置该物理页的访问权限为可读、可写，并且标记为设备内存。设备内存通常用于和硬件设备交互，访问特性和普通内存不同。
- true：表示该页表项有效。
```rust
    // 0x0000_4000_0000..0x0000_8000_0000, 1G block, normal memory
    boot_pt_l1[1] = A64PTE::new_page(
        PhysAddr::from(0x4000_0000),
        MappingFlags::READ | MappingFlags::WRITE | MappingFlags::EXECUTE,
        true,
    );
```
- 第一级页表映射 - 普通内存
- 表明该映射覆盖虚拟地址范围 0x0000_4000_0000 到 0x0000_8000_0000，大小为 1GB，映射的是* 正常内存。
- boot_pt_l1[1]：访问第 1 级页表的第二个页表项。
- A64PTE::new_page：创建一个类型为页的页表项，直接指向物理页。
- PhysAddr::from(0x4000_0000)：物理地址从 0x4000_0000 开始。
- MappingFlags::READ | MappingFlags::WRITE | MappingFlags::EXECUTE：设置该物理页的访问权限为可读、可写、可执行。
- true：表示该页表项有效。

## init_mmu
这里需要看看axcpu拆分前后两个版本的变化
```rust
// 拆分出axcpu之前
unsafe fn init_mmu() {
    MAIR_EL1.set(MemAttr::MAIR_VALUE);

    // Enable TTBR0 and TTBR1 walks, page size = 4K, vaddr size = 48 bits, paddr size = 40 bits.
    let tcr_flags0 = TCR_EL1::EPD0::EnableTTBR0Walks
        + TCR_EL1::TG0::KiB_4
        + TCR_EL1::SH0::Inner
        + TCR_EL1::ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T0SZ.val(16);
    let tcr_flags1 = TCR_EL1::EPD1::EnableTTBR1Walks
        + TCR_EL1::TG1::KiB_4
        + TCR_EL1::SH1::Inner
        + TCR_EL1::ORGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T1SZ.val(16);
    TCR_EL1.write(TCR_EL1::IPS::Bits_48 + tcr_flags0 + tcr_flags1);
    barrier::isb(barrier::SY);

    // Set both TTBR0 and TTBR1
    let root_paddr = pa!(&raw const BOOT_PT_L0 as usize).as_usize() as _;
    TTBR0_EL1.set(root_paddr);
    TTBR1_EL1.set(root_paddr);

    // Flush the entire TLB
    crate::arch::flush_tlb(None);

    // Enable the MMU and turn on I-cache and D-cache
    SCTLR_EL1.modify(SCTLR_EL1::M::Enable + SCTLR_EL1::C::Cacheable + SCTLR_EL1::I::Cacheable);
    barrier::isb(barrier::SY);
}
```
```rust
// 拆分出axcpu之后，init_mmu被放入了init.rs
pub unsafe fn init_mmu(root_paddr: PhysAddr) {
    use page_table_entry::aarch64::MemAttr;

    MAIR_EL1.set(MemAttr::MAIR_VALUE);

    // Enable TTBR0 and TTBR1 walks, page size = 4K, vaddr size = 48 bits, paddr size = 48 bits.
    let tcr_flags0 = TCR_EL1::EPD0::EnableTTBR0Walks
        + TCR_EL1::TG0::KiB_4
        + TCR_EL1::SH0::Inner
        + TCR_EL1::ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T0SZ.val(16);
    let tcr_flags1 = TCR_EL1::EPD1::EnableTTBR1Walks
        + TCR_EL1::TG1::KiB_4
        + TCR_EL1::SH1::Inner
        + TCR_EL1::ORGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T1SZ.val(16);
    TCR_EL1.write(TCR_EL1::IPS::Bits_48 + tcr_flags0 + tcr_flags1);
    barrier::isb(barrier::SY);

    // Set both TTBR0 and TTBR1
    let root_paddr = root_paddr.as_usize() as u64;
    TTBR0_EL1.set(root_paddr);
    TTBR1_EL1.set(root_paddr);

    // Flush the entire TLB
    crate::asm::flush_tlb(None);

    // Enable the MMU and turn on I-cache and D-cache
    SCTLR_EL1.modify(SCTLR_EL1::M::Enable + SCTLR_EL1::C::Cacheable + SCTLR_EL1::I::Cacheable);
    barrier::isb(barrier::SY);
}
```
主要区别：
- 页表基址来源，拆分前采用硬编码方式获取页表基址
```rust
// 拆分前
let root_paddr = pa!(&raw const BOOT_PT_L0 as usize).as_usize() as u64;
```
- 页表基址来源，拆分后采用参数传入方式获取页表基址
```rust
// 拆分后
pub unsafe fn init_mmu(root_paddr: PhysAddr)
let root_paddr = root_paddr.as_usize() as u64;
```
- 拆分前用隐式转换
```rust
// 拆分前
root_paddr.as_usize() as _
```
- 拆分后显式指定u64类型（因为确定了架构）
```rust
// 拆分后
root_paddr.as_usize() as u64
```
- 并在拆分后明确导入了内存属性常量来源
```rust
use page_table_entry::aarch64::MemAttr;
```

### 对mmu在el1特权级的初始化做解析（以拆分后代码为准，为最新主线做准备）
```rust
use page_table_entry::aarch64::MemAttr;

MAIR_EL1.set(MemAttr::MAIR_VALUE);
```
MAIR_EL1 全称为 “Memory Attribute Indirection Register for Exception Level 1”，即 EL1 异常级别下的内存属性索引寄存器。在 ARM64 架构里，不同异常级别（如 EL0、EL1、EL2、EL3）有各自的寄存器组，MAIR_EL1 用于 EL1 级别。

这个寄存器的作用是定义多种内存属性，在页表项中可以通过索引引用这些属性，从而灵活配置不同内存区域的访问特性。

MemAttr 代表一组特定的内存属性配置。

这个常量通常会把不同类型内存（如普通内存、设备内存等）的属性信息编码成一个 u64 类型的值，方便写入 MAIR_EL1 寄存器。

拆分前后这里没有区别，不多解释

```rust
// Enable TTBR0 and TTBR1 walks, page size = 4K, vaddr size = 48 bits, paddr size = 48 bits.
    let tcr_flags0 = TCR_EL1::EPD0::EnableTTBR0Walks
        + TCR_EL1::TG0::KiB_4
        + TCR_EL1::SH0::Inner
        + TCR_EL1::ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T0SZ.val(16);
    let tcr_flags1 = TCR_EL1::EPD1::EnableTTBR1Walks
        + TCR_EL1::TG1::KiB_4
        + TCR_EL1::SH1::Inner
        + TCR_EL1::ORGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T1SZ.val(16);
    TCR_EL1.write(TCR_EL1::IPS::Bits_48 + tcr_flags0 + tcr_flags1);
    barrier::isb(barrier::SY);
```
首先TCR_EL1全称为 “Translation Control Register for Exception Level 1”，即 EL1 异常级别下的转换控制寄存器。在 ARM64 架构里，该寄存器用于控制虚拟地址到物理地址的转换过程，包含页表遍历、页大小、地址空间大小等关键配置信息。
- EPD0（Enable/Disable TTBR0 Walks）
- 位位置：第 2 位
- 作用：控制是否启用 TTBR0 寄存器对应的页表遍历。EPD0::EnableTTBR0Walks 表示启用 TTBR0 页表遍历，即系统会使用 TTBR0 寄存器中存储的页表基地址进行虚拟地址到物理地址的转换。
- TG0（Table Granule Size for TTBR0）
- 位位置：第 14 - 15 位
- 作用：设置 TTBR0 对应的页表粒度大小。TG0::KiB_4 表示将页表粒度设置为 4KB，即每个页的大小为 4KB。
- SH0（Shareability Attribute for TTBR0）
- 位位置：第 16 - 17 位
- 作用：设置 TTBR0 对应的内存共享属性。SH0::Inner 表示内部共享，意味着同一缓存域内的多个处理器核心共享该内存区域。
- ORGN0（Outer Cache Attribute for TTBR0）
- 位位置：第 18 - 19 位
- 作用：设置 TTBR0 对应的外部缓存策略，ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable 表示外部缓存采用写回策略，读和写操作都会进行缓存分配，且该内存区域可缓存。
- IRGN0（Inner Cache Attribute for TTBR0）
- 位位置：第 20 - 21 位
- 作用：设置 TTBR0 对应的内部缓存策略，IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable 表示内部缓存采用写回策略，读和写操作都会进行缓存分配，且该内存区域可缓存。
- T0SZ（Size Offset for TTBR0）
- 位位置：第 32 - 39 位
- 作用：设置 TTBR0 对应的虚拟地址空间大小。T0SZ.val(16) 表示虚拟地址空间大小为 64 - 16 = 48 位
总的来说，tcr_flags0：使用 TCR_EL1::EPD0::EnableTTBR0Walks 来启用 TTBR0 的页表遍历。而
tcr_flags1：使用 TCR_EL1::EPD1::EnableTTBR1Walks 来启用 TTBR1 的页表遍历。

而TTBR0和TTBR1都是页表基址寄存器，对应的是用户空间的虚拟地址和内核空间的虚拟地址

这段代码启用了页表遍历，设置页大小为 4KB，内存共享属性为内部共享，内外部缓存策略为写回、读分配、写分配且可缓存，虚拟地址空间大小为 48 位。
