---
title: "Unidad 6: Sistema de Memoria"
description: "Jerarqu√≠a, tipos, tecnolog√≠as y dise√±o del subsistema de memoria en un sistema computacional."
---

# Unidad 6: Sistema de Memoria

## Breve sinopsis
Esta unidad presenta la **funci√≥n de almacenamiento** en el sistema computacional, las **m√©tricas y prestaciones** de memoria (latencia, capacidad), la **jerarqu√≠a de memoria** (registros, cach√©, memoria principal, secundaria), las **caracter√≠sticas f√≠sicas y l√≥gicas** (tecnolog√≠a, volatilidad, m√©todos de acceso), la **organizaci√≥n interna de chips y m√≥dulos**, el **funcionamiento de DRAM (refresco)**, el **dise√±o y operaci√≥n de cach√©s**, y los **criterios de dise√±o** que equilibran rendimiento y coste.  
Ofrece los fundamentos conceptuales y pr√°cticos necesarios para **dise√±ar y evaluar subsistemas de memoria.**

---

## üéØ Objetivos de aprendizaje

- Comprender las funciones b√°sicas del almacenamiento (registros, memoria principal, memoria secundaria) y sus roles en la ejecuci√≥n del programa.  
- Definir y comparar m√©tricas clave: **latencia, ciclo, capacidad** y **unidad de transferencia**.  
- Explicar la **jerarqu√≠a de memoria** y c√≥mo los **trade-offs** entre tiempo y coste justifican cach√©s y memorias intermedias.  
- Describir **tecnolog√≠as de memoria** (SRAM, DRAM, magn√©tica, √≥ptica, Flash) y su clasificaci√≥n por **retenci√≥n**.  
- Analizar la **organizaci√≥n interna de chips y m√≥dulos**, multiplexado de direcciones y la necesidad de **refresco en DRAM**.  
- Dise√±ar y evaluar una **cach√©**, considerando tama√±o, correspondencia, pol√≠ticas y principio de localidad.  
- Determinar pol√≠ticas adecuadas seg√∫n **carga de trabajo** y **restricciones de hardware**.

---

## üß† Desarrollo tem√°tico

### 1. Funci√≥n de almacenamiento y prestaciones
- **Roles:** registros del CPU (r√°pidos y temporales), memoria principal (datos y programas activos) y memoria secundaria (persistente y masiva).  
- **Operaciones:** lectura y escritura.  
- **M√©tricas:** latencia de acceso, ciclo de memoria y capacidad (KB, MB, GB, TB).  
- **Dise√±o:** equilibrio entre latencia, ancho de banda y coste por bit.

---

### 2. Jerarqu√≠a de memoria y principio de dise√±o
- Jerarqu√≠a t√≠pica: **Registros ‚Üí Cach√© ‚Üí RAM ‚Üí Disco/SSD**.  
- A mayor proximidad al CPU, **menor latencia y mayor coste por bit**.  
- Se aprovecha la **localidad temporal y espacial** para mejorar el rendimiento.

---

### 3. Clasificaciones y tecnolog√≠as
- **Por funci√≥n:** interna (CPU), cach√©, principal, secundaria.  
- **Por tecnolog√≠a:** SRAM (r√°pida), DRAM (barata), magn√©tica, √≥ptica, Flash.  
- **Por retenci√≥n:** vol√°til vs no vol√°til.  
- **Por operaci√≥n:** RAM, ROM, PROM, EEPROM, Flash.  

---

### 4. M√©todos de acceso y organizaci√≥n f√≠sica
- **Acceso aleatorio (RAM):** tiempo uniforme.  
- **Acceso secuencial (cinta):** latencia dependiente.  
- **Acceso directo (disco):** posicionamiento + b√∫squeda.  
- **Memorias asociativas (CAM):** b√∫squeda por contenido.  
- **Organizaci√≥n interna:** matrices filas√ócolumnas, direcciones multiplexadas.  
- **DRAM:** necesita **refresco peri√≥dico**, reduciendo rendimiento efectivo.

---

### 5. Unidad de transferencia y direccionabilidad
- Determinada por **ancho del bus de datos**.  
- Entre niveles de jerarqu√≠a se transfieren **bloques**.  
- Unidad direccionable: **byte o palabra**, seg√∫n la arquitectura.

---

### 6. Cach√©: operaci√≥n y dise√±o
- Reduce la **latencia percibida** almacenando copias de bloques.  
- **Hit:** acierto ‚Üí dato servido desde cach√©.  
- **Miss:** fallo ‚Üí traer bloque desde RAM.  
- **Principio de localidad:** base de la eficacia.  
- **Dise√±o:** tama√±o, tama√±o de bloque, correspondencia, pol√≠tica de sustituci√≥n y escritura.  
- **Correspondencia directa:** simple pero propensa a conflictos.  
- **Asociativa total:** flexible pero costosa.  
- **Asociativa por conjuntos:** equilibrio pr√°ctico (2-way, 4-way).

---

### 7. Direcciones y campos (ejemplo)
Ejemplo:  
Cach√© de 16 KB con bloques de 4 B ‚Üí  
14 bits l√≠nea, 2 bits offset, 8 bits etiqueta en espacio de 24 bits.  
B√∫squeda: indexar conjunto y comparar etiquetas para confirmar acierto.

---

### 8. Sustituci√≥n y coherencia
- **Algoritmos de reemplazo:** LRU, FIFO, LFU, aleatorio.  
- **Pol√≠ticas de escritura:**  
  - *Write through:* coherencia simple, m√°s tr√°fico.  
  - *Write back:* menos tr√°fico, pero requiere bits *dirty* y protocolos de coherencia (MESI, MSI).  
- **Coherencia:** mantiene consistencia entre m√∫ltiples CPUs y memorias cach√©.

---

### 9. Ejemplos de dise√±o y *trade-offs*
- **Ejemplo:** cach√© de 64 KB con bloques de 4 B ‚Üí 16 K l√≠neas.  
- **Trade-offs:**  
  - Bloques grandes: mejor localidad espacial, peor *miss penalty*.  
  - Alta asociatividad: menos *misses*, m√°s coste.  
  - *Write back:* menos tr√°fico, m√°s complejidad.

---

## üß© Conceptos y definiciones clave

| Concepto | Definici√≥n |
|-----------|------------|
| **Latencia de acceso** | Tiempo desde la solicitud hasta disponibilidad del dato. |
| **Ciclo de memoria** | Tiempo m√≠nimo entre accesos sucesivos. |
| **Unidad de transferencia** | Datos transferidos por operaci√≥n. |
| **Localidad temporal** | Reuso pr√≥ximo de la misma direcci√≥n. |
| **Localidad espacial** | Acceso a direcciones contiguas. |
| **Hit / Miss** | Acierto o fallo en cach√©. |
| **Tag (etiqueta)** | Parte de la direcci√≥n usada para verificar correspondencia. |
| **Write through / Write back** | Pol√≠ticas de escritura de cach√©. |
| **DRAM refresh** | Operaci√≥n peri√≥dica para mantener cargas el√©ctricas. |
| **Memoria asociativa (CAM)** | B√∫squeda por contenido. |
| **Set associative** | Cach√© dividida en conjuntos con varias l√≠neas. |

---

## üß≠ Conclusi√≥n
El **subsistema de memoria** determina gran parte del rendimiento real del computador.  
Aunque la CPU sea potente, la latencia y el ancho de banda efectivos dependen de un dise√±o equilibrado.  
El desaf√≠o es **optimizar velocidad, capacidad y coste** mediante una jerarqu√≠a adecuada, cach√© eficiente y pol√≠ticas de escritura coherentes.  

En una aplicaci√≥n educativa, se recomienda mostrar **ejemplos num√©ricos**, **diagramas de mapeo de cach√©** y **comparativas tecnol√≥gicas** que ayuden al estudiante a visualizar c√≥mo cada decisi√≥n afecta el rendimiento global del sistema.

---

