`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2022/12/07 18:47:20
// Design Name: 
// Module Name: selector192_1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module selector144_1(
    input [15:0] d0, d1, d2, d3, d4, d5, d6, d7, d8, d9, d10, d11, 
                 d12, d13, d14, d15, d16, d17, d18, d19, d20, d21, d22, d23,
                 d24, d25, d26, d27, d28, d29, d30, d31, d32, d33, d34, d35,
    input [11:0] dx, dy,
    output reg [3:0] dout
    );
    reg [15:0] nowd;
    always @(*) begin
        case 
    end
endmodule
