<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:51.651</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0053791</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 구동 회로 및 이를 포함하는 표시 장치</inventionTitle><inventionTitleEng>GATE DRIVING CIRCUIT AND DISPLAY APPARATUS HAVING THE SAME</inventionTitleEng><openDate>2025.10.31</openDate><openNumber>10-2025-0155639</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 게이트 구동 회로는 이전 제1 게이트 신호 및 제1 클럭 신호에 응답하여 제1 출력 노드에서 제1 게이트 신호를 출력하고, 제2 출력 노드에서 제2 게이트 신호를 출력하는 노멀 출력부를 포함하고, 상기 제1 게이트 신호 및 상기 제2 게이트 신호는 서로 위상이 반대이고, 상기 제1 게이트 신호 및 상기 제2 게이트 신호는 픽셀 회로에 포함된 서로 다른 트랜지스터들에 인가된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 이전 제1 게이트 신호 및 제1 클럭 신호에 응답하여 제1 출력 노드에서 제1 게이트 신호를 출력하고, 제2 출력 노드에서 제2 게이트 신호를 출력하는 노멀 출력부를 포함하고,상기 제1 게이트 신호 및 상기 제2 게이트 신호는 서로 위상이 반대이고,상기 제1 게이트 신호 및 상기 제2 게이트 신호는 픽셀 회로에 포함된 서로 다른 트랜지스터들에 인가되는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 노멀 출력부는,상기 제1 클럭 신호가 인가되는 제어 전극, 상기 이전 제1 게이트 신호가 인가되는 제1 전극 및 제1 노드에 연결되는 제2 전극을 포함하는 제9 트랜지스터;상기 제1 노드와 연결되는 제어 전극, 제1 게이트 전원 전압이 인가되는 제1 전극 및 상기 제2 출력 노드와 연결되는 제2 전극을 포함하는 제10 트랜지스터;상기 제2 출력 노드와 연결되는 제1 전극 및 제2 게이트 전원 전압이 인가되는 제2 전극을 포함하는 제11 트랜지스터;상기 제2 게이트 전원 전압이 인가되는 제어 전극, 상기 제1 노드와 연결되는 제1 전극 및 제2 노드와 연결되는 제2 전극을 포함하는 제12 트랜지스터;상기 제2 출력 노드와 연결된 제어 전극, 상기 제1 게이트 전원 전압이 인가되는 제1 전극 및 상기 제1 출력 노드와 연결된 제2 전극을 포함하는 제13 트랜지스터;상기 제2 노드와 연결되는 제어 전극, 상기 제1 출력 노드와 연결되는 제1 전극 및 상기 제2 게이트 전원 전압이 인가되는 제2 전극을 포함하는 제14 트랜지스터;상기 제2 노드와 연결되는 제1 전극 및 상기 제1 출력 노드와 연결되는 제2 전극을 포함하는 제1 커패시터; 및상기 제1 게이트 전원 전압이 인가되는 제1 전극 및 상기 제2 출력 노드와 연결되는 제2 전극을 포함하는 제2 커패시터를 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제11 트랜지스터는 상기 제2 노드와 연결되는 제어 전극을 더 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 제11 트랜지스터는 상기 제1 노드와 연결되는 제어 전극을 더 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>5. 제2 항에 있어서, 상기 노멀 출력부는,리셋 신호가 인가되는 제어 전극, 상기 제2 출력 노드와 연결되는 제1 전극 및 상기 제2 게이트 전원 전압이 인가되는 제2 전극을 포함하는 리셋 트랜지스터를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>6. 이전 제1 게이트 신호 및 제1 클럭 신호에 응답하여 제1 출력 노드에서 제1 게이트 신호를 출력하고, 제2 출력 노드의 전압을 제어하는 노멀 출력부; 및제2 클럭 신호 및 상기 제2 출력 노드의 전압에 응답하여 제3 출력 노드에서 제3 게이트 신호를 출력하는 인버티드 출력부를 포함하고,상기 제1 게이트 신호 및 상기 제3 게이트 신호는 서로 위상이 반대이고,상기 제1 게이트 신호 및 상기 제3 게이트 신호는 픽셀 회로에 포함된 서로 다른 트랜지스터들에 인가되는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서, 상기 인버티드 출력부는,상기 제2 클럭 신호가 인가되는 제어 전극, 상기 제2 출력 노드와 연결되는 제1 전극 및 버퍼 노드와 연결되는 제2 전극을 포함하는 제15 트랜지스터;제2 게이트 전원 전압이 인가되는 제어 전극, 상기 버퍼 노드와 연결되는 제1 전극 및 제3 노드와 연결되는 제2 전극을 포함하는 제16 트랜지스터;상기 제3 노드와 연결되는 제어 전극, 상기 제2 게이트 전원 전압이 인가되는 제1 전극 및 상기 제3 출력 노드와 연결되는 제2 전극을 포함하는 제17 트랜지스터;상기 제3 출력 노드와 연결되는 제1 전극 및 제1 게이트 전원 전압이 인가되는 제2 전극을 포함하는 제18 트랜지스터; 및상기 제3 노드와 연결되는 제1 전극 및 상기 제3 출력 노드와 연결되는 제2 전극을 포함하는 제3 커패시터를 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 노멀 출력부는,상기 제1 클럭 신호가 인가되는 제어 전극, 상기 이전 제1 게이트 신호가 인가되는 제1 전극 및 제1 노드에 연결되는 제2 전극을 포함하는 제9 트랜지스터;상기 제1 노드와 연결되는 제어 전극, 상기 제1 게이트 전원 전압이 인가되는 제1 전극 및 상기 제2 출력 노드와 연결되는 제2 전극을 포함하는 제10 트랜지스터;상기 제2 출력 노드와 연결되는 제1 전극 및 상기 제2 게이트 전원 전압이 인가되는 제2 전극을 포함하는 제11 트랜지스터;상기 제2 게이트 전원 전압이 인가되는 제어 전극, 상기 제1 노드와 연결되는 제1 전극 및 제2 노드와 연결되는 제2 전극을 포함하는 제12 트랜지스터;상기 제2 출력 노드와 연결된 제어 전극, 상기 제1 게이트 전원 전압이 인가되는 제1 전극 및 상기 제1 출력 노드와 연결된 제2 전극을 포함하는 제13 트랜지스터;상기 제2 노드와 연결되는 제어 전극, 상기 제1 출력 노드와 연결되는 제1 전극 및 상기 제2 게이트 전원 전압이 인가되는 제2 전극을 포함하는 제14 트랜지스터;상기 제2 노드와 연결되는 제1 전극 및 상기 제1 출력 노드와 연결되는 제2 전극을 포함하는 제1 커패시터; 및상기 제1 게이트 전원 전압이 인가되는 제1 전극 및 상기 제2 출력 노드와 연결되는 제2 전극을 포함하는 제2 커패시터를 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제18 트랜지스터는 상기 제1 출력 노드와 연결되는 제어 전극을 더 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제18 트랜지스터는 상기 제2 노드와 연결되는 제어 전극을 더 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서, 상기 노멀 출력부는,리셋 신호가 인가되는 제어 전극, 상기 제2 출력 노드와 연결되는 제1 전극 및 상기 제2 게이트 전원 전압이 인가되는 제2 전극을 포함하는 리셋 트랜지스터를 더 포함하는 것을 특징으로 하는 게이트 구동 회로.</claim></claimInfo><claimInfo><claim>12. 픽셀 회로를 포함하는 표시 패널;게이트 신호를 상기 픽셀 회로에 제공하는 게이트 구동 회로;데이터 전압을 상기 픽셀 회로에 제공하는 데이터 구동 회로; 및에미션 신호를 상기 픽셀 회로에 제공하는 에미션 구동 회로를 포함하고,상기 픽셀 회로는발광 소자;상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터;바이어스 전압이 인가되는 제1 전극 및 상기 제1 트랜지스터의 제1 전극과 연결되는 제2 전극을 포함하는 제2 트랜지스터; 및상기 발광 소자의 애노드 전극에 연결되는 제1 전극 및 제1 초기화 전압이 인가되는 제2 전극을 포함하는 제3 트랜지스터를 포함하고,상기 제2 트랜지스터 및 상기 제3 트랜지스터 중 어느 하나는 P형 트랜지스터이고, 상기 제2 트랜지스터 및 상기 제3 트랜지스터 중 다른 하나는 N형 트랜지스터인 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제2 트랜지스터는 P형 트랜지스터이고,상기 제3 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 픽셀 회로는,기입 게이트 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되는 제2 전극을 포함하는 제4 트랜지스터;보상 게이트 신호가 인가되는 제어 전극, 상기 제1 트랜지스터의 제어 전극과 연결되는 제1 전극 및 상기 제1 트랜지스터의 제2 전극과 연결되는 제2 전극을 포함하는 제5 트랜지스터;초기화 게이트 신호가 인가되는 제어 전극, 상기 제1 트랜지스터의 상기 제어 전극과 연결되는 제1 전극 및 제2 초기화 전압이 인가되는 제2 전극을 포함하는 제6 트랜지스터;상기 에미션 신호가 인가되는 제어 전극, 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 트랜지스터의 상기 제1 전극과 연결되는 제2 전극을 포함하는 제7 트랜지스터;상기 에미션 신호가 인가되는 제어 전극, 상기 제1 트랜지스터의 상기 제2 전극과 연결되는 제1 전극 및 상기 제3 트랜지스터의 상기 제1 전극과 연결되는 제2 전극을 포함하는 제8 트랜지스터; 및상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 트랜지스터의 상기 제어 전극에 연결되는 제2 전극을 포함하는 스토리지 커패시터를 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제3 트랜지스터는 제어 전극 및 상기 제3 트랜지스터의 상기 제어 전극과 연결되는 제2 제어 전극을 더 포함하고, 상기 제5 트랜지스터는 상기 제5 트랜지스터의 상기 제어 전극과 연결되는 제2 제어 전극을 더 포함하며,상기 제6 트랜지스터는 상기 제6 트랜지스터의 상기 제어 전극과 연결되는 제2 제어 전극을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 제1 트랜지스터는 상기 제1 전원 전압이 인가되는 제2 제어 전극을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제13 항에 있어서, 상기 게이트 구동 회로는,이전 제1 게이트 신호 및 제1 클럭 신호에 응답하여 제1 출력 노드에서 제1 게이트 신호를 출력하고, 제2 출력 노드에서 제2 게이트 신호를 출력하는 노멀 출력부를 포함하고,상기 제1 게이트 신호 및 상기 제2 게이트 신호는 서로 위상이 반대이고,상기 제1 게이트 신호 및 상기 제2 게이트 신호는 상기 픽셀 회로에 포함된 서로 다른 트랜지스터들에 인가되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제2 트랜지스터는 상기 제1 게이트 신호가 인가되는 제어 전극을 더 포함하고,상기 제3 트랜지스터는 상기 제2 게이트 신호가 인가되는 제어 전극을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제13 항에 있어서, 상기 게이트 구동 회로는,이전 제1 게이트 신호 및 제1 클럭 신호에 응답하여 제1 출력 노드에서 제1 게이트 신호를 출력하고, 제2 출력 노드의 전압을 제어하는 노멀 출력부; 및제2 클럭 신호 및 상기 제2 출력 노드의 전압에 응답하여 제3 출력 노드에서 제3 게이트 신호를 출력하는 인버티드 출력부를 포함하고,상기 제1 게이트 신호 및 상기 제3 게이트 신호는 서로 위상이 반대이고,상기 제1 게이트 신호 및 상기 제3 게이트 신호는 픽셀 회로에 포함된 서로 다른 트랜지스터들에 인가되는 것을 특징으로 하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제2 트랜지스터는 상기 제1 게이트 신호가 인가되는 제어 전극을 더 포함하고,상기 제3 트랜지스터는 상기 제3 게이트 신호가 인가되는 제어 전극을 더 포함하는 것을 특징으로 하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE Won Jun</engName><name>이원준</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SON Sung Min</engName><name>손성민</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Min Ji</engName><name>김민지</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>MOON Geum Ju</engName><name>문금주</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.23</receiptDate><receiptNumber>1-1-2024-0443465-51</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240053791.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930a127b47f7316c99c22ca7a12e7178e481a721e98b89c60a12236d7d2faf9a32a3a553546e12de9508d3ee5b498b36e3c7275ac1a7dae90c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf97c7089caac7e3462ef4df4f05300c0b46c50eb8eefc084cb975aea4498b6968ca46cbaf2875dfa883eb40bc96120dd7ec2176e644789bcb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>