# ProyectoDigitalUno
Proyecto Digital 1 2023-02 
Diseño de un sistema de alarma para un prototipo de casa la cual contara con clave y bocina en caso de ingresar mal la constraseña.
Este proyecto fue programado en Verilog con una fpga NEXYS 4 DDR en el software Xilinx vivado
