---
layout:     post
title:      计算机组成原理第五章
date:       2021-03-29   
author:     serrini                 
catalog: true                       
tags:                               
    - 组成原理

---

# 第五章 输入输出系统

#### 发展
	
	早期串行
	DMA（Direct Memory Access）
		IO和主存之间有一条直接数据通路
	通道
		通道指令，受CPU的IO指令控制
		IBM/360系统一个通道可以连8个设备控制器，一个设备控制器可以连8个设备
	IO处理机
		外围处理机PPU

#### 按照IO设备工作速度的不同，分三种联络方式
	立即响应方式
	异步工作采用应答信号联络
		异步并行
			IO接口向IO设备发送Ready信号后，立即从接口中取出数据
			IO设备向IO接口发Strobe信号，并让接口转告CPU，接口中的数据已经被取走
		串行传送
	同步工作采用同步时标联络
		要求IO设备和CPU的工作速度完全同步

#### IO设备和主机的连接方式
	辐射式
		要求每台IO设备都有一套控制线路和一组信号线，初期
	总线式
		一组总线（包括地址线、数据线、控制线等）

### 5.1.4 IO和主机信息传送的控制方式

#### 五种控制方式
	程序查询方式*
		CPU和IO串行工作
	程序中断方式*
		CPU启动IO设备后，对设备是否已准备就绪不过问，继续执行自身程序，需要IO设备准备就绪向CPU发出中断请求
	直接存储器存取方式DMA*
		IO设备能直接与主存交换信息而不占用CPU
		DMA方式中，主存与IO设备之间有一条数据通路，无需中断，就可以交换信息
		DMA占用的存取周期--窃取周期或挪用周期，此时CPU还能继续内部操作
	IO通道方式
	IO处理机方式

#### 外部设备
	设备控制器，机、电磁、光部等外部设备
#### 其他外部设备

## 5.3 IO接口
### 总线连接方式的IO接口电路
	IO总线包括数据线、设备选择线、命令线和状态线
### 接口的功能和组成
	选址功能
	传送命令
	传送数据
		接口中通常设有数据缓冲寄存器DBR，暂存
	反映IO设备工作状态
		完成触发器D和工作触发器B标志状态
		D0 B0，暂停
		D1 B0，准备就绪
		D0 B1，设备处于准备状态
		中断技术，接口电路中一般还设有中断请求触发器INTR，为1时，表示该IO设备正向CPU发送中断请求，接口内还有屏蔽触发器MASK，与中断请求触发器配合使用，完成屏蔽功能 8.4节*
### IO接口组成框图
	1、设备选择电路
	2、命令寄存器和命令译码器
	3、数据缓冲寄存器DBR
	4、设备状态标记
	需要通过 控制逻辑电路 协调时序
	接口一端连接CPU，一端连接外部设备
	数据线双向，地址线单向
	状态线把IO接口状态，外部设备的状态，传输给CPU

### 5.3.3 接口类型
#### 按数据传送方式分类
	并行 Intel 8255
	串行 Intel 8251
#### 功能选择的灵活性分类
	可编程和不可编程
#### 通用性分类
	程序型式接口
		较慢的IO
	DMA式接口
		高速IO

## 5.4 程序查询方式
200
程序查询方式流程
	测试指令
		检查设备时候准备就绪
	传送指令
	转移指令
接口电路
## 5.5 程序中断方式
## 5.6 DMA方式
