gtwizard_ultrascale_v1_7_gtye4_channel.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/gtwizard_ultrascale_v1_7_gtye4_channel.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_gtye4_channel_wrapper.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/pcie4_uscale_plus_ep16_gt_gtye4_channel_wrapper.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
gtwizard_ultrascale_v1_7_gtye4_common.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/gtwizard_ultrascale_v1_7_gtye4_common.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_gtye4_common_wrapper.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/pcie4_uscale_plus_ep16_gt_gtye4_common_wrapper.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_gtwizard_gtye4.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/pcie4_uscale_plus_ep16_gt_gtwizard_gtye4.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_gtwizard_top.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/pcie4_uscale_plus_ep16_gt_gtwizard_top.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/ip_0/sim/pcie4_uscale_plus_ep16_gt.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gtwizard_top.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gtwizard_top.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_phy_ff_chain.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_phy_ff_chain.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_phy_pipeline.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_phy_pipeline.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_async_fifo.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_async_fifo.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_cc_intfc.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_cc_intfc.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_cc_output_mux.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_cc_output_mux.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_cq_intfc.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_cq_intfc.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_cq_output_mux.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_cq_output_mux.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_intfc_int.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_intfc_int.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_intfc.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_intfc.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_rc_intfc.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_rc_intfc.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_rc_output_mux.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_rc_output_mux.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_rq_intfc.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_rq_intfc.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_rq_output_mux.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_rq_output_mux.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_512b_sync_fifo.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_512b_sync_fifo.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_16k_int.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_16k_int.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_16k.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_16k.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_32k.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_32k.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_4k_int.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_4k_int.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_msix.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_msix.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_rep_int.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_rep_int.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_rep.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_rep.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram_tph.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram_tph.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_bram.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_bram.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_gt_channel.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_gt_channel.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_gt_common.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_gt_common.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_phy_clk.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_phy_clk.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_phy_rst.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_phy_rst.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_phy_rxeq.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_phy_rxeq.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_phy_txeq.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_phy_txeq.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_sync_cell.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_sync_cell.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_sync.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_sync.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_cdr_ctrl_on_eidle.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_cdr_ctrl_on_eidle.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_receiver_detect_rxterm.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_receiver_detect_rxterm.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_gt_phy_wrapper.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_gt_phy_wrapper.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_init_ctrl.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_init_ctrl.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_pl_eq.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_pl_eq.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_vf_decode.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_vf_decode.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_pipe.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_pipe.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_phy_top.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_phy_top.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_seqnum_fifo.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_seqnum_fifo.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_sys_clk_gen_ps.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_sys_clk_gen_ps.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16_pcie4_uscale_core_top.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source/pcie4_uscale_plus_ep16_pcie4_uscale_core_top.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
pcie4_uscale_plus_ep16.v,verilog,xil_defaultlib,../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/sim/pcie4_uscale_plus_ep16.v,incdir="$ref_dir/../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"incdir="../../../../pcie4_uscale_plus_0_ex.srcs/sources_1/ip/pcie4_uscale_plus_ep16/source"
glbl.v,Verilog,xil_defaultlib,glbl.v
