Classic Timing Analyzer report for ReceivePort
Mon Mar 02 23:32:18 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                     ;
+------------------------------+-------+---------------+------------------------------------------------+----------------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                 ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+----------------------+-----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.412 ns                                       ; phy_input[2]         ; state_reg.read_state  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.367 ns                                       ; state_reg.read_state ; read_input            ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.970 ns                                       ; phy_input[3]         ; state_reg.s8          ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s15        ; state_reg.reset_state ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                      ;                       ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+----------------------+-----------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                 ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                  ; To                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s15         ; state_reg.reset_state ; clk        ; clk      ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s13         ; state_reg.s14         ; clk        ; clk      ; None                        ; None                      ; 0.719 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s14         ; state_reg.s15         ; clk        ; clk      ; None                        ; None                      ; 0.715 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s7          ; state_reg.s8          ; clk        ; clk      ; None                        ; None                      ; 0.676 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s11         ; state_reg.s12         ; clk        ; clk      ; None                        ; None                      ; 0.674 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s5          ; state_reg.s6          ; clk        ; clk      ; None                        ; None                      ; 0.671 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s3          ; state_reg.s4          ; clk        ; clk      ; None                        ; None                      ; 0.671 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s12         ; state_reg.s13         ; clk        ; clk      ; None                        ; None                      ; 0.669 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s15         ; state_reg.read_state  ; clk        ; clk      ; None                        ; None                      ; 0.550 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s9          ; state_reg.s10         ; clk        ; clk      ; None                        ; None                      ; 0.546 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.reset_state ; state_reg.s1          ; clk        ; clk      ; None                        ; None                      ; 0.544 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s10         ; state_reg.s11         ; clk        ; clk      ; None                        ; None                      ; 0.543 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s8          ; state_reg.s9          ; clk        ; clk      ; None                        ; None                      ; 0.541 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s6          ; state_reg.s7          ; clk        ; clk      ; None                        ; None                      ; 0.539 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s4          ; state_reg.s5          ; clk        ; clk      ; None                        ; None                      ; 0.539 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s2          ; state_reg.s3          ; clk        ; clk      ; None                        ; None                      ; 0.539 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s1          ; state_reg.s2          ; clk        ; clk      ; None                        ; None                      ; 0.539 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.read_state  ; state_reg.reset_state ; clk        ; clk      ; None                        ; None                      ; 0.539 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.read_state  ; state_reg.read_state  ; clk        ; clk      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; state_reg.s15         ; state_reg.s15         ; clk        ; clk      ; None                        ; None                      ; 0.407 ns                ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------+
; tsu                                                                                 ;
+-------+--------------+------------+--------------+-----------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                    ; To Clock ;
+-------+--------------+------------+--------------+-----------------------+----------+
; N/A   ; None         ; 4.412 ns   ; phy_input[2] ; state_reg.read_state  ; clk      ;
; N/A   ; None         ; 4.411 ns   ; phy_input[2] ; state_reg.s13         ; clk      ;
; N/A   ; None         ; 4.411 ns   ; phy_input[2] ; state_reg.s8          ; clk      ;
; N/A   ; None         ; 4.408 ns   ; phy_input[2] ; state_reg.s12         ; clk      ;
; N/A   ; None         ; 4.405 ns   ; phy_input[2] ; state_reg.s1          ; clk      ;
; N/A   ; None         ; 4.398 ns   ; phy_input[2] ; state_reg.s15         ; clk      ;
; N/A   ; None         ; 4.397 ns   ; phy_input[2] ; state_reg.s4          ; clk      ;
; N/A   ; None         ; 4.393 ns   ; phy_input[2] ; state_reg.s6          ; clk      ;
; N/A   ; None         ; 4.382 ns   ; phy_input[2] ; state_reg.s10         ; clk      ;
; N/A   ; None         ; 4.380 ns   ; phy_input[2] ; state_reg.s3          ; clk      ;
; N/A   ; None         ; 4.380 ns   ; phy_input[2] ; state_reg.s2          ; clk      ;
; N/A   ; None         ; 4.372 ns   ; phy_input[2] ; state_reg.s9          ; clk      ;
; N/A   ; None         ; 4.367 ns   ; phy_input[2] ; state_reg.s11         ; clk      ;
; N/A   ; None         ; 4.363 ns   ; phy_input[2] ; state_reg.s5          ; clk      ;
; N/A   ; None         ; 4.358 ns   ; phy_input[2] ; state_reg.s7          ; clk      ;
; N/A   ; None         ; 4.333 ns   ; phy_input[2] ; state_reg.reset_state ; clk      ;
; N/A   ; None         ; 4.275 ns   ; phy_input[1] ; state_reg.read_state  ; clk      ;
; N/A   ; None         ; 4.274 ns   ; phy_input[1] ; state_reg.s13         ; clk      ;
; N/A   ; None         ; 4.274 ns   ; phy_input[1] ; state_reg.s8          ; clk      ;
; N/A   ; None         ; 4.271 ns   ; phy_input[1] ; state_reg.s12         ; clk      ;
; N/A   ; None         ; 4.268 ns   ; phy_input[1] ; state_reg.s1          ; clk      ;
; N/A   ; None         ; 4.261 ns   ; phy_input[1] ; state_reg.s15         ; clk      ;
; N/A   ; None         ; 4.260 ns   ; phy_input[1] ; state_reg.s4          ; clk      ;
; N/A   ; None         ; 4.256 ns   ; phy_input[1] ; state_reg.s6          ; clk      ;
; N/A   ; None         ; 4.245 ns   ; phy_input[1] ; state_reg.s10         ; clk      ;
; N/A   ; None         ; 4.243 ns   ; phy_input[1] ; state_reg.s3          ; clk      ;
; N/A   ; None         ; 4.243 ns   ; phy_input[1] ; state_reg.s2          ; clk      ;
; N/A   ; None         ; 4.235 ns   ; phy_input[1] ; state_reg.s9          ; clk      ;
; N/A   ; None         ; 4.230 ns   ; phy_input[1] ; state_reg.s11         ; clk      ;
; N/A   ; None         ; 4.226 ns   ; phy_input[1] ; state_reg.s5          ; clk      ;
; N/A   ; None         ; 4.221 ns   ; phy_input[1] ; state_reg.s7          ; clk      ;
; N/A   ; None         ; 4.196 ns   ; phy_input[1] ; state_reg.reset_state ; clk      ;
; N/A   ; None         ; 3.914 ns   ; phy_input[2] ; state_reg.s14         ; clk      ;
; N/A   ; None         ; 3.777 ns   ; phy_input[1] ; state_reg.s14         ; clk      ;
; N/A   ; None         ; 0.140 ns   ; phy_input[0] ; state_reg.read_state  ; clk      ;
; N/A   ; None         ; 0.139 ns   ; phy_input[0] ; state_reg.s13         ; clk      ;
; N/A   ; None         ; 0.139 ns   ; phy_input[0] ; state_reg.s8          ; clk      ;
; N/A   ; None         ; 0.136 ns   ; phy_input[0] ; state_reg.s12         ; clk      ;
; N/A   ; None         ; 0.133 ns   ; phy_input[0] ; state_reg.s1          ; clk      ;
; N/A   ; None         ; 0.126 ns   ; phy_input[0] ; state_reg.s15         ; clk      ;
; N/A   ; None         ; 0.125 ns   ; phy_input[0] ; state_reg.s4          ; clk      ;
; N/A   ; None         ; 0.121 ns   ; phy_input[0] ; state_reg.s6          ; clk      ;
; N/A   ; None         ; 0.110 ns   ; phy_input[0] ; state_reg.s10         ; clk      ;
; N/A   ; None         ; 0.108 ns   ; phy_input[0] ; state_reg.s3          ; clk      ;
; N/A   ; None         ; 0.108 ns   ; phy_input[0] ; state_reg.s2          ; clk      ;
; N/A   ; None         ; 0.100 ns   ; phy_input[0] ; state_reg.s9          ; clk      ;
; N/A   ; None         ; 0.095 ns   ; phy_input[0] ; state_reg.s11         ; clk      ;
; N/A   ; None         ; 0.091 ns   ; phy_input[0] ; state_reg.s5          ; clk      ;
; N/A   ; None         ; 0.086 ns   ; phy_input[0] ; state_reg.s7          ; clk      ;
; N/A   ; None         ; 0.061 ns   ; phy_input[0] ; state_reg.reset_state ; clk      ;
; N/A   ; None         ; -0.358 ns  ; phy_input[0] ; state_reg.s14         ; clk      ;
; N/A   ; None         ; -0.418 ns  ; phy_input[3] ; state_reg.s15         ; clk      ;
; N/A   ; None         ; -0.422 ns  ; phy_input[3] ; state_reg.reset_state ; clk      ;
; N/A   ; None         ; -0.431 ns  ; phy_input[3] ; state_reg.read_state  ; clk      ;
; N/A   ; None         ; -0.455 ns  ; phy_input[3] ; state_reg.s7          ; clk      ;
; N/A   ; None         ; -0.456 ns  ; phy_input[3] ; state_reg.s5          ; clk      ;
; N/A   ; None         ; -0.457 ns  ; phy_input[3] ; state_reg.s11         ; clk      ;
; N/A   ; None         ; -0.458 ns  ; phy_input[3] ; state_reg.s9          ; clk      ;
; N/A   ; None         ; -0.464 ns  ; phy_input[3] ; state_reg.s1          ; clk      ;
; N/A   ; None         ; -0.468 ns  ; phy_input[3] ; state_reg.s3          ; clk      ;
; N/A   ; None         ; -0.468 ns  ; phy_input[3] ; state_reg.s2          ; clk      ;
; N/A   ; None         ; -0.471 ns  ; phy_input[3] ; state_reg.s10         ; clk      ;
; N/A   ; None         ; -0.662 ns  ; phy_input[3] ; state_reg.s14         ; clk      ;
; N/A   ; None         ; -0.723 ns  ; phy_input[3] ; state_reg.s6          ; clk      ;
; N/A   ; None         ; -0.725 ns  ; phy_input[3] ; state_reg.s4          ; clk      ;
; N/A   ; None         ; -0.733 ns  ; phy_input[3] ; state_reg.s12         ; clk      ;
; N/A   ; None         ; -0.740 ns  ; phy_input[3] ; state_reg.s13         ; clk      ;
; N/A   ; None         ; -0.740 ns  ; phy_input[3] ; state_reg.s8          ; clk      ;
+-------+--------------+------------+--------------+-----------------------+----------+


+------------------------------------------------------------------------------------+
; tco                                                                                ;
+-------+--------------+------------+----------------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To         ; From Clock ;
+-------+--------------+------------+----------------------+------------+------------+
; N/A   ; None         ; 6.367 ns   ; state_reg.read_state ; read_input ; clk        ;
+-------+--------------+------------+----------------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; th                                                                                        ;
+---------------+-------------+-----------+--------------+-----------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From         ; To                    ; To Clock ;
+---------------+-------------+-----------+--------------+-----------------------+----------+
; N/A           ; None        ; 0.970 ns  ; phy_input[3] ; state_reg.s13         ; clk      ;
; N/A           ; None        ; 0.970 ns  ; phy_input[3] ; state_reg.s8          ; clk      ;
; N/A           ; None        ; 0.963 ns  ; phy_input[3] ; state_reg.s12         ; clk      ;
; N/A           ; None        ; 0.955 ns  ; phy_input[3] ; state_reg.s4          ; clk      ;
; N/A           ; None        ; 0.953 ns  ; phy_input[3] ; state_reg.s6          ; clk      ;
; N/A           ; None        ; 0.892 ns  ; phy_input[3] ; state_reg.s14         ; clk      ;
; N/A           ; None        ; 0.701 ns  ; phy_input[3] ; state_reg.s10         ; clk      ;
; N/A           ; None        ; 0.698 ns  ; phy_input[3] ; state_reg.s3          ; clk      ;
; N/A           ; None        ; 0.698 ns  ; phy_input[3] ; state_reg.s2          ; clk      ;
; N/A           ; None        ; 0.694 ns  ; phy_input[3] ; state_reg.s1          ; clk      ;
; N/A           ; None        ; 0.688 ns  ; phy_input[3] ; state_reg.s9          ; clk      ;
; N/A           ; None        ; 0.687 ns  ; phy_input[3] ; state_reg.s11         ; clk      ;
; N/A           ; None        ; 0.686 ns  ; phy_input[3] ; state_reg.s5          ; clk      ;
; N/A           ; None        ; 0.685 ns  ; phy_input[3] ; state_reg.s7          ; clk      ;
; N/A           ; None        ; 0.661 ns  ; phy_input[3] ; state_reg.read_state  ; clk      ;
; N/A           ; None        ; 0.652 ns  ; phy_input[3] ; state_reg.reset_state ; clk      ;
; N/A           ; None        ; 0.648 ns  ; phy_input[3] ; state_reg.s15         ; clk      ;
; N/A           ; None        ; 0.588 ns  ; phy_input[0] ; state_reg.s14         ; clk      ;
; N/A           ; None        ; 0.169 ns  ; phy_input[0] ; state_reg.reset_state ; clk      ;
; N/A           ; None        ; 0.144 ns  ; phy_input[0] ; state_reg.s7          ; clk      ;
; N/A           ; None        ; 0.139 ns  ; phy_input[0] ; state_reg.s5          ; clk      ;
; N/A           ; None        ; 0.135 ns  ; phy_input[0] ; state_reg.s11         ; clk      ;
; N/A           ; None        ; 0.130 ns  ; phy_input[0] ; state_reg.s9          ; clk      ;
; N/A           ; None        ; 0.122 ns  ; phy_input[0] ; state_reg.s3          ; clk      ;
; N/A           ; None        ; 0.122 ns  ; phy_input[0] ; state_reg.s2          ; clk      ;
; N/A           ; None        ; 0.120 ns  ; phy_input[0] ; state_reg.s10         ; clk      ;
; N/A           ; None        ; 0.109 ns  ; phy_input[0] ; state_reg.s6          ; clk      ;
; N/A           ; None        ; 0.105 ns  ; phy_input[0] ; state_reg.s4          ; clk      ;
; N/A           ; None        ; 0.104 ns  ; phy_input[0] ; state_reg.s15         ; clk      ;
; N/A           ; None        ; 0.097 ns  ; phy_input[0] ; state_reg.s1          ; clk      ;
; N/A           ; None        ; 0.094 ns  ; phy_input[0] ; state_reg.s12         ; clk      ;
; N/A           ; None        ; 0.091 ns  ; phy_input[0] ; state_reg.s13         ; clk      ;
; N/A           ; None        ; 0.091 ns  ; phy_input[0] ; state_reg.s8          ; clk      ;
; N/A           ; None        ; 0.090 ns  ; phy_input[0] ; state_reg.read_state  ; clk      ;
; N/A           ; None        ; -3.547 ns ; phy_input[1] ; state_reg.s14         ; clk      ;
; N/A           ; None        ; -3.684 ns ; phy_input[2] ; state_reg.s14         ; clk      ;
; N/A           ; None        ; -3.966 ns ; phy_input[1] ; state_reg.reset_state ; clk      ;
; N/A           ; None        ; -3.991 ns ; phy_input[1] ; state_reg.s7          ; clk      ;
; N/A           ; None        ; -3.996 ns ; phy_input[1] ; state_reg.s5          ; clk      ;
; N/A           ; None        ; -4.000 ns ; phy_input[1] ; state_reg.s11         ; clk      ;
; N/A           ; None        ; -4.005 ns ; phy_input[1] ; state_reg.s9          ; clk      ;
; N/A           ; None        ; -4.013 ns ; phy_input[1] ; state_reg.s3          ; clk      ;
; N/A           ; None        ; -4.013 ns ; phy_input[1] ; state_reg.s2          ; clk      ;
; N/A           ; None        ; -4.015 ns ; phy_input[1] ; state_reg.s10         ; clk      ;
; N/A           ; None        ; -4.026 ns ; phy_input[1] ; state_reg.s6          ; clk      ;
; N/A           ; None        ; -4.030 ns ; phy_input[1] ; state_reg.s4          ; clk      ;
; N/A           ; None        ; -4.031 ns ; phy_input[1] ; state_reg.s15         ; clk      ;
; N/A           ; None        ; -4.038 ns ; phy_input[1] ; state_reg.s1          ; clk      ;
; N/A           ; None        ; -4.041 ns ; phy_input[1] ; state_reg.s12         ; clk      ;
; N/A           ; None        ; -4.044 ns ; phy_input[1] ; state_reg.s13         ; clk      ;
; N/A           ; None        ; -4.044 ns ; phy_input[1] ; state_reg.s8          ; clk      ;
; N/A           ; None        ; -4.045 ns ; phy_input[1] ; state_reg.read_state  ; clk      ;
; N/A           ; None        ; -4.103 ns ; phy_input[2] ; state_reg.reset_state ; clk      ;
; N/A           ; None        ; -4.128 ns ; phy_input[2] ; state_reg.s7          ; clk      ;
; N/A           ; None        ; -4.133 ns ; phy_input[2] ; state_reg.s5          ; clk      ;
; N/A           ; None        ; -4.137 ns ; phy_input[2] ; state_reg.s11         ; clk      ;
; N/A           ; None        ; -4.142 ns ; phy_input[2] ; state_reg.s9          ; clk      ;
; N/A           ; None        ; -4.150 ns ; phy_input[2] ; state_reg.s3          ; clk      ;
; N/A           ; None        ; -4.150 ns ; phy_input[2] ; state_reg.s2          ; clk      ;
; N/A           ; None        ; -4.152 ns ; phy_input[2] ; state_reg.s10         ; clk      ;
; N/A           ; None        ; -4.163 ns ; phy_input[2] ; state_reg.s6          ; clk      ;
; N/A           ; None        ; -4.167 ns ; phy_input[2] ; state_reg.s4          ; clk      ;
; N/A           ; None        ; -4.168 ns ; phy_input[2] ; state_reg.s15         ; clk      ;
; N/A           ; None        ; -4.175 ns ; phy_input[2] ; state_reg.s1          ; clk      ;
; N/A           ; None        ; -4.178 ns ; phy_input[2] ; state_reg.s12         ; clk      ;
; N/A           ; None        ; -4.181 ns ; phy_input[2] ; state_reg.s13         ; clk      ;
; N/A           ; None        ; -4.181 ns ; phy_input[2] ; state_reg.s8          ; clk      ;
; N/A           ; None        ; -4.182 ns ; phy_input[2] ; state_reg.read_state  ; clk      ;
+---------------+-------------+-----------+--------------+-----------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Mar 02 23:32:18 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ReceivePort -c ReceivePort --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 420.17 MHz between source register "state_reg.s15" and destination register "state_reg.reset_state"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.822 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y35_N27; Fanout = 3; REG Node = 'state_reg.s15'
            Info: 2: + IC(0.318 ns) + CELL(0.420 ns) = 0.738 ns; Loc. = LCCOMB_X31_Y35_N30; Fanout = 1; COMB Node = 'Selector0~0'
            Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 0.822 ns; Loc. = LCFF_X31_Y35_N31; Fanout = 1; REG Node = 'state_reg.reset_state'
            Info: Total cell delay = 0.504 ns ( 61.31 % )
            Info: Total interconnect delay = 0.318 ns ( 38.69 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.698 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 17; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X31_Y35_N31; Fanout = 1; REG Node = 'state_reg.reset_state'
                Info: Total cell delay = 1.536 ns ( 56.93 % )
                Info: Total interconnect delay = 1.162 ns ( 43.07 % )
            Info: - Longest clock path from clock "clk" to source register is 2.698 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 17; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X31_Y35_N27; Fanout = 3; REG Node = 'state_reg.s15'
                Info: Total cell delay = 1.536 ns ( 56.93 % )
                Info: Total interconnect delay = 1.162 ns ( 43.07 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "state_reg.read_state" (data pin = "phy_input[2]", clock pin = "clk") is 4.412 ns
    Info: + Longest pin to register delay is 7.146 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_C11; Fanout = 1; PIN Node = 'phy_input[2]'
        Info: 2: + IC(4.797 ns) + CELL(0.388 ns) = 6.035 ns; Loc. = LCCOMB_X30_Y35_N16; Fanout = 17; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.608 ns) + CELL(0.419 ns) = 7.062 ns; Loc. = LCCOMB_X31_Y35_N0; Fanout = 1; COMB Node = 'state_reg.read_state~0'
        Info: 4: + IC(0.000 ns) + CELL(0.084 ns) = 7.146 ns; Loc. = LCFF_X31_Y35_N1; Fanout = 3; REG Node = 'state_reg.read_state'
        Info: Total cell delay = 1.741 ns ( 24.36 % )
        Info: Total interconnect delay = 5.405 ns ( 75.64 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 17; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X31_Y35_N1; Fanout = 3; REG Node = 'state_reg.read_state'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
Info: tco from clock "clk" to destination pin "read_input" through register "state_reg.read_state" is 6.367 ns
    Info: + Longest clock path from clock "clk" to source register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 17; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X31_Y35_N1; Fanout = 3; REG Node = 'state_reg.read_state'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 3.419 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y35_N1; Fanout = 3; REG Node = 'state_reg.read_state'
        Info: 2: + IC(0.631 ns) + CELL(2.788 ns) = 3.419 ns; Loc. = PIN_B12; Fanout = 0; PIN Node = 'read_input'
        Info: Total cell delay = 2.788 ns ( 81.54 % )
        Info: Total interconnect delay = 0.631 ns ( 18.46 % )
Info: th for register "state_reg.s13" (data pin = "phy_input[3]", clock pin = "clk") is 0.970 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 17; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X31_Y35_N5; Fanout = 1; REG Node = 'state_reg.s13'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 1.994 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 17; PIN Node = 'phy_input[3]'
        Info: 2: + IC(0.781 ns) + CELL(0.150 ns) = 1.910 ns; Loc. = LCCOMB_X31_Y35_N4; Fanout = 1; COMB Node = 'state_next.s13~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 1.994 ns; Loc. = LCFF_X31_Y35_N5; Fanout = 1; REG Node = 'state_reg.s13'
        Info: Total cell delay = 1.213 ns ( 60.83 % )
        Info: Total interconnect delay = 0.781 ns ( 39.17 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Mon Mar 02 23:32:18 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


