FIRRTL version 1.2.0
circuit LinkResetSubmodule :
  module LinkResetSubmodule : @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 24:7]
    input clock : Clock @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 24:7]
    input reset : UInt<1> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 24:7]
    input io_fdi_lp_state_req : UInt<4> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]
    input io_fdi_lp_state_req_prev : UInt<4> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]
    input io_link_state : UInt<4> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]
    output io_linkreset_entry : UInt<1> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]
    output io_linkreset_sb_snd : UInt<6> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]
    input io_linkreset_sb_rcv : UInt<6> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]
    input io_linkreset_sb_rdy : UInt<1> @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 25:14]

    reg linkreset_fdi_req_reg : UInt<1>, clock with :
      reset => (UInt<1>("h0"), linkreset_fdi_req_reg) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 27:38]
    reg linkreset_sbmsg_req_rcv_flag : UInt<1>, clock with :
      reset => (UInt<1>("h0"), linkreset_sbmsg_req_rcv_flag) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 28:45]
    reg linkreset_sbmsg_rsp_rcv_flag : UInt<1>, clock with :
      reset => (UInt<1>("h0"), linkreset_sbmsg_rsp_rcv_flag) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 29:45]
    reg linkreset_sbmsg_ext_rsp_reg : UInt<1>, clock with :
      reset => (UInt<1>("h0"), linkreset_sbmsg_ext_rsp_reg) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 30:44]
    reg linkreset_sbmsg_ext_req_reg : UInt<1>, clock with :
      reset => (UInt<1>("h0"), linkreset_sbmsg_ext_req_reg) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 31:44]
    node _T = eq(io_link_state, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 34:21]
    node _T_1 = eq(io_link_state, UInt<1>("h1")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 35:21]
    node _T_2 = or(_T, _T_1) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 34:40]
    node _T_3 = eq(io_link_state, UInt<4>("hb")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 36:21]
    node _T_4 = or(_T_2, _T_3) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 35:41]
    node _io_linkreset_entry_T = or(linkreset_sbmsg_ext_rsp_reg, linkreset_sbmsg_rsp_rcv_flag) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 39:55]
    node _T_5 = eq(io_link_state, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 43:21]
    node _T_6 = eq(io_fdi_lp_state_req, UInt<4>("h9")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 44:29]
    node _T_7 = and(_T_5, _T_6) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 43:40]
    node _T_8 = eq(io_fdi_lp_state_req_prev, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 45:34]
    node _T_9 = and(_T_7, _T_8) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 44:55]
    node _T_10 = eq(io_fdi_lp_state_req, UInt<4>("h9")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 49:27]
    node _T_11 = neq(io_link_state, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 50:23]
    node _T_12 = and(_T_10, _T_11) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 49:53]
    node _GEN_0 = mux(_T_12, UInt<1>("h1"), linkreset_fdi_req_reg) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 51:7 52:29 54:29]
    node _GEN_1 = mux(_T_9, UInt<1>("h1"), _GEN_0) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 46:7 47:29]
    node _T_13 = eq(io_linkreset_sb_snd, UInt<6>("h9")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 57:30]
    node _T_14 = and(_T_13, io_linkreset_sb_rdy) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 57:64]
    node _GEN_2 = mux(_T_14, UInt<1>("h1"), linkreset_sbmsg_ext_req_reg) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 57:87 58:35 60:35]
    node _T_15 = eq(io_linkreset_sb_snd, UInt<6>("h19")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 63:30]
    node _T_16 = and(_T_15, io_linkreset_sb_rdy) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 63:64]
    node _GEN_3 = mux(_T_16, UInt<1>("h1"), linkreset_sbmsg_ext_rsp_reg) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 63:87 64:35 66:35]
    node _T_17 = eq(io_linkreset_sb_rcv, UInt<6>("h9")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 70:30]
    node _GEN_4 = mux(_T_17, UInt<1>("h1"), linkreset_sbmsg_req_rcv_flag) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 70:65 71:36 73:36]
    node _T_18 = eq(io_linkreset_sb_rcv, UInt<6>("h19")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 78:30]
    node _GEN_5 = mux(_T_18, UInt<1>("h1"), linkreset_sbmsg_rsp_rcv_flag) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 78:65 79:36 81:36]
    node _T_19 = eq(linkreset_sbmsg_req_rcv_flag, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 86:35]
    node _T_20 = and(linkreset_fdi_req_reg, _T_19) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 86:32]
    node _T_21 = eq(linkreset_sbmsg_ext_req_reg, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 87:10]
    node _T_22 = and(_T_20, _T_21) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 86:65]
    node _T_23 = eq(linkreset_sbmsg_ext_rsp_reg, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 89:48]
    node _T_24 = and(linkreset_sbmsg_req_rcv_flag, _T_23) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 89:45]
    node _GEN_6 = mux(_T_24, UInt<6>("h19"), UInt<6>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 89:78 90:27 92:27]
    node _GEN_7 = mux(_T_22, UInt<6>("h9"), _GEN_6) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 87:40 88:27]
    node _GEN_8 = mux(_T_4, _io_linkreset_entry_T, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 100:24 37:5 39:24]
    node _GEN_9 = mux(_T_4, _GEN_1, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 37:5 95:27]
    node _GEN_10 = mux(_T_4, _GEN_2, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 37:5 98:33]
    node _GEN_11 = mux(_T_4, _GEN_3, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 37:5 99:33]
    node _GEN_12 = mux(_T_4, _GEN_4, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 37:5 96:34]
    node _GEN_13 = mux(_T_4, _GEN_5, UInt<1>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 37:5 97:34]
    node _GEN_14 = mux(_T_4, _GEN_7, UInt<6>("h0")) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 101:25 37:5]
    io_linkreset_entry <= _GEN_8
    io_linkreset_sb_snd <= _GEN_14
    linkreset_fdi_req_reg <= mux(reset, UInt<1>("h0"), _GEN_9) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 27:{38,38}]
    linkreset_sbmsg_req_rcv_flag <= mux(reset, UInt<1>("h0"), _GEN_12) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 28:{45,45}]
    linkreset_sbmsg_rsp_rcv_flag <= mux(reset, UInt<1>("h0"), _GEN_13) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 29:{45,45}]
    linkreset_sbmsg_ext_rsp_reg <= mux(reset, UInt<1>("h0"), _GEN_11) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 30:{44,44}]
    linkreset_sbmsg_ext_req_reg <= mux(reset, UInt<1>("h0"), _GEN_10) @[generators/uciedigital/src/main/scala/d2dadapter/LinkResetSubmodule.scala 31:{44,44}]
