TimeQuest Timing Analyzer report for Snake
Sun Nov 13 16:31:28 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Snake                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 333.22 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.001 ; -35.080            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -35.125                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -2.001 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.924      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.950 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.871      ;
; -1.904 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.825      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.863 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.786      ;
; -1.819 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.740      ;
; -1.786 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.707      ;
; -1.772 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.693      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.763 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.686      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.761 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.682      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.746 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.669      ;
; -1.719 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.640      ;
; -1.684 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.605      ;
; -1.666 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.587      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.663 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.586      ;
; -1.645 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.566      ;
; -1.601 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.522      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.584 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.507      ;
; -1.563 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.484      ;
; -1.531 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.452      ;
; -1.527 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.448      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.526 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.449      ;
; -1.506 ; hvsync_generator:syncgen|CounterX[6] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.336      ; 2.840      ;
; -1.505 ; hvsync_generator:syncgen|CounterX[6] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.336      ; 2.839      ;
; -1.482 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.401      ;
; -1.481 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.402      ;
; -1.436 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.357      ;
; -1.408 ; hvsync_generator:syncgen|CounterX[8] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.334      ; 2.740      ;
; -1.407 ; hvsync_generator:syncgen|CounterX[8] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.334      ; 2.739      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.323      ;
; -1.390 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.311      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; hvsync_generator:syncgen|inDisplayArea ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.459 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.461 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.726      ;
; 0.642 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
; 0.643 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.908      ;
; 0.649 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.914      ;
; 0.651 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.916      ;
; 0.659 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.926      ;
; 0.663 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.928      ;
; 0.664 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.929      ;
; 0.664 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[0]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.929      ;
; 0.664 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.929      ;
; 0.666 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.931      ;
; 0.666 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.931      ;
; 0.667 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.932      ;
; 0.676 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.941      ;
; 0.678 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.943      ;
; 0.697 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.962      ;
; 0.813 ; hvsync_generator:syncgen|CounterY[6]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.507      ;
; 0.820 ; hvsync_generator:syncgen|CounterX[9]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.510      ; 1.516      ;
; 0.834 ; hvsync_generator:syncgen|CounterX[6]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.532      ;
; 0.843 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.537      ;
; 0.884 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.147      ;
; 0.890 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.157      ;
; 0.935 ; hvsync_generator:syncgen|CounterY[7]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.629      ;
; 0.960 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.225      ;
; 0.961 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.226      ;
; 0.969 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.972 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.237      ;
; 0.974 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.239      ;
; 0.976 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.242      ;
; 0.979 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.244      ;
; 0.979 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.244      ;
; 0.981 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.246      ;
; 0.981 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.246      ;
; 0.984 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.249      ;
; 0.986 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.251      ;
; 0.990 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.255      ;
; 0.993 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.258      ;
; 0.994 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.257      ;
; 0.995 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.260      ;
; 1.001 ; hvsync_generator:syncgen|CounterX[8]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.510      ; 1.697      ;
; 1.003 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.268      ;
; 1.005 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.270      ;
; 1.008 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.273      ;
; 1.010 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.275      ;
; 1.012 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.279      ;
; 1.026 ; hvsync_generator:syncgen|CounterY[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.720      ;
; 1.050 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.079      ; 1.315      ;
; 1.069 ; hvsync_generator:syncgen|CounterX[4]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.767      ;
; 1.072 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.335      ;
; 1.081 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.346      ;
; 1.082 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.347      ;
; 1.086 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.351      ;
; 1.087 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.352      ;
; 1.090 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.355      ;
; 1.092 ; hvsync_generator:syncgen|CounterX[3]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.790      ;
; 1.094 ; hvsync_generator:syncgen|CounterY[8]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.788      ;
; 1.095 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.360      ;
; 1.098 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.363      ;
; 1.098 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.363      ;
; 1.100 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.365      ;
; 1.100 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.365      ;
; 1.102 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; hvsync_generator:syncgen|CounterX[7]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.801      ;
; 1.103 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.368      ;
; 1.105 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.374      ;
; 1.105 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.370      ;
; 1.105 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.370      ;
; 1.105 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.370      ;
; 1.106 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.083      ; 1.375      ;
; 1.107 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.372      ;
; 1.116 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.381      ;
; 1.118 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.381      ;
; 1.129 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.131 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.396      ;
; 1.136 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.401      ;
; 1.142 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.407      ;
; 1.161 ; hvsync_generator:syncgen|CounterX[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.859      ;
; 1.163 ; hvsync_generator:syncgen|CounterY[6]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.857      ;
; 1.165 ; hvsync_generator:syncgen|CounterY[6]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.859      ;
; 1.170 ; hvsync_generator:syncgen|CounterX[9]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.510      ; 1.866      ;
; 1.172 ; hvsync_generator:syncgen|CounterX[9]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.510      ; 1.868      ;
; 1.175 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.079      ; 1.440      ;
; 1.188 ; hvsync_generator:syncgen|CounterX[6]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.886      ;
; 1.189 ; hvsync_generator:syncgen|CounterX[6]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.512      ; 1.887      ;
; 1.197 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.460      ;
; 1.197 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.891      ;
; 1.198 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.508      ; 1.892      ;
; 1.207 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.474      ;
; 1.207 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.472      ;
; 1.208 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.473      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 359.84 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.779 ; -29.778           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -35.125                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.779 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.711      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.706 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.636      ;
; -1.625 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.555      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.591 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.523      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.561 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.493      ;
; -1.552 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.482      ;
; -1.522 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.452      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.519 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.449      ;
; -1.511 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.441      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.491 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.423      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.468 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.400      ;
; -1.437 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.367      ;
; -1.432 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.362      ;
; -1.416 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.346      ;
; -1.400 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.330      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.375 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.307      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.337 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.269      ;
; -1.334 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.264      ;
; -1.327 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.257      ;
; -1.298 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.228      ;
; -1.297 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.227      ;
; -1.281 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.209      ;
; -1.275 ; hvsync_generator:syncgen|CounterX[6] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.311      ; 2.585      ;
; -1.273 ; hvsync_generator:syncgen|CounterX[6] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.311      ; 2.583      ;
; -1.228 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.158      ;
; -1.216 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.146      ;
; -1.202 ; hvsync_generator:syncgen|CounterX[8] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.309      ; 2.510      ;
; -1.200 ; hvsync_generator:syncgen|CounterX[8] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.309      ; 2.508      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.190 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.067     ; 2.122      ;
; -1.177 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.107      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; hvsync_generator:syncgen|inDisplayArea ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.414 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.656      ;
; 0.425 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.667      ;
; 0.586 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.588 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.593 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.835      ;
; 0.596 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.838      ;
; 0.601 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.843      ;
; 0.604 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.846      ;
; 0.606 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.607 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[0]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.849      ;
; 0.609 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.851      ;
; 0.610 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.852      ;
; 0.611 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.853      ;
; 0.616 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.858      ;
; 0.619 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.861      ;
; 0.637 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.879      ;
; 0.720 ; hvsync_generator:syncgen|CounterY[6]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.356      ;
; 0.730 ; hvsync_generator:syncgen|CounterX[9]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.467      ; 1.368      ;
; 0.747 ; hvsync_generator:syncgen|CounterX[6]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.387      ;
; 0.771 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.407      ;
; 0.814 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.054      ;
; 0.816 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.060      ;
; 0.833 ; hvsync_generator:syncgen|CounterY[7]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.469      ;
; 0.872 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.114      ;
; 0.874 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.116      ;
; 0.876 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.118      ;
; 0.879 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.121      ;
; 0.879 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.121      ;
; 0.881 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.123      ;
; 0.882 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.124      ;
; 0.887 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.136      ;
; 0.895 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.137      ;
; 0.896 ; hvsync_generator:syncgen|CounterX[8]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.467      ; 1.534      ;
; 0.897 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.139      ;
; 0.904 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.146      ;
; 0.905 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.147      ;
; 0.907 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.149      ;
; 0.915 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.155      ;
; 0.915 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.157      ;
; 0.918 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.160      ;
; 0.924 ; hvsync_generator:syncgen|CounterY[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.560      ;
; 0.926 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.170      ;
; 0.942 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.071      ; 1.184      ;
; 0.956 ; hvsync_generator:syncgen|CounterX[4]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.596      ;
; 0.971 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.213      ;
; 0.973 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.215      ;
; 0.976 ; hvsync_generator:syncgen|CounterX[3]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.616      ;
; 0.981 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.223      ;
; 0.982 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.224      ;
; 0.984 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.226      ;
; 0.986 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.228      ;
; 0.989 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.989 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.990 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.991 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.992 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.234      ;
; 0.992 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.234      ;
; 0.995 ; hvsync_generator:syncgen|CounterY[8]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.631      ;
; 0.996 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 1.000 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.240      ;
; 1.000 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.000 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.242      ;
; 1.001 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.002 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.244      ;
; 1.004 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.246      ;
; 1.007 ; hvsync_generator:syncgen|CounterX[7]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.647      ;
; 1.014 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.256      ;
; 1.017 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.259      ;
; 1.019 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.075      ; 1.265      ;
; 1.024 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.270      ;
; 1.028 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.270      ;
; 1.034 ; hvsync_generator:syncgen|CounterY[6]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.670      ;
; 1.035 ; hvsync_generator:syncgen|CounterX[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.675      ;
; 1.036 ; hvsync_generator:syncgen|CounterY[6]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.672      ;
; 1.039 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.281      ;
; 1.040 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.280      ;
; 1.044 ; hvsync_generator:syncgen|CounterX[9]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.467      ; 1.682      ;
; 1.046 ; hvsync_generator:syncgen|CounterX[9]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.467      ; 1.684      ;
; 1.055 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.074 ; hvsync_generator:syncgen|CounterX[6]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.714      ;
; 1.076 ; hvsync_generator:syncgen|CounterX[6]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.716      ;
; 1.081 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.323      ;
; 1.083 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.325      ;
; 1.085 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.721      ;
; 1.087 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.465      ; 1.723      ;
; 1.091 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.333      ;
; 1.092 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.334      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.454 ; -5.300            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -29.594                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.419 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.368      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.401 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.352      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; hvsync_generator:syncgen|CounterX[8] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.337      ;
; -0.373 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.322      ;
; -0.360 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.309      ;
; -0.349 ; hvsync_generator:syncgen|CounterX[1] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.298      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.340 ; hvsync_generator:syncgen|CounterX[9] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.338 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.285      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.308 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.259      ;
; -0.307 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.256      ;
; -0.298 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.247      ;
; -0.290 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.239      ;
; -0.268 ; hvsync_generator:syncgen|CounterX[2] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.217      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; hvsync_generator:syncgen|CounterX[0] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.244 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.193      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[6] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.375      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.232 ; hvsync_generator:syncgen|CounterX[3] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.231 ; hvsync_generator:syncgen|CounterX[6] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.156      ; 1.374      ;
; -0.229 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.178      ;
; -0.228 ; hvsync_generator:syncgen|CounterX[5] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.177      ;
; -0.208 ; hvsync_generator:syncgen|CounterX[4] ; hvsync_generator:syncgen|CounterX[9] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.157      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.187 ; hvsync_generator:syncgen|CounterX[7] ; hvsync_generator:syncgen|CounterY[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.138      ;
; -0.186 ; hvsync_generator:syncgen|CounterY[8] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.152      ; 1.325      ;
; -0.185 ; hvsync_generator:syncgen|CounterY[8] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.152      ; 1.324      ;
; -0.182 ; hvsync_generator:syncgen|CounterY[4] ; vga_R~reg0                           ; clk          ; clk         ; 1.000        ; 0.152      ; 1.321      ;
; -0.181 ; hvsync_generator:syncgen|CounterY[4] ; vga_G~reg0                           ; clk          ; clk         ; 1.000        ; 0.152      ; 1.320      ;
; -0.175 ; hvsync_generator:syncgen|CounterX[6] ; hvsync_generator:syncgen|CounterX[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.124      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; hvsync_generator:syncgen|inDisplayArea ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.207 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.331      ;
; 0.210 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.334      ;
; 0.293 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.418      ;
; 0.296 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.420      ;
; 0.300 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[0]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.304 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[1]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.305 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.305 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.306 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.430      ;
; 0.307 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.431      ;
; 0.311 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.435      ;
; 0.313 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.437      ;
; 0.321 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|vga_HS        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.445      ;
; 0.373 ; hvsync_generator:syncgen|inDisplayArea ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.697      ;
; 0.380 ; hvsync_generator:syncgen|CounterX[9]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.242      ; 0.706      ;
; 0.395 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.521      ;
; 0.395 ; hvsync_generator:syncgen|CounterY[6]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.719      ;
; 0.396 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.518      ;
; 0.396 ; hvsync_generator:syncgen|CounterX[6]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.724      ;
; 0.438 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.560      ;
; 0.442 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.566      ;
; 0.443 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.567      ;
; 0.449 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; hvsync_generator:syncgen|CounterY[7]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.774      ;
; 0.451 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.575      ;
; 0.453 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[1]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.578      ;
; 0.454 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.578      ;
; 0.455 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.456 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.580      ;
; 0.456 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.580      ;
; 0.457 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.581      ;
; 0.457 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.581      ;
; 0.459 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; hvsync_generator:syncgen|CounterX[6]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.585      ;
; 0.463 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.588      ;
; 0.469 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.593      ;
; 0.471 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.595      ;
; 0.472 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.596      ;
; 0.474 ; hvsync_generator:syncgen|CounterX[8]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.242      ; 0.800      ;
; 0.474 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.598      ;
; 0.477 ; hvsync_generator:syncgen|CounterY[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.801      ;
; 0.478 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.600      ;
; 0.499 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.621      ;
; 0.500 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.044      ; 0.628      ;
; 0.500 ; hvsync_generator:syncgen|CounterX[7]   ; hvsync_generator:syncgen|CounterY[0]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.628      ;
; 0.505 ; hvsync_generator:syncgen|CounterY[7]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.040      ; 0.629      ;
; 0.505 ; hvsync_generator:syncgen|CounterX[7]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.833      ;
; 0.505 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.629      ;
; 0.506 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.630      ;
; 0.507 ; hvsync_generator:syncgen|CounterX[4]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.835      ;
; 0.508 ; hvsync_generator:syncgen|CounterY[2]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.632      ;
; 0.509 ; hvsync_generator:syncgen|CounterX[3]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.837      ;
; 0.509 ; hvsync_generator:syncgen|CounterX[1]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.633      ;
; 0.512 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.636      ;
; 0.512 ; hvsync_generator:syncgen|CounterX[9]   ; hvsync_generator:syncgen|CounterX[9]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.636      ;
; 0.514 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; hvsync_generator:syncgen|CounterY[8]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.839      ;
; 0.515 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.639      ;
; 0.517 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.517 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.641      ;
; 0.519 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.643      ;
; 0.519 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.643      ;
; 0.520 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.644      ;
; 0.520 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.644      ;
; 0.522 ; hvsync_generator:syncgen|CounterX[0]   ; hvsync_generator:syncgen|CounterX[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.646      ;
; 0.522 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.646      ;
; 0.523 ; hvsync_generator:syncgen|CounterY[1]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.647      ;
; 0.523 ; hvsync_generator:syncgen|CounterX[2]   ; hvsync_generator:syncgen|CounterX[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.647      ;
; 0.525 ; hvsync_generator:syncgen|CounterY[0]   ; hvsync_generator:syncgen|CounterY[5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.649      ;
; 0.527 ; hvsync_generator:syncgen|CounterX[4]   ; hvsync_generator:syncgen|CounterX[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.651      ;
; 0.530 ; hvsync_generator:syncgen|inDisplayArea ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.854      ;
; 0.531 ; hvsync_generator:syncgen|inDisplayArea ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.855      ;
; 0.535 ; hvsync_generator:syncgen|CounterY[5]   ; hvsync_generator:syncgen|CounterY[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.659      ;
; 0.537 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.661      ;
; 0.537 ; hvsync_generator:syncgen|CounterX[9]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.242      ; 0.863      ;
; 0.538 ; hvsync_generator:syncgen|CounterX[9]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.242      ; 0.864      ;
; 0.539 ; hvsync_generator:syncgen|CounterY[4]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.661      ;
; 0.540 ; hvsync_generator:syncgen|CounterY[3]   ; hvsync_generator:syncgen|CounterY[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.664      ;
; 0.548 ; hvsync_generator:syncgen|CounterY[8]   ; hvsync_generator:syncgen|vga_VS        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.670      ;
; 0.550 ; hvsync_generator:syncgen|CounterX[3]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.552 ; hvsync_generator:syncgen|CounterY[6]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.876      ;
; 0.553 ; hvsync_generator:syncgen|CounterY[6]   ; hvsync_generator:syncgen|inDisplayArea ; clk          ; clk         ; 0.000        ; 0.040      ; 0.677      ;
; 0.553 ; hvsync_generator:syncgen|CounterY[6]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.877      ;
; 0.553 ; hvsync_generator:syncgen|CounterX[6]   ; vga_G~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.881      ;
; 0.554 ; hvsync_generator:syncgen|CounterX[6]   ; vga_R~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.882      ;
; 0.558 ; hvsync_generator:syncgen|CounterX[5]   ; vga_B~reg0                             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.886      ;
; 0.563 ; hvsync_generator:syncgen|CounterX[5]   ; hvsync_generator:syncgen|CounterX[8]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.689      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.001  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.001  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -35.08  ; 0.0   ; 0.0      ; 0.0     ; -35.125             ;
;  clk             ; -35.080 ; 0.000 ; N/A      ; N/A     ; -35.125             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_h_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_v_sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_R         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_G         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_B         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; vga_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; vga_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_h_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_v_sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vga_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 330      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 330      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; vga_B       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_G       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_R       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_h_sync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_v_sync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; vga_B       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_G       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_R       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_h_sync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vga_v_sync  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Sun Nov 13 16:31:25 2016
Info: Command: quartus_sta Snake -c Snake
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Snake.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.001             -35.080 clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.125 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.779
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.779             -29.778 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.125 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.454              -5.300 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.594 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 909 megabytes
    Info: Processing ended: Sun Nov 13 16:31:28 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


