TimeQuest Timing Analyzer report for LAB03
Sun Nov 19 19:36:13 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LAB03                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 235.07 MHz      ; clk        ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.914 ; -183.744      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -7064.020             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a65~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a67~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a69~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a71~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a73~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a75~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a77~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a79~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a81~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a83~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a85~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a87~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a89~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a91~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a93~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a95~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.025     ; 2.854      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a65~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a67~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a69~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a71~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a73~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a75~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a77~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a79~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a81~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a83~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a85~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a87~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a89~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a91~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a93~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a95~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Address[*]   ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
;  Address[0]  ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  Address[1]  ; clk        ; 7.353 ; 7.353 ; Rise       ; clk             ;
;  Address[2]  ; clk        ; 8.312 ; 8.312 ; Rise       ; clk             ;
;  Address[3]  ; clk        ; 6.915 ; 6.915 ; Rise       ; clk             ;
;  Address[4]  ; clk        ; 7.342 ; 7.342 ; Rise       ; clk             ;
;  Address[5]  ; clk        ; 7.841 ; 7.841 ; Rise       ; clk             ;
;  Address[6]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  Address[7]  ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  Address[8]  ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  Address[9]  ; clk        ; 7.719 ; 7.719 ; Rise       ; clk             ;
;  Address[10] ; clk        ; 7.664 ; 7.664 ; Rise       ; clk             ;
;  Address[11] ; clk        ; 7.191 ; 7.191 ; Rise       ; clk             ;
;  Address[12] ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
;  Address[13] ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
; RE           ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
; WD[*]        ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  WD[0]       ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  WD[1]       ; clk        ; 3.510 ; 3.510 ; Rise       ; clk             ;
;  WD[2]       ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  WD[3]       ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  WD[4]       ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  WD[5]       ; clk        ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  WD[6]       ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
;  WD[7]       ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  WD[8]       ; clk        ; 3.442 ; 3.442 ; Rise       ; clk             ;
;  WD[9]       ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  WD[10]      ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  WD[11]      ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  WD[12]      ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
;  WD[13]      ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  WD[14]      ; clk        ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  WD[15]      ; clk        ; 3.569 ; 3.569 ; Rise       ; clk             ;
;  WD[16]      ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  WD[17]      ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  WD[18]      ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  WD[19]      ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  WD[20]      ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  WD[21]      ; clk        ; 3.547 ; 3.547 ; Rise       ; clk             ;
;  WD[22]      ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  WD[23]      ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  WD[24]      ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  WD[25]      ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  WD[26]      ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  WD[27]      ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  WD[28]      ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  WD[29]      ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  WD[30]      ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  WD[31]      ; clk        ; 3.675 ; 3.675 ; Rise       ; clk             ;
; WE           ; clk        ; 8.524 ; 8.524 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Address[*]   ; clk        ; -2.950 ; -2.950 ; Rise       ; clk             ;
;  Address[0]  ; clk        ; -3.861 ; -3.861 ; Rise       ; clk             ;
;  Address[1]  ; clk        ; -3.845 ; -3.845 ; Rise       ; clk             ;
;  Address[2]  ; clk        ; -2.950 ; -2.950 ; Rise       ; clk             ;
;  Address[3]  ; clk        ; -4.313 ; -4.313 ; Rise       ; clk             ;
;  Address[4]  ; clk        ; -3.389 ; -3.389 ; Rise       ; clk             ;
;  Address[5]  ; clk        ; -3.595 ; -3.595 ; Rise       ; clk             ;
;  Address[6]  ; clk        ; -4.114 ; -4.114 ; Rise       ; clk             ;
;  Address[7]  ; clk        ; -3.941 ; -3.941 ; Rise       ; clk             ;
;  Address[8]  ; clk        ; -4.362 ; -4.362 ; Rise       ; clk             ;
;  Address[9]  ; clk        ; -4.358 ; -4.358 ; Rise       ; clk             ;
;  Address[10] ; clk        ; -3.397 ; -3.397 ; Rise       ; clk             ;
;  Address[11] ; clk        ; -3.856 ; -3.856 ; Rise       ; clk             ;
;  Address[12] ; clk        ; -3.356 ; -3.356 ; Rise       ; clk             ;
;  Address[13] ; clk        ; -3.339 ; -3.339 ; Rise       ; clk             ;
; RE           ; clk        ; -3.478 ; -3.478 ; Rise       ; clk             ;
; WD[*]        ; clk        ; -3.109 ; -3.109 ; Rise       ; clk             ;
;  WD[0]       ; clk        ; -3.199 ; -3.199 ; Rise       ; clk             ;
;  WD[1]       ; clk        ; -3.218 ; -3.218 ; Rise       ; clk             ;
;  WD[2]       ; clk        ; -3.196 ; -3.196 ; Rise       ; clk             ;
;  WD[3]       ; clk        ; -3.210 ; -3.210 ; Rise       ; clk             ;
;  WD[4]       ; clk        ; -3.331 ; -3.331 ; Rise       ; clk             ;
;  WD[5]       ; clk        ; -3.764 ; -3.764 ; Rise       ; clk             ;
;  WD[6]       ; clk        ; -3.109 ; -3.109 ; Rise       ; clk             ;
;  WD[7]       ; clk        ; -3.642 ; -3.642 ; Rise       ; clk             ;
;  WD[8]       ; clk        ; -3.147 ; -3.147 ; Rise       ; clk             ;
;  WD[9]       ; clk        ; -3.405 ; -3.405 ; Rise       ; clk             ;
;  WD[10]      ; clk        ; -3.231 ; -3.231 ; Rise       ; clk             ;
;  WD[11]      ; clk        ; -3.350 ; -3.350 ; Rise       ; clk             ;
;  WD[12]      ; clk        ; -3.214 ; -3.214 ; Rise       ; clk             ;
;  WD[13]      ; clk        ; -3.207 ; -3.207 ; Rise       ; clk             ;
;  WD[14]      ; clk        ; -3.259 ; -3.259 ; Rise       ; clk             ;
;  WD[15]      ; clk        ; -3.193 ; -3.193 ; Rise       ; clk             ;
;  WD[16]      ; clk        ; -3.301 ; -3.301 ; Rise       ; clk             ;
;  WD[17]      ; clk        ; -3.677 ; -3.677 ; Rise       ; clk             ;
;  WD[18]      ; clk        ; -3.509 ; -3.509 ; Rise       ; clk             ;
;  WD[19]      ; clk        ; -3.266 ; -3.266 ; Rise       ; clk             ;
;  WD[20]      ; clk        ; -3.247 ; -3.247 ; Rise       ; clk             ;
;  WD[21]      ; clk        ; -3.200 ; -3.200 ; Rise       ; clk             ;
;  WD[22]      ; clk        ; -3.297 ; -3.297 ; Rise       ; clk             ;
;  WD[23]      ; clk        ; -3.226 ; -3.226 ; Rise       ; clk             ;
;  WD[24]      ; clk        ; -3.483 ; -3.483 ; Rise       ; clk             ;
;  WD[25]      ; clk        ; -3.141 ; -3.141 ; Rise       ; clk             ;
;  WD[26]      ; clk        ; -3.155 ; -3.155 ; Rise       ; clk             ;
;  WD[27]      ; clk        ; -3.263 ; -3.263 ; Rise       ; clk             ;
;  WD[28]      ; clk        ; -3.216 ; -3.216 ; Rise       ; clk             ;
;  WD[29]      ; clk        ; -3.858 ; -3.858 ; Rise       ; clk             ;
;  WD[30]      ; clk        ; -3.331 ; -3.331 ; Rise       ; clk             ;
;  WD[31]      ; clk        ; -3.130 ; -3.130 ; Rise       ; clk             ;
; WE           ; clk        ; -3.227 ; -3.227 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD[*]     ; clk        ; 14.251 ; 14.251 ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 11.561 ; 11.561 ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 11.319 ; 11.319 ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 12.897 ; 12.897 ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 12.461 ; 12.461 ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 12.243 ; 12.243 ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 12.321 ; 12.321 ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 11.483 ; 11.483 ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 12.892 ; 12.892 ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 12.498 ; 12.498 ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 11.620 ; 11.620 ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 13.586 ; 13.586 ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 13.128 ; 13.128 ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 14.251 ; 14.251 ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 13.547 ; 13.547 ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 13.113 ; 13.113 ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 13.157 ; 13.157 ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 12.733 ; 12.733 ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 12.769 ; 12.769 ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 13.523 ; 13.523 ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 12.776 ; 12.776 ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 13.144 ; 13.144 ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 12.734 ; 12.734 ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 13.576 ; 13.576 ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 13.403 ; 13.403 ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 12.614 ; 12.614 ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 12.740 ; 12.740 ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 13.550 ; 13.550 ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 13.427 ; 13.427 ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 13.448 ; 13.448 ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 12.386 ; 12.386 ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 11.681 ; 11.681 ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 11.921 ; 11.921 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD[*]     ; clk        ; 7.450  ; 7.450  ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 7.521  ; 7.521  ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 7.450  ; 7.450  ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 10.573 ; 10.573 ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 9.260  ; 9.260  ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 9.496  ; 9.496  ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 9.576  ; 9.576  ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 9.732  ; 9.732  ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 10.539 ; 10.539 ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 11.053 ; 11.053 ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 10.944 ; 10.944 ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 10.666 ; 10.666 ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 10.655 ; 10.655 ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 10.902 ; 10.902 ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 10.846 ; 10.846 ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 11.066 ; 11.066 ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 10.931 ; 10.931 ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 10.672 ; 10.672 ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 10.633 ; 10.633 ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 10.329 ; 10.329 ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 10.590 ; 10.590 ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 10.371 ; 10.371 ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 10.687 ; 10.687 ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 10.900 ; 10.900 ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 10.733 ; 10.733 ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 10.343 ; 10.343 ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 10.357 ; 10.357 ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 10.769 ; 10.769 ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 9.773  ; 9.773  ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 10.010 ; 10.010 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; RD[*]     ; clk        ; 6.320 ;      ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 6.733 ;      ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 6.595 ;      ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 6.320 ;      ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 6.526 ;      ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 6.539 ;      ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 6.329 ;      ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 6.320 ;      ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 6.821 ;      ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 6.540 ;      ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 6.711 ;      ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 6.531 ;      ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 6.544 ;      ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 6.538 ;      ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 6.521 ;      ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 6.603 ;      ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 6.812 ;      ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 7.077 ;      ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 6.359 ;      ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 7.022 ;      ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 6.808 ;      ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 6.360 ;      ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 6.588 ;      ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 6.327 ;      ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 6.530 ;      ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 6.514 ;      ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 6.329 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; RD[*]     ; clk        ; 6.320 ;      ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 6.733 ;      ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 6.595 ;      ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 6.320 ;      ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 6.526 ;      ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 6.539 ;      ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 6.329 ;      ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 6.320 ;      ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 6.821 ;      ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 6.540 ;      ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 6.711 ;      ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 6.531 ;      ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 6.552 ;      ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 6.544 ;      ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 6.538 ;      ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 6.521 ;      ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 6.603 ;      ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 6.812 ;      ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 7.077 ;      ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 6.359 ;      ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 7.022 ;      ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 6.808 ;      ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 6.360 ;      ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 6.588 ;      ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 6.327 ;      ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 6.530 ;      ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 6.325 ;      ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 6.331 ;      ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 6.514 ;      ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 6.329 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; clk        ; 6.320     ;           ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 6.733     ;           ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 6.595     ;           ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 6.320     ;           ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 6.526     ;           ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 6.539     ;           ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 6.329     ;           ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 6.320     ;           ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 6.821     ;           ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 6.540     ;           ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 6.711     ;           ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 6.531     ;           ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 6.544     ;           ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 6.538     ;           ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 6.521     ;           ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 6.603     ;           ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 6.812     ;           ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 7.077     ;           ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 6.359     ;           ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 7.022     ;           ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 6.808     ;           ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 6.360     ;           ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 6.588     ;           ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 6.327     ;           ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 6.530     ;           ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 6.514     ;           ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 6.329     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; clk        ; 6.320     ;           ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 6.733     ;           ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 6.595     ;           ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 6.320     ;           ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 6.526     ;           ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 6.539     ;           ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 6.329     ;           ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 6.320     ;           ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 6.821     ;           ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 6.540     ;           ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 6.711     ;           ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 6.531     ;           ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 6.552     ;           ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 6.544     ;           ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 6.538     ;           ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 6.521     ;           ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 6.603     ;           ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 6.812     ;           ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 7.077     ;           ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 6.359     ;           ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 7.022     ;           ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 6.808     ;           ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 6.360     ;           ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 6.588     ;           ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 6.327     ;           ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 6.530     ;           ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 6.325     ;           ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 6.331     ;           ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 6.514     ;           ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 6.329     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.460 ; -140.160      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -7064.020             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a65~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a67~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a69~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a71~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a73~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a75~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a77~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a79~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a81~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a83~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a85~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a87~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a89~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a91~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a93~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a95~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 1.000        ; -0.017     ; 2.442      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a32~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a64~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a65~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a33~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a34~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a66~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a67~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a35~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a36~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a68~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a69~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a37~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a38~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a70~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a71~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a39~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a40~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a72~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a73~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a41~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_datain_reg0  ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a42~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a74~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a75~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a43~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a44~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a76~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a77~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a45~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a46~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a78~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a79~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a47~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a48~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a80~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a81~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a49~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a50~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a82~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a83~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a51~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a52~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a84~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a85~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a53~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a54~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a86~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a87~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a55~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a56~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a88~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a89~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a57~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a58~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a90~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a91~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a59~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a60~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a92~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a93~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a61~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a62~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a94~porta_datain_reg1 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a95~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a63~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_datain_reg0 ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk          ; clk         ; 0.000        ; -0.017     ; 2.442      ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:Sram_rtl_0|altsyncram_m3h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Address[*]   ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  Address[0]  ; clk        ; 3.651 ; 3.651 ; Rise       ; clk             ;
;  Address[1]  ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  Address[2]  ; clk        ; 4.349 ; 4.349 ; Rise       ; clk             ;
;  Address[3]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  Address[4]  ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  Address[5]  ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  Address[6]  ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  Address[7]  ; clk        ; 3.790 ; 3.790 ; Rise       ; clk             ;
;  Address[8]  ; clk        ; 3.863 ; 3.863 ; Rise       ; clk             ;
;  Address[9]  ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  Address[10] ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  Address[11] ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  Address[12] ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  Address[13] ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
; RE           ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
; WD[*]        ; clk        ; 2.376 ; 2.376 ; Rise       ; clk             ;
;  WD[0]       ; clk        ; 2.008 ; 2.008 ; Rise       ; clk             ;
;  WD[1]       ; clk        ; 1.894 ; 1.894 ; Rise       ; clk             ;
;  WD[2]       ; clk        ; 1.895 ; 1.895 ; Rise       ; clk             ;
;  WD[3]       ; clk        ; 1.909 ; 1.909 ; Rise       ; clk             ;
;  WD[4]       ; clk        ; 2.065 ; 2.065 ; Rise       ; clk             ;
;  WD[5]       ; clk        ; 2.309 ; 2.309 ; Rise       ; clk             ;
;  WD[6]       ; clk        ; 1.796 ; 1.796 ; Rise       ; clk             ;
;  WD[7]       ; clk        ; 2.206 ; 2.206 ; Rise       ; clk             ;
;  WD[8]       ; clk        ; 1.811 ; 1.811 ; Rise       ; clk             ;
;  WD[9]       ; clk        ; 2.012 ; 2.012 ; Rise       ; clk             ;
;  WD[10]      ; clk        ; 2.136 ; 2.136 ; Rise       ; clk             ;
;  WD[11]      ; clk        ; 2.129 ; 2.129 ; Rise       ; clk             ;
;  WD[12]      ; clk        ; 1.902 ; 1.902 ; Rise       ; clk             ;
;  WD[13]      ; clk        ; 1.908 ; 1.908 ; Rise       ; clk             ;
;  WD[14]      ; clk        ; 2.017 ; 2.017 ; Rise       ; clk             ;
;  WD[15]      ; clk        ; 1.906 ; 1.906 ; Rise       ; clk             ;
;  WD[16]      ; clk        ; 1.939 ; 1.939 ; Rise       ; clk             ;
;  WD[17]      ; clk        ; 2.204 ; 2.204 ; Rise       ; clk             ;
;  WD[18]      ; clk        ; 2.376 ; 2.376 ; Rise       ; clk             ;
;  WD[19]      ; clk        ; 1.951 ; 1.951 ; Rise       ; clk             ;
;  WD[20]      ; clk        ; 2.137 ; 2.137 ; Rise       ; clk             ;
;  WD[21]      ; clk        ; 1.923 ; 1.923 ; Rise       ; clk             ;
;  WD[22]      ; clk        ; 1.985 ; 1.985 ; Rise       ; clk             ;
;  WD[23]      ; clk        ; 1.996 ; 1.996 ; Rise       ; clk             ;
;  WD[24]      ; clk        ; 2.138 ; 2.138 ; Rise       ; clk             ;
;  WD[25]      ; clk        ; 1.862 ; 1.862 ; Rise       ; clk             ;
;  WD[26]      ; clk        ; 2.101 ; 2.101 ; Rise       ; clk             ;
;  WD[27]      ; clk        ; 1.931 ; 1.931 ; Rise       ; clk             ;
;  WD[28]      ; clk        ; 2.153 ; 2.153 ; Rise       ; clk             ;
;  WD[29]      ; clk        ; 2.365 ; 2.365 ; Rise       ; clk             ;
;  WD[30]      ; clk        ; 2.205 ; 2.205 ; Rise       ; clk             ;
;  WD[31]      ; clk        ; 1.905 ; 1.905 ; Rise       ; clk             ;
; WE           ; clk        ; 4.374 ; 4.374 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Address[*]   ; clk        ; -1.600 ; -1.600 ; Rise       ; clk             ;
;  Address[0]  ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  Address[1]  ; clk        ; -2.078 ; -2.078 ; Rise       ; clk             ;
;  Address[2]  ; clk        ; -1.600 ; -1.600 ; Rise       ; clk             ;
;  Address[3]  ; clk        ; -2.341 ; -2.341 ; Rise       ; clk             ;
;  Address[4]  ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
;  Address[5]  ; clk        ; -1.931 ; -1.931 ; Rise       ; clk             ;
;  Address[6]  ; clk        ; -2.229 ; -2.229 ; Rise       ; clk             ;
;  Address[7]  ; clk        ; -2.140 ; -2.140 ; Rise       ; clk             ;
;  Address[8]  ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  Address[9]  ; clk        ; -2.333 ; -2.333 ; Rise       ; clk             ;
;  Address[10] ; clk        ; -1.851 ; -1.851 ; Rise       ; clk             ;
;  Address[11] ; clk        ; -2.087 ; -2.087 ; Rise       ; clk             ;
;  Address[12] ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  Address[13] ; clk        ; -1.838 ; -1.838 ; Rise       ; clk             ;
; RE           ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
; WD[*]        ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  WD[0]       ; clk        ; -1.735 ; -1.735 ; Rise       ; clk             ;
;  WD[1]       ; clk        ; -1.737 ; -1.737 ; Rise       ; clk             ;
;  WD[2]       ; clk        ; -1.733 ; -1.733 ; Rise       ; clk             ;
;  WD[3]       ; clk        ; -1.747 ; -1.747 ; Rise       ; clk             ;
;  WD[4]       ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  WD[5]       ; clk        ; -1.969 ; -1.969 ; Rise       ; clk             ;
;  WD[6]       ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  WD[7]       ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  WD[8]       ; clk        ; -1.649 ; -1.649 ; Rise       ; clk             ;
;  WD[9]       ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  WD[10]      ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
;  WD[11]      ; clk        ; -1.818 ; -1.818 ; Rise       ; clk             ;
;  WD[12]      ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  WD[13]      ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
;  WD[14]      ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  WD[15]      ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  WD[16]      ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  WD[17]      ; clk        ; -1.953 ; -1.953 ; Rise       ; clk             ;
;  WD[18]      ; clk        ; -1.853 ; -1.853 ; Rise       ; clk             ;
;  WD[19]      ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  WD[20]      ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
;  WD[21]      ; clk        ; -1.732 ; -1.732 ; Rise       ; clk             ;
;  WD[22]      ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  WD[23]      ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  WD[24]      ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
;  WD[25]      ; clk        ; -1.692 ; -1.692 ; Rise       ; clk             ;
;  WD[26]      ; clk        ; -1.698 ; -1.698 ; Rise       ; clk             ;
;  WD[27]      ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  WD[28]      ; clk        ; -1.736 ; -1.736 ; Rise       ; clk             ;
;  WD[29]      ; clk        ; -2.084 ; -2.084 ; Rise       ; clk             ;
;  WD[30]      ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  WD[31]      ; clk        ; -1.640 ; -1.640 ; Rise       ; clk             ;
; WE           ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD[*]     ; clk        ; 7.836 ; 7.836 ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 6.503 ; 6.503 ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 6.443 ; 6.443 ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 7.166 ; 7.166 ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 6.977 ; 6.977 ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 6.860 ; 6.860 ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 6.935 ; 6.935 ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 6.520 ; 6.520 ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 7.195 ; 7.195 ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 6.963 ; 6.963 ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 7.501 ; 7.501 ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 7.313 ; 7.313 ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 7.836 ; 7.836 ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 7.306 ; 7.306 ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 7.362 ; 7.362 ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 7.146 ; 7.146 ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 7.304 ; 7.304 ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 7.104 ; 7.104 ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 7.524 ; 7.524 ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 7.446 ; 7.446 ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 7.088 ; 7.088 ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 7.421 ; 7.421 ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 7.417 ; 7.417 ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 6.703 ; 6.703 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD[*]     ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 5.488 ; 5.488 ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 5.134 ; 5.134 ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 5.219 ; 5.219 ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 5.682 ; 5.682 ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 5.933 ; 5.933 ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 5.879 ; 5.879 ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 5.742 ; 5.742 ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 5.870 ; 5.870 ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 5.835 ; 5.835 ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 5.925 ; 5.925 ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 5.872 ; 5.872 ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 5.734 ; 5.734 ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 5.582 ; 5.582 ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 5.709 ; 5.709 ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 5.739 ; 5.739 ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 5.794 ; 5.794 ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 5.604 ; 5.604 ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; RD[*]     ; clk        ; 3.603 ;      ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 3.750 ;      ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 3.746 ;      ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 3.603 ;      ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 3.693 ;      ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 3.699 ;      ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 3.845 ;      ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 3.692 ;      ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 3.739 ;      ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 3.696 ;      ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 3.712 ;      ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 3.703 ;      ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 3.707 ;      ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 3.703 ;      ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 3.680 ;      ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 3.750 ;      ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 3.836 ;      ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 3.963 ;      ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 3.622 ;      ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 3.926 ;      ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 3.835 ;      ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 3.623 ;      ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 3.737 ;      ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 3.694 ;      ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 3.610 ;      ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 3.613 ;      ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 3.676 ;      ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 3.612 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; RD[*]     ; clk        ; 3.603 ;      ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 3.750 ;      ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 3.746 ;      ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 3.603 ;      ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 3.693 ;      ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 3.699 ;      ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 3.845 ;      ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 3.692 ;      ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 3.739 ;      ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 3.696 ;      ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 3.712 ;      ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 3.703 ;      ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 3.707 ;      ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 3.703 ;      ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 3.616 ;      ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 3.617 ;      ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 3.680 ;      ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 3.750 ;      ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 3.836 ;      ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 3.963 ;      ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 3.622 ;      ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 3.926 ;      ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 3.835 ;      ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 3.623 ;      ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 3.737 ;      ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 3.606 ;      ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 3.694 ;      ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 3.610 ;      ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 3.613 ;      ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 3.676 ;      ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 3.612 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; clk        ; 3.603     ;           ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 3.750     ;           ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 3.746     ;           ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 3.603     ;           ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 3.693     ;           ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 3.699     ;           ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 3.845     ;           ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 3.692     ;           ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 3.739     ;           ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 3.696     ;           ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 3.712     ;           ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 3.703     ;           ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 3.707     ;           ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 3.703     ;           ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 3.680     ;           ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 3.750     ;           ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 3.836     ;           ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 3.963     ;           ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 3.622     ;           ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 3.926     ;           ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 3.835     ;           ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 3.623     ;           ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 3.737     ;           ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 3.694     ;           ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 3.610     ;           ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 3.613     ;           ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 3.676     ;           ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 3.612     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; RD[*]     ; clk        ; 3.603     ;           ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 3.750     ;           ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 3.746     ;           ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 3.603     ;           ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 3.693     ;           ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 3.699     ;           ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 3.845     ;           ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 3.692     ;           ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 3.739     ;           ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 3.696     ;           ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 3.712     ;           ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 3.703     ;           ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 3.707     ;           ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 3.703     ;           ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 3.616     ;           ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 3.617     ;           ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 3.680     ;           ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 3.750     ;           ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 3.836     ;           ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 3.963     ;           ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 3.622     ;           ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 3.926     ;           ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 3.835     ;           ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 3.623     ;           ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 3.737     ;           ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 3.606     ;           ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 3.694     ;           ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 3.610     ;           ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 3.613     ;           ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 3.676     ;           ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 3.612     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914   ; 2.321 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -1.914   ; 2.321 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -183.744 ; 0.0   ; 0.0      ; 0.0     ; -7064.02            ;
;  clk             ; -183.744 ; 0.000 ; N/A      ; N/A     ; -7064.020           ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Address[*]   ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
;  Address[0]  ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  Address[1]  ; clk        ; 7.353 ; 7.353 ; Rise       ; clk             ;
;  Address[2]  ; clk        ; 8.312 ; 8.312 ; Rise       ; clk             ;
;  Address[3]  ; clk        ; 6.915 ; 6.915 ; Rise       ; clk             ;
;  Address[4]  ; clk        ; 7.342 ; 7.342 ; Rise       ; clk             ;
;  Address[5]  ; clk        ; 7.841 ; 7.841 ; Rise       ; clk             ;
;  Address[6]  ; clk        ; 7.844 ; 7.844 ; Rise       ; clk             ;
;  Address[7]  ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  Address[8]  ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  Address[9]  ; clk        ; 7.719 ; 7.719 ; Rise       ; clk             ;
;  Address[10] ; clk        ; 7.664 ; 7.664 ; Rise       ; clk             ;
;  Address[11] ; clk        ; 7.191 ; 7.191 ; Rise       ; clk             ;
;  Address[12] ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
;  Address[13] ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
; RE           ; clk        ; 8.774 ; 8.774 ; Rise       ; clk             ;
; WD[*]        ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  WD[0]       ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  WD[1]       ; clk        ; 3.510 ; 3.510 ; Rise       ; clk             ;
;  WD[2]       ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  WD[3]       ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  WD[4]       ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  WD[5]       ; clk        ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  WD[6]       ; clk        ; 3.416 ; 3.416 ; Rise       ; clk             ;
;  WD[7]       ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  WD[8]       ; clk        ; 3.442 ; 3.442 ; Rise       ; clk             ;
;  WD[9]       ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  WD[10]      ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  WD[11]      ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  WD[12]      ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
;  WD[13]      ; clk        ; 3.544 ; 3.544 ; Rise       ; clk             ;
;  WD[14]      ; clk        ; 3.830 ; 3.830 ; Rise       ; clk             ;
;  WD[15]      ; clk        ; 3.569 ; 3.569 ; Rise       ; clk             ;
;  WD[16]      ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  WD[17]      ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  WD[18]      ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  WD[19]      ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  WD[20]      ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
;  WD[21]      ; clk        ; 3.547 ; 3.547 ; Rise       ; clk             ;
;  WD[22]      ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  WD[23]      ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  WD[24]      ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  WD[25]      ; clk        ; 3.477 ; 3.477 ; Rise       ; clk             ;
;  WD[26]      ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  WD[27]      ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
;  WD[28]      ; clk        ; 4.005 ; 4.005 ; Rise       ; clk             ;
;  WD[29]      ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  WD[30]      ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  WD[31]      ; clk        ; 3.675 ; 3.675 ; Rise       ; clk             ;
; WE           ; clk        ; 8.524 ; 8.524 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Address[*]   ; clk        ; -1.600 ; -1.600 ; Rise       ; clk             ;
;  Address[0]  ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  Address[1]  ; clk        ; -2.078 ; -2.078 ; Rise       ; clk             ;
;  Address[2]  ; clk        ; -1.600 ; -1.600 ; Rise       ; clk             ;
;  Address[3]  ; clk        ; -2.341 ; -2.341 ; Rise       ; clk             ;
;  Address[4]  ; clk        ; -1.839 ; -1.839 ; Rise       ; clk             ;
;  Address[5]  ; clk        ; -1.931 ; -1.931 ; Rise       ; clk             ;
;  Address[6]  ; clk        ; -2.229 ; -2.229 ; Rise       ; clk             ;
;  Address[7]  ; clk        ; -2.140 ; -2.140 ; Rise       ; clk             ;
;  Address[8]  ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  Address[9]  ; clk        ; -2.333 ; -2.333 ; Rise       ; clk             ;
;  Address[10] ; clk        ; -1.851 ; -1.851 ; Rise       ; clk             ;
;  Address[11] ; clk        ; -2.087 ; -2.087 ; Rise       ; clk             ;
;  Address[12] ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  Address[13] ; clk        ; -1.838 ; -1.838 ; Rise       ; clk             ;
; RE           ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
; WD[*]        ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  WD[0]       ; clk        ; -1.735 ; -1.735 ; Rise       ; clk             ;
;  WD[1]       ; clk        ; -1.737 ; -1.737 ; Rise       ; clk             ;
;  WD[2]       ; clk        ; -1.733 ; -1.733 ; Rise       ; clk             ;
;  WD[3]       ; clk        ; -1.747 ; -1.747 ; Rise       ; clk             ;
;  WD[4]       ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  WD[5]       ; clk        ; -1.969 ; -1.969 ; Rise       ; clk             ;
;  WD[6]       ; clk        ; -1.626 ; -1.626 ; Rise       ; clk             ;
;  WD[7]       ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  WD[8]       ; clk        ; -1.649 ; -1.649 ; Rise       ; clk             ;
;  WD[9]       ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  WD[10]      ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
;  WD[11]      ; clk        ; -1.818 ; -1.818 ; Rise       ; clk             ;
;  WD[12]      ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  WD[13]      ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
;  WD[14]      ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  WD[15]      ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  WD[16]      ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  WD[17]      ; clk        ; -1.953 ; -1.953 ; Rise       ; clk             ;
;  WD[18]      ; clk        ; -1.853 ; -1.853 ; Rise       ; clk             ;
;  WD[19]      ; clk        ; -1.790 ; -1.790 ; Rise       ; clk             ;
;  WD[20]      ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
;  WD[21]      ; clk        ; -1.732 ; -1.732 ; Rise       ; clk             ;
;  WD[22]      ; clk        ; -1.759 ; -1.759 ; Rise       ; clk             ;
;  WD[23]      ; clk        ; -1.714 ; -1.714 ; Rise       ; clk             ;
;  WD[24]      ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
;  WD[25]      ; clk        ; -1.692 ; -1.692 ; Rise       ; clk             ;
;  WD[26]      ; clk        ; -1.698 ; -1.698 ; Rise       ; clk             ;
;  WD[27]      ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  WD[28]      ; clk        ; -1.736 ; -1.736 ; Rise       ; clk             ;
;  WD[29]      ; clk        ; -2.084 ; -2.084 ; Rise       ; clk             ;
;  WD[30]      ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  WD[31]      ; clk        ; -1.640 ; -1.640 ; Rise       ; clk             ;
; WE           ; clk        ; -1.765 ; -1.765 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RD[*]     ; clk        ; 14.251 ; 14.251 ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 11.561 ; 11.561 ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 11.319 ; 11.319 ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 12.897 ; 12.897 ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 12.461 ; 12.461 ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 12.243 ; 12.243 ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 12.321 ; 12.321 ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 11.483 ; 11.483 ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 12.892 ; 12.892 ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 12.498 ; 12.498 ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 11.620 ; 11.620 ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 13.586 ; 13.586 ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 13.128 ; 13.128 ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 14.251 ; 14.251 ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 13.547 ; 13.547 ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 13.113 ; 13.113 ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 13.157 ; 13.157 ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 12.733 ; 12.733 ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 12.769 ; 12.769 ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 13.523 ; 13.523 ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 12.776 ; 12.776 ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 13.144 ; 13.144 ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 12.734 ; 12.734 ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 13.576 ; 13.576 ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 13.403 ; 13.403 ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 12.614 ; 12.614 ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 12.740 ; 12.740 ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 13.550 ; 13.550 ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 13.427 ; 13.427 ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 13.448 ; 13.448 ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 12.386 ; 12.386 ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 11.681 ; 11.681 ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 11.921 ; 11.921 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RD[*]     ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  RD[0]    ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  RD[1]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  RD[2]    ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  RD[3]    ; clk        ; 5.488 ; 5.488 ; Rise       ; clk             ;
;  RD[4]    ; clk        ; 5.708 ; 5.708 ; Rise       ; clk             ;
;  RD[5]    ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
;  RD[6]    ; clk        ; 5.134 ; 5.134 ; Rise       ; clk             ;
;  RD[7]    ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
;  RD[8]    ; clk        ; 5.219 ; 5.219 ; Rise       ; clk             ;
;  RD[9]    ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  RD[10]   ; clk        ; 5.682 ; 5.682 ; Rise       ; clk             ;
;  RD[11]   ; clk        ; 5.933 ; 5.933 ; Rise       ; clk             ;
;  RD[12]   ; clk        ; 5.879 ; 5.879 ; Rise       ; clk             ;
;  RD[13]   ; clk        ; 5.742 ; 5.742 ; Rise       ; clk             ;
;  RD[14]   ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
;  RD[15]   ; clk        ; 5.870 ; 5.870 ; Rise       ; clk             ;
;  RD[16]   ; clk        ; 5.835 ; 5.835 ; Rise       ; clk             ;
;  RD[17]   ; clk        ; 5.925 ; 5.925 ; Rise       ; clk             ;
;  RD[18]   ; clk        ; 5.872 ; 5.872 ; Rise       ; clk             ;
;  RD[19]   ; clk        ; 5.738 ; 5.738 ; Rise       ; clk             ;
;  RD[20]   ; clk        ; 5.734 ; 5.734 ; Rise       ; clk             ;
;  RD[21]   ; clk        ; 5.582 ; 5.582 ; Rise       ; clk             ;
;  RD[22]   ; clk        ; 5.709 ; 5.709 ; Rise       ; clk             ;
;  RD[23]   ; clk        ; 5.615 ; 5.615 ; Rise       ; clk             ;
;  RD[24]   ; clk        ; 5.739 ; 5.739 ; Rise       ; clk             ;
;  RD[25]   ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  RD[26]   ; clk        ; 5.794 ; 5.794 ; Rise       ; clk             ;
;  RD[27]   ; clk        ; 5.592 ; 5.592 ; Rise       ; clk             ;
;  RD[28]   ; clk        ; 5.604 ; 5.604 ; Rise       ; clk             ;
;  RD[29]   ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  RD[30]   ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  RD[31]   ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 96       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 2370  ; 2370 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 1216  ; 1216 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 19 19:36:11 2023
Info: Command: quartus_sta LAB03 -c LAB03
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LAB03.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914      -183.744 clk 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -7064.020 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460      -140.160 clk 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -7064.020 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4567 megabytes
    Info: Processing ended: Sun Nov 19 19:36:13 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


