
1. leakage
   泄漏电流主要是亚阈值电流，pn结反向饱和电流和栅极泄露电流组成，而亚阈值电流和pn结反向饱和电流占主要，温度升高，阈值电压降低，亚阈值电流增大，同时pn结反向饱和电流与温度成指数正比关系，那么温度升高，方向饱和电流加大。温度升高，热载流子效应加强，栅极泄露电流加大。总而言之，泄露电流随温度升高而升高，具体公式的话找本半导体物理器件的书看看

   先进工艺的好处就不讲了。 

   以最常用的D Flip Flop 为例，查了同一家 Foundary 的几个PDK。 

   65/55nm:  9nA 

   40nm ULP: 22nA

   22nm ULL: 91nA

   假设芯片在待机状态下有100个DFF需要继续工作，其他数字电路全部断电。 即使这100个 DFF 只跑 32KHz，不算 dynamic power，仅仅 leakage 这一项，电流消耗为： 

   65/55nm: 0.9 uA

   40nm:     2.2 uA 

   22nm:     9.1 uA 

   如果这个芯片是给苹果手表做的，后面两个方案基本是立马被拒了。 

   绝大部分速度要求不高的场合， 先进工艺可能不是很好的选择。 Mask价格贵得离谱就不说了，仅低功耗这一项， 先进工艺就不占优势了。 即使速度有要求, 在设计上多动点脑筋， 在架构上多优化， 老工艺一样可以跑得非常快。 130nm, 跑400，500MHz，也是做得到的。 

   看到国内这么多年轻的公司纷纷上28nm, 14nm， 有感而发。 人微言轻，但还是希望能避免一些不必要的学费。

2. liberty reference manual 

3. [（数字IC）低功耗设计入门（二）——功耗的分析](https://www.cnblogs.com/IClearner/p/6898463.html)

4. [IC设计中的功耗分析的流程](http://bbs.eetop.cn/thread-874494-1-1.html)
