Fitter report for tle_stock_market_analyzer
Fri Feb 14 03:30:42 2025
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Fri Feb 14 03:30:42 2025          ;
; Quartus Prime Version           ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                   ; tle_stock_market_analyzer                      ;
; Top-level Entity Name           ; tle_stock_market_analyzer                      ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 1,235 / 32,070 ( 4 % )                         ;
; Total registers                 ; 1323                                           ;
; Total pins                      ; 56 / 457 ( 12 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 163,840 / 4,065,280 ( 4 % )                    ;
; Total RAM Blocks                ; 20 / 397 ( 5 % )                               ;
; Total DSP Blocks                ; 3 / 87 ( 3 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 4                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Fast                                  ; Normal                                ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   4.5%      ;
;     Processor 4            ;   4.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                     ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                                                                         ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                             ;                  ;                       ;
; current_state.IDLE                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Add0~21                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Add1~25                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Add5~2                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Add10~58                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Add12~58                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux29~0                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux29~0_RTM044                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux31~0                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux31~0_RTM043                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux35~0                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux35~0_RTM057                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux38~0                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|Mux38~0_RTM056                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|ShiftRight0~8                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|ShiftRight0~28                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|ShiftRight0~45                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|ShiftRight0~48                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][0]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][1]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][2]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][3]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][3]_OTERM35_OTERM54                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM46_OTERM97                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM46_OTERM99                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM46_OTERM101                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM48                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM50_OTERM91                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM50_OTERM93                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM50_OTERM95                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM52_OTERM81                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM52_OTERM83                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM52_OTERM85                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM52_OTERM87                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][4]_OTERM52_OTERM89                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][5]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[0][6]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][0]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][1]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][2]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][3]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][3]_OTERM11_OTERM41_OTERM105                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][3]_OTERM11_OTERM41_OTERM107                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][3]_OTERM11_OTERM41_OTERM109                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM19                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM21_OTERM75                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM21_OTERM77                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM21_OTERM79                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM23_OTERM69                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM23_OTERM71                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM23_OTERM73                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM25_OTERM59                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM25_OTERM61                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM25_OTERM63                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM25_OTERM65                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM25_OTERM67                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][4]_OTERM27                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][5]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][6]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][6]_OTERM1                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][6]_OTERM3                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|digits_reg2[1][6]_OTERM5                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|StageOut[15]~9                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|StageOut[21]~10               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|add_sub_3_result_int[0]~5     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider|op_6~13                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[40]~29               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[51]~30               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[90]~0_RTM042         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[90]~0_RTM042         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[90]~0_RTM042_RTM0111 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|add_sub_4_result_int[0]~21    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|op_7~29                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|op_10~1_RTM0110               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|op_10~1_RTM0110               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[30]~36               ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[41]~37               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[90]~0                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[90]~0_RTM0103        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[91]~1_RTM055         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|StageOut[91]~1_RTM055         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|add_sub_3_result_int[0]~17    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|op_6~17                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|op_10~1_RTM0102               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider|op_10~1_RTM0102               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|tmp~1                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|tmp~85                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|tmp~87                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|Add1~22                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|Add2~22                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_diff~0                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Add2~33                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Add3~29                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Add3~30                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|LessThan0~2                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|result_exp~3                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Add2~25                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|LessThan0~1                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|result_exp~3                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                             ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-1]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-2]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-3]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-4]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-5]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-6]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-7]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-8]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-9]                                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-10]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-11]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-12]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-13]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-14]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-15]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[-16]                                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_7seg_display:e_7seg_inst|Mult0~mac                                                                                        ; AY               ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[23]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[24]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[25]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[26]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[27]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[28]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[29]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[30]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[31]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[32]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[33]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[34]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[35]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[36]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[37]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[38]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[39]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[40]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[41]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[42]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[43]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[44]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[45]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[46]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|product[47]                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                                            ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[23]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[24]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[25]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[26]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[27]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[28]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[29]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[30]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[31]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[32]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[33]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[34]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[35]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[36]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[37]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[38]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[39]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[40]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[41]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[42]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[43]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[44]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[45]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[46]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|product[47]                                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8                      ; RESULTA          ;                       ;
; current_state.EXPONENTIAL_SMOOTHING                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; current_state.EXPONENTIAL_SMOOTHING~DUPLICATE                                                                               ;                  ;                       ;
; current_state.RAM_PROCESS                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; current_state.RAM_PROCESS~DUPLICATE                                                                                         ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[0]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[1]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[5]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[6]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[6]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[7]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[7]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[8]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[8]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[10]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[10]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[11]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[12]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[12]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[13]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[14]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[15]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[18]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[18]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[19]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[19]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[23]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[23]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[26]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[26]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|data_reg1[30]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|data_reg1[30]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|mode_reg2[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|mode_reg2[0]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|mode_reg2[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|mode_reg2[1]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|mode_reg2[2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|mode_reg2[2]~DUPLICATE                                                                           ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[3]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[4]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[5]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[6]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[7]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[7]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[8]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[8]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[9]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[9]~DUPLICATE                                                                          ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[12]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[12]~DUPLICATE                                                                         ;                  ;                       ;
; e_7seg_display:e_7seg_inst|sfix_16_16[14]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_7seg_display:e_7seg_inst|sfix_16_16[14]~DUPLICATE                                                                         ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.LOAD                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.LOAD~DUPLICATE                                         ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.START_ADD                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.START_ADD~DUPLICATE                                    ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.START_MULS                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.START_MULS~DUPLICATE                                   ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|current_state.COMPUTE                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|current_state.COMPUTE~DUPLICATE                  ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[1]~DUPLICATE                               ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[2]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[2]~DUPLICATE                               ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[4]~DUPLICATE                               ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[6]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[6]~DUPLICATE                               ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[5]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[5]~DUPLICATE                              ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[10]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[10]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[13]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[13]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[15]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[15]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[16]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[16]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[22]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[22]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[2]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[2]~DUPLICATE                              ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[3]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[3]~DUPLICATE                              ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[9]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[9]~DUPLICATE                              ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[14]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[14]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[15]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[15]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[17]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[17]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[18]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[18]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[19]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[19]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[20]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[20]~DUPLICATE                             ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[5]                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[5]~DUPLICATE                            ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[8]                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[8]~DUPLICATE                            ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[10]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[10]~DUPLICATE                           ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[13]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[13]~DUPLICATE                           ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[16]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[16]~DUPLICATE                           ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[17]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[17]~DUPLICATE                           ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[24]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[24]~DUPLICATE                           ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|compute_counter[1]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|compute_counter[1]~DUPLICATE                       ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|current_state.COMPUTE                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|current_state.COMPUTE~DUPLICATE                    ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[0]                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[0]~DUPLICATE ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[1]                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[1]~DUPLICATE ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|prev_val[21]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|prev_val[21]~DUPLICATE                                                                    ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|read_counter[3]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|read_counter[3]~DUPLICATE                                                                 ;                  ;                       ;
; e_exponential_smoothing:e_es_inst|read_counter[8]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_exponential_smoothing:e_es_inst|read_counter[8]~DUPLICATE                                                                 ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|current_state.READ_END                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|current_state.READ_END~DUPLICATE                                                             ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|ram_address[2]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|ram_address[2]~DUPLICATE                                                                     ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|ram_address[6]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|ram_address[6]~DUPLICATE                                                                     ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|ram_address[7]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|ram_address[7]~DUPLICATE                                                                     ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|read_counter[4]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|read_counter[4]~DUPLICATE                                                                    ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|read_counter[5]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|read_counter[5]~DUPLICATE                                                                    ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|rom_address[1]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|rom_address[1]~DUPLICATE                                                                     ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|rom_address[2]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|rom_address[2]~DUPLICATE                                                                     ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|write_counter[1]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|write_counter[1]~DUPLICATE                                                                   ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|write_counter[3]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|write_counter[3]~DUPLICATE                                                                   ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|write_counter[4]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|write_counter[4]~DUPLICATE                                                                   ;                  ;                       ;
; e_write_and_read_ram:e_wr_inst|write_counter[10]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; e_write_and_read_ram:e_wr_inst|write_counter[10]~DUPLICATE                                                                  ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3715 ) ; 0.00 % ( 0 / 3715 )        ; 0.00 % ( 0 / 3715 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3715 ) ; 0.00 % ( 0 / 3715 )        ; 0.00 % ( 0 / 3715 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3715 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Dersler/DIT/Computer Science/WS24/FPGA/Done/Project Stock Market Analyzers/output_files/tle_stock_market_analyzer.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,235 / 32,070       ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,235                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,379 / 32,070       ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 441                  ;       ;
;         [b] ALMs used for LUT logic                         ; 772                  ;       ;
;         [c] ALMs used for registers                         ; 166                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 150 / 32,070         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ;       ;
;         [c] Due to LAB input limits                         ; 6                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                    ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; Low                  ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 168 / 3,207          ; 5 %   ;
;     -- Logic LABs                                           ; 168                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 2,152                ;       ;
;     -- 7 input functions                                    ; 23                   ;       ;
;     -- 6 input functions                                    ; 433                  ;       ;
;     -- 5 input functions                                    ; 296                  ;       ;
;     -- 4 input functions                                    ; 516                  ;       ;
;     -- <=3 input functions                                  ; 884                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 122                  ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 1,323                ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- Primary logic registers                          ; 1,214 / 64,140       ; 2 %   ;
;         -- Secondary logic registers                        ; 109 / 64,140         ; < 1 % ;
;     -- By function:                                         ;                      ;       ;
;         -- Design implementation registers                  ; 1,243                ;       ;
;         -- Routing optimization registers                   ; 80                   ;       ;
;                                                             ;                      ;       ;
; Virtual pins                                                ; 0                    ;       ;
; I/O pins                                                    ; 56 / 457             ; 12 %  ;
;     -- Clock pins                                           ; 4 / 8                ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21               ; 0 %   ;
;                                                             ;                      ;       ;
; Hard processor system peripheral utilization                ;                      ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )        ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )        ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )        ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )        ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )        ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )        ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )        ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )        ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )        ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )        ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )        ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )        ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )        ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )        ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )        ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )        ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )        ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )        ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )        ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )        ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )        ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )        ;       ;
;                                                             ;                      ;       ;
; M10K blocks                                                 ; 20 / 397             ; 5 %   ;
; Total MLAB memory bits                                      ; 0                    ;       ;
; Total block memory bits                                     ; 163,840 / 4,065,280  ; 4 %   ;
; Total block memory implementation bits                      ; 204,800 / 4,065,280  ; 5 %   ;
;                                                             ;                      ;       ;
; Total DSP Blocks                                            ; 3 / 87               ; 3 %   ;
;                                                             ;                      ;       ;
; Fractional PLLs                                             ; 0 / 6                ; 0 %   ;
; Global signals                                              ; 1                    ;       ;
;     -- Global clocks                                        ; 1 / 16               ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66               ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18               ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100              ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100              ; 0 %   ;
; JTAGs                                                       ; 0 / 1                ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.9% / 0.9% / 0.7%   ;       ;
; Peak interconnect usage (total/H/V)                         ; 13.2% / 14.6% / 9.2% ;       ;
; Maximum fan-out                                             ; 1346                 ;       ;
; Highest non-global fan-out                                  ; 477                  ;       ;
; Total fan-out                                               ; 13500                ;       ;
; Average fan-out                                             ; 3.62                 ;       ;
+-------------------------------------------------------------+----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1235 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1235                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1379 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 441                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 772                   ; 0                              ;
;         [c] ALMs used for registers                         ; 166                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 150 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 6                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 168 / 3207 ( 5 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 168                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2152                  ; 0                              ;
;     -- 7 input functions                                    ; 23                    ; 0                              ;
;     -- 6 input functions                                    ; 433                   ; 0                              ;
;     -- 5 input functions                                    ; 296                   ; 0                              ;
;     -- 4 input functions                                    ; 516                   ; 0                              ;
;     -- <=3 input functions                                  ; 884                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 122                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1214 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 109 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1243                  ; 0                              ;
;         -- Routing optimization registers                   ; 80                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 56                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 163840                ; 0                              ;
; Total block memory implementation bits                      ; 204800                ; 0                              ;
; M10K block                                                  ; 20 / 397 ( 5 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 3 / 87 ( 3 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13712                 ; 0                              ;
;     -- Registered Connections                               ; 4307                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 14                    ; 0                              ;
;     -- Output Ports                                         ; 42                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk         ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1346                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; read_button ; W15   ; 3B       ; 40           ; 0            ; 0            ; 37                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; reset       ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 402                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[0] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[1] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[2] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[3] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[4] ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[5] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[6] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[7] ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[8] ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; sel_pins[9] ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; start       ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; digit0_segs[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit0_segs[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit0_segs[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit0_segs[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit0_segs[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit0_segs[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit0_segs[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit1_segs[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit2_segs[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit3_segs[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit4_segs[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; digit5_segs[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; start                           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; reset                           ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; digit4_segs[0]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; digit5_segs[6]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; digit5_segs[5]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; digit5_segs[1]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; sel_pins[0]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; digit3_segs[6]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; digit2_segs[0]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; digit3_segs[5]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; digit5_segs[4]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; digit5_segs[3]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; digit3_segs[4]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; sel_pins[7]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; sel_pins[1]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; digit3_segs[3]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; digit3_segs[1]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; digit2_segs[3]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; digit2_segs[5]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; digit2_segs[6]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; sel_pins[8]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; sel_pins[4]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; sel_pins[5]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; digit3_segs[2]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; digit3_segs[0]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; digit1_segs[6]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; digit2_segs[2]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; digit2_segs[4]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; sel_pins[6]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; sel_pins[9]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; digit0_segs[0]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; digit0_segs[1]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; digit0_segs[2]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; digit2_segs[1]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; sel_pins[2]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; sel_pins[3]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; digit0_segs[4]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; digit1_segs[4]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; digit1_segs[5]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; digit0_segs[3]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; digit0_segs[5]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; digit1_segs[3]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; digit0_segs[6]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; digit1_segs[1]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; digit1_segs[2]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; digit1_segs[0]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; digit4_segs[5]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; digit5_segs[0]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; read_button                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; digit4_segs[3]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; digit4_segs[4]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; digit4_segs[6]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; digit4_segs[1]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; digit4_segs[2]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; digit5_segs[2]                  ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; digit0_segs[0] ; Missing drive strength and slew rate ;
; digit0_segs[1] ; Missing drive strength and slew rate ;
; digit0_segs[2] ; Missing drive strength and slew rate ;
; digit0_segs[3] ; Missing drive strength and slew rate ;
; digit0_segs[4] ; Missing drive strength and slew rate ;
; digit0_segs[5] ; Missing drive strength and slew rate ;
; digit0_segs[6] ; Missing drive strength and slew rate ;
; digit1_segs[0] ; Missing drive strength and slew rate ;
; digit1_segs[1] ; Missing drive strength and slew rate ;
; digit1_segs[2] ; Missing drive strength and slew rate ;
; digit1_segs[3] ; Missing drive strength and slew rate ;
; digit1_segs[4] ; Missing drive strength and slew rate ;
; digit1_segs[5] ; Missing drive strength and slew rate ;
; digit1_segs[6] ; Missing drive strength and slew rate ;
; digit2_segs[0] ; Missing drive strength and slew rate ;
; digit2_segs[1] ; Missing drive strength and slew rate ;
; digit2_segs[2] ; Missing drive strength and slew rate ;
; digit2_segs[3] ; Missing drive strength and slew rate ;
; digit2_segs[4] ; Missing drive strength and slew rate ;
; digit2_segs[5] ; Missing drive strength and slew rate ;
; digit2_segs[6] ; Missing drive strength and slew rate ;
; digit3_segs[0] ; Missing drive strength and slew rate ;
; digit3_segs[1] ; Missing drive strength and slew rate ;
; digit3_segs[2] ; Missing drive strength and slew rate ;
; digit3_segs[3] ; Missing drive strength and slew rate ;
; digit3_segs[4] ; Missing drive strength and slew rate ;
; digit3_segs[5] ; Missing drive strength and slew rate ;
; digit3_segs[6] ; Missing drive strength and slew rate ;
; digit4_segs[0] ; Missing drive strength and slew rate ;
; digit4_segs[1] ; Missing drive strength and slew rate ;
; digit4_segs[2] ; Missing drive strength and slew rate ;
; digit4_segs[3] ; Missing drive strength and slew rate ;
; digit4_segs[4] ; Missing drive strength and slew rate ;
; digit4_segs[5] ; Missing drive strength and slew rate ;
; digit4_segs[6] ; Missing drive strength and slew rate ;
; digit5_segs[0] ; Missing drive strength and slew rate ;
; digit5_segs[1] ; Missing drive strength and slew rate ;
; digit5_segs[2] ; Missing drive strength and slew rate ;
; digit5_segs[3] ; Missing drive strength and slew rate ;
; digit5_segs[4] ; Missing drive strength and slew rate ;
; digit5_segs[5] ; Missing drive strength and slew rate ;
; digit5_segs[6] ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                     ; Entity Name               ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
; |tle_stock_market_analyzer                         ; 1234.5 (109.8)       ; 1379.0 (116.7)                   ; 150.5 (7.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 2152 (247)          ; 1323 (109)                ; 0 (0)         ; 163840            ; 20    ; 3          ; 56   ; 0            ; |tle_stock_market_analyzer                                                                                                                              ; tle_stock_market_analyzer ; work         ;
;    |config_ram_in:ram_inst|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|config_ram_in:ram_inst                                                                                                       ; config_ram_in             ; work         ;
;       |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|config_ram_in:ram_inst|altsyncram:altsyncram_component                                                                       ; altsyncram                ; work         ;
;          |altsyncram_a4v3:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|config_ram_in:ram_inst|altsyncram:altsyncram_component|altsyncram_a4v3:auto_generated                                        ; altsyncram_a4v3           ; work         ;
;    |config_ram_out:ram_out_inst|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|config_ram_out:ram_out_inst                                                                                                  ; config_ram_out            ; work         ;
;       |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|config_ram_out:ram_out_inst|altsyncram:altsyncram_component                                                                  ; altsyncram                ; work         ;
;          |altsyncram_54v3:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated                                   ; altsyncram_54v3           ; work         ;
;    |e_7seg_display:e_7seg_inst|                    ; 665.2 (504.5)        ; 686.9 (524.1)                    ; 21.8 (19.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1149 (813)          ; 185 (185)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst                                                                                                   ; e_7seg_display            ; work         ;
;       |lpm_divide:Div0|                            ; 29.2 (0.0)           ; 29.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div0                                                                                   ; lpm_divide                ; work         ;
;          |lpm_divide_hbm:auto_generated|           ; 29.2 (0.0)           ; 29.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                     ; lpm_divide_hbm            ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 29.2 (0.0)           ; 29.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                         ; sign_div_unsign_nlh       ; work         ;
;                |alt_u_div_kve:divider|             ; 29.2 (29.2)          ; 29.5 (29.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider   ; alt_u_div_kve             ; work         ;
;       |lpm_divide:Div1|                            ; 34.5 (0.0)           ; 34.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div1                                                                                   ; lpm_divide                ; work         ;
;          |lpm_divide_ebm:auto_generated|           ; 34.5 (0.0)           ; 34.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated                                                     ; lpm_divide_ebm            ; work         ;
;             |sign_div_unsign_klh:divider|          ; 34.5 (0.0)           ; 34.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                         ; sign_div_unsign_klh       ; work         ;
;                |alt_u_div_eve:divider|             ; 34.5 (34.5)          ; 34.5 (34.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Div1|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider   ; alt_u_div_eve             ; work         ;
;       |lpm_divide:Mod0|                            ; 43.1 (0.0)           ; 44.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod0                                                                                   ; lpm_divide                ; work         ;
;          |lpm_divide_u4m:auto_generated|           ; 43.1 (0.0)           ; 44.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated                                                     ; lpm_divide_u4m            ; work         ;
;             |sign_div_unsign_1nh:divider|          ; 43.1 (0.0)           ; 44.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider                         ; sign_div_unsign_1nh       ; work         ;
;                |alt_u_div_82f:divider|             ; 43.1 (43.1)          ; 44.7 (44.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider   ; alt_u_div_82f             ; work         ;
;       |lpm_divide:Mod1|                            ; 53.9 (0.0)           ; 54.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod1                                                                                   ; lpm_divide                ; work         ;
;          |lpm_divide_u4m:auto_generated|           ; 53.9 (0.0)           ; 54.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated                                                     ; lpm_divide_u4m            ; work         ;
;             |sign_div_unsign_1nh:divider|          ; 53.9 (0.0)           ; 54.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider                         ; sign_div_unsign_1nh       ; work         ;
;                |alt_u_div_82f:divider|             ; 53.9 (53.9)          ; 54.1 (54.1)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_7seg_display:e_7seg_inst|lpm_divide:Mod1|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider   ; alt_u_div_82f             ; work         ;
;    |e_exponential_smoothing:e_es_inst|             ; 385.9 (70.5)         ; 498.5 (71.0)                     ; 112.8 (0.5)                                       ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 651 (113)           ; 905 (154)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |tle_stock_market_analyzer|e_exponential_smoothing:e_es_inst                                                                                            ; e_exponential_smoothing   ; work         ;
;       |e_fp_op:e_fp_op_inst|                       ; 315.4 (84.3)         ; 427.5 (84.9)                     ; 112.3 (0.6)                                       ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 538 (167)           ; 751 (169)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |tle_stock_market_analyzer|e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst                                                                       ; e_fp_op                   ; work         ;
;          |e_fp_add:u_e_fp_add|                     ; 150.2 (150.2)        ; 164.8 (164.8)                    ; 14.6 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 215 (215)           ; 248 (248)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add                                                   ; e_fp_add                  ; work         ;
;          |e_fp_mul:u_fp_mul|                       ; 42.3 (42.3)          ; 88.5 (88.5)                      ; 46.5 (46.5)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 79 (79)             ; 167 (167)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |tle_stock_market_analyzer|e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul                                                     ; e_fp_mul                  ; work         ;
;          |e_fp_mul_minusalpha:u_fp_mul_minusalpha| ; 38.7 (38.7)          ; 89.3 (89.3)                      ; 50.7 (50.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 167 (167)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |tle_stock_market_analyzer|e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha                               ; e_fp_mul_minusalpha       ; work         ;
;    |e_write_and_read_ram:e_wr_inst|                ; 73.7 (73.7)          ; 76.9 (76.9)                      ; 9.0 (9.0)                                         ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 105 (105)           ; 124 (124)                 ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst                                                                                               ; e_write_and_read_ram      ; work         ;
;       |config_rom_AAPL:rom_AAPL_inst|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst                                                                 ; config_rom_AAPL           ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component                                 ; altsyncram                ; work         ;
;             |altsyncram_rh24:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component|altsyncram_rh24:auto_generated  ; altsyncram_rh24           ; work         ;
;       |config_rom_BTCUSD:rom_BTC_inst|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_BTCUSD:rom_BTC_inst                                                                ; config_rom_BTCUSD         ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_BTCUSD:rom_BTC_inst|altsyncram:altsyncram_component                                ; altsyncram                ; work         ;
;             |altsyncram_2p24:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_BTCUSD:rom_BTC_inst|altsyncram:altsyncram_component|altsyncram_2p24:auto_generated ; altsyncram_2p24           ; work         ;
;       |config_rom_NVDA:rom_NVDA_inst|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_NVDA:rom_NVDA_inst                                                                 ; config_rom_NVDA           ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_NVDA:rom_NVDA_inst|altsyncram:altsyncram_component                                 ; altsyncram                ; work         ;
;             |altsyncram_6i24:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |tle_stock_market_analyzer|e_write_and_read_ram:e_wr_inst|config_rom_NVDA:rom_NVDA_inst|altsyncram:altsyncram_component|altsyncram_6i24:auto_generated  ; altsyncram_6i24           ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; digit0_segs[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit0_segs[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit0_segs[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit0_segs[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit0_segs[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit0_segs[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit0_segs[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit1_segs[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit2_segs[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit3_segs[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit4_segs[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; digit5_segs[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset          ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; read_button    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start          ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[4]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[0]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[1]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[2]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[3]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[5]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[6]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[7]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[8]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sel_pins[9]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; reset                                                              ;                   ;         ;
;      - e_write_and_read_ram:e_wr_inst|read_complete                ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_complete               ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|process_done              ; 1                 ; 7       ;
;      - which_process[0]                                            ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg1[2]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg1[1]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg1[0]                     ; 1                 ; 7       ;
;      - ram_out_addr[0]                                             ; 1                 ; 7       ;
;      - ram_out_addr[1]                                             ; 1                 ; 7       ;
;      - ram_out_addr[2]                                             ; 1                 ; 7       ;
;      - ram_out_addr[3]                                             ; 1                 ; 7       ;
;      - ram_out_addr[4]                                             ; 1                 ; 7       ;
;      - ram_out_addr[5]                                             ; 1                 ; 7       ;
;      - ram_out_addr[6]                                             ; 1                 ; 7       ;
;      - ram_out_addr[7]                                             ; 1                 ; 7       ;
;      - ram_out_addr[8]                                             ; 1                 ; 7       ;
;      - ram_out_addr[9]                                             ; 1                 ; 7       ;
;      - which_data[2]                                               ; 1                 ; 7       ;
;      - which_data[1]                                               ; 1                 ; 7       ;
;      - which_data[0]                                               ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg2[2]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg2[1]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg2[0]                     ; 1                 ; 7       ;
;      - current_state.DISPLAY_INT_RESULT                            ; 1                 ; 7       ;
;      - current_state.DISPLAY_RESULT                                ; 1                 ; 7       ;
;      - current_state.EXPONENTIAL_SMOOTHING                         ; 1                 ; 7       ;
;      - current_state.RAM_PROCESS                                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[31]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[22]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[21]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[20]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[19]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[18]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[17]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[16]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[15]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[14]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[13]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[12]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[11]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[10]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[9]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[8]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[7]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[6]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[5]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[4]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[3]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[2]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[1]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[0]                     ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[30]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[29]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[28]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[27]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[26]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[25]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[24]                    ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[23]                    ; 1                 ; 7       ;
;      - current_state.SEL                                           ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|current_state.READ           ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[10]            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|current_state.WRITE          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[10]          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[9]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[8]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[7]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[6]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[5]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[4]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[3]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[2]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[0]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[1]           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|current_state.LOAD        ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[10]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|current_state.IDLE           ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[9]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[8]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[7]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[6]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[5]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[4]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[3]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[2]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[1]             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[0]             ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|current_state.ST_WAIT     ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[9]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[8]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[7]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[6]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[5]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[4]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[3]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[2]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[1]              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[0]              ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|current_state.WAIT_FP_OP  ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|current_state.IDLE        ; 1                 ; 7       ;
;      - write_counter_es[10]                                        ; 1                 ; 7       ;
;      - write_counter_wr[10]                                        ; 1                 ; 7       ;
;      - write_counter_es[0]                                         ; 1                 ; 7       ;
;      - write_counter_wr[0]                                         ; 1                 ; 7       ;
;      - write_counter_es[1]                                         ; 1                 ; 7       ;
;      - write_counter_wr[1]                                         ; 1                 ; 7       ;
;      - write_counter_es[2]                                         ; 1                 ; 7       ;
;      - write_counter_wr[2]                                         ; 1                 ; 7       ;
;      - write_counter_es[3]                                         ; 1                 ; 7       ;
;      - write_counter_wr[3]                                         ; 1                 ; 7       ;
;      - write_counter_es[4]                                         ; 1                 ; 7       ;
;      - write_counter_wr[4]                                         ; 1                 ; 7       ;
;      - write_counter_es[5]                                         ; 1                 ; 7       ;
;      - write_counter_wr[5]                                         ; 1                 ; 7       ;
;      - write_counter_es[6]                                         ; 1                 ; 7       ;
;      - write_counter_wr[6]                                         ; 1                 ; 7       ;
;      - write_counter_es[7]                                         ; 1                 ; 7       ;
;      - write_counter_wr[7]                                         ; 1                 ; 7       ;
;      - write_counter_es[8]                                         ; 1                 ; 7       ;
;      - write_counter_wr[8]                                         ; 1                 ; 7       ;
;      - write_counter_es[9]                                         ; 1                 ; 7       ;
;      - write_counter_wr[9]                                         ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|current_state.START_FP_OP ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[9]~2             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[8]~6             ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[7]~10            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[6]~14            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[5]~18            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[4]~22            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[3]~26            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[2]~30            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[1]~34            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_address[0]~38            ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux83~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux82~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux81~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux80~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux79~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux78~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux77~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux76~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|seg_array_reg~0                  ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|seg_array_reg~1                  ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux73~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux72~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux71~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux70~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux69~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux68~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux67~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux66~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux65~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux64~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux63~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux62~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux61~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux60~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux59~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux58~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux57~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux56~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux55~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux54~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux53~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux52~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux51~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux50~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux49~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux48~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|seg_array_reg~2                  ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux46~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux45~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux44~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux43~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|Mux42~0                          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~14                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~15                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~16                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~17                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~19                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~20                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~21                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~22                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~23                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~24                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~25                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~26                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~27                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~28                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~29                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~30                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~31                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~32                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~33                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~34                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~35                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~36                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~37                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~38                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~39                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~41                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~42                   ; 1                 ; 7       ;
;      - current_state.IDLE                                          ; 1                 ; 7       ;
;      - display_ram_data[31]                                        ; 1                 ; 7       ;
;      - display_ram_data[26]                                        ; 1                 ; 7       ;
;      - display_ram_data[25]                                        ; 1                 ; 7       ;
;      - display_ram_data[24]                                        ; 1                 ; 7       ;
;      - display_ram_data[23]                                        ; 1                 ; 7       ;
;      - display_ram_data[30]                                        ; 1                 ; 7       ;
;      - display_ram_data[29]                                        ; 1                 ; 7       ;
;      - display_ram_data[28]                                        ; 1                 ; 7       ;
;      - display_ram_data[27]                                        ; 1                 ; 7       ;
;      - display_ram_data[4]                                         ; 1                 ; 7       ;
;      - display_ram_data[3]                                         ; 1                 ; 7       ;
;      - display_ram_data[2]                                         ; 1                 ; 7       ;
;      - display_ram_data[1]                                         ; 1                 ; 7       ;
;      - display_ram_data[0]                                         ; 1                 ; 7       ;
;      - display_ram_data[10]                                        ; 1                 ; 7       ;
;      - display_ram_data[9]                                         ; 1                 ; 7       ;
;      - display_ram_data[8]                                         ; 1                 ; 7       ;
;      - display_ram_data[7]                                         ; 1                 ; 7       ;
;      - display_ram_data[6]                                         ; 1                 ; 7       ;
;      - display_ram_data[5]                                         ; 1                 ; 7       ;
;      - display_ram_data[22]                                        ; 1                 ; 7       ;
;      - display_ram_data[21]                                        ; 1                 ; 7       ;
;      - display_ram_data[20]                                        ; 1                 ; 7       ;
;      - display_ram_data[19]                                        ; 1                 ; 7       ;
;      - display_ram_data[18]                                        ; 1                 ; 7       ;
;      - display_ram_data[17]                                        ; 1                 ; 7       ;
;      - display_ram_data[16]                                        ; 1                 ; 7       ;
;      - display_ram_data[15]                                        ; 1                 ; 7       ;
;      - display_ram_data[14]                                        ; 1                 ; 7       ;
;      - display_ram_data[13]                                        ; 1                 ; 7       ;
;      - display_ram_data[12]                                        ; 1                 ; 7       ;
;      - display_ram_data[11]                                        ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter~0              ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|current_state.READ_END~0     ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter~0            ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter~0               ; 1                 ; 7       ;
;      - ram_out_rden                                                ; 1                 ; 7       ;
;      - ram_out_data[31]~0                                          ; 1                 ; 7       ;
;      - ram_out_data[26]~2                                          ; 1                 ; 7       ;
;      - ram_out_data[25]~4                                          ; 1                 ; 7       ;
;      - ram_out_data[24]~6                                          ; 1                 ; 7       ;
;      - ram_out_data[23]~8                                          ; 1                 ; 7       ;
;      - ram_out_data[30]~10                                         ; 1                 ; 7       ;
;      - ram_out_data[29]~12                                         ; 1                 ; 7       ;
;      - ram_out_data[28]~14                                         ; 1                 ; 7       ;
;      - ram_out_data[27]~16                                         ; 1                 ; 7       ;
;      - ram_out_data[4]~18                                          ; 1                 ; 7       ;
;      - ram_out_data[3]~20                                          ; 1                 ; 7       ;
;      - ram_out_data[2]~22                                          ; 1                 ; 7       ;
;      - ram_out_data[1]~24                                          ; 1                 ; 7       ;
;      - ram_out_data[0]~26                                          ; 1                 ; 7       ;
;      - ram_out_data[10]~28                                         ; 1                 ; 7       ;
;      - ram_out_data[9]~30                                          ; 1                 ; 7       ;
;      - ram_out_data[8]~32                                          ; 1                 ; 7       ;
;      - ram_out_data[7]~34                                          ; 1                 ; 7       ;
;      - ram_out_data[6]~36                                          ; 1                 ; 7       ;
;      - ram_out_data[5]~38                                          ; 1                 ; 7       ;
;      - ram_out_data[22]~40                                         ; 1                 ; 7       ;
;      - ram_out_data[21]~42                                         ; 1                 ; 7       ;
;      - ram_out_data[20]~44                                         ; 1                 ; 7       ;
;      - ram_out_data[19]~46                                         ; 1                 ; 7       ;
;      - ram_out_data[18]~48                                         ; 1                 ; 7       ;
;      - ram_out_data[17]~50                                         ; 1                 ; 7       ;
;      - ram_out_data[16]~52                                         ; 1                 ; 7       ;
;      - ram_out_data[15]~54                                         ; 1                 ; 7       ;
;      - ram_out_data[14]~56                                         ; 1                 ; 7       ;
;      - ram_out_data[13]~58                                         ; 1                 ; 7       ;
;      - ram_out_data[12]~60                                         ; 1                 ; 7       ;
;      - ram_out_data[11]~62                                         ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_data_o[22]~0             ; 1                 ; 7       ;
;      - write_counter_es~0                                          ; 1                 ; 7       ;
;      - write_counter_wr~0                                          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[26]~0            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[25]~1            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[24]~2            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[23]~3            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[30]~4            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[29]~5            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[28]~6            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[27]~7            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[4]~8             ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[3]~9             ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[2]~10            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[1]~11            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[0]~12            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[10]~13           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[9]~14            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[8]~15            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[7]~16            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[6]~17            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[5]~18            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[22]~19           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[21]~20           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[20]~21           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[19]~22           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[18]~23           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[17]~24           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[16]~25           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[15]~26           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[14]~27           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[13]~28           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[12]~29           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|prev_val[11]~30           ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|ram_data_in[22]~0            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|ram_address[0]~1          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[24]~0           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[23]~1           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[23]~0           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[0]~2            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[1]~3            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[2]~4            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[3]~5            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[4]~6            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[5]~7            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[6]~8            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[7]~9            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[8]~10           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[9]~11           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[10]~12          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[11]~13          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[12]~14          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[13]~15          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[14]~16          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[15]~17          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[16]~18          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[17]~19          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[18]~20          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[19]~21          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[20]~22          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[21]~23          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[22]~24          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[26]~25          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[28]~26          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[27]~27          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[25]~28          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[30]~29          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_datab[29]~30          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[0]~1            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[1]~2            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[2]~3            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[3]~4            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[4]~5            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[5]~6            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[6]~7            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[7]~8            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[8]~9            ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[9]~10           ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[10]~11          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[11]~12          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[12]~13          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[13]~14          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[14]~15          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[15]~16          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[16]~17          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[17]~18          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[18]~19          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[19]~20          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[20]~21          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[21]~22          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[22]~23          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[26]~24          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[29]~25          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[28]~26          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[27]~27          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[30]~28          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[25]~29          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|dsp_dataa[24]~30          ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|current_state~7           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|digits_reg2~43                   ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg2[1]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg2[2]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|mode_reg2[0]~DUPLICATE           ; 1                 ; 7       ;
;      - current_state.RAM_PROCESS~DUPLICATE                         ; 1                 ; 7       ;
;      - current_state.EXPONENTIAL_SMOOTHING~DUPLICATE               ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[26]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[23]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[30]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[1]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[0]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[10]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[8]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[7]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[6]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[5]~DUPLICATE           ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[19]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[18]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[15]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[14]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[13]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[12]~DUPLICATE          ; 1                 ; 7       ;
;      - e_7seg_display:e_7seg_inst|data_reg1[11]~DUPLICATE          ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[10]~DUPLICATE  ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[8]~DUPLICATE ; 1                 ; 7       ;
;      - e_exponential_smoothing:e_es_inst|read_counter[3]~DUPLICATE ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[1]~DUPLICATE   ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[3]~DUPLICATE   ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|write_counter[4]~DUPLICATE   ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[4]~DUPLICATE    ; 1                 ; 7       ;
;      - e_write_and_read_ram:e_wr_inst|read_counter[5]~DUPLICATE    ; 1                 ; 7       ;
; clk                                                                ;                   ;         ;
; read_button                                                        ;                   ;         ;
;      - Selector80~0                                                ; 1                 ; 7       ;
;      - Selector81~0                                                ; 1                 ; 7       ;
;      - Selector82~0                                                ; 1                 ; 7       ;
;      - Selector86~0                                                ; 1                 ; 7       ;
;      - Selector87~0                                                ; 1                 ; 7       ;
;      - Selector48~0                                                ; 1                 ; 7       ;
;      - Selector53~0                                                ; 1                 ; 7       ;
;      - Selector54~0                                                ; 1                 ; 7       ;
;      - Selector55~0                                                ; 1                 ; 7       ;
;      - Selector56~0                                                ; 1                 ; 7       ;
;      - Selector49~0                                                ; 1                 ; 7       ;
;      - Selector50~0                                                ; 1                 ; 7       ;
;      - Selector51~0                                                ; 1                 ; 7       ;
;      - Selector52~0                                                ; 1                 ; 7       ;
;      - Selector75~0                                                ; 1                 ; 7       ;
;      - Selector76~0                                                ; 1                 ; 7       ;
;      - Selector77~0                                                ; 1                 ; 7       ;
;      - Selector78~0                                                ; 1                 ; 7       ;
;      - Selector79~0                                                ; 1                 ; 7       ;
;      - Selector69~0                                                ; 1                 ; 7       ;
;      - Selector70~0                                                ; 1                 ; 7       ;
;      - Selector71~0                                                ; 1                 ; 7       ;
;      - Selector72~0                                                ; 1                 ; 7       ;
;      - Selector73~0                                                ; 1                 ; 7       ;
;      - Selector74~0                                                ; 1                 ; 7       ;
;      - Selector57~0                                                ; 1                 ; 7       ;
;      - Selector58~0                                                ; 1                 ; 7       ;
;      - Selector59~0                                                ; 1                 ; 7       ;
;      - Selector60~0                                                ; 1                 ; 7       ;
;      - Selector61~0                                                ; 1                 ; 7       ;
;      - Selector62~0                                                ; 1                 ; 7       ;
;      - Selector63~0                                                ; 1                 ; 7       ;
;      - Selector64~0                                                ; 1                 ; 7       ;
;      - Selector65~0                                                ; 1                 ; 7       ;
;      - Selector66~0                                                ; 1                 ; 7       ;
;      - Selector67~0                                                ; 1                 ; 7       ;
;      - Selector68~0                                                ; 1                 ; 7       ;
; start                                                              ;                   ;         ;
;      - Selector84~0                                                ; 0                 ; 7       ;
;      - Selector46~0                                                ; 0                 ; 7       ;
;      - Selector83~0                                                ; 0                 ; 7       ;
;      - Selector44~0                                                ; 0                 ; 7       ;
;      - Selector45~0                                                ; 0                 ; 7       ;
;      - Selector43~0                                                ; 0                 ; 7       ;
; sel_pins[4]                                                        ;                   ;         ;
;      - Selector46~0                                                ; 0                 ; 7       ;
;      - Selector5~2                                                 ; 0                 ; 7       ;
; sel_pins[0]                                                        ;                   ;         ;
;      - Selector9~5                                                 ; 0                 ; 7       ;
; sel_pins[1]                                                        ;                   ;         ;
;      - Selector8~3                                                 ; 1                 ; 7       ;
; sel_pins[2]                                                        ;                   ;         ;
;      - Selector7~2                                                 ; 0                 ; 7       ;
; sel_pins[3]                                                        ;                   ;         ;
;      - Selector6~2                                                 ; 1                 ; 7       ;
; sel_pins[5]                                                        ;                   ;         ;
;      - Selector4~2                                                 ; 0                 ; 7       ;
; sel_pins[6]                                                        ;                   ;         ;
;      - Selector3~2                                                 ; 0                 ; 7       ;
; sel_pins[7]                                                        ;                   ;         ;
;      - Selector2~2                                                 ; 0                 ; 7       ;
;      - Selector45~0                                                ; 0                 ; 7       ;
; sel_pins[8]                                                        ;                   ;         ;
;      - Selector1~2                                                 ; 1                 ; 7       ;
;      - Selector44~0                                                ; 1                 ; 7       ;
; sel_pins[9]                                                        ;                   ;         ;
;      - Selector0~2                                                 ; 0                 ; 7       ;
;      - Selector43~0                                                ; 0                 ; 7       ;
+--------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                      ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                       ; PIN_AF14             ; 1346    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; e_exponential_smoothing:e_es_inst|current_state~7                                                                         ; MLABCELL_X47_Y5_N33  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|LessThan1~1                                    ; MLABCELL_X47_Y8_N24  ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|current_state.COMPUTE_DONE                     ; FF_X46_Y9_N17        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|normalized_frac[22]~0                          ; MLABCELL_X47_Y7_N33  ; 209     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Selector1~0                                      ; MLABCELL_X39_Y10_N15 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|current_state.COMPUTE_DONE                       ; FF_X39_Y10_N20       ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|exp_a[0]~0                                       ; MLABCELL_X47_Y7_N45  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|final_result[23]~0                               ; MLABCELL_X39_Y10_N3  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Selector1~0                ; LABCELL_X51_Y8_N12   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|current_state.COMPUTE_DONE ; FF_X51_Y8_N32        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|exp_a[0]~0                 ; MLABCELL_X47_Y7_N42  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|final_result[23]~0         ; MLABCELL_X47_Y7_N57  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|in_add_a~0                                                         ; MLABCELL_X47_Y7_N12  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|next_state.IDLE~0                                                                       ; MLABCELL_X47_Y7_N3   ; 477     ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|ram_address[0]~1                                                                        ; MLABCELL_X47_Y3_N54  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_exponential_smoothing:e_es_inst|read_counter~0                                                                          ; MLABCELL_X47_Y3_N48  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_write_and_read_ram:e_wr_inst|ram_data_in[22]~0                                                                          ; LABCELL_X43_Y3_N57   ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_write_and_read_ram:e_wr_inst|ram_data_o[22]~0                                                                           ; LABCELL_X46_Y3_N36   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_write_and_read_ram:e_wr_inst|read_counter~0                                                                             ; LABCELL_X46_Y3_N54   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; e_write_and_read_ram:e_wr_inst|write_counter~0                                                                            ; LABCELL_X43_Y3_N54   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mux_ram_rden~0                                                                                                            ; LABCELL_X50_Y5_N18   ; 4       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; mux_ram_wren~0                                                                                                            ; LABCELL_X48_Y3_N0    ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_out_rden                                                                                                              ; FF_X59_Y5_N7         ; 5       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; ram_out_wren~0                                                                                                            ; MLABCELL_X59_Y5_N9   ; 37      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                     ; PIN_AA15             ; 402     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; which_data[2]                                                                                                             ; FF_X45_Y3_N20        ; 63      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; write_counter_es~0                                                                                                        ; LABCELL_X56_Y4_N42   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; write_counter_wr~0                                                                                                        ; LABCELL_X53_Y4_N48   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AF14 ; 1346    ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                    ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                    ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; config_ram_in:ram_inst|altsyncram:altsyncram_component|altsyncram_a4v3:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port ; Single Clock ; 1024         ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; None                   ; M10K_X49_Y3_N0, M10K_X49_Y6_N0, M10K_X49_Y4_N0, M10K_X49_Y5_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated|ALTSYNCRAM                                   ; AUTO ; Single Port ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; None                   ; M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X58_Y4_N0, M10K_X58_Y7_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component|altsyncram_rh24:auto_generated|ALTSYNCRAM  ; AUTO ; ROM         ; Single Clock ; 1024         ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; AAPL_daily_stock.mif   ; M10K_X41_Y3_N0, M10K_X41_Y4_N0, M10K_X41_Y5_N0, M10K_X38_Y5_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; e_write_and_read_ram:e_wr_inst|config_rom_BTCUSD:rom_BTC_inst|altsyncram:altsyncram_component|altsyncram_2p24:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 1024         ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; BTCUSD_daily_stock.mif ; M10K_X41_Y1_N0, M10K_X41_Y2_N0, M10K_X49_Y2_N0, M10K_X49_Y1_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; e_write_and_read_ram:e_wr_inst|config_rom_NVDA:rom_NVDA_inst|altsyncram:altsyncram_component|altsyncram_6i24:auto_generated|ALTSYNCRAM  ; AUTO ; ROM         ; Single Clock ; 1024         ; 64           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; NVDA_daily_stock.mif   ; M10K_X38_Y3_N0, M10K_X38_Y2_N0, M10K_X38_Y4_N0, M10K_X38_Y1_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Independent 27x27               ; 2           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                   ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; e_7seg_display:e_7seg_inst|Mult0~mac                                                                   ; Independent 18x18 plus 36 ; DSP_X86_Y10_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|Mult0~8 ; Independent 27x27         ; DSP_X54_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|Mult0~8                       ; Independent 27x27         ; DSP_X32_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 4,169 / 289,320 ( 1 % )   ;
; C12 interconnects                           ; 19 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 1,085 / 119,108 ( < 1 % ) ;
; C4 interconnects                            ; 465 / 56,300 ( < 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 554 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 771 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 66 / 12,676 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 71 / 20,720 ( < 1 % )     ;
; R3 interconnects                            ; 1,647 / 130,992 ( 1 % )   ;
; R6 interconnects                            ; 2,043 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 3 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 56        ; 0            ; 56        ; 0            ; 0            ; 56        ; 56        ; 0            ; 56        ; 56        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 56           ; 0         ; 56           ; 56           ; 0         ; 0         ; 56           ; 0         ; 0         ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; digit0_segs[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit0_segs[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit0_segs[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit0_segs[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit0_segs[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit0_segs[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit0_segs[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit1_segs[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit2_segs[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit3_segs[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit4_segs[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; digit5_segs[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read_button        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; start              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_pins[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 130.8             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                   ; Destination Register                                                                                                                                         ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[17]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.568             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[14]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.536             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[15]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.492             ;
; ram_out_addr[0]                                                                                                   ; config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated|ram_block1a13~porta_address_reg0                                  ; 0.467             ;
; ram_out_addr[1]                                                                                                   ; config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated|ram_block1a13~porta_address_reg0                                  ; 0.467             ;
; ram_out_addr[4]                                                                                                   ; config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated|ram_block1a13~porta_address_reg0                                  ; 0.467             ;
; ram_out_addr[5]                                                                                                   ; config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated|ram_block1a13~porta_address_reg0                                  ; 0.467             ;
; ram_out_addr[9]                                                                                                   ; config_ram_out:ram_out_inst|altsyncram:altsyncram_component|altsyncram_54v3:auto_generated|ram_block1a13~porta_address_reg0                                  ; 0.467             ;
; e_write_and_read_ram:e_wr_inst|rom_address[9]                                                                     ; e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component|altsyncram_rh24:auto_generated|ram_block1a10~porta_address_reg0 ; 0.464             ;
; e_write_and_read_ram:e_wr_inst|rom_address[8]                                                                     ; e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component|altsyncram_rh24:auto_generated|ram_block1a10~porta_address_reg0 ; 0.450             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[16]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.445             ;
; display_ram_data[20]                                                                                              ; e_7seg_display:e_7seg_inst|data_reg1[20]                                                                                                                     ; 0.419             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[1]                      ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[1]                                                                       ; 0.397             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[3]                      ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[3]                                                                       ; 0.397             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[9]                      ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[9]                                                                       ; 0.397             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[5]                      ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[5]                                                                       ; 0.396             ;
; e_write_and_read_ram:e_wr_inst|rom_address[5]                                                                     ; e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component|altsyncram_rh24:auto_generated|ram_block1a23~porta_address_reg0 ; 0.370             ;
; e_write_and_read_ram:e_wr_inst|rom_address[6]                                                                     ; e_write_and_read_ram:e_wr_inst|config_rom_AAPL:rom_AAPL_inst|altsyncram:altsyncram_component|altsyncram_rh24:auto_generated|ram_block1a23~porta_address_reg0 ; 0.370             ;
; e_write_and_read_ram:e_wr_inst|ram_address[4]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[4]                                                                                                                ; 0.345             ;
; e_write_and_read_ram:e_wr_inst|ram_address[8]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[8]                                                                                                                ; 0.345             ;
; e_write_and_read_ram:e_wr_inst|ram_address[9]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[9]                                                                                                                ; 0.345             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[7]                      ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[7]                                                                       ; 0.340             ;
; e_exponential_smoothing:e_es_inst|prev_val[1]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[1]                                                                                                               ; 0.335             ;
; e_exponential_smoothing:e_es_inst|dsp_dataa[29]                                                                   ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|internal_in_dataa[29]                                                                                 ; 0.335             ;
; e_write_and_read_ram:e_wr_inst|ram_address[6]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[6]                                                                                                                ; 0.335             ;
; e_write_and_read_ram:e_wr_inst|ram_address[7]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[7]                                                                                                                ; 0.335             ;
; e_exponential_smoothing:e_es_inst|prev_val[4]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[4]                                                                                                               ; 0.334             ;
; e_exponential_smoothing:e_es_inst|prev_val[6]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[6]                                                                                                               ; 0.334             ;
; e_exponential_smoothing:e_es_inst|prev_val[8]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[8]                                                                                                               ; 0.334             ;
; e_exponential_smoothing:e_es_inst|prev_val[10]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[10]                                                                                                              ; 0.334             ;
; e_exponential_smoothing:e_es_inst|prev_val[16]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[16]                                                                                                              ; 0.334             ;
; e_exponential_smoothing:e_es_inst|prev_val[18]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[18]                                                                                                              ; 0.334             ;
; e_exponential_smoothing:e_es_inst|prev_val[30]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[30]                                                                                                              ; 0.334             ;
; e_write_and_read_ram:e_wr_inst|ram_address[0]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[0]                                                                                                                ; 0.334             ;
; e_write_and_read_ram:e_wr_inst|ram_address[3]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[3]                                                                                                                ; 0.334             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[14]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[8]                                                                 ; 0.333             ;
; e_exponential_smoothing:e_es_inst|prev_val[9]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[9]                                                                                                               ; 0.332             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[15]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[8]                                                                 ; 0.331             ;
; e_write_and_read_ram:e_wr_inst|current_state.READ_END                                                             ; e_write_and_read_ram:e_wr_inst|write_complete                                                                                                                ; 0.330             ;
; e_7seg_display:e_7seg_inst|mode_reg2[0]                                                                           ; e_7seg_display:e_7seg_inst|seg_array_reg[1]                                                                                                                  ; 0.329             ;
; e_write_and_read_ram:e_wr_inst|ram_address[1]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[1]                                                                                                                ; 0.328             ;
; e_write_and_read_ram:e_wr_inst|ram_address[2]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[2]                                                                                                                ; 0.328             ;
; e_write_and_read_ram:e_wr_inst|ram_address[5]                                                                     ; e_write_and_read_ram:e_wr_inst|ram_address[5]                                                                                                                ; 0.328             ;
; current_state.DISPLAY_INT_RESULT                                                                                  ; current_state.DISPLAY_RESULT                                                                                                                                 ; 0.328             ;
; e_exponential_smoothing:e_es_inst|prev_val[5]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[5]                                                                                                               ; 0.321             ;
; e_exponential_smoothing:e_es_inst|prev_val[25]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[25]                                                                                                              ; 0.320             ;
; e_exponential_smoothing:e_es_inst|dsp_dataa[23]                                                                   ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|internal_in_dataa[23]                                                                                 ; 0.320             ;
; e_exponential_smoothing:e_es_inst|prev_val[23]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[23]                                                                                                              ; 0.320             ;
; e_exponential_smoothing:e_es_inst|prev_val[7]                                                                     ; e_exponential_smoothing:e_es_inst|dsp_datab[7]                                                                                                               ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[12]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[12]                                                                                                              ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[13]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[13]                                                                                                              ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[17]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[17]                                                                                                              ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[21]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[21]                                                                                                              ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[27]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[27]                                                                                                              ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[24]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[24]                                                                                                              ; 0.319             ;
; e_exponential_smoothing:e_es_inst|prev_val[19]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[19]                                                                                                              ; 0.317             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|compute_counter[0]                       ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|compute_counter[2]                                                                  ; 0.316             ;
; e_exponential_smoothing:e_es_inst|prev_val[29]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[29]                                                                                                              ; 0.313             ;
; e_write_and_read_ram:e_wr_inst|read_complete                                                                      ; e_write_and_read_ram:e_wr_inst|current_state.READ_END                                                                                                        ; 0.313             ;
; e_exponential_smoothing:e_es_inst|prev_val[15]                                                                    ; e_exponential_smoothing:e_es_inst|dsp_datab[15]                                                                                                              ; 0.312             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_a[0]                               ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_diff[0]                                                                       ; 0.310             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_a[12]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_a[8]                                                                 ; 0.308             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|to_idle_add                                                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|current_state.COMPUTE_DONE                                    ; 0.307             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|current_state.COMPUTE_DONE             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|current_state.IDLE                                                                ; 0.306             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[0] ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[1]                                            ; 0.305             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|sum_frac[24]                           ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|normalized_frac[14]                                                               ; 0.304             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[2]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[3]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[4]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[5]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[6]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[7]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[8]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[9]                              ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[10]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[11]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[12]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|frac_b[13]                             ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_diff[0]                            ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_diff[1]                            ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_diff[2]                            ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|exp_diff[3]                            ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|aligned_frac_b[2]                                                                 ; 0.303             ;
; e_7seg_display:e_7seg_inst|mode_reg2[1]                                                                           ; e_7seg_display:e_7seg_inst|seg_array_reg[20]                                                                                                                 ; 0.300             ;
; e_write_and_read_ram:e_wr_inst|read_counter[6]                                                                    ; e_write_and_read_ram:e_wr_inst|ram_address[6]                                                                                                                ; 0.296             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|compute_counter[1]                       ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|compute_counter[2]                                                                  ; 0.295             ;
; current_state.DISPLAY_RESULT                                                                                      ; current_state.DISPLAY_INT_RESULT                                                                                                                             ; 0.290             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|computation_finished                     ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|current_state.COMPUTE                                                               ; 0.289             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|current_state.COMPUTE                  ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_add:u_e_fp_add|cycle_counter[2]                                                                  ; 0.286             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|compute_counter[1] ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul_minusalpha:u_fp_mul_minusalpha|computation_finished                                          ; 0.284             ;
; e_exponential_smoothing:e_es_inst|current_state.IDLE                                                              ; e_exponential_smoothing:e_es_inst|current_state.ST_WAIT                                                                                                      ; 0.284             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.IDLE                                         ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|internal_result[22]                                                                                   ; 0.283             ;
; e_7seg_display:e_7seg_inst|mode_reg2[2]                                                                           ; e_7seg_display:e_7seg_inst|seg_array_reg[1]                                                                                                                  ; 0.283             ;
; e_write_and_read_ram:e_wr_inst|write_counter[8]                                                                   ; e_write_and_read_ram:e_wr_inst|ram_address[8]                                                                                                                ; 0.283             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|current_state.LOAD                                         ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|internal_in_datab[10]                                                                                 ; 0.280             ;
; e_write_and_read_ram:e_wr_inst|write_counter[4]                                                                   ; e_write_and_read_ram:e_wr_inst|ram_address[4]                                                                                                                ; 0.276             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|result[5]                                ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|in_add_a[5]                                                                                           ; 0.276             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|result[13]                               ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|in_add_a[13]                                                                                          ; 0.276             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|result[16]                               ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|in_add_a[16]                                                                                          ; 0.276             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|result[17]                               ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|in_add_a[17]                                                                                          ; 0.276             ;
; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|e_fp_mul:u_fp_mul|result[30]                               ; e_exponential_smoothing:e_es_inst|e_fp_op:e_fp_op_inst|in_add_a[30]                                                                                          ; 0.276             ;
+-------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
    Info (16304): Mode behavior is affected by advanced setting Physical Synthesis Effort Level (default for this mode is Normal)
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (119006): Selected device 5CSEMA5F31C6 for design "tle_stock_market_analyzer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1451 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'tle_stock_market_analyzer.sdc'
Warning (332145): Command "set_global_assignment" found in SDC file is not a proper SDC command and is being ignored
Warning (332145): Command "set_global_assignment" found in SDC file is not a proper SDC command and is being ignored
Warning (332145): Command "set_global_assignment" found in SDC file is not a proper SDC command and is being ignored
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176235): Finished register packing
    Extra Info (176218): Packed 66 registers into blocks of type DSP block
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 8032 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:21
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 7.76 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file D:/Dersler/DIT/Computer Science/WS24/FPGA/Done/Project Stock Market Analyzers/output_files/tle_stock_market_analyzer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6646 megabytes
    Info: Processing ended: Fri Feb 14 03:30:43 2025
    Info: Elapsed time: 00:01:46
    Info: Total CPU time (on all processors): 00:03:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Dersler/DIT/Computer Science/WS24/FPGA/Done/Project Stock Market Analyzers/output_files/tle_stock_market_analyzer.fit.smsg.


