ieeevarstd_logic_1164ieee.sym/std_logic_1164/prim.var
ieeesrcstd_logic_1164stdlogic.vhd
.varsimula_sub(teste_sub)projeto1.sym/simula_sub/_teste_sub.var
.srcsimula_sub(teste_sub)test.vhdl
.varsimula_subprojeto1.sym/simula_sub/prim.var
