static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_5 * V_5 ;\r\nT_3 * V_6 = NULL ;\r\nint V_7 = 0 ;\r\nT_6 V_8 ;\r\nF_2 ( V_2 -> V_9 , V_10 , L_1 ) ;\r\nF_2 ( V_2 -> V_9 , V_11 , L_2 ) ;\r\nif ( V_3 ) {\r\nV_5 = F_3 ( V_3 , V_12 , V_1 , V_7 , - 1 ,\r\nV_13 ) ;\r\nV_6 = F_4 ( V_5 , V_14 ) ;\r\nF_3 ( V_6 , V_15 , V_1 , V_7 , 1 ,\r\nV_16 ) ;\r\nF_3 ( V_6 , V_17 , V_1 , V_7 , 1 ,\r\nV_16 ) ;\r\nV_7 += 1 ;\r\nF_3 ( V_6 , V_18 , V_1 , V_7 , 2 ,\r\nV_16 ) ;\r\nV_7 += 2 ;\r\nV_8 = F_5 ( V_1 , V_7 ) ;\r\nF_6 ( V_6 , V_19 , V_1 , V_7 , 1 ,\r\nV_8 ) ;\r\nV_7 += 1 ;\r\nwhile ( V_8 != 0 ) {\r\nF_3 ( V_6 , V_20 , V_1 , V_7 , 6 ,\r\nV_13 ) ;\r\nV_7 += 6 ;\r\nF_3 ( V_6 , V_21 , V_1 , V_7 , 6 ,\r\nV_13 ) ;\r\nV_7 += 6 ;\r\nV_8 -- ;\r\n}\r\n}\r\nreturn F_7 ( V_1 ) ;\r\n}\r\nvoid\r\nF_8 ( void )\r\n{\r\nstatic T_7 V_22 [] = {\r\n{ & V_15 ,\r\n{ L_3 , L_4 , V_23 , V_24 , NULL , 0xF0 ,\r\nNULL , V_25 } } ,\r\n{ & V_17 ,\r\n{ L_5 , L_6 , V_23 , V_24 , F_9 ( V_26 ) , 0x0F ,\r\nNULL , V_25 } } ,\r\n{ & V_18 ,\r\n{ L_7 , L_8 , V_23 , V_27 , NULL , 0x0 ,\r\nNULL , V_25 } } ,\r\n{ & V_19 ,\r\n{ L_9 , L_10 , V_23 , V_24 , NULL , 0x0 ,\r\nNULL , V_25 } } ,\r\n{ & V_20 ,\r\n{ L_11 , L_12 , V_28 , V_29 , NULL , 0x0 ,\r\nNULL , V_25 } } ,\r\n{ & V_21 ,\r\n{ L_13 , L_14 , V_28 , V_29 , NULL , 0x0 ,\r\nNULL , V_25 } } ,\r\n} ;\r\nstatic T_8 * V_30 [] = {\r\n& V_14 ,\r\n} ;\r\nV_12 = F_10 ( L_2 ,\r\nL_1 , L_15 ) ;\r\nF_11 ( V_12 , V_22 , F_12 ( V_22 ) ) ;\r\nF_13 ( V_30 , F_12 ( V_30 ) ) ;\r\n}\r\nvoid\r\nF_14 ( void )\r\n{\r\nT_9 V_31 ;\r\nV_31 = F_15 ( F_1 , V_12 ) ;\r\nF_16 ( L_16 , 0x2001 , V_31 ) ;\r\nF_16 ( L_17 , 0x2001 , V_31 ) ;\r\n}
