TimeQuest Timing Analyzer report for BoardTest
Wed Apr 25 18:27:20 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BoardTest                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
; 6.53 MHz    ; 6.53 MHz        ; clk                             ;                                                       ;
; 1003.01 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+---------------------------------+----------+---------------+
; Clock                           ; Slack    ; End Point TNS ;
+---------------------------------+----------+---------------+
; clk                             ; -152.196 ; -20686.022    ;
; clk_div:U_1HzClkDivider|clk_out ; 0.003    ; 0.000         ;
+---------------------------------+----------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -791.429      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                          ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -152.196 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 153.224    ;
; -152.159 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 153.187    ;
; -152.057 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 153.085    ;
; -151.932 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.929    ;
; -151.896 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.924    ;
; -151.882 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.910    ;
; -151.880 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.908    ;
; -151.877 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.874    ;
; -151.781 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.813    ;
; -151.780 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.777    ;
; -151.780 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.813    ;
; -151.758 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.791    ;
; -151.696 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.693    ;
; -151.676 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.708    ;
; -151.658 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.655    ;
; -151.658 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.691    ;
; -151.639 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.636    ;
; -151.599 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.627    ;
; -151.572 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.569    ;
; -151.555 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.583    ;
; -151.535 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.568    ;
; -151.523 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.556    ;
; -151.518 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.546    ;
; -151.502 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.534    ;
; -151.488 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.520    ;
; -151.488 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.521    ;
; -151.480 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.512    ;
; -151.444 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.441    ;
; -151.419 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.451    ;
; -151.416 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.444    ;
; -151.291 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.288    ;
; -151.255 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.283    ;
; -151.241 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.269    ;
; -151.239 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.267    ;
; -151.236 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.233    ;
; -151.224 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.257    ;
; -151.183 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.215    ;
; -151.159 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.156    ;
; -151.140 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.172    ;
; -151.139 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.136    ;
; -151.139 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.172    ;
; -151.117 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.150    ;
; -151.055 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.052    ;
; -151.040 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.073    ;
; -151.035 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.067    ;
; -151.017 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 152.014    ;
; -151.017 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 152.050    ;
; -151.011 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 152.039    ;
; -150.998 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.995    ;
; -150.980 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 152.012    ;
; -150.958 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.986    ;
; -150.931 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.928    ;
; -150.899 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.932    ;
; -150.894 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.927    ;
; -150.882 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.915    ;
; -150.861 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.893    ;
; -150.847 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.879    ;
; -150.847 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.880    ;
; -150.844 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.872    ;
; -150.839 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.871    ;
; -150.807 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.835    ;
; -150.803 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.800    ;
; -150.778 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.810    ;
; -150.771 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.799    ;
; -150.763 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.796    ;
; -150.741 ; pid_pitch_controller:U_Pitch|previous_error[31]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.738    ;
; -150.734 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.762    ;
; -150.705 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.733    ;
; -150.632 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.660    ;
; -150.583 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.616    ;
; -150.580 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.577    ;
; -150.544 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.572    ;
; -150.542 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.574    ;
; -150.530 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.558    ;
; -150.528 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.556    ;
; -150.525 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.522    ;
; -150.518 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.515    ;
; -150.507 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.504    ;
; -150.471 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.499    ;
; -150.457 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.485    ;
; -150.455 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.483    ;
; -150.452 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.449    ;
; -150.429 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.461    ;
; -150.428 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.425    ;
; -150.428 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.461    ;
; -150.406 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.439    ;
; -150.399 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.432    ;
; -150.370 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.012     ; 151.398    ;
; -150.356 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.388    ;
; -150.355 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.352    ;
; -150.355 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.388    ;
; -150.344 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.341    ;
; -150.339 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.371    ;
; -150.333 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.366    ;
; -150.324 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.008     ; 151.356    ;
; -150.306 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.303    ;
; -150.306 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.339    ;
; -150.287 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.284    ;
; -150.271 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 151.268    ;
; -150.258 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.007     ; 151.291    ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.003 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.037      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.750 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.758 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.771 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.771 ; pid_roll_controller:U_Roll|error[0]                   ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.908 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.919 ; pid_pitch_controller:U_Pitch|error[0]                 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.225      ;
; 0.943 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.948 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 1.080 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.386      ;
; 1.090 ; pid_altitude_controller:U_Altitude|error[0]           ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.396      ;
; 1.146 ; quadreg:U_RegAM|tmp[4]                                ; BLED_Blue[0]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.147 ; quadreg:U_RegAM|tmp[2]                                ; regmap:U_Registers|quadreg:RegAM|tmp[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.166 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.169 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; quadreg:U_RegAM|tmp[1]                                ; BLED_Orange[1]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; quadreg:U_RegAM|tmp[7]                                ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.193 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.195 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; quadreg:U_RegAM|tmp[6]                                ; regmap:U_Registers|quadreg:RegAM|tmp[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.199 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.208 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.216 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.232 ; quadreg:U_RegAM|tmp[5]                                ; BLED_Blue[1]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; quadreg:U_RegAM|tmp[3]                                ; BLED_Orange[3]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.238 ; pid_altitude_controller:U_Altitude|error[6]           ; pid_altitude_controller:U_Altitude|previous_error[6]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.543      ;
; 1.239 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.252 ; pid_altitude_controller:U_Altitude|error[1]           ; pid_altitude_controller:U_Altitude|previous_error[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.557      ;
; 1.257 ; pid_pitch_controller:U_Pitch|error[6]                 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; clk          ; clk         ; 0.000        ; 0.031      ; 1.594      ;
; 1.323 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.629      ;
; 1.330 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.429 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.432 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|trigger                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.758      ;
; 1.457 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Top|edgebegin[16]                ; clk          ; clk         ; 0.000        ; -0.009     ; 1.754      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.731 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.037      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.832   ; 5.832   ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 7.397   ; 7.397   ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.302   ; 6.302   ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.958   ; 6.958   ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.490   ; 6.490   ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.335   ; 6.335   ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.119   ; 7.119   ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.189   ; 7.189   ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.397   ; 7.397   ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.466   ; 6.466   ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 5.703   ; 5.703   ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.643   ; 5.643   ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 154.781 ; 154.781 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 154.781 ; 154.781 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.470   ; 9.470   ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.910  ; 11.910  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.820   ; 8.820   ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.011   ; 8.011   ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.311   ; 7.311   ; Rise       ; clk             ;
+-------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -5.313 ; -5.313 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -5.115 ; -5.115 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.186 ; -5.186 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -5.465 ; -5.465 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -5.115 ; -5.115 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -5.490 ; -5.490 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -5.135 ; -5.135 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -5.155 ; -5.155 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -5.224 ; -5.224 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -5.120 ; -5.120 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -4.514 ; -4.514 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.077 ; -5.077 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -4.897 ; -4.897 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -4.897 ; -4.897 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -5.277 ; -5.277 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -5.504 ; -5.504 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -5.618 ; -5.618 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -5.041 ; -5.041 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -4.875 ; -4.875 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 10.857 ; 10.857 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.355  ; 9.355  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 10.767 ; 10.767 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.057  ; 8.057  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 10.857 ; 10.857 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.193 ; 10.193 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 7.722  ; 7.722  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 10.193 ; 10.193 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.045  ; 8.045  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.326  ; 9.326  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 9.182  ; 9.182  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 9.223  ; 9.223  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.189  ; 9.189  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.306  ; 9.306  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 25.527 ; 25.527 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 24.350 ; 24.350 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 25.527 ; 25.527 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 23.361 ; 23.361 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 23.996 ; 23.996 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 22.170 ; 22.170 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 24.321 ; 24.321 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 21.075 ; 21.075 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 23.301 ; 23.301 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.760  ; 9.760  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.895 ; 13.895 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.459  ; 8.459  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.150  ; 8.150  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.158  ; 8.158  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.057  ; 8.057  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.355  ; 9.355  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 10.767 ; 10.767 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.057  ; 8.057  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 10.857 ; 10.857 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 7.722  ; 7.722  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 7.722  ; 7.722  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 10.193 ; 10.193 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.045  ; 8.045  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.326  ; 9.326  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 9.182  ; 9.182  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 9.223  ; 9.223  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.189  ; 9.189  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.306  ; 9.306  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 9.525  ; 9.525  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 9.834  ; 9.834  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 10.602 ; 10.602 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.268 ; 10.268 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 9.525  ; 9.525  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.045 ; 10.045 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 9.548  ; 9.548  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 9.929  ; 9.929  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 9.849  ; 9.849  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.881  ; 8.881  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 10.069 ; 10.069 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.459  ; 8.459  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.150  ; 8.150  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.158  ; 8.158  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Propagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.178 ; 14.178 ; 14.178 ; 14.178 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.569 ;        ;        ; 13.569 ;
+----------------+------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Minimum Propagation Delay                                             ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.178 ; 14.178 ; 14.178 ; 14.178 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.569 ;        ;        ; 13.569 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.850  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.365 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.375 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.365 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.210 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.200 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.210 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.850  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.850  ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-------------------+------------+--------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.599  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.114 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.124 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.114 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.959  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.949  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.959  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.599  ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.599  ;      ; Rise       ; clk             ;
+-------------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.850     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.365    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.375    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.365    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 10.210    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 10.200    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 10.210    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.850     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.850     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.599     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 10.114    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 10.124    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 10.114    ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.959     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.949     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.959     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.599     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.599     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -47.112 ; -6213.695     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.623   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -533.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                         ;
+---------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -47.112 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 48.126     ;
; -47.082 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 48.096     ;
; -47.068 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 48.082     ;
; -47.068 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 48.057     ;
; -47.049 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 48.038     ;
; -47.037 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 48.051     ;
; -47.009 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 48.023     ;
; -47.009 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.998     ;
; -46.976 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.965     ;
; -46.962 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.976     ;
; -46.952 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.966     ;
; -46.952 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.941     ;
; -46.932 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.946     ;
; -46.918 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.932     ;
; -46.918 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.907     ;
; -46.917 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.906     ;
; -46.899 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.888     ;
; -46.897 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.886     ;
; -46.887 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.901     ;
; -46.879 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.893     ;
; -46.867 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.856     ;
; -46.859 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.873     ;
; -46.859 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.848     ;
; -46.826 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.815     ;
; -46.802 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.816     ;
; -46.802 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.791     ;
; -46.767 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.756     ;
; -46.747 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.736     ;
; -46.740 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.729     ;
; -46.739 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.753     ;
; -46.738 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.757     ;
; -46.729 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.743     ;
; -46.717 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.706     ;
; -46.709 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.723     ;
; -46.699 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.718     ;
; -46.695 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.709     ;
; -46.695 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.684     ;
; -46.694 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.713     ;
; -46.691 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.705     ;
; -46.677 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.691     ;
; -46.676 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.665     ;
; -46.664 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.678     ;
; -46.653 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.672     ;
; -46.647 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.661     ;
; -46.636 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.650     ;
; -46.636 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.625     ;
; -46.636 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.653     ;
; -46.633 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.647     ;
; -46.633 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.622     ;
; -46.627 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.644     ;
; -46.626 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.645     ;
; -46.619 ; pid_pitch_controller:U_Pitch|previous_error[31]       ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.608     ;
; -46.614 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.603     ;
; -46.603 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.592     ;
; -46.602 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.616     ;
; -46.590 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.579     ;
; -46.588 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.607     ;
; -46.579 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.593     ;
; -46.579 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.568     ;
; -46.579 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.596     ;
; -46.574 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.588     ;
; -46.574 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.563     ;
; -46.554 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.573     ;
; -46.549 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.568     ;
; -46.544 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.533     ;
; -46.544 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.563     ;
; -46.541 ; pid_pitch_controller:U_Pitch|error[31]                ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.555     ;
; -46.541 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.530     ;
; -46.524 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.513     ;
; -46.517 ; pid_pitch_controller:U_Pitch|error[7]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.531     ;
; -46.517 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.506     ;
; -46.510 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.527     ;
; -46.506 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.520     ;
; -46.505 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.524     ;
; -46.503 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.522     ;
; -46.494 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.483     ;
; -46.486 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.503     ;
; -46.482 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.471     ;
; -46.477 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.494     ;
; -46.476 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.495     ;
; -46.472 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.489     ;
; -46.469 ; pid_pitch_controller:U_Pitch|previous_error[31]       ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.458     ;
; -46.462 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.451     ;
; -46.450 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.467     ;
; -46.444 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 47.458     ;
; -46.432 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.421     ;
; -46.430 ; pid_roll_controller:U_Roll|previous_error[0]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.447     ;
; -46.429 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.446     ;
; -46.404 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.423     ;
; -46.391 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.408     ;
; -46.367 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.043     ; 47.356     ;
; -46.365 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.384     ;
; -46.360 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.377     ;
; -46.355 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.374     ;
; -46.352 ; pid_roll_controller:U_Roll|error[1]                   ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.369     ;
; -46.348 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.367     ;
; -46.342 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.361     ;
; -46.339 ; pid_roll_controller:U_Roll|error[3]                   ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.356     ;
; -46.326 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.013     ; 47.345     ;
; -46.322 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.339     ;
+---------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.623 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.409      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                    ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                   ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd3 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra2 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd1 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wd2 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wa2 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; regmap:U_Registers|reg_controller:RegCont|state.wa1 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.249 ; regmap:U_Registers|reg_controller:RegCont|state.rd2 ; regmap:U_Registers|reg_controller:RegCont|state.rd3   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; rangefinder:U_Ranger_Botom|count[23]                ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; pid_roll_controller:U_Roll|error[0]                 ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.303 ; regmap:U_Registers|reg_controller:RegCont|state.rd3 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.310 ; regmap:U_Registers|reg_controller:RegCont|state.ra2 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.334 ; pid_pitch_controller:U_Pitch|error[0]               ; pid_pitch_controller:U_Pitch|previous_error[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.337 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|edgebegin[14]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.344 ; regmap:U_Registers|reg_controller:RegCont|state.wd1 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.347 ; pid_altitude_controller:U_Altitude|error[0]         ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.355 ; rangefinder:U_Ranger_Botom|count[12]                ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[8]                   ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[10]                  ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; quadreg:U_RegAM|tmp[1]                              ; BLED_Orange[1]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[5]                 ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; rangefinder:U_Ranger_Botom|count[7]                 ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; motor_pwm:U_Motor_1|clockcount[0]                   ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                 ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|clockcount[5]                   ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|clockcount[2]                   ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[6]                   ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[3]                   ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; quadreg:U_RegAM|tmp[7]                              ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; motor_pwm:U_Motor_1|pulsecount[1]                   ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; quadreg:U_RegAM|tmp[4]                              ; BLED_Blue[0]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; regmap:U_Registers|reg_controller:RegCont|state.ra1 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; rangefinder:U_Ranger_Botom|count[0]                 ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; quadreg:U_RegAM|tmp[2]                              ; regmap:U_Registers|quadreg:RegAM|tmp[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; regmap:U_Registers|reg_controller:RegCont|state.rd1 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; motor_pwm:U_Motor_1|clockcount[6]                   ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[9]                 ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[13]                ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[21]                ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[9]                   ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[7]                   ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|clockcount[1]                   ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[2]                   ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[1]                 ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|clockcount[4]                   ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|clockcount[3]                   ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                   ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                   ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[11]                  ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[19]                ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                 ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[14]                ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; quadreg:U_RegAM|tmp[6]                              ; regmap:U_Registers|quadreg:RegAM|tmp[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                 ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; quadreg:U_RegAM|tmp[5]                              ; BLED_Blue[1]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[2]                 ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; quadreg:U_RegAM|tmp[3]                              ; BLED_Orange[3]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[22]                ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; rangefinder:U_Ranger_Botom|count[17]                ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.413 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; regmap:U_Registers|reg_controller:RegCont|state.wa2 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.427 ; pid_altitude_controller:U_Altitude|error[6]         ; pid_altitude_controller:U_Altitude|previous_error[6]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.577      ;
; 0.428 ; pid_pitch_controller:U_Pitch|error[6]               ; pid_pitch_controller:U_Pitch|previous_error[6]        ; clk          ; clk         ; 0.000        ; 0.025      ; 0.605      ;
; 0.436 ; pid_altitude_controller:U_Altitude|error[1]         ; pid_altitude_controller:U_Altitude|previous_error[1]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.586      ;
; 0.452 ; regmap:U_Registers|quadreg:RegZD|tmp[6]             ; pid_yaw_controller:U_Yaw|error[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.456 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Top|edgebegin[16]                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.601      ;
; 0.458 ; rangefinder:U_Ranger_Botom|count[16]                ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.603      ;
; 0.463 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|trigger                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.611      ;
; 0.466 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Top|edgebegin[10]                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.610      ;
; 0.467 ; rangefinder:U_Ranger_Botom|count[10]                ; rangefinder:U_Ranger_Botom|edgebegin[10]              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.611      ;
; 0.469 ; rangefinder:U_Ranger_Botom|count[20]                ; rangefinder:U_Ranger_Top|edgebegin[20]                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.614      ;
; 0.471 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Botom|edgebegin[15]              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.616      ;
; 0.471 ; rangefinder:U_Ranger_Botom|count[15]                ; rangefinder:U_Ranger_Top|edgebegin[15]                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.616      ;
; 0.472 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Top|edgebegin[8]                 ; clk          ; clk         ; 0.000        ; -0.008     ; 0.616      ;
; 0.473 ; rangefinder:U_Ranger_Botom|count[8]                 ; rangefinder:U_Ranger_Botom|edgebegin[8]               ; clk          ; clk         ; 0.000        ; -0.008     ; 0.617      ;
; 0.474 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Botom|edgebegin[11]              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.618      ;
; 0.474 ; rangefinder:U_Ranger_Botom|count[11]                ; rangefinder:U_Ranger_Top|edgebegin[11]                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.618      ;
; 0.475 ; rangefinder:U_Ranger_Botom|count[18]                ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.620      ;
+-------+-----------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.409      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.462  ; 2.462  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 3.067  ; 3.067  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.745  ; 2.745  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.019  ; 3.019  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.827  ; 2.827  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.748  ; 2.748  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.017  ; 3.017  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.960  ; 2.960  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.067  ; 3.067  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.785  ; 2.785  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.462  ; 2.462  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.534  ; 2.534  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 49.301 ; 49.301 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 49.301 ; 49.301 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.656  ; 3.656  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 4.403  ; 4.403  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.547  ; 3.547  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.272  ; 3.272  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.087  ; 3.087  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.271 ; -2.271 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.315 ; -2.315 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.376 ; -2.376 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.274 ; -2.274 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.420 ; -2.420 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.287 ; -2.287 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.354 ; -2.354 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.278 ; -2.278 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.357 ; -2.357 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.175 ; -2.175 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.175 ; -2.175 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.322 ; -2.322 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.415 ; -2.415 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.224 ; -2.224 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.604 ; 4.604 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.205 ; 4.205 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.578 ; 4.578 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.604 ; 4.604 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.425 ; 4.425 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.618 ; 3.618 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.425 ; 4.425 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.703 ; 3.703 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.191 ; 4.191 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 4.048 ; 4.048 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 4.070 ; 4.070 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.058 ; 4.058 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.123 ; 4.123 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 9.536 ; 9.536 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 9.536 ; 9.536 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 9.439 ; 9.439 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.440 ; 8.440 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.878 ; 8.878 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 8.241 ; 8.241 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 8.916 ; 8.916 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.879 ; 7.879 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 8.579 ; 8.579 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.228 ; 4.228 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 5.601 ; 5.601 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.837 ; 3.837 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.739 ; 3.739 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.575 ; 3.575 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.205 ; 4.205 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.578 ; 4.578 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.604 ; 4.604 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.618 ; 3.618 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.618 ; 3.618 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.425 ; 4.425 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.703 ; 3.703 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.191 ; 4.191 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 4.048 ; 4.048 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 4.070 ; 4.070 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.058 ; 4.058 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.123 ; 4.123 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.297 ; 4.297 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.507 ; 4.507 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.408 ; 4.408 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.357 ; 4.357 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.211 ; 4.211 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.290 ; 4.290 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.273 ; 4.273 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.279 ; 4.279 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.837 ; 3.837 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.739 ; 3.739 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.575 ; 3.575 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.283 ; 6.283 ; 6.283 ; 6.283 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.043 ;       ;       ; 6.043 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.283 ; 6.283 ; 6.283 ; 6.283 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.043 ;       ;       ; 6.043 ;
+----------------+------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.256 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.459 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.469 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.459 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.362 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.351 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.361 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.256 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.256 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.185 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.388 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.398 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.388 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.291 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.280 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.290 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.185 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.185 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.256     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.459     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.469     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.459     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.362     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.351     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.361     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.256     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.256     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.185     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.388     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.398     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.388     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.291     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.280     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.290     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.185     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.185     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+------------+-------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -152.196   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -152.196   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.003      ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -20686.022 ; 0.0   ; 0.0      ; 0.0     ; -794.397            ;
;  clk                             ; -20686.022 ; 0.000 ; N/A      ; N/A     ; -791.429            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000      ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.832   ; 5.832   ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 7.397   ; 7.397   ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.302   ; 6.302   ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.958   ; 6.958   ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.490   ; 6.490   ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.335   ; 6.335   ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 7.119   ; 7.119   ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 7.189   ; 7.189   ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 7.397   ; 7.397   ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.466   ; 6.466   ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 5.703   ; 5.703   ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.643   ; 5.643   ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 154.781 ; 154.781 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 154.781 ; 154.781 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.470   ; 9.470   ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.910  ; 11.910  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.820   ; 8.820   ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 8.011   ; 8.011   ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.311   ; 7.311   ; Rise       ; clk             ;
+-------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.271 ; -2.271 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.315 ; -2.315 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.376 ; -2.376 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.274 ; -2.274 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.420 ; -2.420 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.287 ; -2.287 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.261 ; -2.261 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.354 ; -2.354 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.278 ; -2.278 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.357 ; -2.357 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.175 ; -2.175 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.175 ; -2.175 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.322 ; -2.322 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.415 ; -2.415 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.491 ; -2.491 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.247 ; -2.247 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.224 ; -2.224 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 10.857 ; 10.857 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.355  ; 9.355  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 10.767 ; 10.767 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.057  ; 8.057  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 10.857 ; 10.857 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 10.193 ; 10.193 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 7.722  ; 7.722  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 10.193 ; 10.193 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.045  ; 8.045  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.326  ; 9.326  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 9.182  ; 9.182  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 9.223  ; 9.223  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.189  ; 9.189  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.306  ; 9.306  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 25.527 ; 25.527 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 24.350 ; 24.350 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 25.527 ; 25.527 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 23.361 ; 23.361 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 23.996 ; 23.996 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 22.170 ; 22.170 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 24.321 ; 24.321 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 21.075 ; 21.075 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 23.301 ; 23.301 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.760  ; 9.760  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.895 ; 13.895 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 8.459  ; 8.459  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.150  ; 8.150  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.158  ; 8.158  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.205 ; 4.205 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.578 ; 4.578 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.718 ; 3.718 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.604 ; 4.604 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.618 ; 3.618 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.618 ; 3.618 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.425 ; 4.425 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.703 ; 3.703 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.191 ; 4.191 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 4.048 ; 4.048 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 4.070 ; 4.070 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.058 ; 4.058 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.123 ; 4.123 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.297 ; 4.297 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.507 ; 4.507 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.408 ; 4.408 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.209 ; 4.209 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.357 ; 4.357 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.211 ; 4.211 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.290 ; 4.290 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.273 ; 4.273 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.988 ; 3.988 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.279 ; 4.279 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.837 ; 3.837 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.739 ; 3.739 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.575 ; 3.575 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Progagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 14.178 ; 14.178 ; 14.178 ; 14.178 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 13.653 ; 13.653 ; 13.653 ; 13.653 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 13.569 ;        ;        ; 13.569 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Progagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 6.283 ; 6.283 ; 6.283 ; 6.283 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 6.273 ; 6.273 ; 6.273 ; 6.273 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 6.176 ; 6.176 ; 6.176 ; 6.176 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 6.175 ; 6.175 ; 6.175 ; 6.175 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 6.043 ;       ;       ; 6.043 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 622   ; 622  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 261   ; 261  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 25 18:27:03 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -152.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -152.196    -20686.022 clk 
    Info (332119):     0.003         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
    Info (332119):     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -791.429 clk 
    Info (332119):    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -47.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -47.112     -6213.695 clk 
    Info (332119):     0.623         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -533.380 clk 
    Info (332119):    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 316 megabytes
    Info: Processing ended: Wed Apr 25 18:27:20 2012
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:16


