Fitter report for FFTDIsplay
Fri Dec 14 13:19:16 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 14 13:19:16 2018       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; FFTDIsplay                                  ;
; Top-level Entity Name              ; FFTDisplay                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,877 / 114,480 ( 9 % )                     ;
;     Total combinational functions  ; 8,389 / 114,480 ( 7 % )                     ;
;     Dedicated logic registers      ; 7,781 / 114,480 ( 7 % )                     ;
; Total registers                    ; 7781                                        ;
; Total pins                         ; 85 / 529 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 634,240 / 3,981,312 ( 16 % )                ;
; Embedded Multiplier 9-bit elements ; 56 / 532 ( 11 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
;     Processor 3            ;   2.7%      ;
;     Processor 4            ;   2.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                        ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos0|factorA[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos1|factorA[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos2|factorA[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1 ; DATAA            ;                       ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17662 ) ; 0.00 % ( 0 / 17662 )       ; 0.00 % ( 0 / 17662 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17662 ) ; 0.00 % ( 0 / 17662 )       ; 0.00 % ( 0 / 17662 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_signaltap:auto_signaltap_1 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_1 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 15813 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 343 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 664 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_1 ; 0.00 % ( 0 / 634 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in M:/ECE287/letshope/FFTVisualizer-master/Verilog/output_files/FFTDIsplay.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 9,877 / 114,480 ( 9 % )      ;
;     -- Combinational with no register       ; 2096                         ;
;     -- Register only                        ; 1488                         ;
;     -- Combinational with a register        ; 6293                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 1538                         ;
;     -- 3 input functions                    ; 4248                         ;
;     -- <=2 input functions                  ; 2603                         ;
;     -- Register only                        ; 1488                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 5698                         ;
;     -- arithmetic mode                      ; 2691                         ;
;                                             ;                              ;
; Total registers*                            ; 7,781 / 117,053 ( 7 % )      ;
;     -- Dedicated logic registers            ; 7,781 / 114,480 ( 7 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 915 / 7,155 ( 13 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 85 / 529 ( 16 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 80 / 432 ( 19 % )            ;
; Total block memory bits                     ; 634,240 / 3,981,312 ( 16 % ) ;
; Total block memory implementation bits      ; 737,280 / 3,981,312 ( 19 % ) ;
; Embedded Multiplier 9-bit elements          ; 56 / 532 ( 11 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 11                           ;
;     -- Global clocks                        ; 11 / 20 ( 55 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 5.0% / 4.9% / 5.0%           ;
; Peak interconnect usage (total/H/V)         ; 40.0% / 37.2% / 44.0%        ;
; Maximum fan-out                             ; 6455                         ;
; Highest non-global fan-out                  ; 6120                         ;
; Total fan-out                               ; 56269                        ;
; Average fan-out                             ; 3.19                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                              ;
+---------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_1 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                    ; Low                    ; Low                            ; Low                            ; Low                            ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Total logic elements                        ; 8650 / 114480 ( 8 % ) ; 130 / 114480 ( < 1 % ) ; 227 / 114480 ( < 1 % ) ; 446 / 114480 ( < 1 % )         ; 424 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1749                  ; 58                     ; 97                     ; 98                             ; 94                             ; 0                              ;
;     -- Register only                        ; 1214                  ; 8                      ; 14                     ; 131                            ; 121                            ; 0                              ;
;     -- Combinational with a register        ; 5687                  ; 64                     ; 116                    ; 217                            ; 209                            ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- 4 input functions                    ; 1155                  ; 55                     ; 92                     ; 118                            ; 118                            ; 0                              ;
;     -- 3 input functions                    ; 3968                  ; 20                     ; 77                     ; 94                             ; 89                             ; 0                              ;
;     -- <=2 input functions                  ; 2313                  ; 47                     ; 44                     ; 103                            ; 96                             ; 0                              ;
;     -- Register only                        ; 1214                  ; 8                      ; 14                     ; 131                            ; 121                            ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Logic elements by mode                      ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- normal mode                          ; 4889                  ; 118                    ; 204                    ; 247                            ; 240                            ; 0                              ;
;     -- arithmetic mode                      ; 2547                  ; 4                      ; 9                      ; 68                             ; 63                             ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Total registers                             ; 6901                  ; 72                     ; 130                    ; 348                            ; 330                            ; 0                              ;
;     -- Dedicated logic registers            ; 6901 / 114480 ( 6 % ) ; 72 / 114480 ( < 1 % )  ; 130 / 114480 ( < 1 % ) ; 348 / 114480 ( < 1 % )         ; 330 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Total LABs:  partially or completely used   ; 811 / 7155 ( 11 % )   ; 13 / 7155 ( < 1 % )    ; 21 / 7155 ( < 1 % )    ; 37 / 7155 ( < 1 % )            ; 43 / 7155 ( < 1 % )            ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ;
; I/O pins                                    ; 85                    ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 56 / 532 ( 11 % )     ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 633088                ; 0                      ; 0                      ; 768                            ; 384                            ; 0                              ;
; Total RAM block bits                        ; 718848                ; 0                      ; 0                      ; 9216                           ; 9216                           ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 78 / 432 ( 18 % )     ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 1 / 432 ( < 1 % )              ; 1 / 432 ( < 1 % )              ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 0 / 24 ( 0 % )                 ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Connections                                 ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- Input Connections                    ; 260                   ; 72                     ; 196                    ; 526                            ; 509                            ; 2                              ;
;     -- Registered Input Connections         ; 45                    ; 32                     ; 139                    ; 376                            ; 357                            ; 0                              ;
;     -- Output Connections                   ; 907                   ; 213                    ; 327                    ; 35                             ; 35                             ; 48                             ;
;     -- Registered Output Connections        ; 0                     ; 211                    ; 327                    ; 0                              ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Internal Connections                        ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- Total Connections                    ; 52388                 ; 781                    ; 1462                   ; 2227                           ; 2144                           ; 57                             ;
;     -- Registered Connections               ; 21897                 ; 508                    ; 1036                   ; 1133                           ; 1080                           ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; External Connections                        ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- Top                                  ; 4                     ; 239                    ; 167                    ; 362                            ; 345                            ; 50                             ;
;     -- pzdyqx:nabboc                        ; 239                   ; 0                      ; 46                     ; 0                              ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 167                   ; 46                     ; 40                     ; 135                            ; 135                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 362                   ; 0                      ; 135                    ; 64                             ; 0                              ; 0                              ;
;     -- sld_signaltap:auto_signaltap_1       ; 345                   ; 0                      ; 135                    ; 0                              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 50                    ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Partition Interface                         ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- Input Ports                          ; 30                    ; 11                     ; 111                    ; 78                             ; 78                             ; 2                              ;
;     -- Output Ports                         ; 58                    ; 4                      ; 128                    ; 21                             ; 21                             ; 1                              ;
;     -- Bidir Ports                          ; 2                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Registered Ports                            ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                      ; 3                      ; 9                              ; 10                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                      ; 77                     ; 7                              ; 7                              ; 0                              ;
;                                             ;                       ;                        ;                        ;                                ;                                ;                                ;
; Port Connectivity                           ;                       ;                        ;                        ;                                ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                      ; 1                      ; 16                             ; 17                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                      ; 36                     ; 2                              ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                      ; 0                      ; 16                             ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                      ; 0                      ; 1                              ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                      ; 75                     ; 7                              ; 6                              ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                      ; 0                      ; 0                              ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                      ; 80                     ; 21                             ; 20                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                      ; 52                     ; 9                              ; 9                              ; 0                              ;
+---------------------------------------------+-----------------------+------------------------+------------------------+--------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT  ; D2    ; 1        ; 0            ; 68           ; 0            ; 162                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; AUD_ADCLRCK ; C2    ; 1        ; 0            ; 69           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; AUD_BCLK    ; F2    ; 1        ; 0            ; 60           ; 14           ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CLOCK_50    ; Y2    ; 2        ; 0            ; 36           ; 14           ; 175                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[0]      ; M23   ; 6        ; 115          ; 40           ; 7            ; 51                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[1]      ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[2]      ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; KEY[3]      ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[0]       ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[10]      ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[11]      ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[12]      ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[13]      ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[14]      ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[15]      ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[16]      ; Y24   ; 5        ; 115          ; 13           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[17]      ; Y23   ; 5        ; 115          ; 14           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[1]       ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[2]       ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[3]       ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[4]       ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[5]       ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[6]       ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[7]       ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[8]       ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SW[9]       ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_XCK     ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]     ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]     ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]     ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]     ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]     ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]     ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]     ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]     ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]     ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]     ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]    ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]    ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]    ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]    ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]    ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]    ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]    ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]    ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]     ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]     ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]     ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]     ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]     ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]     ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]     ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]     ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]     ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK     ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS      ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS      ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------+
; I2C_SCLK ; B7    ; 8        ; 29           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|SCLpull ;
; I2C_SDAT ; A8    ; 8        ; 18           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|SDApull ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; I2C_SCLK                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; I2C_SDAT                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 56 ( 14 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 19 / 65 ( 29 % ) ; 2.5V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 27 / 72 ( 38 % ) ; 2.5V          ; --           ;
; 8        ; 31 / 71 ( 44 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; I2C_SDAT                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; I2C_SCLK                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; AUD_ADCLRCK                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; AUD_ADCDAT                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; AUD_XCK                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; AUD_BCLK                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------+
; Name                          ; VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; vgag0|vgacs0|altpll_component|auto_generated|pll1                                                           ;
; PLL mode                      ; Normal                                                                                                      ;
; Compensate clock              ; clock0                                                                                                      ;
; Compensated input/output pins ; --                                                                                                          ;
; Switchover type               ; --                                                                                                          ;
; Input frequency 0             ; 50.0 MHz                                                                                                    ;
; Input frequency 1             ; --                                                                                                          ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                    ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                   ;
; VCO post scale K counter      ; 2                                                                                                           ;
; VCO frequency control         ; Auto                                                                                                        ;
; VCO phase shift step          ; 208 ps                                                                                                      ;
; VCO multiply                  ; --                                                                                                          ;
; VCO divide                    ; --                                                                                                          ;
; Freq min lock                 ; 25.0 MHz                                                                                                    ;
; Freq max lock                 ; 54.18 MHz                                                                                                   ;
; M VCO Tap                     ; 0                                                                                                           ;
; M Initial                     ; 1                                                                                                           ;
; M value                       ; 12                                                                                                          ;
; N value                       ; 1                                                                                                           ;
; Charge pump current           ; setting 1                                                                                                   ;
; Loop filter resistance        ; setting 27                                                                                                  ;
; Loop filter capacitance       ; setting 0                                                                                                   ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                          ;
; Bandwidth type                ; Medium                                                                                                      ;
; Real time reconfigurable      ; Off                                                                                                         ;
; Scan chain MIF file           ; --                                                                                                          ;
; Preserve PLL counter order    ; Off                                                                                                         ;
; PLL location                  ; PLL_1                                                                                                       ;
; Inclk0 signal                 ; CLOCK_50                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                          ;
; Inclk0 signal type            ; Dedicated Pin                                                                                               ;
; Inclk1 signal type            ; --                                                                                                          ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+-------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 5.63 (208 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; vgag0|vgacs0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; AUD_XCK     ; Incomplete set of assignments ;
; KEY[1]      ; Incomplete set of assignments ;
; KEY[2]      ; Incomplete set of assignments ;
; KEY[3]      ; Incomplete set of assignments ;
; LEDG[0]     ; Incomplete set of assignments ;
; LEDG[1]     ; Incomplete set of assignments ;
; LEDG[2]     ; Incomplete set of assignments ;
; LEDG[3]     ; Incomplete set of assignments ;
; LEDG[4]     ; Incomplete set of assignments ;
; LEDG[5]     ; Incomplete set of assignments ;
; LEDG[6]     ; Incomplete set of assignments ;
; LEDG[7]     ; Incomplete set of assignments ;
; LEDG[8]     ; Incomplete set of assignments ;
; LEDR[0]     ; Incomplete set of assignments ;
; LEDR[1]     ; Incomplete set of assignments ;
; LEDR[2]     ; Incomplete set of assignments ;
; LEDR[3]     ; Incomplete set of assignments ;
; LEDR[4]     ; Incomplete set of assignments ;
; LEDR[5]     ; Incomplete set of assignments ;
; LEDR[6]     ; Incomplete set of assignments ;
; LEDR[7]     ; Incomplete set of assignments ;
; LEDR[8]     ; Incomplete set of assignments ;
; LEDR[9]     ; Incomplete set of assignments ;
; LEDR[10]    ; Incomplete set of assignments ;
; LEDR[11]    ; Incomplete set of assignments ;
; LEDR[12]    ; Incomplete set of assignments ;
; LEDR[13]    ; Incomplete set of assignments ;
; LEDR[14]    ; Incomplete set of assignments ;
; LEDR[15]    ; Incomplete set of assignments ;
; LEDR[16]    ; Incomplete set of assignments ;
; LEDR[17]    ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
; SW[10]      ; Incomplete set of assignments ;
; SW[11]      ; Incomplete set of assignments ;
; SW[12]      ; Incomplete set of assignments ;
; SW[13]      ; Incomplete set of assignments ;
; SW[14]      ; Incomplete set of assignments ;
; SW[15]      ; Incomplete set of assignments ;
; VGA_R[0]    ; Incomplete set of assignments ;
; VGA_R[1]    ; Incomplete set of assignments ;
; VGA_R[2]    ; Incomplete set of assignments ;
; VGA_R[3]    ; Incomplete set of assignments ;
; VGA_R[4]    ; Incomplete set of assignments ;
; VGA_R[5]    ; Incomplete set of assignments ;
; VGA_R[6]    ; Incomplete set of assignments ;
; VGA_R[7]    ; Incomplete set of assignments ;
; VGA_G[0]    ; Incomplete set of assignments ;
; VGA_G[1]    ; Incomplete set of assignments ;
; VGA_G[2]    ; Incomplete set of assignments ;
; VGA_G[3]    ; Incomplete set of assignments ;
; VGA_G[4]    ; Incomplete set of assignments ;
; VGA_G[5]    ; Incomplete set of assignments ;
; VGA_G[6]    ; Incomplete set of assignments ;
; VGA_G[7]    ; Incomplete set of assignments ;
; VGA_B[0]    ; Incomplete set of assignments ;
; VGA_B[1]    ; Incomplete set of assignments ;
; VGA_B[2]    ; Incomplete set of assignments ;
; VGA_B[3]    ; Incomplete set of assignments ;
; VGA_B[4]    ; Incomplete set of assignments ;
; VGA_B[5]    ; Incomplete set of assignments ;
; VGA_B[6]    ; Incomplete set of assignments ;
; VGA_B[7]    ; Incomplete set of assignments ;
; VGA_BLANK_N ; Incomplete set of assignments ;
; VGA_SYNC_N  ; Incomplete set of assignments ;
; VGA_CLK     ; Incomplete set of assignments ;
; VGA_HS      ; Incomplete set of assignments ;
; VGA_VS      ; Incomplete set of assignments ;
; I2C_SCLK    ; Incomplete set of assignments ;
; I2C_SDAT    ; Incomplete set of assignments ;
; SW[16]      ; Incomplete set of assignments ;
; SW[17]      ; Incomplete set of assignments ;
; CLOCK_50    ; Incomplete set of assignments ;
; KEY[0]      ; Incomplete set of assignments ;
; AUD_BCLK    ; Incomplete set of assignments ;
; AUD_ADCLRCK ; Incomplete set of assignments ;
; SW[0]       ; Incomplete set of assignments ;
; SW[1]       ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; AUD_ADCDAT  ; Incomplete set of assignments ;
+-------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; |FFTDisplay                                                                                                                             ; 9877 (55)   ; 7781 (0)                  ; 0 (0)         ; 634240      ; 80   ; 56           ; 0       ; 28        ; 85   ; 0            ; 2096 (49)    ; 1488 (0)          ; 6293 (6)         ; |FFTDisplay                                                                                                                                                                                                                                                                                                                                            ; FFTDisplay                                    ; work         ;
;    |ClockDivider:cd0|                                                                                                                   ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (8)            ; |FFTDisplay|ClockDivider:cd0                                                                                                                                                                                                                                                                                                                           ; ClockDivider                                  ; work         ;
;    |ClockDivider:cd1|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |FFTDisplay|ClockDivider:cd1                                                                                                                                                                                                                                                                                                                           ; ClockDivider                                  ; work         ;
;    |ClockDivider:cd2|                                                                                                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |FFTDisplay|ClockDivider:cd2                                                                                                                                                                                                                                                                                                                           ; ClockDivider                                  ; work         ;
;    |ClockDivider:cd3|                                                                                                                   ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; |FFTDisplay|ClockDivider:cd3                                                                                                                                                                                                                                                                                                                           ; ClockDivider                                  ; work         ;
;    |Codec:cc0|                                                                                                                          ; 68 (19)     ; 30 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (3)       ; 2 (0)             ; 28 (16)          ; |FFTDisplay|Codec:cc0                                                                                                                                                                                                                                                                                                                                  ; Codec                                         ; work         ;
;       |I2CMaster:i2cm1|                                                                                                                 ; 49 (12)     ; 14 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (7)       ; 2 (1)             ; 12 (3)           ; |FFTDisplay|Codec:cc0|I2CMaster:i2cm1                                                                                                                                                                                                                                                                                                                  ; I2CMaster                                     ; work         ;
;          |I2C_Logic:txLogic|                                                                                                            ; 38 (38)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 9 (9)            ; |FFTDisplay|Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic                                                                                                                                                                                                                                                                                                ; I2C_Logic                                     ; work         ;
;    |FFT:fft0|                                                                                                                           ; 7698 (461)  ; 6328 (23)                 ; 0 (0)         ; 622848      ; 76   ; 48           ; 0       ; 24        ; 0    ; 0            ; 1369 (438)   ; 1083 (0)          ; 5246 (23)        ; |FFTDisplay|FFT:fft0                                                                                                                                                                                                                                                                                                                                   ; FFT                                           ; work         ;
;       |FFT_mf:fftmf0|                                                                                                                   ; 7015 (7)    ; 6305 (0)                  ; 0 (0)         ; 622848      ; 76   ; 48           ; 0       ; 24        ; 0    ; 0            ; 709 (7)      ; 1083 (0)          ; 5223 (0)         ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0                                                                                                                                                                                                                                                                                                                     ; FFT_mf                                        ; work         ;
;          |asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|                                                                   ; 7008 (978)  ; 6305 (870)                ; 0 (0)         ; 622848      ; 76   ; 48           ; 0       ; 24        ; 0    ; 0            ; 702 (108)    ; 1083 (52)         ; 5223 (817)       ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst                                                                                                                                                                                                                                                          ; asj_fft_dualstream_fft_130                    ; work         ;
;             |asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom                                                                                                                                                                                                             ; asj_fft_3tdp_rom_fft_130                      ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n                                                                                                                                                               ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|altsyncram:altsyncram_component                                                                                                                               ; altsyncram                                    ; work         ;
;                      |altsyncram_7t72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_7t72:auto_generated                                                                                                ; altsyncram_7t72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n                                                                                                                                                               ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|altsyncram:altsyncram_component                                                                                                                               ; altsyncram                                    ; work         ;
;                      |altsyncram_8t72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_8t72:auto_generated                                                                                                ; altsyncram_8t72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n                                                                                                                                                               ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|altsyncram:altsyncram_component                                                                                                                               ; altsyncram                                    ; work         ;
;                      |altsyncram_9t72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_9t72:auto_generated                                                                                                ; altsyncram_9t72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n                                                                                                                                                               ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component                                                                                                                               ; altsyncram                                    ; work         ;
;                      |altsyncram_ct72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_ct72:auto_generated                                                                                                ; altsyncram_ct72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n                                                                                                                                                               ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|altsyncram:altsyncram_component                                                                                                                               ; altsyncram                                    ; work         ;
;                      |altsyncram_dt72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_dt72:auto_generated                                                                                                ; altsyncram_dt72                               ; work         ;
;                |asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n                                                                                                                                                               ; asj_fft_twid_rom_tdp_fft_130                  ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|altsyncram:altsyncram_component                                                                                                                               ; altsyncram                                    ; work         ;
;                      |altsyncram_et72:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_et72:auto_generated                                                                                                ; altsyncram_et72                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:dat_A_x|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x                                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:dat_A_y|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y                                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:dat_B_x|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x                                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_4dp_ram_fft_130:dat_B_y|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y                                                                                                                                                                                                                          ; asj_fft_4dp_ram_fft_130                       ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;                |asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A                                                                                                                                                                               ; asj_fft_data_ram_fft_130                      ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                      ; altsyncram                                    ; work         ;
;                      |altsyncram_onu3:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated                                                                                                       ; altsyncram_onu3                               ; work         ;
;             |asj_fft_bfp_ctrl_fft_130:bfpc|                                                                                             ; 30 (20)     ; 25 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 25 (15)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc                                                                                                                                                                                                                            ; asj_fft_bfp_ctrl_fft_130                      ; work         ;
;                |asj_fft_tdl_bit_rst_fft_130:\gen_quad_str_ctrl:gen_de_bfp:delay_next_pass|                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|asj_fft_tdl_bit_rst_fft_130:\gen_quad_str_ctrl:gen_de_bfp:delay_next_pass                                                                                                                                                  ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_cnt_ctrl_de_fft_130:ccc|                                                                                           ; 868 (868)   ; 868 (868)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 868 (868)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cnt_ctrl_de_fft_130:ccc                                                                                                                                                                                                                          ; asj_fft_cnt_ctrl_de_fft_130                   ; work         ;
;             |asj_fft_cxb_addr_fft_130:\gen_radix_4_last_pass:gen_m4k_output_sel:ram_cxb_rd_lpp|                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_addr_fft_130:\gen_radix_4_last_pass:gen_m4k_output_sel:ram_cxb_rd_lpp                                                                                                                                                                        ; asj_fft_cxb_addr_fft_130                      ; work         ;
;             |asj_fft_cxb_addr_fft_130:ram_cxb_rd|                                                                                       ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_addr_fft_130:ram_cxb_rd                                                                                                                                                                                                                      ; asj_fft_cxb_addr_fft_130                      ; work         ;
;             |asj_fft_cxb_addr_fft_130:ram_cxb_wr|                                                                                       ; 42 (42)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 28 (28)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_addr_fft_130:ram_cxb_wr                                                                                                                                                                                                                      ; asj_fft_cxb_addr_fft_130                      ; work         ;
;             |asj_fft_cxb_data_fft_130:\gen_write_sw:0:ram_cxb_wr_data|                                                                  ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_data_fft_130:\gen_write_sw:0:ram_cxb_wr_data                                                                                                                                                                                                 ; asj_fft_cxb_data_fft_130                      ; work         ;
;             |asj_fft_cxb_data_fft_130:\gen_write_sw:1:ram_cxb_wr_data|                                                                  ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_data_fft_130:\gen_write_sw:1:ram_cxb_wr_data                                                                                                                                                                                                 ; asj_fft_cxb_data_fft_130                      ; work         ;
;             |asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:0:ram_cxb_bfp_data|                                                          ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:0:ram_cxb_bfp_data                                                                                                                                                                                         ; asj_fft_cxb_data_r_fft_130                    ; work         ;
;             |asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:1:ram_cxb_bfp_data|                                                          ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_cxb_data_r_fft_130:\gen_bfly_input_sw:1:ram_cxb_bfp_data                                                                                                                                                                                         ; asj_fft_cxb_data_r_fft_130                    ; work         ;
;             |asj_fft_dataadgen_fft_130:rd_adgen|                                                                                        ; 33 (33)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 24 (24)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dataadgen_fft_130:rd_adgen                                                                                                                                                                                                                       ; asj_fft_dataadgen_fft_130                     ; work         ;
;             |asj_fft_dataadgen_fft_130:wr_adgen|                                                                                        ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 19 (19)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dataadgen_fft_130:wr_adgen                                                                                                                                                                                                                       ; asj_fft_dataadgen_fft_130                     ; work         ;
;             |asj_fft_dft_bfp_fft_130:bfpdft_x|                                                                                          ; 1665 (506)  ; 1454 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 211 (2)      ; 304 (0)           ; 1150 (504)       ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x                                                                                                                                                                                                                         ; asj_fft_dft_bfp_fft_130                       ; work         ;
;                |asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale|                                                                              ; 258 (258)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)    ; 0 (0)             ; 128 (128)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale                                                                                                                                                                               ; asj_fft_bfp_i_fft_130                         ; work         ;
;                |asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|                                                                             ; 54 (53)     ; 22 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 32 (31)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect                                                                                                                                                                              ; asj_fft_bfp_o_fft_130                         ; work         ;
;                   |asj_fft_tdl_bit_rst_fft_130:\gen_blk_float:gen_streaming:gen_disc:delay_next_blk|                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_130:\gen_blk_float:gen_streaming:gen_disc:delay_next_blk                                                                                             ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|                                                                         ; 224 (20)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 90 (20)           ; 134 (0)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 34 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 34 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 32 (32)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 37 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 37 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 37 (37)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|                                                                         ; 224 (19)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 90 (19)           ; 134 (0)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 34 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 34 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 34 (34)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 32 (32)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 36 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 36 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 5 (5)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|                                                                         ; 225 (20)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)        ; 92 (20)           ; 132 (0)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 34 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 31 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 34 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 31 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 31 (31)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 39 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 39 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 39 (39)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|                                                             ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 16 (0)            ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 16 (0)            ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 16 (16)           ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|                                                             ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 16 (0)            ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 16 (0)            ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 16 (16)           ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;             |asj_fft_dft_bfp_fft_130:bfpdft_y|                                                                                          ; 1632 (506)  ; 1443 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 189 (2)      ; 289 (0)           ; 1154 (504)       ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y                                                                                                                                                                                                                         ; asj_fft_dft_bfp_fft_130                       ; work         ;
;                |asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale|                                                                              ; 256 (256)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 0 (0)             ; 128 (128)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_bfp_i_fft_130:\gen_disc:bfp_scale                                                                                                                                                                               ; asj_fft_bfp_i_fft_130                         ; work         ;
;                |asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|                                                                             ; 38 (38)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 20 (20)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect                                                                                                                                                                              ; asj_fft_bfp_o_fft_130                         ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|                                                                         ; 224 (15)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 89 (15)           ; 135 (0)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 32 (32)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 32 (32)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 38 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 38 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 38 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 38 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|                                                                         ; 224 (18)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 93 (18)           ; 131 (0)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 32 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 32 (32)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 36 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 36 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 38 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 38 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 38 (38)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 2 (2)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|                                                                         ; 225 (20)    ; 224 (64)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)        ; 91 (20)           ; 133 (0)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3                                                                                                                                                                          ; asj_fft_cmult_std_fft_130                     ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|                                                                     ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 36 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_1iq2:auto_generated|                                                                                  ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated                                                           ; mult_add_1iq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|                                                                     ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 34 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms                                                                                                                          ; asj_fft_mult_add_fft_130                      ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                                                ; 37 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 34 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                                        ; altmult_add                                   ; work         ;
;                         |mult_add_2jq2:auto_generated|                                                                                  ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 34 (34)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated                                                           ; mult_add_2jq2                                 ; work         ;
;                            |ded_mult_n691:ded_mult1|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1                                   ; ded_mult_n691                                 ; work         ;
;                            |ded_mult_n691:ded_mult2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2                                   ; ded_mult_n691                                 ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|                                                                       ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|                                                                       ; 39 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                  ; 39 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 33 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ; lpm_add_sub                                   ; work         ;
;                         |add_sub_knj:auto_generated|                                                                                    ; 39 (39)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 33 (33)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_pround_fft_130:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_knj:auto_generated                                                 ; add_sub_knj                                   ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:imag_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                   |asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay|                                                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_130:\gen_ma:gen_ma_full:real_delay                                                                                                                       ; asj_fft_tdl_fft_130                           ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|                                                             ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 16 (0)            ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 16 (0)            ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 16 (16)           ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                                              ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                              ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_pround_fft_130:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                   ; add_sub_onj                                   ; work         ;
;             |asj_fft_in_write_sgl_fft_130:writer|                                                                                       ; 77 (77)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 63 (63)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer                                                                                                                                                                                                                      ; asj_fft_in_write_sgl_fft_130                  ; work         ;
;             |asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|                                                                     ; 390 (338)   ; 315 (283)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (71)      ; 48 (46)           ; 268 (233)        ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp                                                                                                                                                                                                    ; asj_fft_lpp_serial_fft_130                    ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:u0|                                                                                ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 29 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u0                                                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 29 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                            ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 29 (29)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                 ; add_sub_onj                                   ; work         ;
;                |asj_fft_pround_fft_130:\gen_full_rnd:u1|                                                                                ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u1                                                                                                                                                            ; asj_fft_pround_fft_130                        ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                                     ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                                            ; lpm_add_sub                                   ; work         ;
;                      |add_sub_onj:auto_generated|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_130:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                                 ; add_sub_onj                                   ; work         ;
;             |asj_fft_lpprdadgen_fft_130:\gen_radix_4_last_pass:gen_lpp_addr|                                                            ; 42 (27)     ; 37 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 29 (14)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_radix_4_last_pass:gen_lpp_addr                                                                                                                                                                                           ; asj_fft_lpprdadgen_fft_130                    ; work         ;
;                |asj_fft_tdl_bit_rst_fft_130:delay_en|                                                                                   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_130:delay_en                                                                                                                                                      ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;                |asj_fft_tdl_rst_fft_130:\gen_M4K:delay_swd|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_130:\gen_M4K:delay_swd                                                                                                                                                ; asj_fft_tdl_rst_fft_130                       ; work         ;
;             |asj_fft_m_k_counter_fft_130:ctrl|                                                                                          ; 49 (49)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 34 (34)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl                                                                                                                                                                                                                         ; asj_fft_m_k_counter_fft_130                   ; work         ;
;             |asj_fft_tdl_bit_rst_fft_130:delay_blk_done2|                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_bit_rst_fft_130:delay_blk_done2                                                                                                                                                                                                              ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_tdl_bit_rst_fft_130:delay_blk_done|                                                                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_bit_rst_fft_130:delay_blk_done                                                                                                                                                                                                               ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_tdl_bit_rst_fft_130:delay_lpp_en|                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_bit_rst_fft_130:delay_lpp_en                                                                                                                                                                                                                 ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_tdl_bit_rst_fft_130:delay_swd|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_bit_rst_fft_130:delay_swd                                                                                                                                                                                                                    ; asj_fft_tdl_bit_rst_fft_130                   ; work         ;
;             |asj_fft_tdl_fft_130:k_delay|                                                                                               ; 144 (144)   ; 144 (144)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 134 (134)         ; 10 (10)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_fft_130:k_delay                                                                                                                                                                                                                              ; asj_fft_tdl_fft_130                           ; work         ;
;             |asj_fft_tdl_fft_130:p_delay|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_fft_130:p_delay                                                                                                                                                                                                                              ; asj_fft_tdl_fft_130                           ; work         ;
;             |asj_fft_tdl_fft_130:sw_r_d_delay|                                                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_fft_130:sw_r_d_delay                                                                                                                                                                                                                         ; asj_fft_tdl_fft_130                           ; work         ;
;             |asj_fft_twadgen_dual_fft_130:\gen_de_twad:twid_factors|                                                                    ; 123 (123)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 96 (96)           ; 22 (22)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_twadgen_dual_fft_130:\gen_de_twad:twid_factors                                                                                                                                                                                                   ; asj_fft_twadgen_dual_fft_130                  ; work         ;
;             |asj_fft_wrengen_fft_130:sel_we|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_wrengen_fft_130:sel_we                                                                                                                                                                                                                           ; asj_fft_wrengen_fft_130                       ; work         ;
;             |asj_fft_wrswgen_fft_130:get_wr_swtiches|                                                                                   ; 22 (22)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 14 (14)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_wrswgen_fft_130:get_wr_swtiches                                                                                                                                                                                                                  ; asj_fft_wrswgen_fft_130                       ; work         ;
;             |auk_dspip_avalon_streaming_controller_fft_130:auk_dsp_interface_controller_1|                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_controller_fft_130:auk_dsp_interface_controller_1                                                                                                                                                                             ; auk_dspip_avalon_streaming_controller_fft_130 ; work         ;
;             |auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|                                                           ; 116 (95)    ; 71 (55)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (39)      ; 13 (13)           ; 59 (43)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1                                                                                                                                                                                          ; auk_dspip_avalon_streaming_sink_fft_130       ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                                                ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                  ; scfifo                                        ; work         ;
;                   |scfifo_r2j1:auto_generated|                                                                                          ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated                                                                                                                       ; scfifo_r2j1                                   ; work         ;
;                      |a_dpfifo_fc81:dpfifo|                                                                                             ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo                                                                                                  ; a_dpfifo_fc81                                 ; work         ;
;                         |altsyncram_m8j1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram                                                                          ; altsyncram_m8j1                               ; work         ;
;                         |cntr_ao7:usedw_counter|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_ao7:usedw_counter                                                                           ; cntr_ao7                                      ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_tnb:rd_ptr_msb                                                                              ; cntr_tnb                                      ; work         ;
;                         |cntr_unb:wr_ptr|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|cntr_unb:wr_ptr                                                                                  ; cntr_unb                                      ; work         ;
;             |auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|                                                       ; 179 (179)   ; 148 (148)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 87 (87)           ; 63 (63)          ; |FFTDisplay|FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1                                                                                                                                                                                      ; auk_dspip_avalon_streaming_source_fft_130     ; work         ;
;       |Magnitude:m0|                                                                                                                    ; 222 (222)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 222 (222)    ; 0 (0)             ; 0 (0)            ; |FFTDisplay|FFT:fft0|Magnitude:m0                                                                                                                                                                                                                                                                                                                      ; Magnitude                                     ; work         ;
;    |I2S:i2sr0|                                                                                                                          ; 66 (66)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 57 (57)           ; 5 (5)            ; |FFTDisplay|I2S:i2sr0                                                                                                                                                                                                                                                                                                                                  ; I2S                                           ; work         ;
;    |IirFilter:iirf0|                                                                                                                    ; 604 (27)    ; 415 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 189 (27)     ; 62 (0)            ; 353 (0)          ; |FFTDisplay|IirFilter:iirf0                                                                                                                                                                                                                                                                                                                            ; IirFilter                                     ; work         ;
;       |SecondOrderSection:sos0|                                                                                                         ; 151 (151)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 39 (39)      ; 16 (16)           ; 96 (96)          ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos0                                                                                                                                                                                                                                                                                                    ; SecondOrderSection                            ; work         ;
;          |IirMultiplier:im0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0                                                                                                                                                                                                                                                                                  ; IirMultiplier                                 ; work         ;
;             |lpm_mult:lpm_mult_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                      ; lpm_mult                                      ; work         ;
;                |mult_9sq:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated                                                                                                                                                                                                                              ; mult_9sq                                      ; work         ;
;       |SecondOrderSection:sos1|                                                                                                         ; 149 (149)   ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 39 (39)      ; 17 (17)           ; 93 (93)          ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos1                                                                                                                                                                                                                                                                                                    ; SecondOrderSection                            ; work         ;
;          |IirMultiplier:im0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0                                                                                                                                                                                                                                                                                  ; IirMultiplier                                 ; work         ;
;             |lpm_mult:lpm_mult_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                      ; lpm_mult                                      ; work         ;
;                |mult_9sq:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated                                                                                                                                                                                                                              ; mult_9sq                                      ; work         ;
;       |SecondOrderSection:sos2|                                                                                                         ; 144 (144)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 38 (38)      ; 16 (16)           ; 90 (90)          ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos2                                                                                                                                                                                                                                                                                                    ; SecondOrderSection                            ; work         ;
;          |IirMultiplier:im0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0                                                                                                                                                                                                                                                                                  ; IirMultiplier                                 ; work         ;
;             |lpm_mult:lpm_mult_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                      ; lpm_mult                                      ; work         ;
;                |mult_9sq:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated                                                                                                                                                                                                                              ; mult_9sq                                      ; work         ;
;       |SecondOrderSection:sos3|                                                                                                         ; 133 (133)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 46 (46)      ; 13 (13)           ; 74 (74)          ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos3                                                                                                                                                                                                                                                                                                    ; SecondOrderSection                            ; work         ;
;          |IirMultiplier:im0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0                                                                                                                                                                                                                                                                                  ; IirMultiplier                                 ; work         ;
;             |lpm_mult:lpm_mult_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                      ; lpm_mult                                      ; work         ;
;                |mult_9sq:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated                                                                                                                                                                                                                              ; mult_9sq                                      ; work         ;
;    |VGAGenerator:vgag0|                                                                                                                 ; 121 (33)    ; 45 (24)                   ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (9)       ; 10 (10)           ; 35 (14)          ; |FFTDisplay|VGAGenerator:vgag0                                                                                                                                                                                                                                                                                                                         ; VGAGenerator                                  ; work         ;
;       |VGAClockSource:vgacs0|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|VGAGenerator:vgag0|VGAClockSource:vgacs0                                                                                                                                                                                                                                                                                                   ; VGAClockSource                                ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component                                                                                                                                                                                                                                                                           ; altpll                                        ; work         ;
;             |VGAClockSource_altpll1:auto_generated|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated                                                                                                                                                                                                                                     ; VGAClockSource_altpll1                        ; work         ;
;       |VGASyncGenerator:vgasg0|                                                                                                         ; 88 (88)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 21 (21)          ; |FFTDisplay|VGAGenerator:vgag0|VGASyncGenerator:vgasg0                                                                                                                                                                                                                                                                                                 ; VGASyncGenerator                              ; work         ;
;       |VideoRAM:vram0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|VGAGenerator:vgag0|VideoRAM:vram0                                                                                                                                                                                                                                                                                                          ; VideoRAM                                      ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|VGAGenerator:vgag0|VideoRAM:vram0|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                    ; work         ;
;             |altsyncram_n9m1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|VGAGenerator:vgag0|VideoRAM:vram0|altsyncram:altsyncram_component|altsyncram_n9m1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_n9m1                               ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |FFTDisplay|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                        ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |FFTDisplay|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                                   ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |FFTDisplay|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                   ; GHVD5181                                      ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |FFTDisplay|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                 ; LQYT7093                                      ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |FFTDisplay|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                               ; KIFI3548                                      ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |FFTDisplay|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                               ; LQYT7093                                      ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |FFTDisplay|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                               ; PUDL0439                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 227 (1)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (1)       ; 14 (0)            ; 116 (0)          ; |FFTDisplay|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                       ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 226 (0)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 14 (0)            ; 116 (0)          ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                   ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 226 (0)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 14 (0)            ; 116 (0)          ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                                   ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 226 (8)     ; 130 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (1)       ; 14 (4)            ; 116 (0)          ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                       ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 221 (0)     ; 123 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 10 (0)            ; 116 (0)          ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric             ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 221 (173)   ; 123 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (76)      ; 10 (10)           ; 116 (89)         ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                                  ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 27 (27)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 10 (10)          ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                                    ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |FFTDisplay|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                                ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 446 (8)     ; 348 (6)                   ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (2)       ; 131 (6)           ; 217 (0)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                 ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 438 (0)     ; 342 (0)                   ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 125 (0)           ; 217 (0)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                            ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 438 (144)   ; 342 (111)                 ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (33)      ; 125 (51)          ; 217 (57)         ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 54 (52)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 19 (0)           ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                                      ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                                    ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                                    ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                                       ; work         ;
;                   |mux_usc:auto_generated|                                                                                              ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_usc:auto_generated                                                                                                                              ; mux_usc                                       ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                                    ; work         ;
;                |altsyncram_2224:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2224:auto_generated                                                                                                                                                 ; altsyncram_2224                               ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                                  ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                                  ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                                 ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 75 (75)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 8 (8)             ; 42 (42)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                            ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 32 (1)      ; 31 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 23 (0)            ; 8 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                                  ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 6 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger             ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                                  ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 6 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                                     ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                                     ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                                     ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                                     ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 12 (2)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (0)            ; 1 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr                      ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                                  ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 67 (7)      ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (7)       ; 0 (0)             ; 53 (0)           ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr                        ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                                   ; work         ;
;                   |cntr_pei:auto_generated|                                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pei:auto_generated                                                             ; cntr_pei                                      ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                                   ; work         ;
;                   |cntr_l6j:auto_generated|                                                                                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_l6j:auto_generated                                                                                      ; cntr_l6j                                      ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                                   ; work         ;
;                   |cntr_hgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated                                                                            ; cntr_hgi                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                                   ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                                      ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                                  ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                                  ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                                  ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |FFTDisplay|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                                    ; work         ;
;    |sld_signaltap:auto_signaltap_1|                                                                                                     ; 424 (9)     ; 330 (7)                   ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (2)       ; 121 (7)           ; 209 (0)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                 ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 415 (0)     ; 323 (0)                   ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 114 (0)           ; 209 (0)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                            ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 415 (138)   ; 323 (107)                 ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (33)      ; 114 (46)          ; 209 (57)         ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 17 (0)           ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                                      ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                                    ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                                    ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                                       ; work         ;
;                   |mux_ssc:auto_generated|                                                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_ssc:auto_generated                                                                                                                              ; mux_ssc                                       ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                                    ; work         ;
;                |altsyncram_s124:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 384         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s124:auto_generated                                                                                                                                                 ; altsyncram_s124                               ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                                  ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                                  ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                                 ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 67 (67)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 7 (7)             ; 38 (38)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                            ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 36 (3)      ; 34 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 23 (0)            ; 12 (3)           ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                                  ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 6 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger             ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                                  ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                                     ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                                     ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                                     ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                                     ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 12 (2)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (0)            ; 1 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr                      ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                                  ; work         ;
;                |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                                                      ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                                  ; sld_mbpmg                                     ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                            ; sld_sbpmg                                     ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 60 (6)      ; 47 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (6)       ; 0 (0)             ; 47 (0)           ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr                        ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                                   ; work         ;
;                   |cntr_pei:auto_generated|                                                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pei:auto_generated                                                             ; cntr_pei                                      ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                                   ; work         ;
;                   |cntr_i6j:auto_generated|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                      ; cntr_i6j                                      ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                                   ; work         ;
;                   |cntr_egi:auto_generated|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                            ; cntr_egi                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                                   ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                                      ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                                  ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                                  ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                                  ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |FFTDisplay|sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                                    ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; AUD_XCK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SCLK    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; I2C_SDAT    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AUD_BCLK    ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; AUD_ADCLRCK ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; AUD_ADCDAT  ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[3]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[4]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[5]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[6]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[7]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[8]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[9]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; SW[10]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[11]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[12]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[13]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[14]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; SW[15]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; I2C_SCLK                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; SW[16]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[29]~0                                                                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[28]~1                                                                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[27]~2                                                                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[30]~3                                                                                                                                                                     ; 0                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[26]~4                                                                                                                                                                     ; 0                 ; 6       ;
;      - filterInData[9]~0                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[8]~1                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[7]~2                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[6]~3                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[5]~4                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[4]~5                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[3]~6                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[2]~7                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[1]~8                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[0]~9                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filterInData[15]~10                                                                                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[29]                                                                                                                                                                       ; 1                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[28]                                                                                                                                                                       ; 1                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[27]                                                                                                                                                                       ; 1                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[30]                                                                                                                                                                       ; 1                 ; 6       ;
;      - FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|at_sink_data_int[26]                                                                                                                                                                       ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~20                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~21                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~22                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~23                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~24                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~25                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~26                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~27                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~28                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~29                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - IirFilter:iirf0|Add0~42                                                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - ClockDivider:cd1|outClock                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - ClockDivider:cd1|counter[0]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd1|counter[1]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd2|counter[2]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd2|counter[3]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd2|counter[4]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd2|counter[5]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd2|counter[6]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd2|counter[7]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd3|counter[8]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd3|counter[9]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - Codec:cc0|ready                                                                                                                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - ClockDivider:cd2|outClock                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|ready                                                                                                                                                                                                                                                                                                              ; 1                 ; 6       ;
;      - Codec:cc0|s[2]                                                                                                                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - Codec:cc0|s[1]                                                                                                                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - Codec:cc0|s[0]                                                                                                                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - ClockDivider:cd3|outClock                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|SCLpull                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|SDApull                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|txState[0]                                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|txState[1]                                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|state[0]                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|state[3]                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|state[2]                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|state[1]                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|bitState[1]                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|bitState[0]                                                                                                                                                                                                                                                                                      ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|bytesCounter[1]                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Codec:cc0|data[6]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|I2CMaster:i2cm1|bytesCounter[0]                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Codec:cc0|data[12]                                                                                                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Codec:cc0|data[3]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|data[4]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|data[21]                                                                                                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Codec:cc0|data[9]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|data[1]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|data[10]                                                                                                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Codec:cc0|data[2]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - Codec:cc0|data[11]                                                                                                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Codec:cc0|data[0]                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - ClockDivider:cd0|outClock                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - Codec:cc0|I2C_clkDisable                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[8]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[4]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[2]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[7]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[6]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[5]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
;      - ClockDivider:cd0|counter[3]                                                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
; AUD_BCLK                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - I2S:i2sr0|buffer[22]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[0]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[1]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[2]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[3]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[4]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[5]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[6]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[7]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[8]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[9]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[15]                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[0]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[1]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[2]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[3]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[4]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[5]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[6]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[7]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[8]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[9]                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[15]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[21]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[20]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[19]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[18]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[17]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[16]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[15]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[14]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[13]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[28]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|oldRLClock~_emulated                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[12]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[27]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[11]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[26]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[10]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[25]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[9]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[24]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[8]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[23]                                                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[7]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[14]                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[14]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[13]                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[13]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[12]                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[12]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[11]                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[11]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataRight[10]                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - I2S:i2sr0|outDataLeft[10]                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[6]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[5]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[4]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[3]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[2]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[1]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - I2S:i2sr0|buffer[0]                                                                                                                                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[2]                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]~feeder                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]~feeder                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - I2S:i2sr0|outDataLeft[5]~0                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - I2S:i2sr0|outDataRight[5]~0                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - I2S:i2sr0|oldRLClock~2                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2S:i2sr0|oldRLClock~3                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - I2S:i2sr0|oldRLClock~1                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[1]                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[1]~feeder                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGAGenerator:vgag0|fullColor~0                                                                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGAGenerator:vgag0|fullColor~1                                                                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGAGenerator:vgag0|fullColor~2                                                                                                                                                                                                                                                                                                               ; 1                 ; 6       ;
; AUD_ADCDAT                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - I2S:i2sr0|buffer[0]                                                                                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_1|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_ff                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2224:auto_generated|ram_block1a0                                                                                                                                      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                              ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                     ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                     ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][0]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][0]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                     ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|regoutff ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|regoutff ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][1]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][1]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed_pipe_reg[0][0]                                                                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[0]                                                                                                                                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|save_segment_data_pipe_reg[0]                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|holdff   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][2]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][2]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                          ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                                                                     ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[2]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][3]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][3]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][4]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][4]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][3]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[4]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][5]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][5]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][4]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][6]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][6]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][5]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][7]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][6]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[7]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][8]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][8]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][7]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][9]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][9]                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][8]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][10]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][9]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][11]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][10]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                                                           ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][12]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][11]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][13]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][12]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][14]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][14]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][13]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][15]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][15]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][14]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][16]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][16]                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][15]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[0][16]                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[0][0]                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[0][1]                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|memory_data_bus_pipe_reg[0][2]                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_1|acq_data_in_reg[0]~feeder                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; AUD_ADCDAT                                                                                                                                                                                                                                                                                                                                                  ; PIN_D2             ; 162     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; AUD_BCLK                                                                                                                                                                                                                                                                                                                                                    ; PIN_F2             ; 66      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2             ; 168     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_Y2             ; 8       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; ClockDivider:cd2|outClock                                                                                                                                                                                                                                                                                                                                   ; FF_X33_Y4_N29      ; 419     ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ClockDivider:cd3|outClock                                                                                                                                                                                                                                                                                                                                   ; FF_X33_Y4_N7       ; 6454    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Codec:cc0|Equal0~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X58_Y68_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready                                                                                                                                                                                                                                                                                                           ; FF_X56_Y69_N1      ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready                                                                                                                                                                                                                                                                                                           ; FF_X56_Y69_N1      ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|state[0]~2                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y70_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|ready                                                                                                                                                                                                                                                                                                                             ; FF_X56_Y69_N7      ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|ready                                                                                                                                                                                                                                                                                                                             ; FF_X56_Y69_N7      ; 15      ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|txState[0]~2                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y70_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|comb~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y69_N2  ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Codec:cc0|comb~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y69_N2  ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|data[1]~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y68_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|ready                                                                                                                                                                                                                                                                                                                                             ; FF_X57_Y69_N15     ; 1907    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Codec:cc0|ready                                                                                                                                                                                                                                                                                                                                             ; FF_X57_Y69_N15     ; 754     ; Async. clear, Latch enable            ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|LessThan0~0                                                                                                                                                                                                                                 ; LCCOMB_X60_Y44_N8  ; 3       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp[0]~2                                                                                                                                                                                                                                ; LCCOMB_X66_Y44_N2  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp[3]~1                                                                                                                                                                                                                                ; LCCOMB_X60_Y44_N18 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp_acc[0]~21                                                                                                                                                                                                                           ; LCCOMB_X60_Y44_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|blk_exp_acc[4]~20                                                                                                                                                                                                                           ; LCCOMB_X60_Y44_N22 ; 9       ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_bfp_ctrl_fft_130:bfpc|slb_last[2]                                                                                                                                                                                                                                 ; FF_X60_Y44_N7      ; 211     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|del_np_cnt[0]~15                                                                                                                                                                              ; LCCOMB_X62_Y37_N22 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_bfp_o_fft_130:\gen_disc:bfp_detect|lut_out_tmp[2]~70                                                                                                                                                                             ; LCCOMB_X58_Y40_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_in_write_sgl_fft_130:writer|counter_i~0                                                                                                                                                                                                                           ; LCCOMB_X66_Y45_N16 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpp_serial_fft_130:\gen_radix_4_last_pass:lpp|data_imag_o[0]~0                                                                                                                                                                                                    ; LCCOMB_X66_Y46_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_130:\gen_M4K:delay_swd|tdl_arr[4][0]                                                                                                                                                   ; FF_X60_Y52_N9      ; 128     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_lpprdadgen_fft_130:\gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                                                                                                                                                  ; LCCOMB_X45_Y46_N12 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|cnt_k~0                                                                                                                                                                                                                                  ; LCCOMB_X70_Y34_N16 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|k[0]~11                                                                                                                                                                                                                                  ; LCCOMB_X69_Y33_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|k_state.HOLD                                                                                                                                                                                                                             ; FF_X70_Y33_N9      ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|p[0]~3                                                                                                                                                                                                                                   ; LCCOMB_X70_Y34_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|p[1]                                                                                                                                                                                                                                     ; FF_X70_Y34_N27     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_m_k_counter_fft_130:ctrl|p[2]                                                                                                                                                                                                                                     ; FF_X70_Y34_N29     ; 40      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_tdl_fft_130:sw_r_d_delay|tdl_arr[4][1]                                                                                                                                                                                                                            ; FF_X60_Y47_N31     ; 256     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_wrswgen_fft_130:get_wr_swtiches|swa_tdl[0][1]                                                                                                                                                                                                                     ; FF_X68_Y51_N25     ; 272     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|LessThan0~3                                                                                                                                                                                               ; LCCOMB_X74_Y45_N16 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                                                                               ; LCCOMB_X74_Y45_N10 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|count[5]~18                                                                                                                                                                                               ; LCCOMB_X76_Y44_N4  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|count[5]~39                                                                                                                                                                                               ; LCCOMB_X77_Y44_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|data_take                                                                                                                                                                                                 ; LCCOMB_X77_Y44_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                                                                              ; LCCOMB_X77_Y45_N0  ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|_~6                                                                                                               ; LCCOMB_X80_Y45_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|_~8                                                                                                               ; LCCOMB_X76_Y45_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                                                                                                                          ; LCCOMB_X74_Y45_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                                                                                ; LCCOMB_X74_Y47_N22 ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|Mux2~1                                                                                                                                                                                                ; LCCOMB_X74_Y47_N12 ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|Mux3~0                                                                                                                                                                                                ; LCCOMB_X74_Y47_N0  ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_source_fft_130:auk_dsp_atlantic_source_1|at_source_sop_s                                                                                                                                                                                       ; FF_X74_Y48_N3      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|data_count_sig[1]~40                                                                                                                                                                                                                                                      ; LCCOMB_X73_Y47_N12 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|data_count_sig[4]~25                                                                                                                                                                                                                                                      ; LCCOMB_X73_Y47_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|fft_s2_cur.LAST_LPP_C~0                                                                                                                                                                                                                                                   ; LCCOMB_X69_Y44_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|global_clock_enable~1                                                                                                                                                                                                                                                     ; LCCOMB_X66_Y44_N0  ; 6120    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count_offset[0]~14                                                                                                                                                                                                                                                    ; LCCOMB_X69_Y46_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|master_sink_ena                                                                                                                                                                                                                                                           ; FF_X62_Y41_N17     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|sample_count[11]~14                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y46_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wc_vec[4]                                                                                                                                                                                                                                                                 ; FF_X54_Y49_N11     ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wd_vec[4]                                                                                                                                                                                                                                                                 ; FF_X56_Y53_N27     ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[0]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N23     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[1]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N25     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[2]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N19     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[3]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N21     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[4]                                                                                                                                                                                                                                                                 ; FF_X61_Y43_N9      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[5]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N17     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[6]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N27     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_a[7]                                                                                                                                                                                                                                                                 ; FF_X59_Y42_N5      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[0]                                                                                                                                                                                                                                                                 ; FF_X60_Y42_N31     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[1]                                                                                                                                                                                                                                                                 ; FF_X60_Y42_N17     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[2]                                                                                                                                                                                                                                                                 ; FF_X60_Y42_N3      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[3]                                                                                                                                                                                                                                                                 ; FF_X58_Y45_N19     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[4]                                                                                                                                                                                                                                                                 ; FF_X60_Y42_N1      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[5]                                                                                                                                                                                                                                                                 ; FF_X60_Y42_N11     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[6]                                                                                                                                                                                                                                                                 ; FF_X60_Y42_N29     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|wren_b[7]                                                                                                                                                                                                                                                                 ; FF_X58_Y45_N9      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FFT:fft0|sampleNumber[1]~15                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X14_Y63_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2S:i2sr0|outDataLeft[5]~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X80_Y53_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2S:i2sr0|outDataRight[5]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y53_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IirFilter:iirf0|SecondOrderSection:sos1|accumulator[0]~37                                                                                                                                                                                                                                                                                                   ; LCCOMB_X88_Y47_N12 ; 145     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; IirFilter:iirf0|SecondOrderSection:sos3|Decoder0~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X90_Y48_N18 ; 410     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IirFilter:iirf0|SecondOrderSection:sos3|factorA[0]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X90_Y48_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                      ; PIN_M23            ; 51      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; SW[17]                                                                                                                                                                                                                                                                                                                                                      ; PIN_Y23            ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                     ; PLL_1              ; 48      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; VGAGenerator:vgag0|VGASyncGenerator:vgasg0|Equal0~3                                                                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y65_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 530     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X56_Y72_N12 ; 17      ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; FF_X52_Y8_N19      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; FF_X52_Y8_N1       ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; FF_X52_Y6_N17      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; FF_X53_Y6_N19      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; FF_X53_Y6_N17      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; FF_X54_Y6_N19      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; FF_X54_Y6_N25      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; FF_X57_Y3_N17      ; 20      ; Clock                                 ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X56_Y72_N23     ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X52_Y7_N0   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y38_N6  ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y38_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                       ; FF_X33_Y38_N7      ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                      ; FF_X34_Y38_N1      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y38_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y38_N2  ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y38_N6  ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y38_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X32_Y39_N7      ; 66      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X29_Y39_N30 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X29_Y39_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X28_Y39_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                            ; LCCOMB_X32_Y37_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X32_Y37_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                              ; FF_X33_Y39_N9      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                              ; FF_X33_Y39_N5      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~19                           ; LCCOMB_X32_Y37_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                              ; FF_X33_Y37_N5      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                              ; FF_X33_Y37_N3      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~6                              ; LCCOMB_X33_Y36_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~13              ; LCCOMB_X32_Y39_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~20              ; LCCOMB_X29_Y39_N6  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~10                                ; LCCOMB_X32_Y39_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X31_Y40_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~3                     ; LCCOMB_X32_Y37_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                     ; LCCOMB_X32_Y37_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~18                    ; LCCOMB_X32_Y37_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~21      ; LCCOMB_X31_Y40_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X31_Y40_N16 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~24 ; LCCOMB_X29_Y39_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X32_Y39_N1      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X32_Y39_N3      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X31_Y40_N1      ; 62      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X29_Y39_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X32_Y39_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X32_Y40_N9      ; 55      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X28_Y39_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X27_Y44_N4  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X27_Y44_N18 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X26_Y44_N10 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X28_Y42_N18 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X28_Y42_N20 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X34_Y43_N17     ; 115     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[0]                                                                                                                                                                                                               ; FF_X27_Y44_N27     ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]~1                                                                                                                                                                                              ; LCCOMB_X28_Y41_N4  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X26_Y44_N18 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X27_Y46_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X29_Y43_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X30_Y44_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pei:auto_generated|counter_reg_bit[1]~0                                                         ; LCCOMB_X30_Y44_N20 ; 2       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_hgi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X29_Y43_N30 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X29_Y46_N20 ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X30_Y44_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                              ; LCCOMB_X33_Y43_N26 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                              ; LCCOMB_X33_Y43_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                         ; LCCOMB_X33_Y43_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X26_Y42_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]~34                                                                                                                                                                                                                          ; LCCOMB_X28_Y41_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X28_Y41_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X28_Y42_N26 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X53_Y35_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X53_Y35_N28 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X57_Y35_N6  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N4  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N14 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X33_Y36_N31     ; 107     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[0]                                                                                                                                                                                                               ; FF_X57_Y35_N3      ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                               ; LCCOMB_X36_Y35_N16 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X57_Y35_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X57_Y35_N10 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                       ; LCCOMB_X75_Y36_N20 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X77_Y34_N2  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_pei:auto_generated|counter_reg_bit[1]~0                                                         ; LCCOMB_X77_Y36_N12 ; 2       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0                                                                        ; LCCOMB_X75_Y36_N24 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X75_Y35_N30 ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X77_Y36_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                              ; LCCOMB_X41_Y36_N26 ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                              ; LCCOMB_X41_Y36_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                         ; LCCOMB_X41_Y36_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X41_Y35_N2  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~34                                                                                                                                                                                                                           ; LCCOMB_X36_Y35_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X39_Y36_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X36_Y35_N2  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                ; PIN_Y2             ; 168     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; ClockDivider:cd2|outClock                                                                                               ; FF_X33_Y4_N29      ; 419     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; ClockDivider:cd3|outClock                                                                                               ; FF_X33_Y4_N7       ; 6454    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready                                                                       ; FF_X56_Y69_N1      ; 4       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; Codec:cc0|I2CMaster:i2cm1|ready                                                                                         ; FF_X56_Y69_N7      ; 15      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Codec:cc0|comb~0                                                                                                        ; LCCOMB_X56_Y69_N2  ; 8       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Codec:cc0|ready                                                                                                         ; FF_X57_Y69_N15     ; 754     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 48      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                            ; JTAG_X1_Y37_N0     ; 530     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0     ; LCCOMB_X56_Y72_N12 ; 17      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7     ; FF_X57_Y3_N17      ; 20      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                   ;
+---------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------+---------+
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|global_clock_enable~1 ; 6120    ;
; Codec:cc0|ready                                                                                         ; 1906    ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|ram_a_not_b_vec[1]    ; 579     ;
+---------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                  ; Location                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_1n|altsyncram:altsyncram_component|altsyncram_7t72:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 3    ; FFT_mf_1n4096cos.hex ; M9K_X37_Y20_N0, M9K_X37_Y24_N0, M9K_X64_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_2n|altsyncram:altsyncram_component|altsyncram_8t72:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 3    ; FFT_mf_2n4096cos.hex ; M9K_X78_Y29_N0, M9K_X78_Y32_N0, M9K_X37_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:cos_3n|altsyncram:altsyncram_component|altsyncram_9t72:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 3    ; FFT_mf_3n4096cos.hex ; M9K_X37_Y26_N0, M9K_X51_Y29_N0, M9K_X37_Y33_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_ct72:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; FFT_mf_1n4096sin.hex ; M9K_X51_Y22_N0, M9K_X37_Y20_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_2n|altsyncram:altsyncram_component|altsyncram_dt72:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 3    ; FFT_mf_2n4096sin.hex ; M9K_X64_Y24_N0, M9K_X78_Y33_N0, M9K_X78_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_3n|altsyncram:altsyncram_component|altsyncram_et72:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; FFT_mf_3n4096sin.hex ; M9K_X37_Y29_N0, M9K_X37_Y26_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y55_N0, M9K_X51_Y50_N0, M9K_X64_Y56_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y51_N0, M9K_X51_Y48_N0, M9K_X51_Y59_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y53_N0, M9K_X51_Y45_N0, M9K_X64_Y53_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y58_N0, M9K_X37_Y47_N0, M9K_X64_Y58_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y47_N0, M9K_X51_Y55_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y51_N0, M9K_X51_Y51_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y45_N0, M9K_X51_Y53_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_C_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y50_N0, M9K_X51_Y58_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y56_N0, M9K_X51_Y49_N0, M9K_X64_Y55_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y52_N0, M9K_X51_Y47_N0, M9K_X64_Y59_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y54_N0, M9K_X51_Y46_N0, M9K_X64_Y54_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 3    ; None                 ; M9K_X51_Y57_N0, M9K_X37_Y48_N0, M9K_X64_Y57_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y48_N0, M9K_X51_Y56_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y52_N0, M9K_X51_Y52_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y46_N0, M9K_X51_Y54_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:\gen_M4K_Output:dat_D_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y49_N0, M9K_X51_Y57_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y31_N0, M9K_X51_Y31_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y35_N0, M9K_X51_Y32_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y32_N0, M9K_X51_Y30_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y33_N0, M9K_X51_Y33_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y43_N0, M9K_X51_Y43_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y41_N0, M9K_X51_Y41_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y42_N0, M9K_X37_Y42_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_A_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y39_N0, M9K_X51_Y39_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y37_N0, M9K_X51_Y37_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y36_N0, M9K_X51_Y35_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X78_Y36_N0, M9K_X51_Y36_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_x|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y34_N0, M9K_X51_Y34_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y38_N0, M9K_X51_Y38_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y40_N0, M9K_X51_Y40_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X78_Y42_N0, M9K_X51_Y42_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_4dp_ram_fft_130:dat_B_y|asj_fft_data_ram_fft_130:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_onu3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                 ; M9K_X64_Y44_N0, M9K_X51_Y44_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|auk_dspip_avalon_streaming_sink_fft_130:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_r2j1:auto_generated|a_dpfifo_fc81:dpfifo|altsyncram_m8j1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 272   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                 ; M9K_X78_Y45_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VGAGenerator:vgag0|VideoRAM:vram0|altsyncram:altsyncram_component|altsyncram_n9m1:auto_generated|ALTSYNCRAM                                                                                                                                                                  ; M9K  ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 10240 ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 2    ; None                 ; M9K_X15_Y64_N0, M9K_X15_Y63_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_2224:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 3            ; 256          ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 768   ; 256                         ; 3                           ; 256                         ; 3                           ; 768                 ; 1    ; None                 ; M9K_X37_Y44_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_1|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_s124:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 3            ; 128          ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 384   ; 128                         ; 3                           ; 128                         ; 3                           ; 384                 ; 1    ; None                 ; M9K_X78_Y34_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 28          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 28          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 56          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 28          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|result[0]                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IirFilter:iirf0|SecondOrderSection:sos3|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1                                                                                                                                                                                            ;                            ; DSPMULT_X93_Y44_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|result[0]                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IirFilter:iirf0|SecondOrderSection:sos2|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1                                                                                                                                                                                            ;                            ; DSPMULT_X93_Y47_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|result[0]                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IirFilter:iirf0|SecondOrderSection:sos1|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1                                                                                                                                                                                            ;                            ; DSPMULT_X93_Y50_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|result[0]                                                                                                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IirFilter:iirf0|SecondOrderSection:sos0|IirMultiplier:im0|lpm_mult:lpm_mult_component|mult_9sq:auto_generated|mac_mult1                                                                                                                                                                                            ;                            ; DSPMULT_X93_Y52_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X22_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X22_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X22_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_y|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X71_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X71_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X93_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X93_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X93_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X93_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_1iq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult2|mac_mult8 ;                            ; DSPMULT_X44_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_dft_bfp_fft_130:bfpdft_x|asj_fft_cmult_std_fft_130:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_130:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_2jq2:auto_generated|ded_mult_n691:ded_mult1|mac_mult8 ;                            ; DSPMULT_X44_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 16,073 / 342,891 ( 5 % )  ;
; C16 interconnects     ; 319 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 10,465 / 209,544 ( 5 % )  ;
; Direct links          ; 1,793 / 342,891 ( < 1 % ) ;
; Global clocks         ; 11 / 20 ( 55 % )          ;
; Local interconnects   ; 4,151 / 119,088 ( 3 % )   ;
; R24 interconnects     ; 541 / 9,963 ( 5 % )       ;
; R4 interconnects      ; 13,197 / 289,782 ( 5 % )  ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.79) ; Number of LABs  (Total = 915) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 91                            ;
; 2                                           ; 48                            ;
; 3                                           ; 23                            ;
; 4                                           ; 20                            ;
; 5                                           ; 19                            ;
; 6                                           ; 45                            ;
; 7                                           ; 27                            ;
; 8                                           ; 26                            ;
; 9                                           ; 53                            ;
; 10                                          ; 35                            ;
; 11                                          ; 29                            ;
; 12                                          ; 26                            ;
; 13                                          ; 27                            ;
; 14                                          ; 41                            ;
; 15                                          ; 84                            ;
; 16                                          ; 321                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.26) ; Number of LABs  (Total = 915) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 139                           ;
; 1 Clock                            ; 812                           ;
; 1 Clock enable                     ; 732                           ;
; 1 Sync. clear                      ; 138                           ;
; 1 Sync. load                       ; 181                           ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 40                            ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.53) ; Number of LABs  (Total = 915) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 15                            ;
; 2                                            ; 79                            ;
; 3                                            ; 9                             ;
; 4                                            ; 39                            ;
; 5                                            ; 10                            ;
; 6                                            ; 19                            ;
; 7                                            ; 13                            ;
; 8                                            ; 20                            ;
; 9                                            ; 3                             ;
; 10                                           ; 19                            ;
; 11                                           ; 6                             ;
; 12                                           ; 52                            ;
; 13                                           ; 12                            ;
; 14                                           ; 24                            ;
; 15                                           ; 21                            ;
; 16                                           ; 51                            ;
; 17                                           ; 9                             ;
; 18                                           ; 35                            ;
; 19                                           ; 7                             ;
; 20                                           ; 33                            ;
; 21                                           ; 17                            ;
; 22                                           ; 30                            ;
; 23                                           ; 29                            ;
; 24                                           ; 38                            ;
; 25                                           ; 25                            ;
; 26                                           ; 36                            ;
; 27                                           ; 30                            ;
; 28                                           ; 34                            ;
; 29                                           ; 16                            ;
; 30                                           ; 39                            ;
; 31                                           ; 16                            ;
; 32                                           ; 126                           ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.46) ; Number of LABs  (Total = 915) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 170                           ;
; 2                                               ; 79                            ;
; 3                                               ; 53                            ;
; 4                                               ; 26                            ;
; 5                                               ; 21                            ;
; 6                                               ; 41                            ;
; 7                                               ; 44                            ;
; 8                                               ; 68                            ;
; 9                                               ; 76                            ;
; 10                                              ; 62                            ;
; 11                                              ; 48                            ;
; 12                                              ; 38                            ;
; 13                                              ; 46                            ;
; 14                                              ; 48                            ;
; 15                                              ; 16                            ;
; 16                                              ; 62                            ;
; 17                                              ; 5                             ;
; 18                                              ; 3                             ;
; 19                                              ; 3                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.63) ; Number of LABs  (Total = 915) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 9                             ;
; 3                                            ; 65                            ;
; 4                                            ; 90                            ;
; 5                                            ; 58                            ;
; 6                                            ; 41                            ;
; 7                                            ; 23                            ;
; 8                                            ; 29                            ;
; 9                                            ; 21                            ;
; 10                                           ; 64                            ;
; 11                                           ; 51                            ;
; 12                                           ; 40                            ;
; 13                                           ; 28                            ;
; 14                                           ; 33                            ;
; 15                                           ; 13                            ;
; 16                                           ; 16                            ;
; 17                                           ; 17                            ;
; 18                                           ; 17                            ;
; 19                                           ; 39                            ;
; 20                                           ; 32                            ;
; 21                                           ; 34                            ;
; 22                                           ; 28                            ;
; 23                                           ; 18                            ;
; 24                                           ; 18                            ;
; 25                                           ; 12                            ;
; 26                                           ; 9                             ;
; 27                                           ; 20                            ;
; 28                                           ; 11                            ;
; 29                                           ; 8                             ;
; 30                                           ; 5                             ;
; 31                                           ; 7                             ;
; 32                                           ; 6                             ;
; 33                                           ; 7                             ;
; 34                                           ; 13                            ;
; 35                                           ; 14                            ;
; 36                                           ; 7                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 85           ; 0            ; 85           ; 0            ; 0            ; 89        ; 85           ; 0            ; 89        ; 89        ; 0            ; 59           ; 0            ; 0            ; 28           ; 0            ; 59           ; 28           ; 0            ; 0            ; 2            ; 59           ; 0            ; 0            ; 0            ; 0            ; 0            ; 89        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 89           ; 4            ; 89           ; 89           ; 0         ; 4            ; 89           ; 0         ; 0         ; 89           ; 30           ; 89           ; 89           ; 61           ; 89           ; 30           ; 61           ; 89           ; 89           ; 87           ; 30           ; 89           ; 89           ; 89           ; 89           ; 89           ; 0         ; 89           ; 89           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; CLOCK_50             ; 1.9               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+-----------------------------+-----------------------------------------------+-------------------+
; Source Register             ; Destination Register                          ; Delay Added in ns ;
+-----------------------------+-----------------------------------------------+-------------------+
; CLOCK_50                    ; sld_signaltap:auto_signaltap_1|trigger_in_reg ; 1.925             ;
; ClockDivider:cd2|counter[7] ; ClockDivider:cd2|outClock                     ; 0.072             ;
; ClockDivider:cd3|counter[9] ; ClockDivider:cd3|outClock                     ; 0.022             ;
+-----------------------------+-----------------------------------------------+-------------------+
Note: This table only shows the top 3 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "FFTDIsplay"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/db/vgaclocksource_altpll1.v Line: 47
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|wire_pll1_clk[0] port File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/db/vgaclocksource_altpll1.v Line: 47
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|asj_fft_3tdp_rom_fft_130:\gen_3tdp_rom:twrom|asj_fft_twid_rom_tdp_fft_130:\gen_auto:sin_1n|altsyncram:altsyncram_component|altsyncram_ct72:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'FFTVisualisator.sdc'
Warning (332174): Ignored filter at FFTVisualisator.sdc(26): sampleRate could not be matched with a port File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/FFTVisualisator.sdc Line: 26
Warning (332049): Ignored create_clock at FFTVisualisator.sdc(26): Argument <targets> is an empty collection File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/FFTVisualisator.sdc Line: 26
    Info (332050): create_clock -name "SAMPLE_RATE" -period 20.480us [get_ports {sampleRate}] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/FFTVisualisator.sdc Line: 26
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {vgag0|vgacs0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {vgag0|vgacs0|altpll_component|auto_generated|pll1|clk[0]} {vgag0|vgacs0|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'FFTVisualisator.out.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332043): Overwriting existing clock: CLOCK_50
Warning (332043): Overwriting existing clock: vgag0|vgacs0|altpll_component|auto_generated|pll1|clk[0]
Warning (332060): Node: ClockDivider:cd2|outClock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register IirFilter:iirf0|SecondOrderSection:sos3|outData[25] is being clocked by ClockDivider:cd2|outClock
Warning (332060): Node: Codec:cc0|I2CMaster:i2cm1|ready was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Codec:cc0|ready is being clocked by Codec:cc0|I2CMaster:i2cm1|ready
Warning (332060): Node: Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Codec:cc0|I2CMaster:i2cm1|ready is being clocked by Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready
Warning (332060): Node: ClockDivider:cd0|outClock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready is being clocked by ClockDivider:cd0|outClock
Warning (332060): Node: AUD_BCLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2S:i2sr0|outDataRight[5] is being clocked by AUD_BCLK
Warning (332060): Node: ClockDivider:cd3|outClock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGAGenerator:vgag0|VideoRAM:vram0|altsyncram:altsyncram_component|altsyncram_n9m1:auto_generated|ram_block1a9~porta_datain_reg0 is being clocked by ClockDivider:cd3|outClock
Warning (332060): Node: AUD_ADCDAT was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed is being clocked by AUD_ADCDAT
Warning (332060): Node: Codec:cc0|ready was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch I2S:i2sr0|oldRLClock~1 is being clocked by Codec:cc0|ready
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332061): Virtual clock AUD_BCLK is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000     AUD_BCLK
    Info (332111):   20.000     CLOCK_50
    Info (332111):   13.333 vgag0|vgacs0|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p)) File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/FFTDisplay.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ClockDivider:cd2|outClock File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
        Info (176357): Destination node ClockDivider:cd3|outClock File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
        Info (176357): Destination node ClockDivider:cd0|outClock File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
        Info (176357): Destination node sld_signaltap:auto_signaltap_1|trigger_in_reg File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 365
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2] File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 407
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[2] File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 407
Info (176353): Automatically promoted node VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/db/vgaclocksource_altpll1.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node ClockDivider:cd3|outClock  File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ClockDivider:cd3|outClock~2 File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ClockDivider:cd2|outClock  File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ClockDivider:cd2|outClock~2 File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/ClockDivider.v Line: 7
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Codec:cc0|I2CMaster:i2cm1|ready  File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/i2c/I2CMaster.v Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Codec:cc0|ready File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/Codec.v Line: 7
        Info (176357): Destination node Codec:cc0|I2CMaster:i2cm1|ready~0 File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/i2c/I2CMaster.v Line: 10
Info (176353): Automatically promoted node Codec:cc0|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/I2C/I2C_Logic.v Line: 12
Info (176353): Automatically promoted node Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready  File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/I2C/I2C_Logic.v Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Codec:cc0|I2CMaster:i2cm1|ready File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/i2c/I2CMaster.v Line: 10
        Info (176357): Destination node Codec:cc0|I2CMaster:i2cm1|I2C_Logic:txLogic|ready~4 File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/I2C/I2C_Logic.v Line: 12
Info (176353): Automatically promoted node Codec:cc0|ready  File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/Codec.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2S:i2sr0|buffer[22] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/audio/I2SReceiver.v Line: 34
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[0] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[1] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[2] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[3] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[4] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[5] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[6] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[7] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176357): Destination node FFT:fft0|FFT_mf:fftmf0|asj_fft_dualstream_fft_130:asj_fft_dualstream_fft_130_inst|lpp_count[8] File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/src/fft/mf/fft-library/asj_fft_dualstream_fft_130.vhd Line: 2386
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 72 registers into blocks of type Embedded multiplier block
Warning (15064): PLL "VGAGenerator:vgag0|VGAClockSource:vgacs0|altpll:altpll_component|VGAClockSource_altpll1:auto_generated|pll1" output port clk[0] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: M:/ECE287/letshope/FFTVisualizer-master/Verilog/db/vgaclocksource_altpll1.v Line: 47
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 2.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file M:/ECE287/letshope/FFTVisualizer-master/Verilog/output_files/FFTDIsplay.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 6006 megabytes
    Info: Processing ended: Fri Dec 14 13:19:22 2018
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:59


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in M:/ECE287/letshope/FFTVisualizer-master/Verilog/output_files/FFTDIsplay.fit.smsg.


