# 简单的Verilog编译器

这是一个用Python实现的简单Verilog编译器，主要用于学习和教育目的。

## 项目结构

```
src/
  ├── lexer/        # 词法分析器
  ├── parser/       # 语法分析器
  ├── semantic/     # 语义分析器
  ├── codegen/      # 代码生成器
  └── utils/        # 工具函数
tests/             # 测试用例
examples/          # Verilog示例代码
```

## 功能特性

- 支持基本的Verilog模块定义
- 支持模块端口声明
- 支持基本的组合逻辑电路
- 支持简单的行为级描述

## 开发计划

1. 实现词法分析器
   - 识别Verilog关键字
   - 识别标识符
   - 识别运算符和分隔符

2. 实现语法分析器
   - 构建抽象语法树(AST)
   - 支持模块定义语法
   - 支持端口声明语法

3. 实现语义分析器
   - 类型检查
   - 作用域分析
   - 变量声明检查

4. 实现代码生成器
   - 生成中间代码
   - 优化处理

## 使用方法

待补充

## 贡献指南

欢迎提交Issue和Pull Request来帮助改进这个项目。