"use strict";(self.webpackChunkreti_logiche_esercitazioni=self.webpackChunkreti_logiche_esercitazioni||[]).push([[32],{8618:(e,n,t)=>{t.r(n),t.d(n,{assets:()=>a,contentTitle:()=>s,default:()=>l,frontMatter:()=>r,metadata:()=>c,toc:()=>d});var i=t(4848),o=t(8453);const r={sidebar_position:1,description:"",unlisted:!0},s="Introduzione",c={id:"esercitazioni/Verilog/Introduzione",title:"Introduzione",description:"",source:"@site/docs/esercitazioni/Verilog/Introduzione.mdx",sourceDirName:"esercitazioni/Verilog",slug:"/esercitazioni/Verilog/Introduzione",permalink:"/esercitazioni/Verilog/Introduzione",draft:!1,unlisted:!0,tags:[],version:"current",sidebarPosition:1,frontMatter:{sidebar_position:1,description:"",unlisted:!0},sidebar:"esercitazioniSidebar"},a={},d=[];function u(e){const n={h1:"h1",header:"header",...(0,o.R)(),...e.components};return(0,i.jsx)(n.header,{children:(0,i.jsx)(n.h1,{id:"introduzione",children:"Introduzione"})})}function l(e={}){const{wrapper:n}={...(0,o.R)(),...e.components};return n?(0,i.jsx)(n,{...e,children:(0,i.jsx)(u,{...e})}):u(e)}},8453:(e,n,t)=>{t.d(n,{R:()=>s,x:()=>c});var i=t(6540);const o={},r=i.createContext(o);function s(e){const n=i.useContext(r);return i.useMemo((function(){return"function"==typeof e?e(n):{...n,...e}}),[n,e])}function c(e){let n;return n=e.disableParentContext?"function"==typeof e.components?e.components(o):e.components||o:s(e.components),i.createElement(r.Provider,{value:n},e.children)}}}]);