<!--
 * @Date: 2022-07-15 00:44:05
 * @LastEditors: Juan Jiang
 * @LastEditTime: 2022-07-24 23:26:59
 * @FilePath: \learning-fragments\VLSI_CAD_Layout\1.md
-->

### Overview

front-end: (high-level description) -> (connected gates + wires akas netlist)
back-end: (netlist) ->

1. map (logic -> layout)
2. place
3. route
4. timing analysis

### Tools for layout

轻量化的工具

1. [Linear Solver](https://spark-public.s3.amazonaws.com/vlsicad/javascript_tools/solver.html)
2. [Placer Visualizer](https://spark-public.s3.amazonaws.com/vlsicad/javascript_tools/visualize.html)
3. [Router Visualizer](https://spark-public.s3.amazonaws.com/vlsicad/javascript_tools/visualize.html)

### Standard Cell Library

将transistor层面上的电路抽象，获得RTL级别的抽象，比如：门电路，触发器，加法器。
Standard Cell Library:通常很大，有4个维度

1. 不同的logic fuctions(nor,nand,flip flops)
2. 不同的fanin,fanout
3. 不同的timing,power,area, scan variations
4. 不同的drive strength

一个 Standard Cell 从内部看 是复杂的电路 从外部看 就说一个box with pins
[Standard Cell Library](http://www.vlsitechnology.org/) 这里的Cell之间 等高 宽度不同
 描述面积的时候 使用的gate是将不同的cell 归一化为2-input nands 比如一个DFF 是10个gates
 也可以使用Instance来描述

### Key concepts

Placer: 最小化 对于WireLength的估计值
Net: 连接Cell之间的电路 接入点叫做point
Routing最后得到的线路 可能是不是直线 而是折线

#### Wirelength models

最为著名的就说HPWL,也叫BBOX(Bounding Box Wirelength)

#### Half perimeter wirelength - HPWL
得到lower bound
找到一个包含net的Boudning Box，计算Box的半周长 计算容易 适用于所有类型的net（不同的point数量）
HPWL = (max{X coor of all gates}-min{X coor of all gates})  
     + (max{Y coor of all gates}-min{Y coor of all gates})  

#### Simulated Annealing
效果好 能解决congestion问题
一个优化方法 主要在于random的接受不好的random exchange
#### The Quadratic Placer
求得解析解
##### Quadratic Wirelength

对于一个net 将这个net的k个point一一连接起来，变成一张完全图，计算这张图所有边的欧式距离的加权和。（权=1/(k-1)）

### Placer

#### Random Iterative Improvement Placer
会陷入局部极值
1. random intial placement
2. calculate HPWL
3. random pick gate Gi and Gj and swap them , calculate $\Delta$HPWL **important calculate $\Delta$ HPWL**

