### 2021-6-24
1. 修改pc至id的数据通路

### 2021-6-25
1. 修改id至wb的数据通路
2. 添加旁路的数据通路
3. 将项目导入vivado

### 2021-6-26
1. 开始仿真
2. 实现beq指令及相关数据通路

### 2021-6-27
1. 无工作进度

### 2021-6-28
1. 和老师协调课设、生产实习时间
2. 完成编译课设和算法课设的分组协调
3. 完成xori指令，添加第二操作数立即数零扩展的操作数选项
4. 完成store指令的地址映射
5. 加入lw指令功能
6. 当前问题：load指令暂停未加入导致后续指令的旁路引用错误

### 2021-6-29
1. 上课和验收工程实践 无项目进度

### 2021-6-30 -- 2021-7-2
1. 完成工程实践报告

### 2021-7-3
1. 修改旁路，频率达到100Mhz

### 2021-7-4
1. 添加访存暂停，防止提前使用还未取回的数据
2. 添加J BNE ADD SLTI SLTIU ADDI SUB ANDI XORI SLLV SRAV SRLV BGEZ BGTZ BLEZ BLTZ BLTZAL BGEZAL JALR
3. 修改了跳转控制的数据通路，去掉了部分无用的信号使能
4. 测试点进度1->43

### 2021-7-5
1. 添加hilo模块及其数据通路 乘法器和除法器
2. 添加div divu指令并通过测试点
3. 加入mult multu指令并通过测试点
4. 测试点进度43->58

### 2021-7-6
1. 添加lb lbu lh lhu sb sh指令
2. 测试点进度58->64

### 2021-7-7
1. 开始cp0模块

### 2021-7-8
1. 加入cp0模块
2. ex、mem段加入相应处理逻辑
3. wb段有多余逻辑需要清理
4. 测试点进度64->89 sram功能测试结束

### 2021-7-9
1. 整理文件
2. 开始添加cache和axi
3. 修复跳转延迟槽地址错误和读取数据未初始化错误

### 2021-7-12
1. 写中期报告

### 2021-7-13
1. 加入外部暂停请求，调整暂停请求优先级
2. 完成编译器后端，并可通过汇编器汇编得到可以仿真的程序

### 2021-7-15
1. 人工智能复习及考试
2. 算法ppt

### 2021-7-16
1. 编译验收
2. 算法验收