TimeQuest Timing Analyzer report for top_cpld
Tue May 28 09:43:12 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'clk'
 13. Setup: 'CLK_DIV_2'
 14. Setup: 'CLK_DIV_4'
 15. Hold: 'CLK_DIV_2'
 16. Hold: 'CLK_DIV_4'
 17. Hold: 'clk'
 18. Minimum Pulse Width: 'clk'
 19. Minimum Pulse Width: 'CLK_DIV_2'
 20. Minimum Pulse Width: 'CLK_DIV_4'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Setup Transfers
 28. Hold Transfers
 29. Report TCCS
 30. Report RSKM
 31. Unconstrained Paths
 32. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; top_cpld                                            ;
; Device Family      ; MAX II                                              ;
; Device Name        ; EPM240T100C5                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Slow Model                                          ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; SDC File List                                                 ;
+---------------------------+--------+--------------------------+
; SDC File Path             ; Status ; Read at                  ;
+---------------------------+--------+--------------------------+
; output_files/top_cpld.sdc ; OK     ; Tue May 28 09:43:12 2019 ;
+---------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------+---------------+
; Clock Name ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source    ; Targets       ;
+------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------+---------------+
; clk        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;           ; { clk }       ;
; CLK_DIV_2  ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk       ; clk       ; { clk_div_2 } ;
; CLK_DIV_4  ; Generated ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK_DIV_2 ; clk_div_2 ; { clk_div_4 } ;
+------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------+---------------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 172.06 MHz ; 172.06 MHz      ; CLK_DIV_4  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; 17.529 ; 0.000         ;
; CLK_DIV_2 ; 37.806 ; 0.000         ;
; CLK_DIV_4 ; 74.188 ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Hold Summary                      ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_DIV_2 ; 1.640 ; 0.000         ;
; CLK_DIV_4 ; 1.709 ; 0.000         ;
; clk       ; 1.917 ; 0.000         ;
+-----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------+
; Minimum Pulse Width Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; 9.734  ; 0.000         ;
; CLK_DIV_2 ; 19.734 ; 0.000         ;
; CLK_DIV_4 ; 39.734 ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                         ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 17.529 ; clk_div_2 ; clk_div_2 ; CLK_DIV_2    ; clk         ; 20.000       ; -0.376     ; 2.138      ;
; 17.529 ; clk_div_2 ; clk_div_2 ; CLK_DIV_2    ; clk         ; 20.000       ; -0.376     ; 2.138      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_DIV_2'                                                                                   ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 37.806 ; clk_div_4 ; clk_div_4 ; CLK_DIV_4    ; CLK_DIV_2   ; 40.000       ; -0.376     ; 1.861      ;
; 37.806 ; clk_div_4 ; clk_div_4 ; CLK_DIV_4    ; CLK_DIV_2   ; 40.000       ; -0.376     ; 1.861      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Setup: 'CLK_DIV_4'                                                                                 ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 74.188 ; sm.00     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 5.479      ;
; 74.640 ; bale_r    ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 5.027      ;
; 74.854 ; bale_r    ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 4.813      ;
; 75.285 ; sm.01     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 4.382      ;
; 75.410 ; sm.00     ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 4.257      ;
; 75.500 ; sm.10     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 4.167      ;
; 75.935 ; sm.10     ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 3.732      ;
; 76.262 ; sm.01     ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 3.405      ;
; 77.154 ; sm.00     ; bale_r  ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 2.513      ;
; 77.243 ; sm.01     ; bale_r  ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 2.424      ;
; 77.251 ; bale_r    ; sm.01   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 2.416      ;
; 77.500 ; sm.11     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 2.167      ;
; 77.713 ; sm.01     ; sm.10   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 1.954      ;
; 77.730 ; bale_r    ; bale_r  ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 1.937      ;
; 77.737 ; sm.00     ; sm.01   ; CLK_DIV_4    ; CLK_DIV_4   ; 80.000       ; 0.000      ; 1.930      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Hold: 'CLK_DIV_2'                                                                                   ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.640 ; clk_div_4 ; clk_div_4 ; CLK_DIV_4    ; CLK_DIV_2   ; 0.000        ; -0.376     ; 1.861      ;
; 1.640 ; clk_div_4 ; clk_div_4 ; CLK_DIV_4    ; CLK_DIV_2   ; 0.000        ; -0.376     ; 1.861      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Hold: 'CLK_DIV_4'                                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.709 ; sm.00     ; sm.01   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 1.930      ;
; 1.716 ; bale_r    ; bale_r  ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 1.937      ;
; 1.733 ; sm.01     ; sm.10   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 1.954      ;
; 1.946 ; sm.11     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.167      ;
; 2.195 ; bale_r    ; sm.01   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.416      ;
; 2.203 ; sm.01     ; bale_r  ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.424      ;
; 2.286 ; sm.00     ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.507      ;
; 2.292 ; sm.00     ; bale_r  ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.513      ;
; 2.557 ; sm.10     ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.778      ;
; 2.772 ; sm.01     ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 2.993      ;
; 3.175 ; bale_r    ; sm.00   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 3.396      ;
; 3.397 ; sm.10     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 3.618      ;
; 4.161 ; sm.01     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 4.382      ;
; 4.250 ; sm.00     ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 4.471      ;
; 4.564 ; bale_r    ; sm.11   ; CLK_DIV_4    ; CLK_DIV_4   ; 0.000        ; 0.000      ; 4.785      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                         ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.917 ; clk_div_2 ; clk_div_2 ; CLK_DIV_2    ; clk         ; 0.000        ; -0.376     ; 2.138      ;
; 1.917 ; clk_div_2 ; clk_div_2 ; CLK_DIV_2    ; clk         ; 0.000        ; -0.376     ; 2.138      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; clk_div_2          ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; clk_div_2          ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[0]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[0]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[10]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[10]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[11]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[11]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[12]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[12]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[13]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[13]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[14]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[14]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[15]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[15]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[16]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[16]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[17]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[17]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[18]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[18]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[19]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[19]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[1]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[1]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[20]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[20]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[21]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[21]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[22]     ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[22]     ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[2]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[2]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[3]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[3]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[4]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[4]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[5]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[5]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[6]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[6]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[7]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[7]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[8]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[8]      ;
; 9.734  ; 10.000       ; 0.266          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[9]      ;
; 9.734  ; 10.000       ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[9]      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div_2|clk      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div_2|clk      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[0]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[0]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[10]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[10]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[11]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[11]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[12]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[12]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[13]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[13]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[14]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[14]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[15]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[15]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[16]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[16]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[17]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[17]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[18]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[18]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[19]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[19]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[1]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[1]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[20]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[20]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[21]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[21]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[22]|clk ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[22]|clk ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[2]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[2]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[3]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[3]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[4]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[4]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[5]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[5]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[6]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[6]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[7]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[7]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[8]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[8]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; isa_addr_r[9]|clk  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; isa_addr_r[9]|clk  ;
; 16.711 ; 20.000       ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_DIV_2'                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; 19.734 ; 20.000       ; 0.266          ; High Pulse Width ; CLK_DIV_2 ; Rise       ; clk_div_4        ;
; 19.734 ; 20.000       ; 0.266          ; Low Pulse Width  ; CLK_DIV_2 ; Rise       ; clk_div_4        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; CLK_DIV_2 ; Rise       ; clk_div_2|regout ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_2 ; Rise       ; clk_div_2|regout ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; CLK_DIV_2 ; Rise       ; clk_div_4|clk    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_2 ; Rise       ; clk_div_4|clk    ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_DIV_4'                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; 39.734 ; 40.000       ; 0.266          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; bale_r           ;
; 39.734 ; 40.000       ; 0.266          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; bale_r           ;
; 39.734 ; 40.000       ; 0.266          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.00            ;
; 39.734 ; 40.000       ; 0.266          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.00            ;
; 39.734 ; 40.000       ; 0.266          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.01            ;
; 39.734 ; 40.000       ; 0.266          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.01            ;
; 39.734 ; 40.000       ; 0.266          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.10            ;
; 39.734 ; 40.000       ; 0.266          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.10            ;
; 39.734 ; 40.000       ; 0.266          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.11            ;
; 39.734 ; 40.000       ; 0.266          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.11            ;
; 40.000 ; 40.000       ; 0.000          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; bale_r|clk       ;
; 40.000 ; 40.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; bale_r|clk       ;
; 40.000 ; 40.000       ; 0.000          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; clk_div_4|regout ;
; 40.000 ; 40.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; clk_div_4|regout ;
; 40.000 ; 40.000       ; 0.000          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.00|clk        ;
; 40.000 ; 40.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.00|clk        ;
; 40.000 ; 40.000       ; 0.000          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.01|clk        ;
; 40.000 ; 40.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.01|clk        ;
; 40.000 ; 40.000       ; 0.000          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.10|clk        ;
; 40.000 ; 40.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.10|clk        ;
; 40.000 ; 40.000       ; 0.000          ; High Pulse Width ; CLK_DIV_4 ; Rise       ; sm.11|clk        ;
; 40.000 ; 40.000       ; 0.000          ; Low Pulse Width  ; CLK_DIV_4 ; Rise       ; sm.11|clk        ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; arm_cs        ; clk        ; 0.086 ; 0.086 ; Rise       ; CLK_DIV_4       ;
; addr_sel      ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
; arm_addr[*]   ; clk        ; 3.469 ; 3.469 ; Rise       ; clk             ;
;  arm_addr[0]  ; clk        ; 3.311 ; 3.311 ; Rise       ; clk             ;
;  arm_addr[1]  ; clk        ; 3.284 ; 3.284 ; Rise       ; clk             ;
;  arm_addr[2]  ; clk        ; 2.939 ; 2.939 ; Rise       ; clk             ;
;  arm_addr[3]  ; clk        ; 3.328 ; 3.328 ; Rise       ; clk             ;
;  arm_addr[4]  ; clk        ; 3.469 ; 3.469 ; Rise       ; clk             ;
;  arm_addr[5]  ; clk        ; 3.469 ; 3.469 ; Rise       ; clk             ;
;  arm_addr[6]  ; clk        ; 3.347 ; 3.347 ; Rise       ; clk             ;
;  arm_addr[7]  ; clk        ; 3.360 ; 3.360 ; Rise       ; clk             ;
;  arm_addr[8]  ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  arm_addr[9]  ; clk        ; 3.239 ; 3.239 ; Rise       ; clk             ;
;  arm_addr[10] ; clk        ; 3.250 ; 3.250 ; Rise       ; clk             ;
;  arm_addr[11] ; clk        ; 3.234 ; 3.234 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; arm_cs        ; clk        ; 3.602  ; 3.602  ; Rise       ; CLK_DIV_4       ;
; addr_sel      ; clk        ; -3.674 ; -3.674 ; Rise       ; clk             ;
; arm_addr[*]   ; clk        ; -2.364 ; -2.364 ; Rise       ; clk             ;
;  arm_addr[0]  ; clk        ; -2.753 ; -2.753 ; Rise       ; clk             ;
;  arm_addr[1]  ; clk        ; -2.729 ; -2.729 ; Rise       ; clk             ;
;  arm_addr[2]  ; clk        ; -2.364 ; -2.364 ; Rise       ; clk             ;
;  arm_addr[3]  ; clk        ; -2.767 ; -2.767 ; Rise       ; clk             ;
;  arm_addr[4]  ; clk        ; -2.913 ; -2.913 ; Rise       ; clk             ;
;  arm_addr[5]  ; clk        ; -2.909 ; -2.909 ; Rise       ; clk             ;
;  arm_addr[6]  ; clk        ; -2.787 ; -2.787 ; Rise       ; clk             ;
;  arm_addr[7]  ; clk        ; -2.798 ; -2.798 ; Rise       ; clk             ;
;  arm_addr[8]  ; clk        ; -2.735 ; -2.735 ; Rise       ; clk             ;
;  arm_addr[9]  ; clk        ; -2.677 ; -2.677 ; Rise       ; clk             ;
;  arm_addr[10] ; clk        ; -2.689 ; -2.689 ; Rise       ; clk             ;
;  arm_addr[11] ; clk        ; -2.680 ; -2.680 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; bale            ; clk        ; 14.300 ; 14.300 ; Rise       ; CLK_DIV_4       ;
; mem_r           ; clk        ; 16.355 ; 16.355 ; Rise       ; CLK_DIV_4       ;
; mem_w           ; clk        ; 15.603 ; 15.603 ; Rise       ; CLK_DIV_4       ;
; isa_addr[*]     ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
;  isa_addr[0]    ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[1]    ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[2]    ; clk        ; 8.466  ; 8.466  ; Rise       ; clk             ;
;  isa_addr[3]    ; clk        ; 8.334  ; 8.334  ; Rise       ; clk             ;
;  isa_addr[4]    ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  isa_addr[5]    ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[6]    ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  isa_addr[7]    ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  isa_addr[8]    ; clk        ; 8.334  ; 8.334  ; Rise       ; clk             ;
;  isa_addr[9]    ; clk        ; 8.466  ; 8.466  ; Rise       ; clk             ;
;  isa_addr[10]   ; clk        ; 8.523  ; 8.523  ; Rise       ; clk             ;
;  isa_addr[11]   ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
;  isa_addr[12]   ; clk        ; 8.390  ; 8.390  ; Rise       ; clk             ;
;  isa_addr[13]   ; clk        ; 8.393  ; 8.393  ; Rise       ; clk             ;
;  isa_addr[14]   ; clk        ; 8.388  ; 8.388  ; Rise       ; clk             ;
;  isa_addr[15]   ; clk        ; 7.253  ; 7.253  ; Rise       ; clk             ;
; isa_la_addr[*]  ; clk        ; 9.251  ; 9.251  ; Rise       ; clk             ;
;  isa_la_addr[0] ; clk        ; 9.251  ; 9.251  ; Rise       ; clk             ;
;  isa_la_addr[1] ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  isa_la_addr[2] ; clk        ; 9.056  ; 9.056  ; Rise       ; clk             ;
;  isa_la_addr[3] ; clk        ; 9.043  ; 9.043  ; Rise       ; clk             ;
;  isa_la_addr[4] ; clk        ; 9.126  ; 9.126  ; Rise       ; clk             ;
;  isa_la_addr[5] ; clk        ; 9.065  ; 9.065  ; Rise       ; clk             ;
;  isa_la_addr[6] ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; bale            ; clk        ; 14.300 ; 14.300 ; Rise       ; CLK_DIV_4       ;
; mem_r           ; clk        ; 16.355 ; 16.355 ; Rise       ; CLK_DIV_4       ;
; mem_w           ; clk        ; 15.603 ; 15.603 ; Rise       ; CLK_DIV_4       ;
; isa_addr[*]     ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[0]    ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[1]    ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[2]    ; clk        ; 8.466  ; 8.466  ; Rise       ; clk             ;
;  isa_addr[3]    ; clk        ; 8.334  ; 8.334  ; Rise       ; clk             ;
;  isa_addr[4]    ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  isa_addr[5]    ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_addr[6]    ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  isa_addr[7]    ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  isa_addr[8]    ; clk        ; 8.334  ; 8.334  ; Rise       ; clk             ;
;  isa_addr[9]    ; clk        ; 8.466  ; 8.466  ; Rise       ; clk             ;
;  isa_addr[10]   ; clk        ; 8.523  ; 8.523  ; Rise       ; clk             ;
;  isa_addr[11]   ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
;  isa_addr[12]   ; clk        ; 8.390  ; 8.390  ; Rise       ; clk             ;
;  isa_addr[13]   ; clk        ; 8.393  ; 8.393  ; Rise       ; clk             ;
;  isa_addr[14]   ; clk        ; 8.388  ; 8.388  ; Rise       ; clk             ;
;  isa_addr[15]   ; clk        ; 7.253  ; 7.253  ; Rise       ; clk             ;
; isa_la_addr[*]  ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
;  isa_la_addr[0] ; clk        ; 9.251  ; 9.251  ; Rise       ; clk             ;
;  isa_la_addr[1] ; clk        ; 9.054  ; 9.054  ; Rise       ; clk             ;
;  isa_la_addr[2] ; clk        ; 9.056  ; 9.056  ; Rise       ; clk             ;
;  isa_la_addr[3] ; clk        ; 9.043  ; 9.043  ; Rise       ; clk             ;
;  isa_la_addr[4] ; clk        ; 9.126  ; 9.126  ; Rise       ; clk             ;
;  isa_la_addr[5] ; clk        ; 9.065  ; 9.065  ; Rise       ; clk             ;
;  isa_la_addr[6] ; clk        ; 7.247  ; 7.247  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+--------+----+----+--------+
; Input Port   ; Output Port    ; RR     ; RF ; FR ; FF     ;
+--------------+----------------+--------+----+----+--------+
; arm_cs       ; isa_addr[0]    ; 10.162 ;    ;    ; 10.162 ;
; arm_cs       ; isa_addr[1]    ; 10.168 ;    ;    ; 10.168 ;
; arm_cs       ; isa_addr[2]    ; 11.377 ;    ;    ; 11.377 ;
; arm_cs       ; isa_addr[3]    ; 11.276 ;    ;    ; 11.276 ;
; arm_cs       ; isa_addr[4]    ; 11.392 ;    ;    ; 11.392 ;
; arm_cs       ; isa_addr[5]    ; 10.629 ;    ;    ; 10.629 ;
; arm_cs       ; isa_addr[6]    ; 11.847 ;    ;    ; 11.847 ;
; arm_cs       ; isa_addr[7]    ; 11.853 ;    ;    ; 11.853 ;
; arm_cs       ; isa_addr[8]    ; 11.731 ;    ;    ; 11.731 ;
; arm_cs       ; isa_addr[9]    ; 11.852 ;    ;    ; 11.852 ;
; arm_cs       ; isa_addr[10]   ; 10.314 ;    ;    ; 10.314 ;
; arm_cs       ; isa_addr[11]   ; 10.379 ;    ;    ; 10.379 ;
; arm_cs       ; isa_addr[12]   ; 11.332 ;    ;    ; 11.332 ;
; arm_cs       ; isa_addr[13]   ; 11.318 ;    ;    ; 11.318 ;
; arm_cs       ; isa_addr[14]   ; 11.324 ;    ;    ; 11.324 ;
; arm_cs       ; isa_addr[15]   ; 10.162 ;    ;    ; 10.162 ;
; arm_cs       ; isa_la_addr[0] ; 12.190 ;    ;    ; 12.190 ;
; arm_cs       ; isa_la_addr[1] ; 12.439 ;    ;    ; 12.439 ;
; arm_cs       ; isa_la_addr[2] ; 12.440 ;    ;    ; 12.440 ;
; arm_cs       ; isa_la_addr[3] ; 12.428 ;    ;    ; 12.428 ;
; arm_cs       ; isa_la_addr[4] ; 12.520 ;    ;    ; 12.520 ;
; arm_cs       ; isa_la_addr[5] ; 12.457 ;    ;    ; 12.457 ;
; arm_cs       ; isa_la_addr[6] ; 9.034  ;    ;    ; 9.034  ;
; arm_data[0]  ; isa_data[0]    ; 8.269  ;    ;    ; 8.269  ;
; arm_data[1]  ; isa_data[1]    ; 8.380  ;    ;    ; 8.380  ;
; arm_data[2]  ; isa_data[2]    ; 8.295  ;    ;    ; 8.295  ;
; arm_data[3]  ; isa_data[3]    ; 8.357  ;    ;    ; 8.357  ;
; arm_data[4]  ; isa_data[4]    ; 8.337  ;    ;    ; 8.337  ;
; arm_data[5]  ; isa_data[5]    ; 8.104  ;    ;    ; 8.104  ;
; arm_data[6]  ; isa_data[6]    ; 8.124  ;    ;    ; 8.124  ;
; arm_data[7]  ; isa_data[7]    ; 8.106  ;    ;    ; 8.106  ;
; arm_data[8]  ; isa_data[8]    ; 8.644  ;    ;    ; 8.644  ;
; arm_data[9]  ; isa_data[9]    ; 8.617  ;    ;    ; 8.617  ;
; arm_data[10] ; isa_data[10]   ; 8.825  ;    ;    ; 8.825  ;
; arm_data[11] ; isa_data[11]   ; 8.683  ;    ;    ; 8.683  ;
; arm_data[12] ; isa_data[12]   ; 8.779  ;    ;    ; 8.779  ;
; arm_data[13] ; isa_data[13]   ; 8.742  ;    ;    ; 8.742  ;
; arm_data[14] ; isa_data[14]   ; 8.913  ;    ;    ; 8.913  ;
; arm_data[15] ; isa_data[15]   ; 8.991  ;    ;    ; 8.991  ;
; arm_rd       ; arm_data[0]    ; 7.711  ;    ;    ; 7.711  ;
; arm_rd       ; arm_data[1]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[2]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[3]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[4]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[5]    ; 6.988  ;    ;    ; 6.988  ;
; arm_rd       ; arm_data[6]    ; 6.988  ;    ;    ; 6.988  ;
; arm_rd       ; arm_data[7]    ; 6.988  ;    ;    ; 6.988  ;
; arm_rd       ; arm_data[8]    ; 7.021  ;    ;    ; 7.021  ;
; arm_rd       ; arm_data[9]    ; 7.021  ;    ;    ; 7.021  ;
; arm_rd       ; arm_data[10]   ; 7.021  ;    ;    ; 7.021  ;
; arm_rd       ; arm_data[11]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[12]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[13]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[14]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[15]   ; 7.474  ;    ;    ; 7.474  ;
; arm_rd       ; mem_r          ; 11.255 ;    ;    ; 11.255 ;
; arm_wr       ; dir            ; 8.373  ;    ;    ; 8.373  ;
; arm_wr       ; isa_data[0]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[1]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[2]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[3]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[4]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[5]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[6]    ; 7.867  ;    ;    ; 7.867  ;
; arm_wr       ; isa_data[7]    ; 7.867  ;    ;    ; 7.867  ;
; arm_wr       ; isa_data[8]    ; 8.439  ;    ;    ; 8.439  ;
; arm_wr       ; isa_data[9]    ; 8.439  ;    ;    ; 8.439  ;
; arm_wr       ; isa_data[10]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[11]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[12]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[13]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[14]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[15]   ; 8.433  ;    ;    ; 8.433  ;
; arm_wr       ; mem_w          ; 10.913 ;    ;    ; 10.913 ;
; io_chrdy     ; arm_wait       ; 8.252  ;    ;    ; 8.252  ;
; isa_data[0]  ; arm_data[0]    ; 8.288  ;    ;    ; 8.288  ;
; isa_data[1]  ; arm_data[1]    ; 7.948  ;    ;    ; 7.948  ;
; isa_data[2]  ; arm_data[2]    ; 8.328  ;    ;    ; 8.328  ;
; isa_data[3]  ; arm_data[3]    ; 8.319  ;    ;    ; 8.319  ;
; isa_data[4]  ; arm_data[4]    ; 8.310  ;    ;    ; 8.310  ;
; isa_data[5]  ; arm_data[5]    ; 8.373  ;    ;    ; 8.373  ;
; isa_data[6]  ; arm_data[6]    ; 8.320  ;    ;    ; 8.320  ;
; isa_data[7]  ; arm_data[7]    ; 8.348  ;    ;    ; 8.348  ;
; isa_data[8]  ; arm_data[8]    ; 8.894  ;    ;    ; 8.894  ;
; isa_data[9]  ; arm_data[9]    ; 8.880  ;    ;    ; 8.880  ;
; isa_data[10] ; arm_data[10]   ; 8.841  ;    ;    ; 8.841  ;
; isa_data[11] ; arm_data[11]   ; 8.819  ;    ;    ; 8.819  ;
; isa_data[12] ; arm_data[12]   ; 8.783  ;    ;    ; 8.783  ;
; isa_data[13] ; arm_data[13]   ; 8.852  ;    ;    ; 8.852  ;
; isa_data[14] ; arm_data[14]   ; 8.769  ;    ;    ; 8.769  ;
; isa_data[15] ; arm_data[15]   ; 8.655  ;    ;    ; 8.655  ;
+--------------+----------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+--------+----+----+--------+
; Input Port   ; Output Port    ; RR     ; RF ; FR ; FF     ;
+--------------+----------------+--------+----+----+--------+
; arm_cs       ; isa_addr[0]    ; 10.162 ;    ;    ; 10.162 ;
; arm_cs       ; isa_addr[1]    ; 10.168 ;    ;    ; 10.168 ;
; arm_cs       ; isa_addr[2]    ; 11.377 ;    ;    ; 11.377 ;
; arm_cs       ; isa_addr[3]    ; 11.276 ;    ;    ; 11.276 ;
; arm_cs       ; isa_addr[4]    ; 11.392 ;    ;    ; 11.392 ;
; arm_cs       ; isa_addr[5]    ; 10.629 ;    ;    ; 10.629 ;
; arm_cs       ; isa_addr[6]    ; 11.847 ;    ;    ; 11.847 ;
; arm_cs       ; isa_addr[7]    ; 11.853 ;    ;    ; 11.853 ;
; arm_cs       ; isa_addr[8]    ; 11.731 ;    ;    ; 11.731 ;
; arm_cs       ; isa_addr[9]    ; 11.852 ;    ;    ; 11.852 ;
; arm_cs       ; isa_addr[10]   ; 10.314 ;    ;    ; 10.314 ;
; arm_cs       ; isa_addr[11]   ; 10.379 ;    ;    ; 10.379 ;
; arm_cs       ; isa_addr[12]   ; 11.332 ;    ;    ; 11.332 ;
; arm_cs       ; isa_addr[13]   ; 11.318 ;    ;    ; 11.318 ;
; arm_cs       ; isa_addr[14]   ; 11.324 ;    ;    ; 11.324 ;
; arm_cs       ; isa_addr[15]   ; 10.162 ;    ;    ; 10.162 ;
; arm_cs       ; isa_la_addr[0] ; 12.190 ;    ;    ; 12.190 ;
; arm_cs       ; isa_la_addr[1] ; 12.439 ;    ;    ; 12.439 ;
; arm_cs       ; isa_la_addr[2] ; 12.440 ;    ;    ; 12.440 ;
; arm_cs       ; isa_la_addr[3] ; 12.428 ;    ;    ; 12.428 ;
; arm_cs       ; isa_la_addr[4] ; 12.520 ;    ;    ; 12.520 ;
; arm_cs       ; isa_la_addr[5] ; 12.457 ;    ;    ; 12.457 ;
; arm_cs       ; isa_la_addr[6] ; 9.034  ;    ;    ; 9.034  ;
; arm_data[0]  ; isa_data[0]    ; 8.269  ;    ;    ; 8.269  ;
; arm_data[1]  ; isa_data[1]    ; 8.380  ;    ;    ; 8.380  ;
; arm_data[2]  ; isa_data[2]    ; 8.295  ;    ;    ; 8.295  ;
; arm_data[3]  ; isa_data[3]    ; 8.357  ;    ;    ; 8.357  ;
; arm_data[4]  ; isa_data[4]    ; 8.337  ;    ;    ; 8.337  ;
; arm_data[5]  ; isa_data[5]    ; 8.104  ;    ;    ; 8.104  ;
; arm_data[6]  ; isa_data[6]    ; 8.124  ;    ;    ; 8.124  ;
; arm_data[7]  ; isa_data[7]    ; 8.106  ;    ;    ; 8.106  ;
; arm_data[8]  ; isa_data[8]    ; 8.644  ;    ;    ; 8.644  ;
; arm_data[9]  ; isa_data[9]    ; 8.617  ;    ;    ; 8.617  ;
; arm_data[10] ; isa_data[10]   ; 8.825  ;    ;    ; 8.825  ;
; arm_data[11] ; isa_data[11]   ; 8.683  ;    ;    ; 8.683  ;
; arm_data[12] ; isa_data[12]   ; 8.779  ;    ;    ; 8.779  ;
; arm_data[13] ; isa_data[13]   ; 8.742  ;    ;    ; 8.742  ;
; arm_data[14] ; isa_data[14]   ; 8.913  ;    ;    ; 8.913  ;
; arm_data[15] ; isa_data[15]   ; 8.991  ;    ;    ; 8.991  ;
; arm_rd       ; arm_data[0]    ; 7.711  ;    ;    ; 7.711  ;
; arm_rd       ; arm_data[1]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[2]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[3]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[4]    ; 6.948  ;    ;    ; 6.948  ;
; arm_rd       ; arm_data[5]    ; 6.988  ;    ;    ; 6.988  ;
; arm_rd       ; arm_data[6]    ; 6.988  ;    ;    ; 6.988  ;
; arm_rd       ; arm_data[7]    ; 6.988  ;    ;    ; 6.988  ;
; arm_rd       ; arm_data[8]    ; 7.021  ;    ;    ; 7.021  ;
; arm_rd       ; arm_data[9]    ; 7.021  ;    ;    ; 7.021  ;
; arm_rd       ; arm_data[10]   ; 7.021  ;    ;    ; 7.021  ;
; arm_rd       ; arm_data[11]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[12]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[13]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[14]   ; 7.034  ;    ;    ; 7.034  ;
; arm_rd       ; arm_data[15]   ; 7.474  ;    ;    ; 7.474  ;
; arm_rd       ; mem_r          ; 11.255 ;    ;    ; 11.255 ;
; arm_wr       ; dir            ; 8.373  ;    ;    ; 8.373  ;
; arm_wr       ; isa_data[0]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[1]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[2]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[3]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[4]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[5]    ; 7.227  ;    ;    ; 7.227  ;
; arm_wr       ; isa_data[6]    ; 7.867  ;    ;    ; 7.867  ;
; arm_wr       ; isa_data[7]    ; 7.867  ;    ;    ; 7.867  ;
; arm_wr       ; isa_data[8]    ; 8.439  ;    ;    ; 8.439  ;
; arm_wr       ; isa_data[9]    ; 8.439  ;    ;    ; 8.439  ;
; arm_wr       ; isa_data[10]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[11]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[12]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[13]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[14]   ; 8.454  ;    ;    ; 8.454  ;
; arm_wr       ; isa_data[15]   ; 8.433  ;    ;    ; 8.433  ;
; arm_wr       ; mem_w          ; 10.913 ;    ;    ; 10.913 ;
; io_chrdy     ; arm_wait       ; 8.252  ;    ;    ; 8.252  ;
; isa_data[0]  ; arm_data[0]    ; 8.288  ;    ;    ; 8.288  ;
; isa_data[1]  ; arm_data[1]    ; 7.948  ;    ;    ; 7.948  ;
; isa_data[2]  ; arm_data[2]    ; 8.328  ;    ;    ; 8.328  ;
; isa_data[3]  ; arm_data[3]    ; 8.319  ;    ;    ; 8.319  ;
; isa_data[4]  ; arm_data[4]    ; 8.310  ;    ;    ; 8.310  ;
; isa_data[5]  ; arm_data[5]    ; 8.373  ;    ;    ; 8.373  ;
; isa_data[6]  ; arm_data[6]    ; 8.320  ;    ;    ; 8.320  ;
; isa_data[7]  ; arm_data[7]    ; 8.348  ;    ;    ; 8.348  ;
; isa_data[8]  ; arm_data[8]    ; 8.894  ;    ;    ; 8.894  ;
; isa_data[9]  ; arm_data[9]    ; 8.880  ;    ;    ; 8.880  ;
; isa_data[10] ; arm_data[10]   ; 8.841  ;    ;    ; 8.841  ;
; isa_data[11] ; arm_data[11]   ; 8.819  ;    ;    ; 8.819  ;
; isa_data[12] ; arm_data[12]   ; 8.783  ;    ;    ; 8.783  ;
; isa_data[13] ; arm_data[13]   ; 8.852  ;    ;    ; 8.852  ;
; isa_data[14] ; arm_data[14]   ; 8.769  ;    ;    ; 8.769  ;
; isa_data[15] ; arm_data[15]   ; 8.655  ;    ;    ; 8.655  ;
+--------------+----------------+--------+----+----+--------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_DIV_2  ; clk       ; 1        ; 1        ; 0        ; 0        ;
; CLK_DIV_4  ; CLK_DIV_2 ; 1        ; 1        ; 0        ; 0        ;
; CLK_DIV_4  ; CLK_DIV_4 ; 23       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_DIV_2  ; clk       ; 1        ; 1        ; 0        ; 0        ;
; CLK_DIV_4  ; CLK_DIV_2 ; 1        ; 1        ; 0        ; 0        ;
; CLK_DIV_4  ; CLK_DIV_4 ; 23       ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 172   ; 172  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 117   ; 117  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Tue May 28 09:43:10 2019
Info: Command: quartus_sta top_cpld -c top_cpld
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (332104): Reading SDC File: 'output_files/top_cpld.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 17.529
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.529               0.000 clk 
    Info (332119):    37.806               0.000 CLK_DIV_2 
    Info (332119):    74.188               0.000 CLK_DIV_4 
Info (332146): Worst-case hold slack is 1.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.640               0.000 CLK_DIV_2 
    Info (332119):     1.709               0.000 CLK_DIV_4 
    Info (332119):     1.917               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.734               0.000 clk 
    Info (332119):    19.734               0.000 CLK_DIV_2 
    Info (332119):    39.734               0.000 CLK_DIV_4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.529
    Info (332115): -to_clock [get_clocks {clk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.529 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_div_2
    Info (332115): To Node      : clk_div_2
    Info (332115): Launch Clock : CLK_DIV_2
    Info (332115): Latch Clock  : clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.724      3.724  R        clock network delay
    Info (332115):      3.724      0.000 RR  CELL  clk_div_2|regout
    Info (332115):      4.682      0.958 RR    IC  clk_div_2|datac
    Info (332115):      5.486      0.804 RR  CELL  clk_div_2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     23.348      3.348  R        clock network delay
    Info (332115):     23.015     -0.333     uTsu  clk_div_2
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.486
    Info (332115): Data Required Time :    23.015
    Info (332115): Slack              :    17.529 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.806
    Info (332115): -to_clock [get_clocks {CLK_DIV_2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.806 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_div_4
    Info (332115): To Node      : clk_div_4
    Info (332115): Launch Clock : CLK_DIV_4
    Info (332115): Latch Clock  : CLK_DIV_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      5.884      5.884  R        clock network delay
    Info (332115):      5.884      0.000 RR  CELL  clk_div_4|regout
    Info (332115):      6.778      0.894 RR    IC  clk_div_4|datad
    Info (332115):      7.369      0.591 RR  CELL  clk_div_4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     45.508      5.508  R        clock network delay
    Info (332115):     45.175     -0.333     uTsu  clk_div_4
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.369
    Info (332115): Data Required Time :    45.175
    Info (332115): Slack              :    37.806 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.188
    Info (332115): -to_clock [get_clocks {CLK_DIV_4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.188 
    Info (332115): ===================================================================
    Info (332115): From Node    : sm.00
    Info (332115): To Node      : sm.11
    Info (332115): Launch Clock : CLK_DIV_4
    Info (332115): Latch Clock  : CLK_DIV_4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      9.550      9.550  R        clock network delay
    Info (332115):      9.926      0.376     uTco  sm.00
    Info (332115):      9.926      0.000 RR  CELL  sm.00|regout
    Info (332115):     10.879      0.953 RR    IC  always3~3|dataa
    Info (332115):     11.793      0.914 RR  CELL  always3~3|combout
    Info (332115):     12.544      0.751 RR    IC  sm~10|datad
    Info (332115):     12.744      0.200 RR  CELL  sm~10|combout
    Info (332115):     13.846      1.102 RR    IC  sm.11|dataa
    Info (332115):     15.029      1.183 RR  CELL  sm.11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     89.550      9.550  R        clock network delay
    Info (332115):     89.217     -0.333     uTsu  sm.11
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.029
    Info (332115): Data Required Time :    89.217
    Info (332115): Slack              :    74.188 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.640
    Info (332115): -to_clock [get_clocks {CLK_DIV_2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.640 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_div_4
    Info (332115): To Node      : clk_div_4
    Info (332115): Launch Clock : CLK_DIV_4
    Info (332115): Latch Clock  : CLK_DIV_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      5.884      5.884  R        clock network delay
    Info (332115):      5.884      0.000 RR  CELL  clk_div_4|regout
    Info (332115):      6.778      0.894 RR    IC  clk_div_4|datad
    Info (332115):      7.369      0.591 RR  CELL  clk_div_4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      5.508      5.508  R        clock network delay
    Info (332115):      5.729      0.221      uTh  clk_div_4
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.369
    Info (332115): Data Required Time :     5.729
    Info (332115): Slack              :     1.640 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.709
    Info (332115): -to_clock [get_clocks {CLK_DIV_4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.709 
    Info (332115): ===================================================================
    Info (332115): From Node    : sm.00
    Info (332115): To Node      : sm.01
    Info (332115): Launch Clock : CLK_DIV_4
    Info (332115): Latch Clock  : CLK_DIV_4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      9.550      9.550  R        clock network delay
    Info (332115):      9.926      0.376     uTco  sm.00
    Info (332115):      9.926      0.000 RR  CELL  sm.00|regout
    Info (332115):     10.889      0.963 RR    IC  sm.01|datad
    Info (332115):     11.480      0.591 RR  CELL  sm.01
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      9.550      9.550  R        clock network delay
    Info (332115):      9.771      0.221      uTh  sm.01
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.480
    Info (332115): Data Required Time :     9.771
    Info (332115): Slack              :     1.709 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.917
    Info (332115): -to_clock [get_clocks {clk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.917 
    Info (332115): ===================================================================
    Info (332115): From Node    : clk_div_2
    Info (332115): To Node      : clk_div_2
    Info (332115): Launch Clock : CLK_DIV_2
    Info (332115): Latch Clock  : clk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.724      3.724  R        clock network delay
    Info (332115):      3.724      0.000 RR  CELL  clk_div_2|regout
    Info (332115):      4.682      0.958 RR    IC  clk_div_2|datac
    Info (332115):      5.486      0.804 RR  CELL  clk_div_2
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.348      3.348  R        clock network delay
    Info (332115):      3.569      0.221      uTh  clk_div_2
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.486
    Info (332115): Data Required Time :     3.569
    Info (332115): Slack              :     1.917 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.734
    Info (332113): Targets: [get_clocks {clk}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.734 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_div_2
    Info (332113): Clock            : clk
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           clk
    Info (332113):      1.163      1.163 RR  CELL  clk|combout
    Info (332113):      2.430      1.267 RR    IC  clk_div_2|clk
    Info (332113):      3.348      0.918 RR  CELL  clk_div_2
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           clk
    Info (332113):     11.163      1.163 FF  CELL  clk|combout
    Info (332113):     12.430      1.267 FF    IC  clk_div_2|clk
    Info (332113):     13.348      0.918 FF  CELL  clk_div_2
    Info (332113): 
    Info (332113): Required Width   :     0.266
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.734
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.734
    Info (332113): Targets: [get_clocks {CLK_DIV_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.734 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_div_4
    Info (332113): Clock            : CLK_DIV_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           clk
    Info (332113):      1.163      1.163 RR  CELL  clk|combout
    Info (332113):      2.430      1.267 RR    IC  clk_div_2|clk
    Info (332113):      3.348      0.918 RR  CELL  clk_div_2
    Info (332113):      3.348      0.000 RR  CELL  clk_div_2|regout
    Info (332113):      4.214      0.866 RR    IC  clk_div_4|clk
    Info (332113):      5.132      0.918 RR  CELL  clk_div_4
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           clk
    Info (332113):     21.163      1.163 RR  CELL  clk|combout
    Info (332113):     22.430      1.267 RR    IC  clk_div_2|clk
    Info (332113):     23.348      0.918 RR  CELL  clk_div_2
    Info (332113):     23.348      0.000 FF  CELL  clk_div_2|regout
    Info (332113):     24.214      0.866 FF    IC  clk_div_4|clk
    Info (332113):     25.132      0.918 FF  CELL  clk_div_4
    Info (332113): 
    Info (332113): Required Width   :     0.266
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.734
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 39.734
    Info (332113): Targets: [get_clocks {CLK_DIV_4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 39.734 
    Info (332113): ===================================================================
    Info (332113): Node             : bale_r
    Info (332113): Clock            : CLK_DIV_4
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           clk
    Info (332113):      1.163      1.163 RR  CELL  clk|combout
    Info (332113):      2.430      1.267 RR    IC  clk_div_2|clk
    Info (332113):      3.348      0.918 RR  CELL  clk_div_2
    Info (332113):      3.348      0.000 RR  CELL  clk_div_2|regout
    Info (332113):      4.214      0.866 RR    IC  clk_div_4|clk
    Info (332113):      5.132      0.918 RR  CELL  clk_div_4
    Info (332113):      5.132      0.000 RR  CELL  clk_div_4|regout
    Info (332113):      7.880      2.748 RR    IC  bale_r|clk
    Info (332113):      8.798      0.918 RR  CELL  bale_r
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           clk
    Info (332113):     41.163      1.163 RR  CELL  clk|combout
    Info (332113):     42.430      1.267 RR    IC  clk_div_2|clk
    Info (332113):     43.348      0.918 RR  CELL  clk_div_2
    Info (332113):     43.348      0.000 RR  CELL  clk_div_2|regout
    Info (332113):     44.214      0.866 RR    IC  clk_div_4|clk
    Info (332113):     45.132      0.918 RR  CELL  clk_div_4
    Info (332113):     45.132      0.000 FF  CELL  clk_div_4|regout
    Info (332113):     47.880      2.748 FF    IC  bale_r|clk
    Info (332113):     48.798      0.918 FF  CELL  bale_r
    Info (332113): 
    Info (332113): Required Width   :     0.266
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    39.734
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 431 megabytes
    Info: Processing ended: Tue May 28 09:43:12 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


