TimeQuest Timing Analyzer report for Seventh
Mon Nov 20 08:49:21 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Seventh                                            ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.52 MHz ; 234.52 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.264 ; -43.965            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.355 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -27.000                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                          ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.264 ; RB[3]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.510      ;
; -3.258 ; RB[3]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.504      ;
; -3.203 ; RB[2]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.449      ;
; -3.160 ; state.s1   ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.406      ;
; -3.154 ; state.s1   ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.400      ;
; -3.148 ; RB[3]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.394      ;
; -3.143 ; RB[2]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.389      ;
; -3.142 ; RB[3]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.388      ;
; -3.138 ; rr[0]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 4.055      ;
; -3.121 ; rr[1]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 4.038      ;
; -3.115 ; rr[1]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 4.032      ;
; -3.087 ; RB[2]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.333      ;
; -3.044 ; state.s1   ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.290      ;
; -3.038 ; state.s1   ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.284      ;
; -3.032 ; RB[3]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.278      ;
; -3.027 ; RB[2]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.273      ;
; -3.026 ; RB[3]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.272      ;
; -3.026 ; rr[0]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.943      ;
; -3.022 ; rr[0]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.939      ;
; -3.010 ; rr[2]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.927      ;
; -3.005 ; rr[1]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.922      ;
; -2.999 ; rr[1]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.916      ;
; -2.971 ; RB[2]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.217      ;
; -2.961 ; rr[2]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.878      ;
; -2.928 ; state.s1   ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.174      ;
; -2.923 ; rr[3]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.840      ;
; -2.922 ; state.s1   ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.168      ;
; -2.917 ; rr[3]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.834      ;
; -2.911 ; RB[2]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.157      ;
; -2.910 ; RB[3]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.156      ;
; -2.910 ; rr[0]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.827      ;
; -2.906 ; rr[0]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.823      ;
; -2.894 ; rr[2]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.811      ;
; -2.889 ; rr[1]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.806      ;
; -2.883 ; rr[1]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.800      ;
; -2.855 ; RB[2]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.101      ;
; -2.845 ; rr[2]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.762      ;
; -2.807 ; rr[3]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.724      ;
; -2.806 ; state.s1   ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 4.052      ;
; -2.801 ; rr[3]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.718      ;
; -2.794 ; rr[0]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.711      ;
; -2.792 ; rr[5]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.709      ;
; -2.790 ; rr[0]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.707      ;
; -2.786 ; rr[5]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.703      ;
; -2.778 ; rr[2]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.695      ;
; -2.767 ; rr[1]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.684      ;
; -2.765 ; rr[4]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.682      ;
; -2.736 ; RB[0]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.983      ;
; -2.736 ; RB[1]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.983      ;
; -2.730 ; RB[1]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.977      ;
; -2.729 ; rr[2]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.646      ;
; -2.725 ; rr[4]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.642      ;
; -2.691 ; rr[3]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.608      ;
; -2.685 ; rr[3]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.602      ;
; -2.676 ; rr[5]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.593      ;
; -2.670 ; rr[5]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.587      ;
; -2.665 ; RB[0]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.912      ;
; -2.662 ; rr[2]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.579      ;
; -2.657 ; rr[7]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.574      ;
; -2.651 ; rr[7]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.568      ;
; -2.649 ; rr[4]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.566      ;
; -2.629 ; rr[6]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.546      ;
; -2.620 ; RB[0]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.867      ;
; -2.620 ; RB[1]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.867      ;
; -2.614 ; RB[1]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.861      ;
; -2.609 ; rr[4]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.526      ;
; -2.600 ; RB[3]      ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 3.846      ;
; -2.586 ; rr[6]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.503      ;
; -2.569 ; rr[3]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.486      ;
; -2.560 ; rr[5]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.477      ;
; -2.554 ; rr[5]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.471      ;
; -2.549 ; RB[0]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.796      ;
; -2.541 ; rr[7]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.458      ;
; -2.535 ; rr[7]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.452      ;
; -2.533 ; rr[4]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.450      ;
; -2.513 ; rr[6]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.430      ;
; -2.504 ; RB[0]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.751      ;
; -2.504 ; RB[1]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.751      ;
; -2.498 ; RB[1]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.745      ;
; -2.496 ; state.s1   ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 3.742      ;
; -2.493 ; rr[4]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.410      ;
; -2.479 ; RB[2]      ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.251      ; 3.725      ;
; -2.470 ; rr[6]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.387      ;
; -2.457 ; rr[1]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.374      ;
; -2.438 ; rr[5]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.355      ;
; -2.433 ; RB[0]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.680      ;
; -2.425 ; rr[7]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.342      ;
; -2.419 ; rr[7]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.336      ;
; -2.417 ; rr[4]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.334      ;
; -2.397 ; rr[6]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.314      ;
; -2.388 ; RB[0]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.635      ;
; -2.382 ; RB[1]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.252      ; 3.629      ;
; -2.362 ; rr[0]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.279      ;
; -2.354 ; rr[6]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.078     ; 3.271      ;
; -2.326 ; rr[0]~reg0 ; state.s0        ; clk          ; clk         ; 1.000        ; -0.394     ; 2.927      ;
; -2.322 ; rr[0]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.394     ; 2.923      ;
; -2.322 ; rr[0]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.394     ; 2.923      ;
; -2.309 ; rr[1]~reg0 ; state.s0        ; clk          ; clk         ; 1.000        ; -0.394     ; 2.910      ;
; -2.305 ; rr[1]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.394     ; 2.906      ;
; -2.305 ; rr[1]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.394     ; 2.906      ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                          ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; state.s0   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; i[0]       ; i[0]            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; i[1]       ; i[1]            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.577      ;
; 0.384 ; state.s2   ; i[0]            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.606      ;
; 0.390 ; state.s2   ; i[1]            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.612      ;
; 0.527 ; state.s0   ; RB[1]           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.748      ;
; 0.529 ; rr[6]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.764      ;
; 0.530 ; rr[2]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.765      ;
; 0.566 ; state.s1   ; state.s2        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.788      ;
; 0.576 ; RB[0]      ; RB[1]           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.797      ;
; 0.610 ; i[0]       ; i[1]            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.832      ;
; 0.668 ; rr[7]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.903      ;
; 0.668 ; rr[3]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.903      ;
; 0.669 ; rr[5]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.674 ; rr[0]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.909      ;
; 0.698 ; state.s2   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.920      ;
; 0.738 ; state.s0   ; RB[0]           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.959      ;
; 0.755 ; i[1]       ; i[0]            ; clk          ; clk         ; 0.000        ; 0.065      ; 0.977      ;
; 0.817 ; state.s1   ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.817 ; state.s1   ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.368      ;
; 0.864 ; rr[4]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.099      ;
; 0.881 ; rr[1]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.116      ;
; 0.894 ; state.s3   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.116      ;
; 0.963 ; state.s0   ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.963 ; state.s0   ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.514      ;
; 0.997 ; state.s0   ; RB[2]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.219      ;
; 1.074 ; rr[4]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 0.979      ;
; 1.111 ; RA[2]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.662      ;
; 1.136 ; RA[1]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.687      ;
; 1.146 ; RA[3]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.697      ;
; 1.151 ; rr[2]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 1.056      ;
; 1.171 ; RA[3]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.722      ;
; 1.172 ; state.s0   ; state.s1        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.394      ;
; 1.173 ; RA[3]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.724      ;
; 1.188 ; rr[3]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 1.093      ;
; 1.216 ; RB[1]      ; RB[2]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.438      ;
; 1.245 ; RB[2]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.796      ;
; 1.272 ; RA[3]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.823      ;
; 1.278 ; rr[3]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 1.183      ;
; 1.280 ; rr[4]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 1.185      ;
; 1.295 ; RA[3]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.846      ;
; 1.316 ; state.s3   ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.537      ;
; 1.316 ; state.s3   ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.537      ;
; 1.332 ; RA[0]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.883      ;
; 1.337 ; i[1]       ; state.s0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.385 ; RA[1]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.936      ;
; 1.387 ; state.s0   ; RB[3]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.609      ;
; 1.387 ; state.s0   ; RA[0]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.609      ;
; 1.387 ; state.s0   ; RA[1]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.609      ;
; 1.387 ; state.s0   ; RA[2]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.609      ;
; 1.387 ; state.s0   ; RA[3]           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.609      ;
; 1.390 ; RA[2]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.941      ;
; 1.400 ; RA[2]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.951      ;
; 1.401 ; RA[0]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.952      ;
; 1.414 ; RA[0]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 1.965      ;
; 1.414 ; i[0]       ; state.s0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.636      ;
; 1.416 ; state.s2   ; state.s3        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.638      ;
; 1.474 ; rr[0]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 1.379      ;
; 1.485 ; RA[1]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.036      ;
; 1.496 ; RA[1]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.047      ;
; 1.502 ; RA[2]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.053      ;
; 1.512 ; RA[2]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.063      ;
; 1.512 ; RA[0]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.063      ;
; 1.519 ; RB[2]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.070      ;
; 1.524 ; RA[0]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.075      ;
; 1.534 ; RB[2]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.085      ;
; 1.545 ; RA[3]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.096      ;
; 1.563 ; RB[1]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.114      ;
; 1.597 ; i[0]       ; state.s3        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.819      ;
; 1.598 ; RA[1]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.149      ;
; 1.610 ; RA[2]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.161      ;
; 1.615 ; RB[3]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.166      ;
; 1.631 ; RB[2]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.182      ;
; 1.634 ; RA[1]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.185      ;
; 1.637 ; RB[3]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.188      ;
; 1.637 ; RA[0]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.188      ;
; 1.638 ; RA[2]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.189      ;
; 1.646 ; RB[2]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.197      ;
; 1.648 ; i[1]       ; state.s3        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.870      ;
; 1.650 ; RB[2]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.201      ;
; 1.650 ; RB[3]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.201      ;
; 1.654 ; RA[0]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.205      ;
; 1.675 ; RB[3]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.226      ;
; 1.677 ; RB[3]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.228      ;
; 1.690 ; RA[1]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.241      ;
; 1.700 ; rr[1]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.252     ; 1.605      ;
; 1.724 ; RA[0]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.394      ; 2.275      ;
; 1.728 ; rr[2]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.963      ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; i[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; i[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; priznak[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; priznak[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[4]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[5]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[6]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[7]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s3                  ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[0]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[1]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[2]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[3]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[4]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[5]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[6]~reg0                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[7]~reg0                ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[0]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[1]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[2]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[3]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[2]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[3]                     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; i[0]                      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; i[1]                      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s0                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s1                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s2                  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s3                  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[0]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[1]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; priznak[0]~reg0           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; priznak[1]~reg0           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[0]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[1]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[2]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[3]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[4]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[5]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[6]~reg0|clk            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[7]~reg0|clk            ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[0]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[1]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[2]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[3]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[2]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[3]|clk                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i[0]|clk                  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i[1]|clk                  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s0|clk              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s1|clk              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s2|clk              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s3|clk              ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[0]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[1]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; priznak[0]~reg0|clk       ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; priznak[1]~reg0|clk       ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[0]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[1]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[2]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[3]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[0]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[1]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[2]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[3]                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; i[0]                      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; i[1]                      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; priznak[0]~reg0           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; priznak[1]~reg0           ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s0                  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s1                  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s2                  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s3                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[0]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[1]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[2]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[3]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[4]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[5]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[6]~reg0                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[7]~reg0                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.285 ; 2.765 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.975 ; 2.423 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.946 ; 2.372 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.979 ; 2.448 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.285 ; 2.765 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.190 ; 2.665 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.112 ; 2.561 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.098 ; 2.576 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 0.497 ; 0.691 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.190 ; 2.665 ; Rise       ; clk             ;
; cop       ; clk        ; 3.013 ; 3.168 ; Rise       ; clk             ;
; sno       ; clk        ; 1.863 ; 1.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.560 ; -1.973 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.588 ; -2.022 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.560 ; -1.973 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.587 ; -2.044 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.887 ; -2.352 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.161 ; -0.341 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -1.710 ; -2.135 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -1.683 ; -2.123 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -0.161 ; -0.341 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.791 ; -2.254 ; Rise       ; clk             ;
; cop       ; clk        ; 0.339  ; 0.218  ; Rise       ; clk             ;
; sno       ; clk        ; 0.218  ; 0.124  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 6.423 ; 6.389 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 6.377 ; 6.341 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 6.423 ; 6.389 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 7.681 ; 7.694 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 6.888 ; 6.835 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 6.475 ; 6.433 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 7.681 ; 7.694 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 6.675 ; 6.631 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 6.761 ; 6.695 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 7.249 ; 7.203 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 6.568 ; 6.533 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 6.985 ; 6.949 ; Rise       ; clk             ;
; sko         ; clk        ; 9.068 ; 9.106 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 6.170 ; 6.132 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 6.170 ; 6.132 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 6.213 ; 6.177 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 6.263 ; 6.220 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 6.662 ; 6.606 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 6.263 ; 6.220 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 7.452 ; 7.463 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 6.454 ; 6.409 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 6.530 ; 6.463 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 7.005 ; 6.958 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 6.350 ; 6.312 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 6.754 ; 6.715 ; Rise       ; clk             ;
; sko         ; clk        ; 6.554 ; 6.714 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 6.752 ; 6.769 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 6.483 ; 6.506 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 264.76 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.777 ; -36.914           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.310 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -27.000                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.777 ; RB[3]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 4.002      ;
; -2.776 ; RB[3]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 4.001      ;
; -2.737 ; RB[2]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.962      ;
; -2.708 ; rr[0]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.634      ;
; -2.677 ; RB[3]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.902      ;
; -2.676 ; RB[3]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.901      ;
; -2.667 ; state.s1   ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.892      ;
; -2.661 ; state.s1   ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.886      ;
; -2.655 ; RB[2]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.880      ;
; -2.637 ; RB[2]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.862      ;
; -2.634 ; rr[1]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.560      ;
; -2.616 ; rr[1]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.542      ;
; -2.608 ; rr[0]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.534      ;
; -2.590 ; rr[0]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.516      ;
; -2.585 ; rr[2]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.511      ;
; -2.577 ; RB[3]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.802      ;
; -2.576 ; RB[3]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.801      ;
; -2.567 ; state.s1   ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.792      ;
; -2.561 ; state.s1   ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.786      ;
; -2.555 ; RB[2]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.780      ;
; -2.537 ; RB[2]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.762      ;
; -2.534 ; rr[1]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.460      ;
; -2.516 ; rr[1]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.442      ;
; -2.508 ; rr[0]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.434      ;
; -2.502 ; rr[2]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.428      ;
; -2.490 ; rr[0]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.416      ;
; -2.485 ; rr[2]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.411      ;
; -2.477 ; RB[3]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.702      ;
; -2.467 ; state.s1   ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.692      ;
; -2.461 ; state.s1   ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.686      ;
; -2.460 ; rr[3]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.386      ;
; -2.455 ; RB[2]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.680      ;
; -2.442 ; rr[3]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.368      ;
; -2.437 ; RB[2]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.662      ;
; -2.434 ; rr[1]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.360      ;
; -2.416 ; rr[1]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.342      ;
; -2.408 ; rr[0]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.334      ;
; -2.402 ; rr[2]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.328      ;
; -2.390 ; rr[0]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.316      ;
; -2.385 ; rr[2]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.311      ;
; -2.369 ; rr[4]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.295      ;
; -2.367 ; state.s1   ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.592      ;
; -2.360 ; rr[3]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.286      ;
; -2.346 ; rr[5]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.272      ;
; -2.342 ; RB[0]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.567      ;
; -2.342 ; rr[3]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.268      ;
; -2.328 ; rr[5]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.254      ;
; -2.316 ; rr[1]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.242      ;
; -2.302 ; rr[2]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.228      ;
; -2.293 ; rr[4]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.219      ;
; -2.287 ; RB[1]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.512      ;
; -2.285 ; rr[2]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.211      ;
; -2.269 ; RB[1]      ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.494      ;
; -2.269 ; rr[4]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.195      ;
; -2.260 ; rr[3]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.186      ;
; -2.247 ; rr[6]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.173      ;
; -2.246 ; rr[5]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.172      ;
; -2.242 ; RB[0]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.467      ;
; -2.242 ; rr[3]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.168      ;
; -2.231 ; rr[7]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.157      ;
; -2.229 ; RB[0]      ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.454      ;
; -2.228 ; rr[5]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.154      ;
; -2.213 ; rr[7]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.139      ;
; -2.193 ; rr[4]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.119      ;
; -2.188 ; RB[3]      ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.413      ;
; -2.187 ; RB[1]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.412      ;
; -2.170 ; rr[6]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.096      ;
; -2.169 ; RB[1]      ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.394      ;
; -2.169 ; rr[4]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.095      ;
; -2.147 ; rr[6]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.073      ;
; -2.146 ; rr[5]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.072      ;
; -2.142 ; RB[0]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.367      ;
; -2.142 ; rr[3]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.068      ;
; -2.131 ; rr[7]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.057      ;
; -2.129 ; RB[0]      ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.354      ;
; -2.128 ; rr[5]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.054      ;
; -2.113 ; rr[7]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.039      ;
; -2.093 ; rr[4]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; RB[1]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.312      ;
; -2.073 ; state.s1   ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.298      ;
; -2.070 ; rr[6]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.996      ;
; -2.069 ; RB[1]      ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.294      ;
; -2.069 ; rr[4]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.995      ;
; -2.067 ; RB[2]      ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.292      ;
; -2.047 ; rr[6]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.973      ;
; -2.046 ; rr[1]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.972      ;
; -2.042 ; RB[0]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.267      ;
; -2.031 ; rr[7]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.957      ;
; -2.029 ; RB[0]      ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.254      ;
; -2.028 ; rr[5]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.954      ;
; -2.013 ; rr[7]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.939      ;
; -1.992 ; rr[0]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.357     ; 2.630      ;
; -1.992 ; rr[0]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.357     ; 2.630      ;
; -1.978 ; rr[0]~reg0 ; state.s0        ; clk          ; clk         ; 1.000        ; -0.356     ; 2.617      ;
; -1.972 ; rr[1]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.357     ; 2.610      ;
; -1.972 ; rr[1]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.357     ; 2.610      ;
; -1.970 ; rr[6]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.896      ;
; -1.969 ; RB[1]      ; rr[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.230      ; 3.194      ;
; -1.967 ; rr[0]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.893      ;
; -1.958 ; rr[1]~reg0 ; state.s0        ; clk          ; clk         ; 1.000        ; -0.356     ; 2.597      ;
+--------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                           ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; state.s0   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i[0]       ; i[0]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; i[1]       ; i[1]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.343 ; state.s2   ; i[0]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.544      ;
; 0.356 ; state.s2   ; i[1]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.557      ;
; 0.479 ; rr[6]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.692      ;
; 0.479 ; state.s0   ; RB[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.680      ;
; 0.480 ; rr[2]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.693      ;
; 0.513 ; state.s1   ; state.s2        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.714      ;
; 0.518 ; RB[0]      ; RB[1]           ; clk          ; clk         ; 0.000        ; 0.058      ; 0.720      ;
; 0.545 ; i[0]       ; i[1]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.746      ;
; 0.608 ; rr[3]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.821      ;
; 0.609 ; rr[7]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.609 ; rr[5]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.822      ;
; 0.614 ; rr[0]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.624 ; state.s2   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.825      ;
; 0.672 ; state.s0   ; RB[0]           ; clk          ; clk         ; 0.000        ; 0.057      ; 0.873      ;
; 0.681 ; i[1]       ; i[0]            ; clk          ; clk         ; 0.000        ; 0.057      ; 0.882      ;
; 0.752 ; state.s1   ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.752 ; state.s1   ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.252      ;
; 0.793 ; rr[4]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.006      ;
; 0.802 ; state.s3   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.003      ;
; 0.807 ; rr[1]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.020      ;
; 0.868 ; state.s0   ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.868 ; state.s0   ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.368      ;
; 0.901 ; state.s0   ; RB[2]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.102      ;
; 0.984 ; rr[4]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 0.898      ;
; 0.996 ; RA[2]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.496      ;
; 1.032 ; RA[1]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.532      ;
; 1.040 ; RA[3]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.540      ;
; 1.047 ; rr[2]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 0.961      ;
; 1.052 ; state.s0   ; state.s1        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.253      ;
; 1.063 ; RA[3]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.563      ;
; 1.065 ; RA[3]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.565      ;
; 1.085 ; rr[3]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 0.999      ;
; 1.110 ; RB[2]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.610      ;
; 1.119 ; RA[3]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.619      ;
; 1.119 ; RB[1]      ; RB[2]           ; clk          ; clk         ; 0.000        ; 0.058      ; 1.321      ;
; 1.154 ; RA[3]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.654      ;
; 1.165 ; RA[0]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.665      ;
; 1.166 ; rr[3]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 1.080      ;
; 1.168 ; rr[4]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 1.082      ;
; 1.195 ; state.s3   ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.396      ;
; 1.195 ; state.s3   ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.396      ;
; 1.211 ; i[1]       ; state.s0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.412      ;
; 1.222 ; RA[2]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.722      ;
; 1.251 ; RA[1]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.751      ;
; 1.253 ; state.s0   ; RB[3]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.454      ;
; 1.253 ; state.s0   ; RA[0]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.454      ;
; 1.253 ; state.s0   ; RA[1]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.454      ;
; 1.253 ; state.s0   ; RA[2]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.454      ;
; 1.253 ; state.s0   ; RA[3]           ; clk          ; clk         ; 0.000        ; 0.057      ; 1.454      ;
; 1.264 ; RA[2]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.764      ;
; 1.264 ; RA[0]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.764      ;
; 1.267 ; RA[0]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.767      ;
; 1.272 ; i[0]       ; state.s0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.473      ;
; 1.290 ; state.s2   ; state.s3        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.491      ;
; 1.318 ; RA[2]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.818      ;
; 1.327 ; RA[1]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.827      ;
; 1.336 ; RB[2]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.836      ;
; 1.337 ; rr[0]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 1.251      ;
; 1.346 ; RA[1]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.846      ;
; 1.359 ; RA[0]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.859      ;
; 1.360 ; RA[2]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.860      ;
; 1.361 ; RA[0]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.861      ;
; 1.390 ; RB[2]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.890      ;
; 1.395 ; RA[3]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.895      ;
; 1.414 ; RA[2]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.914      ;
; 1.424 ; RA[1]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.924      ;
; 1.432 ; RB[2]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.932      ;
; 1.440 ; RB[1]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.357      ; 1.941      ;
; 1.451 ; i[0]       ; state.s3        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.652      ;
; 1.458 ; RA[0]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.958      ;
; 1.467 ; RB[3]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.967      ;
; 1.469 ; RA[1]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.969      ;
; 1.471 ; RA[2]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.971      ;
; 1.482 ; i[1]       ; state.s3        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.683      ;
; 1.483 ; RA[0]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.983      ;
; 1.486 ; RB[2]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.986      ;
; 1.486 ; RA[1]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.986      ;
; 1.488 ; RB[3]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.988      ;
; 1.498 ; RB[3]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 1.998      ;
; 1.504 ; RB[2]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 2.004      ;
; 1.516 ; RA[0]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 2.016      ;
; 1.522 ; RB[3]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 2.022      ;
; 1.524 ; RB[3]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 2.024      ;
; 1.528 ; RB[2]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.356      ; 2.028      ;
; 1.546 ; rr[1]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.230     ; 1.460      ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; i[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; i[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; priznak[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; priznak[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[4]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[5]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[6]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[7]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s3                  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[0]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[1]                     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; priznak[0]~reg0           ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; priznak[1]~reg0           ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[0]                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[1]                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[2]                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[3]                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[2]                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[3]                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; i[0]                      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; i[1]                      ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s0                  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s1                  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s2                  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s3                  ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[0]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[1]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[2]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[3]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[4]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[5]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[6]~reg0                ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[7]~reg0                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[0]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[1]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[2]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[3]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[4]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[5]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[6]~reg0                ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[7]~reg0                ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[0]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[1]|clk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; priznak[0]~reg0|clk       ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; priznak[1]~reg0|clk       ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[0]|clk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[1]|clk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[2]|clk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[3]|clk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[2]|clk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[3]|clk                 ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i[0]|clk                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i[1]|clk                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s0|clk              ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s1|clk              ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s2|clk              ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s3|clk              ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[0]                     ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[1]                     ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; priznak[0]~reg0           ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; priznak[1]~reg0           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[0]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[1]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[2]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[3]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[2]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[3]                     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; i[0]                      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; i[1]                      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s0                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s1                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s2                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s3                  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[0]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[1]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[2]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[3]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[4]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[5]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[6]~reg0|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[7]~reg0|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 1.986 ; 2.355 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.692 ; 2.048 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.664 ; 2.009 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.686 ; 2.076 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.986 ; 2.355 ; Rise       ; clk             ;
; b[*]      ; clk        ; 1.889 ; 2.264 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 1.824 ; 2.171 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 1.813 ; 2.182 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 0.472 ; 0.644 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 1.889 ; 2.264 ; Rise       ; clk             ;
; cop       ; clk        ; 2.686 ; 2.805 ; Rise       ; clk             ;
; sno       ; clk        ; 1.710 ; 1.776 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.321 ; -1.657 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.347 ; -1.694 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.321 ; -1.657 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.340 ; -1.720 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.630 ; -1.990 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.171 ; -0.330 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -1.462 ; -1.795 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -1.437 ; -1.780 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -0.171 ; -0.330 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.535 ; -1.901 ; Rise       ; clk             ;
; cop       ; clk        ; 0.296  ; 0.172  ; Rise       ; clk             ;
; sno       ; clk        ; 0.184  ; 0.072  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 5.775 ; 5.691 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 5.738 ; 5.652 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 5.775 ; 5.691 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 6.845 ; 6.847 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 6.198 ; 6.101 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 5.819 ; 5.725 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 6.845 ; 6.847 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 6.004 ; 5.910 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 6.055 ; 5.981 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 6.529 ; 6.426 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 5.877 ; 5.835 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 6.277 ; 6.210 ; Rise       ; clk             ;
; sko         ; clk        ; 8.118 ; 8.187 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 5.551 ; 5.465 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 5.551 ; 5.465 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 5.587 ; 5.502 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 5.630 ; 5.536 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 5.992 ; 5.895 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 5.630 ; 5.536 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 6.638 ; 6.639 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 5.807 ; 5.713 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 5.849 ; 5.775 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 6.311 ; 6.209 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 5.680 ; 5.637 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 6.068 ; 5.999 ; Rise       ; clk             ;
; sko         ; clk        ; 5.864 ; 6.005 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 6.043 ; 6.091 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 5.796 ; 5.853 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.381 ; -15.434           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -27.774                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.381 ; RB[3]      ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.503      ;
; -1.377 ; RB[3]      ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.499      ;
; -1.353 ; state.s1   ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.476      ;
; -1.349 ; state.s1   ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.472      ;
; -1.337 ; RB[2]      ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.459      ;
; -1.335 ; rr[1]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.278      ;
; -1.331 ; rr[1]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.274      ;
; -1.327 ; RB[2]      ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.449      ;
; -1.313 ; RB[3]      ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.435      ;
; -1.309 ; RB[3]      ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.431      ;
; -1.285 ; state.s1   ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.408      ;
; -1.282 ; rr[0]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.225      ;
; -1.281 ; state.s1   ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.404      ;
; -1.278 ; rr[0]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.221      ;
; -1.269 ; RB[2]      ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.391      ;
; -1.267 ; rr[1]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.210      ;
; -1.263 ; rr[1]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.206      ;
; -1.259 ; RB[2]      ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.381      ;
; -1.245 ; RB[3]      ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.367      ;
; -1.241 ; RB[3]      ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.363      ;
; -1.233 ; rr[2]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.176      ;
; -1.229 ; rr[2]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.172      ;
; -1.217 ; state.s1   ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.340      ;
; -1.214 ; rr[0]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.157      ;
; -1.213 ; state.s1   ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.336      ;
; -1.210 ; rr[3]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.153      ;
; -1.210 ; rr[0]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.153      ;
; -1.206 ; rr[3]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.149      ;
; -1.201 ; RB[2]      ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.323      ;
; -1.199 ; rr[1]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.142      ;
; -1.195 ; rr[1]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.138      ;
; -1.191 ; RB[2]      ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.313      ;
; -1.177 ; RB[3]      ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.299      ;
; -1.165 ; rr[2]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.108      ;
; -1.161 ; rr[2]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.104      ;
; -1.149 ; state.s1   ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.272      ;
; -1.146 ; rr[0]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.089      ;
; -1.142 ; rr[3]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.085      ;
; -1.142 ; rr[0]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.085      ;
; -1.138 ; rr[3]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.081      ;
; -1.135 ; rr[5]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.078      ;
; -1.133 ; RB[2]      ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.255      ;
; -1.131 ; rr[5]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.074      ;
; -1.131 ; rr[1]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.074      ;
; -1.116 ; RB[1]      ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.239      ;
; -1.112 ; RB[1]      ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.235      ;
; -1.097 ; rr[2]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.040      ;
; -1.096 ; rr[4]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.039      ;
; -1.093 ; rr[2]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.036      ;
; -1.092 ; rr[4]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.035      ;
; -1.078 ; rr[0]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.021      ;
; -1.075 ; RB[0]      ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.198      ;
; -1.074 ; rr[3]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.017      ;
; -1.071 ; RB[0]      ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.194      ;
; -1.070 ; rr[3]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.013      ;
; -1.067 ; rr[5]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.010      ;
; -1.063 ; rr[5]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.006      ;
; -1.057 ; rr[7]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.000      ;
; -1.053 ; rr[7]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.996      ;
; -1.048 ; RB[1]      ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.171      ;
; -1.044 ; RB[1]      ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.167      ;
; -1.029 ; rr[2]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.972      ;
; -1.028 ; rr[4]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.971      ;
; -1.024 ; rr[4]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.967      ;
; -1.016 ; rr[6]~reg0 ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.959      ;
; -1.012 ; rr[6]~reg0 ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.955      ;
; -1.007 ; RB[0]      ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.130      ;
; -1.006 ; rr[3]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.949      ;
; -1.005 ; RB[3]      ; rr[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.127      ;
; -1.003 ; RB[0]      ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.126      ;
; -0.999 ; rr[5]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.942      ;
; -0.995 ; rr[5]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.938      ;
; -0.989 ; rr[7]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.932      ;
; -0.985 ; rr[7]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.928      ;
; -0.980 ; RB[1]      ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.103      ;
; -0.977 ; state.s1   ; rr[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.100      ;
; -0.976 ; RB[1]      ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.099      ;
; -0.960 ; rr[4]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.903      ;
; -0.959 ; rr[1]~reg0 ; rr[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.902      ;
; -0.956 ; rr[4]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.899      ;
; -0.955 ; RB[2]      ; rr[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 2.077      ;
; -0.948 ; rr[6]~reg0 ; rr[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.891      ;
; -0.944 ; rr[6]~reg0 ; rr[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.887      ;
; -0.939 ; RB[0]      ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.062      ;
; -0.935 ; RB[0]      ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.058      ;
; -0.931 ; rr[5]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.874      ;
; -0.921 ; rr[7]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.864      ;
; -0.917 ; rr[7]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.860      ;
; -0.912 ; RB[1]      ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 2.035      ;
; -0.906 ; rr[0]~reg0 ; rr[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.849      ;
; -0.892 ; rr[4]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.835      ;
; -0.880 ; rr[6]~reg0 ; rr[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.823      ;
; -0.876 ; rr[6]~reg0 ; rr[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.819      ;
; -0.871 ; RB[0]      ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.136      ; 1.994      ;
; -0.857 ; rr[2]~reg0 ; rr[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.800      ;
; -0.853 ; rr[7]~reg0 ; rr[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 1.796      ;
; -0.852 ; rr[0]~reg0 ; state.s0   ; clk          ; clk         ; 1.000        ; -0.217     ; 1.622      ;
; -0.850 ; RA[1]      ; rr[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 1.972      ;
; -0.846 ; RA[1]      ; rr[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.135      ; 1.968      ;
; -0.843 ; rr[1]~reg0 ; state.s0   ; clk          ; clk         ; 1.000        ; -0.217     ; 1.613      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                           ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state.s0   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i[0]       ; i[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i[1]       ; i[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.204 ; state.s2   ; i[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.208 ; state.s2   ; i[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.273 ; state.s0   ; RB[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.277 ; rr[2]~reg0 ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.405      ;
; 0.277 ; rr[6]~reg0 ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.405      ;
; 0.298 ; state.s1   ; state.s2        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.309 ; RB[0]      ; RB[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.328 ; i[0]       ; i[1]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.449      ;
; 0.344 ; rr[3]~reg0 ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.472      ;
; 0.345 ; rr[7]~reg0 ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.473      ;
; 0.345 ; rr[5]~reg0 ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.473      ;
; 0.348 ; rr[0]~reg0 ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.476      ;
; 0.384 ; state.s2   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.505      ;
; 0.391 ; state.s0   ; RB[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.401 ; i[1]       ; i[0]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.522      ;
; 0.436 ; state.s1   ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.436 ; state.s1   ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.737      ;
; 0.446 ; rr[4]~reg0 ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.460 ; rr[1]~reg0 ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.588      ;
; 0.488 ; state.s3   ; state.s0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.609      ;
; 0.514 ; state.s0   ; RB[2]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.636      ;
; 0.526 ; state.s0   ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.526 ; state.s0   ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 0.827      ;
; 0.565 ; rr[4]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.513      ;
; 0.588 ; RA[2]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.888      ;
; 0.596 ; RA[1]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.896      ;
; 0.609 ; RA[3]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.909      ;
; 0.613 ; rr[2]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.561      ;
; 0.617 ; RA[3]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.917      ;
; 0.618 ; RA[3]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.918      ;
; 0.628 ; RB[1]      ; RB[2]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.750      ;
; 0.633 ; rr[3]~reg0 ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.581      ;
; 0.651 ; state.s0   ; state.s1        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.772      ;
; 0.654 ; RB[2]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.954      ;
; 0.662 ; RA[3]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.962      ;
; 0.680 ; RA[3]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.980      ;
; 0.680 ; rr[4]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.628      ;
; 0.684 ; rr[3]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.632      ;
; 0.698 ; RA[0]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 0.998      ;
; 0.699 ; state.s3   ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.820      ;
; 0.699 ; state.s3   ; priznak[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.820      ;
; 0.715 ; i[1]       ; state.s0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.836      ;
; 0.735 ; RA[1]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.035      ;
; 0.746 ; RA[2]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.046      ;
; 0.747 ; state.s2   ; state.s3        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.868      ;
; 0.748 ; RA[0]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.048      ;
; 0.749 ; RA[2]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.049      ;
; 0.754 ; RA[0]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.054      ;
; 0.766 ; i[0]       ; state.s0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.887      ;
; 0.767 ; state.s0   ; RB[3]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.889      ;
; 0.767 ; state.s0   ; RA[0]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.889      ;
; 0.767 ; state.s0   ; RA[1]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.889      ;
; 0.767 ; state.s0   ; RA[2]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.889      ;
; 0.767 ; state.s0   ; RA[3]           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.889      ;
; 0.793 ; rr[0]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.741      ;
; 0.801 ; RA[1]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.101      ;
; 0.806 ; RA[1]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.106      ;
; 0.812 ; RB[1]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 1.113      ;
; 0.812 ; RB[2]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.112      ;
; 0.812 ; RA[2]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.112      ;
; 0.814 ; RA[0]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.114      ;
; 0.815 ; RB[2]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.115      ;
; 0.815 ; RA[2]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.115      ;
; 0.819 ; RA[0]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.119      ;
; 0.825 ; RA[3]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.125      ;
; 0.847 ; i[0]       ; state.s3        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.968      ;
; 0.866 ; RB[3]      ; rr[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.166      ;
; 0.871 ; RA[2]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.171      ;
; 0.872 ; RB[3]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.172      ;
; 0.872 ; RA[1]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.172      ;
; 0.874 ; RB[2]      ; rr[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.174      ;
; 0.877 ; RA[1]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.177      ;
; 0.878 ; RB[2]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.178      ;
; 0.881 ; RB[2]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.181      ;
; 0.885 ; RA[0]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.185      ;
; 0.887 ; RB[3]      ; rr[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.187      ;
; 0.889 ; RA[2]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.189      ;
; 0.891 ; RA[0]      ; rr[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.191      ;
; 0.895 ; RB[3]      ; rr[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.195      ;
; 0.895 ; i[1]       ; state.s3        ; clk          ; clk         ; 0.000        ; 0.037      ; 1.016      ;
; 0.896 ; RB[3]      ; rr[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.196      ;
; 0.917 ; RB[3]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.217      ;
; 0.919 ; rr[1]~reg0 ; priznak[1]~reg0 ; clk          ; clk         ; 0.000        ; -0.136     ; 0.867      ;
; 0.922 ; RA[1]      ; rr[7]~reg0      ; clk          ; clk         ; 0.000        ; 0.216      ; 1.222      ;
; 0.922 ; RB[0]      ; rr[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.217      ; 1.223      ;
+-------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RA[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; RB[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; i[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; i[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; priznak[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; priznak[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[0]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[1]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[2]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[3]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[4]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[5]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[6]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; rr[7]~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; state.s3                  ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[0]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[1]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[2]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[3]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[4]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[5]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[6]~reg0                ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; rr[7]~reg0                ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; i[0]                      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; i[1]                      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s0                  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s1                  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s2                  ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; state.s3                  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[0]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[1]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[2]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RA[3]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[0]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[1]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[2]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; RB[3]                     ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; priznak[0]~reg0           ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; priznak[1]~reg0           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[0]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[1]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[2]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[3]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[4]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[5]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[6]~reg0|clk            ;
; 0.138  ; 0.138        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rr[7]~reg0|clk            ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[0]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[1]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[2]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RA[3]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[0]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[1]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[2]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RB[3]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i[0]|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; i[1]|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; priznak[0]~reg0|clk       ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; priznak[1]~reg0|clk       ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s0|clk              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s1|clk              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s2|clk              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[0]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[1]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[2]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RA[3]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[0]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[1]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[2]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; RB[3]                     ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; i[0]                      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; i[1]                      ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; priznak[0]~reg0           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; priznak[1]~reg0           ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s0                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s1                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s2                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; state.s3                  ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[0]~reg0                ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[1]~reg0                ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[2]~reg0                ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[3]~reg0                ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[4]~reg0                ;
; 0.640  ; 0.856        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; rr[5]~reg0                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 1.283 ; 1.894 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.079 ; 1.667 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.078 ; 1.647 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.109 ; 1.709 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.283 ; 1.894 ; Rise       ; clk             ;
; b[*]      ; clk        ; 1.217 ; 1.833 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 1.188 ; 1.796 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 1.173 ; 1.785 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 0.238 ; 0.597 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 1.217 ; 1.833 ; Rise       ; clk             ;
; cop       ; clk        ; 1.655 ; 2.003 ; Rise       ; clk             ;
; sno       ; clk        ; 1.030 ; 1.352 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -0.859 ; -1.420 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -0.860 ; -1.438 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -0.859 ; -1.420 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -0.887 ; -1.479 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.056 ; -1.658 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.049 ; -0.403 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.959 ; -1.552 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -0.939 ; -1.527 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -0.049 ; -0.403 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -0.991 ; -1.598 ; Rise       ; clk             ;
; cop       ; clk        ; 0.189  ; -0.100 ; Rise       ; clk             ;
; sno       ; clk        ; 0.092  ; -0.171 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 3.808 ; 3.846 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 3.797 ; 3.826 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 3.808 ; 3.846 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 4.611 ; 4.713 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 3.994 ; 4.092 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 3.831 ; 3.836 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 4.611 ; 4.713 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 3.945 ; 3.964 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 3.914 ; 3.981 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 4.274 ; 4.332 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 3.824 ; 3.892 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 4.069 ; 4.181 ; Rise       ; clk             ;
; sko         ; clk        ; 5.346 ; 5.214 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 3.674 ; 3.700 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 3.674 ; 3.700 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 3.683 ; 3.717 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 3.695 ; 3.709 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 3.860 ; 3.953 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 3.706 ; 3.709 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 4.475 ; 4.573 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 3.815 ; 3.831 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 3.778 ; 3.842 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 4.131 ; 4.184 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 3.695 ; 3.758 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 3.931 ; 4.038 ; Rise       ; clk             ;
; sko         ; clk        ; 3.937 ; 3.916 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 3.961 ; 4.291 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 3.799 ; 4.135 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.264  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.264  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -43.965 ; 0.0   ; 0.0      ; 0.0     ; -27.774             ;
;  clk             ; -43.965 ; 0.000 ; N/A      ; N/A     ; -27.774             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.285 ; 2.765 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.975 ; 2.423 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.946 ; 2.372 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.979 ; 2.448 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.285 ; 2.765 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.190 ; 2.665 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.112 ; 2.561 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.098 ; 2.576 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 0.497 ; 0.691 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.190 ; 2.665 ; Rise       ; clk             ;
; cop       ; clk        ; 3.013 ; 3.168 ; Rise       ; clk             ;
; sno       ; clk        ; 1.863 ; 1.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -0.859 ; -1.420 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -0.860 ; -1.438 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -0.859 ; -1.420 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -0.887 ; -1.479 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.056 ; -1.658 ; Rise       ; clk             ;
; b[*]      ; clk        ; -0.049 ; -0.330 ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.959 ; -1.552 ; Rise       ; clk             ;
;  b[1]     ; clk        ; -0.939 ; -1.527 ; Rise       ; clk             ;
;  b[2]     ; clk        ; -0.049 ; -0.330 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -0.991 ; -1.598 ; Rise       ; clk             ;
; cop       ; clk        ; 0.339  ; 0.218  ; Rise       ; clk             ;
; sno       ; clk        ; 0.218  ; 0.124  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 6.423 ; 6.389 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 6.377 ; 6.341 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 6.423 ; 6.389 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 7.681 ; 7.694 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 6.888 ; 6.835 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 6.475 ; 6.433 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 7.681 ; 7.694 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 6.675 ; 6.631 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 6.761 ; 6.695 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 7.249 ; 7.203 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 6.568 ; 6.533 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 6.985 ; 6.949 ; Rise       ; clk             ;
; sko         ; clk        ; 9.068 ; 9.106 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; priznak[*]  ; clk        ; 3.674 ; 3.700 ; Rise       ; clk             ;
;  priznak[0] ; clk        ; 3.674 ; 3.700 ; Rise       ; clk             ;
;  priznak[1] ; clk        ; 3.683 ; 3.717 ; Rise       ; clk             ;
; rr[*]       ; clk        ; 3.695 ; 3.709 ; Rise       ; clk             ;
;  rr[0]      ; clk        ; 3.860 ; 3.953 ; Rise       ; clk             ;
;  rr[1]      ; clk        ; 3.706 ; 3.709 ; Rise       ; clk             ;
;  rr[2]      ; clk        ; 4.475 ; 4.573 ; Rise       ; clk             ;
;  rr[3]      ; clk        ; 3.815 ; 3.831 ; Rise       ; clk             ;
;  rr[4]      ; clk        ; 3.778 ; 3.842 ; Rise       ; clk             ;
;  rr[5]      ; clk        ; 4.131 ; 4.184 ; Rise       ; clk             ;
;  rr[6]      ; clk        ; 3.695 ; 3.758 ; Rise       ; clk             ;
;  rr[7]      ; clk        ; 3.931 ; 4.038 ; Rise       ; clk             ;
; sko         ; clk        ; 3.937 ; 3.916 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 6.752 ; 6.769 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; cop        ; sko         ;    ; 3.799 ; 4.135 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rr[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rr[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; priznak[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; priznak[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sko           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; cop            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sno            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rr[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; rr[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; rr[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; rr[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; rr[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; rr[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; rr[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; rr[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; priznak[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; priznak[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; sko           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rr[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; rr[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; rr[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; rr[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; rr[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; rr[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; rr[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; rr[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; priznak[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; priznak[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; sko           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rr[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; rr[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; rr[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; rr[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; rr[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rr[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; rr[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; rr[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; priznak[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; priznak[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; sko           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2148     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2148     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 51    ; 51   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Nov 20 08:49:18 2023
Info: Command: quartus_sta Seventh -c Seventh
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Seventh.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.264             -43.965 clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.777             -36.914 clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.381             -15.434 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.774 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Mon Nov 20 08:49:21 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


