if SOC_SERIES_RISCV32_GOTHAM

config SOC_SERIES
	string
	default "spinalhdl"

config SYS_CLOCK_HW_CYCLES_PER_SEC
	int
	default 32768

config RISCV_SOC_INTERRUPT_INIT
	bool
	default y

config RISCV_HAS_CPU_IDLE
	bool
	default y

config RISCV_HAS_PLIC
	bool
	default y

config RISCV_MACHINE_TIMER
	bool
	default y

config NUM_IRQS
	int
	default 15

config XIP
	bool
	default y

config RISCV_ROM_BASE_ADDR
	hex
	default 0x20000000

config RISCV_ROM_SIZE
	hex
	default 0x8000

config RISCV_RAM_BASE_ADDR
	hex
	default	0x80000000

config RISCV_RAM_SIZE
	hex
	default 0x8000

config BUILD_OUTPUT_HEX
	default y

endif # SOC_SERIES_RISCV32_SPINALHDL
